カウント装置
【課題】 カウント入力回路への被カウント信号配線は変更することなく、その被カウント信号をカウントするカウンタを変更したり、あるいは１のカウンタ入力回路へ供給される被カウント信号を、複数のカウンタへ並列に供給することを可能とする。
【解決手段】 入力回路（１１−１〜４）の各出力端とカウンタ（１３−１〜４）の各入力端との間には分配切替回路（１２）が介在され、分配切替回路は、入力回路の各出力端のそれぞれに接続される入力側端子（ＩＮ０〜ＩＮ１）と、カウンタの各入力端のそれぞれに接続される出力側端子（ＯＵＴ１〜ＯＵＴ４）とを有し、かつ入力側端子のそれぞれと出力側端子のそれぞれとの間における導通又は非導通は、任意に設定可能とされる。
【解決手段】 入力回路（１１−１〜４）の各出力端とカウンタ（１３−１〜４）の各入力端との間には分配切替回路（１２）が介在され、分配切替回路は、入力回路の各出力端のそれぞれに接続される入力側端子（ＩＮ０〜ＩＮ１）と、カウンタの各入力端のそれぞれに接続される出力側端子（ＯＵＴ１〜ＯＵＴ４）とを有し、かつ入力側端子のそれぞれと出力側端子のそれぞれとの間における導通又は非導通は、任意に設定可能とされる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のカウンタを内蔵すると共に、それらのカウンタのカウント値又はそのカウント値に基づいて生成された状態信号を出力信号として外部へと出力するカウント装置に関する。
【背景技術】
【０００２】
基本となる１つの動作部と、１若しくは２以上のその他の動作部とを互いに連動させることによって、目的を達するようにした自動処理装置の制御に当たっては、複数のカウンタを使用した制御システムがしばしば採用される。
【０００３】
このような複数のカウンタを使用した制御システムの一例を示す説明図が図９に示されている。なお、図示の制御システムは、ガイドローラ駆動部、正極シートカット動作部、負極シートカット部、及びシート巻き取り動作部を有する二次電池電極製造装置に適用されるものである。
【０００４】
同図（ａ）に示されるように、この二次電池電極製造装置は、絶縁シート、負極シート、絶縁シート、及び正極シートからなる４枚のシートを、ガイドローラにて適宜に供給経路をガイドしつつ１点に供給して、巻き取りローラ３１に重ねて巻き取らせると共に、適当なインターバルで負極シートカッタ３４及び正極シートカッタ３５を作動させることにより、所望の積層構造を有する二次電池電極をロール体として完成するものである。
【０００５】
シート巻き取りローラ３１に連動する主軸３２の回転は、主軸エンコーダ３３を介してパルス列に変換される。こうして得られた主軸エンコーダ３３からのパルス列は、第１カウンタ３６−１、第２カウンタ３６−２、第３カウンタ３６−３へと並列に供給される。
【０００６】
それらのカウンタ３６−１〜３のそれぞれは、被カウント信号である主軸エンコーダ３３からのパルス列をカウントすると共に、カウント値が所定の最大カウント値に達する毎に、そのカウント値がリセットされるリングカウンタ部と、このリングカウンタ部のカウント値を、所定のＯＮタイミング値及びＯＦＦタイミング値と比較し、ＯＮカウント値との一致タイミング及びＯＦＦカウント値との一致タイミングに応答してＯＮ／ＯＦＦする状態信号を生成する状態信号生成部とを含んでいる。
【０００７】
ガイドローラ位置制御部３７−１は、第１カウンタ３６−１から得られる状態信号により起動され、ガイドローラ駆動部における所定の動作を制御する。正極シートカット制御部３７−２は、第２カウンタ３６−２から得られる状態信号により起動され、正極シートカッタ３５における所定の動作を制御する。負極シートカット制御部３７−３は、第３カウンタ３６−３から得られる状態信号により起動され、負極シートカッタ３４における所定の動作を制御する。
【０００８】
同図（ｂ）に示されるように、各カウンタ３６−１〜３から得られる状態信号のＯＮ／ＯＦＦタイミングは、ガイドローラ駆動部、正極シートカッタ、負極シートカッタのそれぞれにおける動作タイミングに合わせて設定されている。
【０００９】
そのため、このような制御システムによれば、シート巻き取り動作に連動して、ガイドローラの動作、正極シートカット動作、及び負極シートカット動作を適切に行わせることができる。しかも、３台のカウンタ３６−１〜３におけるＯＮカウント値、ＯＦＦカウント値を変更することで、各動作部間における動作関係の変更にも容易に対応することができる。
【００１０】
この種の制御システムは、一般に、カウンタモジュールを含むビルディングブロック型のプログラマブルコントローラ（以下、ＰＬＣと言う）により実現することができる（例えば、特許文献１参照）。
【００１１】
カウンタモジュールを含むＰＬＣを用いた制御システムの一例を示す説明図が図１０に示されている。
【００１２】
同図に示されるように、この制御システムは、主軸モータＭ１と連動して主軸回転量情報（エンコーダパルス）を出力する主軸エンコーダＥと、主軸回転量情報に基づいて所定のユーザプログラムを実行することにより、モータ動作指令を生成するＰＬＣ１００と、ＰＬＣ１００から得られるモータ動作指令に基づいて従動モータＭ２を駆動するモータ駆動装置２００とを含んで構成される。
【００１３】
ＰＬＣ１００は、この例にあっては、ＰＬＣ全体を統括制御するＣＰＵモジュール２と、一般的な入出力信号のやりとりを外部と行うための入出力モジュール（図示せず）と、主軸回転量情報（エンコーダパルス）をカウントして、各従動軸に対応する主軸の状態信号をＣＰＵモジュール２へ出力する複数のカウンタを備えたカウンタモジュール１と、ＣＰＵモジュール２から与えられる位置制御指令に応答して、モータ動作指令を生成する位置制御モジュール３とを含んで構成される。
【００１４】
従来のカウンタモジュールの一例を示す構成図が図１１に示されている。同図に示されるように、このカウンタモジュール１は、複数個（この例では４個）のカウンタ（第１カウンタ１３−１、第２カウンタ１３−２、第３カウンタ１３−３、第４カウンタ１３−４）と、外部から被カウント信号を取り込むための前記カウンタと同数の入力回路（第１カウンタ入力回路１１−１、第２カウンタ入力回路１１−２、第３カウンタ入力回路１１−３、第４カウンタ入力回路１１−４）とを有している。
【００１５】
なお、第１〜第４カウンタ１３−１〜４としては、ソフトウェアカウンタでもハードウェアカウンタでも良いが、高精度かつ高速カウント処理を実行するためには、ハードウェアカウンタのほうが好ましいことは言うまでもない。
【００１６】
第１〜第４カウンタ１３−１〜４のそれぞれは、図示を省略するが、被カウント信号をカウントすると共に、カウント値が所定の最大カウント値に達する毎に、そのカウント値がリセットされるリングカウンタ部と、このリングカウンタ部のカウント値を、所定のＯＮカウント値及びＯＦＦカウント値と比較し、ＯＮカウント値との一致タイミング及びＯＦＦカウント値との一致タイミングに応答してＯＮ／ＯＦＦする状態信号を生成する状態信号生成部とを含んでいる。
【００１７】
内部メモリ１６には、所定のカウンタ設定情報が格納されている。このカウンタ設定情報としては、各カウンタのそれぞれ毎に、上述のＯＮカウント値、ＯＦＦカウント値、及び最大カウント値が含まれている。
【００１８】
上位Ｉ／Ｆ回路（バスなど）１４は、ＣＰＵモジュール２に繋がるモジュール間接続バスとのインタフェースとして機能すると共に、当該カウンタモジュールとＣＰＵモジュール２とで共有される共有メモリ（図示せず）を内蔵している。
【００１９】
内部制御・演算用マイコン１５は、所定のシステムプログラムを実行することによって、上位Ｉ／Ｆ回路１４の共有メモリを介してＣＰＵモジュール２からカウンタ設定情報に関する書替要求が到来したときには、当該要求に従って、内部メモリ１６のカウンタ設定情報を書き替える動作を実行する。また、内部制御・演算用マイコン１５は、上位Ｉ／Ｆ回路１４の共有メモリを介してＣＰＵモジュール２からカウンタ出力送信要求が到来したときには、当該要求に従って、複数のカウンタ１３−１〜４のうちの該当するカウンタのカウント値、及び／又は、状態信号を読み込んで、ＣＰＵモジュール２へと受け渡すべく、共有メモリに書き込む動作を実行する。
【００２０】
主軸と１又は２以上の従動軸とが連動する制御を実現するためには、主軸エンコーダＥから得られるエンコーダパルス列を、第１〜第４カウンタ入力回路１１−１〜４へと並列に供給する一方、第１〜第４カウンタ１３−１〜４のそれぞれのＯＮカウント値、ＯＦＦカウント値を適切に設定する。こうすることで、第１〜第４カウンタ１３−１〜４からは、４系統の従動モータのそれぞれに対応する主軸の状態信号を得ることができる。
【００２１】
ＣＰＵモジュール２の側では、ユーザ（エンドユーザ又はベンダー）が作成したユーザプログラムを実行しつつ、適当なタイミングで、カウンタモジュール１に対してカウンタ出力送信要求を与えることにより、カウンタモジュール側の動作を介して、第１〜第４カウンタ１３−１〜４の状態信号を取得する。
【００２２】
こうして得られた各カウンタの状態信号に基づいて、ＣＰＵモジュール２では、ユーザプログラムに従って、従動軸の動作量の演算を行うと共に、所定の位置制御指令を、モジュール間接続バスを介して位置制御モジュール３へと与える。
【００２３】
すると、位置制御モジュール３は、ＣＰＵモジュール２から与えられた位置制御指令に基づき、所定の演算を実行することによって、モータ動作指令を生成し、これをモータ駆動装置２００へと送信する。これにより、モータ駆動装置２００が動作して、従動モータＭ２が駆動される。
【特許文献１】特開２００１−２４９７０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
図１１に示される従来のカウンタモジュールにあっては、第１〜４カウンタ１３−１〜４とその前段に位置する第１〜４カウンタ入力回路１１−１〜４とは直結されているため、常に１対１の関係にある。そのため、４個のカウンタ１３−１〜４のいずれか１つにおいてカウント動作を行わせたい場合には、必ずそのカウンタの前段に位置するカウンタ入力回路へと、被カウント信号を供給せねばならない。
【００２５】
そのため、前述の主軸と従動軸との連動制御を実現するためには、図８（ａ）に示されるように、主軸エンコーダＥの出力パルス列を、外部配線を介して第１〜４カウンタ入力回路１１−１〜４（図８（ａ）では図示せず）の各入力端へと分配するために、煩雑な配線作業を必要とするほか、主軸エンコーダＥの出力駆動能力によっては、使用カウンタ数が制約を受けるという問題がある。
【００２６】
また、第１〜４カウンタ入力回路１１−１〜４又は第１〜４カウンタ１３−１〜４のいずれか１つに故障が生じたり、それまで或るカウンタでカウントしていた被カウント入力を別のカウンタでカウントさせたいような場合には、その都度、外部配線の変更作業が必要となるといった問題点もあった。
【００２７】
この発明は、このような従来の問題点に着目してなされたものであり、その目的とするところは、カウント入力回路への被カウント信号側配線は変更することなく、その被カウント信号をカウントするカウンタを変更したり、あるいは１のカウンタ入力回路へ供給される被カウント信号を、複数のカウンタへ並列に供給することを可能とするカウント装置を提供することにある。
【００２８】
この発明のさらにほかの目的並びに作用効果については、明細書の以下の記述を参照することにより、当業者であれば容易に理解されるであろう。
【課題を解決するための手段】
【００２９】
上述の「発明が解決しようとする課題」は、以下の構成を有するカウント装置によって解決できるものと考えられる。
【００３０】
すなわち、このカウント装置は、複数個のカウンタと、外部から被カウント信号を取り込むための１若しくは２以上の入力回路と、１若しくは２以上の入力回路の各出力端と複数個のカウンタの各入力端との間に介在される分配切替回路とを包含し、複数個のカウンタのカウント値又はそのカウント値又はそのカウント値に基づいて生成された状態信号を出力信号として外部へと出力するように構成されている。
【００３１】
ここで、分配切替回路は、１若しくは２以上の入力回路の各出力端のそれぞれに接続される入力側端子と、複数個のカウンタの各入力端のそれぞれに接続される出力側端子とを有し、かつ入力側端子のそれぞれと出力側端子のそれぞれとの間における導通又は非導通は、任意に設定可能とされ、それにより複数のカウンタのそれぞれは、分配切替回路を介して自己に供給される被カウント信号をカウントするように構成されている。
【００３２】
このような構成によれば、入力回路の各出力端と複数個のカウンタの各入力端との間には分配切替回路が介在され、しかもこの分配切替回路は、入力側端子のそれぞれと出力側端子のそれぞれとの間における導通又は非導通を任意に設定可能とされたものであるから、この端子間導通設定を適宜に行うことによって、１のカウンタ入力回路へ供給された被カウント入力を、複数のカウンタへと並列に供給することが可能となる。
【００３３】
そして、この端子間導通設定の変更による複数カウンタへの被カウント信号分配方式によれば、分配それ自体はカウント装置の内部で行われるため、分配数がいくつに増加しようとも、主軸エンコーダは１個の入力回路を駆動すれば足り、そのため主軸エンコーダの駆動能力によって、被カウント信号の分配数に制約を受けることもない。
【００３４】
また、このような構成によれば、複数のカウンタのいずれかが故障したり、あるいは設計上の都合などにより、それまで或るカウンタでカウントしていた被カウント信号を、別のカウンタでカウントさせる必要が生じたような場合には、これを外部配線を変更することなく、端子間導通設定の変更により実現することもできる。
【００３５】
なお、分配切替回路としては、そのようなスイッチング機能を有する専用のワイヤードロジック回路で構成されたＡＳＩＣ、あるいはそのようなスイッチング機能を実現するようにプログラミングされたＦＰＧＡ（Field Programable Gate Array）などで容易に実現することができる。
【００３６】
また、複数のカウンタのそれぞれは、被カウント信号の周波数が低い場合にはソフトウェアカウンタでも差し支えないが、微細な制御を扱う高周波となった場合には、ハードウェアカウンタとすることが好ましいことは言うまでもない。
【００３７】
上述のカウント装置において、分配切替回路における導通又は非導通の設定は、所定のメモリに格納された分配切替設定情報に基づいて自動的に行われるものであっても良い。ここで、「自動的に行われる」とは、当該メモリに格納された分配切替設定情報を読み出し、これに従って分配切替回路における導通／非導通設定を行うように組みこまれた専用回路、又はマイコンによるファームウェアを採用すれば良いことを意味している。
【００３８】
また、上述のカウント装置において、複数個のカウンタのそれぞれは、被カウント信号をカウントすると共に、カウント値が所定の最大カウント値に達する毎に、そのカウント値がリセットされるリングカウント部と、リングカウント部のカウント値を、所定のＯＮカウント値及びＯＦＦカウント値と比較し、ＯＮカウント値との一致タイミング及びＯＦＦカウント値との一致タイミングに応答してＯＮ／ＯＦＦする状態信号を生成する状態信号生成部とを包含するものであっても良い。
【００３９】
このような構成によれば、単に現在カウント値を出力するのみならず、制御サイクル上において、現在の状態信号を、直接的に出力させることができる。
【００４０】
上述のカウント装置において、各カウンタのＯＮカウント値及びＯＦＦカウント値のそれぞれ、及び／又は各カウンタの最大カウント値は、所定のメモリに格納されたカウンタ設定情報に基づいて設定されるものであっても良い。
【００４１】
ここで、「カウンタ設定情報に基づいて設定される」とは、所定のメモリに格納されたカウンタ設定情報を読み出すと共に、これに従って、各カウンタのＯＮカウント値及びＯＦＦカウント値のそれぞれ、及び／又は、各カウンタの最大カウント値を設定するように組みこまれたワイヤードロジック回路、又はそのような機能をソフトウェア的に実現するファームウェアを採用できることを意味している。
【００４２】
このような構成によれば、各カウンタのカウント動作態様を、メモリに格納されたカウンタ設定情報の書替えを通じて、任意に変更可能となる。
【００４３】
上述のカウント装置は、ビルディングブロック型ＰＬＣの１要素モジュールであるカウンタモジュールとして構成することもできる。
【００４４】
このようなカウント装置は、ＣＰＵモジュールに繋がるモジュール間接続バスとのインタフェースとして機能すると共に、当該カウンタモジュールとＣＰＵモジュールとで共有される共有メモリを内蔵する上位Ｉ／Ｆ回路と、この上位Ｉ／Ｆ回路の共有メモリを介してＣＰＵモジュールからカウンタ設定情報に関する書替要求が到来したときには、当該要求に従って、メモリのカウンタ設定情報を書き替える動作を行うカウンタ設定情報書替手段と、上位Ｉ／Ｆ回路の共有メモリを介してＣＰＵモジュールからカウンタ出力送信要求が到来したときには、当該要求に従って、複数のカウンタのうちの該当するカウンタのカウント値、及び／又は、状態信号を読み込んで、ＣＰＵモジュールへと受け渡すべく、共有メモリに書き込む動作を行うカウンタ出力送信手段とを含むものであっても良い。
【００４５】
このような構成によれば、ビルディングブロック型ＰＬＣの１要素モジュールであるカウンタモジュールに対して、上述の端子間導通設定操作を可能とすることで、カウンタモジュールの使い勝手を向上することができる。
【００４６】
このとき、上述のカウンタ情報書替手段及びカウンタ出力送信手段の各機能は、内部制御演算用マイコンによりソフトウェア的に実現するようにしても良い。
【００４７】
上述の端子間導通設定変更機能を有するカウント装置の使用方法としては、前記分配切替回路において、１の入力側端子と２以上の出力側端子とが導通するように端子間導通設定を行うと共に、前記１の入力側端子の前段に位置する入力回路には、主軸エンコーダの出力パルス列を供給し、さらに前記２以上の出力側端子の各後段に位置するカウンタのそれぞれから、従動軸制御用のカウンタ出力を取り出すといった方法が考えられる。
【００４８】
このようなカウント装置の使用方法によれば、従来問題とされた、分配用外部配線や配線切替作業が不要となり、カウンタモジュールを使用する際の配線作業効率化を実現することができる。
【発明の効果】
【００４９】
本発明のカウント装置によれば、入力回路の各出力端と複数個のカウンタの各入力端との間には分配切替回路が介在され、しかもこの分配切替回路は、入力側端子のそれぞれと出力側端子のそれぞれとの間における導通又は非導通を任意に設定可能とされたものであるから、この端子間導通設定を適宜に行うことによって、１のカウンタ入力回路へ供給された被カウント入力を、複数のカウンタへと並列に供給することが可能となる。
【００５０】
そして、この端子間導通設定の変更による複数カウンタへの被カウント信号分配方式によれば、分配それ自体はカウント装置の内部で行われるため、分配数がいくつに増加しようとも、主軸エンコーダは１個の入力回路を駆動すれば足り、そのため主軸エンコーダの駆動能力によって、被カウント信号の分配数に制約を受けることもない。
【００５１】
また、このような構成によれば、複数のカウンタのいずれかが故障したり、あるいは設計上の都合などにより、それまで或るカウンタでカウントしていた被カウント信号を、別のカウンタでカウントさせる必要が生じたような場合には、これを外部配線を変更することなく、端子間導通設定の変更により実現することもできる。
【発明を実施するための最良の形態】
【００５２】
以下に、本発明に係るカウント装置の好適な実施の一形態を添付図面に従って詳細に説明する。なお、本発明は特許請求の範囲の記載に基づいてその範囲が定義されるものであって、その範囲が以下の実施形態の構成により限定されることのないことは言うまでもない。
【００５３】
本発明に係るカウンタモジュールの構成図が図１に示されている。なお、図において、前述の従来例と同一構成部分については同符号を付している。
【００５４】
同図に示されるように、このカウンタモジュール１は、複数個（この例では４個）のカウンタ（第１カウンタ１３−１、第２カウンタ１３−２、第３カウンタ１３−３、第４カウンタ１３−４）と、外部から被カウント信号を取り込むための１若しくは２以上（この例では４個）の入力回路（第１カウンタ入力回路１１−１、第２カウンタ入力回路１１−２、第３カウンタ入力回路１１−３、第４カウンタ入力回路１１−４）と、４個の入力回路１１−１〜４の各出力端と４個のカウンタ１３−１〜４の各入力端との間に介在される分配切替回路１２とを包含している。
【００５５】
分配切替回路１２は、入力回路１１−１〜４の各出力端のそれぞれに接続される入力側端子ＩＮ１〜ＩＮ４と、４個のカウンタ１３−１〜４の各入力端のそれぞれに接続される出力側端子ＯＵＴ１〜ＯＵＴ４とを有し、かつ入力側端子ＩＮ１〜ＩＮ４のそれぞれと出力側端子ＯＵＴ１〜ＯＵＴ４のそれぞれとの間における導通又は非導通は、任意に設定可能とされ、それにより、複数のカウンタ１３−１〜４のそれぞれは、分配切替回路１２を介して自己に供給される被カウント信号をカウントするようになっている。
【００５６】
なお、図３、図４、図５を参照して後に詳細に説明するように、分配切替回路１２における導通又は非導通の設定は、内部メモリ１６に格納された分配切替設定情報１６ａに基づいて自動的に行われるようになっている。
【００５７】
４個のカウンタ１３−１〜４のそれぞれは、図示を省略するが、被カウント信号をカウントすると共に、カウント値が所定の最大カウント値に達する毎に、そのカウント値にリセットされるリングカウント部と、リングカウント部のカウント値を、所定のＯＮカウント値及びＯＦＦカウント値と比較し、ＯＮカウント値との一致タイミング及びＯＦＦカウント値との一致タイミングに応答してＯＮ／ＯＦＦする状態信号を生成する状態信号生成部とを包含している。
【００５８】
各カウンタ１３−１〜４のＯＮカウント値及びＯＦＦカウント値のそれぞれ、及び／又は、各カウンタの最大カウント値は、後に図６を参照して説明するように、内部メモリ１６に格納されたカウンタ設定情報に基づいて設定される。
【００５９】
上位Ｉ／Ｆ回路（バスなど）１４は、ＣＰＵモジュール２に繋がるモジュール間接続バスとのインタフェースとして機能すると共に、当該カウンタモジュール１とＣＰＵモジュール２とで共有される共有メモリ（図示せず）を内蔵している。
【００６０】
内部制御演算用マイコン１５は、図５に示される通常処理及び図７に示される割込処理を実行することによって、「カウンタ設定情報書替手段」及び「カウンタ出力送信手段」として機能を実現するものである。
【００６１】
すなわち、内部制御演算用マイコンの通常処理全体を示すフローチャートが図５に示されている。同図において、電源投入などにより処理が開始されると、まず、イニシャライズ処理（ステップ１０１）を実行して、制御に必要な各種フラグやレジスタの初期化を行った後、共有メモリ参照処理（ステップ１０２）、ＣＰＵデータ有無判定処理（ステップ１０３）、システムサービス処理（ステップ１１０）、停止指令有無判定処理（ステップ１１１）を繰り返し実行する。
【００６２】
共有メモリ参照処理（ステップ１０２）では、上位Ｉ／Ｆ回路１４に内蔵される共有メモリの所定エリアに、ＣＰＵモジュール２から何らかのＣＰＵデータが書き込まれているか否かの判定を行う。
【００６３】
システムサービス処理（ステップ１１０）では、表示処理や故障診断処理といった一般的なシステムサービス処理のほかに、分配切替設定情報（図４参照）に従って、分配切替回路１２を必要な導通／非導通状態に設定する処理、カウンタ設定情報（図６参照）に従って各カウンタ１３−１〜４のＯＮカウント値、ＯＦＦカウント値、最大カウント値を設定する処理などを実行する。
【００６４】
停止指令有無判定処理（ステップ１１１）は、ユーザの操作又はＣＰＵモジュールからの指令によって、停止指令が与えられたかどうかを判定する処理である。
【００６５】
以上の処理を繰り返す間に、ＣＰＵデータありと判定されると（ステップ１０３ＹＥＳ）、そのＣＰＵデータが共有メモリから読み出され（ステップ１０４）、こうして読み出されたＣＰＵデータの内容が判定される。
【００６６】
ここで、ＣＰＵデータの内容が、「カウンタ設定書替要求」であると判定されると（ステップ１０５ＹＥＳ）、該当カウンタの設定情報書替処理（ステップ１０６）が実行される。
【００６７】
カウンタ設定情報の一例を示す説明図が図６に表にして示されている。同図に示されるように、カウンタ設定情報は、第１カウンタ〜第４カウンタのそれぞれに対応して、ＯＮカウント値、ＯＦＦカウント値、最大カウント値を含んで構成されている。先に説明したように、これらのカウンタ設定情報は、システムサービス処理（ステップ１１０）において参照され、各カウンタ１３−１〜４内に設定されて、リングカウント動作や状態信号生成動作に供される。
【００６８】
一方、ＣＰＵデータが「分配切替設定書替要求」であると判定されると（ステップ１０７ＹＥＳ）、続いて分配切替設定書替処理（ステップ１０８）が実行されて、内部メモリ１６内における分配切替設定情報１６ａの書替えが行われる。
【００６９】
内部メモリ内の設定情報記憶領域の構成を示すメモリマップが図３に、分配切替設定情報の一例を示す説明図が図４にそれぞれ示されている。
【００７０】
それらの図から明らかなように、この例にあっては、内部メモリ１６内の設定情報記憶領域は、Ｂｉｔ００〜Ｂｉｔ１５からなる１６ビット（２バイト）構成とされている。そして、それらのビットＢｉｔ００〜Ｂｉｔ１５は、図４に示されるように、入力側端子ＩＮ１〜ＩＮ４と出力側端子ＯＵＴ１〜ＯＵＴ４とのマトリクスの交点に対応している。
【００７１】
図４に示される分配切替設定情報は、図２に破線で示されるように、分配切替回路１２において、１個の入力側端子ＩＮ１と４個の出力側端子ＯＵＴ１〜ＯＵＴ４とを導通状態とし、その他の入力側端子ＩＮ２〜ＩＮ４は出力側端子ＯＵＴ１〜ＯＵＴ４のいずれとも非導通状態とさせるための設定である。
【００７２】
このようにＢｉｔ００〜Ｂｉｔ０３を全て“１”とすると共に、Ｂｉｔ０４〜Ｂｉｔ１５を全て“０”とすることによって、図２に示されるような端子間導通状態を実現することができる。なお、実際に分配切替回路１２をそのように動作させるための処理は、システムサービス処理（ステップ１１０）において、分配切替設定情報に応じて、分配切替処理を実行することによって実現される。
【００７３】
先に説明したように、分配切替回路１２は、謂わば交換機の機能に相当するものであって、実際には、そのような機能が組みこまれたＡＳＩＣ又はそのような機能がプログラミングされたＦＰＧＡなどによって容易に実現することができる。
【００７４】
一方、ＣＰＵデータがその他の意味内容を有するものと判定されれば（ステップ１０７ＮＯ）、該当するその他の処理が実行される（ステップ１０９）。そして、ＣＰＵモジュールから又は当該カウンタモジュールに設けられたスナップスイッチ等によって、停止指令が与えられると（ステップ１１１ＹＥＳ）、処理は終了する。
【００７５】
次に、内部制御演算用マイコンのカウンタ出力読出処理を示すフローチャートが図７に示されている。このフローチャートに示される処理は、ＣＰＵモジュールからの割込処理によって実行される。
【００７６】
同図において処理が開始されると、割込種別判定処理（ステップ２０１）が実行される。ここで、割込種別が、ＣＰＵモジュールからの「カウンタ出力送信要求」であると判定されると（ステップ２０２ＹＥＳ）、該当カウンタに関する出力読込の処理（ステップ２０３）が実行される。ここで言う「該当カウンタの出力」には、当該カウンタの現在カウント値、状態信号のＯＮ／ＯＦＦ状態などが含まれている。
【００７７】
そして、こうして読み込まれた該当カウンタの出力は、共有メモリの所定エリアにセットされ（ステップ２０４）、これによりＣＰＵモジュール２からの読み出しを可能とする。すなわち、ＣＰＵモジュール２の側では、「カウンタ出力送信要求」を割込送信した後、共有メモリの該当エリアから所定データの読み出しを行うことによって、カウンタモジュール１が生成したカウント出力を取得することができるのである。
【００７８】
なお、割込種別が「カウンタ出力送信要求」でなければ（ステップ２０２ＮＯ）、その他の処理が実行される（ステップ２０５）。
【００７９】
最後に、従来と本発明とで使用例を比較して示す説明図が図８に示されている。同図（ａ）に示されるように、従来のカウンタモジュールの使用例の場合、主軸と１若しくは２以上の従動軸との連動処理を実現するためには、カウンタモジュールの外部において、主軸エンコーダＥの出力を各カウンタに分配するために、分配用の外部配線が必要であった。
【００８０】
これに対して、同図（ｂ）に示されるように、本発明のカウンタモジュールの使用例の場合、図中破線で示されるように、主軸エンコーダＥの出力パルスは、カウンタモジュールの内部において各カウンタに分配される。そのため、図から明らかなように、カウンタモジュールの外部には分配のための外部配線は不要となる。しかも、図２に示されるように、主軸エンコーダＥにて駆動されるべきものは、１個の入力回路（第１カウンタ入力回路１１−１）だけであるから、信号分配数が増大したとしても、主軸エンコーダの駆動能力には問題がなく、逆に、主軸エンコーダの駆動能力によって信号分配数に制限を受けるという問題を解決することができる。
【００８１】
また、本発明のカウンタモジュールの使用例にあっては、各カウンタ１３−１〜４は、分配切替回路１２を介して送られてくる被カウント信号をカウントするものであるから、第１〜第４カウンタ１３−１〜４のいずれかが故障したことにより、あるいは設計変更などによって、それまで或るカウンタがカウントしていた被カウント信号を、別のカウンタでカウントさせたいような場合には、入力側端子ＩＮ１〜ＩＮ４と出力側端子ＯＵＴ１〜ＯＵＴ４との導通／非導通の関係を変更するだけで、外部配線については何ら接続変更等を行うことなく、対応させることができ、煩わしい配線作業がなくなることで、この種のカウンタモジュールにおける使い勝手を格段に向上させることができる。
【００８２】
なお、以上の実施形態においては、本発明に係るカウント装置を、ビルディングブロック型ＰＬＣのカウンタモジュールに応用したが、本発明のカウント装置は、それ自体で出力装置を内蔵することで、スタンドアローン形式のカウント装置として実現できることは勿論である。
【００８３】
その際に、分配切替回路１２については、入力側端子ＩＮ１〜ＩＮ４を出力側端子ＯＵＴ１〜ＯＵＴ４のいずれかに接続可能な多種切替スイッチ（手動又は自動）として単純化することもできる。
【産業上の利用可能性】
【００８４】
本発明のカウント装置は、ビルディングブロック型ＰＬＣの１要素モジュールであるカウンタモジュールとして応用することにより、外部配線の手間を省いて、その使い勝手を向上させることができる。
【図面の簡単な説明】
【００８５】
【図１】本発明に係るカウンタモジュールの構成図である。
【図２】本発明に係るカウンタモジュールの使用例を示す説明図である。
【図３】内部メモリ内の設定情報記憶領域の構成を示すメモリマップである。
【図４】分配切り換え設定情報の一例を示す説明図である。
【図５】内部制御演算用マイコンの処理全体を示すフローチャートである。
【図６】カウンタ設定情報の一例を示す説明図である。
【図７】内部制御演算用マイコンのカウンタ出力読出処理を示すフローチャートである。
【図８】従来と本発明とで使用例を比較して示す説明図である。
【図９】複数のカウンタを使用した制御システムの一例を示す説明図である。
【図１０】カウンタモジュールを含むＰＬＣを用いた制御システムの一例を示す説明図である。
【図１１】従来のカウンタモジュールの構成図である。
【符号の説明】
【００８６】
１ カウンタモジュール
２ ＣＰＵモジュール
３ 位置制御モジュール
１１−１〜１１−４ カウンタ入力回路
１２ 分配切替回路
１３−１〜１３−４ カウンタ
１４ 上位Ｉ／Ｆ回路（バスなど）
１５ 内部制御演算用マイコン
１６ 内部メモリ
１６ａ 分配切替設定情報
１７ 内部バス
１００ ＰＬＣ
２００ モータ駆動装置
３１ 巻き取りロール
３２ 主軸
３３ 主軸エンコーダ
３４ 負極シートカッタ
３５ 正極シートカッタ
３６−１〜３ カウンタ
３７−１ ガイドローラ位置制御部
３７−２ 正極シートカッタ制御部
３７−３ 負極シートカッタ制御部
Ｅ 主軸エンコーダ
Ｍ１ 主軸モータ
Ｍ２ 従動モータ
【技術分野】
【０００１】
この発明は、複数のカウンタを内蔵すると共に、それらのカウンタのカウント値又はそのカウント値に基づいて生成された状態信号を出力信号として外部へと出力するカウント装置に関する。
【背景技術】
【０００２】
基本となる１つの動作部と、１若しくは２以上のその他の動作部とを互いに連動させることによって、目的を達するようにした自動処理装置の制御に当たっては、複数のカウンタを使用した制御システムがしばしば採用される。
【０００３】
このような複数のカウンタを使用した制御システムの一例を示す説明図が図９に示されている。なお、図示の制御システムは、ガイドローラ駆動部、正極シートカット動作部、負極シートカット部、及びシート巻き取り動作部を有する二次電池電極製造装置に適用されるものである。
【０００４】
同図（ａ）に示されるように、この二次電池電極製造装置は、絶縁シート、負極シート、絶縁シート、及び正極シートからなる４枚のシートを、ガイドローラにて適宜に供給経路をガイドしつつ１点に供給して、巻き取りローラ３１に重ねて巻き取らせると共に、適当なインターバルで負極シートカッタ３４及び正極シートカッタ３５を作動させることにより、所望の積層構造を有する二次電池電極をロール体として完成するものである。
【０００５】
シート巻き取りローラ３１に連動する主軸３２の回転は、主軸エンコーダ３３を介してパルス列に変換される。こうして得られた主軸エンコーダ３３からのパルス列は、第１カウンタ３６−１、第２カウンタ３６−２、第３カウンタ３６−３へと並列に供給される。
【０００６】
それらのカウンタ３６−１〜３のそれぞれは、被カウント信号である主軸エンコーダ３３からのパルス列をカウントすると共に、カウント値が所定の最大カウント値に達する毎に、そのカウント値がリセットされるリングカウンタ部と、このリングカウンタ部のカウント値を、所定のＯＮタイミング値及びＯＦＦタイミング値と比較し、ＯＮカウント値との一致タイミング及びＯＦＦカウント値との一致タイミングに応答してＯＮ／ＯＦＦする状態信号を生成する状態信号生成部とを含んでいる。
【０００７】
ガイドローラ位置制御部３７−１は、第１カウンタ３６−１から得られる状態信号により起動され、ガイドローラ駆動部における所定の動作を制御する。正極シートカット制御部３７−２は、第２カウンタ３６−２から得られる状態信号により起動され、正極シートカッタ３５における所定の動作を制御する。負極シートカット制御部３７−３は、第３カウンタ３６−３から得られる状態信号により起動され、負極シートカッタ３４における所定の動作を制御する。
【０００８】
同図（ｂ）に示されるように、各カウンタ３６−１〜３から得られる状態信号のＯＮ／ＯＦＦタイミングは、ガイドローラ駆動部、正極シートカッタ、負極シートカッタのそれぞれにおける動作タイミングに合わせて設定されている。
【０００９】
そのため、このような制御システムによれば、シート巻き取り動作に連動して、ガイドローラの動作、正極シートカット動作、及び負極シートカット動作を適切に行わせることができる。しかも、３台のカウンタ３６−１〜３におけるＯＮカウント値、ＯＦＦカウント値を変更することで、各動作部間における動作関係の変更にも容易に対応することができる。
【００１０】
この種の制御システムは、一般に、カウンタモジュールを含むビルディングブロック型のプログラマブルコントローラ（以下、ＰＬＣと言う）により実現することができる（例えば、特許文献１参照）。
【００１１】
カウンタモジュールを含むＰＬＣを用いた制御システムの一例を示す説明図が図１０に示されている。
【００１２】
同図に示されるように、この制御システムは、主軸モータＭ１と連動して主軸回転量情報（エンコーダパルス）を出力する主軸エンコーダＥと、主軸回転量情報に基づいて所定のユーザプログラムを実行することにより、モータ動作指令を生成するＰＬＣ１００と、ＰＬＣ１００から得られるモータ動作指令に基づいて従動モータＭ２を駆動するモータ駆動装置２００とを含んで構成される。
【００１３】
ＰＬＣ１００は、この例にあっては、ＰＬＣ全体を統括制御するＣＰＵモジュール２と、一般的な入出力信号のやりとりを外部と行うための入出力モジュール（図示せず）と、主軸回転量情報（エンコーダパルス）をカウントして、各従動軸に対応する主軸の状態信号をＣＰＵモジュール２へ出力する複数のカウンタを備えたカウンタモジュール１と、ＣＰＵモジュール２から与えられる位置制御指令に応答して、モータ動作指令を生成する位置制御モジュール３とを含んで構成される。
【００１４】
従来のカウンタモジュールの一例を示す構成図が図１１に示されている。同図に示されるように、このカウンタモジュール１は、複数個（この例では４個）のカウンタ（第１カウンタ１３−１、第２カウンタ１３−２、第３カウンタ１３−３、第４カウンタ１３−４）と、外部から被カウント信号を取り込むための前記カウンタと同数の入力回路（第１カウンタ入力回路１１−１、第２カウンタ入力回路１１−２、第３カウンタ入力回路１１−３、第４カウンタ入力回路１１−４）とを有している。
【００１５】
なお、第１〜第４カウンタ１３−１〜４としては、ソフトウェアカウンタでもハードウェアカウンタでも良いが、高精度かつ高速カウント処理を実行するためには、ハードウェアカウンタのほうが好ましいことは言うまでもない。
【００１６】
第１〜第４カウンタ１３−１〜４のそれぞれは、図示を省略するが、被カウント信号をカウントすると共に、カウント値が所定の最大カウント値に達する毎に、そのカウント値がリセットされるリングカウンタ部と、このリングカウンタ部のカウント値を、所定のＯＮカウント値及びＯＦＦカウント値と比較し、ＯＮカウント値との一致タイミング及びＯＦＦカウント値との一致タイミングに応答してＯＮ／ＯＦＦする状態信号を生成する状態信号生成部とを含んでいる。
【００１７】
内部メモリ１６には、所定のカウンタ設定情報が格納されている。このカウンタ設定情報としては、各カウンタのそれぞれ毎に、上述のＯＮカウント値、ＯＦＦカウント値、及び最大カウント値が含まれている。
【００１８】
上位Ｉ／Ｆ回路（バスなど）１４は、ＣＰＵモジュール２に繋がるモジュール間接続バスとのインタフェースとして機能すると共に、当該カウンタモジュールとＣＰＵモジュール２とで共有される共有メモリ（図示せず）を内蔵している。
【００１９】
内部制御・演算用マイコン１５は、所定のシステムプログラムを実行することによって、上位Ｉ／Ｆ回路１４の共有メモリを介してＣＰＵモジュール２からカウンタ設定情報に関する書替要求が到来したときには、当該要求に従って、内部メモリ１６のカウンタ設定情報を書き替える動作を実行する。また、内部制御・演算用マイコン１５は、上位Ｉ／Ｆ回路１４の共有メモリを介してＣＰＵモジュール２からカウンタ出力送信要求が到来したときには、当該要求に従って、複数のカウンタ１３−１〜４のうちの該当するカウンタのカウント値、及び／又は、状態信号を読み込んで、ＣＰＵモジュール２へと受け渡すべく、共有メモリに書き込む動作を実行する。
【００２０】
主軸と１又は２以上の従動軸とが連動する制御を実現するためには、主軸エンコーダＥから得られるエンコーダパルス列を、第１〜第４カウンタ入力回路１１−１〜４へと並列に供給する一方、第１〜第４カウンタ１３−１〜４のそれぞれのＯＮカウント値、ＯＦＦカウント値を適切に設定する。こうすることで、第１〜第４カウンタ１３−１〜４からは、４系統の従動モータのそれぞれに対応する主軸の状態信号を得ることができる。
【００２１】
ＣＰＵモジュール２の側では、ユーザ（エンドユーザ又はベンダー）が作成したユーザプログラムを実行しつつ、適当なタイミングで、カウンタモジュール１に対してカウンタ出力送信要求を与えることにより、カウンタモジュール側の動作を介して、第１〜第４カウンタ１３−１〜４の状態信号を取得する。
【００２２】
こうして得られた各カウンタの状態信号に基づいて、ＣＰＵモジュール２では、ユーザプログラムに従って、従動軸の動作量の演算を行うと共に、所定の位置制御指令を、モジュール間接続バスを介して位置制御モジュール３へと与える。
【００２３】
すると、位置制御モジュール３は、ＣＰＵモジュール２から与えられた位置制御指令に基づき、所定の演算を実行することによって、モータ動作指令を生成し、これをモータ駆動装置２００へと送信する。これにより、モータ駆動装置２００が動作して、従動モータＭ２が駆動される。
【特許文献１】特開２００１−２４９７０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
図１１に示される従来のカウンタモジュールにあっては、第１〜４カウンタ１３−１〜４とその前段に位置する第１〜４カウンタ入力回路１１−１〜４とは直結されているため、常に１対１の関係にある。そのため、４個のカウンタ１３−１〜４のいずれか１つにおいてカウント動作を行わせたい場合には、必ずそのカウンタの前段に位置するカウンタ入力回路へと、被カウント信号を供給せねばならない。
【００２５】
そのため、前述の主軸と従動軸との連動制御を実現するためには、図８（ａ）に示されるように、主軸エンコーダＥの出力パルス列を、外部配線を介して第１〜４カウンタ入力回路１１−１〜４（図８（ａ）では図示せず）の各入力端へと分配するために、煩雑な配線作業を必要とするほか、主軸エンコーダＥの出力駆動能力によっては、使用カウンタ数が制約を受けるという問題がある。
【００２６】
また、第１〜４カウンタ入力回路１１−１〜４又は第１〜４カウンタ１３−１〜４のいずれか１つに故障が生じたり、それまで或るカウンタでカウントしていた被カウント入力を別のカウンタでカウントさせたいような場合には、その都度、外部配線の変更作業が必要となるといった問題点もあった。
【００２７】
この発明は、このような従来の問題点に着目してなされたものであり、その目的とするところは、カウント入力回路への被カウント信号側配線は変更することなく、その被カウント信号をカウントするカウンタを変更したり、あるいは１のカウンタ入力回路へ供給される被カウント信号を、複数のカウンタへ並列に供給することを可能とするカウント装置を提供することにある。
【００２８】
この発明のさらにほかの目的並びに作用効果については、明細書の以下の記述を参照することにより、当業者であれば容易に理解されるであろう。
【課題を解決するための手段】
【００２９】
上述の「発明が解決しようとする課題」は、以下の構成を有するカウント装置によって解決できるものと考えられる。
【００３０】
すなわち、このカウント装置は、複数個のカウンタと、外部から被カウント信号を取り込むための１若しくは２以上の入力回路と、１若しくは２以上の入力回路の各出力端と複数個のカウンタの各入力端との間に介在される分配切替回路とを包含し、複数個のカウンタのカウント値又はそのカウント値又はそのカウント値に基づいて生成された状態信号を出力信号として外部へと出力するように構成されている。
【００３１】
ここで、分配切替回路は、１若しくは２以上の入力回路の各出力端のそれぞれに接続される入力側端子と、複数個のカウンタの各入力端のそれぞれに接続される出力側端子とを有し、かつ入力側端子のそれぞれと出力側端子のそれぞれとの間における導通又は非導通は、任意に設定可能とされ、それにより複数のカウンタのそれぞれは、分配切替回路を介して自己に供給される被カウント信号をカウントするように構成されている。
【００３２】
このような構成によれば、入力回路の各出力端と複数個のカウンタの各入力端との間には分配切替回路が介在され、しかもこの分配切替回路は、入力側端子のそれぞれと出力側端子のそれぞれとの間における導通又は非導通を任意に設定可能とされたものであるから、この端子間導通設定を適宜に行うことによって、１のカウンタ入力回路へ供給された被カウント入力を、複数のカウンタへと並列に供給することが可能となる。
【００３３】
そして、この端子間導通設定の変更による複数カウンタへの被カウント信号分配方式によれば、分配それ自体はカウント装置の内部で行われるため、分配数がいくつに増加しようとも、主軸エンコーダは１個の入力回路を駆動すれば足り、そのため主軸エンコーダの駆動能力によって、被カウント信号の分配数に制約を受けることもない。
【００３４】
また、このような構成によれば、複数のカウンタのいずれかが故障したり、あるいは設計上の都合などにより、それまで或るカウンタでカウントしていた被カウント信号を、別のカウンタでカウントさせる必要が生じたような場合には、これを外部配線を変更することなく、端子間導通設定の変更により実現することもできる。
【００３５】
なお、分配切替回路としては、そのようなスイッチング機能を有する専用のワイヤードロジック回路で構成されたＡＳＩＣ、あるいはそのようなスイッチング機能を実現するようにプログラミングされたＦＰＧＡ（Field Programable Gate Array）などで容易に実現することができる。
【００３６】
また、複数のカウンタのそれぞれは、被カウント信号の周波数が低い場合にはソフトウェアカウンタでも差し支えないが、微細な制御を扱う高周波となった場合には、ハードウェアカウンタとすることが好ましいことは言うまでもない。
【００３７】
上述のカウント装置において、分配切替回路における導通又は非導通の設定は、所定のメモリに格納された分配切替設定情報に基づいて自動的に行われるものであっても良い。ここで、「自動的に行われる」とは、当該メモリに格納された分配切替設定情報を読み出し、これに従って分配切替回路における導通／非導通設定を行うように組みこまれた専用回路、又はマイコンによるファームウェアを採用すれば良いことを意味している。
【００３８】
また、上述のカウント装置において、複数個のカウンタのそれぞれは、被カウント信号をカウントすると共に、カウント値が所定の最大カウント値に達する毎に、そのカウント値がリセットされるリングカウント部と、リングカウント部のカウント値を、所定のＯＮカウント値及びＯＦＦカウント値と比較し、ＯＮカウント値との一致タイミング及びＯＦＦカウント値との一致タイミングに応答してＯＮ／ＯＦＦする状態信号を生成する状態信号生成部とを包含するものであっても良い。
【００３９】
このような構成によれば、単に現在カウント値を出力するのみならず、制御サイクル上において、現在の状態信号を、直接的に出力させることができる。
【００４０】
上述のカウント装置において、各カウンタのＯＮカウント値及びＯＦＦカウント値のそれぞれ、及び／又は各カウンタの最大カウント値は、所定のメモリに格納されたカウンタ設定情報に基づいて設定されるものであっても良い。
【００４１】
ここで、「カウンタ設定情報に基づいて設定される」とは、所定のメモリに格納されたカウンタ設定情報を読み出すと共に、これに従って、各カウンタのＯＮカウント値及びＯＦＦカウント値のそれぞれ、及び／又は、各カウンタの最大カウント値を設定するように組みこまれたワイヤードロジック回路、又はそのような機能をソフトウェア的に実現するファームウェアを採用できることを意味している。
【００４２】
このような構成によれば、各カウンタのカウント動作態様を、メモリに格納されたカウンタ設定情報の書替えを通じて、任意に変更可能となる。
【００４３】
上述のカウント装置は、ビルディングブロック型ＰＬＣの１要素モジュールであるカウンタモジュールとして構成することもできる。
【００４４】
このようなカウント装置は、ＣＰＵモジュールに繋がるモジュール間接続バスとのインタフェースとして機能すると共に、当該カウンタモジュールとＣＰＵモジュールとで共有される共有メモリを内蔵する上位Ｉ／Ｆ回路と、この上位Ｉ／Ｆ回路の共有メモリを介してＣＰＵモジュールからカウンタ設定情報に関する書替要求が到来したときには、当該要求に従って、メモリのカウンタ設定情報を書き替える動作を行うカウンタ設定情報書替手段と、上位Ｉ／Ｆ回路の共有メモリを介してＣＰＵモジュールからカウンタ出力送信要求が到来したときには、当該要求に従って、複数のカウンタのうちの該当するカウンタのカウント値、及び／又は、状態信号を読み込んで、ＣＰＵモジュールへと受け渡すべく、共有メモリに書き込む動作を行うカウンタ出力送信手段とを含むものであっても良い。
【００４５】
このような構成によれば、ビルディングブロック型ＰＬＣの１要素モジュールであるカウンタモジュールに対して、上述の端子間導通設定操作を可能とすることで、カウンタモジュールの使い勝手を向上することができる。
【００４６】
このとき、上述のカウンタ情報書替手段及びカウンタ出力送信手段の各機能は、内部制御演算用マイコンによりソフトウェア的に実現するようにしても良い。
【００４７】
上述の端子間導通設定変更機能を有するカウント装置の使用方法としては、前記分配切替回路において、１の入力側端子と２以上の出力側端子とが導通するように端子間導通設定を行うと共に、前記１の入力側端子の前段に位置する入力回路には、主軸エンコーダの出力パルス列を供給し、さらに前記２以上の出力側端子の各後段に位置するカウンタのそれぞれから、従動軸制御用のカウンタ出力を取り出すといった方法が考えられる。
【００４８】
このようなカウント装置の使用方法によれば、従来問題とされた、分配用外部配線や配線切替作業が不要となり、カウンタモジュールを使用する際の配線作業効率化を実現することができる。
【発明の効果】
【００４９】
本発明のカウント装置によれば、入力回路の各出力端と複数個のカウンタの各入力端との間には分配切替回路が介在され、しかもこの分配切替回路は、入力側端子のそれぞれと出力側端子のそれぞれとの間における導通又は非導通を任意に設定可能とされたものであるから、この端子間導通設定を適宜に行うことによって、１のカウンタ入力回路へ供給された被カウント入力を、複数のカウンタへと並列に供給することが可能となる。
【００５０】
そして、この端子間導通設定の変更による複数カウンタへの被カウント信号分配方式によれば、分配それ自体はカウント装置の内部で行われるため、分配数がいくつに増加しようとも、主軸エンコーダは１個の入力回路を駆動すれば足り、そのため主軸エンコーダの駆動能力によって、被カウント信号の分配数に制約を受けることもない。
【００５１】
また、このような構成によれば、複数のカウンタのいずれかが故障したり、あるいは設計上の都合などにより、それまで或るカウンタでカウントしていた被カウント信号を、別のカウンタでカウントさせる必要が生じたような場合には、これを外部配線を変更することなく、端子間導通設定の変更により実現することもできる。
【発明を実施するための最良の形態】
【００５２】
以下に、本発明に係るカウント装置の好適な実施の一形態を添付図面に従って詳細に説明する。なお、本発明は特許請求の範囲の記載に基づいてその範囲が定義されるものであって、その範囲が以下の実施形態の構成により限定されることのないことは言うまでもない。
【００５３】
本発明に係るカウンタモジュールの構成図が図１に示されている。なお、図において、前述の従来例と同一構成部分については同符号を付している。
【００５４】
同図に示されるように、このカウンタモジュール１は、複数個（この例では４個）のカウンタ（第１カウンタ１３−１、第２カウンタ１３−２、第３カウンタ１３−３、第４カウンタ１３−４）と、外部から被カウント信号を取り込むための１若しくは２以上（この例では４個）の入力回路（第１カウンタ入力回路１１−１、第２カウンタ入力回路１１−２、第３カウンタ入力回路１１−３、第４カウンタ入力回路１１−４）と、４個の入力回路１１−１〜４の各出力端と４個のカウンタ１３−１〜４の各入力端との間に介在される分配切替回路１２とを包含している。
【００５５】
分配切替回路１２は、入力回路１１−１〜４の各出力端のそれぞれに接続される入力側端子ＩＮ１〜ＩＮ４と、４個のカウンタ１３−１〜４の各入力端のそれぞれに接続される出力側端子ＯＵＴ１〜ＯＵＴ４とを有し、かつ入力側端子ＩＮ１〜ＩＮ４のそれぞれと出力側端子ＯＵＴ１〜ＯＵＴ４のそれぞれとの間における導通又は非導通は、任意に設定可能とされ、それにより、複数のカウンタ１３−１〜４のそれぞれは、分配切替回路１２を介して自己に供給される被カウント信号をカウントするようになっている。
【００５６】
なお、図３、図４、図５を参照して後に詳細に説明するように、分配切替回路１２における導通又は非導通の設定は、内部メモリ１６に格納された分配切替設定情報１６ａに基づいて自動的に行われるようになっている。
【００５７】
４個のカウンタ１３−１〜４のそれぞれは、図示を省略するが、被カウント信号をカウントすると共に、カウント値が所定の最大カウント値に達する毎に、そのカウント値にリセットされるリングカウント部と、リングカウント部のカウント値を、所定のＯＮカウント値及びＯＦＦカウント値と比較し、ＯＮカウント値との一致タイミング及びＯＦＦカウント値との一致タイミングに応答してＯＮ／ＯＦＦする状態信号を生成する状態信号生成部とを包含している。
【００５８】
各カウンタ１３−１〜４のＯＮカウント値及びＯＦＦカウント値のそれぞれ、及び／又は、各カウンタの最大カウント値は、後に図６を参照して説明するように、内部メモリ１６に格納されたカウンタ設定情報に基づいて設定される。
【００５９】
上位Ｉ／Ｆ回路（バスなど）１４は、ＣＰＵモジュール２に繋がるモジュール間接続バスとのインタフェースとして機能すると共に、当該カウンタモジュール１とＣＰＵモジュール２とで共有される共有メモリ（図示せず）を内蔵している。
【００６０】
内部制御演算用マイコン１５は、図５に示される通常処理及び図７に示される割込処理を実行することによって、「カウンタ設定情報書替手段」及び「カウンタ出力送信手段」として機能を実現するものである。
【００６１】
すなわち、内部制御演算用マイコンの通常処理全体を示すフローチャートが図５に示されている。同図において、電源投入などにより処理が開始されると、まず、イニシャライズ処理（ステップ１０１）を実行して、制御に必要な各種フラグやレジスタの初期化を行った後、共有メモリ参照処理（ステップ１０２）、ＣＰＵデータ有無判定処理（ステップ１０３）、システムサービス処理（ステップ１１０）、停止指令有無判定処理（ステップ１１１）を繰り返し実行する。
【００６２】
共有メモリ参照処理（ステップ１０２）では、上位Ｉ／Ｆ回路１４に内蔵される共有メモリの所定エリアに、ＣＰＵモジュール２から何らかのＣＰＵデータが書き込まれているか否かの判定を行う。
【００６３】
システムサービス処理（ステップ１１０）では、表示処理や故障診断処理といった一般的なシステムサービス処理のほかに、分配切替設定情報（図４参照）に従って、分配切替回路１２を必要な導通／非導通状態に設定する処理、カウンタ設定情報（図６参照）に従って各カウンタ１３−１〜４のＯＮカウント値、ＯＦＦカウント値、最大カウント値を設定する処理などを実行する。
【００６４】
停止指令有無判定処理（ステップ１１１）は、ユーザの操作又はＣＰＵモジュールからの指令によって、停止指令が与えられたかどうかを判定する処理である。
【００６５】
以上の処理を繰り返す間に、ＣＰＵデータありと判定されると（ステップ１０３ＹＥＳ）、そのＣＰＵデータが共有メモリから読み出され（ステップ１０４）、こうして読み出されたＣＰＵデータの内容が判定される。
【００６６】
ここで、ＣＰＵデータの内容が、「カウンタ設定書替要求」であると判定されると（ステップ１０５ＹＥＳ）、該当カウンタの設定情報書替処理（ステップ１０６）が実行される。
【００６７】
カウンタ設定情報の一例を示す説明図が図６に表にして示されている。同図に示されるように、カウンタ設定情報は、第１カウンタ〜第４カウンタのそれぞれに対応して、ＯＮカウント値、ＯＦＦカウント値、最大カウント値を含んで構成されている。先に説明したように、これらのカウンタ設定情報は、システムサービス処理（ステップ１１０）において参照され、各カウンタ１３−１〜４内に設定されて、リングカウント動作や状態信号生成動作に供される。
【００６８】
一方、ＣＰＵデータが「分配切替設定書替要求」であると判定されると（ステップ１０７ＹＥＳ）、続いて分配切替設定書替処理（ステップ１０８）が実行されて、内部メモリ１６内における分配切替設定情報１６ａの書替えが行われる。
【００６９】
内部メモリ内の設定情報記憶領域の構成を示すメモリマップが図３に、分配切替設定情報の一例を示す説明図が図４にそれぞれ示されている。
【００７０】
それらの図から明らかなように、この例にあっては、内部メモリ１６内の設定情報記憶領域は、Ｂｉｔ００〜Ｂｉｔ１５からなる１６ビット（２バイト）構成とされている。そして、それらのビットＢｉｔ００〜Ｂｉｔ１５は、図４に示されるように、入力側端子ＩＮ１〜ＩＮ４と出力側端子ＯＵＴ１〜ＯＵＴ４とのマトリクスの交点に対応している。
【００７１】
図４に示される分配切替設定情報は、図２に破線で示されるように、分配切替回路１２において、１個の入力側端子ＩＮ１と４個の出力側端子ＯＵＴ１〜ＯＵＴ４とを導通状態とし、その他の入力側端子ＩＮ２〜ＩＮ４は出力側端子ＯＵＴ１〜ＯＵＴ４のいずれとも非導通状態とさせるための設定である。
【００７２】
このようにＢｉｔ００〜Ｂｉｔ０３を全て“１”とすると共に、Ｂｉｔ０４〜Ｂｉｔ１５を全て“０”とすることによって、図２に示されるような端子間導通状態を実現することができる。なお、実際に分配切替回路１２をそのように動作させるための処理は、システムサービス処理（ステップ１１０）において、分配切替設定情報に応じて、分配切替処理を実行することによって実現される。
【００７３】
先に説明したように、分配切替回路１２は、謂わば交換機の機能に相当するものであって、実際には、そのような機能が組みこまれたＡＳＩＣ又はそのような機能がプログラミングされたＦＰＧＡなどによって容易に実現することができる。
【００７４】
一方、ＣＰＵデータがその他の意味内容を有するものと判定されれば（ステップ１０７ＮＯ）、該当するその他の処理が実行される（ステップ１０９）。そして、ＣＰＵモジュールから又は当該カウンタモジュールに設けられたスナップスイッチ等によって、停止指令が与えられると（ステップ１１１ＹＥＳ）、処理は終了する。
【００７５】
次に、内部制御演算用マイコンのカウンタ出力読出処理を示すフローチャートが図７に示されている。このフローチャートに示される処理は、ＣＰＵモジュールからの割込処理によって実行される。
【００７６】
同図において処理が開始されると、割込種別判定処理（ステップ２０１）が実行される。ここで、割込種別が、ＣＰＵモジュールからの「カウンタ出力送信要求」であると判定されると（ステップ２０２ＹＥＳ）、該当カウンタに関する出力読込の処理（ステップ２０３）が実行される。ここで言う「該当カウンタの出力」には、当該カウンタの現在カウント値、状態信号のＯＮ／ＯＦＦ状態などが含まれている。
【００７７】
そして、こうして読み込まれた該当カウンタの出力は、共有メモリの所定エリアにセットされ（ステップ２０４）、これによりＣＰＵモジュール２からの読み出しを可能とする。すなわち、ＣＰＵモジュール２の側では、「カウンタ出力送信要求」を割込送信した後、共有メモリの該当エリアから所定データの読み出しを行うことによって、カウンタモジュール１が生成したカウント出力を取得することができるのである。
【００７８】
なお、割込種別が「カウンタ出力送信要求」でなければ（ステップ２０２ＮＯ）、その他の処理が実行される（ステップ２０５）。
【００７９】
最後に、従来と本発明とで使用例を比較して示す説明図が図８に示されている。同図（ａ）に示されるように、従来のカウンタモジュールの使用例の場合、主軸と１若しくは２以上の従動軸との連動処理を実現するためには、カウンタモジュールの外部において、主軸エンコーダＥの出力を各カウンタに分配するために、分配用の外部配線が必要であった。
【００８０】
これに対して、同図（ｂ）に示されるように、本発明のカウンタモジュールの使用例の場合、図中破線で示されるように、主軸エンコーダＥの出力パルスは、カウンタモジュールの内部において各カウンタに分配される。そのため、図から明らかなように、カウンタモジュールの外部には分配のための外部配線は不要となる。しかも、図２に示されるように、主軸エンコーダＥにて駆動されるべきものは、１個の入力回路（第１カウンタ入力回路１１−１）だけであるから、信号分配数が増大したとしても、主軸エンコーダの駆動能力には問題がなく、逆に、主軸エンコーダの駆動能力によって信号分配数に制限を受けるという問題を解決することができる。
【００８１】
また、本発明のカウンタモジュールの使用例にあっては、各カウンタ１３−１〜４は、分配切替回路１２を介して送られてくる被カウント信号をカウントするものであるから、第１〜第４カウンタ１３−１〜４のいずれかが故障したことにより、あるいは設計変更などによって、それまで或るカウンタがカウントしていた被カウント信号を、別のカウンタでカウントさせたいような場合には、入力側端子ＩＮ１〜ＩＮ４と出力側端子ＯＵＴ１〜ＯＵＴ４との導通／非導通の関係を変更するだけで、外部配線については何ら接続変更等を行うことなく、対応させることができ、煩わしい配線作業がなくなることで、この種のカウンタモジュールにおける使い勝手を格段に向上させることができる。
【００８２】
なお、以上の実施形態においては、本発明に係るカウント装置を、ビルディングブロック型ＰＬＣのカウンタモジュールに応用したが、本発明のカウント装置は、それ自体で出力装置を内蔵することで、スタンドアローン形式のカウント装置として実現できることは勿論である。
【００８３】
その際に、分配切替回路１２については、入力側端子ＩＮ１〜ＩＮ４を出力側端子ＯＵＴ１〜ＯＵＴ４のいずれかに接続可能な多種切替スイッチ（手動又は自動）として単純化することもできる。
【産業上の利用可能性】
【００８４】
本発明のカウント装置は、ビルディングブロック型ＰＬＣの１要素モジュールであるカウンタモジュールとして応用することにより、外部配線の手間を省いて、その使い勝手を向上させることができる。
【図面の簡単な説明】
【００８５】
【図１】本発明に係るカウンタモジュールの構成図である。
【図２】本発明に係るカウンタモジュールの使用例を示す説明図である。
【図３】内部メモリ内の設定情報記憶領域の構成を示すメモリマップである。
【図４】分配切り換え設定情報の一例を示す説明図である。
【図５】内部制御演算用マイコンの処理全体を示すフローチャートである。
【図６】カウンタ設定情報の一例を示す説明図である。
【図７】内部制御演算用マイコンのカウンタ出力読出処理を示すフローチャートである。
【図８】従来と本発明とで使用例を比較して示す説明図である。
【図９】複数のカウンタを使用した制御システムの一例を示す説明図である。
【図１０】カウンタモジュールを含むＰＬＣを用いた制御システムの一例を示す説明図である。
【図１１】従来のカウンタモジュールの構成図である。
【符号の説明】
【００８６】
１ カウンタモジュール
２ ＣＰＵモジュール
３ 位置制御モジュール
１１−１〜１１−４ カウンタ入力回路
１２ 分配切替回路
１３−１〜１３−４ カウンタ
１４ 上位Ｉ／Ｆ回路（バスなど）
１５ 内部制御演算用マイコン
１６ 内部メモリ
１６ａ 分配切替設定情報
１７ 内部バス
１００ ＰＬＣ
２００ モータ駆動装置
３１ 巻き取りロール
３２ 主軸
３３ 主軸エンコーダ
３４ 負極シートカッタ
３５ 正極シートカッタ
３６−１〜３ カウンタ
３７−１ ガイドローラ位置制御部
３７−２ 正極シートカッタ制御部
３７−３ 負極シートカッタ制御部
Ｅ 主軸エンコーダ
Ｍ１ 主軸モータ
Ｍ２ 従動モータ
【特許請求の範囲】
【請求項１】
複数個のカウンタと、
外部から被カウント信号を取り込むための１若しくは２以上の入力回路と、
前記１若しくは２以上の入力回路の各出力端と前記複数個のカウンタの各入力端との間に介在される分配切替回路とを包含し、
前記複数個のカウンタのカウント値又はそのカウント値に基づいて生成された状態信号を出力信号として外部へと出力するように構成されており、
前記分配切替回路は、
前記１若しくは２以上の入力回路の各出力端のそれぞれに接続される入力側端子と、前記複数個のカウンタの各入力端のそれぞれに接続される出力側端子とを有し、かつ
前記入力側端子のそれぞれと前記出力側端子のそれぞれとの間における導通又は非導通は、任意に設定可能とされ、
それにより、前記複数のカウンタのそれぞれは、前記分配切替回路を介して自己に供給される被カウント信号をカウントする、ことを特徴とするカウント装置。
【請求項２】
前記分配切替回路における導通又は非道通の設定は、所定のメモリに格納された分配切替設定情報に基づいて自動的に行われる、ことを特徴とする請求項１に記載のカウント装置。
【請求項３】
前記複数個のカウンタのそれぞれは、
前記被カウント信号をカウントすると共に、カウント値が所定の最大カウント値に達する毎に、そのカウント値がリセットされるリングカウント部と、
前記リングカウント部のカウント値を、所定のＯＮカウント値及びＯＦＦカウント値と比較し、前記ＯＮカウント値との一致タイミング及び前記ＯＦＦカウント値との一致タイミングに応答してＯＮ／ＯＦＦする状態信号を生成する状態信号生成部とを包含する、ことを特徴とする請求項１又は２に記載のカウント装置。
【請求項４】
前記各カウンタのＯＮカウント値及びオフカウント値のそれぞれ、及び／又は、前記各カウンタの最大カウント値は、所定のメモリに格納されたカウンタ設定情報に基づいて設定される、ことを特徴とする請求項３に記載のカウント装置。
【請求項５】
ビルディングブロック型ＰＬＣの１要素モジュールであるカウンタモジュールとして構成され、
ＣＰＵモジュールに繋がるモジュール間接続バスとのインタフェースとして機能すると共に、当該カウンタモジュールと前記ＣＰＵモジュールとで共有される共有メモリを内蔵する上位Ｉ／Ｆ回路と、
前記上位Ｉ／Ｆ回路の共有メモリを介して前記ＣＰＵモジュールからカウンタ設定情報に関する書替要求が到来したときには、当該要求にしたがって、前記メモリのカウンタ設定情報を書き替える動作を行うカウンタ設定情報書替手段と、
前記上位Ｉ／Ｆ回路の共有メモリを介して前記ＣＰＵモジュールからカウンタ出力送信要求が到来したときには、当該要求にしたがって、前記複数のカウンタのうちの該当するカウンタの前記カウント値、及び／又は、前記状態信号を読み込んで、前記ＣＰＵモジュールへと受け渡すべく、前記共有メモリに書き込む動作を行うカウンタ出力送信手段とを包含する、ことを特徴とする請求項４に記載のカウント装置。
【請求項６】
前記カウンタ情報書替手段及び前記カウンタ出力送信手段の各機能は、内部制御演算用マイコンによりソフトウェア的に実現される、ことを特徴とする請求項５に記載のカウント装置。
【請求項７】
前記複数のカウンタのそれぞれは、ハードウェア・カウンタである、ことを特徴とする請求項１〜６のいずれかに記載のカウント装置。
【請求項８】
前記分配切替回路において、
１の入力側端子と２以上の出力側端子とが導通するように端子間導通設定が行われ、かつ前記１の入力側端子の前段に位置する入力回路には、主軸エンコーダの出力パルス列が供給され、さらに前記２以上の出力側端子の各後段に位置するカウンタのそれぞれから、従動軸制御用のカウンタ出力を取り出す、ことを特徴とする請求項１〜７のいずれかに記載されたカウント装置の使用方法。
【請求項１】
複数個のカウンタと、
外部から被カウント信号を取り込むための１若しくは２以上の入力回路と、
前記１若しくは２以上の入力回路の各出力端と前記複数個のカウンタの各入力端との間に介在される分配切替回路とを包含し、
前記複数個のカウンタのカウント値又はそのカウント値に基づいて生成された状態信号を出力信号として外部へと出力するように構成されており、
前記分配切替回路は、
前記１若しくは２以上の入力回路の各出力端のそれぞれに接続される入力側端子と、前記複数個のカウンタの各入力端のそれぞれに接続される出力側端子とを有し、かつ
前記入力側端子のそれぞれと前記出力側端子のそれぞれとの間における導通又は非導通は、任意に設定可能とされ、
それにより、前記複数のカウンタのそれぞれは、前記分配切替回路を介して自己に供給される被カウント信号をカウントする、ことを特徴とするカウント装置。
【請求項２】
前記分配切替回路における導通又は非道通の設定は、所定のメモリに格納された分配切替設定情報に基づいて自動的に行われる、ことを特徴とする請求項１に記載のカウント装置。
【請求項３】
前記複数個のカウンタのそれぞれは、
前記被カウント信号をカウントすると共に、カウント値が所定の最大カウント値に達する毎に、そのカウント値がリセットされるリングカウント部と、
前記リングカウント部のカウント値を、所定のＯＮカウント値及びＯＦＦカウント値と比較し、前記ＯＮカウント値との一致タイミング及び前記ＯＦＦカウント値との一致タイミングに応答してＯＮ／ＯＦＦする状態信号を生成する状態信号生成部とを包含する、ことを特徴とする請求項１又は２に記載のカウント装置。
【請求項４】
前記各カウンタのＯＮカウント値及びオフカウント値のそれぞれ、及び／又は、前記各カウンタの最大カウント値は、所定のメモリに格納されたカウンタ設定情報に基づいて設定される、ことを特徴とする請求項３に記載のカウント装置。
【請求項５】
ビルディングブロック型ＰＬＣの１要素モジュールであるカウンタモジュールとして構成され、
ＣＰＵモジュールに繋がるモジュール間接続バスとのインタフェースとして機能すると共に、当該カウンタモジュールと前記ＣＰＵモジュールとで共有される共有メモリを内蔵する上位Ｉ／Ｆ回路と、
前記上位Ｉ／Ｆ回路の共有メモリを介して前記ＣＰＵモジュールからカウンタ設定情報に関する書替要求が到来したときには、当該要求にしたがって、前記メモリのカウンタ設定情報を書き替える動作を行うカウンタ設定情報書替手段と、
前記上位Ｉ／Ｆ回路の共有メモリを介して前記ＣＰＵモジュールからカウンタ出力送信要求が到来したときには、当該要求にしたがって、前記複数のカウンタのうちの該当するカウンタの前記カウント値、及び／又は、前記状態信号を読み込んで、前記ＣＰＵモジュールへと受け渡すべく、前記共有メモリに書き込む動作を行うカウンタ出力送信手段とを包含する、ことを特徴とする請求項４に記載のカウント装置。
【請求項６】
前記カウンタ情報書替手段及び前記カウンタ出力送信手段の各機能は、内部制御演算用マイコンによりソフトウェア的に実現される、ことを特徴とする請求項５に記載のカウント装置。
【請求項７】
前記複数のカウンタのそれぞれは、ハードウェア・カウンタである、ことを特徴とする請求項１〜６のいずれかに記載のカウント装置。
【請求項８】
前記分配切替回路において、
１の入力側端子と２以上の出力側端子とが導通するように端子間導通設定が行われ、かつ前記１の入力側端子の前段に位置する入力回路には、主軸エンコーダの出力パルス列が供給され、さらに前記２以上の出力側端子の各後段に位置するカウンタのそれぞれから、従動軸制御用のカウンタ出力を取り出す、ことを特徴とする請求項１〜７のいずれかに記載されたカウント装置の使用方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−１１８９８１（Ｐ２０１０−１１８９８１Ａ）
【公開日】平成２２年５月２７日（２０１０．５．２７）
【国際特許分類】
【出願番号】特願２００８−２９１８５６（Ｐ２００８−２９１８５６）
【出願日】平成２０年１１月１４日（２００８．１１．１４）
【出願人】（０００００２９４５）オムロン株式会社 (3,542)
【Ｆターム（参考）】
【公開日】平成２２年５月２７日（２０１０．５．２７）
【国際特許分類】
【出願日】平成２０年１１月１４日（２００８．１１．１４）
【出願人】（０００００２９４５）オムロン株式会社 (3,542)
【Ｆターム（参考）】
[ Back to top ]