スイッチング装置及びその制御方法
【課題】出力端子の数よりもコイルの数の少ないスイッチング装置を提供する。
【解決手段】メインスイッチング素子２４のオンオフに伴って整流回路３０に電流が流れ、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のうちオンである方に整流回路３０から電流が流れる。そして、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御して第１出力回路４０及び第２出力回路４０のいずれに整流回路から電流が流れるかを切り替えることで、第１出力回路４０を流れる電流に応じて直流電源を変圧した電圧が第１出力端子２１から出力され、第２出力回路５０を流れる電流に応じて直流電源を変圧した電圧が第２出力端子２２から出力される。したがって、１つの整流回路３０を共用することにより、出力端子の数よりもコイルの数を少なくすることができる。
【解決手段】メインスイッチング素子２４のオンオフに伴って整流回路３０に電流が流れ、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のうちオンである方に整流回路３０から電流が流れる。そして、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御して第１出力回路４０及び第２出力回路４０のいずれに整流回路から電流が流れるかを切り替えることで、第１出力回路４０を流れる電流に応じて直流電源を変圧した電圧が第１出力端子２１から出力され、第２出力回路５０を流れる電流に応じて直流電源を変圧した電圧が第２出力端子２２から出力される。したがって、１つの整流回路３０を共用することにより、出力端子の数よりもコイルの数を少なくすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング装置及びその制御方法に関する。
【背景技術】
【０００２】
従来より、スイッチング装置として、入力した直流電源電圧を変圧して出力するＤＣ−ＤＣコンバータが知られている。例えば特許文献１には、スイッチング素子としてのトランジスタと、ダイオードやコイルを有する整流回路とを備え、電源電圧を降圧して出力するＤＣ−ＤＣコンバーターが記載されている。また、特許文献２には、スイッチング素子とコイルを有する整流回路とを並列に接続することで１つの直流電源入力から複数の電圧を出力するＤＣ−ＤＣコンバーターが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−８３９３９号公報
【特許文献２】特開２０００−１１６１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電子機器の回路では、スイッチング装置により変圧された複数の電圧が必要となる場合があるが、このような場合に必要な電圧の数だけスイッチング装置を用意するとスイッチング装置を含む回路全体の大きさが大きくなってしまうという問題があった。特に、コイルについては半導体と異なり素子の小型化が進んでおらず、必要な電圧の数だけスイッチング装置を用意すると各スイッチング装置がそれぞれコイルを有するため、回路全体の小型化にとって問題となっていた。また、１つのスイッチング装置で１つの直流電源入力から複数の電圧を出力するものは上述した特許文献２に記載があるが、このスイッチング装置においても出力端子と同じ数だけコイルを有しており、やはり回路全体の小型化にとって問題があった。
【０００５】
本発明は、上述した課題に鑑みなされたものであり、出力端子の数よりもコイルの数の少ないスイッチング装置及びその制御方法を提供することを主目的とする。
【課題を解決するための手段】
【０００６】
本発明のスイッチング装置は、
直流電源から入力した電力をスイッチング可能なメインスイッチング素子と、
前記メインスイッチング素子に接続され、コイルを有する整流回路と、
一端が前記整流回路側に接続されると共に他端が第１出力端子側に接続され、該整流回路と該第１出力端子との間でスイッチングを行う第１サブスイッチング素子を有する第１出力回路と、
一端が前記整流回路側に接続されると共に他端が第２出力端子側に接続され、該整流回路と該第２出力端子との間でスイッチングを行う第２サブスイッチング素子を有する第２出力回路と、
を備えたものである。
【０００７】
この本発明のスイッチング装置では、メインスイッチング素子のオンオフに伴って整流回路に電流が流れ、第１サブスイッチング素子及び第２サブスイッチング素子のうちオンである方に整流回路から電流が流れる。そして、第１サブスイッチング素子及び第２サブスイッチング素子のオンオフを制御して第１出力回路及び第２出力回路のいずれに整流回路から電流が流れるかを切り替えることで、第１出力回路を流れる電流に応じて直流電源を変圧した電圧が第１出力端子から出力され、第２出力回路を流れる電流に応じて直流電源を変圧した電圧が第２出力端子から出力される。したがって、１つの整流回路を共用することにより、出力端子の数よりもコイルの数の少ないスイッチング装置を提供することができる。この場合において、前記整流回路は、前記コイルが蓄えた電力を放出する際に流れる電流の向きが順方向となるように該コイルに接続されたダイオードを有する回路としてもよい。また、前記第１出力回路は、前記第１出力端子に出力される電圧を平滑化する第１コンデンサーを有する回路であり、前記第２出力回路は、前記第２出力端子に出力される電圧を平滑化する第２コンデンサーを有する回路であるものとしてもよい。こうすれば、出力端子から出力される電圧の値を安定化することができる。また、本発明のスイッチング装置は、一端が前記整流回路側に接続されると共に他端が第３出力端子側に接続され、該整流回路と該第３出力端子との間でスイッチングを行う第３サブスイッチング素子を有する第３出力回路をさらに備えるなど、３つ以上の出力端子に電圧を出力する装置としてもよい。
【０００８】
本発明のスイッチング装置は、制御信号を前記メインスイッチング素子に出力して該メインスイッチング素子にオンオフを繰り返させることで、該メインスイッチング素子のオンオフに伴って前記整流回路に電流を流し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のオンオフを制御することで、前記第１出力回路及び第２出力回路のいずれに前記整流回路から電流が流れるかを切り替えて、該第１出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第１出力端子から出力させ、該第２出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第２出力端子から出力させる制御回路、を備えたものとしてもよい。こうすれば、スイッチング装置において出力端子の数よりもコイルの数を少なくするに際して、メインスイッチング素子，第１サブスイッチング素子及び第２サブスイッチング素子のオンオフを制御することで、第１出力端子及び第２出力端子から出力させる電圧を制御することができる。なお、前記制御回路は、前記第１出力端子から出力させる電圧と前記第２出力端子から出力させる電圧とが異なる電圧となるように前記メインスイッチング素子，前記第１サブスイッチング素子及び前記第２サブスイッチング素子のオンオフを制御するものとしてもよい。
【０００９】
本発明のスイッチング装置において、前記制御回路は、前記第１サブスイッチング素子又は前記第２サブスイッチング素子のオフからオンへの切り替えを、該切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路から該サブスイッチング素子に流れ込まない所定の期間中に行う回路としてもよい。こうすれば、サブスイッチング素子をオフからオンへ切り替える際にスイッチングロスが生じるのを防止できる。
【００１０】
本発明のスイッチング装置において、前記制御回路は、前記第１サブスイッチング素子又は前記第２サブスイッチング素子のオンからオフへの切り替えを、該切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路から該サブスイッチング素子に流れ込まない所定の期間中に行う回路としてもよい。こうすれば、サブスイッチング素子をオンからオフへ切り替える際にスイッチングロスが生じるのを防止できる。
【００１１】
本発明のスイッチング装置において、前記制御回路は、前記メインスイッチング素子がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの切替期間毎に、該切替期間が前記第１出力回路又は前記第２出力回路に対応し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のうち該切替期間に対応する出力回路のサブスイッチング素子のみをオンとすることで、前記整流回路から前記切替期間に対応する出力回路に電流が流れるよう切り替える回路としてもよい。こうすれば、第１出力回路及び第２出力回路のいずれに整流回路から電流が流れるかの切り替えを簡易な処理で行うことができる。
【００１２】
この場合において、前記制御回路は、前記切替期間における前記メインスイッチング素子のオンオフのデューティー比を制御することにより、該切替期間に対応する出力回路に流れる電流を調整して、該切替期間に対応する出力回路に接続された前記出力端子から出力される電圧を調整する回路としてもよい。こうすれば、メインスイッチング素子のオンオフのデューティー比を制御するという簡易な処理で出力端子から出力される電圧を調整することができる。また、前記制御回路は、前記第１出力回路に対応する前記切替期間の頻度を変更することにより該第１出力回路に流れる電流を調整して前記第１出力端子から出力される電圧を調整し、前記第２出力回路に対応する前記切替期間の頻度を変更することにより該第２出力回路に流れる電流を調整して前記第２出力端子から出力される電圧を調整する回路としてもよい。こうすれば、出力回路に対応する切替期間の頻度を変更するという簡易な処理で出力端子から出力される電圧を調整することができる。
【００１３】
上述した出力端子から出力される電圧を調整する態様の本発明のスイッチング装置において、前記制御回路は、検出した前記第１出力端子の電圧が所定の第１電圧範囲に収まり、検出した前記第２出力端子の電圧が所定の第２電圧範囲に収まるように、該第１出力端子の電圧及び該第２出力端子の電圧を調整するフィードバック制御を行う回路としてもよい。こうすれば、出力端子の電圧をより適切に調整することができる。ここで、メインスイッチング素子のオンオフのデューティー比を制御することで出力端子の電圧を調整する場合には、例えば、前記検出した出力端子の電圧が所定の高電圧領域に含まれるときには前記メインスイッチング素子のオン時間とオフ時間との合計に対するオン時間の割合を小さくする、すなわちデューティー比を低くし、前記検出した出力端子の電圧が所定の低電圧領域に含まれる場合には、前記メインスイッチング素子のオン時間とオフ時間との合計に対するオン時間の割合を大きくする、すなわちデューティー比を高くすることで、該出力端子の電圧を前記所定の電圧範囲に収めるようフィードバック制御を行うものとしてもよい。また、出力回路に対応する前記切替期間の頻度を変更することで該出力端子の電圧を調整する場合には、例えば、前記検出した出力端子の電圧が所定の低電圧領域に含まれるときには該出力端子に接続された出力回路に対応する前記切替期間の頻度を高くし、前記検出した出力端子の電圧が所定の高電圧領域に含まれるときには該出力端子に接続された出力回路に対応する前記切替期間の頻度を低くすることで該出力端子の電圧を前記所定の電圧範囲に納めるようフィードバック制御を行うものとしてもよい。
【００１４】
本発明のスイッチング装置において、前記メインスイッチング素子は、一端が前記直流電源側に接続されると共に他端が前記整流回路に接続された素子であり、前記整流回路は、一端が前記メインスイッチング素子に接続され他端が前記第１出力回路及び前記第２出力回路に接続されたコイルと、一端が該メインスイッチング素子及び該コイルに接続され他端が基準電位であり他端側から一端側へ向かう方向が順方向であるダイオードとを有する回路であり、前記第１出力端子及び前記第２出力端子は、前記直流電源を降圧した電圧を出力する端子であるものとしてもよい。こうすれば、本発明のスイッチング装置を、直流電源を降圧した電圧を出力端子から出力するステップダウンコンバーターとして機能させることができる。この場合において、前記メインスイッチング素子は、ベースが前記制御回路に接続されエミッタが前記直流電源側に接続されコレクタが前記整流回路側に接続されたＮＰＮトランジスタであるか、又はゲートが前記制御回路に接続されドレインが前記直流電源側に接続されソースが前記整流回路側に接続されたＮチャネルＭＯＳＦＥＴであるものとしてもよい。こうすれば、スイッチング素子としてトランジスタ又はＭＯＳＦＥＴを利用することにより比較的小さな駆動電流でスイッチングを行うことができる。
【００１５】
本発明のスイッチング装置において、前記整流回路は、一端が前記直流電源側に接続されると共に他端が前記ダイオード及び前記メインスイッチング素子に接続されたコイルと、一端が該コイル及び該メインスイッチング素子に接続されると共に他端が前記第１出力回路及び前記第２出力回路に接続され一端側から他端側へ向かう方向が順方向であるダイオードとを有する回路であり、前記メインスイッチング素子は、一端が前記コイル及び前記ダイオードに接続され他端が基準電位である素子であり、前記第１出力端子及び前記第２出力端子は、前記直流電源を昇圧した電圧を出力する端子であるものとしてもよい。こうすれば、本発明のスイッチング装置を、直流電源を昇圧した電圧を出力端子から出力するステップアップコンバーターとして機能させることができる。この場合において、前記メインスイッチング素子は、ベースが前記制御回路側に接続されエミッタが前記整流回路側に接続されコレクタが基準電位であるＮＰＮトランジスタであるか、又はゲートが前記制御回路側に接続されドレインが前記整流回路側に接続されソースが基準電位であるＮチャネルＭＯＳＦＥＴであるものとしてもよい。こうすれば、スイッチング素子としてトランジスタ又はＭＯＳＦＥＴを利用することにより比較的小さな駆動電流でスイッチングを行うことができる。なお、基準電位は、グランド電位としてもよい。
【００１６】
本発明のスイッチング装置の制御方法は、
直流電源から入力した電力をスイッチング可能なメインスイッチング素子と、前記メインスイッチング素子に接続され、コイルを有する整流回路と、一端が前記整流回路側に接続されると共に他端が第１出力端子側に接続され、該整流回路と該第１出力端子との間でスイッチングを行う第１サブスイッチング素子を有する第１出力回路と、一端が前記整流回路側に接続されると共に他端が第２出力端子側に接続され、該整流回路と該第２出力端子との間でスイッチングを行う第２サブスイッチング素子を有する第２出力回路と、を備えたスイッチング装置の制御方法であって、
制御信号を前記メインスイッチング素子に出力して該メインスイッチング素子にオンオフを繰り返させることで、該メインスイッチング素子のオンオフに伴って前記整流回路に電流を流し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のオンオフを制御することで、前記第１出力回路及び第２出力回路のいずれに前記整流回路から電流が流れるかを切り替えて、該第１出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第１出力端子から出力させ、該第２出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第２出力端子から出力させるステップ、
を含むものである。
【００１７】
この本発明のスイッチング装置の制御方法によれば、上述した本発明のスイッチング装置と同様に１つの整流回路を共用することにより出力端子の数よりもコイルの数を少なくすることができる。そして、その際にメインスイッチング素子，第１サブスイッチング素子及び第２サブスイッチング素子のオンオフを制御することで、第１出力端子及び第２出力端子から出力させる電圧を制御することができる。なお、このスイッチング装置の制御方法において、上述したスイッチング装置の種々の態様を採用してもよいし、上述したスイッチング装置の各機能を実現するようなステップを追加してもよい。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態であるスイッチング装置１０の構成の概略を示す構成図。
【図２】スイッチング装置１０の動作の様子を示すタイムチャート。
【図３】第１サブスイッチング素子４２がオンのときの様子を示す説明図。
【図４】第２サブスイッチング素子５２がオンのときの様子を示す説明図。
【図５】第２実施形態であるスイッチング装置１１０の構成の概略を示す構成図。
【図６】スイッチング装置１１０の動作の様子を示すタイムチャート。
【図７】第１サブスイッチング素子４２がオンのときの様子を示す説明図。
【図８】第２サブスイッチング素子５２がオンのときの様子を示す説明図。
【図９】切替期間の頻度を変更する制御を行った様子を示すタイムチャート。
【発明を実施するための形態】
【００１９】
［第１実施形態］
図１は、第１実施形態であるスイッチング装置１０の構成の概略を示す構成図である。本実施形態のスイッチング装置１０は、例えば複合機やプリンターなどの電子機器において直流電圧を入力してこれを変圧した電圧を出力するＤＣ−ＤＣコンバーターとして構成されており、入力端子２０と、第１出力端子２１と、第２出力端子２２と、メインスイッチング素子２４と、整流回路３０と、第１出力回路４０と、第２出力回路５０と、制御回路６０とを備えている。なお、スイッチング装置１０は、直流電源を降圧した電圧を第１出力端子２１及び第２出力端子２２からそれぞれ出力するステップダウンコンバーターとして構成されている。
【００２０】
入力端子２０は、図示しない所定の電圧（例えば４２Ｖ）の直流電源に接続されており、直流電源から電力が入力される端子である。なお、直流電源は、例えばグランド電位としての基準電位と入力端子２０との間に所定の電圧を印加する。第１出力端子２１は、直流電源を降圧した電圧Ｖ１（例えば５Ｖ）が出力される端子である。第２出力端子２２は、直流電源を降圧した電圧Ｖ２（例えば３．３Ｖ）が出力される端子である。第１出力端子２１は、例えばスキャナーのＣＩＳセンサーに用いるＬＥＤを発光させる回路など、電圧Ｖ１で動作する回路に接続されている。第２出力端子２２は、直流電源を降圧した電圧であり電圧Ｖ１とは異なる電圧Ｖ２が出力される端子である。第２出力端子２２は、例えばＣＰＵやメモリーなど、電圧Ｖ２で動作する回路に接続されている。
【００２１】
メインスイッチング素子２４は、入力端子２０を介して直流電源から入力した電力をスイッチング可能な素子であり、一端が直流電源側に接続されると共に他端が整流回路３０に接続されている。より具体的には、メインスイッチング素子２４は、ベース２４Ｂが制御回路６０側に接続されエミッタ２４Ｅが直流電源側に接続されコレクタ２４Ｃが整流回路側に接続されたＮＰＮトランジスタである。このメインスイッチング素子２４は、制御回路６０からベース２４Ｂに電圧が印加されるとオンとなり、エミッタ２４Ｅとコレクタ２４Ｃとが導通して入力端子２０からの電力が整流回路３０に出力される。一方、制御回路６０からベース２４Ｂに電圧が印加されないとオフとなり、入力端子２０からの電力は整流回路３０に出力されない。
【００２２】
整流回路３０は、メインスイッチング素子２４に接続された回路であり、コイル３２と、ダイオード３４とを備えている。コイル３２は、一端がメインスイッチング素子２４のコレクタ２４Ｃに接続され他端が第１出力回路４０及び第２出力回路５０に接続されている。コイル３２のリアクタンスＬは、例えば数１０μＦであり、６８μＦとしてもよい。このコイル３２は、メインスイッチング素子２４やダイオード３４などの半導体素子に比して素子のサイズが大きい。ダイオード３４は、一端がメインスイッチング素子２４のコレクタ２４Ｃ及び該コイル３２に接続され他端が基準電位であり、他端側から一端側へ向かう方向が順方向となっている。この整流回路３０は、メインスイッチング素子２４がオンのときにはメインスイッチング素子２４を介して直流電源からコイル３２に電流が流れ、整流回路３０から第１出力回路４０又は第１サブスイッチング素子４２に電流が流れると共にコイル３２が電力を蓄える。一方、メインスイッチング素子２４がオフのときには、ダイオード３４はコイル３２が蓄えた電力を放出するときの電流の向きが順方向となるように接続されているため、コイル３２の蓄えた電力が第１出力回路４０又は第２出力回路５０に放出される。
【００２３】
第１出力回路４０は、一端が整流回路３０側に接続されると共に他端が第１出力端子２１側に接続された回路であり、第１サブスイッチング素子４２と、第１コンデンサー４４とを備えている。第１サブスイッチング素子４２は、ベース４２Ｂが制御回路６０側に接続されエミッタ４２Ｅが整流回路３０のコイル３２の他端に接続されコレクタ４２Ｃが第１出力端子２１及び第１コンデンサー４４に接続されたＮＰＮトランジスタである。この第１サブスイッチング素子４２は、整流回路３０と第１出力端子２１との間でスイッチングを行う。第１コンデンサー４４は、一端が第１サブスイッチング素子４２のコレクタ４２Ｃ及び第１出力端子２１に接続され、他端が基準電位に接続されており、第１出力端子２１に出力される電圧を平滑化する。第１コンデンサー４４の静電容量Ｃは、例えば数１０μＦ〜数１００μＦであり、１００μＦや２２０μＦとしてもよい。この第１出力回路４０は、制御回路６０からベース４２Ｂに電圧が印加されると第１サブスイッチング素子４２がオンとなり、エミッタ４２Ｅとコレクタ４２Ｃとが接続されて整流回路３０からの電力が第１出力端子２１に出力される。一方、制御回路６０からベース４２Ｂに電圧が印加されないとオフとなり、整流回路３０からの電力は第１出力端子２１に出力されない。
【００２４】
第２出力回路５０は、一端が整流回路３０側に接続されると共に他端が第２出力端子２２側に接続された回路であり、第２サブスイッチング素子５２と、第２コンデンサー５４とを備えている。第２サブスイッチング素子５２は、ベース５２Ｂが制御回路６０側に接続されエミッタ５２Ｅが整流回路３０のコイル３２の他端に接続されコレクタ５２Ｃが第２出力端子２２及び第２コンデンサー５４に接続されたＮＰＮトランジスタである。この第２サブスイッチング素子５２は、整流回路３０と第２出力端子２２との間でスイッチングを行う。第２コンデンサー５４は、一端が第２サブスイッチング素子５２のコレクタ５２Ｃ及び第２出力端子２２に接続され、他端が基準電位に接続されており、第２出力端子２２に出力される電圧を平滑化する。第２コンデンサー５４の静電容量Ｃは、例えば数１０μＦ〜数１００μＦであり、１００μＦや２２０μＦとしてもよい。この第２出力回路５０は、制御回路６０からベース５２Ｂに電圧が印加されると第２サブスイッチング素子５２がオンとなり、エミッタ５２Ｅとコレクタ５２Ｃとが接続されて整流回路３０からの電力が第２出力端子２２に出力される。一方、制御回路６０からベース５２Ｂに電圧が印加されないとオフとなり、整流回路３０からの電力は第２出力端子２２に出力されない。
【００２５】
制御回路６０は、メインスイッチング素子２４，第１サブスイッチング素子４２及び第２サブスイッチング素子５２のスイッチングを制御するＡＳＩＣ（Application Specific Integrated Circuit）として構成された回路である。この制御回路６０は、メインスイッチング素子２４のベース２４Ｂ，第１サブスイッチング素子４２のベース４２Ｂ，及び第２サブスイッチング素子５２のベース５２Ｂに接続されてこれらに制御信号を出力する。また、制御回路６０は、第１サブスイッチング素子４２と第１コンデンサー４４との接続点に接続されてこの接続点の電圧を第１出力端子２１の電圧Ｖ１として検出し、第２サブスイッチング素子５２と第２コンデンサー５４との接続点に接続されてこの接続点の電圧を第２出力端子２２の電圧Ｖ２として検出する。この制御回路６０は、制御信号をメインスイッチング素子２４に出力してメインスイッチング素子２４にオンオフを繰り返させることで、メインスイッチング素子２４のオンオフに伴って整流回路３０に電流を流し、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御することで、第１出力回路４０及び第２出力回路５０のいずれに整流回路３０から電流が流れるかを切り替えて、第１出力回路４０を流れる電流に応じて直流電源を変圧した電圧を第１出力端子２１から出力させ、第２出力回路５０を流れる電流に応じて直流電源を変圧した電圧を第２出力端子２２から出力させる機能を有する。また、制御回路６０は、検出した第１出力端子２１の電圧Ｖ１が目標値としての第１電圧範囲（例えば５Ｖ±５％の範囲）に収まり、検出した第２出力端子２２の電圧Ｖ２が目標値としての第２電圧範囲（例えば３．３Ｖ±５％の範囲）に収まるように、第１出力端子２１の電圧Ｖ１及び第２出力端子２２の電圧Ｖ２を調整するフィードバック制御を行う機能を有する。
【００２６】
次に、こうして構成された本実施形態のスイッチング装置１０の動作について説明する。図２は、スイッチング装置１０の動作の様子を示すタイムチャートである。図３は、第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図３（ａ）は、メインスイッチング素子２４がオン且つ第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図３（ｂ）は、メインスイッチング素子２４がオフ且つ第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図４は、第２サブスイッチング素子５２がオンのときの様子を示す説明図である。図４（ａ）は、メインスイッチング素子２４がオン且つ第２サブスイッチング素子５２がオンのときの様子を示す説明図である。図４（ｂ）は、メインスイッチング素子２４がオフ且つ第２サブスイッチング素子５２がオンのときの様子を示す説明図である。
【００２７】
まず、制御回路６０によるメインスイッチング素子２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２の制御の概略について説明する。制御回路６０は、ベース２４Ｂに制御信号として所定の周波数ｆ（例えば１００ｋＨｚ）のパルス信号を出力する。これにより、メインスイッチング素子２４は図２に示すようにオンとオフとを繰り返す。また、制御回路６０は、メインスイッチング素子２４のオン時間Ｔｏｎとオフ時間Ｔｏｆｆとの和であるオン時間Ｔｏｎ＋オフ時間Ｔｏｆｆの長さを周期Ｔ（＝１／ｆ）で固定とし、メインスイッチング素子２４のオン時間Ｔｏｎを変更することで、オン時間Ｔｏｎ＋オフ時間Ｔｏｆｆに対するオン時間Ｔｏｎの比であるデューティー比を変更するようになっている。なお、オン時間Ｔｏｎ＋オフ時間Ｔｏｆｆで表される期間、すなわちメインスイッチング素子２４がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの期間を切替期間と称する。それぞれの切替期間は、第１出力回路４０又は第２出力回路５０のいずれかに対応している。本実施形態では、最初の切替期間（図２の時刻ｔ２〜時刻ｔ７）が第１出力回路４０に対応し、２番目の切替期間（図２の時刻ｔ７〜時刻ｔ１２）が第２出力回路５０に対応し、以降この切替期間は第１出力回路４０及び第２出力回路５０に交互に対応する。そして、制御回路６０は、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のうち、切替期間に対応するサブスイッチング素子のみをオンとすることで、整流回路から切替期間に対応する出力回路に電流が流れるよう切り替えを行う。
【００２８】
次に、図２の時系列に沿ってスイッチング装置１０の動作の様子について具体的に説明する。まず、制御回路６０は、第１出力回路４０に対応している最初の切替期間では、第１出力回路４０の第１サブスイッチング素子４２をオンする。具体的には、メインスイッチング素子２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２がオフの状態から、時刻ｔ１において第１出力回路４０の第１サブスイッチング素子４２をオンする。続いて時刻ｔ２においてメインスイッチング素子２４をオンする。これにより、時刻ｔ２ではメインスイッチング素子２４及び第１サブスイッチング素子４２が共にオンで第２サブスイッチング素子５２がオフの状態となり、図３（ａ）に示すように直流電源から入力端子２０，メインスイッチング素子２４，整流回路３０，第１出力回路４０，第１出力端子２１の順に電流が流れる状態となる。そして、この電流に応じた電圧が第１出力端子２１に出力されると共に、第１コンデンサー４４にも電流が流れ込み電荷が蓄えられる。
【００２９】
ここで、時刻ｔ１は、メインスイッチング素子２４をオンする時刻ｔ２から時間Ｔ１（Ｔ１は正の値）だけ前の時刻である。この時間Ｔ１は、第１サブスイッチング素子４２のオフからオンへの切り替えを、切り替え対象である第１サブスイッチング素子４２がオンであっても電流が整流回路３０から第１サブスイッチング素子４２に流れ込まない期間中に行うことができるように、予め定められた値である。例えば、時刻ｔ２でメインスイッチング素子２４がオンとなるため、時刻ｔ２以降に第１サブスイッチング素子４２をオンとすると、第１サブスイッチング素子４２がオンとなった瞬間に整流回路３０（コイル３２）から電流が第１サブスイッチング素子４２に流れ込む。これにより、第１サブスイッチング素子４２においてスイッチングロスが生じる。そこで、時刻ｔ２より時間Ｔ１だけ前の時刻に第１サブスイッチング素子４２をオンすることで、このスイッチングロスが生じるのを防止しているのである。時間Ｔ１は、例えば第１サブスイッチング素子４２のターンオン時間などを考慮して、時刻ｔ２より前に第１サブスイッチング素子４２がオンの状態となるように例えば実験により定めることができる。
【００３０】
次に、制御回路６０は、時刻ｔ２からオン時間Ｔｏｎが経過した時刻ｔ３においてメインスイッチング素子２４をオフとする。このため、時刻ｔ２〜時刻ｔ３の間は、メインスイッチング素子２４及び第１サブスイッチング素子４２がオンの状態となる。これにより、時刻ｔ２〜時刻ｔ３の間はコイル３２を流れる電流は徐々に増加していく。また、コイル３２を流れる電流に応じた電圧が第１出力端子２１に出力されると共に、第１コンデンサー４４にも電流が流れ込み電荷が蓄えられる。
【００３１】
時刻ｔ３において制御回路６０がメインスイッチング素子２４をオフすると、図３（ｂ）に示すように、メインスイッチング素子２４及び第２サブスイッチング素子５２がオフ且つ第１サブスイッチング素子４２がオンの状態となる。この状態では、メインスイッチング素子２４がオフであるため入力端子２０から整流回路３０へは電流が流れ込まない。そして、コイル３２は電流を流し続けようとして電気エネルギーを放出しようとするため、図３（ｂ）に示すように基準電位からダイオード３４，コイル３２，第１出力回路４０，第１出力端子２１の順に電流が流れる。また、第１コンデンサー４４からも電荷が放出されて第１出力端子２１に電流が流れる。そして、これらの電流に応じた電圧が第１出力端子２１に出力される。このとき、コイル３２は電気エネルギーを放出するため、図２に示すように時刻ｔ３からコイル３２を流れる電流は徐々に減少していき、時刻ｔ４でゼロとなる。そのため、時刻ｔ４を過ぎると、図３（ｂ）に示したコイル３２を流れる電流はなくなり、第１出力端子２１に流れるのは第１コンデンサー４４からの電流のみとなる。なお、第１コンデンサー４４からの電流も徐々に減少していくため、時刻ｔ３から次にメインスイッチング素子２４及び第１サブスイッチング素子４２が共にオンとなる時刻ｔ１２までの期間では、第１出力端子２１に流れる電流は徐々に減少していく。
【００３２】
次に、制御回路６０は、時刻ｔ５において第１サブスイッチング素子４２をオフする。ここで、時刻ｔ５は、次にメインスイッチング素子２４をオンする時刻ｔ７から時間Ｔ２（Ｔ２は正の値）だけ前の時刻である。この時間Ｔ２は、第１サブスイッチング素子４２のオンからオフへの切り替えを、切り替え対象である第１サブスイッチング素子４２がオンであっても電流が整流回路３０から第１サブスイッチング素子４２に流れ込まない期間中に行うことができるように、予め定められた値である。上述したように時刻ｔ４以降はコイル３２を流れる電流がないため、次にメインスイッチング素子２４がオンとなるまでの時刻ｔ４〜時刻ｔ７の間は、第１サブスイッチング素子４２がオンであっても整流回路３０から第１サブスイッチング素子４２には電流が流れ込まない。そこで、この時刻ｔ４〜ｔ７の期間中に第１サブスイッチング素子４２をオフするように、時間Ｔ２が定められている。こうすることで、第１サブスイッチング素子４２をオフする時のスイッチングロスが無くなる。時間Ｔ２は、例えば、時刻ｔ３から時刻ｔ４までの時間を予め実験により求めておき、時刻ｔ５が時刻ｔ４より後になるように定めることができる。また、時間Ｔ２は、第１サブスイッチング素子４２のターンオフ時間などを考慮して、時刻ｔ７より前に第１サブスイッチング素子４２がオフの状態となるように定めることができる。
【００３３】
次に、制御回路６０は、第２出力回路５０に対応している次の切替期間（時刻ｔ７〜時刻ｔ１２）では、第２出力回路５０の第２サブスイッチング素子５２をオンする。具体的には、時刻ｔ６において第２出力回路５０の第２サブスイッチング素子５２をオンし、時刻ｔ３からオフ時間Ｔｏｆｆ経過後の時刻ｔ７においてメインスイッチング素子２４をオンする。これにより、時刻ｔ７ではメインスイッチング素子２４及び第２サブスイッチング素子５２が共にオンで第１サブスイッチング素子４２がオフの状態となり、図４（ａ）に示すように直流電源から入力端子２０，メインスイッチング素子２４，整流回路３０，第２出力回路５０，第２出力端子２２の順に電流が流れる状態となる。そして、この電流に応じた電圧が第２出力端子２２に出力されると共に、第２コンデンサー５４にも電流が流れ込み電荷が蓄えられる。
【００３４】
ここで、時刻ｔ６は、メインスイッチング素子２４をオンする時刻ｔ７から時間Ｔ３（Ｔ３は正の値）だけ前の時刻である。この時間Ｔ３は、第２サブスイッチング素子５２のオフからオンへの切り替えを、切り替え対象である第２サブスイッチング素子５２がオンであっても電流が整流回路３０から第２サブスイッチング素子５２に流れ込まない期間中に行うことができるように、予め定められた値である。これにより、時刻ｔ１における第１サブスイッチング素子４２のオンと同様に、第２サブスイッチング素子５２をオンするときにスイッチングロスが生じるのを防止している。時間Ｔ３は、本実施形態では時間Ｔ１と同じ値とした。なお、時刻ｔ５と時刻ｔ６との順序が逆になることがないよう、すなわち、第１サブスイッチング素子４２がオフしたあとで第２サブスイッチング素子５２をオンするよう、時間Ｔ３は時間Ｔ２よりも小さい値に設定されている。
【００３５】
続いて、制御回路６０は、時刻ｔ７からオン時間Ｔｏｎが経過した時刻ｔ８においてメインスイッチング素子２４をオフとする。このため、時刻ｔ７〜時刻ｔ８の間は、メインスイッチング素子２４及び第２サブスイッチング素子５２がオンの状態となる。これにより、時刻ｔ７〜時刻ｔ８の間はコイル３２を流れる電流は徐々に増加していく。また、コイル３２を流れる電流に応じた電圧が第２出力端子２２に出力されると共に、第２コンデンサー５４にも電流が流れ込み電荷が蓄えられる。
【００３６】
時刻ｔ８において制御回路６０がメインスイッチング素子２４をオフすると、図４（ｂ）に示すように、メインスイッチング素子２４及び第１サブスイッチング素子４２がオフ且つ第２サブスイッチング素子５２がオンの状態となる。この状態では、メインスイッチング素子２４がオフであるため入力端子２０から整流回路３０へは電流が流れ込まない。そして、コイル３２は電流を流し続けようとして電気エネルギーを放出しようとするため、図４（ｂ）に示すように基準電位からダイオード３４，コイル３２，第２出力回路５０，第２出力端子２２の順に電流が流れる。また、第２コンデンサー５４からも電荷が放出されて第２出力端子２２に電流が流れる。そして、これらの電流に応じた電圧が第２出力端子２２に出力される。このとき、コイル３２は電気エネルギーを放出するため、図２に示すように時刻ｔ８からコイル３２を流れる電流は徐々に減少していき、時刻ｔ９でゼロとなる。そのため、時刻ｔ９を過ぎると、図４（ｂ）に示したコイル３２を流れる電流はなくなり、第２出力端子２２に流れるのは第２コンデンサー５４からの電流のみとなる。なお、第２コンデンサー５４からの電流も徐々に減少していくため、時刻ｔ８から次にメインスイッチング素子２４及び第２サブスイッチング素子５２が共にオンとなる時刻ｔ１７までの期間では、第２出力端子２２に流れる電流は徐々に減少していく。
【００３７】
続いて、制御回路６０は、時刻ｔ１０において第２サブスイッチング素子５２をオフする。ここで、時刻ｔ１０は、次にメインスイッチング素子２４をオンする時刻ｔ１２から時間Ｔ４（Ｔ４は正の値）だけ前の時刻である。この時間Ｔ４は、第２サブスイッチング素子５２のオンからオフへの切り替えを、切り替え対象である第２サブスイッチング素子５２がオンであっても電流が整流回路３０から第２サブスイッチング素子５２に流れ込まない期間中に行うことができるように、予め定められた値である。上述したように時刻ｔ９以降はコイル３２を流れる電流がないため、次にメインスイッチング素子２４がオンとなるまでの時刻ｔ９〜時刻ｔ１２の間は、第２サブスイッチング素子５２がオンであっても整流回路３０から第２サブスイッチング素子５２には電流が流れ込まない。そこで、この時刻ｔ９〜ｔ１２の期間中に第２サブスイッチング素子５２をオフするように、時間Ｔ４が定められている。こうすることで、第２サブスイッチング素子５２をオフする時のスイッチングロスが無くなる。時間Ｔ４は、例えば、時刻ｔ８から時刻ｔ９までの時間を予め実験により求めておき、時刻ｔ１０が時刻ｔ９より後になるように定めることができる。本実施形態では、時間Ｔ４は時間Ｔ２と同じ値とした。
【００３８】
次に、制御回路６０は、第１出力回路４０に対応している次の切替期間（時刻ｔ１２〜時刻ｔ１７）では、第１出力回路４０の第１サブスイッチング素子４２をオンする。具体的には、時刻ｔ１１において第１出力回路４０の第１サブスイッチング素子４２をオンし、時刻ｔ１２においてメインスイッチング素子２４をオンする。これにより、時刻ｔ７では上述した時刻ｔ２と同様の状態となる。なお、時刻ｔ１１は、時刻ｔ１と同様、メインスイッチング素子２４をオンする時刻ｔ１２から時間Ｔ１だけ前の時刻である。なお、時刻ｔ１０と時刻ｔ１１との順序が逆になることがないよう、すなわち、第２サブスイッチング素子５２がオフしたあとで第１サブスイッチング素子４２をオンするよう、時間Ｔ１は、時間Ｔ４よりも小さい値に設定されている。
【００３９】
以降は、切替期間に対応するサブスイッチング素子に応じて、制御回路６０は上述した処理と同様の処理を行う。例えば、時刻ｔ１２〜時刻ｔ１７までの切替期間は第１サブスイッチング素子４２に対応しているため、制御回路６０は時刻ｔ１１〜ｔ１７において時刻ｔ１〜ｔ７と同様にしてメインスイッチング素子２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のオンオフを制御する。また、時刻ｔ１７〜時刻ｔ２２までの切替期間は第２サブスイッチング素子５２に対応しているため、制御回路６０は時刻ｔ１６〜ｔ２２において時刻ｔ６〜ｔ１２と同様にしてメインスイッチング素子２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のオンオフを制御する。
【００４０】
ここで、電圧Ｖ１，Ｖ２の変動範囲について説明する。時刻ｔ２〜時刻ｔ３や時刻ｔ１２〜時刻ｔ１３の期間では第１出力端子２１に流れる電流が徐々に増加するため、これに応じて電圧Ｖ１が上昇していく。時刻ｔ３〜時刻ｔ１２や時刻ｔ１３〜時刻ｔ２２では第１出力端子２１に流れる電流が徐々に減少するため、これに応じて電圧Ｖ１が下降していく。また、時刻ｔ７〜時刻ｔ８や時刻ｔ１７〜時刻ｔ１８の期間では第２出力端子２２に流れる電流が徐々に増加するため、これに応じて電圧Ｖ２が上昇していく。時刻ｔ８〜時刻ｔ１７や時刻ｔ１８から次にメインスイッチング素子２４及び第２サブスイッチング素子５２が共にオンとなる時刻までの期間では第２出力端子２２に流れる電流が徐々に減少するため、これに応じて電圧Ｖ２が下降していく。このように、電圧Ｖ１，Ｖ２はそれぞれ上昇と下降とを繰り返す。制御回路６０は、上述したデューティ比を調整するフィードバック制御を行うことで、このような上昇及び下降による電圧Ｖ１，Ｖ２の変動範囲がそれぞれ第１電圧範囲，第２電圧範囲に収まるようにしている。例えば、制御回路６０は時刻ｔ２より前の所定タイミングで第１出力端子２１の電圧Ｖ１を検出し、検出した電圧Ｖ１が第１電圧範囲に収まるように、フィードバック制御により時刻ｔ２から時刻ｔ３までのメインスイッチング素子２４のオン時間Ｔｏｎの長さすなわちデューティ比を設定する。具体的には、検出した電圧Ｖ１が所定の高電圧領域に含まれるときにはオン時間Ｔｏｎを短くしてデューティー比を低くし、検出した電圧Ｖ１が所定の低電圧領域に含まれる場合には、メインスイッチング素子２４のオン時間Ｔｏｎを長くしてデューティー比を高くする。ここで、所定の高電圧領域は、例えば第１電圧範囲のうち５Ｖ以上５Ｖ＋５％以下の間で予め定められた閾値以上の領域としてもよい。また、所定の低電圧領域は、例えば第１電圧範囲のうち５Ｖ−５％以上５Ｖ以下の間で予め定められた閾値以下の領域としてもよい。電圧Ｖ２についても同様にフィードバック制御を行う。例えば、時刻ｔ７より前の所定タイミングで第２出力端子２２の電圧Ｖ２を検出し、検出した電圧Ｖ２が第２電圧範囲に収まるように、フィードバック制御により時刻ｔ７から時刻ｔ８までのオン時間Ｔｏｎの長さすなわちデューティ比を設定する。
【００４１】
このように、本実施形態のスイッチング装置１０では、制御回路６０がメインスイッチング素子２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２を制御することで、第１出力端子２１と第２出力端子２２とに対して整流回路３０のコイル３２を共用としつつ、第１出力端子及び第２出力端子から出力させる電圧Ｖ１，Ｖ２をそれぞれ異なる値になるよう制御するのである。
【００４２】
以上説明した本実施形態のスイッチング装置１０によれば、メインスイッチング素子２４のオンオフに伴って整流回路３０に電流が流れ、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のうちオンである方に整流回路３０から電流が流れる。そして、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御して第１出力回路４０及び第２出力回路４０のいずれに整流回路から電流が流れるかを切り替えることで、第１出力回路４０を流れる電流に応じて直流電源を変圧した電圧が第１出力端子２１から出力され、第２出力回路５０を流れる電流に応じて直流電源を変圧した電圧が第２出力端子２２から出力される。したがって、１つの整流回路３０を共用することにより、出力端子の数よりもコイルの数を少なくすることができる。コイル３２は、メインスイッチング素子２４やダイオード３４などの半導体素子に比して素子のサイズが大きいが、出力端子の数よりもコイルの数を少なくすることで、スイッチング装置１０全体をより小型化することができる。
【００４３】
また、スイッチング装置において出力端子の数よりもコイルの数を少なくするに際して、制御回路６０がメインスイッチング素子２４，第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御することで、第１出力端子２１及び第２出力端子２２から出力させる電圧を制御することができる。
【００４４】
さらに、制御回路６０は、第１サブスイッチング素子４２及び前記第２サブスイッチング素子５２のオフからオンへの切り替えや、第１サブスイッチング素子４２及び前記第２サブスイッチング素子５２のオンからオフへの切り替えを、切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路からサブスイッチング素子に流れ込まない所定の期間中に行う。このため、サブスイッチング素子を切り替える際にスイッチングロスが生じるのを防止できる。また、サブスイッチング素子を消費電力のより小さいものとすることができる。
【００４５】
さらにまた、制御回路６０は、メインスイッチング素子２４がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの切替期間毎に、切替期間が第１出力回路４０又は第２出力回路５０に対応し、第１サブスイッチング素子４２及び第２サブスイッチング素子４４のうち切替期間に対応する出力回路のサブスイッチング素子のみをオンとすることで、整流回路３０から切替期間に対応する出力回路に電流が流れるよう切り替える。このため、第１出力回路４０及び第２出力回路５０のいずれに整流回路３０から電流が流れるかの切り替えを簡易な処理で行うことができる。
【００４６】
そしてまた、制御回路６０は、切替期間におけるメインスイッチング素子２４のオンオフのデューティー比を制御することにより、切替期間に対応する出力回路に流れる電流を調整して、切替期間に対応する出力回路に接続された出力端子から出力される電圧を調整する。このため、メインスイッチング素子２４のオンオフのデューティー比を制御するという簡易な処理で第１出力端子２１や第２出力端子２２から出力される電圧Ｖ１，Ｖ２を調整することができる。
【００４７】
そしてまた、制御回路６０は、検出した第１出力端子２１の電圧Ｖ１が所定の第１電圧範囲に収まり、検出した第２出力端子２２の電圧Ｖ２が所定の第２電圧範囲に収まるように、メインスイッチング素子２４のオンオフのデューティー比を制御して第１出力端子２１の電圧Ｖ１及び第２出力端子の電圧Ｖ２を調整するフィードバック制御を行う。このため、第１出力端子２１や第２出力端子２２の電圧Ｖ１，Ｖ２をより適切に調整することができる。
【００４８】
［第２実施形態］
図５は、第２実施形態であるスイッチング装置１１０の構成の概略を示す構成図である。なお、第２実施形態のスイッチング装置１１０のうち、スイッチング装置１０と同様の構成要素については、スイッチング装置１０の構成要素と同じ符号を付してその説明を省略する。
【００４９】
本実施形態のスイッチング装置１１０は、入力端子２０と、第１出力端子２１と、第２出力端子２２と、メインスイッチング素子１２４と、整流回路１３０と、第１出力回路４０と、第２出力回路５０と、制御回路６０とを備えている。このスイッチング装置１１０は、直流電源を昇圧した電圧を第１出力端子２１及び第２出力端子２２からそれぞれ出力するステップアップコンバーターとして構成されている。
【００５０】
入力端子２０は、図示しない所定の電圧（例えば２０Ｖ）の直流電源に接続されており、直流電源から電力が入力される端子である。第１出力端子２１は、入力端子２０に接続された直流電源を昇圧した電圧Ｖ３（例えば３０Ｖ）が出力される端子である。第２出力端子２２は、入力端子２０に接続された直流電源を昇圧した電圧Ｖ４（例えば２５Ｖ）が出力される端子である。
【００５１】
メインスイッチング素子１２４は、入力端子２０を介して直流電源から入力した電力をスイッチング可能な素子であり、一端が整流回路１３０のコイル１３２及びダイオード１３４に接続され他端が基準電位となっている。より具体的には、メインスイッチング素子１２４は、ベース１２４Ｂが制御回路６０側に接続されエミッタ１２４Ｅが整流回路１３０のコイル１３２及びダイオード１３４に接続されコレクタ１２４Ｃが基準電位であるＮＰＮトランジスタである。このメインスイッチング素子１２４は、制御回路６０からベース１２４Ｂに電圧が印加されるとオンとなり、エミッタ１２４Ｅとコレクタ１２４Ｃとが導通して入力端子２０及びコイル１３２を介して入力される電力が基準電位に出力される。一方、制御回路６０からベース１２４Ｂに電圧が印加されないとオフとなり、入力端子２０及びコイル１３２からの電力は基準電位にに出力されない。
【００５２】
整流回路１３０は、入力端子２０，メインスイッチング素子１２４，第１出力回路４０及び第２出力回路５０に接続された回路であり、コイル１３２と、ダイオード１３４とを備えている。コイル１３２は、一端が入力端子２０に接続されると共に他端がダイオード１３４及びメインスイッチング素子のエミッタ１２４Ｅに接続されている。このコイル１３２は、メインスイッチング素子１２４やダイオード１３４などの半導体素子に比して素子のサイズが大きい。ダイオード１３４は、一端がコイル１３２及びメインスイッチング素子１２４のエミッタ１２４Ｅに接続されると共に他端が第１出力回路４０及び第２出力回路５０に接続され一端側から他端側へ向かう方向が順方向となっている。この整流回路１３０は、メインスイッチング素子１２４がオンのときには直流電源からコイル１３２を介してメインスイッチング素子１２４に電流が流れると共にコイル１３２が電力を蓄える。一方、メインスイッチング素子１２４がオフのときには、直流電源からコイル１３２及びダイオード１３４を介して第１出力回路４０又は第２出力回路５０に電流が流れる。また、ダイオード１３４はコイル１３２が蓄えた電力を放出するときの電流の向きが順方向となるように接続されているため、コイル１３２の蓄えた電力もダイオード１３４を介して第１出力回路４０又は第２出力回路５０に放出される。
【００５３】
第１出力回路４０は、第１サブスイッチング素子４２と第１コンデンサー４４とを備えている。第１サブスイッチング素子４２は、エミッタ４２Ｅが整流回路１３０のダイオード１３４に接続されている。
【００５４】
第２出力回路５０は、第２サブスイッチング素子５２と第２コンデンサー５４とを備えている。第２サブスイッチング素子５２は、エミッタ５２Ｅが整流回路１３０のダイオード１３４に接続されている。
【００５５】
制御回路６０は、メインスイッチング素子１２４，第１サブスイッチング素子４２及び第２サブスイッチング素子５２のスイッチングを制御するＡＳＩＣ（Application Specific Integrated Circuit）として構成された回路である。この制御回路６０は、メインスイッチング素子１２４のベース１２４Ｂ，第１サブスイッチング素子４２のベース４２Ｂ，及び第２サブスイッチング素子５２のベース５２Ｂに接続されてこれらに制御信号を出力する。また、制御回路６０は、第１サブスイッチング素子４２と第１コンデンサー４４との接続点に接続されてこの接続点の電圧を第１出力端子２１の電圧Ｖ３として検出し、第２サブスイッチング素子５２と第２コンデンサー５４との接続点に接続されてこの接続点の電圧を第２出力端子２２の電圧Ｖ４として検出する。この制御回路６０は、制御信号をメインスイッチング素子１２４に出力してメインスイッチング素子１２４にオンオフを繰り返させることで、メインスイッチング素子１２４のオンオフに伴って整流回路１３０に電流を流し、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御することで、第１出力回路４０及び第２出力回路５０のいずれに整流回路１３０から電流が流れるかを切り替えて、第１出力回路４０を流れる電流に応じて直流電源を変圧した電圧を第１出力端子２１から出力させ、第２出力回路５０を流れる電流に応じて直流電源を変圧した電圧を第２出力端子２２から出力させる機能を有する。また、制御回路６０は、検出した第１出力端子２１の電圧Ｖ３が目標値としての第３電圧範囲（例えば３０Ｖ±５％の範囲）に収まり、検出した第２出力端子２２の電圧Ｖ４が目標値としての第４電圧範囲（例えば２５Ｖ±５％の範囲）に収まるように、第１出力端子２１の電圧Ｖ３及び第２出力端子２２の電圧Ｖ４を調整するフィードバック制御を行う機能を有する。
【００５６】
次に、こうして構成された本実施形態のスイッチング装置１１０の動作について説明する。図６は、スイッチング装置１１０の動作の様子を示すタイムチャートである。図７は、第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図７（ａ）は、メインスイッチング素子１２４がオン且つ第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図７（ｂ）は、メインスイッチング素子１２４がオフ且つ第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図８は、メインスイッチング素子１２４がオフ且つ第２サブスイッチング素子５２がオンのときの様子を示す説明図である。なお、制御回路６０は、第１実施形態と同様に、ベース１２４Ｂに所定の周波数ｆ（例えば１００ｋＨｚ）のパルス信号を出力することでメインスイッチング素子１２４にオンとオフとを繰り返させる。また、メインスイッチング素子１２４がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの期間を切替期間として、最初の切替期間（図６の時刻ｔ１〜時刻ｔ４）が第１出力回路４０に対応し、２番目の切替期間（図６の時刻ｔ４〜時刻ｔ８）が第２出力回路５０に対応し、以降この切替期間が第１出力回路４０及び第２出力回路５０に交互に対応している。
【００５７】
図６の時系列に沿ってスイッチング装置１１０の動作の様子について具体的に説明する。まず、制御回路６０は、メインスイッチング素子１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２がオフの状態から、時刻ｔ１においてメインスイッチング素子１２４をオンする。これにより、図７（ａ）に示すように直流電源から入力端子２０，メインスイッチング素子１２４を通って基準電位に電流が流れ込む。このとき、コイル１３２は電気エネルギーを蓄えるため、図６に示すように時刻ｔ１からコイル１３２を流れる電流は徐々に増加していく。
【００５８】
次に、制御回路６０は、第１出力回路４０に対応している最初の切替期間では、時刻ｔ２において第１出力回路４０の第１サブスイッチング素子４２をオンする。また、時刻ｔ１からオン時間Ｔｏｎが経過した時刻ｔ３においてメインスイッチング素子１２４をオフとする。なお、制御回路６０は、例えば時刻ｔ２より前の所定タイミングで第１出力端子２１の電圧Ｖ３を検出し、検出した電圧Ｖ３が第３電圧範囲に収まるように、フィードバック制御により時刻ｔ１から時刻ｔ３までのオン時間Ｔｏｎの長さすなわちデューティ比を設定する。また、時刻ｔ２は、メインスイッチング素子１２４をオフする時刻ｔ３から時間Ｔ５（Ｔ５は正の値）だけ前の時刻である。この時間Ｔ５は、第１サブスイッチング素子４２のオンからオフへの切り替えを、切り替え対象である第１サブスイッチング素子４２がオンであっても電流が整流回路１３０から第１サブスイッチング素子４２に流れ込まない期間中に行うことができるように、予め定められた値である。メインスイッチング素子１２４がオンとなっている間は、エミッタ１２４Ｅが基準電位と導通するため、第１サブスイッチング素子４２がオンであっても整流回路１３０から第１出力回路４０には電流が流れない。そこで、メインスイッチング素子１２４がオフとなる時刻ｔ３より時間Ｔ５だけ前の時刻に第１サブスイッチング素子４２をオンすることで、第１サブスイッチング素子４２でスイッチングロスが生じるのを防止しているのである。時間Ｔ５は、例えば第１サブスイッチング素子４２のターンオン時間などを考慮して、時刻ｔ３より前に第１サブスイッチング素子４２がオンの状態となるように例えば実験により定めることができる。
【００５９】
時刻ｔ２で第１サブスイッチング素子４２がオンとなり、時刻ｔ３でメインスイッチング素子１２４がオフの状態となると、図７（ｂ）に示すように直流電源から入力端子２０，整流回路１３０，第１出力回路４０，第１出力端子２１の順に電流が流れる状態となる。また、時刻ｔ１〜ｔ３の間にコイル１３２が蓄えた電力もダイオード１３４を介して第１出力回路４０に放出され、これによっても第１出力端子２１に電流が流れる。そして、これらの電流の和に応じた電圧が第１出力端子２１に出力される。また、第１コンデンサー４４にも電流が流れ込み電荷が蓄えられる。そして、コイル１３２が電気エネルギーを放出するため、コイル１３２を流れる電流は、図６に示すように時刻ｔ３から徐々に減少していく。
【００６０】
次に、制御回路６０は、時刻ｔ３からオフ時間Ｔｏｆｆ経過後の時刻ｔ４においてメインスイッチング素子１２４をオンし、時刻ｔ５において第１サブスイッチング素子４２をオフする。そして、第２出力回路５０に対応している次の切替期間（時刻ｔ４〜ｔ８）で、時刻ｔ６において第２出力回路５０の第２サブスイッチング素子５２をオンし、時刻ｔ４からオン時間Ｔｏｎが経過した時刻ｔ７においてメインスイッチング素子１２４をオフとする。時刻ｔ４においてメインスイッチング素子１２４がオンとなることで、時刻ｔ４〜時刻ｔ７の間は、スイッチング装置１１０は図７（ａ）に示した状態となり、整流回路１３０から第１出力回路４０や第２出力回路５０には電流が流れ込まない状態となる。この状態では、第１コンデンサー４４から電荷が放出されて第１出力端子２１に電流が流れ、この電流に応じた電圧が第１出力端子２１に出力される。
【００６１】
ここで、時刻ｔ５は、メインスイッチング素子１２４をオフする時刻ｔ７から時間Ｔ６（Ｔ６は正の値）だけ前の時刻である。また、時刻ｔ６は、メインスイッチング素子１２４をオフする時刻ｔ７から時間Ｔ７（Ｔ７は正の値）だけ前の時刻である。時間Ｔ６は、第１サブスイッチング素子４２のオンからオフへの切り替えを、切り替え対象である第１サブスイッチング素子４２がオンであっても電流が整流回路１３０から第１サブスイッチング素子４２に流れ込まない期間中に行うことができるように、予め定められた値である。時間Ｔ７は、第２サブスイッチング素子５２のオフからオンへの切り替えを、切り替え対象である第２サブスイッチング素子５２がオンであっても電流が整流回路１３０から第２サブスイッチング素子５２に流れ込まない期間中に行うことができるように、予め定められた値である。上述したようにメインスイッチング素子１２４がオンの間は図７（ａ）に示した状態となり、第１サブスイッチング素子４２や第２サブスイッチング素子５２がオンであっても電流が整流回路１３０から第１サブスイッチング素子４２や第２サブスイッチング素子５２に流れ込まない。そこで、メインスイッチング素子１２４がオンとなる時刻ｔ４からオフとなる時刻ｔ７までの間に第１サブスイッチング素子４２及び第２サブスイッチング素子５２のスイッチングを行うように時間Ｔ６，Ｔ７を定めることで、第１サブスイッチング素子４２でスイッチングロスが生じるのを防止しているのである。なお、本実施形態では、第１出力端子２１の第３電圧範囲と第２出力端子２２の第４電圧範囲とが異なるため、図６に示すように時間Ｔ６＞時間Ｔ７として、第１サブスイッチング素子４２と第２サブスイッチング素子５２とが同時にオンとなることがないようにしている。時間Ｔ６は、例えば第１サブスイッチング素子４２のターンオフ時間などを考慮して、第１サブスイッチング素子４２がオンの状態となるのが時刻ｔ６より前のタイミングとなるように例えば実験により定めることができる。また、時間Ｔ７は時間Ｔ５と同じ値とした。
【００６２】
時刻ｔ６で第２サブスイッチング素子５２がオンとなり、時刻ｔ７でメインスイッチング素子１２４がオフの状態となると、図８に示すように直流電源から入力端子２０，整流回路１３０，第２出力回路５０，第２出力端子２２の順に電流が流れる状態となる。また、時刻ｔ４〜ｔ７の間にコイル１３２が蓄えた電力もダイオード１３４を介して第２出力回路５０に放出され、これによっても第２出力端子２２に電流が流れる。そして、これらの電流の和に応じた電圧が第２出力端子２２に出力される。また、第２コンデンサー５４にも電流が流れ込み電荷が蓄えられる。そして、コイル１３２が電気エネルギーを放出するため、コイル１３２を流れる電流は、図６に示すように時刻ｔ７から徐々に減少していく。
【００６３】
続いて、制御回路６０は、時刻ｔ７からオフ時間Ｔｏｆｆ経過後の時刻ｔ８においてメインスイッチング素子１２４をオンし、時刻ｔ９において第２サブスイッチング素子５２をオフする。ここで、時刻ｔ９は、次にメインスイッチング素子１２４をオフする時刻ｔ１１から時間Ｔ８（Ｔ８は正の値）だけ前の時刻である。時間Ｔ８は、第２サブスイッチング素子５２のオンからオフへの切り替えを、切り替え対象である第２サブスイッチング素子５２がオンであっても電流が整流回路１３０から第２サブスイッチング素子５２に流れ込まない期間中に行うことができるように、予め定められた値である。メインスイッチング素子１２４がオンとなる時刻ｔ８からオフとなる時刻ｔ１１までの間は図７（ａ）に示した状態となり、上述したように整流回路１３０から第２サブスイッチング素子５２には電流が流れ込まない。そこで、この期間に第１サブスイッチング素子４２及び第２サブスイッチング素子５２のスイッチングを行うように時間Ｔ８を定めることで、第２サブスイッチング素子５２でスイッチングロスが生じるのを防止しているのである。なお、本実施形態では、時間Ｔ６＞時間Ｔ７としたのと同様の理由により、時間Ｔ８＞時間Ｔ５としている。また、時間Ｔ７は時間Ｔ５と同じ値とした。
【００６４】
以降は、切替期間に対応するサブスイッチング素子に応じて、制御回路６０は上述した処理と同様の処理を行う。例えば、時刻ｔ８〜時刻ｔ１２までの切替期間は第１サブスイッチング素子４２に対応しているため、制御回路６０は時刻ｔ８〜ｔ１３において時刻ｔ１〜時刻ｔ５と同様にしてメインスイッチング素子１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のオンオフを制御する。また、時刻ｔ１２〜時刻ｔ１６までの切替期間は第２サブスイッチング素子５２に対応しているため、制御回路６０は時刻ｔ１２〜ｔ１７において時刻ｔ４〜ｔ９と同様にしてメインスイッチング素子１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のオンオフを制御する。
【００６５】
ここで、電圧Ｖ３，Ｖ４の変動範囲について説明する。時刻ｔ１〜時刻ｔ３の期間では、第１出力端子２１には電流が流れず、時刻ｔ３以降は第１出力端子２１に電流が流れるため、これに応じた電圧Ｖ３が生じる。また、時刻ｔ３で電流が流れ始めるため、これに応じて電圧Ｖ３が上昇し、時刻ｔ３〜時刻ｔ４の期間でコイル１３２からの電気エネルギーが徐々に減少するため、これに応じて電圧Ｖ３が下降していく。時刻ｔ４〜時刻ｔ１１の期間では、第１コンデンサー４４から放出される電荷による電流が徐々に減少するため、これに応じて電圧Ｖ３がさらに下降していく。そして、時刻ｔ１１で再び直流電源及びコイル１３２からの電流が第１出力端子２１に流れるため、これに応じて電圧Ｖ３が上昇し、時刻ｔ１１〜時刻ｔ１９は時刻ｔ３〜時刻ｔ１１と同様に電圧Ｖ３が下降する。また、時刻ｔ１〜時刻ｔ７の期間では、第２出力端子２２には電流が流れず、時刻ｔ７以降は第２出力端子２２に電流が流れるため、これに応じた電圧Ｖ４が生じる。また、時刻ｔ７で電流が流れ始めるため、これに応じて電圧Ｖ４が上昇し、時刻ｔ７〜時刻ｔ８の期間でコイル１３２からの電気エネルギーが徐々に減少するため、これに応じて電圧Ｖ４が下降していく。時刻ｔ８〜時刻ｔ１５の期間では、第２コンデンサー５４から放出される電荷による電流が徐々に減少するため、これに応じて電圧Ｖ４がさらに下降していく。そして、時刻ｔ１５で再び直流電源及びコイル１３２からの電流が第２出力端子２２に流れるため、これに応じて電圧Ｖ４が上昇し、時刻ｔ１５から次に第１出力回路４０に対応する来切替期間においてメインスイッチング素子１２４がオフする時刻までは、時刻ｔ７〜時刻ｔ１５と同様に電圧Ｖ４が下降する。このように、電圧Ｖ３，Ｖ４はそれぞれ上昇と下降とを繰り返す。制御回路６０は、上述したデューティ比を調整するフィードバック制御を行うことで、このような上昇及び下降による電圧Ｖ３，Ｖ４の変動範囲がそれぞれ第３電圧範囲，第４電圧範囲に収まるようにしている。例えば、制御回路６０は、時刻ｔ１より前の所定タイミングで第１出力端子２１の電圧Ｖ３を検出し、検出した電圧Ｖ３が第３電圧範囲に収まるように、フィードバック制御により時刻ｔ１から時刻ｔ３までのオン時間Ｔｏｎの長さすなわちデューティ比を設定する。また、制御回路６０は、時刻ｔ４より前の所定タイミングで第２出力端子２２の電圧Ｖ４を検出し、検出した電圧Ｖ４が第４電圧範囲に収まるように、フィードバック制御により時刻ｔ４から時刻ｔ７までのオン時間Ｔｏｎの長さすなわちデューティ比を設定する。
【００６６】
このように、本実施形態のスイッチング装置１１０では、制御回路６０がメインスイッチング素子１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２を制御することで、第１出力端子２１と第２出力端子２２とに対して整流回路１３０のコイル１３２を共用としつつ、第１出力端子２１及び第２出力端子２２から出力させる電圧Ｖ３，Ｖ４をそれぞれ異なる値になるよう制御するのである。
【００６７】
以上説明した本実施形態のスイッチング装置１１０によれば、メインスイッチング素子１２４のオンオフに伴って整流回路１３０に電流が流れ、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のうちオンである方に整流回路１３０から電流が流れる。そして、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御して第１出力回路４０及び第２出力回路４０のいずれに整流回路から電流が流れるかを切り替えることで、第１出力回路４０を流れる電流に応じて直流電源を変圧した電圧が第１出力端子２１から出力され、第２出力回路５０を流れる電流に応じて直流電源を変圧した電圧が第２出力端子２２から出力される。したがって、１つの整流回路１３０を共用することにより、出力端子の数よりもコイルの数を少なくすることができる。コイル１３２は、メインスイッチング素子１２４やダイオード１３４などの半導体素子に比して素子のサイズが大きいが、出力端子の数よりもコイルの数を少なくすることで、スイッチング装置１１０全体をより小型化することができる。
【００６８】
また、スイッチング装置において出力端子の数よりもコイルの数を少なくするに際して、制御回路６０がメインスイッチング素子１２４，第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御することで、第１出力端子２１及び第２出力端子２２から出力させる電圧を制御することができる。
【００６９】
さらに、制御回路６０は、第１サブスイッチング素子４２及び前記第２サブスイッチング素子５２のオフからオンへの切り替えや、第１サブスイッチング素子４２及び前記第２サブスイッチング素子５２のオンからオフへの切り替えを、切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路からサブスイッチング素子に流れ込まない所定の期間中に行う。このため、サブスイッチング素子を切り替える際にスイッチングロスが生じるのを防止できる。また、サブスイッチング素子を消費電力のより小さいものとすることができる。
【００７０】
さらにまた、制御回路６０は、メインスイッチング素子１２４がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの切替期間毎に、切替期間が第１出力回路４０又は第２出力回路５０に対応し、第１サブスイッチング素子４２及び第２サブスイッチング素子４４のうち切替期間に対応する出力回路のサブスイッチング素子のみをオンとすることで、整流回路１３０から切替期間に対応する出力回路に電流が流れるよう切り替える。このため、第１出力回路４０及び第２出力回路５０のいずれに整流回路１３０から電流が流れるかの切り替えを簡易な処理で行うことができる。
【００７１】
そしてまた、制御回路６０は、切替期間におけるメインスイッチング素子１２４のオンオフのデューティー比を制御することにより、切替期間に対応する出力回路に流れる電流を調整して、切替期間に対応する出力回路に接続された出力端子から出力される電圧を調整する。このため、メインスイッチング素子１２４のオンオフのデューティー比を制御するという簡易な処理で第１出力端子２１や第２出力端子２２から出力される電圧Ｖ３，Ｖ４を調整することができる。
【００７２】
そしてまた、制御回路６０は、検出した第１出力端子２１の電圧Ｖ３が所定の第３電圧範囲に収まり、検出した第２出力端子２２の電圧Ｖ４が所定の第４電圧範囲に収まるように、メインスイッチング素子１２４のオンオフのデューティー比を制御して第１出力端子２１の電圧Ｖ３及び第２出力端子の電圧Ｖ４を調整するフィードバック制御を行う。このため、第１出力端子２１や第２出力端子２２の電圧Ｖ３，Ｖ４をより適切に調整することができる。
【００７３】
ここで、第１，第２実施形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施形態のメインスイッチング素子２４，１２４が本発明のメインスイッチング素子に相当し、コイル３２，１３２がコイルに相当し、整流回路３０，１３０が整流回路に相当し、第１出力端子２１が第１出力回路に相当し、第１出力回路４０が第１出力回路に相当し、第１サブスイッチング素子が第１サブスイッチング素子に相当し、第２出力端子２２が第２出力端子に相当し、第２出力回路５０が第２出力回路に相当し、第２サブスイッチング素子５２が第２サブスイッチング素子に相当する。なお、本実施形態では、スイッチング装置１０，１１０の動作を説明することにより本発明のスイッチング装置の制御方法の一例も明らかにしている。
【００７４】
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
【００７５】
例えば、上述した実施形態では、メインスイッチング素子２４，１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２はいずれもＮＰＮトランジスタであるものとしたが、メインスイッチング素子は直流電源から入力した電力をスイッチング可能であればどのようなものであってもよく、第１サブスイッチング素子４２は整流回路と第１出力端子２１との間でスイッチングを行うものであればどのようなものであってもよく、第２サブスイッチング素子５２は整流回路と第２出力端子２２との間でスイッチングを行うものであればどのようなものであってもよい。例えば、メインスイッチング素子２４，１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２いずれか１つ以上をＰＮＰトランジスタとしてもよい。この場合、上述した実施形態におけるＮＰＮトランジスタのエミッタに代えてＰＮＰトランジスタのコレクタを接続し、コレクタに代えてエミッタを接続し、ベースはＮＰＮトランジスタと同様に接続すればよい。また、メインスイッチング素子２４，１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のいずれか１つ以上をＮチャネルＭＯＳ−ＦＥＴとしてもよい。この場合、上述した実施形態におけるＮＰＮトランジスタのベースに代えてＮチャネルＭＯＳ−ＦＥＴのゲートを接続し、エミッタに代えてソースを接続し，コレクタに代えてドレインを接続すればよい。また、また、メインスイッチング素子２４，１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のいずれか１つ以上をＰチャネルＭＯＳ−ＦＥＴとしてもよい。この場合、上述した実施形態におけるＮＰＮトランジスタのベースに代えてＰチャネルＭＯＳ−ＦＥＴのゲートを接続し、エミッタに代えてドレインを接続し，コレクタに代えてゲートを接続すればよい。
【００７６】
上述した実施形態では、整流回路３０，１３０はそれぞれ図１，５に示す回路としたが、メインスイッチング素子に接続され、コイルを有する回路であれば、これに限られない。
【００７７】
上述した実施形態では、第１出力回路４０は図１，５に示す回路としたが、第１出力回路４０は一端が整流回路側に接続されると共に他端が第１出力端子側に接続され、整流回路と第１出力端子との間でスイッチングを行う第１サブスイッチング素子を有するものであればこれに限られない。同様に、第２出力回路５０は図１，５に示す回路としたが、第２出力回路５０は一端が整流回路側に接続されると共に他端が第２出力端子側に接続され、整流回路と第２出力端子との間でスイッチングを行う第２サブスイッチング素子を有するものであればこれに限られない。
【００７８】
上述した実施形態では、制御回路６０はフィードバック制御を行うものとしたが、フィードバック制御を行わなくともよい。また、制御回路６０はデューティ比を調整する制御を行うものとしたが、デューティ比は予め定められた固定値とするなど、デューティ比の調整を行わないものとしてもよい。
【００７９】
上述した実施形態では、時間Ｔ１と時間Ｔ３，時間Ｔ２と時間Ｔ４，時間Ｔ５と時間Ｔ７，時間Ｔ６と時間Ｔ８とはそれぞれ同じ値としたが、これに限らず異なる値としてもよい。また、時間Ｔ１〜Ｔ８の少なくともいずれかを値０とするなど、切替対象のサブスイッチング素子がオンであると電流が整流回路からそのサブスイッチング素子に流れ込む期間中に、サブスイッチング素子の切替を行うものとしてもよい。また、時間Ｔ１〜Ｔ８はそれぞれ可変の値としてもよい。例えば第１出力端子２１の電圧や第２出力端子２２の電圧に応じて可変の値としてもよい。
【００８０】
上述した実施形態では、スイッチング装置１０，１１０は制御回路６０を備えている物としたが、制御回路６０を備えない構成としてもよい。この場合、例えば他の制御回路にスイッチング装置１０，１１０を接続するものとしてもよい。
【００８１】
上述した実施形態では、スイッチング装置１０，１１０は２つの出力端子を有するものとしたが、３つ以上の出力端子を有していてもよい。例えば、第３出力端子を有する場合には、整流回路３０，１３０は共用として、一端が整流回路３０，１３０側に接続されると共に他端が第３出力端子側に接続された第１出力回路４０と同様の構成の出力回路をさらに備えるものとすればよい。
【００８２】
上述した実施形態では、切替期間は第１出力回路４０及び第２出力回路５０に交互に対応するものとしたが、これに限られない。例えば、２回連続で切替期間と第１出力回路４０とが対応し、次の１回の切替期間が第２出力回路５０に対応するものとするなど、切替え期間と第１出力回路４０及び第２出力回路５０との対応関係はどのようにしてもよい。また、制御回路６０は、第１出力回路４０に対応する切替期間の頻度を変更することにより第１出力回路４０に流れる電流を調整して第１出力端子２１から出力される電圧を調整し、第２出力回路５０に対応する切替期間の頻度を変更することにより第２出力回路５０流れる電流を調整して第２出力端子２２から出力される電圧を調整するものとしてもよい。例えば、制御回路６０は、電圧Ｖ１が所定の低電圧領域に含まれるときには、第１出力端子２１に接続された第１出力回路４０に対応する切替期間の頻度を高くし、電圧Ｖ１が所定の高電圧領域に含まれるときには、第１出力回路４０に対応する切替期間の頻度を低くするものとしてもよい。図９は、上述したスイッチング装置１０において、第１出力回路４０の切替期間の頻度を高くする制御を行った場合のスイッチング装置１０の動作の様子を示すタイムチャートである。図９において、時刻ｔ１〜時刻ｔ１５までは図２と同じであり、切替期間は第１出力回路４０及び第２出力回路５０に交互に対応している。そして、制御回路６０が、例えば時刻ｔ１２の前の所定のタイミングで検出した電圧Ｖ１が所定の低電圧領域に含まれると判定すると、第１出力回路４０の切替期間の頻度を高くする。具体的には、次の切替期間（時刻ｔ１２〜時刻ｔ１７）及びその次の切替期間（時刻ｔ１７〜時刻ｔ２２）を連続で第１出力回路４０に対応させ、その次の切替期間（時刻ｔ２２から始まる切替期間）を第２出力回路５０に対応させる。これにより、時刻ｔ１７〜ｔ２２の切替期間が第２出力回路５０ではなく第１出力回路４０に割り当てられるため、図２とは異なり時刻ｔ１７より時間Ｔ１だけ前の時刻ｔ１６において第１サブスイッチング素子４２をオンし、時刻ｔ２２より時間Ｔ２だけ前の時刻ｔ２０において第１サブスイッチング素子４２をオフする。そして、時刻ｔ２２から始まる切替期間は第２出力回路５０に対応するため、時刻ｔ２２より時間Ｔ３だけ前の時刻ｔ２１において第２サブスイッチング素子５２をオンする。このようにすると、第１サブスイッチング素子４２が２回の切替期間にわたって連続でオンするため、切替期間を第１出力回路４０及び第２出力回路５０に交互に対応させる場合と比較して第１出力端子２１により多くの電流を流すことができ、第１出力端子２１の電圧Ｖ１をより高い値にすることができる。このように、検出した出力端子の電圧が所定の低電圧領域に含まれるときにはその出力端子に接続された出力回路に対応する切替期間の頻度を高くするようフィードバック制御を行うことでも、出力端子の電圧を調整することができる。こうすれば、出力回路に対応する切替期間の頻度を変更するという簡易な処理で出力端子から出力される電圧を調整することができる。同様に、検出した出力端子の電圧が所定の高電圧領域に含まれるときにはその出力端子に接続された出力回路に対応する切替期間の頻度を低くすることで出力端子の電圧を所定の電圧範囲に納めるようフィードバック制御を行うものとしてもよい。なお、図９において第１サブスイッチング素子４２を時刻ｔ１５でオフし時刻ｔ１６でオンしているが、これを省略して時刻ｔ１５〜時刻ｔ１７の間もオンのままとしてもよい。すなわち、切替期間が連続して同じ出力回路に対応するときにはその連続する切替期間の間におけるサブスイッチング素子のオンからオフへの切替とその切替に連続したオフからオンへの切替とを省略してもよい。また、デューティー比を調整するフィードバック制御と、切替期間の頻度を調整するフィードバック制御との両方を行って、出力端子の電圧を調整してもよい。例えば、通常はデューティー比の調整によって出力端子の電圧を調整し、デューティ比が所定の上限値（例えば５０％）であってもなお出力端子の電圧が所定の低電圧領域に含まれるときに、その出力端子に接続された出力回路の切替期間の頻度を高くすることとしたり、デューティ比が所定の下限値（例えば１０％）であってもなお出力端子の電圧が所定の高電圧領域に含まれるときに、その出力端子に接続された出力回路の切替期間の頻度を低くすることとしたりしてもよい。また、第１出力回路４０に対応する切替期間の頻度を高くすると、その分第２出力回路５０の切替期間の頻度が低くなり、第２出力端子２１の電圧Ｖ２が低下する場合があるため、第１出力回路４０の切替期間の頻度を高くするときには、第２出力回路５０の切替期間におけるデューティー比をその分だけ高くして電圧Ｖ２の低下を抑制することとしてもよい。
【００８３】
上述した実施形態では、切替期間は第１出力回路４０及び第２出力回路５０に交互に対応するものとしたが、第１出力回路４０と第２出力回路５０とのいずれにも対応しない切替期間があってもよい。その場合、第１出力回路４０と第２出力回路５０とのいずれにも対応しない切替期間では、第１サブスイッチング素子４２と第２サブスイッチング素子５２とをいずれもオフとすればよい。また、例えば第１出力端子２１に接続された負荷が休止モードとなり電圧Ｖ１の出力が不要となった場合には、切替期間が第２出力回路５０に１回おきに対応し、その間の切替期間は第１出力回路４０と第２出力回路５０とのいずれにも対応しないものとするなどとしてもよい。すなわち、電圧の出力が不要となった出力端子があるときには、その出力端子に接続された出力回路に対応していた切替期間をいずれの出力回路にも対応しないものとしてもよい。
【００８４】
上述した実施形態では、スイッチング装置１０，１１０は複合機やプリンターなどの電子機器において直流電圧を入力してこれを変圧した電圧を出力するＤＣ−ＤＣコンバーターとして構成されているものとしたが、複合機やプリンターに限らずどのような機器におけるＤＣ−ＤＣコンバーターとしてもよい。
【符号の説明】
【００８５】
１０，１１０ スイッチング装置、２０ 入力端子、２１ 第１出力端子、２２ 第２出力端子、２４，１２４ メインスイッチング素子、２４Ｂ，１２４Ｂ ベース、２４Ｃ，１２４Ｃ コレクタ、２４Ｅ，１２４Ｅ エミッタ２４Ｅ、３０，１３０ 整流回路、３２，１３２ コイル、３４，１３４ ダイオード、４０ 第１出力回路、４２ 第１サブスイッチング素子、４２Ｂ ベース、４２Ｃ コレクタ、４２Ｅ エミッタ、４４ 第１コンデンサー、５０ 第２出力回路、５２ 第２サブスイッチング素子、５２Ｂ ベース、５２Ｃ コレクタ、５２Ｅ エミッタ、５４ 第２コンデンサー、６０ 制御回路。
【技術分野】
【０００１】
本発明は、スイッチング装置及びその制御方法に関する。
【背景技術】
【０００２】
従来より、スイッチング装置として、入力した直流電源電圧を変圧して出力するＤＣ−ＤＣコンバータが知られている。例えば特許文献１には、スイッチング素子としてのトランジスタと、ダイオードやコイルを有する整流回路とを備え、電源電圧を降圧して出力するＤＣ−ＤＣコンバーターが記載されている。また、特許文献２には、スイッチング素子とコイルを有する整流回路とを並列に接続することで１つの直流電源入力から複数の電圧を出力するＤＣ−ＤＣコンバーターが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−８３９３９号公報
【特許文献２】特開２０００−１１６１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電子機器の回路では、スイッチング装置により変圧された複数の電圧が必要となる場合があるが、このような場合に必要な電圧の数だけスイッチング装置を用意するとスイッチング装置を含む回路全体の大きさが大きくなってしまうという問題があった。特に、コイルについては半導体と異なり素子の小型化が進んでおらず、必要な電圧の数だけスイッチング装置を用意すると各スイッチング装置がそれぞれコイルを有するため、回路全体の小型化にとって問題となっていた。また、１つのスイッチング装置で１つの直流電源入力から複数の電圧を出力するものは上述した特許文献２に記載があるが、このスイッチング装置においても出力端子と同じ数だけコイルを有しており、やはり回路全体の小型化にとって問題があった。
【０００５】
本発明は、上述した課題に鑑みなされたものであり、出力端子の数よりもコイルの数の少ないスイッチング装置及びその制御方法を提供することを主目的とする。
【課題を解決するための手段】
【０００６】
本発明のスイッチング装置は、
直流電源から入力した電力をスイッチング可能なメインスイッチング素子と、
前記メインスイッチング素子に接続され、コイルを有する整流回路と、
一端が前記整流回路側に接続されると共に他端が第１出力端子側に接続され、該整流回路と該第１出力端子との間でスイッチングを行う第１サブスイッチング素子を有する第１出力回路と、
一端が前記整流回路側に接続されると共に他端が第２出力端子側に接続され、該整流回路と該第２出力端子との間でスイッチングを行う第２サブスイッチング素子を有する第２出力回路と、
を備えたものである。
【０００７】
この本発明のスイッチング装置では、メインスイッチング素子のオンオフに伴って整流回路に電流が流れ、第１サブスイッチング素子及び第２サブスイッチング素子のうちオンである方に整流回路から電流が流れる。そして、第１サブスイッチング素子及び第２サブスイッチング素子のオンオフを制御して第１出力回路及び第２出力回路のいずれに整流回路から電流が流れるかを切り替えることで、第１出力回路を流れる電流に応じて直流電源を変圧した電圧が第１出力端子から出力され、第２出力回路を流れる電流に応じて直流電源を変圧した電圧が第２出力端子から出力される。したがって、１つの整流回路を共用することにより、出力端子の数よりもコイルの数の少ないスイッチング装置を提供することができる。この場合において、前記整流回路は、前記コイルが蓄えた電力を放出する際に流れる電流の向きが順方向となるように該コイルに接続されたダイオードを有する回路としてもよい。また、前記第１出力回路は、前記第１出力端子に出力される電圧を平滑化する第１コンデンサーを有する回路であり、前記第２出力回路は、前記第２出力端子に出力される電圧を平滑化する第２コンデンサーを有する回路であるものとしてもよい。こうすれば、出力端子から出力される電圧の値を安定化することができる。また、本発明のスイッチング装置は、一端が前記整流回路側に接続されると共に他端が第３出力端子側に接続され、該整流回路と該第３出力端子との間でスイッチングを行う第３サブスイッチング素子を有する第３出力回路をさらに備えるなど、３つ以上の出力端子に電圧を出力する装置としてもよい。
【０００８】
本発明のスイッチング装置は、制御信号を前記メインスイッチング素子に出力して該メインスイッチング素子にオンオフを繰り返させることで、該メインスイッチング素子のオンオフに伴って前記整流回路に電流を流し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のオンオフを制御することで、前記第１出力回路及び第２出力回路のいずれに前記整流回路から電流が流れるかを切り替えて、該第１出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第１出力端子から出力させ、該第２出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第２出力端子から出力させる制御回路、を備えたものとしてもよい。こうすれば、スイッチング装置において出力端子の数よりもコイルの数を少なくするに際して、メインスイッチング素子，第１サブスイッチング素子及び第２サブスイッチング素子のオンオフを制御することで、第１出力端子及び第２出力端子から出力させる電圧を制御することができる。なお、前記制御回路は、前記第１出力端子から出力させる電圧と前記第２出力端子から出力させる電圧とが異なる電圧となるように前記メインスイッチング素子，前記第１サブスイッチング素子及び前記第２サブスイッチング素子のオンオフを制御するものとしてもよい。
【０００９】
本発明のスイッチング装置において、前記制御回路は、前記第１サブスイッチング素子又は前記第２サブスイッチング素子のオフからオンへの切り替えを、該切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路から該サブスイッチング素子に流れ込まない所定の期間中に行う回路としてもよい。こうすれば、サブスイッチング素子をオフからオンへ切り替える際にスイッチングロスが生じるのを防止できる。
【００１０】
本発明のスイッチング装置において、前記制御回路は、前記第１サブスイッチング素子又は前記第２サブスイッチング素子のオンからオフへの切り替えを、該切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路から該サブスイッチング素子に流れ込まない所定の期間中に行う回路としてもよい。こうすれば、サブスイッチング素子をオンからオフへ切り替える際にスイッチングロスが生じるのを防止できる。
【００１１】
本発明のスイッチング装置において、前記制御回路は、前記メインスイッチング素子がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの切替期間毎に、該切替期間が前記第１出力回路又は前記第２出力回路に対応し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のうち該切替期間に対応する出力回路のサブスイッチング素子のみをオンとすることで、前記整流回路から前記切替期間に対応する出力回路に電流が流れるよう切り替える回路としてもよい。こうすれば、第１出力回路及び第２出力回路のいずれに整流回路から電流が流れるかの切り替えを簡易な処理で行うことができる。
【００１２】
この場合において、前記制御回路は、前記切替期間における前記メインスイッチング素子のオンオフのデューティー比を制御することにより、該切替期間に対応する出力回路に流れる電流を調整して、該切替期間に対応する出力回路に接続された前記出力端子から出力される電圧を調整する回路としてもよい。こうすれば、メインスイッチング素子のオンオフのデューティー比を制御するという簡易な処理で出力端子から出力される電圧を調整することができる。また、前記制御回路は、前記第１出力回路に対応する前記切替期間の頻度を変更することにより該第１出力回路に流れる電流を調整して前記第１出力端子から出力される電圧を調整し、前記第２出力回路に対応する前記切替期間の頻度を変更することにより該第２出力回路に流れる電流を調整して前記第２出力端子から出力される電圧を調整する回路としてもよい。こうすれば、出力回路に対応する切替期間の頻度を変更するという簡易な処理で出力端子から出力される電圧を調整することができる。
【００１３】
上述した出力端子から出力される電圧を調整する態様の本発明のスイッチング装置において、前記制御回路は、検出した前記第１出力端子の電圧が所定の第１電圧範囲に収まり、検出した前記第２出力端子の電圧が所定の第２電圧範囲に収まるように、該第１出力端子の電圧及び該第２出力端子の電圧を調整するフィードバック制御を行う回路としてもよい。こうすれば、出力端子の電圧をより適切に調整することができる。ここで、メインスイッチング素子のオンオフのデューティー比を制御することで出力端子の電圧を調整する場合には、例えば、前記検出した出力端子の電圧が所定の高電圧領域に含まれるときには前記メインスイッチング素子のオン時間とオフ時間との合計に対するオン時間の割合を小さくする、すなわちデューティー比を低くし、前記検出した出力端子の電圧が所定の低電圧領域に含まれる場合には、前記メインスイッチング素子のオン時間とオフ時間との合計に対するオン時間の割合を大きくする、すなわちデューティー比を高くすることで、該出力端子の電圧を前記所定の電圧範囲に収めるようフィードバック制御を行うものとしてもよい。また、出力回路に対応する前記切替期間の頻度を変更することで該出力端子の電圧を調整する場合には、例えば、前記検出した出力端子の電圧が所定の低電圧領域に含まれるときには該出力端子に接続された出力回路に対応する前記切替期間の頻度を高くし、前記検出した出力端子の電圧が所定の高電圧領域に含まれるときには該出力端子に接続された出力回路に対応する前記切替期間の頻度を低くすることで該出力端子の電圧を前記所定の電圧範囲に納めるようフィードバック制御を行うものとしてもよい。
【００１４】
本発明のスイッチング装置において、前記メインスイッチング素子は、一端が前記直流電源側に接続されると共に他端が前記整流回路に接続された素子であり、前記整流回路は、一端が前記メインスイッチング素子に接続され他端が前記第１出力回路及び前記第２出力回路に接続されたコイルと、一端が該メインスイッチング素子及び該コイルに接続され他端が基準電位であり他端側から一端側へ向かう方向が順方向であるダイオードとを有する回路であり、前記第１出力端子及び前記第２出力端子は、前記直流電源を降圧した電圧を出力する端子であるものとしてもよい。こうすれば、本発明のスイッチング装置を、直流電源を降圧した電圧を出力端子から出力するステップダウンコンバーターとして機能させることができる。この場合において、前記メインスイッチング素子は、ベースが前記制御回路に接続されエミッタが前記直流電源側に接続されコレクタが前記整流回路側に接続されたＮＰＮトランジスタであるか、又はゲートが前記制御回路に接続されドレインが前記直流電源側に接続されソースが前記整流回路側に接続されたＮチャネルＭＯＳＦＥＴであるものとしてもよい。こうすれば、スイッチング素子としてトランジスタ又はＭＯＳＦＥＴを利用することにより比較的小さな駆動電流でスイッチングを行うことができる。
【００１５】
本発明のスイッチング装置において、前記整流回路は、一端が前記直流電源側に接続されると共に他端が前記ダイオード及び前記メインスイッチング素子に接続されたコイルと、一端が該コイル及び該メインスイッチング素子に接続されると共に他端が前記第１出力回路及び前記第２出力回路に接続され一端側から他端側へ向かう方向が順方向であるダイオードとを有する回路であり、前記メインスイッチング素子は、一端が前記コイル及び前記ダイオードに接続され他端が基準電位である素子であり、前記第１出力端子及び前記第２出力端子は、前記直流電源を昇圧した電圧を出力する端子であるものとしてもよい。こうすれば、本発明のスイッチング装置を、直流電源を昇圧した電圧を出力端子から出力するステップアップコンバーターとして機能させることができる。この場合において、前記メインスイッチング素子は、ベースが前記制御回路側に接続されエミッタが前記整流回路側に接続されコレクタが基準電位であるＮＰＮトランジスタであるか、又はゲートが前記制御回路側に接続されドレインが前記整流回路側に接続されソースが基準電位であるＮチャネルＭＯＳＦＥＴであるものとしてもよい。こうすれば、スイッチング素子としてトランジスタ又はＭＯＳＦＥＴを利用することにより比較的小さな駆動電流でスイッチングを行うことができる。なお、基準電位は、グランド電位としてもよい。
【００１６】
本発明のスイッチング装置の制御方法は、
直流電源から入力した電力をスイッチング可能なメインスイッチング素子と、前記メインスイッチング素子に接続され、コイルを有する整流回路と、一端が前記整流回路側に接続されると共に他端が第１出力端子側に接続され、該整流回路と該第１出力端子との間でスイッチングを行う第１サブスイッチング素子を有する第１出力回路と、一端が前記整流回路側に接続されると共に他端が第２出力端子側に接続され、該整流回路と該第２出力端子との間でスイッチングを行う第２サブスイッチング素子を有する第２出力回路と、を備えたスイッチング装置の制御方法であって、
制御信号を前記メインスイッチング素子に出力して該メインスイッチング素子にオンオフを繰り返させることで、該メインスイッチング素子のオンオフに伴って前記整流回路に電流を流し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のオンオフを制御することで、前記第１出力回路及び第２出力回路のいずれに前記整流回路から電流が流れるかを切り替えて、該第１出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第１出力端子から出力させ、該第２出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第２出力端子から出力させるステップ、
を含むものである。
【００１７】
この本発明のスイッチング装置の制御方法によれば、上述した本発明のスイッチング装置と同様に１つの整流回路を共用することにより出力端子の数よりもコイルの数を少なくすることができる。そして、その際にメインスイッチング素子，第１サブスイッチング素子及び第２サブスイッチング素子のオンオフを制御することで、第１出力端子及び第２出力端子から出力させる電圧を制御することができる。なお、このスイッチング装置の制御方法において、上述したスイッチング装置の種々の態様を採用してもよいし、上述したスイッチング装置の各機能を実現するようなステップを追加してもよい。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態であるスイッチング装置１０の構成の概略を示す構成図。
【図２】スイッチング装置１０の動作の様子を示すタイムチャート。
【図３】第１サブスイッチング素子４２がオンのときの様子を示す説明図。
【図４】第２サブスイッチング素子５２がオンのときの様子を示す説明図。
【図５】第２実施形態であるスイッチング装置１１０の構成の概略を示す構成図。
【図６】スイッチング装置１１０の動作の様子を示すタイムチャート。
【図７】第１サブスイッチング素子４２がオンのときの様子を示す説明図。
【図８】第２サブスイッチング素子５２がオンのときの様子を示す説明図。
【図９】切替期間の頻度を変更する制御を行った様子を示すタイムチャート。
【発明を実施するための形態】
【００１９】
［第１実施形態］
図１は、第１実施形態であるスイッチング装置１０の構成の概略を示す構成図である。本実施形態のスイッチング装置１０は、例えば複合機やプリンターなどの電子機器において直流電圧を入力してこれを変圧した電圧を出力するＤＣ−ＤＣコンバーターとして構成されており、入力端子２０と、第１出力端子２１と、第２出力端子２２と、メインスイッチング素子２４と、整流回路３０と、第１出力回路４０と、第２出力回路５０と、制御回路６０とを備えている。なお、スイッチング装置１０は、直流電源を降圧した電圧を第１出力端子２１及び第２出力端子２２からそれぞれ出力するステップダウンコンバーターとして構成されている。
【００２０】
入力端子２０は、図示しない所定の電圧（例えば４２Ｖ）の直流電源に接続されており、直流電源から電力が入力される端子である。なお、直流電源は、例えばグランド電位としての基準電位と入力端子２０との間に所定の電圧を印加する。第１出力端子２１は、直流電源を降圧した電圧Ｖ１（例えば５Ｖ）が出力される端子である。第２出力端子２２は、直流電源を降圧した電圧Ｖ２（例えば３．３Ｖ）が出力される端子である。第１出力端子２１は、例えばスキャナーのＣＩＳセンサーに用いるＬＥＤを発光させる回路など、電圧Ｖ１で動作する回路に接続されている。第２出力端子２２は、直流電源を降圧した電圧であり電圧Ｖ１とは異なる電圧Ｖ２が出力される端子である。第２出力端子２２は、例えばＣＰＵやメモリーなど、電圧Ｖ２で動作する回路に接続されている。
【００２１】
メインスイッチング素子２４は、入力端子２０を介して直流電源から入力した電力をスイッチング可能な素子であり、一端が直流電源側に接続されると共に他端が整流回路３０に接続されている。より具体的には、メインスイッチング素子２４は、ベース２４Ｂが制御回路６０側に接続されエミッタ２４Ｅが直流電源側に接続されコレクタ２４Ｃが整流回路側に接続されたＮＰＮトランジスタである。このメインスイッチング素子２４は、制御回路６０からベース２４Ｂに電圧が印加されるとオンとなり、エミッタ２４Ｅとコレクタ２４Ｃとが導通して入力端子２０からの電力が整流回路３０に出力される。一方、制御回路６０からベース２４Ｂに電圧が印加されないとオフとなり、入力端子２０からの電力は整流回路３０に出力されない。
【００２２】
整流回路３０は、メインスイッチング素子２４に接続された回路であり、コイル３２と、ダイオード３４とを備えている。コイル３２は、一端がメインスイッチング素子２４のコレクタ２４Ｃに接続され他端が第１出力回路４０及び第２出力回路５０に接続されている。コイル３２のリアクタンスＬは、例えば数１０μＦであり、６８μＦとしてもよい。このコイル３２は、メインスイッチング素子２４やダイオード３４などの半導体素子に比して素子のサイズが大きい。ダイオード３４は、一端がメインスイッチング素子２４のコレクタ２４Ｃ及び該コイル３２に接続され他端が基準電位であり、他端側から一端側へ向かう方向が順方向となっている。この整流回路３０は、メインスイッチング素子２４がオンのときにはメインスイッチング素子２４を介して直流電源からコイル３２に電流が流れ、整流回路３０から第１出力回路４０又は第１サブスイッチング素子４２に電流が流れると共にコイル３２が電力を蓄える。一方、メインスイッチング素子２４がオフのときには、ダイオード３４はコイル３２が蓄えた電力を放出するときの電流の向きが順方向となるように接続されているため、コイル３２の蓄えた電力が第１出力回路４０又は第２出力回路５０に放出される。
【００２３】
第１出力回路４０は、一端が整流回路３０側に接続されると共に他端が第１出力端子２１側に接続された回路であり、第１サブスイッチング素子４２と、第１コンデンサー４４とを備えている。第１サブスイッチング素子４２は、ベース４２Ｂが制御回路６０側に接続されエミッタ４２Ｅが整流回路３０のコイル３２の他端に接続されコレクタ４２Ｃが第１出力端子２１及び第１コンデンサー４４に接続されたＮＰＮトランジスタである。この第１サブスイッチング素子４２は、整流回路３０と第１出力端子２１との間でスイッチングを行う。第１コンデンサー４４は、一端が第１サブスイッチング素子４２のコレクタ４２Ｃ及び第１出力端子２１に接続され、他端が基準電位に接続されており、第１出力端子２１に出力される電圧を平滑化する。第１コンデンサー４４の静電容量Ｃは、例えば数１０μＦ〜数１００μＦであり、１００μＦや２２０μＦとしてもよい。この第１出力回路４０は、制御回路６０からベース４２Ｂに電圧が印加されると第１サブスイッチング素子４２がオンとなり、エミッタ４２Ｅとコレクタ４２Ｃとが接続されて整流回路３０からの電力が第１出力端子２１に出力される。一方、制御回路６０からベース４２Ｂに電圧が印加されないとオフとなり、整流回路３０からの電力は第１出力端子２１に出力されない。
【００２４】
第２出力回路５０は、一端が整流回路３０側に接続されると共に他端が第２出力端子２２側に接続された回路であり、第２サブスイッチング素子５２と、第２コンデンサー５４とを備えている。第２サブスイッチング素子５２は、ベース５２Ｂが制御回路６０側に接続されエミッタ５２Ｅが整流回路３０のコイル３２の他端に接続されコレクタ５２Ｃが第２出力端子２２及び第２コンデンサー５４に接続されたＮＰＮトランジスタである。この第２サブスイッチング素子５２は、整流回路３０と第２出力端子２２との間でスイッチングを行う。第２コンデンサー５４は、一端が第２サブスイッチング素子５２のコレクタ５２Ｃ及び第２出力端子２２に接続され、他端が基準電位に接続されており、第２出力端子２２に出力される電圧を平滑化する。第２コンデンサー５４の静電容量Ｃは、例えば数１０μＦ〜数１００μＦであり、１００μＦや２２０μＦとしてもよい。この第２出力回路５０は、制御回路６０からベース５２Ｂに電圧が印加されると第２サブスイッチング素子５２がオンとなり、エミッタ５２Ｅとコレクタ５２Ｃとが接続されて整流回路３０からの電力が第２出力端子２２に出力される。一方、制御回路６０からベース５２Ｂに電圧が印加されないとオフとなり、整流回路３０からの電力は第２出力端子２２に出力されない。
【００２５】
制御回路６０は、メインスイッチング素子２４，第１サブスイッチング素子４２及び第２サブスイッチング素子５２のスイッチングを制御するＡＳＩＣ（Application Specific Integrated Circuit）として構成された回路である。この制御回路６０は、メインスイッチング素子２４のベース２４Ｂ，第１サブスイッチング素子４２のベース４２Ｂ，及び第２サブスイッチング素子５２のベース５２Ｂに接続されてこれらに制御信号を出力する。また、制御回路６０は、第１サブスイッチング素子４２と第１コンデンサー４４との接続点に接続されてこの接続点の電圧を第１出力端子２１の電圧Ｖ１として検出し、第２サブスイッチング素子５２と第２コンデンサー５４との接続点に接続されてこの接続点の電圧を第２出力端子２２の電圧Ｖ２として検出する。この制御回路６０は、制御信号をメインスイッチング素子２４に出力してメインスイッチング素子２４にオンオフを繰り返させることで、メインスイッチング素子２４のオンオフに伴って整流回路３０に電流を流し、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御することで、第１出力回路４０及び第２出力回路５０のいずれに整流回路３０から電流が流れるかを切り替えて、第１出力回路４０を流れる電流に応じて直流電源を変圧した電圧を第１出力端子２１から出力させ、第２出力回路５０を流れる電流に応じて直流電源を変圧した電圧を第２出力端子２２から出力させる機能を有する。また、制御回路６０は、検出した第１出力端子２１の電圧Ｖ１が目標値としての第１電圧範囲（例えば５Ｖ±５％の範囲）に収まり、検出した第２出力端子２２の電圧Ｖ２が目標値としての第２電圧範囲（例えば３．３Ｖ±５％の範囲）に収まるように、第１出力端子２１の電圧Ｖ１及び第２出力端子２２の電圧Ｖ２を調整するフィードバック制御を行う機能を有する。
【００２６】
次に、こうして構成された本実施形態のスイッチング装置１０の動作について説明する。図２は、スイッチング装置１０の動作の様子を示すタイムチャートである。図３は、第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図３（ａ）は、メインスイッチング素子２４がオン且つ第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図３（ｂ）は、メインスイッチング素子２４がオフ且つ第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図４は、第２サブスイッチング素子５２がオンのときの様子を示す説明図である。図４（ａ）は、メインスイッチング素子２４がオン且つ第２サブスイッチング素子５２がオンのときの様子を示す説明図である。図４（ｂ）は、メインスイッチング素子２４がオフ且つ第２サブスイッチング素子５２がオンのときの様子を示す説明図である。
【００２７】
まず、制御回路６０によるメインスイッチング素子２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２の制御の概略について説明する。制御回路６０は、ベース２４Ｂに制御信号として所定の周波数ｆ（例えば１００ｋＨｚ）のパルス信号を出力する。これにより、メインスイッチング素子２４は図２に示すようにオンとオフとを繰り返す。また、制御回路６０は、メインスイッチング素子２４のオン時間Ｔｏｎとオフ時間Ｔｏｆｆとの和であるオン時間Ｔｏｎ＋オフ時間Ｔｏｆｆの長さを周期Ｔ（＝１／ｆ）で固定とし、メインスイッチング素子２４のオン時間Ｔｏｎを変更することで、オン時間Ｔｏｎ＋オフ時間Ｔｏｆｆに対するオン時間Ｔｏｎの比であるデューティー比を変更するようになっている。なお、オン時間Ｔｏｎ＋オフ時間Ｔｏｆｆで表される期間、すなわちメインスイッチング素子２４がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの期間を切替期間と称する。それぞれの切替期間は、第１出力回路４０又は第２出力回路５０のいずれかに対応している。本実施形態では、最初の切替期間（図２の時刻ｔ２〜時刻ｔ７）が第１出力回路４０に対応し、２番目の切替期間（図２の時刻ｔ７〜時刻ｔ１２）が第２出力回路５０に対応し、以降この切替期間は第１出力回路４０及び第２出力回路５０に交互に対応する。そして、制御回路６０は、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のうち、切替期間に対応するサブスイッチング素子のみをオンとすることで、整流回路から切替期間に対応する出力回路に電流が流れるよう切り替えを行う。
【００２８】
次に、図２の時系列に沿ってスイッチング装置１０の動作の様子について具体的に説明する。まず、制御回路６０は、第１出力回路４０に対応している最初の切替期間では、第１出力回路４０の第１サブスイッチング素子４２をオンする。具体的には、メインスイッチング素子２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２がオフの状態から、時刻ｔ１において第１出力回路４０の第１サブスイッチング素子４２をオンする。続いて時刻ｔ２においてメインスイッチング素子２４をオンする。これにより、時刻ｔ２ではメインスイッチング素子２４及び第１サブスイッチング素子４２が共にオンで第２サブスイッチング素子５２がオフの状態となり、図３（ａ）に示すように直流電源から入力端子２０，メインスイッチング素子２４，整流回路３０，第１出力回路４０，第１出力端子２１の順に電流が流れる状態となる。そして、この電流に応じた電圧が第１出力端子２１に出力されると共に、第１コンデンサー４４にも電流が流れ込み電荷が蓄えられる。
【００２９】
ここで、時刻ｔ１は、メインスイッチング素子２４をオンする時刻ｔ２から時間Ｔ１（Ｔ１は正の値）だけ前の時刻である。この時間Ｔ１は、第１サブスイッチング素子４２のオフからオンへの切り替えを、切り替え対象である第１サブスイッチング素子４２がオンであっても電流が整流回路３０から第１サブスイッチング素子４２に流れ込まない期間中に行うことができるように、予め定められた値である。例えば、時刻ｔ２でメインスイッチング素子２４がオンとなるため、時刻ｔ２以降に第１サブスイッチング素子４２をオンとすると、第１サブスイッチング素子４２がオンとなった瞬間に整流回路３０（コイル３２）から電流が第１サブスイッチング素子４２に流れ込む。これにより、第１サブスイッチング素子４２においてスイッチングロスが生じる。そこで、時刻ｔ２より時間Ｔ１だけ前の時刻に第１サブスイッチング素子４２をオンすることで、このスイッチングロスが生じるのを防止しているのである。時間Ｔ１は、例えば第１サブスイッチング素子４２のターンオン時間などを考慮して、時刻ｔ２より前に第１サブスイッチング素子４２がオンの状態となるように例えば実験により定めることができる。
【００３０】
次に、制御回路６０は、時刻ｔ２からオン時間Ｔｏｎが経過した時刻ｔ３においてメインスイッチング素子２４をオフとする。このため、時刻ｔ２〜時刻ｔ３の間は、メインスイッチング素子２４及び第１サブスイッチング素子４２がオンの状態となる。これにより、時刻ｔ２〜時刻ｔ３の間はコイル３２を流れる電流は徐々に増加していく。また、コイル３２を流れる電流に応じた電圧が第１出力端子２１に出力されると共に、第１コンデンサー４４にも電流が流れ込み電荷が蓄えられる。
【００３１】
時刻ｔ３において制御回路６０がメインスイッチング素子２４をオフすると、図３（ｂ）に示すように、メインスイッチング素子２４及び第２サブスイッチング素子５２がオフ且つ第１サブスイッチング素子４２がオンの状態となる。この状態では、メインスイッチング素子２４がオフであるため入力端子２０から整流回路３０へは電流が流れ込まない。そして、コイル３２は電流を流し続けようとして電気エネルギーを放出しようとするため、図３（ｂ）に示すように基準電位からダイオード３４，コイル３２，第１出力回路４０，第１出力端子２１の順に電流が流れる。また、第１コンデンサー４４からも電荷が放出されて第１出力端子２１に電流が流れる。そして、これらの電流に応じた電圧が第１出力端子２１に出力される。このとき、コイル３２は電気エネルギーを放出するため、図２に示すように時刻ｔ３からコイル３２を流れる電流は徐々に減少していき、時刻ｔ４でゼロとなる。そのため、時刻ｔ４を過ぎると、図３（ｂ）に示したコイル３２を流れる電流はなくなり、第１出力端子２１に流れるのは第１コンデンサー４４からの電流のみとなる。なお、第１コンデンサー４４からの電流も徐々に減少していくため、時刻ｔ３から次にメインスイッチング素子２４及び第１サブスイッチング素子４２が共にオンとなる時刻ｔ１２までの期間では、第１出力端子２１に流れる電流は徐々に減少していく。
【００３２】
次に、制御回路６０は、時刻ｔ５において第１サブスイッチング素子４２をオフする。ここで、時刻ｔ５は、次にメインスイッチング素子２４をオンする時刻ｔ７から時間Ｔ２（Ｔ２は正の値）だけ前の時刻である。この時間Ｔ２は、第１サブスイッチング素子４２のオンからオフへの切り替えを、切り替え対象である第１サブスイッチング素子４２がオンであっても電流が整流回路３０から第１サブスイッチング素子４２に流れ込まない期間中に行うことができるように、予め定められた値である。上述したように時刻ｔ４以降はコイル３２を流れる電流がないため、次にメインスイッチング素子２４がオンとなるまでの時刻ｔ４〜時刻ｔ７の間は、第１サブスイッチング素子４２がオンであっても整流回路３０から第１サブスイッチング素子４２には電流が流れ込まない。そこで、この時刻ｔ４〜ｔ７の期間中に第１サブスイッチング素子４２をオフするように、時間Ｔ２が定められている。こうすることで、第１サブスイッチング素子４２をオフする時のスイッチングロスが無くなる。時間Ｔ２は、例えば、時刻ｔ３から時刻ｔ４までの時間を予め実験により求めておき、時刻ｔ５が時刻ｔ４より後になるように定めることができる。また、時間Ｔ２は、第１サブスイッチング素子４２のターンオフ時間などを考慮して、時刻ｔ７より前に第１サブスイッチング素子４２がオフの状態となるように定めることができる。
【００３３】
次に、制御回路６０は、第２出力回路５０に対応している次の切替期間（時刻ｔ７〜時刻ｔ１２）では、第２出力回路５０の第２サブスイッチング素子５２をオンする。具体的には、時刻ｔ６において第２出力回路５０の第２サブスイッチング素子５２をオンし、時刻ｔ３からオフ時間Ｔｏｆｆ経過後の時刻ｔ７においてメインスイッチング素子２４をオンする。これにより、時刻ｔ７ではメインスイッチング素子２４及び第２サブスイッチング素子５２が共にオンで第１サブスイッチング素子４２がオフの状態となり、図４（ａ）に示すように直流電源から入力端子２０，メインスイッチング素子２４，整流回路３０，第２出力回路５０，第２出力端子２２の順に電流が流れる状態となる。そして、この電流に応じた電圧が第２出力端子２２に出力されると共に、第２コンデンサー５４にも電流が流れ込み電荷が蓄えられる。
【００３４】
ここで、時刻ｔ６は、メインスイッチング素子２４をオンする時刻ｔ７から時間Ｔ３（Ｔ３は正の値）だけ前の時刻である。この時間Ｔ３は、第２サブスイッチング素子５２のオフからオンへの切り替えを、切り替え対象である第２サブスイッチング素子５２がオンであっても電流が整流回路３０から第２サブスイッチング素子５２に流れ込まない期間中に行うことができるように、予め定められた値である。これにより、時刻ｔ１における第１サブスイッチング素子４２のオンと同様に、第２サブスイッチング素子５２をオンするときにスイッチングロスが生じるのを防止している。時間Ｔ３は、本実施形態では時間Ｔ１と同じ値とした。なお、時刻ｔ５と時刻ｔ６との順序が逆になることがないよう、すなわち、第１サブスイッチング素子４２がオフしたあとで第２サブスイッチング素子５２をオンするよう、時間Ｔ３は時間Ｔ２よりも小さい値に設定されている。
【００３５】
続いて、制御回路６０は、時刻ｔ７からオン時間Ｔｏｎが経過した時刻ｔ８においてメインスイッチング素子２４をオフとする。このため、時刻ｔ７〜時刻ｔ８の間は、メインスイッチング素子２４及び第２サブスイッチング素子５２がオンの状態となる。これにより、時刻ｔ７〜時刻ｔ８の間はコイル３２を流れる電流は徐々に増加していく。また、コイル３２を流れる電流に応じた電圧が第２出力端子２２に出力されると共に、第２コンデンサー５４にも電流が流れ込み電荷が蓄えられる。
【００３６】
時刻ｔ８において制御回路６０がメインスイッチング素子２４をオフすると、図４（ｂ）に示すように、メインスイッチング素子２４及び第１サブスイッチング素子４２がオフ且つ第２サブスイッチング素子５２がオンの状態となる。この状態では、メインスイッチング素子２４がオフであるため入力端子２０から整流回路３０へは電流が流れ込まない。そして、コイル３２は電流を流し続けようとして電気エネルギーを放出しようとするため、図４（ｂ）に示すように基準電位からダイオード３４，コイル３２，第２出力回路５０，第２出力端子２２の順に電流が流れる。また、第２コンデンサー５４からも電荷が放出されて第２出力端子２２に電流が流れる。そして、これらの電流に応じた電圧が第２出力端子２２に出力される。このとき、コイル３２は電気エネルギーを放出するため、図２に示すように時刻ｔ８からコイル３２を流れる電流は徐々に減少していき、時刻ｔ９でゼロとなる。そのため、時刻ｔ９を過ぎると、図４（ｂ）に示したコイル３２を流れる電流はなくなり、第２出力端子２２に流れるのは第２コンデンサー５４からの電流のみとなる。なお、第２コンデンサー５４からの電流も徐々に減少していくため、時刻ｔ８から次にメインスイッチング素子２４及び第２サブスイッチング素子５２が共にオンとなる時刻ｔ１７までの期間では、第２出力端子２２に流れる電流は徐々に減少していく。
【００３７】
続いて、制御回路６０は、時刻ｔ１０において第２サブスイッチング素子５２をオフする。ここで、時刻ｔ１０は、次にメインスイッチング素子２４をオンする時刻ｔ１２から時間Ｔ４（Ｔ４は正の値）だけ前の時刻である。この時間Ｔ４は、第２サブスイッチング素子５２のオンからオフへの切り替えを、切り替え対象である第２サブスイッチング素子５２がオンであっても電流が整流回路３０から第２サブスイッチング素子５２に流れ込まない期間中に行うことができるように、予め定められた値である。上述したように時刻ｔ９以降はコイル３２を流れる電流がないため、次にメインスイッチング素子２４がオンとなるまでの時刻ｔ９〜時刻ｔ１２の間は、第２サブスイッチング素子５２がオンであっても整流回路３０から第２サブスイッチング素子５２には電流が流れ込まない。そこで、この時刻ｔ９〜ｔ１２の期間中に第２サブスイッチング素子５２をオフするように、時間Ｔ４が定められている。こうすることで、第２サブスイッチング素子５２をオフする時のスイッチングロスが無くなる。時間Ｔ４は、例えば、時刻ｔ８から時刻ｔ９までの時間を予め実験により求めておき、時刻ｔ１０が時刻ｔ９より後になるように定めることができる。本実施形態では、時間Ｔ４は時間Ｔ２と同じ値とした。
【００３８】
次に、制御回路６０は、第１出力回路４０に対応している次の切替期間（時刻ｔ１２〜時刻ｔ１７）では、第１出力回路４０の第１サブスイッチング素子４２をオンする。具体的には、時刻ｔ１１において第１出力回路４０の第１サブスイッチング素子４２をオンし、時刻ｔ１２においてメインスイッチング素子２４をオンする。これにより、時刻ｔ７では上述した時刻ｔ２と同様の状態となる。なお、時刻ｔ１１は、時刻ｔ１と同様、メインスイッチング素子２４をオンする時刻ｔ１２から時間Ｔ１だけ前の時刻である。なお、時刻ｔ１０と時刻ｔ１１との順序が逆になることがないよう、すなわち、第２サブスイッチング素子５２がオフしたあとで第１サブスイッチング素子４２をオンするよう、時間Ｔ１は、時間Ｔ４よりも小さい値に設定されている。
【００３９】
以降は、切替期間に対応するサブスイッチング素子に応じて、制御回路６０は上述した処理と同様の処理を行う。例えば、時刻ｔ１２〜時刻ｔ１７までの切替期間は第１サブスイッチング素子４２に対応しているため、制御回路６０は時刻ｔ１１〜ｔ１７において時刻ｔ１〜ｔ７と同様にしてメインスイッチング素子２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のオンオフを制御する。また、時刻ｔ１７〜時刻ｔ２２までの切替期間は第２サブスイッチング素子５２に対応しているため、制御回路６０は時刻ｔ１６〜ｔ２２において時刻ｔ６〜ｔ１２と同様にしてメインスイッチング素子２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のオンオフを制御する。
【００４０】
ここで、電圧Ｖ１，Ｖ２の変動範囲について説明する。時刻ｔ２〜時刻ｔ３や時刻ｔ１２〜時刻ｔ１３の期間では第１出力端子２１に流れる電流が徐々に増加するため、これに応じて電圧Ｖ１が上昇していく。時刻ｔ３〜時刻ｔ１２や時刻ｔ１３〜時刻ｔ２２では第１出力端子２１に流れる電流が徐々に減少するため、これに応じて電圧Ｖ１が下降していく。また、時刻ｔ７〜時刻ｔ８や時刻ｔ１７〜時刻ｔ１８の期間では第２出力端子２２に流れる電流が徐々に増加するため、これに応じて電圧Ｖ２が上昇していく。時刻ｔ８〜時刻ｔ１７や時刻ｔ１８から次にメインスイッチング素子２４及び第２サブスイッチング素子５２が共にオンとなる時刻までの期間では第２出力端子２２に流れる電流が徐々に減少するため、これに応じて電圧Ｖ２が下降していく。このように、電圧Ｖ１，Ｖ２はそれぞれ上昇と下降とを繰り返す。制御回路６０は、上述したデューティ比を調整するフィードバック制御を行うことで、このような上昇及び下降による電圧Ｖ１，Ｖ２の変動範囲がそれぞれ第１電圧範囲，第２電圧範囲に収まるようにしている。例えば、制御回路６０は時刻ｔ２より前の所定タイミングで第１出力端子２１の電圧Ｖ１を検出し、検出した電圧Ｖ１が第１電圧範囲に収まるように、フィードバック制御により時刻ｔ２から時刻ｔ３までのメインスイッチング素子２４のオン時間Ｔｏｎの長さすなわちデューティ比を設定する。具体的には、検出した電圧Ｖ１が所定の高電圧領域に含まれるときにはオン時間Ｔｏｎを短くしてデューティー比を低くし、検出した電圧Ｖ１が所定の低電圧領域に含まれる場合には、メインスイッチング素子２４のオン時間Ｔｏｎを長くしてデューティー比を高くする。ここで、所定の高電圧領域は、例えば第１電圧範囲のうち５Ｖ以上５Ｖ＋５％以下の間で予め定められた閾値以上の領域としてもよい。また、所定の低電圧領域は、例えば第１電圧範囲のうち５Ｖ−５％以上５Ｖ以下の間で予め定められた閾値以下の領域としてもよい。電圧Ｖ２についても同様にフィードバック制御を行う。例えば、時刻ｔ７より前の所定タイミングで第２出力端子２２の電圧Ｖ２を検出し、検出した電圧Ｖ２が第２電圧範囲に収まるように、フィードバック制御により時刻ｔ７から時刻ｔ８までのオン時間Ｔｏｎの長さすなわちデューティ比を設定する。
【００４１】
このように、本実施形態のスイッチング装置１０では、制御回路６０がメインスイッチング素子２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２を制御することで、第１出力端子２１と第２出力端子２２とに対して整流回路３０のコイル３２を共用としつつ、第１出力端子及び第２出力端子から出力させる電圧Ｖ１，Ｖ２をそれぞれ異なる値になるよう制御するのである。
【００４２】
以上説明した本実施形態のスイッチング装置１０によれば、メインスイッチング素子２４のオンオフに伴って整流回路３０に電流が流れ、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のうちオンである方に整流回路３０から電流が流れる。そして、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御して第１出力回路４０及び第２出力回路４０のいずれに整流回路から電流が流れるかを切り替えることで、第１出力回路４０を流れる電流に応じて直流電源を変圧した電圧が第１出力端子２１から出力され、第２出力回路５０を流れる電流に応じて直流電源を変圧した電圧が第２出力端子２２から出力される。したがって、１つの整流回路３０を共用することにより、出力端子の数よりもコイルの数を少なくすることができる。コイル３２は、メインスイッチング素子２４やダイオード３４などの半導体素子に比して素子のサイズが大きいが、出力端子の数よりもコイルの数を少なくすることで、スイッチング装置１０全体をより小型化することができる。
【００４３】
また、スイッチング装置において出力端子の数よりもコイルの数を少なくするに際して、制御回路６０がメインスイッチング素子２４，第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御することで、第１出力端子２１及び第２出力端子２２から出力させる電圧を制御することができる。
【００４４】
さらに、制御回路６０は、第１サブスイッチング素子４２及び前記第２サブスイッチング素子５２のオフからオンへの切り替えや、第１サブスイッチング素子４２及び前記第２サブスイッチング素子５２のオンからオフへの切り替えを、切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路からサブスイッチング素子に流れ込まない所定の期間中に行う。このため、サブスイッチング素子を切り替える際にスイッチングロスが生じるのを防止できる。また、サブスイッチング素子を消費電力のより小さいものとすることができる。
【００４５】
さらにまた、制御回路６０は、メインスイッチング素子２４がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの切替期間毎に、切替期間が第１出力回路４０又は第２出力回路５０に対応し、第１サブスイッチング素子４２及び第２サブスイッチング素子４４のうち切替期間に対応する出力回路のサブスイッチング素子のみをオンとすることで、整流回路３０から切替期間に対応する出力回路に電流が流れるよう切り替える。このため、第１出力回路４０及び第２出力回路５０のいずれに整流回路３０から電流が流れるかの切り替えを簡易な処理で行うことができる。
【００４６】
そしてまた、制御回路６０は、切替期間におけるメインスイッチング素子２４のオンオフのデューティー比を制御することにより、切替期間に対応する出力回路に流れる電流を調整して、切替期間に対応する出力回路に接続された出力端子から出力される電圧を調整する。このため、メインスイッチング素子２４のオンオフのデューティー比を制御するという簡易な処理で第１出力端子２１や第２出力端子２２から出力される電圧Ｖ１，Ｖ２を調整することができる。
【００４７】
そしてまた、制御回路６０は、検出した第１出力端子２１の電圧Ｖ１が所定の第１電圧範囲に収まり、検出した第２出力端子２２の電圧Ｖ２が所定の第２電圧範囲に収まるように、メインスイッチング素子２４のオンオフのデューティー比を制御して第１出力端子２１の電圧Ｖ１及び第２出力端子の電圧Ｖ２を調整するフィードバック制御を行う。このため、第１出力端子２１や第２出力端子２２の電圧Ｖ１，Ｖ２をより適切に調整することができる。
【００４８】
［第２実施形態］
図５は、第２実施形態であるスイッチング装置１１０の構成の概略を示す構成図である。なお、第２実施形態のスイッチング装置１１０のうち、スイッチング装置１０と同様の構成要素については、スイッチング装置１０の構成要素と同じ符号を付してその説明を省略する。
【００４９】
本実施形態のスイッチング装置１１０は、入力端子２０と、第１出力端子２１と、第２出力端子２２と、メインスイッチング素子１２４と、整流回路１３０と、第１出力回路４０と、第２出力回路５０と、制御回路６０とを備えている。このスイッチング装置１１０は、直流電源を昇圧した電圧を第１出力端子２１及び第２出力端子２２からそれぞれ出力するステップアップコンバーターとして構成されている。
【００５０】
入力端子２０は、図示しない所定の電圧（例えば２０Ｖ）の直流電源に接続されており、直流電源から電力が入力される端子である。第１出力端子２１は、入力端子２０に接続された直流電源を昇圧した電圧Ｖ３（例えば３０Ｖ）が出力される端子である。第２出力端子２２は、入力端子２０に接続された直流電源を昇圧した電圧Ｖ４（例えば２５Ｖ）が出力される端子である。
【００５１】
メインスイッチング素子１２４は、入力端子２０を介して直流電源から入力した電力をスイッチング可能な素子であり、一端が整流回路１３０のコイル１３２及びダイオード１３４に接続され他端が基準電位となっている。より具体的には、メインスイッチング素子１２４は、ベース１２４Ｂが制御回路６０側に接続されエミッタ１２４Ｅが整流回路１３０のコイル１３２及びダイオード１３４に接続されコレクタ１２４Ｃが基準電位であるＮＰＮトランジスタである。このメインスイッチング素子１２４は、制御回路６０からベース１２４Ｂに電圧が印加されるとオンとなり、エミッタ１２４Ｅとコレクタ１２４Ｃとが導通して入力端子２０及びコイル１３２を介して入力される電力が基準電位に出力される。一方、制御回路６０からベース１２４Ｂに電圧が印加されないとオフとなり、入力端子２０及びコイル１３２からの電力は基準電位にに出力されない。
【００５２】
整流回路１３０は、入力端子２０，メインスイッチング素子１２４，第１出力回路４０及び第２出力回路５０に接続された回路であり、コイル１３２と、ダイオード１３４とを備えている。コイル１３２は、一端が入力端子２０に接続されると共に他端がダイオード１３４及びメインスイッチング素子のエミッタ１２４Ｅに接続されている。このコイル１３２は、メインスイッチング素子１２４やダイオード１３４などの半導体素子に比して素子のサイズが大きい。ダイオード１３４は、一端がコイル１３２及びメインスイッチング素子１２４のエミッタ１２４Ｅに接続されると共に他端が第１出力回路４０及び第２出力回路５０に接続され一端側から他端側へ向かう方向が順方向となっている。この整流回路１３０は、メインスイッチング素子１２４がオンのときには直流電源からコイル１３２を介してメインスイッチング素子１２４に電流が流れると共にコイル１３２が電力を蓄える。一方、メインスイッチング素子１２４がオフのときには、直流電源からコイル１３２及びダイオード１３４を介して第１出力回路４０又は第２出力回路５０に電流が流れる。また、ダイオード１３４はコイル１３２が蓄えた電力を放出するときの電流の向きが順方向となるように接続されているため、コイル１３２の蓄えた電力もダイオード１３４を介して第１出力回路４０又は第２出力回路５０に放出される。
【００５３】
第１出力回路４０は、第１サブスイッチング素子４２と第１コンデンサー４４とを備えている。第１サブスイッチング素子４２は、エミッタ４２Ｅが整流回路１３０のダイオード１３４に接続されている。
【００５４】
第２出力回路５０は、第２サブスイッチング素子５２と第２コンデンサー５４とを備えている。第２サブスイッチング素子５２は、エミッタ５２Ｅが整流回路１３０のダイオード１３４に接続されている。
【００５５】
制御回路６０は、メインスイッチング素子１２４，第１サブスイッチング素子４２及び第２サブスイッチング素子５２のスイッチングを制御するＡＳＩＣ（Application Specific Integrated Circuit）として構成された回路である。この制御回路６０は、メインスイッチング素子１２４のベース１２４Ｂ，第１サブスイッチング素子４２のベース４２Ｂ，及び第２サブスイッチング素子５２のベース５２Ｂに接続されてこれらに制御信号を出力する。また、制御回路６０は、第１サブスイッチング素子４２と第１コンデンサー４４との接続点に接続されてこの接続点の電圧を第１出力端子２１の電圧Ｖ３として検出し、第２サブスイッチング素子５２と第２コンデンサー５４との接続点に接続されてこの接続点の電圧を第２出力端子２２の電圧Ｖ４として検出する。この制御回路６０は、制御信号をメインスイッチング素子１２４に出力してメインスイッチング素子１２４にオンオフを繰り返させることで、メインスイッチング素子１２４のオンオフに伴って整流回路１３０に電流を流し、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御することで、第１出力回路４０及び第２出力回路５０のいずれに整流回路１３０から電流が流れるかを切り替えて、第１出力回路４０を流れる電流に応じて直流電源を変圧した電圧を第１出力端子２１から出力させ、第２出力回路５０を流れる電流に応じて直流電源を変圧した電圧を第２出力端子２２から出力させる機能を有する。また、制御回路６０は、検出した第１出力端子２１の電圧Ｖ３が目標値としての第３電圧範囲（例えば３０Ｖ±５％の範囲）に収まり、検出した第２出力端子２２の電圧Ｖ４が目標値としての第４電圧範囲（例えば２５Ｖ±５％の範囲）に収まるように、第１出力端子２１の電圧Ｖ３及び第２出力端子２２の電圧Ｖ４を調整するフィードバック制御を行う機能を有する。
【００５６】
次に、こうして構成された本実施形態のスイッチング装置１１０の動作について説明する。図６は、スイッチング装置１１０の動作の様子を示すタイムチャートである。図７は、第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図７（ａ）は、メインスイッチング素子１２４がオン且つ第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図７（ｂ）は、メインスイッチング素子１２４がオフ且つ第１サブスイッチング素子４２がオンのときの様子を示す説明図である。図８は、メインスイッチング素子１２４がオフ且つ第２サブスイッチング素子５２がオンのときの様子を示す説明図である。なお、制御回路６０は、第１実施形態と同様に、ベース１２４Ｂに所定の周波数ｆ（例えば１００ｋＨｚ）のパルス信号を出力することでメインスイッチング素子１２４にオンとオフとを繰り返させる。また、メインスイッチング素子１２４がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの期間を切替期間として、最初の切替期間（図６の時刻ｔ１〜時刻ｔ４）が第１出力回路４０に対応し、２番目の切替期間（図６の時刻ｔ４〜時刻ｔ８）が第２出力回路５０に対応し、以降この切替期間が第１出力回路４０及び第２出力回路５０に交互に対応している。
【００５７】
図６の時系列に沿ってスイッチング装置１１０の動作の様子について具体的に説明する。まず、制御回路６０は、メインスイッチング素子１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２がオフの状態から、時刻ｔ１においてメインスイッチング素子１２４をオンする。これにより、図７（ａ）に示すように直流電源から入力端子２０，メインスイッチング素子１２４を通って基準電位に電流が流れ込む。このとき、コイル１３２は電気エネルギーを蓄えるため、図６に示すように時刻ｔ１からコイル１３２を流れる電流は徐々に増加していく。
【００５８】
次に、制御回路６０は、第１出力回路４０に対応している最初の切替期間では、時刻ｔ２において第１出力回路４０の第１サブスイッチング素子４２をオンする。また、時刻ｔ１からオン時間Ｔｏｎが経過した時刻ｔ３においてメインスイッチング素子１２４をオフとする。なお、制御回路６０は、例えば時刻ｔ２より前の所定タイミングで第１出力端子２１の電圧Ｖ３を検出し、検出した電圧Ｖ３が第３電圧範囲に収まるように、フィードバック制御により時刻ｔ１から時刻ｔ３までのオン時間Ｔｏｎの長さすなわちデューティ比を設定する。また、時刻ｔ２は、メインスイッチング素子１２４をオフする時刻ｔ３から時間Ｔ５（Ｔ５は正の値）だけ前の時刻である。この時間Ｔ５は、第１サブスイッチング素子４２のオンからオフへの切り替えを、切り替え対象である第１サブスイッチング素子４２がオンであっても電流が整流回路１３０から第１サブスイッチング素子４２に流れ込まない期間中に行うことができるように、予め定められた値である。メインスイッチング素子１２４がオンとなっている間は、エミッタ１２４Ｅが基準電位と導通するため、第１サブスイッチング素子４２がオンであっても整流回路１３０から第１出力回路４０には電流が流れない。そこで、メインスイッチング素子１２４がオフとなる時刻ｔ３より時間Ｔ５だけ前の時刻に第１サブスイッチング素子４２をオンすることで、第１サブスイッチング素子４２でスイッチングロスが生じるのを防止しているのである。時間Ｔ５は、例えば第１サブスイッチング素子４２のターンオン時間などを考慮して、時刻ｔ３より前に第１サブスイッチング素子４２がオンの状態となるように例えば実験により定めることができる。
【００５９】
時刻ｔ２で第１サブスイッチング素子４２がオンとなり、時刻ｔ３でメインスイッチング素子１２４がオフの状態となると、図７（ｂ）に示すように直流電源から入力端子２０，整流回路１３０，第１出力回路４０，第１出力端子２１の順に電流が流れる状態となる。また、時刻ｔ１〜ｔ３の間にコイル１３２が蓄えた電力もダイオード１３４を介して第１出力回路４０に放出され、これによっても第１出力端子２１に電流が流れる。そして、これらの電流の和に応じた電圧が第１出力端子２１に出力される。また、第１コンデンサー４４にも電流が流れ込み電荷が蓄えられる。そして、コイル１３２が電気エネルギーを放出するため、コイル１３２を流れる電流は、図６に示すように時刻ｔ３から徐々に減少していく。
【００６０】
次に、制御回路６０は、時刻ｔ３からオフ時間Ｔｏｆｆ経過後の時刻ｔ４においてメインスイッチング素子１２４をオンし、時刻ｔ５において第１サブスイッチング素子４２をオフする。そして、第２出力回路５０に対応している次の切替期間（時刻ｔ４〜ｔ８）で、時刻ｔ６において第２出力回路５０の第２サブスイッチング素子５２をオンし、時刻ｔ４からオン時間Ｔｏｎが経過した時刻ｔ７においてメインスイッチング素子１２４をオフとする。時刻ｔ４においてメインスイッチング素子１２４がオンとなることで、時刻ｔ４〜時刻ｔ７の間は、スイッチング装置１１０は図７（ａ）に示した状態となり、整流回路１３０から第１出力回路４０や第２出力回路５０には電流が流れ込まない状態となる。この状態では、第１コンデンサー４４から電荷が放出されて第１出力端子２１に電流が流れ、この電流に応じた電圧が第１出力端子２１に出力される。
【００６１】
ここで、時刻ｔ５は、メインスイッチング素子１２４をオフする時刻ｔ７から時間Ｔ６（Ｔ６は正の値）だけ前の時刻である。また、時刻ｔ６は、メインスイッチング素子１２４をオフする時刻ｔ７から時間Ｔ７（Ｔ７は正の値）だけ前の時刻である。時間Ｔ６は、第１サブスイッチング素子４２のオンからオフへの切り替えを、切り替え対象である第１サブスイッチング素子４２がオンであっても電流が整流回路１３０から第１サブスイッチング素子４２に流れ込まない期間中に行うことができるように、予め定められた値である。時間Ｔ７は、第２サブスイッチング素子５２のオフからオンへの切り替えを、切り替え対象である第２サブスイッチング素子５２がオンであっても電流が整流回路１３０から第２サブスイッチング素子５２に流れ込まない期間中に行うことができるように、予め定められた値である。上述したようにメインスイッチング素子１２４がオンの間は図７（ａ）に示した状態となり、第１サブスイッチング素子４２や第２サブスイッチング素子５２がオンであっても電流が整流回路１３０から第１サブスイッチング素子４２や第２サブスイッチング素子５２に流れ込まない。そこで、メインスイッチング素子１２４がオンとなる時刻ｔ４からオフとなる時刻ｔ７までの間に第１サブスイッチング素子４２及び第２サブスイッチング素子５２のスイッチングを行うように時間Ｔ６，Ｔ７を定めることで、第１サブスイッチング素子４２でスイッチングロスが生じるのを防止しているのである。なお、本実施形態では、第１出力端子２１の第３電圧範囲と第２出力端子２２の第４電圧範囲とが異なるため、図６に示すように時間Ｔ６＞時間Ｔ７として、第１サブスイッチング素子４２と第２サブスイッチング素子５２とが同時にオンとなることがないようにしている。時間Ｔ６は、例えば第１サブスイッチング素子４２のターンオフ時間などを考慮して、第１サブスイッチング素子４２がオンの状態となるのが時刻ｔ６より前のタイミングとなるように例えば実験により定めることができる。また、時間Ｔ７は時間Ｔ５と同じ値とした。
【００６２】
時刻ｔ６で第２サブスイッチング素子５２がオンとなり、時刻ｔ７でメインスイッチング素子１２４がオフの状態となると、図８に示すように直流電源から入力端子２０，整流回路１３０，第２出力回路５０，第２出力端子２２の順に電流が流れる状態となる。また、時刻ｔ４〜ｔ７の間にコイル１３２が蓄えた電力もダイオード１３４を介して第２出力回路５０に放出され、これによっても第２出力端子２２に電流が流れる。そして、これらの電流の和に応じた電圧が第２出力端子２２に出力される。また、第２コンデンサー５４にも電流が流れ込み電荷が蓄えられる。そして、コイル１３２が電気エネルギーを放出するため、コイル１３２を流れる電流は、図６に示すように時刻ｔ７から徐々に減少していく。
【００６３】
続いて、制御回路６０は、時刻ｔ７からオフ時間Ｔｏｆｆ経過後の時刻ｔ８においてメインスイッチング素子１２４をオンし、時刻ｔ９において第２サブスイッチング素子５２をオフする。ここで、時刻ｔ９は、次にメインスイッチング素子１２４をオフする時刻ｔ１１から時間Ｔ８（Ｔ８は正の値）だけ前の時刻である。時間Ｔ８は、第２サブスイッチング素子５２のオンからオフへの切り替えを、切り替え対象である第２サブスイッチング素子５２がオンであっても電流が整流回路１３０から第２サブスイッチング素子５２に流れ込まない期間中に行うことができるように、予め定められた値である。メインスイッチング素子１２４がオンとなる時刻ｔ８からオフとなる時刻ｔ１１までの間は図７（ａ）に示した状態となり、上述したように整流回路１３０から第２サブスイッチング素子５２には電流が流れ込まない。そこで、この期間に第１サブスイッチング素子４２及び第２サブスイッチング素子５２のスイッチングを行うように時間Ｔ８を定めることで、第２サブスイッチング素子５２でスイッチングロスが生じるのを防止しているのである。なお、本実施形態では、時間Ｔ６＞時間Ｔ７としたのと同様の理由により、時間Ｔ８＞時間Ｔ５としている。また、時間Ｔ７は時間Ｔ５と同じ値とした。
【００６４】
以降は、切替期間に対応するサブスイッチング素子に応じて、制御回路６０は上述した処理と同様の処理を行う。例えば、時刻ｔ８〜時刻ｔ１２までの切替期間は第１サブスイッチング素子４２に対応しているため、制御回路６０は時刻ｔ８〜ｔ１３において時刻ｔ１〜時刻ｔ５と同様にしてメインスイッチング素子１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のオンオフを制御する。また、時刻ｔ１２〜時刻ｔ１６までの切替期間は第２サブスイッチング素子５２に対応しているため、制御回路６０は時刻ｔ１２〜ｔ１７において時刻ｔ４〜ｔ９と同様にしてメインスイッチング素子１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のオンオフを制御する。
【００６５】
ここで、電圧Ｖ３，Ｖ４の変動範囲について説明する。時刻ｔ１〜時刻ｔ３の期間では、第１出力端子２１には電流が流れず、時刻ｔ３以降は第１出力端子２１に電流が流れるため、これに応じた電圧Ｖ３が生じる。また、時刻ｔ３で電流が流れ始めるため、これに応じて電圧Ｖ３が上昇し、時刻ｔ３〜時刻ｔ４の期間でコイル１３２からの電気エネルギーが徐々に減少するため、これに応じて電圧Ｖ３が下降していく。時刻ｔ４〜時刻ｔ１１の期間では、第１コンデンサー４４から放出される電荷による電流が徐々に減少するため、これに応じて電圧Ｖ３がさらに下降していく。そして、時刻ｔ１１で再び直流電源及びコイル１３２からの電流が第１出力端子２１に流れるため、これに応じて電圧Ｖ３が上昇し、時刻ｔ１１〜時刻ｔ１９は時刻ｔ３〜時刻ｔ１１と同様に電圧Ｖ３が下降する。また、時刻ｔ１〜時刻ｔ７の期間では、第２出力端子２２には電流が流れず、時刻ｔ７以降は第２出力端子２２に電流が流れるため、これに応じた電圧Ｖ４が生じる。また、時刻ｔ７で電流が流れ始めるため、これに応じて電圧Ｖ４が上昇し、時刻ｔ７〜時刻ｔ８の期間でコイル１３２からの電気エネルギーが徐々に減少するため、これに応じて電圧Ｖ４が下降していく。時刻ｔ８〜時刻ｔ１５の期間では、第２コンデンサー５４から放出される電荷による電流が徐々に減少するため、これに応じて電圧Ｖ４がさらに下降していく。そして、時刻ｔ１５で再び直流電源及びコイル１３２からの電流が第２出力端子２２に流れるため、これに応じて電圧Ｖ４が上昇し、時刻ｔ１５から次に第１出力回路４０に対応する来切替期間においてメインスイッチング素子１２４がオフする時刻までは、時刻ｔ７〜時刻ｔ１５と同様に電圧Ｖ４が下降する。このように、電圧Ｖ３，Ｖ４はそれぞれ上昇と下降とを繰り返す。制御回路６０は、上述したデューティ比を調整するフィードバック制御を行うことで、このような上昇及び下降による電圧Ｖ３，Ｖ４の変動範囲がそれぞれ第３電圧範囲，第４電圧範囲に収まるようにしている。例えば、制御回路６０は、時刻ｔ１より前の所定タイミングで第１出力端子２１の電圧Ｖ３を検出し、検出した電圧Ｖ３が第３電圧範囲に収まるように、フィードバック制御により時刻ｔ１から時刻ｔ３までのオン時間Ｔｏｎの長さすなわちデューティ比を設定する。また、制御回路６０は、時刻ｔ４より前の所定タイミングで第２出力端子２２の電圧Ｖ４を検出し、検出した電圧Ｖ４が第４電圧範囲に収まるように、フィードバック制御により時刻ｔ４から時刻ｔ７までのオン時間Ｔｏｎの長さすなわちデューティ比を設定する。
【００６６】
このように、本実施形態のスイッチング装置１１０では、制御回路６０がメインスイッチング素子１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２を制御することで、第１出力端子２１と第２出力端子２２とに対して整流回路１３０のコイル１３２を共用としつつ、第１出力端子２１及び第２出力端子２２から出力させる電圧Ｖ３，Ｖ４をそれぞれ異なる値になるよう制御するのである。
【００６７】
以上説明した本実施形態のスイッチング装置１１０によれば、メインスイッチング素子１２４のオンオフに伴って整流回路１３０に電流が流れ、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のうちオンである方に整流回路１３０から電流が流れる。そして、第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御して第１出力回路４０及び第２出力回路４０のいずれに整流回路から電流が流れるかを切り替えることで、第１出力回路４０を流れる電流に応じて直流電源を変圧した電圧が第１出力端子２１から出力され、第２出力回路５０を流れる電流に応じて直流電源を変圧した電圧が第２出力端子２２から出力される。したがって、１つの整流回路１３０を共用することにより、出力端子の数よりもコイルの数を少なくすることができる。コイル１３２は、メインスイッチング素子１２４やダイオード１３４などの半導体素子に比して素子のサイズが大きいが、出力端子の数よりもコイルの数を少なくすることで、スイッチング装置１１０全体をより小型化することができる。
【００６８】
また、スイッチング装置において出力端子の数よりもコイルの数を少なくするに際して、制御回路６０がメインスイッチング素子１２４，第１サブスイッチング素子４２及び第２サブスイッチング素子５２のオンオフを制御することで、第１出力端子２１及び第２出力端子２２から出力させる電圧を制御することができる。
【００６９】
さらに、制御回路６０は、第１サブスイッチング素子４２及び前記第２サブスイッチング素子５２のオフからオンへの切り替えや、第１サブスイッチング素子４２及び前記第２サブスイッチング素子５２のオンからオフへの切り替えを、切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路からサブスイッチング素子に流れ込まない所定の期間中に行う。このため、サブスイッチング素子を切り替える際にスイッチングロスが生じるのを防止できる。また、サブスイッチング素子を消費電力のより小さいものとすることができる。
【００７０】
さらにまた、制御回路６０は、メインスイッチング素子１２４がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの切替期間毎に、切替期間が第１出力回路４０又は第２出力回路５０に対応し、第１サブスイッチング素子４２及び第２サブスイッチング素子４４のうち切替期間に対応する出力回路のサブスイッチング素子のみをオンとすることで、整流回路１３０から切替期間に対応する出力回路に電流が流れるよう切り替える。このため、第１出力回路４０及び第２出力回路５０のいずれに整流回路１３０から電流が流れるかの切り替えを簡易な処理で行うことができる。
【００７１】
そしてまた、制御回路６０は、切替期間におけるメインスイッチング素子１２４のオンオフのデューティー比を制御することにより、切替期間に対応する出力回路に流れる電流を調整して、切替期間に対応する出力回路に接続された出力端子から出力される電圧を調整する。このため、メインスイッチング素子１２４のオンオフのデューティー比を制御するという簡易な処理で第１出力端子２１や第２出力端子２２から出力される電圧Ｖ３，Ｖ４を調整することができる。
【００７２】
そしてまた、制御回路６０は、検出した第１出力端子２１の電圧Ｖ３が所定の第３電圧範囲に収まり、検出した第２出力端子２２の電圧Ｖ４が所定の第４電圧範囲に収まるように、メインスイッチング素子１２４のオンオフのデューティー比を制御して第１出力端子２１の電圧Ｖ３及び第２出力端子の電圧Ｖ４を調整するフィードバック制御を行う。このため、第１出力端子２１や第２出力端子２２の電圧Ｖ３，Ｖ４をより適切に調整することができる。
【００７３】
ここで、第１，第２実施形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施形態のメインスイッチング素子２４，１２４が本発明のメインスイッチング素子に相当し、コイル３２，１３２がコイルに相当し、整流回路３０，１３０が整流回路に相当し、第１出力端子２１が第１出力回路に相当し、第１出力回路４０が第１出力回路に相当し、第１サブスイッチング素子が第１サブスイッチング素子に相当し、第２出力端子２２が第２出力端子に相当し、第２出力回路５０が第２出力回路に相当し、第２サブスイッチング素子５２が第２サブスイッチング素子に相当する。なお、本実施形態では、スイッチング装置１０，１１０の動作を説明することにより本発明のスイッチング装置の制御方法の一例も明らかにしている。
【００７４】
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
【００７５】
例えば、上述した実施形態では、メインスイッチング素子２４，１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２はいずれもＮＰＮトランジスタであるものとしたが、メインスイッチング素子は直流電源から入力した電力をスイッチング可能であればどのようなものであってもよく、第１サブスイッチング素子４２は整流回路と第１出力端子２１との間でスイッチングを行うものであればどのようなものであってもよく、第２サブスイッチング素子５２は整流回路と第２出力端子２２との間でスイッチングを行うものであればどのようなものであってもよい。例えば、メインスイッチング素子２４，１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２いずれか１つ以上をＰＮＰトランジスタとしてもよい。この場合、上述した実施形態におけるＮＰＮトランジスタのエミッタに代えてＰＮＰトランジスタのコレクタを接続し、コレクタに代えてエミッタを接続し、ベースはＮＰＮトランジスタと同様に接続すればよい。また、メインスイッチング素子２４，１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のいずれか１つ以上をＮチャネルＭＯＳ−ＦＥＴとしてもよい。この場合、上述した実施形態におけるＮＰＮトランジスタのベースに代えてＮチャネルＭＯＳ−ＦＥＴのゲートを接続し、エミッタに代えてソースを接続し，コレクタに代えてドレインを接続すればよい。また、また、メインスイッチング素子２４，１２４，第１サブスイッチング素子４２，第２サブスイッチング素子５２のいずれか１つ以上をＰチャネルＭＯＳ−ＦＥＴとしてもよい。この場合、上述した実施形態におけるＮＰＮトランジスタのベースに代えてＰチャネルＭＯＳ−ＦＥＴのゲートを接続し、エミッタに代えてドレインを接続し，コレクタに代えてゲートを接続すればよい。
【００７６】
上述した実施形態では、整流回路３０，１３０はそれぞれ図１，５に示す回路としたが、メインスイッチング素子に接続され、コイルを有する回路であれば、これに限られない。
【００７７】
上述した実施形態では、第１出力回路４０は図１，５に示す回路としたが、第１出力回路４０は一端が整流回路側に接続されると共に他端が第１出力端子側に接続され、整流回路と第１出力端子との間でスイッチングを行う第１サブスイッチング素子を有するものであればこれに限られない。同様に、第２出力回路５０は図１，５に示す回路としたが、第２出力回路５０は一端が整流回路側に接続されると共に他端が第２出力端子側に接続され、整流回路と第２出力端子との間でスイッチングを行う第２サブスイッチング素子を有するものであればこれに限られない。
【００７８】
上述した実施形態では、制御回路６０はフィードバック制御を行うものとしたが、フィードバック制御を行わなくともよい。また、制御回路６０はデューティ比を調整する制御を行うものとしたが、デューティ比は予め定められた固定値とするなど、デューティ比の調整を行わないものとしてもよい。
【００７９】
上述した実施形態では、時間Ｔ１と時間Ｔ３，時間Ｔ２と時間Ｔ４，時間Ｔ５と時間Ｔ７，時間Ｔ６と時間Ｔ８とはそれぞれ同じ値としたが、これに限らず異なる値としてもよい。また、時間Ｔ１〜Ｔ８の少なくともいずれかを値０とするなど、切替対象のサブスイッチング素子がオンであると電流が整流回路からそのサブスイッチング素子に流れ込む期間中に、サブスイッチング素子の切替を行うものとしてもよい。また、時間Ｔ１〜Ｔ８はそれぞれ可変の値としてもよい。例えば第１出力端子２１の電圧や第２出力端子２２の電圧に応じて可変の値としてもよい。
【００８０】
上述した実施形態では、スイッチング装置１０，１１０は制御回路６０を備えている物としたが、制御回路６０を備えない構成としてもよい。この場合、例えば他の制御回路にスイッチング装置１０，１１０を接続するものとしてもよい。
【００８１】
上述した実施形態では、スイッチング装置１０，１１０は２つの出力端子を有するものとしたが、３つ以上の出力端子を有していてもよい。例えば、第３出力端子を有する場合には、整流回路３０，１３０は共用として、一端が整流回路３０，１３０側に接続されると共に他端が第３出力端子側に接続された第１出力回路４０と同様の構成の出力回路をさらに備えるものとすればよい。
【００８２】
上述した実施形態では、切替期間は第１出力回路４０及び第２出力回路５０に交互に対応するものとしたが、これに限られない。例えば、２回連続で切替期間と第１出力回路４０とが対応し、次の１回の切替期間が第２出力回路５０に対応するものとするなど、切替え期間と第１出力回路４０及び第２出力回路５０との対応関係はどのようにしてもよい。また、制御回路６０は、第１出力回路４０に対応する切替期間の頻度を変更することにより第１出力回路４０に流れる電流を調整して第１出力端子２１から出力される電圧を調整し、第２出力回路５０に対応する切替期間の頻度を変更することにより第２出力回路５０流れる電流を調整して第２出力端子２２から出力される電圧を調整するものとしてもよい。例えば、制御回路６０は、電圧Ｖ１が所定の低電圧領域に含まれるときには、第１出力端子２１に接続された第１出力回路４０に対応する切替期間の頻度を高くし、電圧Ｖ１が所定の高電圧領域に含まれるときには、第１出力回路４０に対応する切替期間の頻度を低くするものとしてもよい。図９は、上述したスイッチング装置１０において、第１出力回路４０の切替期間の頻度を高くする制御を行った場合のスイッチング装置１０の動作の様子を示すタイムチャートである。図９において、時刻ｔ１〜時刻ｔ１５までは図２と同じであり、切替期間は第１出力回路４０及び第２出力回路５０に交互に対応している。そして、制御回路６０が、例えば時刻ｔ１２の前の所定のタイミングで検出した電圧Ｖ１が所定の低電圧領域に含まれると判定すると、第１出力回路４０の切替期間の頻度を高くする。具体的には、次の切替期間（時刻ｔ１２〜時刻ｔ１７）及びその次の切替期間（時刻ｔ１７〜時刻ｔ２２）を連続で第１出力回路４０に対応させ、その次の切替期間（時刻ｔ２２から始まる切替期間）を第２出力回路５０に対応させる。これにより、時刻ｔ１７〜ｔ２２の切替期間が第２出力回路５０ではなく第１出力回路４０に割り当てられるため、図２とは異なり時刻ｔ１７より時間Ｔ１だけ前の時刻ｔ１６において第１サブスイッチング素子４２をオンし、時刻ｔ２２より時間Ｔ２だけ前の時刻ｔ２０において第１サブスイッチング素子４２をオフする。そして、時刻ｔ２２から始まる切替期間は第２出力回路５０に対応するため、時刻ｔ２２より時間Ｔ３だけ前の時刻ｔ２１において第２サブスイッチング素子５２をオンする。このようにすると、第１サブスイッチング素子４２が２回の切替期間にわたって連続でオンするため、切替期間を第１出力回路４０及び第２出力回路５０に交互に対応させる場合と比較して第１出力端子２１により多くの電流を流すことができ、第１出力端子２１の電圧Ｖ１をより高い値にすることができる。このように、検出した出力端子の電圧が所定の低電圧領域に含まれるときにはその出力端子に接続された出力回路に対応する切替期間の頻度を高くするようフィードバック制御を行うことでも、出力端子の電圧を調整することができる。こうすれば、出力回路に対応する切替期間の頻度を変更するという簡易な処理で出力端子から出力される電圧を調整することができる。同様に、検出した出力端子の電圧が所定の高電圧領域に含まれるときにはその出力端子に接続された出力回路に対応する切替期間の頻度を低くすることで出力端子の電圧を所定の電圧範囲に納めるようフィードバック制御を行うものとしてもよい。なお、図９において第１サブスイッチング素子４２を時刻ｔ１５でオフし時刻ｔ１６でオンしているが、これを省略して時刻ｔ１５〜時刻ｔ１７の間もオンのままとしてもよい。すなわち、切替期間が連続して同じ出力回路に対応するときにはその連続する切替期間の間におけるサブスイッチング素子のオンからオフへの切替とその切替に連続したオフからオンへの切替とを省略してもよい。また、デューティー比を調整するフィードバック制御と、切替期間の頻度を調整するフィードバック制御との両方を行って、出力端子の電圧を調整してもよい。例えば、通常はデューティー比の調整によって出力端子の電圧を調整し、デューティ比が所定の上限値（例えば５０％）であってもなお出力端子の電圧が所定の低電圧領域に含まれるときに、その出力端子に接続された出力回路の切替期間の頻度を高くすることとしたり、デューティ比が所定の下限値（例えば１０％）であってもなお出力端子の電圧が所定の高電圧領域に含まれるときに、その出力端子に接続された出力回路の切替期間の頻度を低くすることとしたりしてもよい。また、第１出力回路４０に対応する切替期間の頻度を高くすると、その分第２出力回路５０の切替期間の頻度が低くなり、第２出力端子２１の電圧Ｖ２が低下する場合があるため、第１出力回路４０の切替期間の頻度を高くするときには、第２出力回路５０の切替期間におけるデューティー比をその分だけ高くして電圧Ｖ２の低下を抑制することとしてもよい。
【００８３】
上述した実施形態では、切替期間は第１出力回路４０及び第２出力回路５０に交互に対応するものとしたが、第１出力回路４０と第２出力回路５０とのいずれにも対応しない切替期間があってもよい。その場合、第１出力回路４０と第２出力回路５０とのいずれにも対応しない切替期間では、第１サブスイッチング素子４２と第２サブスイッチング素子５２とをいずれもオフとすればよい。また、例えば第１出力端子２１に接続された負荷が休止モードとなり電圧Ｖ１の出力が不要となった場合には、切替期間が第２出力回路５０に１回おきに対応し、その間の切替期間は第１出力回路４０と第２出力回路５０とのいずれにも対応しないものとするなどとしてもよい。すなわち、電圧の出力が不要となった出力端子があるときには、その出力端子に接続された出力回路に対応していた切替期間をいずれの出力回路にも対応しないものとしてもよい。
【００８４】
上述した実施形態では、スイッチング装置１０，１１０は複合機やプリンターなどの電子機器において直流電圧を入力してこれを変圧した電圧を出力するＤＣ−ＤＣコンバーターとして構成されているものとしたが、複合機やプリンターに限らずどのような機器におけるＤＣ−ＤＣコンバーターとしてもよい。
【符号の説明】
【００８５】
１０，１１０ スイッチング装置、２０ 入力端子、２１ 第１出力端子、２２ 第２出力端子、２４，１２４ メインスイッチング素子、２４Ｂ，１２４Ｂ ベース、２４Ｃ，１２４Ｃ コレクタ、２４Ｅ，１２４Ｅ エミッタ２４Ｅ、３０，１３０ 整流回路、３２，１３２ コイル、３４，１３４ ダイオード、４０ 第１出力回路、４２ 第１サブスイッチング素子、４２Ｂ ベース、４２Ｃ コレクタ、４２Ｅ エミッタ、４４ 第１コンデンサー、５０ 第２出力回路、５２ 第２サブスイッチング素子、５２Ｂ ベース、５２Ｃ コレクタ、５２Ｅ エミッタ、５４ 第２コンデンサー、６０ 制御回路。
【特許請求の範囲】
【請求項１】
直流電源から入力した電力をスイッチング可能なメインスイッチング素子と、
前記メインスイッチング素子に接続され、コイルを有する整流回路と、
一端が前記整流回路側に接続されると共に他端が第１出力端子側に接続され、該整流回路と該第１出力端子との間でスイッチングを行う第１サブスイッチング素子を有する第１出力回路と、
一端が前記整流回路側に接続されると共に他端が第２出力端子側に接続され、該整流回路と該第２出力端子との間でスイッチングを行う第２サブスイッチング素子を有する第２出力回路と、
を備えたスイッチング装置。
【請求項２】
請求項１に記載のスイッチング装置であって、
制御信号を前記メインスイッチング素子に出力して該メインスイッチング素子にオンオフを繰り返させることで、該メインスイッチング素子のオンオフに伴って前記整流回路に電流を流し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のオンオフを制御することで、前記第１出力回路及び第２出力回路のいずれに前記整流回路から電流が流れるかを切り替えて、該第１出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第１出力端子から出力させ、該第２出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第２出力端子から出力させる制御回路、
を備えたスイッチング装置。
【請求項３】
前記制御回路は、前記第１サブスイッチング素子又は前記第２サブスイッチング素子のオフからオンへの切り替えを、該切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路から該サブスイッチング素子に流れ込まない所定の期間中に行う回路である、
請求項２に記載のスイッチング装置。
【請求項４】
前記制御回路は、前記第１サブスイッチング素子又は前記第２サブスイッチング素子のオンからオフへの切り替えを、該切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路から該サブスイッチング素子に流れ込まない所定の期間中に行う回路である、
請求項２又は３に記載のスイッチング装置。
【請求項５】
前記制御回路は、前記メインスイッチング素子がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの切替期間毎に、該切替期間が前記第１出力回路又は前記第２出力回路に対応し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のうち該切替期間に対応する出力回路のサブスイッチング素子のみをオンとすることで、前記整流回路から前記切替期間に対応する出力回路に電流が流れるよう切り替える回路である、
請求項２〜４のいずれか１項に記載のスイッチング装置。
【請求項６】
前記制御回路は、前記切替期間における前記メインスイッチング素子のオンオフのデューティー比を制御することにより、該切替期間に対応する出力回路に流れる電流を調整して、該切替期間に対応する出力回路に接続された前記出力端子から出力される電圧を調整する回路である、
請求項５に記載のスイッチング装置。
【請求項７】
前記制御回路は、前記第１出力回路に対応する前記切替期間の頻度を変更することにより該第１出力回路に流れる電流を調整して前記第１出力端子から出力される電圧を調整し、前記第２出力回路に対応する前記切替期間の頻度を変更することにより該第２出力回路に流れる電流を調整して前記第２出力端子から出力される電圧を調整する回路である、
請求項５又は６に記載のスイッチング装置。
【請求項８】
前記制御回路は、検出した前記第１出力端子の電圧が所定の第１電圧範囲に収まり、検出した前記第２出力端子の電圧が所定の第２電圧範囲に収まるように、該第１出力端子の電圧及び該第２出力端子の電圧を調整するフィードバック制御を行う回路である、
請求項６又は７に記載のスイッチング装置。
【請求項９】
前記第１サブスイッチング素子は、ベースが前記制御回路側に接続されエミッタが前記整流回路側に接続されコレクタが前記第１出力端子側に接続されたＮＰＮトランジスタであるか、又はゲートが前記制御回路側に接続されドレインが前記整流回路側に接続されソースが前記第１出力端子側に接続されたＮチャネルＭＯＳＦＥＴであり、
前記第２サブスイッチング素子は、ベースが前記制御回路側に接続されエミッタが前記整流回路側に接続されコレクタが前記第２出力端子側に接続されたＮＰＮトランジスタであるか、又はゲートが前記制御回路側に接続されドレインが前記整流回路側に接続されソースが前記第２出力端子側に接続されたＮチャネルＭＯＳＦＥＴである、
請求項１〜８のいずれか１項に記載のスイッチング装置。
【請求項１０】
前記メインスイッチング素子は、一端が前記直流電源側に接続されると共に他端が前記整流回路に接続された素子であり、
前記整流回路は、一端が前記メインスイッチング素子に接続され他端が前記第１出力回路及び前記第２出力回路に接続されたコイルと、一端が該メインスイッチング素子及び該コイルに接続され他端が基準電位であり他端側から一端側へ向かう方向が順方向であるダイオードとを有する回路であり、
前記第１出力端子及び前記第２出力端子は、前記直流電源を降圧した電圧を出力する端子である、
請求項１〜９のいずれか１項に記載のスイッチング装置。
【請求項１１】
前記メインスイッチング素子は、ベースが前記制御回路に接続されエミッタが前記直流電源側に接続されコレクタが前記整流回路側に接続されたＮＰＮトランジスタであるか、又はゲートが前記制御回路に接続されドレインが前記直流電源側に接続されソースが前記整流回路側に接続されたＮチャネルＭＯＳＦＥＴである、
請求項１０に記載のスイッチング装置。
【請求項１２】
前記整流回路は、一端が前記直流電源側に接続されると共に他端が前記ダイオード及び前記メインスイッチング素子に接続されたコイルと、一端が該コイル及び該メインスイッチング素子に接続されると共に他端が前記第１出力回路及び前記第２出力回路に接続され一端側から他端側へ向かう方向が順方向であるダイオードとを有する回路であり、
前記メインスイッチング素子は、一端が前記コイル及び前記ダイオードに接続され他端が基準電位である素子であり、
前記第１出力端子及び前記第２出力端子は、前記直流電源を昇圧した電圧を出力する端子である、
請求項１〜９のいずれか１項に記載のスイッチング装置。
【請求項１３】
前記メインスイッチング素子は、ベースが前記制御回路側に接続されエミッタが前記整流回路側に接続されコレクタが基準電位であるＮＰＮトランジスタであるか、又はゲートが前記制御回路側に接続されドレインが前記整流回路側に接続されソースが基準電位であるＮチャネルＭＯＳＦＥＴである、
請求項１２に記載のスイッチング装置。
【請求項１４】
直流電源から入力した電力をスイッチング可能なメインスイッチング素子と、前記メインスイッチング素子に接続され、コイルを有する整流回路と、一端が前記整流回路側に接続されると共に他端が第１出力端子側に接続され、該整流回路と該第１出力端子との間でスイッチングを行う第１サブスイッチング素子を有する第１出力回路と、一端が前記整流回路側に接続されると共に他端が第２出力端子側に接続され、該整流回路と該第２出力端子との間でスイッチングを行う第２サブスイッチング素子を有する第２出力回路と、を備えたスイッチング装置の制御方法であって、
制御信号を前記メインスイッチング素子に出力して該メインスイッチング素子にオンオフを繰り返させることで、該メインスイッチング素子のオンオフに伴って前記整流回路に電流を流し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のオンオフを制御することで、前記第１出力回路及び第２出力回路のいずれに前記整流回路から電流が流れるかを切り替えて、該第１出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第１出力端子から出力させ、該第２出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第２出力端子から出力させるステップ、
を含むスイッチング装置の制御方法。
【請求項１】
直流電源から入力した電力をスイッチング可能なメインスイッチング素子と、
前記メインスイッチング素子に接続され、コイルを有する整流回路と、
一端が前記整流回路側に接続されると共に他端が第１出力端子側に接続され、該整流回路と該第１出力端子との間でスイッチングを行う第１サブスイッチング素子を有する第１出力回路と、
一端が前記整流回路側に接続されると共に他端が第２出力端子側に接続され、該整流回路と該第２出力端子との間でスイッチングを行う第２サブスイッチング素子を有する第２出力回路と、
を備えたスイッチング装置。
【請求項２】
請求項１に記載のスイッチング装置であって、
制御信号を前記メインスイッチング素子に出力して該メインスイッチング素子にオンオフを繰り返させることで、該メインスイッチング素子のオンオフに伴って前記整流回路に電流を流し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のオンオフを制御することで、前記第１出力回路及び第２出力回路のいずれに前記整流回路から電流が流れるかを切り替えて、該第１出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第１出力端子から出力させ、該第２出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第２出力端子から出力させる制御回路、
を備えたスイッチング装置。
【請求項３】
前記制御回路は、前記第１サブスイッチング素子又は前記第２サブスイッチング素子のオフからオンへの切り替えを、該切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路から該サブスイッチング素子に流れ込まない所定の期間中に行う回路である、
請求項２に記載のスイッチング装置。
【請求項４】
前記制御回路は、前記第１サブスイッチング素子又は前記第２サブスイッチング素子のオンからオフへの切り替えを、該切り替え対象のサブスイッチング素子がオンであっても電流が前記整流回路から該サブスイッチング素子に流れ込まない所定の期間中に行う回路である、
請求項２又は３に記載のスイッチング装置。
【請求項５】
前記制御回路は、前記メインスイッチング素子がオフからオンに切り替わるときから次にオフからオンに切り替わるときまでの切替期間毎に、該切替期間が前記第１出力回路又は前記第２出力回路に対応し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のうち該切替期間に対応する出力回路のサブスイッチング素子のみをオンとすることで、前記整流回路から前記切替期間に対応する出力回路に電流が流れるよう切り替える回路である、
請求項２〜４のいずれか１項に記載のスイッチング装置。
【請求項６】
前記制御回路は、前記切替期間における前記メインスイッチング素子のオンオフのデューティー比を制御することにより、該切替期間に対応する出力回路に流れる電流を調整して、該切替期間に対応する出力回路に接続された前記出力端子から出力される電圧を調整する回路である、
請求項５に記載のスイッチング装置。
【請求項７】
前記制御回路は、前記第１出力回路に対応する前記切替期間の頻度を変更することにより該第１出力回路に流れる電流を調整して前記第１出力端子から出力される電圧を調整し、前記第２出力回路に対応する前記切替期間の頻度を変更することにより該第２出力回路に流れる電流を調整して前記第２出力端子から出力される電圧を調整する回路である、
請求項５又は６に記載のスイッチング装置。
【請求項８】
前記制御回路は、検出した前記第１出力端子の電圧が所定の第１電圧範囲に収まり、検出した前記第２出力端子の電圧が所定の第２電圧範囲に収まるように、該第１出力端子の電圧及び該第２出力端子の電圧を調整するフィードバック制御を行う回路である、
請求項６又は７に記載のスイッチング装置。
【請求項９】
前記第１サブスイッチング素子は、ベースが前記制御回路側に接続されエミッタが前記整流回路側に接続されコレクタが前記第１出力端子側に接続されたＮＰＮトランジスタであるか、又はゲートが前記制御回路側に接続されドレインが前記整流回路側に接続されソースが前記第１出力端子側に接続されたＮチャネルＭＯＳＦＥＴであり、
前記第２サブスイッチング素子は、ベースが前記制御回路側に接続されエミッタが前記整流回路側に接続されコレクタが前記第２出力端子側に接続されたＮＰＮトランジスタであるか、又はゲートが前記制御回路側に接続されドレインが前記整流回路側に接続されソースが前記第２出力端子側に接続されたＮチャネルＭＯＳＦＥＴである、
請求項１〜８のいずれか１項に記載のスイッチング装置。
【請求項１０】
前記メインスイッチング素子は、一端が前記直流電源側に接続されると共に他端が前記整流回路に接続された素子であり、
前記整流回路は、一端が前記メインスイッチング素子に接続され他端が前記第１出力回路及び前記第２出力回路に接続されたコイルと、一端が該メインスイッチング素子及び該コイルに接続され他端が基準電位であり他端側から一端側へ向かう方向が順方向であるダイオードとを有する回路であり、
前記第１出力端子及び前記第２出力端子は、前記直流電源を降圧した電圧を出力する端子である、
請求項１〜９のいずれか１項に記載のスイッチング装置。
【請求項１１】
前記メインスイッチング素子は、ベースが前記制御回路に接続されエミッタが前記直流電源側に接続されコレクタが前記整流回路側に接続されたＮＰＮトランジスタであるか、又はゲートが前記制御回路に接続されドレインが前記直流電源側に接続されソースが前記整流回路側に接続されたＮチャネルＭＯＳＦＥＴである、
請求項１０に記載のスイッチング装置。
【請求項１２】
前記整流回路は、一端が前記直流電源側に接続されると共に他端が前記ダイオード及び前記メインスイッチング素子に接続されたコイルと、一端が該コイル及び該メインスイッチング素子に接続されると共に他端が前記第１出力回路及び前記第２出力回路に接続され一端側から他端側へ向かう方向が順方向であるダイオードとを有する回路であり、
前記メインスイッチング素子は、一端が前記コイル及び前記ダイオードに接続され他端が基準電位である素子であり、
前記第１出力端子及び前記第２出力端子は、前記直流電源を昇圧した電圧を出力する端子である、
請求項１〜９のいずれか１項に記載のスイッチング装置。
【請求項１３】
前記メインスイッチング素子は、ベースが前記制御回路側に接続されエミッタが前記整流回路側に接続されコレクタが基準電位であるＮＰＮトランジスタであるか、又はゲートが前記制御回路側に接続されドレインが前記整流回路側に接続されソースが基準電位であるＮチャネルＭＯＳＦＥＴである、
請求項１２に記載のスイッチング装置。
【請求項１４】
直流電源から入力した電力をスイッチング可能なメインスイッチング素子と、前記メインスイッチング素子に接続され、コイルを有する整流回路と、一端が前記整流回路側に接続されると共に他端が第１出力端子側に接続され、該整流回路と該第１出力端子との間でスイッチングを行う第１サブスイッチング素子を有する第１出力回路と、一端が前記整流回路側に接続されると共に他端が第２出力端子側に接続され、該整流回路と該第２出力端子との間でスイッチングを行う第２サブスイッチング素子を有する第２出力回路と、を備えたスイッチング装置の制御方法であって、
制御信号を前記メインスイッチング素子に出力して該メインスイッチング素子にオンオフを繰り返させることで、該メインスイッチング素子のオンオフに伴って前記整流回路に電流を流し、前記第１サブスイッチング素子及び前記第２サブスイッチング素子のオンオフを制御することで、前記第１出力回路及び第２出力回路のいずれに前記整流回路から電流が流れるかを切り替えて、該第１出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第１出力端子から出力させ、該第２出力回路を流れる電流に応じて前記直流電源を変圧した電圧を前記第２出力端子から出力させるステップ、
を含むスイッチング装置の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−７０４９９（Ｐ２０１３−７０４９９Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１１−２０６８０１（Ｐ２０１１−２０６８０１）
【出願日】平成２３年９月２２日（２０１１．９．２２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年９月２２日（２０１１．９．２２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]