ディスプレイ装置の駆動回路
【課題】発光素子の駆動電圧のデッドバンドを除去すると共に、駆動電圧に対する外部変動の影響を抑制する。
【解決手段】発光素子を発光させる階調を示す階調データを受けて、階調データが示す階調が所定の閾値以上である場合に基準電位（接地電位）以上の駆動電圧ＶDRVを発生させ、階調データが示す階調が閾値より小さい場合に基準電位（接地電位）よりも低い駆動電圧を発生させる回路と、駆動電圧ＶDRVのデッドバンドを除去するデッドバンド除去回路と、を備えることによって、発光素子を発光させる階調に対応する電圧値を有する駆動電圧ＶDRVを生成し、駆動電圧ＶDRVを発光素子に供給することによって発光させる。
【解決手段】発光素子を発光させる階調を示す階調データを受けて、階調データが示す階調が所定の閾値以上である場合に基準電位（接地電位）以上の駆動電圧ＶDRVを発生させ、階調データが示す階調が閾値より小さい場合に基準電位（接地電位）よりも低い駆動電圧を発生させる回路と、駆動電圧ＶDRVのデッドバンドを除去するデッドバンド除去回路と、を備えることによって、発光素子を発光させる階調に対応する電圧値を有する駆動電圧ＶDRVを生成し、駆動電圧ＶDRVを発光素子に供給することによって発光させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置の駆動回路に関する。特に、無機エレクトロ・ルミネセンス（ＥＬ）ディスプレイ装置の駆動回路に関する。
【背景技術】
【０００２】
フラットパネル型のディスプレイ装置として無機エレクトロ・ルミネセンス（ＥＬ）ディスプレイ装置が知られている。無機ＥＬディスプレイ装置は、表示面内において絶縁性基板上に互いに平行に連設された複数のロウ（行）電極線Ｌrowと、ロウ電極線Ｌrow上面に形成された高誘電体膜と、高誘電体膜の上に設けられた中間層、蛍光体層、中間層を介してロウ電極線Ｌrowに直交する方向に延伸され、互いに平行に周期的に配設された無機ＥＬ発光体層と、無機ＥＬ発光体層の上に互いに平行に配設された線状の複数のカラム（列）電極線Ｌcolを含んで構成されている。ロウ電極線Ｌrowはロウドライバ１０に接続され、カラム電極線Ｌcolはカラムドライバ１２にそれぞれ接続される。
【０００３】
無機ＥＬディスプレイ装置は、図１３に示す等価回路で表すことができる。ロウドライバ１０により複数のロウ電極線Ｌrowのうち１つが順次選択され、選択されたロウ電極線Ｌrowにロウ電圧Ｖrowが印加される。また、カラムドライバ１２に対して外部回路から選択された行に含まれる各画素に対する階調情報が入力され、その階調情報に基づいて所定のモジュレーション電圧Ｖmがカラムドライバ１２から各カラム電極線Ｌcolに印加される。選択されたロウ電極線Ｌrowに対応する各画素の無機ＥＬ発光体層には、ロウ電圧Ｖrowと各カラム電極線Ｌcolとの電位差が印加される。その結果、選択されたロウ電極線Ｌrow上の各画素の無機ＥＬ発光体層は、その電位差に応じた発光強度の光を出力する。そして、無機ＥＬディスプレイ装置に含まれる各行を順次選択して上記制御を行うことによって、無機ＥＬディスプレイ装置の表示画面を走査して１フレームの画像を表示させることができる。
【０００４】
特許文献１には、無機ＥＬディスプレイ装置の各画素の駆動回路が開示されている。この駆動回路５０は、図１４に示すように、論理回路５２、トランジスタ５４〜６６、コンデンサ６８を含んで構成される。論理回路５２は、階調データ７０を受けて、階調データ７０をパルス幅符号化（ＰＷＭ）信号７２に変換して出力する。トランジスタ５４は、コンデンサ６８とトランジスタ５６と直列に接続される。コンデンサ６８にはランプ電圧ＶRが印加される。トランジスタ５６はＰＷＭ信号７２のパルスを受けるとオン状態となり、トランジスタ５６のドレイン側の電圧ＶHは閾値電圧ＶTに保持される。一方、ＰＷＭ信号７２のパルスが出力されていない場合、トランジスタ５６はオフ状態となり、電圧ＶHはランプ電圧ＶRにつれて変化する。すなわち、ＰＷＭ信号７２のパルス幅が大きいほど電圧ＶHは小さくなり、ＰＷＭ信号７２のパルス幅が小さいほど電圧ＶHが大きくなる。トランジスタ６４は、ソースフォロワドライバ回路を構成する。電圧ＶPPは正弦波の交流電源であり、駆動回路５０の駆動電圧ＶOUTは、電圧ＶHと電圧ＶPPとを掛け合わせた電圧となる。無機ＥＬディスプレイ装置の各画素は、ロウドライバ１０から選択されたロウ電極線Ｌrowに印加される電圧Ｖrowと、カラムドライバ１２からカラム電極線Ｌcolに印加される駆動電圧ＶOUTとの電位差によって発光する。図１５に示すように、ロウドライバ１０から選択されたロウ電極線Ｌrowに印加される電圧Ｖrowと、カラムドライバ１２からカラム電極線Ｌcolに印加される駆動電圧ＶOUTとの電位差が最大電位差ΔＶMAXの場合に最も輝度が高くなり、最小電位差ΔＶMINの場合に最も輝度が低くなる。なお、図１５（ａ）には、電圧Ｖrowと駆動電圧ＶOUTとの極性が逆である場合を示し、図１５（ｂ）には、電圧Ｖrowと駆動電圧ＶOUTとの極性が等しい場合を示している。
【０００５】
また、トランジスタ５８，６０による電圧降下は、トランジスタ６４，６６の閾値電圧ＶTに等しいトランジスタ５８，６０の閾値電圧ＶTの合計に等しいので、駆動回路５０の出力は“デッドバンド”をもたないものとなる。
【０００６】
【特許文献１】特開平９−１７９５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来の駆動回路では、駆動電圧ＶOUTは極性が定まった０〜８０Ｖの電圧となるので、各画素の両端に印加される電圧Ｖrowと駆動電圧ＶOUTとの電位差も最大電位差ΔＶMAX〜最小電位差ΔＶMINにかけて常に極性が等しいものとなる。このように、ＥＬ素子に極性が一定である電圧を印加し続ける片側駆動方式では、ＥＬ素子の寿命が短くなる問題を生ずる。
【０００８】
さらに、駆動電圧ＶOUTを一定極性の片側駆動で制御するため、駆動電圧ＶOUTの最大値と最小値との間に必要な分解能をもたせようとすると制御に時間が掛かることとなる。例えば、駆動電圧ＶOUTを０〜８０Ｖの範囲で２５６段階の分解能で制御しようとすると、基準となるＰＷＭ信号７２のパルス幅を２５６段階の分解能で生成しなければならない。従って、論理回路５２ではカウンタ等を用いて０〜２５６の分解能をカウントしてＰＷＭ信号を生成しなければならず、カウントに時間が掛かるので制御を高速化することが困難である。
【０００９】
また、上記従来の駆動回路５０では、駆動電圧ＶOUTにサージ等のなんらかの外的変動が加わった場合に、外的変動の高周波成分がトランジスタ６４のソース−ゲート間の寄生容量Ｃを通じてコンデンサ６８にまで直接影響することとなる。その結果、コンデンサ６８の蓄積電圧が変動の影響を受け易いという問題がある。
【００１０】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも１つを解決すべく、両側駆動方式の駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、発光素子を発光させる階調に対応する電圧値を有する駆動電圧を生成し、当該駆動電圧を発光素子に供給することによって発光させるディスプレイ装置の駆動回路であって、発光素子を発光させる階調を示す階調データを受けて、当該階調データが示す階調が所定の閾値以上である場合に基準電位以上の出力電圧を発生させ、当該階調データが示す階調が前記閾値より小さい場合に接地電位よりも低い出力電圧を発生させる電圧発生回路と、前記出力電圧のデッドバンドを除去するデッドバンド除去回路と、を備えることを特徴とする。
【００１２】
特に、前記発光素子がロウ電極線とカラム電極線とに印加された電圧の電位差に応じた発光強度で発光する素子であって、発光素子を発光させる際には、ロウ電極線に接地電位とは異なる電圧が印加された発光素子のカラム電極線に前記出力電圧に対応する駆動電圧を印加することによって発光する素子に適用が可能である。具体的には、ロウ電極線に前記出力電圧の最大値又は最小値の絶対値よりも大きな絶対値を有する電圧を印加し、カラム電極線に前記出力電圧に応じた駆動電圧を印加することによって、ロウ電極に印加された電圧と前記駆動電圧との電位差に応じた発光強度で発光素子を発光させることができる。このような素子としては、無機エレクトロ・ルミネセンス（ＥＬ）素子が挙げられ、特に高い電圧で駆動される素子において効果が顕著となる。
【００１３】
より具体的には、前記デッドバンド除去回路は、前記出力電圧がゲートに印加され、接地電位より高い第１の電源電圧がドレインに印加され、前記基準電圧より低い第２電源電圧がソースに印加されたＮチャネル型の第１のトランジスタと、前記出力電圧がゲートに印加され、前記第２の電源電圧がドレインに印加され、前記第１の電源電圧がソースに印加されたＰチャネル型の第２のトランジスタと、を備えることを特徴とする。
【００１４】
また、前記階調データが示す階調が所定の閾値以上である場合に前記階調データが示す階調から前記閾値を引いた値に対応するパルス幅を有する第１の信号を生成し、当該階調データが示す階調が前記閾値より小さい場合に前記階調データが示す階調に対応するパルス幅を有する第２の信号を生成するパルス発生回路を備え、前記パルス発生回路で生成された第１の信号のパルス幅に対応する基準電位以上の出力電圧、又は、前記パルス発生回路で生成された第２の信号のパルス幅に対応する基準電位より低い出力電圧、を発生することを特徴とする。
【００１５】
例えば、前記第１の信号がゲートに入力され、接地電位から最大ランプ電圧まで時間と共に昇圧される正のランプ電圧がソースに印加される第３のトランジスタと、前記第２の信号がゲートに入力され、接地電位から最小ランプ電圧まで時間と共に降圧される負のランプ電圧がソースに印加される第４のトランジスタと、を備え、前記第３のトランジスタのドレインと前記第４のトランジスタのドレインとが接続され、当該接続点がコンデンサの一端に接続され、当該コンデンサの他端に接地電位が印加される回路により実現することができる。
【００１６】
すなわち、前記第３のトランジスタは、前記第１の信号のパルス幅に応じた時間だけオン状態となり、前記第４のトランジスタは、前記第２の信号のパルス幅に応じた時間だけオン状態となることによって、正のランプ電圧又は負のランプ電圧を第１の信号又は第２の信号のパルス幅に応じた時間だけコンデンサに充電することによって必要な電圧値を有する出力電圧を発生させる。
【発明の効果】
【００１７】
本発明によれば、発光素子を正負の両極を有する駆動電圧で両側駆動することによって、発光素子の寿命を長くすることができる。また、両極性を用いる両側駆動方式とすることによって、制御を高速化することができる。さらに、駆動電圧の外的変動による影響を小さくすることができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態におけるディスプレイ装置の駆動回路１００は、図１に示すように、レベルシフト回路２０、デッドバンド除去回路２２、トランジスタ２４〜２９及びコンデンサＣ１を含んで構成される。
【００１９】
従来のディスプレイ装置の駆動回路は、例えば０〜８０Ｖという接地電位に対して片側の電圧で発光素子を駆動させていた。本実施の形態における駆動回路１００は、例えば−４０Ｖ〜４０Ｖという接地電位に対して正負両側の電圧で発光素子を駆動させる。
【００２０】
レベルシフト回路２０は、図２に示すように、論理回路２０ａ及び電圧シフト回路２０ｂを含んで構成される。このレベルシフト回路２０がパルス発生回路に相当する。また、電圧シフト回路２０ｂには、外部から高圧電源バイアスＡＶＤＤ，ＡＶＳＳ、低圧電源バイアスＤＶＤＤ，ＤＶＳＳ、ゲートバイアスＶｐ，Ｖｎが供給される。
【００２１】
論理回路２０ａには、ＥＬ素子の発光強度を示すディジタルの階調データが入力される。論理回路２０ａは、階調データを受けて、階調データに応じたパルス幅を有するパルス幅符号化（ＰＷＭ）信号であるＮチャネル信号又はＰチャネル信号を生成する。Ｎチャネル信号又はＰチャネル信号は、ＥＬ素子の発光強度の階調が大きいほど広いパルス幅を有する信号である。このとき、階調データが示す階調が所定の閾値以上である場合に階調データが示す階調から閾値を引いた値に対応するパルス幅を有するＰチャネル信号を生成し、階調データが示す階調が閾値より小さい場合に階調データが示す階調に対応するパルス幅を有するＮチャネル信号を生成する。本実施の形態では、閾値を全階調の１／２に設定し、階調データが全階調の１／２より小さい場合にはＮチャネル信号を生成し、階調データが全階調の１／２以上である場合にはＰチャネル信号を生成する。すなわち、論理回路２０ａは、階調データに応じてＮチャネル信号とＰチャネル信号とを切り替えて出力する。
【００２２】
たとえば、全階調が０〜２５５階調で表される場合、図３（ａ）に示すように、階調データが１２７階調以下であれば、階調データに比例するパルス幅を有するＮチャネル信号が生成される。Ｎチャネル信号は、基準電位（本実施の形態では接地電位）よりも負側にパルスを有する信号として生成される。一方、図３（ｂ）に示すように、ＰＷＭ信号が１２８階調以上のパルス幅であれば、階調データから１２７を減算した値に比例するパルス幅を有するＰチャネル信号が生成される。Ｐチャネル信号は、基準電位（本実施の形態では接地電位）よりも正側にパルスを有する信号として生成される。このとき、Ｎチャネル信号とＰチャネル信号とのパルス幅は、最大パルス幅（１２７階調に相当するパルス幅）が等しくなるように設定される。
【００２３】
論理回路２０ａは、階調データに応じて、Ｎチャネル信号及びＰチャネル信号のいずれか一方を生成すると、電圧シフト回路２０ｂのＮチャネル入力端子及びＰチャネル入力端子にそれぞれ出力する。
【００２４】
電圧シフト回路２０ｂは、論理回路２０ａから出力されるＰチャネル信号及びＮチャネル信号を高圧に昇圧する。論理回路２０ａまではロジック回路で構成されるので、論理回路２０ａから出力されるＰチャネル信号及びＮチャネル信号は低電圧（例えば、±３．３Ｖ）のパルス信号となる。そこで、電圧シフト回路２０ｂでは、後段の高電圧回路を駆動するために、低電圧のＰチャネル信号及びＮチャネル信号を高電圧（例えば、±４０Ｖ）に変換する。
【００２５】
図４に、電圧シフト回路２０ｂの一例を示す。トランジスタ３０〜３３は、Ｐチャネル信号の昇圧回路を構成する。トランジスタ３１のドレインはトランジスタ３０のドレイン−ソース間を介して正の高圧電源バイアスＡＶＤＤ（例えば、＋４０Ｖ）に接続され、トランジスタ３１のソースは低圧電源バイアスＤＶＳＳ（例えば、接地電位）に接続される。Ｐチャネル型のトランジスタ３０のゲートには、正のゲートバイアスＶｐが印加されて電流源として機能する。Ｎチャネル型のトランジスタ３１のゲートにはＰチャネル信号が入力される。トランジスタ３１は、Ｐチャネル信号のパルスが立ち上がっている期間はオン状態となり、パルスが立ち上がっていない期間はオフ状態となる。従って、トランジスタ３１のドレイン端子の電圧は、Ｐチャネル信号のパルスが立ち上がっている期間はほぼ負の低圧電源バイアスＤＶＳＳに維持され、パルスが立ち上がっていない期間はほぼ正の高圧電源バイアスＡＶＤＤに維持される。
【００２６】
トランジスタ３２のソースは正の高圧電源バイアスＡＶＤＤに接続され、トランジスタ３２のドレインはトランジスタ３３のドレイン−ソース間を介して負の高圧電源バイアスＡＶＳＳ（例えば、−４０Ｖ）に接続される。Ｎチャネル型のトランジスタ３３のゲートには、負のゲートバイアスＶｎが印加されて電流源として機能する。Ｐチャネル型のトランジスタ３２のゲートにはトランジスタ３１のドレインが接続され、ドレイン端子の電圧変化がＰチャネル高圧信号として出力される。すなわち、トランジスタ３０〜３３の昇圧回路により、３．３ＶレベルのＰチャネル信号が±４０Ｖレベルのパルス信号に変換されて出力される。
【００２７】
トランジスタ３４〜３７は、Ｎチャネル信号の昇圧回路を構成する。トランジスタ３４のドレインはトランジスタ３５のドレイン−ソース間を介して負の高圧電源バイアスＡＶＤＤ（例えば、−４０Ｖ）に接続され、トランジスタ３４のソースは正の低圧電源バイアスＤＶＤＤ（例えば、＋３．３Ｖ）に接続される。Ｎチャネル型のトランジスタ３５のゲートには、負のゲートバイアスＶｎが印加されて電流源として機能する。Ｐチャネル型のトランジスタ３４のゲートにはＮチャネル信号が入力される。トランジスタ３４は、Ｎチャネル信号のパルスが立ち上がっている期間はオフ状態となり、パルスが立ち上がっていない期間はオン状態となる。従って、トランジスタ３４のドレイン端子の電圧は、Ｎチャネル信号のパルスが立ち下がっている期間はほぼ正の低圧電源バイアスＤＶＤＤに維持され、パルスが立ち下がっていない期間はほぼ負の高圧電源バイアスＡＶＳＳに維持される。
【００２８】
トランジスタ３７のソースは負の高圧電源バイアスＡＶＳＳに接続され、トランジスタ３７のドレインはトランジスタ３６のドレイン−ソース間を介して正の高圧電源バイアスＡＶＤＤに接続される。Ｐチャネル型のトランジスタ３６のゲートには、正のゲートバイアスＶｐが印加されて電流源として機能する。Ｎチャネル型のトランジスタ３７のゲートにはトランジスタ３４のドレインが接続され、ソース端子の電圧変化がＮチャネル高圧信号として出力される。すなわち、トランジスタ３４〜３７の昇圧回路により、＋３．３ＶレベルのＮチャネル信号が±４０Ｖレベルのパルス信号に変換されて出力される。
【００２９】
すなわち、階調データが閾値より小さい（本実施の形態では、全２５６階調の１／２（１２８階調）より小さい）場合にはＮチャネル信号に対応するパルス幅で振幅が±４０ＶのパルスがＮチャネル高圧信号として出力され、階調データが閾値以上（本実施の形態では、全２５６階調の１／２（１２８階調）以上）である場合にはＰチャネル信号に対応するパルス幅で振幅が±４０ＶのパルスがＰチャネル高圧信号として出力される。
【００３０】
レベルシフト回路２０から出力されるＰチャネル高圧信号及びＮチャネル高圧信号はトランジスタ２４及び２６のゲートにそれぞれ入力される。トランジスタ２４のソースはランプ電圧ＶＲ（＋）に接続され、トランジスタ２６のソースはランプ電圧ＶＲ（−）に接続される。また、トランジスタ２４のドレインとトランジスタ２６のドレインとが接続され、接続点ＡはコンデンサＣ１を介して接地される。
【００３１】
ランプ電圧ＶＲ（＋）は、図５に示すように、レベルシフト回路２０へＰＷＭ信号が入力されるタイミングに同期して基準電位（例えば、接地電位ＧＮＤ）から昇圧を開始し、Ｐチャネル信号（Ｐチャネル高圧信号）の最大パルス幅に相当する時間で最大ランプ電圧ＶＲMAX（例えば、＋４０Ｖ）に到達するように一定速度で昇圧される。また、ランプ電圧ＶＲ（−）は、図６に示すように、レベルシフト回路２０へＰＷＭ信号が入力されるタイミングに同期して基準電位（例えば、接地電位ＧＮＤ）から降圧を開始し、Ｎチャネル信号（Ｎチャネル高圧信号）の最大パルス幅に相当する時間で最小ランプ電圧ＶＲMIN（例えば、−４０Ｖ）に到達するように一定速度で降圧される。
【００３２】
トランジスタ２４は、Ｐチャネル高圧信号のパルスが出力されている期間だけオン状態となる。また、トランジスタ２６は、Ｎチャネル高圧信号のパルスが出力されている期間だけオン状態となる。従って、Ｐチャネル高圧信号のパルスが出力されている場合には、図７（ａ）に示すように、ランプ電圧ＶＲ（＋）によりコンデンサＣ１はＰチャネル高圧信号のパルス幅に相当する時間だけ充電され、その充電電圧Ｖｃはパルス幅に対応する値となる。一方、Ｎチャネル高圧信号のパルスが出力されている場合には、図７（ｂ）に示すように、ランプ電圧ＶＲ（−）によりコンデンサＣ１はＮチャネル高圧信号のパルス幅に相当する時間だけ充電され、その充電電圧Ｖｃはパルス幅に対応する値となる。
【００３３】
例えば、Ｐチャネル信号（Ｐチャネル高圧信号）及びＮチャネル信号（Ｎチャネル高圧信号）がそれぞれ１２８階調（０〜１２７）のパルス幅で出力されている場合、充電電圧Ｖｃは、０〜４０Ｖ又は０〜−４０Ｖの範囲がそれぞれ１２８階調の分解能で表されたパルス幅に対応する電圧値となる。
【００３４】
デッドバンド除去回路２２は、コンデンサＣ１の充電電圧Ｖｃを出力電圧として受けて、デッドバンドの除去を行う。図８に、デッドバンド除去回路２２の例を示す。
【００３５】
トランジスタ３８のドレインは正の高圧電源バイアスＡＶＤＤに接続され、トランジスタ３８のソースはトランジスタ３９のドレイン−ソースを介して負の高圧電源バイアスＡＶＳＳに接続される。トランジスタ３８のゲートにはコンデンサの充電電圧Ｖｃが入力される。また、Ｎチャネル型のトランジスタ３９のゲートには負のゲートバイアスＶｎが印加されて電流源として機能する。
【００３６】
トランジスタ４１のドレインは負の高圧電源バイアスＡＶＳＳに接続され、トランジスタ４１のソースはトランジスタ４０のドレイン−ソースを介して正の高圧電源バイアスＡＶＤＤに接続される。トランジスタ４１のゲートにはコンデンサの充電電圧Ｖｃが入力される。また、Ｐチャネル型のトランジスタ４０のゲートには正のゲートバイアスＶｐが印加されて電流源として機能する。
【００３７】
充電電圧Ｖｃが正電位になると、ソースフォロワ回路を構成するトランジスタ４１の作用により、充電電圧Ｖｃの変化に追従して充電電圧Ｖｃ＋閾値電圧Ｖｔがトランジスタ４１のソースからＮチャネル除去信号として出力される。一方、充電電圧Ｖｃが負電位になると、ソースフォロワ回路を構成するトランジスタ３８の作用により、充電電圧Ｖｃの変化に追従して充電電圧Ｖｃ−閾値電圧Ｖｔがトランジスタ３８のソースからＰチャネル除去信号として出力される。
【００３８】
Ｎチャネル除去信号はトランジスタ２８のゲートに入力され、Ｐチャネル除去信号はトランジスタ２９のゲートに入力される。トランジスタ２８のドレインは正の交流（正弦波）電源Ｖｓｉｎ（＋）に接続され、トランジスタ２９のドレインは負の交流（正弦波）電源Ｖｓｉｎ（−）に接続される。トランジスタ２８のソースはトランジスタ２９のソースと接続され、その接続点からＥＬ素子の駆動電圧ＶDRVが出力される。
【００３９】
ここで、正の交流（正弦波）電源Ｖｓｉｎ（＋）は、図９に示すように、基準電位（例えば、接地電位ＧＮＤ）を最小ピーク電圧とし、正の高圧電源バイアスＡＶＤＤ（例えば、＋４０Ｖ）を最高ピーク電圧とする正弦波交流とする。また、負の交流（正弦波）電源Ｖｓｉｎ（−）は、図９に示すように、基準電位（例えば、接地電位ＧＮＤ）を最大ピーク電圧とし、負の高圧電源バイアスＡＶＳＳ（例えば、−４０Ｖ）を最小ピーク電圧とする正弦波交流とする。
【００４０】
トランジスタ２９は、充電電圧Ｖｃが正電位になると、ソースフォロワ回路を構成するトランジスタ３８は、図９に示すように、負の交流電源Ｖｓｉｎ（−）をカットオフ電圧として、Ｐチャネル除去信号の変化に応じてＰチャネル除去信号−閾値電圧Ｖｔ、すなわち充電電圧Ｖｃに対応する駆動電圧ＶDRVを出力する。一方、トランジスタ２８は、充電電圧Ｖｃが負電位になると、ソースフォロワ回路を構成するトランジスタ４１は、図９に示すように、正の交流電源Ｖｓｉｎ（＋）をカットオフ電圧として、Ｎチャネル除去信号の変化に応じてＮチャネル除去信号＋閾値電圧Ｖｔ、すなわち充電電圧Ｖｃに対応する駆動電圧ＶDRVを出力する。
【００４１】
ここで、トランジスタ２８による電圧降下はトランジスタ４１の閾値電圧ＶTで補償され、トランジスタ２９による電圧降下はトランジスタ３８の閾値電圧ＶTで補償されるので、駆動回路１００の出力は“デッドバンド”をもたないものとなる。
【００４２】
従って、選択されたロウ電極線Ｌrowに接続されたＥＬ素子には、図１０に示すように、ロウ電極線Ｌrowに印加される電圧Ｖrowと、基準電位（接地電位）に対して正負の両極に振れる駆動電圧ＶDRVとの電位差がΔＶMINからΔＶMAXの範囲で印加されることとなる。この電位差によって発光素子が階調データに応じた発光強度で発光する。一方、選択されていないロウ電極線Ｌrowに接続されたＥＬ素子には、図１１に示すように、基準電位（接地電位）に対して正負の両極に振れる駆動電圧ＶDRVとの電位差が印加される。これによって、ＥＬ素子の寿命を従来よりも著しく長くすることができる。
【００４３】
また、駆動電圧ＶDRVを正負の両極性を有する両側駆動で制御するため、正負のそれぞれにおいて全階調よりも少ない分解能をもたせれば良い。例えば、閾値を全階調の１／２とした場合、各極性において１／２の分解能をもたせるだけで良い。本実施の形態のように全階調が２５６階調であり、閾値をその半分の１２８とした場合、正側で１２８階調、負側で１２８階調の分解能をもたせるだけで良い。従って、論理回路２０ａではカウンタ等を用いて０〜１２７の分解能をカウントしてＮチャネル信号及びＰチャネル信号を生成すれば良く、従来よりもカウントに掛かる時間を短縮することができる。従って、制御を高速化することが可能である。
【００４４】
さらに、駆動電圧ＶDRVにサージ等のなんらかの外的変動が加わった場合においても、トランジスタ２８，２９の寄生容量を通じて外的変動が伝達したとしても、デッドバンド除去回路２２のトランジスタ３８，４１によって、コンデンサＣ１にまで外的変動の影響が及ぶ程度を小さくすることができる。
【００４５】
また、駆動回路１００は、図１２に示すように、ＥＬ素子に蓄積されたエネルギーを電源に回収するための電力回収用のダイオードＤ１，Ｄ２を含んでも良い。これによって、図９に示すように、ＥＬ素子の駆動期間ＴDRVに続く回収期間ＴRCVにおいて、ＥＬ素子に蓄積されたエネルギーを交流電源Ｖｓｉｎ（＋）又はＶｓｉｎ（−）に回収させることができる。このとき、駆動回路１００は、電力を効率良く回収するための電力回収用のダイオードＤ３〜Ｄ６を備えることが好適である。例えば、プラスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合、電力回収時にその電荷はダイオードＤ１を介して交流電源Ｖｓｉｎ（＋）に流れる。このとき、コンデンサＣ１に貯まっていた電荷も同様に交流電源Ｖｓｉｎ（＋）に流れるが、コンデンサＣ１の端子電圧Ｖｃは交流電源Ｖｓｉｎ（＋）よりもダイオードＤ３，Ｄ４の端子間電圧分だけ高い電圧となる。従って、Ｐチャネルのトランジスタ２９はオフ状態となり、効率良く電力を回収することができる。同様に、マイナスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合には、ダイオードＤ５，Ｄ６の作用によってトランジスタ２８がオフ状態となり、交流電源Ｖｓｉｎ（−）に電力が効率良く回収される。
【００４６】
なお、本実施の形態では、ディスプレイ装置として無機ＥＬディスプレイ装置を対象として説明を行ったがこれに限定されるものでない。両極性の印加電圧によって発光可能な素子を利用したディスプレイ装置であれば本発明の適用対象範囲とすることができる。ただし、無機ＥＬディスプレイのように印加電圧の範囲が数十Ｖ程度になるディスプレイ装置では、正負の両側駆動とすることによって発光素子の寿命を延ばし、駆動回路に含まれる素子の必要耐圧を抑えることができる等の効果が顕著となる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態におけるディスプレイ装置の駆動回路の構成を示す図である。
【図２】本発明の実施の形態におけるレベルシフト回路の構成を示す図である。
【図３】本発明の実施の形態におけるパルス幅変調を説明する図である。
【図４】本発明の実施の形態における電圧シフト回路の具体例を示す図である。
【図５】本発明の実施の形態におけるランプ電圧を説明する図である。
【図６】本発明の実施の形態におけるランプ電圧を説明する図である。
【図７】本発明の実施の形態におけるパルス幅変調信号と充電電圧との関係を説明する図である。
【図８】本発明の実施の形態におけるデッドバンド除去回路の具体例を示す図である。
【図９】本発明の実施の形態における駆動電圧の生成を説明する図である。
【図１０】本発明の実施の形態における発光素子の両側駆動を説明する図である。
【図１１】本発明の実施の形態における発光素子の両側駆動を説明する図である。
【図１２】本発明の実施の形態におけるディスプレイ装置の駆動回路の変形例の構成を示す図である。
【図１３】従来のディスプレイ装置の等価回路を示す図である。
【図１４】従来のディスプレイ装置の駆動回路の構成を示す図である。
【図１５】従来の形態における発光素子の片側駆動を説明する図である。
【符号の説明】
【００４８】
１０ ロウドライバ、１２ カラムドライバ、２０ レベルシフト回路、２０ａ 論理回路、２０ｂ 電圧シフト回路、２２ デッドバンド除去回路、２４〜４１ トランジスタ、５０ 駆動回路、５２ 論理回路、５４〜６６ トランジスタ、６８ コンデンサ、７０ 階調データ、７２ ＰＷＭ信号、１００ 駆動回路。
【技術分野】
【０００１】
本発明は、ディスプレイ装置の駆動回路に関する。特に、無機エレクトロ・ルミネセンス（ＥＬ）ディスプレイ装置の駆動回路に関する。
【背景技術】
【０００２】
フラットパネル型のディスプレイ装置として無機エレクトロ・ルミネセンス（ＥＬ）ディスプレイ装置が知られている。無機ＥＬディスプレイ装置は、表示面内において絶縁性基板上に互いに平行に連設された複数のロウ（行）電極線Ｌrowと、ロウ電極線Ｌrow上面に形成された高誘電体膜と、高誘電体膜の上に設けられた中間層、蛍光体層、中間層を介してロウ電極線Ｌrowに直交する方向に延伸され、互いに平行に周期的に配設された無機ＥＬ発光体層と、無機ＥＬ発光体層の上に互いに平行に配設された線状の複数のカラム（列）電極線Ｌcolを含んで構成されている。ロウ電極線Ｌrowはロウドライバ１０に接続され、カラム電極線Ｌcolはカラムドライバ１２にそれぞれ接続される。
【０００３】
無機ＥＬディスプレイ装置は、図１３に示す等価回路で表すことができる。ロウドライバ１０により複数のロウ電極線Ｌrowのうち１つが順次選択され、選択されたロウ電極線Ｌrowにロウ電圧Ｖrowが印加される。また、カラムドライバ１２に対して外部回路から選択された行に含まれる各画素に対する階調情報が入力され、その階調情報に基づいて所定のモジュレーション電圧Ｖmがカラムドライバ１２から各カラム電極線Ｌcolに印加される。選択されたロウ電極線Ｌrowに対応する各画素の無機ＥＬ発光体層には、ロウ電圧Ｖrowと各カラム電極線Ｌcolとの電位差が印加される。その結果、選択されたロウ電極線Ｌrow上の各画素の無機ＥＬ発光体層は、その電位差に応じた発光強度の光を出力する。そして、無機ＥＬディスプレイ装置に含まれる各行を順次選択して上記制御を行うことによって、無機ＥＬディスプレイ装置の表示画面を走査して１フレームの画像を表示させることができる。
【０００４】
特許文献１には、無機ＥＬディスプレイ装置の各画素の駆動回路が開示されている。この駆動回路５０は、図１４に示すように、論理回路５２、トランジスタ５４〜６６、コンデンサ６８を含んで構成される。論理回路５２は、階調データ７０を受けて、階調データ７０をパルス幅符号化（ＰＷＭ）信号７２に変換して出力する。トランジスタ５４は、コンデンサ６８とトランジスタ５６と直列に接続される。コンデンサ６８にはランプ電圧ＶRが印加される。トランジスタ５６はＰＷＭ信号７２のパルスを受けるとオン状態となり、トランジスタ５６のドレイン側の電圧ＶHは閾値電圧ＶTに保持される。一方、ＰＷＭ信号７２のパルスが出力されていない場合、トランジスタ５６はオフ状態となり、電圧ＶHはランプ電圧ＶRにつれて変化する。すなわち、ＰＷＭ信号７２のパルス幅が大きいほど電圧ＶHは小さくなり、ＰＷＭ信号７２のパルス幅が小さいほど電圧ＶHが大きくなる。トランジスタ６４は、ソースフォロワドライバ回路を構成する。電圧ＶPPは正弦波の交流電源であり、駆動回路５０の駆動電圧ＶOUTは、電圧ＶHと電圧ＶPPとを掛け合わせた電圧となる。無機ＥＬディスプレイ装置の各画素は、ロウドライバ１０から選択されたロウ電極線Ｌrowに印加される電圧Ｖrowと、カラムドライバ１２からカラム電極線Ｌcolに印加される駆動電圧ＶOUTとの電位差によって発光する。図１５に示すように、ロウドライバ１０から選択されたロウ電極線Ｌrowに印加される電圧Ｖrowと、カラムドライバ１２からカラム電極線Ｌcolに印加される駆動電圧ＶOUTとの電位差が最大電位差ΔＶMAXの場合に最も輝度が高くなり、最小電位差ΔＶMINの場合に最も輝度が低くなる。なお、図１５（ａ）には、電圧Ｖrowと駆動電圧ＶOUTとの極性が逆である場合を示し、図１５（ｂ）には、電圧Ｖrowと駆動電圧ＶOUTとの極性が等しい場合を示している。
【０００５】
また、トランジスタ５８，６０による電圧降下は、トランジスタ６４，６６の閾値電圧ＶTに等しいトランジスタ５８，６０の閾値電圧ＶTの合計に等しいので、駆動回路５０の出力は“デッドバンド”をもたないものとなる。
【０００６】
【特許文献１】特開平９−１７９５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来の駆動回路では、駆動電圧ＶOUTは極性が定まった０〜８０Ｖの電圧となるので、各画素の両端に印加される電圧Ｖrowと駆動電圧ＶOUTとの電位差も最大電位差ΔＶMAX〜最小電位差ΔＶMINにかけて常に極性が等しいものとなる。このように、ＥＬ素子に極性が一定である電圧を印加し続ける片側駆動方式では、ＥＬ素子の寿命が短くなる問題を生ずる。
【０００８】
さらに、駆動電圧ＶOUTを一定極性の片側駆動で制御するため、駆動電圧ＶOUTの最大値と最小値との間に必要な分解能をもたせようとすると制御に時間が掛かることとなる。例えば、駆動電圧ＶOUTを０〜８０Ｖの範囲で２５６段階の分解能で制御しようとすると、基準となるＰＷＭ信号７２のパルス幅を２５６段階の分解能で生成しなければならない。従って、論理回路５２ではカウンタ等を用いて０〜２５６の分解能をカウントしてＰＷＭ信号を生成しなければならず、カウントに時間が掛かるので制御を高速化することが困難である。
【０００９】
また、上記従来の駆動回路５０では、駆動電圧ＶOUTにサージ等のなんらかの外的変動が加わった場合に、外的変動の高周波成分がトランジスタ６４のソース−ゲート間の寄生容量Ｃを通じてコンデンサ６８にまで直接影響することとなる。その結果、コンデンサ６８の蓄積電圧が変動の影響を受け易いという問題がある。
【００１０】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも１つを解決すべく、両側駆動方式の駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、発光素子を発光させる階調に対応する電圧値を有する駆動電圧を生成し、当該駆動電圧を発光素子に供給することによって発光させるディスプレイ装置の駆動回路であって、発光素子を発光させる階調を示す階調データを受けて、当該階調データが示す階調が所定の閾値以上である場合に基準電位以上の出力電圧を発生させ、当該階調データが示す階調が前記閾値より小さい場合に接地電位よりも低い出力電圧を発生させる電圧発生回路と、前記出力電圧のデッドバンドを除去するデッドバンド除去回路と、を備えることを特徴とする。
【００１２】
特に、前記発光素子がロウ電極線とカラム電極線とに印加された電圧の電位差に応じた発光強度で発光する素子であって、発光素子を発光させる際には、ロウ電極線に接地電位とは異なる電圧が印加された発光素子のカラム電極線に前記出力電圧に対応する駆動電圧を印加することによって発光する素子に適用が可能である。具体的には、ロウ電極線に前記出力電圧の最大値又は最小値の絶対値よりも大きな絶対値を有する電圧を印加し、カラム電極線に前記出力電圧に応じた駆動電圧を印加することによって、ロウ電極に印加された電圧と前記駆動電圧との電位差に応じた発光強度で発光素子を発光させることができる。このような素子としては、無機エレクトロ・ルミネセンス（ＥＬ）素子が挙げられ、特に高い電圧で駆動される素子において効果が顕著となる。
【００１３】
より具体的には、前記デッドバンド除去回路は、前記出力電圧がゲートに印加され、接地電位より高い第１の電源電圧がドレインに印加され、前記基準電圧より低い第２電源電圧がソースに印加されたＮチャネル型の第１のトランジスタと、前記出力電圧がゲートに印加され、前記第２の電源電圧がドレインに印加され、前記第１の電源電圧がソースに印加されたＰチャネル型の第２のトランジスタと、を備えることを特徴とする。
【００１４】
また、前記階調データが示す階調が所定の閾値以上である場合に前記階調データが示す階調から前記閾値を引いた値に対応するパルス幅を有する第１の信号を生成し、当該階調データが示す階調が前記閾値より小さい場合に前記階調データが示す階調に対応するパルス幅を有する第２の信号を生成するパルス発生回路を備え、前記パルス発生回路で生成された第１の信号のパルス幅に対応する基準電位以上の出力電圧、又は、前記パルス発生回路で生成された第２の信号のパルス幅に対応する基準電位より低い出力電圧、を発生することを特徴とする。
【００１５】
例えば、前記第１の信号がゲートに入力され、接地電位から最大ランプ電圧まで時間と共に昇圧される正のランプ電圧がソースに印加される第３のトランジスタと、前記第２の信号がゲートに入力され、接地電位から最小ランプ電圧まで時間と共に降圧される負のランプ電圧がソースに印加される第４のトランジスタと、を備え、前記第３のトランジスタのドレインと前記第４のトランジスタのドレインとが接続され、当該接続点がコンデンサの一端に接続され、当該コンデンサの他端に接地電位が印加される回路により実現することができる。
【００１６】
すなわち、前記第３のトランジスタは、前記第１の信号のパルス幅に応じた時間だけオン状態となり、前記第４のトランジスタは、前記第２の信号のパルス幅に応じた時間だけオン状態となることによって、正のランプ電圧又は負のランプ電圧を第１の信号又は第２の信号のパルス幅に応じた時間だけコンデンサに充電することによって必要な電圧値を有する出力電圧を発生させる。
【発明の効果】
【００１７】
本発明によれば、発光素子を正負の両極を有する駆動電圧で両側駆動することによって、発光素子の寿命を長くすることができる。また、両極性を用いる両側駆動方式とすることによって、制御を高速化することができる。さらに、駆動電圧の外的変動による影響を小さくすることができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態におけるディスプレイ装置の駆動回路１００は、図１に示すように、レベルシフト回路２０、デッドバンド除去回路２２、トランジスタ２４〜２９及びコンデンサＣ１を含んで構成される。
【００１９】
従来のディスプレイ装置の駆動回路は、例えば０〜８０Ｖという接地電位に対して片側の電圧で発光素子を駆動させていた。本実施の形態における駆動回路１００は、例えば−４０Ｖ〜４０Ｖという接地電位に対して正負両側の電圧で発光素子を駆動させる。
【００２０】
レベルシフト回路２０は、図２に示すように、論理回路２０ａ及び電圧シフト回路２０ｂを含んで構成される。このレベルシフト回路２０がパルス発生回路に相当する。また、電圧シフト回路２０ｂには、外部から高圧電源バイアスＡＶＤＤ，ＡＶＳＳ、低圧電源バイアスＤＶＤＤ，ＤＶＳＳ、ゲートバイアスＶｐ，Ｖｎが供給される。
【００２１】
論理回路２０ａには、ＥＬ素子の発光強度を示すディジタルの階調データが入力される。論理回路２０ａは、階調データを受けて、階調データに応じたパルス幅を有するパルス幅符号化（ＰＷＭ）信号であるＮチャネル信号又はＰチャネル信号を生成する。Ｎチャネル信号又はＰチャネル信号は、ＥＬ素子の発光強度の階調が大きいほど広いパルス幅を有する信号である。このとき、階調データが示す階調が所定の閾値以上である場合に階調データが示す階調から閾値を引いた値に対応するパルス幅を有するＰチャネル信号を生成し、階調データが示す階調が閾値より小さい場合に階調データが示す階調に対応するパルス幅を有するＮチャネル信号を生成する。本実施の形態では、閾値を全階調の１／２に設定し、階調データが全階調の１／２より小さい場合にはＮチャネル信号を生成し、階調データが全階調の１／２以上である場合にはＰチャネル信号を生成する。すなわち、論理回路２０ａは、階調データに応じてＮチャネル信号とＰチャネル信号とを切り替えて出力する。
【００２２】
たとえば、全階調が０〜２５５階調で表される場合、図３（ａ）に示すように、階調データが１２７階調以下であれば、階調データに比例するパルス幅を有するＮチャネル信号が生成される。Ｎチャネル信号は、基準電位（本実施の形態では接地電位）よりも負側にパルスを有する信号として生成される。一方、図３（ｂ）に示すように、ＰＷＭ信号が１２８階調以上のパルス幅であれば、階調データから１２７を減算した値に比例するパルス幅を有するＰチャネル信号が生成される。Ｐチャネル信号は、基準電位（本実施の形態では接地電位）よりも正側にパルスを有する信号として生成される。このとき、Ｎチャネル信号とＰチャネル信号とのパルス幅は、最大パルス幅（１２７階調に相当するパルス幅）が等しくなるように設定される。
【００２３】
論理回路２０ａは、階調データに応じて、Ｎチャネル信号及びＰチャネル信号のいずれか一方を生成すると、電圧シフト回路２０ｂのＮチャネル入力端子及びＰチャネル入力端子にそれぞれ出力する。
【００２４】
電圧シフト回路２０ｂは、論理回路２０ａから出力されるＰチャネル信号及びＮチャネル信号を高圧に昇圧する。論理回路２０ａまではロジック回路で構成されるので、論理回路２０ａから出力されるＰチャネル信号及びＮチャネル信号は低電圧（例えば、±３．３Ｖ）のパルス信号となる。そこで、電圧シフト回路２０ｂでは、後段の高電圧回路を駆動するために、低電圧のＰチャネル信号及びＮチャネル信号を高電圧（例えば、±４０Ｖ）に変換する。
【００２５】
図４に、電圧シフト回路２０ｂの一例を示す。トランジスタ３０〜３３は、Ｐチャネル信号の昇圧回路を構成する。トランジスタ３１のドレインはトランジスタ３０のドレイン−ソース間を介して正の高圧電源バイアスＡＶＤＤ（例えば、＋４０Ｖ）に接続され、トランジスタ３１のソースは低圧電源バイアスＤＶＳＳ（例えば、接地電位）に接続される。Ｐチャネル型のトランジスタ３０のゲートには、正のゲートバイアスＶｐが印加されて電流源として機能する。Ｎチャネル型のトランジスタ３１のゲートにはＰチャネル信号が入力される。トランジスタ３１は、Ｐチャネル信号のパルスが立ち上がっている期間はオン状態となり、パルスが立ち上がっていない期間はオフ状態となる。従って、トランジスタ３１のドレイン端子の電圧は、Ｐチャネル信号のパルスが立ち上がっている期間はほぼ負の低圧電源バイアスＤＶＳＳに維持され、パルスが立ち上がっていない期間はほぼ正の高圧電源バイアスＡＶＤＤに維持される。
【００２６】
トランジスタ３２のソースは正の高圧電源バイアスＡＶＤＤに接続され、トランジスタ３２のドレインはトランジスタ３３のドレイン−ソース間を介して負の高圧電源バイアスＡＶＳＳ（例えば、−４０Ｖ）に接続される。Ｎチャネル型のトランジスタ３３のゲートには、負のゲートバイアスＶｎが印加されて電流源として機能する。Ｐチャネル型のトランジスタ３２のゲートにはトランジスタ３１のドレインが接続され、ドレイン端子の電圧変化がＰチャネル高圧信号として出力される。すなわち、トランジスタ３０〜３３の昇圧回路により、３．３ＶレベルのＰチャネル信号が±４０Ｖレベルのパルス信号に変換されて出力される。
【００２７】
トランジスタ３４〜３７は、Ｎチャネル信号の昇圧回路を構成する。トランジスタ３４のドレインはトランジスタ３５のドレイン−ソース間を介して負の高圧電源バイアスＡＶＤＤ（例えば、−４０Ｖ）に接続され、トランジスタ３４のソースは正の低圧電源バイアスＤＶＤＤ（例えば、＋３．３Ｖ）に接続される。Ｎチャネル型のトランジスタ３５のゲートには、負のゲートバイアスＶｎが印加されて電流源として機能する。Ｐチャネル型のトランジスタ３４のゲートにはＮチャネル信号が入力される。トランジスタ３４は、Ｎチャネル信号のパルスが立ち上がっている期間はオフ状態となり、パルスが立ち上がっていない期間はオン状態となる。従って、トランジスタ３４のドレイン端子の電圧は、Ｎチャネル信号のパルスが立ち下がっている期間はほぼ正の低圧電源バイアスＤＶＤＤに維持され、パルスが立ち下がっていない期間はほぼ負の高圧電源バイアスＡＶＳＳに維持される。
【００２８】
トランジスタ３７のソースは負の高圧電源バイアスＡＶＳＳに接続され、トランジスタ３７のドレインはトランジスタ３６のドレイン−ソース間を介して正の高圧電源バイアスＡＶＤＤに接続される。Ｐチャネル型のトランジスタ３６のゲートには、正のゲートバイアスＶｐが印加されて電流源として機能する。Ｎチャネル型のトランジスタ３７のゲートにはトランジスタ３４のドレインが接続され、ソース端子の電圧変化がＮチャネル高圧信号として出力される。すなわち、トランジスタ３４〜３７の昇圧回路により、＋３．３ＶレベルのＮチャネル信号が±４０Ｖレベルのパルス信号に変換されて出力される。
【００２９】
すなわち、階調データが閾値より小さい（本実施の形態では、全２５６階調の１／２（１２８階調）より小さい）場合にはＮチャネル信号に対応するパルス幅で振幅が±４０ＶのパルスがＮチャネル高圧信号として出力され、階調データが閾値以上（本実施の形態では、全２５６階調の１／２（１２８階調）以上）である場合にはＰチャネル信号に対応するパルス幅で振幅が±４０ＶのパルスがＰチャネル高圧信号として出力される。
【００３０】
レベルシフト回路２０から出力されるＰチャネル高圧信号及びＮチャネル高圧信号はトランジスタ２４及び２６のゲートにそれぞれ入力される。トランジスタ２４のソースはランプ電圧ＶＲ（＋）に接続され、トランジスタ２６のソースはランプ電圧ＶＲ（−）に接続される。また、トランジスタ２４のドレインとトランジスタ２６のドレインとが接続され、接続点ＡはコンデンサＣ１を介して接地される。
【００３１】
ランプ電圧ＶＲ（＋）は、図５に示すように、レベルシフト回路２０へＰＷＭ信号が入力されるタイミングに同期して基準電位（例えば、接地電位ＧＮＤ）から昇圧を開始し、Ｐチャネル信号（Ｐチャネル高圧信号）の最大パルス幅に相当する時間で最大ランプ電圧ＶＲMAX（例えば、＋４０Ｖ）に到達するように一定速度で昇圧される。また、ランプ電圧ＶＲ（−）は、図６に示すように、レベルシフト回路２０へＰＷＭ信号が入力されるタイミングに同期して基準電位（例えば、接地電位ＧＮＤ）から降圧を開始し、Ｎチャネル信号（Ｎチャネル高圧信号）の最大パルス幅に相当する時間で最小ランプ電圧ＶＲMIN（例えば、−４０Ｖ）に到達するように一定速度で降圧される。
【００３２】
トランジスタ２４は、Ｐチャネル高圧信号のパルスが出力されている期間だけオン状態となる。また、トランジスタ２６は、Ｎチャネル高圧信号のパルスが出力されている期間だけオン状態となる。従って、Ｐチャネル高圧信号のパルスが出力されている場合には、図７（ａ）に示すように、ランプ電圧ＶＲ（＋）によりコンデンサＣ１はＰチャネル高圧信号のパルス幅に相当する時間だけ充電され、その充電電圧Ｖｃはパルス幅に対応する値となる。一方、Ｎチャネル高圧信号のパルスが出力されている場合には、図７（ｂ）に示すように、ランプ電圧ＶＲ（−）によりコンデンサＣ１はＮチャネル高圧信号のパルス幅に相当する時間だけ充電され、その充電電圧Ｖｃはパルス幅に対応する値となる。
【００３３】
例えば、Ｐチャネル信号（Ｐチャネル高圧信号）及びＮチャネル信号（Ｎチャネル高圧信号）がそれぞれ１２８階調（０〜１２７）のパルス幅で出力されている場合、充電電圧Ｖｃは、０〜４０Ｖ又は０〜−４０Ｖの範囲がそれぞれ１２８階調の分解能で表されたパルス幅に対応する電圧値となる。
【００３４】
デッドバンド除去回路２２は、コンデンサＣ１の充電電圧Ｖｃを出力電圧として受けて、デッドバンドの除去を行う。図８に、デッドバンド除去回路２２の例を示す。
【００３５】
トランジスタ３８のドレインは正の高圧電源バイアスＡＶＤＤに接続され、トランジスタ３８のソースはトランジスタ３９のドレイン−ソースを介して負の高圧電源バイアスＡＶＳＳに接続される。トランジスタ３８のゲートにはコンデンサの充電電圧Ｖｃが入力される。また、Ｎチャネル型のトランジスタ３９のゲートには負のゲートバイアスＶｎが印加されて電流源として機能する。
【００３６】
トランジスタ４１のドレインは負の高圧電源バイアスＡＶＳＳに接続され、トランジスタ４１のソースはトランジスタ４０のドレイン−ソースを介して正の高圧電源バイアスＡＶＤＤに接続される。トランジスタ４１のゲートにはコンデンサの充電電圧Ｖｃが入力される。また、Ｐチャネル型のトランジスタ４０のゲートには正のゲートバイアスＶｐが印加されて電流源として機能する。
【００３７】
充電電圧Ｖｃが正電位になると、ソースフォロワ回路を構成するトランジスタ４１の作用により、充電電圧Ｖｃの変化に追従して充電電圧Ｖｃ＋閾値電圧Ｖｔがトランジスタ４１のソースからＮチャネル除去信号として出力される。一方、充電電圧Ｖｃが負電位になると、ソースフォロワ回路を構成するトランジスタ３８の作用により、充電電圧Ｖｃの変化に追従して充電電圧Ｖｃ−閾値電圧Ｖｔがトランジスタ３８のソースからＰチャネル除去信号として出力される。
【００３８】
Ｎチャネル除去信号はトランジスタ２８のゲートに入力され、Ｐチャネル除去信号はトランジスタ２９のゲートに入力される。トランジスタ２８のドレインは正の交流（正弦波）電源Ｖｓｉｎ（＋）に接続され、トランジスタ２９のドレインは負の交流（正弦波）電源Ｖｓｉｎ（−）に接続される。トランジスタ２８のソースはトランジスタ２９のソースと接続され、その接続点からＥＬ素子の駆動電圧ＶDRVが出力される。
【００３９】
ここで、正の交流（正弦波）電源Ｖｓｉｎ（＋）は、図９に示すように、基準電位（例えば、接地電位ＧＮＤ）を最小ピーク電圧とし、正の高圧電源バイアスＡＶＤＤ（例えば、＋４０Ｖ）を最高ピーク電圧とする正弦波交流とする。また、負の交流（正弦波）電源Ｖｓｉｎ（−）は、図９に示すように、基準電位（例えば、接地電位ＧＮＤ）を最大ピーク電圧とし、負の高圧電源バイアスＡＶＳＳ（例えば、−４０Ｖ）を最小ピーク電圧とする正弦波交流とする。
【００４０】
トランジスタ２９は、充電電圧Ｖｃが正電位になると、ソースフォロワ回路を構成するトランジスタ３８は、図９に示すように、負の交流電源Ｖｓｉｎ（−）をカットオフ電圧として、Ｐチャネル除去信号の変化に応じてＰチャネル除去信号−閾値電圧Ｖｔ、すなわち充電電圧Ｖｃに対応する駆動電圧ＶDRVを出力する。一方、トランジスタ２８は、充電電圧Ｖｃが負電位になると、ソースフォロワ回路を構成するトランジスタ４１は、図９に示すように、正の交流電源Ｖｓｉｎ（＋）をカットオフ電圧として、Ｎチャネル除去信号の変化に応じてＮチャネル除去信号＋閾値電圧Ｖｔ、すなわち充電電圧Ｖｃに対応する駆動電圧ＶDRVを出力する。
【００４１】
ここで、トランジスタ２８による電圧降下はトランジスタ４１の閾値電圧ＶTで補償され、トランジスタ２９による電圧降下はトランジスタ３８の閾値電圧ＶTで補償されるので、駆動回路１００の出力は“デッドバンド”をもたないものとなる。
【００４２】
従って、選択されたロウ電極線Ｌrowに接続されたＥＬ素子には、図１０に示すように、ロウ電極線Ｌrowに印加される電圧Ｖrowと、基準電位（接地電位）に対して正負の両極に振れる駆動電圧ＶDRVとの電位差がΔＶMINからΔＶMAXの範囲で印加されることとなる。この電位差によって発光素子が階調データに応じた発光強度で発光する。一方、選択されていないロウ電極線Ｌrowに接続されたＥＬ素子には、図１１に示すように、基準電位（接地電位）に対して正負の両極に振れる駆動電圧ＶDRVとの電位差が印加される。これによって、ＥＬ素子の寿命を従来よりも著しく長くすることができる。
【００４３】
また、駆動電圧ＶDRVを正負の両極性を有する両側駆動で制御するため、正負のそれぞれにおいて全階調よりも少ない分解能をもたせれば良い。例えば、閾値を全階調の１／２とした場合、各極性において１／２の分解能をもたせるだけで良い。本実施の形態のように全階調が２５６階調であり、閾値をその半分の１２８とした場合、正側で１２８階調、負側で１２８階調の分解能をもたせるだけで良い。従って、論理回路２０ａではカウンタ等を用いて０〜１２７の分解能をカウントしてＮチャネル信号及びＰチャネル信号を生成すれば良く、従来よりもカウントに掛かる時間を短縮することができる。従って、制御を高速化することが可能である。
【００４４】
さらに、駆動電圧ＶDRVにサージ等のなんらかの外的変動が加わった場合においても、トランジスタ２８，２９の寄生容量を通じて外的変動が伝達したとしても、デッドバンド除去回路２２のトランジスタ３８，４１によって、コンデンサＣ１にまで外的変動の影響が及ぶ程度を小さくすることができる。
【００４５】
また、駆動回路１００は、図１２に示すように、ＥＬ素子に蓄積されたエネルギーを電源に回収するための電力回収用のダイオードＤ１，Ｄ２を含んでも良い。これによって、図９に示すように、ＥＬ素子の駆動期間ＴDRVに続く回収期間ＴRCVにおいて、ＥＬ素子に蓄積されたエネルギーを交流電源Ｖｓｉｎ（＋）又はＶｓｉｎ（−）に回収させることができる。このとき、駆動回路１００は、電力を効率良く回収するための電力回収用のダイオードＤ３〜Ｄ６を備えることが好適である。例えば、プラスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合、電力回収時にその電荷はダイオードＤ１を介して交流電源Ｖｓｉｎ（＋）に流れる。このとき、コンデンサＣ１に貯まっていた電荷も同様に交流電源Ｖｓｉｎ（＋）に流れるが、コンデンサＣ１の端子電圧Ｖｃは交流電源Ｖｓｉｎ（＋）よりもダイオードＤ３，Ｄ４の端子間電圧分だけ高い電圧となる。従って、Ｐチャネルのトランジスタ２９はオフ状態となり、効率良く電力を回収することができる。同様に、マイナスの電圧（電荷）がＥＬ素子の容量に蓄積されていた場合には、ダイオードＤ５，Ｄ６の作用によってトランジスタ２８がオフ状態となり、交流電源Ｖｓｉｎ（−）に電力が効率良く回収される。
【００４６】
なお、本実施の形態では、ディスプレイ装置として無機ＥＬディスプレイ装置を対象として説明を行ったがこれに限定されるものでない。両極性の印加電圧によって発光可能な素子を利用したディスプレイ装置であれば本発明の適用対象範囲とすることができる。ただし、無機ＥＬディスプレイのように印加電圧の範囲が数十Ｖ程度になるディスプレイ装置では、正負の両側駆動とすることによって発光素子の寿命を延ばし、駆動回路に含まれる素子の必要耐圧を抑えることができる等の効果が顕著となる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態におけるディスプレイ装置の駆動回路の構成を示す図である。
【図２】本発明の実施の形態におけるレベルシフト回路の構成を示す図である。
【図３】本発明の実施の形態におけるパルス幅変調を説明する図である。
【図４】本発明の実施の形態における電圧シフト回路の具体例を示す図である。
【図５】本発明の実施の形態におけるランプ電圧を説明する図である。
【図６】本発明の実施の形態におけるランプ電圧を説明する図である。
【図７】本発明の実施の形態におけるパルス幅変調信号と充電電圧との関係を説明する図である。
【図８】本発明の実施の形態におけるデッドバンド除去回路の具体例を示す図である。
【図９】本発明の実施の形態における駆動電圧の生成を説明する図である。
【図１０】本発明の実施の形態における発光素子の両側駆動を説明する図である。
【図１１】本発明の実施の形態における発光素子の両側駆動を説明する図である。
【図１２】本発明の実施の形態におけるディスプレイ装置の駆動回路の変形例の構成を示す図である。
【図１３】従来のディスプレイ装置の等価回路を示す図である。
【図１４】従来のディスプレイ装置の駆動回路の構成を示す図である。
【図１５】従来の形態における発光素子の片側駆動を説明する図である。
【符号の説明】
【００４８】
１０ ロウドライバ、１２ カラムドライバ、２０ レベルシフト回路、２０ａ 論理回路、２０ｂ 電圧シフト回路、２２ デッドバンド除去回路、２４〜４１ トランジスタ、５０ 駆動回路、５２ 論理回路、５４〜６６ トランジスタ、６８ コンデンサ、７０ 階調データ、７２ ＰＷＭ信号、１００ 駆動回路。
【特許請求の範囲】
【請求項１】
発光素子を発光させる階調に対応する電圧値を有する駆動電圧を生成し、当該駆動電圧を発光素子に供給することによって発光させるディスプレイ装置の駆動回路であって、
発光素子を発光させる階調を示す階調データを受けて、当該階調データが示す階調が所定の閾値以上である場合に接地電位以上の出力電圧を発生させ、当該階調データが示す階調が前記閾値より小さい場合に接地電位よりも低い出力電圧を発生させる電圧発生回路と、
前記出力電圧のデッドバンドを除去するデッドバンド除去回路と、
を備えることを特徴とするディスプレイ装置の駆動回路。
【請求項２】
請求項１に記載のディスプレイ装置の駆動回路において、
前記発光素子は、ロウ電極線とカラム電極線とに印加された電圧の電位差に応じた発光強度で発光する素子であって、
発光素子を発光させる際には、ロウ電極線に接地電位とは異なる電圧が印加された発光素子のカラム電極線に前記出力電圧に対応する駆動電圧を印加することを特徴とするディスプレイ装置の駆動回路。
【請求項３】
請求項２に記載のディスプレイ装置の駆動回路において、
前記発光素子は、無機エレクトロ・ルミネセンス（ＥＬ）素子であることを特徴とするディスプレイ装置の駆動回路。
【請求項４】
請求項１〜３のいずれか１つに記載のディスプレイ装置の駆動回路において、
前記デッドバンド除去回路は、
前記出力電圧がゲートに印加され、接地電位より高い第１の電源電圧がドレインに印加され、前記基準電圧より低い第２電源電圧がソースに印加されたＮチャネル型のトランジスタと、
前記出力電圧がゲートに印加され、前記第２の電源電圧がドレインに印加され、前記第１の電源電圧がソースに印加されたＰチャネル型のトランジスタと、
を備えることを特徴とするディスプレイ装置の駆動回路。
【請求項５】
請求項１〜４のいずれか１つに記載のディスプレイ装置の駆動回路において、
前記階調データが示す階調が所定の閾値以上である場合に前記階調データが示す階調から前記閾値を引いた値に対応するパルス幅を有する第１の信号を生成し、
当該階調データが示す階調が前記閾値より小さい場合に前記階調データが示す階調に対応するパルス幅を有する第２の信号を生成するパルス発生回路を備え、
前記パルス発生回路で生成された第１の信号のパルス幅に対応する基準電位以上の出力電圧、又は、前記パルス発生回路で生成された第２の信号のパルス幅に対応する基準電位より低い出力電圧、を発生することを特徴とするディスプレイ装置の駆動回路。
【請求項６】
請求項５に記載のディスプレイ装置の駆動回路において、
前記第１の信号がゲートに入力され、接地電位から最大ランプ電圧まで時間と共に昇圧される正のランプ電圧がソースに印加される第３のトランジスタと、
前記第２の信号がゲートに入力され、接地電位から最小ランプ電圧まで時間と共に降圧される負のランプ電圧がソースに印加される第４のトランジスタと、を備え、
前記第３のトランジスタのドレインと前記第４のトランジスタのドレインとが接続され、当該接続点がコンデンサの一端に接続され、当該コンデンサの他端に接地電位が印加される回路を含むことを特徴するディスプレイ装置の駆動回路。
【請求項７】
請求項６に記載のディスプレイ装置の駆動回路において、
前記第３のトランジスタは、前記第１の信号のパルス幅に応じた時間だけオン状態となり、
前記第４のトランジスタは、前記第２の信号のパルス幅に応じた時間だけオン状態となることを特徴とするディスプレイ装置の駆動回路。
【請求項１】
発光素子を発光させる階調に対応する電圧値を有する駆動電圧を生成し、当該駆動電圧を発光素子に供給することによって発光させるディスプレイ装置の駆動回路であって、
発光素子を発光させる階調を示す階調データを受けて、当該階調データが示す階調が所定の閾値以上である場合に接地電位以上の出力電圧を発生させ、当該階調データが示す階調が前記閾値より小さい場合に接地電位よりも低い出力電圧を発生させる電圧発生回路と、
前記出力電圧のデッドバンドを除去するデッドバンド除去回路と、
を備えることを特徴とするディスプレイ装置の駆動回路。
【請求項２】
請求項１に記載のディスプレイ装置の駆動回路において、
前記発光素子は、ロウ電極線とカラム電極線とに印加された電圧の電位差に応じた発光強度で発光する素子であって、
発光素子を発光させる際には、ロウ電極線に接地電位とは異なる電圧が印加された発光素子のカラム電極線に前記出力電圧に対応する駆動電圧を印加することを特徴とするディスプレイ装置の駆動回路。
【請求項３】
請求項２に記載のディスプレイ装置の駆動回路において、
前記発光素子は、無機エレクトロ・ルミネセンス（ＥＬ）素子であることを特徴とするディスプレイ装置の駆動回路。
【請求項４】
請求項１〜３のいずれか１つに記載のディスプレイ装置の駆動回路において、
前記デッドバンド除去回路は、
前記出力電圧がゲートに印加され、接地電位より高い第１の電源電圧がドレインに印加され、前記基準電圧より低い第２電源電圧がソースに印加されたＮチャネル型のトランジスタと、
前記出力電圧がゲートに印加され、前記第２の電源電圧がドレインに印加され、前記第１の電源電圧がソースに印加されたＰチャネル型のトランジスタと、
を備えることを特徴とするディスプレイ装置の駆動回路。
【請求項５】
請求項１〜４のいずれか１つに記載のディスプレイ装置の駆動回路において、
前記階調データが示す階調が所定の閾値以上である場合に前記階調データが示す階調から前記閾値を引いた値に対応するパルス幅を有する第１の信号を生成し、
当該階調データが示す階調が前記閾値より小さい場合に前記階調データが示す階調に対応するパルス幅を有する第２の信号を生成するパルス発生回路を備え、
前記パルス発生回路で生成された第１の信号のパルス幅に対応する基準電位以上の出力電圧、又は、前記パルス発生回路で生成された第２の信号のパルス幅に対応する基準電位より低い出力電圧、を発生することを特徴とするディスプレイ装置の駆動回路。
【請求項６】
請求項５に記載のディスプレイ装置の駆動回路において、
前記第１の信号がゲートに入力され、接地電位から最大ランプ電圧まで時間と共に昇圧される正のランプ電圧がソースに印加される第３のトランジスタと、
前記第２の信号がゲートに入力され、接地電位から最小ランプ電圧まで時間と共に降圧される負のランプ電圧がソースに印加される第４のトランジスタと、を備え、
前記第３のトランジスタのドレインと前記第４のトランジスタのドレインとが接続され、当該接続点がコンデンサの一端に接続され、当該コンデンサの他端に接地電位が印加される回路を含むことを特徴するディスプレイ装置の駆動回路。
【請求項７】
請求項６に記載のディスプレイ装置の駆動回路において、
前記第３のトランジスタは、前記第１の信号のパルス幅に応じた時間だけオン状態となり、
前記第４のトランジスタは、前記第２の信号のパルス幅に応じた時間だけオン状態となることを特徴とするディスプレイ装置の駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００６−７２２２６（Ｐ２００６−７２２２６Ａ）
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願番号】特願２００４−２５８５９４（Ｐ２００４−２５８５９４）
【出願日】平成１６年９月６日（２００４．９．６）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願日】平成１６年９月６日（２００４．９．６）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]