メモリカード
【課題】 ＡＴＡホストに対しても正常な動作を行うことができるメモリカードを提供すること。
【解決手段】 ホスト機器１に接続される端子２２と、フラッシュメモリ部２３と、端子２２とフラッシュメモリ部２３に接続されるとともに動作モードが変更可能なモードレジスタ部３２とＭＰＵ３１とを有するデバイスコントローラ２４と、モードレジスタ部３２の初期動作モードを設定する初期動作モード設定部２５とを有する。
【解決手段】 ホスト機器１に接続される端子２２と、フラッシュメモリ部２３と、端子２２とフラッシュメモリ部２３に接続されるとともに動作モードが変更可能なモードレジスタ部３２とＭＰＵ３１とを有するデバイスコントローラ２４と、モードレジスタ部３２の初期動作モードを設定する初期動作モード設定部２５とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリカードに関する。
【背景技術】
【０００２】
コンピュータのメモリの拡張や、他の機器とのデータ交換・データ通信等のためにカード型媒体が用いられている。カード型媒体の規格としては、例えばＰＣカード、コンパクトフラッシュ（登録商標）カード（以下、「ＣＦカード」）、スマートメディア等がある。ＣＦカードは、サンディスク社が提唱しているメモリカードの規格である。
【０００３】
ＣＦカード、スマートメディア等の小型のメモリカードは、デジタルカメラ、パームトップパーソナルコンピュータ、ＰＤＡ（Personal Digital Assistant）等の携帯機器に使用されている。
【０００４】
また、ＣＦカードスロットにそのまま装着できるカード型ハードディスクが開発されている。このハードディスクは、ＣＦ＋TypeIIと呼ばれる規格に準拠している。
【０００５】
ところで、このようなカード型媒体の規格の中には、複数の動作モードで動作を許容しているものがある。例えば、下記の特許文献１には、ＰＣカードのピンの割り当てを変更してカスタムインターフェースとして一般化し、ＰＣカードをＺＶポート（Zoomed Video port）対応カード等として使用することが記載されている。
【０００６】
同様に、ＣＦカードの規格においては、メモリモード（memory momde）、プライマリＩ／Ｏモード（primary I/O mode）、セカンダリＩ／Ｏモード（secondary I/O mode）、コンティギュアスＩ／Ｏモード（contiguous I/O mode）、True IDE モード（True Integrated Device Electronics mode）の５つの動作モードが定義されている。
【０００７】
これらのモードのうち、メモリモードと３つのＩ／ＯモードはＰＣカード互換モードであり、ＰＣカードコントローラから見ればＰＣカードとの区別はない。一方、True IDEモードは、一般的なハードディスクと同じインターフェースであり、ＰＣカードと互換性はない。
【０００８】
True IDEモードは、CF＋V1.4と呼ばれる規格の策定時に追加された仕様で、ＣＦカードの５０ピンコネクタにＩＤＥインターフェースの４０本の信号ラインを割り当てたものである。このTrue IDEモードで動作するＣＦカードはＩＤＥで接続した場合と同じ機能、性能が得られる。
【０００９】
また、メモリモードは通信カードに対応する動作モードであり、さらに、Ｉ／ＯモードとTrue IDEモードはストレージカードに対応する動作モードである。ただし、Ｉ／ＯモードとTrue IDEモードではデータの転送速度に違いがある。すなわち、Ｉ／Ｏモードは、ＰＣカードの１６ビットＩ／Ｏカードとして扱われるので、１６ビットＩ／Ｏカードで規定される転送速度、すなわちＩＳＡ（Industrial Standard Architecture）バス相当のスピードが限界となる。これに対し、True IDEモードはＰＣカードの限界以上の転送速度でデータを転送することができる。
【００１０】
ＣＦカードのホストは、通常、上記の５つのモードのいずれか１つの動作モードを選択してＣＦカードにアクセスする。動作モードの選択は、ホストからＣＦカードに出力されるアウトプットイネーブル信号ＯＥ♯によって行われる。ホストがTrue IDEモードでの動作を選択する場合にはアウトプットイネーブル信号ＯＥ＃を定常的に低レベル（Ｌレベル）にしてＣＦカードのコンフィギュレーション・オプション・レジスタ（Configuration Option Resister）をTrue IDEモードで動作させる。また、ホストが他のモードでの動作を選択する場合には、アウトプットイネーブル信号ＯＥ＃を高レベル（Ｈレベル）にしてＣＦカードのコンフィギュレーション・オプション・レジスタに希望のモードを示す値を書き込むと、コンフィギュレーション・オプション・レジスタは書き換えられて希望のモードで動作するようになる。
【００１１】
ＣＦカードでは、電源電圧Ｖｃｃの印加当初（電源投入後の初期）は、アウトプットイネーブル信号ＯＥ＃のレベルが不安定となることにかんがみ、図９に示すタイミングチャートのように、最初にＰＣＭＣＩＡ（Personal Computer Memory Card International Association）規格のメモリモードで動作するように設定されている。その後、アウトプットイネーブル信号ＯＥ＃のレベルが安定してから、ＣＦカードは、アウトプットイネーブル信号ＯＥ＃のレベルに基づいてTrue IDEモードで動作すべきかどうかを判断する。そのため、True IDEモードでＣＦカードを動作させるシステムでも、コンピュータ等の機器からＣＦカードへの電源投入後の初期の段階で、ＣＦカードは一時的にメモリモードで動作している。もし、ＣＦカードがアウトプットイネーブル信号ＯＥ＃のレベルを検知するタイミングが早すぎると、誤ってTrue IDEモードに切り替わってしまう。
【特許文献１】特開２００１−３１９２０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ＣＦカードが暫くの時間、メモリモードで動作することについて、ＣＦカード用のホストはモード切り換えまでの時間に配慮するように構成されているので問題はない。
【００１３】
しかし、上記切り替え時間に対応していないＡＴＡ（AT Attachment）（IDE）ホスト（以下、非対応ＡＴＡホストと呼ぶ）とＣＦカードとの組み合わせでは問題が起きてしまう。
【００１４】
例えば、ＣＦカードの４３番ピンをＬレベルとする信号は、True IDEモードで動作している場合には、ＤＭＡ（Direct Memory Access）リクエスト信号を意味するが、メモリモードで動作している場合には異なる信号（ＩＮＰＡＣＫ＃信号）を意味する。このため、モード切り替え前にメモリモードで動作している間、ＣＦカードがＩＮＰＡＣＫ＃信号を出力すると、非対応ＡＴＡホストは、True IDE モードのＤＭＡリクエスト信号と誤認してそのための処理を開始してしまう。
【００１５】
なお、ＤＭＡリクエスト信号は、ＤＭＡ転送のためにＣＦカードがホスト側へと出力する信号であり、ＩＮＰＡＣＫ＃信号は、アドレスデコーダの出力信号である。
【００１６】
このように非対応ＡＴＡホストのためには、電源投入直後からTrue IDE モードで動作する特別な仕様に変更したＣＦカードを用意しなければならない。この場合、ＣＦカードを容易かつ安価に実現するために、通常仕様のＣＦカードと特別仕様のＣＦカードとで、なるべく多くの部品を共通にすることが好ましい。
【００１７】
また、ファームウェアの違いのみで両方の仕様を実現できればよいが、上述したように、電源投入後にはファームウェアのモードを直ぐに変更してもファームウェアが実行されるまでの間はメモリモードになるので、例えばＣＦカードからのＩＮＰＡＣＫ＃信号を、非対応ＡＴＡホストがＤＭＡリクエストであると誤認するなどの問題は解決されない。
【００１８】
本発明の目的の一つは、非対応ＡＴＡホストに対応したモード切り替えを行うことができるメモリカードを提供することにある。
【課題を解決するための手段】
【００１９】
上記の課題を解決するための本発明は、メモリカードであって、ホスト機器に接続される端子、メモリ部、前記端子と前記メモリ部に接続されるとともに動作モードが変更可能なモードレジスタと制御回路とを有するデバイスコントローラ、及び、前記モードレジスタの初期動作モードを設定する初期動作モード設定部を有することを特徴としている。
【発明を実施するための最良の形態】
【００２０】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。図１は、本発明の実施形態に係るメモリカードが装着されるコンピュータシステムの一例を示す構成図である。
【００２１】
図１において、コンピュータシステム１は、例えば、ＯＡＤＧ（Open Architecture Developer's Group）仕様に準拠して、所定のオペレーティングシステム（ＯＳ）を搭載している。
【００２２】
コンピュータシステム１におけるＣＰＵ２は、ＯＳの制御下でユーティリティプログラムの他、各種プログラムを実行し、システムバスであるＦＳバス（Front Side Bus）３、高速Ｉ／Ｏ装置用バスとしてのＰＣＩ（Peripheral Component Interconnect）バス４、Ｉ／Ｏ装置用バスとしてのＬＰＣ（Low Pin Count）バス５という３段階のバスを介して、各構成要素と相互接続されており、ＣＰＵ２内とその外部のキャッシュメモリにプログラムコードやデータを蓄えることにより処理の高速化を図っている。
【００２３】
ＣＰＵ２には、その内部に１次キャッシュとして例えば１２８ＫバイトのＳＲＡＭを集積させているが、その容量の不足を補うために、専用バスであるＢＳバス（Back Side Bus）６を介して、例えば５１２Ｋ〜２Ｍバイト程度の２次キャッシュ７が接続されている。
【００２４】
ＦＳバス３とＰＣＩバス４は、メモリ／ＰＣＩチップと呼ばれるＣＰＵブリッジ８を介して連絡されている。このＣＰＵブリッジ８は、メインメモリ９へのアクセス動作を制御するためのメモリコントローラ機能や、ＦＳバス３とＰＣＩバス４との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ９は、ＣＰＵ２の実行プログラムの読み込み領域として、あるいは実行プログラムの処理データを書き込む作業領域として利用されるメモリであり、複数個のＤＲＡＭチップで構成されている。その実行プログラムには、ＯＳや周辺機器類をハードウェア操作するための各種ドライバや、アプリケーションプログラムや、ＬＰＣバス５に接続されるフラッシュＲＯＭ１７に格納されるＢＩＯＳ（Basic Input/Output System）等のファームウェアが含まれる。
【００２５】
また、ＣＰＵブリッジ８には、ビデオに関連する機能を実現するためのサブシステムであるビデオサブシステム１０が接続されており、ビデオコントローラを含んでいる。
【００２６】
ＰＣＩバス４には、Ｉ／Ｏブリッジ１２の他、図示しないＰＣカードコントローラ、オーディオサブシステム、ドッキングステーションインターフェース、ミニＰＣＩコネクタ等が接続されている。
【００２７】
Ｉ／Ｏブリッジ１２は、ＰＣＩバス４とＬＰＣバス５のブリッジ機能を備え、さらに、ＤＭＡコントローラ機能、プログラマブル割り込みコントローラ（ＰＩＣ）機能、プログラマブル・インターバル・タイマ（ＰＩＴ）機能、ＡＴＡ（ＩＤＥ）インターフェース機能、ＵＳＢ（Universal Serial Bus）機能、ＳＭバス（System Management Bus）インターフェース機能を備えると共に、リアルタイムクロックを内蔵している。ＤＭＡコントローラ機能は、フロッピー（登録商標）ディスクドライブ等の周辺機器とメインメモリ９との間のデータ転送をＣＰＵ２の介在なしに実行するための機能である。ＰＩＣ機能は、周辺機器からの割り込み要求に応答して、所定のプログラムを実行させる機能である。ＰＩＴ機能は、タイマ信号を所定周期で発生させる機能である。また、ＡＴＡ（ＩＤＥ）インターフェース機能によって実現されるインターフェースにはＩＤＥハードディスクドライブ（ＨＤＤ）１４とＣＦカードスロット２０が接続され、またＡＴＡＰＩ（ATA Packet Interface）にはＣＤ−ＲＯＭドライブ１５が接続されている。ＣＤ−ＲＯＭ１５の代わりに、ＤＶＤ（Digital Versatile Disc）ドライブを接続してもよい。なお、ＣＦカードスロット２０には、後述するメモリカード２１が差し込まれ、メモリカード２１に対してそれ以外のコンピュータ１の構成部分がホストとなる。
【００２８】
ＡＴＡ／ＡＴＡＰＩインターフェースに接続されたドライブ等は、コンピュータシステム１の起動時に接続が確認される。この接続の確認は、ＢＩＯＳの動作の段階で行われ、各ドライブはそれぞれＩ／Ｏブリッジ１２からのＡＴＡ／ＡＴＡＰＩコマンドに対して応答を返し、その応答によりＩ／Ｏブリッジ１２は接続を確認する。
【００２９】
また、Ｉ／Ｏブリッジ１２には、ＳＭバスを介してＥＥＰＲＯＭ１６が接続されている。このＥＥＰＲＯＭ１６は、ユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するための不揮発性メモリであり、記憶内容の書換えが可能である。
【００３０】
ＬＰＣバス５は、ＩＳＡバスを持たないシステムにレガシーデバイスを接続するためのインターフェース規格に基づくバスであり、コマンド、アドレス及びデータを同じ信号線を使って取り交わしている。このＬＰＣバス５には、フラッシュＲＯＭ１７、エンベデッドコントローラ１８等が接続されている。
【００３１】
フラッシュＲＯＭ１７は、一括またはブロック単位でのデータの消去、新たな書き込みを行えるＲＯＭであり、上述したようにＢＩＯＳを格納している。
【００３２】
ＣＦカードスロット２０に接続されるメモリカード２１は、例えば図２に示すようにＣＦカードの特別仕様であって外部入出力がＡＴＡ規格に準拠する構成を有している。このメモリカード２１は、図２に示すように、ＰＣカードに準拠している外部端子２２と、半導体デバイスからなるフラッシュメモリ２３と、外部端子２２とフラッシュメモリ２３に接続されて外部との入出力を受け持つデバイスコントローラ２４と、初期動作モード設定部２５とを有している。デバイスコントローラ２４と外部端子２２は第１のバスＢ１を介して接続され、フラッシュメモリ２３とデバイスコントローラ２４は第２のバスＢ２を介して接続され、さらに、初期動作モード設定部２５はデバイスコントローラ２４に接続されている。
【００３３】
デバイスコントローラ２４は、例えば１チップのＬＳＩで構成され、外部端子２２に接続される制御部（ＭＰＵ（Micro Processing Unit））２４ａとモードレジスタ部３２を有し、ＭＰＵ３１はファームウェアとしても機能する。
【００３４】
ここでモードレジスタ部３２は、メモリカード２１の動作モードを設定するためのレジスタ（モードレジスタ）を含む。本実施の形態において特徴的なことの一つは、このモードレジスタ部３２が、初期動作モード設定部２５からの初期モード設定信号を受けて、初期の動作モードを設定することである。例えば、メモリカード２１に電源電圧Ｖｃｃが外部端子２２を通して投入された後、所定の時間（パワーオンリセット時間）内に、初期動作モード設定部２５からＨレベル信号が入力されると、この信号をForce IDE（強制ＩＤＥ）信号と認識して、モードレジスタ部３２は、メモリカード２１の動作モードがTrue IDEモードとなるよう、モードレジスタを設定する。
【００３５】
初期動作モード設定部２５は、例えば抵抗器Ｒ１を含んで構成される。この抵抗器Ｒ１は、一端が電源に接続され且つ他端がモードレジスタ部３２に接続されており、プルアップ抵抗として動作する。これにより、メモリカード２１に電源が投入された後、モードレジスタ部３２にＨレベルのForce IDE信号が入力される。
【００３６】
また、ＭＰＵ３１は、パワーオンリセット時間経過後に、アウトプットイネーブル信号ＯＥ＃のレベルを判別し、その判別結果に基づいてモードレジスタ部３２の動作モードを変更する。例えば、アウトプットイネーブル信号ＯＥ＃がＬレベルとなっている場合には、ＭＰＵ３１は、モードレジスタ部３２の動作モードをTrue IDEモードに設定する。また、Ｈレベルとなっている場合には、ＭＰＵ３１は、モードレジスタ部３２の動作モードをメモリモードに設定する。
【００３７】
本実施の形態のメモリカード２１は、上述の構成を有してなる。そして、このメモリカード２１をＣＦカードスロット２０に差し込み、電源電圧Ｖｃｃが供給されると、メモリカード２１は、次のように動作する。図３は、電源、Force IDE信号、アウトプットイネーブル信号ＯＥ＃及び第４３番ピン（以下、DMARQ/INPACK#と呼ぶ）の信号のタイミングチャートを表す説明図である。
【００３８】
図３において、メモリカード２１に電源が投入されるとともに、Force IDE信号はＨレベルになってモードレジスタ部３２に入力される。これにより、パワーオンリセット時間Ｔにモードレジスタ部３２の動作モードはTrue IDEモードとなる。また、パワーオンリセット時間Ｔには、ＭＰＵ３１は、アウトプットイネーブル信号ＯＥ＃のレベルを無視してモードレジスタ部３２の動作モードを変更しない。
【００３９】
つまり、パワーオンリセット時間Ｔ内に、メモリカード２１が、そのDMARQ/INPACK#の信号レベルをＬレベルとした場合、この信号の意味は、ＩＮＰＡＣＫ＃ではなく、ＤＭＡリクエスト信号となる。一方で非対応ＡＴＡホストは、電源投入直後から、メモリカード２１がTrue IDEモードにあるとして、メモリカード２１へのアクセスを行っているので、Ｉ／Ｏブリッジ１２のＡＴＡインターフェースを介してメインメモリ９へのＤＭＡ転送が可能になる。
【００４０】
そのパワーオンリセット時間Ｔを経過した後には、アウトプットイネーブル信号ＯＥ＃のレベルの高低によってファームウェアであるＭＰＵ３１はモードレジスタ部３２のモードを設定する。例えば、図３において、パワーオンリセット時間経過後のアウトプットイネーブル信号ＯＥ＃はＬレベルであるので、モードレジスタ部３２の動作モードはTrue IDEモードのままとなる。
【００４１】
一方、特別仕様のＣＦカードであるメモリカード２１を、ＡＴＡホスト以外のホスト、例えばＰＣカードＩ／Ｏモードとして扱われるホストに接続する場合について説明する。図４に示すように、この場合もパワーオンリセット時間には、図３に示した例と同様に、モードレジスタ部３２はTrue IDEモードで動作する。また、パワーオンリセット時間経過後には、アウトプットイネーブル信号ＯＥ＃に応じてモードが設定される。つまり、パワーオンリセット時間経過後、アウトプットイネーブル信号ＯＥ＃がＨレベルの場合にはＭＰＵ３１のモード設定によってメモリモードで動作し、アウトプットイネーブル信号ＯＥ＃がＬレベルの場合には、モードレジスタ部３２はTrue IDEモードで動作を続ける。
【００４２】
ところで、メモリカード２１を、一般にＡＴＡホスト以外のホストに接続することを想定して、製造する場合には、図５に示すように、抵抗器Ｒ２を用い、その一端を接地電位ＧＮＤに接続し、他端をモードレジスタ部３２に接続して初期動作モード設定部２５を構成してもよい。
【００４３】
このように構成すると、初期動作モード設定部２５からモードレジスタ部３２に入力する信号はＬレベルとなってモードレジスタ部３２の初期の動作モードはメモリモードとなる。従って、図５に示すメモリカード２１は、通常仕様のＣＦカードと同様のものとなる。
【００４４】
すなわち本実施の形態では、初期動作モード設定部２５としての抵抗器の接続状態を変更するだけで、初期の動作モードを変更することができ、通常仕様／特別仕様の設定を容易に行うことができる。
【００４５】
この通常仕様のＣＦカードであるメモリカード２１を、図１に示すＣＦカードスロット２０を介してＩ／Ｏブリッジ１２に接続した場合の動作について説明する。この場合、図６に示すように、パワーオンリセット時間でのモードレジスタ部３２の動作モードは、True IDEモード以外のモード、例えばメモリモードとなる。さらに、パワーオンリセット時間を経過した後には、ファームウェアであるＭＰＵ３１は、アウトプットイネーブル信号ＯＥ＃がＬレベルの場合にモードレジスタ部３２の動作モードをTrue IDEモードに変更する。
【００４６】
この場合において、メモリカード２１がＤＭＡ転送を要求するときには、当初のメモリモードにある間、DMARQ/INPACK#のピンは、Ｈレベルとなっている。そしてその後、モードレジスタ部３２によってTrue IDEモードに切り替えられた後に、DMARQ/INPACK#のピンがＬレベルとなって、ＤＭＡ要求が行われることとなる。
【００４７】
一方、図５に示すメモリカード２１がＡＴＡホスト以外のホストに接続される場合について説明する。図７のタイミングチャートに示すように、この場合も、パワーオンリセット時間でのモードレジスタ部３２の動作モードは、図６に示した場合と同様にメモリモードとなる。
【００４８】
一方、パワーオンリセット時間を経過した後には、ファームウェアであるＭＰＵ３１は、アウトプットイネーブル信号ＯＥ＃がＨレベルの場合には、モードレジスタ部３２の動作モードをメモリモードに維持させる。
【００４９】
ところで、図２に示したメモリカード２１では、初期動作モード設定部２５からＨレベルの信号が入力されると、モードレジスタ部３２が、当該信号をForce ID信号として認識し、True IDEモードとなるように設定することとしたが、これに限られるものではない。例えば、モードレジスタ部３２は、Ｌレベルの信号が入力されたときに、当該信号をForce
ID信号として認識してもよい。この場合、Ｈレベルの信号が入力されるときは、メモリモードにて動作することとしてもよい。
【００５０】
さらに、この初期動作モード設定部２５の出力は１つである必要はなく、モードの数に合わせて複数の信号を入力可能となっていてもよい。この場合もモードレジスタ部３２は、初期動作モード設定部２５から入力される信号に対応して、予め定められた動作モードとなるようモードレジスタを設定する。
【００５１】
また、図２に示した特別仕様のＣＦカードとなるメモリカード２１と、図５に示した通常仕様のＣＦカードとなるメモリカード２１の作り分けは、プルアップ抵抗Ｒ１を有するプリント配線基板とプルダウン抵抗Ｒ２を有するプリント配線基板の２種類用意して、どちらの種類のプリント配線基板を用いてメモリカード２１を生成するかによって作り分けてもよい。また或いは、予めプルアップ抵抗とプルダウン抵抗の双方を搭載したプリント基板を用意して切り換えスイッチなどによりモードレジスタ部３２にいずれかの抵抗を接続するようにしてもよい。
【００５２】
これらの場合でも、特別仕様のメモリカード２１と通常仕様のメモリカード２１の違いは初期動作モード設定部１５の内容だけであって、その他は全て同じ部品構成となっている。
【００５３】
上記した実施形態では、ホスト機器としてコンピュータを例に挙げて説明したが、ＰＤＡ、デジタルカメラ、携帯電話などの機器であってもよい。
【００５４】
以上のように、本実施の形態では、メモリカードのコントローラ（ＬＳＩ）に仕様を区別する入力信号Ａの発生部を設け、その入力信号Ａのレベルの高低に基づいて電源投入直後からTrue IDEモードで動作するのかメモリモードで動作するのかをハードウエアによって切り替える。入力信号Ａは、ＣＦカードのプリント基板上で、その信号レベルが定常的に確定するように、例えば電源電圧から直接的に（ゲート等を用いることなく）獲得できるようにしておく。
【００５５】
これにより、メモリカードのコントローラに対する入力電源電圧Ｖｃｃが安定し、パワーオンリセット時間が経過したときに、入力信号Ａに基づいた所望の動作モードが設定されることになる。例えば起動時の動作モードがTrue IDEモードなるよう設定する特別仕様のＣＦカードの回路では、図８に示すように、電源が投入された直後からTrue IDEモードでＣＦカードが動作するようになり、ＡＴＡホストとの組合せでの問題を解決することができる。
【００５６】
さらに、ここまでの説明では、デバイスコントローラ２４と初期動作モード設定部２５とを別個の回路として説明していたが、初期動作モード設定部２５は、デバイスコントローラ２４内に含まれてもよい。すなわち、電源投入後の初期の動作モードごとに複数種類のデバイスコントローラ２４を用意し、メモリカード２１の製造時に、所望の初期の動作モードに対応する種類のデバイスコントローラ２４を選択的に用いて製造することとしてもよい。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態に係るメモリカードを装着したコンピュータシステムの構成図である。
【図２】本発明の実施形態に係るメモリカードの第１例のブロック図である。
【図３】図２に示したメモリカードをＡＴＡホストに接続した場合の動作を示すタイミングチャートである。
【図４】図２に示したメモリカードをＡＴＡホスト以外のホストに接続した場合の動作を示すタイミングチャートである。
【図５】本発明の実施形態に係るメモリカードの第２例のブロック図である。
【図６】図５に示したメモリカードをＡＴＡホストに接続した場合の動作を示すタイミングチャートである。
【図７】図５に示したメモリカードをＡＴＡホスト以外のホストに接続した場合の動作を示すタイミングチャートである。
【図８】本発明の実施形態に係るメモリカードの基本動作を示すタイミングチャートである。
【図９】従来技術に係るＣＦカードの動作を示すタイミングチャートである。
【符号の説明】
【００５８】
１ コンピュータシステム、２ ＣＰＵ、３ ＦＳバス、４ ＰＣＩバス、５ ＬＰＣバス、８ ＣＰＵブリッジ、９ メインメモリ、１２ Ｉ／Ｏブリッジ、１７ フラッシュＲＯＭ、２０ ＣＦカードスロット、２１ メモリカード、２２ 外部端子、２３ フラッシュメモリ、２４ デバイスコントローラ、２５ 初期動作モード設定部、３１ ＭＰＵ、３２ モードレジスタ部。
【技術分野】
【０００１】
本発明は、メモリカードに関する。
【背景技術】
【０００２】
コンピュータのメモリの拡張や、他の機器とのデータ交換・データ通信等のためにカード型媒体が用いられている。カード型媒体の規格としては、例えばＰＣカード、コンパクトフラッシュ（登録商標）カード（以下、「ＣＦカード」）、スマートメディア等がある。ＣＦカードは、サンディスク社が提唱しているメモリカードの規格である。
【０００３】
ＣＦカード、スマートメディア等の小型のメモリカードは、デジタルカメラ、パームトップパーソナルコンピュータ、ＰＤＡ（Personal Digital Assistant）等の携帯機器に使用されている。
【０００４】
また、ＣＦカードスロットにそのまま装着できるカード型ハードディスクが開発されている。このハードディスクは、ＣＦ＋TypeIIと呼ばれる規格に準拠している。
【０００５】
ところで、このようなカード型媒体の規格の中には、複数の動作モードで動作を許容しているものがある。例えば、下記の特許文献１には、ＰＣカードのピンの割り当てを変更してカスタムインターフェースとして一般化し、ＰＣカードをＺＶポート（Zoomed Video port）対応カード等として使用することが記載されている。
【０００６】
同様に、ＣＦカードの規格においては、メモリモード（memory momde）、プライマリＩ／Ｏモード（primary I/O mode）、セカンダリＩ／Ｏモード（secondary I/O mode）、コンティギュアスＩ／Ｏモード（contiguous I/O mode）、True IDE モード（True Integrated Device Electronics mode）の５つの動作モードが定義されている。
【０００７】
これらのモードのうち、メモリモードと３つのＩ／ＯモードはＰＣカード互換モードであり、ＰＣカードコントローラから見ればＰＣカードとの区別はない。一方、True IDEモードは、一般的なハードディスクと同じインターフェースであり、ＰＣカードと互換性はない。
【０００８】
True IDEモードは、CF＋V1.4と呼ばれる規格の策定時に追加された仕様で、ＣＦカードの５０ピンコネクタにＩＤＥインターフェースの４０本の信号ラインを割り当てたものである。このTrue IDEモードで動作するＣＦカードはＩＤＥで接続した場合と同じ機能、性能が得られる。
【０００９】
また、メモリモードは通信カードに対応する動作モードであり、さらに、Ｉ／ＯモードとTrue IDEモードはストレージカードに対応する動作モードである。ただし、Ｉ／ＯモードとTrue IDEモードではデータの転送速度に違いがある。すなわち、Ｉ／Ｏモードは、ＰＣカードの１６ビットＩ／Ｏカードとして扱われるので、１６ビットＩ／Ｏカードで規定される転送速度、すなわちＩＳＡ（Industrial Standard Architecture）バス相当のスピードが限界となる。これに対し、True IDEモードはＰＣカードの限界以上の転送速度でデータを転送することができる。
【００１０】
ＣＦカードのホストは、通常、上記の５つのモードのいずれか１つの動作モードを選択してＣＦカードにアクセスする。動作モードの選択は、ホストからＣＦカードに出力されるアウトプットイネーブル信号ＯＥ♯によって行われる。ホストがTrue IDEモードでの動作を選択する場合にはアウトプットイネーブル信号ＯＥ＃を定常的に低レベル（Ｌレベル）にしてＣＦカードのコンフィギュレーション・オプション・レジスタ（Configuration Option Resister）をTrue IDEモードで動作させる。また、ホストが他のモードでの動作を選択する場合には、アウトプットイネーブル信号ＯＥ＃を高レベル（Ｈレベル）にしてＣＦカードのコンフィギュレーション・オプション・レジスタに希望のモードを示す値を書き込むと、コンフィギュレーション・オプション・レジスタは書き換えられて希望のモードで動作するようになる。
【００１１】
ＣＦカードでは、電源電圧Ｖｃｃの印加当初（電源投入後の初期）は、アウトプットイネーブル信号ＯＥ＃のレベルが不安定となることにかんがみ、図９に示すタイミングチャートのように、最初にＰＣＭＣＩＡ（Personal Computer Memory Card International Association）規格のメモリモードで動作するように設定されている。その後、アウトプットイネーブル信号ＯＥ＃のレベルが安定してから、ＣＦカードは、アウトプットイネーブル信号ＯＥ＃のレベルに基づいてTrue IDEモードで動作すべきかどうかを判断する。そのため、True IDEモードでＣＦカードを動作させるシステムでも、コンピュータ等の機器からＣＦカードへの電源投入後の初期の段階で、ＣＦカードは一時的にメモリモードで動作している。もし、ＣＦカードがアウトプットイネーブル信号ＯＥ＃のレベルを検知するタイミングが早すぎると、誤ってTrue IDEモードに切り替わってしまう。
【特許文献１】特開２００１−３１９２０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ＣＦカードが暫くの時間、メモリモードで動作することについて、ＣＦカード用のホストはモード切り換えまでの時間に配慮するように構成されているので問題はない。
【００１３】
しかし、上記切り替え時間に対応していないＡＴＡ（AT Attachment）（IDE）ホスト（以下、非対応ＡＴＡホストと呼ぶ）とＣＦカードとの組み合わせでは問題が起きてしまう。
【００１４】
例えば、ＣＦカードの４３番ピンをＬレベルとする信号は、True IDEモードで動作している場合には、ＤＭＡ（Direct Memory Access）リクエスト信号を意味するが、メモリモードで動作している場合には異なる信号（ＩＮＰＡＣＫ＃信号）を意味する。このため、モード切り替え前にメモリモードで動作している間、ＣＦカードがＩＮＰＡＣＫ＃信号を出力すると、非対応ＡＴＡホストは、True IDE モードのＤＭＡリクエスト信号と誤認してそのための処理を開始してしまう。
【００１５】
なお、ＤＭＡリクエスト信号は、ＤＭＡ転送のためにＣＦカードがホスト側へと出力する信号であり、ＩＮＰＡＣＫ＃信号は、アドレスデコーダの出力信号である。
【００１６】
このように非対応ＡＴＡホストのためには、電源投入直後からTrue IDE モードで動作する特別な仕様に変更したＣＦカードを用意しなければならない。この場合、ＣＦカードを容易かつ安価に実現するために、通常仕様のＣＦカードと特別仕様のＣＦカードとで、なるべく多くの部品を共通にすることが好ましい。
【００１７】
また、ファームウェアの違いのみで両方の仕様を実現できればよいが、上述したように、電源投入後にはファームウェアのモードを直ぐに変更してもファームウェアが実行されるまでの間はメモリモードになるので、例えばＣＦカードからのＩＮＰＡＣＫ＃信号を、非対応ＡＴＡホストがＤＭＡリクエストであると誤認するなどの問題は解決されない。
【００１８】
本発明の目的の一つは、非対応ＡＴＡホストに対応したモード切り替えを行うことができるメモリカードを提供することにある。
【課題を解決するための手段】
【００１９】
上記の課題を解決するための本発明は、メモリカードであって、ホスト機器に接続される端子、メモリ部、前記端子と前記メモリ部に接続されるとともに動作モードが変更可能なモードレジスタと制御回路とを有するデバイスコントローラ、及び、前記モードレジスタの初期動作モードを設定する初期動作モード設定部を有することを特徴としている。
【発明を実施するための最良の形態】
【００２０】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。図１は、本発明の実施形態に係るメモリカードが装着されるコンピュータシステムの一例を示す構成図である。
【００２１】
図１において、コンピュータシステム１は、例えば、ＯＡＤＧ（Open Architecture Developer's Group）仕様に準拠して、所定のオペレーティングシステム（ＯＳ）を搭載している。
【００２２】
コンピュータシステム１におけるＣＰＵ２は、ＯＳの制御下でユーティリティプログラムの他、各種プログラムを実行し、システムバスであるＦＳバス（Front Side Bus）３、高速Ｉ／Ｏ装置用バスとしてのＰＣＩ（Peripheral Component Interconnect）バス４、Ｉ／Ｏ装置用バスとしてのＬＰＣ（Low Pin Count）バス５という３段階のバスを介して、各構成要素と相互接続されており、ＣＰＵ２内とその外部のキャッシュメモリにプログラムコードやデータを蓄えることにより処理の高速化を図っている。
【００２３】
ＣＰＵ２には、その内部に１次キャッシュとして例えば１２８ＫバイトのＳＲＡＭを集積させているが、その容量の不足を補うために、専用バスであるＢＳバス（Back Side Bus）６を介して、例えば５１２Ｋ〜２Ｍバイト程度の２次キャッシュ７が接続されている。
【００２４】
ＦＳバス３とＰＣＩバス４は、メモリ／ＰＣＩチップと呼ばれるＣＰＵブリッジ８を介して連絡されている。このＣＰＵブリッジ８は、メインメモリ９へのアクセス動作を制御するためのメモリコントローラ機能や、ＦＳバス３とＰＣＩバス４との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ９は、ＣＰＵ２の実行プログラムの読み込み領域として、あるいは実行プログラムの処理データを書き込む作業領域として利用されるメモリであり、複数個のＤＲＡＭチップで構成されている。その実行プログラムには、ＯＳや周辺機器類をハードウェア操作するための各種ドライバや、アプリケーションプログラムや、ＬＰＣバス５に接続されるフラッシュＲＯＭ１７に格納されるＢＩＯＳ（Basic Input/Output System）等のファームウェアが含まれる。
【００２５】
また、ＣＰＵブリッジ８には、ビデオに関連する機能を実現するためのサブシステムであるビデオサブシステム１０が接続されており、ビデオコントローラを含んでいる。
【００２６】
ＰＣＩバス４には、Ｉ／Ｏブリッジ１２の他、図示しないＰＣカードコントローラ、オーディオサブシステム、ドッキングステーションインターフェース、ミニＰＣＩコネクタ等が接続されている。
【００２７】
Ｉ／Ｏブリッジ１２は、ＰＣＩバス４とＬＰＣバス５のブリッジ機能を備え、さらに、ＤＭＡコントローラ機能、プログラマブル割り込みコントローラ（ＰＩＣ）機能、プログラマブル・インターバル・タイマ（ＰＩＴ）機能、ＡＴＡ（ＩＤＥ）インターフェース機能、ＵＳＢ（Universal Serial Bus）機能、ＳＭバス（System Management Bus）インターフェース機能を備えると共に、リアルタイムクロックを内蔵している。ＤＭＡコントローラ機能は、フロッピー（登録商標）ディスクドライブ等の周辺機器とメインメモリ９との間のデータ転送をＣＰＵ２の介在なしに実行するための機能である。ＰＩＣ機能は、周辺機器からの割り込み要求に応答して、所定のプログラムを実行させる機能である。ＰＩＴ機能は、タイマ信号を所定周期で発生させる機能である。また、ＡＴＡ（ＩＤＥ）インターフェース機能によって実現されるインターフェースにはＩＤＥハードディスクドライブ（ＨＤＤ）１４とＣＦカードスロット２０が接続され、またＡＴＡＰＩ（ATA Packet Interface）にはＣＤ−ＲＯＭドライブ１５が接続されている。ＣＤ−ＲＯＭ１５の代わりに、ＤＶＤ（Digital Versatile Disc）ドライブを接続してもよい。なお、ＣＦカードスロット２０には、後述するメモリカード２１が差し込まれ、メモリカード２１に対してそれ以外のコンピュータ１の構成部分がホストとなる。
【００２８】
ＡＴＡ／ＡＴＡＰＩインターフェースに接続されたドライブ等は、コンピュータシステム１の起動時に接続が確認される。この接続の確認は、ＢＩＯＳの動作の段階で行われ、各ドライブはそれぞれＩ／Ｏブリッジ１２からのＡＴＡ／ＡＴＡＰＩコマンドに対して応答を返し、その応答によりＩ／Ｏブリッジ１２は接続を確認する。
【００２９】
また、Ｉ／Ｏブリッジ１２には、ＳＭバスを介してＥＥＰＲＯＭ１６が接続されている。このＥＥＰＲＯＭ１６は、ユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するための不揮発性メモリであり、記憶内容の書換えが可能である。
【００３０】
ＬＰＣバス５は、ＩＳＡバスを持たないシステムにレガシーデバイスを接続するためのインターフェース規格に基づくバスであり、コマンド、アドレス及びデータを同じ信号線を使って取り交わしている。このＬＰＣバス５には、フラッシュＲＯＭ１７、エンベデッドコントローラ１８等が接続されている。
【００３１】
フラッシュＲＯＭ１７は、一括またはブロック単位でのデータの消去、新たな書き込みを行えるＲＯＭであり、上述したようにＢＩＯＳを格納している。
【００３２】
ＣＦカードスロット２０に接続されるメモリカード２１は、例えば図２に示すようにＣＦカードの特別仕様であって外部入出力がＡＴＡ規格に準拠する構成を有している。このメモリカード２１は、図２に示すように、ＰＣカードに準拠している外部端子２２と、半導体デバイスからなるフラッシュメモリ２３と、外部端子２２とフラッシュメモリ２３に接続されて外部との入出力を受け持つデバイスコントローラ２４と、初期動作モード設定部２５とを有している。デバイスコントローラ２４と外部端子２２は第１のバスＢ１を介して接続され、フラッシュメモリ２３とデバイスコントローラ２４は第２のバスＢ２を介して接続され、さらに、初期動作モード設定部２５はデバイスコントローラ２４に接続されている。
【００３３】
デバイスコントローラ２４は、例えば１チップのＬＳＩで構成され、外部端子２２に接続される制御部（ＭＰＵ（Micro Processing Unit））２４ａとモードレジスタ部３２を有し、ＭＰＵ３１はファームウェアとしても機能する。
【００３４】
ここでモードレジスタ部３２は、メモリカード２１の動作モードを設定するためのレジスタ（モードレジスタ）を含む。本実施の形態において特徴的なことの一つは、このモードレジスタ部３２が、初期動作モード設定部２５からの初期モード設定信号を受けて、初期の動作モードを設定することである。例えば、メモリカード２１に電源電圧Ｖｃｃが外部端子２２を通して投入された後、所定の時間（パワーオンリセット時間）内に、初期動作モード設定部２５からＨレベル信号が入力されると、この信号をForce IDE（強制ＩＤＥ）信号と認識して、モードレジスタ部３２は、メモリカード２１の動作モードがTrue IDEモードとなるよう、モードレジスタを設定する。
【００３５】
初期動作モード設定部２５は、例えば抵抗器Ｒ１を含んで構成される。この抵抗器Ｒ１は、一端が電源に接続され且つ他端がモードレジスタ部３２に接続されており、プルアップ抵抗として動作する。これにより、メモリカード２１に電源が投入された後、モードレジスタ部３２にＨレベルのForce IDE信号が入力される。
【００３６】
また、ＭＰＵ３１は、パワーオンリセット時間経過後に、アウトプットイネーブル信号ＯＥ＃のレベルを判別し、その判別結果に基づいてモードレジスタ部３２の動作モードを変更する。例えば、アウトプットイネーブル信号ＯＥ＃がＬレベルとなっている場合には、ＭＰＵ３１は、モードレジスタ部３２の動作モードをTrue IDEモードに設定する。また、Ｈレベルとなっている場合には、ＭＰＵ３１は、モードレジスタ部３２の動作モードをメモリモードに設定する。
【００３７】
本実施の形態のメモリカード２１は、上述の構成を有してなる。そして、このメモリカード２１をＣＦカードスロット２０に差し込み、電源電圧Ｖｃｃが供給されると、メモリカード２１は、次のように動作する。図３は、電源、Force IDE信号、アウトプットイネーブル信号ＯＥ＃及び第４３番ピン（以下、DMARQ/INPACK#と呼ぶ）の信号のタイミングチャートを表す説明図である。
【００３８】
図３において、メモリカード２１に電源が投入されるとともに、Force IDE信号はＨレベルになってモードレジスタ部３２に入力される。これにより、パワーオンリセット時間Ｔにモードレジスタ部３２の動作モードはTrue IDEモードとなる。また、パワーオンリセット時間Ｔには、ＭＰＵ３１は、アウトプットイネーブル信号ＯＥ＃のレベルを無視してモードレジスタ部３２の動作モードを変更しない。
【００３９】
つまり、パワーオンリセット時間Ｔ内に、メモリカード２１が、そのDMARQ/INPACK#の信号レベルをＬレベルとした場合、この信号の意味は、ＩＮＰＡＣＫ＃ではなく、ＤＭＡリクエスト信号となる。一方で非対応ＡＴＡホストは、電源投入直後から、メモリカード２１がTrue IDEモードにあるとして、メモリカード２１へのアクセスを行っているので、Ｉ／Ｏブリッジ１２のＡＴＡインターフェースを介してメインメモリ９へのＤＭＡ転送が可能になる。
【００４０】
そのパワーオンリセット時間Ｔを経過した後には、アウトプットイネーブル信号ＯＥ＃のレベルの高低によってファームウェアであるＭＰＵ３１はモードレジスタ部３２のモードを設定する。例えば、図３において、パワーオンリセット時間経過後のアウトプットイネーブル信号ＯＥ＃はＬレベルであるので、モードレジスタ部３２の動作モードはTrue IDEモードのままとなる。
【００４１】
一方、特別仕様のＣＦカードであるメモリカード２１を、ＡＴＡホスト以外のホスト、例えばＰＣカードＩ／Ｏモードとして扱われるホストに接続する場合について説明する。図４に示すように、この場合もパワーオンリセット時間には、図３に示した例と同様に、モードレジスタ部３２はTrue IDEモードで動作する。また、パワーオンリセット時間経過後には、アウトプットイネーブル信号ＯＥ＃に応じてモードが設定される。つまり、パワーオンリセット時間経過後、アウトプットイネーブル信号ＯＥ＃がＨレベルの場合にはＭＰＵ３１のモード設定によってメモリモードで動作し、アウトプットイネーブル信号ＯＥ＃がＬレベルの場合には、モードレジスタ部３２はTrue IDEモードで動作を続ける。
【００４２】
ところで、メモリカード２１を、一般にＡＴＡホスト以外のホストに接続することを想定して、製造する場合には、図５に示すように、抵抗器Ｒ２を用い、その一端を接地電位ＧＮＤに接続し、他端をモードレジスタ部３２に接続して初期動作モード設定部２５を構成してもよい。
【００４３】
このように構成すると、初期動作モード設定部２５からモードレジスタ部３２に入力する信号はＬレベルとなってモードレジスタ部３２の初期の動作モードはメモリモードとなる。従って、図５に示すメモリカード２１は、通常仕様のＣＦカードと同様のものとなる。
【００４４】
すなわち本実施の形態では、初期動作モード設定部２５としての抵抗器の接続状態を変更するだけで、初期の動作モードを変更することができ、通常仕様／特別仕様の設定を容易に行うことができる。
【００４５】
この通常仕様のＣＦカードであるメモリカード２１を、図１に示すＣＦカードスロット２０を介してＩ／Ｏブリッジ１２に接続した場合の動作について説明する。この場合、図６に示すように、パワーオンリセット時間でのモードレジスタ部３２の動作モードは、True IDEモード以外のモード、例えばメモリモードとなる。さらに、パワーオンリセット時間を経過した後には、ファームウェアであるＭＰＵ３１は、アウトプットイネーブル信号ＯＥ＃がＬレベルの場合にモードレジスタ部３２の動作モードをTrue IDEモードに変更する。
【００４６】
この場合において、メモリカード２１がＤＭＡ転送を要求するときには、当初のメモリモードにある間、DMARQ/INPACK#のピンは、Ｈレベルとなっている。そしてその後、モードレジスタ部３２によってTrue IDEモードに切り替えられた後に、DMARQ/INPACK#のピンがＬレベルとなって、ＤＭＡ要求が行われることとなる。
【００４７】
一方、図５に示すメモリカード２１がＡＴＡホスト以外のホストに接続される場合について説明する。図７のタイミングチャートに示すように、この場合も、パワーオンリセット時間でのモードレジスタ部３２の動作モードは、図６に示した場合と同様にメモリモードとなる。
【００４８】
一方、パワーオンリセット時間を経過した後には、ファームウェアであるＭＰＵ３１は、アウトプットイネーブル信号ＯＥ＃がＨレベルの場合には、モードレジスタ部３２の動作モードをメモリモードに維持させる。
【００４９】
ところで、図２に示したメモリカード２１では、初期動作モード設定部２５からＨレベルの信号が入力されると、モードレジスタ部３２が、当該信号をForce ID信号として認識し、True IDEモードとなるように設定することとしたが、これに限られるものではない。例えば、モードレジスタ部３２は、Ｌレベルの信号が入力されたときに、当該信号をForce
ID信号として認識してもよい。この場合、Ｈレベルの信号が入力されるときは、メモリモードにて動作することとしてもよい。
【００５０】
さらに、この初期動作モード設定部２５の出力は１つである必要はなく、モードの数に合わせて複数の信号を入力可能となっていてもよい。この場合もモードレジスタ部３２は、初期動作モード設定部２５から入力される信号に対応して、予め定められた動作モードとなるようモードレジスタを設定する。
【００５１】
また、図２に示した特別仕様のＣＦカードとなるメモリカード２１と、図５に示した通常仕様のＣＦカードとなるメモリカード２１の作り分けは、プルアップ抵抗Ｒ１を有するプリント配線基板とプルダウン抵抗Ｒ２を有するプリント配線基板の２種類用意して、どちらの種類のプリント配線基板を用いてメモリカード２１を生成するかによって作り分けてもよい。また或いは、予めプルアップ抵抗とプルダウン抵抗の双方を搭載したプリント基板を用意して切り換えスイッチなどによりモードレジスタ部３２にいずれかの抵抗を接続するようにしてもよい。
【００５２】
これらの場合でも、特別仕様のメモリカード２１と通常仕様のメモリカード２１の違いは初期動作モード設定部１５の内容だけであって、その他は全て同じ部品構成となっている。
【００５３】
上記した実施形態では、ホスト機器としてコンピュータを例に挙げて説明したが、ＰＤＡ、デジタルカメラ、携帯電話などの機器であってもよい。
【００５４】
以上のように、本実施の形態では、メモリカードのコントローラ（ＬＳＩ）に仕様を区別する入力信号Ａの発生部を設け、その入力信号Ａのレベルの高低に基づいて電源投入直後からTrue IDEモードで動作するのかメモリモードで動作するのかをハードウエアによって切り替える。入力信号Ａは、ＣＦカードのプリント基板上で、その信号レベルが定常的に確定するように、例えば電源電圧から直接的に（ゲート等を用いることなく）獲得できるようにしておく。
【００５５】
これにより、メモリカードのコントローラに対する入力電源電圧Ｖｃｃが安定し、パワーオンリセット時間が経過したときに、入力信号Ａに基づいた所望の動作モードが設定されることになる。例えば起動時の動作モードがTrue IDEモードなるよう設定する特別仕様のＣＦカードの回路では、図８に示すように、電源が投入された直後からTrue IDEモードでＣＦカードが動作するようになり、ＡＴＡホストとの組合せでの問題を解決することができる。
【００５６】
さらに、ここまでの説明では、デバイスコントローラ２４と初期動作モード設定部２５とを別個の回路として説明していたが、初期動作モード設定部２５は、デバイスコントローラ２４内に含まれてもよい。すなわち、電源投入後の初期の動作モードごとに複数種類のデバイスコントローラ２４を用意し、メモリカード２１の製造時に、所望の初期の動作モードに対応する種類のデバイスコントローラ２４を選択的に用いて製造することとしてもよい。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態に係るメモリカードを装着したコンピュータシステムの構成図である。
【図２】本発明の実施形態に係るメモリカードの第１例のブロック図である。
【図３】図２に示したメモリカードをＡＴＡホストに接続した場合の動作を示すタイミングチャートである。
【図４】図２に示したメモリカードをＡＴＡホスト以外のホストに接続した場合の動作を示すタイミングチャートである。
【図５】本発明の実施形態に係るメモリカードの第２例のブロック図である。
【図６】図５に示したメモリカードをＡＴＡホストに接続した場合の動作を示すタイミングチャートである。
【図７】図５に示したメモリカードをＡＴＡホスト以外のホストに接続した場合の動作を示すタイミングチャートである。
【図８】本発明の実施形態に係るメモリカードの基本動作を示すタイミングチャートである。
【図９】従来技術に係るＣＦカードの動作を示すタイミングチャートである。
【符号の説明】
【００５８】
１ コンピュータシステム、２ ＣＰＵ、３ ＦＳバス、４ ＰＣＩバス、５ ＬＰＣバス、８ ＣＰＵブリッジ、９ メインメモリ、１２ Ｉ／Ｏブリッジ、１７ フラッシュＲＯＭ、２０ ＣＦカードスロット、２１ メモリカード、２２ 外部端子、２３ フラッシュメモリ、２４ デバイスコントローラ、２５ 初期動作モード設定部、３１ ＭＰＵ、３２ モードレジスタ部。
【特許請求の範囲】
【請求項１】
ホスト機器に接続される端子、
メモリ部、
前記端子と前記メモリ部に接続されるとともに、動作モードが変更可能なモードレジスタと制御回路とを有するデバイスコントローラ、
及び、前記モードレジスタの初期動作モードを設定する初期動作モード設定部、
を有することを特徴とするメモリカード。
【請求項２】
請求項１に記載のメモリカードにおいて、
前記初期動作モードは、True IDEモードであることを特徴とするメモリカード。
【請求項３】
請求項１に記載のメモリカードにおいて、
前記初期動作モード設定部は、前記モードレジスタに接続されるプルアップ抵抗、プルダウン抵抗のいずれか１つから構成されていることを特徴とするメモリカード。
【請求項４】
請求項１に記載のメモリカードにおいて、
前記初期動作モード設定部は、前記モードレジスタに選択的に接続されるプルアップ抵抗とプルダウン抵抗とを有することを特徴とするメモリカード。
【請求項５】
請求項１に記載のメモリカードにおいて、
前記制御回路は、前記モードレジスタが前記初期動作モードに設定された後に、前記ホスト機器からの入力信号によって前記モードレジスタの前記動作モードを設定する信号を出力することを特徴とするメモリカード。
【請求項１】
ホスト機器に接続される端子、
メモリ部、
前記端子と前記メモリ部に接続されるとともに、動作モードが変更可能なモードレジスタと制御回路とを有するデバイスコントローラ、
及び、前記モードレジスタの初期動作モードを設定する初期動作モード設定部、
を有することを特徴とするメモリカード。
【請求項２】
請求項１に記載のメモリカードにおいて、
前記初期動作モードは、True IDEモードであることを特徴とするメモリカード。
【請求項３】
請求項１に記載のメモリカードにおいて、
前記初期動作モード設定部は、前記モードレジスタに接続されるプルアップ抵抗、プルダウン抵抗のいずれか１つから構成されていることを特徴とするメモリカード。
【請求項４】
請求項１に記載のメモリカードにおいて、
前記初期動作モード設定部は、前記モードレジスタに選択的に接続されるプルアップ抵抗とプルダウン抵抗とを有することを特徴とするメモリカード。
【請求項５】
請求項１に記載のメモリカードにおいて、
前記制御回路は、前記モードレジスタが前記初期動作モードに設定された後に、前記ホスト機器からの入力信号によって前記モードレジスタの前記動作モードを設定する信号を出力することを特徴とするメモリカード。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−３０１８８２（Ｐ２００６−３０１８８２Ａ）
【公開日】平成１８年１１月２日（２００６．１１．２）
【国際特許分類】
【出願番号】特願２００５−１２１５７４（Ｐ２００５−１２１５７４）
【出願日】平成１７年４月１９日（２００５．４．１９）
【出願人】（５０３１１６２８０）ヒタチグローバルストレージテクノロジーズネザーランドビーブイ (1,121)
【Ｆターム（参考）】
【公開日】平成１８年１１月２日（２００６．１１．２）
【国際特許分類】
【出願日】平成１７年４月１９日（２００５．４．１９）
【出願人】（５０３１１６２８０）ヒタチグローバルストレージテクノロジーズネザーランドビーブイ (1,121)
【Ｆターム（参考）】
[ Back to top ]