半導体装置およびその作製方法
【課題】酸化物半導体膜を用いたトランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を作製する。
【解決手段】酸化物半導体膜を用いた半導体装置であるトランジスタにおいて、酸化物半導体膜から水素を捕縛する膜（水素捕縛膜）、および水素を拡散する膜（水素透過膜）を有し、加熱処理によって酸化物半導体膜から水素透過膜を介して水素捕縛膜へ水素を移動させる。具体的には、酸化物半導体膜を用いたトランジスタのゲート絶縁膜を、水素捕縛膜と水素透過膜との積層構造とする。このとき、水素透過膜を酸化物半導体膜と接する側に、水素捕縛膜をゲート電極と接する側に、それぞれ形成する。その後、加熱処理を行うことで酸化物半導体膜から脱離した水素を、水素透過膜を介して水素捕縛膜へ移動させることができる。
【解決手段】酸化物半導体膜を用いた半導体装置であるトランジスタにおいて、酸化物半導体膜から水素を捕縛する膜（水素捕縛膜）、および水素を拡散する膜（水素透過膜）を有し、加熱処理によって酸化物半導体膜から水素透過膜を介して水素捕縛膜へ水素を移動させる。具体的には、酸化物半導体膜を用いたトランジスタのゲート絶縁膜を、水素捕縛膜と水素透過膜との積層構造とする。このとき、水素透過膜を酸化物半導体膜と接する側に、水素捕縛膜をゲート電極と接する側に、それぞれ形成する。その後、加熱処理を行うことで酸化物半導体膜から脱離した水素を、水素透過膜を介して水素捕縛膜へ移動させることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
トランジスタなどの半導体素子を含む回路を有する半導体装置に関する。例えば、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示装置に代表される電気光学装置、発光素子を有する発光表示装置などを部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置は、半導体特性を利用することで機能し得る装置全般を指し、電気光学装置、発光表示装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
液晶表示装置に代表されるように、ガラス基板などに形成されるトランジスタの多くはアモルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板の大面積化には適していないという欠点を有している。
【０００４】
シリコンを用いたトランジスタのほかに、近年は酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示されている。
【０００５】
酸化物半導体において、水素の一部はドナーとなり、キャリアである電子を放出する。酸化物半導体のキャリア濃度が高まると、ゲートに電圧を印加しなくてもトランジスタにチャネルが形成されてしまう。即ち、しきい値電圧が負方向にシフトする。酸化物半導体の水素を完全に取り除くことは困難であるため、しきい値電圧の制御も困難となる。
【０００６】
特許文献３には、酸化物半導体膜中に水素を添加すると、導電率が４から５桁程度高くなることが示されている。また、酸化物半導体膜に接する絶縁膜から酸化物半導体膜に、水素が拡散していくことが示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２００８−１４１１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
酸化物半導体膜を用いたトランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を作製することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、酸化物半導体膜を用いたトランジスタにおいて、酸化物半導体膜から水素を捕縛する膜（水素捕縛膜）、および水素を拡散する膜（水素透過膜）を有し、加熱処理によって酸化物半導体膜から水素透過膜を介して水素捕縛膜へ水素を移動させることを技術的思想とする。
【００１０】
具体的には、酸化物半導体膜を用いたトランジスタのゲート絶縁膜を、水素捕縛膜と水素透過膜との積層構造とする。このとき、水素透過膜を酸化物半導体膜と接する側に、水素捕縛膜をゲート電極と接する側に、それぞれ形成する。その後、加熱処理を行うことで酸化物半導体膜から脱離した水素を、水素透過膜を介して水素捕縛膜へ移動させることができる。
【００１１】
なお、酸化物半導体膜と水素捕縛膜との間に水素透過膜を設けることで、酸化物半導体膜の界面近傍の水素濃度を低減することができる。
【発明の効果】
【００１２】
酸化物半導体膜を用いるトランジスタに、安定した電気的特性を付与し、信頼性の高い半導体装置を作製することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図２】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図３】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図４】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図５】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図６】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図７】図１に対応する半導体装置の作製方法の一例を示す断面図。
【図８】図２に対応する半導体装置の作製方法の一例を示す断面図。
【図９】図３に対応する半導体装置の作製方法の一例を示す断面図。
【図１０】図４に対応する半導体装置の作製方法の一例を示す断面図。
【図１１】図５に対応する半導体装置の作製方法の一例を示す断面図。
【図１２】図６に対応する半導体装置の作製方法の一例を示す断面図。
【図１３】本発明の一態様に係るトランジスタを用いた液晶表示装置の一例を示す回路図およびその電気的特性の一例を示す図。
【図１４】本発明の一態様に係るトランジスタを用いた半導体記憶装置の一例を示す回路図およびその電気的特性の一例を示す図。
【図１５】本発明の一態様に係るトランジスタを用いた半導体記憶装置の一例を示す回路図。
【図１６】本発明の一態様に係るトランジスタを用いたＣＰＵの具体例を示すブロック図およびその一部の回路図。
【図１７】本発明の一態様に係る半導体装置を具備した電子機器の一例を示す斜視図。
【図１８】ＳＩＭＳによる水素濃度および窒素濃度の深さ方向分布を示す図。
【発明を実施するための形態】
【００１４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００１５】
以下に本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶとき他方をソースと呼ぶ。すなわち、電位の高低によって、それらを区別しない。従って、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
【００１６】
また、電圧は、ある電位と基準の電位（例えばグラウンド電位）との電位差のことを示す場合が多い。なお、電位を電圧と言い換えることが可能である。
【００１７】
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
【００１８】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００１９】
（実施の形態１）
本実施の形態では、本発明の一態様のトランジスタの一例について図１を用いて説明する。
【００２０】
図１（Ａ）はトランジスタの上面図である。図１（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図１（Ｂ）に示すＡ−Ｂ断面および図１（Ｃ）に示すＣ−Ｄ断面に対応する。
【００２１】
ここでは、図１（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００２２】
トランジスタは、基板１００と、基板１００上のゲート電極１０４と、ゲート電極１０４を覆う、第１のゲート絶縁膜１１２ａ、および第１のゲート絶縁膜１１２ａ上の第２のゲート絶縁膜１１２ｂからなるゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１０４上にある酸化物半導体膜１０６と、酸化物半導体膜１０６上にあり酸化物半導体膜１０６と一部が接する一対の電極１１６と、を有する。なお、酸化物半導体膜１０６上に層間絶縁膜１１８を有すると、酸化物半導体膜１０６が露出しないため好ましい。
【００２３】
ここで、第１のゲート絶縁膜１１２ａは水素捕縛膜を、第２のゲート絶縁膜１１２ｂは水素透過膜を用いる。なお、酸化物半導体膜と水素捕縛膜との間に水素透過膜を設けることで、酸化物半導体膜の界面近傍の水素濃度を低減することができる。
【００２４】
第１のゲート絶縁膜１１２ａは、窒化インジウム（またはインジウム）を含む酸窒化物膜を用いればよい。具体的には、少なくとも窒化インジウムを含み、加えて酸化インジウム、酸化ガリウム、酸化亜鉛、酸化スズ、酸化アルミニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化タンタルおよび酸化シリコンの少なくとも一種以上を含む化合物材料を用いればよい。なお、酸窒化物とは、酸化物を構成する酸素の一部が窒素で置き換わった化合物をいう。
【００２５】
例えば、第１のゲート絶縁膜１１２ａは、窒素濃度が０．０１ａｔｏｍｉｃ％以上７ａｔｏｍｉｃ％未満とすればよい。窒素濃度が０．０１ａｔｏｍｉｃ％以上７ａｔｏｍｉｃ％未満である窒化インジウムを含む酸窒化物膜は、高い絶縁性を有する。または、第１のゲート絶縁膜１１２ａは、７ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下とすればよい。窒素濃度が７ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下である窒化インジウムを含む酸窒化物膜は、水素と結合すると高い導電性を有することがある。第１のゲート絶縁膜１１２ａの一部が高い導電性を有するとき、該一部がゲート電極の一部として機能することがある。このとき、高い絶縁性を有する第２のゲート絶縁膜１１２ｂを有することで、第１のゲート絶縁膜１１２ａを介した一対の電極１１６およびゲート電極１０４からの電荷のリークを防ぐことができる。なお、第１のゲート絶縁膜１１２ａの窒素濃度は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によって定量化できる。
【００２６】
窒化インジウムを含む酸窒化物膜中において、水素の一部はキャリアである電子を放出する。電子は負の電荷を有するため、ゲート電極側から負のバイアスが印加されているのと同様に電界を生じ、トランジスタのしきい値電圧を正方向にシフトさせる。なお、酸化物半導体膜を用いたトランジスタは、酸化物半導体膜内の酸素欠損および水素の一部がキャリアである電子を放出することで、しきい値電圧が負方向にシフトしやすい傾向がある。そのため、窒化インジウムを含む酸窒化物膜が有する負の電荷により、トランジスタのしきい値電圧を正方向にシフトさせると好ましい場合がある。なお、第１のゲート絶縁膜１１２ａにおける水素濃度を制御することで、負の電荷量を調整することができる。第１のゲート絶縁膜１１２ａにおける水素濃度は、第１のゲート絶縁膜１１２ａの窒素濃度により調整することができる。
【００２７】
第１のゲート絶縁膜１１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下とする。なお、第１のゲート絶縁膜１１２ａの水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって定量化できる。
【００２８】
第２のゲート絶縁膜１１２ｂは、高い絶縁性を有する酸化物膜を用いる。例えば、酸化シリコン膜または酸化窒化シリコン膜を用いればよい。なお、第２のゲート絶縁膜１１２ｂは、厚さが０．５ｎｍ以上１５ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下とする。第２のゲート絶縁膜１１２ｂの厚さが薄いほど、より低温で水素を拡散することが可能となる。
【００２９】
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものであって、好ましくは、酸素が５０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下、窒素が０．５ａｔｏｍｉｃ％以上１５ａｔｏｍｉｃ％以下、シリコンが２５ａｔｏｍｉｃ％以上３５ａｔｏｍｉｃ％以下、水素が０ａｔｏｍｉｃ％以上１０ａｔｏｍｉｃ％以下の範囲で含まれるものをいう。ただし、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００ａｔｏｍｉｃ％を超えない値をとる。
【００３０】
酸化物半導体膜１０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下とする。酸化物半導体膜１０６中の水素濃度は、ＳＩＭＳによって定量化できる。
【００３１】
ここで、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちナトリウム（Ｎａ）は、酸化物半導体膜に接する絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、または、その結合中に割り込む。その結果、例えば、しきい値電圧が負方向にシフトすることによるノーマリオン化、電界効果移動度の低下などの、トランジスタの電気的特性の劣化が起こり、加えて、トランジスタの電気的特性のばらつきも生じる。この不純物によりもたらされるトランジスタの電気的特性の劣化と、トランジスタの電気的特性のばらつきは、酸化物半導体膜中の水素濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体膜中の水素濃度が１×１０１８ｃｍ−３以下、または１×１０１７ｃｍ−３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、Ｎａ濃度の測定値は、５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、更に好ましくは１×１０１５ｃｍ−３以下とするとよい。同様に、リチウム（Ｌｉ）濃度の測定値は、５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とするとよい。同様に、カリウム（Ｋ）濃度の測定値は、５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とするとよい。
【００３２】
以上に示した酸化物半導体膜１０６を用いたトランジスタは、オフ電流を極めて小さくできる。例えば、チャネル長が３μｍ、チャネル幅が１μｍのときのトランジスタのオフ電流は、１×１０−１８Ａ以下、または１×１０−２１Ａ以下、または１×１０−２４Ａ以下となる。
【００３３】
酸化物半導体膜１０６は、例えば、Ｉｎ、Ｇａ、ＺｎおよびＳｎから選ばれた二種以上を含む材料を用いればよい。
【００３４】
酸化物半導体膜１０６は、トランジスタのオフ電流を低減するため、バンドギャップが２．５ｅＶ以上、好ましくは３．０ｅＶ以上の材料を選択する。
【００３５】
酸化物半導体膜１０６は、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いればよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。このとき、酸化物半導体膜１０６の化学量論的組成比に対し、Ｏを過剰にすると好ましい。Ｏを過剰にすることで酸化物半導体膜１０６の酸素欠損に起因するキャリアの生成を抑制することができる。
【００３６】
なお、酸化物半導体膜１０６の一例としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ／Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましくはＩｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を前述の範囲とすることで、トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
【００３７】
酸化物半導体膜１０６として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
【００３８】
酸化物半導体膜１０６は、第１のゲート絶縁膜１１２ａを構成する金属元素と同じ金属元素を有する材料で形成すると好ましい。これは、スパッタリング法で成膜する場合、同一ターゲットを用いて成膜ガスによって作り分けすることが可能となり、材料コストおよび装置コストを低減できるためである。例えば、酸化物半導体膜１０６としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いた場合、第１のゲート絶縁膜１１２ａとしてＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜を用いればよい。
【００３９】
酸化物半導体膜１０６は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
【００４０】
好ましくは、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【００４１】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００４２】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００４３】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００４４】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００４５】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【００４６】
層間絶縁膜１１８は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、ポリイミドおよびアクリルなどを、単層で、または積層して用いればよく、例えば、プラズマＣＶＤ法、スパッタリング法およびスピンコート法などで形成する。また、層間絶縁膜１１８は、加熱処理により酸素を放出する膜を用いると好ましい。加熱処理により酸素を放出する膜を用いることで、酸化物半導体膜１０６に生じる酸素欠損を修復することができ、トランジスタの電気的特性の劣化を抑制できる。
【００４７】
ここで、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものであって、好ましくは、酸素が５ａｔｏｍｉｃ％以上３０ａｔｏｍｉｃ％以下、窒素が２０ａｔｏｍｉｃ％以上５５ａｔｏｍｉｃ％以下、シリコンが２５ａｔｏｍｉｃ％以上３５ａｔｏｍｉｃ％以下、水素が１０ａｔｏｍｉｃ％以上２５ａｔｏｍｉｃ％以下の範囲で含まれるものをいう。但し、上記範囲は、ＲＢＳや、ＨＦＳを用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００ａｔｏｍｉｃ％を超えない値をとる。
【００４８】
「加熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ｃｍ−３以上、または１．０×１０２０ｃｍ−３以上であることをいう。
【００４９】
ここで、ＴＤＳ分析にて、酸素の放出量の測定方法について、以下に説明する。
【００５０】
ＴＤＳ分析したときの気体の放出量は、イオン強度の積分値に比例する。このため、測定したイオン強度の積分値と、標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値とは、所定の密度の原子を含む試料において、当該原子に相当するイオン強度の積分値に対する当該原子の密度の割合である。
【００５１】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００５２】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
【００５３】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ｃｍ−３の水素原子を含むシリコンウェハを用いて測定した。
【００５４】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量について見積もることができる。
【００５５】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【００５６】
上記構成において、加熱処理により酸素を放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものをいう。単位体積当たりのシリコン原子数および酸素原子数は、ＲＢＳにより測定した値である。
【００５７】
層間絶縁膜１１８から酸化物半導体膜１０６に酸素が供給されること（酸素が移動するともいう。）で酸化物半導体膜１０６と層間絶縁膜１１８との界面準位密度を低減できる。この結果、トランジスタの動作などに起因して、酸化物半導体膜１０６と層間絶縁膜１１８との界面にキャリアが捕獲されることを抑制することができ、電気的特性の劣化の少ないトランジスタを得ることができる。
【００５８】
さらに、酸化物半導体膜１０６の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果、トランジスタのしきい値電圧が負方向へシフトしてしまう。層間絶縁膜１１８から酸化物半導体膜１０６に酸素が十分に供給されることにより、しきい値電圧が負方向へシフトする要因である、酸化物半導体膜１０６の酸素欠損を低減することができる。
【００５９】
即ち、層間絶縁膜１１８に、加熱処理により酸素を放出する膜を設けることで、酸化物半導体膜１０６と層間絶縁膜１１８との界面の界面準位密度、ならびに酸化物半導体膜１０６の酸素欠損を低減し、酸化物半導体膜１０６と層間絶縁膜１１８との界面におけるキャリア捕獲の影響を小さくすることができる。
【００６０】
このように、トランジスタのしきい値電圧が負方向へシフトする要因をできる限り除いた上で、酸化物半導体膜１０６に含まれる水素濃度を低減させることが好ましい。
【００６１】
基板１００に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【００６２】
基板１００として、可とう性基板を用いてもよい。その場合は、可とう性基板上に直接トランジスタを作製すればよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【００６３】
ゲート電極１０４は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷ、それらの窒化物、酸化物ならびに合金から一以上選択し、単層でまたは積層して用いればよい。
【００６４】
なお、図１ではゲート電極１０４が酸化物半導体膜１０６よりも縦、横ともに大きい形状にすることで酸化物半導体膜１０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。例えば、酸化物半導体膜１０６がゲート電極１０４よりも、上面図において縦、横ともに大きい形状にしても構わない。
【００６５】
一対の電極１１６は、ゲート電極１０４で示した金属膜、金属窒化物膜、金属酸化物膜または合金膜などを単層でまたは積層して用いればよい。
【００６６】
一対の電極１１６にＣｕを含む膜を用いると、配線の抵抗を低減でき、大型表示装置などでも配線遅延などの発生を低減することができる。一対の電極１１６にＣｕを用いる場合、基板１００の材質によっては密着性が悪くなるため、基板１００と密着性のよい膜との積層構造にすることが好ましい。基板１００と密着性のよい膜として、Ｔｉ、Ｍｏ、Ｍｎ、ＣｕまたはＡｌなどを含む膜を用いればよい。例えば、Ｃｕ−Ｍｎ−Ａｌ合金を用いてもよい。
【００６７】
次に、図１に示したトランジスタの作製方法について、図７を用いて説明する。
【００６８】
まず、基板１００上に導電膜をスパッタリング法または蒸着法などで成膜し、加工してゲート電極１０４を形成する。次に、ゲート電極１０４を覆う、第１のゲート絶縁膜１１２ａ、および第１のゲート絶縁膜１１２ａ上の第２のゲート絶縁膜１１２ｂからなるゲート絶縁膜１１２を形成する（図７（Ａ）参照。）。
【００６９】
第１のゲート絶縁膜１１２ａは、プラズマＣＶＤ法、スパッタリング法、ＰＬＤ（Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて成膜すればよい。例えば、スパッタリング法を用いる場合、少なくとも酸化インジウムを含むターゲットを用いる。酸化インジウムに加えて酸化ガリウム、酸化亜鉛、酸化スズ、酸化アルミニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化タンタルおよび酸化シリコンの少なくとも一種以上を含む材料をターゲットに用いても構わない。成膜ガスには少なくとも窒素を含ませればよい。また成膜ガスとして、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノンなど）および酸素のいずれか一種以上を用いても構わない。このような方法で成膜することにより、窒素濃度が０．０１ａｔｏｍｉｃ％以上７ａｔｏｍｉｃ％未満または７ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下である、少なくとも窒化インジウムを含む第１のゲート絶縁膜１１２ａを成膜することができる。
【００７０】
第２のゲート絶縁膜１１２ｂは、プラズマＣＶＤ法、スパッタリング法、ＰＬＤ法、ＡＬＤ法などを用いて、酸化シリコン膜または酸化窒化シリコン膜を成膜すればよい。
【００７１】
次に、ゲート絶縁膜１１２を介してゲート電極１０４上に酸化物半導体膜１３６を成膜する（図７（Ｂ）参照。）。酸化物半導体膜１３６は、前述の材料を用い、スパッタリング法、ＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
【００７２】
次に、酸化物半導体膜１３６を加工して酸化物半導体膜１０６を形成する（図７（Ｃ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜１０６から脱離した水素を、第２のゲート絶縁膜１１２ｂを介して第１のゲート絶縁膜１１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜１１２ａで捕縛される。このとき、酸化物半導体膜１０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜１１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。
【００７３】
次に、導電膜をスパッタリング法または蒸着法などで成膜し、加工して酸化物半導体膜１０６と少なくとも一部が接する一対の電極１１６を形成する。次に、酸化物半導体膜１０６および一対の電極１１６上に層間絶縁膜１１８を形成してもよい（図７（Ｄ）参照。）。なお、酸化物半導体膜１０６を形成した後に行う加熱処理に代えて、層間絶縁膜１１８の形成後に同様の加熱処理を行っても構わない。
【００７４】
以上のように、酸化物半導体膜１０６から第２のゲート絶縁膜１１２ｂを介して第１のゲート絶縁膜１１２ａへ水素を移動させ、移動した水素を第１のゲート絶縁膜１１２ａで捕縛することにより、高純度化された酸化物半導体膜１０６を形成することができる。そのため、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い半導体装置を作製することができる。
【００７５】
また、第１のゲート絶縁膜１１２ａは、捕縛した水素の一部に起因して生じた負の電荷により、トランジスタのしきい値電圧を正方向へシフトさせることができる。
【００７６】
以上の工程によって、図１に示したトランジスタを作製することができる。
【００７７】
続いて、図１に示したトランジスタとは異なる構造のトランジスタについて図２を用いて説明する。
【００７８】
図２はトランジスタの上面図および断面図である。図２（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図２（Ｂ）に示すＡ−Ｂ断面および図２（Ｃ）に示すＣ−Ｄ断面に対応する。
【００７９】
以下に、図２（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００８０】
図２に示すトランジスタは、基板１００と、基板１００上のゲート電極１０４と、ゲート電極１０４を覆う、第１のゲート絶縁膜１１２ａ、および第１のゲート絶縁膜１１２ａ上の第２のゲート絶縁膜１１２ｂからなるゲート絶縁膜１１２と、ゲート絶縁膜１１２上の一対の電極２１６と、ゲート絶縁膜１１２を介してゲート電極１０４上にあり、一対の電極２１６と一部が接する酸化物半導体膜２０６と、を有する。なお、ゲート絶縁膜１１２、一対の電極２１６および酸化物半導体膜２０６上に層間絶縁膜２１８を有すると、酸化物半導体膜２０６が露出しないため好ましい。ここで、一対の電極２１６、酸化物半導体膜２０６および層間絶縁膜２１８は、それぞれ一対の電極１１６、酸化物半導体膜１０６および層間絶縁膜１１８と同様の方法および同様の材料により形成する。
【００８１】
なお、図２ではゲート電極１０４が酸化物半導体膜２０６よりも縦、横ともに大きい形状にすることで酸化物半導体膜２０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。例えば、酸化物半導体膜２０６がゲート電極１０４よりも、上面図において縦、横ともに大きい形状としても構わない。
【００８２】
次に、図２に示したトランジスタの作製方法について、図８を用いて説明する。
【００８３】
まず、基板１００上にゲート電極１０４を形成する。次に、ゲート電極１０４を覆う、第１のゲート絶縁膜１１２ａ、および第１のゲート絶縁膜１１２ａ上の第２のゲート絶縁膜１１２ｂからなるゲート絶縁膜１１２を形成する。次に、ゲート絶縁膜１１２上に一対の電極２１６を形成する（図８（Ａ）参照。）。
【００８４】
次に、ゲート絶縁膜１１２を介してゲート電極１０４上に酸化物半導体膜２３６を成膜する（図８（Ｂ）参照。）。なお、酸化物半導体膜２３６は、酸化物半導体膜１３６と同様の方法および同様の材料により形成する。
【００８５】
次に、酸化物半導体膜２３６を加工して一対の電極２１６と一部が接する酸化物半導体膜２０６を形成する（図８（Ｃ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜２０６から脱離した水素を、第２のゲート絶縁膜１１２ｂを介して第１のゲート絶縁膜１１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜１１２ａで捕縛される。このとき、酸化物半導体膜２０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜１１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。
【００８６】
次に、酸化物半導体膜２０６、一対の電極２１６上に層間絶縁膜２１８を形成してもよい（図８（Ｄ）参照。）。なお、酸化物半導体膜２０６を形成した後に行う加熱処理に代えて、層間絶縁膜２１８の形成後に同様の加熱処理を行っても構わない。
【００８７】
以上のように、酸化物半導体膜２０６から第２のゲート絶縁膜１１２ｂを介して第１のゲート絶縁膜１１２ａへ水素を移動させ、移動した水素を第１のゲート絶縁膜１１２ａで捕縛することにより、高純度化された酸化物半導体膜２０６を形成することができる。そのため、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い半導体装置を作製することができる。
【００８８】
また、第１のゲート絶縁膜１１２ａは、捕縛した水素の一部から生じた負の電荷により、トランジスタのしきい値電圧を正方向へシフトさせることができる。そのため、トランジスタの電気的特性をノーマリーオフ、またはノーマリーオフに近づけることができる。
【００８９】
以上の工程によって、図２に示したトランジスタを作製することができる。
【００９０】
続いて、図１および図２に示したトランジスタとは異なる構造のトランジスタについて図３を用いて説明する。
【００９１】
図３はトランジスタの上面図および断面図である。図３（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図３（Ｂ）に示すＡ−Ｂ断面および図３（Ｃ）に示すＣ−Ｄ断面に対応する。
【００９２】
以下に、図３（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００９３】
図３に示すトランジスタは、基板１００と、基板１００上の下地絶縁膜３０２と、下地絶縁膜３０２上の酸化物半導体膜３０６と、酸化物半導体膜３０６上にあり酸化物半導体膜３０６と一部が接する一対の電極３１６と、酸化物半導体膜３０６および一対の電極３１６上の、第２のゲート絶縁膜３１２ｂ、および第２のゲート絶縁膜３１２ｂ上の第１のゲート絶縁膜３１２ａからなるゲート絶縁膜３１２と、ゲート絶縁膜３１２を介して酸化物半導体膜３０６上にあるゲート電極３０４と、を有する。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けない構成としても構わない。ここで、一対の電極３１６、酸化物半導体膜３０６、ゲート電極３０４およびゲート絶縁膜３１２は、それぞれ一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４およびゲート絶縁膜１１２と同様の方法および同様の材料により形成する。
【００９４】
また、下地絶縁膜３０２は、層間絶縁膜１１８の説明を参酌すればよい。
【００９５】
なお、図３ではゲート電極３０４が酸化物半導体膜３０６よりも縦、横ともに大きい形状にすることで酸化物半導体膜３０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。例えば、酸化物半導体膜３０６がゲート電極３０４よりも、上面図において縦、横ともに大きい形状としても構わない。
【００９６】
次に、図３に示したトランジスタの作製方法について、図９を用いて説明する。
【００９７】
まず、基板１００上に下地絶縁膜３０２を形成する。次に、下地絶縁膜３０２上に酸化物半導体膜３０６を形成する。次に、酸化物半導体膜３０６上に、酸化物半導体膜３０６と少なくとも一部が接する一対の電極３１６を形成する（図９（Ａ）参照。）。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。
【００９８】
次に、酸化物半導体膜３０６および一対の電極３１６上に、第２のゲート絶縁膜３１２ｂ、および第２のゲート絶縁膜３１２ｂ上の第１のゲート絶縁膜３１２ａからなるゲート絶縁膜３１２を形成する（図９（Ｂ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜３０６から脱離した水素を、第２のゲート絶縁膜３１２ｂを介して第１のゲート絶縁膜３１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜３１２ａで捕縛される。このとき、酸化物半導体膜３０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜３１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。
【００９９】
次に、ゲート絶縁膜３１２を介して酸化物半導体膜３０６に重畳するゲート電極３０４を形成する（図９（Ｃ）参照。）。なお、ゲート絶縁膜３１２を形成した後に行う加熱処理に代えて、ゲート電極３０４の形成後に同様の加熱処理を行っても構わない。
【０１００】
以上のように、酸化物半導体膜３０６から第２のゲート絶縁膜３１２ｂを介して第１のゲート絶縁膜３１２ａへ水素を移動させ、移動した水素を第１のゲート絶縁膜３１２ａで捕縛することにより、高純度化された酸化物半導体膜３０６を形成することができる。そのため、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い半導体装置を作製することができる。
【０１０１】
また、第１のゲート絶縁膜３１２ａは、捕縛した水素の一部から生じた負の電荷により、トランジスタのしきい値電圧を正方向へシフトさせることができる。
【０１０２】
以上の工程によって、図３に示したトランジスタを作製することができる。
【０１０３】
続いて、図１乃至図３に示したトランジスタとは異なる構造のトランジスタについて図４を用いて説明する。
【０１０４】
図４はトランジスタの上面図および断面図である。図４（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図４（Ｂ）に示すＡ−Ｂ断面および図４（Ｃ）に示すＣ−Ｄ断面に対応する。
【０１０５】
以下に、図４（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【０１０６】
図４に示すトランジスタは、基板１００と、基板１００上の下地絶縁膜３０２と、下地絶縁膜３０２上の一対の電極４１６と、一対の電極４１６上にあり一対の電極４１６と一部が接する酸化物半導体膜４０６と、酸化物半導体膜４０６および一対の電極４１６上の、第２のゲート絶縁膜４１２ｂ、および第２のゲート絶縁膜４１２ｂ上の第１のゲート絶縁膜４１２ａからなるゲート絶縁膜４１２と、ゲート絶縁膜４１２を介して酸化物半導体膜４０６上にあるゲート電極４０４と、を有する。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。ここで、一対の電極４１６、酸化物半導体膜４０６、ゲート電極４０４およびゲート絶縁膜４１２は、それぞれ一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４およびゲート絶縁膜１１２と同様の方法および同様の材料により形成する。
【０１０７】
なお、図４ではゲート電極４０４が酸化物半導体膜４０６よりも縦、横ともに大きい形状にすることで酸化物半導体膜４０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。例えば、酸化物半導体膜４０６がゲート電極４０４よりも、上面図において縦、横ともに大きい形状としても構わない。
【０１０８】
次に、図４に示したトランジスタの作製方法について、図１０を用いて説明する。
【０１０９】
まず、基板１００上に下地絶縁膜３０２を形成する。次に、下地絶縁膜３０２上に一対の電極４１６を形成する（図１０（Ａ）参照。）。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。
【０１１０】
次に、一対の電極４１６上に、一対の電極４１６と一部が接する酸化物半導体膜４０６を形成する（図１０（Ｂ）参照。）。
【０１１１】
次に、酸化物半導体膜４０６、一対の電極４１６上に、第２のゲート絶縁膜４１２ｂ、および第２のゲート絶縁膜４１２ｂ上の第１のゲート絶縁膜４１２ａからなるゲート絶縁膜４１２を形成する（図１０（Ｃ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜４０６から脱離した水素を、第２のゲート絶縁膜４１２ｂを介して第１のゲート絶縁膜４１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜４１２ａで捕縛される。このとき、酸化物半導体膜４０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜４１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。
【０１１２】
次に、ゲート絶縁膜４１２を介して酸化物半導体膜４０６に重畳するゲート電極４０４を形成する（図１０（Ｄ）参照。）。なお、ゲート絶縁膜４１２を形成した後に行う加熱処理に代えて、ゲート電極４０４の形成後に同様の加熱処理を行っても構わない。
【０１１３】
以上のように、酸化物半導体膜４０６から第２のゲート絶縁膜４１２ｂを介して第１のゲート絶縁膜４１２ａへ水素を移動させ、移動した水素を第１のゲート絶縁膜４１２ａで捕縛することにより、高純度化された酸化物半導体膜４０６を形成することができる。そのため、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い半導体装置を作製することができる。
【０１１４】
また、第１のゲート絶縁膜４１２ａは、捕縛した水素の一部から生じた負の電荷により、トランジスタのしきい値電圧を正方向へシフトさせることができる。
【０１１５】
以上の工程によって、図４に示したトランジスタを作製することができる。
【０１１６】
続いて、図１乃至図４に示したトランジスタとは異なる構造のトランジスタについて図５を用いて説明する。
【０１１７】
図５はトランジスタの上面図および断面図である。図５（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図５（Ｂ）に示すＡ−Ｂ断面および図５（Ｃ）に示すＣ−Ｄ断面に対応する。
【０１１８】
以下に、図５（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【０１１９】
図５に示すトランジスタは、基板１００と、基板１００上の下地絶縁膜３０２と、下地絶縁膜３０２上のチャネル領域５０５、ソース領域５０７ａおよびドレイン領域５０７ｂを有する酸化物半導体膜５０６と、酸化物半導体膜５０６上の、第２のゲート絶縁膜５１２ｂ、および第２のゲート絶縁膜５１２ｂ上の第１のゲート絶縁膜５１２ａからなるゲート絶縁膜５１２と、ゲート絶縁膜５１２を介してチャネル領域５０５と重畳するゲート電極５０４と、酸化物半導体膜５０６およびゲート電極５０４上の層間絶縁膜５１８と、ゲート絶縁膜５１２および層間絶縁膜５１８に設けられた開口部を介して酸化物半導体膜５０６と接する一対の電極５１６と、を有する。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。ここで、一対の電極５１６、酸化物半導体膜５０６、ゲート電極５０４、層間絶縁膜５１８およびゲート絶縁膜５１２は、それぞれ一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４、層間絶縁膜１１８およびゲート絶縁膜１１２と同様の方法および同様の材料により形成する。
【０１２０】
ここで、図示しないが、ゲート絶縁膜５１２およびゲート電極５０４は概略同一の上面形状としてもよい。この形状は、ゲート電極５０４およびゲート絶縁膜５１２を同一のマスクを用いて加工することで得られる。または、ゲート電極５０４をマスクに用いてゲート絶縁膜５１２を加工することによって得られる。
【０１２１】
なお、図５ではゲート絶縁膜５１２および層間絶縁膜５１８に設けられた開口部の上面形状は円形であるが、これに限定されるものではない。該開口部は、ソース領域５０７ａおよびドレイン領域５０７ｂを露出するものであれば、形状は問わない。
【０１２２】
チャネル領域５０５は、ゲート電極５０４と概略同一の上面形状としてもよい。なお、ソース領域５０７ａおよびドレイン領域５０７ｂは、窒素、リン、水素、または希ガスなどを含む。
【０１２３】
なお、チャネル領域５０５は高抵抗領域であり、ソース領域５０７ａおよびドレイン領域５０７ｂは低抵抗領域である。
【０１２４】
次に、図５に示したトランジスタの作製方法について、図１１を用いて説明する。
【０１２５】
まず、基板１００上に下地絶縁膜３０２を形成する。次に、下地絶縁膜３０２上に酸化物半導体膜５０６を形成する。次に、下地絶縁膜３０２および酸化物半導体膜５０６上に、第２のゲート絶縁膜５１２ｂ、および第２のゲート絶縁膜５１２ｂ上の第１のゲート絶縁膜５１２ａからなるゲート絶縁膜５１２を形成する（図１１（Ａ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜５０６から脱離した水素を、第２のゲート絶縁膜５１２ｂを介して第１のゲート絶縁膜５１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜５１２ａで捕縛される。このとき、酸化物半導体膜５０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜５１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。
【０１２６】
次に、ゲート絶縁膜５１２を介して酸化物半導体膜５０６上にゲート電極５０４を形成する。なお、ゲート電極５０４を形成後、プラズマ処理または薬液処理によってゲート電極５０４の幅を細くしても構わない。
【０１２７】
次に、ゲート電極５０４をマスクに、酸化物半導体膜５０６の一部に窒素、リン、水素または希ガスを添加する。該添加、または該添加に加えて加熱処理を行うことにより、酸化物半導体膜５０６の、ゲート電極５０４と重畳しない領域を低抵抗化し、チャネル領域５０５、ソース領域５０７ａおよびドレイン領域５０７ｂを形成する（図１１（Ｂ）参照。）。なお、ここで行う加熱処理を、ゲート絶縁膜５１２を形成した後に行う加熱処理に代えることができる。
【０１２８】
次に、ゲート絶縁膜５１２およびゲート電極５０４上に層間絶縁膜５１８を形成し（図１１（Ｃ）参照。）、ソース領域５０７ａおよびドレイン領域５０７ｂをそれぞれ露出する開口部をゲート絶縁膜５１２および層間絶縁膜５１８に形成する。次に、酸化物半導体膜５０６と接する一対の電極５１６を形成する（図１１（Ｄ）参照。）。なお、ゲート絶縁膜５１２を形成した後に行う加熱処理、ソース領域５０７ａおよびドレイン領域５０７ｂを形成するための加熱処理に代えて、層間絶縁膜５１８または一対の電極５１６の形成後に同様の加熱処理を行っても構わない。
【０１２９】
以上のように、酸化物半導体膜５０６から第２のゲート絶縁膜５１２ｂを介して第１のゲート絶縁膜５１２ａへ水素を移動させ、移動した水素を第１のゲート絶縁膜５１２ａで捕縛することにより、高純度化された酸化物半導体膜５０６を形成することができる。そのため、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い半導体装置を作製することができる。
【０１３０】
また、第１のゲート絶縁膜５１２ａは、捕縛した水素の一部から生じた負の電荷により、トランジスタのしきい値電圧を正方向へシフトさせることができる。
【０１３１】
なお、図１１ではゲート絶縁膜５１２および層間絶縁膜５１８に設けられた開口部の上面形状は円形であるが、これに限定されるものではない。該開口部は、ソース領域５０７ａおよびドレイン領域５０７ｂを露出するものであれば、形状は問わない。
【０１３２】
以上の工程によって、図５に示したトランジスタを作製することができる。
【０１３３】
続いて、図１乃至図５に示したトランジスタとは異なる構造のトランジスタについて図６を用いて説明する。
【０１３４】
図６はトランジスタの上面図および断面図である。図６（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図６（Ｂ）に示すＡ−Ｂ断面および図６（Ｃ）に示すＣ−Ｄ断面に対応する。
【０１３５】
以下に、図６（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【０１３６】
図６に示すトランジスタは、基板１００と、基板１００上のゲート電極６０４と、ゲート電極６０４を覆う、第１のゲート絶縁膜６１２ａ、および第１のゲート絶縁膜６１２ａ上の第２のゲート絶縁膜６１２ｂからなるゲート絶縁膜６１２と、ゲート絶縁膜６１２を介してゲート電極６０４上にあり、チャネル領域６０５、ソース領域６０７ａおよびドレイン領域６０７ｂを有する酸化物半導体膜６０６と、ゲート絶縁膜６１２および酸化物半導体膜６０６上の、ソース領域６０７ａおよびドレイン領域６０７ｂをそれぞれ露出する開口部を有する層間絶縁膜６１８と、層間絶縁膜６１８に設けられた開口部を介して酸化物半導体膜６０６と接する一対の電極６１６と、を有する。ここで、一対の電極６１６、酸化物半導体膜６０６、ゲート電極６０４、層間絶縁膜６１８およびゲート絶縁膜６１２は、それぞれ示した一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４、層間絶縁膜１１８およびゲート絶縁膜１１２と同様の方法および同様の材料により形成する。
【０１３７】
図６は、ゲート電極６０４とチャネル領域６０５が概略同一の上面形状として図示されているが、これに限定されない。ゲート電極６０４とチャネル領域６０５の形状が異なっていても構わない。
【０１３８】
なお、ソース領域６０７ａおよびドレイン領域６０７ｂは、窒素、リン、水素、または希ガスなどを含む。
【０１３９】
なお、チャネル領域６０５は高抵抗領域であり、ソース領域６０７ａおよびドレイン領域６０７ｂ低抵抗領域である。
【０１４０】
次に、図６に示したトランジスタの作製方法について、図１２を用いて説明する。
【０１４１】
まず、基板１００上にゲート電極６０４を形成する。次に、ゲート電極６０４を覆う、第１のゲート絶縁膜６１２ａ、および第１のゲート絶縁膜６１２ａ上の第２のゲート絶縁膜６１２ｂからなるゲート絶縁膜６１２を形成する（図１２（Ａ）参照。）。
【０１４２】
次に、酸化物半導体膜６０６を形成する（図１２（Ｂ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜６０６から脱離した水素を、第２のゲート絶縁膜６１２ｂを介して第１のゲート絶縁膜６１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜６１２ａで捕縛される。このとき、酸化物半導体膜６０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜６１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。
【０１４３】
次に、レジストマスクなどを用いて、酸化物半導体膜６０６の一部に窒素、リン、水素、または希ガスを添加する。該添加、または該添加に加えて加熱処理を行うことにより、酸化物半導体膜６０６の、ゲート電極６０４と重畳しない領域を低抵抗化し、チャネル領域６０５、ソース領域６０７ａおよびドレイン領域６０７ｂを形成する（図１２（Ｃ）参照。）。なお、ここで行う加熱処理を、ゲート絶縁膜６１２を形成した後に行う加熱処理に代えることができる。なお、レジストマスクなどは、ゲート電極６０４をマスクに裏面露光技術によって形成しても構わない。その場合、ソース領域６０７ａおよびドレイン領域６０７ｂと、ゲート電極６０４との重畳する面積が小さくできるため寄生容量が低減され、トランジスタの動作速度を高めることができる。また、レジストマスクを形成するためのフォトマスク数が低減できるため、トランジスタの作製コストを低減することができるため好ましい。
【０１４４】
次に、ゲート絶縁膜６１２および酸化物半導体膜６０６上に、ソース領域６０７ａおよびドレイン領域６０７ｂをそれぞれ露出する開口部を有する層間絶縁膜６１８を形成する。次に、導電膜をスパッタリング法、蒸着法などで成膜し、加工して、酸化物半導体膜６０６と接する一対の電極６１６を形成する（図１２（Ｄ）参照。）。
【０１４５】
以上の工程によって、図６に示したトランジスタを作製することができる。
【０１４６】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１４７】
（実施の形態２）
本実施の形態では、実施の形態１に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば、発光装置の一つであるＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用することも、当業者であれば容易に想到し得るものである。
【０１４８】
図１３にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２２００を有する。画素２２００は、トランジスタ２２３０と、キャパシタ２２２０と、液晶素子２２１０と、を含む。こうした画素２２００が複数集まって液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート線ＧＬと記載することもある。
【０１４９】
トランジスタ２２３０は、本発明の一態様である実施の形態１で示したトランジスタを用いる。実施の形態１で示したトランジスタは電気的特性が良好な酸化物半導体を用いたトランジスタであるため、表示品位が高く、消費電力が小さい表示装置を得ることができる。
【０１５０】
ゲート線ＧＬはトランジスタ２２３０のゲートと接続し、ソース線ＳＬはトランジスタ２２３０のソースと接続し、トランジスタ２２３０のドレインは、キャパシタ２２２０の一方の容量電極および液晶素子２２１０の一方の画素電極と接続する。キャパシタ２２２０の他方の容量電極および液晶素子２２１０の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
【０１５１】
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態１で示したトランジスタを含んでもよい。
【０１５２】
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態１で示したトランジスタを含んでもよい。
【０１５３】
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続してもよい。
【０１５４】
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１５５】
ゲート線ＧＬにトランジスタ２２３０のしきい値電圧以上になるように電圧を印加すると、ソース線ＳＬから供給された電荷がトランジスタ２２３０のドレイン電流となってキャパシタ２２２０に蓄積される。１行分の充電後、該行にあるトランジスタ２２３０はオフ状態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２２０に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２２０の充電に移る。このようにして、１行からｂ行の充電を行う。ドレイン電流とは、トランジスタにおいてソースからチャネルを介してドレインに流れる電流のことである。ドレイン電流はゲート電圧がしきい値電圧よりも大きいときに流れる。
【０１５６】
なお、トランジスタ２２３０にオフ電流の小さなトランジスタを用いる場合、電圧を維持する期間を長くすることができる。この効果によって、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ２２２０の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
【０１５７】
以上のように、本発明の一態様によって、表示品位が高く、消費電力の小さい液晶表示装置を提供することができる。
【０１５８】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１５９】
（実施の形態３）
本実施の形態では、実施の形態１で示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。
【０１６０】
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
【０１６１】
不揮発性半導体記憶装置の代表例としては、トランジスタのゲートとチャネル領域との間にノードを有し、当該ノードに電荷を保持することで記憶を行うフラッシュメモリがある。
【０１６２】
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態１で示したトランジスタを適用することができる。
【０１６３】
まずは、実施の形態１で示したトランジスタを適用した半導体記憶装置を構成するメモリセルについて図１４を用いて説明する。
【０１６４】
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有する（図１４（Ａ）参照。）。
【０１６５】
キャパシタＣに保持された電圧の時間変化は、トランジスタＴｒのオフ電流によって図１４（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
【０１６６】
ここで、トランジスタＴｒに実施の形態１で示したトランジスタを適用すると、オフ電流が小さいため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減することができる。例えば、オフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となった酸化物半導体膜を用いたトランジスタでメモリセルを構成すると、電力を供給せずに数日間から数十年間に渡ってデータを保持することが可能となる。
【０１６７】
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
【０１６８】
次に、実施の形態１で示したトランジスタを適用した半導体記憶装置を構成するメモリセルについて図１４と異なる例を図１５を用いて説明する。
【０１６９】
図１５（Ａ）は、メモリセルの回路図である。メモリセルは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するゲート線ＧＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲートと接続するノードＮと、を有する。
【０１７０】
なお、図１５（Ａ）に示すメモリセルは、ノードＮの電位に応じて、トランジスタＴｒ＿２のしきい値電圧が変動することを利用したものである。例えば、図１５（Ｂ）は容量線ＣＬの電圧ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉｄｓ＿２との関係を説明する図である。
【０１７１】
ここで、ノードＮは、トランジスタＴｒ＿１を介して電圧を調整することができる。例えば、ソース線ＳＬ＿１の電位をＶＤＤとする。このとき、ゲート線ＧＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上とすることで、ノードＮの電位をＨＩＧＨにすることができる。また、ゲート線ＧＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、ノードＮの電位をＬＯＷにすることができる。
【０１７２】
そのため、Ｎ＝ＬＯＷで示したＶＣＬ−Ｉｄｓ＿２カーブと、Ｎ＝ＨＩＧＨで示したＶＣＬ−Ｉｄｓ＿２カーブのいずれかを得ることができる。即ち、Ｎ＝ＬＯＷでは、ＶＣＬ＝０ＶにてＩｄｓ＿２が小さいため、データ０となる。また、Ｎ＝ＨＩＧＨでは、ＶＣＬ＝０ＶにてＩｄｓ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
【０１７３】
ここで、トランジスタＴｒ＿１に実施の形態１で示したトランジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、ノードＮに蓄積された電荷がトランジスタＴｒ＿１のソースおよびドレイン間を意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様に係るトランジスタＴｒ＿１はしきい値電圧が調整されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減することができる。
【０１７４】
なお、トランジスタＴｒ＿２に、実施の形態１で示したトランジスタを適用しても構わない。
【０１７５】
以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
【０１７６】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１７７】
（実施の形態４）
実施の形態１で示したトランジスタを少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成することができる。
【０１７８】
図１６（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１６（Ａ）に示すＣＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）１１８９を有している。基板１１９０には、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１６（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０１７９】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０１８０】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０１８１】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０１８２】
図１６（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジスタ１１９６の記憶素子には、実施の形態３に示す記憶素子を用いることができる。
【０１８３】
図１６（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有する記憶素子において、位相反転素子によるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。位相反転素子によるデータの保持が選択されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
【０１８４】
電源停止に関しては、図１６（Ｂ）または図１６（Ｃ）に示すように、記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１６（Ｂ）および図１６（Ｃ）の回路の説明を行う。
【０１８５】
図１６（Ｂ）および図１６（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチング素子に、実施の形態１で示したトランジスタを含む記憶回路の構成の一例を示す。
【０１８６】
図１６（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数有する記憶素子群１１４３とを有している。具体的に、それぞれの記憶素子１１４２に、実施の形態３に示す記憶素子を用いることができる。記憶素子群１１４３が有する各記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
【０１８７】
図１６（Ｂ）では、スイッチング素子１１４１として、実施の形態１で示したオフ電流の極めて小さいトランジスタを用いており、該トランジスタは、そのゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０１８８】
なお、図１６（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０１８９】
また、図１６（Ｃ）には、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有するそれぞれの記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０１９０】
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０１９１】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
【０１９２】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１９３】
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４を適用した電子機器の例について説明する。
【０１９４】
図１７（Ａ）は携帯型情報端末である。図１７（Ａ）に示す携帯型情報端末は、筐体９３００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は、表示部９３０３およびカメラ９３０５に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一態様を適用することもできる。
【０１９５】
図１７（Ｂ）は、ディスプレイである。図１７（Ｂ）に示すディスプレイは、筐体９３１０と、表示部９３１１と、を具備する。本発明の一態様は、表示部９３１１に適用することができる。本発明の一態様を用いることで、表示部９３１１のサイズを大きくしたときにも表示品位が高く、消費電力が小さいディスプレイとすることができる。
【０１９６】
図１７（Ｃ）は、デジタルスチルカメラである。図１７（Ｃ）に示すデジタルスチルカメラは、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３と、を具備する。本発明の一態様は、表示部９３２３に適用することができる。また、図示しないが、記憶回路またはイメージセンサに本発明の一態様を適用することもできる。
【０１９７】
本発明の一態様を用いることで、電子機器の消費電力を小さくでき、かつ信頼性を高めることができる。
【０１９８】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【実施例１】
【０１９９】
本実施例では、酸化物半導体膜から脱離した水素が水素透過膜を介して水素捕縛膜へ移動する具体的な例について、加熱処理を行った試料および加熱処理を行っていない試料のＳＩＭＳ結果を用いて説明する。
【０２００】
石英基板上に酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜）を３００ｎｍの厚さで成膜し、酸化物半導体膜上に酸化シリコン膜を５ｎｍの厚さで成膜し、酸化シリコン膜上に酸窒化物膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜）を３００ｎｍの厚さで成膜した試料を用意した。
【０２０１】
酸化物半導体膜は、スパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（ｍｏｌ数比、Ｉｎ２Ｏ３：ＺｎＯ：Ｇａ２Ｏ３＝１：１：２）を用い、ターゲット−基板間に印加する電力を５００Ｗ（ＤＣ）、成膜圧力を０．４Ｐａ、成膜ガス流量をアルゴン３０ｓｃｃｍおよび酸素１５ｓｃｃｍとし、基板表面温度が２００℃になるよう加熱処理しながら成膜した。
【０２０２】
酸化シリコン膜は、スパッタリング法により、合成石英ターゲットを用い、成膜電力を１ｋＷ、成膜圧力を０．４Ｐａ、成膜ガス流量をアルゴン２５ｓｃｃｍおよび酸素２５ｓｃｃｍとし、基板表面温度が１００℃になるよう加熱処理しながら成膜した。
【０２０３】
酸窒化物膜は、スパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（ｍｏｌ数比、Ｉｎ２Ｏ３：ＺｎＯ：Ｇａ２Ｏ３＝１：１：２）を用い、成膜電力を５００Ｗ、成膜圧力を０．４Ｐａ、成膜ガス流量を窒素４０ｓｃｃｍとし、基板表面温度が２００℃になるよう加熱処理しながら成膜した。
【０２０４】
図１８（Ａ）はＳＩＭＳによる水素濃度の深さ方向分布を、図１８（Ｂ）はＳＩＭＳによる窒素濃度の深さ方向分布を示す。ここで、範囲６００１は酸窒化物膜を、範囲６００２は酸化シリコン膜を、範囲６００３は酸化物半導体膜を、範囲６００４は石英基板を示す。ただし、範囲６００２は定量化されていない。また、各層の界面近傍はマトリックス効果により正確な定量値が得られていない。なお、ＳＩＭＳは、ＣＡＭＥＣＡ社製ＩＭＳ ７ｆＲを用いた。
【０２０５】
図１８（Ａ）において、細線６０１０は成膜直後の試料の水素濃度分布を示し、太線６０２０は成膜後に窒素雰囲気にて５５０℃で１時間の加熱処理を行った試料の水素濃度分布を示す。前述の加熱処理を行うことで、酸化物半導体膜中の水素濃度が低減し、酸窒化物膜中の水素濃度が増大していることがわかる。即ち、前述の加熱処理によって、酸化物半導体膜から酸化シリコン膜を介して酸窒化物膜に水素が移動していることがわかる。
【０２０６】
図１８（Ｂ）において、細線６０３０は成膜直後の試料の窒素濃度分布を示し、太線６０４０は成膜後に窒素雰囲気にて５５０℃で１時間の加熱処理を行った試料の窒素濃度分布を示す。前述の加熱処理前後で、試料中の窒素濃度分布はほとんど変動しないことがわかる。
【符号の説明】
【０２０７】
１００ 基板
１０４ ゲート電極
１０６ 酸化物半導体膜
１１２ ゲート絶縁膜
１１２ａ 第１のゲート絶縁膜
１１２ｂ 第２のゲート絶縁膜
１１６ 一対の電極
１１８ 層間絶縁膜
１３６ 酸化物半導体膜
２０６ 酸化物半導体膜
２１６ 一対の電極
２１８ 層間絶縁膜
２３６ 酸化物半導体膜
３０２ 下地絶縁膜
３０４ ゲート電極
３０６ 酸化物半導体膜
３１２ ゲート絶縁膜
３１２ａ 第１のゲート絶縁膜
３１２ｂ 第２のゲート絶縁膜
３１６ 一対の電極
４０４ ゲート電極
４０６ 酸化物半導体膜
４１２ ゲート絶縁膜
４１２ａ 第１のゲート絶縁膜
４１２ｂ 第２のゲート絶縁膜
４１６ 一対の電極
５０４ ゲート電極
５０５ チャネル領域
５０６ 酸化物半導体膜
５０７ａ ソース領域
５０７ｂ ドレイン領域
５１２ ゲート絶縁膜
５１２ａ 第１のゲート絶縁膜
５１２ｂ 第２のゲート絶縁膜
５１６ 一対の電極
５１８ 層間絶縁膜
６０４ ゲート電極
６０５ チャネル領域
６０６ 酸化物半導体膜
６０７ａ ソース領域
６０７ｂ ドレイン領域
６１２ ゲート絶縁膜
６１２ａ 第１のゲート絶縁膜
６１２ｂ 第２のゲート絶縁膜
６１６ 一対の電極
６１８ 層間絶縁膜
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２２００ 画素
２２１０ 液晶素子
２２２０ キャパシタ
２２３０ トランジスタ
６００１ 範囲
６００２ 範囲
６００３ 範囲
６００４ 範囲
６０１０ 細線
６０２０ 太線
６０３０ 細線
６０４０ 太線
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部
【技術分野】
【０００１】
トランジスタなどの半導体素子を含む回路を有する半導体装置に関する。例えば、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示装置に代表される電気光学装置、発光素子を有する発光表示装置などを部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置は、半導体特性を利用することで機能し得る装置全般を指し、電気光学装置、発光表示装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
液晶表示装置に代表されるように、ガラス基板などに形成されるトランジスタの多くはアモルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板の大面積化には適していないという欠点を有している。
【０００４】
シリコンを用いたトランジスタのほかに、近年は酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示されている。
【０００５】
酸化物半導体において、水素の一部はドナーとなり、キャリアである電子を放出する。酸化物半導体のキャリア濃度が高まると、ゲートに電圧を印加しなくてもトランジスタにチャネルが形成されてしまう。即ち、しきい値電圧が負方向にシフトする。酸化物半導体の水素を完全に取り除くことは困難であるため、しきい値電圧の制御も困難となる。
【０００６】
特許文献３には、酸化物半導体膜中に水素を添加すると、導電率が４から５桁程度高くなることが示されている。また、酸化物半導体膜に接する絶縁膜から酸化物半導体膜に、水素が拡散していくことが示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２００８−１４１１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
酸化物半導体膜を用いたトランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を作製することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、酸化物半導体膜を用いたトランジスタにおいて、酸化物半導体膜から水素を捕縛する膜（水素捕縛膜）、および水素を拡散する膜（水素透過膜）を有し、加熱処理によって酸化物半導体膜から水素透過膜を介して水素捕縛膜へ水素を移動させることを技術的思想とする。
【００１０】
具体的には、酸化物半導体膜を用いたトランジスタのゲート絶縁膜を、水素捕縛膜と水素透過膜との積層構造とする。このとき、水素透過膜を酸化物半導体膜と接する側に、水素捕縛膜をゲート電極と接する側に、それぞれ形成する。その後、加熱処理を行うことで酸化物半導体膜から脱離した水素を、水素透過膜を介して水素捕縛膜へ移動させることができる。
【００１１】
なお、酸化物半導体膜と水素捕縛膜との間に水素透過膜を設けることで、酸化物半導体膜の界面近傍の水素濃度を低減することができる。
【発明の効果】
【００１２】
酸化物半導体膜を用いるトランジスタに、安定した電気的特性を付与し、信頼性の高い半導体装置を作製することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図２】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図３】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図４】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図５】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図６】本発明の一態様に係る半導体装置の一例を示す上面図および断面図。
【図７】図１に対応する半導体装置の作製方法の一例を示す断面図。
【図８】図２に対応する半導体装置の作製方法の一例を示す断面図。
【図９】図３に対応する半導体装置の作製方法の一例を示す断面図。
【図１０】図４に対応する半導体装置の作製方法の一例を示す断面図。
【図１１】図５に対応する半導体装置の作製方法の一例を示す断面図。
【図１２】図６に対応する半導体装置の作製方法の一例を示す断面図。
【図１３】本発明の一態様に係るトランジスタを用いた液晶表示装置の一例を示す回路図およびその電気的特性の一例を示す図。
【図１４】本発明の一態様に係るトランジスタを用いた半導体記憶装置の一例を示す回路図およびその電気的特性の一例を示す図。
【図１５】本発明の一態様に係るトランジスタを用いた半導体記憶装置の一例を示す回路図。
【図１６】本発明の一態様に係るトランジスタを用いたＣＰＵの具体例を示すブロック図およびその一部の回路図。
【図１７】本発明の一態様に係る半導体装置を具備した電子機器の一例を示す斜視図。
【図１８】ＳＩＭＳによる水素濃度および窒素濃度の深さ方向分布を示す図。
【発明を実施するための形態】
【００１４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００１５】
以下に本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶとき他方をソースと呼ぶ。すなわち、電位の高低によって、それらを区別しない。従って、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
【００１６】
また、電圧は、ある電位と基準の電位（例えばグラウンド電位）との電位差のことを示す場合が多い。なお、電位を電圧と言い換えることが可能である。
【００１７】
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
【００１８】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００１９】
（実施の形態１）
本実施の形態では、本発明の一態様のトランジスタの一例について図１を用いて説明する。
【００２０】
図１（Ａ）はトランジスタの上面図である。図１（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図１（Ｂ）に示すＡ−Ｂ断面および図１（Ｃ）に示すＣ−Ｄ断面に対応する。
【００２１】
ここでは、図１（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００２２】
トランジスタは、基板１００と、基板１００上のゲート電極１０４と、ゲート電極１０４を覆う、第１のゲート絶縁膜１１２ａ、および第１のゲート絶縁膜１１２ａ上の第２のゲート絶縁膜１１２ｂからなるゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１０４上にある酸化物半導体膜１０６と、酸化物半導体膜１０６上にあり酸化物半導体膜１０６と一部が接する一対の電極１１６と、を有する。なお、酸化物半導体膜１０６上に層間絶縁膜１１８を有すると、酸化物半導体膜１０６が露出しないため好ましい。
【００２３】
ここで、第１のゲート絶縁膜１１２ａは水素捕縛膜を、第２のゲート絶縁膜１１２ｂは水素透過膜を用いる。なお、酸化物半導体膜と水素捕縛膜との間に水素透過膜を設けることで、酸化物半導体膜の界面近傍の水素濃度を低減することができる。
【００２４】
第１のゲート絶縁膜１１２ａは、窒化インジウム（またはインジウム）を含む酸窒化物膜を用いればよい。具体的には、少なくとも窒化インジウムを含み、加えて酸化インジウム、酸化ガリウム、酸化亜鉛、酸化スズ、酸化アルミニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化タンタルおよび酸化シリコンの少なくとも一種以上を含む化合物材料を用いればよい。なお、酸窒化物とは、酸化物を構成する酸素の一部が窒素で置き換わった化合物をいう。
【００２５】
例えば、第１のゲート絶縁膜１１２ａは、窒素濃度が０．０１ａｔｏｍｉｃ％以上７ａｔｏｍｉｃ％未満とすればよい。窒素濃度が０．０１ａｔｏｍｉｃ％以上７ａｔｏｍｉｃ％未満である窒化インジウムを含む酸窒化物膜は、高い絶縁性を有する。または、第１のゲート絶縁膜１１２ａは、７ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下とすればよい。窒素濃度が７ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下である窒化インジウムを含む酸窒化物膜は、水素と結合すると高い導電性を有することがある。第１のゲート絶縁膜１１２ａの一部が高い導電性を有するとき、該一部がゲート電極の一部として機能することがある。このとき、高い絶縁性を有する第２のゲート絶縁膜１１２ｂを有することで、第１のゲート絶縁膜１１２ａを介した一対の電極１１６およびゲート電極１０４からの電荷のリークを防ぐことができる。なお、第１のゲート絶縁膜１１２ａの窒素濃度は、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によって定量化できる。
【００２６】
窒化インジウムを含む酸窒化物膜中において、水素の一部はキャリアである電子を放出する。電子は負の電荷を有するため、ゲート電極側から負のバイアスが印加されているのと同様に電界を生じ、トランジスタのしきい値電圧を正方向にシフトさせる。なお、酸化物半導体膜を用いたトランジスタは、酸化物半導体膜内の酸素欠損および水素の一部がキャリアである電子を放出することで、しきい値電圧が負方向にシフトしやすい傾向がある。そのため、窒化インジウムを含む酸窒化物膜が有する負の電荷により、トランジスタのしきい値電圧を正方向にシフトさせると好ましい場合がある。なお、第１のゲート絶縁膜１１２ａにおける水素濃度を制御することで、負の電荷量を調整することができる。第１のゲート絶縁膜１１２ａにおける水素濃度は、第１のゲート絶縁膜１１２ａの窒素濃度により調整することができる。
【００２７】
第１のゲート絶縁膜１１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下とする。なお、第１のゲート絶縁膜１１２ａの水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって定量化できる。
【００２８】
第２のゲート絶縁膜１１２ｂは、高い絶縁性を有する酸化物膜を用いる。例えば、酸化シリコン膜または酸化窒化シリコン膜を用いればよい。なお、第２のゲート絶縁膜１１２ｂは、厚さが０．５ｎｍ以上１５ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下とする。第２のゲート絶縁膜１１２ｂの厚さが薄いほど、より低温で水素を拡散することが可能となる。
【００２９】
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものであって、好ましくは、酸素が５０ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下、窒素が０．５ａｔｏｍｉｃ％以上１５ａｔｏｍｉｃ％以下、シリコンが２５ａｔｏｍｉｃ％以上３５ａｔｏｍｉｃ％以下、水素が０ａｔｏｍｉｃ％以上１０ａｔｏｍｉｃ％以下の範囲で含まれるものをいう。ただし、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００ａｔｏｍｉｃ％を超えない値をとる。
【００３０】
酸化物半導体膜１０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下とする。酸化物半導体膜１０６中の水素濃度は、ＳＩＭＳによって定量化できる。
【００３１】
ここで、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちナトリウム（Ｎａ）は、酸化物半導体膜に接する絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、または、その結合中に割り込む。その結果、例えば、しきい値電圧が負方向にシフトすることによるノーマリオン化、電界効果移動度の低下などの、トランジスタの電気的特性の劣化が起こり、加えて、トランジスタの電気的特性のばらつきも生じる。この不純物によりもたらされるトランジスタの電気的特性の劣化と、トランジスタの電気的特性のばらつきは、酸化物半導体膜中の水素濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体膜中の水素濃度が１×１０１８ｃｍ−３以下、または１×１０１７ｃｍ−３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、Ｎａ濃度の測定値は、５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、更に好ましくは１×１０１５ｃｍ−３以下とするとよい。同様に、リチウム（Ｌｉ）濃度の測定値は、５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とするとよい。同様に、カリウム（Ｋ）濃度の測定値は、５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とするとよい。
【００３２】
以上に示した酸化物半導体膜１０６を用いたトランジスタは、オフ電流を極めて小さくできる。例えば、チャネル長が３μｍ、チャネル幅が１μｍのときのトランジスタのオフ電流は、１×１０−１８Ａ以下、または１×１０−２１Ａ以下、または１×１０−２４Ａ以下となる。
【００３３】
酸化物半導体膜１０６は、例えば、Ｉｎ、Ｇａ、ＺｎおよびＳｎから選ばれた二種以上を含む材料を用いればよい。
【００３４】
酸化物半導体膜１０６は、トランジスタのオフ電流を低減するため、バンドギャップが２．５ｅＶ以上、好ましくは３．０ｅＶ以上の材料を選択する。
【００３５】
酸化物半導体膜１０６は、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いればよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。このとき、酸化物半導体膜１０６の化学量論的組成比に対し、Ｏを過剰にすると好ましい。Ｏを過剰にすることで酸化物半導体膜１０６の酸素欠損に起因するキャリアの生成を抑制することができる。
【００３６】
なお、酸化物半導体膜１０６の一例としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ／Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましくはＩｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を前述の範囲とすることで、トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
【００３７】
酸化物半導体膜１０６として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
【００３８】
酸化物半導体膜１０６は、第１のゲート絶縁膜１１２ａを構成する金属元素と同じ金属元素を有する材料で形成すると好ましい。これは、スパッタリング法で成膜する場合、同一ターゲットを用いて成膜ガスによって作り分けすることが可能となり、材料コストおよび装置コストを低減できるためである。例えば、酸化物半導体膜１０６としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いた場合、第１のゲート絶縁膜１１２ａとしてＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜を用いればよい。
【００３９】
酸化物半導体膜１０６は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
【００４０】
好ましくは、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【００４１】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００４２】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００４３】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００４４】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００４５】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【００４６】
層間絶縁膜１１８は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、ポリイミドおよびアクリルなどを、単層で、または積層して用いればよく、例えば、プラズマＣＶＤ法、スパッタリング法およびスピンコート法などで形成する。また、層間絶縁膜１１８は、加熱処理により酸素を放出する膜を用いると好ましい。加熱処理により酸素を放出する膜を用いることで、酸化物半導体膜１０６に生じる酸素欠損を修復することができ、トランジスタの電気的特性の劣化を抑制できる。
【００４７】
ここで、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものであって、好ましくは、酸素が５ａｔｏｍｉｃ％以上３０ａｔｏｍｉｃ％以下、窒素が２０ａｔｏｍｉｃ％以上５５ａｔｏｍｉｃ％以下、シリコンが２５ａｔｏｍｉｃ％以上３５ａｔｏｍｉｃ％以下、水素が１０ａｔｏｍｉｃ％以上２５ａｔｏｍｉｃ％以下の範囲で含まれるものをいう。但し、上記範囲は、ＲＢＳや、ＨＦＳを用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００ａｔｏｍｉｃ％を超えない値をとる。
【００４８】
「加熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ｃｍ−３以上、または１．０×１０２０ｃｍ−３以上であることをいう。
【００４９】
ここで、ＴＤＳ分析にて、酸素の放出量の測定方法について、以下に説明する。
【００５０】
ＴＤＳ分析したときの気体の放出量は、イオン強度の積分値に比例する。このため、測定したイオン強度の積分値と、標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値とは、所定の密度の原子を含む試料において、当該原子に相当するイオン強度の積分値に対する当該原子の密度の割合である。
【００５１】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【００５２】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
【００５３】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ｃｍ−３の水素原子を含むシリコンウェハを用いて測定した。
【００５４】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量について見積もることができる。
【００５５】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【００５６】
上記構成において、加熱処理により酸素を放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものをいう。単位体積当たりのシリコン原子数および酸素原子数は、ＲＢＳにより測定した値である。
【００５７】
層間絶縁膜１１８から酸化物半導体膜１０６に酸素が供給されること（酸素が移動するともいう。）で酸化物半導体膜１０６と層間絶縁膜１１８との界面準位密度を低減できる。この結果、トランジスタの動作などに起因して、酸化物半導体膜１０６と層間絶縁膜１１８との界面にキャリアが捕獲されることを抑制することができ、電気的特性の劣化の少ないトランジスタを得ることができる。
【００５８】
さらに、酸化物半導体膜１０６の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果、トランジスタのしきい値電圧が負方向へシフトしてしまう。層間絶縁膜１１８から酸化物半導体膜１０６に酸素が十分に供給されることにより、しきい値電圧が負方向へシフトする要因である、酸化物半導体膜１０６の酸素欠損を低減することができる。
【００５９】
即ち、層間絶縁膜１１８に、加熱処理により酸素を放出する膜を設けることで、酸化物半導体膜１０６と層間絶縁膜１１８との界面の界面準位密度、ならびに酸化物半導体膜１０６の酸素欠損を低減し、酸化物半導体膜１０６と層間絶縁膜１１８との界面におけるキャリア捕獲の影響を小さくすることができる。
【００６０】
このように、トランジスタのしきい値電圧が負方向へシフトする要因をできる限り除いた上で、酸化物半導体膜１０６に含まれる水素濃度を低減させることが好ましい。
【００６１】
基板１００に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【００６２】
基板１００として、可とう性基板を用いてもよい。その場合は、可とう性基板上に直接トランジスタを作製すればよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【００６３】
ゲート電極１０４は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷ、それらの窒化物、酸化物ならびに合金から一以上選択し、単層でまたは積層して用いればよい。
【００６４】
なお、図１ではゲート電極１０４が酸化物半導体膜１０６よりも縦、横ともに大きい形状にすることで酸化物半導体膜１０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。例えば、酸化物半導体膜１０６がゲート電極１０４よりも、上面図において縦、横ともに大きい形状にしても構わない。
【００６５】
一対の電極１１６は、ゲート電極１０４で示した金属膜、金属窒化物膜、金属酸化物膜または合金膜などを単層でまたは積層して用いればよい。
【００６６】
一対の電極１１６にＣｕを含む膜を用いると、配線の抵抗を低減でき、大型表示装置などでも配線遅延などの発生を低減することができる。一対の電極１１６にＣｕを用いる場合、基板１００の材質によっては密着性が悪くなるため、基板１００と密着性のよい膜との積層構造にすることが好ましい。基板１００と密着性のよい膜として、Ｔｉ、Ｍｏ、Ｍｎ、ＣｕまたはＡｌなどを含む膜を用いればよい。例えば、Ｃｕ−Ｍｎ−Ａｌ合金を用いてもよい。
【００６７】
次に、図１に示したトランジスタの作製方法について、図７を用いて説明する。
【００６８】
まず、基板１００上に導電膜をスパッタリング法または蒸着法などで成膜し、加工してゲート電極１０４を形成する。次に、ゲート電極１０４を覆う、第１のゲート絶縁膜１１２ａ、および第１のゲート絶縁膜１１２ａ上の第２のゲート絶縁膜１１２ｂからなるゲート絶縁膜１１２を形成する（図７（Ａ）参照。）。
【００６９】
第１のゲート絶縁膜１１２ａは、プラズマＣＶＤ法、スパッタリング法、ＰＬＤ（Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて成膜すればよい。例えば、スパッタリング法を用いる場合、少なくとも酸化インジウムを含むターゲットを用いる。酸化インジウムに加えて酸化ガリウム、酸化亜鉛、酸化スズ、酸化アルミニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化タンタルおよび酸化シリコンの少なくとも一種以上を含む材料をターゲットに用いても構わない。成膜ガスには少なくとも窒素を含ませればよい。また成膜ガスとして、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノンなど）および酸素のいずれか一種以上を用いても構わない。このような方法で成膜することにより、窒素濃度が０．０１ａｔｏｍｉｃ％以上７ａｔｏｍｉｃ％未満または７ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下である、少なくとも窒化インジウムを含む第１のゲート絶縁膜１１２ａを成膜することができる。
【００７０】
第２のゲート絶縁膜１１２ｂは、プラズマＣＶＤ法、スパッタリング法、ＰＬＤ法、ＡＬＤ法などを用いて、酸化シリコン膜または酸化窒化シリコン膜を成膜すればよい。
【００７１】
次に、ゲート絶縁膜１１２を介してゲート電極１０４上に酸化物半導体膜１３６を成膜する（図７（Ｂ）参照。）。酸化物半導体膜１３６は、前述の材料を用い、スパッタリング法、ＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
【００７２】
次に、酸化物半導体膜１３６を加工して酸化物半導体膜１０６を形成する（図７（Ｃ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜１０６から脱離した水素を、第２のゲート絶縁膜１１２ｂを介して第１のゲート絶縁膜１１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜１１２ａで捕縛される。このとき、酸化物半導体膜１０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜１１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。
【００７３】
次に、導電膜をスパッタリング法または蒸着法などで成膜し、加工して酸化物半導体膜１０６と少なくとも一部が接する一対の電極１１６を形成する。次に、酸化物半導体膜１０６および一対の電極１１６上に層間絶縁膜１１８を形成してもよい（図７（Ｄ）参照。）。なお、酸化物半導体膜１０６を形成した後に行う加熱処理に代えて、層間絶縁膜１１８の形成後に同様の加熱処理を行っても構わない。
【００７４】
以上のように、酸化物半導体膜１０６から第２のゲート絶縁膜１１２ｂを介して第１のゲート絶縁膜１１２ａへ水素を移動させ、移動した水素を第１のゲート絶縁膜１１２ａで捕縛することにより、高純度化された酸化物半導体膜１０６を形成することができる。そのため、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い半導体装置を作製することができる。
【００７５】
また、第１のゲート絶縁膜１１２ａは、捕縛した水素の一部に起因して生じた負の電荷により、トランジスタのしきい値電圧を正方向へシフトさせることができる。
【００７６】
以上の工程によって、図１に示したトランジスタを作製することができる。
【００７７】
続いて、図１に示したトランジスタとは異なる構造のトランジスタについて図２を用いて説明する。
【００７８】
図２はトランジスタの上面図および断面図である。図２（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図２（Ｂ）に示すＡ−Ｂ断面および図２（Ｃ）に示すＣ−Ｄ断面に対応する。
【００７９】
以下に、図２（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００８０】
図２に示すトランジスタは、基板１００と、基板１００上のゲート電極１０４と、ゲート電極１０４を覆う、第１のゲート絶縁膜１１２ａ、および第１のゲート絶縁膜１１２ａ上の第２のゲート絶縁膜１１２ｂからなるゲート絶縁膜１１２と、ゲート絶縁膜１１２上の一対の電極２１６と、ゲート絶縁膜１１２を介してゲート電極１０４上にあり、一対の電極２１６と一部が接する酸化物半導体膜２０６と、を有する。なお、ゲート絶縁膜１１２、一対の電極２１６および酸化物半導体膜２０６上に層間絶縁膜２１８を有すると、酸化物半導体膜２０６が露出しないため好ましい。ここで、一対の電極２１６、酸化物半導体膜２０６および層間絶縁膜２１８は、それぞれ一対の電極１１６、酸化物半導体膜１０６および層間絶縁膜１１８と同様の方法および同様の材料により形成する。
【００８１】
なお、図２ではゲート電極１０４が酸化物半導体膜２０６よりも縦、横ともに大きい形状にすることで酸化物半導体膜２０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。例えば、酸化物半導体膜２０６がゲート電極１０４よりも、上面図において縦、横ともに大きい形状としても構わない。
【００８２】
次に、図２に示したトランジスタの作製方法について、図８を用いて説明する。
【００８３】
まず、基板１００上にゲート電極１０４を形成する。次に、ゲート電極１０４を覆う、第１のゲート絶縁膜１１２ａ、および第１のゲート絶縁膜１１２ａ上の第２のゲート絶縁膜１１２ｂからなるゲート絶縁膜１１２を形成する。次に、ゲート絶縁膜１１２上に一対の電極２１６を形成する（図８（Ａ）参照。）。
【００８４】
次に、ゲート絶縁膜１１２を介してゲート電極１０４上に酸化物半導体膜２３６を成膜する（図８（Ｂ）参照。）。なお、酸化物半導体膜２３６は、酸化物半導体膜１３６と同様の方法および同様の材料により形成する。
【００８５】
次に、酸化物半導体膜２３６を加工して一対の電極２１６と一部が接する酸化物半導体膜２０６を形成する（図８（Ｃ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜２０６から脱離した水素を、第２のゲート絶縁膜１１２ｂを介して第１のゲート絶縁膜１１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜１１２ａで捕縛される。このとき、酸化物半導体膜２０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜１１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。
【００８６】
次に、酸化物半導体膜２０６、一対の電極２１６上に層間絶縁膜２１８を形成してもよい（図８（Ｄ）参照。）。なお、酸化物半導体膜２０６を形成した後に行う加熱処理に代えて、層間絶縁膜２１８の形成後に同様の加熱処理を行っても構わない。
【００８７】
以上のように、酸化物半導体膜２０６から第２のゲート絶縁膜１１２ｂを介して第１のゲート絶縁膜１１２ａへ水素を移動させ、移動した水素を第１のゲート絶縁膜１１２ａで捕縛することにより、高純度化された酸化物半導体膜２０６を形成することができる。そのため、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い半導体装置を作製することができる。
【００８８】
また、第１のゲート絶縁膜１１２ａは、捕縛した水素の一部から生じた負の電荷により、トランジスタのしきい値電圧を正方向へシフトさせることができる。そのため、トランジスタの電気的特性をノーマリーオフ、またはノーマリーオフに近づけることができる。
【００８９】
以上の工程によって、図２に示したトランジスタを作製することができる。
【００９０】
続いて、図１および図２に示したトランジスタとは異なる構造のトランジスタについて図３を用いて説明する。
【００９１】
図３はトランジスタの上面図および断面図である。図３（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図３（Ｂ）に示すＡ−Ｂ断面および図３（Ｃ）に示すＣ−Ｄ断面に対応する。
【００９２】
以下に、図３（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【００９３】
図３に示すトランジスタは、基板１００と、基板１００上の下地絶縁膜３０２と、下地絶縁膜３０２上の酸化物半導体膜３０６と、酸化物半導体膜３０６上にあり酸化物半導体膜３０６と一部が接する一対の電極３１６と、酸化物半導体膜３０６および一対の電極３１６上の、第２のゲート絶縁膜３１２ｂ、および第２のゲート絶縁膜３１２ｂ上の第１のゲート絶縁膜３１２ａからなるゲート絶縁膜３１２と、ゲート絶縁膜３１２を介して酸化物半導体膜３０６上にあるゲート電極３０４と、を有する。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けない構成としても構わない。ここで、一対の電極３１６、酸化物半導体膜３０６、ゲート電極３０４およびゲート絶縁膜３１２は、それぞれ一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４およびゲート絶縁膜１１２と同様の方法および同様の材料により形成する。
【００９４】
また、下地絶縁膜３０２は、層間絶縁膜１１８の説明を参酌すればよい。
【００９５】
なお、図３ではゲート電極３０４が酸化物半導体膜３０６よりも縦、横ともに大きい形状にすることで酸化物半導体膜３０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。例えば、酸化物半導体膜３０６がゲート電極３０４よりも、上面図において縦、横ともに大きい形状としても構わない。
【００９６】
次に、図３に示したトランジスタの作製方法について、図９を用いて説明する。
【００９７】
まず、基板１００上に下地絶縁膜３０２を形成する。次に、下地絶縁膜３０２上に酸化物半導体膜３０６を形成する。次に、酸化物半導体膜３０６上に、酸化物半導体膜３０６と少なくとも一部が接する一対の電極３１６を形成する（図９（Ａ）参照。）。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。
【００９８】
次に、酸化物半導体膜３０６および一対の電極３１６上に、第２のゲート絶縁膜３１２ｂ、および第２のゲート絶縁膜３１２ｂ上の第１のゲート絶縁膜３１２ａからなるゲート絶縁膜３１２を形成する（図９（Ｂ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜３０６から脱離した水素を、第２のゲート絶縁膜３１２ｂを介して第１のゲート絶縁膜３１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜３１２ａで捕縛される。このとき、酸化物半導体膜３０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜３１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。
【００９９】
次に、ゲート絶縁膜３１２を介して酸化物半導体膜３０６に重畳するゲート電極３０４を形成する（図９（Ｃ）参照。）。なお、ゲート絶縁膜３１２を形成した後に行う加熱処理に代えて、ゲート電極３０４の形成後に同様の加熱処理を行っても構わない。
【０１００】
以上のように、酸化物半導体膜３０６から第２のゲート絶縁膜３１２ｂを介して第１のゲート絶縁膜３１２ａへ水素を移動させ、移動した水素を第１のゲート絶縁膜３１２ａで捕縛することにより、高純度化された酸化物半導体膜３０６を形成することができる。そのため、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い半導体装置を作製することができる。
【０１０１】
また、第１のゲート絶縁膜３１２ａは、捕縛した水素の一部から生じた負の電荷により、トランジスタのしきい値電圧を正方向へシフトさせることができる。
【０１０２】
以上の工程によって、図３に示したトランジスタを作製することができる。
【０１０３】
続いて、図１乃至図３に示したトランジスタとは異なる構造のトランジスタについて図４を用いて説明する。
【０１０４】
図４はトランジスタの上面図および断面図である。図４（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図４（Ｂ）に示すＡ−Ｂ断面および図４（Ｃ）に示すＣ−Ｄ断面に対応する。
【０１０５】
以下に、図４（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【０１０６】
図４に示すトランジスタは、基板１００と、基板１００上の下地絶縁膜３０２と、下地絶縁膜３０２上の一対の電極４１６と、一対の電極４１６上にあり一対の電極４１６と一部が接する酸化物半導体膜４０６と、酸化物半導体膜４０６および一対の電極４１６上の、第２のゲート絶縁膜４１２ｂ、および第２のゲート絶縁膜４１２ｂ上の第１のゲート絶縁膜４１２ａからなるゲート絶縁膜４１２と、ゲート絶縁膜４１２を介して酸化物半導体膜４０６上にあるゲート電極４０４と、を有する。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。ここで、一対の電極４１６、酸化物半導体膜４０６、ゲート電極４０４およびゲート絶縁膜４１２は、それぞれ一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４およびゲート絶縁膜１１２と同様の方法および同様の材料により形成する。
【０１０７】
なお、図４ではゲート電極４０４が酸化物半導体膜４０６よりも縦、横ともに大きい形状にすることで酸化物半導体膜４０６の光による劣化、電荷の発生を抑制しているが、これに限定されるものではない。例えば、酸化物半導体膜４０６がゲート電極４０４よりも、上面図において縦、横ともに大きい形状としても構わない。
【０１０８】
次に、図４に示したトランジスタの作製方法について、図１０を用いて説明する。
【０１０９】
まず、基板１００上に下地絶縁膜３０２を形成する。次に、下地絶縁膜３０２上に一対の電極４１６を形成する（図１０（Ａ）参照。）。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。
【０１１０】
次に、一対の電極４１６上に、一対の電極４１６と一部が接する酸化物半導体膜４０６を形成する（図１０（Ｂ）参照。）。
【０１１１】
次に、酸化物半導体膜４０６、一対の電極４１６上に、第２のゲート絶縁膜４１２ｂ、および第２のゲート絶縁膜４１２ｂ上の第１のゲート絶縁膜４１２ａからなるゲート絶縁膜４１２を形成する（図１０（Ｃ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜４０６から脱離した水素を、第２のゲート絶縁膜４１２ｂを介して第１のゲート絶縁膜４１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜４１２ａで捕縛される。このとき、酸化物半導体膜４０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜４１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。
【０１１２】
次に、ゲート絶縁膜４１２を介して酸化物半導体膜４０６に重畳するゲート電極４０４を形成する（図１０（Ｄ）参照。）。なお、ゲート絶縁膜４１２を形成した後に行う加熱処理に代えて、ゲート電極４０４の形成後に同様の加熱処理を行っても構わない。
【０１１３】
以上のように、酸化物半導体膜４０６から第２のゲート絶縁膜４１２ｂを介して第１のゲート絶縁膜４１２ａへ水素を移動させ、移動した水素を第１のゲート絶縁膜４１２ａで捕縛することにより、高純度化された酸化物半導体膜４０６を形成することができる。そのため、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い半導体装置を作製することができる。
【０１１４】
また、第１のゲート絶縁膜４１２ａは、捕縛した水素の一部から生じた負の電荷により、トランジスタのしきい値電圧を正方向へシフトさせることができる。
【０１１５】
以上の工程によって、図４に示したトランジスタを作製することができる。
【０１１６】
続いて、図１乃至図４に示したトランジスタとは異なる構造のトランジスタについて図５を用いて説明する。
【０１１７】
図５はトランジスタの上面図および断面図である。図５（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図５（Ｂ）に示すＡ−Ｂ断面および図５（Ｃ）に示すＣ−Ｄ断面に対応する。
【０１１８】
以下に、図５（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【０１１９】
図５に示すトランジスタは、基板１００と、基板１００上の下地絶縁膜３０２と、下地絶縁膜３０２上のチャネル領域５０５、ソース領域５０７ａおよびドレイン領域５０７ｂを有する酸化物半導体膜５０６と、酸化物半導体膜５０６上の、第２のゲート絶縁膜５１２ｂ、および第２のゲート絶縁膜５１２ｂ上の第１のゲート絶縁膜５１２ａからなるゲート絶縁膜５１２と、ゲート絶縁膜５１２を介してチャネル領域５０５と重畳するゲート電極５０４と、酸化物半導体膜５０６およびゲート電極５０４上の層間絶縁膜５１８と、ゲート絶縁膜５１２および層間絶縁膜５１８に設けられた開口部を介して酸化物半導体膜５０６と接する一対の電極５１６と、を有する。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。ここで、一対の電極５１６、酸化物半導体膜５０６、ゲート電極５０４、層間絶縁膜５１８およびゲート絶縁膜５１２は、それぞれ一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４、層間絶縁膜１１８およびゲート絶縁膜１１２と同様の方法および同様の材料により形成する。
【０１２０】
ここで、図示しないが、ゲート絶縁膜５１２およびゲート電極５０４は概略同一の上面形状としてもよい。この形状は、ゲート電極５０４およびゲート絶縁膜５１２を同一のマスクを用いて加工することで得られる。または、ゲート電極５０４をマスクに用いてゲート絶縁膜５１２を加工することによって得られる。
【０１２１】
なお、図５ではゲート絶縁膜５１２および層間絶縁膜５１８に設けられた開口部の上面形状は円形であるが、これに限定されるものではない。該開口部は、ソース領域５０７ａおよびドレイン領域５０７ｂを露出するものであれば、形状は問わない。
【０１２２】
チャネル領域５０５は、ゲート電極５０４と概略同一の上面形状としてもよい。なお、ソース領域５０７ａおよびドレイン領域５０７ｂは、窒素、リン、水素、または希ガスなどを含む。
【０１２３】
なお、チャネル領域５０５は高抵抗領域であり、ソース領域５０７ａおよびドレイン領域５０７ｂは低抵抗領域である。
【０１２４】
次に、図５に示したトランジスタの作製方法について、図１１を用いて説明する。
【０１２５】
まず、基板１００上に下地絶縁膜３０２を形成する。次に、下地絶縁膜３０２上に酸化物半導体膜５０６を形成する。次に、下地絶縁膜３０２および酸化物半導体膜５０６上に、第２のゲート絶縁膜５１２ｂ、および第２のゲート絶縁膜５１２ｂ上の第１のゲート絶縁膜５１２ａからなるゲート絶縁膜５１２を形成する（図１１（Ａ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜５０６から脱離した水素を、第２のゲート絶縁膜５１２ｂを介して第１のゲート絶縁膜５１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜５１２ａで捕縛される。このとき、酸化物半導体膜５０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜５１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。
【０１２６】
次に、ゲート絶縁膜５１２を介して酸化物半導体膜５０６上にゲート電極５０４を形成する。なお、ゲート電極５０４を形成後、プラズマ処理または薬液処理によってゲート電極５０４の幅を細くしても構わない。
【０１２７】
次に、ゲート電極５０４をマスクに、酸化物半導体膜５０６の一部に窒素、リン、水素または希ガスを添加する。該添加、または該添加に加えて加熱処理を行うことにより、酸化物半導体膜５０６の、ゲート電極５０４と重畳しない領域を低抵抗化し、チャネル領域５０５、ソース領域５０７ａおよびドレイン領域５０７ｂを形成する（図１１（Ｂ）参照。）。なお、ここで行う加熱処理を、ゲート絶縁膜５１２を形成した後に行う加熱処理に代えることができる。
【０１２８】
次に、ゲート絶縁膜５１２およびゲート電極５０４上に層間絶縁膜５１８を形成し（図１１（Ｃ）参照。）、ソース領域５０７ａおよびドレイン領域５０７ｂをそれぞれ露出する開口部をゲート絶縁膜５１２および層間絶縁膜５１８に形成する。次に、酸化物半導体膜５０６と接する一対の電極５１６を形成する（図１１（Ｄ）参照。）。なお、ゲート絶縁膜５１２を形成した後に行う加熱処理、ソース領域５０７ａおよびドレイン領域５０７ｂを形成するための加熱処理に代えて、層間絶縁膜５１８または一対の電極５１６の形成後に同様の加熱処理を行っても構わない。
【０１２９】
以上のように、酸化物半導体膜５０６から第２のゲート絶縁膜５１２ｂを介して第１のゲート絶縁膜５１２ａへ水素を移動させ、移動した水素を第１のゲート絶縁膜５１２ａで捕縛することにより、高純度化された酸化物半導体膜５０６を形成することができる。そのため、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い半導体装置を作製することができる。
【０１３０】
また、第１のゲート絶縁膜５１２ａは、捕縛した水素の一部から生じた負の電荷により、トランジスタのしきい値電圧を正方向へシフトさせることができる。
【０１３１】
なお、図１１ではゲート絶縁膜５１２および層間絶縁膜５１８に設けられた開口部の上面形状は円形であるが、これに限定されるものではない。該開口部は、ソース領域５０７ａおよびドレイン領域５０７ｂを露出するものであれば、形状は問わない。
【０１３２】
以上の工程によって、図５に示したトランジスタを作製することができる。
【０１３３】
続いて、図１乃至図５に示したトランジスタとは異なる構造のトランジスタについて図６を用いて説明する。
【０１３４】
図６はトランジスタの上面図および断面図である。図６（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図６（Ｂ）に示すＡ−Ｂ断面および図６（Ｃ）に示すＣ−Ｄ断面に対応する。
【０１３５】
以下に、図６（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
【０１３６】
図６に示すトランジスタは、基板１００と、基板１００上のゲート電極６０４と、ゲート電極６０４を覆う、第１のゲート絶縁膜６１２ａ、および第１のゲート絶縁膜６１２ａ上の第２のゲート絶縁膜６１２ｂからなるゲート絶縁膜６１２と、ゲート絶縁膜６１２を介してゲート電極６０４上にあり、チャネル領域６０５、ソース領域６０７ａおよびドレイン領域６０７ｂを有する酸化物半導体膜６０６と、ゲート絶縁膜６１２および酸化物半導体膜６０６上の、ソース領域６０７ａおよびドレイン領域６０７ｂをそれぞれ露出する開口部を有する層間絶縁膜６１８と、層間絶縁膜６１８に設けられた開口部を介して酸化物半導体膜６０６と接する一対の電極６１６と、を有する。ここで、一対の電極６１６、酸化物半導体膜６０６、ゲート電極６０４、層間絶縁膜６１８およびゲート絶縁膜６１２は、それぞれ示した一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４、層間絶縁膜１１８およびゲート絶縁膜１１２と同様の方法および同様の材料により形成する。
【０１３７】
図６は、ゲート電極６０４とチャネル領域６０５が概略同一の上面形状として図示されているが、これに限定されない。ゲート電極６０４とチャネル領域６０５の形状が異なっていても構わない。
【０１３８】
なお、ソース領域６０７ａおよびドレイン領域６０７ｂは、窒素、リン、水素、または希ガスなどを含む。
【０１３９】
なお、チャネル領域６０５は高抵抗領域であり、ソース領域６０７ａおよびドレイン領域６０７ｂ低抵抗領域である。
【０１４０】
次に、図６に示したトランジスタの作製方法について、図１２を用いて説明する。
【０１４１】
まず、基板１００上にゲート電極６０４を形成する。次に、ゲート電極６０４を覆う、第１のゲート絶縁膜６１２ａ、および第１のゲート絶縁膜６１２ａ上の第２のゲート絶縁膜６１２ｂからなるゲート絶縁膜６１２を形成する（図１２（Ａ）参照。）。
【０１４２】
次に、酸化物半導体膜６０６を形成する（図１２（Ｂ）参照。）。その後、４５０℃超過基板１００の歪み点未満、好ましくは５００℃以上６５０℃以下で加熱処理を行い、酸化物半導体膜６０６から脱離した水素を、第２のゲート絶縁膜６１２ｂを介して第１のゲート絶縁膜６１２ａへ移動させる。移動した水素は、第１のゲート絶縁膜６１２ａで捕縛される。このとき、酸化物半導体膜６０６の水素濃度は、１×１０１９ｃｍ−３未満、好ましくは５×１０１８ｃｍ−３以下となる。また、第１のゲート絶縁膜６１２ａの水素濃度は、１×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下、好ましくは１×１０２０ｃｍ−３以上３×１０２０ｃｍ−３以下となる。
【０１４３】
次に、レジストマスクなどを用いて、酸化物半導体膜６０６の一部に窒素、リン、水素、または希ガスを添加する。該添加、または該添加に加えて加熱処理を行うことにより、酸化物半導体膜６０６の、ゲート電極６０４と重畳しない領域を低抵抗化し、チャネル領域６０５、ソース領域６０７ａおよびドレイン領域６０７ｂを形成する（図１２（Ｃ）参照。）。なお、ここで行う加熱処理を、ゲート絶縁膜６１２を形成した後に行う加熱処理に代えることができる。なお、レジストマスクなどは、ゲート電極６０４をマスクに裏面露光技術によって形成しても構わない。その場合、ソース領域６０７ａおよびドレイン領域６０７ｂと、ゲート電極６０４との重畳する面積が小さくできるため寄生容量が低減され、トランジスタの動作速度を高めることができる。また、レジストマスクを形成するためのフォトマスク数が低減できるため、トランジスタの作製コストを低減することができるため好ましい。
【０１４４】
次に、ゲート絶縁膜６１２および酸化物半導体膜６０６上に、ソース領域６０７ａおよびドレイン領域６０７ｂをそれぞれ露出する開口部を有する層間絶縁膜６１８を形成する。次に、導電膜をスパッタリング法、蒸着法などで成膜し、加工して、酸化物半導体膜６０６と接する一対の電極６１６を形成する（図１２（Ｄ）参照。）。
【０１４５】
以上の工程によって、図６に示したトランジスタを作製することができる。
【０１４６】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１４７】
（実施の形態２）
本実施の形態では、実施の形態１に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば、発光装置の一つであるＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用することも、当業者であれば容易に想到し得るものである。
【０１４８】
図１３にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２２００を有する。画素２２００は、トランジスタ２２３０と、キャパシタ２２２０と、液晶素子２２１０と、を含む。こうした画素２２００が複数集まって液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート線ＧＬと記載することもある。
【０１４９】
トランジスタ２２３０は、本発明の一態様である実施の形態１で示したトランジスタを用いる。実施の形態１で示したトランジスタは電気的特性が良好な酸化物半導体を用いたトランジスタであるため、表示品位が高く、消費電力が小さい表示装置を得ることができる。
【０１５０】
ゲート線ＧＬはトランジスタ２２３０のゲートと接続し、ソース線ＳＬはトランジスタ２２３０のソースと接続し、トランジスタ２２３０のドレインは、キャパシタ２２２０の一方の容量電極および液晶素子２２１０の一方の画素電極と接続する。キャパシタ２２２０の他方の容量電極および液晶素子２２１０の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
【０１５１】
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態１で示したトランジスタを含んでもよい。
【０１５２】
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態１で示したトランジスタを含んでもよい。
【０１５３】
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続してもよい。
【０１５４】
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１５５】
ゲート線ＧＬにトランジスタ２２３０のしきい値電圧以上になるように電圧を印加すると、ソース線ＳＬから供給された電荷がトランジスタ２２３０のドレイン電流となってキャパシタ２２２０に蓄積される。１行分の充電後、該行にあるトランジスタ２２３０はオフ状態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２２０に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２２０の充電に移る。このようにして、１行からｂ行の充電を行う。ドレイン電流とは、トランジスタにおいてソースからチャネルを介してドレインに流れる電流のことである。ドレイン電流はゲート電圧がしきい値電圧よりも大きいときに流れる。
【０１５６】
なお、トランジスタ２２３０にオフ電流の小さなトランジスタを用いる場合、電圧を維持する期間を長くすることができる。この効果によって、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ２２２０の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
【０１５７】
以上のように、本発明の一態様によって、表示品位が高く、消費電力の小さい液晶表示装置を提供することができる。
【０１５８】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１５９】
（実施の形態３）
本実施の形態では、実施の形態１で示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。
【０１６０】
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
【０１６１】
不揮発性半導体記憶装置の代表例としては、トランジスタのゲートとチャネル領域との間にノードを有し、当該ノードに電荷を保持することで記憶を行うフラッシュメモリがある。
【０１６２】
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態１で示したトランジスタを適用することができる。
【０１６３】
まずは、実施の形態１で示したトランジスタを適用した半導体記憶装置を構成するメモリセルについて図１４を用いて説明する。
【０１６４】
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有する（図１４（Ａ）参照。）。
【０１６５】
キャパシタＣに保持された電圧の時間変化は、トランジスタＴｒのオフ電流によって図１４（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
【０１６６】
ここで、トランジスタＴｒに実施の形態１で示したトランジスタを適用すると、オフ電流が小さいため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減することができる。例えば、オフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となった酸化物半導体膜を用いたトランジスタでメモリセルを構成すると、電力を供給せずに数日間から数十年間に渡ってデータを保持することが可能となる。
【０１６７】
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
【０１６８】
次に、実施の形態１で示したトランジスタを適用した半導体記憶装置を構成するメモリセルについて図１４と異なる例を図１５を用いて説明する。
【０１６９】
図１５（Ａ）は、メモリセルの回路図である。メモリセルは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するゲート線ＧＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲートと接続するノードＮと、を有する。
【０１７０】
なお、図１５（Ａ）に示すメモリセルは、ノードＮの電位に応じて、トランジスタＴｒ＿２のしきい値電圧が変動することを利用したものである。例えば、図１５（Ｂ）は容量線ＣＬの電圧ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉｄｓ＿２との関係を説明する図である。
【０１７１】
ここで、ノードＮは、トランジスタＴｒ＿１を介して電圧を調整することができる。例えば、ソース線ＳＬ＿１の電位をＶＤＤとする。このとき、ゲート線ＧＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上とすることで、ノードＮの電位をＨＩＧＨにすることができる。また、ゲート線ＧＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、ノードＮの電位をＬＯＷにすることができる。
【０１７２】
そのため、Ｎ＝ＬＯＷで示したＶＣＬ−Ｉｄｓ＿２カーブと、Ｎ＝ＨＩＧＨで示したＶＣＬ−Ｉｄｓ＿２カーブのいずれかを得ることができる。即ち、Ｎ＝ＬＯＷでは、ＶＣＬ＝０ＶにてＩｄｓ＿２が小さいため、データ０となる。また、Ｎ＝ＨＩＧＨでは、ＶＣＬ＝０ＶにてＩｄｓ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
【０１７３】
ここで、トランジスタＴｒ＿１に実施の形態１で示したトランジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、ノードＮに蓄積された電荷がトランジスタＴｒ＿１のソースおよびドレイン間を意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様に係るトランジスタＴｒ＿１はしきい値電圧が調整されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減することができる。
【０１７４】
なお、トランジスタＴｒ＿２に、実施の形態１で示したトランジスタを適用しても構わない。
【０１７５】
以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
【０１７６】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１７７】
（実施の形態４）
実施の形態１で示したトランジスタを少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成することができる。
【０１７８】
図１６（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１６（Ａ）に示すＣＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）１１８９を有している。基板１１９０には、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１６（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０１７９】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０１８０】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０１８１】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０１８２】
図１６（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジスタ１１９６の記憶素子には、実施の形態３に示す記憶素子を用いることができる。
【０１８３】
図１６（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有する記憶素子において、位相反転素子によるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。位相反転素子によるデータの保持が選択されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
【０１８４】
電源停止に関しては、図１６（Ｂ）または図１６（Ｃ）に示すように、記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１６（Ｂ）および図１６（Ｃ）の回路の説明を行う。
【０１８５】
図１６（Ｂ）および図１６（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチング素子に、実施の形態１で示したトランジスタを含む記憶回路の構成の一例を示す。
【０１８６】
図１６（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数有する記憶素子群１１４３とを有している。具体的に、それぞれの記憶素子１１４２に、実施の形態３に示す記憶素子を用いることができる。記憶素子群１１４３が有する各記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
【０１８７】
図１６（Ｂ）では、スイッチング素子１１４１として、実施の形態１で示したオフ電流の極めて小さいトランジスタを用いており、該トランジスタは、そのゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０１８８】
なお、図１６（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０１８９】
また、図１６（Ｃ）には、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有するそれぞれの記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０１９０】
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０１９１】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
【０１９２】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１９３】
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４を適用した電子機器の例について説明する。
【０１９４】
図１７（Ａ）は携帯型情報端末である。図１７（Ａ）に示す携帯型情報端末は、筐体９３００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。本発明の一態様は、表示部９３０３およびカメラ９３０５に適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に本発明の一態様を適用することもできる。
【０１９５】
図１７（Ｂ）は、ディスプレイである。図１７（Ｂ）に示すディスプレイは、筐体９３１０と、表示部９３１１と、を具備する。本発明の一態様は、表示部９３１１に適用することができる。本発明の一態様を用いることで、表示部９３１１のサイズを大きくしたときにも表示品位が高く、消費電力が小さいディスプレイとすることができる。
【０１９６】
図１７（Ｃ）は、デジタルスチルカメラである。図１７（Ｃ）に示すデジタルスチルカメラは、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３と、を具備する。本発明の一態様は、表示部９３２３に適用することができる。また、図示しないが、記憶回路またはイメージセンサに本発明の一態様を適用することもできる。
【０１９７】
本発明の一態様を用いることで、電子機器の消費電力を小さくでき、かつ信頼性を高めることができる。
【０１９８】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【実施例１】
【０１９９】
本実施例では、酸化物半導体膜から脱離した水素が水素透過膜を介して水素捕縛膜へ移動する具体的な例について、加熱処理を行った試料および加熱処理を行っていない試料のＳＩＭＳ結果を用いて説明する。
【０２００】
石英基板上に酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜）を３００ｎｍの厚さで成膜し、酸化物半導体膜上に酸化シリコン膜を５ｎｍの厚さで成膜し、酸化シリコン膜上に酸窒化物膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜）を３００ｎｍの厚さで成膜した試料を用意した。
【０２０１】
酸化物半導体膜は、スパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（ｍｏｌ数比、Ｉｎ２Ｏ３：ＺｎＯ：Ｇａ２Ｏ３＝１：１：２）を用い、ターゲット−基板間に印加する電力を５００Ｗ（ＤＣ）、成膜圧力を０．４Ｐａ、成膜ガス流量をアルゴン３０ｓｃｃｍおよび酸素１５ｓｃｃｍとし、基板表面温度が２００℃になるよう加熱処理しながら成膜した。
【０２０２】
酸化シリコン膜は、スパッタリング法により、合成石英ターゲットを用い、成膜電力を１ｋＷ、成膜圧力を０．４Ｐａ、成膜ガス流量をアルゴン２５ｓｃｃｍおよび酸素２５ｓｃｃｍとし、基板表面温度が１００℃になるよう加熱処理しながら成膜した。
【０２０３】
酸窒化物膜は、スパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（ｍｏｌ数比、Ｉｎ２Ｏ３：ＺｎＯ：Ｇａ２Ｏ３＝１：１：２）を用い、成膜電力を５００Ｗ、成膜圧力を０．４Ｐａ、成膜ガス流量を窒素４０ｓｃｃｍとし、基板表面温度が２００℃になるよう加熱処理しながら成膜した。
【０２０４】
図１８（Ａ）はＳＩＭＳによる水素濃度の深さ方向分布を、図１８（Ｂ）はＳＩＭＳによる窒素濃度の深さ方向分布を示す。ここで、範囲６００１は酸窒化物膜を、範囲６００２は酸化シリコン膜を、範囲６００３は酸化物半導体膜を、範囲６００４は石英基板を示す。ただし、範囲６００２は定量化されていない。また、各層の界面近傍はマトリックス効果により正確な定量値が得られていない。なお、ＳＩＭＳは、ＣＡＭＥＣＡ社製ＩＭＳ ７ｆＲを用いた。
【０２０５】
図１８（Ａ）において、細線６０１０は成膜直後の試料の水素濃度分布を示し、太線６０２０は成膜後に窒素雰囲気にて５５０℃で１時間の加熱処理を行った試料の水素濃度分布を示す。前述の加熱処理を行うことで、酸化物半導体膜中の水素濃度が低減し、酸窒化物膜中の水素濃度が増大していることがわかる。即ち、前述の加熱処理によって、酸化物半導体膜から酸化シリコン膜を介して酸窒化物膜に水素が移動していることがわかる。
【０２０６】
図１８（Ｂ）において、細線６０３０は成膜直後の試料の窒素濃度分布を示し、太線６０４０は成膜後に窒素雰囲気にて５５０℃で１時間の加熱処理を行った試料の窒素濃度分布を示す。前述の加熱処理前後で、試料中の窒素濃度分布はほとんど変動しないことがわかる。
【符号の説明】
【０２０７】
１００ 基板
１０４ ゲート電極
１０６ 酸化物半導体膜
１１２ ゲート絶縁膜
１１２ａ 第１のゲート絶縁膜
１１２ｂ 第２のゲート絶縁膜
１１６ 一対の電極
１１８ 層間絶縁膜
１３６ 酸化物半導体膜
２０６ 酸化物半導体膜
２１６ 一対の電極
２１８ 層間絶縁膜
２３６ 酸化物半導体膜
３０２ 下地絶縁膜
３０４ ゲート電極
３０６ 酸化物半導体膜
３１２ ゲート絶縁膜
３１２ａ 第１のゲート絶縁膜
３１２ｂ 第２のゲート絶縁膜
３１６ 一対の電極
４０４ ゲート電極
４０６ 酸化物半導体膜
４１２ ゲート絶縁膜
４１２ａ 第１のゲート絶縁膜
４１２ｂ 第２のゲート絶縁膜
４１６ 一対の電極
５０４ ゲート電極
５０５ チャネル領域
５０６ 酸化物半導体膜
５０７ａ ソース領域
５０７ｂ ドレイン領域
５１２ ゲート絶縁膜
５１２ａ 第１のゲート絶縁膜
５１２ｂ 第２のゲート絶縁膜
５１６ 一対の電極
５１８ 層間絶縁膜
６０４ ゲート電極
６０５ チャネル領域
６０６ 酸化物半導体膜
６０７ａ ソース領域
６０７ｂ ドレイン領域
６１２ ゲート絶縁膜
６１２ａ 第１のゲート絶縁膜
６１２ｂ 第２のゲート絶縁膜
６１６ 一対の電極
６１８ 層間絶縁膜
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２２００ 画素
２２１０ 液晶素子
２２２０ キャパシタ
２２３０ トランジスタ
６００１ 範囲
６００２ 範囲
６００３ 範囲
６００４ 範囲
６０１０ 細線
６０２０ 太線
６０３０ 細線
６０４０ 太線
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部
【特許請求の範囲】
【請求項１】
ゲート電極を形成し、
前記ゲート電極を覆って、水素捕縛膜と水素透過膜がこの順に積層されたゲート絶縁膜を形成し、
前記ゲート絶縁膜上に酸化物半導体膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させ、
前記酸化物半導体膜上に、前記酸化物半導体膜と少なくとも一部を接して一対の電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
ゲート電極を形成し、
前記ゲート電極を覆って、水素捕縛膜と水素透過膜がこの順に積層されたゲート絶縁膜を形成し、
前記ゲート絶縁膜上に一対の電極を形成し、
前記ゲート絶縁膜および前記一対の電極上に、前記一対の電極と少なくとも一部を接して酸化物半導体膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させることを特徴とする半導体装置の作製方法。
【請求項３】
酸化物半導体膜を形成し、
前記酸化物半導体膜上に、前記酸化物半導体膜と少なくとも一部を接して一対の電極を形成し、
前記酸化物半導体膜および前記一対の電極上に、水素透過膜と水素捕縛膜がこの順に積層されたゲート絶縁膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させ、
前記ゲート絶縁膜を介して前記酸化物半導体膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項４】
一対の電極を形成し、
前記一対の電極上に、前記一対の電極と少なくとも一部を接して酸化物半導体膜を形成し、
前記一対の電極および前記酸化物半導体膜上に、水素透過膜と水素捕縛膜がこの順に積層されたゲート絶縁膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させ、
前記ゲート絶縁膜を介して前記酸化物半導体膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項５】
酸化物半導体膜を形成し、
前記酸化物半導体膜上に、水素透過膜と水素捕縛膜がこの順に積層されたゲート絶縁膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させ、
前記ゲート絶縁膜を介して前記酸化物半導体膜上にゲート電極を形成し、
前記ゲート電極をマスクに、前記酸化物半導体膜の一部に前記酸化物半導体膜を低抵抗化する不純物を添加し、
前記ゲート絶縁膜および前記ゲート電極上に層間絶縁膜を形成し、
前記ゲート絶縁膜および前記層間絶縁膜に、前記酸化物半導体膜の前記一部を露出する開口部を形成し、
前記層間絶縁膜上に、前記開口部を介して前記酸化物半導体膜と接する一対の電極を形成することを特徴とする半導体装置の作製方法。
【請求項６】
ゲート電極を形成し、
前記ゲート電極を覆って、水素捕縛膜と水素透過膜がこの順に積層されたゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記ゲート電極上に酸化物半導体膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させ、
前記酸化物半導体膜上にマスクを形成し、前記酸化物半導体膜の一部に前記酸化物半導体膜を低抵抗化する不純物を添加し、
前記ゲート絶縁膜および前記酸化物半導体膜上に層間絶縁膜を形成し、
前記層間絶縁膜に前記酸化物半導体膜の前記一部を露出する開口部を形成し、
前記層間絶縁膜上に、前記開口部を介して前記酸化物半導体膜と接する一対の電極を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記水素捕縛膜を構成する金属元素と前記酸化物半導体膜を構成する金属元素が一致しており、
前記水素透過膜は、前記金属元素を含まないことを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記水素捕縛膜はインジウムを含む酸窒化物膜であり、
前記水素透過膜は酸化シリコン膜または酸化窒化シリコン膜であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、
前記酸化物半導体膜がＩｎ−Ｇａ−Ｚｎ−Ｏ膜であり、
前記インジウムを含む酸窒化物膜がＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜であることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項８または請求項９において、
前記酸化シリコン膜または前記酸化窒化シリコン膜の厚さが５ｎｍ以下であることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記加熱処理の温度が４５０℃超過基板の歪み点未満であることを特徴とする半導体装置の作製方法。
【請求項１２】
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜と、
前記酸化物半導体膜の少なくとも一部に接して設けられた一対の電極と、を有し、
前記ゲート絶縁膜は、前記ゲート電極側から水素捕縛膜と水素透過膜がこの順に積層して設けられた膜であることを特徴とする半導体装置。
【請求項１３】
酸化物半導体膜と、
前記酸化物半導体膜の少なくとも一部に接して設けられた一対の電極と、
前記酸化物半導体膜および前記一対の電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記酸化物半導体膜上に設けられたゲート電極と、を有し、
前記ゲート絶縁膜は、前記酸化物半導体膜側から水素透過膜と水素捕縛膜がこの順に積層して設けられた膜であることを特徴とする半導体装置。
【請求項１４】
低抵抗領域および高抵抗領域を有する酸化物半導体膜と、
ゲート絶縁膜と、
前記ゲート絶縁膜を介して前記酸化物半導体膜と重畳するゲート電極と、
少なくとも前記ゲート絶縁膜上に設けられ、前記低抵抗領域を露出する開口部を有する層間絶縁膜と、
前記層間絶縁膜上に設けられ、前記開口部を介して前記酸化物半導体膜と接する一対の電極と、を有し、
前記ゲート絶縁膜は、前記酸化物半導体膜側から水素透過膜と水素捕縛膜がこの順に積層して設けられた膜であることを特徴とする半導体装置。
【請求項１５】
請求項１２乃至請求項１４のいずれか一において、
前記ゲート絶縁膜は、前記ゲート電極側からインジウムを含む酸窒化物膜と酸化シリコン膜または酸化窒化シリコン膜がこの順に積層して設けられた膜であることを特徴とする半導体装置。
【請求項１６】
請求項１５において、
前記酸化物半導体膜がＩｎ−Ｇａ−Ｚｎ−Ｏ膜であり、
前記インジウムを含む酸窒化物膜がＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜であることを特徴とする半導体装置。
【請求項１７】
請求項１５または請求項１６において、
前記酸化シリコン膜または前記酸化窒化シリコン膜の厚さは５ｎｍ以下であることを特徴とする半導体装置。
【請求項１】
ゲート電極を形成し、
前記ゲート電極を覆って、水素捕縛膜と水素透過膜がこの順に積層されたゲート絶縁膜を形成し、
前記ゲート絶縁膜上に酸化物半導体膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させ、
前記酸化物半導体膜上に、前記酸化物半導体膜と少なくとも一部を接して一対の電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
ゲート電極を形成し、
前記ゲート電極を覆って、水素捕縛膜と水素透過膜がこの順に積層されたゲート絶縁膜を形成し、
前記ゲート絶縁膜上に一対の電極を形成し、
前記ゲート絶縁膜および前記一対の電極上に、前記一対の電極と少なくとも一部を接して酸化物半導体膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させることを特徴とする半導体装置の作製方法。
【請求項３】
酸化物半導体膜を形成し、
前記酸化物半導体膜上に、前記酸化物半導体膜と少なくとも一部を接して一対の電極を形成し、
前記酸化物半導体膜および前記一対の電極上に、水素透過膜と水素捕縛膜がこの順に積層されたゲート絶縁膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させ、
前記ゲート絶縁膜を介して前記酸化物半導体膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項４】
一対の電極を形成し、
前記一対の電極上に、前記一対の電極と少なくとも一部を接して酸化物半導体膜を形成し、
前記一対の電極および前記酸化物半導体膜上に、水素透過膜と水素捕縛膜がこの順に積層されたゲート絶縁膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させ、
前記ゲート絶縁膜を介して前記酸化物半導体膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項５】
酸化物半導体膜を形成し、
前記酸化物半導体膜上に、水素透過膜と水素捕縛膜がこの順に積層されたゲート絶縁膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させ、
前記ゲート絶縁膜を介して前記酸化物半導体膜上にゲート電極を形成し、
前記ゲート電極をマスクに、前記酸化物半導体膜の一部に前記酸化物半導体膜を低抵抗化する不純物を添加し、
前記ゲート絶縁膜および前記ゲート電極上に層間絶縁膜を形成し、
前記ゲート絶縁膜および前記層間絶縁膜に、前記酸化物半導体膜の前記一部を露出する開口部を形成し、
前記層間絶縁膜上に、前記開口部を介して前記酸化物半導体膜と接する一対の電極を形成することを特徴とする半導体装置の作製方法。
【請求項６】
ゲート電極を形成し、
前記ゲート電極を覆って、水素捕縛膜と水素透過膜がこの順に積層されたゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して前記ゲート電極上に酸化物半導体膜を形成した後、加熱処理を行うことで、前記酸化物半導体膜から水素を脱離させ、
前記酸化物半導体膜上にマスクを形成し、前記酸化物半導体膜の一部に前記酸化物半導体膜を低抵抗化する不純物を添加し、
前記ゲート絶縁膜および前記酸化物半導体膜上に層間絶縁膜を形成し、
前記層間絶縁膜に前記酸化物半導体膜の前記一部を露出する開口部を形成し、
前記層間絶縁膜上に、前記開口部を介して前記酸化物半導体膜と接する一対の電極を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記水素捕縛膜を構成する金属元素と前記酸化物半導体膜を構成する金属元素が一致しており、
前記水素透過膜は、前記金属元素を含まないことを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記水素捕縛膜はインジウムを含む酸窒化物膜であり、
前記水素透過膜は酸化シリコン膜または酸化窒化シリコン膜であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、
前記酸化物半導体膜がＩｎ−Ｇａ−Ｚｎ−Ｏ膜であり、
前記インジウムを含む酸窒化物膜がＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜であることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項８または請求項９において、
前記酸化シリコン膜または前記酸化窒化シリコン膜の厚さが５ｎｍ以下であることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記加熱処理の温度が４５０℃超過基板の歪み点未満であることを特徴とする半導体装置の作製方法。
【請求項１２】
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜と、
前記酸化物半導体膜の少なくとも一部に接して設けられた一対の電極と、を有し、
前記ゲート絶縁膜は、前記ゲート電極側から水素捕縛膜と水素透過膜がこの順に積層して設けられた膜であることを特徴とする半導体装置。
【請求項１３】
酸化物半導体膜と、
前記酸化物半導体膜の少なくとも一部に接して設けられた一対の電極と、
前記酸化物半導体膜および前記一対の電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記酸化物半導体膜上に設けられたゲート電極と、を有し、
前記ゲート絶縁膜は、前記酸化物半導体膜側から水素透過膜と水素捕縛膜がこの順に積層して設けられた膜であることを特徴とする半導体装置。
【請求項１４】
低抵抗領域および高抵抗領域を有する酸化物半導体膜と、
ゲート絶縁膜と、
前記ゲート絶縁膜を介して前記酸化物半導体膜と重畳するゲート電極と、
少なくとも前記ゲート絶縁膜上に設けられ、前記低抵抗領域を露出する開口部を有する層間絶縁膜と、
前記層間絶縁膜上に設けられ、前記開口部を介して前記酸化物半導体膜と接する一対の電極と、を有し、
前記ゲート絶縁膜は、前記酸化物半導体膜側から水素透過膜と水素捕縛膜がこの順に積層して設けられた膜であることを特徴とする半導体装置。
【請求項１５】
請求項１２乃至請求項１４のいずれか一において、
前記ゲート絶縁膜は、前記ゲート電極側からインジウムを含む酸窒化物膜と酸化シリコン膜または酸化窒化シリコン膜がこの順に積層して設けられた膜であることを特徴とする半導体装置。
【請求項１６】
請求項１５において、
前記酸化物半導体膜がＩｎ−Ｇａ−Ｚｎ−Ｏ膜であり、
前記インジウムを含む酸窒化物膜がＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜であることを特徴とする半導体装置。
【請求項１７】
請求項１５または請求項１６において、
前記酸化シリコン膜または前記酸化窒化シリコン膜の厚さは５ｎｍ以下であることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−２１６７９２（Ｐ２０１２−２１６７９２Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１２−６２９２３（Ｐ２０１２−６２９２３）
【出願日】平成２４年３月２０日（２０１２．３．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２４年３月２０日（２０１２．３．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]