半導体装置及び半導体装置の作製方法
【課題】微細な構造であっても高い電気的特性を有するトランジスタを歩留まりよく提供する。該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成する。
【解決手段】チャネル形成領域、及びチャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜、ゲート絶縁膜、及び上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜が設けられたゲート電極層が順に積層されたトランジスタを有する半導体装置において、ソース電極層及びドレイン電極層は、酸化物半導体膜及び酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接して設けられる。
【解決手段】チャネル形成領域、及びチャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜、ゲート絶縁膜、及び上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜が設けられたゲート電極層が順に積層されたトランジスタを有する半導体装置において、ソース電極層及びドレイン電極層は、酸化物半導体膜及び酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接して設けられる。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファス酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物）からなる半導体層を用いたトランジスタが開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１８１８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、トランジスタの動作の高速化、トランジスタの低消費電力化、高集積化等を達成するためにはトランジスタの微細化が必須である。
【０００７】
より高性能な半導体装置を実現するため、微細化されたトランジスタのオン特性（例えば、オン電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成およびその作製方法を提供することを目的の一とする。
【０００８】
また、トランジスタの微細化に伴って作製工程における歩留まりの低下が懸念される。
【０００９】
微細な構造であっても高い電気的特性及び信頼性を有するトランジスタを歩留まりよく提供することを目的の一とする。
【００１０】
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成することを目的の一とする。
【課題を解決するための手段】
【００１１】
酸化物半導体膜、ゲート絶縁膜、及び上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜が設けられたゲート電極層が順に積層されたトランジスタを有する半導体装置において、ソース電極層及びドレイン電極層は、酸化物半導体膜及び酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接して設けられる。酸化物半導体膜はチャネル形成領域、及び好ましくはチャネル形成領域を挟む低抵抗領域を含む。
【００１２】
ゲート電極層の上面及び側面が酸化アルミニウム膜を含む絶縁膜で覆われているため、ソース電極層及びドレイン電極層がゲート電極層の上面と重畳しても酸化アルミニウム膜を含む絶縁膜によって、ソース電極層又はドレイン電極層とゲート電極層とのショート等の電気的不良を防止することができる。よって、微細な構造を有するトランジスタを歩留まりよく作製することができる。
【００１３】
また、該半導体装置において、酸化物半導体膜には作製工程において酸素が導入され、酸素を多く（過剰に）含む膜である。ゲート電極層の上面及び側面を、酸化アルミニウム膜を含む絶縁膜で覆うことによって、ゲート電極層と重畳する酸化物半導体膜のチャネル形成領域及び低抵抗領域の一部を、酸化アルミニウム膜を含む絶縁膜で覆う構成とすることができる。
【００１４】
酸化アルミニウム膜を含む絶縁膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【００１５】
従って、酸化アルミニウム膜を含む絶縁膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。従って、トランジスタに安定した電気的特性を付与することができる。
【００１６】
酸化物半導体膜に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【００１７】
また、ゲート電極層をマスクとして酸化物半導体膜に自己整合的にドーパントを導入し、酸化物半導体膜においてチャネル形成領域を挟んでチャネル形成領域より抵抗が低く、ドーパントを含む低抵抗領域を形成する。ドーパントは、酸化物半導体膜の導電率を変化させる不純物である。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【００１８】
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体膜を有することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
【００１９】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた酸化物半導体膜と、酸化物半導体膜上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上にゲート電極層と、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有する半導体装置である。
【００２０】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた、チャネル形成領域、及びチャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜と、酸化物半導体膜上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上にゲート電極層と、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有し、低抵抗領域はドーパントを含む半導体装置である。
【００２１】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた酸化物半導体膜と、酸化物半導体膜上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上にゲート電極層と、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、酸化物半導体膜、ゲート絶縁膜、ゲート電極層、及び酸化アルミニウム膜を含む絶縁膜上に、酸化物半導体膜に達する開口が設けられた層間絶縁層と、開口に設けられた、酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有する半導体装置である。
【００２２】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた、チャネル形成領域、及びチャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜と、酸化物半導体膜上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上にゲート電極層と、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、酸化物半導体膜、ゲート絶縁膜、ゲート電極層、及び酸化アルミニウム膜を含む絶縁膜上に、低抵抗領域に達する開口が設けられた層間絶縁層と、開口に設けられた、低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有し、低抵抗領域はドーパントを含む半導体装置である。
【００２３】
酸化物半導体膜において、ゲート電極層及び酸化アルミニウム膜を含む絶縁膜と重畳する領域は、ゲート電極層及び酸化アルミニウム膜を含む絶縁膜と重畳しない領域よりも高い酸素濃度を有する構成としてもよい。
【００２４】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜と重なるゲート電極層を形成し、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成する半導体装置の作製方法である。
【００２５】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜と重なるゲート電極層を形成し、ゲート電極層をマスクとして酸化物半導体膜にドーパントを選択的に導入して低抵抗領域を形成し、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成する半導体装置の作製方法である。
【００２６】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜と重なるゲート電極層を形成し、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、酸化物半導体膜、ゲート絶縁膜、ゲート電極層、及び酸化アルミニウム膜を含む絶縁膜上に層間絶縁層を形成し、層間絶縁層に酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部が露出する開口を形成し、開口に、酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成する半導体装置の作製方法である。
【００２７】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜と重なるゲート電極層を形成し、ゲート電極層をマスクとして酸化物半導体膜にドーパントを選択的に導入して低抵抗領域を形成し、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、酸化物半導体膜、ゲート絶縁膜、ゲート電極層、及び酸化アルミニウム膜を含む絶縁膜上に層間絶縁層を形成し、層間絶縁層に低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部が露出する開口を形成し、開口に、低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成する半導体装置の作製方法である。
【００２８】
上記構成において、ゲート絶縁膜を、ゲート電極層をマスクとしてエッチングして、酸化アルミニウム膜を含む絶縁膜が酸化物半導体膜と接する構成としてもよいし、酸化アルミニウム膜を含む絶縁膜と酸化物半導体膜との間にゲート絶縁膜を設ける構成としてもよい。
【００２９】
上記構成において、酸化物半導体膜下に低抵抗領域に接して、配線層（ソース電極層又はドレイン電極層）と重畳する電極層を設けてもよい。電極層は酸化物絶縁膜上に設けてもよいし、酸化物絶縁膜中に埋め込まれて設けてもよい。
【００３０】
酸化物半導体膜下、配線層（ソース電極層、又はドレイン電極層）と酸化物半導体膜との接触領域（コンタクト領域）に電極層を設けることによって、ソース電極層、及びドレイン電極層として機能する配線層と、酸化物半導体膜との接触抵抗を軽減することができるため、トランジスタのオン特性を向上させることができる。
【００３１】
上記構成において、酸化物半導体膜の形成される酸化物絶縁膜表面を平坦化処理により平坦化してもよい。膜厚の薄い酸化物半導体膜を被覆性よく設けることができる。平坦化処理としては、化学的機械研磨法、エッチング法、プラズマ処理などを単独、又は組み合わせて用いることができる。
【００３２】
また、酸化物半導体膜に水素若しくは水分を放出させる加熱処理（脱水化又は脱水素化処理）を行ってもよい。また、酸化物半導体膜として結晶性酸化物半導体膜を用いる場合、結晶化のための加熱処理を行ってもよい。
【００３３】
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【発明の効果】
【００３４】
微細な構造であっても高い電気的特性及び信頼性を有するトランジスタを歩留まりよく提供することができる。
【００３５】
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成することができる。
【図面の簡単な説明】
【００３６】
【図１】半導体装置の一形態を説明する平面図及び断面図。
【図２】半導体装置の作製方法の一形態を説明する断面図。
【図３】半導体装置の一形態を説明する断面図。
【図４】半導体装置の一形態を説明する断面図。
【図５】半導体装置の一形態を説明する平面図及び断面図。
【図６】半導体装置の一形態を示す断面図、平面図及び回路図。
【図７】半導体装置の一形態を示す回路図及び斜視図。
【図８】半導体装置の一形態を示す断面図及び平面図。
【図９】半導体装置の一形態を示す回路図。
【図１０】半導体装置の一形態を示すブロック図。
【図１１】半導体装置の一形態を示すブロック図。
【図１２】半導体装置の一形態を示すブロック図。
【発明を実施するための形態】
【００３７】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００３８】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。
【００３９】
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成されるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。
【００４０】
図１（Ａ）及び（Ｂ）に示すトランジスタ４４０ａは、トップゲート構造のトランジスタの一例である。図１（Ａ）は平面図であり、図１（Ａ）中の一点鎖線Ｘ１−Ｙ１で切断した断面が図１（Ｂ）に相当する。なお図１（Ａ）においては、層間絶縁膜４１５は省略している。
【００４１】
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタ４４０ａを含む半導体装置は、酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、チャネル形成領域４０９、低抵抗領域４０４ａ、４０４ｂを含む酸化物半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１、ゲート電極層４０１の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜４１４、層間絶縁膜４１５、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
【００４２】
層間絶縁膜４１５はトランジスタ４４０ａによる凹凸を平坦化するように設けられており、低抵抗領域４０４ａ、４０４ｂ、酸化アルミニウム膜を含む絶縁膜４１４、ゲート絶縁膜４０２が露出する開口を有している。該開口に、酸化物半導体膜４０３の低抵抗領域４０４ａ、４０４ｂ、ゲート絶縁膜４０２、並びに酸化アルミニウム膜を含む絶縁膜４１４の上面及び側面の一部に接してソース電極層４０５ａ、及びドレイン電極層４０５ｂが設けられている。
【００４３】
本実施の形態では、酸化アルミニウム膜を含む絶縁膜４１４として酸化アルミニウム膜を用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４４０ａに安定な電気的特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。また、酸化アルミニウム膜は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、酸化アルミニウム膜を用いる場合には、ＡｌＯｘ（ただし、ｘ＞１．５）とすればよい。
【００４４】
ゲート電極層４０１の上面及び側面が酸化アルミニウム膜を含む絶縁膜４１４で覆われているため、ソース電極層４０５ａ及びドレイン電極層４０５ｂがゲート電極層４０１の上面と重畳しても酸化アルミニウム膜を含む絶縁膜４１４によって、ソース電極層４０５ａ又はドレイン電極層４０５ｂとゲート電極層４０１とのショート等の電気的不良を防止することができる。よって、微細な構造を有するトランジスタ４４０ａを歩留まりよく作製することができる。
【００４５】
酸化アルミニウム膜を含む絶縁膜は、ゲート電極層の上面及び側面を覆う構造であればよく、トランジスタ４４０ａのようにゲート絶縁膜上に設けられてもよいし、酸化物半導体膜と接する構造であってもよい。例えば、図３（Ａ）に示すトランジスタ４１０ａのように、ゲート電極層４０１をマスクとしてゲート絶縁膜４０２をエッチングし、ゲート電極層４０１及びゲート絶縁膜４０２の積層の上面及び側面を覆うように酸化アルミニウム膜を含む絶縁膜４１４を設ける構造であってもよい。トランジスタ４１０ａにおいては、酸化物半導体膜４０３と酸化アルミニウム膜を含む絶縁膜４１４とが接する。
【００４６】
また、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜は、図３（Ａ）に示すように連続する単膜を用いることができる。また、複数の膜であってもよく、例えば、図３（Ｂ）に示すトランジスタ４１０ｂのように、ゲート電極層４０１の側面を覆う酸化アルミニウム膜を含む絶縁膜４１４ａ、４１４ｂ、及びゲート電極層４０１の上面を覆う酸化アルミニウム膜を含む絶縁膜４１４ｃの複数の膜を設ける構造であってもよい。
【００４７】
また、半導体装置の作製工程において、酸化物半導体膜４０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【００４８】
トランジスタ４４０ａに設けられる酸化物半導体膜４０３は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜とすると好ましい。この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。
【００４９】
ゲート電極層４０１の上面及び側面を、酸化アルミニウム膜を含む絶縁膜４１４で覆うことによって、ゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域４０９及び低抵抗領域４０４ａ、４０４ｂの一部を、酸化アルミニウム膜を含む絶縁膜４１４で覆う構成とすることができる。
【００５０】
酸化アルミニウム膜を含む絶縁膜４１４は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【００５１】
従って、酸化アルミニウム膜を含む絶縁膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。従って、トランジスタ４４０ａに安定した電気的特性を付与することができる。
【００５２】
なお、ゲート電極層４０１をマスクとして酸化物半導体膜４０３に自己整合的にドーパントを導入し、酸化物半導体膜４０３においてチャネル形成領域４０９を挟んでチャネル形成領域４０９より抵抗が低く、ドーパントを含む低抵抗領域４０４ａ、４０４ｂを形成する。ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【００５３】
チャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む酸化物半導体膜４０３を有することにより、該トランジスタ４４０ａはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
【００５４】
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
【００５５】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００５６】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００５７】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００５８】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００５９】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００６０】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【００６１】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
【００６２】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
【００６３】
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
【００６４】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【００６５】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００６６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００６７】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００６８】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００６９】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【００７０】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【００７１】
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００７２】
Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
【００７３】
【数１】
【００７４】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【００７５】
酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【００７６】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【００７７】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【００７８】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００７９】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【００８０】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【００８１】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
【００８２】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【００８３】
図２（Ａ）乃至（Ｄ）にトランジスタ４４０ａを有する半導体装置の作製方法の一例を示す。
【００８４】
まず、絶縁表面を有する基板４００上に酸化物絶縁膜４３６を形成する。
【００８５】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
【００８６】
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジスタ４４０ａを直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジスタ４４０ａを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４４０ａとの間に剥離層を設けるとよい。
【００８７】
酸化物絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を用いて形成することができる。
【００８８】
酸化物絶縁膜４３６は、単層でも積層でもよい。例えば、基板４００上に酸化シリコン膜、Ｉｎ−Ｈｆ−Ｚｎ系酸化物膜、酸化物半導体膜４０３を順に積層してもよいし、基板４００上に酸化シリコン膜、Ｉｎ：Ｚｒ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｚｒ−Ｚｎ系酸化物膜、酸化物半導体膜４０３を順に積層してもよいし、基板４００上に酸化シリコン膜、Ｉｎ：Ｇｄ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇｄ−Ｚｎ系酸化物膜、酸化物半導体膜４０３を順に積層してもよい。
【００８９】
本実施の形態では酸化物絶縁膜４３６としてスパッタリング法を用いて形成する酸化シリコン膜を用いる。
【００９０】
また、酸化物絶縁膜４３６と基板４００との間に窒化物絶縁膜を設けてもよい。窒化物絶縁膜は、プラズマＣＶＤ法又はスパッタリング法等により、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。
【００９１】
次に、酸化物絶縁膜４３６上に酸化物半導体膜４０３を形成する。
【００９２】
酸化物絶縁膜４３６は、酸化物半導体膜４０３と接するため、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、酸化物絶縁膜４３６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような酸化物絶縁膜４３６を用いることで、酸化物半導体膜４０３に酸素を供給することができ、特性を良好にすることができる。酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
【００９３】
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜４３６を酸化物半導体膜４０３と接して設けることによって、該酸化物絶縁膜４３６から酸化物半導体膜４０３へ酸素を供給することができる。酸化物半導体膜４０３及び酸化物絶縁膜４３６を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の供給を行ってもよい。
【００９４】
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッタリング装置の予備加熱室で酸化物絶縁膜４３６が形成された基板を予備加熱し、基板及び酸化物絶縁膜４３６に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
【００９５】
酸化物絶縁膜４３６において酸化物半導体膜４０３が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法）、ドライエッチング処理、プラズマ処理を用いることができる。
【００９６】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、酸化物絶縁膜４３６の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【００９７】
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、酸化物絶縁膜４３６表面の凹凸状態に合わせて適宜設定すればよい。
【００９８】
平坦化処理は、例えば、酸化物絶縁膜４３６として用いる酸化シリコン膜表面に化学的機械研磨法により研磨処理を行い、酸化シリコン膜表面における平均面粗さ（Ｒａ）を約０．１５ｎｍとすればよい。
【００９９】
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
【０１００】
なお、本実施の形態において、酸化物半導体膜４０３を、スパッタリング法で作製するためのターゲットとしては、組成として、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。
【０１０１】
また、金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
【０１０２】
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１０３】
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４００上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる不純物の濃度を低減できる。
【０１０４】
また、酸化物絶縁膜４３６と酸化物半導体膜４０３とを大気に解放せずに連続的に形成することが好ましい。酸化物絶縁膜４３６と酸化物半導体膜４０３とを大気に曝露せずに連続して形成すると、酸化物絶縁膜４３６表面に水素や水分などの不純物が吸着することを防止することができる。
【０１０５】
次に、酸化物半導体膜４０３に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、酸化物半導体膜に酸素の供給を行う。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【０１０６】
本実施の形態におけるトランジスタ４４０ａの作製工程において、酸素の導入工程は、酸化物半導体膜４０３の形成後、ゲート電極層４０１が形成される前までに行うことが好ましい。酸化物半導体膜４０３への酸素の導入は複数回行ってもよい。
【０１０７】
また、酸素の導入工程は、酸化物半導体膜４０３に直接導入してもよいし、ゲート絶縁膜などの他の膜を通過して酸化物半導体膜４０３へ導入してもよい。酸素を酸化物半導体膜４０３に他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸素を露出された酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用いることができる。
【０１０８】
本実施の形態では、イオン注入法により酸化物半導体膜４０３に酸素を注入する。酸素の注入工程により、酸化物半導体膜４０３は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている酸化物半導体膜４０３となる。
【０１０９】
例えば、酸素の導入工程によって導入された酸化物半導体膜４０３における酸素濃度を１×１０１８／ｃｍ３以上３×１０２１／ｃｍ３以下とするのが好ましい。なお、酸素過剰領域は、酸化物半導体膜４０３の一部（界面も含む）に存在していればよい。よって、酸素を導入することにより、酸化物絶縁膜４３６、酸化物半導体膜４０３、及びゲート絶縁膜４０２の積層において、酸化物絶縁膜４３６と酸化物半導体膜４０３との界面、酸化物半導体膜４０３中、又は酸化物半導体膜４０３とゲート絶縁膜４０２との界面の少なくとも一に酸素を含有させる。
【０１１０】
酸化物半導体膜４０３は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。このような酸化物半導体の組成はＩｎＧａＺｎｍＯｍ＋３ｘ（ｘ＞１）で表すことができる。例えば、ｍ＝１であるとき、酸化物半導体の組成はＩｎＧａＺｎＯ１＋３ｘ（ｘ＞１）となり、酸素過剰である場合には、１＋３ｘが４を越える値を示す。
【０１１１】
供給された酸素によって、酸化物半導体膜４０３中に存在する酸素欠損を補填することができる。
【０１１２】
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半導体膜中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
【０１１３】
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られている。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法によって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別してもよい。
【０１１４】
本実施の形態のように、酸素を直接酸化物半導体膜４０３へ導入する場合は、酸化物半導体膜４０３と接する絶縁膜（酸化物絶縁膜４３６、ゲート絶縁膜４０２など）を、必ずしも酸素を多く含む膜とする必要はないが、酸化物半導体膜４０３と接する絶縁膜（酸化物絶縁膜４３６、ゲート絶縁膜４０２など）を、酸素を多く含む膜とし、さらに酸素を直接酸化物半導体膜４０３に導入し、複数の酸素供給方法を行ってもよい。
【０１１５】
次に、膜状の酸化物半導体膜４０３をフォトリソグラフィ工程により島状の酸化物半導体膜４０３に加工する。
【０１１６】
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１１７】
なお、酸化物半導体膜４０３のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜４０３のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチングによってエッチング加工してもよい。例えば、ＩＧＺＯ膜をＩＣＰエッチング法により、エッチング（エッチング条件：エッチングガス（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０ｓｃｃｍ）、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａ）し、島状に加工することができる。
【０１１８】
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
【０１１９】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１２０】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【０１２１】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１２２】
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜４０３を高純度化及びＩ型（真性）化することができる。
【０１２３】
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜４０３形成後でも、島状の酸化物半導体膜４０３形成後でもよい。
【０１２４】
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
【０１２５】
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜４０３として島状に加工される前、膜状の酸化物半導体膜４０３が酸化物絶縁膜４３６を覆った状態で行うと、酸化物絶縁膜４３６に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
【０１２６】
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。
【０１２７】
よって、脱水化又は脱水素化処理を行った場合、酸化物半導体膜４０３に、酸素を供給することが好ましい。酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
【０１２８】
従って、酸化物半導体膜４０３への酸素の導入工程の前に脱水化又は脱水素化処理を行っておくことが好ましい。
【０１２９】
また、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜を酸化物半導体膜４０３と接して設けることによって、該酸化物絶縁膜から酸化物半導体膜４０３へ酸素を供給することができる。上記構成において、脱水化又は脱水素化処理として加熱処理を行った酸化物半導体膜４０３及び酸化物絶縁膜を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜への酸素の供給を行ってもよい。
【０１３０】
水素若しくは水分を酸化物半導体から除去し、不純物が極力含まれないように高純度化し、酸素を供給して酸素欠損を補填することによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化物半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
【０１３１】
次いで、酸化物半導体膜４０３を覆うゲート絶縁膜４４２を形成する。
【０１３２】
なお、ゲート絶縁膜４４２の被覆性を向上させるために、酸化物半導体膜４０３表面にも上記平坦化処理を行ってもよい。特にゲート絶縁膜４４２として膜厚の薄い絶縁膜を用いる場合、酸化物半導体膜４０３表面の平坦性が良好であることが好ましい。
【０１３３】
ゲート絶縁膜４４２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜４４２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【０１３４】
ゲート絶縁膜４４２としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁膜４４２は、酸化物半導体膜４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４４２は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜４４２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。本実施の形態では、ゲート絶縁膜４４２として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁膜４４２として用いることで、酸化物半導体膜４０３に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁膜４４２は、作製するトランジスタのサイズやゲート絶縁膜４４２の段差被覆性を考慮して形成することが好ましい。
【０１３５】
また、ゲート絶縁膜４４２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜４４２は、単層構造としても良いし、積層構造としても良い。
【０１３６】
次にゲート絶縁膜４４２上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層４０１を形成する。
【０１３７】
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
【０１３８】
また、ゲート電極層４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【０１３９】
また、ゲート絶縁膜４４２と接するゲート電極層４０１の一層として、窒素を含む金属酸化物膜、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気的特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【０１４０】
次に、ゲート電極層４０１をマスクとして酸化物半導体膜４０３にドーパント４２１を導入し、低抵抗領域４０４ａ、４０４ｂを形成する（図２（Ａ）参照）。
【０１４１】
ドーパント４２１は、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパント４２１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
【０１４２】
ドーパント４２１は、注入法により、他の膜（例えばゲート絶縁膜４０２）を通過して、酸化物半導体膜４０３に導入することもできる。ドーパント４２１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント４２１の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
【０１４３】
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４２１としてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント４２１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【０１４４】
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【０１４５】
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
【０１４６】
なお、酸化物半導体膜４０３にドーパント４２１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
【０１４７】
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
【０１４８】
本実施の形態では、イオン注入法により酸化物半導体膜４０３に、リン（Ｐ）イオンを注入する。なお、リン（Ｐ）イオンの注入条件は加速電圧３０ｋＶ、ドーズ量を１．０×１０１５ｉｏｎｓ／ｃｍ２とする。
【０１４９】
酸化物半導体膜４０３をＣＡＡＣ−ＯＳ膜とした場合、ドーパント４２１の導入により、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行うことによって、酸化物半導体膜４０３の結晶性を回復することができる。
【０１５０】
よって、チャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂが設けられた酸化物半導体膜４０３が形成される。
【０１５１】
次に、ゲート電極層４０１を覆う酸化アルミニウム膜を含む絶縁膜を形成し、該酸化アルミニウム膜を含む絶縁膜をエッチングして酸化アルミニウム膜を含む絶縁膜４１４を形成する。さらに、ゲート電極層４０１及び酸化アルミニウム膜を含む絶縁膜４１４をマスクとして、ゲート絶縁膜４４２をエッチングし、ゲート絶縁膜４０２を形成する（図２（Ｂ）参照）。
【０１５２】
酸化アルミニウム膜を含む絶縁膜４１４は、単層でも積層でもよいが少なくとも酸化アルミニウム膜を含む。
【０１５３】
酸化アルミニウム膜を含む絶縁膜４１４は、プラズマＣＶＤ法、スパッタリング法、又は蒸着法等により成膜することができる。
【０１５４】
酸化アルミニウム膜以外に、酸化アルミニウム膜を含む絶縁膜４１４としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜などを用いることができる。また、酸化ハフニウム膜、酸化マグネシウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜、又は金属窒化物膜（例えば、窒化アルミニウム膜）も用いることができる。
【０１５５】
本実施の形態では、酸化アルミニウム膜を含む絶縁膜４１４としてスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を含む絶縁膜４１４のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。
【０１５６】
酸化アルミニウム膜を含む絶縁膜４１４は、水、水素等の不純物を混入させない方法を適宜用いて形成することが好ましい。
【０１５７】
酸化物半導体膜の成膜時と同様に、酸化アルミニウム膜を含む絶縁膜４１４の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した酸化アルミニウム膜を含む絶縁膜４１４に含まれる不純物の濃度を低減できる。また、酸化アルミニウム膜を含む絶縁膜４１４の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
【０１５８】
酸化アルミニウム膜を含む絶縁膜４１４を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１５９】
酸化物半導体膜４０３上に設けられる酸化アルミニウム膜を含む絶縁膜４１４として用いる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【０１６０】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。従って、トランジスタ４４０ａに安定した電気的特性を付与することができる。
【０１６１】
酸化物半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１、酸化アルミニウム膜を含む絶縁膜４１４上に、層間絶縁膜４１５を形成する。なお層間絶縁膜４１５はトランジスタ４４０ａにより生じる凹凸を平坦化できる膜厚が好ましい。本実施の形態では、ＣＶＤ法により形成した酸化窒化シリコン膜を形成する。
【０１６２】
層間絶縁膜４１５は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。層間絶縁膜４１５は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
【０１６３】
さらに、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１６４】
層間絶縁膜４１５に、酸化物半導体膜４０３（低抵抗領域４０４ａ、４０４ｂ）、ゲート絶縁膜４０２、酸化アルミニウム膜を含む絶縁膜４１４の上面及び側面の一部が露出する開口４４５ａ、４４５ｂを形成する（図２（Ｃ）参照）。
【０１６５】
開口４４５ａ、４４５ｂは、２枚のマスクを用いた２回のエッチング処理によって形成してもよい。
【０１６６】
開口４４５ａ、４４５ｂを形成する際、酸化アルミニウム膜を含む絶縁膜４１４がエッチングストッパーとして機能するため、ゲート電極層４０１が露出しない。よって、開口４４５ａ、４４５ｂを形成するエッチング工程において、層間絶縁膜４１５と酸化アルミニウム膜を含む絶縁膜４１４との選択比が高い条件（エッチング条件、層間絶縁膜４１５及び酸化アルミニウム膜を含む絶縁膜４１４の材料など）に設定する。
【０１６７】
開口４４５ａ、４４５ｂにソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。ソース電極層４０５ａ、ドレイン電極層４０５ｂを用いて他のトランジスタと接続させ、様々な回路を構成することができる。
【０１６８】
ソース電極層４０５ａ、ドレイン電極層４０５ｂはゲート電極層４０１と同様の材料及び方法を用いて形成することができ、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層４０５ａ、ドレイン電極層４０５ｂに用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１６９】
例えば、ソース電極層４０５ａ、ドレイン電極層４０５ｂとして、モリブデン膜の単層、窒化タンタル膜と銅膜との積層、又は窒化タンタル膜とタングステン膜との積層などを用いることができる。
【０１７０】
以上の工程で、本実施の形態のトランジスタ４４０ａが作製される（図２（Ｄ）参照）。
【０１７１】
また、図４（Ａ）に示すトランジスタ４４０ｂのように、ソース電極層４０５ａ、ドレイン電極層４０５ｂに化学的機械研磨法により研磨処理を行い、層間絶縁膜４１５が露出するようソース電極層４０５ａ、ドレイン電極層４０５ｂの一部を除去してもよい。トランジスタ４４０ｂにおいて、ソース電極層４０５ａ、ドレイン電極層４０５ｂは層間絶縁膜４１５表面に突出せず、埋め込まれる構造となる。さらにソース電極層４０５ａ、ドレイン電極層４０５ｂと接して配線層４３５ａ、４３５ｂを設けることができる。チャネル長方向においてソース電極層４０５ａとドレイン電極層４０５ｂとの幅より、配線層４３５ａと配線層４３５ｂとの幅を長くすることができるため、加工プロセスが容易となる。
【０１７２】
配線層４３５ａ、配線層４３５ｂはゲート電極層４０１、ソース電極層４０５ａ、又はドレイン電極層４０５ｂと同様の材料及び方法を用いて形成することができ、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、配線層４３５ａ、配線層４３５ｂに用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１７３】
ソース電極層４０５ａ、ドレイン電極層４０５ｂの除去には、化学的機械研磨法の他、他の切削（研削、研磨）方法を用いてもよい。また、化学的機械研磨法などの切削（研削、研磨）法の他、エッチング（ドライエッチング、ウェットエッチング）法や、プラズマ処理などを組み合わせてもよい。例えば、化学的機械研磨法による除去工程後、ドライエッチングやプラズマ処理（逆スパッタリングなど）を行い、処理表面の平坦性向上を図ってもよい。切削（研削、研磨）方法に、エッチング法、プラズマ処理などを組み合わせて行う場合、工程順は特に限定されず、ソース電極層４０５ａ、ドレイン電極層４０５ｂの材料、膜厚、及び表面の凹凸状態に合わせて適宜設定すればよい。
【０１７４】
また、図４（Ｂ）に示すトランジスタ４４０ｃのように、層間絶縁膜４１５を設けない構造としてもよい。
【０１７５】
本実施の形態のトランジスタ４４０ａ、４４０ｂ、４４０ｃは、ソース電極層４０５ａ、及びドレイン電極層４０５ｂは、露出した酸化物半導体膜４０３上面、及び酸化アルミニウム膜を含む絶縁膜４１４の上面及び側面の一部と接して設けられている。
【０１７６】
ゲート電極層４０１の上面及び側面が酸化アルミニウム膜を含む絶縁膜４１４で覆われているため、ソース電極層４０５ａ及びドレイン電極層４０５ｂがゲート電極層４０１の上面と重畳しても酸化アルミニウム膜を含む絶縁膜４１４によって、ソース電極層４０５ａ又はドレイン電極層４０５ｂとゲート電極層４０１とのショート等の電気的不良を防止することができる。よって、微細な構造を有するトランジスタ４４０ａ、４４０ｂ、４４０ｃを歩留まりよく作製することができる。
【０１７７】
さらに、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離は、酸化アルミニウム膜を含む絶縁膜４１４のチャネル長方向の幅となり、より微細化が達成できる他、作製工程においてよりばらつきなく制御することができる。
【０１７８】
よって、例えば、図４（Ｃ）に示すトランジスタ４４０ｄのように、層間絶縁膜４１５に形成されるソース電極層４０５ａ、ドレイン電極層４０５ｂを設ける開口４４５ａ、４４５ｂが、作製工程において若干位置がずれてしまっても、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離は、同じとすることができる。従って、作製工程で生じるトランジスタ４４０ｄの電気的特性への不良やばらつきを軽減することができる。
【０１７９】
このように、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離を短くすることができるため、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３とが接する領域（コンタクト領域）、及びゲート電極層４０１間の抵抗が減少し、トランジスタ４４０ａ、４４０ｂ、４４０ｃ、４４０ｄのオン特性を向上させることが可能となる。
【０１８０】
以上のように、半導体装置において、特性のばらつきの少ない微細な構造を有するオン特性の高いトランジスタ４４０ａ、４４０ｂ、４４０ｃ、４４０ｄを歩留まりよく提供することができる。
【０１８１】
従って、微細化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０１８２】
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図５を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０１８３】
図５（Ａ）乃至（Ｃ）に示すトランジスタ４３０ａ、４３０ｂは、トップゲート構造のトランジスタの一例である。図５（Ａ）はトランジスタ４３０ａの平面図であり、図５（Ａ）中の一点鎖線Ｘ２−Ｙ２で切断した断面が図５（Ｂ）に相当する。なお、図５（Ａ）において層間絶縁膜４１５は省略している。また、図５（Ｃ）はトランジスタ４３０ｂの断面図である。
【０１８４】
チャネル長方向の断面図である図５（Ｂ）及び図５（Ｃ）に示すように、トランジスタ４３０ａ、トランジスタ４３０ｂを含む半導体装置は、酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、電極層４６５ａ、４６５ｂ、電極層４６５ａ及び電極層４６５ｂと接し、かつチャネル形成領域４０９、低抵抗領域４０４ａ、４０４ｂを含む酸化物半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１、ゲート電極層４０１の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜４１４、層間絶縁膜４１５、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
【０１８５】
本実施の形態に示すトランジスタ４３０ａ、４３０ｂは、酸化物半導体膜４０３下に低抵抗領域４０４ａ、４０４ｂと接して、ソース電極層４０５ａ又はドレイン電極層４０５ｂと重畳する電極層４６５ａ、４６５ｂを設ける例である。
【０１８６】
図５（Ａ）（Ｂ）に示すトランジスタ４３０ａは、酸化物絶縁膜４３６上に島状の電極層４６５ａ、４６５ｂが設けられており、電極層４６５ａ、４６５ｂ上に接して酸化物半導体膜４０３が設けられている。電極層４６５ａ、４６５ｂは酸化物半導体膜４０３の低抵抗領域４０４ａ、４０４ｂと接し、かつソース電極層４０５ａ、又はドレイン電極層４０５ｂと重畳する。なお、トランジスタ４３０ａはソース電極層４０５ａ、ドレイン電極層４０５ｂに研磨処理を行う例であり、ソース電極層４０５ａ、ドレイン電極層４０５ｂ表面と層間絶縁膜４１５表面の高さ（基板４００表面からの高さ）はほぼ一致している。
【０１８７】
図５（Ｃ）に示すトランジスタ４３０ｂは、酸化物絶縁膜４３６中に埋め込まれるように島状の電極層４６５ａ、４６５ｂが設けられており、電極層４６５ａ、４６５ｂ上に接して酸化物半導体膜４０３が設けられている。電極層４６５ａ、４６５ｂは酸化物半導体膜４０３の低抵抗領域４０４ａ、４０４ｂと接し、かつソース電極層４０５ａ、ドレイン電極層４０５ｂと重畳する。
【０１８８】
酸化物半導体膜４０３下、ソース電極層４０５ａ、又はドレイン電極層４０５ｂと酸化物半導体膜４０３との接触領域（コンタクト領域）に電極層４６５ａ、４６５ｂを設けることによって、ソース電極層４０５ａ、及びドレイン電極層４０５ｂと、酸化物半導体膜４０３との接触抵抗を軽減することができるため、トランジスタ４３０ａ、４３０ｂのオン特性を向上させることができる。
【０１８９】
また、電極層４６５ａは、トランジスタ４３０ａ、４３０ｂのソース端子として用いることができ、電極層４６５ｂは、トランジスタ４３０ａ、４３０ｂのドレイン端子としても用いることができる。
【０１９０】
また、電極層４６５ａ、４６５ｂは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いて形成される。または、電極層４６５ａ、４６５ｂとして、酸化物半導体を用いてもよく、上述の材料を用いて単層または積層とすることができる。
【０１９１】
酸化物半導体としては、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの酸化物半導体材料に酸化シリコンを含ませたものを用いることができる。
【０１９２】
なお、電極層４６５ａ、４６５ｂに酸化物半導体材料を適用する場合には、酸化物半導体膜４０３を島状に加工する際に、電極層４６５ａ、４６５ｂが極力エッチングされないように、少なくとも酸化物絶縁膜４３６から露出した電極層４６５ａ、４６５ｂと、酸化物半導体膜４０３とが、エッチングの選択比のとれる材料を用いる必要がある。ただし、エッチングの条件によっては、電極層４６５ａ、４６５ｂの一部がエッチングされた形状となることもある。また、電極層４６５ａ、４６５ｂはドーパント（不純物元素）を導入して低抵抗化させた、導電性材料、半導体材料を用いることもできる。
【０１９３】
また、電極層４６５ａ、４６５ｂに酸化物半導体材料を適用した場合、酸化物半導体膜の材料や成膜条件によっては、電極層４６５ａ、４６５ｂと、酸化物半導体膜との界面が不明確になる場合もある。また、界面が不明確になる場合、電極層４６５ａ、４６５ｂと、酸化物半導体膜との混合領域または混合層と呼ぶことのできる箇所が形成されることもある。
【０１９４】
電極層４６５ａ、４６５ｂは少なくとも一部がソース電極層４０５ａ、又はドレイン電極層４０５ｂと重畳する位置に設けられればよく、サイズや膜厚は特に限定されない。
【０１９５】
しかし、トランジスタ４３０ａのように酸化物絶縁膜４３６上に設けられる場合は、上に形成される薄膜の酸化物半導体膜４０３の被覆性を考慮して、電極層４６５ａ、４６５ｂの膜厚をあまり大きくせず、また端部にテーパー角を有すると好ましい。
【０１９６】
一方、トランジスタ４３０ｂのように酸化物絶縁膜４３６中に埋め込まれ、その表面を研磨処理される場合は、電極層４６５ａ、４６５ｂの膜厚を大きくするとより低抵抗となるため好ましい。
【０１９７】
層間絶縁膜４１５はトランジスタ４３０ａ、４３０ｂによる凹凸を平坦化するように設けられており、低抵抗領域４０４ａ、４０４ｂ、酸化アルミニウム膜を含む絶縁膜４１４、ゲート絶縁膜４０２が露出する開口を有している。該開口に、酸化物半導体膜４０３の低抵抗領域４０４ａ、４０４ｂ、ゲート絶縁膜４０２、並びに酸化アルミニウム膜を含む絶縁膜４１４の上面及び側面の一部に接してソース電極層４０５ａ、及びドレイン電極層４０５ｂが設けられている。
【０１９８】
本実施の形態では、酸化アルミニウム膜を含む絶縁膜４１４として酸化アルミニウム膜を用いる。
【０１９９】
ゲート電極層４０１の上面及び側面が酸化アルミニウム膜を含む絶縁膜４１４で覆われているため、ソース電極層４０５ａ及びドレイン電極層４０５ｂがゲート電極層４０１の上面と重畳しても酸化アルミニウム膜を含む絶縁膜４１４によって、ソース電極層４０５ａ又はドレイン電極層４０５ｂとゲート電極層４０１とのショート等の電気的不良を防止することができる。よって、微細な構造を有するトランジスタ４３０ａ、４３０ｂを歩留まりよく作製することができる。
【０２００】
また、半導体装置の作製工程において、酸化物半導体膜４０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【０２０１】
トランジスタ４３０ａ、４３０ｂに設けられる酸化物半導体膜４０３は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜とすると好ましい。この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。
【０２０２】
ゲート電極層４０１の上面及び側面を、酸化アルミニウム膜を含む絶縁膜４１４で覆うことによって、ゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域４０９及び低抵抗領域４０４ａ、４０４ｂの一部を、酸化アルミニウム膜を含む絶縁膜４１４で覆う構成とすることができる。
【０２０３】
酸化アルミニウム膜を含む絶縁膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【０２０４】
従って、酸化アルミニウム膜を含む絶縁膜４１４は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。従って、トランジスタ４３０ａ、４３０ｂに安定した電気的特性を付与することができる。
【０２０５】
なお、ゲート電極層４０１をマスクとして酸化物半導体膜４０３に自己整合的にドーパントを導入し、酸化物半導体膜４０３においてチャネル形成領域４０９を挟んでチャネル形成領域４０９より抵抗が低く、ドーパントを含む低抵抗領域４０４ａ、４０４ｂを形成する。ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【０２０６】
チャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む酸化物半導体膜４０３を有することにより、該トランジスタ４３０ａ、４３０ｂはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
【０２０７】
半導体装置において、特性のばらつきの少ない微細な構造を有するオン特性の高いトランジスタ４３０ａ、４３０ｂを歩留まりよく提供することができる。
【０２０８】
従って、微細化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０２０９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２１０】
（実施の形態３）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。
【０２１１】
図６は、半導体装置の構成の一例である。図６（Ａ）に、半導体装置の断面図を、図６（Ｂ）に半導体装置の平面図を、図６（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図６（Ａ）は、図６（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
【０２１２】
図６（Ａ）及び図６（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するものである。トランジスタ１６２としては、実施の形態１又は実施の形態２で示すトランジスタを適用することができる。本実施の形態は、トランジスタ１６２として実施の形態１で示すトランジスタ４４０ｂの構造を適用する例である。
【０２１３】
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０２１４】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態１に示すようなトランジスタをトランジスタ１６２に用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０２１５】
図６（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属間化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電極１１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
【０２１６】
基板１８５上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように絶縁層１２８、及び絶縁層１３０が設けられている。なお、トランジスタ１６０において、ゲート電極１１０の側面に側壁絶縁層（サイドウォール絶縁層）を設け、不純物濃度が異なる領域を含む不純物領域１２０としてもよい。
【０２１７】
単結晶半導体基板を用いたトランジスタ１６０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ１６０を覆うように絶縁膜を２層形成する。トランジスタ１６２および容量素子１６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施して、平坦化した絶縁層１２８、絶縁層１３０を形成し、同時にゲート電極１１０の上面を露出させる。
【０２１８】
絶縁層１２８、絶縁層１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁層１２８、絶縁層１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
【０２１９】
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層１２８、絶縁層１３０を形成してもよい。
【０２２０】
なお、本実施の形態において、絶縁層１２８として窒化シリコン膜、絶縁層１３０として酸化シリコン膜を用いる。
【０２２１】
絶縁層１３０表面において、酸化物半導体膜１４４形成領域に、平坦化処理を行うことが好ましい。本実施の形態では、研磨処理（例えばＣＭＰ処理）により十分に平坦化した（好ましくは絶縁層１３０表面の平均面粗さは０．１５ｎｍ以下）絶縁層１３０上に酸化物半導体膜１４４を形成する。
【０２２２】
図６（Ａ）に示すトランジスタ１６２は、酸化物半導体をチャネル形成領域に用いたトランジスタである。ここで、トランジスタ１６２に含まれる酸化物半導体膜１４４は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１６２を得ることができる。
【０２２３】
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０２２４】
本実施の形態では、トランジスタ１６２は作製工程において、層間絶縁膜１３５上に設けられた導電膜を化学的機械研磨法により除去する工程を用いて、ソース電極層及びドレイン電極層として機能する電極層１４２ａ、１４２ｂを形成する。本実施の形態では、電極層１４２ａ、１４２ｂと同工程でゲート電極１１０と電気的に接続する電極層１４２ｃを形成する。
【０２２５】
また、電極層１４２ａ、電極層１４２ｂ、又は電極層１４２ｃに接続してソース配線層又はドレイン配線層として機能する配線層１３８ａ、１３８ｂを設ける。
【０２２６】
トランジスタ１６２は、酸化物半導体膜１４４上にゲート絶縁膜１４６を介して設けられたゲート電極１４８の上面及び側面を、酸化アルミニウム膜を含む絶縁膜１３７で覆われているため、電極層１４２ａ、１４２ｂがゲート電極１４８の上面と重畳しても酸化アルミニウム膜を含む絶縁膜１３７によって、電極層１４２ａ、１４２ｂとゲート電極１４８とのショート等の電気的不良を防止することができる。よって、特性のばらつきの少ない微細な構造を有するトランジスタを歩留まりよく作製することができる。
【０２２７】
よって、トランジスタ１６２は、ソース電極層又はドレイン電極層として機能する電極層１４２ａ、１４２ｂと酸化物半導体膜１４４が接する領域（コンタクト領域）と、ゲート電極１４８との距離を短くすることができるため、電極層１４２ａ、１４２ｂと酸化物半導体膜１４４とが接する領域（コンタクト領域）、及びゲート電極１４８間の抵抗が減少し、トランジスタ１６２のオン特性を向上させることが可能となる。
【０２２８】
また、酸化物半導体膜１４４は作製工程において酸素が導入され、酸素を多く（過剰に）含む膜である。ゲート電極１４８の上面及び側面を、酸化アルミニウム膜を含む絶縁膜１３７で覆うことによって、ゲート電極１４８と重畳する酸化物半導体膜１４４のチャネル形成領域及び低抵抗領域の一部を、酸化アルミニウム膜を含む絶縁膜１３７で覆う構成とすることができる。
【０２２９】
本実施の形態では、酸化アルミニウム膜を含む絶縁膜１３７として酸化アルミニウム膜を用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ１６２に安定な電気的特性を付与することができる。
【０２３０】
トランジスタ１６２上には、絶縁膜１５０が単層または積層で設けられている。本実施の形態では、絶縁膜１５０として、酸化アルミニウム膜を用いる。
【０２３１】
また、層間絶縁膜１３５及び絶縁膜１５０を介して、トランジスタ１６２の電極層１４２ａと重畳する領域には、導電層１５３が設けられており、電極層１４２ｃと、配線層１３８ａと、層間絶縁膜１３５と、絶縁膜１５０と、導電層１５３とによって、容量素子１６４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子１６４の一方の電極として機能し、導電層１５３は、容量素子１６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子１６４を設けない構成とすることもできる。また、容量素子１６４は、別途、トランジスタ１６２の上方に設けてもよい。
【０２３２】
トランジスタ１６２および容量素子１６４の上には絶縁膜１５２が設けられている。そして、絶縁膜１５２上にはトランジスタ１６２と、他のトランジスタを接続するための配線１５６が設けられている。図６（Ａ）には図示しないが、配線１５６は、絶縁膜１５０、絶縁膜１５２などに形成された開口に形成された電極を介して配線層１３８ｂ及び電極層１４２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１６２の酸化物半導体膜１４４の一部と重畳するように設けられることが好ましい。
【０２３３】
図６（Ａ）及び図６（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域またはドレイン領域と酸化物半導体膜１４４の一部が重畳するように設けられているのが好ましい。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくとも一部と重畳するように設けられている。例えば、容量素子１６４の導電層１５３は、トランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０２３４】
なお、配線層１３８ｂ及び配線１５６の電気的接続は、配線層１３８ｂ及び配線１５６を直接接触させて行ってもよいし、配線層１３８ｂ及び配線１５６の間の絶縁膜に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。
【０２３５】
次に、図６（Ａ）及び図６（Ｂ）に対応する回路構成の一例を図６（Ｃ）に示す。
【０２３６】
図６（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の他方は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。
【０２３７】
図６（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０２３８】
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保持）。
【０２３９】
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の電荷は長時間にわたって保持される。
【０２４０】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【０２４１】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【０２４２】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０２４３】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０２４４】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０２４５】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２４６】
（実施の形態４）
本実施の形態においては、実施の形態１乃至３に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態３に示した構成と異なる構成について、図７及び図８を用いて説明を行う。
【０２４７】
図７（Ａ）は、半導体装置の回路構成の一例を示し、図７（Ｂ）は半導体装置の一例を示す概念図である。まず、図７（Ａ）に示す半導体装置について説明を行い、続けて図７（Ｂ）に示す半導体装置について、以下説明を行う。
【０２４８】
図７（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極と容量素子２５４の第１の端子とは電気的に接続されている。
【０２４９】
次に、図７（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持を行う場合について説明する。
【０２５０】
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容量素子２５４の第１の端子の電位が保持される（保持）。
【０２５１】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
【０２５２】
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。
【０２５３】
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０２５４】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
【０２５５】
このように、図７（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０２５６】
次に、図７（Ｂ）に示す半導体装置について、説明を行う。
【０２５７】
図７（Ｂ）に示す半導体装置は、上部に記憶回路として図７（Ａ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１ａ及び２５１ｂを有し、下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。
【０２５８】
図７（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
【０２５９】
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
【０２６０】
なお、図７（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルの数はこれに限定されない。３つ以上のメモリセルを積層する構成としても良い。
【０２６１】
次に、図７（Ａ）に示したメモリセル２５０の具体的な構成について図８を用いて説明を行う。
【０２６２】
図８は、メモリセル２５０の構成の一例である。図８（Ａ）に、メモリセル２５０の断面図を、図８（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図８（Ａ）は、図８（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。
【０２６３】
図８（Ａ）及び図８（Ｂ）に示すトランジスタ１６２は、実施の形態１乃至３のいずれかで示した構成と同一の構成とすることができる。
【０２６４】
絶縁層１８０上に設けられたトランジスタ１６２上には、絶縁膜２５６が単層または積層で設けられている。また、絶縁膜２５６を介して、トランジスタ１６２の電極層１４２ａと電気的に接続する配線層１３８ａと重畳する領域には、導電層２６２が設けられており、電極層１４２ａと電気的に接続する配線層１３８ａと、層間絶縁膜１３５と、絶縁膜２５６と、導電層２６２とによって、容量素子２５４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子２５４の一方の電極として機能し、導電層２６２は、容量素子２５４の他方の電極として機能する。
【０２６５】
トランジスタ１６２および容量素子２５４の上には絶縁膜２５８が設けられている。そして、絶縁膜２５８上にはメモリセル２５０と、隣接するメモリセル２５０を接続するための配線２６０が設けられている。図示しないが、配線２６０は、絶縁膜２５６及び絶縁膜２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ａと電気的に接続する配線層１３８ａと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と電極層１４２ａと電気的に接続する配線層１３８ａとを電気的に接続してもよい。なお、配線２６０は、図７（Ａ）の回路図におけるビット線ＢＬに相当する。
【０２６６】
図８（Ａ）及び図８（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。
【０２６７】
図８（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０２６８】
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
【０２６９】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０２７０】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０２７１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２７２】
（実施の形態５）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図９乃至図１２を用いて説明する。
【０２７３】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。
【０２７４】
通常のＳＲＡＭは、図９（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
【０２７５】
それに対して、ＤＲＡＭはメモリセルが図９（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
【０２７６】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力が低減することができる。
【０２７７】
図１０に携帯機器のブロック図を示す。図１０に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（ＩＦ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２７８】
図１１に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１１に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
【０２７９】
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
【０２８０】
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。
【０２８１】
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
【０２８２】
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２８３】
図１２に電子書籍のブロック図を示す。図１２はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
【０２８４】
ここでは、図１２のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２８５】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
【０２８６】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【技術分野】
【０００１】
半導体装置及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファス酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物）からなる半導体層を用いたトランジスタが開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１８１８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、トランジスタの動作の高速化、トランジスタの低消費電力化、高集積化等を達成するためにはトランジスタの微細化が必須である。
【０００７】
より高性能な半導体装置を実現するため、微細化されたトランジスタのオン特性（例えば、オン電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成およびその作製方法を提供することを目的の一とする。
【０００８】
また、トランジスタの微細化に伴って作製工程における歩留まりの低下が懸念される。
【０００９】
微細な構造であっても高い電気的特性及び信頼性を有するトランジスタを歩留まりよく提供することを目的の一とする。
【００１０】
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成することを目的の一とする。
【課題を解決するための手段】
【００１１】
酸化物半導体膜、ゲート絶縁膜、及び上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜が設けられたゲート電極層が順に積層されたトランジスタを有する半導体装置において、ソース電極層及びドレイン電極層は、酸化物半導体膜及び酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接して設けられる。酸化物半導体膜はチャネル形成領域、及び好ましくはチャネル形成領域を挟む低抵抗領域を含む。
【００１２】
ゲート電極層の上面及び側面が酸化アルミニウム膜を含む絶縁膜で覆われているため、ソース電極層及びドレイン電極層がゲート電極層の上面と重畳しても酸化アルミニウム膜を含む絶縁膜によって、ソース電極層又はドレイン電極層とゲート電極層とのショート等の電気的不良を防止することができる。よって、微細な構造を有するトランジスタを歩留まりよく作製することができる。
【００１３】
また、該半導体装置において、酸化物半導体膜には作製工程において酸素が導入され、酸素を多く（過剰に）含む膜である。ゲート電極層の上面及び側面を、酸化アルミニウム膜を含む絶縁膜で覆うことによって、ゲート電極層と重畳する酸化物半導体膜のチャネル形成領域及び低抵抗領域の一部を、酸化アルミニウム膜を含む絶縁膜で覆う構成とすることができる。
【００１４】
酸化アルミニウム膜を含む絶縁膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【００１５】
従って、酸化アルミニウム膜を含む絶縁膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。従って、トランジスタに安定した電気的特性を付与することができる。
【００１６】
酸化物半導体膜に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【００１７】
また、ゲート電極層をマスクとして酸化物半導体膜に自己整合的にドーパントを導入し、酸化物半導体膜においてチャネル形成領域を挟んでチャネル形成領域より抵抗が低く、ドーパントを含む低抵抗領域を形成する。ドーパントは、酸化物半導体膜の導電率を変化させる不純物である。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【００１８】
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体膜を有することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
【００１９】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた酸化物半導体膜と、酸化物半導体膜上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上にゲート電極層と、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有する半導体装置である。
【００２０】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた、チャネル形成領域、及びチャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜と、酸化物半導体膜上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上にゲート電極層と、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有し、低抵抗領域はドーパントを含む半導体装置である。
【００２１】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた酸化物半導体膜と、酸化物半導体膜上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上にゲート電極層と、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、酸化物半導体膜、ゲート絶縁膜、ゲート電極層、及び酸化アルミニウム膜を含む絶縁膜上に、酸化物半導体膜に達する開口が設けられた層間絶縁層と、開口に設けられた、酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有する半導体装置である。
【００２２】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた、チャネル形成領域、及びチャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜と、酸化物半導体膜上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上にゲート電極層と、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、酸化物半導体膜、ゲート絶縁膜、ゲート電極層、及び酸化アルミニウム膜を含む絶縁膜上に、低抵抗領域に達する開口が設けられた層間絶縁層と、開口に設けられた、低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有し、低抵抗領域はドーパントを含む半導体装置である。
【００２３】
酸化物半導体膜において、ゲート電極層及び酸化アルミニウム膜を含む絶縁膜と重畳する領域は、ゲート電極層及び酸化アルミニウム膜を含む絶縁膜と重畳しない領域よりも高い酸素濃度を有する構成としてもよい。
【００２４】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜と重なるゲート電極層を形成し、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成する半導体装置の作製方法である。
【００２５】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜と重なるゲート電極層を形成し、ゲート電極層をマスクとして酸化物半導体膜にドーパントを選択的に導入して低抵抗領域を形成し、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成する半導体装置の作製方法である。
【００２６】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜と重なるゲート電極層を形成し、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、酸化物半導体膜、ゲート絶縁膜、ゲート電極層、及び酸化アルミニウム膜を含む絶縁膜上に層間絶縁層を形成し、層間絶縁層に酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部が露出する開口を形成し、開口に、酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成する半導体装置の作製方法である。
【００２７】
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜と重なるゲート電極層を形成し、ゲート電極層をマスクとして酸化物半導体膜にドーパントを選択的に導入して低抵抗領域を形成し、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、酸化物半導体膜、ゲート絶縁膜、ゲート電極層、及び酸化アルミニウム膜を含む絶縁膜上に層間絶縁層を形成し、層間絶縁層に低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部が露出する開口を形成し、開口に、低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成する半導体装置の作製方法である。
【００２８】
上記構成において、ゲート絶縁膜を、ゲート電極層をマスクとしてエッチングして、酸化アルミニウム膜を含む絶縁膜が酸化物半導体膜と接する構成としてもよいし、酸化アルミニウム膜を含む絶縁膜と酸化物半導体膜との間にゲート絶縁膜を設ける構成としてもよい。
【００２９】
上記構成において、酸化物半導体膜下に低抵抗領域に接して、配線層（ソース電極層又はドレイン電極層）と重畳する電極層を設けてもよい。電極層は酸化物絶縁膜上に設けてもよいし、酸化物絶縁膜中に埋め込まれて設けてもよい。
【００３０】
酸化物半導体膜下、配線層（ソース電極層、又はドレイン電極層）と酸化物半導体膜との接触領域（コンタクト領域）に電極層を設けることによって、ソース電極層、及びドレイン電極層として機能する配線層と、酸化物半導体膜との接触抵抗を軽減することができるため、トランジスタのオン特性を向上させることができる。
【００３１】
上記構成において、酸化物半導体膜の形成される酸化物絶縁膜表面を平坦化処理により平坦化してもよい。膜厚の薄い酸化物半導体膜を被覆性よく設けることができる。平坦化処理としては、化学的機械研磨法、エッチング法、プラズマ処理などを単独、又は組み合わせて用いることができる。
【００３２】
また、酸化物半導体膜に水素若しくは水分を放出させる加熱処理（脱水化又は脱水素化処理）を行ってもよい。また、酸化物半導体膜として結晶性酸化物半導体膜を用いる場合、結晶化のための加熱処理を行ってもよい。
【００３３】
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【発明の効果】
【００３４】
微細な構造であっても高い電気的特性及び信頼性を有するトランジスタを歩留まりよく提供することができる。
【００３５】
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成することができる。
【図面の簡単な説明】
【００３６】
【図１】半導体装置の一形態を説明する平面図及び断面図。
【図２】半導体装置の作製方法の一形態を説明する断面図。
【図３】半導体装置の一形態を説明する断面図。
【図４】半導体装置の一形態を説明する断面図。
【図５】半導体装置の一形態を説明する平面図及び断面図。
【図６】半導体装置の一形態を示す断面図、平面図及び回路図。
【図７】半導体装置の一形態を示す回路図及び斜視図。
【図８】半導体装置の一形態を示す断面図及び平面図。
【図９】半導体装置の一形態を示す回路図。
【図１０】半導体装置の一形態を示すブロック図。
【図１１】半導体装置の一形態を示すブロック図。
【図１２】半導体装置の一形態を示すブロック図。
【発明を実施するための形態】
【００３７】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００３８】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。
【００３９】
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成されるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。
【００４０】
図１（Ａ）及び（Ｂ）に示すトランジスタ４４０ａは、トップゲート構造のトランジスタの一例である。図１（Ａ）は平面図であり、図１（Ａ）中の一点鎖線Ｘ１−Ｙ１で切断した断面が図１（Ｂ）に相当する。なお図１（Ａ）においては、層間絶縁膜４１５は省略している。
【００４１】
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタ４４０ａを含む半導体装置は、酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、チャネル形成領域４０９、低抵抗領域４０４ａ、４０４ｂを含む酸化物半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１、ゲート電極層４０１の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜４１４、層間絶縁膜４１５、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
【００４２】
層間絶縁膜４１５はトランジスタ４４０ａによる凹凸を平坦化するように設けられており、低抵抗領域４０４ａ、４０４ｂ、酸化アルミニウム膜を含む絶縁膜４１４、ゲート絶縁膜４０２が露出する開口を有している。該開口に、酸化物半導体膜４０３の低抵抗領域４０４ａ、４０４ｂ、ゲート絶縁膜４０２、並びに酸化アルミニウム膜を含む絶縁膜４１４の上面及び側面の一部に接してソース電極層４０５ａ、及びドレイン電極層４０５ｂが設けられている。
【００４３】
本実施の形態では、酸化アルミニウム膜を含む絶縁膜４１４として酸化アルミニウム膜を用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４４０ａに安定な電気的特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。また、酸化アルミニウム膜は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、酸化アルミニウム膜を用いる場合には、ＡｌＯｘ（ただし、ｘ＞１．５）とすればよい。
【００４４】
ゲート電極層４０１の上面及び側面が酸化アルミニウム膜を含む絶縁膜４１４で覆われているため、ソース電極層４０５ａ及びドレイン電極層４０５ｂがゲート電極層４０１の上面と重畳しても酸化アルミニウム膜を含む絶縁膜４１４によって、ソース電極層４０５ａ又はドレイン電極層４０５ｂとゲート電極層４０１とのショート等の電気的不良を防止することができる。よって、微細な構造を有するトランジスタ４４０ａを歩留まりよく作製することができる。
【００４５】
酸化アルミニウム膜を含む絶縁膜は、ゲート電極層の上面及び側面を覆う構造であればよく、トランジスタ４４０ａのようにゲート絶縁膜上に設けられてもよいし、酸化物半導体膜と接する構造であってもよい。例えば、図３（Ａ）に示すトランジスタ４１０ａのように、ゲート電極層４０１をマスクとしてゲート絶縁膜４０２をエッチングし、ゲート電極層４０１及びゲート絶縁膜４０２の積層の上面及び側面を覆うように酸化アルミニウム膜を含む絶縁膜４１４を設ける構造であってもよい。トランジスタ４１０ａにおいては、酸化物半導体膜４０３と酸化アルミニウム膜を含む絶縁膜４１４とが接する。
【００４６】
また、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜は、図３（Ａ）に示すように連続する単膜を用いることができる。また、複数の膜であってもよく、例えば、図３（Ｂ）に示すトランジスタ４１０ｂのように、ゲート電極層４０１の側面を覆う酸化アルミニウム膜を含む絶縁膜４１４ａ、４１４ｂ、及びゲート電極層４０１の上面を覆う酸化アルミニウム膜を含む絶縁膜４１４ｃの複数の膜を設ける構造であってもよい。
【００４７】
また、半導体装置の作製工程において、酸化物半導体膜４０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【００４８】
トランジスタ４４０ａに設けられる酸化物半導体膜４０３は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜とすると好ましい。この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。
【００４９】
ゲート電極層４０１の上面及び側面を、酸化アルミニウム膜を含む絶縁膜４１４で覆うことによって、ゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域４０９及び低抵抗領域４０４ａ、４０４ｂの一部を、酸化アルミニウム膜を含む絶縁膜４１４で覆う構成とすることができる。
【００５０】
酸化アルミニウム膜を含む絶縁膜４１４は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【００５１】
従って、酸化アルミニウム膜を含む絶縁膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。従って、トランジスタ４４０ａに安定した電気的特性を付与することができる。
【００５２】
なお、ゲート電極層４０１をマスクとして酸化物半導体膜４０３に自己整合的にドーパントを導入し、酸化物半導体膜４０３においてチャネル形成領域４０９を挟んでチャネル形成領域４０９より抵抗が低く、ドーパントを含む低抵抗領域４０４ａ、４０４ｂを形成する。ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【００５３】
チャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む酸化物半導体膜４０３を有することにより、該トランジスタ４４０ａはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
【００５４】
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
【００５５】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００５６】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００５７】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００５８】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００５９】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００６０】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【００６１】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
【００６２】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
【００６３】
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
【００６４】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【００６５】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００６６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００６７】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００６８】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００６９】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【００７０】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【００７１】
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００７２】
Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
【００７３】
【数１】
【００７４】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【００７５】
酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【００７６】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【００７７】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【００７８】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００７９】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【００８０】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【００８１】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
【００８２】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【００８３】
図２（Ａ）乃至（Ｄ）にトランジスタ４４０ａを有する半導体装置の作製方法の一例を示す。
【００８４】
まず、絶縁表面を有する基板４００上に酸化物絶縁膜４３６を形成する。
【００８５】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
【００８６】
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジスタ４４０ａを直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジスタ４４０ａを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４４０ａとの間に剥離層を設けるとよい。
【００８７】
酸化物絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を用いて形成することができる。
【００８８】
酸化物絶縁膜４３６は、単層でも積層でもよい。例えば、基板４００上に酸化シリコン膜、Ｉｎ−Ｈｆ−Ｚｎ系酸化物膜、酸化物半導体膜４０３を順に積層してもよいし、基板４００上に酸化シリコン膜、Ｉｎ：Ｚｒ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｚｒ−Ｚｎ系酸化物膜、酸化物半導体膜４０３を順に積層してもよいし、基板４００上に酸化シリコン膜、Ｉｎ：Ｇｄ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇｄ−Ｚｎ系酸化物膜、酸化物半導体膜４０３を順に積層してもよい。
【００８９】
本実施の形態では酸化物絶縁膜４３６としてスパッタリング法を用いて形成する酸化シリコン膜を用いる。
【００９０】
また、酸化物絶縁膜４３６と基板４００との間に窒化物絶縁膜を設けてもよい。窒化物絶縁膜は、プラズマＣＶＤ法又はスパッタリング法等により、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。
【００９１】
次に、酸化物絶縁膜４３６上に酸化物半導体膜４０３を形成する。
【００９２】
酸化物絶縁膜４３６は、酸化物半導体膜４０３と接するため、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、酸化物絶縁膜４３６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような酸化物絶縁膜４３６を用いることで、酸化物半導体膜４０３に酸素を供給することができ、特性を良好にすることができる。酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
【００９３】
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜４３６を酸化物半導体膜４０３と接して設けることによって、該酸化物絶縁膜４３６から酸化物半導体膜４０３へ酸素を供給することができる。酸化物半導体膜４０３及び酸化物絶縁膜４３６を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の供給を行ってもよい。
【００９４】
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッタリング装置の予備加熱室で酸化物絶縁膜４３６が形成された基板を予備加熱し、基板及び酸化物絶縁膜４３６に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
【００９５】
酸化物絶縁膜４３６において酸化物半導体膜４０３が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法）、ドライエッチング処理、プラズマ処理を用いることができる。
【００９６】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、酸化物絶縁膜４３６の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【００９７】
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、酸化物絶縁膜４３６表面の凹凸状態に合わせて適宜設定すればよい。
【００９８】
平坦化処理は、例えば、酸化物絶縁膜４３６として用いる酸化シリコン膜表面に化学的機械研磨法により研磨処理を行い、酸化シリコン膜表面における平均面粗さ（Ｒａ）を約０．１５ｎｍとすればよい。
【００９９】
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
【０１００】
なお、本実施の形態において、酸化物半導体膜４０３を、スパッタリング法で作製するためのターゲットとしては、組成として、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。
【０１０１】
また、金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
【０１０２】
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１０３】
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４００上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる不純物の濃度を低減できる。
【０１０４】
また、酸化物絶縁膜４３６と酸化物半導体膜４０３とを大気に解放せずに連続的に形成することが好ましい。酸化物絶縁膜４３６と酸化物半導体膜４０３とを大気に曝露せずに連続して形成すると、酸化物絶縁膜４３６表面に水素や水分などの不純物が吸着することを防止することができる。
【０１０５】
次に、酸化物半導体膜４０３に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、酸化物半導体膜に酸素の供給を行う。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【０１０６】
本実施の形態におけるトランジスタ４４０ａの作製工程において、酸素の導入工程は、酸化物半導体膜４０３の形成後、ゲート電極層４０１が形成される前までに行うことが好ましい。酸化物半導体膜４０３への酸素の導入は複数回行ってもよい。
【０１０７】
また、酸素の導入工程は、酸化物半導体膜４０３に直接導入してもよいし、ゲート絶縁膜などの他の膜を通過して酸化物半導体膜４０３へ導入してもよい。酸素を酸化物半導体膜４０３に他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸素を露出された酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用いることができる。
【０１０８】
本実施の形態では、イオン注入法により酸化物半導体膜４０３に酸素を注入する。酸素の注入工程により、酸化物半導体膜４０３は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている酸化物半導体膜４０３となる。
【０１０９】
例えば、酸素の導入工程によって導入された酸化物半導体膜４０３における酸素濃度を１×１０１８／ｃｍ３以上３×１０２１／ｃｍ３以下とするのが好ましい。なお、酸素過剰領域は、酸化物半導体膜４０３の一部（界面も含む）に存在していればよい。よって、酸素を導入することにより、酸化物絶縁膜４３６、酸化物半導体膜４０３、及びゲート絶縁膜４０２の積層において、酸化物絶縁膜４３６と酸化物半導体膜４０３との界面、酸化物半導体膜４０３中、又は酸化物半導体膜４０３とゲート絶縁膜４０２との界面の少なくとも一に酸素を含有させる。
【０１１０】
酸化物半導体膜４０３は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。このような酸化物半導体の組成はＩｎＧａＺｎｍＯｍ＋３ｘ（ｘ＞１）で表すことができる。例えば、ｍ＝１であるとき、酸化物半導体の組成はＩｎＧａＺｎＯ１＋３ｘ（ｘ＞１）となり、酸素過剰である場合には、１＋３ｘが４を越える値を示す。
【０１１１】
供給された酸素によって、酸化物半導体膜４０３中に存在する酸素欠損を補填することができる。
【０１１２】
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半導体膜中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
【０１１３】
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られている。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法によって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別してもよい。
【０１１４】
本実施の形態のように、酸素を直接酸化物半導体膜４０３へ導入する場合は、酸化物半導体膜４０３と接する絶縁膜（酸化物絶縁膜４３６、ゲート絶縁膜４０２など）を、必ずしも酸素を多く含む膜とする必要はないが、酸化物半導体膜４０３と接する絶縁膜（酸化物絶縁膜４３６、ゲート絶縁膜４０２など）を、酸素を多く含む膜とし、さらに酸素を直接酸化物半導体膜４０３に導入し、複数の酸素供給方法を行ってもよい。
【０１１５】
次に、膜状の酸化物半導体膜４０３をフォトリソグラフィ工程により島状の酸化物半導体膜４０３に加工する。
【０１１６】
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１１７】
なお、酸化物半導体膜４０３のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜４０３のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチングによってエッチング加工してもよい。例えば、ＩＧＺＯ膜をＩＣＰエッチング法により、エッチング（エッチング条件：エッチングガス（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０ｓｃｃｍ）、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａ）し、島状に加工することができる。
【０１１８】
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
【０１１９】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１２０】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【０１２１】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１２２】
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜４０３を高純度化及びＩ型（真性）化することができる。
【０１２３】
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜４０３形成後でも、島状の酸化物半導体膜４０３形成後でもよい。
【０１２４】
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
【０１２５】
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜４０３として島状に加工される前、膜状の酸化物半導体膜４０３が酸化物絶縁膜４３６を覆った状態で行うと、酸化物絶縁膜４３６に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
【０１２６】
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。
【０１２７】
よって、脱水化又は脱水素化処理を行った場合、酸化物半導体膜４０３に、酸素を供給することが好ましい。酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
【０１２８】
従って、酸化物半導体膜４０３への酸素の導入工程の前に脱水化又は脱水素化処理を行っておくことが好ましい。
【０１２９】
また、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜を酸化物半導体膜４０３と接して設けることによって、該酸化物絶縁膜から酸化物半導体膜４０３へ酸素を供給することができる。上記構成において、脱水化又は脱水素化処理として加熱処理を行った酸化物半導体膜４０３及び酸化物絶縁膜を少なくとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜への酸素の供給を行ってもよい。
【０１３０】
水素若しくは水分を酸化物半導体から除去し、不純物が極力含まれないように高純度化し、酸素を供給して酸素欠損を補填することによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化物半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
【０１３１】
次いで、酸化物半導体膜４０３を覆うゲート絶縁膜４４２を形成する。
【０１３２】
なお、ゲート絶縁膜４４２の被覆性を向上させるために、酸化物半導体膜４０３表面にも上記平坦化処理を行ってもよい。特にゲート絶縁膜４４２として膜厚の薄い絶縁膜を用いる場合、酸化物半導体膜４０３表面の平坦性が良好であることが好ましい。
【０１３３】
ゲート絶縁膜４４２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜４４２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【０１３４】
ゲート絶縁膜４４２としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁膜４４２は、酸化物半導体膜４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４４２は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜４４２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。本実施の形態では、ゲート絶縁膜４４２として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁膜４４２として用いることで、酸化物半導体膜４０３に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁膜４４２は、作製するトランジスタのサイズやゲート絶縁膜４４２の段差被覆性を考慮して形成することが好ましい。
【０１３５】
また、ゲート絶縁膜４４２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜４４２は、単層構造としても良いし、積層構造としても良い。
【０１３６】
次にゲート絶縁膜４４２上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層４０１を形成する。
【０１３７】
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
【０１３８】
また、ゲート電極層４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【０１３９】
また、ゲート絶縁膜４４２と接するゲート電極層４０１の一層として、窒素を含む金属酸化物膜、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気的特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【０１４０】
次に、ゲート電極層４０１をマスクとして酸化物半導体膜４０３にドーパント４２１を導入し、低抵抗領域４０４ａ、４０４ｂを形成する（図２（Ａ）参照）。
【０１４１】
ドーパント４２１は、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパント４２１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
【０１４２】
ドーパント４２１は、注入法により、他の膜（例えばゲート絶縁膜４０２）を通過して、酸化物半導体膜４０３に導入することもできる。ドーパント４２１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント４２１の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
【０１４３】
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４２１としてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント４２１のドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【０１４４】
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【０１４５】
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
【０１４６】
なお、酸化物半導体膜４０３にドーパント４２１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
【０１４７】
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
【０１４８】
本実施の形態では、イオン注入法により酸化物半導体膜４０３に、リン（Ｐ）イオンを注入する。なお、リン（Ｐ）イオンの注入条件は加速電圧３０ｋＶ、ドーズ量を１．０×１０１５ｉｏｎｓ／ｃｍ２とする。
【０１４９】
酸化物半導体膜４０３をＣＡＡＣ−ＯＳ膜とした場合、ドーパント４２１の導入により、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行うことによって、酸化物半導体膜４０３の結晶性を回復することができる。
【０１５０】
よって、チャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂが設けられた酸化物半導体膜４０３が形成される。
【０１５１】
次に、ゲート電極層４０１を覆う酸化アルミニウム膜を含む絶縁膜を形成し、該酸化アルミニウム膜を含む絶縁膜をエッチングして酸化アルミニウム膜を含む絶縁膜４１４を形成する。さらに、ゲート電極層４０１及び酸化アルミニウム膜を含む絶縁膜４１４をマスクとして、ゲート絶縁膜４４２をエッチングし、ゲート絶縁膜４０２を形成する（図２（Ｂ）参照）。
【０１５２】
酸化アルミニウム膜を含む絶縁膜４１４は、単層でも積層でもよいが少なくとも酸化アルミニウム膜を含む。
【０１５３】
酸化アルミニウム膜を含む絶縁膜４１４は、プラズマＣＶＤ法、スパッタリング法、又は蒸着法等により成膜することができる。
【０１５４】
酸化アルミニウム膜以外に、酸化アルミニウム膜を含む絶縁膜４１４としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜などを用いることができる。また、酸化ハフニウム膜、酸化マグネシウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜、又は金属窒化物膜（例えば、窒化アルミニウム膜）も用いることができる。
【０１５５】
本実施の形態では、酸化アルミニウム膜を含む絶縁膜４１４としてスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を含む絶縁膜４１４のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。
【０１５６】
酸化アルミニウム膜を含む絶縁膜４１４は、水、水素等の不純物を混入させない方法を適宜用いて形成することが好ましい。
【０１５７】
酸化物半導体膜の成膜時と同様に、酸化アルミニウム膜を含む絶縁膜４１４の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した酸化アルミニウム膜を含む絶縁膜４１４に含まれる不純物の濃度を低減できる。また、酸化アルミニウム膜を含む絶縁膜４１４の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
【０１５８】
酸化アルミニウム膜を含む絶縁膜４１４を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１５９】
酸化物半導体膜４０３上に設けられる酸化アルミニウム膜を含む絶縁膜４１４として用いる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【０１６０】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。従って、トランジスタ４４０ａに安定した電気的特性を付与することができる。
【０１６１】
酸化物半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１、酸化アルミニウム膜を含む絶縁膜４１４上に、層間絶縁膜４１５を形成する。なお層間絶縁膜４１５はトランジスタ４４０ａにより生じる凹凸を平坦化できる膜厚が好ましい。本実施の形態では、ＣＶＤ法により形成した酸化窒化シリコン膜を形成する。
【０１６２】
層間絶縁膜４１５は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。層間絶縁膜４１５は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
【０１６３】
さらに、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１６４】
層間絶縁膜４１５に、酸化物半導体膜４０３（低抵抗領域４０４ａ、４０４ｂ）、ゲート絶縁膜４０２、酸化アルミニウム膜を含む絶縁膜４１４の上面及び側面の一部が露出する開口４４５ａ、４４５ｂを形成する（図２（Ｃ）参照）。
【０１６５】
開口４４５ａ、４４５ｂは、２枚のマスクを用いた２回のエッチング処理によって形成してもよい。
【０１６６】
開口４４５ａ、４４５ｂを形成する際、酸化アルミニウム膜を含む絶縁膜４１４がエッチングストッパーとして機能するため、ゲート電極層４０１が露出しない。よって、開口４４５ａ、４４５ｂを形成するエッチング工程において、層間絶縁膜４１５と酸化アルミニウム膜を含む絶縁膜４１４との選択比が高い条件（エッチング条件、層間絶縁膜４１５及び酸化アルミニウム膜を含む絶縁膜４１４の材料など）に設定する。
【０１６７】
開口４４５ａ、４４５ｂにソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。ソース電極層４０５ａ、ドレイン電極層４０５ｂを用いて他のトランジスタと接続させ、様々な回路を構成することができる。
【０１６８】
ソース電極層４０５ａ、ドレイン電極層４０５ｂはゲート電極層４０１と同様の材料及び方法を用いて形成することができ、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層４０５ａ、ドレイン電極層４０５ｂに用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１６９】
例えば、ソース電極層４０５ａ、ドレイン電極層４０５ｂとして、モリブデン膜の単層、窒化タンタル膜と銅膜との積層、又は窒化タンタル膜とタングステン膜との積層などを用いることができる。
【０１７０】
以上の工程で、本実施の形態のトランジスタ４４０ａが作製される（図２（Ｄ）参照）。
【０１７１】
また、図４（Ａ）に示すトランジスタ４４０ｂのように、ソース電極層４０５ａ、ドレイン電極層４０５ｂに化学的機械研磨法により研磨処理を行い、層間絶縁膜４１５が露出するようソース電極層４０５ａ、ドレイン電極層４０５ｂの一部を除去してもよい。トランジスタ４４０ｂにおいて、ソース電極層４０５ａ、ドレイン電極層４０５ｂは層間絶縁膜４１５表面に突出せず、埋め込まれる構造となる。さらにソース電極層４０５ａ、ドレイン電極層４０５ｂと接して配線層４３５ａ、４３５ｂを設けることができる。チャネル長方向においてソース電極層４０５ａとドレイン電極層４０５ｂとの幅より、配線層４３５ａと配線層４３５ｂとの幅を長くすることができるため、加工プロセスが容易となる。
【０１７２】
配線層４３５ａ、配線層４３５ｂはゲート電極層４０１、ソース電極層４０５ａ、又はドレイン電極層４０５ｂと同様の材料及び方法を用いて形成することができ、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、配線層４３５ａ、配線層４３５ｂに用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１７３】
ソース電極層４０５ａ、ドレイン電極層４０５ｂの除去には、化学的機械研磨法の他、他の切削（研削、研磨）方法を用いてもよい。また、化学的機械研磨法などの切削（研削、研磨）法の他、エッチング（ドライエッチング、ウェットエッチング）法や、プラズマ処理などを組み合わせてもよい。例えば、化学的機械研磨法による除去工程後、ドライエッチングやプラズマ処理（逆スパッタリングなど）を行い、処理表面の平坦性向上を図ってもよい。切削（研削、研磨）方法に、エッチング法、プラズマ処理などを組み合わせて行う場合、工程順は特に限定されず、ソース電極層４０５ａ、ドレイン電極層４０５ｂの材料、膜厚、及び表面の凹凸状態に合わせて適宜設定すればよい。
【０１７４】
また、図４（Ｂ）に示すトランジスタ４４０ｃのように、層間絶縁膜４１５を設けない構造としてもよい。
【０１７５】
本実施の形態のトランジスタ４４０ａ、４４０ｂ、４４０ｃは、ソース電極層４０５ａ、及びドレイン電極層４０５ｂは、露出した酸化物半導体膜４０３上面、及び酸化アルミニウム膜を含む絶縁膜４１４の上面及び側面の一部と接して設けられている。
【０１７６】
ゲート電極層４０１の上面及び側面が酸化アルミニウム膜を含む絶縁膜４１４で覆われているため、ソース電極層４０５ａ及びドレイン電極層４０５ｂがゲート電極層４０１の上面と重畳しても酸化アルミニウム膜を含む絶縁膜４１４によって、ソース電極層４０５ａ又はドレイン電極層４０５ｂとゲート電極層４０１とのショート等の電気的不良を防止することができる。よって、微細な構造を有するトランジスタ４４０ａ、４４０ｂ、４４０ｃを歩留まりよく作製することができる。
【０１７７】
さらに、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離は、酸化アルミニウム膜を含む絶縁膜４１４のチャネル長方向の幅となり、より微細化が達成できる他、作製工程においてよりばらつきなく制御することができる。
【０１７８】
よって、例えば、図４（Ｃ）に示すトランジスタ４４０ｄのように、層間絶縁膜４１５に形成されるソース電極層４０５ａ、ドレイン電極層４０５ｂを設ける開口４４５ａ、４４５ｂが、作製工程において若干位置がずれてしまっても、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離は、同じとすることができる。従って、作製工程で生じるトランジスタ４４０ｄの電気的特性への不良やばらつきを軽減することができる。
【０１７９】
このように、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離を短くすることができるため、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３とが接する領域（コンタクト領域）、及びゲート電極層４０１間の抵抗が減少し、トランジスタ４４０ａ、４４０ｂ、４４０ｃ、４４０ｄのオン特性を向上させることが可能となる。
【０１８０】
以上のように、半導体装置において、特性のばらつきの少ない微細な構造を有するオン特性の高いトランジスタ４４０ａ、４４０ｂ、４４０ｃ、４４０ｄを歩留まりよく提供することができる。
【０１８１】
従って、微細化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０１８２】
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図５を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０１８３】
図５（Ａ）乃至（Ｃ）に示すトランジスタ４３０ａ、４３０ｂは、トップゲート構造のトランジスタの一例である。図５（Ａ）はトランジスタ４３０ａの平面図であり、図５（Ａ）中の一点鎖線Ｘ２−Ｙ２で切断した断面が図５（Ｂ）に相当する。なお、図５（Ａ）において層間絶縁膜４１５は省略している。また、図５（Ｃ）はトランジスタ４３０ｂの断面図である。
【０１８４】
チャネル長方向の断面図である図５（Ｂ）及び図５（Ｃ）に示すように、トランジスタ４３０ａ、トランジスタ４３０ｂを含む半導体装置は、酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、電極層４６５ａ、４６５ｂ、電極層４６５ａ及び電極層４６５ｂと接し、かつチャネル形成領域４０９、低抵抗領域４０４ａ、４０４ｂを含む酸化物半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１、ゲート電極層４０１の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜４１４、層間絶縁膜４１５、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
【０１８５】
本実施の形態に示すトランジスタ４３０ａ、４３０ｂは、酸化物半導体膜４０３下に低抵抗領域４０４ａ、４０４ｂと接して、ソース電極層４０５ａ又はドレイン電極層４０５ｂと重畳する電極層４６５ａ、４６５ｂを設ける例である。
【０１８６】
図５（Ａ）（Ｂ）に示すトランジスタ４３０ａは、酸化物絶縁膜４３６上に島状の電極層４６５ａ、４６５ｂが設けられており、電極層４６５ａ、４６５ｂ上に接して酸化物半導体膜４０３が設けられている。電極層４６５ａ、４６５ｂは酸化物半導体膜４０３の低抵抗領域４０４ａ、４０４ｂと接し、かつソース電極層４０５ａ、又はドレイン電極層４０５ｂと重畳する。なお、トランジスタ４３０ａはソース電極層４０５ａ、ドレイン電極層４０５ｂに研磨処理を行う例であり、ソース電極層４０５ａ、ドレイン電極層４０５ｂ表面と層間絶縁膜４１５表面の高さ（基板４００表面からの高さ）はほぼ一致している。
【０１８７】
図５（Ｃ）に示すトランジスタ４３０ｂは、酸化物絶縁膜４３６中に埋め込まれるように島状の電極層４６５ａ、４６５ｂが設けられており、電極層４６５ａ、４６５ｂ上に接して酸化物半導体膜４０３が設けられている。電極層４６５ａ、４６５ｂは酸化物半導体膜４０３の低抵抗領域４０４ａ、４０４ｂと接し、かつソース電極層４０５ａ、ドレイン電極層４０５ｂと重畳する。
【０１８８】
酸化物半導体膜４０３下、ソース電極層４０５ａ、又はドレイン電極層４０５ｂと酸化物半導体膜４０３との接触領域（コンタクト領域）に電極層４６５ａ、４６５ｂを設けることによって、ソース電極層４０５ａ、及びドレイン電極層４０５ｂと、酸化物半導体膜４０３との接触抵抗を軽減することができるため、トランジスタ４３０ａ、４３０ｂのオン特性を向上させることができる。
【０１８９】
また、電極層４６５ａは、トランジスタ４３０ａ、４３０ｂのソース端子として用いることができ、電極層４６５ｂは、トランジスタ４３０ａ、４３０ｂのドレイン端子としても用いることができる。
【０１９０】
また、電極層４６５ａ、４６５ｂは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いて形成される。または、電極層４６５ａ、４６５ｂとして、酸化物半導体を用いてもよく、上述の材料を用いて単層または積層とすることができる。
【０１９１】
酸化物半導体としては、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの酸化物半導体材料に酸化シリコンを含ませたものを用いることができる。
【０１９２】
なお、電極層４６５ａ、４６５ｂに酸化物半導体材料を適用する場合には、酸化物半導体膜４０３を島状に加工する際に、電極層４６５ａ、４６５ｂが極力エッチングされないように、少なくとも酸化物絶縁膜４３６から露出した電極層４６５ａ、４６５ｂと、酸化物半導体膜４０３とが、エッチングの選択比のとれる材料を用いる必要がある。ただし、エッチングの条件によっては、電極層４６５ａ、４６５ｂの一部がエッチングされた形状となることもある。また、電極層４６５ａ、４６５ｂはドーパント（不純物元素）を導入して低抵抗化させた、導電性材料、半導体材料を用いることもできる。
【０１９３】
また、電極層４６５ａ、４６５ｂに酸化物半導体材料を適用した場合、酸化物半導体膜の材料や成膜条件によっては、電極層４６５ａ、４６５ｂと、酸化物半導体膜との界面が不明確になる場合もある。また、界面が不明確になる場合、電極層４６５ａ、４６５ｂと、酸化物半導体膜との混合領域または混合層と呼ぶことのできる箇所が形成されることもある。
【０１９４】
電極層４６５ａ、４６５ｂは少なくとも一部がソース電極層４０５ａ、又はドレイン電極層４０５ｂと重畳する位置に設けられればよく、サイズや膜厚は特に限定されない。
【０１９５】
しかし、トランジスタ４３０ａのように酸化物絶縁膜４３６上に設けられる場合は、上に形成される薄膜の酸化物半導体膜４０３の被覆性を考慮して、電極層４６５ａ、４６５ｂの膜厚をあまり大きくせず、また端部にテーパー角を有すると好ましい。
【０１９６】
一方、トランジスタ４３０ｂのように酸化物絶縁膜４３６中に埋め込まれ、その表面を研磨処理される場合は、電極層４６５ａ、４６５ｂの膜厚を大きくするとより低抵抗となるため好ましい。
【０１９７】
層間絶縁膜４１５はトランジスタ４３０ａ、４３０ｂによる凹凸を平坦化するように設けられており、低抵抗領域４０４ａ、４０４ｂ、酸化アルミニウム膜を含む絶縁膜４１４、ゲート絶縁膜４０２が露出する開口を有している。該開口に、酸化物半導体膜４０３の低抵抗領域４０４ａ、４０４ｂ、ゲート絶縁膜４０２、並びに酸化アルミニウム膜を含む絶縁膜４１４の上面及び側面の一部に接してソース電極層４０５ａ、及びドレイン電極層４０５ｂが設けられている。
【０１９８】
本実施の形態では、酸化アルミニウム膜を含む絶縁膜４１４として酸化アルミニウム膜を用いる。
【０１９９】
ゲート電極層４０１の上面及び側面が酸化アルミニウム膜を含む絶縁膜４１４で覆われているため、ソース電極層４０５ａ及びドレイン電極層４０５ｂがゲート電極層４０１の上面と重畳しても酸化アルミニウム膜を含む絶縁膜４１４によって、ソース電極層４０５ａ又はドレイン電極層４０５ｂとゲート電極層４０１とのショート等の電気的不良を防止することができる。よって、微細な構造を有するトランジスタ４３０ａ、４３０ｂを歩留まりよく作製することができる。
【０２００】
また、半導体装置の作製工程において、酸化物半導体膜４０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【０２０１】
トランジスタ４３０ａ、４３０ｂに設けられる酸化物半導体膜４０３は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜とすると好ましい。この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。
【０２０２】
ゲート電極層４０１の上面及び側面を、酸化アルミニウム膜を含む絶縁膜４１４で覆うことによって、ゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域４０９及び低抵抗領域４０４ａ、４０４ｂの一部を、酸化アルミニウム膜を含む絶縁膜４１４で覆う構成とすることができる。
【０２０３】
酸化アルミニウム膜を含む絶縁膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【０２０４】
従って、酸化アルミニウム膜を含む絶縁膜４１４は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。従って、トランジスタ４３０ａ、４３０ｂに安定した電気的特性を付与することができる。
【０２０５】
なお、ゲート電極層４０１をマスクとして酸化物半導体膜４０３に自己整合的にドーパントを導入し、酸化物半導体膜４０３においてチャネル形成領域４０９を挟んでチャネル形成領域４０９より抵抗が低く、ドーパントを含む低抵抗領域４０４ａ、４０４ｂを形成する。ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【０２０６】
チャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む酸化物半導体膜４０３を有することにより、該トランジスタ４３０ａ、４３０ｂはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
【０２０７】
半導体装置において、特性のばらつきの少ない微細な構造を有するオン特性の高いトランジスタ４３０ａ、４３０ｂを歩留まりよく提供することができる。
【０２０８】
従って、微細化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０２０９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２１０】
（実施の形態３）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。
【０２１１】
図６は、半導体装置の構成の一例である。図６（Ａ）に、半導体装置の断面図を、図６（Ｂ）に半導体装置の平面図を、図６（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図６（Ａ）は、図６（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
【０２１２】
図６（Ａ）及び図６（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するものである。トランジスタ１６２としては、実施の形態１又は実施の形態２で示すトランジスタを適用することができる。本実施の形態は、トランジスタ１６２として実施の形態１で示すトランジスタ４４０ｂの構造を適用する例である。
【０２１３】
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０２１４】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態１に示すようなトランジスタをトランジスタ１６２に用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０２１５】
図６（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属間化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電極１１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
【０２１６】
基板１８５上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように絶縁層１２８、及び絶縁層１３０が設けられている。なお、トランジスタ１６０において、ゲート電極１１０の側面に側壁絶縁層（サイドウォール絶縁層）を設け、不純物濃度が異なる領域を含む不純物領域１２０としてもよい。
【０２１７】
単結晶半導体基板を用いたトランジスタ１６０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ１６０を覆うように絶縁膜を２層形成する。トランジスタ１６２および容量素子１６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施して、平坦化した絶縁層１２８、絶縁層１３０を形成し、同時にゲート電極１１０の上面を露出させる。
【０２１８】
絶縁層１２８、絶縁層１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁層１２８、絶縁層１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
【０２１９】
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層１２８、絶縁層１３０を形成してもよい。
【０２２０】
なお、本実施の形態において、絶縁層１２８として窒化シリコン膜、絶縁層１３０として酸化シリコン膜を用いる。
【０２２１】
絶縁層１３０表面において、酸化物半導体膜１４４形成領域に、平坦化処理を行うことが好ましい。本実施の形態では、研磨処理（例えばＣＭＰ処理）により十分に平坦化した（好ましくは絶縁層１３０表面の平均面粗さは０．１５ｎｍ以下）絶縁層１３０上に酸化物半導体膜１４４を形成する。
【０２２２】
図６（Ａ）に示すトランジスタ１６２は、酸化物半導体をチャネル形成領域に用いたトランジスタである。ここで、トランジスタ１６２に含まれる酸化物半導体膜１４４は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１６２を得ることができる。
【０２２３】
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０２２４】
本実施の形態では、トランジスタ１６２は作製工程において、層間絶縁膜１３５上に設けられた導電膜を化学的機械研磨法により除去する工程を用いて、ソース電極層及びドレイン電極層として機能する電極層１４２ａ、１４２ｂを形成する。本実施の形態では、電極層１４２ａ、１４２ｂと同工程でゲート電極１１０と電気的に接続する電極層１４２ｃを形成する。
【０２２５】
また、電極層１４２ａ、電極層１４２ｂ、又は電極層１４２ｃに接続してソース配線層又はドレイン配線層として機能する配線層１３８ａ、１３８ｂを設ける。
【０２２６】
トランジスタ１６２は、酸化物半導体膜１４４上にゲート絶縁膜１４６を介して設けられたゲート電極１４８の上面及び側面を、酸化アルミニウム膜を含む絶縁膜１３７で覆われているため、電極層１４２ａ、１４２ｂがゲート電極１４８の上面と重畳しても酸化アルミニウム膜を含む絶縁膜１３７によって、電極層１４２ａ、１４２ｂとゲート電極１４８とのショート等の電気的不良を防止することができる。よって、特性のばらつきの少ない微細な構造を有するトランジスタを歩留まりよく作製することができる。
【０２２７】
よって、トランジスタ１６２は、ソース電極層又はドレイン電極層として機能する電極層１４２ａ、１４２ｂと酸化物半導体膜１４４が接する領域（コンタクト領域）と、ゲート電極１４８との距離を短くすることができるため、電極層１４２ａ、１４２ｂと酸化物半導体膜１４４とが接する領域（コンタクト領域）、及びゲート電極１４８間の抵抗が減少し、トランジスタ１６２のオン特性を向上させることが可能となる。
【０２２８】
また、酸化物半導体膜１４４は作製工程において酸素が導入され、酸素を多く（過剰に）含む膜である。ゲート電極１４８の上面及び側面を、酸化アルミニウム膜を含む絶縁膜１３７で覆うことによって、ゲート電極１４８と重畳する酸化物半導体膜１４４のチャネル形成領域及び低抵抗領域の一部を、酸化アルミニウム膜を含む絶縁膜１３７で覆う構成とすることができる。
【０２２９】
本実施の形態では、酸化アルミニウム膜を含む絶縁膜１３７として酸化アルミニウム膜を用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ１６２に安定な電気的特性を付与することができる。
【０２３０】
トランジスタ１６２上には、絶縁膜１５０が単層または積層で設けられている。本実施の形態では、絶縁膜１５０として、酸化アルミニウム膜を用いる。
【０２３１】
また、層間絶縁膜１３５及び絶縁膜１５０を介して、トランジスタ１６２の電極層１４２ａと重畳する領域には、導電層１５３が設けられており、電極層１４２ｃと、配線層１３８ａと、層間絶縁膜１３５と、絶縁膜１５０と、導電層１５３とによって、容量素子１６４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子１６４の一方の電極として機能し、導電層１５３は、容量素子１６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子１６４を設けない構成とすることもできる。また、容量素子１６４は、別途、トランジスタ１６２の上方に設けてもよい。
【０２３２】
トランジスタ１６２および容量素子１６４の上には絶縁膜１５２が設けられている。そして、絶縁膜１５２上にはトランジスタ１６２と、他のトランジスタを接続するための配線１５６が設けられている。図６（Ａ）には図示しないが、配線１５６は、絶縁膜１５０、絶縁膜１５２などに形成された開口に形成された電極を介して配線層１３８ｂ及び電極層１４２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１６２の酸化物半導体膜１４４の一部と重畳するように設けられることが好ましい。
【０２３３】
図６（Ａ）及び図６（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域またはドレイン領域と酸化物半導体膜１４４の一部が重畳するように設けられているのが好ましい。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくとも一部と重畳するように設けられている。例えば、容量素子１６４の導電層１５３は、トランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０２３４】
なお、配線層１３８ｂ及び配線１５６の電気的接続は、配線層１３８ｂ及び配線１５６を直接接触させて行ってもよいし、配線層１３８ｂ及び配線１５６の間の絶縁膜に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。
【０２３５】
次に、図６（Ａ）及び図６（Ｂ）に対応する回路構成の一例を図６（Ｃ）に示す。
【０２３６】
図６（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の他方は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。
【０２３７】
図６（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０２３８】
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保持）。
【０２３９】
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の電荷は長時間にわたって保持される。
【０２４０】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【０２４１】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【０２４２】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０２４３】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０２４４】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０２４５】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２４６】
（実施の形態４）
本実施の形態においては、実施の形態１乃至３に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態３に示した構成と異なる構成について、図７及び図８を用いて説明を行う。
【０２４７】
図７（Ａ）は、半導体装置の回路構成の一例を示し、図７（Ｂ）は半導体装置の一例を示す概念図である。まず、図７（Ａ）に示す半導体装置について説明を行い、続けて図７（Ｂ）に示す半導体装置について、以下説明を行う。
【０２４８】
図７（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極と容量素子２５４の第１の端子とは電気的に接続されている。
【０２４９】
次に、図７（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持を行う場合について説明する。
【０２５０】
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容量素子２５４の第１の端子の電位が保持される（保持）。
【０２５１】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
【０２５２】
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。
【０２５３】
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０２５４】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
【０２５５】
このように、図７（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０２５６】
次に、図７（Ｂ）に示す半導体装置について、説明を行う。
【０２５７】
図７（Ｂ）に示す半導体装置は、上部に記憶回路として図７（Ａ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１ａ及び２５１ｂを有し、下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。
【０２５８】
図７（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
【０２５９】
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
【０２６０】
なお、図７（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルの数はこれに限定されない。３つ以上のメモリセルを積層する構成としても良い。
【０２６１】
次に、図７（Ａ）に示したメモリセル２５０の具体的な構成について図８を用いて説明を行う。
【０２６２】
図８は、メモリセル２５０の構成の一例である。図８（Ａ）に、メモリセル２５０の断面図を、図８（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図８（Ａ）は、図８（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。
【０２６３】
図８（Ａ）及び図８（Ｂ）に示すトランジスタ１６２は、実施の形態１乃至３のいずれかで示した構成と同一の構成とすることができる。
【０２６４】
絶縁層１８０上に設けられたトランジスタ１６２上には、絶縁膜２５６が単層または積層で設けられている。また、絶縁膜２５６を介して、トランジスタ１６２の電極層１４２ａと電気的に接続する配線層１３８ａと重畳する領域には、導電層２６２が設けられており、電極層１４２ａと電気的に接続する配線層１３８ａと、層間絶縁膜１３５と、絶縁膜２５６と、導電層２６２とによって、容量素子２５４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子２５４の一方の電極として機能し、導電層２６２は、容量素子２５４の他方の電極として機能する。
【０２６５】
トランジスタ１６２および容量素子２５４の上には絶縁膜２５８が設けられている。そして、絶縁膜２５８上にはメモリセル２５０と、隣接するメモリセル２５０を接続するための配線２６０が設けられている。図示しないが、配線２６０は、絶縁膜２５６及び絶縁膜２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ａと電気的に接続する配線層１３８ａと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と電極層１４２ａと電気的に接続する配線層１３８ａとを電気的に接続してもよい。なお、配線２６０は、図７（Ａ）の回路図におけるビット線ＢＬに相当する。
【０２６６】
図８（Ａ）及び図８（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。
【０２６７】
図８（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０２６８】
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
【０２６９】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０２７０】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０２７１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２７２】
（実施の形態５）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図９乃至図１２を用いて説明する。
【０２７３】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。
【０２７４】
通常のＳＲＡＭは、図９（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
【０２７５】
それに対して、ＤＲＡＭはメモリセルが図９（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
【０２７６】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力が低減することができる。
【０２７７】
図１０に携帯機器のブロック図を示す。図１０に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（ＩＦ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２７８】
図１１に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１１に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
【０２７９】
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
【０２８０】
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。
【０２８１】
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
【０２８２】
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２８３】
図１２に電子書籍のブロック図を示す。図１２はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
【０２８４】
ここでは、図１２のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２８５】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
【０２８６】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【特許請求の範囲】
【請求項１】
酸化物絶縁膜上に設けられた、チャネル形成領域、及び前記チャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜と、
前記酸化物半導体膜上にゲート絶縁膜と、
前記チャネル形成領域と重畳する前記ゲート絶縁膜上にゲート電極層と、
前記ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、
前記低抵抗領域、並びに前記酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有し、
前記低抵抗領域はドーパントを含むことを特徴とする半導体装置。
【請求項２】
酸化物絶縁膜上に設けられた、チャネル形成領域、及び前記チャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜と、
前記酸化物半導体膜上にゲート絶縁膜と、
前記チャネル形成領域と重畳する前記ゲート絶縁膜上にゲート電極層と、
前記ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、
前記酸化物半導体膜、前記ゲート絶縁膜、前記ゲート電極層、及び前記酸化アルミニウム膜を含む絶縁膜上に、前記低抵抗領域に達する開口が設けられた層間絶縁層と、
前記開口に設けられた、前記低抵抗領域、並びに前記酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有し、
前記低抵抗領域はドーパントを含むことを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、前記酸化物半導体膜において、前記ゲート電極層及び前記酸化アルミニウム膜を含む絶縁膜と重畳する領域は、前記ゲート電極層及び前記酸化アルミニウム膜を含む絶縁膜と重畳しない領域よりも高い酸素濃度を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、前記酸化アルミニウム膜を含む絶縁膜は前記酸化物半導体膜と接することを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、前記酸化物半導体膜下に前記低抵抗領域に接して、前記配線層と重畳する電極層を有することを特徴とする半導体装置。
【請求項６】
請求項５において、前記電極層は前記酸化物絶縁膜上に設けられることを特徴とする半導体装置。
【請求項７】
請求項５において、前記電極層は前記酸化物絶縁膜に埋め込まれて設けられることを特徴とする半導体装置。
【請求項８】
酸化物絶縁膜を形成し、
前記酸化物絶縁膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に前記酸化物半導体膜と重なるゲート電極層を形成し、
前記ゲート電極層をマスクとして前記酸化物半導体膜にドーパントを選択的に導入して低抵抗領域を形成し、
前記ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、
前記低抵抗領域、並びに前記酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成することを特徴とする半導体装置の作製方法。
【請求項９】
酸化物絶縁膜を形成し、
前記酸化物絶縁膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に前記酸化物半導体膜と重なるゲート電極層を形成し、
前記ゲート電極層をマスクとして前記酸化物半導体膜にドーパントを選択的に導入して低抵抗領域を形成し、
前記ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、
前記酸化物半導体膜、前記ゲート絶縁膜、前記ゲート電極層、及び前記酸化アルミニウム膜を含む絶縁膜上に層間絶縁層を形成し、
前記層間絶縁層に前記低抵抗領域、並びに前記酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部が露出する開口を形成し、
前記開口に、前記低抵抗領域、並びに前記酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項８又は請求項９において、前記ゲート電極層を形成する前に前記酸化物半導体膜に酸素を導入することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項８乃至１０のいずれか一項において、前記ゲート絶縁膜を、前記ゲート電極層をマスクとしてエッチングし、
前記酸化アルミニウム膜を含む絶縁膜を前記酸化物半導体膜と接して形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項８乃至１１のいずれか一項において、前記酸化物半導体膜下に前記低抵抗領域に接して、前記配線層と重畳する電極層を形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項８乃至１２のいずれか一項において、前記酸化物半導体膜を形成する前に前記酸化物絶縁膜表面に平坦化処理を行うことを特徴とする半導体装置の作製方法。
【請求項１】
酸化物絶縁膜上に設けられた、チャネル形成領域、及び前記チャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜と、
前記酸化物半導体膜上にゲート絶縁膜と、
前記チャネル形成領域と重畳する前記ゲート絶縁膜上にゲート電極層と、
前記ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、
前記低抵抗領域、並びに前記酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有し、
前記低抵抗領域はドーパントを含むことを特徴とする半導体装置。
【請求項２】
酸化物絶縁膜上に設けられた、チャネル形成領域、及び前記チャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜と、
前記酸化物半導体膜上にゲート絶縁膜と、
前記チャネル形成領域と重畳する前記ゲート絶縁膜上にゲート電極層と、
前記ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、
前記酸化物半導体膜、前記ゲート絶縁膜、前記ゲート電極層、及び前記酸化アルミニウム膜を含む絶縁膜上に、前記低抵抗領域に達する開口が設けられた層間絶縁層と、
前記開口に設けられた、前記低抵抗領域、並びに前記酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有し、
前記低抵抗領域はドーパントを含むことを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、前記酸化物半導体膜において、前記ゲート電極層及び前記酸化アルミニウム膜を含む絶縁膜と重畳する領域は、前記ゲート電極層及び前記酸化アルミニウム膜を含む絶縁膜と重畳しない領域よりも高い酸素濃度を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、前記酸化アルミニウム膜を含む絶縁膜は前記酸化物半導体膜と接することを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、前記酸化物半導体膜下に前記低抵抗領域に接して、前記配線層と重畳する電極層を有することを特徴とする半導体装置。
【請求項６】
請求項５において、前記電極層は前記酸化物絶縁膜上に設けられることを特徴とする半導体装置。
【請求項７】
請求項５において、前記電極層は前記酸化物絶縁膜に埋め込まれて設けられることを特徴とする半導体装置。
【請求項８】
酸化物絶縁膜を形成し、
前記酸化物絶縁膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に前記酸化物半導体膜と重なるゲート電極層を形成し、
前記ゲート電極層をマスクとして前記酸化物半導体膜にドーパントを選択的に導入して低抵抗領域を形成し、
前記ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、
前記低抵抗領域、並びに前記酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成することを特徴とする半導体装置の作製方法。
【請求項９】
酸化物絶縁膜を形成し、
前記酸化物絶縁膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に前記酸化物半導体膜と重なるゲート電極層を形成し、
前記ゲート電極層をマスクとして前記酸化物半導体膜にドーパントを選択的に導入して低抵抗領域を形成し、
前記ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜を形成し、
前記酸化物半導体膜、前記ゲート絶縁膜、前記ゲート電極層、及び前記酸化アルミニウム膜を含む絶縁膜上に層間絶縁層を形成し、
前記層間絶縁層に前記低抵抗領域、並びに前記酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部が露出する開口を形成し、
前記開口に、前記低抵抗領域、並びに前記酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項８又は請求項９において、前記ゲート電極層を形成する前に前記酸化物半導体膜に酸素を導入することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項８乃至１０のいずれか一項において、前記ゲート絶縁膜を、前記ゲート電極層をマスクとしてエッチングし、
前記酸化アルミニウム膜を含む絶縁膜を前記酸化物半導体膜と接して形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項８乃至１１のいずれか一項において、前記酸化物半導体膜下に前記低抵抗領域に接して、前記配線層と重畳する電極層を形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項８乃至１２のいずれか一項において、前記酸化物半導体膜を形成する前に前記酸化物絶縁膜表面に平坦化処理を行うことを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−１０２１４１（Ｐ２０１３−１０２１４１Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１２−２２２９２４（Ｐ２０１２−２２２９２４）
【出願日】平成２４年１０月５日（２０１２．１０．５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２４年１０月５日（２０１２．１０．５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]