半導体装置及び半導体装置の製造方法
【課題】ダマシン構造のCu配線を有する半導体装置の製造において熱処理工程が行われた場合の、層間絶縁膜であるCF膜からのフッ素の拡散を防止し、リーク電流の増加を抑制することが可能な半導体装置及びその製造方法を提供する。
【解決手段】ダマシン配線構造を有する半導体装置であって、フッ素添加カーボン膜からなる層間絶縁膜と、前記層間絶縁膜に埋め込まれた銅配線と、を備え、前記層間絶縁膜と前記銅配線との間には、前記銅配線に近接するバリアメタル層と、前記層間絶縁膜に近接するフッ素バリア膜が形成されている、半導体装置が提供される。
【解決手段】ダマシン配線構造を有する半導体装置であって、フッ素添加カーボン膜からなる層間絶縁膜と、前記層間絶縁膜に埋め込まれた銅配線と、を備え、前記層間絶縁膜と前記銅配線との間には、前記銅配線に近接するバリアメタル層と、前記層間絶縁膜に近接するフッ素バリア膜が形成されている、半導体装置が提供される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【0002】
近年、半導体装置の配線は、低抵抗化および高信頼化を目的として、Cu配線を用いるようになっている。Cu配線は、ドライエッチングによる形成が困難なため、配線を多層に形成したダマシン配線構造を有する。ダマシン配線構造は、層間絶縁膜上に形成された配線パターンの溝にCu膜を堆積させ、その後、溝以外に堆積させたCuをケミカルメカニカルポリッシング(以下、CMP法とも呼称する)によって除去する方法で作られる。
【0003】
ここで、微細なCu配線が形成される場合に、Cuは拡散しやすい元素であり、Cuの拡散によって層間絶縁膜中の絶縁性が低下することなどから、Cu配線と層間絶縁膜との間には、Cuの拡散防止のためのバリアメタルを介在させることが知られている。このバリアメタルは、例えばTa(タンタル)やその化合物であるTaN(窒化タンタル)等が用いられる。
【0004】
一方、層間絶縁膜としては、炭素(C)とフッ素(F)の化合物であるCF膜(フッ素添加カーボン膜)が用いられることが知られている。ところで、半導体装置におけるCu配線の形成では、アニール処理等の熱を負荷する処理工程が行われる。これら熱処理工程では、例えば半導体装置は250℃〜350℃程度に加熱され、熱処理工程において層間絶縁膜であるCF膜からフッ素がバリアメタル中に拡散し、例えばバリアメタルがTa(あるいはその化合物)である場合にはTaF5(フッ化タンタル)がバリアメタル中に生成されることとなる。
【0005】
これらTaF5は蒸気圧が非常に高く、上述した熱処理工程中に蒸発してしまい、バリアメタルにおけるTaの密度が低下し、バリアメタルの役割であるCuの拡散防止効果が低下してしまう恐れがある。これにより半導体装置におけるリーク電流が増加し、装置不良が生じてしまう場合がある。また、CF膜である層間絶縁膜とバリアメタルとの密着性が低下してしまう恐れもある。
【0006】
そこで、例えば特許文献1には、バリアメタルをCF膜からのフッ素の拡散を防止するための例えばTi(チタン)膜である第1の膜と、Cu配線からのCuの拡散を防止するための例えばTa(タンタル)膜である第2の膜から構成した半導体装置が開示されている。また、例えば特許文献2には、TaNやTiN等からなるバリア層と、TaやTi等からなる接着層とを備えたダマシン型Cu配線構造が開示されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2008−4841号公報
【特許文献2】US2006/0113675A1
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、本発明者らが鋭意研究を行った結果、半導体装置の製造に際し、上記特許文献1、2において用いられているTi膜やTiN膜と、CF膜である層間絶縁膜とを接触させた状態でアニール処理等の熱処理工程を行った場合には、Ti膜やTiN膜にCF膜からフッ素が拡散し、Ti膜あるいはTiN膜内においてTiF4(フッ化チタン)が生成され、半導体装置のリーク電流が増加し、装置不良が発生してしまうことを知見した。
【0009】
本発明は、かかる点に鑑みてなされたものであり、ダマシン構造のCu配線を有する半導体装置の製造において熱処理工程が行われた場合の、層間絶縁膜であるCF膜からのフッ素の拡散を防止し、リーク電流の増加を抑制することが可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
前記の目的を達成するため、本発明によれば、ダマシン配線構造を有する半導体装置であって、フッ素添加カーボン膜からなる層間絶縁膜と、前記層間絶縁膜に埋め込まれた銅配線と、を備え、前記層間絶縁膜と前記銅配線との間には、前記銅配線に近接するバリアメタル層と、前記層間絶縁膜に近接するフッ素バリア膜が形成されている、半導体装置が提供される。
【0011】
上記半導体装置において、前記フッ素バリア膜は、aCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜であっても良い。また、前記フッ素バリア膜の厚さは5nm以上であっても良い。
【0012】
また、別の観点からの本発明によれば、ダマシン配線構造を有する半導体装置の製造方法であって、フッ素添加カーボン膜からなる層間絶縁膜を成膜する工程と、前記層間絶縁膜に配線溝を形成する工程と、前記配線溝にフッ素バリア膜を形成する工程と、前記フッ素バリア膜の表面にバリアメタル層を形成する工程と、前記フッ素バリア膜及び前記バリアメタル層が形成された後に前記配線溝に銅配線を形成する工程と、を備える、半導体装置の製造方法が提供される。
【0013】
上記半導体装置の製造方法において、前記フッ素バリア膜は、aCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜であっても良い。また、前記フッ素バリア膜の厚さは5nm以上であっても良い。
【発明の効果】
【0014】
本発明によれば、ダマシン構造のCu配線を有する半導体装置の製造において熱処理工程が行われた場合の、層間絶縁膜であるCF膜からのフッ素の拡散を防止し、リーク電流の増加を抑制することが可能な半導体装置及びその製造方法が提供される。
【図面の簡単な説明】
【0015】
【図1】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、層間絶縁膜の表面に配線溝が形成された状態を示している。
【図2】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、フッ素バリア膜とバリアメタル膜が層間絶縁膜上に連続して形成された状態を示している。
【図3】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、Cu導電層が基板の表面全体に形成された状態を示している。
【図4】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、層間絶縁膜の上方からCu導電層、バリアメタル膜及びフッ素バリア膜が除去された状態を示している。
【図5】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、封止膜が基板の表面全体に形成された状態を示している。
【図6】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第1層のCu配線構造の上面に層間絶縁膜が形成された状態を示している。
【図7】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層の層間絶縁膜の表面に配線溝が形成された状態を示している。
【図8】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層においてフッ素バリア膜が層間絶縁膜上に形成された状態を示している。
【図9】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層において配線溝の底面に形成されたフッ素バリア膜の除去が行われた状態を示している。
【図10】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層においてバリアメタル膜が形成された状態を示している。
【図11】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層においてCu導電層が基板の表面全体に形成された状態を示している。
【図12】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層において層間絶縁膜の上方からCu導電層、バリアメタル膜及びフッ素バリア膜が除去された状態を示している。
【図13】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層において封止膜が基板の表面全体に形成された状態を示している。
【図14】層間絶縁膜としてCF膜を用いて製造した半導体装置と、層間絶縁膜としてBDを用いて製造した半導体装置において、アニール処理時のリーク電流の変化を測定したグラフである。
【図15】フッ素バリア膜を形成せずに製造した半導体装置、10nmの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置及び15nmの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置において、アニール処理時のリーク電流の変化を測定したグラフである。
【発明を実施するための形態】
【0016】
以下、本発明の実施の形態について図面を参照して説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【0017】
図1〜図5は、Cu配線構造を製造する製造工程を示す説明図である。即ち、Si等からなる基板Wにおいて、基板本体1の上面にCu配線が形成される過程を図示している。
【0018】
先ず、図1に示すように、例えばラジアルラインスロットアンテナにより生成されたプラズマを用いた成膜方法によって、CF膜(フッ素添加カーボン膜)である層間絶縁膜2が基板本体1の上に形成される。続いて、フォトリソグラフィおよび反応性イオンエッチング(RIE)により、層間絶縁膜2の表面に配線溝4が形成される。
【0019】
次に、図2に示すように、配線溝4の内面を被覆するように、フッ素バリア膜5とバリアメタル(以下、BMとも呼称する)膜6が層間絶縁膜2上に連続して形成される。フッ素バリア膜5は、例えばラジアルラインスロットアンテナにより生成されたプラズマを用いた成膜方法によって形成されるシリコン系絶縁膜であり、例えばaCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜が例示される。このフッ素バリア膜5成膜時の成膜条件としては、例えば温度350℃以下、μ波パワー2.5kW、圧力50mTorrの条件下において、TMS(トリメチルシラン)、O2(酸素)及びC4H6(ブチン)を、ラジアルラインスロットアンテナを備えるプラズマ成膜装置に導入し、成膜を行うことで形成される。なお、シリコン系絶縁膜は密着性の点でも優れており、フッ素バリア膜5は高い密着性を保ちつつ層間絶縁膜2上に形成される。
【0020】
また、BM膜6は、フッ素バリア膜5の全面に例えばTi膜やTa膜をスパッタリングして形成される。BM膜6としては、Ti膜、Ti化合物膜、Ti合金膜の単層膜やこれらの2種以上の積層膜あるいは、Ta膜、Ta化合物膜、Ta合金膜の単層膜やこれらの2種以上の積層膜が挙げられる。
【0021】
ここで、図2に示すように成膜されるフッ素バリア膜5の厚さは、5nm以上であることが好ましい。これは、フッ素バリア膜5の厚さが5nm未満の場合には、フッ素(F)のバリア性を十分に保つことができないためである。
【0022】
次に、図3に示すように、Cu導電層10が、BM膜6の上から配線溝4を埋め込むように、基板Wの表面全体に形成される。Cu導電層10は、純Cuに限らずCu合金であってもよく、合金Cuめっき、スパッタリング等で形成される。
【0023】
次に、図4に示すように、配線溝4の内部にあるCu導電層10、BM膜6及びフッ素バリア膜5の部分を残して、層間絶縁膜2の上方からCu導電層10、BM膜6及びフッ素バリア膜5がCMP法により除去される。こうして、配線溝4の内部に層間絶縁膜2側から順に形成されたフッ素バリア膜5、BM膜6によって囲まれた状態で、Cu配線15(Cu導電層10)が形成される。そして、図5に示すように、層間絶縁膜2、Cu配線15の上面(上方)を封止するための封止膜17が形成され、ダマシン配線構造を有するCu配線構造18が製造される。なお、封止膜17は例えばSiCN膜、SiCO膜等である。
【0024】
ここで、Cu配線構造18の製造において、フッ素バリア膜5として、aCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜を例示したが、これらシリコン系絶縁膜の成膜時には、CF膜である層間絶縁膜2との密着性を担保する観点から、酸素(O)あるいは窒素(N)を成膜時の後半に導入することが好ましい。即ち、図2に示すように、例えばフッ素バリア膜5としてaCSiO膜を成膜する場合に、層間絶縁膜2近傍側の成膜時(成膜時の前半)には、酸素を導入しない状態でaCSi膜を形成させ、BM膜6近傍側の成膜時(成膜時の後半)には、酸素を導入してaCSiO膜を形成させ、CF膜である層間絶縁膜2との密着性が高いフッ素バリア膜5が成膜される。なお、同様にaCSiON膜あるいはSiCN膜をフッ素バリア膜5として成膜する場合にも酸素あるいは窒素を成膜時の後半に導入することで、層間絶縁膜2との密着性が高いフッ素バリア膜5を成膜することができる。
【0025】
以上、図1〜図5を参照して説明したCu配線構造の製造工程においては、結晶構造の安定化を図るために製造工程中に、250℃〜350℃の温度に加熱しアニール処理が行われることが一般的である。ここでCu配線構造におけるバリアメタル層(上記BM膜6に相当)としては、例えばTiやTa(あるいはその化合物)が用いられている。この場合、金属からなるバリアメタル層によってCu導電層10から層間絶縁膜2へのCuの拡散は防止されるものの、CF膜である層間絶縁膜2からバリアメタル層へフッ素が拡散し、TiF4やTaF5が生成され、バリアメタル層におけるTiやTaの密度が低下する。即ち、従来のCu配線構造の製造工程においては、バリアメタル層のCu拡散を防止するバリア性が低下し、Cu配線構造におけるリーク電流が増加してしまう恐れがあることを本発明者らは知見した。なお、本知見については後述する実施例において詳細に説明する。
【0026】
上記知見に基づき、本実施の形態においては図2〜図5に示すように、層間絶縁膜2とBM膜6との間にシリコン系絶縁膜であるフッ素バリア膜5を形成する構成としたため、アニール処理等、配線構造に熱を負荷する処理を行った場合にも、CF膜である層間絶縁膜2からBM膜6にフッ素が拡散することが防止される。即ち、リーク電流の増加が抑えられたダマシン型のCu配線構造18が製造され、装置不良の発生等が抑制される。
【0027】
以上、本発明の実施の形態の一例を説明したが、本発明は図示の形態に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【0028】
例えば、上記実施の形態においては、単一のCu配線構造18が製造される場合について説明したが、一般的に半導体装置におけるダマシン型Cu配線構造は、所謂デュアルダマシン構造と呼ばれるCu配線が複数層重なりあった構成とされる。そこで、以下には本発明の第2の実施の形態として、2つのCu配線構造がビア配線を介して接続し、2層重ねて設けられる場合(所謂ダブルダマシン配線構造)について説明する。
【0029】
図6〜図13は、2層に配置されたCu配線構造18a(第1層)18b(第2層)がビア接続される場合のCu配線構造の製造工程を示す説明図である。なお、第2の実施の形態では、上記実施の形態に説明したように製造されるCu配線構造18(即ち、ここでの18a)を第1層として、その上方に第2層のCu配線構造18bが形成される場合を図示して説明する。
【0030】
先ず、図6に示すように、上記実施の形態に説明した製造方法によって製造された(第1層の)Cu配線構造18aの表面にCF膜である層間絶縁膜30が、例えばラジアルラインスロットアンテナによって励起されたプラズマを用いた成膜方法によって形成される。
【0031】
続いて、図7に示すように、フォトリソグラフィおよび反応性イオンエッチング(RIE)により、層間絶縁膜30の表面にダマシン構造のトレンチ溝32a及びビアホール32bからなる配線溝32が形成される。なお、この配線溝32は、第1層のCu配線構造18aの上面に形成された封止膜17を貫通させるように形成される。
【0032】
続いて、図8に示すように、配線溝32の内面を被覆するように、フッ素バリア膜35が形成される。フッ素バリア膜35は、上記実施の形態と同様に、ラジアルラインスロットアンテナによって励起されたプラズマを用いた成膜方法によって形成されるシリコン系絶縁膜であり、例えばaCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜が例示される。
【0033】
次に、図9に示すように、パンチングによって配線溝32の底面に形成されたフッ素バリア膜35の除去が行われる。即ち、配線溝32において、トレンチ溝32aの底面とビアホール32bの底面に形成されたフッ素バリア膜35が除去され、トレンチ溝32a及びビアホール32bの側面(側壁)にのみフッ素バリア膜35が残存することとなる。
【0034】
図9には、ビアホール32b底部のフッ素バリア膜35を除去した状態が示されている。パンチングによるフッ素バリア膜35の除去は、ビアホール32bの底面に形成されたフッ素バリア膜35を除去するためのものである。上述したように、フッ素バリア膜35はシリコン系絶縁膜であるため、仮にフッ素バリア膜35をビアホール32bの底面に形成したままの状態で、第2層のCu配線構造18bを形成してしまうと、第1層のCu配線構造18aと第2層のCu配線構造18bとを電気的に接続するためのビア配線(即ち、ビアホール32b内に形成されるCu配線)の底部(下部)にシリコン系絶縁膜が形成された状態となり、最終的に製造されるダブルダマシン構造のCu配線において第1層のCu配線構造18aと第2層のCu配線18bが電気的に導通しない構造となってしまう。そこで、ビアホール32bの底面においては、フッ素バリア膜35の除去を行うことが必要となる。
【0035】
続いて、図10に示すように、配線溝32の内面を被覆するように、BM膜36が形成される。BM膜36は、上記実施の形態と同様、フッ素バリア膜35の全面に例えばTi膜やTa膜をスパッタリングして形成される。BM膜36としては、Ti膜、Ti化合物膜、Ti合金膜の単層膜やこれらの2種以上の積層膜あるいは、Ta膜、Ta化合物膜、Ta合金膜の単層膜やこれらの2種以上の積層膜が挙げられる。
【0036】
次に、図11に示すように、Cu導電層40が、BM膜36の上から配線溝32を埋め込むように、基板の表面全体に形成される。Cu導電層40は、純Cuに限らずCu合金であってもよく、合金Cuめっき、スパッタリング等で形成される。
【0037】
次に、図12に示すように、配線溝32の内部にあるCu導電層40、BM膜36及びフッ素バリア膜35の部分を残して、層間絶縁膜30の上方からCu導電層40、BM膜36及びフッ素バリア膜35がCMP法により除去される。こうして、配線溝32の内部に層間絶縁膜30側から順に形成された側壁部のフッ素バリア膜35(所謂サイドライナーとも呼称される)、BM膜6によって囲まれた状態で、Cu配線45(Cu導電層40)が形成される。そして、図13に示すように、層間絶縁膜30及びCu配線45の上面(上方)を封止するための封止膜47が形成され、所謂ダブルダマシン構造を有するCu配線構造48が製造される。
【0038】
以上、図6〜図13を参照して説明した製造工程によって製造されるダブルダマシン構造を有するCu配線構造48においては、層間絶縁膜2とBM膜6との間にシリコン系絶縁膜であるフッ素バリア膜5を形成し、さらに、層間絶縁膜30とBM膜36との間にもフッ素バリア膜35を形成する構成としたため、アニール処理等、配線構造に加熱処理を行った場合にも、CF膜である層間絶縁膜2、30からBM膜6、36にフッ素が拡散することが防止される。即ち、リーク電流の増加が抑えられたダブルダマシン型のCu配線構造48が製造され、装置不良の発生等が抑制される。
【0039】
なお、上記実施の形態においては単層構造のCu配線構造に本発明を適用する場合について説明し、第2の実施の形態においては所謂ダブルダマシン(2層)構造のCu配線構造に本発明を適用する場合について説明したが、当然複数層のCu配線を重ねて構成する場合についても本願発明は適用可能である。
【実施例】
【0040】
層間絶縁膜としてCF膜を用いた場合に、従来のCu配線構造の製造工程においては、バリアメタル層のCu拡散を防止するバリア性が低下し、Cu配線構造におけるリーク電流が増加してしまう恐れがあることを知見した。以下では実施例として本知見について説明する。
【0041】
先ず、本発明者らは、層間絶縁膜としてCF膜を用いた場合と、層間絶縁膜としてBD(Black Diamond)を用いた場合におけるアニール処理時のリーク電流の変化について評価を行った。図14は、層間絶縁膜としてCF膜(グラフ中のstd)を用いて製造した半導体装置と、層間絶縁膜としてBD(グラフ中のBlack Diamond)を用いて製造した半導体装置において、350℃の条件下でアニール処理した場合のリーク電流の変化(20Vの電圧負荷時)を測定したグラフである。なお、いずれの場合もバリアメタル膜としてはTi(チタン)を用いている。
【0042】
図14に示されたように、層間絶縁膜としてCF膜を用いて製造された半導体装置においては、アニール処理時間が経過するに従ってリーク電流が増加することが分かった。一方、層間絶縁膜としてBDを用いて製造された半導体装置においては、アニール処理時間が経過するに従って、アニール処理による結晶構造の安定化が図られ、リーク電流が減少していることが分かった。即ち、半導体装置において層間絶縁膜がCF膜であることにより、アニール処理時にリーク電流が増加してしまうことが分かった。これは、バリアメタル膜として用いられるTiに対して層間絶縁膜であるCF膜からフッ素が拡散し、TiF4が生成され、バリアメタル膜内のTi密度が低下したことが原因であると推察された。
【0043】
続いて、本発明の特徴であるフッ素バリア膜をCF膜である層間絶縁膜とバリアメタル膜との間に形成した場合のリーク電流の変化について評価を行った。図15は、フッ素バリア膜を形成せずに製造した半導体装置(図中のstd)、aCSiOである10nmの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置(図中のSW aCSiO 10nm)及びaCSiOである15nmの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置(図中のSW aCSiO 15nm)において350℃の条件下でアニール処理した場合のリーク電流の変化(20Vの電圧負荷時)を測定したグラフである。なお、いずれの場合もバリアメタル膜としてはTiを用いている。
【0044】
図15に示されたように、アニール処理時(熱負荷処理時)において、半導体装置製造時にフッ素バリア膜を形成した場合には、フッ素バリア膜を形成しない場合に比べリーク電流の増加が抑えられていることが分かった。また、フッ素バリア膜を厚くすることで、よりリーク電流の増加が抑えられることが分かった。
【0045】
以上説明した実施例から、CF膜を用いた半導体装置の製造時に、フッ素バリア膜を層間絶縁膜(CF膜)とバリアメタル膜との間に形成することにより、従来の半導体装置において発生していた、CF膜からバリアメタル膜へのフッ素の拡散が抑えられ、半導体装置に例えばアニール処理等の熱処理工程が行われた際のリーク電流の増加が抑制され、装置不良等が回避されることが分かった。
【産業上の利用可能性】
【0046】
本発明は、半導体装置及び半導体装置の製造方法に適用できる。
【符号の説明】
【0047】
1…基板本体
2…層間絶縁膜
4…配線溝
5…フッ素バリア膜
6…バリアメタル(BM)膜
10…Cu導電層
15…Cu配線
17…封止膜
18…Cu配線構造
18a…Cu配線構造(第1層)
18b…Cu配線構造(第2層)
30…層間絶縁膜
32…配線溝
32a…トレンチ溝
32b…ビアホール
35…フッ素バリア膜
36…バリアメタル(BM)膜
40…Cu導電層
45…Cu配線
48…Cu配線構造
W…基板
【技術分野】
【0001】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【0002】
近年、半導体装置の配線は、低抵抗化および高信頼化を目的として、Cu配線を用いるようになっている。Cu配線は、ドライエッチングによる形成が困難なため、配線を多層に形成したダマシン配線構造を有する。ダマシン配線構造は、層間絶縁膜上に形成された配線パターンの溝にCu膜を堆積させ、その後、溝以外に堆積させたCuをケミカルメカニカルポリッシング(以下、CMP法とも呼称する)によって除去する方法で作られる。
【0003】
ここで、微細なCu配線が形成される場合に、Cuは拡散しやすい元素であり、Cuの拡散によって層間絶縁膜中の絶縁性が低下することなどから、Cu配線と層間絶縁膜との間には、Cuの拡散防止のためのバリアメタルを介在させることが知られている。このバリアメタルは、例えばTa(タンタル)やその化合物であるTaN(窒化タンタル)等が用いられる。
【0004】
一方、層間絶縁膜としては、炭素(C)とフッ素(F)の化合物であるCF膜(フッ素添加カーボン膜)が用いられることが知られている。ところで、半導体装置におけるCu配線の形成では、アニール処理等の熱を負荷する処理工程が行われる。これら熱処理工程では、例えば半導体装置は250℃〜350℃程度に加熱され、熱処理工程において層間絶縁膜であるCF膜からフッ素がバリアメタル中に拡散し、例えばバリアメタルがTa(あるいはその化合物)である場合にはTaF5(フッ化タンタル)がバリアメタル中に生成されることとなる。
【0005】
これらTaF5は蒸気圧が非常に高く、上述した熱処理工程中に蒸発してしまい、バリアメタルにおけるTaの密度が低下し、バリアメタルの役割であるCuの拡散防止効果が低下してしまう恐れがある。これにより半導体装置におけるリーク電流が増加し、装置不良が生じてしまう場合がある。また、CF膜である層間絶縁膜とバリアメタルとの密着性が低下してしまう恐れもある。
【0006】
そこで、例えば特許文献1には、バリアメタルをCF膜からのフッ素の拡散を防止するための例えばTi(チタン)膜である第1の膜と、Cu配線からのCuの拡散を防止するための例えばTa(タンタル)膜である第2の膜から構成した半導体装置が開示されている。また、例えば特許文献2には、TaNやTiN等からなるバリア層と、TaやTi等からなる接着層とを備えたダマシン型Cu配線構造が開示されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2008−4841号公報
【特許文献2】US2006/0113675A1
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、本発明者らが鋭意研究を行った結果、半導体装置の製造に際し、上記特許文献1、2において用いられているTi膜やTiN膜と、CF膜である層間絶縁膜とを接触させた状態でアニール処理等の熱処理工程を行った場合には、Ti膜やTiN膜にCF膜からフッ素が拡散し、Ti膜あるいはTiN膜内においてTiF4(フッ化チタン)が生成され、半導体装置のリーク電流が増加し、装置不良が発生してしまうことを知見した。
【0009】
本発明は、かかる点に鑑みてなされたものであり、ダマシン構造のCu配線を有する半導体装置の製造において熱処理工程が行われた場合の、層間絶縁膜であるCF膜からのフッ素の拡散を防止し、リーク電流の増加を抑制することが可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
前記の目的を達成するため、本発明によれば、ダマシン配線構造を有する半導体装置であって、フッ素添加カーボン膜からなる層間絶縁膜と、前記層間絶縁膜に埋め込まれた銅配線と、を備え、前記層間絶縁膜と前記銅配線との間には、前記銅配線に近接するバリアメタル層と、前記層間絶縁膜に近接するフッ素バリア膜が形成されている、半導体装置が提供される。
【0011】
上記半導体装置において、前記フッ素バリア膜は、aCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜であっても良い。また、前記フッ素バリア膜の厚さは5nm以上であっても良い。
【0012】
また、別の観点からの本発明によれば、ダマシン配線構造を有する半導体装置の製造方法であって、フッ素添加カーボン膜からなる層間絶縁膜を成膜する工程と、前記層間絶縁膜に配線溝を形成する工程と、前記配線溝にフッ素バリア膜を形成する工程と、前記フッ素バリア膜の表面にバリアメタル層を形成する工程と、前記フッ素バリア膜及び前記バリアメタル層が形成された後に前記配線溝に銅配線を形成する工程と、を備える、半導体装置の製造方法が提供される。
【0013】
上記半導体装置の製造方法において、前記フッ素バリア膜は、aCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜であっても良い。また、前記フッ素バリア膜の厚さは5nm以上であっても良い。
【発明の効果】
【0014】
本発明によれば、ダマシン構造のCu配線を有する半導体装置の製造において熱処理工程が行われた場合の、層間絶縁膜であるCF膜からのフッ素の拡散を防止し、リーク電流の増加を抑制することが可能な半導体装置及びその製造方法が提供される。
【図面の簡単な説明】
【0015】
【図1】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、層間絶縁膜の表面に配線溝が形成された状態を示している。
【図2】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、フッ素バリア膜とバリアメタル膜が層間絶縁膜上に連続して形成された状態を示している。
【図3】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、Cu導電層が基板の表面全体に形成された状態を示している。
【図4】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、層間絶縁膜の上方からCu導電層、バリアメタル膜及びフッ素バリア膜が除去された状態を示している。
【図5】本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、封止膜が基板の表面全体に形成された状態を示している。
【図6】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第1層のCu配線構造の上面に層間絶縁膜が形成された状態を示している。
【図7】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層の層間絶縁膜の表面に配線溝が形成された状態を示している。
【図8】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層においてフッ素バリア膜が層間絶縁膜上に形成された状態を示している。
【図9】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層において配線溝の底面に形成されたフッ素バリア膜の除去が行われた状態を示している。
【図10】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層においてバリアメタル膜が形成された状態を示している。
【図11】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層においてCu導電層が基板の表面全体に形成された状態を示している。
【図12】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層において層間絶縁膜の上方からCu導電層、バリアメタル膜及びフッ素バリア膜が除去された状態を示している。
【図13】本発明の第2の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、第2層において封止膜が基板の表面全体に形成された状態を示している。
【図14】層間絶縁膜としてCF膜を用いて製造した半導体装置と、層間絶縁膜としてBDを用いて製造した半導体装置において、アニール処理時のリーク電流の変化を測定したグラフである。
【図15】フッ素バリア膜を形成せずに製造した半導体装置、10nmの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置及び15nmの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置において、アニール処理時のリーク電流の変化を測定したグラフである。
【発明を実施するための形態】
【0016】
以下、本発明の実施の形態について図面を参照して説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【0017】
図1〜図5は、Cu配線構造を製造する製造工程を示す説明図である。即ち、Si等からなる基板Wにおいて、基板本体1の上面にCu配線が形成される過程を図示している。
【0018】
先ず、図1に示すように、例えばラジアルラインスロットアンテナにより生成されたプラズマを用いた成膜方法によって、CF膜(フッ素添加カーボン膜)である層間絶縁膜2が基板本体1の上に形成される。続いて、フォトリソグラフィおよび反応性イオンエッチング(RIE)により、層間絶縁膜2の表面に配線溝4が形成される。
【0019】
次に、図2に示すように、配線溝4の内面を被覆するように、フッ素バリア膜5とバリアメタル(以下、BMとも呼称する)膜6が層間絶縁膜2上に連続して形成される。フッ素バリア膜5は、例えばラジアルラインスロットアンテナにより生成されたプラズマを用いた成膜方法によって形成されるシリコン系絶縁膜であり、例えばaCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜が例示される。このフッ素バリア膜5成膜時の成膜条件としては、例えば温度350℃以下、μ波パワー2.5kW、圧力50mTorrの条件下において、TMS(トリメチルシラン)、O2(酸素)及びC4H6(ブチン)を、ラジアルラインスロットアンテナを備えるプラズマ成膜装置に導入し、成膜を行うことで形成される。なお、シリコン系絶縁膜は密着性の点でも優れており、フッ素バリア膜5は高い密着性を保ちつつ層間絶縁膜2上に形成される。
【0020】
また、BM膜6は、フッ素バリア膜5の全面に例えばTi膜やTa膜をスパッタリングして形成される。BM膜6としては、Ti膜、Ti化合物膜、Ti合金膜の単層膜やこれらの2種以上の積層膜あるいは、Ta膜、Ta化合物膜、Ta合金膜の単層膜やこれらの2種以上の積層膜が挙げられる。
【0021】
ここで、図2に示すように成膜されるフッ素バリア膜5の厚さは、5nm以上であることが好ましい。これは、フッ素バリア膜5の厚さが5nm未満の場合には、フッ素(F)のバリア性を十分に保つことができないためである。
【0022】
次に、図3に示すように、Cu導電層10が、BM膜6の上から配線溝4を埋め込むように、基板Wの表面全体に形成される。Cu導電層10は、純Cuに限らずCu合金であってもよく、合金Cuめっき、スパッタリング等で形成される。
【0023】
次に、図4に示すように、配線溝4の内部にあるCu導電層10、BM膜6及びフッ素バリア膜5の部分を残して、層間絶縁膜2の上方からCu導電層10、BM膜6及びフッ素バリア膜5がCMP法により除去される。こうして、配線溝4の内部に層間絶縁膜2側から順に形成されたフッ素バリア膜5、BM膜6によって囲まれた状態で、Cu配線15(Cu導電層10)が形成される。そして、図5に示すように、層間絶縁膜2、Cu配線15の上面(上方)を封止するための封止膜17が形成され、ダマシン配線構造を有するCu配線構造18が製造される。なお、封止膜17は例えばSiCN膜、SiCO膜等である。
【0024】
ここで、Cu配線構造18の製造において、フッ素バリア膜5として、aCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜を例示したが、これらシリコン系絶縁膜の成膜時には、CF膜である層間絶縁膜2との密着性を担保する観点から、酸素(O)あるいは窒素(N)を成膜時の後半に導入することが好ましい。即ち、図2に示すように、例えばフッ素バリア膜5としてaCSiO膜を成膜する場合に、層間絶縁膜2近傍側の成膜時(成膜時の前半)には、酸素を導入しない状態でaCSi膜を形成させ、BM膜6近傍側の成膜時(成膜時の後半)には、酸素を導入してaCSiO膜を形成させ、CF膜である層間絶縁膜2との密着性が高いフッ素バリア膜5が成膜される。なお、同様にaCSiON膜あるいはSiCN膜をフッ素バリア膜5として成膜する場合にも酸素あるいは窒素を成膜時の後半に導入することで、層間絶縁膜2との密着性が高いフッ素バリア膜5を成膜することができる。
【0025】
以上、図1〜図5を参照して説明したCu配線構造の製造工程においては、結晶構造の安定化を図るために製造工程中に、250℃〜350℃の温度に加熱しアニール処理が行われることが一般的である。ここでCu配線構造におけるバリアメタル層(上記BM膜6に相当)としては、例えばTiやTa(あるいはその化合物)が用いられている。この場合、金属からなるバリアメタル層によってCu導電層10から層間絶縁膜2へのCuの拡散は防止されるものの、CF膜である層間絶縁膜2からバリアメタル層へフッ素が拡散し、TiF4やTaF5が生成され、バリアメタル層におけるTiやTaの密度が低下する。即ち、従来のCu配線構造の製造工程においては、バリアメタル層のCu拡散を防止するバリア性が低下し、Cu配線構造におけるリーク電流が増加してしまう恐れがあることを本発明者らは知見した。なお、本知見については後述する実施例において詳細に説明する。
【0026】
上記知見に基づき、本実施の形態においては図2〜図5に示すように、層間絶縁膜2とBM膜6との間にシリコン系絶縁膜であるフッ素バリア膜5を形成する構成としたため、アニール処理等、配線構造に熱を負荷する処理を行った場合にも、CF膜である層間絶縁膜2からBM膜6にフッ素が拡散することが防止される。即ち、リーク電流の増加が抑えられたダマシン型のCu配線構造18が製造され、装置不良の発生等が抑制される。
【0027】
以上、本発明の実施の形態の一例を説明したが、本発明は図示の形態に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【0028】
例えば、上記実施の形態においては、単一のCu配線構造18が製造される場合について説明したが、一般的に半導体装置におけるダマシン型Cu配線構造は、所謂デュアルダマシン構造と呼ばれるCu配線が複数層重なりあった構成とされる。そこで、以下には本発明の第2の実施の形態として、2つのCu配線構造がビア配線を介して接続し、2層重ねて設けられる場合(所謂ダブルダマシン配線構造)について説明する。
【0029】
図6〜図13は、2層に配置されたCu配線構造18a(第1層)18b(第2層)がビア接続される場合のCu配線構造の製造工程を示す説明図である。なお、第2の実施の形態では、上記実施の形態に説明したように製造されるCu配線構造18(即ち、ここでの18a)を第1層として、その上方に第2層のCu配線構造18bが形成される場合を図示して説明する。
【0030】
先ず、図6に示すように、上記実施の形態に説明した製造方法によって製造された(第1層の)Cu配線構造18aの表面にCF膜である層間絶縁膜30が、例えばラジアルラインスロットアンテナによって励起されたプラズマを用いた成膜方法によって形成される。
【0031】
続いて、図7に示すように、フォトリソグラフィおよび反応性イオンエッチング(RIE)により、層間絶縁膜30の表面にダマシン構造のトレンチ溝32a及びビアホール32bからなる配線溝32が形成される。なお、この配線溝32は、第1層のCu配線構造18aの上面に形成された封止膜17を貫通させるように形成される。
【0032】
続いて、図8に示すように、配線溝32の内面を被覆するように、フッ素バリア膜35が形成される。フッ素バリア膜35は、上記実施の形態と同様に、ラジアルラインスロットアンテナによって励起されたプラズマを用いた成膜方法によって形成されるシリコン系絶縁膜であり、例えばaCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜が例示される。
【0033】
次に、図9に示すように、パンチングによって配線溝32の底面に形成されたフッ素バリア膜35の除去が行われる。即ち、配線溝32において、トレンチ溝32aの底面とビアホール32bの底面に形成されたフッ素バリア膜35が除去され、トレンチ溝32a及びビアホール32bの側面(側壁)にのみフッ素バリア膜35が残存することとなる。
【0034】
図9には、ビアホール32b底部のフッ素バリア膜35を除去した状態が示されている。パンチングによるフッ素バリア膜35の除去は、ビアホール32bの底面に形成されたフッ素バリア膜35を除去するためのものである。上述したように、フッ素バリア膜35はシリコン系絶縁膜であるため、仮にフッ素バリア膜35をビアホール32bの底面に形成したままの状態で、第2層のCu配線構造18bを形成してしまうと、第1層のCu配線構造18aと第2層のCu配線構造18bとを電気的に接続するためのビア配線(即ち、ビアホール32b内に形成されるCu配線)の底部(下部)にシリコン系絶縁膜が形成された状態となり、最終的に製造されるダブルダマシン構造のCu配線において第1層のCu配線構造18aと第2層のCu配線18bが電気的に導通しない構造となってしまう。そこで、ビアホール32bの底面においては、フッ素バリア膜35の除去を行うことが必要となる。
【0035】
続いて、図10に示すように、配線溝32の内面を被覆するように、BM膜36が形成される。BM膜36は、上記実施の形態と同様、フッ素バリア膜35の全面に例えばTi膜やTa膜をスパッタリングして形成される。BM膜36としては、Ti膜、Ti化合物膜、Ti合金膜の単層膜やこれらの2種以上の積層膜あるいは、Ta膜、Ta化合物膜、Ta合金膜の単層膜やこれらの2種以上の積層膜が挙げられる。
【0036】
次に、図11に示すように、Cu導電層40が、BM膜36の上から配線溝32を埋め込むように、基板の表面全体に形成される。Cu導電層40は、純Cuに限らずCu合金であってもよく、合金Cuめっき、スパッタリング等で形成される。
【0037】
次に、図12に示すように、配線溝32の内部にあるCu導電層40、BM膜36及びフッ素バリア膜35の部分を残して、層間絶縁膜30の上方からCu導電層40、BM膜36及びフッ素バリア膜35がCMP法により除去される。こうして、配線溝32の内部に層間絶縁膜30側から順に形成された側壁部のフッ素バリア膜35(所謂サイドライナーとも呼称される)、BM膜6によって囲まれた状態で、Cu配線45(Cu導電層40)が形成される。そして、図13に示すように、層間絶縁膜30及びCu配線45の上面(上方)を封止するための封止膜47が形成され、所謂ダブルダマシン構造を有するCu配線構造48が製造される。
【0038】
以上、図6〜図13を参照して説明した製造工程によって製造されるダブルダマシン構造を有するCu配線構造48においては、層間絶縁膜2とBM膜6との間にシリコン系絶縁膜であるフッ素バリア膜5を形成し、さらに、層間絶縁膜30とBM膜36との間にもフッ素バリア膜35を形成する構成としたため、アニール処理等、配線構造に加熱処理を行った場合にも、CF膜である層間絶縁膜2、30からBM膜6、36にフッ素が拡散することが防止される。即ち、リーク電流の増加が抑えられたダブルダマシン型のCu配線構造48が製造され、装置不良の発生等が抑制される。
【0039】
なお、上記実施の形態においては単層構造のCu配線構造に本発明を適用する場合について説明し、第2の実施の形態においては所謂ダブルダマシン(2層)構造のCu配線構造に本発明を適用する場合について説明したが、当然複数層のCu配線を重ねて構成する場合についても本願発明は適用可能である。
【実施例】
【0040】
層間絶縁膜としてCF膜を用いた場合に、従来のCu配線構造の製造工程においては、バリアメタル層のCu拡散を防止するバリア性が低下し、Cu配線構造におけるリーク電流が増加してしまう恐れがあることを知見した。以下では実施例として本知見について説明する。
【0041】
先ず、本発明者らは、層間絶縁膜としてCF膜を用いた場合と、層間絶縁膜としてBD(Black Diamond)を用いた場合におけるアニール処理時のリーク電流の変化について評価を行った。図14は、層間絶縁膜としてCF膜(グラフ中のstd)を用いて製造した半導体装置と、層間絶縁膜としてBD(グラフ中のBlack Diamond)を用いて製造した半導体装置において、350℃の条件下でアニール処理した場合のリーク電流の変化(20Vの電圧負荷時)を測定したグラフである。なお、いずれの場合もバリアメタル膜としてはTi(チタン)を用いている。
【0042】
図14に示されたように、層間絶縁膜としてCF膜を用いて製造された半導体装置においては、アニール処理時間が経過するに従ってリーク電流が増加することが分かった。一方、層間絶縁膜としてBDを用いて製造された半導体装置においては、アニール処理時間が経過するに従って、アニール処理による結晶構造の安定化が図られ、リーク電流が減少していることが分かった。即ち、半導体装置において層間絶縁膜がCF膜であることにより、アニール処理時にリーク電流が増加してしまうことが分かった。これは、バリアメタル膜として用いられるTiに対して層間絶縁膜であるCF膜からフッ素が拡散し、TiF4が生成され、バリアメタル膜内のTi密度が低下したことが原因であると推察された。
【0043】
続いて、本発明の特徴であるフッ素バリア膜をCF膜である層間絶縁膜とバリアメタル膜との間に形成した場合のリーク電流の変化について評価を行った。図15は、フッ素バリア膜を形成せずに製造した半導体装置(図中のstd)、aCSiOである10nmの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置(図中のSW aCSiO 10nm)及びaCSiOである15nmの厚さのフッ素バリア膜を層間絶縁膜とバリアメタル膜との間に形成して製造した半導体装置(図中のSW aCSiO 15nm)において350℃の条件下でアニール処理した場合のリーク電流の変化(20Vの電圧負荷時)を測定したグラフである。なお、いずれの場合もバリアメタル膜としてはTiを用いている。
【0044】
図15に示されたように、アニール処理時(熱負荷処理時)において、半導体装置製造時にフッ素バリア膜を形成した場合には、フッ素バリア膜を形成しない場合に比べリーク電流の増加が抑えられていることが分かった。また、フッ素バリア膜を厚くすることで、よりリーク電流の増加が抑えられることが分かった。
【0045】
以上説明した実施例から、CF膜を用いた半導体装置の製造時に、フッ素バリア膜を層間絶縁膜(CF膜)とバリアメタル膜との間に形成することにより、従来の半導体装置において発生していた、CF膜からバリアメタル膜へのフッ素の拡散が抑えられ、半導体装置に例えばアニール処理等の熱処理工程が行われた際のリーク電流の増加が抑制され、装置不良等が回避されることが分かった。
【産業上の利用可能性】
【0046】
本発明は、半導体装置及び半導体装置の製造方法に適用できる。
【符号の説明】
【0047】
1…基板本体
2…層間絶縁膜
4…配線溝
5…フッ素バリア膜
6…バリアメタル(BM)膜
10…Cu導電層
15…Cu配線
17…封止膜
18…Cu配線構造
18a…Cu配線構造(第1層)
18b…Cu配線構造(第2層)
30…層間絶縁膜
32…配線溝
32a…トレンチ溝
32b…ビアホール
35…フッ素バリア膜
36…バリアメタル(BM)膜
40…Cu導電層
45…Cu配線
48…Cu配線構造
W…基板
【特許請求の範囲】
【請求項1】
ダマシン配線構造を有する半導体装置であって、
フッ素添加カーボン膜からなる層間絶縁膜と、
前記層間絶縁膜に埋め込まれた銅配線と、を備え、
前記層間絶縁膜と前記銅配線との間には、前記銅配線に近接するバリアメタル層と、前記層間絶縁膜に近接するフッ素バリア膜が形成されている、半導体装置。
【請求項2】
前記フッ素バリア膜は、aCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜である、請求項1に記載の半導体装置。
【請求項3】
前記フッ素バリア膜の厚さは5nm以上である、請求項1又は2に記載の半導体装置。
【請求項4】
ダマシン配線構造を有する半導体装置の製造方法であって、
フッ素添加カーボン膜からなる層間絶縁膜を成膜する工程と、
前記層間絶縁膜に配線溝を形成する工程と、
前記配線溝にフッ素バリア膜を形成する工程と、
前記フッ素バリア膜の表面にバリアメタル層を形成する工程と、
前記フッ素バリア膜及び前記バリアメタル層が形成された後に前記配線溝に銅配線を形成する工程と、を備える、半導体装置の製造方法。
【請求項5】
前記フッ素バリア膜は、aCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜である、請求項4に記載の半導体装置の製造方法。
【請求項6】
前記フッ素バリア膜の厚さは5nm以上である、請求項4又は5に記載の半導体装置の製造方法。
【請求項1】
ダマシン配線構造を有する半導体装置であって、
フッ素添加カーボン膜からなる層間絶縁膜と、
前記層間絶縁膜に埋め込まれた銅配線と、を備え、
前記層間絶縁膜と前記銅配線との間には、前記銅配線に近接するバリアメタル層と、前記層間絶縁膜に近接するフッ素バリア膜が形成されている、半導体装置。
【請求項2】
前記フッ素バリア膜は、aCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜である、請求項1に記載の半導体装置。
【請求項3】
前記フッ素バリア膜の厚さは5nm以上である、請求項1又は2に記載の半導体装置。
【請求項4】
ダマシン配線構造を有する半導体装置の製造方法であって、
フッ素添加カーボン膜からなる層間絶縁膜を成膜する工程と、
前記層間絶縁膜に配線溝を形成する工程と、
前記配線溝にフッ素バリア膜を形成する工程と、
前記フッ素バリア膜の表面にバリアメタル層を形成する工程と、
前記フッ素バリア膜及び前記バリアメタル層が形成された後に前記配線溝に銅配線を形成する工程と、を備える、半導体装置の製造方法。
【請求項5】
前記フッ素バリア膜は、aCSiO(アモルファスカーボンシリコンオキサイド)膜、aCSiON(アモルファスカーボンシリコンオキサイドナイトライド)膜又はSiCN(シリコンカーボンナイトライド)膜である、請求項4に記載の半導体装置の製造方法。
【請求項6】
前記フッ素バリア膜の厚さは5nm以上である、請求項4又は5に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2013−58551(P2013−58551A)
【公開日】平成25年3月28日(2013.3.28)
【国際特許分類】
【出願番号】特願2011−195150(P2011−195150)
【出願日】平成23年9月7日(2011.9.7)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【出願人】(504157024)国立大学法人東北大学 (2,297)
【Fターム(参考)】
【公開日】平成25年3月28日(2013.3.28)
【国際特許分類】
【出願日】平成23年9月7日(2011.9.7)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【出願人】(504157024)国立大学法人東北大学 (2,297)
【Fターム(参考)】
[ Back to top ]