説明

導体およびゲート電極構造の製造方法

【目的】半導体ポリサイド処理における集塊および転移を防止する。
【構成】半導体基板5上にドープ・ポリシリコン層15を形成し、ドープ・ポリシリコン層の上に窒素含有導電層20を形成し、窒素含有導電層に含まれる窒素がこの導電層の熱安定性を改善し、窒素含有導電層およびドープされたポリシリコン層をパターニングして導体25を形成する。

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に半導体の製造方法に関し、特に半導体ポリサイド処理に関し、さらに半導体ポリサイド処理における集塊(agglomeration)と転移(inversion)の防止に関する。また、この出願は、米国特許出願第08/282680号明細書に関連している。
【0002】
【従来の技術】進歩した半導体リソグラフィおよびエッチング処理の使用は、半導体デバイスの寸法の縮小およびそれに伴ってデバイス動作速度の増大を可能にした。しかしながら、寸法の縮小は、相互接続領域の断面積を対応して減少させ、それゆえ、材料と回路パラメータの両方から生じる相互接続時間遅延を増大させる。相互接続時間遅延の増大に対する1つの解決法は、ドープされた多結晶シリコンの上部に金属シリサイド層を設けて、多結晶シリコン相互接続のシート抵抗を低下させ、回路速度を増大させることである(米国特許第4180596号明細書参照)。
【0003】ポリサイド処理において、CMOSゲートのシリサイド導体は、パターニングされていないドープ・ポリシリコン上に化学量論的組成で付着される。この処理では、絶縁層の付着の前にアモルファス・シリサイドは、ポリシリコン上に全面付着される。次に、ウエハは、パターニングされ、さらに加熱されて、アモルファス・シリコン・ゲート導体を低抵抗率を有する単結晶シリサイドに変える。絶縁側壁スペーサの付着の後に、ソースおよびドレイン領域が、シリサイド化される。
【0004】金属シリサイド層の付加は、シート抵抗を減少させ、それにより回路速度を増大させる。しかしながら、以下に述べられている理由のために、金属シリサイドは、次のアニーリングの際に熱安定性を示すことが必要である。
【0005】主要な技術的問題は、高温アニーリング、すなわち、約800℃よりも高い温度のアニーリングにおける金属シリサイドの集塊である。集塊は、金属シリサイド膜がシリコン拡散と結晶粒成長によって生じた不連続性を有する状態である。上昇した温度では、金属シリサイド内および金属シリサイド下のシリコンは拡散し、最後には合体して、元の金属シリサイド膜の連続性を壊す大きなシリコン粒子を形成する。したがって、集塊したシリサイドで構成された狭い導体は、平均シート抵抗の大きな増加を示しがちである。これに関して、シリサイドが、ラインの幅を全体にわたって形成されているならば、金属シリサイド膜の局部的な破壊は、非常に高い抵抗を有することがある。このように、低抵抗シリサイド導体を必要とする高速回路応用では、集塊は、性能低下または完全な機能欠陥を生じる。
【0006】したがって、デバイス製造方法の目的は、低抵抗シリサイドが形成され、集塊を生じない熱処理ウィンドウを確立することである。この処理ウィンドウは、不完全なシリサイドの転化または集塊を生じることなく温度と時間変化に対応するために十分に大きくなければならない。例えばP+ ドープ・ポリシリコン上にチタン・シリサイド(TiSi2 )を形成するときに、特に問題となる。P+ ドープ・ポリシリコン上に低抵抗率のC54 TiSi2 を形成するための活性化エネルギーは、ドープされていないポリシリコン上に低抵抗率のC54 TiSi2 を形成するための活性化エネルギーよりも高く、この増大した活性化エネルギーは、製造処理ウィンドウをさらに小さくする。
【0007】関連したシリサイド導体の熱安定性の問題は、N型またはP型MOSトランジスタのゲートに用いられるポリ/シリサイド導体間で特に起こる。高温アニールにより、集塊の状態は、シリサイドと下層ポリシリコンが位置を交換する“転移(inversion)”と呼ばれる状態に進展する。高温では、シリコンとシリサイドは反対方向に拡散し、最終的には、MOSデバイスの薄いゲートシリコン酸化物に接触するシリサイドを生じる。シリサイド内の金属は、電圧印加による絶縁破壊と偶発的な電流漏れを減少させるゲート酸化物を害する、即ちゲート酸化物の劣化を生じさせる傾向を有する。これは、高速応用またはDC応用におけるデバイスおよび回路の急速な故障を導く。この点に関しては、TiSi2 ポリサイド導体の物理的解析は、欠陥場所にC49 TiSi2 相の存在を示した。これは、低抵抗C54相への不完全転化が、高温における転移プロセスを助けることを示唆している。集塊と転移は、通常一緒に起こり、後者は、より高温なおよび/または長時間のアニール温度を必要とする。
【0008】現在のULSI製造プロセスでは、急速熱アニーリング(RTA)を利用し、高温とより短いアニーリング時間の使用を許容することによって低抵抗率のシリサイド膜に対する処理ウィンドウを拡大する。RTAで達成できる、より高温のアニーリング温度は、変換率を変え、低抵抗シリサイドの形成を改良する。短いアニーリング時間は、集塊の傾向を減少させる。しかしながら、RTAの限界は、ライン幅および拡散が0.5μm以下に減少すると、集塊のない低抵抗率のシリサイドの形成に対する処理ウィンドウが消滅するということである。
【0009】他の製造プロセスでは、シリサイド膜の厚さを増大させて、膜が集塊する傾向を抑制している。しかしながら、0.5μm以下の構造に関しては、非常に厚いシリサイド膜は、次の絶縁体充填付着の可能性を困難にする大きいアスペクト比を与える。
【0010】さらに他の製造プロセスは、アニーリング温度を850℃以下に制限して、全体的熱供給を制限している。
【0011】したがって、低抵抗シリサイドの形成を促進し、高温アニーリングの際に膜の集塊を防ぐのが望ましい。さらに、シリサイド構造を製造する方法は、高融点金属または金属シリサイドの金属原子が、次の加熱処理の際にポリシリコンを介しておよびゲート酸化物内に拡散するのを防ぐことが必要である。
【0012】
【発明が解決しようとする課題】したがって、本発明の目的は、改良された半導体ポリサイド処理を提供することにある。
【0013】本発明の他の目的は、ゲート電極を形成する改良された半導体ポリサイド処理を提供することにある。
【0014】本発明のさらに他の目的は、熱安定性を増大させた金属シリサイド膜を生じる半導体ポリサイド処理を提供することにある。
【0015】本発明のさらに他の目的は、金属シリサイドの崩壊を抑制し、それによって、集塊による薄膜のシート抵抗の増大を抑制することにある。
【0016】本発明のさらに他の目的は、転移の発生を防ぐ半導体ポリサイド処理を提供することにある。
【0017】
【課題を解決するための手段】本発明の上記目的および他の目的を果たすため、導体を製造する方法は、半導体基板上にドープ・ポリシリコン層を形成する工程と、ドープ・ポリシリコン層の上に窒素含有導電層を形成する工程とを含み、窒素含有導電層に含まれる窒素がこの導電層の熱安定性を改善し、さらに窒素含有導電層およびドープされたポリシリコン層をパターニングして導体を形成する工程を含む。
【0018】
【実施例】図1において、しきい値電圧を制御するために通常のイオン注入が基板5に実施され、次に、ゲート酸化物膜10が基板5上に形成される。ゲート酸化物膜10は、例えば約80〜100オングストロームの厚さを有している。必要な場合には、デバイスを分離するための素子分離領域12を基板5に通常のように形成することもできる。次の工程では、ポリシリコン層15が、約100〜200nmの厚さまで付着され、続いて、仕事関数を安定させる濃度に通常のイオン注入(N+ に対し砒素またはリン、またはP+ に対しホウ素)が行われる。次に、イオン注入されたポリシリコン層15を、例えば約900℃の温度でアニールして、ドーパントを拡散し、活性化する。
【0019】次に、本発明にしたがって、窒素含有(nitrogen−enriched)導電層、たとえば窒素含有金属シリサイド層20が、ポリシリコン層15の上に形成される。後のアニーリングの際に集塊と転移を抑制する利益を実現する熱的に安定な窒素含有金属シリサイド層20を与えるためには、窒素含有金属シリサイド層20は、好適には約1原子%〜約3原子%の窒素を含むべきであることが分かった。金属シリサイド層20が導電層の特定の例として用いられているが、ある応用は、金属シリサイド層20の代わりに、高融点金属層がポリシリコン層15の上に形成されなければならないかもしれないことに注意すべきである。したがって、そのような応用に関しては、金属シリサイド層20は、例えば、W,Ti,Taを含む高融点金属層によって置き換えられ、高融点金属層は、また、本発明にしたがって窒素を高濃度で含むことができる。
【0020】好適な実施例では、窒素含有金属シリサイド層20は、スパッタ付着によって形成される。本発明によれば、窒素が、スパッタ処理プラズマ中に入れられ、窒素含有スパッタ処理プラズマが形成される。次に、スパッタ付着処理は、窒素含有スパッタ処理プラズマのイオンによって金属シリサイド・ターゲット(または適切な他の導電性ターゲット)に衝撃を与え、金属シリサイド・ターゲットから分子を蒸発させる。これにより、窒素含有スパッタ処理プラズマから窒素は、金属シリサイド・ターゲットから蒸発した分子と混合されて、窒素含有金属シリサイド層20を形成する。
【0021】製造可能性の点から、スパッタ処理プラズマへの窒素の添加または混入は、次のようにして行われる。通常のDCマグネトロン・スパッタ付着装置が使用でき、アルゴン・プラズマがスパッタ処理プラズマとして一般に用いられる。窒素は、校正されたマスフロー・コントローラを介して与えられる。典型的なスパッタリング条件は、約6ミリトルのスパッタリング・プラズマ圧力で2220ワット(DC)パワー、および100℃〜300℃の範囲に設定されたウエハ・チャック温度を含んでいる。得られた金属シリサイド膜に約1原子%〜約3原子%の窒素を混入するためには、スパッタリング処理の際に、約0.5原子%〜約3原子%の窒素が、スパッタ処理アルゴン・プラズマと混合され、アルゴン窒素プラズマを形成する。アルゴン窒素プラズマは、アルゴン・プラズマと同じ条件のもとで、イグナイト(ignite)される。得られた窒素含有金属シリサイド層の組成は、200mmのウエハに渡って1%の均一性を示す。適切な条件では、高温(1050℃)アニーリングの際に安定なシリサイド膜となるシリサイド中の窒素が1〜3原子%のレベルの一様な窒化を示す。
【0022】得られた積層構造は、次に、通常の誘電体膜22で覆われ、フォトレジストでパターニングされる。さらに、(1個以上の)ゲート電極構造25が、通常の異方性エッチングによって形成される。
【0023】次に、通常の処理工程を用いてデバイスを完成することができる。そのような処理工程は、スペーサでゲート電極構造25の側壁を不動体化すること、ソースおよびドレイン領域の注入、およびドーパントを添加する加熱処理を含んでいる。
【0024】VLSI半導体メモリチップで用いられる高密度ゲート導体ラインをシミュレートする試験構造において、シート抵抗は、ライン幅1μm〜0.4μm、間隔1.3μm〜0.4μmの種々のラインで測定された。表1は、ガス中の窒素量の関数として、得られた結果を示している。欠陥のあるラインは、3オーム/□よりも大きいシート抵抗(100nm TiSi2 )を有するものである。窒素でスパッタされたTiSi2 ラインの平均シート抵抗は、1.8オーム/□であった。
【0025】
【表1】


【0026】スパッタ付着の際にシリサイド膜に混入される窒素は、長時間の高温アニーリングの際にシリサイドを安定化させる機能を果たす。図2は、窒素が含有されない100nmのTiSi2 膜のシート抵抗(“制御”)が、シリサイド膜の熱集塊のために急速に増大し始めることを示している。膜全体に1.0原子%の窒素が混入された同じ厚さのTiSi2 膜は、ほとんど集塊を示さず、高温(1050℃)においてより強固な処理ウィンドウを表している。シリサイド転移は、本発明したがって形成されたシリサイド膜に関しては、完全に抑制されている。したがって、シリサイドへの窒素の添加は、シリサイド膜の熱安定性を改善することが明らかにされた。
【0027】図3、図4は、0%窒素に比べて1原子%窒素のドーズ量では、TiSi2 集塊が、シリサイド膜が高抵抗のTiNおよびSiに分解されることなく制御されることを示している。窒素の含有されていないシリサイドに示されるシート抵抗RS の欠陥分布に比べ、窒素含有シリサイドのシート抵抗RS の分布特徴が、高抵抗の分布を欠いているので、全分布のシート抵抗RS は、1原子%の窒素の添加によって低減されることが容易に明らかである。
【0028】上述したようなCMOSゲート電極構造の製造における有用性に加えて、本発明は、熱安定性が増大したポリシリコン/金属シリサイドの積層を必要とするいかなる集積導体の製造にも広く応用可能であることを、当事者は理解するであろう。このような応用は、バイポーラ、BiCMOSまたはSOI(silicon−on−insulator)応用を含むことができ、また、種々の個別デバイスの相互接続を作る導体を含むことができる。
【0029】
【発明の効果】本発明によれば、半導体基板上にドープ・ポリシリコン層を形成し、ドープ・ポリシリコン層の上に窒素含有導電層を形成し、窒素含有導電層およびドープされたポリシリコン層をパターニングして導体を形成する導体形成方法において、窒素含有導電層に含まれる窒素がこの導電層の熱安定性を改善するので、半導体ポリサイド処理における集塊および転移を防止することが可能となった。
【図面の簡単な説明】
【図1】本発明にしたがって半導体ポリサイド処理を用いてゲート電極構造を製造する処理工程を示す図である。
【図2】制御膜と比較して本発明にしたがって製造された金属シリサイド膜の熱安定性を明らかにする総アニール時間−抵抗特性を示す図である。
【図3】窒素が全く混入されていない金属シリサイドで作られたゲート導体のシート抵抗欠陥の頻度を示す図である。
【図4】1原子%の窒素が混入されている金属シリサイドで作られたゲート導体のシート抵抗欠陥の頻度を示す図である。
【符号の説明】
5 基板
10 ゲート酸化物膜
12 素子分離領域
15 ポリシリコン層
20 窒素含有金属シリサイド層
22 誘電体膜
25 ゲート電極構造

【特許請求の範囲】
【請求項1】(a)半導体基板を設ける工程と、(b)前記半導体基板上にドープ・ポリシリコン層を形成する工程と、(c)前記ドープ・ポリシリコン層上に窒素含有導電層を形成する工程と、(d)前記窒素含有導電層およびドープ・ポリシリコン層をパターニングして導体を形成する工程を含む、ことを特徴とする導体の製造方法。
【請求項2】前記窒素含有導電層が窒素含有金属シリサイドおよび窒素含有高融点金属から選択された材料よりなることを特徴とする請求項1記載の導体の製造方法。
【請求項3】前記工程(c)は、窒素含有スパッタ処理プラズマを形成し、スパッタ付着する工程を含むことを特徴とする請求項1記載の導体の製造方法。
【請求項4】0.5原子%〜3原子%の窒素が前記スパッタ処理プラズマに混入されていることを特徴とする請求項3記載の導体の製造方法。
【請求項5】前記スパッタ付着により形成された前記窒素含有導電層が1原子%〜3原子%の窒素を含んでいることを特徴とする請求項3記載の導体の製造方法。
【請求項6】前記スパッタ処理プラズマがアルゴンを含んでいることを特徴とする請求項3記載の導体の製造方法。
【請求項7】(a)半導体基板を備える工程と、(b)前記半導体基板上にゲート酸化膜を形成する工程と、(c)前記ゲート酸化膜上にドープ・ポリシリコン層を形成する工程と、(d)前記ドープ・ポリシリコン層上に窒素含有導電層を形成する工程とを含み、前記窒素含有導電層に含まれる窒素がこの導電層の熱安定性を改善し、(e)前記窒素含有導電層、ドープ・ポリシリコン層およびゲート酸化膜をパターニングしてゲート電極構造を形成する工程を含む、ことを特徴とする半導体装置のゲート電極構造の製造方法。
【請求項8】前記窒素含有導電層が窒素含有金属シリサイドおよび窒素含有高融点金属から選択された材料よりなることを特徴とする請求項7記載の半導体装置のゲート電極構造の製造方法。
【請求項9】前記工程(d)が窒素含有スパッタ処理プラズマを形成し、スパッタ付着する工程を含むことを特徴とする請求項7記載の半導体装置のゲート電極構造の製造方法。
【請求項10】0.5原子%〜3原子%の窒素が前記スパッタ処理プラズマに混入されていることを特徴とする請求項9記載の半導体装置のゲート電極構造の製造方法。
【請求項11】前記スパッタ付着により形成された前記窒素含有導電層が1原子%〜3原子%の窒素を含んでいることを特徴とする請求項9記載の半導体装置のゲート電極構造の製造方法。
【請求項12】前記スパッタ処理プラズマがアルゴンを含んでいることを特徴とする請求項9記載の半導体装置のゲート電極構造の製造方法。

【図1】
image rotate


【図3】
image rotate


【図2】
image rotate


【図4】
image rotate


【公開番号】特開平8−55983
【公開日】平成8年(1996)2月27日
【国際特許分類】
【出願番号】特願平7−137702
【出願日】平成7年(1995)6月5日
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレイション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION