正特性サーミスタ
【課題】正特性サーミスタ本来の機能に加えて、ダイオードとしての機能をも備える、正特性サーミスタを提供する。
【解決手段】正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体２と、サーミスタ素体２の各端部にそれぞれ互いに対向するように形成される第１および第２の電極３および４と、を備える、正特性サーミスタ１において、第１の電極３は、サーミスタ素体２に対してオーミック性を有し、他方、第２の電極４は、サーミスタ素体２に対して非オーミック性を有する。第１および第２の電極３および４間に順方向電圧を印加するときには、通常の正特性サーミスタのような抵抗−温度特性が得られ、逆方向電圧を印加するときには、ダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。
【解決手段】正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体２と、サーミスタ素体２の各端部にそれぞれ互いに対向するように形成される第１および第２の電極３および４と、を備える、正特性サーミスタ１において、第１の電極３は、サーミスタ素体２に対してオーミック性を有し、他方、第２の電極４は、サーミスタ素体２に対して非オーミック性を有する。第１および第２の電極３および４間に順方向電圧を印加するときには、通常の正特性サーミスタのような抵抗−温度特性が得られ、逆方向電圧を印加するときには、ダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、正特性サーミスタに関するもので、特に、正特性サーミスタの多機能化を図るための改良に関するものである。
【背景技術】
【０００２】
たとえば特開平５−２９１１５号公報（特許文献１）には、半導体素子の両端面にのみ、無電解めっきなどの方法によりオーミック性を有する下層電極が形成され、この下層電極を覆うように、半導体素子の両端部にはんだ付け性に優れた上層電極が形成された、正特性サーミスタが開示されている。
【０００３】
他方、正特性サーミスタが用いられる電気回路では、回路の整流性が求められることがある。この要求に応えるため、従来、正特性サーミスタに、別部品としてのダイオードを接続することにより、整流特性を実現していた。しかし、この方法では、部品点数が多くなり、小型化が阻害されるという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２９１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、この発明の目的は、正特性サーミスタ本来の機能に加えて、ダイオードとしての機能をも備える、正特性サーミスタを提供しようとすることである。
【課題を解決するための手段】
【０００６】
この発明は、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体と、サーミスタ素体の少なくとも一部を挟んで互いに対向する第１および第２の電極と、を備える、正特性サーミスタに向けられるものであって、上述した技術的課題を解決するため、第１の電極は、サーミスタ素体に対してオーミック性を有し、他方、第２の電極は、サーミスタ素体に対して非オーミック性を有しており、それによって、第１および第２の電極間に順方向電圧を印加するときと逆方向電圧を印加するときとで互いに異なる抵抗−温度特性が得られるようにされたことを特徴としている。
【０００７】
上記サーミスタ素体は、１対の主面、１対の側面および１対の端面を備えるチップ形状を有していても、薄膜状であってもよい。
【０００８】
また、サーミスタ素体は、積層された複数のサーミスタ層からなる積層構造を有していてもよい。この場合、上記第２の電極は、サーミスタ層間に配置される内部電極と、サーミスタ素体の外表面上に形成されかつ内部電極に電気的に接続される外部電極と、を備えることが好ましい。
【０００９】
上記第１の電極は、サーミスタ素体の外表面上にスパッタリングによって形成された部分を含むことが好ましい。スパッタリングを行なうと、スパッタリング対象物との界面で酸素が奪われるため、電子の濃度が上がると考えられる。このため、第１の電極において、電流が流れやすくなる。
【００１０】
上記第２の電極は、サーミスタ素体を構成する半導体セラミックの電子親和力よりも大きい仕事関数を有する金属材料からなることが好ましい。仕事関数が大きいほど障壁が高くなるので、第２の電極において、電流をより流れにくくすることができる。
【発明の効果】
【００１１】
この発明に係る正特性サーミスタによれば、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体がｎ型半導体であるので、非オーミック接合が得られると整流性を持ち、特定方向の突入電流を抑えることができる。このため、第１および第２の電極間に印加される電圧の向きを順方向にしたときには、通常の正特性サーミスタのような抵抗−温度特性が得られるが、電圧の向きを逆方向にしたときには、ショットキーバリアダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。
【００１２】
したがって、この発明によれば、１個の正特性サーミスタにおいて、正特性サーミスタ本来の機能とダイオードとしての機能とを与えることができるので、部品点数の削減、および正特性サーミスタを用いる電子機器の小型化を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】この発明の第１の実施形態による正特性サーミスタ１を示す平面図である。
【図２】この発明の第２の実施形態による正特性サーミスタ１１を示す断面図である。
【図３】この発明の第３の実施形態による正特性サーミスタ２１を示す断面図である。
【図４】実験例において得られた正特性サーミスタの抵抗−温度特性を示す図である。
【発明を実施するための形態】
【００１４】
図１を参照して、この発明の第１の実施形態による正特性サーミスタ１について説明する。
【００１５】
正特性サーミスタ１は、サーミスタ素体２を備える。サーミスタ素体２は、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなる。半導体セラミックは、たとえば、ＢａＣＯ３およびＴｉＯ２を主成分とし、これに希土類元素などの半導体化剤、およびＭｎなどの特性改善剤を微量添加し、さらに所望のキュリー温度を得るためのＳｒなどのシフターを加えてなる、原料粉末を焼成することによって得られる。半導体セラミックの組成は、たとえば、以下の一般式によって表わされる。
【００１６】
（ＢａＭｅＳｒＣａ）ＴｉαＯ３＋ｙＳｉＯ２+ｚＭｎ
なお、上記式において、Ｍｅは、Ｅｒ、Ｃｅ、Ｌａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｃｄ、Ｈｏ、ＤｙおよびＹから選ばれる少なくとも１種である。
【００１７】
正特性サーミスタ１は、また、サーミスタ素体２の少なくとも一部を挟んで互いに対向する第１および第２の電極３および４を備える。この実施形態では、サーミスタ素体２は、１対の主面５および６、１対の側面７および８、ならびに１対の端面９および１０を備えるチップ形状を有している。上述した電極３および４は、それぞれ、端面９および１０上に形成されるとともに、端面９および１０の各々に隣接する主面５および６ならびに側面７および８の各一部上にまで延びるように形成されている。
【００１８】
正特性サーミスタ１の特徴とするところは、第１の電極３が、サーミスタ素体２に対してオーミック性を有し、他方、第２の電極４が、サーミスタ素体２に対して非オーミック性を有しており、それによって、第１および第２の電極３および４間に、非オーミック性の電極が正側となる方向の電圧（以下、順方向電圧）を印加するときと、オーミック性の電極が正側となる方向の電圧（以下、逆方向電圧）を印加するときとで互いに異なる抵抗−温度特性が得られるようにされていることである。
【００１９】
すなわち、正特性サーミスタ１によれば、ダイオードと通常の正特性サーミスタとを合わせたような特性が得られる。サーミスタ素体２がｎ型半導体であるので、第２の電極４において非オーミック接合が得られるようにすれば、ここに整流性を与えることができ、常温においても特定方向の突入電流を抑制することができる。このため、第１および第２の電極３および４間に印加される電圧の向きを順方向にしたときには、通常の正特性サーミスタのような抵抗−温度特性が得られ、電圧の向きを逆方向にしたときには、ショットキーバリアダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。なお、具体的な抵抗−温度特性については、後述する実験例において明らかにする。
【００２０】
サーミスタ素体２に対してオーミック接合が得られる第１の電極３のための金属材料としては、たとえば、Ｎｉ、Ｃｒ、Ｎｉ−Ｃｒ、Ｎｉ−Ｃｕ、Ｉｎ−Ｇａなどが挙げられる。第１の電極３の形成方法としては、スパッタリング、めっき、導電性ペーストの焼付けなどを採用することができる。より具体的には、Ｎｉめっき、Ｃｒ、Ｎｉ、Ｎｉ−Ｃｒ、Ｎｉ−Ｃｕなどのスパッタリング、Ｉｎ−Ｇａの塗布などを採用し得るが、特に、スパッタリングを採用することが好ましい。スパッタリングを行なうと、スパッタリング対象物との界面で酸素が奪われるため、電子の濃度が上がり、その結果、第１の電極３において、電流が流れやすくなるからである。
【００２１】
なお、第１の電極３において、上述したようなオーミック接合が得られる金属膜を形成した後、好ましくは、第１の電極３のはんだ付け性を向上させるため、たとえばＡｇからなるスパッタリング膜が形成される。この場合、はんだ付け時の耐熱性を確保するため、たとえばＮｉ−Ｃｕ合金（モネル）からなるスパッタリング膜をＡｇ膜の下地層として形成することがより好ましい。
【００２２】
他方、サーミスタ素体２に対して非オーミック接合が得られる第２の電極４のための金属材料としては、サーミスタ素体２を構成する半導体セラミックの電子親和力よりも大きい仕事関数を有する貴金属が有利に用いられ、たとえば、Ａｇ、Ａｇ−Ｐｄ、Ｐｄ、Ｐｔ、Ａｕなどが挙げられる。これらの金属材料のうち、いずれを選ぶかによって、得られるダイオード特性を変えることができる。また、第２の電極４の形成には、たとえば導電性ペーストの焼付けが採用される。
【００２３】
次に、図２を参照して、この発明の第２の実施形態による正特性サーミスタ１１について説明する。
【００２４】
正特性サーミスタ１１は、たとえばアルミナからなる絶縁体基板１２上に形成された薄膜状のサーミスタ素体１３を備える。サーミスタ素体１３は、前述したサーミスタ素体２の場合と同様、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなる。
【００２５】
正特性サーミスタ１１は、また、サーミスタ素体１３の少なくとも一部を挟んで互いに対向する第１および第２の電極１４および１５を備える。この実施形態では、薄膜状のサーミスタ素体１３の互いに対向する一方および他方端部上に、それぞれ第１および第２の電極１４および１５が形成されている。
【００２６】
正特性サーミスタ１１の特徴とするところは、第１の電極１４が、サーミスタ素体１３に対してオーミック性を有し、他方、第２の電極１５が、サーミスタ素体１３に対して非オーミック性を有しており、それによって、第１および第２の電極１４および１５間に順方向電圧を印加するときと逆方向電圧を印加するときとで互いに異なる抵抗−温度特性が得られるようにされていることである。
【００２７】
第１および第２の電極１４および１５の材料および形成方法については、前述した第１および第２の電極３および４についてのものと同様のものを適用することができる。
【００２８】
次に、図３を参照して、この発明の第３の実施形態による正特性サーミスタ２１について説明する。
【００２９】
正特性サーミスタ２１は、前述したサーミスタ素体２の場合と同様、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体２２を備える。この実施形態では、サーミスタ素体２２は、積層された複数のサーミスタ層２３からなる積層構造を有している。
【００３０】
正特性サーミスタ２１は、また、サーミスタ素体２２の少なくとも一部を挟んで互いに対向する第１および第２の電極２４および２５を備える。第１の電極２４は、サーミスタ素体２２に対してオーミック性を有し、他方、第２の電極２５は、サーミスタ素体２２に対して非オーミック性を有している。
【００３１】
この実施形態では、第１の電極２４は、サーミスタ層２３間に配置される第１の内部電極２６と、サーミスタ素体２２の外表面上に形成されかつ第１の内部電極２６に電気的に接続される第１の外部電極２７と、を備えている。
【００３２】
他方、第２の電極２５は、第１の内部電極２６にサーミスタ層２３を介して対向するようにサーミスタ層２３間に配置される第２の内部電極２８と、サーミスタ素体２２の外表面上の、第１の外部電極２７が形成された位置とは異なる位置に形成されかつ第２の内部電極２８に電気的に接続される第２の外部電極２９と、を備えている。
【００３３】
この実施形態では、サーミスタ素体２２は、１対の主面３０および３１、１対の側面（図３では図示されない。）、ならびに１対の端面３２および３３を備えるチップ形状を有している。上述した第１および第２の外部電極２７および２９は、それぞれ、端面３２および３３上に形成されるとともに、端面３２および３３の各々に隣接する主面３０および３１ならびに側面の各一部上にまで延びるように形成されている。
【００３４】
第１および第２の電極２４および２５の材料については、前述した第１および第２の電極３および４についてのものと同様のものを適用することができる。また、少なくとも外部電極２７および２９の形成方法については、前述した第１および第２の電極３および４についてのものと同様のものを適用することができる。他方、内部電極２６および２８の形成には、サーミスタ素体２２との同時焼成を考慮して、導電性ペーストが用いられることが好ましい。また、内部電極２６にＮｉ等の卑金属を用いた場合、還元性雰囲気で焼成されなければならないが、還元性雰囲気での焼成で失われるサーミスタ素体２２のサーミスタ特性を回復するため、再酸化処理が実施される。
【００３５】
なお、図３に示した正特性サーミスタ２１において、たとえば、サーミスタ素体２２に対してオーミック性を有する第１の電極２４は、外部電極２７のみとし、内部電極２６が省略された実施形態も可能である。
【００３６】
第２の実施形態のように、薄膜状のサーミスタ素体１３を備えていたり、第３の実施形態のように、内部電極２６および２８を内蔵する積層構造のサーミスタ素体２２を備えていたりすれば、第１の実施形態のように、チップ形状のサーミスタ素体２を備えている場合に比べて、最小抵抗値を低くすることができ、よって、抵抗値などの特性の調整幅を広げることができる。
【００３７】
また、第１ないし第３の実施形態による正特性サーミスタ１、１１および２１の各々において、実装工程などにあたっては、第１の電極３、１４および２４と第２の電極４、１５および２５との間で区別されなければならない。このとき、電極材料の違い等によって色調が異なるなどの外観上の区別が可能であればよいが、そうでない場合には、たとえば目視等が可能なマークなどを正特性サーミスタの外表面上のいずれかの場所に付すといった手段によって、第１の電極と第２の電極との間で区別できるようにしておくことが好ましい。
【００３８】
次に、この発明の効果を確認するために実施した実験例について説明する。この実験例では、図１に示すような形態の正特性サーミスタを作製した。
【００３９】
まず、サーミスタ素体を構成するセラミック原料として、ＢａＣＯ３、ＴｉＯ２、および半導体化剤としてのＥｒ２Ｏ３等を所定量秤量し、それぞれの秤量物を、純水、分散剤および部分安定化ジルコニアからなる粉砕媒体（ＰＳＺボール）とともに、ポリエチレン製ポットに２時間投入して、十分に湿式混合粉砕した後、乾燥し、１２００℃で１時間、仮焼した。
【００４０】
次に、上記仮焼粉に有機バインダ等を混合し、この混合物を、ＰＳＺボールとともに、ポリエチレン製ポットに入れ、５時間混合粉砕して、造粒し、乾燥して、セラミック原料を得た。
【００４１】
次に、得られたセラミック原料を金型に注入して、プレス成形を行ない、未焼成のチップ型の成形体を得た。
【００４２】
次に、上記成形体に対して、脱バインダ処理を実施し、次いで、４℃／分の昇温速度で１３８０℃まで昇温し、この温度で２時間キープした後、４℃／分の降温速度で室温まで戻す、焼成工程を実施した。
【００４３】
このようにして得られた焼結体としてのサーミスタ素体の一方端部上に、まず、非オーミック性の電極を形成するため、厚膜用Ａｇペーストを塗布し、次いで、７００℃の温度で焼き付けた。
【００４４】
その後、サーミスタ素体の他方端部上に、オーミック性の電極を形成するため、スパッタリングにより、Ｃｒ膜を形成し、次いで、その上にＮｉ−Ｃｕ合金膜を形成し、さらにその上にＡｇ膜を形成して、試料となる正特性サーミスタを完成させた。
【００４５】
このようにして得られた試料としての正特性サーミスタの抵抗−温度特性が図４に示されている。図４には、非オーミック性の電極とオーミック性の電極との間に、２Ｖの電圧を、順方向（非オーミック性の電極が正側となる方向）に印加した場合の抵抗−温度特性と、逆方向（オーミック性の電極が正側となる方向）に印加した場合の抵抗−温度特性と、が示されている。
【００４６】
図４からわかるように、順方向印加では、通常の正特性サーミスタのような抵抗−温度特性が得られ、逆方向印加では、ダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。
【符号の説明】
【００４７】
１，１１，２１ 正特性サーミスタ
２，１３，２２ サーミスタ素体
３，１４，２４ 第１の電極
４，１５，２５ 第２の電極
５，６，３０，３１ 主面
７，８ 側面
９，１０，３２，３３ 端面
２３ サーミスタ層
２６，２８ 内部電極
２７，２９ 外部電極
【技術分野】
【０００１】
この発明は、正特性サーミスタに関するもので、特に、正特性サーミスタの多機能化を図るための改良に関するものである。
【背景技術】
【０００２】
たとえば特開平５−２９１１５号公報（特許文献１）には、半導体素子の両端面にのみ、無電解めっきなどの方法によりオーミック性を有する下層電極が形成され、この下層電極を覆うように、半導体素子の両端部にはんだ付け性に優れた上層電極が形成された、正特性サーミスタが開示されている。
【０００３】
他方、正特性サーミスタが用いられる電気回路では、回路の整流性が求められることがある。この要求に応えるため、従来、正特性サーミスタに、別部品としてのダイオードを接続することにより、整流特性を実現していた。しかし、この方法では、部品点数が多くなり、小型化が阻害されるという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２９１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、この発明の目的は、正特性サーミスタ本来の機能に加えて、ダイオードとしての機能をも備える、正特性サーミスタを提供しようとすることである。
【課題を解決するための手段】
【０００６】
この発明は、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体と、サーミスタ素体の少なくとも一部を挟んで互いに対向する第１および第２の電極と、を備える、正特性サーミスタに向けられるものであって、上述した技術的課題を解決するため、第１の電極は、サーミスタ素体に対してオーミック性を有し、他方、第２の電極は、サーミスタ素体に対して非オーミック性を有しており、それによって、第１および第２の電極間に順方向電圧を印加するときと逆方向電圧を印加するときとで互いに異なる抵抗−温度特性が得られるようにされたことを特徴としている。
【０００７】
上記サーミスタ素体は、１対の主面、１対の側面および１対の端面を備えるチップ形状を有していても、薄膜状であってもよい。
【０００８】
また、サーミスタ素体は、積層された複数のサーミスタ層からなる積層構造を有していてもよい。この場合、上記第２の電極は、サーミスタ層間に配置される内部電極と、サーミスタ素体の外表面上に形成されかつ内部電極に電気的に接続される外部電極と、を備えることが好ましい。
【０００９】
上記第１の電極は、サーミスタ素体の外表面上にスパッタリングによって形成された部分を含むことが好ましい。スパッタリングを行なうと、スパッタリング対象物との界面で酸素が奪われるため、電子の濃度が上がると考えられる。このため、第１の電極において、電流が流れやすくなる。
【００１０】
上記第２の電極は、サーミスタ素体を構成する半導体セラミックの電子親和力よりも大きい仕事関数を有する金属材料からなることが好ましい。仕事関数が大きいほど障壁が高くなるので、第２の電極において、電流をより流れにくくすることができる。
【発明の効果】
【００１１】
この発明に係る正特性サーミスタによれば、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体がｎ型半導体であるので、非オーミック接合が得られると整流性を持ち、特定方向の突入電流を抑えることができる。このため、第１および第２の電極間に印加される電圧の向きを順方向にしたときには、通常の正特性サーミスタのような抵抗−温度特性が得られるが、電圧の向きを逆方向にしたときには、ショットキーバリアダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。
【００１２】
したがって、この発明によれば、１個の正特性サーミスタにおいて、正特性サーミスタ本来の機能とダイオードとしての機能とを与えることができるので、部品点数の削減、および正特性サーミスタを用いる電子機器の小型化を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】この発明の第１の実施形態による正特性サーミスタ１を示す平面図である。
【図２】この発明の第２の実施形態による正特性サーミスタ１１を示す断面図である。
【図３】この発明の第３の実施形態による正特性サーミスタ２１を示す断面図である。
【図４】実験例において得られた正特性サーミスタの抵抗−温度特性を示す図である。
【発明を実施するための形態】
【００１４】
図１を参照して、この発明の第１の実施形態による正特性サーミスタ１について説明する。
【００１５】
正特性サーミスタ１は、サーミスタ素体２を備える。サーミスタ素体２は、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなる。半導体セラミックは、たとえば、ＢａＣＯ３およびＴｉＯ２を主成分とし、これに希土類元素などの半導体化剤、およびＭｎなどの特性改善剤を微量添加し、さらに所望のキュリー温度を得るためのＳｒなどのシフターを加えてなる、原料粉末を焼成することによって得られる。半導体セラミックの組成は、たとえば、以下の一般式によって表わされる。
【００１６】
（ＢａＭｅＳｒＣａ）ＴｉαＯ３＋ｙＳｉＯ２+ｚＭｎ
なお、上記式において、Ｍｅは、Ｅｒ、Ｃｅ、Ｌａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｃｄ、Ｈｏ、ＤｙおよびＹから選ばれる少なくとも１種である。
【００１７】
正特性サーミスタ１は、また、サーミスタ素体２の少なくとも一部を挟んで互いに対向する第１および第２の電極３および４を備える。この実施形態では、サーミスタ素体２は、１対の主面５および６、１対の側面７および８、ならびに１対の端面９および１０を備えるチップ形状を有している。上述した電極３および４は、それぞれ、端面９および１０上に形成されるとともに、端面９および１０の各々に隣接する主面５および６ならびに側面７および８の各一部上にまで延びるように形成されている。
【００１８】
正特性サーミスタ１の特徴とするところは、第１の電極３が、サーミスタ素体２に対してオーミック性を有し、他方、第２の電極４が、サーミスタ素体２に対して非オーミック性を有しており、それによって、第１および第２の電極３および４間に、非オーミック性の電極が正側となる方向の電圧（以下、順方向電圧）を印加するときと、オーミック性の電極が正側となる方向の電圧（以下、逆方向電圧）を印加するときとで互いに異なる抵抗−温度特性が得られるようにされていることである。
【００１９】
すなわち、正特性サーミスタ１によれば、ダイオードと通常の正特性サーミスタとを合わせたような特性が得られる。サーミスタ素体２がｎ型半導体であるので、第２の電極４において非オーミック接合が得られるようにすれば、ここに整流性を与えることができ、常温においても特定方向の突入電流を抑制することができる。このため、第１および第２の電極３および４間に印加される電圧の向きを順方向にしたときには、通常の正特性サーミスタのような抵抗−温度特性が得られ、電圧の向きを逆方向にしたときには、ショットキーバリアダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。なお、具体的な抵抗−温度特性については、後述する実験例において明らかにする。
【００２０】
サーミスタ素体２に対してオーミック接合が得られる第１の電極３のための金属材料としては、たとえば、Ｎｉ、Ｃｒ、Ｎｉ−Ｃｒ、Ｎｉ−Ｃｕ、Ｉｎ−Ｇａなどが挙げられる。第１の電極３の形成方法としては、スパッタリング、めっき、導電性ペーストの焼付けなどを採用することができる。より具体的には、Ｎｉめっき、Ｃｒ、Ｎｉ、Ｎｉ−Ｃｒ、Ｎｉ−Ｃｕなどのスパッタリング、Ｉｎ−Ｇａの塗布などを採用し得るが、特に、スパッタリングを採用することが好ましい。スパッタリングを行なうと、スパッタリング対象物との界面で酸素が奪われるため、電子の濃度が上がり、その結果、第１の電極３において、電流が流れやすくなるからである。
【００２１】
なお、第１の電極３において、上述したようなオーミック接合が得られる金属膜を形成した後、好ましくは、第１の電極３のはんだ付け性を向上させるため、たとえばＡｇからなるスパッタリング膜が形成される。この場合、はんだ付け時の耐熱性を確保するため、たとえばＮｉ−Ｃｕ合金（モネル）からなるスパッタリング膜をＡｇ膜の下地層として形成することがより好ましい。
【００２２】
他方、サーミスタ素体２に対して非オーミック接合が得られる第２の電極４のための金属材料としては、サーミスタ素体２を構成する半導体セラミックの電子親和力よりも大きい仕事関数を有する貴金属が有利に用いられ、たとえば、Ａｇ、Ａｇ−Ｐｄ、Ｐｄ、Ｐｔ、Ａｕなどが挙げられる。これらの金属材料のうち、いずれを選ぶかによって、得られるダイオード特性を変えることができる。また、第２の電極４の形成には、たとえば導電性ペーストの焼付けが採用される。
【００２３】
次に、図２を参照して、この発明の第２の実施形態による正特性サーミスタ１１について説明する。
【００２４】
正特性サーミスタ１１は、たとえばアルミナからなる絶縁体基板１２上に形成された薄膜状のサーミスタ素体１３を備える。サーミスタ素体１３は、前述したサーミスタ素体２の場合と同様、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなる。
【００２５】
正特性サーミスタ１１は、また、サーミスタ素体１３の少なくとも一部を挟んで互いに対向する第１および第２の電極１４および１５を備える。この実施形態では、薄膜状のサーミスタ素体１３の互いに対向する一方および他方端部上に、それぞれ第１および第２の電極１４および１５が形成されている。
【００２６】
正特性サーミスタ１１の特徴とするところは、第１の電極１４が、サーミスタ素体１３に対してオーミック性を有し、他方、第２の電極１５が、サーミスタ素体１３に対して非オーミック性を有しており、それによって、第１および第２の電極１４および１５間に順方向電圧を印加するときと逆方向電圧を印加するときとで互いに異なる抵抗−温度特性が得られるようにされていることである。
【００２７】
第１および第２の電極１４および１５の材料および形成方法については、前述した第１および第２の電極３および４についてのものと同様のものを適用することができる。
【００２８】
次に、図３を参照して、この発明の第３の実施形態による正特性サーミスタ２１について説明する。
【００２９】
正特性サーミスタ２１は、前述したサーミスタ素体２の場合と同様、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体２２を備える。この実施形態では、サーミスタ素体２２は、積層された複数のサーミスタ層２３からなる積層構造を有している。
【００３０】
正特性サーミスタ２１は、また、サーミスタ素体２２の少なくとも一部を挟んで互いに対向する第１および第２の電極２４および２５を備える。第１の電極２４は、サーミスタ素体２２に対してオーミック性を有し、他方、第２の電極２５は、サーミスタ素体２２に対して非オーミック性を有している。
【００３１】
この実施形態では、第１の電極２４は、サーミスタ層２３間に配置される第１の内部電極２６と、サーミスタ素体２２の外表面上に形成されかつ第１の内部電極２６に電気的に接続される第１の外部電極２７と、を備えている。
【００３２】
他方、第２の電極２５は、第１の内部電極２６にサーミスタ層２３を介して対向するようにサーミスタ層２３間に配置される第２の内部電極２８と、サーミスタ素体２２の外表面上の、第１の外部電極２７が形成された位置とは異なる位置に形成されかつ第２の内部電極２８に電気的に接続される第２の外部電極２９と、を備えている。
【００３３】
この実施形態では、サーミスタ素体２２は、１対の主面３０および３１、１対の側面（図３では図示されない。）、ならびに１対の端面３２および３３を備えるチップ形状を有している。上述した第１および第２の外部電極２７および２９は、それぞれ、端面３２および３３上に形成されるとともに、端面３２および３３の各々に隣接する主面３０および３１ならびに側面の各一部上にまで延びるように形成されている。
【００３４】
第１および第２の電極２４および２５の材料については、前述した第１および第２の電極３および４についてのものと同様のものを適用することができる。また、少なくとも外部電極２７および２９の形成方法については、前述した第１および第２の電極３および４についてのものと同様のものを適用することができる。他方、内部電極２６および２８の形成には、サーミスタ素体２２との同時焼成を考慮して、導電性ペーストが用いられることが好ましい。また、内部電極２６にＮｉ等の卑金属を用いた場合、還元性雰囲気で焼成されなければならないが、還元性雰囲気での焼成で失われるサーミスタ素体２２のサーミスタ特性を回復するため、再酸化処理が実施される。
【００３５】
なお、図３に示した正特性サーミスタ２１において、たとえば、サーミスタ素体２２に対してオーミック性を有する第１の電極２４は、外部電極２７のみとし、内部電極２６が省略された実施形態も可能である。
【００３６】
第２の実施形態のように、薄膜状のサーミスタ素体１３を備えていたり、第３の実施形態のように、内部電極２６および２８を内蔵する積層構造のサーミスタ素体２２を備えていたりすれば、第１の実施形態のように、チップ形状のサーミスタ素体２を備えている場合に比べて、最小抵抗値を低くすることができ、よって、抵抗値などの特性の調整幅を広げることができる。
【００３７】
また、第１ないし第３の実施形態による正特性サーミスタ１、１１および２１の各々において、実装工程などにあたっては、第１の電極３、１４および２４と第２の電極４、１５および２５との間で区別されなければならない。このとき、電極材料の違い等によって色調が異なるなどの外観上の区別が可能であればよいが、そうでない場合には、たとえば目視等が可能なマークなどを正特性サーミスタの外表面上のいずれかの場所に付すといった手段によって、第１の電極と第２の電極との間で区別できるようにしておくことが好ましい。
【００３８】
次に、この発明の効果を確認するために実施した実験例について説明する。この実験例では、図１に示すような形態の正特性サーミスタを作製した。
【００３９】
まず、サーミスタ素体を構成するセラミック原料として、ＢａＣＯ３、ＴｉＯ２、および半導体化剤としてのＥｒ２Ｏ３等を所定量秤量し、それぞれの秤量物を、純水、分散剤および部分安定化ジルコニアからなる粉砕媒体（ＰＳＺボール）とともに、ポリエチレン製ポットに２時間投入して、十分に湿式混合粉砕した後、乾燥し、１２００℃で１時間、仮焼した。
【００４０】
次に、上記仮焼粉に有機バインダ等を混合し、この混合物を、ＰＳＺボールとともに、ポリエチレン製ポットに入れ、５時間混合粉砕して、造粒し、乾燥して、セラミック原料を得た。
【００４１】
次に、得られたセラミック原料を金型に注入して、プレス成形を行ない、未焼成のチップ型の成形体を得た。
【００４２】
次に、上記成形体に対して、脱バインダ処理を実施し、次いで、４℃／分の昇温速度で１３８０℃まで昇温し、この温度で２時間キープした後、４℃／分の降温速度で室温まで戻す、焼成工程を実施した。
【００４３】
このようにして得られた焼結体としてのサーミスタ素体の一方端部上に、まず、非オーミック性の電極を形成するため、厚膜用Ａｇペーストを塗布し、次いで、７００℃の温度で焼き付けた。
【００４４】
その後、サーミスタ素体の他方端部上に、オーミック性の電極を形成するため、スパッタリングにより、Ｃｒ膜を形成し、次いで、その上にＮｉ−Ｃｕ合金膜を形成し、さらにその上にＡｇ膜を形成して、試料となる正特性サーミスタを完成させた。
【００４５】
このようにして得られた試料としての正特性サーミスタの抵抗−温度特性が図４に示されている。図４には、非オーミック性の電極とオーミック性の電極との間に、２Ｖの電圧を、順方向（非オーミック性の電極が正側となる方向）に印加した場合の抵抗−温度特性と、逆方向（オーミック性の電極が正側となる方向）に印加した場合の抵抗−温度特性と、が示されている。
【００４６】
図４からわかるように、順方向印加では、通常の正特性サーミスタのような抵抗−温度特性が得られ、逆方向印加では、ダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。
【符号の説明】
【００４７】
１，１１，２１ 正特性サーミスタ
２，１３，２２ サーミスタ素体
３，１４，２４ 第１の電極
４，１５，２５ 第２の電極
５，６，３０，３１ 主面
７，８ 側面
９，１０，３２，３３ 端面
２３ サーミスタ層
２６，２８ 内部電極
２７，２９ 外部電極
【特許請求の範囲】
【請求項１】
正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体と、
前記サーミスタ素体の少なくとも一部を挟んで互いに対向する第１および第２の電極と、
を備え、
前記第１の電極は、前記サーミスタ素体に対してオーミック性を有し、他方、前記第２の電極は、前記サーミスタ素体に対して非オーミック性を有しており、それによって、前記第１および第２の電極間に順方向電圧を印加するときと逆方向電圧を印加するときとで互いに異なる温度−抵抗特性が得られるようにされた、
正特性サーミスタ。
【請求項２】
前記サーミスタ素体は、１対の主面、１対の側面および１対の端面を備えるチップ形状を有している、請求項１に記載の正特性サーミスタ。
【請求項３】
前記サーミスタ素体は薄膜状である、請求項１に記載の正特性サーミスタ。
【請求項４】
前記サーミスタ素体は、積層された複数のサーミスタ層からなる積層構造を有しており、
前記第２の電極は、前記サーミスタ層間に配置される内部電極と、前記サーミスタ素体の外表面上に形成されかつ前記内部電極に電気的に接続される外部電極と、を備える、
請求項１に記載の正特性サーミスタ。
【請求項５】
前記第１の電極は、前記サーミスタ素体の外表面上にスパッタリングによって形成された部分を含む、請求項１ないし４のいずれかに記載の正特性サーミスタ。
【請求項６】
前記第２の電極は、前記サーミスタ素体を構成する前記半導体セラミックの電子親和力よりも大きい仕事関数を有する金属材料からなる、請求項１ないし５のいずれかに記載の正特性サーミスタ。
【請求項１】
正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体と、
前記サーミスタ素体の少なくとも一部を挟んで互いに対向する第１および第２の電極と、
を備え、
前記第１の電極は、前記サーミスタ素体に対してオーミック性を有し、他方、前記第２の電極は、前記サーミスタ素体に対して非オーミック性を有しており、それによって、前記第１および第２の電極間に順方向電圧を印加するときと逆方向電圧を印加するときとで互いに異なる温度−抵抗特性が得られるようにされた、
正特性サーミスタ。
【請求項２】
前記サーミスタ素体は、１対の主面、１対の側面および１対の端面を備えるチップ形状を有している、請求項１に記載の正特性サーミスタ。
【請求項３】
前記サーミスタ素体は薄膜状である、請求項１に記載の正特性サーミスタ。
【請求項４】
前記サーミスタ素体は、積層された複数のサーミスタ層からなる積層構造を有しており、
前記第２の電極は、前記サーミスタ層間に配置される内部電極と、前記サーミスタ素体の外表面上に形成されかつ前記内部電極に電気的に接続される外部電極と、を備える、
請求項１に記載の正特性サーミスタ。
【請求項５】
前記第１の電極は、前記サーミスタ素体の外表面上にスパッタリングによって形成された部分を含む、請求項１ないし４のいずれかに記載の正特性サーミスタ。
【請求項６】
前記第２の電極は、前記サーミスタ素体を構成する前記半導体セラミックの電子親和力よりも大きい仕事関数を有する金属材料からなる、請求項１ないし５のいずれかに記載の正特性サーミスタ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−６５７２７（Ｐ２０１３−６５７２７Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１１−２０３８８１（Ｐ２０１１−２０３８８１）
【出願日】平成２３年９月１７日（２０１１．９．１７）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２３年９月１７日（２０１１．９．１７）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]