発光装置
【課題】開口部をシンプルにしてシュリンクの問題を解決する。
【解決手段】駆動トランジスタと、スイッチングトランジスタと、消去用トランジスタと、を画素内に有する３トランジスタ型の発光装置の場合において、スイッチング用ＴＦＴ５５０５と消去用ＴＦＴ５５０６の２つのＴＦＴを、第１のゲート信号線５５０２と第２のゲート信号線５５０３の間に配置する。このように配置することで開口率を上げ、開口部もシンプルな形状にすることが出来る。
【解決手段】駆動トランジスタと、スイッチングトランジスタと、消去用トランジスタと、を画素内に有する３トランジスタ型の発光装置の場合において、スイッチング用ＴＦＴ５５０５と消去用ＴＦＴ５５０６の２つのＴＦＴを、第１のゲート信号線５５０２と第２のゲート信号線５５０３の間に配置する。このように配置することで開口率を上げ、開口部もシンプルな形状にすることが出来る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネッセンス(Electro Luminescence：ＥＬ)素子および、薄膜
トランジスタ(以下ＴＦＴと表記)を基板上に作り込んで形成された電子表示装置の駆動方
法に関する。特に半導体素子(半導体薄膜を用いた素子)を用いた発光装置に関する。また
発光装置を表示部に用いた電子機器に関する。
【０００２】
なお、本明細書中では、ＥＬ素子とは、一重項励起子からの発光(蛍光)を利用するもの
と、三重項励起子からの発光(燐光)を利用するものの両方を示すものとする。
【背景技術】
【０００３】
近年、自発光型素子として、ＥＬ素子を有した発光装置の開発が活発化している。発光
装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極(陽極と陰極)間に
ＥＬ層が挟まれた構造となっている。発光装置の型式としては、パッシブマトリクス型と
アクティブマトリクス型とがあるが、高解像度化に伴う画素数の増加や動画表示のため、
高速な動作が要求されるものに関しては、アクティブマトリクス型が向いている。
【０００４】
アクティブマトリクス型有機ＥＬパネルの各画素には電圧を保持するために、保持容量
(Ｃｓ)部が設けられている。実際の画素構成例を図１２(Ａ)に示す。また、図１２(Ｂ)は
等価回路を示している。特許文献１で開示されているように、Ｃｓ部が大きく、その分有
機ＥＬの発光面積が小さくなってしまう。Ｃｓ部の他にも画素を構成するＴＦＴ・配線・
コンタクト・隔壁などの形状や数、配置の仕方が発光面積を小さくしてしまう要因となっ
ている。発光面積が小さくなることによって、電流密度が高くなり、有機ＥＬの信頼性が
著しく低下する。
【０００５】
また、無理に開口率を稼ごうとして、開口部を複雑な形状にしてしまうと、有機ＥＬ発
光部のシュリンクを助長してしまうこともある。ここで、ＥＬ発光部のシュリンクとは、
ＥＬ層が物理的に収縮する状態ではなく、ＥＬ素子の有効面積(ＥＬ素子が発光している
部分の面積)が、端部より徐々に縮小していく状態をいう。つまり、開口部の形状が複雑
になると、開口部の面積に対して、端部の長さがより長くなり、したがってシュリンクを
助長することになってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２３４６８３号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図２０に、アクティブマトリクス型ＥＬ表示装置の画素部の構成の例を示す。
点線枠２３００で囲まれた部分が画素部であり、その中に複数の画素を有する。
点線枠２３１０で囲まれた部分が１画素である。
【０００８】
ゲート信号線駆動回路から選択信号が入力されるゲート信号線(Ｇ１、Ｇ２、・・・、
Ｇｙ)は、各画素が有するスイッチング用ＴＦＴ２３０１のゲート電極に接続されている
。また、各画素が有するスイッチング用ＴＦＴ２３０１のソース領域とドレイン領域は、
一方がソース信号線駆動回路から信号が入力されるソース信号線(Ｓ１〜Ｓｘ)に、他方が
駆動用ＴＦＴ２３０２のゲート電極に接続されている。各画素の有する駆動用ＴＦＴ２３
０２のソース領域とドレイン領域の一方は電流供給線(Ｖ１、Ｖ２、・・・、Ｖｘ)に、他
方は、各画素が有するＥＬ素子２３０４の一方の電極に接続されている。また、表示期間
中に、駆動用ＴＦＴ２３０２のゲート・ソース間電圧を保持するための容量手段２３０３
を各画素に設けていても良い。
【０００９】
ＥＬ素子２３０４は、陽極と、陰極と、陽極と陰極の間に設けられたＥＬ層とを有する
。ＥＬ素子２３０４の陽極が駆動用ＴＦＴ２３０２のソース領域またはドレイン領域と接
続している場合、ＥＬ素子２３０４の陽極が画素電極、陰極が対向電極となる。逆に、Ｅ
Ｌ素子２３０４の陰極が駆動用ＴＦＴ２３０２のソース領域またはドレイン領域と接続し
ている場合、ＥＬ素子２３０４の陰極が画素電極、陽極が対向電極となる。
【００１０】
なお、本明細書において、対向電極の電位を対向電位という。なお、対向電極に対向電
位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動
電圧であり、このＥＬ駆動電圧が、画素電極と対向電極とに挟まれたＥＬ層に印加される
。
【００１１】
このような発光装置の階調表示方法として、アナログ階調方式と、デジタル階調方式が
挙げられる。デジタル階調方式としては面積階調や時間階調方式がある。
【００１２】
アナログ階調方式とデジタル階調方式のそれぞれの場合において、Ｃｓを設ける場合の
値について説明する。
【００１３】
アナログ階調方式の場合は一般的に、１フレーム期間に１回、各画素にアナログ映像信
号が書き込まれる。各画素へのアナログ映像信号入力はアナログ電圧、あるいはアナログ
電流によって行われる。アナログ電圧の場合は、書き込まれたアナログ電圧がそのまま各
画素の保持容量に蓄えられ、１フレーム期間(フレーム周波数６０Hzの場合１フレーム期
間の長さは１６．６６ms)そのアナログ電圧を保持しなくてはならない。アナログ電流の
場合は書き込まれた電流が各画素内で一旦アナログ電圧に変換される。そのアナログ電圧
を１フレーム期間保持しなくてはならない。
【００１４】
また、デジタル階調方式の場合は、前述のように、デジタル映像信号を１フレーム期間
に複数(ｎ)回書き込む必要がある。４ビット階調ならｎ＝４回以上、６ビット階調ならｎ
＝６回以上となる。したがって、１フレーム期間をｎ個に分割した内、最も長いサブフレ
ームの間保持できなくてはならない。
【００１５】
続いて、駆動用ＴＦＴとＥＬ素子の関係について説明する。
【００１６】
図１５(Ａ)に示すように、各画素の電流供給線・対向電源間には駆動用ＴＦＴ１５０５
とＥＬ素子１５０６が直列に接続されている。ＥＬ素子１５０６に流れる電流は、図１５
(Ｂ)の駆動用ＴＦＴのＶｄ−Ｉｄ曲線とＥＬ素子のＶ−Ｉ曲線の交点が動作点となり、そ
のときの駆動用ＴＦＴ１５０５のソース・ドレイン間電圧とＥＬ素子１５０５の両電極間
の電圧に従って、電流が流れる。
【００１７】
駆動用ＴＦＴ１５０５のゲート・ソース間電圧(|ＶGS|)が、ソース・ドレイン間電圧(|
ＶDS|)よりもしきい値電圧分以上大きいと、駆動用ＴＦＴ１５０５は線形領域で動作(定
電圧駆動)し、それよりも小さいと、駆動用ＴＦＴ１５０５は飽和領域で動作(定電流駆動
)する。
【００１８】
駆動用ＴＦＴ１５０５を線形領域で動作させる場合、すなわち動作点における駆動用Ｔ
ＦＴ１５０５の動作が線形領域に含まれる場合は、駆動用ＴＦＴ１５０５の|ＶDS|がＥＬ
素子１５０６の両電極間の電圧(|ＶEL|)に比べて遥かに小さく、駆動用ＴＦＴ１５０５の
特性ばらつきが、ＥＬ素子１５０６を流れる電流に殆ど影響しない。しかし、温度変化や
経時変化によってＥＬ素子１５０６の抵抗が変化してしまうと、電流もその影響を受け変
化してしまう。例えば、図１６(Ａ)に示すように、ＥＬ素子１５０６が劣化し、その電圧
−電流特性が１６０１から１６０２へと変化すると、動作点もまた、１６０３から１６０
４へと変化する。
このとき、駆動用ＴＦＴ１５０５が線形領域で動作していると、動作点の移動に伴い、Δ
ＩDだけ、ＥＬ素子１５０６を流れる電流値が減少することになる。したがって輝度が低
下する。
【００１９】
これに対し、駆動用ＴＦＴ１５０５を飽和領域で動作させた場合では、図１６(Ｂ)に示
すように、ＥＬ素子の劣化によってＥＬ素子１５０６の電圧−電流特性が１６１１から１
６１２へと変化しても、駆動用ＴＦＴ１５０５のドレイン電流(ＩDS)が一定のため、動作
点が１６１３から１６１４に変化しても、ＥＬ素子１５０６には一定の電流が流れる。そ
のため、輝度の変動が駆動用ＴＦＴ１５０５を線形領域で動作させたときと比べて少ない
。
【００２０】
駆動用ＴＦＴのチャネル長・チャネル幅の設定や、駆動用ＴＦＴやＥＬ素子の特性・駆
動電圧によっては動作点を全て飽和領域に持ってくることも出来る。
【００２１】
しかし、駆動用ＴＦＴ１５０５を飽和領域で動作させた場合では、ＥＬ素子１５０６に
流れる電流値を決めているのはＴＦＴのＶGS−ＩDS特性のみに依存するため、駆動用ＴＦ
Ｔ１５０５の特性が各画素でばらつくと、そのままＥＬ素子１５０６の発光輝度のばらつ
きに反映される。また、保持期間中のＶGSの変化も流れる電流に大きく影響する。飽和領
域におけるＩDSは、式(１)で表される。
【００２２】
【数１】
【００２３】
スイッチング用ＴＦＴ１５０４のオフリーク電流により、駆動用ＴＦＴ１５０５のゲー
ト電極の電荷はソース信号線１５０１にリークし、それにともなって駆動用ＴＦＴの|ＶG
S|が変化するため、ＩDSも変化してしまう。よって、スイッチング用ＴＦＴ１５０４から
の電荷のリークによる、駆動用ＴＦＴのＶGS損失を補うための容量が必要となる。これを
保持容量と呼んでいる。保持容量の大きさは、駆動用ＴＦＴのＶGS−ＩDS特性と、ＥＬ素
子１５０６の輝度が１階調分変化するのに伴う電流値の変化量ΔＩELの関係で決まる。式
(１)からもわかるように、ＩDSはＶGSの２乗に比例するため、|ＶGS|の変化に対してＩDS
は大変敏感である。ΔＩELから、駆動用ＴＦＴ１５０５に許容されるＶGSの変化量ΔＶGS
を求める。必要な保持容量の大きさはスイッチング用ＴＦＴのオフリーク電流値Ｉoff、
および保持時間から、式(２)(３)を用いて決定する。ここでΔｔは微小時間、ΔＶGSは、
駆動用ＴＦＴ１５０５のゲート・ソース間電圧の増分である。
【００２４】
【数２】
【００２５】
【数３】
【００２６】
１フレーム期間に複数回の書き込み動作を行うデジタル階調方式に比べて、アナログ階
調方式は１フレームに１回しか書き込まれないので、保持時間が長くなり、より大きな保
持容量が必要となる。
【００２７】
また、前述の理由から各画素の駆動用ＴＦＴのチャネル長は長く保つ必要があり、駆動
用ＴＦＴサイズが大きくなることにより開口率が下がってしまう。
【００２８】
本発明は、前述の課題を鑑みてなされたものであり、駆動用ＴＦＴのばらつきが映像の
画質に影響しにくく、かつ高開口率を実現する発光装置を提供することを課題とする。
【課題を解決するための手段】
【００２９】
課題を解決するために、本発明では以下のような手段を講じた。
【００３０】
本発明の発光装置においては、画素部に、大きなＣｓ部を設けず、駆動用ＴＦＴのチャ
ネル長・チャネル幅を大きくし、駆動用ＴＦＴのゲート電極と、チャネル形成領域との間
の容量(チャネル容量)をＣｓとして利用する。
【００３１】
図１８のように、ＴＦＴ電極はゲート絶縁膜１８０３を挟んで、ゲート電極１８０４、
ソース電極１８０７、ドレイン電極１８０８で構成されている。そのため各端子間、ゲー
ト電極１８０４・ソース電極１８０７・ソース領域１８０２ａ間にはゲート・ソース間容
量１８１１、１８１２が、ゲート電極１８０４・ドレイン電極１８０８・ドレイン領域１
８０２ｂ間にはゲート・ドレイン間容量１８１３、１８１４が本質的に存在する。
【００３２】
ＴＦＴをＯＮさせるのに必要なゲート・ソース間電圧が、ＴＦＴのゲート電極１８０４
とソース領域１８０２ａ間に印加されれば、チャネル形成領域１８０９内にチャネル１８
１０が形成されドレイン電流が流れる。この時ゲート電極１８０４とチャネル間にチャネ
ル容量１８１５が発生する。
【００３３】
ゲート電極１８０４、ソース電極１８０７、ドレイン電極１８０８の電圧条件によって
チャネル領域は変化するため、チャネル容量も変化する。
【００３４】
電圧条件によるチャネル領域の変化を、図１７を用い説明する。ここにはＰチャネル型
ＴＦＴを例として用いた。
【００３５】
図１７の(Ｂ)のように、ＴＦＴがＯＦＦ状態の場合、チャネル形成領域１７０４にチャ
ネルは形成されないため、チャネル容量は無視出来る。
【００３６】
次に、図１７(Ｃ)のように、ＴＦＴを線形領域で動作する場合、ソース・ドレイン間全
面にチャネル１７０６が形成され、正孔はソースからドレインに向けて直線的に減少する
ように分布する。チャネル形成領域の半導体全表面に正孔が存在するため、充分なチャネ
ル容量が確保出来る。
【００３７】
次に、図１７(Ｄ)のように、ＴＦＴを飽和領域で動作する場合、チャネル１７０６は形
成されるが、ドレイン側の半導体表面には正孔の分布がない状態になる。しかし、ソース
側の半導体表面には正孔が存在するため、ゲート・ソース間に充分な容量が確保出来る。
【００３８】
また、画素のレイアウトを行う際に、隔壁の下に配線を配置し、配線の下に駆動用ＴＦ
Ｔを配置することで、駆動用ＴＦＴのサイズが大きくなっても開口率を稼ぐことが出来る
。また、３トランジスタ型の場合スイッチング用ＴＦＴと消去用ＴＦＴを直線状に配置す
ることで開口率を稼ぎ、シンプルな開口部にすることが出来る。ここで直線状とは必ずし
も厳密に一直線でなくともよい。開口率を上げることによりＥＬ素子を同じ輝度にしても
電流密度が下がり、劣化速度が遅くなる。また、シンプルな開口部にすることでＥＬ素子
のシュリンクの影響を受けにくくなる。
【００３９】
本発明の構成を以下に記す。
【００４０】
本発明の発光装置は、駆動用トランジスタと接続する発光素子と、スイッチング用ＴＦ
Ｔと、消去用ＴＦＴとを有する画素を、複数個備えた発光装置であって、 前記駆動用ト
ランジスタのゲート・ソース間電圧を保持するための容量部は、前記駆動用トランジスタ
のゲート電極と半導体層とそれらの間に設けられた絶縁膜によって設けられたことを特徴
としている。
【００４１】
本発明の発光装置は、 駆動用トランジスタと接続する発光素子と、スイッチング用Ｔ
ＦＴと、消去用ＴＦＴとを有する画素を、複数個備えた発光装置であって、 前記駆動用
トランジスタのゲート・ソース間電圧を保持するための容量部は、前記駆動用トランジス
タのゲート電極とソース領域を形成する半導体層、あるいは前記駆動用トランジスタのゲ
ート電極とドレイン領域を形成する半導体層と、前記ゲート電極と前記半導体層との間に
設けられた絶縁膜によって設けられたことを特徴としている。
【００４２】
本発明の発光装置は、 発光素子を備えた複数の画素を有し、 前記複数の画素はそれ
ぞれ、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、スイッチング
用トランジスタと、消去用トランジスタと、駆動用トランジスタとを有する発光装置であ
って、 前記駆動用トランジスタのゲート・ソース間電圧を保持するための容量は、前記
駆動用トランジスタのゲート電極とチャネル形成領域との間の容量によって設けられたこ
とを特徴としている。
【００４３】
本発明の発光装置は、 発光素子を備えた複数の画素を有し、 前記複数の画素はそれ
ぞれ、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、スイッチング
用トランジスタと、消去用トランジスタと、駆動用トランジスタとを有する発光装置であ
って、 前記駆動用トランジスタのゲート・ソース間電圧を保持するための容量は、前記
駆動用トランジスタのゲート電極とソース領域との間、あるいは前記駆動用トランジスタ
のゲート電極とドレイン領域との間の容量とによって設けられたことを特徴としている。
【００４４】
本発明の発光装置は、 駆動用トランジスタと接続する発光素子と、スイッチング用Ｔ
ＦＴと、消去用ＴＦＴを有する画素を、複数個備えた発光装置であって、 前記ソース信
号線と、前記電流供給線と、前記駆動用トランジスタとはいずれも、前記複数の画素の隣
接する発光エリアを隔てる位置に形成された絶縁膜と重なり合う位置に配置されているこ
とを特徴としている。
【００４５】
本発明の発光装置は、 発光素子を備えた複数の画素を有し、 前記複数の画素はそれ
ぞれ、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、スイッチング
用トランジスタと、駆動用トランジスタとを有する発光装置であって、 前記ソース信号
線と、前記電流供給線と、前記駆動用トランジスタとはいずれも、前記複数の画素の隣接
する発光エリアを隔てる位置に形成された絶縁膜と重なり合う位置に配置されていること
を特徴としている。
【００４６】
本発明の発光装置において、 前記スイッチング用トランジスタと前記消去用トランジ
スタとは、 前記スイッチング用トランジスタのソース領域におけるある一点とドレイン
領域におけるある一点および、前記消去用トランジスタのソース領域におけるある一点と
ドレイン領域におけるある一点が、いずれも１つの直線上に含まれる位置に配置されてい
ることを特徴としている。
【００４７】
本発明の発光装置において、 前記駆動用トランジスタは、前記ソース信号線の一部あ
るいは、前記電流供給線の一部と重なり合う位置に配置されていることを特徴としている
。
【００４８】
本発明の発光装置において、 前記駆動用トランジスタのチャネル領域を形成する半導
体層は、Ｕ字状、Ｓ字状、渦巻状、あるいはミアンダ状に形成されていることを特徴とし
ている。
【００４９】
本発明の発光装置において、 前記駆動用トランジスタのチャネル長がＬ、チャネル幅
がＷであるとき、 Ｌ×Ｗ＞２００μｍ2であることを特徴としている。
【００５０】
本発明の発光装置において、 前記駆動用トランジスタのゲート・ソース間電圧がＶGS
、ソース・ドレイン間電圧がＶDS、しきい値電圧がＶthであるとき、 |ＶDS|＜|ＶGS|−
|Ｖth|となるように駆動されることを特徴としている。
【００５１】
本発明の発光装置において、 前記駆動用トランジスタのゲート・ソース間電圧がＶGS
、ソース・ドレイン間電圧がＶDS、しきい値電圧がＶthであるとき、 |ＶDS|≧|ＶGS|−
|Ｖth|となるように駆動されることを特徴としている。
【００５２】
本発明の発光装置において、 前記駆動用トランジスタのゲート・ソース間電圧が、４
Ｖ以上１４Ｖ以下となるように駆動されることを特徴としている。
【００５３】
本発明の発光装置において、 前記駆動用トランジスタのチャネル長がＬ、チャネル幅
がＷであるとき、 Ｌ＞５Ｗであることを特徴としている。
【００５４】
本発明の発光装置において、 前記駆動用のトランジスタのチャネル長がＬ、チャネル
幅がＷであるとき、 Ｒ、Ｇ、Ｂの発光色を呈するそれぞれの画素が有する前記駆動用ト
ランジスタにおけるＬ／Ｗはそれぞれ異なることを特徴としている。
【発明の効果】
【００５５】
本発明のとおり、駆動用ＴＦＴのサイズを大きくし、かつチャネル幅Ｗに対してチャネ
ル長Ｌを大きくすることによって、飽和領域における電流特性の均一さに優れたＴＦＴを
、それぞれの画素の駆動用ＴＦＴとして用いることが出来、かつ駆動用ＴＦＴのばらつき
がＥＬ素子の発光輝度に影響しにくくすることが出来る。また、保持容量を、駆動用ＴＦ
Ｔのチャネル容量によってまかない、かつ発光エリア外の隔壁と重なり合う位置に配置す
ることによって、高開口率化が期待出来る。
【図面の簡単な説明】
【００５６】
【図１】本発明を用いて作製される画素部のレイアウト例を示す図。
【図２】本発明を用いて作製される画素部のレイアウト例を示す図。
【図３】本発明を用いて作製される画素部のレイアウト例を示す図。
【図４】本発明を用いて作製される画素部のレイアウト例を示す図。
【図５】本発明を用いて作製される画素部のレイアウト例を示す図。
【図６】本発明を用いて作製される画素部のレイアウト例を示す図。
【図７】本発明を用いて作製される画素部のレイアウト例を示す図。
【図８】本発明を用いて作製される画素部のレイアウト例を示す図。
【図９】発光装置と周辺回路とがモジュール化されて電子機器に用いられている例を示す図。
【図１０】本発明を用いて作製される画素部のレイアウト例を示す図。
【図１１】発光装置の概略を示す図。
【図１２】従来方法によってレイアウトされた２トランジスタ型画素の例を示す図。
【図１３】実測したＴＦＴのチャネル容量を示す図。
【図１４】実測したＴＦＴのＩDSバラツキを示す図。
【図１５】ＥＬ素子の動作点を説明する図。
【図１６】駆動用ＴＦＴの動作範囲が線形領域である場合と飽和領域である場合とにおける、ＥＬ素子の劣化と輝度への影響を説明する図。
【図１７】ＴＦＴの動作時における、チャネル周辺での電荷の振る舞いについて説明する図。
【図１８】ＴＦＴの各部における容量の要素について説明する図。
【図１９】発光装置の上面図および断面図。
【図２０】２トランジスタ型画素のマトリクスを示す図。
【図２１】本発明が適用可能な電子機器の例を示す図。
【図２２】画素部の作製工程を簡略に説明する図。
【発明を実施するための形態】
【００５７】
［実施形態１］
まず図１を用いて説明する。ここでの発光装置は、フルカラー表示をするものとし、そ
れぞれ、赤色を発光する画素(Ｒ)の駆動用ＴＦＴのソース領域とドレイン領域のうちの一
方は赤色用の電流供給線に接続されていて、緑色を発光する画素(Ｇ)の駆動用ＴＦＴのソ
ース領域とドレイン領域のうちの一方は緑色用の電流供給線に接続されていて、青色を発
光する画素(Ｂ)の駆動用ＴＦＴのソース領域とドレイン領域のうちの一方は青色用の電流
供給線に接続されている。ＲＧＢそれぞれのＥＬ素子はストライプ状に塗り分けられる。
【００５８】
図１では隔壁は発光エリア５００７以外の領域を覆っていて、隔壁５０２０のうち、前
記ストライプと平行な方向に設けられた隔壁が塗り分けマージンとなる。この時、塗り分
けマージン用の隔壁がある場所は発光エリアに用いることができないので、隔壁の下にソ
ース信号線５００１と電流供給線５００３を配置する。次に、ソース信号線５００１と電
流供給線５００３の下に駆動用ＴＦＴ５００５を配置する。この時隣り合う画素が有する
ソース信号線や電流供給線の下であっても良い。
【００５９】
このような配置としたとき、駆動用ＴＦＴのゲート電極は、電流供給線の一部と重なり
合うように配置される。電流供給線は、常に一定電位に固定されているため、駆動用ＴＦ
Ｔのゲート電極と、電流供給線との間の容量を、Ｃｓの一部として利用することも出来る
。
【００６０】
駆動用ＴＦＴ５００５は保持容量を兼ね、更に特性バラツキも抑えるために、チャネル
長×チャネル幅が大きくなっている。しかし、駆動用ＴＦＴ５００５を塗り分けマージン
用隔壁の下に配置することでチャネル長×チャネル幅が大きくなっても開口率が低くなる
ことを避けることが出来る。
【００６１】
［実施形態２］
次に、画素を構成するＴＦＴが３トランジスタ型の場合は、駆動用ＴＦＴを除く、スイ
ッチング用ＴＦＴと消去用ＴＦＴの２つを直線状に配置することで開口率を稼ぎ、更にシ
ンプルな開口部にすることが出来る。開口部をシンプルに、より長方形に近い形にするこ
とでシュリンクの影響を少なくすることが出来る。
【００６２】
［実施形態３］
また、駆動用ＴＦＴのチャネル長とチャネル幅を決める際は、なるべくチャネル長×チ
ャネル幅を大きくとることを目標とし、駆動用ＴＦＴを飽和領域で動作させる場合はチャ
ネル幅に比べチャネル長を長くし、ＶGSがしきい値電圧の影響を受けにくい値にする必要
がある。チャネル長を大きくすることで駆動用ＴＦＴの飽和領域特性もよりフラットにな
る。この時、ＶGSを大きくしすぎると消費電力が大きくなる事や、駆動用ＴＦＴの耐圧が
問題となるため、|ＶGS|を４Ｖ以上１４Ｖ以下の間になるようにチャネル長・チャネル幅
を調整すると良い。
【００６３】
実施形態１〜３によって、駆動用ＴＦＴのサイズを大きくし、かつチャネル幅Ｗに対し
てチャネル長Ｌを大きくすることによって、飽和領域における電流特性の均一さに優れた
ＴＦＴを、それぞれの画素の駆動用ＴＦＴとして用いることが出来、かつ駆動用ＴＦＴの
ばらつきがＥＬ素子の発光輝度に影響しにくくすることが出来る。
【００６４】
さらに、保持容量を、駆動用ＴＦＴのチャネル容量によってまかない、かつ発光エリア
外の隔壁と重なり合う位置に配置することによって、高開口率化が期待出来る。
【００６５】
［実施形態４］
ＥＬ素子においては、一般的にはＲ、Ｇ、Ｂそれぞれで発光効率が異なり、したがって
均一な輝度を得るのに必要な電流値も異なる。因って駆動用ＴＦＴの電流能力が全て同一
である場合、電流値に差をつけるにはＶｇｓに差をつける必要がある。故にＲ、Ｇ、Ｂそ
れぞれのＥＬ素子の発光効率の差が大きい場合にはＶｇｓの差が大きくなり電圧設定が困
難になる場合がある。
【００６６】
この場合は、Ｒ、Ｇ、Ｂそれぞれで、駆動用ＴＦＴのチャネル長／チャネル幅を変え、
電流能力を調整すれば良い。またこの際、駆動用ＴＦＴチャネル長、チャネル幅を駆動用
ＴＦＴが塗り分けマージン用隔壁の領域を出ない範囲で調整することでＲＧＢで開口率が
同一となる。また、ＲＧＢそれぞれの、チャネル長×チャネル幅が大きくなるよう調整す
ることで、チャネル容量が十分に確保できる。
【００６７】
以下に、本発明の実施例について記載する。
【実施例１】
【００６８】
図１３に、実測したＰチャネル型ＴＦＴのゲート・ソース間容量、ゲート・ドレイン容
量の値を示す。ＶGSは−６Ｖとし、ＶDSを１６Ｖ〜−１６Ｖまで変化させている。ＶDSが
およそ−５Ｖから、それよりも低くなる領域で、飽和領域となっている。図１３(Ａ)と(
Ｂ)との和が駆動用ＴＦＴの容量となる。
【００６９】
図１７(Ｃ)で説明したように、駆動用ＴＦＴを線形領域で駆動させた場合、半導体全表
面にチャネルが形成されるため、充分な容量が確保出来る。
【００７０】
駆動用ＴＦＴを飽和領域で駆動させた場合は、図１７(Ｃ)で説明したようにドレイン領
域側にはチャネルが形成されず、図１３(ｂ)で見るようにゲート・ドレイン間容量は０に
近い値となる。しかし、ソース領域側にはチャネルが形成されるため、図１３(ａ)で見え
るようにゲート・ソース間容量で充分まかなうことが出来る。したがって、駆動用ＴＦＴ
を飽和領域で駆動させたい場合は、駆動用ＴＦＴにＰチャネル型を使うと充分なチャネル
容量が確保出来る。
【００７１】
上記説明から、各画素内で大きなＣｓ部を設けず、駆動用ＴＦＴのチャネル容量を利用
することで開口率を稼ぐことが出来る。また、チャネル長×チャネル幅が大きくなること
で、駆動用ＴＦＴを構成する半導体の結晶性のバラツキが平均化されること等によって、
素子自体のＩｏｎバラツキも低減される。
【００７２】
また、駆動用ＴＦＴを飽和領域で駆動させる場合でも各画素での駆動用ＴＦＴのＶｇｓ
−Ｉｄｓ特性のバラツキが問題となる。その場合、ＥＬ素子に流す電流はそのままでチャ
ネル幅よりもチャネル長を充分大きくすることで、飽和領域の飽和特性も改善される。反
面チャネル長を大きくしたことによって、ＥＬに供給される電流値が減少するので、ＶGS
を高くすることで、所望の電流をＥＬ素子に供給するようにする。従ってＶGSがしきい値
を充分上回る値となることで、ＶGSがしきい値バラツキの影響を受けにくくなり、ＩDSバ
ラツキをより低減することが出来る。チャネル長を長くすることで飽和特性が良いと飽和
領域内ではＩDSがほぼ一定になっているため、ＥＬ素子の劣化などにより抵抗が変化して
も同じ電流量がＥＬ素子に供給される。
【００７３】
図１４には、チャネル長×チャネル幅を大きくし、チャネル幅に対してチャネル長を充
分大きくしたＴＦＴの実測したＩｄｓのバラツキを示す。
【００７４】
|ＶGS|を５Ｖ、|ＶDS|を８Ｖと固定し、チャネル長・チャネル幅の異なる素子について
、それぞれ複数の素子を用いてＩDSを測定した。図１４で分かるように、ＩDSのバラツキ
は、チャネル形成領域の面積(チャネル長×チャネル幅)を大きくすることによって抑える
ことが出来る。また、図１４の|ＶGS|５Ｖと８Ｖを比較すると、ＶGSがＶthを大きく上回
ると、よりＩDSのバラツキを抑えられることが分かる。
【実施例２】
【００７５】
ここでは図１を用い、２トランジスタ型の画素の構成・レイアウトについて説明する。
【００７６】
図１の画素はソース信号線５００１、ゲート信号線５００２、電流供給線５００３、ス
イッチング用ＴＦＴ５００４、駆動用ＴＦＴ５００５、画素電極５００６、発光エリア５
００７以外を覆う隔壁で構成されていて、スイッチング用ＴＦＴ５００４のゲート電極は
ゲート信号線５００２と接続され、ソース側はソース信号線５００１と接続され、ドレイ
ン側は駆動用ＴＦＴ５００５のゲート電極と接続されている。また、駆動用ＴＦＴ５００
５のソース側は電流供給線５００３と接続され、ドレイン側は画素電極５００６と接続さ
れている。
【００７７】
発光エリア５００７以外を覆う隔壁のうち、隣接する左右の画素の間に設けられた隔壁
は、ＲＧＢを塗り分ける際に必要とされる塗り分けマージンとなる。隣り合って隣接する
左右の画素間に設けられる隔壁の幅は、３０μm前後とするのが望ましい。
【００７８】
この時、塗り分けマージン用の隔壁は発光エリアとしては用いることができないため、
幅３０μmの下にソース信号線５００１と電流供給線５００３を配置する。次に、ソース
信号線５００１と電流供給線５００３の下に駆動用ＴＦＴ５００５を配置する。この時隣
り合う画素が有するソース信号線や電流供給線の下であっても良い。
【００７９】
また、保持容量は駆動用ＴＦＴ５００５の、半導体層５０１４とゲート電極５０１６の
間にあるゲート絶縁膜５０１５で作られるチャネル容量で兼ねることが出来る。
【００８０】
この時保持時間の短いデジタル階調で、保持時間が１ｍｓ、駆動用ＴＦＴのＩｏｆｆ＝
１ｐＡとし、ＥＬ素子の発光輝度が１階調変化する時の駆動用ＴＦＴのＶｇｓの変化量Δ
Ｖｇｓは０．０２Ｖ程度とする。式(３)より、その時必要な保持容量は５０ｆＦとなる。
ゲート絶縁膜５０１５の厚さを１２０ｎｍとし、比誘電率を４とすると、チャネル長×チ
ャネル幅＝２００μｍ2で約６０ｆＦのチャネル容量となる。したがって、充分な容量を
作るため、駆動用ＴＦＴ５００５のチャネル長×チャネル幅は２００μｍ2以上であるこ
とが望ましい。
【００８１】
また、駆動用ＴＦＴ５００５のチャネル長×チャネル幅が大きい程、素子自体のバラツ
キも低減されるので、なるべく大きくなることを目標とすると良い。
【００８２】
駆動用ＴＦＴ５００５を飽和領域で駆動させる場合は、チャネル幅に比べチャネル長を
大きくし、Ｖｇｓがしきい値の影響を受けにくい値にすると良い。この時、チャネル長／
チャネル幅が５以上であることが望ましい。チャネル長を大きくすることで駆動用ＴＦＴ
の飽和領域特性もよりフラットになる。しかし、ＶGSを大きくしすぎると消費電力が大き
くなる事や、駆動用ＴＦＴの耐圧が問題となるため、|ＶGS|を４Ｖ以上１４Ｖ以下の間に
なるようにチャネル長とチャネル幅を調整すると良い。
【００８３】
駆動用ＴＦＴ５００５のチャネル長を長くするため、半導体層５０１４のように縦方向
にまっすぐさせると良い。開口率を落とさず、駆動用ＴＦＴ５００５のチャネル長を長く
でき、チャネル幅もある程度大きくすることが出来る。
【００８４】
開口率が高いと、ＥＬ素子に対する電流密度が低くなり長寿命化に繋がり、開口部もシ
ンプルな形になっているため、シュリンクの影響も受けにくくなる。
【００８５】
スイッチング用ＴＦＴ５００４は図ではダブルゲートになっているが、シングルゲート
でも良いし、３本以上のマルチゲートでも良い。
【００８６】
図２(Ａ)は図１(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図２(Ａ)中、α‐α’間の断面を示したものが図２(Ｂ)である。駆動用Ｔ
ＦＴ５１０５のように半導体層を縦方向に蛇行させても良い。
半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５１０５のチ
ャネル長をより長くすることが出来る。
【００８７】
図３(Ａ)は図１(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図３(Ａ)中、α‐α’間の断面を示したものが図３(Ｂ)である。駆動用Ｔ
ＦＴ５２０５のように半導体層をＵ字型にしても良い。半導体層をこのような形状とする
ことで、開口率を落とさず、駆動用ＴＦＴ５２０５のチャネル長をより長くし、チャネル
幅もある程度大きくすることが出来る。
【００８８】
図４(Ａ)は図１(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図４(Ａ)中、α‐α’間の断面を示したものが図４(Ｂ)である。駆動用Ｔ
ＦＴ５３０５のように半導体層をミアンダ形状としても良い。
ここで、ミアンダとは、「meander：曲がりくねって流れる」という意味を有し、ミアン
ダ形状とは、半導体層の形状が曲がりくねっている様子を指す。半導体層をこのような形
状とすることで、開口率を落とさず、駆動用ＴＦＴ５３０５のチャネル長をより長くし、
チャネル幅もある程度大きくすることが出来る。
【実施例３】
【００８９】
ここでは図５を用い、３トランジスタ型の画素の構成・レイアウトについて説明する。
【００９０】
ＳＥＳ駆動をする場合の消去用トランジスタ５５０６を追加し、ゲート電極に消去用の
信号を入力する第２のゲート信号線５５０３が接続され、ソース電極と電流供給線５５０
４が接続され、ドレイン電極とスイッチング用ＴＦＴ５５０５のドレイン電極・駆動用Ｔ
ＦＴ５５０７のゲート電極が接続されている。
【００９１】
３トランジスタ型の場合、スイッチング用ＴＦＴ５５０５と消去用ＴＦＴ５５０６の２
つのＴＦＴを、第１のゲート信号線５５０２と第２のゲート信号線５５０３の間に、横に
並べ直線状に配置する。スイッチング用ＴＦＴ５５０５のドレイン領域と消去用ＴＦＴ５
５０６のドレイン領域を重ねても良い。この時、スイッチング用ＴＦＴ５５０５のソース
領域のある一点とドレイン領域のある一点と消去用ＴＦＴ５５０６のソース領域のある一
点とドレイン領域のある一点が１つの直線上に並ぶように配置する。
【００９２】
上記のように配置することで開口率を上げ、開口部もシンプルな形状にすることが出来
る。
【００９３】
図６(Ａ)は図５(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図６(Ａ)中、α‐α’間の断面を示したものが図６(Ｂ)である。駆動用Ｔ
ＦＴ５６０７のように半導体層を縦方向に蛇行させても良い。
半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５６０７のチ
ャネル長をより長くすることが出来る。
【００９４】
図７(Ａ)は図５(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図７(Ａ)中、α‐α’間の断面を示したものが図７(Ｂ)である。駆動用Ｔ
ＦＴ５７０７のように半導体層をＵ字型にしても良い。半導体層をこのような形状とする
ことで、開口率を落とさず、駆動用ＴＦＴ５７０７のチャネル長をより長くし、チャネル
幅もある程度大きくすることが出来る。
【００９５】
図８(Ａ)は図５(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図８(Ａ)中、α‐α’間の断面を示したものが図８(Ｂ)である。駆動用Ｔ
ＦＴ５８０７のように半導体層をミアンダ形状にしても良い。
半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５８０７のチ
ャネル長をより長くし、チャネル幅もある程度大きくすることが出来る。
【００９６】
図１０（Ａ）は図５（Ａ）における半導体層に代えて、パターニング形状の異なる半導
体層とした例である。図１０（Ａ）中、α‐α’間の断面を示したものが図１０（Ｂ）で
ある。駆動ＴＦＴの半導体層の大きさを５９０７のようにし、保持容量が駆動ＴＦＴのゲ
ート容量だけでは充分でない場合は保持容量部５９１０を形成しても良い。保持容量５９
１０を隔壁５９２０の下に形成することで、開口率を落とさず、充分な保持容量を得るこ
とができる。
【００９７】
さらに、実施例２および本実施例にて示した構成の画素においては、駆動用ＴＦＴを飽
和領域で動作させることによって、駆動用ＴＦＴのソース・ドレイン間電圧に関係なく、
駆動用ＴＦＴのゲート・ソース間電圧のみによって、ＥＬ素子に供給する電流値を制御す
ることが出来る。この場合、駆動用ＴＦＴは定電流源として機能することが出来るため、
発光装置の画素部周辺に一体形成、もしくは外付けで供給される駆動回路に電流源回路を
追加する必要がないため、装置の省スペース化にも貢献出来る。
【実施例４】
【００９８】
図９(Ａ)に示すように、携帯電話等の電子機器の表示部として発光装置が使用される場
合は、モジュール９０１という形で内蔵される。ここで、モジュール９０１とは、発光装
置と、発光装置を駆動するための信号処理用ＬＳＩ、メモリ等を実装した基板とを接続し
た形態を指す。
【００９９】
モジュール９０１をブロック図として、図９(Ｂ)に示す。モジュール９０１は、電源部
９１１、信号制御部９１２、ＦＰＣ９１３、発光装置９１４を有する。
電源部９１１は、外部バッテリーより供給される電源より、ソース信号線駆動回路、ゲー
ト信号線駆動回路、発光素子等に、それぞれ所望の複数の電圧値の電源を生成し、供給す
る。信号制御部９１２には、映像信号、同期信号が入力され、発光装置９０１にて処理が
出来るように、各種信号の変換を行う他、ソース信号線駆動回路、ゲート信号線駆動回路
を駆動するためのクロック信号等を生成する。
【０１００】
本実施例にて示したモジュール９０１は、発光装置９１４と、電源部９１１および信号
制御部９１２とは独立して作成されているが、これらを基板上に一体形成して作製しても
良い。
【０１０１】
続いて、図１１に、図９にて示したモジュール９０１に含まれる発光装置９１４の詳細
な構成について示す。
【０１０２】
発光装置は、基板１００１上に画素部１００３、ソース信号線駆動回路１００４、ゲー
ト信号線駆動回路１００５、１００６、ＦＰＣ１００７等によって構成される。対向基板
１００２は、ガラス等の透明材料でも良いし、金属材料でも良い。基板１００１と対向基
板１００２との間は、充填材等によって密閉され、さらにＥＬ素子の水分による劣化等を
防止するための乾燥剤等が封入される場合もある。
【０１０３】
図１１(Ｂ)に、上面図を示す。基板中央部には、画素部１００３が配置され、その周辺
部には、ソース信号線駆動回路１００４、ゲート信号線駆動回路１００５、１００６が配
置されている。ソース信号線駆動回路１００４の周辺には、電流供給線１０１１、対向電
極コンタクト１０１３等が配置されている。ＥＬ素子の対向電極は、画素部全面に形成さ
れており、前記対向電極コンタクト１０１３によってＦＰＣ１００７を通じ、対向電位が
与えられる。ソース信号線駆動回路１００４、ゲート信号線駆動回路１００５、１００６
を駆動するための信号、および電源の供給は、ＦＰＣ１００７を通じて、外部より行われ
る。
【０１０４】
また、基板１００１と対向基板１００２とを貼り合わせるためのシール材１０１４は、
図１１(Ｂ)に示すように、ソース信号線駆動回路１００４、ゲート信号線駆動回路１００
５、１００６の一部に重なるように形成されていても良い。このようにすると、発光装置
の狭額縁化が期待出来る。
【実施例５】
【０１０５】
本実施例では、本発明を用いて発光装置を作製した例について、図１９を用いて説明す
る。
【０１０６】
図１９は、ＴＦＴが形成された素子基板をシーリング材によって封止することによって
形成された発光装置の上面図であり、図１９(Ｂ)は、図１９(Ａ)のＡ−Ａ’における断面
図、図１９(Ｃ)は図１９(Ａ)のＢ−Ｂ’における断面図である。
【０１０７】
基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第
１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとを囲むようにして、シール
材４００９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３と
、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとの上にシーリング材４
００８が設けられている。よって画素部４００２と、ソース信号線駆動回路４００３と、
第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、基板４００１とシー
ル材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。シ
ール材４００９は、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動
回路４００４ａ、４００４ｂとの一部と重なり合うように設けられていても良い。
【０１０８】
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と
、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、複数のＴＦＴを有
している。図１９(Ｂ)では代表的に、下地膜４０１０上に形成された、ソース信号線駆動
回路４００３に含まれるＴＦＴ(但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦ
Ｔを図示する)４２０１及び画素部４００２に含まれるＴＦＴ４２０２を図示した。
【０１０９】
ＴＦＴ４２０１及び４２０２上には層間絶縁膜(平坦化膜)４３０１が形成され、その上
にＴＦＴ４２０２のドレインと電気的に接続する画素電極(陽極)４２０３が形成される。
画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化
亜鉛、酸化スズまたは酸化インジウムを用いることが出来る。また、前記透明導電膜にガ
リウムを添加したものを用いても良い。
【０１１０】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料また
は無機発光材料を用いることが出来る。また、有機発光材料には低分子系(モノマー系)材
料と高分子系(ポリマー系)材料があるがどちらを用いても良い。
【０１１１】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。
また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１１２】
有機発光層４２０４の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もし
くは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極４２０
５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素
は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰
囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用い
ることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられて
いる。
【０１１３】
以上のようにして、画素電極(陽極)４２０３、有機発光層４２０４及び陰極４２０５か
らなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜４
３０２上に保護膜４３０３が形成されている。保護膜４３０３は、発光素子４３０３に酸
素や水分等が入り込むのを防ぐのに効果的である。
【０１１４】
４００５ａは電源線に接続された引き回し配線であり、ＴＦＴ４２０２の第１の電極に
接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通
り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１
に電気的に接続される。
【０１１５】
シーリング材４００８としては、ガラス材、金属材(代表的にはステンレス材)、セラミ
ックス材、プラスチック材(プラスチックフィルムも含む)を用いることが出来る。プラス
チック材としては、ＦＲＰ(Fiberglass‐Reinforced‐Plastics)板、ＰＶＦ(ポリビニル
フルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂
フィルムを用いることが出来る。また、アルミニウムホイルをＰＶＦフィルムやマイラー
フィルムで挟んだ構造のシートを用いることも出来る。
【０１１６】
但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
【０１１７】
また、充填材４１０３としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ(ポリビニルブチラル)またはＥＶＡ(
エチレンビニルアセテート)を用いることが出来る。
本実施例では充填材として窒素を用いた。
【０１１８】
また充填材４１０３を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる
物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７
を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物
質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８に
よって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている
。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、
吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物
質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑制
出来る。
【０１１９】
図１９(Ｃ)に示すように、画素電極４２０３が形成されると同時に、引き回し配線４０
０５ａ上に接するように導電性膜４２０３ａが形成される。
【０１２０】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【実施例６】
【０１２１】
本実施例においては、実施例２、３にて示した構成の発光装置の作製工程について、図
２２を用いて説明する。なお、説明に際しては画素部のみについて説明するが、駆動回路
部においては、作製工程はこの限りではなく、ここでは説明を省略する。
【０１２２】
まず、図２２(Ａ)に示すように、バリウムホウケイ酸ガラス、またはアルミノホウケイ
酸ガラス等のガラスからなる基板上に、酸化珪素膜、窒化珪素膜、もしくは酸化窒化珪素
膜でなる下地膜(図示せず)を形成する。その後、非晶質構造を有する半導体膜をレーザ結
晶化法や公知の熱結晶化法を用いて結晶化した結晶質半導体膜を所望の形状にパターニン
グし、島状半導体層２２０１、２２０２を得る(図２２(Ａ))。
【０１２３】
続いて、島状半導体層２２０１、２２０２を覆うゲート絶縁膜(図示せず)を形成する。
その後、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ等から選ばれた元素、または前記元素を主成
分とする合金材料もしくは化合物材料を用いて、ゲート電極を形成するための導電膜を形
成する。その後、所望の形状にパターニングし、ゲート電極２２０３、２２０４(２２０
３はゲート信号線を兼ねる)を得る(図２２(Ｂ))。
【０１２４】
続いて、基板表面の平坦化を兼ねる絶縁膜(図示せず)を形成し、その上に画素電極２２
０５を形成する。画素電極２２０５については、表示面が図の表側にあたる場合には反射
電極とし、表示面が図の裏側にあたる場合には、光透過性のある透明電極とする。前者の
反射電極の材料としては、ＭｇＡｇ等があり、後者の透明導電膜としては、ＩＴＯ等が代
表的である。画素電極２２０５もまた、前記材料でなる膜を形成した後、パターニングに
より所望の形状を得る。
【０１２５】
その後、半導体層２２０１、２２０２、ゲート電極２２０４に達するコンタクトホール
２２０６を開口し、配線２２０７〜２２０９(うち、２２０７はソース信号線、２２０８
は電流供給線となる)を形成する。ここで、配線２２０９と、画素電極２２０６とは、互
いに重なり合うようにして接点を取っている(図２２(Ｃ))。
【０１２６】
続いて、隣接する画素の間に隔壁(図示せず)を形成し、発光エリア２２１０となる部分
をエッチングにより開口する(図２２(Ｄ))。その後、開口部分にＥＬ層を形成して完成す
る。
【実施例７】
【０１２７】
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場
所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることが出
来る。
【０１２８】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置
(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器
、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、
記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録媒
体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に
、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため
、発光装置を用いることが望ましい。それら電子機器の具体例を図２１に示す。
【０１２９】
図２１(Ａ)はＥＬディスプレイであり、筐体３００１、支持台３００２、表示部３００
３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明の発光装置は表示
部３００３に用いることが出来る。発光装置は自発光型であるためバックライトが必要な
く、液晶ディスプレイよりも薄い表示部とすることが出来る。なお、発光素子表示装置は
、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる
。
【０１３０】
図２１(Ｂ)はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３
１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本
発明の発光装置は表示部３１０２に用いることが出来る。
【０１３１】
図２１(Ｃ)はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、
表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス
３２０６等を含む。本発明の発光装置は表示部３２０３に用いることが出来る。
【０１３２】
図２１(Ｄ)はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ
３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明の発光装置は表示
部３３０２に用いることが出来る。
【０１３３】
図２１(Ｅ)は記録媒体を備えた携帯型の画像再生装置(具体的にはＤＶＤ再生装置)であ
り、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体(Ｄ
ＶＤ等)読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ
３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示する
が、本発明の発光装置はこれら表示部Ａ、Ｂ３４０３、３４０４に用いることが出来る。
なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１３４】
図２１(Ｆ)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体３５
０１、表示部３５０２、アーム部３５０３を含む。本発明の発光装置は表示部３５０２に
用いることが出来る。
【０１３５】
図２１(Ｇ)はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外
部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７
、音声入力部３６０８、操作キー３６０９等を含む。本発明の発光装置は表示部３６０２
に用いることが出来る。
【０１３６】
図２１(Ｈ)は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入
力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アン
テナ３７０８等を含む。本発明の発光装置は表示部３７０３に用いることが出来る。なお
、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑え
ることが出来る。
【０１３７】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレ
ンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能と
なる。
【０１３８】
また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線
を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増し
てきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい
。
【０１３９】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
【０１４０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は実施例１〜６に示したいずれの構成の発光装置
を用いても良い。
【技術分野】
【０００１】
本発明は、エレクトロルミネッセンス(Electro Luminescence：ＥＬ)素子および、薄膜
トランジスタ(以下ＴＦＴと表記)を基板上に作り込んで形成された電子表示装置の駆動方
法に関する。特に半導体素子(半導体薄膜を用いた素子)を用いた発光装置に関する。また
発光装置を表示部に用いた電子機器に関する。
【０００２】
なお、本明細書中では、ＥＬ素子とは、一重項励起子からの発光(蛍光)を利用するもの
と、三重項励起子からの発光(燐光)を利用するものの両方を示すものとする。
【背景技術】
【０００３】
近年、自発光型素子として、ＥＬ素子を有した発光装置の開発が活発化している。発光
装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極(陽極と陰極)間に
ＥＬ層が挟まれた構造となっている。発光装置の型式としては、パッシブマトリクス型と
アクティブマトリクス型とがあるが、高解像度化に伴う画素数の増加や動画表示のため、
高速な動作が要求されるものに関しては、アクティブマトリクス型が向いている。
【０００４】
アクティブマトリクス型有機ＥＬパネルの各画素には電圧を保持するために、保持容量
(Ｃｓ)部が設けられている。実際の画素構成例を図１２(Ａ)に示す。また、図１２(Ｂ)は
等価回路を示している。特許文献１で開示されているように、Ｃｓ部が大きく、その分有
機ＥＬの発光面積が小さくなってしまう。Ｃｓ部の他にも画素を構成するＴＦＴ・配線・
コンタクト・隔壁などの形状や数、配置の仕方が発光面積を小さくしてしまう要因となっ
ている。発光面積が小さくなることによって、電流密度が高くなり、有機ＥＬの信頼性が
著しく低下する。
【０００５】
また、無理に開口率を稼ごうとして、開口部を複雑な形状にしてしまうと、有機ＥＬ発
光部のシュリンクを助長してしまうこともある。ここで、ＥＬ発光部のシュリンクとは、
ＥＬ層が物理的に収縮する状態ではなく、ＥＬ素子の有効面積(ＥＬ素子が発光している
部分の面積)が、端部より徐々に縮小していく状態をいう。つまり、開口部の形状が複雑
になると、開口部の面積に対して、端部の長さがより長くなり、したがってシュリンクを
助長することになってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２３４６８３号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図２０に、アクティブマトリクス型ＥＬ表示装置の画素部の構成の例を示す。
点線枠２３００で囲まれた部分が画素部であり、その中に複数の画素を有する。
点線枠２３１０で囲まれた部分が１画素である。
【０００８】
ゲート信号線駆動回路から選択信号が入力されるゲート信号線(Ｇ１、Ｇ２、・・・、
Ｇｙ)は、各画素が有するスイッチング用ＴＦＴ２３０１のゲート電極に接続されている
。また、各画素が有するスイッチング用ＴＦＴ２３０１のソース領域とドレイン領域は、
一方がソース信号線駆動回路から信号が入力されるソース信号線(Ｓ１〜Ｓｘ)に、他方が
駆動用ＴＦＴ２３０２のゲート電極に接続されている。各画素の有する駆動用ＴＦＴ２３
０２のソース領域とドレイン領域の一方は電流供給線(Ｖ１、Ｖ２、・・・、Ｖｘ)に、他
方は、各画素が有するＥＬ素子２３０４の一方の電極に接続されている。また、表示期間
中に、駆動用ＴＦＴ２３０２のゲート・ソース間電圧を保持するための容量手段２３０３
を各画素に設けていても良い。
【０００９】
ＥＬ素子２３０４は、陽極と、陰極と、陽極と陰極の間に設けられたＥＬ層とを有する
。ＥＬ素子２３０４の陽極が駆動用ＴＦＴ２３０２のソース領域またはドレイン領域と接
続している場合、ＥＬ素子２３０４の陽極が画素電極、陰極が対向電極となる。逆に、Ｅ
Ｌ素子２３０４の陰極が駆動用ＴＦＴ２３０２のソース領域またはドレイン領域と接続し
ている場合、ＥＬ素子２３０４の陰極が画素電極、陽極が対向電極となる。
【００１０】
なお、本明細書において、対向電極の電位を対向電位という。なお、対向電極に対向電
位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動
電圧であり、このＥＬ駆動電圧が、画素電極と対向電極とに挟まれたＥＬ層に印加される
。
【００１１】
このような発光装置の階調表示方法として、アナログ階調方式と、デジタル階調方式が
挙げられる。デジタル階調方式としては面積階調や時間階調方式がある。
【００１２】
アナログ階調方式とデジタル階調方式のそれぞれの場合において、Ｃｓを設ける場合の
値について説明する。
【００１３】
アナログ階調方式の場合は一般的に、１フレーム期間に１回、各画素にアナログ映像信
号が書き込まれる。各画素へのアナログ映像信号入力はアナログ電圧、あるいはアナログ
電流によって行われる。アナログ電圧の場合は、書き込まれたアナログ電圧がそのまま各
画素の保持容量に蓄えられ、１フレーム期間(フレーム周波数６０Hzの場合１フレーム期
間の長さは１６．６６ms)そのアナログ電圧を保持しなくてはならない。アナログ電流の
場合は書き込まれた電流が各画素内で一旦アナログ電圧に変換される。そのアナログ電圧
を１フレーム期間保持しなくてはならない。
【００１４】
また、デジタル階調方式の場合は、前述のように、デジタル映像信号を１フレーム期間
に複数(ｎ)回書き込む必要がある。４ビット階調ならｎ＝４回以上、６ビット階調ならｎ
＝６回以上となる。したがって、１フレーム期間をｎ個に分割した内、最も長いサブフレ
ームの間保持できなくてはならない。
【００１５】
続いて、駆動用ＴＦＴとＥＬ素子の関係について説明する。
【００１６】
図１５(Ａ)に示すように、各画素の電流供給線・対向電源間には駆動用ＴＦＴ１５０５
とＥＬ素子１５０６が直列に接続されている。ＥＬ素子１５０６に流れる電流は、図１５
(Ｂ)の駆動用ＴＦＴのＶｄ−Ｉｄ曲線とＥＬ素子のＶ−Ｉ曲線の交点が動作点となり、そ
のときの駆動用ＴＦＴ１５０５のソース・ドレイン間電圧とＥＬ素子１５０５の両電極間
の電圧に従って、電流が流れる。
【００１７】
駆動用ＴＦＴ１５０５のゲート・ソース間電圧(|ＶGS|)が、ソース・ドレイン間電圧(|
ＶDS|)よりもしきい値電圧分以上大きいと、駆動用ＴＦＴ１５０５は線形領域で動作(定
電圧駆動)し、それよりも小さいと、駆動用ＴＦＴ１５０５は飽和領域で動作(定電流駆動
)する。
【００１８】
駆動用ＴＦＴ１５０５を線形領域で動作させる場合、すなわち動作点における駆動用Ｔ
ＦＴ１５０５の動作が線形領域に含まれる場合は、駆動用ＴＦＴ１５０５の|ＶDS|がＥＬ
素子１５０６の両電極間の電圧(|ＶEL|)に比べて遥かに小さく、駆動用ＴＦＴ１５０５の
特性ばらつきが、ＥＬ素子１５０６を流れる電流に殆ど影響しない。しかし、温度変化や
経時変化によってＥＬ素子１５０６の抵抗が変化してしまうと、電流もその影響を受け変
化してしまう。例えば、図１６(Ａ)に示すように、ＥＬ素子１５０６が劣化し、その電圧
−電流特性が１６０１から１６０２へと変化すると、動作点もまた、１６０３から１６０
４へと変化する。
このとき、駆動用ＴＦＴ１５０５が線形領域で動作していると、動作点の移動に伴い、Δ
ＩDだけ、ＥＬ素子１５０６を流れる電流値が減少することになる。したがって輝度が低
下する。
【００１９】
これに対し、駆動用ＴＦＴ１５０５を飽和領域で動作させた場合では、図１６(Ｂ)に示
すように、ＥＬ素子の劣化によってＥＬ素子１５０６の電圧−電流特性が１６１１から１
６１２へと変化しても、駆動用ＴＦＴ１５０５のドレイン電流(ＩDS)が一定のため、動作
点が１６１３から１６１４に変化しても、ＥＬ素子１５０６には一定の電流が流れる。そ
のため、輝度の変動が駆動用ＴＦＴ１５０５を線形領域で動作させたときと比べて少ない
。
【００２０】
駆動用ＴＦＴのチャネル長・チャネル幅の設定や、駆動用ＴＦＴやＥＬ素子の特性・駆
動電圧によっては動作点を全て飽和領域に持ってくることも出来る。
【００２１】
しかし、駆動用ＴＦＴ１５０５を飽和領域で動作させた場合では、ＥＬ素子１５０６に
流れる電流値を決めているのはＴＦＴのＶGS−ＩDS特性のみに依存するため、駆動用ＴＦ
Ｔ１５０５の特性が各画素でばらつくと、そのままＥＬ素子１５０６の発光輝度のばらつ
きに反映される。また、保持期間中のＶGSの変化も流れる電流に大きく影響する。飽和領
域におけるＩDSは、式(１)で表される。
【００２２】
【数１】
【００２３】
スイッチング用ＴＦＴ１５０４のオフリーク電流により、駆動用ＴＦＴ１５０５のゲー
ト電極の電荷はソース信号線１５０１にリークし、それにともなって駆動用ＴＦＴの|ＶG
S|が変化するため、ＩDSも変化してしまう。よって、スイッチング用ＴＦＴ１５０４から
の電荷のリークによる、駆動用ＴＦＴのＶGS損失を補うための容量が必要となる。これを
保持容量と呼んでいる。保持容量の大きさは、駆動用ＴＦＴのＶGS−ＩDS特性と、ＥＬ素
子１５０６の輝度が１階調分変化するのに伴う電流値の変化量ΔＩELの関係で決まる。式
(１)からもわかるように、ＩDSはＶGSの２乗に比例するため、|ＶGS|の変化に対してＩDS
は大変敏感である。ΔＩELから、駆動用ＴＦＴ１５０５に許容されるＶGSの変化量ΔＶGS
を求める。必要な保持容量の大きさはスイッチング用ＴＦＴのオフリーク電流値Ｉoff、
および保持時間から、式(２)(３)を用いて決定する。ここでΔｔは微小時間、ΔＶGSは、
駆動用ＴＦＴ１５０５のゲート・ソース間電圧の増分である。
【００２４】
【数２】
【００２５】
【数３】
【００２６】
１フレーム期間に複数回の書き込み動作を行うデジタル階調方式に比べて、アナログ階
調方式は１フレームに１回しか書き込まれないので、保持時間が長くなり、より大きな保
持容量が必要となる。
【００２７】
また、前述の理由から各画素の駆動用ＴＦＴのチャネル長は長く保つ必要があり、駆動
用ＴＦＴサイズが大きくなることにより開口率が下がってしまう。
【００２８】
本発明は、前述の課題を鑑みてなされたものであり、駆動用ＴＦＴのばらつきが映像の
画質に影響しにくく、かつ高開口率を実現する発光装置を提供することを課題とする。
【課題を解決するための手段】
【００２９】
課題を解決するために、本発明では以下のような手段を講じた。
【００３０】
本発明の発光装置においては、画素部に、大きなＣｓ部を設けず、駆動用ＴＦＴのチャ
ネル長・チャネル幅を大きくし、駆動用ＴＦＴのゲート電極と、チャネル形成領域との間
の容量(チャネル容量)をＣｓとして利用する。
【００３１】
図１８のように、ＴＦＴ電極はゲート絶縁膜１８０３を挟んで、ゲート電極１８０４、
ソース電極１８０７、ドレイン電極１８０８で構成されている。そのため各端子間、ゲー
ト電極１８０４・ソース電極１８０７・ソース領域１８０２ａ間にはゲート・ソース間容
量１８１１、１８１２が、ゲート電極１８０４・ドレイン電極１８０８・ドレイン領域１
８０２ｂ間にはゲート・ドレイン間容量１８１３、１８１４が本質的に存在する。
【００３２】
ＴＦＴをＯＮさせるのに必要なゲート・ソース間電圧が、ＴＦＴのゲート電極１８０４
とソース領域１８０２ａ間に印加されれば、チャネル形成領域１８０９内にチャネル１８
１０が形成されドレイン電流が流れる。この時ゲート電極１８０４とチャネル間にチャネ
ル容量１８１５が発生する。
【００３３】
ゲート電極１８０４、ソース電極１８０７、ドレイン電極１８０８の電圧条件によって
チャネル領域は変化するため、チャネル容量も変化する。
【００３４】
電圧条件によるチャネル領域の変化を、図１７を用い説明する。ここにはＰチャネル型
ＴＦＴを例として用いた。
【００３５】
図１７の(Ｂ)のように、ＴＦＴがＯＦＦ状態の場合、チャネル形成領域１７０４にチャ
ネルは形成されないため、チャネル容量は無視出来る。
【００３６】
次に、図１７(Ｃ)のように、ＴＦＴを線形領域で動作する場合、ソース・ドレイン間全
面にチャネル１７０６が形成され、正孔はソースからドレインに向けて直線的に減少する
ように分布する。チャネル形成領域の半導体全表面に正孔が存在するため、充分なチャネ
ル容量が確保出来る。
【００３７】
次に、図１７(Ｄ)のように、ＴＦＴを飽和領域で動作する場合、チャネル１７０６は形
成されるが、ドレイン側の半導体表面には正孔の分布がない状態になる。しかし、ソース
側の半導体表面には正孔が存在するため、ゲート・ソース間に充分な容量が確保出来る。
【００３８】
また、画素のレイアウトを行う際に、隔壁の下に配線を配置し、配線の下に駆動用ＴＦ
Ｔを配置することで、駆動用ＴＦＴのサイズが大きくなっても開口率を稼ぐことが出来る
。また、３トランジスタ型の場合スイッチング用ＴＦＴと消去用ＴＦＴを直線状に配置す
ることで開口率を稼ぎ、シンプルな開口部にすることが出来る。ここで直線状とは必ずし
も厳密に一直線でなくともよい。開口率を上げることによりＥＬ素子を同じ輝度にしても
電流密度が下がり、劣化速度が遅くなる。また、シンプルな開口部にすることでＥＬ素子
のシュリンクの影響を受けにくくなる。
【００３９】
本発明の構成を以下に記す。
【００４０】
本発明の発光装置は、駆動用トランジスタと接続する発光素子と、スイッチング用ＴＦ
Ｔと、消去用ＴＦＴとを有する画素を、複数個備えた発光装置であって、 前記駆動用ト
ランジスタのゲート・ソース間電圧を保持するための容量部は、前記駆動用トランジスタ
のゲート電極と半導体層とそれらの間に設けられた絶縁膜によって設けられたことを特徴
としている。
【００４１】
本発明の発光装置は、 駆動用トランジスタと接続する発光素子と、スイッチング用Ｔ
ＦＴと、消去用ＴＦＴとを有する画素を、複数個備えた発光装置であって、 前記駆動用
トランジスタのゲート・ソース間電圧を保持するための容量部は、前記駆動用トランジス
タのゲート電極とソース領域を形成する半導体層、あるいは前記駆動用トランジスタのゲ
ート電極とドレイン領域を形成する半導体層と、前記ゲート電極と前記半導体層との間に
設けられた絶縁膜によって設けられたことを特徴としている。
【００４２】
本発明の発光装置は、 発光素子を備えた複数の画素を有し、 前記複数の画素はそれ
ぞれ、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、スイッチング
用トランジスタと、消去用トランジスタと、駆動用トランジスタとを有する発光装置であ
って、 前記駆動用トランジスタのゲート・ソース間電圧を保持するための容量は、前記
駆動用トランジスタのゲート電極とチャネル形成領域との間の容量によって設けられたこ
とを特徴としている。
【００４３】
本発明の発光装置は、 発光素子を備えた複数の画素を有し、 前記複数の画素はそれ
ぞれ、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、スイッチング
用トランジスタと、消去用トランジスタと、駆動用トランジスタとを有する発光装置であ
って、 前記駆動用トランジスタのゲート・ソース間電圧を保持するための容量は、前記
駆動用トランジスタのゲート電極とソース領域との間、あるいは前記駆動用トランジスタ
のゲート電極とドレイン領域との間の容量とによって設けられたことを特徴としている。
【００４４】
本発明の発光装置は、 駆動用トランジスタと接続する発光素子と、スイッチング用Ｔ
ＦＴと、消去用ＴＦＴを有する画素を、複数個備えた発光装置であって、 前記ソース信
号線と、前記電流供給線と、前記駆動用トランジスタとはいずれも、前記複数の画素の隣
接する発光エリアを隔てる位置に形成された絶縁膜と重なり合う位置に配置されているこ
とを特徴としている。
【００４５】
本発明の発光装置は、 発光素子を備えた複数の画素を有し、 前記複数の画素はそれ
ぞれ、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、スイッチング
用トランジスタと、駆動用トランジスタとを有する発光装置であって、 前記ソース信号
線と、前記電流供給線と、前記駆動用トランジスタとはいずれも、前記複数の画素の隣接
する発光エリアを隔てる位置に形成された絶縁膜と重なり合う位置に配置されていること
を特徴としている。
【００４６】
本発明の発光装置において、 前記スイッチング用トランジスタと前記消去用トランジ
スタとは、 前記スイッチング用トランジスタのソース領域におけるある一点とドレイン
領域におけるある一点および、前記消去用トランジスタのソース領域におけるある一点と
ドレイン領域におけるある一点が、いずれも１つの直線上に含まれる位置に配置されてい
ることを特徴としている。
【００４７】
本発明の発光装置において、 前記駆動用トランジスタは、前記ソース信号線の一部あ
るいは、前記電流供給線の一部と重なり合う位置に配置されていることを特徴としている
。
【００４８】
本発明の発光装置において、 前記駆動用トランジスタのチャネル領域を形成する半導
体層は、Ｕ字状、Ｓ字状、渦巻状、あるいはミアンダ状に形成されていることを特徴とし
ている。
【００４９】
本発明の発光装置において、 前記駆動用トランジスタのチャネル長がＬ、チャネル幅
がＷであるとき、 Ｌ×Ｗ＞２００μｍ2であることを特徴としている。
【００５０】
本発明の発光装置において、 前記駆動用トランジスタのゲート・ソース間電圧がＶGS
、ソース・ドレイン間電圧がＶDS、しきい値電圧がＶthであるとき、 |ＶDS|＜|ＶGS|−
|Ｖth|となるように駆動されることを特徴としている。
【００５１】
本発明の発光装置において、 前記駆動用トランジスタのゲート・ソース間電圧がＶGS
、ソース・ドレイン間電圧がＶDS、しきい値電圧がＶthであるとき、 |ＶDS|≧|ＶGS|−
|Ｖth|となるように駆動されることを特徴としている。
【００５２】
本発明の発光装置において、 前記駆動用トランジスタのゲート・ソース間電圧が、４
Ｖ以上１４Ｖ以下となるように駆動されることを特徴としている。
【００５３】
本発明の発光装置において、 前記駆動用トランジスタのチャネル長がＬ、チャネル幅
がＷであるとき、 Ｌ＞５Ｗであることを特徴としている。
【００５４】
本発明の発光装置において、 前記駆動用のトランジスタのチャネル長がＬ、チャネル
幅がＷであるとき、 Ｒ、Ｇ、Ｂの発光色を呈するそれぞれの画素が有する前記駆動用ト
ランジスタにおけるＬ／Ｗはそれぞれ異なることを特徴としている。
【発明の効果】
【００５５】
本発明のとおり、駆動用ＴＦＴのサイズを大きくし、かつチャネル幅Ｗに対してチャネ
ル長Ｌを大きくすることによって、飽和領域における電流特性の均一さに優れたＴＦＴを
、それぞれの画素の駆動用ＴＦＴとして用いることが出来、かつ駆動用ＴＦＴのばらつき
がＥＬ素子の発光輝度に影響しにくくすることが出来る。また、保持容量を、駆動用ＴＦ
Ｔのチャネル容量によってまかない、かつ発光エリア外の隔壁と重なり合う位置に配置す
ることによって、高開口率化が期待出来る。
【図面の簡単な説明】
【００５６】
【図１】本発明を用いて作製される画素部のレイアウト例を示す図。
【図２】本発明を用いて作製される画素部のレイアウト例を示す図。
【図３】本発明を用いて作製される画素部のレイアウト例を示す図。
【図４】本発明を用いて作製される画素部のレイアウト例を示す図。
【図５】本発明を用いて作製される画素部のレイアウト例を示す図。
【図６】本発明を用いて作製される画素部のレイアウト例を示す図。
【図７】本発明を用いて作製される画素部のレイアウト例を示す図。
【図８】本発明を用いて作製される画素部のレイアウト例を示す図。
【図９】発光装置と周辺回路とがモジュール化されて電子機器に用いられている例を示す図。
【図１０】本発明を用いて作製される画素部のレイアウト例を示す図。
【図１１】発光装置の概略を示す図。
【図１２】従来方法によってレイアウトされた２トランジスタ型画素の例を示す図。
【図１３】実測したＴＦＴのチャネル容量を示す図。
【図１４】実測したＴＦＴのＩDSバラツキを示す図。
【図１５】ＥＬ素子の動作点を説明する図。
【図１６】駆動用ＴＦＴの動作範囲が線形領域である場合と飽和領域である場合とにおける、ＥＬ素子の劣化と輝度への影響を説明する図。
【図１７】ＴＦＴの動作時における、チャネル周辺での電荷の振る舞いについて説明する図。
【図１８】ＴＦＴの各部における容量の要素について説明する図。
【図１９】発光装置の上面図および断面図。
【図２０】２トランジスタ型画素のマトリクスを示す図。
【図２１】本発明が適用可能な電子機器の例を示す図。
【図２２】画素部の作製工程を簡略に説明する図。
【発明を実施するための形態】
【００５７】
［実施形態１］
まず図１を用いて説明する。ここでの発光装置は、フルカラー表示をするものとし、そ
れぞれ、赤色を発光する画素(Ｒ)の駆動用ＴＦＴのソース領域とドレイン領域のうちの一
方は赤色用の電流供給線に接続されていて、緑色を発光する画素(Ｇ)の駆動用ＴＦＴのソ
ース領域とドレイン領域のうちの一方は緑色用の電流供給線に接続されていて、青色を発
光する画素(Ｂ)の駆動用ＴＦＴのソース領域とドレイン領域のうちの一方は青色用の電流
供給線に接続されている。ＲＧＢそれぞれのＥＬ素子はストライプ状に塗り分けられる。
【００５８】
図１では隔壁は発光エリア５００７以外の領域を覆っていて、隔壁５０２０のうち、前
記ストライプと平行な方向に設けられた隔壁が塗り分けマージンとなる。この時、塗り分
けマージン用の隔壁がある場所は発光エリアに用いることができないので、隔壁の下にソ
ース信号線５００１と電流供給線５００３を配置する。次に、ソース信号線５００１と電
流供給線５００３の下に駆動用ＴＦＴ５００５を配置する。この時隣り合う画素が有する
ソース信号線や電流供給線の下であっても良い。
【００５９】
このような配置としたとき、駆動用ＴＦＴのゲート電極は、電流供給線の一部と重なり
合うように配置される。電流供給線は、常に一定電位に固定されているため、駆動用ＴＦ
Ｔのゲート電極と、電流供給線との間の容量を、Ｃｓの一部として利用することも出来る
。
【００６０】
駆動用ＴＦＴ５００５は保持容量を兼ね、更に特性バラツキも抑えるために、チャネル
長×チャネル幅が大きくなっている。しかし、駆動用ＴＦＴ５００５を塗り分けマージン
用隔壁の下に配置することでチャネル長×チャネル幅が大きくなっても開口率が低くなる
ことを避けることが出来る。
【００６１】
［実施形態２］
次に、画素を構成するＴＦＴが３トランジスタ型の場合は、駆動用ＴＦＴを除く、スイ
ッチング用ＴＦＴと消去用ＴＦＴの２つを直線状に配置することで開口率を稼ぎ、更にシ
ンプルな開口部にすることが出来る。開口部をシンプルに、より長方形に近い形にするこ
とでシュリンクの影響を少なくすることが出来る。
【００６２】
［実施形態３］
また、駆動用ＴＦＴのチャネル長とチャネル幅を決める際は、なるべくチャネル長×チ
ャネル幅を大きくとることを目標とし、駆動用ＴＦＴを飽和領域で動作させる場合はチャ
ネル幅に比べチャネル長を長くし、ＶGSがしきい値電圧の影響を受けにくい値にする必要
がある。チャネル長を大きくすることで駆動用ＴＦＴの飽和領域特性もよりフラットにな
る。この時、ＶGSを大きくしすぎると消費電力が大きくなる事や、駆動用ＴＦＴの耐圧が
問題となるため、|ＶGS|を４Ｖ以上１４Ｖ以下の間になるようにチャネル長・チャネル幅
を調整すると良い。
【００６３】
実施形態１〜３によって、駆動用ＴＦＴのサイズを大きくし、かつチャネル幅Ｗに対し
てチャネル長Ｌを大きくすることによって、飽和領域における電流特性の均一さに優れた
ＴＦＴを、それぞれの画素の駆動用ＴＦＴとして用いることが出来、かつ駆動用ＴＦＴの
ばらつきがＥＬ素子の発光輝度に影響しにくくすることが出来る。
【００６４】
さらに、保持容量を、駆動用ＴＦＴのチャネル容量によってまかない、かつ発光エリア
外の隔壁と重なり合う位置に配置することによって、高開口率化が期待出来る。
【００６５】
［実施形態４］
ＥＬ素子においては、一般的にはＲ、Ｇ、Ｂそれぞれで発光効率が異なり、したがって
均一な輝度を得るのに必要な電流値も異なる。因って駆動用ＴＦＴの電流能力が全て同一
である場合、電流値に差をつけるにはＶｇｓに差をつける必要がある。故にＲ、Ｇ、Ｂそ
れぞれのＥＬ素子の発光効率の差が大きい場合にはＶｇｓの差が大きくなり電圧設定が困
難になる場合がある。
【００６６】
この場合は、Ｒ、Ｇ、Ｂそれぞれで、駆動用ＴＦＴのチャネル長／チャネル幅を変え、
電流能力を調整すれば良い。またこの際、駆動用ＴＦＴチャネル長、チャネル幅を駆動用
ＴＦＴが塗り分けマージン用隔壁の領域を出ない範囲で調整することでＲＧＢで開口率が
同一となる。また、ＲＧＢそれぞれの、チャネル長×チャネル幅が大きくなるよう調整す
ることで、チャネル容量が十分に確保できる。
【００６７】
以下に、本発明の実施例について記載する。
【実施例１】
【００６８】
図１３に、実測したＰチャネル型ＴＦＴのゲート・ソース間容量、ゲート・ドレイン容
量の値を示す。ＶGSは−６Ｖとし、ＶDSを１６Ｖ〜−１６Ｖまで変化させている。ＶDSが
およそ−５Ｖから、それよりも低くなる領域で、飽和領域となっている。図１３(Ａ)と(
Ｂ)との和が駆動用ＴＦＴの容量となる。
【００６９】
図１７(Ｃ)で説明したように、駆動用ＴＦＴを線形領域で駆動させた場合、半導体全表
面にチャネルが形成されるため、充分な容量が確保出来る。
【００７０】
駆動用ＴＦＴを飽和領域で駆動させた場合は、図１７(Ｃ)で説明したようにドレイン領
域側にはチャネルが形成されず、図１３(ｂ)で見るようにゲート・ドレイン間容量は０に
近い値となる。しかし、ソース領域側にはチャネルが形成されるため、図１３(ａ)で見え
るようにゲート・ソース間容量で充分まかなうことが出来る。したがって、駆動用ＴＦＴ
を飽和領域で駆動させたい場合は、駆動用ＴＦＴにＰチャネル型を使うと充分なチャネル
容量が確保出来る。
【００７１】
上記説明から、各画素内で大きなＣｓ部を設けず、駆動用ＴＦＴのチャネル容量を利用
することで開口率を稼ぐことが出来る。また、チャネル長×チャネル幅が大きくなること
で、駆動用ＴＦＴを構成する半導体の結晶性のバラツキが平均化されること等によって、
素子自体のＩｏｎバラツキも低減される。
【００７２】
また、駆動用ＴＦＴを飽和領域で駆動させる場合でも各画素での駆動用ＴＦＴのＶｇｓ
−Ｉｄｓ特性のバラツキが問題となる。その場合、ＥＬ素子に流す電流はそのままでチャ
ネル幅よりもチャネル長を充分大きくすることで、飽和領域の飽和特性も改善される。反
面チャネル長を大きくしたことによって、ＥＬに供給される電流値が減少するので、ＶGS
を高くすることで、所望の電流をＥＬ素子に供給するようにする。従ってＶGSがしきい値
を充分上回る値となることで、ＶGSがしきい値バラツキの影響を受けにくくなり、ＩDSバ
ラツキをより低減することが出来る。チャネル長を長くすることで飽和特性が良いと飽和
領域内ではＩDSがほぼ一定になっているため、ＥＬ素子の劣化などにより抵抗が変化して
も同じ電流量がＥＬ素子に供給される。
【００７３】
図１４には、チャネル長×チャネル幅を大きくし、チャネル幅に対してチャネル長を充
分大きくしたＴＦＴの実測したＩｄｓのバラツキを示す。
【００７４】
|ＶGS|を５Ｖ、|ＶDS|を８Ｖと固定し、チャネル長・チャネル幅の異なる素子について
、それぞれ複数の素子を用いてＩDSを測定した。図１４で分かるように、ＩDSのバラツキ
は、チャネル形成領域の面積(チャネル長×チャネル幅)を大きくすることによって抑える
ことが出来る。また、図１４の|ＶGS|５Ｖと８Ｖを比較すると、ＶGSがＶthを大きく上回
ると、よりＩDSのバラツキを抑えられることが分かる。
【実施例２】
【００７５】
ここでは図１を用い、２トランジスタ型の画素の構成・レイアウトについて説明する。
【００７６】
図１の画素はソース信号線５００１、ゲート信号線５００２、電流供給線５００３、ス
イッチング用ＴＦＴ５００４、駆動用ＴＦＴ５００５、画素電極５００６、発光エリア５
００７以外を覆う隔壁で構成されていて、スイッチング用ＴＦＴ５００４のゲート電極は
ゲート信号線５００２と接続され、ソース側はソース信号線５００１と接続され、ドレイ
ン側は駆動用ＴＦＴ５００５のゲート電極と接続されている。また、駆動用ＴＦＴ５００
５のソース側は電流供給線５００３と接続され、ドレイン側は画素電極５００６と接続さ
れている。
【００７７】
発光エリア５００７以外を覆う隔壁のうち、隣接する左右の画素の間に設けられた隔壁
は、ＲＧＢを塗り分ける際に必要とされる塗り分けマージンとなる。隣り合って隣接する
左右の画素間に設けられる隔壁の幅は、３０μm前後とするのが望ましい。
【００７８】
この時、塗り分けマージン用の隔壁は発光エリアとしては用いることができないため、
幅３０μmの下にソース信号線５００１と電流供給線５００３を配置する。次に、ソース
信号線５００１と電流供給線５００３の下に駆動用ＴＦＴ５００５を配置する。この時隣
り合う画素が有するソース信号線や電流供給線の下であっても良い。
【００７９】
また、保持容量は駆動用ＴＦＴ５００５の、半導体層５０１４とゲート電極５０１６の
間にあるゲート絶縁膜５０１５で作られるチャネル容量で兼ねることが出来る。
【００８０】
この時保持時間の短いデジタル階調で、保持時間が１ｍｓ、駆動用ＴＦＴのＩｏｆｆ＝
１ｐＡとし、ＥＬ素子の発光輝度が１階調変化する時の駆動用ＴＦＴのＶｇｓの変化量Δ
Ｖｇｓは０．０２Ｖ程度とする。式(３)より、その時必要な保持容量は５０ｆＦとなる。
ゲート絶縁膜５０１５の厚さを１２０ｎｍとし、比誘電率を４とすると、チャネル長×チ
ャネル幅＝２００μｍ2で約６０ｆＦのチャネル容量となる。したがって、充分な容量を
作るため、駆動用ＴＦＴ５００５のチャネル長×チャネル幅は２００μｍ2以上であるこ
とが望ましい。
【００８１】
また、駆動用ＴＦＴ５００５のチャネル長×チャネル幅が大きい程、素子自体のバラツ
キも低減されるので、なるべく大きくなることを目標とすると良い。
【００８２】
駆動用ＴＦＴ５００５を飽和領域で駆動させる場合は、チャネル幅に比べチャネル長を
大きくし、Ｖｇｓがしきい値の影響を受けにくい値にすると良い。この時、チャネル長／
チャネル幅が５以上であることが望ましい。チャネル長を大きくすることで駆動用ＴＦＴ
の飽和領域特性もよりフラットになる。しかし、ＶGSを大きくしすぎると消費電力が大き
くなる事や、駆動用ＴＦＴの耐圧が問題となるため、|ＶGS|を４Ｖ以上１４Ｖ以下の間に
なるようにチャネル長とチャネル幅を調整すると良い。
【００８３】
駆動用ＴＦＴ５００５のチャネル長を長くするため、半導体層５０１４のように縦方向
にまっすぐさせると良い。開口率を落とさず、駆動用ＴＦＴ５００５のチャネル長を長く
でき、チャネル幅もある程度大きくすることが出来る。
【００８４】
開口率が高いと、ＥＬ素子に対する電流密度が低くなり長寿命化に繋がり、開口部もシ
ンプルな形になっているため、シュリンクの影響も受けにくくなる。
【００８５】
スイッチング用ＴＦＴ５００４は図ではダブルゲートになっているが、シングルゲート
でも良いし、３本以上のマルチゲートでも良い。
【００８６】
図２(Ａ)は図１(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図２(Ａ)中、α‐α’間の断面を示したものが図２(Ｂ)である。駆動用Ｔ
ＦＴ５１０５のように半導体層を縦方向に蛇行させても良い。
半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５１０５のチ
ャネル長をより長くすることが出来る。
【００８７】
図３(Ａ)は図１(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図３(Ａ)中、α‐α’間の断面を示したものが図３(Ｂ)である。駆動用Ｔ
ＦＴ５２０５のように半導体層をＵ字型にしても良い。半導体層をこのような形状とする
ことで、開口率を落とさず、駆動用ＴＦＴ５２０５のチャネル長をより長くし、チャネル
幅もある程度大きくすることが出来る。
【００８８】
図４(Ａ)は図１(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図４(Ａ)中、α‐α’間の断面を示したものが図４(Ｂ)である。駆動用Ｔ
ＦＴ５３０５のように半導体層をミアンダ形状としても良い。
ここで、ミアンダとは、「meander：曲がりくねって流れる」という意味を有し、ミアン
ダ形状とは、半導体層の形状が曲がりくねっている様子を指す。半導体層をこのような形
状とすることで、開口率を落とさず、駆動用ＴＦＴ５３０５のチャネル長をより長くし、
チャネル幅もある程度大きくすることが出来る。
【実施例３】
【００８９】
ここでは図５を用い、３トランジスタ型の画素の構成・レイアウトについて説明する。
【００９０】
ＳＥＳ駆動をする場合の消去用トランジスタ５５０６を追加し、ゲート電極に消去用の
信号を入力する第２のゲート信号線５５０３が接続され、ソース電極と電流供給線５５０
４が接続され、ドレイン電極とスイッチング用ＴＦＴ５５０５のドレイン電極・駆動用Ｔ
ＦＴ５５０７のゲート電極が接続されている。
【００９１】
３トランジスタ型の場合、スイッチング用ＴＦＴ５５０５と消去用ＴＦＴ５５０６の２
つのＴＦＴを、第１のゲート信号線５５０２と第２のゲート信号線５５０３の間に、横に
並べ直線状に配置する。スイッチング用ＴＦＴ５５０５のドレイン領域と消去用ＴＦＴ５
５０６のドレイン領域を重ねても良い。この時、スイッチング用ＴＦＴ５５０５のソース
領域のある一点とドレイン領域のある一点と消去用ＴＦＴ５５０６のソース領域のある一
点とドレイン領域のある一点が１つの直線上に並ぶように配置する。
【００９２】
上記のように配置することで開口率を上げ、開口部もシンプルな形状にすることが出来
る。
【００９３】
図６(Ａ)は図５(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図６(Ａ)中、α‐α’間の断面を示したものが図６(Ｂ)である。駆動用Ｔ
ＦＴ５６０７のように半導体層を縦方向に蛇行させても良い。
半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５６０７のチ
ャネル長をより長くすることが出来る。
【００９４】
図７(Ａ)は図５(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図７(Ａ)中、α‐α’間の断面を示したものが図７(Ｂ)である。駆動用Ｔ
ＦＴ５７０７のように半導体層をＵ字型にしても良い。半導体層をこのような形状とする
ことで、開口率を落とさず、駆動用ＴＦＴ５７０７のチャネル長をより長くし、チャネル
幅もある程度大きくすることが出来る。
【００９５】
図８(Ａ)は図５(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層と
した例である。図８(Ａ)中、α‐α’間の断面を示したものが図８(Ｂ)である。駆動用Ｔ
ＦＴ５８０７のように半導体層をミアンダ形状にしても良い。
半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５８０７のチ
ャネル長をより長くし、チャネル幅もある程度大きくすることが出来る。
【００９６】
図１０（Ａ）は図５（Ａ）における半導体層に代えて、パターニング形状の異なる半導
体層とした例である。図１０（Ａ）中、α‐α’間の断面を示したものが図１０（Ｂ）で
ある。駆動ＴＦＴの半導体層の大きさを５９０７のようにし、保持容量が駆動ＴＦＴのゲ
ート容量だけでは充分でない場合は保持容量部５９１０を形成しても良い。保持容量５９
１０を隔壁５９２０の下に形成することで、開口率を落とさず、充分な保持容量を得るこ
とができる。
【００９７】
さらに、実施例２および本実施例にて示した構成の画素においては、駆動用ＴＦＴを飽
和領域で動作させることによって、駆動用ＴＦＴのソース・ドレイン間電圧に関係なく、
駆動用ＴＦＴのゲート・ソース間電圧のみによって、ＥＬ素子に供給する電流値を制御す
ることが出来る。この場合、駆動用ＴＦＴは定電流源として機能することが出来るため、
発光装置の画素部周辺に一体形成、もしくは外付けで供給される駆動回路に電流源回路を
追加する必要がないため、装置の省スペース化にも貢献出来る。
【実施例４】
【００９８】
図９(Ａ)に示すように、携帯電話等の電子機器の表示部として発光装置が使用される場
合は、モジュール９０１という形で内蔵される。ここで、モジュール９０１とは、発光装
置と、発光装置を駆動するための信号処理用ＬＳＩ、メモリ等を実装した基板とを接続し
た形態を指す。
【００９９】
モジュール９０１をブロック図として、図９(Ｂ)に示す。モジュール９０１は、電源部
９１１、信号制御部９１２、ＦＰＣ９１３、発光装置９１４を有する。
電源部９１１は、外部バッテリーより供給される電源より、ソース信号線駆動回路、ゲー
ト信号線駆動回路、発光素子等に、それぞれ所望の複数の電圧値の電源を生成し、供給す
る。信号制御部９１２には、映像信号、同期信号が入力され、発光装置９０１にて処理が
出来るように、各種信号の変換を行う他、ソース信号線駆動回路、ゲート信号線駆動回路
を駆動するためのクロック信号等を生成する。
【０１００】
本実施例にて示したモジュール９０１は、発光装置９１４と、電源部９１１および信号
制御部９１２とは独立して作成されているが、これらを基板上に一体形成して作製しても
良い。
【０１０１】
続いて、図１１に、図９にて示したモジュール９０１に含まれる発光装置９１４の詳細
な構成について示す。
【０１０２】
発光装置は、基板１００１上に画素部１００３、ソース信号線駆動回路１００４、ゲー
ト信号線駆動回路１００５、１００６、ＦＰＣ１００７等によって構成される。対向基板
１００２は、ガラス等の透明材料でも良いし、金属材料でも良い。基板１００１と対向基
板１００２との間は、充填材等によって密閉され、さらにＥＬ素子の水分による劣化等を
防止するための乾燥剤等が封入される場合もある。
【０１０３】
図１１(Ｂ)に、上面図を示す。基板中央部には、画素部１００３が配置され、その周辺
部には、ソース信号線駆動回路１００４、ゲート信号線駆動回路１００５、１００６が配
置されている。ソース信号線駆動回路１００４の周辺には、電流供給線１０１１、対向電
極コンタクト１０１３等が配置されている。ＥＬ素子の対向電極は、画素部全面に形成さ
れており、前記対向電極コンタクト１０１３によってＦＰＣ１００７を通じ、対向電位が
与えられる。ソース信号線駆動回路１００４、ゲート信号線駆動回路１００５、１００６
を駆動するための信号、および電源の供給は、ＦＰＣ１００７を通じて、外部より行われ
る。
【０１０４】
また、基板１００１と対向基板１００２とを貼り合わせるためのシール材１０１４は、
図１１(Ｂ)に示すように、ソース信号線駆動回路１００４、ゲート信号線駆動回路１００
５、１００６の一部に重なるように形成されていても良い。このようにすると、発光装置
の狭額縁化が期待出来る。
【実施例５】
【０１０５】
本実施例では、本発明を用いて発光装置を作製した例について、図１９を用いて説明す
る。
【０１０６】
図１９は、ＴＦＴが形成された素子基板をシーリング材によって封止することによって
形成された発光装置の上面図であり、図１９(Ｂ)は、図１９(Ａ)のＡ−Ａ’における断面
図、図１９(Ｃ)は図１９(Ａ)のＢ−Ｂ’における断面図である。
【０１０７】
基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第
１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとを囲むようにして、シール
材４００９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３と
、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとの上にシーリング材４
００８が設けられている。よって画素部４００２と、ソース信号線駆動回路４００３と、
第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、基板４００１とシー
ル材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。シ
ール材４００９は、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動
回路４００４ａ、４００４ｂとの一部と重なり合うように設けられていても良い。
【０１０８】
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と
、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、複数のＴＦＴを有
している。図１９(Ｂ)では代表的に、下地膜４０１０上に形成された、ソース信号線駆動
回路４００３に含まれるＴＦＴ(但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦ
Ｔを図示する)４２０１及び画素部４００２に含まれるＴＦＴ４２０２を図示した。
【０１０９】
ＴＦＴ４２０１及び４２０２上には層間絶縁膜(平坦化膜)４３０１が形成され、その上
にＴＦＴ４２０２のドレインと電気的に接続する画素電極(陽極)４２０３が形成される。
画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化
亜鉛、酸化スズまたは酸化インジウムを用いることが出来る。また、前記透明導電膜にガ
リウムを添加したものを用いても良い。
【０１１０】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料また
は無機発光材料を用いることが出来る。また、有機発光材料には低分子系(モノマー系)材
料と高分子系(ポリマー系)材料があるがどちらを用いても良い。
【０１１１】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。
また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１１２】
有機発光層４２０４の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もし
くは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極４２０
５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素
は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰
囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用い
ることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられて
いる。
【０１１３】
以上のようにして、画素電極(陽極)４２０３、有機発光層４２０４及び陰極４２０５か
らなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜４
３０２上に保護膜４３０３が形成されている。保護膜４３０３は、発光素子４３０３に酸
素や水分等が入り込むのを防ぐのに効果的である。
【０１１４】
４００５ａは電源線に接続された引き回し配線であり、ＴＦＴ４２０２の第１の電極に
接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通
り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１
に電気的に接続される。
【０１１５】
シーリング材４００８としては、ガラス材、金属材(代表的にはステンレス材)、セラミ
ックス材、プラスチック材(プラスチックフィルムも含む)を用いることが出来る。プラス
チック材としては、ＦＲＰ(Fiberglass‐Reinforced‐Plastics)板、ＰＶＦ(ポリビニル
フルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂
フィルムを用いることが出来る。また、アルミニウムホイルをＰＶＦフィルムやマイラー
フィルムで挟んだ構造のシートを用いることも出来る。
【０１１６】
但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
【０１１７】
また、充填材４１０３としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ(ポリビニルブチラル)またはＥＶＡ(
エチレンビニルアセテート)を用いることが出来る。
本実施例では充填材として窒素を用いた。
【０１１８】
また充填材４１０３を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる
物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７
を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物
質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８に
よって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている
。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、
吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物
質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑制
出来る。
【０１１９】
図１９(Ｃ)に示すように、画素電極４２０３が形成されると同時に、引き回し配線４０
０５ａ上に接するように導電性膜４２０３ａが形成される。
【０１２０】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【実施例６】
【０１２１】
本実施例においては、実施例２、３にて示した構成の発光装置の作製工程について、図
２２を用いて説明する。なお、説明に際しては画素部のみについて説明するが、駆動回路
部においては、作製工程はこの限りではなく、ここでは説明を省略する。
【０１２２】
まず、図２２(Ａ)に示すように、バリウムホウケイ酸ガラス、またはアルミノホウケイ
酸ガラス等のガラスからなる基板上に、酸化珪素膜、窒化珪素膜、もしくは酸化窒化珪素
膜でなる下地膜(図示せず)を形成する。その後、非晶質構造を有する半導体膜をレーザ結
晶化法や公知の熱結晶化法を用いて結晶化した結晶質半導体膜を所望の形状にパターニン
グし、島状半導体層２２０１、２２０２を得る(図２２(Ａ))。
【０１２３】
続いて、島状半導体層２２０１、２２０２を覆うゲート絶縁膜(図示せず)を形成する。
その後、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ等から選ばれた元素、または前記元素を主成
分とする合金材料もしくは化合物材料を用いて、ゲート電極を形成するための導電膜を形
成する。その後、所望の形状にパターニングし、ゲート電極２２０３、２２０４(２２０
３はゲート信号線を兼ねる)を得る(図２２(Ｂ))。
【０１２４】
続いて、基板表面の平坦化を兼ねる絶縁膜(図示せず)を形成し、その上に画素電極２２
０５を形成する。画素電極２２０５については、表示面が図の表側にあたる場合には反射
電極とし、表示面が図の裏側にあたる場合には、光透過性のある透明電極とする。前者の
反射電極の材料としては、ＭｇＡｇ等があり、後者の透明導電膜としては、ＩＴＯ等が代
表的である。画素電極２２０５もまた、前記材料でなる膜を形成した後、パターニングに
より所望の形状を得る。
【０１２５】
その後、半導体層２２０１、２２０２、ゲート電極２２０４に達するコンタクトホール
２２０６を開口し、配線２２０７〜２２０９(うち、２２０７はソース信号線、２２０８
は電流供給線となる)を形成する。ここで、配線２２０９と、画素電極２２０６とは、互
いに重なり合うようにして接点を取っている(図２２(Ｃ))。
【０１２６】
続いて、隣接する画素の間に隔壁(図示せず)を形成し、発光エリア２２１０となる部分
をエッチングにより開口する(図２２(Ｄ))。その後、開口部分にＥＬ層を形成して完成す
る。
【実施例７】
【０１２７】
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場
所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることが出
来る。
【０１２８】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置
(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器
、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、
記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録媒
体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に
、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため
、発光装置を用いることが望ましい。それら電子機器の具体例を図２１に示す。
【０１２９】
図２１(Ａ)はＥＬディスプレイであり、筐体３００１、支持台３００２、表示部３００
３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明の発光装置は表示
部３００３に用いることが出来る。発光装置は自発光型であるためバックライトが必要な
く、液晶ディスプレイよりも薄い表示部とすることが出来る。なお、発光素子表示装置は
、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる
。
【０１３０】
図２１(Ｂ)はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３
１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本
発明の発光装置は表示部３１０２に用いることが出来る。
【０１３１】
図２１(Ｃ)はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、
表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス
３２０６等を含む。本発明の発光装置は表示部３２０３に用いることが出来る。
【０１３２】
図２１(Ｄ)はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ
３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明の発光装置は表示
部３３０２に用いることが出来る。
【０１３３】
図２１(Ｅ)は記録媒体を備えた携帯型の画像再生装置(具体的にはＤＶＤ再生装置)であ
り、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体(Ｄ
ＶＤ等)読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ
３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示する
が、本発明の発光装置はこれら表示部Ａ、Ｂ３４０３、３４０４に用いることが出来る。
なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１３４】
図２１(Ｆ)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体３５
０１、表示部３５０２、アーム部３５０３を含む。本発明の発光装置は表示部３５０２に
用いることが出来る。
【０１３５】
図２１(Ｇ)はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外
部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７
、音声入力部３６０８、操作キー３６０９等を含む。本発明の発光装置は表示部３６０２
に用いることが出来る。
【０１３６】
図２１(Ｈ)は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入
力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アン
テナ３７０８等を含む。本発明の発光装置は表示部３７０３に用いることが出来る。なお
、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑え
ることが出来る。
【０１３７】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレ
ンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能と
なる。
【０１３８】
また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線
を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増し
てきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい
。
【０１３９】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
【０１４０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は実施例１〜６に示したいずれの構成の発光装置
を用いても良い。
【特許請求の範囲】
【請求項１】
駆動用トランジスタと接続する発光素子を有する画素を、複数個備えた発光装置であって、
前記駆動用トランジスタのゲート・ソース間電圧を保持するための容量部は、前記駆動用トランジスタのゲート電極と半導体層と、それらの間に設けられた絶縁膜によって設けられたことを特徴とする発光装置。
【請求項１】
駆動用トランジスタと接続する発光素子を有する画素を、複数個備えた発光装置であって、
前記駆動用トランジスタのゲート・ソース間電圧を保持するための容量部は、前記駆動用トランジスタのゲート電極と半導体層と、それらの間に設けられた絶縁膜によって設けられたことを特徴とする発光装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１３−８０２３３（Ｐ２０１３−８０２３３Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１２−２５５２６０（Ｐ２０１２−２５５２６０）
【出願日】平成２４年１１月２１日（２０１２．１１．２１）
【分割の表示】特願２０１１−２５４７５２（Ｐ２０１１−２５４７５２）の分割
【原出願日】平成１５年１月１６日（２００３．１．１６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２４年１１月２１日（２０１２．１１．２１）
【分割の表示】特願２０１１−２５４７５２（Ｐ２０１１−２５４７５２）の分割
【原出願日】平成１５年１月１６日（２００３．１．１６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]