貫通電極基板の製造方法
【課題】基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びそれを用いた半導体装置を提供すること。
【解決手段】本発明の貫通電極基板の製造方法は、ウェハ状の基板に前記基板を貫通しない複数の有底孔を形成し、前記基板及び前記有底孔の表面に絶縁膜を形成し、前記有底孔が開口する側の前記基板及び前記有底孔の絶縁膜上に金属からなるシード膜を形成し、前記シード膜に第1の時間直流電流を供給する電解めっき法により、前記シード層が形成されている面の前記有底孔の底部に金属層を形成し、前記シード膜及び前記金属層にパルス電流を供給する電解めっき法により、前記有底孔内に金属材料を充填して導通部を形成し、前記有底孔が形成されている側と反対側の前記基板の表面を、前記導通部の表面が露出するまで研磨する。
【解決手段】本発明の貫通電極基板の製造方法は、ウェハ状の基板に前記基板を貫通しない複数の有底孔を形成し、前記基板及び前記有底孔の表面に絶縁膜を形成し、前記有底孔が開口する側の前記基板及び前記有底孔の絶縁膜上に金属からなるシード膜を形成し、前記シード膜に第1の時間直流電流を供給する電解めっき法により、前記シード層が形成されている面の前記有底孔の底部に金属層を形成し、前記シード膜及び前記金属層にパルス電流を供給する電解めっき法により、前記有底孔内に金属材料を充填して導通部を形成し、前記有底孔が形成されている側と反対側の前記基板の表面を、前記導通部の表面が露出するまで研磨する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基板の表裏を貫通する貫通電極を備えた貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置に関する。本明細書において、半導体装置とは、半導体特性を利用して機能し得る装置全般を指し、半導体集積回路、電子機器は半導体装置の範囲に含むものとする。
【背景技術】
【0002】
近年、電子機器の高密度、小型化が進み、LSIチップが半導体パッケージと同程度まで縮小化しており、LSIチップを2次元配置することのみによる高密度化は限界に達しつつある。そこで実装密度を上げるためにLSIチップを分け、それらを3次元に積層する必要がある。また、LSIチップを積層した半導体パッケージ全体を高速動作させるために積層回路同士を近づけ、積層回路間の配線距離を短くする必要がある。
【0003】
そこで、上記の要求に応えるべく、LSIチップ間のインターポーザとして基板の表裏を導通する導通部を備えた貫通電極基板が提案されている(特許文献1)。特許文献1によれば、貫通電極基板は、基板に設けられた貫通孔内部を電解めっきによって導電材(Cu)を充填することで形成される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−54307号公報
【特許文献2】特開2006−147971号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
貫通電極基板を複数のLSIチップ間の接続あるいはLSIチップとMEMSデバイスなどとの間の接続に用いる場合には、電解めっきで形成された導通部において確実に導通性が確保できること、そして抵抗値が低いこと等の電気特性の向上が求められる。
【0006】
一方、貫通電極の製造工程において、ボイド(空隙)を低減する技術が特許文献2などに開示されている。しかしながら、特許文献2では、導通部の導通性確保に対するアプローチが検討されているが、導通部における電気特性に関して検討がなされていない。
【0007】
そこで、本発明は上記の課題を鑑みてなされたものであり、基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びそれを用いた半導体装置を提供することにある。
【課題を解決するための手段】
【0008】
本発明の一実施形態によると、表裏を貫通する貫通孔を有する基板と、前記貫通孔内に充填され、金属材料を含む導通部と、を備え、前記導通部は、結晶粒径が29μm以上の金属材料を少なくとも含み、前記導通部の一端は、前記導通部の他端より面積重み付けした平均結晶粒径が大きい金属材料を少なくとも含むことを特徴とする貫通電極基板が提供される。
【0009】
前記導通部は、面積重み付けした平均結晶粒径が13μm以上の金属材料を少なくとも含むことが好ましい。
【0010】
前記基板はシリコンからなり、前記導通部は、少なくとも前記基板側に設けた絶縁層上に形成されているようにしてもよい。
【0011】
前記貫通孔の開口径は10μm〜100μmであり、かつ前記基板の厚みは20〜100μmであるのが好ましい。
【0012】
前記貫通孔の開口径は10μm〜100μmであり、かつ前記基板の厚みは300〜800μmであるのが好ましい。
【0013】
前記貫通電極基板を複数積層してもよい。
【0014】
接続端子部を備えた半導体チップを少なくとも1つ含み、前記接続端子部と前記貫通電極基板の導通部とを接続して半導体装置を構成してもよい。
【発明の効果】
【0015】
本発明よれば、基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びその製造方法並びにそれを用いた半導体装置を提供することができる。
【図面の簡単な説明】
【0016】
【図1】一実施形態に係る本発明の貫通電極基板100の断面図である。
【図2】一実施形態に係る本発明の貫通電極基板100の製造工程を説明する図である。
【図3】一実施形態に係る本発明の貫通電極基板100の製造工程を説明する図である。
【図4】一実施形態に係る本発明の貫通電極基板100の貫通孔104に金属材料を充填するための電解めっきに用いるパルス電圧を説明する図である。
【図5】一実施形態に係る本発明の貫通電極基板100の貫通孔104に金属材料を充填するための電解めっきに用いるパルス電圧を説明する図である。
【図6】一実施形態に係る本発明の貫通電極基板100の貫通孔104に金属材料を充填するための電解めっきに用いる直流電圧を説明する図である。
【図7】EBSD装置の構成を説明する図である。
【図8】EBSDにより測定する試料測定の概念を説明する図である。
【図9】一実施形態に係る本発明の貫通電極基板100の導通部106金属材料の結晶粒径を測定した領域を示した図である。
【図10】実施例1に係る本発明の貫通電極基板100の導通部106の金属材料の面積重み付けした結晶粒径分布図である。
【図11】比較例1に係る貫通電極基板の導通部の金属材料の面積重み付けした結晶粒径分布図である。
【図12】比較例2に係る貫通電極基板の導通部の金属材料の面積重み付けした結晶粒径分布図である。
【図13】実施例1に係る本発明の貫通電極基板100の導通部106の直流電流領域106bにおける金属材料の面積重み付けした結晶粒径分布図である。
【図14】実施例1に係る本発明の貫通電極基板100の導通部106の直流−パルス切替領域106cにおける金属材料の面積重み付けした結晶粒径分布図である。
【図15】実施例1に係る本発明の貫通電極基板100の導通部106の電流初期領域106eにおける金属材料の面積重み付けした結晶粒径分布図である。
【図16】実施例1に係る本発明の貫通電極基板100の導通部106のパルス電流後期領域106dにおける金属材料の面積重み付けした結晶粒径分布図である。
【図17】電解めっき法による充填めっきの成長速度ばらつき及び膜厚を示す模式図である。
【図18】一実施形態に係る本発明の貫通電極基板100の貫通電極基板100の導通部106のめっきの膜厚dの測定位置を示す模式図である。
【図19】本発明に係る貫通電極基板100上にLSIチップが積層された半導体装置及び本発明に係る貫通電極基板100を積層した積層型貫通電極基板300を説明するための断面図である。
【図20】物理量センサにより検出される加速度の変位信号を処理する加速度処理回路の一例を示す図である。
【図21】センサモジュールを実装したモバイル端末機の一例を示す図である。
【発明を実施するための形態】
【0017】
以下、図面を参照して本発明に係る貫通電極基板及びその製造方法について説明する。但し、本発明の貫通電極基板は多くの異なる態様で実施することが可能であり、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、本実施の形態及び実施例で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【0018】
(1.貫通電極基板の構成)
図1は本実施形態に係る本発明の貫通電極基板100の断面図である。本実施形態に係る本発明の貫通電極基板100は、コアとなる基板102の表裏を貫通する貫通孔104を備えている。貫通孔104の内部には導通部106が形成されている。基板102はシリコンなどの半導体材料からなり、後述するがエッチング、レーザー、サンドブラスなどの方法により貫通孔104が形成されている。基板102の厚みは例えば10〜800μmであるが、これに限定されるものではない。なお、図1においては、説明の便宜上、貫通孔104を1つしか示していないが、基板102に複数の貫通孔104が形成され、それぞれの貫通孔104に導通部106が形成されるようにしてもよい。また、好ましくは、300〜800μm、又は20〜100μmの範囲の厚さの基板を用途に合わせて適宜選択すればよい。
【0019】
本実施形態において、貫通孔104の内壁及び基板102の表面には電気絶縁性確保のための絶縁膜108が設けられている。絶縁膜108は例えばSiO2からなり、熱酸化法、CVD法などにより形成される。絶縁膜108の厚みは0.1〜2μm程度であり、十分な絶縁性が確保できればその厚みは特に限定されない。
【0020】
本実施形態においては、貫通孔104の開口径は10〜100μm程度である。なお、貫通孔104の開口径はこれに限定されるわけではなく、貫通電極基板100の用途等に応じて適宜設定し得る。
【0021】
本実施形態において、導通部106は貫通電極基板100の表裏の導通をとる配線であり、金属材料を含む導電材料が充填されている。本実施形態においては、導通部106は、後述するように電解めっきにより金属材料が充填される。導通部106に用いる金属材料としては、例えば、銅を用いることができる。
【0022】
本実施形態に係る本発明の貫通電極基板100において、導通部106の金属材料は、後述するとおり、面積重み付けした平均結晶粒径が13μm以上の結晶粒を含んでいる。また、本実施形態に係る本発明の貫通電極基板100において、導通部106の金属材料は、後述するとおり、最大結晶粒径が29μm以上の結晶粒を含んでいる。本実施形態に係る本発明の貫通電極基板100において、上記構成により導通部106での電気特性を向上することができる。
【0023】
(2.貫通電極基板100の製造方法)
ここで、図2及び図3を参照して本実施形態に係る本発明の貫通電極基板100の製造方法について説明する。
【0024】
(2−1.貫通電極基板100の製造方法1)
(1)基板102の準備及び貫通孔104の穿設(図2(A))
本実施形態においては、シリコンからなる基板102を準備する。基板102の厚みは特に限定されないが、300〜800μmである。基板102の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク(図示せず)を形成した後、そのマスクを介して基板102を厚み方向にエッチングし、貫通孔104を形成する。エッチング方法としてはRIE法、DRIE法などを用いることができる。なお、基板102に対して表裏貫通する貫通孔104をエッチングのみで形成してもよいし、基板102に有底孔を形成した後バックグラインドにより研磨して開口させることによって貫通孔104を形成してもよい。研磨により、基板102の厚みを300μm以下にしてもよい。
【0025】
(2)絶縁膜108の形成(図2(B))
基板102の表面に絶縁膜108を形成する。本実施形態においては、絶縁膜108は酸化シリコン膜であり、熱酸化法あるいはCVD法により形成する。絶縁膜108には、酸化シリコン膜の他、窒化シリコン膜、窒化酸化シリコン膜、それらの積層膜などを用いてもよい。
【0026】
(3)シード層の形成(図2(C))
基板102の少なくとも一方の面にシード層110を形成する。シード層110は基板102側にTi層、その上にCu層(以下、Cu/Ti層)、Cu層/TiN層又はCu/Cr層などにより構成される。本実施形態においては、シード層110にはCu/Cr層を用いる。シード層110の成膜方法は、PVD、スパッタ法などから適宜選択できる。シード層110に用いる金属材料は、導通部106の金属材料によって適宜選択することができる。シード層110は、電解メッキによって導通部106を形成するためのシード部及び給電部となる。
【0027】
(4)導通部106の形成(図2(D))
電解めっき法を用いてシード層110に給電し、貫通孔104内に金属材料を充填していく。本実施形態においては、貫通孔104に充填する金属材料として、銅(Cu)を用いる。本実施形態においては、図4又は図5に示すように、シード層110に電流をパルス状に供給する電解めっき法によって、貫通孔104内に金属材料を充填する。図4に示すパルス電流の供給方法は、極性を反転させないパルス電流をシード層110に供給する方法である。また、図5に示すパルス電流の供給方法は、周期的に極性を反転させたパルス電流をシード層110に印加する方法である。図5に示すパルス電流の供給によるめっき方法は、PRC(Periodical Reversed Current)法と呼ばれ、シード層110にプラス電圧とマイナス電圧を周期的に印加することによって、シード層110に流れる電流を一定の周期でフォワード(めっきされる側、即ちシード層110側がマイナス電位となる状態(正電流が流れる状態))とリバース(めっきされる側、即ちシード層110側がプラス電位となる状態(負電流が流れる状態))とを切り替えて行うめっき方法の一つであり、好ましいめっき方法の一つである。また、本実施形態のパルス電流による電解めっきにおいては、印加電圧、供給電流、電流密度、パルス切り替え時間(デューティー比)を適宜選択することができる。また、印加電圧、電流密度、パルス切り替え時間(デューティー比)を電解めっきの途中で変化させてもよい。パルス電流を供給することによってシード層110に流れる電流は、正電圧が印加されているときには0.5A以上1.5A以下の電流が流れ、負電圧が印加されているときには−6A以上−2A以下の電流が流れるようにしてもよい。
【0028】
なお、パルス電流を供給する前に、図6に示すように、一定の直流電流をシード層110に供給する電解めっき法により、シード層110が形成されている面の貫通孔104の底部に蓋状の金属層を形成するようにしてもよい。貫通孔104に充填する金属材料としては、Cuの他、金(Au)、ロジウム(Rh)、銀(Ag)、白金(Pt)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。
【0029】
直流電流を供給して蓋状の金属層を形成した場合には、パルス電流に切り替えた初期段階には一定時間は電流密度を小さくし、徐々に(例えば、経過時間に対して段階的に又は比例的に)電流密度を大きくしていく方法が好ましい。直流電流を供給して蓋状の金属層を形成すると、金属層の成長は貫通孔104に接する部分において速くなる傾向にある。そのため、蓋状の金属層は中心部に向かって窪んだ形状となる。パルス電流に切り替えた初期段階に、小さな電流密度のパルス電流を一定時間供給することで、この窪部を平坦化するような金属層の成長が生じると考えられる。このような電解めっき法を用いることで、電気特性に優れた貫通電極を得られるとともに、貫通電極基板の製造性も向上する。
【0030】
(5)不要な部分の除去(図2E)
シード層110及び導通部106の不要部をエッチングあるいはCMP(Chemical Mechanical Polishing:化学機械研磨)により除去することにより、導通部106を形成する。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板100を得ることができる。
【0031】
(2−2.貫通電極基板の製造方法2)
ここでは、本実施形態に係る本発明の貫通電極基板100の製造方法の別の例について説明する。上述の貫通電極基板100の製造方法1と同様の構成については、改めて説明しない場合がある。なお、ここで説明する本実施形態に係る本発明の貫通電極基板100の製造方法2は、貫通孔の深さが比較的浅い場合(例えば、20μm〜100μm程度)の又は厚さが20〜100μm程度の薄い貫通電極基板を得たい場合によく用いられる。
【0032】
(1)基板102の準備及び孔の形成(図3(A))
基板102の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク(図示せず)を形成した後、そのマスクを介して基板102を厚み方向にエッチングし、基板102を貫通しない有底孔112を形成する。エッチング方法としてはRIE法、DRIE法などを用いることができる。
【0033】
(2)絶縁膜108の形成(図3(B))
基板102の表面に絶縁膜108を形成する。
【0034】
(3)シード層の形成(図3(C))
絶縁膜108が形成されている基板102面にシード層114を形成する。このシード層114は、図3(C)に示すように、孔112の内部にも形成する。シード層114は、上述のシード層110と同様、Cu層/Ti層などにより構成される。シード層114は、シード層110と同様、電解メッキによって導通部106を形成するためのシード部及び給電部となる。シード層114は、MOCVD法、スパッタ法又は蒸着法等によって形成される。
【0035】
(4)導通部106の形成(図3(D))
電解めっき法を用いてシード層114に給電し、孔112内に金属材料を充填していく。本実施形態の貫通電極基板の製造方法2においても、貫通電極基板の製造方法1と同様、図4又は図5に示すように、シード層110に電流をパルス状に供給する電解めっき法によって、貫通孔112内に金属材料を充填する。なお、パルス電流を供給する前に、図6に示すように、一定の直流電流をシード層110に供給してもよい。本実施形態においては、孔112に充填する金属材料として、銅(Cu)を用いた。貫通孔104に充填する金属材料としては、銅の他、金(Au)、ロジウム(Rh)、銀(Ag)、白金(Pt)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。
【0036】
(5)不要な部分の除去(図3(E))
シード層114及び導通部106の不要部をエッチングあるいはCMPにより除去する。また、孔112が形成されている側と反対側の基板102面をバックグラインドによって導通部106の表面が露出するまで研磨することにより、導通部106を形成する。研磨により、基板102の厚さを薄くしてもよい。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板100を得ることができる。
【0037】
(実施例1)
以下、本発明の貫通電極基板100の実施例について説明する。厚さ650μmの基板102を洗浄後、基板102の一方の面側にレジストを塗布し、露光、現像することにより、マスク(図示せず)を形成する。その後、そのマスクを介して基板102を厚み方向にDRIE法によりエッチングし、430μmの有底孔112を形成する(図2(A))。レジストからなるマスクを除去した後、バックグラインドにより400μmの厚さとなるまで基板102を研磨する。
【0038】
基板102を洗浄後、熱酸化法により基板102の表面に厚さ1μmの熱酸化膜を形成する。その後、LPCVD法により、厚さ200nmの窒化シリコン膜を形成する。これら熱酸化膜及び窒化シリコン膜が絶縁膜108を構成する(図2(B))。
【0039】
基板102の一方の面に厚さ30nmのCrと厚さ200nmのCuを順に蒸着することによりシード層110を形成する(図2(C))。
【0040】
その後、基板102をアッシングする。次に、図6に示す直流電流の供給による電解めっき法を用いて、シード層110に給電し、シード層110が形成されている面の貫通孔104の底部に蓋状の金属層を形成する。本実施例1においては、電流1.54A、電流密度1A/dm2の直流電流を供給したその後、図5に示すパルス電圧の印加による電解めっき法を用いて、シード層110に給電し、貫通孔104内にCuを充填する(図2(D))。パルス切り替え時間は、正電流を80msec、負電流を2msec供給するようにした。正電流が供給されているときには1.05Aの電流が流れ(電流密度3A/dm2)、負電流が供給されているときには−4.2Aの電流(電流密度−12A/dm2)が流れた。
【0041】
なお、図5に示すパルス電流の供給による電解めっき法によってCuを充填し始める際、最初の1時間程度は小さな電流を供給し、正電流が供給されているときには0.35Aの電流が流れ(電流密度1A/dm2)、負電流が供給されているときには−1.4Aの電流(電流密度−4A/dm2)が流れるようにした。このような電解めっき法を用いることで、電気特性に優れた貫通電極を得られるとともに、貫通電極基板の製造性も向上した。
【0042】
基板102を洗浄後、シード層110及び導通部106の不要部をCMPにより除去することにより、導通部106を形成する。以上のプロセスによって、本実施例に係る本発明の貫通電極基板100を得ることができた。
【0043】
(3.後方散乱電子線回折法(Electron backscatter diffraction Pattern:EBSD)による結晶状態の分析)
ここで、図7及び図8を参照して、本実施形態に係る導通部106の金属材料の結晶粒径の分析に用いる後方散乱電子線回折法(Electron backscatter diffraction Pattern:EBSD)について説明する。
【0044】
(3−1.EBSDの説明)
(結晶粒径の測定)
本実施形態に係る本発明の貫通電極基板100の導通部106を構成する金属材料の結晶粒径の測定は、EBSD法によって行う。図7はEBSD装置の構成を説明する図である。また、図8はEBSD装置により測定する試料測定の概念を説明する図である。本実施形態に係る導通部106の結晶粒径を測定するにあたっては、貫通部106の断面部に電子線212が照射されるように調節する。
【0045】
EBSD装置200は、走査型電子顕微鏡(SEM:Scanning Electron Microscopy)202に専用の検出器204を設け、一次電子の後方散乱電子から結晶方位を分析する手法である。具体的には、電子銃210から出射される電子線212を鏡体214を通して試料室205内の試料台206に載置された結晶構造を持った試料208に入射させる(照射する)と、試料208で非弾性散乱が起こり、後方散乱電子216が発生する。その中には試料208中でブラッグ回折による結晶方位に特有の線状パターン(一般的に菊地像と呼ばれる)も合わせて観察される。この後方散乱電子216をスクリーン218を通してSEM202の検出器204で検出する。そして、検出された菊地像を解析することにより試料208の結晶粒径を求めることができる。
【0046】
各結晶粒径が異なった結晶構造の場合には、試料208に照射する電子線の位置を移動させつつ結晶粒径測定を繰り返す(マッピング測定)ことで、面状の試料208について結晶粒径の情報を得ることができる。結晶粒の面積(A)は結晶粒の数(N)に測定のステップサイズ(s)で決まる測定点の面積をかけて算出する。EBSD測定では測定点を六角形として表わすことで、結晶粒の面積(A)は以下の式(1)で表すことができる。
【0047】
A=N√3/(2s2) ・・・(1)
【0048】
結晶粒径(D)は結晶粒の面積(A)と等しい面積を持つ円の直径として計算する。結晶粒径(D)は以下の式(2)で表すことができる。
【0049】
D=(4A/π)1/2 (但し、πは円周率) ・・・(2)
【0050】
本明細書で定義する「結晶粒径」とは、以上のようにして測定した値を指すものとする。また、結晶粒径の測定においては、エッジグレイン(Edge Grain)を含むものとする。
【0051】
次に、実施例1による本発明の貫通電極基板100の導通部106を構成する金属材料、並びに比較例1及び2(プロセスの詳細については後述する)による貫通電極基板の導通部を構成する金属材料をEBSD測定した結果について説明する。ここでは、それぞれの導通部を構成する金属材料の断面をアルゴンイオンにより加工する、いわゆるイオンポリッシュ法によって測定試料を作製した。また、EBSD測定における測定ポイントは、それぞれ、図9に示す導通部の深さ方向中央部106a辺りである。
【0052】
図10は実施例1による本発明の貫通電極基板100の導通部106を構成する金属材料の結晶の面積重み付けした結晶粒径分布図である。結晶粒径(D)を横軸にとり、面積率(Rs)を縦軸にとったヒストグラムによって、導通部106を構成する結晶粒径の最大値、および平均値を算出できる。
【0053】
ここで、面積率Rs(結晶粒径を含む割合(面積重み付け))は、測定領域の面積(Sm)を用いて、以下の式(3)で表すことができる。
【0054】
Rs= A×(N/Sm) ・・・(3)
【0055】
図10に示すヒストグラムの横軸は結晶粒径の値(D)、縦軸(area fraction)はその値の結晶粒を含む割合を面積重み付けして示している。例えば図10の縦軸の0.15は割合15%を意味している。そして、各結晶粒径(D)に対して、その割合(Rs)を掛けたものを積算すると以下の式(4)のとおり面積重み付けした平均結晶粒径(Ds)が決まる。
【0056】
Ds=Σ{Rs × D} ・・・(4)
【0057】
本実施例においては、結晶粒径の測定において、測定領域を有限(本実施例では50μm×150μmの領域)とするため、所望の領域から上記面積領域を切出して観測することになる。測定領域の縁(Edge)に含まれた結晶粒(Grain)を含んだ値を本明細書では結晶粒径としている。また、分析結果は誤差を含んでいるため、小数点以下を考慮せず、切り捨てした数値を用いることにする。
【0058】
測定条件は以下のとおりである。
使用した分析装置
SEM 日本電子製 JSM−7000FEBSD TSL社製 OIM ソフトウエアVer.4.6
観察条件
EBSD測定
加速電圧 25kV
試料傾斜角 70°
測定ステップ 0.3μm
【0059】
実施例1による本発明の貫通電極基板100の導通部106の金属材料の最大粒径は29μm、平均粒径(面積重み付け)は13μmであった。導通部106の電気特性を評価した結果、実施例1による本発明の貫通電極基板100の導通部106の抵抗値は3.15×10−4Ωであったことから導通部106は優れた電気特性を有し、優位性があることが確認された。
【0060】
一方、比較例1(比較例1において貫通孔に金属材料を充填する前までの工程については実施例1と同様であるので、実施例1における貫通部106の直径及び長さ(即ち基板の厚さ)と比較例1における貫通部の直径及び長さ(即ち基板の厚さ)とは、同一である。)による貫通電極基板の導通部を構成する金属材料の結晶の面積重み付けした結晶粒径分布図を図11に示す。比較例1による貫通電極基板の導通部を構成する金属材料の最大粒径は10μm、平均粒径(面積重み付け)は2μmであった。比較例1による貫通電極基板の導通部106の抵抗値は7.25×10−3Ωであったことから、導通部の電気特性は実施例1に比して劣ることがわかる。
【0061】
よって、実施例1による本発明の貫通電極基板100の導通部106の抵抗は、比較例1の導通部の抵抗と比較して1/23にまで小さくなった。
【0062】
また、比較例2による貫通電極基板の導通部を構成する金属材料の結晶の面積重み付けした結晶粒径分布図を図12に示す。比較例2による貫通電極基板の導通部を構成する金属材料の最大粒径は11μm、平均粒径(面積重み付け)は2μmであった。比較例2による貫通電極基板の導通部の抵抗値を測定するために、図3に示したように、シード層114及び導通部106の不要部を除去し、孔112が形成されている側と反対側の基板102面を導通部106の表面が露出するまで研磨した。比較例2による貫通電極基板の導通部106の抵抗値は1.08×10−3Ωであったことから、導通部の電気特性は実施例1に比して劣ることがわかる。
【0063】
ここで、実施例1、比較例1及び比較例2における最大粒径及び平均粒径を纏めると、以下の表のとおり示すことができる。
【表1】
【0064】
以上の結果により、貫通電極基板100の導通部106の平均粒径(面積重み付け)が13μm以上のとき、抵抗値が小さく、導通部106は優れた電気特性を有することがわかる。これは、貫通電極基板100の導通部106の金属粒径が大きいと、抵抗が小さくなるためであると考えられる。また、貫通電極基板100の導通部106の最大粒径が29μm以上のとき、抵抗値が小さく、導通部106は優れた電気特性を有することがわかる。
【0065】
ここで、実施例1について、直流電流を供給することにより蓋状の金属層を形成した導通部106の金属充填開始側と、パルス電流を供給することによって金属材料を充填した金属充填終了側について、結晶粒径を測定して比較した。
【0066】
図9は、導通部106に充填した金属材料の結晶粒径を測定した領域を示した図である。測定領域は、めっき開始側から直流電流領域106b、直流−パルス切替領域106cおよびパルス電流後期領域106dとする。直流電流領域106bでは、基板102に接する部分の充填速度が速い傾向にあり、直流電流からパルス電流への切替えの境界では、導通部106の中心部が窪んだような金属材料の結晶の充填状態となる。
【0067】
導通部106の直流電流領域106bでは、図13に示したように、面積重み付けした平均粒径は1.92μmであった。直流−パルス切替領域106cでは、図14に示したように、面積重み付けした平均粒径は4.82μmであった。しかし、直流−パルス切替領域106cのパルス電流初期領域106eでは、図15に示したように、面積重み付けした平均粒径は5.84μmであり、直流電流領域に比して平均粒径は顕著に大きくなっていることがわかる。さらに、パルス電流後期領域106dにおいては、図16に示したように、面積重み付けした平均粒径は23.58μmとなり、50μm以上の粒径を有する結晶も生じていた。
【0068】
以下、上述した比較例1及び2について説明する。
(比較例1)
貫通孔に金属材料を充填する前までの工程については、実施例1と同様である。熱酸化膜形成前の基板102の厚さは400μmであった。基板にシード層を形成した後、電解めっき法を用いて図6に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は1.54A(電流密度1A/dm2)であった。その後の工程は実施例1と同様であった。
【0069】
(比較例2)
貫通孔に金属材料を充填する前までの工程については、2−2.貫通電極基板の製造方法2と同様である基板にシード層を形成した後、電解めっき法を用いて図6に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は1.54A(電流密度1A/dm2)であった。その後の工程は実施例1と同様であった。熱酸化膜形成前の基板102の厚さは70μmであった。
【0070】
実施例1および比較例1はそれぞれ電解めっき法を用いており、図17に示すように、充填めっきの成長速度は、貫通電極基板の導通部ごとに異なる。電解めっき法においては、図17(a)に示すとおり、貫通孔104のシード110側に金属材料による蓋めっき107を形成し、続いて図17(b)に示すように、金属材料を充填する。ここで、「蓋めっき」とは、電解めっきの初期段階において、シード層表面に金属材料が析出し、電解密度の高い貫通孔の開口部に集中的に金属材料が析出することにより、貫通孔の開口部を閉塞するように形成される金属層のことをいう。電解めっき法により、蓋めっき107から貫通孔104の上方に向かって金属層が成長する。このとき、金属層の成長速度は貫通孔104ごとに異なってしまう。
【0071】
電解めっき法による金属材料の充填は、絶縁膜108と貫通孔104に充填されためっきとの段差を測定しながら行い、図17(c)に示すような成長が最も遅い貫通孔104における金属層の上面と基板102の絶縁膜108の表面との段差がなくなった時点で終了する。すべての貫通孔104に金属層が充填された貫通電極基板について、図17(d)に示すように貫通電極基板からはみ出して成長した金属層の膜厚dをいくつかの導通部について測定して比較した。
【0072】
実施例1および比較例1について、図18に示す9つの測定点(A〜I)の導通部について膜厚dを測定した。実施例1については3枚の基板について測定を行い、比較例1については4枚の基板を用いて測定を行った。それらの測定結果を表2に示す。
【表2】
【0073】
膜厚のばらつきは、膜厚の平均をave、膜厚の最大値をMax、最小値をMinとして、{(Max-Min)/ave/2×100}で表す。表2に示したように、実施例1では膜厚のばらつきは各基板間のばらつきを見ても10%前後と小さいのに対して、比較例1では膜厚のばらつきは50%以上で70%近い大きなばらつきを示す基板もあった。つまり、実施例1のパルス電流を供給することによる金属層の成長は、比較例1の直流電流の供給による金属層の成長に比してばらつきの少ない均一な成長を実現できるという優れた効果を奏する。
【0074】
(実施形態2)
本実施形態2においては、実施形態1に係る本発明の貫通電極基板100上にLSIチップが積層された半導体装置の例及び実施形態1に係る本発明の貫通電極基板100を複数層積層した半導体装置の例について説明する。なお、実施形態1と同様の構成や製造方法については、ここでは改めて説明しない。
【0075】
図19(A)及び(B)を参照する。図19(A)には、3つの実施形態1に係る本発明の貫通電極基板100が積層された本実施形態に係る半導体装置が示されている。貫通電極基板100にはDRAM等の半導体素子が形成されている。3つの貫通電極基板100は積層され、バンプ302を介して互いに接続されている。貫通電極基板100は、それぞれに形成されたDRAMを電気的に接続するインターボーザとしての役割を果たしている。3層に積層された貫通電極基板100は、バンプ302を介してLSI基板304に接続される。なお、積層する貫通電極基板100の数は3層に限定されない。バンプ304には、In(インジウム)、Cu、Au等の金属を用いることができる。また、貫通電極基板100同士の接合には、主として、ポリイミド、BCB(ベンゾシクロブテン)などの樹脂を用いて、塗布、焼成して接着してもよい。また、貫通電極基板100同士の接合には、エポキシ樹脂を用いてもよい。さらに、貫通電極基板100同士の接合には、プラズマ活性化による接合、共晶接合などを用いてもよい。
【0076】
本実施形態のように本発明の貫通電極基板100が積層した場合、本発明の貫通電極基板100の導通部106(貫通孔)の抵抗をRi、積層し接続する本発明の貫通電極基板100の積層数をNとすると、直列に接続される導通部106(貫通孔)全体の抵抗はN×Riとなり、導通部106(貫通孔)の抵抗を小さくすることができる。
【0077】
図19(B)には、MEMSデバイスやCPU、メモリ等のLSIチップ(半導体チップ)306−1及び306−2が搭載された貫通電極基板100を有する半導体装置の例を示す。LSIチップ306−1及び306−2の接続端子である電極パッド308−1及び308−2がそれぞれバンプ304を介して貫通電極基板100の導通部106と電気的に接続されている。LSIチップ306−1及び306−2が搭載された貫通電極基板100は、LSI基板306に搭載され、LSI基板306とLSIチップ306−1とがワイヤボンディングによって接続されている。例えば、LSIチップ306−1を3軸加速度センサとし、LSIチップ306−2を2軸磁気センサとすることによって、5軸モーションセンサを一つのモジュールで実現することができる。このように、実施形態1に係る本発明の貫通電極基板100は、複数のLSIチップ同士を3次元実装するためのインターポーザとして用いることができる。
【0078】
また、実施形態1に係る本発明の貫通電極基板100は、上述したように導通部106の抵抗値が小さく電気特性が向上しており、その結果、貫通電極基板100を半導体装置に用いたときの導通部106で生じる発熱量を小さくすることができる。これにより、貫通電極基板100を高密度実装した半導体装置を実現することができる。
【0079】
(実施形態3)
本実施形態3においては、上述の実施形態1及び2の貫通電極基板に搭載されるLSIチップとして、MEMSデバイスを用いる場合について説明する。本実施形態においては、MEMSデバイスは、物理量センサ302−1を例にとって説明する。
【0080】
以下、物理量センサ302−1により検出される加速度の変位信号を処理する処理回路について説明する。
【0081】
<処理回路>
上記物理量センサ302−1により検出される加速度の変位信号を処理する各処理回路の構成例について図20を参照して説明する。
【0082】
図20は、物理量センサ302−1により検出される加速度の変位信号を処理する加速度処理回路400の回路構成を示す図である。この場合、物理量センサはピエゾ抵抗型加速度センサである。図20において、加速度処理回路400は、増幅回路401と、サンプルホールド回路(S/H)402〜404と、出力抵抗Routと、キャパシタCx,Cy,Czと、から構成される。なお、図中のX軸出力、Y軸出力、Z軸出力は、印加される加速度に応じて物理量センサ302−1から出力されるX軸方向、Y軸方向、Z軸方向の各変位信号である。なお、出力抵抗RoutとキャパシタCx,Cy,Czは、加速度信号に対応する周波数成分を通過させるローパスフィルタとして機能する。
【0083】
増幅回路401は、印加される加速度に応じて物理量センサ302−1から出力されるX軸方向、Y軸方向、Z軸方向の各変位信号(静電容量変化)を所定の増幅率で増幅してサンプルホールド回路402〜404にそれぞれ出力する。サンプルホールド回路402は、増幅回路401で増幅されたX軸方向変位信号を所定のタイミングでサンプル/ホールドして出力抵抗Rout及びキャパシタCxを介してX方向の加速度検出信号Xoutを出力する。サンプルホールド回路403は、増幅回路401で増幅されたY軸方向変位信号を所定のタイミングでサンプル/ホールドして出力抵抗Rout及びキャパシタCyを介してY方向の加速度検出信号Youtを出力する。サンプルホールド回路404は、増幅回路401で増幅されたZ軸方向変位信号を所定のタイミングでサンプル/ホールドして出力抵抗Rout及びキャパシタCzを介してZ方向の加速度検出信号Zoutを出力する。
【0084】
この物理量センサ302−1と処理回路400等を実装した本発明の貫通電極基板100又は本発明の積層型貫通電極基板300は、センサモジュールとして携帯情報端末や携帯電話などに搭載される。図21は、物理量センサ302−1と処理回路400等を実装した本発明の貫通電極基板100又は本発明の積層型貫通電極基板300を実装した半導体装置の一例である携帯型情報端末500の一例を示す図である。図21において、携帯型情報端末500は、筐体501、ディスプレイ部502と、キーボード部503、から構成される。センサモジュールは、キーボード部502の内部に実装されている。携帯型情報端末500は、その内部に各種プログラムを記憶し、各種プログラムにより通信処理や情報処理等を実行する機能を有する。この携帯型情報端末500では、物理量センサ302−1と処理回路400等が実装されたセンサモジュールにより検出される加速度や角速度をアプリケーションプログラムで利用することにより、例えば、落下時の加速度を検出して電源をオフさせる等の機能を付加することが可能になる。
【0085】
上記のように物理量センサ302−1と処理回路400等が実装されたセンサモジュールをモバイル端末機に実装することにより、新たな機能を実現することができ、モバイル端末機の利便性や信頼性を向上させることが可能になる。
【符号の説明】
【0086】
100:貫通電極基板
102:基板
104:貫通孔
106:導通部
106a:中央部
106b:直流電流領域
106c:直流−パルス切替領域
106d:パルス電流後期領域
106e:パルス電流初期領域
107:蓋めっき
108:絶縁膜
110:シード層
302:バンプ
304、306:LSI基板
306−1、306−2:チップ
308−1、308−2:電極パッド
【技術分野】
【0001】
本発明は、基板の表裏を貫通する貫通電極を備えた貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置に関する。本明細書において、半導体装置とは、半導体特性を利用して機能し得る装置全般を指し、半導体集積回路、電子機器は半導体装置の範囲に含むものとする。
【背景技術】
【0002】
近年、電子機器の高密度、小型化が進み、LSIチップが半導体パッケージと同程度まで縮小化しており、LSIチップを2次元配置することのみによる高密度化は限界に達しつつある。そこで実装密度を上げるためにLSIチップを分け、それらを3次元に積層する必要がある。また、LSIチップを積層した半導体パッケージ全体を高速動作させるために積層回路同士を近づけ、積層回路間の配線距離を短くする必要がある。
【0003】
そこで、上記の要求に応えるべく、LSIチップ間のインターポーザとして基板の表裏を導通する導通部を備えた貫通電極基板が提案されている(特許文献1)。特許文献1によれば、貫通電極基板は、基板に設けられた貫通孔内部を電解めっきによって導電材(Cu)を充填することで形成される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−54307号公報
【特許文献2】特開2006−147971号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
貫通電極基板を複数のLSIチップ間の接続あるいはLSIチップとMEMSデバイスなどとの間の接続に用いる場合には、電解めっきで形成された導通部において確実に導通性が確保できること、そして抵抗値が低いこと等の電気特性の向上が求められる。
【0006】
一方、貫通電極の製造工程において、ボイド(空隙)を低減する技術が特許文献2などに開示されている。しかしながら、特許文献2では、導通部の導通性確保に対するアプローチが検討されているが、導通部における電気特性に関して検討がなされていない。
【0007】
そこで、本発明は上記の課題を鑑みてなされたものであり、基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びそれを用いた半導体装置を提供することにある。
【課題を解決するための手段】
【0008】
本発明の一実施形態によると、表裏を貫通する貫通孔を有する基板と、前記貫通孔内に充填され、金属材料を含む導通部と、を備え、前記導通部は、結晶粒径が29μm以上の金属材料を少なくとも含み、前記導通部の一端は、前記導通部の他端より面積重み付けした平均結晶粒径が大きい金属材料を少なくとも含むことを特徴とする貫通電極基板が提供される。
【0009】
前記導通部は、面積重み付けした平均結晶粒径が13μm以上の金属材料を少なくとも含むことが好ましい。
【0010】
前記基板はシリコンからなり、前記導通部は、少なくとも前記基板側に設けた絶縁層上に形成されているようにしてもよい。
【0011】
前記貫通孔の開口径は10μm〜100μmであり、かつ前記基板の厚みは20〜100μmであるのが好ましい。
【0012】
前記貫通孔の開口径は10μm〜100μmであり、かつ前記基板の厚みは300〜800μmであるのが好ましい。
【0013】
前記貫通電極基板を複数積層してもよい。
【0014】
接続端子部を備えた半導体チップを少なくとも1つ含み、前記接続端子部と前記貫通電極基板の導通部とを接続して半導体装置を構成してもよい。
【発明の効果】
【0015】
本発明よれば、基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びその製造方法並びにそれを用いた半導体装置を提供することができる。
【図面の簡単な説明】
【0016】
【図1】一実施形態に係る本発明の貫通電極基板100の断面図である。
【図2】一実施形態に係る本発明の貫通電極基板100の製造工程を説明する図である。
【図3】一実施形態に係る本発明の貫通電極基板100の製造工程を説明する図である。
【図4】一実施形態に係る本発明の貫通電極基板100の貫通孔104に金属材料を充填するための電解めっきに用いるパルス電圧を説明する図である。
【図5】一実施形態に係る本発明の貫通電極基板100の貫通孔104に金属材料を充填するための電解めっきに用いるパルス電圧を説明する図である。
【図6】一実施形態に係る本発明の貫通電極基板100の貫通孔104に金属材料を充填するための電解めっきに用いる直流電圧を説明する図である。
【図7】EBSD装置の構成を説明する図である。
【図8】EBSDにより測定する試料測定の概念を説明する図である。
【図9】一実施形態に係る本発明の貫通電極基板100の導通部106金属材料の結晶粒径を測定した領域を示した図である。
【図10】実施例1に係る本発明の貫通電極基板100の導通部106の金属材料の面積重み付けした結晶粒径分布図である。
【図11】比較例1に係る貫通電極基板の導通部の金属材料の面積重み付けした結晶粒径分布図である。
【図12】比較例2に係る貫通電極基板の導通部の金属材料の面積重み付けした結晶粒径分布図である。
【図13】実施例1に係る本発明の貫通電極基板100の導通部106の直流電流領域106bにおける金属材料の面積重み付けした結晶粒径分布図である。
【図14】実施例1に係る本発明の貫通電極基板100の導通部106の直流−パルス切替領域106cにおける金属材料の面積重み付けした結晶粒径分布図である。
【図15】実施例1に係る本発明の貫通電極基板100の導通部106の電流初期領域106eにおける金属材料の面積重み付けした結晶粒径分布図である。
【図16】実施例1に係る本発明の貫通電極基板100の導通部106のパルス電流後期領域106dにおける金属材料の面積重み付けした結晶粒径分布図である。
【図17】電解めっき法による充填めっきの成長速度ばらつき及び膜厚を示す模式図である。
【図18】一実施形態に係る本発明の貫通電極基板100の貫通電極基板100の導通部106のめっきの膜厚dの測定位置を示す模式図である。
【図19】本発明に係る貫通電極基板100上にLSIチップが積層された半導体装置及び本発明に係る貫通電極基板100を積層した積層型貫通電極基板300を説明するための断面図である。
【図20】物理量センサにより検出される加速度の変位信号を処理する加速度処理回路の一例を示す図である。
【図21】センサモジュールを実装したモバイル端末機の一例を示す図である。
【発明を実施するための形態】
【0017】
以下、図面を参照して本発明に係る貫通電極基板及びその製造方法について説明する。但し、本発明の貫通電極基板は多くの異なる態様で実施することが可能であり、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、本実施の形態及び実施例で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【0018】
(1.貫通電極基板の構成)
図1は本実施形態に係る本発明の貫通電極基板100の断面図である。本実施形態に係る本発明の貫通電極基板100は、コアとなる基板102の表裏を貫通する貫通孔104を備えている。貫通孔104の内部には導通部106が形成されている。基板102はシリコンなどの半導体材料からなり、後述するがエッチング、レーザー、サンドブラスなどの方法により貫通孔104が形成されている。基板102の厚みは例えば10〜800μmであるが、これに限定されるものではない。なお、図1においては、説明の便宜上、貫通孔104を1つしか示していないが、基板102に複数の貫通孔104が形成され、それぞれの貫通孔104に導通部106が形成されるようにしてもよい。また、好ましくは、300〜800μm、又は20〜100μmの範囲の厚さの基板を用途に合わせて適宜選択すればよい。
【0019】
本実施形態において、貫通孔104の内壁及び基板102の表面には電気絶縁性確保のための絶縁膜108が設けられている。絶縁膜108は例えばSiO2からなり、熱酸化法、CVD法などにより形成される。絶縁膜108の厚みは0.1〜2μm程度であり、十分な絶縁性が確保できればその厚みは特に限定されない。
【0020】
本実施形態においては、貫通孔104の開口径は10〜100μm程度である。なお、貫通孔104の開口径はこれに限定されるわけではなく、貫通電極基板100の用途等に応じて適宜設定し得る。
【0021】
本実施形態において、導通部106は貫通電極基板100の表裏の導通をとる配線であり、金属材料を含む導電材料が充填されている。本実施形態においては、導通部106は、後述するように電解めっきにより金属材料が充填される。導通部106に用いる金属材料としては、例えば、銅を用いることができる。
【0022】
本実施形態に係る本発明の貫通電極基板100において、導通部106の金属材料は、後述するとおり、面積重み付けした平均結晶粒径が13μm以上の結晶粒を含んでいる。また、本実施形態に係る本発明の貫通電極基板100において、導通部106の金属材料は、後述するとおり、最大結晶粒径が29μm以上の結晶粒を含んでいる。本実施形態に係る本発明の貫通電極基板100において、上記構成により導通部106での電気特性を向上することができる。
【0023】
(2.貫通電極基板100の製造方法)
ここで、図2及び図3を参照して本実施形態に係る本発明の貫通電極基板100の製造方法について説明する。
【0024】
(2−1.貫通電極基板100の製造方法1)
(1)基板102の準備及び貫通孔104の穿設(図2(A))
本実施形態においては、シリコンからなる基板102を準備する。基板102の厚みは特に限定されないが、300〜800μmである。基板102の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク(図示せず)を形成した後、そのマスクを介して基板102を厚み方向にエッチングし、貫通孔104を形成する。エッチング方法としてはRIE法、DRIE法などを用いることができる。なお、基板102に対して表裏貫通する貫通孔104をエッチングのみで形成してもよいし、基板102に有底孔を形成した後バックグラインドにより研磨して開口させることによって貫通孔104を形成してもよい。研磨により、基板102の厚みを300μm以下にしてもよい。
【0025】
(2)絶縁膜108の形成(図2(B))
基板102の表面に絶縁膜108を形成する。本実施形態においては、絶縁膜108は酸化シリコン膜であり、熱酸化法あるいはCVD法により形成する。絶縁膜108には、酸化シリコン膜の他、窒化シリコン膜、窒化酸化シリコン膜、それらの積層膜などを用いてもよい。
【0026】
(3)シード層の形成(図2(C))
基板102の少なくとも一方の面にシード層110を形成する。シード層110は基板102側にTi層、その上にCu層(以下、Cu/Ti層)、Cu層/TiN層又はCu/Cr層などにより構成される。本実施形態においては、シード層110にはCu/Cr層を用いる。シード層110の成膜方法は、PVD、スパッタ法などから適宜選択できる。シード層110に用いる金属材料は、導通部106の金属材料によって適宜選択することができる。シード層110は、電解メッキによって導通部106を形成するためのシード部及び給電部となる。
【0027】
(4)導通部106の形成(図2(D))
電解めっき法を用いてシード層110に給電し、貫通孔104内に金属材料を充填していく。本実施形態においては、貫通孔104に充填する金属材料として、銅(Cu)を用いる。本実施形態においては、図4又は図5に示すように、シード層110に電流をパルス状に供給する電解めっき法によって、貫通孔104内に金属材料を充填する。図4に示すパルス電流の供給方法は、極性を反転させないパルス電流をシード層110に供給する方法である。また、図5に示すパルス電流の供給方法は、周期的に極性を反転させたパルス電流をシード層110に印加する方法である。図5に示すパルス電流の供給によるめっき方法は、PRC(Periodical Reversed Current)法と呼ばれ、シード層110にプラス電圧とマイナス電圧を周期的に印加することによって、シード層110に流れる電流を一定の周期でフォワード(めっきされる側、即ちシード層110側がマイナス電位となる状態(正電流が流れる状態))とリバース(めっきされる側、即ちシード層110側がプラス電位となる状態(負電流が流れる状態))とを切り替えて行うめっき方法の一つであり、好ましいめっき方法の一つである。また、本実施形態のパルス電流による電解めっきにおいては、印加電圧、供給電流、電流密度、パルス切り替え時間(デューティー比)を適宜選択することができる。また、印加電圧、電流密度、パルス切り替え時間(デューティー比)を電解めっきの途中で変化させてもよい。パルス電流を供給することによってシード層110に流れる電流は、正電圧が印加されているときには0.5A以上1.5A以下の電流が流れ、負電圧が印加されているときには−6A以上−2A以下の電流が流れるようにしてもよい。
【0028】
なお、パルス電流を供給する前に、図6に示すように、一定の直流電流をシード層110に供給する電解めっき法により、シード層110が形成されている面の貫通孔104の底部に蓋状の金属層を形成するようにしてもよい。貫通孔104に充填する金属材料としては、Cuの他、金(Au)、ロジウム(Rh)、銀(Ag)、白金(Pt)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。
【0029】
直流電流を供給して蓋状の金属層を形成した場合には、パルス電流に切り替えた初期段階には一定時間は電流密度を小さくし、徐々に(例えば、経過時間に対して段階的に又は比例的に)電流密度を大きくしていく方法が好ましい。直流電流を供給して蓋状の金属層を形成すると、金属層の成長は貫通孔104に接する部分において速くなる傾向にある。そのため、蓋状の金属層は中心部に向かって窪んだ形状となる。パルス電流に切り替えた初期段階に、小さな電流密度のパルス電流を一定時間供給することで、この窪部を平坦化するような金属層の成長が生じると考えられる。このような電解めっき法を用いることで、電気特性に優れた貫通電極を得られるとともに、貫通電極基板の製造性も向上する。
【0030】
(5)不要な部分の除去(図2E)
シード層110及び導通部106の不要部をエッチングあるいはCMP(Chemical Mechanical Polishing:化学機械研磨)により除去することにより、導通部106を形成する。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板100を得ることができる。
【0031】
(2−2.貫通電極基板の製造方法2)
ここでは、本実施形態に係る本発明の貫通電極基板100の製造方法の別の例について説明する。上述の貫通電極基板100の製造方法1と同様の構成については、改めて説明しない場合がある。なお、ここで説明する本実施形態に係る本発明の貫通電極基板100の製造方法2は、貫通孔の深さが比較的浅い場合(例えば、20μm〜100μm程度)の又は厚さが20〜100μm程度の薄い貫通電極基板を得たい場合によく用いられる。
【0032】
(1)基板102の準備及び孔の形成(図3(A))
基板102の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク(図示せず)を形成した後、そのマスクを介して基板102を厚み方向にエッチングし、基板102を貫通しない有底孔112を形成する。エッチング方法としてはRIE法、DRIE法などを用いることができる。
【0033】
(2)絶縁膜108の形成(図3(B))
基板102の表面に絶縁膜108を形成する。
【0034】
(3)シード層の形成(図3(C))
絶縁膜108が形成されている基板102面にシード層114を形成する。このシード層114は、図3(C)に示すように、孔112の内部にも形成する。シード層114は、上述のシード層110と同様、Cu層/Ti層などにより構成される。シード層114は、シード層110と同様、電解メッキによって導通部106を形成するためのシード部及び給電部となる。シード層114は、MOCVD法、スパッタ法又は蒸着法等によって形成される。
【0035】
(4)導通部106の形成(図3(D))
電解めっき法を用いてシード層114に給電し、孔112内に金属材料を充填していく。本実施形態の貫通電極基板の製造方法2においても、貫通電極基板の製造方法1と同様、図4又は図5に示すように、シード層110に電流をパルス状に供給する電解めっき法によって、貫通孔112内に金属材料を充填する。なお、パルス電流を供給する前に、図6に示すように、一定の直流電流をシード層110に供給してもよい。本実施形態においては、孔112に充填する金属材料として、銅(Cu)を用いた。貫通孔104に充填する金属材料としては、銅の他、金(Au)、ロジウム(Rh)、銀(Ag)、白金(Pt)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。
【0036】
(5)不要な部分の除去(図3(E))
シード層114及び導通部106の不要部をエッチングあるいはCMPにより除去する。また、孔112が形成されている側と反対側の基板102面をバックグラインドによって導通部106の表面が露出するまで研磨することにより、導通部106を形成する。研磨により、基板102の厚さを薄くしてもよい。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板100を得ることができる。
【0037】
(実施例1)
以下、本発明の貫通電極基板100の実施例について説明する。厚さ650μmの基板102を洗浄後、基板102の一方の面側にレジストを塗布し、露光、現像することにより、マスク(図示せず)を形成する。その後、そのマスクを介して基板102を厚み方向にDRIE法によりエッチングし、430μmの有底孔112を形成する(図2(A))。レジストからなるマスクを除去した後、バックグラインドにより400μmの厚さとなるまで基板102を研磨する。
【0038】
基板102を洗浄後、熱酸化法により基板102の表面に厚さ1μmの熱酸化膜を形成する。その後、LPCVD法により、厚さ200nmの窒化シリコン膜を形成する。これら熱酸化膜及び窒化シリコン膜が絶縁膜108を構成する(図2(B))。
【0039】
基板102の一方の面に厚さ30nmのCrと厚さ200nmのCuを順に蒸着することによりシード層110を形成する(図2(C))。
【0040】
その後、基板102をアッシングする。次に、図6に示す直流電流の供給による電解めっき法を用いて、シード層110に給電し、シード層110が形成されている面の貫通孔104の底部に蓋状の金属層を形成する。本実施例1においては、電流1.54A、電流密度1A/dm2の直流電流を供給したその後、図5に示すパルス電圧の印加による電解めっき法を用いて、シード層110に給電し、貫通孔104内にCuを充填する(図2(D))。パルス切り替え時間は、正電流を80msec、負電流を2msec供給するようにした。正電流が供給されているときには1.05Aの電流が流れ(電流密度3A/dm2)、負電流が供給されているときには−4.2Aの電流(電流密度−12A/dm2)が流れた。
【0041】
なお、図5に示すパルス電流の供給による電解めっき法によってCuを充填し始める際、最初の1時間程度は小さな電流を供給し、正電流が供給されているときには0.35Aの電流が流れ(電流密度1A/dm2)、負電流が供給されているときには−1.4Aの電流(電流密度−4A/dm2)が流れるようにした。このような電解めっき法を用いることで、電気特性に優れた貫通電極を得られるとともに、貫通電極基板の製造性も向上した。
【0042】
基板102を洗浄後、シード層110及び導通部106の不要部をCMPにより除去することにより、導通部106を形成する。以上のプロセスによって、本実施例に係る本発明の貫通電極基板100を得ることができた。
【0043】
(3.後方散乱電子線回折法(Electron backscatter diffraction Pattern:EBSD)による結晶状態の分析)
ここで、図7及び図8を参照して、本実施形態に係る導通部106の金属材料の結晶粒径の分析に用いる後方散乱電子線回折法(Electron backscatter diffraction Pattern:EBSD)について説明する。
【0044】
(3−1.EBSDの説明)
(結晶粒径の測定)
本実施形態に係る本発明の貫通電極基板100の導通部106を構成する金属材料の結晶粒径の測定は、EBSD法によって行う。図7はEBSD装置の構成を説明する図である。また、図8はEBSD装置により測定する試料測定の概念を説明する図である。本実施形態に係る導通部106の結晶粒径を測定するにあたっては、貫通部106の断面部に電子線212が照射されるように調節する。
【0045】
EBSD装置200は、走査型電子顕微鏡(SEM:Scanning Electron Microscopy)202に専用の検出器204を設け、一次電子の後方散乱電子から結晶方位を分析する手法である。具体的には、電子銃210から出射される電子線212を鏡体214を通して試料室205内の試料台206に載置された結晶構造を持った試料208に入射させる(照射する)と、試料208で非弾性散乱が起こり、後方散乱電子216が発生する。その中には試料208中でブラッグ回折による結晶方位に特有の線状パターン(一般的に菊地像と呼ばれる)も合わせて観察される。この後方散乱電子216をスクリーン218を通してSEM202の検出器204で検出する。そして、検出された菊地像を解析することにより試料208の結晶粒径を求めることができる。
【0046】
各結晶粒径が異なった結晶構造の場合には、試料208に照射する電子線の位置を移動させつつ結晶粒径測定を繰り返す(マッピング測定)ことで、面状の試料208について結晶粒径の情報を得ることができる。結晶粒の面積(A)は結晶粒の数(N)に測定のステップサイズ(s)で決まる測定点の面積をかけて算出する。EBSD測定では測定点を六角形として表わすことで、結晶粒の面積(A)は以下の式(1)で表すことができる。
【0047】
A=N√3/(2s2) ・・・(1)
【0048】
結晶粒径(D)は結晶粒の面積(A)と等しい面積を持つ円の直径として計算する。結晶粒径(D)は以下の式(2)で表すことができる。
【0049】
D=(4A/π)1/2 (但し、πは円周率) ・・・(2)
【0050】
本明細書で定義する「結晶粒径」とは、以上のようにして測定した値を指すものとする。また、結晶粒径の測定においては、エッジグレイン(Edge Grain)を含むものとする。
【0051】
次に、実施例1による本発明の貫通電極基板100の導通部106を構成する金属材料、並びに比較例1及び2(プロセスの詳細については後述する)による貫通電極基板の導通部を構成する金属材料をEBSD測定した結果について説明する。ここでは、それぞれの導通部を構成する金属材料の断面をアルゴンイオンにより加工する、いわゆるイオンポリッシュ法によって測定試料を作製した。また、EBSD測定における測定ポイントは、それぞれ、図9に示す導通部の深さ方向中央部106a辺りである。
【0052】
図10は実施例1による本発明の貫通電極基板100の導通部106を構成する金属材料の結晶の面積重み付けした結晶粒径分布図である。結晶粒径(D)を横軸にとり、面積率(Rs)を縦軸にとったヒストグラムによって、導通部106を構成する結晶粒径の最大値、および平均値を算出できる。
【0053】
ここで、面積率Rs(結晶粒径を含む割合(面積重み付け))は、測定領域の面積(Sm)を用いて、以下の式(3)で表すことができる。
【0054】
Rs= A×(N/Sm) ・・・(3)
【0055】
図10に示すヒストグラムの横軸は結晶粒径の値(D)、縦軸(area fraction)はその値の結晶粒を含む割合を面積重み付けして示している。例えば図10の縦軸の0.15は割合15%を意味している。そして、各結晶粒径(D)に対して、その割合(Rs)を掛けたものを積算すると以下の式(4)のとおり面積重み付けした平均結晶粒径(Ds)が決まる。
【0056】
Ds=Σ{Rs × D} ・・・(4)
【0057】
本実施例においては、結晶粒径の測定において、測定領域を有限(本実施例では50μm×150μmの領域)とするため、所望の領域から上記面積領域を切出して観測することになる。測定領域の縁(Edge)に含まれた結晶粒(Grain)を含んだ値を本明細書では結晶粒径としている。また、分析結果は誤差を含んでいるため、小数点以下を考慮せず、切り捨てした数値を用いることにする。
【0058】
測定条件は以下のとおりである。
使用した分析装置
SEM 日本電子製 JSM−7000FEBSD TSL社製 OIM ソフトウエアVer.4.6
観察条件
EBSD測定
加速電圧 25kV
試料傾斜角 70°
測定ステップ 0.3μm
【0059】
実施例1による本発明の貫通電極基板100の導通部106の金属材料の最大粒径は29μm、平均粒径(面積重み付け)は13μmであった。導通部106の電気特性を評価した結果、実施例1による本発明の貫通電極基板100の導通部106の抵抗値は3.15×10−4Ωであったことから導通部106は優れた電気特性を有し、優位性があることが確認された。
【0060】
一方、比較例1(比較例1において貫通孔に金属材料を充填する前までの工程については実施例1と同様であるので、実施例1における貫通部106の直径及び長さ(即ち基板の厚さ)と比較例1における貫通部の直径及び長さ(即ち基板の厚さ)とは、同一である。)による貫通電極基板の導通部を構成する金属材料の結晶の面積重み付けした結晶粒径分布図を図11に示す。比較例1による貫通電極基板の導通部を構成する金属材料の最大粒径は10μm、平均粒径(面積重み付け)は2μmであった。比較例1による貫通電極基板の導通部106の抵抗値は7.25×10−3Ωであったことから、導通部の電気特性は実施例1に比して劣ることがわかる。
【0061】
よって、実施例1による本発明の貫通電極基板100の導通部106の抵抗は、比較例1の導通部の抵抗と比較して1/23にまで小さくなった。
【0062】
また、比較例2による貫通電極基板の導通部を構成する金属材料の結晶の面積重み付けした結晶粒径分布図を図12に示す。比較例2による貫通電極基板の導通部を構成する金属材料の最大粒径は11μm、平均粒径(面積重み付け)は2μmであった。比較例2による貫通電極基板の導通部の抵抗値を測定するために、図3に示したように、シード層114及び導通部106の不要部を除去し、孔112が形成されている側と反対側の基板102面を導通部106の表面が露出するまで研磨した。比較例2による貫通電極基板の導通部106の抵抗値は1.08×10−3Ωであったことから、導通部の電気特性は実施例1に比して劣ることがわかる。
【0063】
ここで、実施例1、比較例1及び比較例2における最大粒径及び平均粒径を纏めると、以下の表のとおり示すことができる。
【表1】
【0064】
以上の結果により、貫通電極基板100の導通部106の平均粒径(面積重み付け)が13μm以上のとき、抵抗値が小さく、導通部106は優れた電気特性を有することがわかる。これは、貫通電極基板100の導通部106の金属粒径が大きいと、抵抗が小さくなるためであると考えられる。また、貫通電極基板100の導通部106の最大粒径が29μm以上のとき、抵抗値が小さく、導通部106は優れた電気特性を有することがわかる。
【0065】
ここで、実施例1について、直流電流を供給することにより蓋状の金属層を形成した導通部106の金属充填開始側と、パルス電流を供給することによって金属材料を充填した金属充填終了側について、結晶粒径を測定して比較した。
【0066】
図9は、導通部106に充填した金属材料の結晶粒径を測定した領域を示した図である。測定領域は、めっき開始側から直流電流領域106b、直流−パルス切替領域106cおよびパルス電流後期領域106dとする。直流電流領域106bでは、基板102に接する部分の充填速度が速い傾向にあり、直流電流からパルス電流への切替えの境界では、導通部106の中心部が窪んだような金属材料の結晶の充填状態となる。
【0067】
導通部106の直流電流領域106bでは、図13に示したように、面積重み付けした平均粒径は1.92μmであった。直流−パルス切替領域106cでは、図14に示したように、面積重み付けした平均粒径は4.82μmであった。しかし、直流−パルス切替領域106cのパルス電流初期領域106eでは、図15に示したように、面積重み付けした平均粒径は5.84μmであり、直流電流領域に比して平均粒径は顕著に大きくなっていることがわかる。さらに、パルス電流後期領域106dにおいては、図16に示したように、面積重み付けした平均粒径は23.58μmとなり、50μm以上の粒径を有する結晶も生じていた。
【0068】
以下、上述した比較例1及び2について説明する。
(比較例1)
貫通孔に金属材料を充填する前までの工程については、実施例1と同様である。熱酸化膜形成前の基板102の厚さは400μmであった。基板にシード層を形成した後、電解めっき法を用いて図6に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は1.54A(電流密度1A/dm2)であった。その後の工程は実施例1と同様であった。
【0069】
(比較例2)
貫通孔に金属材料を充填する前までの工程については、2−2.貫通電極基板の製造方法2と同様である基板にシード層を形成した後、電解めっき法を用いて図6に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は1.54A(電流密度1A/dm2)であった。その後の工程は実施例1と同様であった。熱酸化膜形成前の基板102の厚さは70μmであった。
【0070】
実施例1および比較例1はそれぞれ電解めっき法を用いており、図17に示すように、充填めっきの成長速度は、貫通電極基板の導通部ごとに異なる。電解めっき法においては、図17(a)に示すとおり、貫通孔104のシード110側に金属材料による蓋めっき107を形成し、続いて図17(b)に示すように、金属材料を充填する。ここで、「蓋めっき」とは、電解めっきの初期段階において、シード層表面に金属材料が析出し、電解密度の高い貫通孔の開口部に集中的に金属材料が析出することにより、貫通孔の開口部を閉塞するように形成される金属層のことをいう。電解めっき法により、蓋めっき107から貫通孔104の上方に向かって金属層が成長する。このとき、金属層の成長速度は貫通孔104ごとに異なってしまう。
【0071】
電解めっき法による金属材料の充填は、絶縁膜108と貫通孔104に充填されためっきとの段差を測定しながら行い、図17(c)に示すような成長が最も遅い貫通孔104における金属層の上面と基板102の絶縁膜108の表面との段差がなくなった時点で終了する。すべての貫通孔104に金属層が充填された貫通電極基板について、図17(d)に示すように貫通電極基板からはみ出して成長した金属層の膜厚dをいくつかの導通部について測定して比較した。
【0072】
実施例1および比較例1について、図18に示す9つの測定点(A〜I)の導通部について膜厚dを測定した。実施例1については3枚の基板について測定を行い、比較例1については4枚の基板を用いて測定を行った。それらの測定結果を表2に示す。
【表2】
【0073】
膜厚のばらつきは、膜厚の平均をave、膜厚の最大値をMax、最小値をMinとして、{(Max-Min)/ave/2×100}で表す。表2に示したように、実施例1では膜厚のばらつきは各基板間のばらつきを見ても10%前後と小さいのに対して、比較例1では膜厚のばらつきは50%以上で70%近い大きなばらつきを示す基板もあった。つまり、実施例1のパルス電流を供給することによる金属層の成長は、比較例1の直流電流の供給による金属層の成長に比してばらつきの少ない均一な成長を実現できるという優れた効果を奏する。
【0074】
(実施形態2)
本実施形態2においては、実施形態1に係る本発明の貫通電極基板100上にLSIチップが積層された半導体装置の例及び実施形態1に係る本発明の貫通電極基板100を複数層積層した半導体装置の例について説明する。なお、実施形態1と同様の構成や製造方法については、ここでは改めて説明しない。
【0075】
図19(A)及び(B)を参照する。図19(A)には、3つの実施形態1に係る本発明の貫通電極基板100が積層された本実施形態に係る半導体装置が示されている。貫通電極基板100にはDRAM等の半導体素子が形成されている。3つの貫通電極基板100は積層され、バンプ302を介して互いに接続されている。貫通電極基板100は、それぞれに形成されたDRAMを電気的に接続するインターボーザとしての役割を果たしている。3層に積層された貫通電極基板100は、バンプ302を介してLSI基板304に接続される。なお、積層する貫通電極基板100の数は3層に限定されない。バンプ304には、In(インジウム)、Cu、Au等の金属を用いることができる。また、貫通電極基板100同士の接合には、主として、ポリイミド、BCB(ベンゾシクロブテン)などの樹脂を用いて、塗布、焼成して接着してもよい。また、貫通電極基板100同士の接合には、エポキシ樹脂を用いてもよい。さらに、貫通電極基板100同士の接合には、プラズマ活性化による接合、共晶接合などを用いてもよい。
【0076】
本実施形態のように本発明の貫通電極基板100が積層した場合、本発明の貫通電極基板100の導通部106(貫通孔)の抵抗をRi、積層し接続する本発明の貫通電極基板100の積層数をNとすると、直列に接続される導通部106(貫通孔)全体の抵抗はN×Riとなり、導通部106(貫通孔)の抵抗を小さくすることができる。
【0077】
図19(B)には、MEMSデバイスやCPU、メモリ等のLSIチップ(半導体チップ)306−1及び306−2が搭載された貫通電極基板100を有する半導体装置の例を示す。LSIチップ306−1及び306−2の接続端子である電極パッド308−1及び308−2がそれぞれバンプ304を介して貫通電極基板100の導通部106と電気的に接続されている。LSIチップ306−1及び306−2が搭載された貫通電極基板100は、LSI基板306に搭載され、LSI基板306とLSIチップ306−1とがワイヤボンディングによって接続されている。例えば、LSIチップ306−1を3軸加速度センサとし、LSIチップ306−2を2軸磁気センサとすることによって、5軸モーションセンサを一つのモジュールで実現することができる。このように、実施形態1に係る本発明の貫通電極基板100は、複数のLSIチップ同士を3次元実装するためのインターポーザとして用いることができる。
【0078】
また、実施形態1に係る本発明の貫通電極基板100は、上述したように導通部106の抵抗値が小さく電気特性が向上しており、その結果、貫通電極基板100を半導体装置に用いたときの導通部106で生じる発熱量を小さくすることができる。これにより、貫通電極基板100を高密度実装した半導体装置を実現することができる。
【0079】
(実施形態3)
本実施形態3においては、上述の実施形態1及び2の貫通電極基板に搭載されるLSIチップとして、MEMSデバイスを用いる場合について説明する。本実施形態においては、MEMSデバイスは、物理量センサ302−1を例にとって説明する。
【0080】
以下、物理量センサ302−1により検出される加速度の変位信号を処理する処理回路について説明する。
【0081】
<処理回路>
上記物理量センサ302−1により検出される加速度の変位信号を処理する各処理回路の構成例について図20を参照して説明する。
【0082】
図20は、物理量センサ302−1により検出される加速度の変位信号を処理する加速度処理回路400の回路構成を示す図である。この場合、物理量センサはピエゾ抵抗型加速度センサである。図20において、加速度処理回路400は、増幅回路401と、サンプルホールド回路(S/H)402〜404と、出力抵抗Routと、キャパシタCx,Cy,Czと、から構成される。なお、図中のX軸出力、Y軸出力、Z軸出力は、印加される加速度に応じて物理量センサ302−1から出力されるX軸方向、Y軸方向、Z軸方向の各変位信号である。なお、出力抵抗RoutとキャパシタCx,Cy,Czは、加速度信号に対応する周波数成分を通過させるローパスフィルタとして機能する。
【0083】
増幅回路401は、印加される加速度に応じて物理量センサ302−1から出力されるX軸方向、Y軸方向、Z軸方向の各変位信号(静電容量変化)を所定の増幅率で増幅してサンプルホールド回路402〜404にそれぞれ出力する。サンプルホールド回路402は、増幅回路401で増幅されたX軸方向変位信号を所定のタイミングでサンプル/ホールドして出力抵抗Rout及びキャパシタCxを介してX方向の加速度検出信号Xoutを出力する。サンプルホールド回路403は、増幅回路401で増幅されたY軸方向変位信号を所定のタイミングでサンプル/ホールドして出力抵抗Rout及びキャパシタCyを介してY方向の加速度検出信号Youtを出力する。サンプルホールド回路404は、増幅回路401で増幅されたZ軸方向変位信号を所定のタイミングでサンプル/ホールドして出力抵抗Rout及びキャパシタCzを介してZ方向の加速度検出信号Zoutを出力する。
【0084】
この物理量センサ302−1と処理回路400等を実装した本発明の貫通電極基板100又は本発明の積層型貫通電極基板300は、センサモジュールとして携帯情報端末や携帯電話などに搭載される。図21は、物理量センサ302−1と処理回路400等を実装した本発明の貫通電極基板100又は本発明の積層型貫通電極基板300を実装した半導体装置の一例である携帯型情報端末500の一例を示す図である。図21において、携帯型情報端末500は、筐体501、ディスプレイ部502と、キーボード部503、から構成される。センサモジュールは、キーボード部502の内部に実装されている。携帯型情報端末500は、その内部に各種プログラムを記憶し、各種プログラムにより通信処理や情報処理等を実行する機能を有する。この携帯型情報端末500では、物理量センサ302−1と処理回路400等が実装されたセンサモジュールにより検出される加速度や角速度をアプリケーションプログラムで利用することにより、例えば、落下時の加速度を検出して電源をオフさせる等の機能を付加することが可能になる。
【0085】
上記のように物理量センサ302−1と処理回路400等が実装されたセンサモジュールをモバイル端末機に実装することにより、新たな機能を実現することができ、モバイル端末機の利便性や信頼性を向上させることが可能になる。
【符号の説明】
【0086】
100:貫通電極基板
102:基板
104:貫通孔
106:導通部
106a:中央部
106b:直流電流領域
106c:直流−パルス切替領域
106d:パルス電流後期領域
106e:パルス電流初期領域
107:蓋めっき
108:絶縁膜
110:シード層
302:バンプ
304、306:LSI基板
306−1、306−2:チップ
308−1、308−2:電極パッド
【特許請求の範囲】
【請求項1】
ウェハ状の基板に前記基板を貫通しない複数の有底孔を形成し、
前記基板及び前記有底孔の表面に絶縁膜を形成し、
前記有底孔が開口する側の前記基板及び前記有底孔の絶縁膜上に金属からなるシード膜を形成し、
前記シード膜に第1の時間直流電流を供給する電解めっき法により、前記シード層が形成されている面の前記有底孔の底部に金属層を形成し、
前記シード膜及び前記金属層にパルス電流を供給する電解めっき法により、前記有底孔内に金属材料を充填して導通部を形成し、
前記有底孔が形成されている側と反対側の前記基板の表面を、前記導通部の表面が露出するまで研磨することを特徴とする貫通電極基板の製造方法。
【請求項2】
前記電解めっき法は、前記シード膜にプラス電圧とマイナス電圧を周期的に印加することによって行うことを特徴とする請求項1に記載の貫通電極基板の製造方法。
【請求項3】
前記有底孔の底部に金属層を形成した後、前記シード膜に第2の時間パルス電流を供給する電解めっき法により、
前記有底孔内に金属材料を充填することを特徴とする請求項2に記載の貫通電極基板の製造方法。
【請求項4】
前記シード膜にパルス電流を供給する前記電解めっき法は、前記パルス電流の電流密度を大きくしながら前記有底孔内に前記金属材料を充填する工程を含むことを特徴とする請求項1乃至3のいずれか一項に記載の貫通電極基板の製造方法。
【請求項5】
前記シード膜に第1の時間直流電流を供給する電解めっき法により、前記有底孔に金属層を形成した後、前記シード膜に第3の時間、第1の電流密度でパルス電流を供給し、前記シード膜に第4の時間、前記第1の電流密度よりも大きな第2の電流密度でパルス電流を供給する電解めっき法により、前記有底孔内に金属材料を充填することを特徴とする請求項2に記載の貫通電極基板の製造方法。
【請求項1】
ウェハ状の基板に前記基板を貫通しない複数の有底孔を形成し、
前記基板及び前記有底孔の表面に絶縁膜を形成し、
前記有底孔が開口する側の前記基板及び前記有底孔の絶縁膜上に金属からなるシード膜を形成し、
前記シード膜に第1の時間直流電流を供給する電解めっき法により、前記シード層が形成されている面の前記有底孔の底部に金属層を形成し、
前記シード膜及び前記金属層にパルス電流を供給する電解めっき法により、前記有底孔内に金属材料を充填して導通部を形成し、
前記有底孔が形成されている側と反対側の前記基板の表面を、前記導通部の表面が露出するまで研磨することを特徴とする貫通電極基板の製造方法。
【請求項2】
前記電解めっき法は、前記シード膜にプラス電圧とマイナス電圧を周期的に印加することによって行うことを特徴とする請求項1に記載の貫通電極基板の製造方法。
【請求項3】
前記有底孔の底部に金属層を形成した後、前記シード膜に第2の時間パルス電流を供給する電解めっき法により、
前記有底孔内に金属材料を充填することを特徴とする請求項2に記載の貫通電極基板の製造方法。
【請求項4】
前記シード膜にパルス電流を供給する前記電解めっき法は、前記パルス電流の電流密度を大きくしながら前記有底孔内に前記金属材料を充填する工程を含むことを特徴とする請求項1乃至3のいずれか一項に記載の貫通電極基板の製造方法。
【請求項5】
前記シード膜に第1の時間直流電流を供給する電解めっき法により、前記有底孔に金属層を形成した後、前記シード膜に第3の時間、第1の電流密度でパルス電流を供給し、前記シード膜に第4の時間、前記第1の電流密度よりも大きな第2の電流密度でパルス電流を供給する電解めっき法により、前記有底孔内に金属材料を充填することを特徴とする請求項2に記載の貫通電極基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図18】
【図19】
【図20】
【図21】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図18】
【図19】
【図20】
【図21】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2013−110424(P2013−110424A)
【公開日】平成25年6月6日(2013.6.6)
【国際特許分類】
【出願番号】特願2012−281706(P2012−281706)
【出願日】平成24年12月25日(2012.12.25)
【分割の表示】特願2009−194245(P2009−194245)の分割
【原出願日】平成21年8月25日(2009.8.25)
【出願人】(000002897)大日本印刷株式会社 (14,506)
【Fターム(参考)】
【公開日】平成25年6月6日(2013.6.6)
【国際特許分類】
【出願日】平成24年12月25日(2012.12.25)
【分割の表示】特願2009−194245(P2009−194245)の分割
【原出願日】平成21年8月25日(2009.8.25)
【出願人】(000002897)大日本印刷株式会社 (14,506)
【Fターム(参考)】
[ Back to top ]