説明

電子回路パッケージおよびその加熱方法

【課題】任意の半田付け部位を加熱し、半田を融解させて、半田付け不良を補修する。
【解決手段】半田付け部位を含む電子回路パッケージであって、半田付け部位の周囲に配置され、通電によって発熱する発熱素子3と、発熱素子3への通電をオン/オフするリレー7と、を備え、制御信号10によってリレー7をオンにして、発熱素子3を発熱させ、半田付け部位を加熱する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子回路パッケージに関し、特に、半導体集積回路を搭載したBGA(Ball Glid Array:ボールグリッドアレイ)ケースがBGA方式によりプリント基板に搭載された電子回路パッケージにおける加熱に関する。
【背景技術】
【0002】
従来、電子部品の製造においては、回路基板に半田を用いて融解接合することが行われている。半田付けの補修に際しては、半田を融解させるため、加熱端子が用いられている。この加熱端子を、予め移動ストロークが定められた駆動手段によって上下動させて、半田を再加熱している(例えば、特許文献1参照)。
【0003】
通常、BGAパッケージを採用するデバイスにおいて半田付け不良が発生した場合には、再度リフローを行う必要が生じる。この場合、デバイス全体に熱が伝わってしまうため、デバイス全体を動かないように固定させて半田を融解させるか、または、プリント基板から一度取り外し、再度デバイスを実装することが行われていた。このため、容易には補修作業を行うことができなかった。
【0004】
【特許文献1】特開平4−288895号公報(段落0007、図3)
【発明の開示】
【発明が解決しようとする課題】
【0005】
これらの状況に鑑み、本発明は、半田付け不良が発生した場合、駆動手段を含む特別な設備を使用せずに、任意の半田付け部位を加熱し、半田を融解させて、半田付け不良を容易に補修することを課題とする。
【課題を解決するための手段】
【0006】
本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン/オフするオン/オフ手段とを備えることを特徴とする。
【0007】
本発明による電子回路パッケージは、前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする。
【0008】
本発明による電子回路パッケージは、前記オン/オフ手段が、前記電子回路パッケージの外部からの制御信号によって、オン/オフすることを特徴とする。
【0009】
本発明による電子回路パッケージは、前記オン/オフ手段が、前記電子回路パッケージの動作電源からの通電をオン/オフすることを特徴とする。
【0010】
本発明による電子回路パッケージは、前記オン/オフ手段が、前記電子回路パッケージの動作電源とは異なる電源から全ての前記発熱体へ通電することを特徴とする。
【0011】
本発明による電子回路パッケージは、複数の前記オン/オフ手段と複数の前記発熱体とが、それぞれに1対1に対応し、前記発熱体へ通電することによって、任意の前記半田付け部位を加熱することを特徴とする。
【0012】
本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン/オフするオン/オフ手段と、前記通電を制御する制御信号を前記オン/オフ手段へ出力するデコーダとを備えることを特徴とする。
【0013】
本発明による電子回路パッケージは、前記デコーダが、前記制御信号をバス化した制御信号バスを入力し、前記制御信号を出力することを特徴とする。
【0014】
本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン/オフするオン/オフ手段と、前記オン/オフ手段へ前記通電を制御する制御信号を出力するデコーダと、前記半田付け部位に対するバウンダリ・スキャン用のインターフェースを有するJTAG(Joint Test Action Group)インターフェースとを備えることを特徴とする。
【0015】
本発明による電子回路パッケージは、前記JTAG(Joint Test Action Group)インターフェースが、前記電子回路パッケージの外部の試験ツールとの間でJTAG信号を送受信し、前記試験ツールが、前記JTAG信号に基づいて前記デコーダへ前記制御信号をバス化した制御信号バスを出力することを特徴とする。
【0016】
本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン/オフするオン/オフ手段と、前記オン/オフ手段へ前記通電を制御する制御信号を供給するデコーダと、前記デコーダとの間でJTAG(Joint Test Action Group)信号を入出力するJTAGインターフェースとを備えることを特徴とする。
【0017】
本発明による電子回路パッケージは、前記JTAG(Joint Test Action Group)インターフェースが、前記電子回路パッケージの外部の試験ツールとの間でJTAG信号を送受信し、前記試験ツールが、前記デコーダとの間で前記JTAG信号を送受信することを特徴とする。
【0018】
本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン/オフする複数のオン/オフ手段とを含む電子回路パッケージの加熱方法であって、前記電子回路パッケージの外部から前記オン/オフ手段へ制御信号を供給し、前記制御信号を入力した前記オン/オフ手段が、前記発熱体への通電をオン/オフし、前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱することを特徴とする。
【0019】
本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン/オフする複数のオン/オフ手段と、前記オン/オフ手段へ制御信号を出力するデコーダとを含む電子回路パッケージの加熱方法であって、前記電子回路パッケージの外部から前記デコーダへ制御信号バスを出力し、前記デコーダが、前記制御信号バスを基に複数の前記オン/オフ手段のそれぞれに前記制御信号を出力し、前記制御信号を入力した前記オン/オフ手段が、前記発熱体への前記通電をオン/オフし、前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱することを特徴とする。
【0020】
本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン/オフする複数のオン/オフ手段と、前記オン/オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、前記半田付け部位の良否をバウンダリ・スキャンで判定し、前記バウンダリ・スキャンの判定結果をJTAG(Joint Test Action Group)信号に取込み、前記JTAG信号から前記オン/オフ手段をオン/オフする制御信号バスを生成し、前記制御信号バスから前記制御信号を生成し、前記制御信号で前記オン/オフ手段のオン/オフを行い、前記オン/オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱することを特徴とする。
【0021】
本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン/オフする複数のオン/オフ手段と、前記オン/オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、前記半田付け部位の良否をバウンダリ・スキャンで判定し、前記バウンダリ・スキャンの判定結果をJTAG(Joint Test Action Group)信号に取込み、前記JTAG信号から前記制御信号を生成し、前記制御信号が前記オン/オフ手段のオン/オフを行い、前記オン/オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱することを特徴とする。
【0022】
本発明による電子回路パッケージの加熱方法は、前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする。
【発明の効果】
【0023】
第1の効果は、BGAパッケージに配置されている任意のバンプに対して、外部からの制御により局所的または全体的に加熱することを可能としたことである。
【0024】
第2の効果は、半田付け不良が発生した任意のバンプにのみ熱を加えて半田を融解させることが可能になり、リフロー設備のような特別な設備を使用せず容易に半田付け不良の補修を実現可能としたことである。
【0025】
第3の効果は、本発明によるBGAパッケージを採用するデバイスの単体故障におけるデバイス交換時に、リフロー設備を使用せずに容易にプリント基板からの取り外しを実現可能としたことである。
【0026】
第4の効果は、本発明によるBGAパッケージを採用するデバイスへの電源とは独立した(異なる)外部入力電源端子を備えているため、外部入力電源端子に外部電源を接続しさえすれば、リフロー設備を使用せずに容易にプリント基板からの取り外しを実現可能としたことである。
【発明を実施するための最良の形態】
【0027】
本発明は、BGAパッケージと発熱素子とを一体化させ、外部からの制御信号によって、半田付け不良が発生したバンプだけを加熱するように発熱素子を制御(発熱素子へ通電する)し、バンプに接触している半田(半田付け部位の半田)を融解させる。その結果、リフロー設備のような特別な設備を用いずに、半田付け不良の補修を容易に行うことができるBGAパッケージである。
【0028】
第1の実施形態の構成:次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
【0029】
図1(a)は、本発明による第1の実施形態のBGAパッケージのBGAケース1およびプリント基板11の側面図である。図1(b)は、本発明による第1の実施形態のBGAパッケージのBGAケース1のみの背面図である。図2は、本発明による第1の実施形態のBGAパッケージ内の電気回路を示すブロック図である。
【0030】
図1、2を用いて本発明によるBGAパッケージの構成について説明する。本発明によるBGAパッケージ(電子回路パッケージ)は、BGAケース1と、バンプ2と、発熱素子(発熱体)3と、外部入力電源端子4と、半導体集積回路部5と、ヒーター部6とを含んで構成される。
【0031】
BGAケース1は、バンプ2、外部入力電源端子4、半導体集積回路部5、ヒーター部6(発熱素子3とリレー7とを含む)を搭載している。
【0032】
バンプ2は、半田付けを介在するもので、BGAケース1は、バンプ2を介してプリント基板11に半田付けされる。バンプ2は、半田の融解点まで温度上昇する。従って、バンプ2は、発熱素子3とは熱伝導するように配置され、半田付け部位に接触している。なお、任意のバンプ2をバンプ2m(図3)で表し、任意のバンプ2mは、バンプ2に包含される。
【0033】
発熱素子3は、複数個でなり、それぞれのバンプ2の周囲に配置されている。発熱素子3は、動作電源電圧を印加(通電)されることにより、発熱し、半田の融解点以上まで温度上昇する。発熱素子3としては、電気抵抗率の大きい合金、炭素などを含み、電気抵抗を原因として発熱する抵抗発熱体が使用される。電気抵抗率の大きい抵抗発熱体として、ニッケル−銅合金、ニッケル−クロム合金などが使用される。また、電気抵抗率の大きいセラミックスとして、チタン酸バリウムなどが使用される。これらの発熱素子3は、板状や線状などに加工されて、バンプ2に接触して配置される。なお、発熱素子3の発熱がバンプ2の温度を半田融解点まで熱伝導するのであれば、発熱素子3とバンプ2とは、必ずしも接触している必要はない。
【0034】
発熱素子3で発生する熱は、それぞれ1対1で対応するバンプ2に熱伝導し、半導体集積回路部5には影響を与えない。なお、任意のバンプ2mを加熱する発熱素子3を発熱素子3m(図3)で表し、発熱素子3mは発熱素子3に包含される。
【0035】
外部入力電源端子4は、外部電源9から受電する電源端子で、ヒーター部6のみを単独動作可能とする。
【0036】
半導体集積回路部5は、本発明によるBGAパッケージを採用するデバイスの電気的特性を決定付けるもので、電源8から動作電力の供給を受ける。
【0037】
ヒーター部6は、発熱素子3とリレー7とを含んで構成される。ヒーター部6は、電気的特性とは独立し、半田融解点までバンプ2の温度を上昇させる。
【0038】
リレー7は、外部からの設定で任意にHレベルおよびLレベルに制御される制御信号10の入力端子を備える。リレー7は、Hレベルでオン、Lレベルでオフとしても良いし、逆に、Hレベルでオフ、Lレベルでオンとしてもよい。制御信号10の状態によりスイッチのオン/オフ制御が行われるため、電源8の電圧を発熱素子3へ任意のタイミングで自在に伝達する。リレー7は、端子7aおよび端子7bを備え、発熱素子3への通電をオン(端子7bに接続)またはオフ(端子7aに接続)する。なお、任意の発熱素子3mへ通電するリレー7をリレー7mで表し、リレー7mは、リレー7に包含される。このリレー7は、切替器やオン/オフを行うスイッチなども含むオン/オフ手段である。
【0039】
電源8は、半導体集積回路部5の動作電源であり、発熱素子3の動作電源にもなっている。
【0040】
外部電源9は、電源8からは独立した(異なる)電源であり、外部入力電源端子4に接続される。外部電源9は、電源8のショート等の不具合に対するバックアップの機能も有し、外部入力電源端子4に外部電源9を接続しさえすれば、発熱端子3へ電圧を印加することができ、容易に、プリント基板11からBGAケース1を取り外しできる。
【0041】
制御信号10は、リレー7の端子7aと端子7bとをスイッチ(オン/オフ)する制御信号であり、BGAケース1に備えた端子(図示しない)から入力する。なお、任意の発熱素子3mを制御する制御信号10を制御信号10mで表し、制御信号10mは、制御信号10に包含される。
【0042】
この時、発熱素子3と制御信号10とリレー7とは、バンプ2のピン数に応じて、各ピンに対して1対1で対応するように複数配置される。ここで、ピン数とは、BGAパッケージが有するピンの総数である。ピンの総数は、BGAパッケージの大きさや種類によって異なり、例えば、300ピンのBGAパッケージは、300組の「バンプ2と発熱素子3とリレー7と制御信号10の制御線」とで成るセットを有する。
【0043】
プリント基板11は、バンプ2によって電気的に接続される導体を含んでおり、BGAケース1の下面に設けられた導体へ接続される。
【0044】
第1の実施形態の動作:次に、図2、3を用いて本発明による第1の実施形態の動作を説明する。
【0045】
図3は、本発明による第1の実施形態のBGAパッケージのBGAケース1のみの背面図で任意の発熱素子3mの発熱説明図である。本発明によるBGAパッケージを採用するデバイスの任意のバンプ2mの半田付け部位において、半田付け不良が発生した場合を想定している。通常状態においては、リレー7は制御信号10により、全てオフ状態(端子7aに接続)に制御される。半田付け不良が発生した任意のバンプ2mに対しては、制御信号10mからリレー7mをオン状態(端子7bに接続)に制御し、該当する発熱素子3mだけを発熱させる。バンプ2mの半田が、次第に、融解し、プリント基板11との半田付け不良が解消される。この時、バンプ2m以外のバンプ2は加熱されないため、デバイスの位置がプリント基板11からずれたり、取り外されることが回避される。
【0046】
図4は、本発明による第1の実施形態のBGAパッケージのBGAケース1のみの背面図で全ての発熱素子3の発熱説明図である。本発明によるBGAパッケージを採用するデバイスにおいて、半導体集積回路部5の故障等により、デバイスの載せ替えを必要とする場合を想定している。この場合、全てのリレー7を制御信号10からオン状態(端子7bに接続)に制御し、全ての発熱素子3を発熱させ、デバイスをプリント基板11から容易に取り外すことが可能となる。
【0047】
また、電源8のショート等によりデバイスに電源投入できない場合でも、外部入力電源端子4から外部電源9を投入する(図2において、外部入力電源端子4を、破線のように接続する)ことにより、全ての発熱素子3を発熱させ、デバイスを容易に取り外すことを可能としている。
【0048】
図1、図3、図4においては、発熱素子3の形状が正方形であるが、長方形、菱形、台形、円形、楕円形などを含む任意の形状でもよい。
【0049】
第2の実施形態:図5は、本発明による第2の実施形態のBGAパッケージ内の電気回路を示すブロック図である。図2と比較すると、さらにデコーダ12を備え、デコーダ12へ制御信号バス13を入力させる構成になっている。
【0050】
図2では、IO端子としての制御信号10によりリレー7の制御を1本ずつで各々行っていた。高集積化、多数ピン化が著しい現在のBGAパッケージを採用するデバイスにおいては、制御信号10の本数が数百本以上に達してしまう場合がある。この時、所望の発熱素子3を発熱させるために、該当する制御信号10を数百本の中から選択することになる。しかし、この選択は、困難を伴うと共に、制御信号10用に数百本以上のピンを、BGAパッケージに追加する必要が生じる。
【0051】
そこで本発明による第2の実施形態では、外部からの制御信号10をバス信号化(制御信号バス13)し、本発明によるBGAパッケージを採用するデバイスの内部にデコーダ12を備えるものとする。予めデコーダ12に制御信号バス13の信号パターンに対するリレー7のオン/オフ状態を割り当てておくことで、発熱素子3の制御を簡素化すると共に、BGAパッケージのピン数増加を防ぐことが可能となる。
【0052】
第3の実施形態:図6は、本発明による第3の実施形態のBGAパッケージ内の電気回路を示すブロック図である。図5と比較すると、JTAG(Joint Test Action Group)インターフェース14および試験ツール15が追加されている。バウンダリ・スキャン(IEEE1149.1)機能を使用し、容易に半田付け不良の有無と箇所の判定が可能となる。
【0053】
JTAGインターフェース14は、TDI(Test Data In:テストデータ入力)、TCK(Test Clock:テストクロック信号)、TMS(Test Mode Select:テストモード信号)、TDO(Test Data Out:テストデータ出力)の計4本の入出力(JTAG信号)を備えている。JTAGインターフェース14は、バウンダリ・スキャン機能を利用するためのインターフェースを有し、半導体集積回路部5の動作試験を実施する。なお、用語JTAGは、IEEE1149.1によって規格を定める際の作業メンバーの名称“Joint Test Action Group”に由来するものであるが、IEEE規格「バウンダリ・スキャンテスト」を表わすものとして広く知られている。
【0054】
試験ツール15は、JTAG信号(TDI、TCK、TMS、TDO)を入出力して試験結果(判定結果)TDOを読み込み、特定された箇所に該当するリレー7を制御するため、制御信号バス13へ自動的に制御信号を送信する。この制御信号によって、デコーダ12が制御信号10を発生する。従って、半田不良ピンと1対1で対応している発熱素子3は、自動的に発熱し、半田付け不良を補修する。
【0055】
第4の実施形態:図7は、本発明による第4の実施形態のBGAパッケージ内の電気回路を示すブロック図である。図6と比較すると制御信号バス13が削除され、JTAGインターフェース14とデコーダ12との間がシリアルのJTAG信号4本で接続されている。
【0056】
すなわち、JTAGインターフェース14を用いてISP(In―System―Programming)を実現することにより、試験ツール15からデコーダ12を設定することを可能としている。制御信号バス13に要したピン数分だけBGAパッケージのピン数を削減できると共に、半田付け不良の有無判定及び補修をJTAGインターフェース14のみを使用することで実現している。これにより、試験の自動化及び効率化を実現可能とする。
【0057】
なお、第1〜第4の実施形態において説明した各処理は、デコーダ12、JTAGインターフェース14、試験ツール15が有するコンピュータに格納されたプログラムにより実行してもよい。このプログラムは、光記録媒体、磁気記録媒体、光磁気記録媒体または半導体などの記録媒体に格納され、これらの記録媒体からロードされるようにしてもよい。また、このプログラムは、図示していない所定のネットワークを介して図示していない外部装置からロードされるようにしてもよい。
【0058】
さらに、以上説明した実施形態は、本発明の好適な実施形態の一例であり、本発明の実施形態は、これに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形して実施することが可能である。例えば、本発明における発熱素子3は、バンプ2の近傍のみに配置されるばかりでなく、半田の融解を制御したい半田付け部位に配置することが可能である。
【図面の簡単な説明】
【0059】
【図1】(a)は、本発明による第1の実施形態のBGAパッケージのBGAケース1およびプリント基板11の側面図である。(b)は、本発明による第1の実施形態のBGAパッケージのBGAケース1のみの背面図である。
【図2】本発明による第1の実施形態のBGAパッケージ内の電気回路を示すブロック図である。
【図3】本発明による第1の実施形態のBGAパッケージのBGAケース1のみの背面図で任意の発熱素子の発熱説明図である。
【図4】本発明による第1の実施形態のBGAパッケージのBGAケース1のみの背面図で全ての発熱素子の発熱説明図である。
【図5】本発明による第2の実施形態のBGAパッケージ内の電気回路を示すブロック図である。
【図6】本発明による第3の実施形態のBGAパッケージ内の電気回路を示すブロック図である。
【図7】本発明による第4の実施形態のBGAパッケージ内の電気回路を示すブロック図である。
【符号の説明】
【0060】
1 BGAケース
2 バンプ
3 発熱素子
4 外部入力電源端子
5 半導体集積回路部
6 ヒーター部
7 リレー
8 電源
9 外部電源
10 制御信号
11 プリント基板
12 デコーダ
13 制御信号バス
14 JTAGインターフェース
15 試験ツール

【特許請求の範囲】
【請求項1】
半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン/オフするオン/オフ手段と
を備えることを特徴とする電子回路パッケージ。
【請求項2】
前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする請求項1に記載の電子回路パッケージ。
【請求項3】
前記オン/オフ手段が、
前記電子回路パッケージの外部からの制御信号によって、オン/オフすることを特徴とする請求項1に記載の電子回路パッケージ。
【請求項4】
前記オン/オフ手段が、
前記電子回路パッケージの動作電源からの通電をオン/オフすることを特徴とする請求項1に記載の電子回路パッケージ。
【請求項5】
前記オン/オフ手段が、
前記電子回路パッケージの動作電源とは異なる電源から全ての前記発熱体へ通電することを特徴とする請求項1に記載の電子回路パッケージ。
【請求項6】
複数の前記オン/オフ手段と複数の前記発熱体とが、それぞれに1対1に対応し、前記発熱体へ通電することによって、任意の前記半田付け部位を加熱することを特徴とする請求項1に記載の電子回路パッケージ。
【請求項7】
半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン/オフするオン/オフ手段と、
前記通電を制御する制御信号を前記オン/オフ手段へ出力するデコーダと
を備えることを特徴とする電子回路パッケージ。
【請求項8】
前記デコーダが、
前記制御信号をバス化した制御信号バスを入力し、前記制御信号を出力することを特徴とする請求項7に記載の電子回路パッケージ。
【請求項9】
半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン/オフするオン/オフ手段と、
前記オン/オフ手段へ前記通電を制御する制御信号を出力するデコーダと、
前記半田付け部位に対するバウンダリ・スキャン用のインターフェースを有するJTAG(Joint Test Action Group)インターフェースと
を備えることを特徴とする電子回路パッケージ。
【請求項10】
前記JTAG(Joint Test Action Group)インターフェースが、
前記電子回路パッケージの外部の試験ツールとの間でJTAG信号を送受信し、
前記試験ツールが、前記JTAG信号に基づいて前記デコーダへ前記制御信号をバス化した制御信号バスを出力する
ことを特徴とする請求項9に記載の電子回路パッケージ。
【請求項11】
半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン/オフするオン/オフ手段と、
前記オン/オフ手段へ前記通電を制御する制御信号を供給するデコーダと、
前記デコーダとの間でJTAG(Joint Test Action Group)信号を入出力するJTAGインターフェースと
を備えることを特徴とする電子回路パッケージ。
【請求項12】
前記JTAG(Joint Test Action Group)インターフェースが、
前記電子回路パッケージの外部の試験ツールとの間でJTAG信号を送受信し、
前記試験ツールが、前記デコーダとの間で前記JTAG信号を送受信する
ことを特徴とする請求項11に記載の電子回路パッケージ。
【請求項13】
半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン/オフする複数のオン/オフ手段とを含む電子回路パッケージの加熱方法であって、
前記電子回路パッケージの外部から前記オン/オフ手段へ制御信号を供給し、
前記制御信号を入力した前記オン/オフ手段が、前記発熱体への通電をオン/オフし、
前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。
【請求項14】
半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン/オフする複数のオン/オフ手段と、前記オン/オフ手段へ制御信号を出力するデコーダとを含む電子回路パッケージの加熱方法であって、
前記電子回路パッケージの外部から前記デコーダへ制御信号バスを出力し、
前記デコーダが、前記制御信号バスを基に複数の前記オン/オフ手段のそれぞれに前記制御信号を出力し、
前記制御信号を入力した前記オン/オフ手段が、前記発熱体への前記通電をオン/オフし、
前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。
【請求項15】
半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン/オフする複数のオン/オフ手段と、前記オン/オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、
前記半田付け部位の良否をバウンダリ・スキャンで判定し、
前記バウンダリ・スキャンの判定結果をJTAG(Joint Test Action Group)信号に取込み、
前記JTAG信号から前記オン/オフ手段をオン/オフする制御信号バスを生成し、
前記制御信号バスから前記制御信号を生成し、
前記制御信号で前記オン/オフ手段のオン/オフを行い、
前記オン/オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。
【請求項16】
半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン/オフする複数のオン/オフ手段と、前記オン/オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、
前記半田付け部位の良否をバウンダリ・スキャンで判定し、
前記バウンダリ・スキャンの判定結果をJTAG(Joint Test Action Group)信号に取込み、
前記JTAG信号から前記制御信号を生成し、
前記制御信号が前記オン/オフ手段のオン/オフを行い、
前記オン/オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。
【請求項17】
前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする請求項13から16のいずれかに記載の電子回路パッケージの加熱方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate