電源故障検出回路および電源故障検出方法
【課題】電源回路がショート状態になる故障が発生しても、入力電圧がそのまま負荷側に出力されることを確実に防止可能な電源故障検出回路を提供する。
【解決手段】前置直列スイッチング素子Ｑ１と前置並列スイッチング素子Ｑ２とチョークコイルＬ１と平滑コンデンサＣ１とを少なくとも備えている降圧型のＤＣ−ＤＣコンバータからなる電源の故障を検出し、負荷側への出力を停止する電源故障検出回路として、負荷側へ出力する出力線に直列接続した後置直列スイッチング素子Ｑ３と、前置直列スイッチング素子Ｑ１に流れ込む入力電流値を電流検出回路ＩＤＥＴによって測定した結果と前置直列スイッチング素子Ｑ１の両端に掛かる電圧値を電圧検出回路ＶＤＥＴによって測定した結果とに基づいて前置直列スイッチング素子Ｑ１の故障の前兆を検出する故障検出回路Ｚ２とを備え、故障検出回路Ｚ２の検出結果に基づいて、後置スイッチング素子Ｑ３のオンオフを制御する。
【解決手段】前置直列スイッチング素子Ｑ１と前置並列スイッチング素子Ｑ２とチョークコイルＬ１と平滑コンデンサＣ１とを少なくとも備えている降圧型のＤＣ−ＤＣコンバータからなる電源の故障を検出し、負荷側への出力を停止する電源故障検出回路として、負荷側へ出力する出力線に直列接続した後置直列スイッチング素子Ｑ３と、前置直列スイッチング素子Ｑ１に流れ込む入力電流値を電流検出回路ＩＤＥＴによって測定した結果と前置直列スイッチング素子Ｑ１の両端に掛かる電圧値を電圧検出回路ＶＤＥＴによって測定した結果とに基づいて前置直列スイッチング素子Ｑ１の故障の前兆を検出する故障検出回路Ｚ２とを備え、故障検出回路Ｚ２の検出結果に基づいて、後置スイッチング素子Ｑ３のオンオフを制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源故障検出回路および電源故障検出方法に関し、特に、降圧型のＤＣ−ＤＣコンバータからなる電源回路の故障発生時において入力電圧がそのまま負荷側に出力されてしまうことを防止可能とする電源故障検出回路および電源故障検出方法に関する。
【背景技術】
【０００２】
図３は、特許文献１の特開平０９−２８４９９４号公報「過電圧保護回路」等に記載されている従来の電源故障検出回路の回路構成を示している。図３において、電源回路は、直並列接続したＦＥＴ（Field Effect Transistor）からなる直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２を制御ＩＣ回路Ｚ１により制御することにより、入力電圧Ｖｉｎを、チョーククコイルＬ１と平滑コンデンサＣ１とを介して、所望の出力電圧Ｖｏｕｔとして負荷側に出力するように構成されている。
【０００３】
つまり、制御ＩＣ回路Ｚ１は、所望の出力電圧Ｖｏｕｔを生成するために必要とするスイッチングパルスを生成して、端子Ｇ１、Ｇ２ピンそれぞれから直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２それぞれを構成するＦＥＴのゲートに出力することにより、直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２のオン、オフ動作を制御している。
【０００４】
ここで、電源回路に過電流が発生する故障を検出するために、チョーククコイルＬ１の後段に電流検出抵抗Ｒ１を直列接続しており、電流検出抵抗Ｒ１の両端には、当該電源回路に流れる電源電流Ｉ１に比例した検出電圧Ｖ１が発生し、発生した検出電圧Ｖ１は、制御ＩＣ回路Ｚ１のセンス端子ＳＥＮＳＥ＋、ＳＥＮＳＥ−ピン間の電圧として、制御ＩＣ回路Ｚ１にフィードバックされるように構成されている。
【０００５】
制御ＩＣ回路Ｚ１は、センス端子ＳＥＮＳＥ＋、ＳＥＮＳＥ−ピンにフィードバックされてくる検出電圧Ｖ１を常時監視していて、過電流検出用としてあらかじめ定めた電圧閾値以上の電圧値になったことを検出すると、過電流が流れる故障が発生したものと判定して、制御ＩＣ回路Ｚ１の過電流保護機能が働いて、スイッチングパルスの生成動作を停止する。その結果、端子Ｇ１、Ｇ２ピンから直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２それぞれに出力されていたスイッチングパルスによる直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２のオンオフ動作が停止し、直列スイッチング素子Ｑ１はオフ状態（開放状態）、並列スイッチング素子Ｑ２はオン状態（閉成状態）を継続する状態になる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０９−２８４９９４号公報（第３−４頁）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図３に示したような従来の電源故障検出回路の場合、次のような課題がある。すなわち、直列スイッチング素子Ｑ１のＦＥＴの故障が発生してから、電流検出抵抗Ｒ１の両端の検出電圧Ｖ１の検出結果に基づいて制御ＩＣ回路Ｚ１内の過電流保護機能が動作するまでの動作速度が遅いために、ＴＯＰ側に位置する直列スイッチング素子Ｑ１のＦＥＴがショート故障していた場合には、入力電圧Ｖｉｎが即時に出力電圧Ｖｏｕｔとして負荷側に出力されてしまう可能性があり、電源回路を降圧型ＤＣ−ＤＣコンバータとして構成していた場合においては、負荷側の回路素子を破損してしまう事態を招いてしまう可能性がある。
【０００８】
(本発明の目的)
本発明は、かかる課題に鑑みてなされたものであり、電源回路がショート状態になる故障が発生しても、入力電圧がそのまま負荷側に出力されることを確実に防止することが可能な電源故障検出回路および電源故障検出方法を提供することを、その目的としている。
【課題を解決するための手段】
【０００９】
前述の課題を解決するため、本発明による電源故障検出回路および電源故障検出方法は、主に、次のような特徴的な構成を採用している。
【００１０】
（１）本発明による電源故障検出回路は、前置直列スイッチング素子と前置並列スイッチング素子とチョークコイルと平滑コンデンサとを少なくとも備えているＤＣ−ＤＣコンバータからなる電源の故障を検出し、負荷側への出力を停止する電源故障検出回路であって、前記負荷側へ出力する出力線に直列接続した後置直列スイッチング素子と、前記前置直列スイッチング素子に流れ込む入力電流と前記前置直列スイッチング素子の両端に掛かる電圧との測定結果に基づいて前記前置直列スイッチング素子の故障の前兆を検出する故障検出回路とを、さらに備え、前記故障検出回路の検出結果に基づいて、前記後置スイッチング素子のオンオフを制御することを特徴とする。
【００１１】
（２）本発明による電源故障検出方法は、直列スイッチング素子と並列スイッチング素子とチョークコイルと平滑コンデンサとを少なくとも備えているＤＣ−ＤＣコンバータからなる電源の故障を検出し、負荷側への出力を停止する電源故障検出方法であって、前記直列スイッチング素子に流れ込む入力電流と前記直列スイッチング素子の両端に掛かる電圧との測定結果に基づいて前記直列スイッチング素子の故障の前兆を検出して、前記負荷側への出力の可否を制御することを特徴とする。
【発明の効果】
【００１２】
本発明の電源故障検出回路および電源故障検出方法によれば、以下のような効果を奏することができる。
【００１３】
すなわち、入力側のＴＯＰ側に位置する直列スイッチング素子（前置直列スイッチング素子）に故障が発生して、該直列スイッチング素子（前置直列スイッチング素子）の抵抗値が正常動作時における許容範囲内を示す抵抗値としてあらかじめ定めた抵抗値閾値よりも低下したことを検出した際に、該直列スイッチング素子（前置直列スイッチング素子）の故障が発生する前兆と看做して、直ちに、負荷側への出力遮断用として出力側のＢＯＴＴＯＭ側に追加して直列接続した後置直列スイッチング素子をオフ（開放）させることにより、入力側のＴＯＰ側に位置する直列スイッチング素子（前置直列スイッチング素子）が完全にショート状態になる前に、入力電圧がそのまま負荷側へ出力してしまうことを事前にかつ確実に遮断することができる。
【００１４】
而して、電源回路が降圧型ＤＣ−ＤＣコンバータとして構成されているような場合であっても、電源回路の故障時に、高い入力電圧が電圧降下することなくそのまま負荷側の回路素子に印加されてしまう事態が発生することはなく、負荷側の回路素子が破損することを確実に防ぐことができる。
【図面の簡単な説明】
【００１５】
【図１】本発明による電源故障検出回路の回路構成の一例を示す回路構成図である。
【図２】本発明による電源故障検出回路の回路構成の他の例を示す回路構成図である。
【図３】従来の電源故障検出回路の回路構成を示す回路構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明による電源故障検出回路および電源故障検出方法の好適な実施形態について添付図を参照して説明する。
【００１７】
（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明による電源故障検出回路および電源故障検出方法は、入力側のＴＯＰ側に位置する直列スイッチング素子（前置直列スイッチング素子）に流れる電流と該直列スイッチング素子（前置直列スイッチング素子）の両端にかかる電圧とを観測することにより得られる、該直列スイッチング素子（前置直列スイッチング素子）の抵抗値が、正常動作時の許容範囲内の抵抗値としてあらかじめ定めた抵抗値閾値よりも低下したことを検知した際に、故障発生の前兆と看做して、直ちに、負荷側への出力を遮断する故障検出回路を備え、故障によりＴＯＰ側に位置する直列スイッチング素子（前置直列スイッチング素子）が完全なショート状態に陥る前に、入力電圧がそのまま負荷側へ出力されることを事前に防止することを可能にすることを主要な特徴としている。
【００１８】
つまり、本発明は、電源回路において、入力側のＴＯＰ側に位置している前置直列スイッチング素子を構成する例えばＦＥＴ（Field Effect Transistor）のドレイン−ソース間の抵抗値が、通常の許容範囲内の抵抗値すなわち抵抗値閾値よりも少しでも低下したことを検出した場合、ショート状態の故障が発生する前兆であると看做して、出力側のＢＯＴＴＯＭ側に追加して直列接続した後置直列スイッチング素子を直ちに強制的にオフすることによって、入力電圧がそのまま負荷側に出力することを事前に防止する故障検出回路を備えることを主要な特徴としている。
【００１９】
ここで、電源回路が、高い電圧値の入力電圧を低下させて負荷側に供給する降圧型ＤＣ−ＤＣコンバータからなる電源回路に特に効果的であり、電源回路の故障により、高い入力電圧がそのまま負荷側に出力されて、負荷側の回路素子が破損してしまう事態が生じることを確実に防止することを可能にしている。
【００２０】
（実施形態の構成例）
次に、本発明による電源故障検出回路の回路構成の一例について、図１を用いて説明する。図１は、本発明による電源故障検出回路の回路構成の一例を示す回路構成図であり、図３に示した電源回路と同様のＤＣ−ＤＣコンバータからなる電源回路においてショート故障を事前に検出して負荷側への出力を遮断する回路構成例を示しており、図３の電源回路と同じ機能を有する部位には、図３と同じ符号を付して示している。
【００２１】
つまり、図１に示す電源回路は、図３の電源回路と同様、入力側のＴＯＰ側に位置する直並列接続したＦＥＴ（Field Effect Transistor）からなる前置直列スイッチング素子Ｑ１、前置並列スイッチング素子Ｑ２を、制御ＩＣ回路Ｚ１の端子Ｇ１、Ｇ２ピンそれぞれから出力されるスイッチングパルスによりスイッチング制御することにより、入力電圧Ｖｉｎを、チョーククコイルＬ１と平滑コンデンサＣ１とを介して、所望の出力電圧Ｖｏｕｔとして負荷側に出力するように構成されている。
【００２２】
ここで、図１に示す電源回路においても、図３の電源回路と同様、電源回路に過電流が発生する故障を検出するために、チョーククコイルＬ１の後段に電流検出抵抗Ｒ１を直列接続しており、電流検出抵抗Ｒ１の両端には、当該電源回路に流れる電源電流Ｉ１に比例した検出電圧Ｖ１が発生し、発生した検出電圧Ｖ１は、制御ＩＣ回路Ｚ１のセンス端子ＳＥＮＳＥ＋、ＳＥＮＳＥ−ピン間の電圧として、制御ＩＣ回路Ｚ１にフィードバックされるように構成されている。
【００２３】
制御ＩＣ回路Ｚ１は、図３の電源回路と同様、センス端子ＳＥＮＳＥ＋、ＳＥＮＳＥ−ピンにフィードバックされてくる検出電圧Ｖ１を常時監視していて、過電流検出用としてあらかじめ定めた電圧閾値以上の電圧値になったことを検出すると、過電流が流れる故障が発生したものと判定して、制御ＩＣ回路Ｚ１の過電流保護機能が働いて、スイッチングパルスの生成動作を停止する。その結果、端子Ｇ１、Ｇ２ピンから前置直列スイッチング素子Ｑ１、前置並列スイッチング素子Ｑ２それぞれに出力されていたスイッチングパルスによる前置直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２のオンオフ動作が停止し、前置直列スイッチング素子Ｑ１はオフ状態（開放状態）、前置並列スイッチング素子Ｑ２はオン状態（閉成状態）を継続する状態になる。
【００２４】
さらに、図１に示す電源回路においては、故障発生時における制御ＩＣ回路Ｚ１による出力停止動作の遅さを補うために、当該電源回路のショート故障の発生を事前に検出する故障検出回路Ｚ２が制御ＩＣ回路Ｚ１とは別個に備えられている。そして、入力側のＴＯＰ側に位置している前置直列スイッチング素子Ｑ１の前段に、前置直列スイッチング素子Ｑ１に流れ込む入力電流の入力電流値Ｉを検出するための入力電流検出抵抗Ｒ２が直列接続されるとともに、出力側のＢＯＴＴＯＭ側の電流検出抵抗Ｒ１と平滑コンデンサＣ１との接続点と出力端子との間には、負荷側への出力を遮断するための後置直列スイッチング素子Ｑ３が直列接続されている。ここで、本実施形態においては、後置直列スイッチング素子Ｑ３も、前置直列スイッチング素子Ｑ１、前置並列スイッチング素子Ｑ２と同様、ＦＥＴを用いて構成している。
【００２５】
故障検出回路Ｚ２は、電流検出回路ＩＤＥＴ、電圧検出回路ＶＤＥＴ、除算器ＤＥＶ、比較器ＣＭＰを少なくとも含んで構成されている。電流検出回路ＩＤＥＴは、前置直列スイッチング素子Ｑ１の前段に直列接続されている入力電流検出抵抗Ｒ２の両端の電圧を引き込むことにより、入力端子から前置直列スイッチング素子Ｑ１に流れ込む入力電流値Ｉを検出する。電圧検出回路ＶＤＥＴは、前置直列スイッチング素子Ｑ１のドレイン、ソースそれぞれの電圧を引き込むことにより、前置直列スイッチング素子Ｑ１のドレイン−ソース間の電圧値Ｖを検出する。
【００２６】
除算器ＤＥＶは、電流検出回路ＩＤＥＴが検出した入力電流値Ｉと電圧検出回路ＶＤＥＴが検出した前置直列スイッチング素子Ｑ１のドレイン、ソース間の電圧値Ｖとを入力して、（Ｖ／Ｉ＝Ｒ）の除算演算を行い、前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒを算出する。比較器ＣＭＰは、除算器ＤＥＶによって算出された前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒが、正常動作時の許容範囲内を示す抵抗値としてあらかじめ定めた抵抗値閾値Ａと比較して、前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒが抵抗値閾値Ａよりも低下したことを検出した場合は、前置直列スイッチング素子Ｑ１がショート故障に陥る前兆であるものと看做して、出力側のＢＯＴＴＯＭ側に直列接続されている後置直列スイッチング素子Ｑ３を開放（オフ）して、負荷側への出力を遮断する。
【００２７】
（実施形態の動作の説明）
次に、図１に示した電源故障検出回路の動作の一例についてさらに詳細に説明する。図１の電源故障検出回路においては、故障検出回路Ｚ２により前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒの変化を常時監視していて、該抵抗値Ｒが、正常動作時の許容範囲内の抵抗値すなわち抵抗値閾値Ａよりも少しでも低下したことを検出した場合には、電源回路のショート状態の故障が発生する前兆であると看做して、出力側のＢＯＴＴＯＭ側に追加して直列接続した後置直列スイッチング素子Ｑ３を直ちに強制的にオフ（開放）することによって、出力側との接続を遮断して、入力電圧がそのまま負荷側に出力することを事前に防止している。
【００２８】
すなわち、入力電圧Ｖｉｎが印加された入力端子から流れ込んでくる入力電流の電流値を検出するために入力側のＴＯＰ側に直列接続した入力電流検出抵抗Ｒ２の両端の電圧を、故障検出回路Ｚ２の電流検出回路ＩＤＥＴに引き込むことにより、電流検出回路ＩＤＥＴにおいて入力電流値Ｉを常時検出している。同時に、入力電流検出抵抗Ｒ２の後段に直列接続されている前置直列スイッチング素子Ｑ１のドレインの電圧とソースの電圧との双方の電圧を、故障検出回路Ｚ２の電圧検出回路ＶＤＥＴに引き込むことにより、電圧検出回路ＶＤＥＴにおいて前置直列スイッチング素子Ｑ１のドレイン−ソース間の電圧値Ｖを常時検出している。
【００２９】
電流検出回路ＩＤＥＴが検出した入力電流値Ｉと電圧検出回路ＶＤＥＴが検出した前置直列スイッチング素子Ｑ１のドレイン−ソース間の電圧値Ｖとは、故障検出回路Ｚ２の除算器ＤＥＶに入力され、除算器ＤＥＶにおいて、（Ｖ／Ｉ＝Ｒ）の除算が行われることによって、前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒが直ちに算出される。除算器ＤＥＶによって算出された前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒは、故障検出回路Ｚ２の比較器ＣＭＰにおいてあらかじめ定めた抵抗値閾値Ａと比較され、該抵抗値閾値Ａよりも少しでも低いと判定された場合には、前記直列スイッチング素子Ｑ１のショート故障が発生する前兆であるものと看做して、直ちに、ＯＦＦ信号（ＬＯＷ）がＦＥＴからなる後置直列スイッチング素子Ｑ３のゲート端子に印加される。
【００３０】
この結果、前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒが抵抗値閾値Ａよりも少しでも低下したことを検知すると、瞬時に、出力側のＢＯＴＴＯＭ側に直列接続されている後置直列スイッチング素子Ｑ３はオン状態からオフ状態に切り替わり、出力側との接続を遮断する。而して、しかる後に、たとえ、前置直列スイッチング素子Ｑ１が完全なショート状態に陥ったとしても、入力電圧Ｖｉｎがそのまま負荷側に出力される事態が発生することを事前に確実に防止することができる。
【００３１】
なお、図１に示す電源故障検出回路においては、入力電流の電流値を検出するために、ＴＯＰ側の入力側に入力電流検出抵抗Ｒ２を直列接続している場合について示したが、本発明は、かかる場合のみに限るものではない。例えば、図２に示すように、入力電流検出抵抗Ｒ２の代わりにカレントトランスＣＴ１を用いて構成するようにしても良い。図２は、本発明による電源故障検出回路の回路構成の他の例を示す回路構成図であり、図１における入力電流検出抵抗Ｒ２の代わりにカレントトランスＣＴ１を用いて構成している構成例を示している。
【００３２】
図２のような回路構成にして、入力電流検出抵抗Ｒ２の代わりにカレントトランスＣＴ１を用いて入力電流を検出することにすれば、入力電流検出抵抗Ｒ２において発生していた電力損失を低減することが可能になるという効果が得られる。
【００３３】
また、図１に示す電源故障検出回路において、前置直列スイッチング素子Ｑ１、前置並列スイッチング素子Ｑ２、後置直列スイッチング素子Ｑ３を、ＦＥＴを用いて構成する場合について説明したが、本発明は、かかる前置直列スイッチング素子Ｑ１、前置並列スイッチング素子Ｑ２、後置直列スイッチング素子Ｑ３を、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化物半導体電界効果トランジスタ）のみならず、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁型ゲート・バイポーラトランジスタ）や、場合によっては、ＭＥＭＳ（Micro ElectroMechanical Systems）型スイッチング素子を用いて構成するようにしても良い。
【００３４】
（本実施形態の効果の説明）
以上に詳細に説明したように、本実施形態においては、以下に記載するような効果が得られる。
【００３５】
すなわち、入力側のＴＯＰ側に位置する前置直列スイッチング素子Ｑ１を構成するＦＥＴに故障が発生して、前置直列スイッチング素子Ｑ１としてのＦＥＴのドレイン−ソース間の抵抗値Ｒが正常動作時における許容範囲内を示す抵抗値としてあらかじめ定めた抵抗値閾値Ａよりも低下したことを検出した際に、直ちに、負荷側への出力遮断用として出力側のＢＯＴＴＯＭ側に追加して直列接続した後置直列スイッチング素子Ｑ３をオフ（開放）させることにより、前置直列スイッチング素子Ｑ１が完全にショート状態になる前に、入力電圧Ｖｉｎがそのまま負荷側へ出力してしまうことを事前にかつ確実に遮断することができる。
【００３６】
而して、電源回路が降圧型ＤＣ−ＤＣコンバータとして構成されているような場合であっても、電源回路の故障時に、高い入力電圧Ｖｉｎが電圧降下することなくそのまま負荷側の回路素子に印加されてしまう事態が発生することはなく、負荷側の回路素子が破損することを確実に防ぐことができる。
【００３７】
以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。
【符号の説明】
【００３８】
Ａ 抵抗値閾値
Ｃ１ 平滑コンデンサ
ＣＭＰ 比較器
ＣＴ１ カレントトランス
ＤＥＶ 除算器
Ｇ１ 端子
Ｇ２ 端子
Ｉ 入力電流値
Ｉ１ 電源電流
ＩＤＥＴ 電流検出回路
Ｌ１ チョーククコイル
Ｑ１ 直列スイッチング素子（前置直列スイッチング素子）
Ｑ２ 並列スイッチング素子（前置並列スイッチング素子）
Ｑ３ 後置直列スイッチング素子
Ｒ 抵抗値
Ｒ１ 電流検出抵抗
Ｒ２ 入力電流検出抵抗
ＳＥＮＳＥ＋ センス端子
ＳＥＮＳＥ− センス端子
Ｖ 電圧値
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖ１ 検出電圧
ＶＤＥＴ 電圧検出回路
Ｚ１ 制御ＩＣ回路
Ｚ２ 故障検出回路
【技術分野】
【０００１】
本発明は、電源故障検出回路および電源故障検出方法に関し、特に、降圧型のＤＣ−ＤＣコンバータからなる電源回路の故障発生時において入力電圧がそのまま負荷側に出力されてしまうことを防止可能とする電源故障検出回路および電源故障検出方法に関する。
【背景技術】
【０００２】
図３は、特許文献１の特開平０９−２８４９９４号公報「過電圧保護回路」等に記載されている従来の電源故障検出回路の回路構成を示している。図３において、電源回路は、直並列接続したＦＥＴ（Field Effect Transistor）からなる直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２を制御ＩＣ回路Ｚ１により制御することにより、入力電圧Ｖｉｎを、チョーククコイルＬ１と平滑コンデンサＣ１とを介して、所望の出力電圧Ｖｏｕｔとして負荷側に出力するように構成されている。
【０００３】
つまり、制御ＩＣ回路Ｚ１は、所望の出力電圧Ｖｏｕｔを生成するために必要とするスイッチングパルスを生成して、端子Ｇ１、Ｇ２ピンそれぞれから直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２それぞれを構成するＦＥＴのゲートに出力することにより、直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２のオン、オフ動作を制御している。
【０００４】
ここで、電源回路に過電流が発生する故障を検出するために、チョーククコイルＬ１の後段に電流検出抵抗Ｒ１を直列接続しており、電流検出抵抗Ｒ１の両端には、当該電源回路に流れる電源電流Ｉ１に比例した検出電圧Ｖ１が発生し、発生した検出電圧Ｖ１は、制御ＩＣ回路Ｚ１のセンス端子ＳＥＮＳＥ＋、ＳＥＮＳＥ−ピン間の電圧として、制御ＩＣ回路Ｚ１にフィードバックされるように構成されている。
【０００５】
制御ＩＣ回路Ｚ１は、センス端子ＳＥＮＳＥ＋、ＳＥＮＳＥ−ピンにフィードバックされてくる検出電圧Ｖ１を常時監視していて、過電流検出用としてあらかじめ定めた電圧閾値以上の電圧値になったことを検出すると、過電流が流れる故障が発生したものと判定して、制御ＩＣ回路Ｚ１の過電流保護機能が働いて、スイッチングパルスの生成動作を停止する。その結果、端子Ｇ１、Ｇ２ピンから直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２それぞれに出力されていたスイッチングパルスによる直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２のオンオフ動作が停止し、直列スイッチング素子Ｑ１はオフ状態（開放状態）、並列スイッチング素子Ｑ２はオン状態（閉成状態）を継続する状態になる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０９−２８４９９４号公報（第３−４頁）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図３に示したような従来の電源故障検出回路の場合、次のような課題がある。すなわち、直列スイッチング素子Ｑ１のＦＥＴの故障が発生してから、電流検出抵抗Ｒ１の両端の検出電圧Ｖ１の検出結果に基づいて制御ＩＣ回路Ｚ１内の過電流保護機能が動作するまでの動作速度が遅いために、ＴＯＰ側に位置する直列スイッチング素子Ｑ１のＦＥＴがショート故障していた場合には、入力電圧Ｖｉｎが即時に出力電圧Ｖｏｕｔとして負荷側に出力されてしまう可能性があり、電源回路を降圧型ＤＣ−ＤＣコンバータとして構成していた場合においては、負荷側の回路素子を破損してしまう事態を招いてしまう可能性がある。
【０００８】
(本発明の目的)
本発明は、かかる課題に鑑みてなされたものであり、電源回路がショート状態になる故障が発生しても、入力電圧がそのまま負荷側に出力されることを確実に防止することが可能な電源故障検出回路および電源故障検出方法を提供することを、その目的としている。
【課題を解決するための手段】
【０００９】
前述の課題を解決するため、本発明による電源故障検出回路および電源故障検出方法は、主に、次のような特徴的な構成を採用している。
【００１０】
（１）本発明による電源故障検出回路は、前置直列スイッチング素子と前置並列スイッチング素子とチョークコイルと平滑コンデンサとを少なくとも備えているＤＣ−ＤＣコンバータからなる電源の故障を検出し、負荷側への出力を停止する電源故障検出回路であって、前記負荷側へ出力する出力線に直列接続した後置直列スイッチング素子と、前記前置直列スイッチング素子に流れ込む入力電流と前記前置直列スイッチング素子の両端に掛かる電圧との測定結果に基づいて前記前置直列スイッチング素子の故障の前兆を検出する故障検出回路とを、さらに備え、前記故障検出回路の検出結果に基づいて、前記後置スイッチング素子のオンオフを制御することを特徴とする。
【００１１】
（２）本発明による電源故障検出方法は、直列スイッチング素子と並列スイッチング素子とチョークコイルと平滑コンデンサとを少なくとも備えているＤＣ−ＤＣコンバータからなる電源の故障を検出し、負荷側への出力を停止する電源故障検出方法であって、前記直列スイッチング素子に流れ込む入力電流と前記直列スイッチング素子の両端に掛かる電圧との測定結果に基づいて前記直列スイッチング素子の故障の前兆を検出して、前記負荷側への出力の可否を制御することを特徴とする。
【発明の効果】
【００１２】
本発明の電源故障検出回路および電源故障検出方法によれば、以下のような効果を奏することができる。
【００１３】
すなわち、入力側のＴＯＰ側に位置する直列スイッチング素子（前置直列スイッチング素子）に故障が発生して、該直列スイッチング素子（前置直列スイッチング素子）の抵抗値が正常動作時における許容範囲内を示す抵抗値としてあらかじめ定めた抵抗値閾値よりも低下したことを検出した際に、該直列スイッチング素子（前置直列スイッチング素子）の故障が発生する前兆と看做して、直ちに、負荷側への出力遮断用として出力側のＢＯＴＴＯＭ側に追加して直列接続した後置直列スイッチング素子をオフ（開放）させることにより、入力側のＴＯＰ側に位置する直列スイッチング素子（前置直列スイッチング素子）が完全にショート状態になる前に、入力電圧がそのまま負荷側へ出力してしまうことを事前にかつ確実に遮断することができる。
【００１４】
而して、電源回路が降圧型ＤＣ−ＤＣコンバータとして構成されているような場合であっても、電源回路の故障時に、高い入力電圧が電圧降下することなくそのまま負荷側の回路素子に印加されてしまう事態が発生することはなく、負荷側の回路素子が破損することを確実に防ぐことができる。
【図面の簡単な説明】
【００１５】
【図１】本発明による電源故障検出回路の回路構成の一例を示す回路構成図である。
【図２】本発明による電源故障検出回路の回路構成の他の例を示す回路構成図である。
【図３】従来の電源故障検出回路の回路構成を示す回路構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明による電源故障検出回路および電源故障検出方法の好適な実施形態について添付図を参照して説明する。
【００１７】
（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明による電源故障検出回路および電源故障検出方法は、入力側のＴＯＰ側に位置する直列スイッチング素子（前置直列スイッチング素子）に流れる電流と該直列スイッチング素子（前置直列スイッチング素子）の両端にかかる電圧とを観測することにより得られる、該直列スイッチング素子（前置直列スイッチング素子）の抵抗値が、正常動作時の許容範囲内の抵抗値としてあらかじめ定めた抵抗値閾値よりも低下したことを検知した際に、故障発生の前兆と看做して、直ちに、負荷側への出力を遮断する故障検出回路を備え、故障によりＴＯＰ側に位置する直列スイッチング素子（前置直列スイッチング素子）が完全なショート状態に陥る前に、入力電圧がそのまま負荷側へ出力されることを事前に防止することを可能にすることを主要な特徴としている。
【００１８】
つまり、本発明は、電源回路において、入力側のＴＯＰ側に位置している前置直列スイッチング素子を構成する例えばＦＥＴ（Field Effect Transistor）のドレイン−ソース間の抵抗値が、通常の許容範囲内の抵抗値すなわち抵抗値閾値よりも少しでも低下したことを検出した場合、ショート状態の故障が発生する前兆であると看做して、出力側のＢＯＴＴＯＭ側に追加して直列接続した後置直列スイッチング素子を直ちに強制的にオフすることによって、入力電圧がそのまま負荷側に出力することを事前に防止する故障検出回路を備えることを主要な特徴としている。
【００１９】
ここで、電源回路が、高い電圧値の入力電圧を低下させて負荷側に供給する降圧型ＤＣ−ＤＣコンバータからなる電源回路に特に効果的であり、電源回路の故障により、高い入力電圧がそのまま負荷側に出力されて、負荷側の回路素子が破損してしまう事態が生じることを確実に防止することを可能にしている。
【００２０】
（実施形態の構成例）
次に、本発明による電源故障検出回路の回路構成の一例について、図１を用いて説明する。図１は、本発明による電源故障検出回路の回路構成の一例を示す回路構成図であり、図３に示した電源回路と同様のＤＣ−ＤＣコンバータからなる電源回路においてショート故障を事前に検出して負荷側への出力を遮断する回路構成例を示しており、図３の電源回路と同じ機能を有する部位には、図３と同じ符号を付して示している。
【００２１】
つまり、図１に示す電源回路は、図３の電源回路と同様、入力側のＴＯＰ側に位置する直並列接続したＦＥＴ（Field Effect Transistor）からなる前置直列スイッチング素子Ｑ１、前置並列スイッチング素子Ｑ２を、制御ＩＣ回路Ｚ１の端子Ｇ１、Ｇ２ピンそれぞれから出力されるスイッチングパルスによりスイッチング制御することにより、入力電圧Ｖｉｎを、チョーククコイルＬ１と平滑コンデンサＣ１とを介して、所望の出力電圧Ｖｏｕｔとして負荷側に出力するように構成されている。
【００２２】
ここで、図１に示す電源回路においても、図３の電源回路と同様、電源回路に過電流が発生する故障を検出するために、チョーククコイルＬ１の後段に電流検出抵抗Ｒ１を直列接続しており、電流検出抵抗Ｒ１の両端には、当該電源回路に流れる電源電流Ｉ１に比例した検出電圧Ｖ１が発生し、発生した検出電圧Ｖ１は、制御ＩＣ回路Ｚ１のセンス端子ＳＥＮＳＥ＋、ＳＥＮＳＥ−ピン間の電圧として、制御ＩＣ回路Ｚ１にフィードバックされるように構成されている。
【００２３】
制御ＩＣ回路Ｚ１は、図３の電源回路と同様、センス端子ＳＥＮＳＥ＋、ＳＥＮＳＥ−ピンにフィードバックされてくる検出電圧Ｖ１を常時監視していて、過電流検出用としてあらかじめ定めた電圧閾値以上の電圧値になったことを検出すると、過電流が流れる故障が発生したものと判定して、制御ＩＣ回路Ｚ１の過電流保護機能が働いて、スイッチングパルスの生成動作を停止する。その結果、端子Ｇ１、Ｇ２ピンから前置直列スイッチング素子Ｑ１、前置並列スイッチング素子Ｑ２それぞれに出力されていたスイッチングパルスによる前置直列スイッチング素子Ｑ１、並列スイッチング素子Ｑ２のオンオフ動作が停止し、前置直列スイッチング素子Ｑ１はオフ状態（開放状態）、前置並列スイッチング素子Ｑ２はオン状態（閉成状態）を継続する状態になる。
【００２４】
さらに、図１に示す電源回路においては、故障発生時における制御ＩＣ回路Ｚ１による出力停止動作の遅さを補うために、当該電源回路のショート故障の発生を事前に検出する故障検出回路Ｚ２が制御ＩＣ回路Ｚ１とは別個に備えられている。そして、入力側のＴＯＰ側に位置している前置直列スイッチング素子Ｑ１の前段に、前置直列スイッチング素子Ｑ１に流れ込む入力電流の入力電流値Ｉを検出するための入力電流検出抵抗Ｒ２が直列接続されるとともに、出力側のＢＯＴＴＯＭ側の電流検出抵抗Ｒ１と平滑コンデンサＣ１との接続点と出力端子との間には、負荷側への出力を遮断するための後置直列スイッチング素子Ｑ３が直列接続されている。ここで、本実施形態においては、後置直列スイッチング素子Ｑ３も、前置直列スイッチング素子Ｑ１、前置並列スイッチング素子Ｑ２と同様、ＦＥＴを用いて構成している。
【００２５】
故障検出回路Ｚ２は、電流検出回路ＩＤＥＴ、電圧検出回路ＶＤＥＴ、除算器ＤＥＶ、比較器ＣＭＰを少なくとも含んで構成されている。電流検出回路ＩＤＥＴは、前置直列スイッチング素子Ｑ１の前段に直列接続されている入力電流検出抵抗Ｒ２の両端の電圧を引き込むことにより、入力端子から前置直列スイッチング素子Ｑ１に流れ込む入力電流値Ｉを検出する。電圧検出回路ＶＤＥＴは、前置直列スイッチング素子Ｑ１のドレイン、ソースそれぞれの電圧を引き込むことにより、前置直列スイッチング素子Ｑ１のドレイン−ソース間の電圧値Ｖを検出する。
【００２６】
除算器ＤＥＶは、電流検出回路ＩＤＥＴが検出した入力電流値Ｉと電圧検出回路ＶＤＥＴが検出した前置直列スイッチング素子Ｑ１のドレイン、ソース間の電圧値Ｖとを入力して、（Ｖ／Ｉ＝Ｒ）の除算演算を行い、前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒを算出する。比較器ＣＭＰは、除算器ＤＥＶによって算出された前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒが、正常動作時の許容範囲内を示す抵抗値としてあらかじめ定めた抵抗値閾値Ａと比較して、前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒが抵抗値閾値Ａよりも低下したことを検出した場合は、前置直列スイッチング素子Ｑ１がショート故障に陥る前兆であるものと看做して、出力側のＢＯＴＴＯＭ側に直列接続されている後置直列スイッチング素子Ｑ３を開放（オフ）して、負荷側への出力を遮断する。
【００２７】
（実施形態の動作の説明）
次に、図１に示した電源故障検出回路の動作の一例についてさらに詳細に説明する。図１の電源故障検出回路においては、故障検出回路Ｚ２により前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒの変化を常時監視していて、該抵抗値Ｒが、正常動作時の許容範囲内の抵抗値すなわち抵抗値閾値Ａよりも少しでも低下したことを検出した場合には、電源回路のショート状態の故障が発生する前兆であると看做して、出力側のＢＯＴＴＯＭ側に追加して直列接続した後置直列スイッチング素子Ｑ３を直ちに強制的にオフ（開放）することによって、出力側との接続を遮断して、入力電圧がそのまま負荷側に出力することを事前に防止している。
【００２８】
すなわち、入力電圧Ｖｉｎが印加された入力端子から流れ込んでくる入力電流の電流値を検出するために入力側のＴＯＰ側に直列接続した入力電流検出抵抗Ｒ２の両端の電圧を、故障検出回路Ｚ２の電流検出回路ＩＤＥＴに引き込むことにより、電流検出回路ＩＤＥＴにおいて入力電流値Ｉを常時検出している。同時に、入力電流検出抵抗Ｒ２の後段に直列接続されている前置直列スイッチング素子Ｑ１のドレインの電圧とソースの電圧との双方の電圧を、故障検出回路Ｚ２の電圧検出回路ＶＤＥＴに引き込むことにより、電圧検出回路ＶＤＥＴにおいて前置直列スイッチング素子Ｑ１のドレイン−ソース間の電圧値Ｖを常時検出している。
【００２９】
電流検出回路ＩＤＥＴが検出した入力電流値Ｉと電圧検出回路ＶＤＥＴが検出した前置直列スイッチング素子Ｑ１のドレイン−ソース間の電圧値Ｖとは、故障検出回路Ｚ２の除算器ＤＥＶに入力され、除算器ＤＥＶにおいて、（Ｖ／Ｉ＝Ｒ）の除算が行われることによって、前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒが直ちに算出される。除算器ＤＥＶによって算出された前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒは、故障検出回路Ｚ２の比較器ＣＭＰにおいてあらかじめ定めた抵抗値閾値Ａと比較され、該抵抗値閾値Ａよりも少しでも低いと判定された場合には、前記直列スイッチング素子Ｑ１のショート故障が発生する前兆であるものと看做して、直ちに、ＯＦＦ信号（ＬＯＷ）がＦＥＴからなる後置直列スイッチング素子Ｑ３のゲート端子に印加される。
【００３０】
この結果、前置直列スイッチング素子Ｑ１のドレイン−ソース間の抵抗値Ｒが抵抗値閾値Ａよりも少しでも低下したことを検知すると、瞬時に、出力側のＢＯＴＴＯＭ側に直列接続されている後置直列スイッチング素子Ｑ３はオン状態からオフ状態に切り替わり、出力側との接続を遮断する。而して、しかる後に、たとえ、前置直列スイッチング素子Ｑ１が完全なショート状態に陥ったとしても、入力電圧Ｖｉｎがそのまま負荷側に出力される事態が発生することを事前に確実に防止することができる。
【００３１】
なお、図１に示す電源故障検出回路においては、入力電流の電流値を検出するために、ＴＯＰ側の入力側に入力電流検出抵抗Ｒ２を直列接続している場合について示したが、本発明は、かかる場合のみに限るものではない。例えば、図２に示すように、入力電流検出抵抗Ｒ２の代わりにカレントトランスＣＴ１を用いて構成するようにしても良い。図２は、本発明による電源故障検出回路の回路構成の他の例を示す回路構成図であり、図１における入力電流検出抵抗Ｒ２の代わりにカレントトランスＣＴ１を用いて構成している構成例を示している。
【００３２】
図２のような回路構成にして、入力電流検出抵抗Ｒ２の代わりにカレントトランスＣＴ１を用いて入力電流を検出することにすれば、入力電流検出抵抗Ｒ２において発生していた電力損失を低減することが可能になるという効果が得られる。
【００３３】
また、図１に示す電源故障検出回路において、前置直列スイッチング素子Ｑ１、前置並列スイッチング素子Ｑ２、後置直列スイッチング素子Ｑ３を、ＦＥＴを用いて構成する場合について説明したが、本発明は、かかる前置直列スイッチング素子Ｑ１、前置並列スイッチング素子Ｑ２、後置直列スイッチング素子Ｑ３を、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化物半導体電界効果トランジスタ）のみならず、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁型ゲート・バイポーラトランジスタ）や、場合によっては、ＭＥＭＳ（Micro ElectroMechanical Systems）型スイッチング素子を用いて構成するようにしても良い。
【００３４】
（本実施形態の効果の説明）
以上に詳細に説明したように、本実施形態においては、以下に記載するような効果が得られる。
【００３５】
すなわち、入力側のＴＯＰ側に位置する前置直列スイッチング素子Ｑ１を構成するＦＥＴに故障が発生して、前置直列スイッチング素子Ｑ１としてのＦＥＴのドレイン−ソース間の抵抗値Ｒが正常動作時における許容範囲内を示す抵抗値としてあらかじめ定めた抵抗値閾値Ａよりも低下したことを検出した際に、直ちに、負荷側への出力遮断用として出力側のＢＯＴＴＯＭ側に追加して直列接続した後置直列スイッチング素子Ｑ３をオフ（開放）させることにより、前置直列スイッチング素子Ｑ１が完全にショート状態になる前に、入力電圧Ｖｉｎがそのまま負荷側へ出力してしまうことを事前にかつ確実に遮断することができる。
【００３６】
而して、電源回路が降圧型ＤＣ−ＤＣコンバータとして構成されているような場合であっても、電源回路の故障時に、高い入力電圧Ｖｉｎが電圧降下することなくそのまま負荷側の回路素子に印加されてしまう事態が発生することはなく、負荷側の回路素子が破損することを確実に防ぐことができる。
【００３７】
以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。
【符号の説明】
【００３８】
Ａ 抵抗値閾値
Ｃ１ 平滑コンデンサ
ＣＭＰ 比較器
ＣＴ１ カレントトランス
ＤＥＶ 除算器
Ｇ１ 端子
Ｇ２ 端子
Ｉ 入力電流値
Ｉ１ 電源電流
ＩＤＥＴ 電流検出回路
Ｌ１ チョーククコイル
Ｑ１ 直列スイッチング素子（前置直列スイッチング素子）
Ｑ２ 並列スイッチング素子（前置並列スイッチング素子）
Ｑ３ 後置直列スイッチング素子
Ｒ 抵抗値
Ｒ１ 電流検出抵抗
Ｒ２ 入力電流検出抵抗
ＳＥＮＳＥ＋ センス端子
ＳＥＮＳＥ− センス端子
Ｖ 電圧値
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖ１ 検出電圧
ＶＤＥＴ 電圧検出回路
Ｚ１ 制御ＩＣ回路
Ｚ２ 故障検出回路
【特許請求の範囲】
【請求項１】
前置直列スイッチング素子と前置並列スイッチング素子とチョークコイルと平滑コンデンサとを少なくとも備えているＤＣ−ＤＣコンバータからなる電源の故障を検出し、負荷側への出力を停止する電源故障検出回路であって、前記負荷側へ出力する出力線に直列接続した後置直列スイッチング素子と、前記前置直列スイッチング素子に流れ込む入力電流と前記前置直列スイッチング素子の両端に掛かる電圧との測定結果に基づいて前記前置直列スイッチング素子の故障の前兆を検出する故障検出回路とを、さらに備え、前記故障検出回路の検出結果に基づいて、前記後置スイッチング素子のオンオフを制御することを特徴とする電源故障検出回路。
【請求項２】
前記故障検出回路は、前記前置直列スイッチング素子に流れ込む入力電流の入力電流値を検出する電流検出回路と、前記前置直列スイッチング素子の両端に掛かる電圧の電圧値を検出する電圧検出回路と、前記電圧検出回路が検出した前記電圧値を前記電流検出回路が検出した前記入力電流値で除算することによって前記前置直列スイッチング素子の抵抗値を算出する除算器と、前記除算器が算出した前記前置直列スイッチング素子の抵抗値があらかじめ定めた抵抗値閾値よりも低下したか否かを比較する比較器とからなり、前記比較器の比較結果として、前記前置直列スイッチング素子の抵抗値が前記抵抗値閾値よりも低下したことを検出した場合、前記前置直列スイッチング素子の故障が発生する前兆と看做して、前記後置スイッチング素子をオフし、前記負荷側への出力を停止することを特徴とする請求項１に記載の電源故障検出回路。
【請求項３】
前記電流検出回路により前記前置直列スイッチング素子に流れ込む入力電流の入力電流値を検出するために、前記前置直列スイッチング素子の前段に電流検出用の抵抗またはカレントトランスを直列接続し、該抵抗またはカレントトランスの両端に掛かる電圧を前記電流検出回路に取り込む構成とすることを特徴とする請求項２に記載の電源故障検出回路。
【請求項４】
前記前置直列スイッチング素子、前記前置並列スイッチング素子、前記後置直列スイッチング素子を、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化物半導体電界効果トランジスタ）、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁型ゲート・バイポーラトランジスタ）、ＭＥＭＳ（Micro ElectroMechanical Systems）型スイッチング素子のいずれかを用いて構成することを特徴とする請求項１ないし３のいずれかに記載の電源故障検出回路。
【請求項５】
直列スイッチング素子と並列スイッチング素子とチョークコイルと平滑コンデンサとを少なくとも備えているＤＣ−ＤＣコンバータからなる電源の故障を検出し、負荷側への出力を停止する電源故障検出方法であって、前記直列スイッチング素子に流れ込む入力電流と前記直列スイッチング素子の両端に掛かる電圧との測定結果に基づいて前記直列スイッチング素子の故障の前兆を検出して、前記負荷側への出力の可否を制御することを特徴とする電源故障検出方法。
【請求項６】
前記直列スイッチング素子に流れ込む入力電流値と前記直列スイッチング素子の両端に掛かる電圧値との測定結果に基づいて前記負荷側への出力の可否を制御する際に、前記直列スイッチング素子の両端に掛かる電圧の電圧値を前記直列スイッチング素子に流れ込む入力電流の入力電流値で除算することによって算出した前記直列スイッチング素子の抵抗値が、あらかじめ定めた抵抗値閾値よりも低下したか否かを比較し、前記直列スイッチング素子の抵抗値が前記抵抗値閾値よりも低下したことを検出した場合に、前記直列スイッチング素子の故障が発生する前兆と看做して、前記負荷側への出力を停止することを特徴とする請求項５に記載の電源故障検出方法。
【請求項７】
前記直列スイッチング素子の前段に電流検出用の抵抗またはカレントトランスを直列接続し、該抵抗またはカレントトランスの両端に掛かる電圧を測定することにより、前記直列スイッチング素子に流れ込む入力電流の入力電流値を検出することを特徴とする請求項６に記載の電源故障検出方法。
【請求項１】
前置直列スイッチング素子と前置並列スイッチング素子とチョークコイルと平滑コンデンサとを少なくとも備えているＤＣ−ＤＣコンバータからなる電源の故障を検出し、負荷側への出力を停止する電源故障検出回路であって、前記負荷側へ出力する出力線に直列接続した後置直列スイッチング素子と、前記前置直列スイッチング素子に流れ込む入力電流と前記前置直列スイッチング素子の両端に掛かる電圧との測定結果に基づいて前記前置直列スイッチング素子の故障の前兆を検出する故障検出回路とを、さらに備え、前記故障検出回路の検出結果に基づいて、前記後置スイッチング素子のオンオフを制御することを特徴とする電源故障検出回路。
【請求項２】
前記故障検出回路は、前記前置直列スイッチング素子に流れ込む入力電流の入力電流値を検出する電流検出回路と、前記前置直列スイッチング素子の両端に掛かる電圧の電圧値を検出する電圧検出回路と、前記電圧検出回路が検出した前記電圧値を前記電流検出回路が検出した前記入力電流値で除算することによって前記前置直列スイッチング素子の抵抗値を算出する除算器と、前記除算器が算出した前記前置直列スイッチング素子の抵抗値があらかじめ定めた抵抗値閾値よりも低下したか否かを比較する比較器とからなり、前記比較器の比較結果として、前記前置直列スイッチング素子の抵抗値が前記抵抗値閾値よりも低下したことを検出した場合、前記前置直列スイッチング素子の故障が発生する前兆と看做して、前記後置スイッチング素子をオフし、前記負荷側への出力を停止することを特徴とする請求項１に記載の電源故障検出回路。
【請求項３】
前記電流検出回路により前記前置直列スイッチング素子に流れ込む入力電流の入力電流値を検出するために、前記前置直列スイッチング素子の前段に電流検出用の抵抗またはカレントトランスを直列接続し、該抵抗またはカレントトランスの両端に掛かる電圧を前記電流検出回路に取り込む構成とすることを特徴とする請求項２に記載の電源故障検出回路。
【請求項４】
前記前置直列スイッチング素子、前記前置並列スイッチング素子、前記後置直列スイッチング素子を、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化物半導体電界効果トランジスタ）、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁型ゲート・バイポーラトランジスタ）、ＭＥＭＳ（Micro ElectroMechanical Systems）型スイッチング素子のいずれかを用いて構成することを特徴とする請求項１ないし３のいずれかに記載の電源故障検出回路。
【請求項５】
直列スイッチング素子と並列スイッチング素子とチョークコイルと平滑コンデンサとを少なくとも備えているＤＣ−ＤＣコンバータからなる電源の故障を検出し、負荷側への出力を停止する電源故障検出方法であって、前記直列スイッチング素子に流れ込む入力電流と前記直列スイッチング素子の両端に掛かる電圧との測定結果に基づいて前記直列スイッチング素子の故障の前兆を検出して、前記負荷側への出力の可否を制御することを特徴とする電源故障検出方法。
【請求項６】
前記直列スイッチング素子に流れ込む入力電流値と前記直列スイッチング素子の両端に掛かる電圧値との測定結果に基づいて前記負荷側への出力の可否を制御する際に、前記直列スイッチング素子の両端に掛かる電圧の電圧値を前記直列スイッチング素子に流れ込む入力電流の入力電流値で除算することによって算出した前記直列スイッチング素子の抵抗値が、あらかじめ定めた抵抗値閾値よりも低下したか否かを比較し、前記直列スイッチング素子の抵抗値が前記抵抗値閾値よりも低下したことを検出した場合に、前記直列スイッチング素子の故障が発生する前兆と看做して、前記負荷側への出力を停止することを特徴とする請求項５に記載の電源故障検出方法。
【請求項７】
前記直列スイッチング素子の前段に電流検出用の抵抗またはカレントトランスを直列接続し、該抵抗またはカレントトランスの両端に掛かる電圧を測定することにより、前記直列スイッチング素子に流れ込む入力電流の入力電流値を検出することを特徴とする請求項６に記載の電源故障検出方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１３−７８２０３（Ｐ２０１３−７８２０３Ａ）
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願番号】特願２０１１−２１６４２９（Ｐ２０１１−２１６４２９）
【出願日】平成２３年９月３０日（２０１１．９．３０）
【出願人】（０００１６８２８５）エヌイーシーコンピュータテクノ株式会社 (572)
【Ｆターム（参考）】
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願日】平成２３年９月３０日（２０１１．９．３０）
【出願人】（０００１６８２８５）エヌイーシーコンピュータテクノ株式会社 (572)
【Ｆターム（参考）】
[ Back to top ]