高有効仕事関数で電極を堆積する方法
【課題】半導体処理の方法が提供される。
【解決手段】いくつかの実施形態によれば、高い有効仕事関数を有する電極が形成される。この電極は、トランジスタのゲート電極であってもよく、導電材料の第１の層を堆積し、第１の層を水素含有ガスに露出し、第１の層に導電材料の第２の層を堆積することにより、ｈｉｇｈ−ｋゲート誘電体に形成されてもよい。第１の層は、基板がプラズマ又はプラズマ発生ラジカルに露出されないプラズマ無しプロセス（ｎｏｎ−ｐｌａｓｍａ ｐｒｏｃｅｓｓ）を用いて堆積される。第１の層が露出される水素含有ガスは、励起された水素種を含んでもよく、これは水素含有プラズマの一つであってもよく、水素含有ラジカルであってもよい。第２の層を堆積する前に、第１の層もまた、酸素に露出されてもよい。ゲートスタックのゲート電極の仕事関数は、いくつかの実施形態において約５ｅＶ又はそれ以上であってもよい。
【解決手段】いくつかの実施形態によれば、高い有効仕事関数を有する電極が形成される。この電極は、トランジスタのゲート電極であってもよく、導電材料の第１の層を堆積し、第１の層を水素含有ガスに露出し、第１の層に導電材料の第２の層を堆積することにより、ｈｉｇｈ−ｋゲート誘電体に形成されてもよい。第１の層は、基板がプラズマ又はプラズマ発生ラジカルに露出されないプラズマ無しプロセス（ｎｏｎ−ｐｌａｓｍａ ｐｒｏｃｅｓｓ）を用いて堆積される。第１の層が露出される水素含有ガスは、励起された水素種を含んでもよく、これは水素含有プラズマの一つであってもよく、水素含有ラジカルであってもよい。第２の層を堆積する前に、第１の層もまた、酸素に露出されてもよい。ゲートスタックのゲート電極の仕事関数は、いくつかの実施形態において約５ｅＶ又はそれ以上であってもよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体処理の分野に関し、より詳細には、トランジスタのゲートスタックにおける金属ゲート電極のような導体構造の堆積に関する。
【背景技術】
【０００２】
演算能力の増加及び集積回路サイズの低減の継続的な要求により、集積回路を形成する電子デバイスのサイズを低減する継続的な要求が存在する。例えば、トランジスタのサイズは、例えば集積回路のトランジスタ密度を増加させ、演算能力を増加させるために、低減されることが継続されている。トランジスタのサイズが小さくなるため、トランジスタのゲート電極からトランジスタのチャネル領域を別にしたゲート誘電体層のような、これらの構成要素も同様である。ゲート誘電体層における望まれない電流リークを防ぐために、より薄い誘電体層は、通常、高い誘電率（ｈｉｇｈ−ｋ）材料を使用することを要求する。しかし、ｈｉｇｈ−ｋ材料がいくつかの従来のシリコンベースのゲート電極材料に用いられた場合、ｈｉｇｈ−ｋ材料を有するトランジスタは、低いパフォーマンス特性となってしまう。したがって、トランジスタのような電子デバイスのｈｉｇｈ−ｋゲート誘電体材料での使用に適切である、導体ゲート電極のような導電材料に対する継続的な需要が存在する。
【発明の概要】
【０００３】
いくつかの実施形態によれば、半導体処理の方法（ｐｒｏｃｅｓｓ）が提供される。本方法は、基板にゲート電極を形成する工程を含む。ゲート電極を形成する工程は、ゲート誘電体を有する基板を反応チャンバ内に提供する工程を含む。遷移金属化合物を含む第１の層は、堆積中に、基板をプラズマ又はプラズマ発生（ｐｌａｓｍａ−ｇｅｎｅｒａｔｅｄ）ラジカルに露出せずに、ゲート誘電体に堆積される。第１の層は、その後、水素含有ガスに露出される。次いで、遷移金属化合物を含む第２の層は、堆積される。
【０００４】
他のいくつかの実施形態によれば、半導体処理の方法が提供される。この方法は、金属電極を堆積する工程を含む。金属電極を堆積する工程は、ゲート誘電体に金属材料を堆積する工程を含む。金属材料を堆積するための前駆体は、プラズマ活性化されていない。金属材料は、励起された水素含有種に露出される。次いで、金属材料を励起された水素含有種に露出した後に、さらなる金属は、金属材料に堆積される。
【図面の簡単な説明】
【０００５】
本発明の制限されず、包括的でない実施形態は、以下の図面を参照して説明され、全体にわたって同じ参照番号は、同じ部材に示される。
【図１ａ】図１ａは、金属ゲート電極を形成する各種処理フローの例を示す図である。
【図１ｂ】図１ｂは、金属ゲート電極を形成する各種処理フローの例を示す図である。
【図１ｃ】図１ｃは、金属ゲート電極を形成する各種処理フローの例を示す図である。
【図２】図２は、導電材料を堆積する各種処理シーケンスの例を示す図である。
【図３】図３は、図２に示すシーケンスの結果の図解の例を示す図である。
【図４】図４は、導電材料を堆積するさらなる処理シーケンスの例を示す図である。
【図５】図５は、図４に示すシーケンスの結果の図解の例を示す図である。
【図６】図６は、図２及び４の処理シーケンスのいくつかの状態を示す図である。
【図７】図７は、励起された水素含有種を発生するピーク間（ｐｅａｋ−ｔｏ−ｐｅａｋ）電圧が変化するときの仕事関数の変化についての図解の例を示す図である。
【図８】図８は、励起された水素含有種を発生するピーク間電圧が変化すると共に、励起された水素含有種の各パルスを発生するために印加される電力の持続期間が変化するときの有効仕事関数の変化についての図解の例を示す図である。
【図９】図９Ａ−９Ｄは、ゲート電極スタックの断面斜視図の例を示す図である。
【図１０】図１０は、ゲート電極スタックの断面斜視図の例を示す図である。
【図１１】図１１は、ゲート電極スタックの断面斜視図の例を示す図である。
【図１２】図１２は、ゲート電極スタックの断面斜視図の例を示す図である。
【発明を実施するための形態】
【０００６】
いくつかの実施形態によれば、導電材料の第１の層を堆積し、第１の層を（ガス状の水素含有種を含む）水素含有ガスに露出し、第１の層に導電材料の第２の層を堆積することにより、導体構造が形成される。いくつかの実施形態では、導体構造は、誘電体層に形成される。例えば、導体構造は、トランジスタの一部として、ｈｉｇｈ−ｋゲート誘電体のようなゲート誘電体に形成されたゲート電極であってもよい。第１の層は、基板がプラズマ又はプラズマ発生ラジカル（すなわち、プラズマにより発生されたラジカル）に露出されないノン−プラズマ又はノン−ラジカル処理を用いて堆積されてもよい。第１の層は、その後、水素含有種に露出される。いくつかの実施形態では、水素含有種は、水素含有プラズマの一部である励起された水素含有種であってもよい。いくつかの実施形態では、水素含有種は、遠隔プラズマ発生器で発生され、その後、第１の層を含む反応チャンバへ流される水素含有ラジカルを含む。
【０００７】
有利には、導電材料がトランジスタの金属ゲートを形成するために用いられた場合、ゲートスタックのゲート電極の仕事関数は、約４．８５ｅＶ以上、又は約５ｅＶ以上であってもよい。いくつかの実施形態では、第１の層の厚さは、約５ｎｍ未満、約４ｎｍ未満、約３ｎｍ未満、又は約１−３ｎｍ未満である。第１の層は、第１の層を形成する材料の単分子層よりも薄いことが好ましい。
【０００８】
いくつかの実施形態では、ノン−プラズマ処理により第１の層を形成することに加えて、第２の層もまた、基板がプラズマ又はプラズマ発生ラジカルに露出されないノン−プラズマ処理により形成されてもよい。いくつかの実施形態では、第２の層は、プラズマ又はラジカルへの露出により形成されてもよい。
【０００９】
導体構造を形成する導体材料は、遷移金属化合物のような金属材料であってもよい。遷移金属は、制限されないが、チタン、タンタル、ニオブ、モリブデン、ハフニウム、ジルコニウム及びタングステンのような高融点金属であってもよい。いくつかの実施形態では、導体材料は、金属を窒化することにより形成された窒化物であってもよい。いくつかの実施形態では、導電材料が炭化金属又は窒炭化金属になりうるように、炭素のような他の元素は、導電材料に組み込まれてもよい。このような材料の制限されない例は、窒化タンタル、炭化タンタル、窒炭化タンタル、窒化チタニウム、炭化チタニウム、窒炭化チタニウムを含む。材料の制限されない他の例は、窒化ニオブ、炭化ニオブ、窒炭化ニオブ、窒化モリブデン、炭化モリブデン、窒炭化モリブデン、窒化ハフニウム、窒化ジルコニウム、タングステン、窒化タングステンを含む。
【００１０】
第１の層は、また、第２の層の堆積前に、酸素のような各種の他の化学種に露出されてもよい。いくつかの実施形態では、導電材料の一又はそれ以上の層は、第１の層と第２の層との間に堆積されてもよい。
【００１１】
いくつかの実施形態では、金属ゲート又は金属電極は、実質的に同一な化合物である第１及び第２の層で形成されてもよく、第１及び第２の層は、金属材料の均質な層でありうる金属材料の単層を形成する。いくつかの実施形態では、第１及び第２の層は、異なる遷移金属化合物を含む異なる金属材料で形成されてもよい。異なる遷移金属化合物は、異なる遷移金属を含んでもよく、及び／又は層と層との間で異なる他の元素を含んでもよい。いくつかの実施形態では、第１及び第２の層の一方又は双方は、異なる材料のサブレイヤーで形成されるラミネート層であってもよい。例えば、ラミネート層は、異なる遷移金属化合物のサブレイヤーで形成されてもよい。いくつかの実施形態では、第１及び第２の層は、同一の又は異なるラミネート層で形成されてもよい。
【００１２】
ｈｉｇｈ−Ｋ（ＨｉＫ）金属ゲート（ＭＧ）相補型金属酸化半導体（ＣＭＯＳ）技術は、高容量な集積回路の製造において、従来の酸窒化ポリシリコン（ｐｏｌｙ−ＳｉＯＮ）トランジスタデバイスに対する代替技術を提供することがわかる。Ｈｉｇｈ−ｋ誘電体は、トランジスタのゲート誘電体を形成するために用いられてもよく、本明細書で記述した遷移金属化合物のような金属材料は、トランジスタのゲート電極を形成するために用いられてもよい。これらのｈｉｇｈ−ｋ誘電体及びゲート電極は、いわゆる“ゲート−ファースト”フロー及び“ゲート−ラスト”フローの２つを含む各種のＨｉＫ−ＭＧ集積フローを用いてトランジスタデバイスに組み込まれてもよい。後者のアプローチは、Ｒｅｐｌａｃｅａｂｌｅ Ｍｅｔａｌ Ｇａｔｅ （ＲＭＧ）とも呼ばれ、順に“ＨｉＫ−ファースト”及び“ＨｉＫ−ラスト”という２つのサブアプローチを有する。
【００１３】
各種のＨｉＫ−ＭＧ処理フローは、図１ａ−１ｃに図示される。全てのこれらのＨｉＫ−ＭＧ処理フローは、ＨｉＫ誘電体層の上部に堆積される共通の金属電極を有する。以下に詳細を記載するように、フロー間で異なる点の一つは、Ｈｉｇｈ Ｔｈｅｒｍａｌ Ｂｕｄｇｅｔステップ（基板が段階的な温度に露出される処理ステップ）の行われるタイミングである。高温アニール、典型的には、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ（ＲＴＡ）は、ソース及びドレイン領域を形成するために行われる。“ゲート−ファースト”処理フローでは、先に金属電極が堆積され、その後、高温アニール工程に露出されるが、“ゲート−ラスト”フローでは、金属電極は、高温アニール工程の後に、堆積される。二つの処理フロー間の他の異なる点は、“ゲート−ラスト”フローでは、高い金属ゲートコンフォーマリティに対する要求が相対的に高く、そのため、このフローでは、金属電極層は、高いアスペクト比を有する相対的に狭いトレンチに堆積される（図１ｂ）。
【００１４】
図１ａ−１ｃは、ここで、より詳細に説明される。各処理フローの各図示された構造は、処理フローの各種の時間におけるトランジスタの断面図を示し、左から右へ時間が進む。最も左の構造は、最先に形成された図示された構造であり、最も右の構造は、最後に形成された図示された構造である。
【００１５】
図１ａは、“ゲートファースト”処理フローを図示している。一番目に図示された位置では、基板１０が提供され、二酸化シリコンインターフェース層から形成された覆っているゲートスタック２０と、ｈｉｇｈ−ｋ誘電体層３０と、仕事関数をチューニングする誘電体キャップ４０と、金属電極層５０と、ポリシリコン層６０と、を有する。二番目に図示された位置では、側壁スペーサ７０及びソース／ドレイン領域８０は、次いで形成される。ソース／ドレイン領域の活性化及び形成のためのＲａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌは、符号９０により示される。
【００１６】
図１ｂは、ｈｉｇｈ−ｋ誘電体が初めに形成される“ゲート−ラスト”処理フローを図示する。図１ｂの図示された一番目の位置では、基板１０は、二酸化シリコンインターフェース層から形成された覆っているゲートスタック２０と、ｈｉｇｈ−ｋ誘電体層３０と、エッチストップ層５２と、ポリシリコン層６２と、が形成される。図１ｂの図示された二番目の位置では、側壁スペーサ７０及びソース／ドレイン領域８０は、次いで形成される。ソース／ドレイン領域は、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌにより形成され、符号９０により示される。図１ｂの図示された三番目の位置では、ポリシリコン層６２が除去され、その跡にトレンチ６４が残る図１ｂの図示された四番目の位置では、金属電極５４は、トレンチに堆積され、金属充填５６は、残りのトレンチの容積を充填するために堆積される。
【００１７】
図１ｃは、ｈｉｇｈ−ｋ誘電体が最後に形成される“ゲート−ラスト”処理フローを図示する。図１ｃの図示された一番目の位置では、基板１０は、二酸化シリコンインターフェース層から形成された覆っているゲートスタック２０と、ポリシリコン層６６とが形成される。図１ｃの図示された二番目の位置では、側壁スペーサ７０及びソース／ドレイン領域８０が形成される。ソース／ドレイン領域は、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌにより形成され、符号９０により示される。図１ｃの図示された三番目の位置では、ポリシリコン層６６が除去され、トレンチ６８が残る。図１ｃの図示された四番目の位置では、ｈｉｇｈ−ｋ誘電体層３０は、トレンチに堆積され、金属電極層５４は、ｈｉｇｈ−ｋ誘電体層３０上にわたって堆積され、金属充填５６は、残りのトレンチを充填するように堆積される。
【００１８】
図１ａ−１ｃを参照すると、二酸化シリコンインターフェース層２０は、酸素種を有する既存の堆積及び／又は反応を含む各種の処理により形成されてもよい。例えば、二酸化シリコンインターフェース層２０は、使用される処理フロー及び二酸化シリコンインターフェース層の所望の特性に応じた、化学的な酸化、ＣＶＤ酸化、熱酸化であってもよい。
【００１９】
ＣＭＯＳ動作のためのターゲット閾値電圧（Ｖｔ）を達成するために、適切な有効仕事関数（Ｅｆｆｅｃｔｉｖｅ Ｗｏｒｋ Ｆｕｎｃｔｉｏｎｓ （ＥＷＦ））が要求される。例えば、平面ハイパフォーマンス（Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ（ＨＰ））ＣＭＯＳロジックデバイスに対しては、ＮＭＯＳ及びＰＭＯＳ ＥＷＦターゲットは、それぞれ４．２ｅＶ及び５．１ｅＶであってもよい。このような仕事関数値は、しばしば、Ｓｉの伝導帯及び価電子帯のエッジそれぞれに近い“バンド−エッジ（ｂａｎｄ−ｅｄｇｅ）”と呼ばれる。“ゲート−ラスト”フローを用いて形成されるトランジスタデバイスのコンフォーマリティ要求に合致する特定の金属材料である、単一のＰＭＯＳバンド−エッジ金属材料の例は知られていない。
【００２０】
例としては、窒化チタン（ＴｉＮ）は、ＨｉＫ−ＭＧデバイス用の金属材料に通常用いられる。ＴｉＣｌ４−ＮＨ３に基づくＡＬＤ ＴｉＮ（Ｔｉ前駆体としてＴｉＣｌ４を用い、Ｎ前駆体としてＮＨ３を用い、ＡＬＤ処理を用いて堆積されたＴｉＮ）は、単一のウェーハ又はバッチ型リアクタにおけるＲＭＧデバイスの狭トレンチにコンフォーマリィに堆積されてもよい。しかし、堆積方法及び／又は処理状態に関わらず、ＴｉＮの典型的なＥＷＦ値４．７−４．７５ｅＶは、ｌｏｗ−Ｖｔ（ＨＰ）デバイス用に所望される５．１ｅＶを下回ることがわかっている。Ｈｉｎｋｌｅ ｅｔ ａｌ．， ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ， ３５（２） ２８５−２９５ （２０１１）は、Ｎ２中に、残留する又は１０％Ｏ２にを有する酸素含有環境でアニールを行い、Ｗの上部金属層（クラッド層）を堆積することにより、ＴｉＮ膜のＥＷＦが約５ｅＶの値で増加しうることを実証している。１０％濃度のＯ２を有する大気を用いることによるアグレッシブなアニール及び／又は４５０℃又は５００℃のアニール温度を用いることは、ＥＷＦを増加させることが報告されている。しかし、ＴｉＮが酸化に影響を受けやすいため、４５０℃でのＮ２に１０％のＯ２でのアグレッシブなアニールは、ＴｉＮ層全体を酸化してしまい、これは、望まれていない。
【００２１】
有利には、本明細書に記載されるいくつかの実施形態は、４５０℃以上の温度での明白な酸化状態に金属層全体を露出することなく、金属電極又は金属電極の金属下部層を用いて、ゲートスタックのＥＷＦのチューニングを可能にする。いくつかの実施形態では、このようなチューニングは、約４５０℃以下、約４２０℃以下、又は約４００℃以下の温度で行われうる。
【００２２】
いくつかの実施形態では、金属材料（例えば、遷移金属化合物）の第１の層は、堆積中に、プラズマ又はラジカルのような励起種に基板を露出することなく基板に堆積される。第１の層は、いくつかの実施形態では、約５ｎｍ未満、約４ｎｍ未満、約３ｎｍ未満、約１−３ｎｍ未満の厚さである。いくつかの実施形態では、厚さ約２ｎｍである。その後、この第１の層は、処理される。Ｈｅ又はＡｒのような不活性ガスと混合するか否かにかかわらず、この処理は、薄い金属層を、水素含有ガス、より好ましくは、水素含有ラジカル又は水素含有プラズマのような励起された水素含有種に露出することを含む。励起種の露出は、所望の温度及び所望時間でのプラズマ電力で行われてもよい。いくつかの実施形態では、プラズマ電力は、４秒以下のパルスで印加される。励起種は、基板として同一反応チャンバ内に形成されるプラズマの一つであってもよく、遠隔で発生され反応チャンバへ流入されてもよい。水素含有ガスは、いくつかの実施形態では、例えば、水素又はアンモニアであってもよい。続いて、金属材料（例えば、第２の遷移金属化合物）の第２の層は、金属材料の第１の層に堆積される。これらの３つのステップは、同一又は異なる温度で、同一又は異なるリアクタで行われてもよい。
【００２３】
励起種の露出の前及び／又は後に、酸素含有ガスへの基板の露出が行われてもよく、トリートメントが酸素含有ガスへの露出なしで行われてもよい。若しくは、酸素含有ガスへの露出は、所望の状態及び所望の期間下での反応チャンバ内において、制御された手法で行われてもよい。酸素含有ガスは、いくつかの実施形態では、酸素ガス及び窒素ガスの混合物であってもよい。いくつかの実施形態では、酸素含有ガスは、ある量の水蒸気を含んでもよい。酸素含有ガスへの露出は、金属材料を堆積するために用いる堆積チャンバにおいて、イン−サイチュで行われてもよい。これに代えて、基板は、反応チャンバからの基板の搬出及びクリーンルームエアへの露出（いわゆる“エアブレイク”工程により、酸素含有ガスへ露出されてもよい。
【００２４】
金属材料の第１の層は、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、パルス化ＣＶＤ又は原子層堆積（ＡＬＤ）により堆積されてもよい。金属材料の第２の層は、プラズマエンハンスドＣＶＤやプラズマエンハンスドＡＬＤを含む、ＰＶＤ、ＣＶＤ、パルス化ＣＶＤ、又はＡＬＤにより堆積されてもよい。いくつかの実施形態では、金属層は、ＡＬＤにより堆積され、高いステップカバレージを達成する。前駆体は、交互に連続的に、一時的に分離されたパルスで反応チャンバへ流入されうる。いくつかの実施形態では、化合物の約単分子層又はそれ未満のものは、各前駆体の１つのパルスシーケンスで、堆積サイクル単位で形成される。例えば、ＴｉＮは、一時的に分離されたパルスでの前駆体としてのＴｉＣｌ４及びＮＨ３を用いて形成されうる。本明細書で述べたように、いくつかの実施形態では、金属材料は、窒化タンタル、炭化タンタル、窒炭化タンタル、炭化チタン、窒炭化チタン、窒化ニオブ、炭化ニオブ、窒炭化ニオブ、窒化モリブデン、炭化モリブデン、窒炭化モリブデン、窒化ハフニウム、窒化ジルコニウム、タングステン、及び窒化タングステンを含みうる。いくつかの実施形態では、第１及び第２の層は、単一材料で形成されてもよい。いくつかの実施形態では、第１及び第２の層の一方又は双方は、複数のサブレイヤーで形成されたラミネート層であってもよい。
【００２５】
例としては、各種金属の堆積が調査され、これらの層を形成する堆積シーケンスは、図２及び４に詳述される。図２及び４に示された処理の後、全てのサンプルは、形成ガス（Ｎ２中に４％のＨ２）で４２０℃、３０分のアニールを受けた。還元環境での堆積及び処理は、ＡＳＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ’ｓ ＥｍｅｒＡＬＤ（登録商標）のＡＬＤ用シングルウェーハリアクタシステムで行われ、これは、また、プラズマが反応チャンバ内で発生されうるプラズマオプションを提供する。ＥｍｅｒＡＬＤ（登録商標） シングル ウェーハ リアクタシステムは、ＡＳＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎ．Ｖ．， Ａｌｍｅｒｅ， Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ から入手可能である。図２、４及び６は、ＴｉＮ堆積のための各種詳細を提供する。他のいくつかの実施形態では、窒化タンタル、炭化タンタル、窒炭化タンタル、炭化チタン、窒炭化チタン、窒化ニオブ、炭化ニオブ、窒炭化ニオブ、窒化モリブデン、炭化モリブデン、窒炭化モリブデン、窒化ハフニウム、窒化ジルコニウム、タングステン、及び窒化タングステンのような金属材料は、同様の結果を達成するために同様の工程ステップ及び条件を用いてＴｉＮと結合して、又はそれに代えて形成される。
【００２６】
本明細書に開示された実施形態に係る堆積は、ＥＷＦで野増加を提供することがわかる。有効仕事関数（ＥＷＦ）値及び等価酸化厚さ（ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ、ＥＯＴ）は、Ｃ−Ｖ測定及びＭＩＳ構造から抽出される。金属電極は、シリコン基板上の２ｎｍのＨｆＯ２層の上部及び１ｎｍの界面ＳｉＯ２に堆積される。図２を参照すると、全てのＴｉＮ堆積は、３９０℃で行われ、エアブレイクは、第１のＴｉＮ層堆積と膜処理工程との間、及び膜処理工程と第２のＴｉＮ層堆積工程との間の両方で適用される。単一の１０ｎｍ厚さのＡＬＤ ＴｉＮ層は、通常、約４．７−４．７５ｅＶ（１Ｆ）の仕事関数を与える。しかし、本明細書に開示された実施形態に係る堆積は、より大きなＥＷＦをもたらす。例えば、２ｎｍのＡＬＤ ＴｉＮ層、それに続くエアブレイク、Ｈ２／Ａｒプラズマトリートメント（２秒ごとに３２パルス）、第２のエアブレイク及び１０ｎｍのＡＬＤ ＴｉＮ層は、４．９６ｅＶ（１Ｆ）の格段に大きなＥＷＦを示す。
【００２７】
ＥＷＦの増加は、励起された水素種への露出にあると考えられうる。図３を参照すると、下部及び上部ＡＬＤ ＴｉＮ層間での３２サイクルのプラズマ−エンハンスドＡＬＤ（ＰＥＡＬＤ）による薄いＴａＣＮ層の成長によっても、４．９８ｅＶ（１Ｃ）又は５．０４ｅＶ（１Ｂ）のより大きなＥＷＦ値が達成されることがわかる。サーマルＡＬＤ ＴａＣＮによるＰＥＡＬＤ ＴａＣＮ層の置換は、低い仕事関数をもたらし、単一の１０ｎｍのＡＬＤ ＴｉＮ層（１Ｄ及び１Ｅ）の仕事関数と近い。これらの結果は、ＰＥＡＬＤ ＴａＣＮで得られたより大きなＥＷＦが、下部（第１の）ＴｉＮ層に対するＰＥＡＬＤ ＴａＣＮ 堆積時のＡｒ／Ｈ２含有プラズマ活性への露出にあると考えられうる。また、２から３又は４へのプラズマパルスの増加した期間が、増加した等価酸化厚さ（ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ、ＥＯＴ）での増加ＥＷＦを導くことがわかる。最後に、２ｎｍの第１のＴｉＮ層と薄い第２のＴｉＮ層との間のみのエアブレイクの適用は、プラズマトリートメント工程（１Ｇ）を適用することがなく、ＥＷＦの増加を招かないことが観察される。
【００２８】
また、上述したＴｉＮ層用のプロセスと同様のプロセスを用いて、ＴｉＮ／ＴａＣＮの二つの層及びＴａＣ層の仕事関数は、増加しうることがわかる。ＴｉＮ／ＴａＣＮの二つの層及びＴａＣ層は、プラズマにより発生されたラジカル無しの熱活性プロセス、及び水素含有ガスでの層のトリートメントにより堆積され、このトリートメントは、水素ラジカル又は水素含有プラズマへの層の露出を含む。仕事関数は、また、熱活性水素含有ガスへの層の露出により増加されうる。
【００２９】
他の実験では、その結果が図４に示され、以下のパラメータの影響が、また、調査された。
・エアブレイクの回数及びそれらの位置（場所）の効果：
Ａｒ／Ｈ２プラズマトリートメントの前後；
プラズマトリートメントの前；
プラズマトリートメントの後；
エアブレイクなし；
・ＴｉＮ堆積温度（３２５度 対 ３９０℃）の効果、及び
・Ａｒ／Ｈ２プラズマトリートメント（３２５度 対 ３９０℃）時のウェーハ温度の効果。
Ａｒ／Ｈ２プラズマは、２秒ごとの３２パルスでのパルスワイズ（ｐｕｌｓｅ−ｗｉｓｅ）で適用される。
【００３０】
図５で観察されるように、ＴｉＮ膜の３２５℃の堆積温度は、体系的に、より大きなＥＯＴ値をもたらす。有益なＥＷＦ／ＥＯＴトレードオフは、以下のシーケンス（図４の２Ｃ）で達成されうる。
第１及び第２の層の双方は、３９０℃で成長した；
Ａｒ／Ｈ２プラズマトリートメントは、３９０℃で行われた；及び
二つのエアブレイク（Ａｒ／Ｈ２プラズマトリートメントの前後）。
【００３１】
同様の条件で処理されたサンプルの図２と図４との結果（図２の１Ｆ 対 図４の２Ｂ）には差異が存在することがわかる。これらの変位は、図２と図４の実験の時間間隔によるものである。また、図４の実験のエアブレイク（１−２日）は、図２の実験のエアブレイク（１−２週間）よりも短い。それにも関わらず、各セットの実験では、Ａｒ／Ｈ２プラズマへの露出を有する全てのシーケンスは、このような露出を有さないセット（図２の１Ａ、図４の２Ａ及び２Ｅ）よりＥＷＦの増加を提供する。
【００３２】
図２及び４で説明された実験で用いられた各種の追加プロセス条件は、図６に総括される。ＴＢＴＤＥＴは、第三級ブチルイミド トリス（ジメチルアミノ）タンタル、Ｔａ［Ｎ（Ｃ２Ｈ５）２］３［＝ＮＣ（ＣＨ３）３］であることがわかる。異なる温度及びわずかな（又は全く無い）エアブレイクにおいて、所望の大きなＥＷＦは、各種トリートメントパラメータを調整することにより達成されてもよいと考えられる。プロセスパラメータのいくつかの例は、１）下部ＴｉＮ層厚さの変更、２）熱のみのトリートメント（プラズマ無し）を含む、プラズマ電力及び時間の変更、３）リアクタ内のＯ２，Ｎ２及びＨ２量の変更を含むように変更されうるが、これに限定されない。上述した実験では、ＥＷＦ／ＥＯＴ近似曲線が観察され、高いＥＷＦが高いＥＯＴ値で観察される。一方、いくつかの用途では、低いＥＯＴ値での高いＥＷＦを達成することが望まれる。上記のパラメータのバリエーションは、高いＥＷＦ及び低いＥＯＴ間での有利なトレードオフを可能にしうる。
【００３３】
理論による制限無しでは、エアブレイクと水素含有ガスへの露出との組み合わせは、ＥＷＦにも影響しうると考えられる。例えば、エアブレイクの後に、Ａｒ／Ｈ２プラズマトリートメント、別のエアブレイクが続き、グレインサイズ／モフォロジー及び／又は金属含有スタックのＯ及びＮ量が変化し、その結果、スタックのＥＷＦ（例えば、ＴｉＮスタック）は増加しうる。さらに、エアブレイクにより、第１の金属層を水素含有ガス又は水素含有プラズマに露出する工程時に、酸素又は水素含有不純物（例えば、Ｏ２又はＨ２Ｏ）が存在するようになる。これらの不純物は、所望のスタック特性を達成する役割を果たしてもよい。
【００３４】
例えば、理論による制限を求めること無しでは、ＥＷＦのいくつかの増加は、第１の金属層とそれに続く金属層との間の界面でのＨ−Ｏダイポールの形成の結果であってもよいと考えられる。低い濃度の酸素が提供されてもよく、低い濃度の酸素は、リアクタ及び／又は第１の金属層の残りの酸素の存在から生じうる、又は、水素ラジカル又はプラズマトリートメントの前、最中、又は後の金属層の酸素への意図的な露出から生じうる。酸素は、水素トリートメントの前及び／又は後のエアブレイクから生じうる。好ましくは、酸素濃度は、十分に低いレベルで維持されて、金属層の参加が制限され、これは、所望されないＥＯＴの増加をもたらしうる。
【００３５】
図７では、プラズマトリートメント時のＶｐｐ（ピーク間電圧、ｐｅａｋ−ｔｏ−ｐｅａｋ Ｖｏｌｔａｇｅ）は、より決定的な要因であり、ＥＷＦとの相関よりもプラズマ電力のほうが好ましい、つまり、より高いＥＷＦがより高いＶｐｐのために得られる、ことが示される。さらなる結果は、３９０℃で堆積されたＴｉＮについて図８に示される。２ｎｍ厚さの第１のＴｉＮ膜は堆積され、その後、３２パルスのプラズマ露出は、図８に示すようなＶｐｐ及びパルス期間で適用され、その後、１０ｎｍ厚さの第２のＴｉＮ膜は堆積される。エアブレイクは、水素プラズマトリートメントの前後に適用される。水素プラズマトリートメントは、０．５Ｔｏｒｒでの水素／Ａｒ混合物が適用される。図８からは、高いＶｐｐ及び／又は長いパルス期間は高いＥＷＦをもたらすことが観察されうる。いくつかの実施形態では、Ｖｐｐは、約１１０Ｖ以上、約１３０Ｖ以上、約１６０Ｖ以上、又は約２００Ｖ以上でありうる。いくつかの実施形態では、励起された水素種を露出する期間は、約２秒以上、約４秒以上、又は約２−４秒でありうる。リファレンスとして、プラズマに露出せずに形成されたＴｉＮは、上述したように、約４．７又は４．７３の低いＥＷＦを有する。
【００３６】
図１ｂ−１ｃを再度参照すると、いくつかの実施形態では、第１及び第２の層の堆積により形成された金属材料は、電極５４として用いられてもよいことがわかる。よって、いくつかの実施形態では、第１及び第２の層の堆積は、誘電体材料で形成されたスペーサにより規定される狭トレンチで行われてもよく、金属は、続いて、ゲート電極５４により規定される開口に堆積されてもよい。
【００３７】
ＣＭＯＳプロセスでの金属電極スタックの堆積のいくつかの例は、以下の図９ａ−１２を参照して提供される。同一のハッチング及び網掛けは、同一の層を示す。プロセスフローは、高い仕事関数を有するＰＭＯＳ金属電極及び低い仕事関数を有するＮＭＯＳ金属電極の堆積を含む。以下で説明する金属は、例示であり、他の金属も用いることができる。例えば、各種の他の金属は、本明細書で説明したように、ＴｉＮの代わりに用いられてもよい。
【００３８】
（実施例１）
実施例１は、図９ａ−９ｃを参照して説明する。ゲート誘電体は、ＨｆＯ２を含んでもよい。ＰＭＯＳ金属電極は、下部から上部へ向かって、２ｎｍＴｉＮ層、１ｎｍＴａＣＮ層、４ｎｍＴｉＮ層、５ｎｍＴｉＡｌ層、及び充填金属の層の堆積により形成される。ＮＭＯＳ金属電極は、下部から上部へ向かって、２ｎｍＴｉＮ層、１ｎｍＴａＣＮ層、５ｎｍＴｉＡｌ層、及び充填金属の層の堆積により形成される。ＴｉＡｌは、ＮＭＯＳについての低い仕事関数を提供する。ＰＭＯＳスタックでは、しかし、ＴｉＡｌ層は、ＨｆＯ２／金属電極界面から離れており、ＨｆＯ２／金属電極界面での仕事関数の影響は制限されている。ＰＭＯＳスタックでのＡｒ／Ｈ＊でのトリートメント（Ｈ＊はプラズマでの水素ラジカルのような励起された水素含有種を示す）は、プラズマエンハンスド堆積プロセスがＴａＣＮ層（図９ｃ）又はＴａＣＮ層堆積の後に（図９ｄ）の形成に用いられた場合のＴａＣＮ層堆積時に、ＴａＣＮ層堆積の前に適用されてもよい。
【００３９】
図９ａのスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層の堆積；
２．水素含有ガスでの第１のＴｉＮ層のトリートメント；
３．サーマルプロセスによるＴａＣＮ層の堆積及び第２のＴｉＮ層の堆積；
４．ＮＭＯＳデバイスから第２のＴｉＮ層をＴａＣＮ層のエッチストップと共に除去するためのリソグラフィ及びエッチング；及び
５．ＴｉＡｌ層の堆積及び金属を充填。
【００４０】
図９ｂのスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層の堆積；
２．ＮＭＯＳデバイスの保護層（例えば、フォトレジスト又はＳｉＯ２層）を形成するためのリソグラフィ及びエッチング；
３．水素含有ガスでのＴｉＮ層のトリートメント；
４．保護層の除去；
５．サーマルプロセスによるＴａＣＮ層の堆積及び第２のＴｉＮ層の堆積；
６．ＮＭＯＳデバイスから第２のＴｉＮ層をＴａＣＮ層のエッチストップと共に除去するためのリソグラフィ及びエッチング；及び
７．ＴｉＡｌ層の堆積及び金属を充填。
【００４１】
図９ｃのスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層の堆積；
２．水素含有プラズマエンハンスドプロセスによるＴａＣＮ層の堆積；
３．第２のＴｉＮ層の堆積；
４．ＮＭＯＳデバイスから第２のＴｉＮ層をＴａＣＮ層のエッチストップと共に除去するためのリソグラフィ及びエッチング；及び
５．ＴｉＡｌ層の堆積及び金属を充填。
【００４２】
図９ｄのスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層及びＴａＣＮ層の堆積；
２．ＮＭＯＳデバイスの保護層（例えば、フォトレジスト又はＳｉＯ２層）を形成するためのリソグラフィ及びエッチング；
３．水素含有ガスでのトリートメント；
４．保護層の除去；
５．第２のＴｉＮ層の堆積；
６．ＮＭＯＳデバイスから第２のＴｉＮ層をＴａＣＮ層のエッチストップと共に除去するためのリソグラフィ及びエッチング；
７．（残りのＴａＣＮ層の厚さを削減するための追加エッチング）；
８．ＴｉＡｌ層（ｎＥＷＦ）の堆積及び金属層の前に薄いバリア金属層（例えば、ＴｉＮ層）を堆積し、追加で金属を充填する。
【００４３】
（実施例２）
実施例２は、図１０を参照して説明する。ゲート誘電体層は、ＨｆＯ２を含んでもよい。ＰＭＯＳ金属電極は、２ｎｍＴｉＮ層の堆積、水素含有ガスによるＴｉＮ層のトリートメント、４ｎｍＴｉＮ層の堆積、及び充填金属の堆積により形成される。ＮＭＯＳ金属電極は、２ｎｍの第１のＴｉＮ層、５ｎｍのＴｉＡｌ層、４ｎｍのＴｉＮ層、及び充填金属層を含む。
図１０のスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層及びＴｉＡｌ層の堆積；
２．ＮＭＯＳデバイスの保護層（例えば、フォトレジスト又はＳｉＯ２層）を形成するためのリソグラフィ及びエッチング；
３．ＰＭＯＳデバイスからＴｉＡｌ層をＴｉＮ層のエッチストップと共に除去；
４．水素含有ガスでのトリートメント；
５．保護層の除去；及び
６．第２のＴｉＮ層の堆積及び金属を充填。
【００４４】
（実施例３）
実施例３は、図１１を参照して説明する。ＰＭＯＳ電極は、２ｎｍのＴｉＮ層の堆積、水素含有ガスによるＴｉＮ層のトリートメント、５ｎｍＴａＣ層の堆積、及び充填金属の堆積により形成される。ＮＭＯＳスタックは、５ｎｍのＴａＣ層及び充填金属の層を含んでもよい。ＴａＣ層は、また、ＮＭＯＳデバイスにとって好ましい、低い仕事関数を提供し、ＴｉＡｌに相当する。しかし、ＴａＣはＡＬＤにより堆積されうるのに対して、ＴｉＡｌは通常ＰＶＤプロセスにより堆積される点で有利である。
図１１のスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層の堆積；
２．水素含有ガスでのトリートメント；
３．ＮＭＯＳデバイスからＴｉＮをＨｆＯ２のエッチストップと共に除去するためのリソグラフィ及びエッチング（追加でＳｉＯ２ハードマスク）；
４．（ＳｉＯ２ハードマスクを適用可能な場合には、追加でハードマスクの除去）；
５．ＮＭＯＳデバイスのＥＷＦを設定するためにＴａＣ層を堆積；及び
６．充填金属を堆積。
【００４５】
（実施例４）
実施例４は、図１２を参照して説明する。ＰＭＯＳ金属電極は、５ｎｍのＴａＣ層の堆積、水素含有ガスでのトリートメント、及び充填金属の堆積により形成される。ＮＭＯＳ金属電極は、５ｎｍのＴａＣ層及び充填金属を含み、ＮＭＯＳ金属電極での唯一の差異は、水素含有ガスでのトリートメントを行わないことである。水素含有ガスでのトリートメントのみで、ＴａＣ層の仕事関数は、十分に変化し、ＰＭＯＳ及びＮＭＯＳデバイスのための適切な仕事関数を達成しうることを意図する。
図１２のスタックは、以下のプロセスフローを用いて製造されうる。
１．（ｎＥＷＦを有する）ＴａＣ層の堆積；
２．ＮＭＯＳデバイスを保護層（例えば、フォトレジスト又はＳｉＯ２層）と共にマスクするためのリソグラフィ及びエッチング；
３．ＰＭＯＳデバイスのためのＥＷＦを調整するために水素含有ガスでのトリートメント；
４．ＮＭＯＳデバイスから保護層の除去；及び
５．充填金属を堆積。
【００４６】
図１から図４の全ての実施例に対して、図９ａ−１２に示すように、例えば、２ｎｍのＴｉＮ層のような薄いバリア層は、充填金属層の堆積前に追加で堆積されてもよい。理論により制限されず、このようなバリア層は、充填金属からの不純物の不拡散（ｉｎ−ｄｉｆｆｕｓｉｏｎ）に対する仕事関数が変化しやすい（ｓｅｎｓｉｔｉｖｅ）層を保護しうることが考えられる。
【００４７】
本明細書に記載されたプロセスは、ＰＭＯＳ及びＮＭＯＳデバイスの有効仕事関数を同時に調整するために用いられてもよい。また、異なる仕事関数を有する異なるデバイスのグループが形成されてもよい。異なる仕事関数は、トランジスタデバイスのための異なる閾値電圧を提供しうることがわかる。したがって、いくつかの実施形態では、高速及び高電力消費をもたらす低いＶｔ（Ｖｔ＝閾値電圧）を有するデバイスのグループ、中程度の速度及び中程度の電力消費をもたらす中程度のＶｔを有するデバイスのグループ、及び低速及び低電力消費をもたらす高いＶｔを有するデバイスのグループを形成することが可能であり、全てのグループはプロセスフローにより同一基板に形成される。異なるグループは、本明細書で説明したプロセスに係る異なる水素トリートメントに露出されてもよく、又は本明細書で説明したプロセスに係る異なるスタックは、各グループのために形成されてもよい。例えば、各種グループのための電極層は、同時に堆積されてもよく、一又はそれ以上のグループは、保護層で保護される一方で、一又はそれ以上の他のグループは、本明細書で説明したように、水素含有ガスでのトリートメントに露出されてもよい。したがって、露出したグループは、保護され、保護層は、一又はそれ以上の他のグループから除去され、これらの他のグループは、水素含有ガスでトリートメントされることができる。このプロセスは、全てのグループが、所望の水素含有ガスに露出されるまで繰り返されてもよい。各グループに対する露出パラメータは、変化するため、異なる閾値電圧を異なるグループのための実現することが可能となる。
【００４８】
いくつかの他の実施では、異なるグループのための電極スタックは、別々に形成される。各スタックの形成時に水素含有ガスへの露出に対する異なる条件を提供することにより、異なる閾値電圧は提供される。
【００４９】
当業者にとっては明白となるように、様々な省略、追加および修正を、本発明の範囲から逸脱することなく、上記の方法に対して行うことができる。すべてのかかる修正、および変更が、添付の特許請求の範囲によって定義されるように、本発明の範囲内に含まれることを意図する。
【技術分野】
【０００１】
本開示は、半導体処理の分野に関し、より詳細には、トランジスタのゲートスタックにおける金属ゲート電極のような導体構造の堆積に関する。
【背景技術】
【０００２】
演算能力の増加及び集積回路サイズの低減の継続的な要求により、集積回路を形成する電子デバイスのサイズを低減する継続的な要求が存在する。例えば、トランジスタのサイズは、例えば集積回路のトランジスタ密度を増加させ、演算能力を増加させるために、低減されることが継続されている。トランジスタのサイズが小さくなるため、トランジスタのゲート電極からトランジスタのチャネル領域を別にしたゲート誘電体層のような、これらの構成要素も同様である。ゲート誘電体層における望まれない電流リークを防ぐために、より薄い誘電体層は、通常、高い誘電率（ｈｉｇｈ−ｋ）材料を使用することを要求する。しかし、ｈｉｇｈ−ｋ材料がいくつかの従来のシリコンベースのゲート電極材料に用いられた場合、ｈｉｇｈ−ｋ材料を有するトランジスタは、低いパフォーマンス特性となってしまう。したがって、トランジスタのような電子デバイスのｈｉｇｈ−ｋゲート誘電体材料での使用に適切である、導体ゲート電極のような導電材料に対する継続的な需要が存在する。
【発明の概要】
【０００３】
いくつかの実施形態によれば、半導体処理の方法（ｐｒｏｃｅｓｓ）が提供される。本方法は、基板にゲート電極を形成する工程を含む。ゲート電極を形成する工程は、ゲート誘電体を有する基板を反応チャンバ内に提供する工程を含む。遷移金属化合物を含む第１の層は、堆積中に、基板をプラズマ又はプラズマ発生（ｐｌａｓｍａ−ｇｅｎｅｒａｔｅｄ）ラジカルに露出せずに、ゲート誘電体に堆積される。第１の層は、その後、水素含有ガスに露出される。次いで、遷移金属化合物を含む第２の層は、堆積される。
【０００４】
他のいくつかの実施形態によれば、半導体処理の方法が提供される。この方法は、金属電極を堆積する工程を含む。金属電極を堆積する工程は、ゲート誘電体に金属材料を堆積する工程を含む。金属材料を堆積するための前駆体は、プラズマ活性化されていない。金属材料は、励起された水素含有種に露出される。次いで、金属材料を励起された水素含有種に露出した後に、さらなる金属は、金属材料に堆積される。
【図面の簡単な説明】
【０００５】
本発明の制限されず、包括的でない実施形態は、以下の図面を参照して説明され、全体にわたって同じ参照番号は、同じ部材に示される。
【図１ａ】図１ａは、金属ゲート電極を形成する各種処理フローの例を示す図である。
【図１ｂ】図１ｂは、金属ゲート電極を形成する各種処理フローの例を示す図である。
【図１ｃ】図１ｃは、金属ゲート電極を形成する各種処理フローの例を示す図である。
【図２】図２は、導電材料を堆積する各種処理シーケンスの例を示す図である。
【図３】図３は、図２に示すシーケンスの結果の図解の例を示す図である。
【図４】図４は、導電材料を堆積するさらなる処理シーケンスの例を示す図である。
【図５】図５は、図４に示すシーケンスの結果の図解の例を示す図である。
【図６】図６は、図２及び４の処理シーケンスのいくつかの状態を示す図である。
【図７】図７は、励起された水素含有種を発生するピーク間（ｐｅａｋ−ｔｏ−ｐｅａｋ）電圧が変化するときの仕事関数の変化についての図解の例を示す図である。
【図８】図８は、励起された水素含有種を発生するピーク間電圧が変化すると共に、励起された水素含有種の各パルスを発生するために印加される電力の持続期間が変化するときの有効仕事関数の変化についての図解の例を示す図である。
【図９】図９Ａ−９Ｄは、ゲート電極スタックの断面斜視図の例を示す図である。
【図１０】図１０は、ゲート電極スタックの断面斜視図の例を示す図である。
【図１１】図１１は、ゲート電極スタックの断面斜視図の例を示す図である。
【図１２】図１２は、ゲート電極スタックの断面斜視図の例を示す図である。
【発明を実施するための形態】
【０００６】
いくつかの実施形態によれば、導電材料の第１の層を堆積し、第１の層を（ガス状の水素含有種を含む）水素含有ガスに露出し、第１の層に導電材料の第２の層を堆積することにより、導体構造が形成される。いくつかの実施形態では、導体構造は、誘電体層に形成される。例えば、導体構造は、トランジスタの一部として、ｈｉｇｈ−ｋゲート誘電体のようなゲート誘電体に形成されたゲート電極であってもよい。第１の層は、基板がプラズマ又はプラズマ発生ラジカル（すなわち、プラズマにより発生されたラジカル）に露出されないノン−プラズマ又はノン−ラジカル処理を用いて堆積されてもよい。第１の層は、その後、水素含有種に露出される。いくつかの実施形態では、水素含有種は、水素含有プラズマの一部である励起された水素含有種であってもよい。いくつかの実施形態では、水素含有種は、遠隔プラズマ発生器で発生され、その後、第１の層を含む反応チャンバへ流される水素含有ラジカルを含む。
【０００７】
有利には、導電材料がトランジスタの金属ゲートを形成するために用いられた場合、ゲートスタックのゲート電極の仕事関数は、約４．８５ｅＶ以上、又は約５ｅＶ以上であってもよい。いくつかの実施形態では、第１の層の厚さは、約５ｎｍ未満、約４ｎｍ未満、約３ｎｍ未満、又は約１−３ｎｍ未満である。第１の層は、第１の層を形成する材料の単分子層よりも薄いことが好ましい。
【０００８】
いくつかの実施形態では、ノン−プラズマ処理により第１の層を形成することに加えて、第２の層もまた、基板がプラズマ又はプラズマ発生ラジカルに露出されないノン−プラズマ処理により形成されてもよい。いくつかの実施形態では、第２の層は、プラズマ又はラジカルへの露出により形成されてもよい。
【０００９】
導体構造を形成する導体材料は、遷移金属化合物のような金属材料であってもよい。遷移金属は、制限されないが、チタン、タンタル、ニオブ、モリブデン、ハフニウム、ジルコニウム及びタングステンのような高融点金属であってもよい。いくつかの実施形態では、導体材料は、金属を窒化することにより形成された窒化物であってもよい。いくつかの実施形態では、導電材料が炭化金属又は窒炭化金属になりうるように、炭素のような他の元素は、導電材料に組み込まれてもよい。このような材料の制限されない例は、窒化タンタル、炭化タンタル、窒炭化タンタル、窒化チタニウム、炭化チタニウム、窒炭化チタニウムを含む。材料の制限されない他の例は、窒化ニオブ、炭化ニオブ、窒炭化ニオブ、窒化モリブデン、炭化モリブデン、窒炭化モリブデン、窒化ハフニウム、窒化ジルコニウム、タングステン、窒化タングステンを含む。
【００１０】
第１の層は、また、第２の層の堆積前に、酸素のような各種の他の化学種に露出されてもよい。いくつかの実施形態では、導電材料の一又はそれ以上の層は、第１の層と第２の層との間に堆積されてもよい。
【００１１】
いくつかの実施形態では、金属ゲート又は金属電極は、実質的に同一な化合物である第１及び第２の層で形成されてもよく、第１及び第２の層は、金属材料の均質な層でありうる金属材料の単層を形成する。いくつかの実施形態では、第１及び第２の層は、異なる遷移金属化合物を含む異なる金属材料で形成されてもよい。異なる遷移金属化合物は、異なる遷移金属を含んでもよく、及び／又は層と層との間で異なる他の元素を含んでもよい。いくつかの実施形態では、第１及び第２の層の一方又は双方は、異なる材料のサブレイヤーで形成されるラミネート層であってもよい。例えば、ラミネート層は、異なる遷移金属化合物のサブレイヤーで形成されてもよい。いくつかの実施形態では、第１及び第２の層は、同一の又は異なるラミネート層で形成されてもよい。
【００１２】
ｈｉｇｈ−Ｋ（ＨｉＫ）金属ゲート（ＭＧ）相補型金属酸化半導体（ＣＭＯＳ）技術は、高容量な集積回路の製造において、従来の酸窒化ポリシリコン（ｐｏｌｙ−ＳｉＯＮ）トランジスタデバイスに対する代替技術を提供することがわかる。Ｈｉｇｈ−ｋ誘電体は、トランジスタのゲート誘電体を形成するために用いられてもよく、本明細書で記述した遷移金属化合物のような金属材料は、トランジスタのゲート電極を形成するために用いられてもよい。これらのｈｉｇｈ−ｋ誘電体及びゲート電極は、いわゆる“ゲート−ファースト”フロー及び“ゲート−ラスト”フローの２つを含む各種のＨｉＫ−ＭＧ集積フローを用いてトランジスタデバイスに組み込まれてもよい。後者のアプローチは、Ｒｅｐｌａｃｅａｂｌｅ Ｍｅｔａｌ Ｇａｔｅ （ＲＭＧ）とも呼ばれ、順に“ＨｉＫ−ファースト”及び“ＨｉＫ−ラスト”という２つのサブアプローチを有する。
【００１３】
各種のＨｉＫ−ＭＧ処理フローは、図１ａ−１ｃに図示される。全てのこれらのＨｉＫ−ＭＧ処理フローは、ＨｉＫ誘電体層の上部に堆積される共通の金属電極を有する。以下に詳細を記載するように、フロー間で異なる点の一つは、Ｈｉｇｈ Ｔｈｅｒｍａｌ Ｂｕｄｇｅｔステップ（基板が段階的な温度に露出される処理ステップ）の行われるタイミングである。高温アニール、典型的には、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ（ＲＴＡ）は、ソース及びドレイン領域を形成するために行われる。“ゲート−ファースト”処理フローでは、先に金属電極が堆積され、その後、高温アニール工程に露出されるが、“ゲート−ラスト”フローでは、金属電極は、高温アニール工程の後に、堆積される。二つの処理フロー間の他の異なる点は、“ゲート−ラスト”フローでは、高い金属ゲートコンフォーマリティに対する要求が相対的に高く、そのため、このフローでは、金属電極層は、高いアスペクト比を有する相対的に狭いトレンチに堆積される（図１ｂ）。
【００１４】
図１ａ−１ｃは、ここで、より詳細に説明される。各処理フローの各図示された構造は、処理フローの各種の時間におけるトランジスタの断面図を示し、左から右へ時間が進む。最も左の構造は、最先に形成された図示された構造であり、最も右の構造は、最後に形成された図示された構造である。
【００１５】
図１ａは、“ゲートファースト”処理フローを図示している。一番目に図示された位置では、基板１０が提供され、二酸化シリコンインターフェース層から形成された覆っているゲートスタック２０と、ｈｉｇｈ−ｋ誘電体層３０と、仕事関数をチューニングする誘電体キャップ４０と、金属電極層５０と、ポリシリコン層６０と、を有する。二番目に図示された位置では、側壁スペーサ７０及びソース／ドレイン領域８０は、次いで形成される。ソース／ドレイン領域の活性化及び形成のためのＲａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌは、符号９０により示される。
【００１６】
図１ｂは、ｈｉｇｈ−ｋ誘電体が初めに形成される“ゲート−ラスト”処理フローを図示する。図１ｂの図示された一番目の位置では、基板１０は、二酸化シリコンインターフェース層から形成された覆っているゲートスタック２０と、ｈｉｇｈ−ｋ誘電体層３０と、エッチストップ層５２と、ポリシリコン層６２と、が形成される。図１ｂの図示された二番目の位置では、側壁スペーサ７０及びソース／ドレイン領域８０は、次いで形成される。ソース／ドレイン領域は、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌにより形成され、符号９０により示される。図１ｂの図示された三番目の位置では、ポリシリコン層６２が除去され、その跡にトレンチ６４が残る図１ｂの図示された四番目の位置では、金属電極５４は、トレンチに堆積され、金属充填５６は、残りのトレンチの容積を充填するために堆積される。
【００１７】
図１ｃは、ｈｉｇｈ−ｋ誘電体が最後に形成される“ゲート−ラスト”処理フローを図示する。図１ｃの図示された一番目の位置では、基板１０は、二酸化シリコンインターフェース層から形成された覆っているゲートスタック２０と、ポリシリコン層６６とが形成される。図１ｃの図示された二番目の位置では、側壁スペーサ７０及びソース／ドレイン領域８０が形成される。ソース／ドレイン領域は、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌにより形成され、符号９０により示される。図１ｃの図示された三番目の位置では、ポリシリコン層６６が除去され、トレンチ６８が残る。図１ｃの図示された四番目の位置では、ｈｉｇｈ−ｋ誘電体層３０は、トレンチに堆積され、金属電極層５４は、ｈｉｇｈ−ｋ誘電体層３０上にわたって堆積され、金属充填５６は、残りのトレンチを充填するように堆積される。
【００１８】
図１ａ−１ｃを参照すると、二酸化シリコンインターフェース層２０は、酸素種を有する既存の堆積及び／又は反応を含む各種の処理により形成されてもよい。例えば、二酸化シリコンインターフェース層２０は、使用される処理フロー及び二酸化シリコンインターフェース層の所望の特性に応じた、化学的な酸化、ＣＶＤ酸化、熱酸化であってもよい。
【００１９】
ＣＭＯＳ動作のためのターゲット閾値電圧（Ｖｔ）を達成するために、適切な有効仕事関数（Ｅｆｆｅｃｔｉｖｅ Ｗｏｒｋ Ｆｕｎｃｔｉｏｎｓ （ＥＷＦ））が要求される。例えば、平面ハイパフォーマンス（Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ（ＨＰ））ＣＭＯＳロジックデバイスに対しては、ＮＭＯＳ及びＰＭＯＳ ＥＷＦターゲットは、それぞれ４．２ｅＶ及び５．１ｅＶであってもよい。このような仕事関数値は、しばしば、Ｓｉの伝導帯及び価電子帯のエッジそれぞれに近い“バンド−エッジ（ｂａｎｄ−ｅｄｇｅ）”と呼ばれる。“ゲート−ラスト”フローを用いて形成されるトランジスタデバイスのコンフォーマリティ要求に合致する特定の金属材料である、単一のＰＭＯＳバンド−エッジ金属材料の例は知られていない。
【００２０】
例としては、窒化チタン（ＴｉＮ）は、ＨｉＫ−ＭＧデバイス用の金属材料に通常用いられる。ＴｉＣｌ４−ＮＨ３に基づくＡＬＤ ＴｉＮ（Ｔｉ前駆体としてＴｉＣｌ４を用い、Ｎ前駆体としてＮＨ３を用い、ＡＬＤ処理を用いて堆積されたＴｉＮ）は、単一のウェーハ又はバッチ型リアクタにおけるＲＭＧデバイスの狭トレンチにコンフォーマリィに堆積されてもよい。しかし、堆積方法及び／又は処理状態に関わらず、ＴｉＮの典型的なＥＷＦ値４．７−４．７５ｅＶは、ｌｏｗ−Ｖｔ（ＨＰ）デバイス用に所望される５．１ｅＶを下回ることがわかっている。Ｈｉｎｋｌｅ ｅｔ ａｌ．， ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ， ３５（２） ２８５−２９５ （２０１１）は、Ｎ２中に、残留する又は１０％Ｏ２にを有する酸素含有環境でアニールを行い、Ｗの上部金属層（クラッド層）を堆積することにより、ＴｉＮ膜のＥＷＦが約５ｅＶの値で増加しうることを実証している。１０％濃度のＯ２を有する大気を用いることによるアグレッシブなアニール及び／又は４５０℃又は５００℃のアニール温度を用いることは、ＥＷＦを増加させることが報告されている。しかし、ＴｉＮが酸化に影響を受けやすいため、４５０℃でのＮ２に１０％のＯ２でのアグレッシブなアニールは、ＴｉＮ層全体を酸化してしまい、これは、望まれていない。
【００２１】
有利には、本明細書に記載されるいくつかの実施形態は、４５０℃以上の温度での明白な酸化状態に金属層全体を露出することなく、金属電極又は金属電極の金属下部層を用いて、ゲートスタックのＥＷＦのチューニングを可能にする。いくつかの実施形態では、このようなチューニングは、約４５０℃以下、約４２０℃以下、又は約４００℃以下の温度で行われうる。
【００２２】
いくつかの実施形態では、金属材料（例えば、遷移金属化合物）の第１の層は、堆積中に、プラズマ又はラジカルのような励起種に基板を露出することなく基板に堆積される。第１の層は、いくつかの実施形態では、約５ｎｍ未満、約４ｎｍ未満、約３ｎｍ未満、約１−３ｎｍ未満の厚さである。いくつかの実施形態では、厚さ約２ｎｍである。その後、この第１の層は、処理される。Ｈｅ又はＡｒのような不活性ガスと混合するか否かにかかわらず、この処理は、薄い金属層を、水素含有ガス、より好ましくは、水素含有ラジカル又は水素含有プラズマのような励起された水素含有種に露出することを含む。励起種の露出は、所望の温度及び所望時間でのプラズマ電力で行われてもよい。いくつかの実施形態では、プラズマ電力は、４秒以下のパルスで印加される。励起種は、基板として同一反応チャンバ内に形成されるプラズマの一つであってもよく、遠隔で発生され反応チャンバへ流入されてもよい。水素含有ガスは、いくつかの実施形態では、例えば、水素又はアンモニアであってもよい。続いて、金属材料（例えば、第２の遷移金属化合物）の第２の層は、金属材料の第１の層に堆積される。これらの３つのステップは、同一又は異なる温度で、同一又は異なるリアクタで行われてもよい。
【００２３】
励起種の露出の前及び／又は後に、酸素含有ガスへの基板の露出が行われてもよく、トリートメントが酸素含有ガスへの露出なしで行われてもよい。若しくは、酸素含有ガスへの露出は、所望の状態及び所望の期間下での反応チャンバ内において、制御された手法で行われてもよい。酸素含有ガスは、いくつかの実施形態では、酸素ガス及び窒素ガスの混合物であってもよい。いくつかの実施形態では、酸素含有ガスは、ある量の水蒸気を含んでもよい。酸素含有ガスへの露出は、金属材料を堆積するために用いる堆積チャンバにおいて、イン−サイチュで行われてもよい。これに代えて、基板は、反応チャンバからの基板の搬出及びクリーンルームエアへの露出（いわゆる“エアブレイク”工程により、酸素含有ガスへ露出されてもよい。
【００２４】
金属材料の第１の層は、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、パルス化ＣＶＤ又は原子層堆積（ＡＬＤ）により堆積されてもよい。金属材料の第２の層は、プラズマエンハンスドＣＶＤやプラズマエンハンスドＡＬＤを含む、ＰＶＤ、ＣＶＤ、パルス化ＣＶＤ、又はＡＬＤにより堆積されてもよい。いくつかの実施形態では、金属層は、ＡＬＤにより堆積され、高いステップカバレージを達成する。前駆体は、交互に連続的に、一時的に分離されたパルスで反応チャンバへ流入されうる。いくつかの実施形態では、化合物の約単分子層又はそれ未満のものは、各前駆体の１つのパルスシーケンスで、堆積サイクル単位で形成される。例えば、ＴｉＮは、一時的に分離されたパルスでの前駆体としてのＴｉＣｌ４及びＮＨ３を用いて形成されうる。本明細書で述べたように、いくつかの実施形態では、金属材料は、窒化タンタル、炭化タンタル、窒炭化タンタル、炭化チタン、窒炭化チタン、窒化ニオブ、炭化ニオブ、窒炭化ニオブ、窒化モリブデン、炭化モリブデン、窒炭化モリブデン、窒化ハフニウム、窒化ジルコニウム、タングステン、及び窒化タングステンを含みうる。いくつかの実施形態では、第１及び第２の層は、単一材料で形成されてもよい。いくつかの実施形態では、第１及び第２の層の一方又は双方は、複数のサブレイヤーで形成されたラミネート層であってもよい。
【００２５】
例としては、各種金属の堆積が調査され、これらの層を形成する堆積シーケンスは、図２及び４に詳述される。図２及び４に示された処理の後、全てのサンプルは、形成ガス（Ｎ２中に４％のＨ２）で４２０℃、３０分のアニールを受けた。還元環境での堆積及び処理は、ＡＳＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ’ｓ ＥｍｅｒＡＬＤ（登録商標）のＡＬＤ用シングルウェーハリアクタシステムで行われ、これは、また、プラズマが反応チャンバ内で発生されうるプラズマオプションを提供する。ＥｍｅｒＡＬＤ（登録商標） シングル ウェーハ リアクタシステムは、ＡＳＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎ．Ｖ．， Ａｌｍｅｒｅ， Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ から入手可能である。図２、４及び６は、ＴｉＮ堆積のための各種詳細を提供する。他のいくつかの実施形態では、窒化タンタル、炭化タンタル、窒炭化タンタル、炭化チタン、窒炭化チタン、窒化ニオブ、炭化ニオブ、窒炭化ニオブ、窒化モリブデン、炭化モリブデン、窒炭化モリブデン、窒化ハフニウム、窒化ジルコニウム、タングステン、及び窒化タングステンのような金属材料は、同様の結果を達成するために同様の工程ステップ及び条件を用いてＴｉＮと結合して、又はそれに代えて形成される。
【００２６】
本明細書に開示された実施形態に係る堆積は、ＥＷＦで野増加を提供することがわかる。有効仕事関数（ＥＷＦ）値及び等価酸化厚さ（ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ、ＥＯＴ）は、Ｃ−Ｖ測定及びＭＩＳ構造から抽出される。金属電極は、シリコン基板上の２ｎｍのＨｆＯ２層の上部及び１ｎｍの界面ＳｉＯ２に堆積される。図２を参照すると、全てのＴｉＮ堆積は、３９０℃で行われ、エアブレイクは、第１のＴｉＮ層堆積と膜処理工程との間、及び膜処理工程と第２のＴｉＮ層堆積工程との間の両方で適用される。単一の１０ｎｍ厚さのＡＬＤ ＴｉＮ層は、通常、約４．７−４．７５ｅＶ（１Ｆ）の仕事関数を与える。しかし、本明細書に開示された実施形態に係る堆積は、より大きなＥＷＦをもたらす。例えば、２ｎｍのＡＬＤ ＴｉＮ層、それに続くエアブレイク、Ｈ２／Ａｒプラズマトリートメント（２秒ごとに３２パルス）、第２のエアブレイク及び１０ｎｍのＡＬＤ ＴｉＮ層は、４．９６ｅＶ（１Ｆ）の格段に大きなＥＷＦを示す。
【００２７】
ＥＷＦの増加は、励起された水素種への露出にあると考えられうる。図３を参照すると、下部及び上部ＡＬＤ ＴｉＮ層間での３２サイクルのプラズマ−エンハンスドＡＬＤ（ＰＥＡＬＤ）による薄いＴａＣＮ層の成長によっても、４．９８ｅＶ（１Ｃ）又は５．０４ｅＶ（１Ｂ）のより大きなＥＷＦ値が達成されることがわかる。サーマルＡＬＤ ＴａＣＮによるＰＥＡＬＤ ＴａＣＮ層の置換は、低い仕事関数をもたらし、単一の１０ｎｍのＡＬＤ ＴｉＮ層（１Ｄ及び１Ｅ）の仕事関数と近い。これらの結果は、ＰＥＡＬＤ ＴａＣＮで得られたより大きなＥＷＦが、下部（第１の）ＴｉＮ層に対するＰＥＡＬＤ ＴａＣＮ 堆積時のＡｒ／Ｈ２含有プラズマ活性への露出にあると考えられうる。また、２から３又は４へのプラズマパルスの増加した期間が、増加した等価酸化厚さ（ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ、ＥＯＴ）での増加ＥＷＦを導くことがわかる。最後に、２ｎｍの第１のＴｉＮ層と薄い第２のＴｉＮ層との間のみのエアブレイクの適用は、プラズマトリートメント工程（１Ｇ）を適用することがなく、ＥＷＦの増加を招かないことが観察される。
【００２８】
また、上述したＴｉＮ層用のプロセスと同様のプロセスを用いて、ＴｉＮ／ＴａＣＮの二つの層及びＴａＣ層の仕事関数は、増加しうることがわかる。ＴｉＮ／ＴａＣＮの二つの層及びＴａＣ層は、プラズマにより発生されたラジカル無しの熱活性プロセス、及び水素含有ガスでの層のトリートメントにより堆積され、このトリートメントは、水素ラジカル又は水素含有プラズマへの層の露出を含む。仕事関数は、また、熱活性水素含有ガスへの層の露出により増加されうる。
【００２９】
他の実験では、その結果が図４に示され、以下のパラメータの影響が、また、調査された。
・エアブレイクの回数及びそれらの位置（場所）の効果：
Ａｒ／Ｈ２プラズマトリートメントの前後；
プラズマトリートメントの前；
プラズマトリートメントの後；
エアブレイクなし；
・ＴｉＮ堆積温度（３２５度 対 ３９０℃）の効果、及び
・Ａｒ／Ｈ２プラズマトリートメント（３２５度 対 ３９０℃）時のウェーハ温度の効果。
Ａｒ／Ｈ２プラズマは、２秒ごとの３２パルスでのパルスワイズ（ｐｕｌｓｅ−ｗｉｓｅ）で適用される。
【００３０】
図５で観察されるように、ＴｉＮ膜の３２５℃の堆積温度は、体系的に、より大きなＥＯＴ値をもたらす。有益なＥＷＦ／ＥＯＴトレードオフは、以下のシーケンス（図４の２Ｃ）で達成されうる。
第１及び第２の層の双方は、３９０℃で成長した；
Ａｒ／Ｈ２プラズマトリートメントは、３９０℃で行われた；及び
二つのエアブレイク（Ａｒ／Ｈ２プラズマトリートメントの前後）。
【００３１】
同様の条件で処理されたサンプルの図２と図４との結果（図２の１Ｆ 対 図４の２Ｂ）には差異が存在することがわかる。これらの変位は、図２と図４の実験の時間間隔によるものである。また、図４の実験のエアブレイク（１−２日）は、図２の実験のエアブレイク（１−２週間）よりも短い。それにも関わらず、各セットの実験では、Ａｒ／Ｈ２プラズマへの露出を有する全てのシーケンスは、このような露出を有さないセット（図２の１Ａ、図４の２Ａ及び２Ｅ）よりＥＷＦの増加を提供する。
【００３２】
図２及び４で説明された実験で用いられた各種の追加プロセス条件は、図６に総括される。ＴＢＴＤＥＴは、第三級ブチルイミド トリス（ジメチルアミノ）タンタル、Ｔａ［Ｎ（Ｃ２Ｈ５）２］３［＝ＮＣ（ＣＨ３）３］であることがわかる。異なる温度及びわずかな（又は全く無い）エアブレイクにおいて、所望の大きなＥＷＦは、各種トリートメントパラメータを調整することにより達成されてもよいと考えられる。プロセスパラメータのいくつかの例は、１）下部ＴｉＮ層厚さの変更、２）熱のみのトリートメント（プラズマ無し）を含む、プラズマ電力及び時間の変更、３）リアクタ内のＯ２，Ｎ２及びＨ２量の変更を含むように変更されうるが、これに限定されない。上述した実験では、ＥＷＦ／ＥＯＴ近似曲線が観察され、高いＥＷＦが高いＥＯＴ値で観察される。一方、いくつかの用途では、低いＥＯＴ値での高いＥＷＦを達成することが望まれる。上記のパラメータのバリエーションは、高いＥＷＦ及び低いＥＯＴ間での有利なトレードオフを可能にしうる。
【００３３】
理論による制限無しでは、エアブレイクと水素含有ガスへの露出との組み合わせは、ＥＷＦにも影響しうると考えられる。例えば、エアブレイクの後に、Ａｒ／Ｈ２プラズマトリートメント、別のエアブレイクが続き、グレインサイズ／モフォロジー及び／又は金属含有スタックのＯ及びＮ量が変化し、その結果、スタックのＥＷＦ（例えば、ＴｉＮスタック）は増加しうる。さらに、エアブレイクにより、第１の金属層を水素含有ガス又は水素含有プラズマに露出する工程時に、酸素又は水素含有不純物（例えば、Ｏ２又はＨ２Ｏ）が存在するようになる。これらの不純物は、所望のスタック特性を達成する役割を果たしてもよい。
【００３４】
例えば、理論による制限を求めること無しでは、ＥＷＦのいくつかの増加は、第１の金属層とそれに続く金属層との間の界面でのＨ−Ｏダイポールの形成の結果であってもよいと考えられる。低い濃度の酸素が提供されてもよく、低い濃度の酸素は、リアクタ及び／又は第１の金属層の残りの酸素の存在から生じうる、又は、水素ラジカル又はプラズマトリートメントの前、最中、又は後の金属層の酸素への意図的な露出から生じうる。酸素は、水素トリートメントの前及び／又は後のエアブレイクから生じうる。好ましくは、酸素濃度は、十分に低いレベルで維持されて、金属層の参加が制限され、これは、所望されないＥＯＴの増加をもたらしうる。
【００３５】
図７では、プラズマトリートメント時のＶｐｐ（ピーク間電圧、ｐｅａｋ−ｔｏ−ｐｅａｋ Ｖｏｌｔａｇｅ）は、より決定的な要因であり、ＥＷＦとの相関よりもプラズマ電力のほうが好ましい、つまり、より高いＥＷＦがより高いＶｐｐのために得られる、ことが示される。さらなる結果は、３９０℃で堆積されたＴｉＮについて図８に示される。２ｎｍ厚さの第１のＴｉＮ膜は堆積され、その後、３２パルスのプラズマ露出は、図８に示すようなＶｐｐ及びパルス期間で適用され、その後、１０ｎｍ厚さの第２のＴｉＮ膜は堆積される。エアブレイクは、水素プラズマトリートメントの前後に適用される。水素プラズマトリートメントは、０．５Ｔｏｒｒでの水素／Ａｒ混合物が適用される。図８からは、高いＶｐｐ及び／又は長いパルス期間は高いＥＷＦをもたらすことが観察されうる。いくつかの実施形態では、Ｖｐｐは、約１１０Ｖ以上、約１３０Ｖ以上、約１６０Ｖ以上、又は約２００Ｖ以上でありうる。いくつかの実施形態では、励起された水素種を露出する期間は、約２秒以上、約４秒以上、又は約２−４秒でありうる。リファレンスとして、プラズマに露出せずに形成されたＴｉＮは、上述したように、約４．７又は４．７３の低いＥＷＦを有する。
【００３６】
図１ｂ−１ｃを再度参照すると、いくつかの実施形態では、第１及び第２の層の堆積により形成された金属材料は、電極５４として用いられてもよいことがわかる。よって、いくつかの実施形態では、第１及び第２の層の堆積は、誘電体材料で形成されたスペーサにより規定される狭トレンチで行われてもよく、金属は、続いて、ゲート電極５４により規定される開口に堆積されてもよい。
【００３７】
ＣＭＯＳプロセスでの金属電極スタックの堆積のいくつかの例は、以下の図９ａ−１２を参照して提供される。同一のハッチング及び網掛けは、同一の層を示す。プロセスフローは、高い仕事関数を有するＰＭＯＳ金属電極及び低い仕事関数を有するＮＭＯＳ金属電極の堆積を含む。以下で説明する金属は、例示であり、他の金属も用いることができる。例えば、各種の他の金属は、本明細書で説明したように、ＴｉＮの代わりに用いられてもよい。
【００３８】
（実施例１）
実施例１は、図９ａ−９ｃを参照して説明する。ゲート誘電体は、ＨｆＯ２を含んでもよい。ＰＭＯＳ金属電極は、下部から上部へ向かって、２ｎｍＴｉＮ層、１ｎｍＴａＣＮ層、４ｎｍＴｉＮ層、５ｎｍＴｉＡｌ層、及び充填金属の層の堆積により形成される。ＮＭＯＳ金属電極は、下部から上部へ向かって、２ｎｍＴｉＮ層、１ｎｍＴａＣＮ層、５ｎｍＴｉＡｌ層、及び充填金属の層の堆積により形成される。ＴｉＡｌは、ＮＭＯＳについての低い仕事関数を提供する。ＰＭＯＳスタックでは、しかし、ＴｉＡｌ層は、ＨｆＯ２／金属電極界面から離れており、ＨｆＯ２／金属電極界面での仕事関数の影響は制限されている。ＰＭＯＳスタックでのＡｒ／Ｈ＊でのトリートメント（Ｈ＊はプラズマでの水素ラジカルのような励起された水素含有種を示す）は、プラズマエンハンスド堆積プロセスがＴａＣＮ層（図９ｃ）又はＴａＣＮ層堆積の後に（図９ｄ）の形成に用いられた場合のＴａＣＮ層堆積時に、ＴａＣＮ層堆積の前に適用されてもよい。
【００３９】
図９ａのスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層の堆積；
２．水素含有ガスでの第１のＴｉＮ層のトリートメント；
３．サーマルプロセスによるＴａＣＮ層の堆積及び第２のＴｉＮ層の堆積；
４．ＮＭＯＳデバイスから第２のＴｉＮ層をＴａＣＮ層のエッチストップと共に除去するためのリソグラフィ及びエッチング；及び
５．ＴｉＡｌ層の堆積及び金属を充填。
【００４０】
図９ｂのスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層の堆積；
２．ＮＭＯＳデバイスの保護層（例えば、フォトレジスト又はＳｉＯ２層）を形成するためのリソグラフィ及びエッチング；
３．水素含有ガスでのＴｉＮ層のトリートメント；
４．保護層の除去；
５．サーマルプロセスによるＴａＣＮ層の堆積及び第２のＴｉＮ層の堆積；
６．ＮＭＯＳデバイスから第２のＴｉＮ層をＴａＣＮ層のエッチストップと共に除去するためのリソグラフィ及びエッチング；及び
７．ＴｉＡｌ層の堆積及び金属を充填。
【００４１】
図９ｃのスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層の堆積；
２．水素含有プラズマエンハンスドプロセスによるＴａＣＮ層の堆積；
３．第２のＴｉＮ層の堆積；
４．ＮＭＯＳデバイスから第２のＴｉＮ層をＴａＣＮ層のエッチストップと共に除去するためのリソグラフィ及びエッチング；及び
５．ＴｉＡｌ層の堆積及び金属を充填。
【００４２】
図９ｄのスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層及びＴａＣＮ層の堆積；
２．ＮＭＯＳデバイスの保護層（例えば、フォトレジスト又はＳｉＯ２層）を形成するためのリソグラフィ及びエッチング；
３．水素含有ガスでのトリートメント；
４．保護層の除去；
５．第２のＴｉＮ層の堆積；
６．ＮＭＯＳデバイスから第２のＴｉＮ層をＴａＣＮ層のエッチストップと共に除去するためのリソグラフィ及びエッチング；
７．（残りのＴａＣＮ層の厚さを削減するための追加エッチング）；
８．ＴｉＡｌ層（ｎＥＷＦ）の堆積及び金属層の前に薄いバリア金属層（例えば、ＴｉＮ層）を堆積し、追加で金属を充填する。
【００４３】
（実施例２）
実施例２は、図１０を参照して説明する。ゲート誘電体層は、ＨｆＯ２を含んでもよい。ＰＭＯＳ金属電極は、２ｎｍＴｉＮ層の堆積、水素含有ガスによるＴｉＮ層のトリートメント、４ｎｍＴｉＮ層の堆積、及び充填金属の堆積により形成される。ＮＭＯＳ金属電極は、２ｎｍの第１のＴｉＮ層、５ｎｍのＴｉＡｌ層、４ｎｍのＴｉＮ層、及び充填金属層を含む。
図１０のスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層及びＴｉＡｌ層の堆積；
２．ＮＭＯＳデバイスの保護層（例えば、フォトレジスト又はＳｉＯ２層）を形成するためのリソグラフィ及びエッチング；
３．ＰＭＯＳデバイスからＴｉＡｌ層をＴｉＮ層のエッチストップと共に除去；
４．水素含有ガスでのトリートメント；
５．保護層の除去；及び
６．第２のＴｉＮ層の堆積及び金属を充填。
【００４４】
（実施例３）
実施例３は、図１１を参照して説明する。ＰＭＯＳ電極は、２ｎｍのＴｉＮ層の堆積、水素含有ガスによるＴｉＮ層のトリートメント、５ｎｍＴａＣ層の堆積、及び充填金属の堆積により形成される。ＮＭＯＳスタックは、５ｎｍのＴａＣ層及び充填金属の層を含んでもよい。ＴａＣ層は、また、ＮＭＯＳデバイスにとって好ましい、低い仕事関数を提供し、ＴｉＡｌに相当する。しかし、ＴａＣはＡＬＤにより堆積されうるのに対して、ＴｉＡｌは通常ＰＶＤプロセスにより堆積される点で有利である。
図１１のスタックは、以下のプロセスフローを用いて製造されうる。
１．第１のＴｉＮ層の堆積；
２．水素含有ガスでのトリートメント；
３．ＮＭＯＳデバイスからＴｉＮをＨｆＯ２のエッチストップと共に除去するためのリソグラフィ及びエッチング（追加でＳｉＯ２ハードマスク）；
４．（ＳｉＯ２ハードマスクを適用可能な場合には、追加でハードマスクの除去）；
５．ＮＭＯＳデバイスのＥＷＦを設定するためにＴａＣ層を堆積；及び
６．充填金属を堆積。
【００４５】
（実施例４）
実施例４は、図１２を参照して説明する。ＰＭＯＳ金属電極は、５ｎｍのＴａＣ層の堆積、水素含有ガスでのトリートメント、及び充填金属の堆積により形成される。ＮＭＯＳ金属電極は、５ｎｍのＴａＣ層及び充填金属を含み、ＮＭＯＳ金属電極での唯一の差異は、水素含有ガスでのトリートメントを行わないことである。水素含有ガスでのトリートメントのみで、ＴａＣ層の仕事関数は、十分に変化し、ＰＭＯＳ及びＮＭＯＳデバイスのための適切な仕事関数を達成しうることを意図する。
図１２のスタックは、以下のプロセスフローを用いて製造されうる。
１．（ｎＥＷＦを有する）ＴａＣ層の堆積；
２．ＮＭＯＳデバイスを保護層（例えば、フォトレジスト又はＳｉＯ２層）と共にマスクするためのリソグラフィ及びエッチング；
３．ＰＭＯＳデバイスのためのＥＷＦを調整するために水素含有ガスでのトリートメント；
４．ＮＭＯＳデバイスから保護層の除去；及び
５．充填金属を堆積。
【００４６】
図１から図４の全ての実施例に対して、図９ａ−１２に示すように、例えば、２ｎｍのＴｉＮ層のような薄いバリア層は、充填金属層の堆積前に追加で堆積されてもよい。理論により制限されず、このようなバリア層は、充填金属からの不純物の不拡散（ｉｎ−ｄｉｆｆｕｓｉｏｎ）に対する仕事関数が変化しやすい（ｓｅｎｓｉｔｉｖｅ）層を保護しうることが考えられる。
【００４７】
本明細書に記載されたプロセスは、ＰＭＯＳ及びＮＭＯＳデバイスの有効仕事関数を同時に調整するために用いられてもよい。また、異なる仕事関数を有する異なるデバイスのグループが形成されてもよい。異なる仕事関数は、トランジスタデバイスのための異なる閾値電圧を提供しうることがわかる。したがって、いくつかの実施形態では、高速及び高電力消費をもたらす低いＶｔ（Ｖｔ＝閾値電圧）を有するデバイスのグループ、中程度の速度及び中程度の電力消費をもたらす中程度のＶｔを有するデバイスのグループ、及び低速及び低電力消費をもたらす高いＶｔを有するデバイスのグループを形成することが可能であり、全てのグループはプロセスフローにより同一基板に形成される。異なるグループは、本明細書で説明したプロセスに係る異なる水素トリートメントに露出されてもよく、又は本明細書で説明したプロセスに係る異なるスタックは、各グループのために形成されてもよい。例えば、各種グループのための電極層は、同時に堆積されてもよく、一又はそれ以上のグループは、保護層で保護される一方で、一又はそれ以上の他のグループは、本明細書で説明したように、水素含有ガスでのトリートメントに露出されてもよい。したがって、露出したグループは、保護され、保護層は、一又はそれ以上の他のグループから除去され、これらの他のグループは、水素含有ガスでトリートメントされることができる。このプロセスは、全てのグループが、所望の水素含有ガスに露出されるまで繰り返されてもよい。各グループに対する露出パラメータは、変化するため、異なる閾値電圧を異なるグループのための実現することが可能となる。
【００４８】
いくつかの他の実施では、異なるグループのための電極スタックは、別々に形成される。各スタックの形成時に水素含有ガスへの露出に対する異なる条件を提供することにより、異なる閾値電圧は提供される。
【００４９】
当業者にとっては明白となるように、様々な省略、追加および修正を、本発明の範囲から逸脱することなく、上記の方法に対して行うことができる。すべてのかかる修正、および変更が、添付の特許請求の範囲によって定義されるように、本発明の範囲内に含まれることを意図する。
【特許請求の範囲】
【請求項１】
半導体処理方法であって、基板にゲート電極を形成する工程を含み、
前記基板にゲート電極を形成する工程は、
ゲート誘電体を含む基板を反応チャンバ内に提供する工程と、
前記基板をプラズマ又はプラズマ発生ラジカルに露出せずに、前記ゲート誘電体に遷移金属化合物を含む第１の層を堆積する工程と、
前記第１の層を水素含有ガスに露出する工程と、
その後、遷移金属化合物を含む第２の層を堆積する工程と、を含む、半導体処理方法。
【請求項２】
前記第１の層の厚さは、約５ｎｍ以下である請求項１に記載の方法。
【請求項３】
前記ゲート電極及び前記ゲート誘電体は、ゲートスタックを構成し、前記ゲートスタックの前記ゲート電極の仕事関数は、約４．８５ｅＶ以上である請求項１に記載の方法。
【請求項４】
前記仕事関数は、約５．０ｅＶ以上である請求項３に記載の方法。
【請求項５】
前記水素含有ガスは、励起された水素含有種を含む請求項１に記載の方法。
【請求項６】
前記励起された水素含有種は、水素ラジカルを含む請求項５に記載の方法。
【請求項７】
前記励起された水素含有種は、水素含有プラズマの一つである請求項５に記載の方法。
【請求項８】
前記水素含有プラズマを形成するプラズマ電力は、約１７５Ｗ以上である請求項７に記載の方法。
【請求項９】
前記励起された水素含有種を発生するプラズマ電力は、約２秒以上のパルスである請求項７に記載の方法。
【請求項１０】
前記励起された水素含有種を発生するピーク間電圧は、約１３０Ｖ以上である請求項７に記載の方法。
【請求項１１】
前記ピーク間電圧は、約１６０Ｖ以上である請求項１０に記載の方法。
【請求項１２】
前記第１の層を水素含有ガスに露出する工程は、プラズマ‐エンハンスド原子層堆積により膜を堆積する工程を含む請求項７に記載の方法。
【請求項１３】
プラズマ‐エンハンスド原子層堆積により堆積される前記膜は、タンタル含有膜である請求項１２に記載の方法。
【請求項１４】
前記第１の層は、原子層堆積により堆積される請求項１に記載の方法。
【請求項１５】
前記第２の層は、プラズマ‐エンハンスド原子層堆積により堆積される請求項１４に記載の方法。
【請求項１６】
前記第２の層は、原子層堆積により堆積される請求項１に記載の方法。
【請求項１７】
前記第１の層を堆積する工程と前記第１の層を露出する工程との間、又は前記第１の層を露出する工程と前記第２の層を堆積する工程との間に、前記基板を酸素含有ガスに露出する工程をさらに含む請求項１に記載の方法。
【請求項１８】
前記基板を酸素含有ガスに露出する工程は、前記基板を前記反応チャンバから搬出し、前記基板をクリーンルームエアに露出する工程を含む請求項１７に記載の方法。
【請求項１９】
前記第１の層を堆積する工程と前記第１の層を露出する工程との間、及び前記第１の層を露出する工程と前記第２の層を堆積する工程との間に、前記基板を酸素含有ガスに露出する工程をさらに含む請求項１に記載の方法。
【請求項２０】
前記ゲート電極を形成する工程は、前記第１及び第２の層を誘電体材料により規定されるトレンチに堆積する工程を含む請求項１に記載の方法。
【請求項２１】
前記ゲート電極を形成する工程は、ＰＭＯＳトランジスタの前記ゲート電極を形成する工程を含む請求項２０に記載の方法。
【請求項２２】
前記ゲート電極を形成する工程は、前記トレンチの開口を規定し、前記開口を金属で充填する工程をさらに含む請求項２０に記載の方法。
【請求項２３】
前記基板は、前記第１の層を堆積する工程と前記開口を充填する工程との間で約４２０℃未満の温度で維持される請求項２２に記載の方法。
【請求項２４】
前記第１の層及び前記第２の層の一方又は双方は、複数の金属サブレイヤーを含むラミネート層である請求項１に記載の方法。
【請求項２５】
半導体処理方法であって、金属電極を堆積する工程を含み、
前記金属電極を堆積する工程は、
誘電体層に金属材料を堆積する工程であって、前記金属材料を堆積する前駆体がプラズマ活性化されていない、工程と、
励起された水素含有種に前記金属材料を露出する工程と、
その後、前記金属材料を露出する工程の後に、前記金属材料にさらなる金属材料を堆積する工程と、を含む半導体処理方法。
【請求項２６】
前記さらなる金属材料を堆積する前駆体は、プラズマ活性化されていない請求項２５に記載の方法。
【請求項２７】
前記金属電極を堆積する工程は、約４２０℃未満で行われる請求項２５に記載の方法。
【請求項２８】
前記金属材料は、遷移金属化合物である請求項２５に記載の方法。
【請求項２９】
前記遷移金属化合物は、窒化金属、炭化金属、又は窒炭化金属である請求項２８に記載の方法。
【請求項３０】
前記遷移金属化合物は、炭化タンタル、窒炭化タンタル、窒化タンタル、炭化チタニウム、窒炭化チタニウム、窒化チタニウムからなる群から選択される請求項２９に記載の方法。
【請求項３１】
前記金属材料を堆積する工程は、実質的に均質な金属を形成する請求項２５に記載の方法。
【請求項３２】
前記金属材料を堆積する工程は、異なる材料のサブレイヤーを含むラミネート層を形成する請求項２５に記載の方法。
【請求項３３】
前記金属材料を堆積する工程及び前記さらなる金属層を堆積する工程は、同一材料を堆積する工程を含む請求項２５に記載の方法。
【請求項３４】
前記金属材料を堆積する工程は、約１−３ｎｍの厚さを有する層を形成する請求項２５に記載の方法。
【請求項３５】
前記金属電極は、ゲートスタックの一部を構成し、前記ゲートスタックの前記金属電極の仕事関数は、プラズマトリートメントなしで行われる同等の処理と比較して、約０．１５ｅＶ以上増加する請求項３４に記載の方法。
【請求項１】
半導体処理方法であって、基板にゲート電極を形成する工程を含み、
前記基板にゲート電極を形成する工程は、
ゲート誘電体を含む基板を反応チャンバ内に提供する工程と、
前記基板をプラズマ又はプラズマ発生ラジカルに露出せずに、前記ゲート誘電体に遷移金属化合物を含む第１の層を堆積する工程と、
前記第１の層を水素含有ガスに露出する工程と、
その後、遷移金属化合物を含む第２の層を堆積する工程と、を含む、半導体処理方法。
【請求項２】
前記第１の層の厚さは、約５ｎｍ以下である請求項１に記載の方法。
【請求項３】
前記ゲート電極及び前記ゲート誘電体は、ゲートスタックを構成し、前記ゲートスタックの前記ゲート電極の仕事関数は、約４．８５ｅＶ以上である請求項１に記載の方法。
【請求項４】
前記仕事関数は、約５．０ｅＶ以上である請求項３に記載の方法。
【請求項５】
前記水素含有ガスは、励起された水素含有種を含む請求項１に記載の方法。
【請求項６】
前記励起された水素含有種は、水素ラジカルを含む請求項５に記載の方法。
【請求項７】
前記励起された水素含有種は、水素含有プラズマの一つである請求項５に記載の方法。
【請求項８】
前記水素含有プラズマを形成するプラズマ電力は、約１７５Ｗ以上である請求項７に記載の方法。
【請求項９】
前記励起された水素含有種を発生するプラズマ電力は、約２秒以上のパルスである請求項７に記載の方法。
【請求項１０】
前記励起された水素含有種を発生するピーク間電圧は、約１３０Ｖ以上である請求項７に記載の方法。
【請求項１１】
前記ピーク間電圧は、約１６０Ｖ以上である請求項１０に記載の方法。
【請求項１２】
前記第１の層を水素含有ガスに露出する工程は、プラズマ‐エンハンスド原子層堆積により膜を堆積する工程を含む請求項７に記載の方法。
【請求項１３】
プラズマ‐エンハンスド原子層堆積により堆積される前記膜は、タンタル含有膜である請求項１２に記載の方法。
【請求項１４】
前記第１の層は、原子層堆積により堆積される請求項１に記載の方法。
【請求項１５】
前記第２の層は、プラズマ‐エンハンスド原子層堆積により堆積される請求項１４に記載の方法。
【請求項１６】
前記第２の層は、原子層堆積により堆積される請求項１に記載の方法。
【請求項１７】
前記第１の層を堆積する工程と前記第１の層を露出する工程との間、又は前記第１の層を露出する工程と前記第２の層を堆積する工程との間に、前記基板を酸素含有ガスに露出する工程をさらに含む請求項１に記載の方法。
【請求項１８】
前記基板を酸素含有ガスに露出する工程は、前記基板を前記反応チャンバから搬出し、前記基板をクリーンルームエアに露出する工程を含む請求項１７に記載の方法。
【請求項１９】
前記第１の層を堆積する工程と前記第１の層を露出する工程との間、及び前記第１の層を露出する工程と前記第２の層を堆積する工程との間に、前記基板を酸素含有ガスに露出する工程をさらに含む請求項１に記載の方法。
【請求項２０】
前記ゲート電極を形成する工程は、前記第１及び第２の層を誘電体材料により規定されるトレンチに堆積する工程を含む請求項１に記載の方法。
【請求項２１】
前記ゲート電極を形成する工程は、ＰＭＯＳトランジスタの前記ゲート電極を形成する工程を含む請求項２０に記載の方法。
【請求項２２】
前記ゲート電極を形成する工程は、前記トレンチの開口を規定し、前記開口を金属で充填する工程をさらに含む請求項２０に記載の方法。
【請求項２３】
前記基板は、前記第１の層を堆積する工程と前記開口を充填する工程との間で約４２０℃未満の温度で維持される請求項２２に記載の方法。
【請求項２４】
前記第１の層及び前記第２の層の一方又は双方は、複数の金属サブレイヤーを含むラミネート層である請求項１に記載の方法。
【請求項２５】
半導体処理方法であって、金属電極を堆積する工程を含み、
前記金属電極を堆積する工程は、
誘電体層に金属材料を堆積する工程であって、前記金属材料を堆積する前駆体がプラズマ活性化されていない、工程と、
励起された水素含有種に前記金属材料を露出する工程と、
その後、前記金属材料を露出する工程の後に、前記金属材料にさらなる金属材料を堆積する工程と、を含む半導体処理方法。
【請求項２６】
前記さらなる金属材料を堆積する前駆体は、プラズマ活性化されていない請求項２５に記載の方法。
【請求項２７】
前記金属電極を堆積する工程は、約４２０℃未満で行われる請求項２５に記載の方法。
【請求項２８】
前記金属材料は、遷移金属化合物である請求項２５に記載の方法。
【請求項２９】
前記遷移金属化合物は、窒化金属、炭化金属、又は窒炭化金属である請求項２８に記載の方法。
【請求項３０】
前記遷移金属化合物は、炭化タンタル、窒炭化タンタル、窒化タンタル、炭化チタニウム、窒炭化チタニウム、窒化チタニウムからなる群から選択される請求項２９に記載の方法。
【請求項３１】
前記金属材料を堆積する工程は、実質的に均質な金属を形成する請求項２５に記載の方法。
【請求項３２】
前記金属材料を堆積する工程は、異なる材料のサブレイヤーを含むラミネート層を形成する請求項２５に記載の方法。
【請求項３３】
前記金属材料を堆積する工程及び前記さらなる金属層を堆積する工程は、同一材料を堆積する工程を含む請求項２５に記載の方法。
【請求項３４】
前記金属材料を堆積する工程は、約１−３ｎｍの厚さを有する層を形成する請求項２５に記載の方法。
【請求項３５】
前記金属電極は、ゲートスタックの一部を構成し、前記ゲートスタックの前記金属電極の仕事関数は、プラズマトリートメントなしで行われる同等の処理と比較して、約０．１５ｅＶ以上増加する請求項３４に記載の方法。
【図１ａ】
【図１ｂ】
【図１ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９ａ】
【図９ｂ】
【図９ｃ】
【図９ｄ】
【図１０】
【図１１】
【図１２】
【図１ｂ】
【図１ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９ａ】
【図９ｂ】
【図９ｃ】
【図９ｄ】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−２５３３５２（Ｐ２０１２−２５３３５２Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１２−１２５８８５（Ｐ２０１２−１２５８８５）
【出願日】平成２４年６月１日（２０１２．６．１）
【出願人】（５１２１４４７７１）エーエスエム アイピー ホールディング ビー．ブイ． (1)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２４年６月１日（２０１２．６．１）
【出願人】（５１２１４４７７１）エーエスエム アイピー ホールディング ビー．ブイ． (1)
【Ｆターム（参考）】
[ Back to top ]