しきい電圧の変動を減らした高電子移動度トランジスタ及びその製造方法
【課題】しきい電圧の変動を減らした高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】化合物半導体を含む基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、二次元電子ガスチャネルに対応するように、チャネル層上に形成された第１チャネル供給層と、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に形成されたデプリーション層と、第１チャネル供給層上に形成され、デプリーション領域を挟んで対向するソース及びドレイン電極と、デプリーション層上に形成されたゲート電極と、を備え、第１チャネル供給層より分極率が小さい第２チャネル供給層を、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に備え、デプリーション層が第２チャネル供給層上に備えられる、高電子移動度トランジスタである。
【解決手段】化合物半導体を含む基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、二次元電子ガスチャネルに対応するように、チャネル層上に形成された第１チャネル供給層と、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に形成されたデプリーション層と、第１チャネル供給層上に形成され、デプリーション領域を挟んで対向するソース及びドレイン電極と、デプリーション層上に形成されたゲート電極と、を備え、第１チャネル供給層より分極率が小さい第２チャネル供給層を、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に備え、デプリーション層が第２チャネル供給層上に備えられる、高電子移動度トランジスタである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力素子及びその製造方法に係り、特にしきい電圧の変動を減らした高電子移動度トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）は、電力素子の一つである。高電子移動度トランジスタは、分極率が異なる化合物半導体を含み、チャネル層には、キャリアとして使われる二次元電子ガス（２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：２ＤＥＧ）が形成される。高電子移動度トランジスタにおいて、ＡｌＧａＮバリヤー層の厚さを厚く形成すれば、チャネル層に二次元電子ガスの濃度を高めることができ、ターンオン時の電流、すなわち、オン電流を増加させることができる。しかし、ＡｌＧａＮバリヤー層の厚さが厚い場合、ゲートとＡｌＧａＮバリヤー層との間に形成されるデプリーション層によるＡｌＧａＮバリヤー層のエネルギーバンドの引き上げられる程度が小さい。したがって、ゲート下のチャネル層から二次元電子ガスが完全に除去されず、高電子移動度トランジスタのＥ・モード（Ｅｎｈａｎｃｅｄ ｍｏｄｅ）の動作が困難である。
【０００３】
かかる高電子移動度トランジスタにおいて、ゲート下のＡｌＧａＮバリヤー層にリセスを形成して、ゲート下のチャネル層から二次元電子ガスを完全に除去できる。しかし、リセスを形成するためのエッチング過程で、リセス後に、リセス下に残ったＡｌＧａＮバリヤー層の厚さが高電子移動度トランジスタごとに変わりうる。これによって、高電子移動度トランジスタごとにターンオンのためのしきい電圧Ｖｔｈが変わるが、これは、高電子移動度トランジスタの動作の信頼性低下の原因の一つとなる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、製品別のしきい電圧の偏差を減らすことができる高電子移動度トランジスタを提供することである。
【０００５】
本発明の他の目的は、かかる高電子移動度トランジスタの製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一実施形態による高電子移動度トランジスタは、化合物半導体を含む基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、前記二次元電子ガスチャネルに対応するように、前記チャネル層上に形成された第１チャネル供給層と、前記チャネル層のデプリーション領域及び前記第１チャネル供給層の一部の領域上に形成されたデプリーション層と、前記第１チャネル供給層上に形成され、前記デプリーション領域を挟んで対向するソース及びドレイン電極と、前記デプリーション層上に形成されたゲート電極と、を備える。
【０００７】
かかる高電子移動度トランジスタにおいて、前記第１チャネル供給層より分極率が小さい第２チャネル供給層を、前記チャネル層の前記デプリーション領域及び前記第１チャネル供給層の一部の領域上に備え、前記デプリーション層が、前記第２チャネル供給層上に備えられてもよい。
【０００８】
前記ソース及びドレイン電極が、前記デプリーション層と接触または離隔されてもよい。
【０００９】
前記ゲート電極と前記デプリーション層との間に、絶縁層がさらに備えられてもよい。
【００１０】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、ｐ型ドーピング物質でドーピングされた化合物半導体層であってもよい。
【００１１】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、分極誘発主成分の含量が厚さによって変わる化合物半導体層であってもよい。
【００１２】
前記第１チャネル供給層が、ｎ型ドーピング物質でドーピングされたものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であってもよい。
【００１３】
前記デプリーション層が、ｐ型ドーピング物質がドーピングされるか、またはドーピングされていないものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含んでもよい。
【００１４】
前記第１及び第２チャネル供給層が、組成が同じであり、組成比が異なる化合物半導体層であってもよい。
【００１５】
前記第１チャネル供給層の厚さが、２０ｎｍないし２００ｎｍであり、前記第２チャネル供給層の厚さが、５ないし２０ｎｍであってもよい。
【００１６】
前記ゲート電極が、ｐ−金属または窒化物であってもよい。
【００１７】
前記第１及び第２チャネル供給層が、同じ分極率を有してもよい。
【００１８】
本発明の一実施形態によるトランジスタは、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、前記デプリーション領域を露出させる開口を限定し、前記二次元電子ガスチャネル上に形成された第１チャネル供給層と、前記第１チャネル供給層及び前記デプリーション領域上に形成されたデプリーション層と、前記第１チャネル供給層上に形成され、互いに離隔したソース及びドレイン電極と、前記デプリーション層上に形成されたゲート電極と、を備え、前記デプリーション層が、窒素（Ｎ）を含有し、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）のうち少なくとも一つを含有する化合物半導体を含む。
【００１９】
かかるトランジスタにおいて、前記デプリーション層と前記デプリーション領域との間に、第２チャネル供給層をさらに備えてもよい。
【００２０】
前記第２チャネル供給層の分極率が、前記第１チャネル供給層の分極率より小さくてもよい。
【００２１】
前記ゲート電極と前記デプリーション層との間に、絶縁層がさらに備えられてもよい。
【００２２】
前記デプリーション層が、ｐ型ドーパントを含んでもよい。
【００２３】
前記デプリーション層の分極率が、前記第１チャネル供給層の分極率より小さくてもよい。
【００２４】
本発明の他の実施形態による高電子移動度トランジスタは、基板上に形成され、互いに離隔したソース電極、ドレイン電極及びゲート電極と、前記ゲート電極上に形成されたデプリーション層と、前記デプリーション層の少なくとも一部の上に形成された第１チャネル供給層と、前記デプリーション層及び前記第１チャネル供給層上に形成されたチャネル層と、を備え、前記チャネル層が、前記第１チャネル供給層に対応する二次元電子ガスチャネルと、前記デプリーション層に対応するデプリーション領域とを備える。
【００２５】
本発明の一実施形態による高電子移動度トランジスタの製造方法は、基板上にチャネル層を形成し、前記チャネル層上に、前記チャネル層より分極率が大きい第１チャネル供給層を形成し、前記第１チャネル供給層の一部を除去して、前記チャネル層の一部を露出させ、前記第１チャネル供給層上に、前記チャネル層の露出された領域を覆うデプリーション層を形成し、前記第１チャネル供給層上に、前記デプリーション層を挟んで対向するソース及びドレイン電極を形成し、前記デプリーション層上にゲート電極を形成する過程を含む。
【００２６】
かかる製造方法において、前記デプリーション層を形成する前に、前記第１チャネル供給層上に、前記チャネル層の露出された領域を覆って、前記第１チャネル供給層より分極率が小さい第２チャネル供給層を形成し、前記デプリーション層が、前記第２チャネル供給層上に形成されてもよい。
【００２７】
前記ゲート電極と前記デプリーション層との間に、絶縁層を形成してもよい。
【００２８】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、ｐ型ドーピング物質でドーピングされた化合物半導体層であってもよい。
【００２９】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、分極誘発主成分の含量が厚さによって変わる化合物半導体層であってもよい。
【００３０】
前記第１チャネル供給層が、ｎ型ドーピング物質でドーピングされたものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であってもよい。
【００３１】
前記デプリーション層が、ｐ型ドーピング物質がドーピングされるか、またはドーピングされていないものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であってもよい。
【００３２】
前記第１及び第２チャネル供給層が、組成が同じであり、組成比が異なる化合物半導体層であってもよい。
【００３３】
前記ゲート電極が、ｐ−金属または窒化物であってもよい。
【００３４】
前記デプリーション層及び前記第２チャネル形成層とが、エピタキシー法で形成されてもよい。
【００３５】
前記ソース及びドレイン電極が、前記デプリーション層と離隔して形成されてもよい。
【００３６】
前記デプリーション層を形成する前に、ウェットエッチングにより、前記チャネル層の露出された領域の表面粗度を緩和させてもよい。
【００３７】
前記第１及び第２チャネル供給層の分極率が、同じであってもよい。
【発明の効果】
【００３８】
本発明の一実施形態による高電子移動度トランジスタにおいて、チャネル層上にチャネル供給層が形成された後、チャネル供給層のゲート電極下に形成された部分は完全に除去される。以後、チャネル供給層が除去されたチャネル層上にエピタキシー法でデプリーション層を直接成長させるか、あるいはチャネル供給層と分極率が同じであるか、または小さい他のチャネル供給層とデプリーション層とを順次に成長させる。
【００３９】
ゲート電極下のデプリーション領域上に形成されるデプリーション層、または他のチャネル供給層とデプリーション層とは、エピタキシー法で成長されるので、ゲート電極とチャネル層との間に形成される物質層の厚さを正確に調節できる。これによって、ゲート電極とチャネル層との間に形成される物質層の厚さは、誤差範囲内で高電子移動度トランジスタ別に一定に維持できる。したがって、高電子移動度トランジスタ別にゲートしきい電圧の変化を最小化することができるため、高電子移動度トランジスタの動作信頼性が高くなる。
【００４０】
また、他のチャネル供給層は、ゲート電極とドレイン電極との間のチャネル供給層上にも成長されるので、ゲート電極とドレイン電極との間のチャネル供給層の厚さは、ゲート下より厚くなる。これによって、ゲート電極とドレイン電極との間にデプリーション層が存在するとしても、ゲート電極とドレイン電極との間のチャネル層で二次元電子ガス密度は低くならない。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態による高電子移動度トランジスタの断面図である。
【図２Ａ】図１において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図２Ｂ】図１において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図２Ｃ】図１において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図３】図１において、ゲート電極とデプリーション層との間に絶縁層（ゲート絶縁膜）がさらに備えられた場合を示す断面図である。
【図４】本発明の他の実施形態による高電子移動度トランジスタの断面図である。
【図５】図４において、ゲート電極とデプリーション層との間に絶縁層（ゲート絶縁膜）がさらに備えられた場合を示す断面図である。
【図６】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図７】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図８】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図９】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１０】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１１】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１２】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１３】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１４】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１５】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１６】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１７】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１８】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１９】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２０】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２１】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２２】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２３】本発明の一実施形態による高電子移動度トランジスタを対象として実施したシミュレーションで測定された、ゲート電極とドレイン電極との間の二次元電子ガスと二次元ホールガス密度を示すグラフである。
【図２４Ａ】図４において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図２４Ｂ】図４において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図２４Ｃ】図４において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図２５Ａ】本発明のさらに他の実施形態による高電子移動度トランジスタを示す断面図である。
【図２５Ｂ】本発明のさらに他の実施形態による高電子移動度トランジスタを示す断面図である。
【図２６Ａ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｂ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｃ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｄ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｅ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｆ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｇ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【発明を実施するための形態】
【００４２】
以下、本発明の一実施形態による高電子移動度トランジスタ及びその製造方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示す層や領域の厚さは、明細書の明確性のために誇張されて示されたものである。
【００４３】
まず、本発明の一実施形態による高電子移動度トランジスタについて説明する。
【００４４】
図１を参照すれば、基板３０上にバッファ層３２が形成されている。基板３０は、例えば、シリコン基板、シリコンカーバイド（ＳｉＣ）基板、またはアルミニウム酸化物（例えば、Ａｌ２Ｏ３）基板である。バッファ層３２は、化合物半導体層である。例えば、バッファ層３２は、ＧａＮ層、ＡｌＧａＮ層またはＡｌＧａＩｎＮ層である。基板３０とバッファ層３２との間に、シード層がさらに備えられてもよい。この時、シード層は、例えば、ＡｌＮ層、ＡｌＧａＮ層である。バッファ層３２上には、 二次元電子ガスＧ１を含む物質層３４が存在する。物質層３４は、化合物半導体層であり、例えば、ＧａＮ層である。二次元電子ガスＧ１は、物質層３４の上部面下に位置する。二次元電子ガスＧ１は、チャネルキャリアとして使われる。このように、物質層３４は、チャネルキャリアとして使われる二次元電子ガスＧ１を含むため、チャネルを含む物質層という意味で、以下でチャネル層３４とする。チャネル層３４の上部面下の一部の領域Ａ１には、二次元電子ガスが存在しない。この領域Ａ１は、二次元電子ガスが除去された領域であって、以下、デプリーション領域（ｄｅｐｌｅｔｉｏｎ ａｒｅａ）Ａ１とする。チャネル層３４上に、第１チャネル供給層３６が存在する。第１チャネル供給層３６の厚さは、２０ｎｍ以上であるが、例えば、２０ｎｍないし２００ｎｍである。第１チャネル供給層３６の分極率によって、その厚さは２０ｎｍ以下であってもよい。第１チャネル供給層３６は、化合物半導体層である。第１チャネル供給層３６の分極率とバンドギャップとは、チャネル層３４より大きい。チャネル層３４と第１チャネル供給層３６とのかかる差によって、チャネル層３４に二次元電子ガスＧ１が現れる。第１チャネル供給層３６の化合物半導体は、ＡｌｘＧａ（１−ｘ−ｙ）ＩｎｙＮである。ここで、ｘは、０＜ｘ≦１、ｙは、０≦ｙ＜１、０＜ｘ＋ｙ≦１である。例えば、第１チャネル供給層３６は、ＡｌＮ，ＡｌＧａＮ，ＡｌＩｎＮ及びＡｌＧａＩｎＮのうちいずれか一つを含む。第１チャネル供給層３６は、二次元電子ガスＧ１に対応するチャネル層３４の上部面上に存在する。チャネル層３４のデプリーション領域Ａ１上には、第１チャネル供給層３６が存在しない。第１チャネル供給層３６上に、チャネル層３４のデプリーション領域Ａ１を覆う第２チャネル供給層３８が存在する。第２チャネル供給層３８は、第１チャネル供給層３６の上部面の一部の領域を覆う。第１チャネル供給層３６よりは及ぼす影響が少ないが、第２チャネル供給層３８は、チャネル層３４の二次元電子ガスＧ１の生成に影響を与える。第２チャネル供給層３８の厚さは、２０ｎｍ以下であるが、例えば、１ｎｍより厚く、２０ｎｍより薄い。
【００４５】
第１チャネル供給層３６上に第２チャネル供給層３８が備えられることで、二次元電子ガスＧ１上に存在するチャネル供給層３６及び３８の合計の厚さは、デプリーション領域Ａ１上に形成されたチャネル供給層３８より厚くなる。デプリーション領域Ａ１の境界での第１チャネル供給層３６の段差によって、デプリーション領域Ａ１上で、第２チャネル供給層３８は、リセスされた形態となる。かかる第２チャネル供給層３８は、化合物半導体層である。第２チャネル供給層３８の化合物半導体は、ＡｌｘＧａ（１−ｘ−ｙ）ＩｎｙＮである。ここで、ｘは、０＜ｘ≦１、ｙは、０≦ｙ＜１、０＜ｘ＋ｙ≦１である。第２チャネル供給層３８の分極率は、第１チャネル供給層３６より小さい。第１及び第２チャネル供給層３６，３８の分極率は同じであってもよいが、例えば、第２チャネル供給層３８の分極率が第１チャネル供給層３６の分極率と同じであってもよい。第１及び第２チャネル供給層３６，３８は、同じ化合物半導体層であってもよいが、その場合、第１及び第２チャネル供給層３６，３８の特定の成分、例えば、アルミニウム（Ａｌ）またはインジウム（Ｉｎ）の含量は異なる。例えば、第１及び第２チャネル供給層３６，３８がいずれもＡｌＧａＮ層である時、第１チャネル供給層３６のアルミニウム含量は３５％であり、第２チャネル供給層３８のアルミニウム含量は２０％であり、その逆であってもよい。第１及び第２チャネル供給層３６，３８は、ｎ型ドーピング物質でドーピングされたものであってもよい。シリコン（Ｓｉ）がｎ型ドーピング物質として使われるが、これに制限されない。
【００４６】
第２チャネル供給層３８上にデプリーション層４０が存在する。デプリーション層４０は、第２チャネル供給層３８のリセスされた部分とその周囲を覆う。二次元電子ガスＧ１上に存在するチャネル供給層３６及び３８の合計の厚さは、チャネル層３４のデプリーション領域Ａ１上に形成された第２チャネル供給層３８より厚い。したがって、デプリーション層４０による影響は、デプリーション領域Ａ１に制限されるため、デプリーション層４０の存在は、二次元電子ガスＧ１の密度に影響を与えない。デプリーション層４０の厚さは、例えば、５ないし５００ｎｍである。
【００４７】
第２チャネル供給層３８により、チャネル層３４のデプリーション領域Ａ１に二次元電子ガスが現れるが、このように表れた二次元電子ガスは、デプリーション層４０により除去される。このようにして、デプリーション領域Ａ１には、二次元電子ガスが存在しなくなる。もし存在するとしても、その量は、二次元電子ガスＧ１と比較して非常に少ないため、その影響は無視してもよい。デプリーション層４０は、化合物半導体層または窒化物層である。この時、化合物半導体層は、ｐ型ドーピング物質でドーピングされたものであるが、例えば、ＧａＮ層、ＡｌＧａＮ層、ＡｌＩｎＮ層、ＡｌＩｎＧａＮ層及びＩｎＧａＮ層のうちいずれか一つである。かかる化合物半導体層のうち、ＩｎＧａＮ層の場合は、ドーピング物質を含まない。デプリーション層４０が窒化物層である場合、デプリーション層４０は、例えば、ＩｎＮ層である。この時、ＩｎＮ層は、ｐ型ドーピング物質でドーピングされたものであるが、かかるドーピング物質を含まなくてもよい。マグネシウム（Ｍｇ）がｐ型ドーピング物質として使われるが、これに制限されない。デプリーション層４０は、また、ｐ型半導体層または誘電体層を備える。
【００４８】
デプリーション層４０は、第１チャネル供給層３６との分極率の差による二次元ホールガス（２−Ｄｉｍｅｎｓｉｏｎａｌ Ｈｏｌｅ Ｇａｓ：２ＤＨＧ）Ｇ２を含む。二次元ホールガスＧ２の形成に、第２チャネル供給層３８も影響を与える。二次元ホールガスＧ２は、第２チャネル供給層３８とデプリーション層４０との界面近辺に存在する。二次元電子ガスＧ１を除去する時、二次元ホールガスＧ２を共に除去すれば、図１の高電子移動度トランジスタの空間電荷は、全体的に中性となる。したがって、図１の高電子移動度トランジスタは、絶縁破壊電圧が非常に高いスーパー接合高電子移動度トランジスタとなる。
【００４９】
次いで、第１チャネル供給層３６で、第２チャネル供給層３８が形成されていない領域上に、ソース電極４２Ｓとドレイン電極４２Ｄとが形成される。ソース電極４２Ｓとドレイン電極４２Ｄとは、デプリーション領域Ａ１を挟んで対向する。チャネル層３４のデプリーション領域Ａ１は、ドレイン電極４２Ｄよりソース電極４２Ｓに近い。ソース電極４２Ｓとドレイン電極４２Ｄとは、第２チャネル供給層３８及びデプリーション層４０に接触する。
【００５０】
一方、図示していないが、第１チャネル供給層３６から、ソース電極４２Ｓとドレイン電極４２Ｄの下に形成された部分が除去されて、ソース電極４２Ｓとドレイン電極４２Ｄとがチャネル層３４上に形成されてもよい。かかる場合は、後述する他の実施形態にも適用される。
【００５１】
再び図１を参照すれば、デプリーション層４０上にゲート電極４４が存在する。ゲート電極４４は、チャネル層３４のデプリーション領域Ａ１上に位置する。ゲート電極４４は、金属ゲートまたは窒化物ゲートである。ゲート４４電極が金属ゲートである時、ゲート電極４４は、デプリーション層４０とオーミックコンタクトをなす第１金属、またはデプリーション層４０とショットキーコンタクトをなす第２金属で形成されたものである。第１金属は、仕事関数が４．５ｅＶ以上である金属であって、例えば、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）、白金（Ｐｔ）及び金（Ａｕ）のうちいずれか一つである。第２金属は、仕事関数が４．５ｅＶより小さい金属であって、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）及びタングステン（Ｗ）のうちいずれか一つである。ゲート電極４４が窒化物ゲートである時、ゲート電極４４は、遷移金属窒化物で形成されたものである。遷移金属窒化物は、例えば、ＴｉＮ、ＴａＮまたはＷＮである。また、ゲート電極４４は、導電性不純物を含むポリシリコンまたはゲルマニウム（Ｇｅ）で形成されたゲート電極である。
【００５２】
一方、図２Ａに示すように、デプリーション層４０Ａは、ソース電極４２Ｓ及びドレイン電極４２Ｄと離隔される。また、図２Ｂに示すように、デプリーション層４０Ｂは、ソース電極４２Ｓと離隔され、ドレイン電極４２Ｄとは離隔されなくてもよい。また、図２Ｃに示すように、デプリーション層４０Ｃは、ドレイン電極４２Ｄと離隔され、ソース電極４２Ｓとは離隔されなくてもよい。ソース電極４２Ｓとドレイン電極４２Ｄとは、少なくとも一つの金属または金属窒化物を含むが、例えば、Ａｕ，Ｎｉ，Ｐｔ，Ｔｉ，Ａｌ，Ｐｄ，Ｉｒ，Ｗ，Ｍｏ，Ｔａ，Ｃｕ，ＴｉＮ，ＴａＮ及びＷＮのうち少なくとも一つを含む。ソース電極４２Ｓとドレイン電極４２Ｄとは、これらに制限されない。
【００５３】
また、図３に示すように、ゲート電極４４’とデプリーション層４０との間には、漏れ電流を防止するための絶縁層４６がさらに備えられる。絶縁層４６は、シリコン酸化物層または窒化物層である。絶縁層４６は、図２Ａないし図２Ｃに示す高電子移動度トランジスタに適用される。
【００５４】
図４は、本発明の他の実施形態による高電子移動度トランジスタを示す。図１の場合と異なる部分についてのみ説明する。
【００５５】
図４を参照すれば、第１チャネル供給層３６の一部の領域上に、チャネル層３４のデプリーション領域Ａ１を覆う第２デプリーション層５０が備えられている。第２デプリーション層５０の厚さは、例えば、１ないし１００ｎｍである。第２デプリーション層５０は、ｐ型ドーピング物質がドーピングされた化合物半導体層であるが、例えば、ｐ型ＡｌＧａＮ層である。第２デプリーション層５０は、また、分極誘発元素の含量が次第に変わる化合物半導体層であるが、例えば、アルミニウム（Ａｌ）の含量が下面から上面へ行くほど次第に少なくなって、分極密度が次第に低くなるｐドーピング効果を有するＡｌＧａＮ層である。かかる第２デプリーション層５０は、ＡｌＧａＮ層以外にも、ＡｌＩｎＮ層またはＡｌＩｎＧａＮ層がある。第２デプリーション層５０は、図１の第２チャネル供給層３８と同じ位置に備えられる。第１チャネル供給層３６の上部面で、第２デプリーション層５０が存在しない領域上に、ソース電極４２Ｓとドレイン電極４２Ｄとが存在する。ソース電極４２Ｓとドレイン電極４２Ｄとは、第２デプリーション層５０と接触する。第２デプリーション層５０上にゲート電極４４が存在する。
【００５６】
一方、図５に示すように、第２デプリーション層５０とゲート電極４４’との間に、絶縁層４６がさらに備えられる。
【００５７】
図２４Ａに示すように、デプリーション層５０Ａは、ソース電極４２Ｓ及びドレイン電極４２Ｄから離隔される。また、図２４Ｂに示すように、デプリーション層５０Ｂは、ソース電極４２Ｓと離隔され、ドレイン電極４２Ｄとは離隔されなくてもよい。また、図２４Ｃに示すように、デプリーション層５０Ｃは、ドレイン電極４２Ｄと離隔され、ソース電極４２Ｓとは離隔されなくてもよい。
【００５８】
次いで、図６ないし図１１を参照して、本発明の一実施形態による高電子移動度トランジスタの製造方法を説明する。この過程で、図１ないし図５の説明で言及された部材については、同じ参照番号を使用し、関連した説明は省略する。
【００５９】
図６を参照すれば、基板３０上にバッファ層３２を形成する。基板３０とバッファ層３２との間にシード層（図示せず）を形成する。バッファ層３２上にチャネル層３４を形成する。チャネル層３４は、エピタキシー法を利用して形成する。チャネル層３４上に第１チャネル供給層３６’を形成する。第１チャネル供給層３６’とチャネル層３４との分極率の差によって、チャネル層３４の上部面下に二次元電子ガスＧ１が現れる。第１チャネル供給層３６’は、エピタキシー法を利用して形成する。第１チャネル供給層３６’が、ｎ型ドーピング物質、例えば、シリコン（Ｓｉ）がドーピングされた物質層である場合、第１チャネル供給層３６’を成長させる過程で、ｎ型ドーピング物質を注入させて形成する。この時、第１チャネル供給層３６’の成長及びｎ型ドーピング物質の注入は、イン・シチュ（ｉｎ−ｓｉｔｕ）で行う。第１チャネル供給層３６’を形成した後、第１チャネル供給層３６’の上部面上にマスクＭ１を形成する。マスクＭ１は、第１チャネル供給層３６’の上部面の一部の領域Ａ２が露出されるように形成する。マスクＭ１の形成後、第１チャネル供給層３６’の上部面の露出された一部の領域Ａ２は、図１のチャネル層３４のデプリーション領域Ａ１に対応する。マスクＭ１を形成した後、第１チャネル供給層３６’の上部面の露出された領域Ａ２を除去する。次いで、マスクＭ１も除去する。
【００６０】
このようにして、図７に示すように、チャネル層３４の上部面の一部の領域Ａ３が露出される。そして、一部の領域Ａ３を挟んで離隔された第１チャネル供給層３６’’が形成される。図６の第１チャネル供給層３６’から、チャネル層３４の露出された領域Ａ３上に形成された部分が除去されることで、チャネル層３４の露出された領域Ａ３から二次元電子ガスＧ１は除去される。かかるチャネル層３４の露出された領域Ａ３は、図１のデプリーション領域Ａ１に該当する。
【００６１】
図６の第１チャネル供給層３６’の一部の領域Ａ２は、異方性ドライエッチングにより除去されるが、かかるエッチングにより、チャネル層３４の上部面の露出された領域Ａ３の表面粗度は大きくなる。したがって、チャネル層３４の上部面の露出された領域Ａ３の表面粗度を低めるために、図７の結果物をウェットエッチングする。この時、ウェットエッチングのエッチャントとして、ＴＭＡＨまたはＫＯＨを使用する。ウェットエッチングにより、チャネル層３４の露出された領域Ａ３の表面粗度（ｒｍｓ）は、図６の第１チャネル供給層３６’を異方性のドライエッチングする前と類似したレベルに下げることができる。例えば、異方性のドライエッチング前において、チャネル層３４の上部面の表面粗度は、約１Åであるが、異方性のドライエッチング後、チャネル層３４の上部面の露出された領域Ａ３の表面粗度は、約２Åに大きくなる。しかし、ウェットエッチング後、露出された領域Ａ３の表面粗度は、再び約１Åに低くなる。
【００６２】
次いで、図８を参照すれば、ウェットエッチング後、第１チャネル供給層３６’’上に、チャネル層３４の上部面の露出された領域Ａ３を覆う第２チャネル供給層３８’を形成する。第２チャネル供給層３８’は、エピタキシー法で形成する。第２チャネル供給層３８’は、第１チャネル供給層３６’’と同じ組成で形成するが、組成のうち一つの成分の含量は、第１チャネル供給層３６’’と異なってもよい。例えば、第２チャネル供給層３８’は、第１チャネル供給層３６’’と同様に、ＡｌＧａＮ層を成長させて形成するが、Ａｌの含量は、第１チャネル供給層３６’’より少なくして形成する。チャネル層３４の露出された領域Ａ３と第１チャネル供給層３６’’との間には、段差が存在する。かかる段差は、第２チャネル供給層３８’にもそのまま転写される。これによって、第２チャネル供給層３８’が形成された後、チャネル層３４の露出された領域Ａ３上で、第２チャネル供給層３８’は、リセスされた形態に形成される。第２チャネル供給層３８’が形成された後、チャネル層３４の露出された領域Ａ３には、第２チャネル供給層３８’とチャネル層３４との分極率の差による第２二次元電子ガスＧ３が現れる。第２二次元電子ガスＧ３の密度は、第１チャネル供給層３６’’により第１チャネル供給層３６’’下のチャネル層３４に現れる二次元電子ガスＧ１に比べて低い。
【００６３】
次いで、図９を参照すれば、第２チャネル供給層３８’上にデプリーション層４０’を形成する。デプリーション層４０’は、エピタキシー法で形成する。第２チャネル供給層３８’のリセスされた形態は、デプリーション層４０’にも転写される。これによって、チャネル層３４の露出された領域Ａ３上で、デプリーション層４０’は、リセスされた形態に形成される。チャネル層３４の露出された領域Ａ３に現れる第２二次元電子ガスＧ３は、デプリーション層４０’が形成されるにつれて除去される。
【００６４】
デプリーション層４０’上にマスクＭ２を形成する。マスクＭ２は、チャネル層３４のデプリーション領域Ａ３と、その周囲の領域に対応するデプリーション層４０’の一部の領域とを覆う。マスクＭ２により、ソース及びドレイン電極が形成される領域が限定される。
【００６５】
図１０を参照すれば、マスクＭ２の周囲のデプリーション層４０’及び第２チャネル供給層３８’’が順次にエッチングされて、デプリーション層４０と第２チャネル供給層３８とが形成される。かかるエッチングは、第１チャネル供給層３６の上部面が露出されるまで行う。エッチング後、マスクＭ２を除去する。かかるエッチングにおいて、第１チャネル供給層３６の一部がエッチングされてもよい。かかるエッチングにより、第１チャネル供給層３６の上部面の第１領域３６Ａと第２領域３６Ｂとが露出される。第１及び第２領域３６Ａ，３６Ｂは離隔されており、チャネル層３４のデプリーション領域Ａ３を挟んで対向する。第２領域３６Ｂより第１領域３６Ａがデプリーション領域Ａ３に近い。第１領域３６Ａ上には、図１１に示すように、ソース電極４２Ｓを形成し、第２領域３６Ｂ上には、ドレイン電極４２Ｄを形成する。かかるソース及びドレイン電極４２Ｓ，４２Ｄは、図１０の結果からマスクＭ２を除去する前に、第１及び第２領域３６Ａ，３６ＢとマスクＭ２上に電極物質層（図示せず）を形成した後、マスクＭ２を除去するリフトオフ方式により形成する。
【００６６】
図１１を参照すれば、ソース電極４２Ｓとドレイン電極４２Ｄとは、第２チャネル供給層３８及びデプリーション層４０と接触する。
【００６７】
一方、図１０の第１チャネル供給層３６の上部面が露出されるエッチングにおいて、エッチングは、チャネル層３４が露出されるまで行ってもよい。この場合、ソース電極４２Ｓとドレイン電極４２Ｄとは、チャネル層３４上に形成されてもよい。
【００６８】
図１２を参照すれば、デプリーション層４０上にゲート電極４４を形成する。ゲート電極４４とデプリーション層４０との間に、絶縁層（ゲート絶縁膜）（図示せず）をさらに形成してもよい。
【００６９】
次いで、図２Ａに示す高電子移動度トランジスタの製造方法を、図１３ないし図１８を参照して説明する。図６ないし図１２を参照して説明した製造方法と異なる部分についてのみ説明する。
【００７０】
図１３を参照すれば、基板３０上にバッファ層３２、チャネル層３４、第１チャネル供給層３６及び第２チャネル供給層３８を形成する過程は、図６ないし図８で説明した過程と同じである。
【００７１】
第２チャネル供給層３８上に、第２チャネル供給層３８のリセス部分とその周囲の一部とを覆うデプリーション層４０Ａを形成する。この時、デプリーション層４０Ａが覆う第２チャネル供給層３８の面積は、図１０でデプリーション層４０が覆う第２チャネル供給層３８の面積より小さい。換言すれば、図１３のデプリーション層４０Ａのサイズは、図１０のデプリーション層４０のサイズより小さい。
【００７２】
図１４を参照すれば、第２チャネル供給層３８上に、デプリーション層４０Ａを覆い、その周囲の第２チャネル供給層３８の一部も覆うマスクＭ３を形成する。次いで、マスクＭ３の周囲の第２チャネル供給層３８をエッチングして、図１５に示すように、第１チャネル供給層３６を露出させる。第１チャネル供給層３６が露出された後、第１チャネル供給層３６の露出された部分は、一定の厚さ範囲内でさらにエッチングされる。
【００７３】
図１６を参照すれば、第１チャネル供給層３６の露出された領域上に導電層４２を形成する。導電層４２は、ソース及びドレイン電極４２Ｓ，４２Ｄを形成する物質である。導電層４２は、マスクＭ３上にも形成される。導電層４２を形成した後、マスクＭ３を除去する。マスクＭ３を除去する過程で、導電層４２のマスクＭ３上に形成された部分も除去される。マスクＭ３が除去された後、デプリーション層４０Ａの両側に残った導電層４２は、図１７に示すように、ソース電極４２Ｓ及びドレイン電極４２Ｄとして使われる。図１６において、デプリーション層４０Ａと導電層４２とは、マスクＭ３により離隔された状態となる。したがって、マスクＭ３が除去された後、デプリーション層４０Ａ、ソース及びドレイン電極４２Ｓ，４２Ｄは、図１７に示すように離隔された状態となる。マスクＭ３を除去した後、図１８に示すように、デプリーション層４０Ａ上にゲート電極４４を形成する。
【００７４】
次いで、図４に示す高電子移動度トランジスタの製造方法を、図１９ないし図２２を参照して説明する。前述した製造方法と異なる部分についてのみ説明する。
【００７５】
図１９を参照すれば、第１チャネル供給層３６上に、チャネル層３４の上部面の露出された領域Ａ３を覆う第２デプリーション層５０’を形成する。第２デプリーション層５０’は、エピタキシー法で形成する。第２デプリーション層５０’において、チャネル層３４の露出された領域Ａ３上に形成された部分は、第１チャネル供給層３６の段差によってリセスされた形態となる。第２デプリーション層５０’上にマスクＭ４を形成する。マスクＭ４は、第２デプリーション層５０’のリセスされた部分とその周囲とを覆って、第２デプリーション層５０’でソース及びドレイン電極が形成される領域を限定する。このようにマスクＭ４を形成した後、図２０に示すように、マスクＭ４の周囲の第２デプリーション層５０の露出された部分をエッチングする。このエッチングは、第１チャネル供給層３６が露出されるまで行う。
【００７６】
図２１を参照すれば、エッチングにより露出された第１チャネル供給層３６の領域上に導電層４２を形成する。導電層４２は、マスクＭ４上にも形成される。導電層４２の形成後にマスクＭ４を除去すれば、マスクＭ４上に形成された導電層４２は、マスクＭ４と共に除去される。このようにして、導電層４２は、第１チャネル供給層３６上にのみ残る。第２デプリーション層５０の両側の第１チャネル供給層３６上に残った導電層４２は、図２２に示すように、ソース電極４２Ｓ及びドレイン電極４２Ｄとして使われる。第１チャネル供給層３６上に残った導電層４２は、第２デプリーション層５０の側面と接触する。
【００７７】
マスクＭ４を除去した後、図２２に示すように、第２デプリーション層５０上にゲート電極４４を形成する。
【００７８】
一方、図２０において、マスクＭ４を除去した後、第２デプリーション層５０を覆う他のマスクを形成した後で後続工程を進めるが、このようにすることで、ソース及びドレイン電極４２Ｓ，４２Ｄと第２デプリーション層５０とが離隔される高電子移動度トランジスタを形成できる。
【００７９】
図２３は、チャネル層３４がＧａＮ層、第１チャネル供給層３６がＡｌ３５ＧａＮ層(１５ｎｍ)（または、Ａｌ２０ＧａＮ層(１５ｎｍ)）、第２チャネル供給層３８がＡｌ２０ＧａＮ層(１５ｎｍ)（または、Ａｌ３５ＧａＮ層(１５ｎｍ)）、デプリーション層４０がｐ−ＧａＮ層である時、測定したゲート電極４４とソース及びドレイン電極４２Ｓ，４２Ｄとの間の二次元電子ガスＧ１と二次元ホールガスＧ２の密度に対するシミュレーション結果を表す。
【００８０】
図２３において、第１ピークＰ１は、二次元電子ガス密度を表し、第２ピークＰ２は、二次元ホールガス密度を表す。
【００８１】
図２３を参照すれば、第１及び第２チャネル供給層３６，３８の組成が同じである時、各層の成分比が異なる場合でも、二次元電子ガスと二次元ホールガスとの密度は、１０１８／ｃｍ３以上の高さがあるということが分かる。したがって、第１及び第２チャネル供給層３６，３８の組成が同じである場合にも、各層の成分比を異ならせれば、ゲート電極４４とドレイン電極４２Ｄとの間のチャネル層３４で、二次元電子ガス密度は高く維持でき、ゲート電極４４とドレイン電極４２Ｄとの間のデプリーション層４０で、二次元ホールガス密度も高く維持できるということが分かる。
【００８２】
図２５Ａは、本発明のさらに他の実施形態による高電子移動度トランジスタを示す。
【００８３】
図２５Ａを参照すれば、高電子移動度トランジスタは、基板１０５上に離隔して形成されたソース電極１１０、ゲート電極１１２及びドレイン電極１１４を備える。デプリーション層１０４が、ゲート電極１１２上に形成されている。第１チャネル供給層１０３が、デプリーション層１０４の側面上に存在する。チャネル層１０２とパッシベーション層１０１とが、第１チャネル供給層１０３とデプリーション層１０４上に形成されている。
【００８４】
図２５Ａに示すように、第１チャネル層１０２は、デプリーション層１０４との界面にデプリーション領域Ａ１を備え、二次元電子ガスを含む第１チャネル供給層１０３との界面に領域Ｇ１を備える。
【００８５】
図２５Ｂは、本発明のさらに他の実施形態による高電子移動度トランジスタを示す。図２５Ａに示す高電子移動度トランジスタと異なる部分についてのみ説明する。
【００８６】
図２５Ｂに示すように、デプリーション層１０４の代わりに、デプリーション層１０７と第１チャネル供給層１０３との間に第２チャネル供給層１０６を備える。
【００８７】
図２６Ａないし図２６Ｇは、本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す。
【００８８】
図２６Ａを参照すれば、電極層１１６が基板１０５上に形成される。基板１０５は、例えば、シリコン基板、シリコンカーバイド（ＳｉＣ）基板、またはアルミニウム酸化物基板（例えば、Ａｌ２Ｏ３）である。しかし、基板１０５は、かかる基板に限定されない。電極層１１６は、金属または金属窒化物を含む。図２６Ｂに示すように、電極層１１６は、ソース電極１１０、ゲート電極１１２及びドレイン電極１１４にパターニングされる。図２６Ｃに示すように、デプリーション層１０４’は、ソース電極１１０、ゲート電極１１２及びドレイン電極１１４上に形成される。デプリーション層１０４’は、図４で説明したデプリーション層５０と同じ物質を含むが、かかる物質に制限されない。
【００８９】
次いで、図２６Ｄに示すように、ソース電極１１０、ゲート電極１１２及びドレイン電極１１４上に形成されたデプリーション層１０４’をエッチバックして、デプリーション層１０４を形成する。図２６Ｅに示すように、第１チャネル供給層１０３’がデプリーション層１０４上に形成される。第１チャネル供給層１０３’は、図４で説明した第１チャネル供給層３６と同じ物質を含むが、かかる物質に制限されない。図２６Ｆに示すように、第１チャネル供給層１０３’をエッチバックすることで、第１チャネル供給層１０３が形成される。第１チャネル供給層１０３は、デプリーション層１０４を部分的に露出させてもよい。
【００９０】
次いで、図２６Ｇに示すように、チャネル層１０２及びパッシベーション層１０１が、第１チャネル供給層１０３上に順次に形成される。チャネル層１０２は、図４で説明したチャネル層３４と同じ物質を含むが、かかる物質に制限されない。パッシベーション層１０１は、絶縁物質または絶縁ポリマー物質を含むが、かかる物質に限定されない。この時、絶縁物質は、シリコン酸化物のような酸化物である。
【００９１】
図２６Ａないし図２６Ｇは、デプリーション層１０４を備える高電子移動度トランジスタを形成する方法の一例を示すが、デプリーション層１０４を形成する代わりに、図２５Ｂに示すように、デプリーション層１０７が第２チャネル供給層１０６上に形成されてもよい。
【００９２】
図２５Ｂを参照すれば、第２チャネル供給層１０６及びデプリーション層１０７は、それぞれ図１で説明した第２チャネル供給層３８及びデプリーション層４０と同じ物質を含んでもよい。
【００９３】
前述の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、望ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施形態により決まるものではなく、特許請求の範囲に記載された技術的思想により決まらねばならない。
【産業上の利用可能性】
【００９４】
本発明は、高周波素子関連の技術分野に適用可能である。
【符号の説明】
【００９５】
３０ 基板
３２ バッファ層
３４ チャネル層
３６ 第１チャネル供給層
３８ 第２チャネル供給層
４０，４０Ａ，４０Ｂ，４０Ｃ デプリーション層
４２Ｄ ドレイン電極
４２Ｓ ソース電極
４４ ゲート電極
Ａ１ デプリーション領域
Ｇ１ 二次元電子ガス
Ｇ２ 二次元ホールガス
【技術分野】
【０００１】
本発明は、電力素子及びその製造方法に係り、特にしきい電圧の変動を減らした高電子移動度トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）は、電力素子の一つである。高電子移動度トランジスタは、分極率が異なる化合物半導体を含み、チャネル層には、キャリアとして使われる二次元電子ガス（２−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：２ＤＥＧ）が形成される。高電子移動度トランジスタにおいて、ＡｌＧａＮバリヤー層の厚さを厚く形成すれば、チャネル層に二次元電子ガスの濃度を高めることができ、ターンオン時の電流、すなわち、オン電流を増加させることができる。しかし、ＡｌＧａＮバリヤー層の厚さが厚い場合、ゲートとＡｌＧａＮバリヤー層との間に形成されるデプリーション層によるＡｌＧａＮバリヤー層のエネルギーバンドの引き上げられる程度が小さい。したがって、ゲート下のチャネル層から二次元電子ガスが完全に除去されず、高電子移動度トランジスタのＥ・モード（Ｅｎｈａｎｃｅｄ ｍｏｄｅ）の動作が困難である。
【０００３】
かかる高電子移動度トランジスタにおいて、ゲート下のＡｌＧａＮバリヤー層にリセスを形成して、ゲート下のチャネル層から二次元電子ガスを完全に除去できる。しかし、リセスを形成するためのエッチング過程で、リセス後に、リセス下に残ったＡｌＧａＮバリヤー層の厚さが高電子移動度トランジスタごとに変わりうる。これによって、高電子移動度トランジスタごとにターンオンのためのしきい電圧Ｖｔｈが変わるが、これは、高電子移動度トランジスタの動作の信頼性低下の原因の一つとなる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、製品別のしきい電圧の偏差を減らすことができる高電子移動度トランジスタを提供することである。
【０００５】
本発明の他の目的は、かかる高電子移動度トランジスタの製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一実施形態による高電子移動度トランジスタは、化合物半導体を含む基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、前記二次元電子ガスチャネルに対応するように、前記チャネル層上に形成された第１チャネル供給層と、前記チャネル層のデプリーション領域及び前記第１チャネル供給層の一部の領域上に形成されたデプリーション層と、前記第１チャネル供給層上に形成され、前記デプリーション領域を挟んで対向するソース及びドレイン電極と、前記デプリーション層上に形成されたゲート電極と、を備える。
【０００７】
かかる高電子移動度トランジスタにおいて、前記第１チャネル供給層より分極率が小さい第２チャネル供給層を、前記チャネル層の前記デプリーション領域及び前記第１チャネル供給層の一部の領域上に備え、前記デプリーション層が、前記第２チャネル供給層上に備えられてもよい。
【０００８】
前記ソース及びドレイン電極が、前記デプリーション層と接触または離隔されてもよい。
【０００９】
前記ゲート電極と前記デプリーション層との間に、絶縁層がさらに備えられてもよい。
【００１０】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、ｐ型ドーピング物質でドーピングされた化合物半導体層であってもよい。
【００１１】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、分極誘発主成分の含量が厚さによって変わる化合物半導体層であってもよい。
【００１２】
前記第１チャネル供給層が、ｎ型ドーピング物質でドーピングされたものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であってもよい。
【００１３】
前記デプリーション層が、ｐ型ドーピング物質がドーピングされるか、またはドーピングされていないものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含んでもよい。
【００１４】
前記第１及び第２チャネル供給層が、組成が同じであり、組成比が異なる化合物半導体層であってもよい。
【００１５】
前記第１チャネル供給層の厚さが、２０ｎｍないし２００ｎｍであり、前記第２チャネル供給層の厚さが、５ないし２０ｎｍであってもよい。
【００１６】
前記ゲート電極が、ｐ−金属または窒化物であってもよい。
【００１７】
前記第１及び第２チャネル供給層が、同じ分極率を有してもよい。
【００１８】
本発明の一実施形態によるトランジスタは、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、前記デプリーション領域を露出させる開口を限定し、前記二次元電子ガスチャネル上に形成された第１チャネル供給層と、前記第１チャネル供給層及び前記デプリーション領域上に形成されたデプリーション層と、前記第１チャネル供給層上に形成され、互いに離隔したソース及びドレイン電極と、前記デプリーション層上に形成されたゲート電極と、を備え、前記デプリーション層が、窒素（Ｎ）を含有し、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）のうち少なくとも一つを含有する化合物半導体を含む。
【００１９】
かかるトランジスタにおいて、前記デプリーション層と前記デプリーション領域との間に、第２チャネル供給層をさらに備えてもよい。
【００２０】
前記第２チャネル供給層の分極率が、前記第１チャネル供給層の分極率より小さくてもよい。
【００２１】
前記ゲート電極と前記デプリーション層との間に、絶縁層がさらに備えられてもよい。
【００２２】
前記デプリーション層が、ｐ型ドーパントを含んでもよい。
【００２３】
前記デプリーション層の分極率が、前記第１チャネル供給層の分極率より小さくてもよい。
【００２４】
本発明の他の実施形態による高電子移動度トランジスタは、基板上に形成され、互いに離隔したソース電極、ドレイン電極及びゲート電極と、前記ゲート電極上に形成されたデプリーション層と、前記デプリーション層の少なくとも一部の上に形成された第１チャネル供給層と、前記デプリーション層及び前記第１チャネル供給層上に形成されたチャネル層と、を備え、前記チャネル層が、前記第１チャネル供給層に対応する二次元電子ガスチャネルと、前記デプリーション層に対応するデプリーション領域とを備える。
【００２５】
本発明の一実施形態による高電子移動度トランジスタの製造方法は、基板上にチャネル層を形成し、前記チャネル層上に、前記チャネル層より分極率が大きい第１チャネル供給層を形成し、前記第１チャネル供給層の一部を除去して、前記チャネル層の一部を露出させ、前記第１チャネル供給層上に、前記チャネル層の露出された領域を覆うデプリーション層を形成し、前記第１チャネル供給層上に、前記デプリーション層を挟んで対向するソース及びドレイン電極を形成し、前記デプリーション層上にゲート電極を形成する過程を含む。
【００２６】
かかる製造方法において、前記デプリーション層を形成する前に、前記第１チャネル供給層上に、前記チャネル層の露出された領域を覆って、前記第１チャネル供給層より分極率が小さい第２チャネル供給層を形成し、前記デプリーション層が、前記第２チャネル供給層上に形成されてもよい。
【００２７】
前記ゲート電極と前記デプリーション層との間に、絶縁層を形成してもよい。
【００２８】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、ｐ型ドーピング物質でドーピングされた化合物半導体層であってもよい。
【００２９】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、分極誘発主成分の含量が厚さによって変わる化合物半導体層であってもよい。
【００３０】
前記第１チャネル供給層が、ｎ型ドーピング物質でドーピングされたものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であってもよい。
【００３１】
前記デプリーション層が、ｐ型ドーピング物質がドーピングされるか、またはドーピングされていないものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であってもよい。
【００３２】
前記第１及び第２チャネル供給層が、組成が同じであり、組成比が異なる化合物半導体層であってもよい。
【００３３】
前記ゲート電極が、ｐ−金属または窒化物であってもよい。
【００３４】
前記デプリーション層及び前記第２チャネル形成層とが、エピタキシー法で形成されてもよい。
【００３５】
前記ソース及びドレイン電極が、前記デプリーション層と離隔して形成されてもよい。
【００３６】
前記デプリーション層を形成する前に、ウェットエッチングにより、前記チャネル層の露出された領域の表面粗度を緩和させてもよい。
【００３７】
前記第１及び第２チャネル供給層の分極率が、同じであってもよい。
【発明の効果】
【００３８】
本発明の一実施形態による高電子移動度トランジスタにおいて、チャネル層上にチャネル供給層が形成された後、チャネル供給層のゲート電極下に形成された部分は完全に除去される。以後、チャネル供給層が除去されたチャネル層上にエピタキシー法でデプリーション層を直接成長させるか、あるいはチャネル供給層と分極率が同じであるか、または小さい他のチャネル供給層とデプリーション層とを順次に成長させる。
【００３９】
ゲート電極下のデプリーション領域上に形成されるデプリーション層、または他のチャネル供給層とデプリーション層とは、エピタキシー法で成長されるので、ゲート電極とチャネル層との間に形成される物質層の厚さを正確に調節できる。これによって、ゲート電極とチャネル層との間に形成される物質層の厚さは、誤差範囲内で高電子移動度トランジスタ別に一定に維持できる。したがって、高電子移動度トランジスタ別にゲートしきい電圧の変化を最小化することができるため、高電子移動度トランジスタの動作信頼性が高くなる。
【００４０】
また、他のチャネル供給層は、ゲート電極とドレイン電極との間のチャネル供給層上にも成長されるので、ゲート電極とドレイン電極との間のチャネル供給層の厚さは、ゲート下より厚くなる。これによって、ゲート電極とドレイン電極との間にデプリーション層が存在するとしても、ゲート電極とドレイン電極との間のチャネル層で二次元電子ガス密度は低くならない。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態による高電子移動度トランジスタの断面図である。
【図２Ａ】図１において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図２Ｂ】図１において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図２Ｃ】図１において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図３】図１において、ゲート電極とデプリーション層との間に絶縁層（ゲート絶縁膜）がさらに備えられた場合を示す断面図である。
【図４】本発明の他の実施形態による高電子移動度トランジスタの断面図である。
【図５】図４において、ゲート電極とデプリーション層との間に絶縁層（ゲート絶縁膜）がさらに備えられた場合を示す断面図である。
【図６】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図７】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図８】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図９】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１０】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１１】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１２】本発明の一実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１３】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１４】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１５】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１６】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１７】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１８】本発明の他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図１９】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２０】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２１】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２２】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２３】本発明の一実施形態による高電子移動度トランジスタを対象として実施したシミュレーションで測定された、ゲート電極とドレイン電極との間の二次元電子ガスと二次元ホールガス密度を示すグラフである。
【図２４Ａ】図４において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図２４Ｂ】図４において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図２４Ｃ】図４において、デプリーション層がソース及びドレイン電極のうち少なくとも一つと離隔された場合を示す断面図である。
【図２５Ａ】本発明のさらに他の実施形態による高電子移動度トランジスタを示す断面図である。
【図２５Ｂ】本発明のさらに他の実施形態による高電子移動度トランジスタを示す断面図である。
【図２６Ａ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｂ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｃ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｄ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｅ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｆ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【図２６Ｇ】本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す断面図である。
【発明を実施するための形態】
【００４２】
以下、本発明の一実施形態による高電子移動度トランジスタ及びその製造方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示す層や領域の厚さは、明細書の明確性のために誇張されて示されたものである。
【００４３】
まず、本発明の一実施形態による高電子移動度トランジスタについて説明する。
【００４４】
図１を参照すれば、基板３０上にバッファ層３２が形成されている。基板３０は、例えば、シリコン基板、シリコンカーバイド（ＳｉＣ）基板、またはアルミニウム酸化物（例えば、Ａｌ２Ｏ３）基板である。バッファ層３２は、化合物半導体層である。例えば、バッファ層３２は、ＧａＮ層、ＡｌＧａＮ層またはＡｌＧａＩｎＮ層である。基板３０とバッファ層３２との間に、シード層がさらに備えられてもよい。この時、シード層は、例えば、ＡｌＮ層、ＡｌＧａＮ層である。バッファ層３２上には、 二次元電子ガスＧ１を含む物質層３４が存在する。物質層３４は、化合物半導体層であり、例えば、ＧａＮ層である。二次元電子ガスＧ１は、物質層３４の上部面下に位置する。二次元電子ガスＧ１は、チャネルキャリアとして使われる。このように、物質層３４は、チャネルキャリアとして使われる二次元電子ガスＧ１を含むため、チャネルを含む物質層という意味で、以下でチャネル層３４とする。チャネル層３４の上部面下の一部の領域Ａ１には、二次元電子ガスが存在しない。この領域Ａ１は、二次元電子ガスが除去された領域であって、以下、デプリーション領域（ｄｅｐｌｅｔｉｏｎ ａｒｅａ）Ａ１とする。チャネル層３４上に、第１チャネル供給層３６が存在する。第１チャネル供給層３６の厚さは、２０ｎｍ以上であるが、例えば、２０ｎｍないし２００ｎｍである。第１チャネル供給層３６の分極率によって、その厚さは２０ｎｍ以下であってもよい。第１チャネル供給層３６は、化合物半導体層である。第１チャネル供給層３６の分極率とバンドギャップとは、チャネル層３４より大きい。チャネル層３４と第１チャネル供給層３６とのかかる差によって、チャネル層３４に二次元電子ガスＧ１が現れる。第１チャネル供給層３６の化合物半導体は、ＡｌｘＧａ（１−ｘ−ｙ）ＩｎｙＮである。ここで、ｘは、０＜ｘ≦１、ｙは、０≦ｙ＜１、０＜ｘ＋ｙ≦１である。例えば、第１チャネル供給層３６は、ＡｌＮ，ＡｌＧａＮ，ＡｌＩｎＮ及びＡｌＧａＩｎＮのうちいずれか一つを含む。第１チャネル供給層３６は、二次元電子ガスＧ１に対応するチャネル層３４の上部面上に存在する。チャネル層３４のデプリーション領域Ａ１上には、第１チャネル供給層３６が存在しない。第１チャネル供給層３６上に、チャネル層３４のデプリーション領域Ａ１を覆う第２チャネル供給層３８が存在する。第２チャネル供給層３８は、第１チャネル供給層３６の上部面の一部の領域を覆う。第１チャネル供給層３６よりは及ぼす影響が少ないが、第２チャネル供給層３８は、チャネル層３４の二次元電子ガスＧ１の生成に影響を与える。第２チャネル供給層３８の厚さは、２０ｎｍ以下であるが、例えば、１ｎｍより厚く、２０ｎｍより薄い。
【００４５】
第１チャネル供給層３６上に第２チャネル供給層３８が備えられることで、二次元電子ガスＧ１上に存在するチャネル供給層３６及び３８の合計の厚さは、デプリーション領域Ａ１上に形成されたチャネル供給層３８より厚くなる。デプリーション領域Ａ１の境界での第１チャネル供給層３６の段差によって、デプリーション領域Ａ１上で、第２チャネル供給層３８は、リセスされた形態となる。かかる第２チャネル供給層３８は、化合物半導体層である。第２チャネル供給層３８の化合物半導体は、ＡｌｘＧａ（１−ｘ−ｙ）ＩｎｙＮである。ここで、ｘは、０＜ｘ≦１、ｙは、０≦ｙ＜１、０＜ｘ＋ｙ≦１である。第２チャネル供給層３８の分極率は、第１チャネル供給層３６より小さい。第１及び第２チャネル供給層３６，３８の分極率は同じであってもよいが、例えば、第２チャネル供給層３８の分極率が第１チャネル供給層３６の分極率と同じであってもよい。第１及び第２チャネル供給層３６，３８は、同じ化合物半導体層であってもよいが、その場合、第１及び第２チャネル供給層３６，３８の特定の成分、例えば、アルミニウム（Ａｌ）またはインジウム（Ｉｎ）の含量は異なる。例えば、第１及び第２チャネル供給層３６，３８がいずれもＡｌＧａＮ層である時、第１チャネル供給層３６のアルミニウム含量は３５％であり、第２チャネル供給層３８のアルミニウム含量は２０％であり、その逆であってもよい。第１及び第２チャネル供給層３６，３８は、ｎ型ドーピング物質でドーピングされたものであってもよい。シリコン（Ｓｉ）がｎ型ドーピング物質として使われるが、これに制限されない。
【００４６】
第２チャネル供給層３８上にデプリーション層４０が存在する。デプリーション層４０は、第２チャネル供給層３８のリセスされた部分とその周囲を覆う。二次元電子ガスＧ１上に存在するチャネル供給層３６及び３８の合計の厚さは、チャネル層３４のデプリーション領域Ａ１上に形成された第２チャネル供給層３８より厚い。したがって、デプリーション層４０による影響は、デプリーション領域Ａ１に制限されるため、デプリーション層４０の存在は、二次元電子ガスＧ１の密度に影響を与えない。デプリーション層４０の厚さは、例えば、５ないし５００ｎｍである。
【００４７】
第２チャネル供給層３８により、チャネル層３４のデプリーション領域Ａ１に二次元電子ガスが現れるが、このように表れた二次元電子ガスは、デプリーション層４０により除去される。このようにして、デプリーション領域Ａ１には、二次元電子ガスが存在しなくなる。もし存在するとしても、その量は、二次元電子ガスＧ１と比較して非常に少ないため、その影響は無視してもよい。デプリーション層４０は、化合物半導体層または窒化物層である。この時、化合物半導体層は、ｐ型ドーピング物質でドーピングされたものであるが、例えば、ＧａＮ層、ＡｌＧａＮ層、ＡｌＩｎＮ層、ＡｌＩｎＧａＮ層及びＩｎＧａＮ層のうちいずれか一つである。かかる化合物半導体層のうち、ＩｎＧａＮ層の場合は、ドーピング物質を含まない。デプリーション層４０が窒化物層である場合、デプリーション層４０は、例えば、ＩｎＮ層である。この時、ＩｎＮ層は、ｐ型ドーピング物質でドーピングされたものであるが、かかるドーピング物質を含まなくてもよい。マグネシウム（Ｍｇ）がｐ型ドーピング物質として使われるが、これに制限されない。デプリーション層４０は、また、ｐ型半導体層または誘電体層を備える。
【００４８】
デプリーション層４０は、第１チャネル供給層３６との分極率の差による二次元ホールガス（２−Ｄｉｍｅｎｓｉｏｎａｌ Ｈｏｌｅ Ｇａｓ：２ＤＨＧ）Ｇ２を含む。二次元ホールガスＧ２の形成に、第２チャネル供給層３８も影響を与える。二次元ホールガスＧ２は、第２チャネル供給層３８とデプリーション層４０との界面近辺に存在する。二次元電子ガスＧ１を除去する時、二次元ホールガスＧ２を共に除去すれば、図１の高電子移動度トランジスタの空間電荷は、全体的に中性となる。したがって、図１の高電子移動度トランジスタは、絶縁破壊電圧が非常に高いスーパー接合高電子移動度トランジスタとなる。
【００４９】
次いで、第１チャネル供給層３６で、第２チャネル供給層３８が形成されていない領域上に、ソース電極４２Ｓとドレイン電極４２Ｄとが形成される。ソース電極４２Ｓとドレイン電極４２Ｄとは、デプリーション領域Ａ１を挟んで対向する。チャネル層３４のデプリーション領域Ａ１は、ドレイン電極４２Ｄよりソース電極４２Ｓに近い。ソース電極４２Ｓとドレイン電極４２Ｄとは、第２チャネル供給層３８及びデプリーション層４０に接触する。
【００５０】
一方、図示していないが、第１チャネル供給層３６から、ソース電極４２Ｓとドレイン電極４２Ｄの下に形成された部分が除去されて、ソース電極４２Ｓとドレイン電極４２Ｄとがチャネル層３４上に形成されてもよい。かかる場合は、後述する他の実施形態にも適用される。
【００５１】
再び図１を参照すれば、デプリーション層４０上にゲート電極４４が存在する。ゲート電極４４は、チャネル層３４のデプリーション領域Ａ１上に位置する。ゲート電極４４は、金属ゲートまたは窒化物ゲートである。ゲート４４電極が金属ゲートである時、ゲート電極４４は、デプリーション層４０とオーミックコンタクトをなす第１金属、またはデプリーション層４０とショットキーコンタクトをなす第２金属で形成されたものである。第１金属は、仕事関数が４．５ｅＶ以上である金属であって、例えば、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）、白金（Ｐｔ）及び金（Ａｕ）のうちいずれか一つである。第２金属は、仕事関数が４．５ｅＶより小さい金属であって、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）及びタングステン（Ｗ）のうちいずれか一つである。ゲート電極４４が窒化物ゲートである時、ゲート電極４４は、遷移金属窒化物で形成されたものである。遷移金属窒化物は、例えば、ＴｉＮ、ＴａＮまたはＷＮである。また、ゲート電極４４は、導電性不純物を含むポリシリコンまたはゲルマニウム（Ｇｅ）で形成されたゲート電極である。
【００５２】
一方、図２Ａに示すように、デプリーション層４０Ａは、ソース電極４２Ｓ及びドレイン電極４２Ｄと離隔される。また、図２Ｂに示すように、デプリーション層４０Ｂは、ソース電極４２Ｓと離隔され、ドレイン電極４２Ｄとは離隔されなくてもよい。また、図２Ｃに示すように、デプリーション層４０Ｃは、ドレイン電極４２Ｄと離隔され、ソース電極４２Ｓとは離隔されなくてもよい。ソース電極４２Ｓとドレイン電極４２Ｄとは、少なくとも一つの金属または金属窒化物を含むが、例えば、Ａｕ，Ｎｉ，Ｐｔ，Ｔｉ，Ａｌ，Ｐｄ，Ｉｒ，Ｗ，Ｍｏ，Ｔａ，Ｃｕ，ＴｉＮ，ＴａＮ及びＷＮのうち少なくとも一つを含む。ソース電極４２Ｓとドレイン電極４２Ｄとは、これらに制限されない。
【００５３】
また、図３に示すように、ゲート電極４４’とデプリーション層４０との間には、漏れ電流を防止するための絶縁層４６がさらに備えられる。絶縁層４６は、シリコン酸化物層または窒化物層である。絶縁層４６は、図２Ａないし図２Ｃに示す高電子移動度トランジスタに適用される。
【００５４】
図４は、本発明の他の実施形態による高電子移動度トランジスタを示す。図１の場合と異なる部分についてのみ説明する。
【００５５】
図４を参照すれば、第１チャネル供給層３６の一部の領域上に、チャネル層３４のデプリーション領域Ａ１を覆う第２デプリーション層５０が備えられている。第２デプリーション層５０の厚さは、例えば、１ないし１００ｎｍである。第２デプリーション層５０は、ｐ型ドーピング物質がドーピングされた化合物半導体層であるが、例えば、ｐ型ＡｌＧａＮ層である。第２デプリーション層５０は、また、分極誘発元素の含量が次第に変わる化合物半導体層であるが、例えば、アルミニウム（Ａｌ）の含量が下面から上面へ行くほど次第に少なくなって、分極密度が次第に低くなるｐドーピング効果を有するＡｌＧａＮ層である。かかる第２デプリーション層５０は、ＡｌＧａＮ層以外にも、ＡｌＩｎＮ層またはＡｌＩｎＧａＮ層がある。第２デプリーション層５０は、図１の第２チャネル供給層３８と同じ位置に備えられる。第１チャネル供給層３６の上部面で、第２デプリーション層５０が存在しない領域上に、ソース電極４２Ｓとドレイン電極４２Ｄとが存在する。ソース電極４２Ｓとドレイン電極４２Ｄとは、第２デプリーション層５０と接触する。第２デプリーション層５０上にゲート電極４４が存在する。
【００５６】
一方、図５に示すように、第２デプリーション層５０とゲート電極４４’との間に、絶縁層４６がさらに備えられる。
【００５７】
図２４Ａに示すように、デプリーション層５０Ａは、ソース電極４２Ｓ及びドレイン電極４２Ｄから離隔される。また、図２４Ｂに示すように、デプリーション層５０Ｂは、ソース電極４２Ｓと離隔され、ドレイン電極４２Ｄとは離隔されなくてもよい。また、図２４Ｃに示すように、デプリーション層５０Ｃは、ドレイン電極４２Ｄと離隔され、ソース電極４２Ｓとは離隔されなくてもよい。
【００５８】
次いで、図６ないし図１１を参照して、本発明の一実施形態による高電子移動度トランジスタの製造方法を説明する。この過程で、図１ないし図５の説明で言及された部材については、同じ参照番号を使用し、関連した説明は省略する。
【００５９】
図６を参照すれば、基板３０上にバッファ層３２を形成する。基板３０とバッファ層３２との間にシード層（図示せず）を形成する。バッファ層３２上にチャネル層３４を形成する。チャネル層３４は、エピタキシー法を利用して形成する。チャネル層３４上に第１チャネル供給層３６’を形成する。第１チャネル供給層３６’とチャネル層３４との分極率の差によって、チャネル層３４の上部面下に二次元電子ガスＧ１が現れる。第１チャネル供給層３６’は、エピタキシー法を利用して形成する。第１チャネル供給層３６’が、ｎ型ドーピング物質、例えば、シリコン（Ｓｉ）がドーピングされた物質層である場合、第１チャネル供給層３６’を成長させる過程で、ｎ型ドーピング物質を注入させて形成する。この時、第１チャネル供給層３６’の成長及びｎ型ドーピング物質の注入は、イン・シチュ（ｉｎ−ｓｉｔｕ）で行う。第１チャネル供給層３６’を形成した後、第１チャネル供給層３６’の上部面上にマスクＭ１を形成する。マスクＭ１は、第１チャネル供給層３６’の上部面の一部の領域Ａ２が露出されるように形成する。マスクＭ１の形成後、第１チャネル供給層３６’の上部面の露出された一部の領域Ａ２は、図１のチャネル層３４のデプリーション領域Ａ１に対応する。マスクＭ１を形成した後、第１チャネル供給層３６’の上部面の露出された領域Ａ２を除去する。次いで、マスクＭ１も除去する。
【００６０】
このようにして、図７に示すように、チャネル層３４の上部面の一部の領域Ａ３が露出される。そして、一部の領域Ａ３を挟んで離隔された第１チャネル供給層３６’’が形成される。図６の第１チャネル供給層３６’から、チャネル層３４の露出された領域Ａ３上に形成された部分が除去されることで、チャネル層３４の露出された領域Ａ３から二次元電子ガスＧ１は除去される。かかるチャネル層３４の露出された領域Ａ３は、図１のデプリーション領域Ａ１に該当する。
【００６１】
図６の第１チャネル供給層３６’の一部の領域Ａ２は、異方性ドライエッチングにより除去されるが、かかるエッチングにより、チャネル層３４の上部面の露出された領域Ａ３の表面粗度は大きくなる。したがって、チャネル層３４の上部面の露出された領域Ａ３の表面粗度を低めるために、図７の結果物をウェットエッチングする。この時、ウェットエッチングのエッチャントとして、ＴＭＡＨまたはＫＯＨを使用する。ウェットエッチングにより、チャネル層３４の露出された領域Ａ３の表面粗度（ｒｍｓ）は、図６の第１チャネル供給層３６’を異方性のドライエッチングする前と類似したレベルに下げることができる。例えば、異方性のドライエッチング前において、チャネル層３４の上部面の表面粗度は、約１Åであるが、異方性のドライエッチング後、チャネル層３４の上部面の露出された領域Ａ３の表面粗度は、約２Åに大きくなる。しかし、ウェットエッチング後、露出された領域Ａ３の表面粗度は、再び約１Åに低くなる。
【００６２】
次いで、図８を参照すれば、ウェットエッチング後、第１チャネル供給層３６’’上に、チャネル層３４の上部面の露出された領域Ａ３を覆う第２チャネル供給層３８’を形成する。第２チャネル供給層３８’は、エピタキシー法で形成する。第２チャネル供給層３８’は、第１チャネル供給層３６’’と同じ組成で形成するが、組成のうち一つの成分の含量は、第１チャネル供給層３６’’と異なってもよい。例えば、第２チャネル供給層３８’は、第１チャネル供給層３６’’と同様に、ＡｌＧａＮ層を成長させて形成するが、Ａｌの含量は、第１チャネル供給層３６’’より少なくして形成する。チャネル層３４の露出された領域Ａ３と第１チャネル供給層３６’’との間には、段差が存在する。かかる段差は、第２チャネル供給層３８’にもそのまま転写される。これによって、第２チャネル供給層３８’が形成された後、チャネル層３４の露出された領域Ａ３上で、第２チャネル供給層３８’は、リセスされた形態に形成される。第２チャネル供給層３８’が形成された後、チャネル層３４の露出された領域Ａ３には、第２チャネル供給層３８’とチャネル層３４との分極率の差による第２二次元電子ガスＧ３が現れる。第２二次元電子ガスＧ３の密度は、第１チャネル供給層３６’’により第１チャネル供給層３６’’下のチャネル層３４に現れる二次元電子ガスＧ１に比べて低い。
【００６３】
次いで、図９を参照すれば、第２チャネル供給層３８’上にデプリーション層４０’を形成する。デプリーション層４０’は、エピタキシー法で形成する。第２チャネル供給層３８’のリセスされた形態は、デプリーション層４０’にも転写される。これによって、チャネル層３４の露出された領域Ａ３上で、デプリーション層４０’は、リセスされた形態に形成される。チャネル層３４の露出された領域Ａ３に現れる第２二次元電子ガスＧ３は、デプリーション層４０’が形成されるにつれて除去される。
【００６４】
デプリーション層４０’上にマスクＭ２を形成する。マスクＭ２は、チャネル層３４のデプリーション領域Ａ３と、その周囲の領域に対応するデプリーション層４０’の一部の領域とを覆う。マスクＭ２により、ソース及びドレイン電極が形成される領域が限定される。
【００６５】
図１０を参照すれば、マスクＭ２の周囲のデプリーション層４０’及び第２チャネル供給層３８’’が順次にエッチングされて、デプリーション層４０と第２チャネル供給層３８とが形成される。かかるエッチングは、第１チャネル供給層３６の上部面が露出されるまで行う。エッチング後、マスクＭ２を除去する。かかるエッチングにおいて、第１チャネル供給層３６の一部がエッチングされてもよい。かかるエッチングにより、第１チャネル供給層３６の上部面の第１領域３６Ａと第２領域３６Ｂとが露出される。第１及び第２領域３６Ａ，３６Ｂは離隔されており、チャネル層３４のデプリーション領域Ａ３を挟んで対向する。第２領域３６Ｂより第１領域３６Ａがデプリーション領域Ａ３に近い。第１領域３６Ａ上には、図１１に示すように、ソース電極４２Ｓを形成し、第２領域３６Ｂ上には、ドレイン電極４２Ｄを形成する。かかるソース及びドレイン電極４２Ｓ，４２Ｄは、図１０の結果からマスクＭ２を除去する前に、第１及び第２領域３６Ａ，３６ＢとマスクＭ２上に電極物質層（図示せず）を形成した後、マスクＭ２を除去するリフトオフ方式により形成する。
【００６６】
図１１を参照すれば、ソース電極４２Ｓとドレイン電極４２Ｄとは、第２チャネル供給層３８及びデプリーション層４０と接触する。
【００６７】
一方、図１０の第１チャネル供給層３６の上部面が露出されるエッチングにおいて、エッチングは、チャネル層３４が露出されるまで行ってもよい。この場合、ソース電極４２Ｓとドレイン電極４２Ｄとは、チャネル層３４上に形成されてもよい。
【００６８】
図１２を参照すれば、デプリーション層４０上にゲート電極４４を形成する。ゲート電極４４とデプリーション層４０との間に、絶縁層（ゲート絶縁膜）（図示せず）をさらに形成してもよい。
【００６９】
次いで、図２Ａに示す高電子移動度トランジスタの製造方法を、図１３ないし図１８を参照して説明する。図６ないし図１２を参照して説明した製造方法と異なる部分についてのみ説明する。
【００７０】
図１３を参照すれば、基板３０上にバッファ層３２、チャネル層３４、第１チャネル供給層３６及び第２チャネル供給層３８を形成する過程は、図６ないし図８で説明した過程と同じである。
【００７１】
第２チャネル供給層３８上に、第２チャネル供給層３８のリセス部分とその周囲の一部とを覆うデプリーション層４０Ａを形成する。この時、デプリーション層４０Ａが覆う第２チャネル供給層３８の面積は、図１０でデプリーション層４０が覆う第２チャネル供給層３８の面積より小さい。換言すれば、図１３のデプリーション層４０Ａのサイズは、図１０のデプリーション層４０のサイズより小さい。
【００７２】
図１４を参照すれば、第２チャネル供給層３８上に、デプリーション層４０Ａを覆い、その周囲の第２チャネル供給層３８の一部も覆うマスクＭ３を形成する。次いで、マスクＭ３の周囲の第２チャネル供給層３８をエッチングして、図１５に示すように、第１チャネル供給層３６を露出させる。第１チャネル供給層３６が露出された後、第１チャネル供給層３６の露出された部分は、一定の厚さ範囲内でさらにエッチングされる。
【００７３】
図１６を参照すれば、第１チャネル供給層３６の露出された領域上に導電層４２を形成する。導電層４２は、ソース及びドレイン電極４２Ｓ，４２Ｄを形成する物質である。導電層４２は、マスクＭ３上にも形成される。導電層４２を形成した後、マスクＭ３を除去する。マスクＭ３を除去する過程で、導電層４２のマスクＭ３上に形成された部分も除去される。マスクＭ３が除去された後、デプリーション層４０Ａの両側に残った導電層４２は、図１７に示すように、ソース電極４２Ｓ及びドレイン電極４２Ｄとして使われる。図１６において、デプリーション層４０Ａと導電層４２とは、マスクＭ３により離隔された状態となる。したがって、マスクＭ３が除去された後、デプリーション層４０Ａ、ソース及びドレイン電極４２Ｓ，４２Ｄは、図１７に示すように離隔された状態となる。マスクＭ３を除去した後、図１８に示すように、デプリーション層４０Ａ上にゲート電極４４を形成する。
【００７４】
次いで、図４に示す高電子移動度トランジスタの製造方法を、図１９ないし図２２を参照して説明する。前述した製造方法と異なる部分についてのみ説明する。
【００７５】
図１９を参照すれば、第１チャネル供給層３６上に、チャネル層３４の上部面の露出された領域Ａ３を覆う第２デプリーション層５０’を形成する。第２デプリーション層５０’は、エピタキシー法で形成する。第２デプリーション層５０’において、チャネル層３４の露出された領域Ａ３上に形成された部分は、第１チャネル供給層３６の段差によってリセスされた形態となる。第２デプリーション層５０’上にマスクＭ４を形成する。マスクＭ４は、第２デプリーション層５０’のリセスされた部分とその周囲とを覆って、第２デプリーション層５０’でソース及びドレイン電極が形成される領域を限定する。このようにマスクＭ４を形成した後、図２０に示すように、マスクＭ４の周囲の第２デプリーション層５０の露出された部分をエッチングする。このエッチングは、第１チャネル供給層３６が露出されるまで行う。
【００７６】
図２１を参照すれば、エッチングにより露出された第１チャネル供給層３６の領域上に導電層４２を形成する。導電層４２は、マスクＭ４上にも形成される。導電層４２の形成後にマスクＭ４を除去すれば、マスクＭ４上に形成された導電層４２は、マスクＭ４と共に除去される。このようにして、導電層４２は、第１チャネル供給層３６上にのみ残る。第２デプリーション層５０の両側の第１チャネル供給層３６上に残った導電層４２は、図２２に示すように、ソース電極４２Ｓ及びドレイン電極４２Ｄとして使われる。第１チャネル供給層３６上に残った導電層４２は、第２デプリーション層５０の側面と接触する。
【００７７】
マスクＭ４を除去した後、図２２に示すように、第２デプリーション層５０上にゲート電極４４を形成する。
【００７８】
一方、図２０において、マスクＭ４を除去した後、第２デプリーション層５０を覆う他のマスクを形成した後で後続工程を進めるが、このようにすることで、ソース及びドレイン電極４２Ｓ，４２Ｄと第２デプリーション層５０とが離隔される高電子移動度トランジスタを形成できる。
【００７９】
図２３は、チャネル層３４がＧａＮ層、第１チャネル供給層３６がＡｌ３５ＧａＮ層(１５ｎｍ)（または、Ａｌ２０ＧａＮ層(１５ｎｍ)）、第２チャネル供給層３８がＡｌ２０ＧａＮ層(１５ｎｍ)（または、Ａｌ３５ＧａＮ層(１５ｎｍ)）、デプリーション層４０がｐ−ＧａＮ層である時、測定したゲート電極４４とソース及びドレイン電極４２Ｓ，４２Ｄとの間の二次元電子ガスＧ１と二次元ホールガスＧ２の密度に対するシミュレーション結果を表す。
【００８０】
図２３において、第１ピークＰ１は、二次元電子ガス密度を表し、第２ピークＰ２は、二次元ホールガス密度を表す。
【００８１】
図２３を参照すれば、第１及び第２チャネル供給層３６，３８の組成が同じである時、各層の成分比が異なる場合でも、二次元電子ガスと二次元ホールガスとの密度は、１０１８／ｃｍ３以上の高さがあるということが分かる。したがって、第１及び第２チャネル供給層３６，３８の組成が同じである場合にも、各層の成分比を異ならせれば、ゲート電極４４とドレイン電極４２Ｄとの間のチャネル層３４で、二次元電子ガス密度は高く維持でき、ゲート電極４４とドレイン電極４２Ｄとの間のデプリーション層４０で、二次元ホールガス密度も高く維持できるということが分かる。
【００８２】
図２５Ａは、本発明のさらに他の実施形態による高電子移動度トランジスタを示す。
【００８３】
図２５Ａを参照すれば、高電子移動度トランジスタは、基板１０５上に離隔して形成されたソース電極１１０、ゲート電極１１２及びドレイン電極１１４を備える。デプリーション層１０４が、ゲート電極１１２上に形成されている。第１チャネル供給層１０３が、デプリーション層１０４の側面上に存在する。チャネル層１０２とパッシベーション層１０１とが、第１チャネル供給層１０３とデプリーション層１０４上に形成されている。
【００８４】
図２５Ａに示すように、第１チャネル層１０２は、デプリーション層１０４との界面にデプリーション領域Ａ１を備え、二次元電子ガスを含む第１チャネル供給層１０３との界面に領域Ｇ１を備える。
【００８５】
図２５Ｂは、本発明のさらに他の実施形態による高電子移動度トランジスタを示す。図２５Ａに示す高電子移動度トランジスタと異なる部分についてのみ説明する。
【００８６】
図２５Ｂに示すように、デプリーション層１０４の代わりに、デプリーション層１０７と第１チャネル供給層１０３との間に第２チャネル供給層１０６を備える。
【００８７】
図２６Ａないし図２６Ｇは、本発明のさらに他の実施形態による高電子移動度トランジスタの製造方法を段階別に示す。
【００８８】
図２６Ａを参照すれば、電極層１１６が基板１０５上に形成される。基板１０５は、例えば、シリコン基板、シリコンカーバイド（ＳｉＣ）基板、またはアルミニウム酸化物基板（例えば、Ａｌ２Ｏ３）である。しかし、基板１０５は、かかる基板に限定されない。電極層１１６は、金属または金属窒化物を含む。図２６Ｂに示すように、電極層１１６は、ソース電極１１０、ゲート電極１１２及びドレイン電極１１４にパターニングされる。図２６Ｃに示すように、デプリーション層１０４’は、ソース電極１１０、ゲート電極１１２及びドレイン電極１１４上に形成される。デプリーション層１０４’は、図４で説明したデプリーション層５０と同じ物質を含むが、かかる物質に制限されない。
【００８９】
次いで、図２６Ｄに示すように、ソース電極１１０、ゲート電極１１２及びドレイン電極１１４上に形成されたデプリーション層１０４’をエッチバックして、デプリーション層１０４を形成する。図２６Ｅに示すように、第１チャネル供給層１０３’がデプリーション層１０４上に形成される。第１チャネル供給層１０３’は、図４で説明した第１チャネル供給層３６と同じ物質を含むが、かかる物質に制限されない。図２６Ｆに示すように、第１チャネル供給層１０３’をエッチバックすることで、第１チャネル供給層１０３が形成される。第１チャネル供給層１０３は、デプリーション層１０４を部分的に露出させてもよい。
【００９０】
次いで、図２６Ｇに示すように、チャネル層１０２及びパッシベーション層１０１が、第１チャネル供給層１０３上に順次に形成される。チャネル層１０２は、図４で説明したチャネル層３４と同じ物質を含むが、かかる物質に制限されない。パッシベーション層１０１は、絶縁物質または絶縁ポリマー物質を含むが、かかる物質に限定されない。この時、絶縁物質は、シリコン酸化物のような酸化物である。
【００９１】
図２６Ａないし図２６Ｇは、デプリーション層１０４を備える高電子移動度トランジスタを形成する方法の一例を示すが、デプリーション層１０４を形成する代わりに、図２５Ｂに示すように、デプリーション層１０７が第２チャネル供給層１０６上に形成されてもよい。
【００９２】
図２５Ｂを参照すれば、第２チャネル供給層１０６及びデプリーション層１０７は、それぞれ図１で説明した第２チャネル供給層３８及びデプリーション層４０と同じ物質を含んでもよい。
【００９３】
前述の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、望ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施形態により決まるものではなく、特許請求の範囲に記載された技術的思想により決まらねばならない。
【産業上の利用可能性】
【００９４】
本発明は、高周波素子関連の技術分野に適用可能である。
【符号の説明】
【００９５】
３０ 基板
３２ バッファ層
３４ チャネル層
３６ 第１チャネル供給層
３８ 第２チャネル供給層
４０，４０Ａ，４０Ｂ，４０Ｃ デプリーション層
４２Ｄ ドレイン電極
４２Ｓ ソース電極
４４ ゲート電極
Ａ１ デプリーション領域
Ｇ１ 二次元電子ガス
Ｇ２ 二次元ホールガス
【特許請求の範囲】
【請求項１】
化合物半導体を含む基板と、
前記基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、
前記二次元電子ガスチャネルに対応するように、前記チャネル層上に形成された第１チャネル供給層と、
前記チャネル層の前記デプリーション領域及び前記第１チャネル供給層の一部の領域上に形成されたデプリーション層と、
前記第１チャネル供給層及び前記チャネル層のうちいずれか一つの上に形成され、前記デプリーション領域を挟んで対向するソース及びドレイン電極と、
前記デプリーション層上に形成されたゲート電極と、を備えることを特徴とする、高電子移動度トランジスタ。
【請求項２】
前記第１チャネル供給層より分極率が小さい第２チャネル供給層を、前記チャネル層の前記デプリーション領域及び前記第１チャネル供給層の一部の領域上に備え、前記デプリーション層が、前記第２チャネル供給層上に備えられることを特徴とする、請求項１に記載の高電子移動度トランジスタ。
【請求項３】
前記ソース及びドレイン電極が、前記デプリーション層と接触または離隔することを特徴とする、請求項１または２に記載の高電子移動度トランジスタ。
【請求項４】
前記ゲート電極と前記デプリーション層との間に、絶縁層がさらに備えられることを特徴とする、請求項１または２に記載の高電子移動度トランジスタ。
【請求項５】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、ｐ型ドーピング物質でドーピングされた化合物半導体層であることを特徴とする、請求項１に記載の高電子移動度トランジスタ。
【請求項６】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、分極誘発主成分の含量が厚さによって変わる化合物半導体層であることを特徴とする、請求項１に記載の高電子移動度トランジスタ。
【請求項７】
前記第１チャネル供給層が、ｎ型ドーピング物質でドーピングされたものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であることを特徴とする、請求項１に記載の高電子移動度トランジスタ。
【請求項８】
前記第１チャネル供給層の厚さが、２０ｎｍないし２００ｎｍであることを特徴とする、請求項１に記載の高電子移動度トランジスタ。
【請求項９】
前記デプリーション層が、ｐ型ドーピング物質がドーピングされるか、またはドーピングされていないものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であることを特徴とする、請求項２に記載の高電子移動度トランジスタ。
【請求項１０】
前記第１及び第２チャネル供給層が、組成が同じであり、組成比が異なる化合物半導体層であることを特徴とする、請求項２に記載の高電子移動度トランジスタ。
【請求項１１】
前記第１チャネル供給層の厚さが、２０ｎｍないし２００ｎｍであり、前記第２チャネル供給層の厚さが、５ないし２０ｎｍであることを特徴とする、請求項２に記載の高電子移動度トランジスタ。
【請求項１２】
前記ゲート電極が、ｐ−金属または窒化物であることを特徴とする、請求項１または２に記載の高電子移動度トランジスタ。
【請求項１３】
前記第１及び第２チャネル供給層が、同じ分極率を有することを特徴とする、請求項２に記載の高電子移動度トランジスタ。
【請求項１４】
二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、
前記デプリーション領域を露出させる開口を限定し、前記二次元電子ガスチャネル上に形成された第１チャネル供給層と、
前記第１チャネル供給層及び前記デプリーション領域上に形成されたデプリーション層と、
前記第１チャネル供給層上に形成され、互いに離隔されたソース及びドレイン電極と、
前記デプリーション層上に形成されたゲート電極と、を備え、
前記デプリーション層が、窒素（Ｎ）を含有し、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）のうち少なくとも一つを含有する化合物半導体を含むことを特徴とする、トランジスタ。
【請求項１５】
前記デプリーション層と前記デプリーション領域との間に、第２チャネル供給層をさらに備えることを特徴とする、請求項１４に記載のトランジスタ。
【請求項１６】
前記第２チャネル供給層の分極率が、前記第１チャネル供給層の分極率より小さいことを特徴とする、請求項１５に記載のトランジスタ。
【請求項１７】
前記ゲート電極と前記デプリーション層との間に、絶縁層がさらに備えられることを特徴とする、請求項１４に記載のトランジスタ。
【請求項１８】
前記デプリーション層が、ｐ型ドーパントを含むことを特徴とする、請求項１４に記載のトランジスタ。
【請求項１９】
前記デプリーション層の分極率が、前記第１チャネル供給層の分極率より小さいことを特徴とする、請求項１４に記載のトランジスタ。
【請求項２０】
基板と、
前記基板上に形成され、互いに離隔されたソース電極、ドレイン電極及びゲート電極と、
前記ゲート電極上に形成されたデプリーション層と、
前記デプリーション層の少なくとも一部の上に形成された第１チャネル供給層と、
前記デプリーション層及び前記第１チャネル供給層上に形成されたチャネル層と、を備え、
前記チャネル層が、前記第１チャネル供給層に対応する二次元電子ガスチャネルと、前記デプリーション層に対応するデプリーション領域とを備えることを特徴とする、高電子移動度トランジスタ。
【請求項２１】
基板上にチャネル層を形成するステップと、
前記チャネル層上に、前記チャネル層より分極率が大きい第１チャネル供給層を形成するステップと、
前記第１チャネル供給層の一部を除去して、前記チャネル層の一部を露出させるステップと、
前記第１チャネル供給層上に、前記チャネル層の露出された領域を覆うデプリーション層を形成するステップと、
前記第１チャネル供給層上に、前記デプリーション層を挟んで対向するソース及びドレイン電極を形成するステップと、
前記デプリーション層上にゲート電極を形成するステップと、を含むことを特徴とする、高電子移動度トランジスタの製造方法。
【請求項２２】
前記デプリーション層を形成する前に、前記第１チャネル供給層上に、前記チャネル層の露出された領域を覆って、前記第１チャネル供給層より分極率が小さい第２チャネル供給層を形成し、前記デプリーション層が、前記第２チャネル供給層上に形成されることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項２３】
前記ゲート電極と前記デプリーション層との間に、絶縁層を形成するステップをさらに含むことを特徴とする、請求項２１または２２に記載の高電子移動度トランジスタの製造方法。
【請求項２４】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、ｐ型ドーピング物質でドーピングされた化合物半導体層であることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項２５】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、分極誘発主成分の含量が厚さによって変わる化合物半導体層であることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項２６】
前記第１チャネル供給層が、ｎ型ドーピング物質でドーピングされたものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項２７】
前記第１チャネル供給層の厚さが、２０ｎｍないし２００ｎｍであり、前記デプリーション層の厚さが、５ないし２０ｎｍであることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項２８】
前記デプリーション層が、ｐ型ドーピング物質がドーピングされるか、またはドーピングされていないものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であることを特徴とする、請求項２２に記載の高電子移動度トランジスタの製造方法。
【請求項２９】
前記第１及び第２チャネル供給層が、組成が同じであり、組成比が異なる化合物半導体層であることを特徴とする、請求項２２に記載の高電子移動度トランジスタの製造方法。
【請求項３０】
前記第１チャネル供給層の厚さが、２０ｎｍないし２００ｎｍであり、前記第２チャネル供給層の厚さが、５ないし２０ｎｍであることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項３１】
前記ゲート電極が、ｐ−金属または窒化物であることを特徴とする、請求項２１または２２に記載の高電子移動度トランジスタの製造方法。
【請求項３２】
前記デプリーション層が、エピタキシー法で形成されることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項３３】
前記第２チャネル供給層及び前記デプリーション層が、エピタキシー法で形成されることを特徴とする、請求項２２に記載の高電子移動度トランジスタの製造方法。
【請求項３４】
前記ソース及びドレイン電極が、前記デプリーション層と離隔して形成されることを特徴とする、請求項２１または２２に記載の高電子移動度トランジスタの製造方法。
【請求項３５】
前記デプリーション層を形成する前に、前記チャネル層の露出された領域の表面粗度を緩和させることを特徴とする、請求項２１または２２に記載の高電子移動度トランジスタの製造方法。
【請求項３６】
前記チャネル層の露出された領域をウェットエッチングして、前記表面粗度を緩和させることを特徴とする、請求項３５に記載の高電子移動度トランジスタの製造方法。
【請求項３７】
前記第１及び第２チャネル供給層の分極率が、同じであることを特徴とする、請求項２２に記載の高電子移動度トランジスタの製造方法。
【請求項１】
化合物半導体を含む基板と、
前記基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、
前記二次元電子ガスチャネルに対応するように、前記チャネル層上に形成された第１チャネル供給層と、
前記チャネル層の前記デプリーション領域及び前記第１チャネル供給層の一部の領域上に形成されたデプリーション層と、
前記第１チャネル供給層及び前記チャネル層のうちいずれか一つの上に形成され、前記デプリーション領域を挟んで対向するソース及びドレイン電極と、
前記デプリーション層上に形成されたゲート電極と、を備えることを特徴とする、高電子移動度トランジスタ。
【請求項２】
前記第１チャネル供給層より分極率が小さい第２チャネル供給層を、前記チャネル層の前記デプリーション領域及び前記第１チャネル供給層の一部の領域上に備え、前記デプリーション層が、前記第２チャネル供給層上に備えられることを特徴とする、請求項１に記載の高電子移動度トランジスタ。
【請求項３】
前記ソース及びドレイン電極が、前記デプリーション層と接触または離隔することを特徴とする、請求項１または２に記載の高電子移動度トランジスタ。
【請求項４】
前記ゲート電極と前記デプリーション層との間に、絶縁層がさらに備えられることを特徴とする、請求項１または２に記載の高電子移動度トランジスタ。
【請求項５】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、ｐ型ドーピング物質でドーピングされた化合物半導体層であることを特徴とする、請求項１に記載の高電子移動度トランジスタ。
【請求項６】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、分極誘発主成分の含量が厚さによって変わる化合物半導体層であることを特徴とする、請求項１に記載の高電子移動度トランジスタ。
【請求項７】
前記第１チャネル供給層が、ｎ型ドーピング物質でドーピングされたものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であることを特徴とする、請求項１に記載の高電子移動度トランジスタ。
【請求項８】
前記第１チャネル供給層の厚さが、２０ｎｍないし２００ｎｍであることを特徴とする、請求項１に記載の高電子移動度トランジスタ。
【請求項９】
前記デプリーション層が、ｐ型ドーピング物質がドーピングされるか、またはドーピングされていないものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であることを特徴とする、請求項２に記載の高電子移動度トランジスタ。
【請求項１０】
前記第１及び第２チャネル供給層が、組成が同じであり、組成比が異なる化合物半導体層であることを特徴とする、請求項２に記載の高電子移動度トランジスタ。
【請求項１１】
前記第１チャネル供給層の厚さが、２０ｎｍないし２００ｎｍであり、前記第２チャネル供給層の厚さが、５ないし２０ｎｍであることを特徴とする、請求項２に記載の高電子移動度トランジスタ。
【請求項１２】
前記ゲート電極が、ｐ−金属または窒化物であることを特徴とする、請求項１または２に記載の高電子移動度トランジスタ。
【請求項１３】
前記第１及び第２チャネル供給層が、同じ分極率を有することを特徴とする、請求項２に記載の高電子移動度トランジスタ。
【請求項１４】
二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、
前記デプリーション領域を露出させる開口を限定し、前記二次元電子ガスチャネル上に形成された第１チャネル供給層と、
前記第１チャネル供給層及び前記デプリーション領域上に形成されたデプリーション層と、
前記第１チャネル供給層上に形成され、互いに離隔されたソース及びドレイン電極と、
前記デプリーション層上に形成されたゲート電極と、を備え、
前記デプリーション層が、窒素（Ｎ）を含有し、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）のうち少なくとも一つを含有する化合物半導体を含むことを特徴とする、トランジスタ。
【請求項１５】
前記デプリーション層と前記デプリーション領域との間に、第２チャネル供給層をさらに備えることを特徴とする、請求項１４に記載のトランジスタ。
【請求項１６】
前記第２チャネル供給層の分極率が、前記第１チャネル供給層の分極率より小さいことを特徴とする、請求項１５に記載のトランジスタ。
【請求項１７】
前記ゲート電極と前記デプリーション層との間に、絶縁層がさらに備えられることを特徴とする、請求項１４に記載のトランジスタ。
【請求項１８】
前記デプリーション層が、ｐ型ドーパントを含むことを特徴とする、請求項１４に記載のトランジスタ。
【請求項１９】
前記デプリーション層の分極率が、前記第１チャネル供給層の分極率より小さいことを特徴とする、請求項１４に記載のトランジスタ。
【請求項２０】
基板と、
前記基板上に形成され、互いに離隔されたソース電極、ドレイン電極及びゲート電極と、
前記ゲート電極上に形成されたデプリーション層と、
前記デプリーション層の少なくとも一部の上に形成された第１チャネル供給層と、
前記デプリーション層及び前記第１チャネル供給層上に形成されたチャネル層と、を備え、
前記チャネル層が、前記第１チャネル供給層に対応する二次元電子ガスチャネルと、前記デプリーション層に対応するデプリーション領域とを備えることを特徴とする、高電子移動度トランジスタ。
【請求項２１】
基板上にチャネル層を形成するステップと、
前記チャネル層上に、前記チャネル層より分極率が大きい第１チャネル供給層を形成するステップと、
前記第１チャネル供給層の一部を除去して、前記チャネル層の一部を露出させるステップと、
前記第１チャネル供給層上に、前記チャネル層の露出された領域を覆うデプリーション層を形成するステップと、
前記第１チャネル供給層上に、前記デプリーション層を挟んで対向するソース及びドレイン電極を形成するステップと、
前記デプリーション層上にゲート電極を形成するステップと、を含むことを特徴とする、高電子移動度トランジスタの製造方法。
【請求項２２】
前記デプリーション層を形成する前に、前記第１チャネル供給層上に、前記チャネル層の露出された領域を覆って、前記第１チャネル供給層より分極率が小さい第２チャネル供給層を形成し、前記デプリーション層が、前記第２チャネル供給層上に形成されることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項２３】
前記ゲート電極と前記デプリーション層との間に、絶縁層を形成するステップをさらに含むことを特徴とする、請求項２１または２２に記載の高電子移動度トランジスタの製造方法。
【請求項２４】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、ｐ型ドーピング物質でドーピングされた化合物半導体層であることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項２５】
前記デプリーション層が、分極率が前記第１チャネル供給層より小さく、分極誘発主成分の含量が厚さによって変わる化合物半導体層であることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項２６】
前記第１チャネル供給層が、ｎ型ドーピング物質でドーピングされたものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項２７】
前記第１チャネル供給層の厚さが、２０ｎｍないし２００ｎｍであり、前記デプリーション層の厚さが、５ないし２０ｎｍであることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項２８】
前記デプリーション層が、ｐ型ドーピング物質がドーピングされるか、またはドーピングされていないものであって、Ａｌ，Ｇａ及びＩｎのうち少なくとも一つを含む窒化物層であることを特徴とする、請求項２２に記載の高電子移動度トランジスタの製造方法。
【請求項２９】
前記第１及び第２チャネル供給層が、組成が同じであり、組成比が異なる化合物半導体層であることを特徴とする、請求項２２に記載の高電子移動度トランジスタの製造方法。
【請求項３０】
前記第１チャネル供給層の厚さが、２０ｎｍないし２００ｎｍであり、前記第２チャネル供給層の厚さが、５ないし２０ｎｍであることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項３１】
前記ゲート電極が、ｐ−金属または窒化物であることを特徴とする、請求項２１または２２に記載の高電子移動度トランジスタの製造方法。
【請求項３２】
前記デプリーション層が、エピタキシー法で形成されることを特徴とする、請求項２１に記載の高電子移動度トランジスタの製造方法。
【請求項３３】
前記第２チャネル供給層及び前記デプリーション層が、エピタキシー法で形成されることを特徴とする、請求項２２に記載の高電子移動度トランジスタの製造方法。
【請求項３４】
前記ソース及びドレイン電極が、前記デプリーション層と離隔して形成されることを特徴とする、請求項２１または２２に記載の高電子移動度トランジスタの製造方法。
【請求項３５】
前記デプリーション層を形成する前に、前記チャネル層の露出された領域の表面粗度を緩和させることを特徴とする、請求項２１または２２に記載の高電子移動度トランジスタの製造方法。
【請求項３６】
前記チャネル層の露出された領域をウェットエッチングして、前記表面粗度を緩和させることを特徴とする、請求項３５に記載の高電子移動度トランジスタの製造方法。
【請求項３７】
前記第１及び第２チャネル供給層の分極率が、同じであることを特徴とする、請求項２２に記載の高電子移動度トランジスタの製造方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２４Ａ】
【図２４Ｂ】
【図２４Ｃ】
【図２５Ａ】
【図２５Ｂ】
【図２６Ａ】
【図２６Ｂ】
【図２６Ｃ】
【図２６Ｄ】
【図２６Ｅ】
【図２６Ｆ】
【図２６Ｇ】
【図２３】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２４Ａ】
【図２４Ｂ】
【図２４Ｃ】
【図２５Ａ】
【図２５Ｂ】
【図２６Ａ】
【図２６Ｂ】
【図２６Ｃ】
【図２６Ｄ】
【図２６Ｅ】
【図２６Ｆ】
【図２６Ｇ】
【図２３】
【公開番号】特開２０１３−８９９７３（Ｐ２０１３−８９９７３Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１２−２３１７７６（Ｐ２０１２−２３１７７６）
【出願日】平成２４年１０月１９日（２０１２．１０．１９）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２４年１０月１９日（２０１２．１０．１９）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]