めっき終端および電解めっきを使用する形成方法
【課題】めっき終端および電解めっきを使用する形成方法を提供する。
【解決手段】多層電子コンポーネントは、複数の内部電極と交互に配置された複数の誘電層を含む。内部アンカタブおよび/または外部アンカタブも、誘電層と選択的に交互に配置することができる。内部電極およびアンカタブの諸部分は、それぞれのグループで電子コンポーネントの周辺部に沿って露出される。各露出された部分は、所与のグループ内の他の露出された部分から所定の距離以内にあり、露出された内部導電要素のうちの選択された要素の間での薄膜めっきされた材料の堆積および制御されたブリッジングによって、終端構造を形成できるようになっている。電解めっきを、任意選択のクリーニングステップおよび焼鈍ステップと共に使用して、銅、ニッケル、または他の導電材料の直接めっきされた部分を形成することができる。
【解決手段】多層電子コンポーネントは、複数の内部電極と交互に配置された複数の誘電層を含む。内部アンカタブおよび/または外部アンカタブも、誘電層と選択的に交互に配置することができる。内部電極およびアンカタブの諸部分は、それぞれのグループで電子コンポーネントの周辺部に沿って露出される。各露出された部分は、所与のグループ内の他の露出された部分から所定の距離以内にあり、露出された内部導電要素のうちの選択された要素の間での薄膜めっきされた材料の堆積および制御されたブリッジングによって、終端構造を形成できるようになっている。電解めっきを、任意選択のクリーニングステップおよび焼鈍ステップと共に使用して、銅、ニッケル、または他の導電材料の直接めっきされた部分を形成することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、多層電子コンポーネントの改善された終端特徴に関し、より詳細には、キャパシタ、抵抗器、インダクタなどの多層電子コンポーネント、または集積受動コンポーネントの、めっきされた終端(plated termination)に関する。本発明に係る終端設計(termination design)は、めっきされた電気接続の形成を容易にするために、内部電極タブおよび/または外部電極タブの選択的配置を利用する。外部接続が好ましく行われることによって、通常の厚膜終端ストライプの設置が省かれるか、または大幅に単純化される。
【背景技術】
【0002】
多くの現代の電子コンポーネントは、モノリシック(monolithic)デバイスとしてパッケージ化され、単一のチップパッケージ内に単一のコンポーネントまたは複数のコンポーネントを含む場合がある。そのようなモノリシックデバイスの一具体例が、多層キャパシタまたは多層キャパシタアレイであり、開示される技術に関して特に重要なのが、交互嵌合した内部電極層および対応する電極タブを有する多層キャパシタである。交互嵌合キャパシタ(IDC)技術の特徴を含む多層キャパシタの例が、特許文献1および2に見られる。他のモノリシック電子コンポーネントは、複数の受動コンポーネントを単一のチップ構造に集積したデバイスに対応する。そのような集積受動コンポーネント(integrated passive component)は、多層構成内で形成され、モノリシック電子デバイスとしてパッケージ化される、抵抗器、キャパシタ、インダクタ、および/または他の受動コンポーネントの選択された組合せを提供することができる。
【0003】
選択的終端(selective terminations)は、しばしば、様々なモノリシック電子コンポーネントの電気接続を形成するために必要である。複数の終端は、集積モノリシックデバイスの異なる電子コンポーネントへの電気接続を提供するために必要である。また、複数の終端は、しばしば、望ましくないインダクタンスレベルを下げるために、IDCおよび他の多層アレイと共に使用される。複数の終端が多層コンポーネント内で形成された1つの例示的な形は、電気接続がそのデバイスの選択された電極部分の間で形成されるように、チップ構造の選択された区域を通ってバイア(vias)をドリル加工し、バイアに導電材料を充填することによるものである。
【0004】
本発明に係るデバイスに外部終端を形成するもう1つの形は、内部電極層の露出された部分に、ガラスマトリクス内の銀または銅の厚膜ストライプを適用し、その後、ある部分が基板にはんだ付け可能になるように、終端ストライプ上に追加の金属層をめっきすることである。ファイヤードターミネーション(fired termination)およびその上にめっきされた金属膜によって形成される外部電極を伴う電子コンポーネントの例が、特許文献3に開示されている。終端の適用は、しばしば制御が難しく、チップサイズの縮小に伴って問題になる可能性がある。電子デバイスの選択された領域で終端を形成する方法に関する特許文献4および5がある。
【0005】
電子コンポーネントの常に縮小する(ever-shrinking)サイズは、終端ストライプを所定の区域内に必要な精度でプリントすることを非常に難しくする。厚膜終端ストライプは、通常、チップをつかみ、特別に設計されたおよび/または彫刻されたホイールを用いて選択的終端を適用する機械を用いて適用される。チップ構造への終端ストライプの適用に関連する機械的特徴およびステップが特許文献6、7、8、および9に開示されている。コンポーネントサイズの減少または電子チップデバイスに関する終端接点の個数の増加は、通常の終端機械の分解能限度を、その最高点に到達させる可能性がある。
【0006】
選択的終端の適用を試みるときに生じる可能性がある他の問題には、終端ランド(termination land)のシフト(shifting)、内部電極タブが露出されるか完全に失われるようにする終端の位置ずれ(mispositioning)、および欠けているラップアラウンド(missing wrap-around)終端部分が含まれる。さらなる問題が、ペイント様終端材料の薄すぎるコーティングが適用されるとき、または終端コーティングの一部分が別の部分に塗布され、短絡した終端ランドを引き起こすときに生じる可能性がある。モノリシックデバイスの電気終端の提供を取り巻く上記および他の懸念が、電子チップコンポーネント用の安価で効果的な終端特徴を提供する必要を生じさせる。
【0007】
コンポーネントの微細化と、特に回路基板に近接して複数のコンポーネントを位置決めするときの、共に短絡しない終端を提供することに関する懸念とに鑑みて、セラミック基板の横表面から所定の距離だけ離された外部電極を有するチップタイプ電子コンポーネントが提供される(例えば、特許文献10参照)。より具体的に言うと、より普通の5つの側面を有する終端ではなく3つの側面を有する終端を有する電子コンポーネントが、開示されている。そのような3つの側面を有する終端を有するコンポーネントは、共に別個のコンポーネント終端を短絡させずに、互いに隣接する関係でより簡単に提供される。特許文献10に開示されたいくつかの実施形態に、個々の電極の露出された部分に適用される電気めっきされた膜(electroplated film)が含まれる。
【0008】
終端の適用に関連するもう1つの既知の選択肢は、シャドウマスクに対する複数の個々の基板コンポーネントの位置合せを用いる。部品を、特許に開示されたものなどの特に設計された治具(fixture)(例えば、特許文献11参照)に装填し、その後、マスク要素を介してスパッタリングすることができる。これは、通常、非常に高価な製造プロセスであり、したがって、他の効果的であるがよりコスト効率のよい終端の提供が、望ましい可能性がある。
【0009】
様々な電子コンポーネントに関する終端の形成の諸態様を扱う特許文献12、13、14、および15がある。
【0010】
多層セラミックデバイスを形成する方法に対処する追加の参考資料に、特許文献16、17、18、および19が含まれる。
【0011】
様々な態様および代替の特徴が、電子コンポーネントおよびその終端の分野で既知であるが、本明細書で述べた問題のすべてに全般的に対処する設計は、現れていない。前述のすべての米国特許の開示は、参照によって本明細書にその全体が組み込まれている。
【0012】
【特許文献1】米国特許第5880925号公報
【特許文献2】米国特許第6243253B1号公報
【特許文献3】米国特許第5021921号公報
【特許文献4】米国特許第6232144B1号公報
【特許文献5】米国特許第6214685B1号公報
【特許文献6】米国特許第5944897号公報
【特許文献7】米国特許第5863331号公報
【特許文献8】米国特許第5753299号公報
【特許文献9】米国特許第5226382号公報
【特許文献10】米国特許第6380619号公報
【特許文献11】米国特許第4919076号公報
【特許文献12】米国特許第5880011号公報
【特許文献13】米国特許第5770476号公報
【特許文献14】米国特許第6141846号公報
【特許文献15】米国特許第3258898号公報
【特許文献16】米国特許第4811164号公報
【特許文献17】米国特許第4266265号公報
【特許文献18】米国特許第4241378号公報
【特許文献19】米国特許第3988498号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
本発明は、様々な前述の短所、ならびに電子終端および関連する技術の関係するある種の態様を認識し、対処する。したがって、幅広く言って、本明細書で開示される技術の主要な対象は、電子コンポーネントの改善された終端特徴である。より具体的に言って、開示される終端特徴は、めっきされ、通常は終端の目的でモノリシックデバイスの諸部分に沿ってプリントされる厚膜ストライプを除去するか、または非常に単純化するように設計される。
【0014】
本明細書で開示される技術のもう1つの主要な目的は、内部電極要素の提供および追加のアンカタブ(anchor tab)の任意の配置を介して、めっきされた終端の形成を案内する形を提供することである。内部電極要素と追加アンカタブとの両方が、安全で信頼性のある外部めっきの形成を容易にすることができる。アンカタブは、通常は内部電気接続を提供しないが、機能強化された外部終端接続性、よりよい機械的完全性、およびめっき材料の堆積を提供することができる。露出された内部導電要素(電極およびアンカタブを含む)の位置は、「自己決定」プロセスでのめっきされた終端構造の堆積および形成を可能にする。
【0015】
本発明のもう1つの主要な目的は、これによって、通常の厚膜終端ストライプが除去されるか、または単純化され、めっきされた終端だけが、所与のコンポーネントの外部電極接続の多くをもたらすのに必要になる、電子コンポーネントの終端特徴を提供することである。開示される技術に従ってめっきされる材料は、金属導体、抵抗材料、および/または半導体材料を含むことができる。
【0016】
本終端技術のもう1つの主要な目的は、終端特徴が、例えば低インダクタンスセラミックキャパシタおよびキャパシタアレイ、多層セラミックキャパシタ、およびキャパシタアレイ、ならびに集積受動コンポーネントを含む、様々な多層モノリシックデバイスに従って使用できることである。集積受動コンポーネントには、抵抗器、キャパシタ、バリスタ、インダクタ、バラン、カプラ、および/または他の受動コンポーネントの選択された組合せを含めることができる。
【0017】
開示される発明の利点は、電子コンポーネントの終端特徴を、終端機械装置による適用の必要なしにもたらすことができ、したがって、そうでなければ達成不可能である可能性がある、分解能レベルで外部終端を作る能力を提供することである。そのような改善された終端分解能(resolution)は、所与のコンポーネント区域内のより多くの終端、およびはるかに微細なピッチを有する終端の提供をも可能にし、したがって、そのような終端に関連する過度のESL値を減らす。
【0018】
本技術の全般的な目的は、はんだ浸食を受けにくく、絶縁抵抗も低い効果的なはんだベースを使用可能にする終端特徴を提供することである。この技術のもう1つの全般的な目的は、ワイヤボンディングに関する効果的な金属ベースを使用可能にする終端特徴を提供することである。言い換えると、ある種の材料(例えば、ニッケルまたは金)を電気めっきする現在の技術を用いて、ワイヤボンディング用の終端を提供することを可能にすることである。露出された電極部分およびアンカタブ部分の構成は、選択された、隣接する露出されたタブ部分が、別個の終端位置の間の望ましくないブリッジングなしで、めっきされた終端金属を蒸着されるように設計される。
【0019】
本発明のもう1つの特徴は、開示される技術を、外部終端の変更された個数および配置を含む無数の異なる終端構成に従って利用できることである。めっきされた終端は、本明細書で開示される様々な異なるめっき技法に従って、電子コンポーネントの周辺部の、露出された導電要素の提供によって自己決定される位置に形成することができる。
【0020】
本発明に係るめっきされた終端技術のもう1つの目的は、当を得た信頼性のある形でのより安価で効率的な電子コンポーネントの生産を容易にすることである。これが達成される1つの主要な理由は、本終端めっきプロセスが、個々の終端ではなく「バッチ」処理を使用することである。
【0021】
本技術のさらなる利点は、正確な端子形状および位置合せを伴って、自己決定される位置に選択的に形成される、電子コンポーネント用の薄膜終端構造の形成を含む。本発明に係る終端構造および電子コンポーネントは、低い揮発性成分放出(low volatile component emission)を含む、信頼性のある電気特性および機械的特性を示す。
【0022】
本発明のさらなる目的および利点は、本明細書の詳細な説明で示され、あるいは、本明細書の詳細な説明から当業者に明白になる。また、当業者は、開示される技術の趣旨および範囲から逸脱せずに、開示される技術への本言及によって、本明細書の具体的に図示され、言及され、議論される特徴に対する修正および変更を、開示される技術の様々な実施形態および使用で実践できることをさらに理解するに違いない。そのような変形には、図示され、言及され、または議論される同等の手段および特徴または材料の置換と、様々な部分、特徴、または類似物の機能的逆転、動作的逆転、または位置的逆転を含めることができるが、これらに限定はされない。
【0023】
さらに、本発明の、異なる実施形態ならびに異なる現在の好ましい実施形態に、本明細書で開示される特徴または要素あるいはその均等物の様々な組合せまたは構成(明示的に図面に示されず、詳細な説明で述べられない特徴またはそのような特徴の構成の組合せを含む)を含めることができることを理解されたい。
【課題を解決するための手段】
【0024】
本発明の第1の例示的実施形態は、複数の誘電層と、複数の内部電極と、電気化学堆積物(electrochemical deposit)の少なくとも1つの部分とを含む多層電子コンポーネントに関する。複数の電極層は、それぞれ、縁によって横方向に区切られ、内部電極層は、内部電極の選択された部分が、複数の誘電層の少なくとも1つの縁まで延び、その縁に沿ってそれぞれの群で露出されるように、複数の誘電層の間で選択的に交互に配置される。誘電層と内部電極との交互に配置された組合せは、それぞれの最上部および最下部の表面を特徴とするモノリシックアセンブリを形成する。電気化学堆積物の少なくとも1つの部分は、多層コンポーネントの周辺部に沿って形成されて、それぞれの群内の複数の内部電極の露出された部分を接続する、薄膜めっき材料に対応する。
【0025】
いくつかのより具体的な実施形態では、内部アンカタブも、複数の誘電層の間で交互に配置され、複数の誘電層の少なくとも1つの縁に沿って露出される。外部アンカタブを、モノリシックアセンブリの最上部および/または最下部の表面に設けることもできる。アンカタブを、電極層の露出された部分と同一の群内で露出することができる。いくつかの実施形態で、それぞれの群内の内部電極(および任意選択のアンカタブ)の露出された部分の間の距離は、約10μを超えず、他の実施形態では、約8μ未満である。任意の所与の群内の露出された内部電極(および任意選択のアンカタブ)の隣接する群の間の距離は、任意の所与の群内の露出された内部電極(および任意選択のアンカタブ)の間の距離の少なくとも2倍大きいものとすることができる。さらなる実施形態では、露出された群は、列内で位置合せされ、それぞれの列のうちの選択された列内の選択された隣接する内部電極および内部アンカタブの間の距離は、モノリシックアセンブリの最上部および最下部の表面に向かって、内側の層より近い。
【0026】
無電解堆積物(electroless deposit)と電解堆積物(electrolytic deposit)とを比較する際には、無電解堆積物は、銅(Cu)、ニッケル−リン(Ni−P)、ニッケル−ホウ素(Ni−B)、パラジウム(Pd)、銀(Ag)、および金(Au)などを含むことができ、電解堆積物は、銅(Cu)、純(すなわち、非合金)ニッケル(Ni)、パラジウム(Pd)、銀(Ag)、金(Au)、スズ(Sn)、スズ−鉛(Sn−Pb)、スズ−ニッケル(Sn−Ni)、またはその他の堆積物を含むことができることを理解されたい。一般に、純ニッケル電解めっきは、別の形では無電解化学作用によって達成可能ではない、めっきされたニッケルから内部ニッケル電極へのボンドという利点を有する。また、電解浴(electrolytic bath)に対する浴化学成分(bath chemistry component)のより大きい減損に起因して、一般に、無電解堆積物に関する追加の制御が必要である。一部の無電解浴(electroless bath)は、電解めっき(electrolytic plating)に対して、金属が露出されていない区域にプレートアウト(plate out)する傾向を有する。硬質金(hard gold)は、電解によってのみ堆積することができる。同一金属の電解堆積物は、一般に、無電解堆積に対して、異なる粒子構造および機械的特性を有し、めっきのタイプを、DPA分析およびSEM/TEM分析などの既知の形の分析によって検出できるようになっている。しかし、無電解めっき(plating)と電解めっきとの両方が、金属−ガラス厚膜複合材料堆積物(thick film composite material deposit)に対する堆積された金属のより高い電気伝導率を含む、厚膜終端(thick film termination)に対する利点の同一の組を有する。
【0027】
多層電子コンポーネントの周辺部に直接にめっきされた薄膜電気化学堆積物は、いくつかの実施形態では銅(Cu)に、他の実施形態ではニッケル(Ni)に対応するものとすることができる。パラジウム(Pd)、スズ(Sn)、金(Au)、銀(Ag)、またはスズ(Sn)−鉛(Pb)合金もしくは他の合金を含む追加の材料を、ニッケルまたは銅の代わりに使用することができる。銅またはニッケルあるいは他の材料などの、薄膜材料の追加部分を、最初の部分の上に設けることができる。これらには、ニッケル、スズ、金、または他の材料などの材料を選択的に含めることができる。
【0028】
本発明は、開示される技術に従って多層電子コンポーネントを形成することに関連する方法に同等に関する。そのような方法の1つの例示的な実施形態は、複数の電子コンポーネントを設けるステップと、電解めっき液に電気バイアスを与えるステップと、所定の長さの時間にわたって複数の電子コンポーネントをめっき液に完全に浸すステップとを含む。電子コンポーネントは、それぞれ、複数の内部導電要素と選択的に交互に配置された複数の絶縁基板層を含む。内部導電要素の選択された部分は、各電子コンポーネントの周辺部に沿った位置で露出され、めっき液への浸漬が、各電子コンポーネントの選択された露出された導電部分でのめっき材料の堆積を可能にするようになっている。それぞれの終端構造は、露出された内部導電要素のうちの選択された露出された内部導電要素の間でのめっきされる材料の制御されたブリッジング(bridging)によって展開される。いくつかの実施形態では、複数の電子コンポーネントが電解めっき液に浸される所定の長さの時間は、約1μより大きい厚さまでめっき材料を蓄積するのに必要な時間に対応する。他の実施形態では、約2μと約20μとの間の厚さまでめっき材料を蓄積することが望ましい。
【0029】
いくつかのより詳細な実施形態では、めっき液は、これらには限定されないが、制御されたpHレベルを有する銅酸溶液またはスルファミン酸ニッケル溶液などの、ニッケルまたは銅の電解浴溶液(electrolytic bath solution)である。そのような例示的なめっき液への浸漬の前に、電子コンポーネントを、まず、そのコンポーネントからすべての酸化物を除去するために、クリーニングステップにかけることができる。内部導電要素がニッケルから形成される場合に、このプレクリーニングステップは、すべてのニッケル酸化物蓄積の除去において特に有利である。クリーニングステップに、コンポーネントの、酸プレクリーン液への浸漬、化学研摩、および/または機械的攪拌(例えば、ハーパライジング(harperizing))を含めることができる。開示される電解めっきステップの後に、コンポーネントを、任意選択として、いくつかの実施形態では、焼鈍(annealing)ステップにかけることができ、これによって、コンポーネントが、コンポーネントおよび終端の強度および完全性を高めるために加熱される。異なる材料の追加の層を、最初に直接電気めっきされた部分の上にめっきすることもできる。
【0030】
必ずしもこの要約セクションで表されてはいない本発明の追加の実施形態は、上述された目的で言及された特徴または部分の諸態様および/または本願で他の形で述べられる特徴もしくは部分の様々な組合せを含み、組み込むことができる。
【0031】
当業者は、本明細書の残りを再検討するときに、そのような実施形態および他の実施形態の特徴および態様をよりよく理解するであろう。
【0032】
本発明の、その最良の態様を含む、当業者を対象とする完全な説明は、本明細書及び添付の図面で示される。
【0033】
本明細書および添付の図面での符号の反復使用は、本発明の同一のまたは類似する特徴、要素、またはステップを表すことを意図したものである。
【発明を実施するための最良の形態】
【0034】
本発明は、モノリシック(monolithic)電子コンポーネント用の改善された終端特徴(termination feature)を対象とする。
【0035】
本発明に係る終端スキーム(termination scheme)は、モノリシックキャパシタアレイ、交互嵌合電極構成を有するものを含む多層キャパシタ、集積受動コンポーネント、および他の電子チップ構造などの構造の露出された電極部分を利用する。追加のアンカタブをそのようなモノリシックコンポーネント内に埋め込んで、積み重ねられた複数の露出された内部導電部分を設けることができ、この内部導電部分に、めっきされた終端を形成し、デバイスの周辺部に沿ってしっかりと位置決めすることができる。
【0036】
チップデバイスの選択された頂面および/または底面に追加のアンカタブ(anchor tab)を設けることによって、チップの側面に沿って上部層および下部層のうちの1つまたは複数まで延びるラップアラウンドされ(wrap-around)めっきされた終端を形成することができる。そのようなラップアラウンド終端は、ある種の応用例で、プリント回路基板または他の適切な基板へのチップのはんだ付けを容易にするのに望ましい場合がある。上部層および/または下部層に、ラップアラウンドせずに側面全体に沿って延びる露出されたタブは、デバイスの最上カバー層および最下カバー層のそれぞれの角の半径部分にアンカタブを設けることによって形成することができ、したがって、プリント回路基板または他の取付け表面への、良好なはんだ濡れ(good solder wetting)を可能にするランドレス(land-less)終端が容易になる。
【0037】
本発明に係るめっき技術およびアンカタブ特徴は、複数の異なるモノリシックコンポーネントに従って利用することができる。図1Aおよび1Bは、電極タブが多層コンポーネントの2つの選択された側面に全体的に延び、そこで露出される、既知の交互嵌合電極層構成の諸態様を表す。本発明によるめっきされた終端の諸態様は、その後、図2Aおよび2Bに関して示され、図2Aおよび2Bは、デバイスの2つの選択された側面の露出された導電部分を有する多層コンポーネント実施形態にも関する。
【0038】
図3Aは、多層電子デバイスの1つの選択された側面で露出される電極タブを有する、既知の電極層構成の諸態様を示す。図3Bおよび4Aは、それぞれ、キャパシタの1つの選択された側面で露出された内部電極タブを有する例示的な多層キャパシタを示し、本技術によるアンカタブを特徴とする、図3Aで提示された例示的実施形態の改善に関する。図4Bは、本発明によるコンポーネントの4つの選択された側面で露出された内部電極タブおよびアンカタブを有する例示的な多層交互嵌合コンポーネントに関する。
【0039】
本発明のさらなる例示的な実施形態は、それぞれ図6Aから6Gに示された多層キャパシタ構成に関し、これらは、それぞれ、図5Aから5Cの例示的な多層キャパシタ構成に対する改善である。多層キャパシタ構成の追加の例が、それぞれ、図13Aから13C、14Aから14C、15Aから15C、16Aから16D、および17Aから17Cに示されている。開示される技術のさらなる実施形態が、図7Aおよび7Bの例示的なキャパシタアレイに関して提示される。次に、図8Aおよび8Bは、本発明に係るめっきされた終端特徴の諸態様を表し、図9Aおよび9Bは、本発明による選択的終端を有する例示的な集積受動コンポーネントに関する。本明細書で開示される技術の可能な使用のより具体的な例として、図10Aおよび10Bに、「I字形」終端の諸態様を示し、図11Aおよび11Bに、「J字形」終端の諸態様を示し、図12Aおよび12Bに、「U字形」終端の諸態様を示す。図18Aおよび19Aから19Dに、本技術の多層キャパシタ内のアンカタブ、能動(active)キャパシタ電極、および共通電極の組込みの例示的な変形形態を示す。図20、21Aから21C、および22は、多層電子コンポーネントのカバー層内のアンカタブの提供に関連する例示的態様をより具体的に示す。図23Aから23Cは、それぞれ、本発明の実施形態の、全体的に角度を付けられ、最終的に丸められる縁および角を容易にする例示的なVカットダイシングオプション(V-cut dicing option)を示す。図24、25、および26は、本発明に係るめっきされた終端に関連する特定の例示的特徴を示し、図27は、比較的多い個数および高い密度の、周辺終端(peripheral termination)を有する、開示される技術の例示的実施形態に関連するESL値のグラフを示す。
【0040】
本明細書で提示される例示的実施形態のそれぞれが、開示される技術の限定を示唆してはいないことに留意されたい。より具体的に言うと、図示されたものと異なる電極構成を、開示されるめっき(plating)ステップおよび構造と共に利用することができる。ある実施形態の一部として図示されまたは説明される特徴を、別の実施形態と組み合わせて使用して、さらなる実施形態を作ることができる。さらに、ある特徴を、同一の、類似する、または同等の機能を実行する、まだ言及されていない類似するデバイスまたは特徴と交換することができる。
【0041】
以下に、開示される技術の現在好ましい実施形態について詳細に言及する。図面を参照すると、図1Aは、多層交互嵌合キャパシタまたはキャパシタアレイで使用される、電極タブ14を有する電極層10および12の既知の例示的構成を示す。電極層は、それら電極層から延びるタブ14と平行に配置され、交互に位置する電極層10および12から延びる電極タブが、それぞれの列内で位置合わせされる。この例示的な図は、対応するタブ14を有する4つのそのような電極層を示すが、本技術と共に利用される通常の配置は、いくつかの場合には、はるかに多数の電極層、およびそれぞれのタブを含むことができる。この特徴は、(電極の個数を選択することによって)広い範囲のキャパシタンス値を有する容量性要素(capacitive element)を作成するという選択肢を提供する。
【0042】
図1Aの例示的な電極層構成は、完成したキャパシタの実施形態の表現ではない。そうではなく、図1Aは、例示的なキャパシタ構成およびキャパシタアレイ構成の中間態様の参照を提供する。図1Aの電極層構成は、図1Bに示されたものなどの例示的な多層交互嵌合キャパシタ(multilayer interdigitated capacitor)に従って利用することができる。
【0043】
交互嵌合キャパシタは、通常、図1Bの例示的な交互嵌合キャパシタ構成16に見られるものなどの、誘電材料の本体18内に配置された、図1Aに示されたものなどの複数の電極層からなる。電極層10および12は、電極タブ14がIDC実施形態16の2つの側面まで延び、そこで露出されるように、誘電材料18内に配置される。そのような電極層の例示的材料に、白金、ニッケル、銀、パラジウム−銀合金、これらの材料の他の合金、または他の適切な導電物質を含めることができる。誘電材料18には、チタン酸バリウム、亜鉛酸化物、低燃焼ガラス(low-fire glass)を伴うアルミナ、または他の適切なセラミック材料もしくはガラスボンドされた材料(glass-bonded material)を含めることができる。その代わりに、誘電体を、回路基板材料として一般的な(混入されたセラミックを伴うまたは伴わない、ファイバグラスを伴うまたは伴わない)エポキシ、または誘電体として一般的な他のプラスチックなどの有機合成物とすることができる。この場合には、導体は、通常、パターンをもたらすために化学的にエッチングされる銅フォイル(copper foil)である。
【0044】
例示的なIDC実施形態16は、デバイスの部分20内の交互に位置する電極層および誘電層の多層構成とみなすことができる。IDC16は、通常、さらに、IDC構成16の他の誘電層部分より全体的に厚くなるように構成することができる、最上部の誘電層22および最下部の誘電層24を特徴とする。誘電層22および24は、カバー層として働いて、デバイスを保護し、キャパシタ本体に焼成される場合があるガラス/金属フリットのストレスに耐えるのに十分な容積をもたらす。既知のキャパシタの実施形態は、図1Bの多層構成を利用してきたが、本発明は、本明細書で開示される追加の特徴に従ってそのような構成16の諸態様を利用する。
【0045】
図1Aの既知の例示的な電極層構成を組み込んだ、図1Bに示されたものなどの多層IDCコンポーネント16は、IDCコンポーネント16の2つの選択された側面で露出される電極部分14を特徴とする。その他の例示的な内部電極構成を、内部電極部分がデバイスの異なる位置および/または異なる個数の側面で露出されるように、多層コンポーネント内で使用することができる。
【0046】
例えば、図3Aの分解図に示された例示的な内部電極層構成を検討されたい。交互に位置する電極層26および28が、単一の選択された方向に向かって延びる電極タブ部分30と共に設けられる。交互に位置する電極層の各組の電極タブ30は、例えば電極層26からのタブ30が2つのそれぞれの列内で位置合わせされるように、積み重ねられた構成で配置されることが好ましい。類似する位置合わせ状況が、電極層28のタブ30についても成り立つことが好ましい。図3Aの例示的な内部電極構成を利用する多層キャパシタまたは他の受動コンポーネントは、通常、電極タブ部分30がコンポーネントの単一の選択された側面で露出されるように構成される。
【0047】
もう1つの例示的な内部電極層構成は、多層交互嵌合コンポーネントの4つの側面で露出される電極タブを提供する。そのような内部電極層は、交互に位置する各電極層10および12が、タブ部分14がそこから延びる側面に隣接する層の側面に追加のタブ部分を有する、図1Aに示された構成に類似するものとすることができる。
【0048】
さらなる例示的な電極層構成および対応する多層キャパシタの実施形態を、それぞれ図5Aから5Cに示す。図5Aに示されたものなどの第1の複数の内部電極層32が、図5Cに示されたものなどの多層キャパシタ38を形成するために、誘電材料36の本体内で、図5Bに示されたものなどの内部電極層34と交互に配置される。そのような例示的な多層コンポーネント38内で、一組の電極層32または34の部分40が、コンポーネント38の側面42で露出される。したがって、他方の組の電極層32または34の部分は、このデバイスの、側面42と反対の側面(図面では見えない)で露出される。
【0049】
図1Bをもう一度参照すると、IDC実施形態16および他のモノリシック電子コンポーネントの通常の従来の終端は、ガラスマトリクス内の銀、銅、または他の適切な金属の、プリントされ焼成される厚膜ストライプを含み、この厚膜ストライプは、その上に浸食抵抗(leach resistance)を促進するためにニッケルの層をめっきされ、スズまたははんだ合金の層が続き、このスズまたははんだ合金の層は、ニッケルを酸化から保護し、簡単にはんだ付けされる終端を助長する。
【0050】
そのようなタイプの終端による厚膜ストライプは、通常、終端機械およびプリンティングホイールまたは金属を装荷されたペーストを転送する他の適当なコンポーネントによるプリント塗布(printed application)も必要とする。そのようなプリンティングハードウェアは、特により小さいチップへの、厚膜ストライプの塗布を困難にする分解能限度を有する場合がある。IDC16または他の電子コンポーネントの通常の既存のサイズは、側面の2つの対向する組に沿って約120mil(1インチの1000分の1)(3.048mm)×60mil(1.524mm)であり、約30mil(0.762mm)の上部層から下部層までの厚さを有する。4つを超える終端が1つの部品にこのサイズで適用される必要がある場合、または終端がより小さい寸法を有する部品について望まれる場合には、特殊化された終端機械装置の分解能レベルは、しばしば、有効な終端ストライプを塗布する際の制限になる。
【0051】
本発明は、そのような通常の厚膜終端ストライプの提供をなくすか、または大幅に単純化する終端方式を提供する。より制御されない厚膜ストライプを除去することによって、通常の終端プリンティングハードウェアの必要がなくなる。開示される技術による終端特徴は、通常は厚膜終端ストライプの上に形成される、ニッケル、スズ、銅などのめっきされた層に、より焦点を合わせたものである。
【0052】
本明細書で開示される技術によるめっきされた終端を用いると、露出された内部電極の幅と同一の、コンポーネントの周辺部に沿った幅である終端を形成することが可能であることを理解されたい。厚膜終端ストライプが塗布される、従来技術の終端方式では、終端は、通常、露出されたタブへの潜在的な位置ずれを考慮に入れるために、露出された電極部分より幅広い。そのような従来技術の実施形態の露出された電極部分は、終端によるその部分の完全なカバレッジを保証するだけではなく、隣接する終端が共に短絡しないことを保証するのに十分に狭くしなければならない。本明細書で開示されるめっきされた終端の諸態様によれば、露出された内部電極パッドの隣接する列の間のピッチは、それほど大きくする必要がない。厚膜終端に関連する潜在的な問題が、多くの実施形態で除去されるので、より大きい幅または電極タブの隣接する列の間の減らされたピッチを有する電極タブを有するか、より多数の電極タブを有するキャパシタを作ることができる。前述のキャパシタの変更のそれぞれが、有利により低い等価直列インダクタンス(ESL)を有する電子コンポーネントをもたらす。
【0053】
ESLは、より多くの電極タブが多層キャパシタの実施形態で利用されるとき、およびそのような電極タブの列が互いにより近いときに、特に下げることができる。1つの電極に対して比較的多数の電極タブを有する交互嵌合キャパシタは、その結果として多数の電極端子を有し、したがって、しばしば、高密度周辺終端(HDPT)キャパシタと呼ばれる。そのような部品の構成および終端は、本明細書で開示される技術に従って容易にされ、したがって、改善されたESL特性を有するコンポーネントが達成される。この現象を示すグラフを、図27に示すが、図27には、ピコヘンリー(pH)単位の単一点ESL対交互嵌合キャパシタの端子数をモデル化する複数の曲線が示されている。菱形のデータ点を有する曲線は、8〜10個の端子を有し、約760μmのピッチを有するHDPTキャパシタの測定されたESLに対応する。正方形のデータ点を有する曲線は、8〜32個の端子を有し、約500μmの端子間ピッチを有するHDPTキャパシタの測定されたESLに対応する。塗り潰された円形のデータ点および8〜10端子の間の対応する線の部分は、測定されたESL対375μmの端子ピッチを有する端子の個数を表す。この線の、塗り潰された円形のデータ点を超えて延びる部分(>10端子)は、予測されたESL対約375μmのピッチを有する端子の端子数を表す。円形のデータ点250は、その10個の端子の間に400μmピッチを有する0306サイズ交互嵌合キャパシタ(IDC)の予測されたESLを表す。円形のデータ点252は、その22個の端子の間に375μmピッチを有する0612サイズIDCの予測されたESLを表す。円形のデータ点254は、コンポーネント間に375μmピッチを有する1616サイズIDCの予測されたESLに対応する。このモデルから予測されたESLは、明らかに、実験データおよび当業者の期待のどちらよりも低い。当業者であれば理解するように、「XXYY」のコンポーネントサイズは、0.XXインチの幅寸法および0.YYインチの長さ寸法を有するコンポーネントサイズに対応する。
【0054】
ここで、図7Aに提示された例示的なキャパシタアレイ構成44を検討されたい。キャパシタアレイ44は、誘電材料48の本体内に埋め込まれた複数の内部電極および対応する電極タブ46を特徴とする。例示的なIDC構成16の電極層と異なって、キャパシタアレイ44の電極タブ46は、通常、別々の内部電極に対応する。キャパシタアレイ44または類似する露出された電極タブを有する他の電子コンポーネントを、無電解めっき液、例えばニッケルイオン溶液もしくは銅イオン溶液に、または電気バイアスを伴う電解めっき液にさらすことによって、図7Bに示されたものなどのめっきされた終端50の形成が、好ましくもたらされる。電解めっき液の電気バイアスは、めっきされた終端の形成を必要とする電子コンポーネントへの負接続またはマイナス接続と、同一の電解めっき液内の適当な固体陽極材料(例えば、Cuめっき液内のCu)への正接続またはプラス接続とを有する外部電源によって確立される。そのような溶液への露出は、露出された電極タブ46が、ニッケル、銅、スズ、または他の金属めっきを堆積された状態になることを可能にする。そのようなめっきされた材料の堆積は、好ましくは、積み重ねられた列内の隣接する電極タブ46の間の電気接続をもたらすのに十分である。タブの列内の隣接する電極タブの間の距離は、好ましくは、正しいめっきを保証するために約10μを超えてはならず、いくつかの実施形態では約8μ未満とすることができる。電極間の1μから10μの距離を、アンカタブすなわち機能しないタブの追加によって、ほとんどの実施形態について本発明に従って維持することができる。したがって、電極タブ46の隣接する列状のスタックの間の距離は、別個の終端50が一緒に動作しないことを保証するために、この最小距離より少なくとも2倍だけ大きくしなければならない。本技術のいくつかの実施形態では、露出された金属化(exposed metallization)の隣接する列状スタックの間の距離は、特定のスタック内の隣接する露出された電極タブ46の間の距離の約4倍である。露出された内部導電部分の間の距離を制御することによって、終端接続性を操作して、所望の終端構成に応じてブリッジした終端またはブリッジしない終端を形成することができる。
【0055】
したがって、めっきされた終端50は、露出された電極タブ46の位置決めによって導かれる。この現象を、以下では、「自己決定」と称する。というのは、めっきされた終端50の形成が、多層コンポーネントまたはキャパシタアレイ44の選択された周辺位置での露出された金属化の構成によって決定されるからである。露出された内部電極タブ46は、キャパシタアレイ44’の周辺部に終端50をアンカリング(anchor)するのも助け、キャパシタアレイ44’は、めっきされた終端50を追加された、図7Aの44などの多層キャパシタの実施形態に対応する。完全なめっきカバレッジおよび金属のボンディングのさらなる保証を、抵抗を減らす添加剤をめっき液に含めることによって達成することができる。
【0056】
本発明に係るめっきされた終端を形成する金属堆積物の付着を強化するさらなる機構は、その後、ベーキング、レーザーサブジェクション(laser subjection)、UV露光、マイクロ波露出、アーク溶接などの技術に従ってコンポーネントを加熱することである。この加熱ステップは、当技術分野で焼鈍(annealing)とも称するが、しばしば、めっきされた終端材料の一部の、隣接する露出された導電部分(例えば、内部電極、内部アンカタブ、および/または外部アンカタブ)への拡散をもたらす。そのような焼鈍プロセスから明白な、その結果として生じる拡散は、図26Aの例で表されており、図26Aには、図25の区域Gの詳細図が示され、これらの図は、それぞれ、平面Fに沿った図24の多層デバイスの例示的断面を示す。導電部分204(例えば、銅めっき)が、露出された導電部分260(例えば、ニッケル電極)の場所に形成される場合に、部分204からの一部の銅が、部分260に拡散する。この現象は、部分260内の下向きの勾配を有する陰影(downward gradient shading)によって表されている。この焼鈍ステップは、めっきされた終端の選択された部分内(例えば、めっきされた層206内)の、ボイディング(voiding)ももたらす場合がある。そのようなボイディング(例示的な区域262によって表される)は、焼鈍中の隣接する導電部分の拡散が、形成された合金に最初の成分より少ない体積を占有させる、「カーケンドール(Kirkendall)」ボイディングの結果である場合がある。多少は対照的に、図26Bの例示的実施形態(本発明の非金属貫通実施形態)は、そのようなボイディング区域262を有しておらず、活性体材料トレース(activator material trace)202を有しておらず、204の一部分が部分260に拡散していない。
【0057】
図7Bのめっきされた終端50は、いくつかのコンポーネント応用について十分に形成することができるが、内部電極タブからの露出された金属化は、本技術の自己決定終端を形成するのに不十分であることもある。そのような場合には、モノリシックコンポーネントの選択部分内に埋め込まれた追加のアンカタブを設けることが、有益である場合があり、いくつかの場合には、そうすることが必要である場合がある。アンカタブは、通常はコンポーネントへの電気的接続性を提供しないが、モノリシックデバイスの周辺部に沿って機械的に核のあるしっかりした追加のめっきされた終端を提供する、短い導電タブである。露出された内部電極部分と組み合わされた、露出されたアンカタブは、より効果的な自己決定終端を作成するのに十分な露出された金属化を提供することができる。露出された内部電極と組み合わされた、露出されたアンカタブを使用して、露出された電極とタブとの間の距離を、10μ未満まで減らして、ギャップのない連続した金属堆積を保証し、より多くの直接電解めっきされた金属を内部金属接点区域および外部金属接点区域に供給することによって堆積物付着を潜在的に改善することができる。
【0058】
例えば、図2Aに示された例示的な内部金属化の分解された構成を検討する。交互に位置する電極層52および54が、図1Aの電極層に類似する構成で設けられ、電極タブ部分56は、電極層52および54の選択された位置から延びる。追加のアンカタブ58も、能動電極層52および54と同一平面内に好ましく設けられ、やはり多層コンポーネントに沿った選択された位置で露出されるが、それでも内部電気接続を提供しないようになっている。コンポーネント周辺部のより多くに沿って延びる自己決定式のめっきされた終端の形成を可能にするように、追加のアンカタブを、多層コンポーネントのカバー層内に設け、選択された側面に沿って露出することもできる。
【0059】
図2Bを参照すると、多層コンポーネント60は、本発明による例示的な多層キャパシタの実施形態に対応する。多層コンポーネント60の部分62は、好ましくは、誘電材料の部分内に埋め込まれた図2Aの例示的な交互嵌合電極層およびアンカタブ構成を含む。部分62の周辺部に沿った実線56は、図2Aの電極タブ56の露出された部分を表し、部分62の周辺部に沿った破線58は、露出されたアンカタブ58を表す。追加のアンカタブ(図2Aには図示せず)を、誘電カバー層64および66内(破線68によって表される露出された部分)に埋め込んで、本発明による自己決定式のめっきされた終端の形成を容易にする露出された金属化の配置をさらに提供することができる。内部アンカタブは、好ましくは、すべての内部タブが共通スタック内に配置されるように、内部電極タブのスタックとして全般的に類似する列内に位置合わせされる。タブの1つの列の中の隣接する電極タブの間の距離が、正しいめっきを保証するために好ましくは約10μを超えてはならないことを、前に述べた。この距離が、一般に、露出された電極タブおよびアンカタブの構造が利用される場合に、露出された電極タブおよびアンカタブを含む露出された導電部分の間の距離を反映しなければならないことを理解されたい。本技術のいくつかの例示的実施形態が、所与の列内の隣接する露出された導電部分の間の約10μを超えない距離を有することを推奨する場合があるが、そのような距離は、いくつかの実施形態で約8μ未満とすることができる。
【0060】
いくつかのコンポーネント応用について、終端が、コンポーネントの全幅に沿って延びるだけではなく、上部層および/または下部層にラップアラウンドすることが好ましい場合がある。この場合に、外部アンカタブまたはランド70を、多層IDC60の上部層および下部層に位置決めすることができ、めっきされた終端が、側面に沿って、ならびに上部層および下部層の諸部分の上で形成され、長いはんだランドを形成することが可能になる。例えば、埋め込まれた内部アンカタブ58および68と外部アンカタブ70とを、図2Bに示されたものなどのIDC60内の既存の露出された電極タブ56と共に設けることは、図8Aに示されたものなどのラップアラウンドしためっきされた終端72の形成を容易にするはずである。
【0061】
本明細書で開示される技術によるアンカタブの選択的使用への追加の洞察を、それぞれ図18および19A〜19Dに示す。図19A、19B、19C、および19Dは、それぞれ、線BおよびCによって表される平面に沿ってとられた場合の図18に示された多層キャパシタのそれぞれの例示的断面を示す。図19Aは、デバイスの全高に沿って延びる終端を形成できるように、アンカタブ192がカバー層内に埋め込まれている例示的な多層デバイスを示す。ある種の実施形態では、デバイスが全体的に丸められた縁を作成するプロセス(1つまたは複数)にかけられるときに、それでもプリント回路基板または他の取付け基板への効果的なはんだ濡れを容易にするランドレス終端を適用できるように、デバイスの頂面および/または底面まで終端を延ばすことが有利である。いくつかの例示的実施形態では、アンカタブ192を、頂部および/または底部のデバイス表面から2mil(0.0508mm)以内(より具体的には、約1.0〜1.5mil(約0.0254〜0.0381mm)以内)の距離に埋め込むことができる。さらなる実施形態では、多層デバイスは、相対的に薄いカバー層(例えば、約2mil(0.0508mm)未満)を有することができ、このカバー層は、デバイスの等価直列インダクタンス(ESL)を下げるように働く。
【0062】
ここで図19Bを参照すると、本発明のいくつかの実施形態では、能動層内(アンカタブ194として図示)ならびにカバー層内(アンカタブ192として図示)に内部アンカタブを設けることが望ましい場合がある。そのような場合に、一方の極性の終端についての追加の核形成点(nucleation point)として設計されたアンカタブ194を、他方の極性の電極層と同一平面内にプリントすることができる。さらなる実施形態では、全体的により低いキャパシタンス定格のデバイス内またはより高い電圧定格のデバイス内など、能動層の間により大きい間隔がある場合に、アンカタブを、そのような層の間で使用することもできる。図19Cでは、能動層の間のそのような内部アンカタブが、アンカタブ196として図示されている。アンカタブを、デバイス周辺部に沿って核形成点を提供するために電子デバイス内の望ましい任意の場所に設けることが可能なので、全体的なデバイスのサイズまたはキャパシタンスは、本明細書で開示される技術によるめっきされた終端の使用および応用を制限してはならない。
【0063】
核形成点を多層キャパシタのカバー層内に延ばすもう1つの選択肢が、図19Dに表されている。カバー層内のアンカタブ192だけを利用するのではなく、共通電極層198を、追加のアンカタブ192を伴ってまたはこれを伴わずに、カバー層内に設けることができる。そのような実施形態では、デバイスの能動電極層200は、対向する第1および第2の電極層の対を複数含む。その場合に、一方のカバー層は、第1電極層と同一のまたは類似する形で形成された共通電極層を含み、他方のカバー層は、第2電極層に類似する共通電極層を含む。各層は、図19Dに示されたアンカタブを含むことができるが、アンカタブは、電極層の間の間隔が十分に小さい実施形態では不要である場合がある。アンカタブだけを使用するのではなく、カバー層内で共通電極層を使用することに対する利点は、共通電極層が追加の機械的支持およびカバー層内の均一性を提供することによって実現することができる。
【0064】
図8Aの多層コンポーネント74上の終端72などのめっきされた終端を形成するのに潜在的に使用できる複数の異なる技法がある。前に対処したように、第1の方法は、露出された導電部分を有する電子コンポーネントが、電気バイアスを特徴とする電解ニッケルまたは電解スズなどのめっき液にさらされる、電気めっきまたは電気化学堆積に対応する。コンポーネント自体は、めっき液の極性と反対の極性にバイアスをかけられ、めっき液中の導電要素が、コンポーネントの露出された金属化に引き付けられる。
【0065】
電子コンポーネントの周辺部上に終端構造または他のめっき構造を形成するために薄膜金属を電気めっきする、より具体的な例示的方法によれば、最初のクリーニングステップを、電気めっきステップの前に実施することができる。そのようなクリーニングステップは、内部電極またはアンカタブの露出された部分に形成される酸化物蓄積をすべて除去するために使用することができる。このクリーニングステップは、内部電極および/またはアンカタブあるいは他の導電要素がニッケルから形成される場合に、ニッケル酸化物のすべての蓄積を除去するのを助けるのに特に有用である可能性がある。コンポーネントクリーニングは、媒体なしで酸クリーナを含むものなどのプリクリーン浴(preclean bath)への電子コンポーネントの完全な浸漬によってもたらすことができる。1つの例示的実施形態では、コンポーネントは、約10分程度などの所定の時間にわたって、そのようなプリクリーン浴に露出される。コンポーネントクリーニングは、その代わりに、後でより詳細に説明するように、化学研摩ステップまたはハーパライジングステップによってもたらすことができる。本明細書で説明するクリーニングステップおよび他の後続のめっきステップを、バレルめっき、流動床めっき、および/またはフロースルーめっき(flow-through plating)終端プロセスなどのバルクプロセス(bulk process)として行うことができ、これらのプロセスのすべてが、当業者に一般に既知であることを理解されたい。そのようなバルクプロセスは、複数のコンポーネントを同時に処理することを可能にし、効率的で迅速な終端プロセスをもたらす。これは、個別のコンポーネント処理を必要とする、厚膜終端のプリンティングなど、従来の終端方法に対して特に有利である。
【0066】
例示的な電気めっき方法にさらに言及すると、上述のクリーニングステップに続いて、直接電気めっきプロセスを行うことができる。上で短く説明したように、露出された導電部分を有する1つまたは複数の電子コンポーネントは、電気バイアスを特徴とするめっき液に完全に浸される。コンポーネント自体は、その後、めっき液の極性と反対の極性にバイアスをかけられ、めっき液中の導電要素が、コンポーネントの露出された金属化に引き付けられる。内部導電要素の露出された部分が、グループで配置される場合に、終端構造は、露出された導電部分のそれぞれのグループの間でのめっき材料の制御されたブリッジングによって展開される。1つの例示的実施形態では、銅(Cu)酸浴または他の適切な銅浴溶液などの電解めっき液が、有機添加剤および媒体と共に、1つまたは複数の電子コンポーネントの周辺部への薄膜Cuの直接電気めっきに利用される。もう1つの例示的実施形態では、スルファミン酸ニッケル浴溶液または他のニッケル浴溶液が、それぞれのコンポーネント周辺部への薄膜ニッケル(Ni)の直接電気めっきに使用される。スルファミン酸ニッケル浴は、適当な媒体を用いて提供することができる。そのような浴溶液の事前に選択されたpHレベルは、固定されたプロセスウィンドウ内で、または当業者に既知の他の手段によって、制御することができる。これらの電解めっき液は、通常は、高い電流密度範囲、例えば10から15amp/ft2(0.01615amp/cm2、9.4V定格)にさらされる。一例示的実施形態では、複数の電子コンポーネントが、2.5×4インチ(63.5×101.6mm)バレル内で約16rpmで約60分にわたってバレルめっきされる。
【0067】
例示的な電気めっき方法にさらに言及すると、前に述べた追加の焼鈍ステップも、任意選択で使用することができる。いくつかの実施形態では、銅が直接電気めっきされる場合に、そのような焼鈍ステップを不要とし、したがって、プロセスコストを削減することができる。プロセスコストは、ニッケルが直接電気めっきされ、いくつかの多層終端構造で利用される初期銅層が除去される場合にも、削減することができる。
【0068】
第2のめっき技法は、極バイアシング(polar biasing)なしのめっき液への電子コンポーネントの完全な浸漬を用いる。そのような技法は、無電解めっきと呼ばれ、ニッケルイオン溶液または銅イオン溶液などの無電解めっき液と共に使用することができる。いくつかの応用例で浸漬めっきとも呼ばれる無電解めっき技法によれば、電子コンポーネントを所与の無電解めっき液に浸す前に、予備ステップを利用することができる。露出された金属電極部分および/またはアンカタブ部分を有する電子コンポーネントが形成された後に、化学研摩ステップをもたらして、金属部分の露出を助けることができる。例えば、電極部分および/またはアンカタブ部分がニッケルから作られる場合に、化学研摩は、まだ終端されていないコンポーネントの周辺部の酸化ニッケル(NiO)のすべての蓄積を化学的に除去するのを助けることができる。
【0069】
本明細書で開示される無電解めっき技法に従って利用できる予備ステップのさらなる例は、無電解めっきされる材料の堆積を容易にするために、デバイスの露出された金属部分を活性化するステップである。活性化(activation)は、パラジウム塩への電子コンポーネントの浸漬、写真パターン形成された(photo patterned)パラジウム有機金属前駆体(マスクまたはレーザーを介する)、スクリーン印刷またはインクジェット堆積されたパラジウム化合物、あるいは電気泳動パラジウム堆積によって達成することができる。パラジウムに基づく活性化は、ニッケルまたはニッケルに基づく合金から形成された露出された電極部分および/またはタブ部分の活性化についてしばしばよく働く活性化溶液の単なる例として開示されていることを理解されたい。他の実施形態では、代替の活性化溶液を利用することができる。さらなる実施形態では、パラジウム(Pd)ドーパントを、キャパシタ電極および/またはアンカタブを形成するニッケルインクに導入して、無電解Cu堆積についてのPd活性化ステップをなくすことができる。有機金属前駆体など、上述の活性化方法の一部が、電子コンポーネントのセラミック本体への高められた付着のためのガラス形成剤の共析(co-deposition)にも役立つことをさらに理解されたい。活性化ステップが、上で説明したように行われる場合に、活性体材料(図26Aでは部分202によって表される)のトレースが、しばしば、終端めっきの前および後に、露出された導電部分に残る。
【0070】
電解めっき(電気化学堆積)技法および無電解めっき技法によれば、図8AのIDC74などのコンポーネントは、好ましくは、特定の長さの時間にわたって、適当なめっき液に沈められる。本発明のある種の実施形態では、蓄積が、露出された導電位置に垂直な方向でめっき材料を広げ、選択された隣接する露出された導電部分の間でブリッジされた接続を作成するのに十分になるように、十分なめっき材料がコンポーネントに沿った露出された導電位置で堆積するのに、15分を超えない時間が必要である。本技術のいくつかの実施形態では、完全にブリッジされた終端は、最初の材料をめっきするときではなく、後続のめっきステップの後に限って形成される場合がある。例えば、図25を参照すると、最初のめっきステップは、めっき材料の接続されない「バンプ」様部分204の形成をもたらす場合がある。完全にブリッジされた終端は、その後に、最初の接続されない部分204の上に材料の第2部分206をめっきするときに達成される。図25に関して、最終的なめっきされた層206の下の無電解めっき部分204の最初の蓄積が、終端周辺部の全体的に「起伏する」外見をもたらす場合があることに、さらに留意されたい。この視覚的態様は、最初にめっきされた部分204が、接続されたブリッジで形成されるときであっても、後続のめっきされた層の提供があってもなくても、明白である場合がある。
【0071】
本発明に係るめっきされた終端の形成に従って利用できるもう1つの技法は、めっき材料の磁気吸引(magnetic attraction)を用いる。例えば、浴溶液に懸濁したニッケル粒子を、ニッケルの磁気特性を利用することによって、多層コンポーネントの類似する導電性の露出された電極タブおよびアンカタブに吸引することができる。類似する磁気特性を有する他の材料を、めっきされた終端の形成に使用することができ、あるいは、他の材料を、磁気コアの上にコーティングすることができる。
【0072】
多層コンポーネントの露出された電極タブおよび/またはアンカタブへのめっきされた終端材料の適用に関するさらなる技法は、電気泳動または静電学の原理を用いる。そのような例示的な技術によれば、浴溶液は、静電気的に帯電した粒子を含む。露出された導電部分を有するIDCまたは他の多層コンポーネントは、帯電した粒子がコンポーネントの選択位置に堆積するように、反対の電荷によってバイアスをかけられ、浴溶液にさらされる。この技法は、ガラスおよび他の半導体材料もしくは非導体材料の適用に特に有用である。そのような材料が堆積されると、その後に、コンポーネントへの十分な熱の中間の適用(intermediate application)によって、堆積された材料を導電材料に変換することが可能である。
【0073】
めっきされた終端の形成に関して本明細書で開示される方法のほとんどの関連する利点は、複数の電子コンポーネントを、バレルめっき、流動床めっき、および/またはフロースルーめっき終端プロセスなどのバルクプロセスで終端することができ、これらのプロセスのすべてが、当業者に一般に既知であることである。そのような態様は、より便利で当を得たコンポーネント終端を容易にする。というのは、デバイス製造業者が、正確に構成された終端機械を介する終端の選択的適用をもはや必要としないからである。
【0074】
これらの電子部品が常により小さくなるので、それぞれの端に厚膜終端を適用している間にそれらの電子部品を物理的に保持できることという実用的問題が、より実行可能でなくなることも理解されたい。
【0075】
さらに、この薄膜手法は、より少ない寸法変動性をもたらし、より簡単な自動ハンドリングを可能にする。
【0076】
開示される技術によるめっきされた終端を形成する一つの具体的な方法は、上で言及しためっき適用技法の組合せに関する。多層コンポーネントを、まず、銅イオン溶液などの無電解めっき液に沈めて、露出されたタブ部分の上に銅の最初の層を堆積し、より大きい接触面積をもたらすことができる。次に、めっき技法を、そのようなコンポーネントの選択された部分への銅のより高速の蓄積を可能にする電気化学めっき系に切り替えることができる。
【0077】
さらなる例示的方法では、無電解めっき液に最初にコンポーネントを沈めることが、図25に示されたものなどの最初の接続されない部分204の形成をもたらすことができる。次に、電気化学めっきまたは電解めっきを使用して、終端材料のその後にブリッジされた部分206を形成することができる。最初の部分204が銅から形成される場合に、ブリッジされた部分206は、ある例示的実施形態では銅の追加の蓄積に、他の例示的実施形態ではニッケル(Ni)、金(Au)、銀(Ag)、ニッケル−リン(NiP)、または他の適切な合金などの異なる材料の電気めっきされた堆積に対応するものとすることができる。
【0078】
本技術による多層コンポーネントの露出された導電要素への材料のめっきに関する異なる使用可能な技法によれば、異なるタイプの材料を使用して、めっきされた終端を作成し、電気コンポーネントの内部特徴への電気接続を形成することができる。例えば、ニッケル、銅、スズなどの金属導体を利用することができ、適切な抵抗性の導体もしくは半導体材料および/またはこれらの異なるタイプの材料から選択された材料の組合せを利用することができる。
【0079】
めっきされた終端が複数の異なる材料を含む、本発明によるめっきされた終端の特定の例を、図8Bを参照して述べる。図8Bは、めっきされた終端72の一例示的実施形態による、平面切断線A−Aに沿った図8Aのコンポーネント74の断面図を提供する。終端72に、この例で提示されているように、第1めっき層だけを含め、追加の層を含めないことができることを理解されたい。図8Aおよび8Bの多層コンポーネントおよび終端実施形態のめっき層の個数の変動に関するそのような可能性に起因して、この2つのそれぞれの実施形態は、それぞれ74および74’として符号を与えられ、そのような参照符は、この2つのそれぞれの実施形態の間の追加の変化を示唆することを意図されたものではない。
【0080】
図8Bに示された終端の形成の第1ステップは、銅76または他の金属の層が、コンポーネント74’の周辺部に沿って、内部アンカタブ58および68と電極層52および54から延びる露出された電極タブと外部アンカタブ70との諸部分が露出される場所に堆積されるように、コンポーネントを電解めっき液または無電解めっき液に沈めることを含む。金属めっき76によってカバーされるタブ区域およびコンポーネント74’の表面全体を、シーリングのために抵抗器ポリマ材料78によってカバーすることができる。次に、タブ区域を研摩して、抵抗性ポリマ材料を選択的に除去し、次に、金属銅または他の材料80をもう一度めっきすることができる。他の例示的実施形態では、終端層78を、はんだバリヤ層、例えばNiはんだバリヤ層に対応するものとすることができる。いくつかの実施形態で、層78は、最初の無電解めっきまたは電解めっきされた層76(例えば、めっきされた銅)の上にニッケルの追加層を電気めっきすることによって形成することができる。層78の他の例示的な材料には、ニッケル−リン、金、および銀が含まれる。第3の例示的な終端層80は、いくつかの実施形態で、めっきされたNi、Ni/Cr、Ag、Pd、Sn、Pb/Sn、または他の適切なめっきされたはんだなど、導電層に対応するものとすることができる。
【0081】
さらなるめっきの代替案は、金属めっきの層を形成することと、その後、抵抗性合金またはより高い抵抗の金属合金コーティング、例えば無電解Ni−P合金をそのような金属めっきの上に電気めっきすることに対応する。本発明によれば、当業者が本明細書による完全な開示から理解する通り、無電解めっきまたは電解めっきとしての第1コーティングを除いて任意の金属コーティングを含めることが可能である。もう1つの実施形態は、薄膜ニッケルの最初の電解めっきされた層と、それに続くスズ(Sn)または金(Au)のめっきされた層とを含む。いくつかの実施形態で、銅(Cu)層を、ニッケル層の前に最初に電解めっきすることができる。本発明の諸態様による終端構造形成のためのめっき材料の選択は、部分的に、電子コンポーネントが、そのそれぞれの回路応用例ではんだ付けされるのか、それともワイヤボンディングされるのかによって決定することができる。
【0082】
めっき層は、単独で、または様々な異なるめっきされた終端構成を提供するために組み合わせて、設けることができる。そのようなめっきされた終端の基礎は、自己決定めっきが、コンポーネントの周辺部に沿った露出された導電部分の設計および位置決めによって構成されることである。複数の層を有する前述のめっきされた終端が、図8Aおよび8Bに示された実施形態と共に利用されることに限定されず、図示され、開示され、および他の形で明白なすべての電子コンポーネントの変形形態に従って実践され得ることを理解されたい。
【0083】
内部電極部分およびアンカタブのそのような特定の定位を、様々な異なる構成で提供して、本発明によるめっきされた終端の形成を容易にすることができる。例えば、電極層26および28を有する図3Bの例示的な内部導電構成を検討されたい。電極タブ30および内部アンカタブ82を、誘電材料の本体内に設けて、図4Aの多層コンポーネントに似た多層コンポーネントを作成することができる。追加の内部アンカタブ84および外部アンカタブ86も設けることができる。次に、規定されためっき技法の1つを利用して、めっきされた終端を多層コンポーネント88上で金属化の露出された区域に沿って形成することができる。
【0084】
本発明の諸態様によるもう1つの例示的な多層コンポーネントが、図4Bでコンポーネント90として表されている。内部電極層は、コンポーネント90の4つの側面まで延びる電極タブを設けられている。追加の内部アンカタブ94を、露出された電極タブ92と交互に配置することができる。さらなる内部アンカタブ96を、コンポーネント90のカバー層内に埋め込んで、露出されためっきされた終端を提供することができる。外部アンカタブ98の提供は、このコンポーネントの頂部の側面および/または底部の側面へのラップアラウンドしためっきされた終端の形成を容易にすることができる。そのような外部アンカタブ98を、最上部の基板層を形成するセラミックの板またはテープに直接にプリントして、最上部の基板層と完全に同一平面の「埋め込まれた」層を形成することができる。電子コンポーネントのそのような部分を埋め込むことによって、終端を、部分的な破損または不注意な除去をより受けにくいものにすることができ、より美的に設計された全体的なコンポーネントをもたらすこともできる。
【0085】
外部アンカタブの選択的配置によってもたらされるものなど、異なる周辺終端形状の例を、これから、図10A、10B、11A、11B、12A、および12Cを参照して提示する。より詳細に図10Aを参照すると、多層電子コンポーネント150は、それぞれの第1電極152およびそれぞれの第2電極154によって実施される対向する電極の対を複数有する。各電極層は、それぞれのセラミック層に形成され、それぞれのセラミック層には、少なくとも1つのアンカタブ156をも設けることができる。追加のアンカタブ158も、露出された導電領域が多層コンポーネント150の両側の全体に沿って設けられるように、電極要素なしで誘電カバー層内に設けることができる。露出された導電アンカタブ158をカバー層内に設けることと、コンポーネント150の選択されたそれぞれの角157に接近することによって、図10Bに示されているものなどの「I字形」終端159aおよび159bの形成が、容易にされる。そのような「I字形」終端は、これらの終端がコンポーネント150の頂面および/または底面まで完全に好ましく延びるので、プリント回路基板または他の取付け表面へのよいはんだ濡れを可能にするランドレス終端をもたらす。
【0086】
ここで図11Aおよび11Bを参照すると、多層電子コンポーネント160は、それぞれの第1電極162およびそれぞれの第2電極164によって実施される対向する電極の対を複数有する。各電極層は、それぞれのセラミック層に形成され、それぞれのセラミック層には、少なくとも1つのアンカタブ166をも設けることができる。追加のアンカタブ168も、露出された導電領域が多層コンポーネント160の両側の全体に沿って設けられるように、電極要素なしで誘電カバー層内に設けることができる。外部アンカタブ165も、「J字形」終端169aおよび169bが本めっき技術に従って形成されるように、コンポーネント160の頂部の側面および底部の側面のうちの選択された1つに好ましく設けられる。そのような「J字形」終端は、プリント回路基板または他の取付け表面に電子コンポーネントを取り付けるためのランド(land)を提供し、これらのランドはコンポーネント160の選択された側面だけにあるので、所定のコンポーネントの取付け方位(mounting orientation)がもたらされる。
【0087】
頂面に導電部分がないことは、例えばこの表面が熱シールドまたはRFシールドと接触する可能性があり、これが短絡を引き起こす可能性がある場合に望ましい。
【0088】
図11Aおよび11Bの上の説明に従って、全体的に「J字形」としての終端169aおよび169bの短い特徴描写が、全体的に広義の説明的展望から考慮されなければならず、本技術の実施形態に対して限定的と考えられてはならないことを理解されたい。例えば、「J字形」終端は、異なる実施形態で、大文字の「J」または小文字の「j」のいずれかとして形成された終端を記述すると解釈することができる。「J」字形終端は、小文字「j」の実施形態で検討されるときに、「L」字形構造の逆転された展望に類似するとみなすことができ、これらのそれぞれが、2つの全体的に直角をなす長い部分を含む。本発明のある種の実施形態の文脈での終端として設けられる場合に、そのような終端は、所与の周辺表面に沿って延びると同時に、その所与の周辺表面に隣接する1つの選択された表面にラップアラウンドすることができる。大文字「J」字形終端は、2つの全体的に直角をなす部分を含むという点で小文字「j」字形終端に似ている可能性があるが、大文字「J」の頂部の小さい横棒に対応する部分をさらに含むことができる。本発明のある種の実施形態の文脈での終端として設けられる場合に、そのような終端は、所与の周辺表面に沿って延びる主部分を有すると同時に、その所与の周辺表面に隣接する対向する表面にラップアラウンドするランドを含むことができ、一方のランドは、全体的に他方のランドより長い。より長いランドは、大文字「J」の底の基礎部分を表すことができ、より短いランドは、上側の横棒部分を表すことができる。
【0089】
ここで図12Aおよび12Bを参照すると、多層電子コンポーネント170は、それぞれの第1電極172およびそれぞれの第2電極174によって実施される対向する電極の対を複数有する。各電極層は、それぞれのセラミック層に形成され、それぞれのセラミック層には、少なくとも1つのアンカタブ176も設けることができる。追加のアンカタブ178も、露出された導電領域が多層コンポーネント170の両側の全体に沿って設けられるように、電極要素なしで誘電カバー層内に設けることができる。外部アンカタブ175も、「U字形」終端179aおよび179bが本めっき技術に従って形成されるように、コンポーネント170の頂部の側面と底部の側面との両方に好ましく設けられる。そのような「U字形」終端は、プリント回路基板または他の取付け表面に電子コンポーネント170のいずれかの側面を取り付けるためのランドを提供する。
【0090】
図10B、11B、および12Bに関して、それぞれの終端159a、159b、169a、169b、179a、および179bを、単一層終端または多層終端として選択的に形成できることを理解されたい。例えば、図10B、11B、および12Bの各周辺終端は、めっきされた銅またはニッケルの単一の層に対応するものとすることができる。その代わりに、そのような終端を、めっきされた銅の最初の層と、それに続くそれぞれのめっきされたはんだバリヤ層およびはんだ層、例えばニッケルおよびその後のスズとを有するように形成することができる。多層化された終端によれば、層のうちの選択された層を、抵抗性材料または半導体材料から形成することができる。
【0091】
本明細書で開示される技術のさらなる応用は、図15A、15B、および15Cに示されたものなど、より一般的な多層コンポーネント構成に関する。図15Aの電極層162および図15Bの電極層164は、図15Cに示されたものなどの多層デバイスを形成するために誘電層と交互に配置されるときに、そのような電極162および164が多層デバイス170の交互に位置する端166および168まで延びるように、それぞれの全体的に長方形の構成で設けられる。アンカタブ部分172も、それぞれの電極層平面内に設けて、デバイス170の端166および168に沿って露出された導電部分の密度を高め、それらへのめっきされた終端の形成を容易にすることができる。外部アンカタブまたはランド174も、デバイス170の頂面および/または底面に、露出された内部電極およびアンカタブ部分と位置合わせして設けて、1つまたは複数の頂面および/または底面へのラップアラウンド終端の選択された形成を容易にすることができる。デバイス170を、本明細書に記載のめっき技法の1つまたは複数にかけたのちに、本発明によるめっきされた終端の形成をもたらすことができる。本発明の追加の実施形態が、電極プレート162および164が長方形ではなく全体的に正方形である、図15Aおよび15Bに示されたものに類似する電極構成を組み込むことができることを理解されたい。
【0092】
本発明の実施形態による使用のためのもう1つの例示的な多層構成を、図6A、6B、6C、6D、6E、6F、および6Gに示す。図6Aの電極層100および図6Bの電極層102は、電極タブ部分104bが電極層100から延び、電極タブ部分104aが電極層102から延びるように、それぞれのT字形構成で設けられる。電極層100および102が、図6Cに示されたものなどの多層電子デバイスを形成するために誘電層と交互に配置される場合に、各電極タブ部分104aおよび104bは、デバイス108の2つの隣接する側面で露出される。より具体的に言うと、それぞれのタブ104bの間で画定されるベース部分と、それぞれのタブ104aの間で画定されるベース部分との両方が、デバイス108の側面全体に沿ってならびに所与の横表面に隣接する2つのそれぞれの表面の諸部分まで露出される。アンカタブ部分106aおよび106bも、露出された導電部分がデバイス108の対向する周辺側面に沿って位置合わせされるように、電極層平面内に設けて、その上でのめっきされた電極の形成を容易にすることができる。デバイス108を本明細書で開示されるめっき技法の1つにかけた後に、角終端の形成が、もたらされるはずである。多層電子コンポーネントの選択された角の周囲でのそのような終端の提供が、しばしば、従来技術の終端プロセスを用いて達成するのが難しかったことを理解されたい。当業者は、さらに、角終端された設計を、デバイス108内だけではなく、多数の他の特に構成されたデバイス内でも達成できることを理解されたく、さらに、上で述べたアンカタブに似て、角ラップを、方位特徴が必要である可能性がある場合など、望ましい場合に、1つの角だけに設けることができることを理解されたい。
【0093】
図6Cに示された例示的構成のさらなる利点は、はるかに多数の誘電層および電極層が、図6Dに示されているように、アセンブリ109を形成するために積み重ねられる場合に実現することができる。図6Cに似て、複数の第1電極104a(および、任意選択で、追加のアンカ部分106aを含む)が、デバイス109の1側面に沿って1列で露出され、複数の第2電極104b(および、任意選択で、追加のアンカ部分106b)が、デバイス109の、第1電極104aが露出される側面と対向する側面に沿って露出される。各電極部分104aおよび104b(およびすべての対応する任意選択のアンカ部分106aおよび/または106b)を、実際に、デバイス109の側面全体に沿っておよび2つの隣接する横表面上で露出することができる。この独自の積み重ねられたアセンブリ109を、次に、開示されるめっき技術に従って終端して、図6Eに示された2つの終端111aおよび111bを形成することができる。図6Dに示されたアセンブリ109は、基板への取付けのために構成するために、図6Eに示されているように横に倒される。そのようなアセンブリでもたらされる独自の角終端111aおよび111bは、横表面113と横表面113に対向する表面との両方を、表面に同等に取付け可能にすることを可能にし、したがって、コンポーネントの方位および取付けの用途の広さをもたらす。
【0094】
ここで図6Fおよび6Gを参照して、図6A〜6Eに図示され、これらを参照して述べた例示的な電極および角終端が、第1極性の1つの終端111aおよび第2極性の1つの終端111bに限定されないことを理解されたい。図6Fに示されているように、そのような電極104aおよび104bを、誘電層と選択的に交互に配置して(追加のアンカタブ部分106aおよび106bを伴ってまたは伴わずに)、露出された導電部分の別個の列を形成することができる。本発明の「自己決定」めっき技術によれば、そのような別個の露出された区域は、複数の第1終端111aおよび111a’ならびに複数の第2終端111bおよび111b’の形成をもたらすことができる。1つのアセンブリに対して2つまたは4つ(本明細書で図示されているように)よりはるかに多数の終端をもたらすことができることを理解されたい。
【0095】
角終端された(corner-terminated)多層電子デバイスのもう1つの例を、それぞれ図16A〜16Dに示す。図16Aの電極層150および図16Bの電極層152は、全体的に長方形のタブ部分154が、それぞれの全体的に長方形のベース部分155の対向する角に設けられるように、それぞれの構成で設けられる。電極層150および152が、図16Cに示されたものなどの多層デバイス156を形成するために誘電層と交互に配置される場合に、電極層150(図16Cでは実線によって図示)の組のそれぞれの角タブ部分154は、デバイス156の対向する角で終端のために露出され、電極層152(図16Cでは破線によって図示)の組のそれぞれの角タブ部分は、他の2つの角で露出される。図6Cのそのようなデバイス156が、本明細書で開示されるめっき技術にかけられるときに、複数の終端161a、161b、163a、および163bが、図16Dに示されているように、そのようなデバイスの周辺部に形成される。終端されたデバイスを取付けのために横に倒すことによって、デバイス156の4つの全体的により大きい横表面158のいずれからもすべての電極にアクセスできるようになり、そのような4つの横表面158のいずれをも基板に取り付けることが可能になる。各角終端161a、161b、163a、および163bが、図16Dに示されているように1つの連続的な終端である必要がないことを理解されたい。その代わりに、内部電極150および152の選択的配置が、図6Fおよび6Gの実施形態によって表されるものなど、1つの角に対して1つまたは複数の列をもたらすことができる。
【0096】
図16A〜16Dの電極および対応するキャパシタの設計は、表面実装デバイスの方位のはるかに大きい自由を可能にし、この自由は、減らされたコンポーネントサイズが、試験、テープ/リールおよびピック/プレース応用、ならびに実際のデバイス取付けに関する正しいデバイス方位を達成する際の潜在的な問題を増やすので、本発明のいくつかの例示的実施形態で特に有利である可能性がある。これらの利点は、全体的に長方形のデバイスについて実現することができるが、より高い方位の鈍感さ(orientation insensitivity)を、デバイス156の断面(頂面および底面160によって画定される)が全体的に正方形の形状によって画定される場合に達成することができる。図6A〜6Cの角終端に関して上で述べたように、図16A〜16Dの例示的実施形態と共にめっきされた終端を利用することによって、追加の利点が提供されることを理解されたい。というのは、以前のプリンティング技術による角終端の提供が、特により小さいコンポーネントにおいてしばしば困難であるからである。図16A〜16Dの実施形態には示されていないが、図示された電極構成は、能動層および/またはカバー層内のアンカタブ部分(全体的に「L」字形または三角形の角タブなど)によって増補され、かつ/またはデバイスの外部ランドとして働いて、開示される技術によるめっきされた終端を形成するための追加の核形成点を提供できることを理解されたい。
【0097】
本明細書で開示される技術と共に利用できる多層電子コンポーネントのもう1つの例を、図13A、13B、および13Cに示す。図13Aの電極層130および図13Bの電極層132は、電極タブ部分134がそれぞれの電極層から延びるように、それぞれのJ字形構成で設けられる。電極層130および132が、図13Cに示されたものなどの多層セラミックデバイスを形成するために誘電層と交互に配置され、積み重ねられる場合に、各電極タブ部分134(それぞれの実線によって表される)は、デバイス138の頂部側面に沿った選択された位置で露出される。アンカタブ部分136も、追加の露出された導電部分(図13Cではそれぞれの破線によって示される)が、その上でのめっきされた電極の形成を容易にすることができるように、電極層平面内および/または誘電カバー層内に設けることができる。図13A〜13Cに示された「J字形」電極を利用するコンポーネントは、終端がコンポーネントの1つの側面だけに形成されるので、ある種の実施形態で、固有の所定のコンポーネント方位を有するという利点を有する。
【0098】
図13A〜13Cそれぞれに示された「J字形」電極に対するわずかな変形は、図14A、14B、および14Cで実施される「T字形」電極に対応する。図14Aの電極層140および図14Bの電極層142は、電極タブ部分144がそれぞれの電極層から延びるように、それぞれのT字形構成で設けられる。電極層140および142が、図14Cに示されたものなどの多層セラミックデバイスを形成するために誘電層と交互に配置され、積み重ねられる場合に、各電極タブ部分144(それぞれの実線によって表される)は、デバイス148の頂部側面と底部側面との両方に沿った選択された位置で露出される。アンカタブ部分146も、追加の露出された導電部分(図14Cではそれぞれの破線によって示される)が、その上でのめっきされた電極の形成を容易にすることができるように、電極層平面内および/または誘電カバー層内に設けることができる。
【0099】
本発明に係るめっきされた終端技術と共に使用されるさらなる例示的デバイス構成を、図17A、17B、および17Cに示す。図17Aに示されたものなどの複数の電極層176および図17Bに示されたものなどの電極層178が、複数の誘電層と交互に配置されて、図17Cに示されたものなどの多層デバイス181を形成する。それぞれの電極層176および178は、そこから延びる複数の電極タブを有し、これらの電極タブは、デバイス181の全体的により長い側面184に沿った選択された位置で露出される。各電極層176の延長された部分177は、デバイス181の側面186で位置合わせされた列内で露出され、各電極層178の延長された部分179は、このデバイスの側面188で位置合わせされた列内で露出される。図17A〜17Cには図示されていないが、アンカタブが、能動層および/またはカバー層内の電極層176および178を補足し、かつ/またはこのデバイスの外部ランドとして働いて、開示される技術によるめっきされた終端を形成するための追加の核形成点を提供できることを理解されたい。
【0100】
図17Cの多層デバイスの実施形態には、比較的多数の露出された導電部分がある。本明細書で前に説明した無電解めっき技法および他の技法を利用して、露出された導電部分にめっきされた終端を形成することができるが、いくつかの実施形態では、終端の所期の個数が多い場合ならびに/あるいは終端ピッチおよび/または終端サイズが比較的小さい場合に、電気めっき技法または電気化学堆積技法だけを利用することが難しい場合がある。図17Cのデバイスを参照すると、電気めっき技法は、各露出された導電部分(電極層176および178の部分180および182、ならびに露出された端177および179)が、電解めっき液を露出された導電部分に引き付け、そこで堆積させるために、電気的にバイアスをかけられることを必要とする。導電部分の一部だけがバイアスをかけられる場合には、終端形成は、1つまたは複数の位置合わせされた列で、すべての露出された部分にまたがってブリッジしない可能性がある。電気めっきを、図17Cのデバイス181に関するより実現性のある選択肢にするために、プリントされた端終端190を、デバイス側面186および188において電極層176および178の延長されたそれぞれの端部分177および179に適用することができる。プリントされた端終端190は、反対の極性のそれぞれの電極層に関する2つの集合的電気接続を形成するはずである。そのような終端は、電子デバイスを終端するために従来適用された比較的厚膜のストライプに対応するものとすることができ、望まれる場合に、デバイスの1つまたは複数の選択された側面にラップアラウンドすることができる。プリントされた終端190を有するデバイス170を、その後、電気めっき溶液にさらすことができ、終端190にバイアスがかけられる限り、各露出された導電部分180および182も、めっき材料がその上に堆積されるようにエネルギを与えられる。この方法は、電気めっき技法中に、1つまたは複数の露出された導電部分180および182においてめっきされた終端が形成されなくなる可能性を大幅に減らすように働くことができる。
【0101】
開示される技術の諸態様を実施するもう1つの例を、図9Aおよび9Bに関して提示する。図9Aは、単一のモノリシック構造内に設けられた受動コンポーネントの組合せを含む、集積受動コンポーネント110を表す。集積コンポーネント110には、抵抗器、バリスタ(varistor)、キャパシタ、インダクタ、カプラ(coupler)、バラン(balun)、および/または他の受動コンポーネントの選択された組合せを含めることができる。各別個の受動コンポーネントは、通常は、少なくとも1つの導電電極様部分を特徴とし、この導電電極様部分から、少なくとも1つの電極タブ部分112が、延び、コンポーネント110の周辺部に沿って露出される。
【0102】
図9Aによって表されるものなどの集積受動コンポーネント110は、図示されるように複数の異なる内部電極配置を有することができる。対応する電極タブ112を、対称構成または非対称構成で設けることができ、様々な形でグループ化することができる。重要な特徴は、露出された電極タブ112を、選択的なめっきされた終端の形成を容易にするようにコンポーネント110内で配置できることである。さらに、内部アンカタブ114および/または外部アンカタブ116も、集積受動コンポーネントと共に設けて、追加の選択的終端配置を作成することができる。例えば、多数の露出された内部電極タブ112、内部アンカタブ114、および外部アンカタブ116を有する、図9Aの露出されたタブ配置を検討されたい。そのような構成を、本明細書で開示される技術の変形形態によるめっき液にさらすことは、図9Bに示されたものなど、複数のめっきされた側面終端118およびめっきされたラップアラウンド終端120の形成を好ましくもたらすはずである。集積受動コンポーネントまたは多層電子デバイス110’は、単純に、それぞれめっきされた終端118および120を追加された、図9Aの110などの集積受動コンポーネントに対応する。したがって、集積受動コンポーネントのタブを設計することができ、これによって、めっきされた終端を、異なる電極および異なるコンポーネント層の間に形成することができる。
【0103】
ここで図20、21A〜21C、および22を参照して、本発明の様々な追加の態様を、これから述べる。図21A、21B、および21Cは、線D−DおよびE−Eによって画定される平面に沿った多層キャパシタ208の異なる例示的断面を示す。図21A、21B、および21Cの断面は、その上に例示的な終端210bを形成できる線D−Dによって区切られたときのキャパシタ208の全体的により短い側面および線E−Eによって画定される上側部分を示す。図21A〜21Cは、1つの特定のデバイスの角を参照するが、多数の多層デバイスが、実質的に対称の形で1つまたは複数の次元(dimension)で形成され、したがって、図示の部分が、実際には多層デバイス208の複数の縁/角を表すことができることを理解されたい。図21A〜21Cは、図20に示された端終端210aおよび210bを示すのではなく、本発明に係るめっきされた終端技術によるそのような終端の形成につなげることのできる露出された導電部分を示す。
【0104】
図21Aおよび21Bに、電子コンポーネントにおける角の丸め(corner rounding)の効果を示す。「角の丸め」は、電子コンポーネントの以前の鋭い角の全般的な丸めをもたらすために、本技術による実際の終端めっきの前に実施できるもう1つのステップである。そのような丸めは、よりよい終端カバレッジおよび部品の間のデバイス均一性を助長すると同時に、鋭い縁を有する複数のコンポーネントを大量に扱うことから生じる可能性がある潜在的なはつり(chipping)を減らすことができる。そのような「角の丸め」によれば、複数の電子コンポーネントを、グリーンステート(green state)にある間に通常はソフトメディア(soft media)を用いるか、または媒体をまったく用いずに、あるいは焼成状態にある間に媒体および/または水を用いて、所定のレベルの機械的攪拌(mechanical agitation)にかけることができる。このプロセスは、焼成状態のコンポーネントに適用されたときに、当業者によって「ハーパライジング(harperizing)」と呼ばれる。
【0105】
そのような角の丸めの表現が、図21Aおよび21Bの比較の前後で提示されている。図21Aおよび21Bの多層コンポーネント部分では、対向する第1電極層212および第2電極層214の複数の対が、複数の誘電層の間で交互に配置されて、キャパシタ208の能動領域を形成する。アンカタブ217も、そのような能動領域内に設けて、能動領域周辺部の選択された区域に沿った露出された導電部分の密度を高めることができる。カバー層(全体的に領域218として表される)を、キャパシタ208の能動領域の頂面および/または底面に設けることができる。カバー層は、その中にアンカタブ220を設けることができる誘電材料の複数の層(例えば、セラミックシート)からなるものとすることができる。第1電極層212および/または第2電極層214と同様に、アンカタブがデバイス周辺部で露出されるように、アンカタブをカバー層内で配置することによって、めっきされた終端をキャパシタ208の全高に沿って堆積することができる。
【0106】
図21Bを参照して、デバイスの角半径部分(corner radius portion)222内で所定の長さを有するアンカタブ220を設けるために、キャパシタ208の角を丸めるための機械的攪拌のレベルを制御できることに留意されたい。持続時間および有効性などの所定の攪拌変数を事前に決定して、異なる結果を達成することができる。例えば、より長い攪拌時間は、より高いレベルの角の丸めをもたらすことができ、より少ない攪拌は、潜在的なコンポーネント摩耗を減らすことができる。角を丸めるプロセスに関連する機械的摩損をしばしばより受けやすい多層電子コンポーネントの1つの部分が、ラップアラウンド終端を容易にするためにデバイスに設けられる場合がある外部アンカタブまたはランド224である。少なくともこの理由から、外部アンカタブ224は、しばしば、内部アンカタブより厚い厚さを有して形成される。例えば、いくつかの実施形態では、能動層内のタブ217またはカバー層内のタブ220などの内部アンカタブならびに内部電極212および214は、約2μm以下の例示的厚さを特徴とする場合があり、外部ランド224は、約5μm以上の例示的厚さを特徴とする場合がある。一般に、外部ランド224の厚さは、電子コンポーネントが角の丸めまたはハーパライジングに関連する機械的攪拌を受けるときの追加された堅牢さのために、内部電極および/または内部アンカタブの厚さの約2倍とすることができる。
【0107】
角の丸めまたはハーパライジングへの本コンポーネントの露出を減らす1つの選択肢は、全体的に丸められたデバイスの角を達成するためにより少ないがら研摩(tumbling)が必要になるか、またはがら研摩が不要になるように、コンポーネントをダイシングすることである。例えば、図23A〜23Cをそれぞれ参照すると、当業者には、本発明によるキャパシタが、通常はバルクプロセスによって製造され、これによって、比較的大きいキャパシタアレイが組み立てられ、その後、個々のコンポーネントを形成するためにダイシングされることが理解されるだろう。図23Aは、複数の多層キャパシタのアンカタブ230をもたらすために切断される内部導体部分228をどのように形成できるかを知ることを可能にする、そのようなキャパシタアレイの例示的な部分226を表す。図23Aの232に示された実質的にまっすぐの線によってもたらすことができる従来のコンポーネントダイシングではなく、ダイシングを、図23Bの切断234によって表されるような、「V」タイプ切断に対応するものとすることができる。「V」タイプ切断は、図23Cに示された丸められた角を有するキャパシタ236を達成するために、がら研摩またはハーパライジングがはるかに少なくてすむように、コンポーネントの角に角度を付けるように働くはずである。さらに、外部ランド224は、そうでなければ角の丸めに耐えるために必要になるほどに厚いものである必要がないだろう。
【0108】
デバイスのがら研摩またはハーパライジングがもたらされるときに特に望ましくなる、デバイスの高められた機械的堅牢性を達成するために本技術のいくつかの実施形態で実践できるもう1つの設計態様は、電子デバイスの導電部分を形成する材料に、ある量のセラミックを含めることに対応する。例えば、多層セラミックキャパシタでは、内部電極層ならびに内部および/または外部のアンカタブのそれぞれを、ある体積百分率(vol%)の導電性インク(例えば、ニッケル(Ni)、銅(Cu)など)およびあるvol%のセラミックから形成することができる。いくつかの導電部分を、75vol%までのセラミック(および、2つのパーセンテージが組み合わされて100vol%になるように、対応する反対のvol%の導電性インク)を用いて形成できることを理解されたい。セラミックおよび導電性インクの組合せに、多少のトレードオフが存在し、より高いvol%のセラミックは、高められた堅牢性を達成するのを助けるが、導電性インクの減らされたレベルによって導電性の損失につながることを理解されたい。より具体的な例示的実施形態では、内部電極および/または内部アンカタブが、約20vol%のセラミック(例えば、チタン酸バリウム)と組み合わされた導電性インク(例えば、Niインク)を用いて形成される。そのような導電部分にセラミックを加えることは、部品が製造中に焼成されるときに電極収縮を制御するのを助ける。外部アンカタブ(ランド)は、約30vol%セラミックのレベルなど、内部導電部分より高いvol%のセラミックを含むこともできる。本発明に係るキャパシタの導電部分が、より高いパーセンテージのセラミック材料を用いて形成されるときには、約1μm未満などの減らされたセラミック粉末粒子サイズが、セラミック材料および導電材料の粘着を容易にすることができる。セラミック濃度を高めることは、一般に、プリントされる材料の付着を強めるが、その層の導電性を下げる。しかし、純材料の後続めっきに非常に導電性があるので、これはクリティカルではない。
【0109】
ここで図21Cを参照すると、本発明による多層デバイスが、特定のコンポーネントの間の例示的な寸法関係と共に示されている。図21Cのデバイスでは、カバー層218内のアンカタブ220の長さ238は、デバイス周辺部と電極層214との間の端マージン(end margin)の長さ240より短い。カバー層アンカタブの長さ238が、端マージンの長さ240以上である場合(図21Aおよび21Bに示された例など)に、アンカタブ220が上側の第2電極214のうちの1つまたは複数と短絡する潜在的な危険性が存在する可能性がある。この危険性は、図21Cの実施形態では大幅に減らされる。アンカタブ220または217が、第1電極212のいずれかと内部的に接触する場合に、これらの導電部分のすべては、いずれにせよ外部端子の形成時に共に結合されるので、デバイス機能性は影響を受けない。
【0110】
ここで図22を参照して、多層電子コンポーネントにおける角の丸めのもう1つの態様を提示する。図22は、図21Bに示されたような、カバー層部分218の角半径部分222を表す。図21Bでは、デバイスの角が丸められるときに、隣接するカバー層アンカタブ220の露出された位置の間の距離が、デバイスの頂部に向かって増加することが、視覚的に示されている。アンカタブ(または、共通能動層、あるいは、多層電子コンポーネントの頂面および/または底面の近くで内部的に設けることのできるすべての導電部分)のより一定の横の露出を維持するために、そのようなアンカタブ220の密度を、デバイスの頂面242に向かって高めることができる。例えば、頂面242により近いアンカタブの間の距離(距離246など)は、頂面242からより遠いアンカタブの間の距離(距離244など)より小さい。
【0111】
次いで、複数の実施例および試験結果を、本明細書で開示される技術による直接電解めっきプロセスを用いて終端された複数の多層キャパシタについて提示する。
【0112】
第1の実施例では、本件特許出願人による、部品番号「NT054015−24」(0306サイズ)2端子LGAタイプ多層キャパシタの200個のコンポーネントの1ロットを、前に述べたクリーニングステップおよび直接銅電解めっきステップにかけた。直接電気めっきされた銅部分の平均厚さは、約21±2.88μであった。平均キャパシタンスは、約1.022μFと測定され、平均散逸率(DF)は、約6.983%と測定され、平均絶縁抵抗(IR)は、約1.48GΩと測定された。200個のコンポーネントのうちの100個は、焼鈍ステップにかけられ(このステップで、コンポーネントは、約600℃の温度まで加熱された)、その後、終端付着剥離試験にかけられて、めっきされた終端の付着強度を判定され、すべてのコンポーネントがこの試験に合格した。他方の100個のコンポーネントは、焼鈍なしで終端付着剥離試験にかけられ、このグループのすべてのコンポーネントも、この剥離試験に合格した。焼鈍された部品のうちの50個および焼鈍されなかった部品のうちの50個が、その後、終端熱衝撃ディップ試験(terminated thermal shock dip test)、すなわち、部品がはんだに突っ込まれるストレス試験にかけられ、両方の50個の部品グループのどの部品も、不合格にならなかった。
【0113】
この第1の実施例にさらに言及すると、直接銅電気めっきを有する200個の部品のこのロットを、次に、追加の電気めっきにかけて、最初の薄膜銅の上にそれぞれのニッケル(Ni)の層およびその後にスズ(Sn)の層を形成した。これらの後続のめっきステップの後に、各部品は、同一の終端付着剥離試験に合格した。終端強度は、剪断試験によっても測定された。焼鈍されたコンポーネントは、約11.4ポンド(5170g)の平均力に耐え、焼鈍されなかったコンポーネントは、約13.2ポンド(5990g)の平均力に耐えた。次に、10個の部品を、第2の焼鈍ステップにかけ、この第2焼鈍ステップは、いくつかのコンポーネントについて終端完全性に悪影響を及ぼすことがわかった。したがって、焼鈍は、いくつかの実施形態で、仮により役立つとしても、最初の銅(または他の)層のめっきの後に限って、より役立つ可能性がある。
【0114】
第2の実施例では、本件特許出願人による、部品番号「NT054015−24」(0306サイズ)2端子LGAタイプ多層キャパシタの200個のコンポーネントの1ロットを試験した。これらのコンポーネントを、前に述べたクリーニングステップおよび直接ニッケル電解めっきステップにかけた。直接電気めっきされたニッケル部分の平均厚さは、約13.2±1.9μであった。200個のコンポーネントのうちの100個は、焼鈍ステップにかけられ(このステップで、コンポーネントは、約600℃の温度まで加熱された)、その後、終端付着剥離試験にかけられて、めっきされた終端の付着強度を判定され、すべてのコンポーネントがこの試験に合格した。他方の100個のコンポーネントは、焼鈍なしで終端付着剥離試験にかけられ、このグループのすべてのコンポーネントも、この剥離試験に合格した。これらのコンポーネントを、次に、追加の電解めっきにかけて、ニッケル(Ni)部分の上にスズ(Sn)部分を形成した。めっきされたスズ部分の平均厚さは、約7.4±1.9μであった。これらのコンポーネントは、終端付着剥離試験にもかけられ、すべての部品が合格した。コンポーネントの電気チェックでは、平均キャパシタンスは、約1.024μFと測定され、平均散逸率(DF)は、約6.951%と測定され、平均絶縁抵抗(IR)は、約1.61GΩと測定された。平均強度も、剪断試験によって測定され、10個の試験されたコンポーネントは、約9.97ポンド(4520g)の平均力に耐えた。
【0115】
添付の図面に示され、添付の図面を参照して述べられたモノリシックコンポーネントの実施形態が、単に、開示される技術の中間態様を含めて、開示される技術の例として提供されることを理解されたい。いくつかの例で、電極の4つ以上の全体的な列が図示されているが、所望のコンポーネント構成に応じて、より少数またはより多数の電極列が可能である。さらに、本明細書で提示された例示的電極構成の多数の異なる変形形態を実施することができ、したがって、そのような例は、本発明に係るめっきされた終端技術と共に使用できる構造のタイプに対して限定的であってはならない。開示される技術に従って、任意の選択されたコンポーネント側面の任意の選択された部分に沿って、めっきされた終端を形成することが可能である。
【0116】
内部アンカタブおよび外部アンカタブを、異なる終端プリファレンスについて選択的に使用して、異なるサイズの側面終端またはラップアラウンド終端を提供することができることを理解されたい。内部アンカタブと外部アンカタブとの両方を特徴とする、本明細書で示され、説明されたIDC実施形態は、例えば、特定の応用例についてラップアラウンド終端が好ましくない場合に、内部アンカタブ特徴だけを利用することができる。内部アンカタブと外部アンカタブとの両方の、様々な異なる多層コンポーネントの既存の露出された電極タブとの異なる組合せ、異なる幾何形状、または異なるサイズは、あるデバイスに関する多数の潜在的な終端方式をもたらすことができる。
【0117】
本発明を、その特定の実施形態に関して詳細に説明してきたが、当業者が、前述の理解を達成したときに、そのような実施形態に対する代替形態、変形形態、または均等物のために本技術をたやすく適合させることができることを理解されたい。したがって、本開示の範囲は、制限のためではなく例のためであり、本開示は、当業者にすぐに明白になるはずの、本発明に対する修正、変形、および/または追加を含めることを除外しない。
【図面の簡単な説明】
【0118】
【図1A】多層交互嵌合キャパシタの既知の例示的な電極層構成を全体的に示す上面分解図である。
【図1B】図1Aに示された既知の例示的実施形態などの内部電極層構成を有する例示的な多層交互嵌合キャパシタを全体的に示す側面斜視図である。
【図2A】本発明による多層交互嵌合キャパシタの例示的な内部電極層およびアンカタブの構成を全体的に示す上面分解図である。
【図2B】図2Aに示されたような内部電極部分およびアンカタブ部分を有する、本発明による例示的な多層交互嵌合キャパシタを全体的に示す側面斜視図である。
【図3A】多層キャパシタの既知の例示的な内部電極層構成を全体的に示す上面分解図である。
【図3B】本発明による多層キャパシタの例示的な内部電極層およびアンカタブの構成を全体的に示す上面分解図である。
【図4A】図3Bに示されたような内部電極部分およびアンカタブ部分を有する、本発明による例示的な多層キャパシタを全体的に示す側面斜視図である。
【図4B】例示的なキャパシタ構成の4つの選択された側面で露出された内部電極部分およびアンカタブ部分を特徴とする、本発明による例示的な多層交互嵌合キャパシタを全体的に示す側面斜視図である。
【図5A】例示的な多層キャパシタの実施形態で使用される既知の電極層構成を全体的に示す平面図である。
【図5B】例示的な多層キャパシタの実施形態で使用される既知の電極層構成を全体的に示す平面図である。
【図5C】図5Aおよび5Bの既知の例示的な表現などの電極層構成を有する例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図6A】角終端を有する多層キャパシタの実施形態で使用される、本発明による例示的な「T字形」電極層構成を全体的に示す平面図である。
【図6B】角終端を有する多層キャパシタの実施形態で使用される、本発明による例示的な「T字形」電極層構成を全体的に示す平面図である。
【図6C】図6Aおよび6Bに示されたような電極層構成を有する、本発明による例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図6D】図6Cに類似する、図6Aおよび6Bに示されたような電極層構成を有する例示的な多層キャパシタの実施形態の代替実施形態を示す図である。
【図6E】本発明に従って適用されためっきされた終端を有し、さらに、実施形態を基板に取り付ける例示的な方位で示された、図6Dの実施形態を示す図である。
【図6F】図6Cに類似する、図6Aおよび6Bに示されたような電極層構成を有する例示的な多層キャパシタの実施形態の代替実施形態を示す図である。
【図6G】本発明に従って適用されためっきされた終端を有し、さらに、実施形態を基板に取り付ける例示的な方位で示された、図6Fの実施形態を示す図である。
【図7A】露出された電極タブを有する例示的なキャパシタアレイを全体的に示す側面斜視図である。
【図7B】本発明によるめっきされた終端を有する例示的なキャパシタアレイを全体的に示す側面斜視図である。
【図8A】本発明によるめっきされた終端を有する例示的な多層交互嵌合キャパシタを全体的に示す側面斜視図である。
【図8B】図8Aの平面切断線A−Aに沿った、開示される技術による例示的なめっきされた終端を有する例示的な多層交互嵌合キャパシタを示す側面断面図である。
【図9A】開示される技術による、露出された電極タブおよび追加のアンカタブを有する例示的なモノリシック集積受動コンポーネントを全体的に示す側面斜視図である。
【図9B】本発明による、めっきされた終端を有する例示的なモノリシック集積受動コンポーネントを全体的に示す側面斜視図である。
【図10A】本明細書で開示される技術による「I字形」終端を形成するために位置決めされ、露出された電極およびアンカタブを有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図10B】図10Aに示された実施形態を、本発明に従って本明細書で開示される選択されためっきプロセスにかけることを介して形成されるものなどの、「I字形」終端を有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図11A】本明細書で開示される技術による「J字形」終端を形成するために位置決めされ、露出された電極およびアンカタブを有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図11B】図11Aに示された実施形態を、本発明に従って本明細書で開示される選択されためっきプロセスにかけることを介して形成されるものなどの、「J字形」終端を有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図12A】本明細書で開示される技術による「U字形」終端を形成するために位置決めされ、露出された電極およびアンカタブを有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図12B】図12Aに示された実施形態を、本発明に従って本明細書で開示される選択されためっきプロセスにかけることを介して形成されるものなどの、「U字形」終端を有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図13A】多層キャパシタの実施形態において使用される、本発明による例示的な「J字形」電極層構成を全体的に示す平面図である。
【図13B】多層キャパシタの実施形態において使用される、本発明による例示的な「J字形」電極層構成を全体的に示す平面図である。
【図13C】図13Aおよび13Bに示されたものなどの「J字形」電極層構成を有する、本発明による例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図14A】多層キャパシタの実施形態において使用される、本発明による例示的な「T字形」電極層構成を全体的に示す平面図である。
【図14B】多層キャパシタの実施形態において使用される、本発明による例示的な「T字形」電極層構成を全体的に示す平面図である。
【図14C】図14Aおよび14Bに示されたものなどの「T字形」電極層構成を有する、本発明による例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図15A】多層キャパシタの実施形態において使用される、本発明による例示的な長方形電極層構成を全体的に示す平面図である。
【図15B】多層キャパシタの実施形態において使用される、本発明による例示的な長方形電極層構成を全体的に示す平面図である。
【図15C】図15Aおよび15Bに示されたものなどの長方形電極層構成を有する、本発明による例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図16A】本発明による多層キャパシタの実施形態において使用される、対向する角の終端をもたらすための例示的な電極層構成を全体的に示す平面図である。
【図16B】本発明による多層キャパシタの実施形態において使用される、対向する角の終端をもたらすための例示的な電極層構成を全体的に示す平面図である。
【図16C】本発明による図16Aおよび16Bに示されたものなどの電極層構成を有する例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図16D】本発明によるめっきされた終端を設けられ、例示的な取付け構成で向きを定められた、図16Cの例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図17A】本発明による多層キャパシタの実施形態において使用される、複数の側面タブおよび露出された端部分を有する例示的な電極層構成を全体的に示す平面図である。
【図17B】本発明による多層キャパシタの実施形態において使用される、複数の側面タブおよび露出された端部分を有する例示的な電極層構成を全体的に示す平面図である。
【図17C】本発明による図17Aおよび17Bに示されたものなどの埋込み電極層構成を有する例示的な多層キャパシタ実施形態を全体的に示す側面斜視図である。
【図18】本明細書で開示される技術による例示的な終端された多層キャパシタを示す図である。
【図19A】多層キャパシタのカバー層内での内部アンカタブの使用を特に示す、線B−BおよびC−Cに沿って図18の多層キャパシタを示す例示的な断面図である。
【図19B】多層キャパシタのカバー層内と能動層内との両方での内部アンカタブの使用を特に示す、線B−BおよびC−Cに沿って図18の多層キャパシタを示す例示的な断面図である。
【図19C】減らされた個数の能動層および対応するキャパシタンスを有する多層キャパシタのカバー層内および能動層内での内部アンカタブの使用を特に示す、線B−BおよびC−Cに沿って図18の多層キャパシタを示す例示的な断面図である。
【図19D】多層キャパシタのカバー層内での共通電極層の使用を特に示す、線B−BおよびC−Cに沿って図18の多層キャパシタを示す例示的な断面図である。
【図20】本明細書で開示される技術による例示的な終端された多層キャパシタを示す図である。
【図21A】キャパシタデバイスの角を丸める前の選択されたデバイスの角の全体的な形状を特に示す、線D−DおよびE−Eに沿って図20の多層キャパシタを示す例示的な断面図である。
【図21B】キャパシタデバイスの角を丸めた後の選択されたデバイスの角の全体的な形状を特に示す、線D−DおよびE−Eに沿って図20の多層キャパシタを示す例示的な断面図である。
【図21C】カバー層アンカタブとキャパシタ端マージンとの間の例示的な長さの関係を特に示す、線D−DおよびE−Eに沿って図20の多層キャパシタを示す例示的な断面図である。
【図22】キャパシタの頂面および/または底面に向かって徐々に密になる関係におけるカバー層アンカタブの配置を特に示す、線D−DおよびE−Eに沿った多層キャパシタの例示的な断面を示す拡大図である。
【図23A】わずかな追加の角の丸めの後に図23Cに示されるように見える可能性がある複数のキャパシタを作るために、図23Bに示されているものなどの全体的に「V字形」のダイシングにかけることができる多層キャパシタアセンブリの例示的な部分を示す図である。
【図23B】「V字形」のダイシングにかけることができる多層キャパシタアセンブリの例示的な部分を示す図である。
【図23C】丸められた角を有するキャパシタの例示的な部分を示す図である。
【図24】本明細書で開示される技術による例示的な終端された多層キャパシタを示す図である。
【図25】本発明による例示的なめっきされた終端の様々な視覚的特徴を示す、平面Fに沿った図24の多層キャパシタの例示的な断面を示す図である。
【図26A】本発明による例示的なめっきされた終端の追加の様々な視覚的特徴を示す、図25に示されたキャパシタ断面の区域Gを示す例示的な詳細図である。
【図26B】本発明による非金属貫通実施形態の例示的なめっきされた終端の追加の様々な視覚的特徴を示す、図25に示されたキャパシタ断面の区域Gを示す例示的な詳細図である。
【図27】単一点ESL測定値対本発明に従って設計された高密度周辺終端(HDPT)キャパシタの端子数を示すグラフである。
【技術分野】
【0001】
本発明は、一般に、多層電子コンポーネントの改善された終端特徴に関し、より詳細には、キャパシタ、抵抗器、インダクタなどの多層電子コンポーネント、または集積受動コンポーネントの、めっきされた終端(plated termination)に関する。本発明に係る終端設計(termination design)は、めっきされた電気接続の形成を容易にするために、内部電極タブおよび/または外部電極タブの選択的配置を利用する。外部接続が好ましく行われることによって、通常の厚膜終端ストライプの設置が省かれるか、または大幅に単純化される。
【背景技術】
【0002】
多くの現代の電子コンポーネントは、モノリシック(monolithic)デバイスとしてパッケージ化され、単一のチップパッケージ内に単一のコンポーネントまたは複数のコンポーネントを含む場合がある。そのようなモノリシックデバイスの一具体例が、多層キャパシタまたは多層キャパシタアレイであり、開示される技術に関して特に重要なのが、交互嵌合した内部電極層および対応する電極タブを有する多層キャパシタである。交互嵌合キャパシタ(IDC)技術の特徴を含む多層キャパシタの例が、特許文献1および2に見られる。他のモノリシック電子コンポーネントは、複数の受動コンポーネントを単一のチップ構造に集積したデバイスに対応する。そのような集積受動コンポーネント(integrated passive component)は、多層構成内で形成され、モノリシック電子デバイスとしてパッケージ化される、抵抗器、キャパシタ、インダクタ、および/または他の受動コンポーネントの選択された組合せを提供することができる。
【0003】
選択的終端(selective terminations)は、しばしば、様々なモノリシック電子コンポーネントの電気接続を形成するために必要である。複数の終端は、集積モノリシックデバイスの異なる電子コンポーネントへの電気接続を提供するために必要である。また、複数の終端は、しばしば、望ましくないインダクタンスレベルを下げるために、IDCおよび他の多層アレイと共に使用される。複数の終端が多層コンポーネント内で形成された1つの例示的な形は、電気接続がそのデバイスの選択された電極部分の間で形成されるように、チップ構造の選択された区域を通ってバイア(vias)をドリル加工し、バイアに導電材料を充填することによるものである。
【0004】
本発明に係るデバイスに外部終端を形成するもう1つの形は、内部電極層の露出された部分に、ガラスマトリクス内の銀または銅の厚膜ストライプを適用し、その後、ある部分が基板にはんだ付け可能になるように、終端ストライプ上に追加の金属層をめっきすることである。ファイヤードターミネーション(fired termination)およびその上にめっきされた金属膜によって形成される外部電極を伴う電子コンポーネントの例が、特許文献3に開示されている。終端の適用は、しばしば制御が難しく、チップサイズの縮小に伴って問題になる可能性がある。電子デバイスの選択された領域で終端を形成する方法に関する特許文献4および5がある。
【0005】
電子コンポーネントの常に縮小する(ever-shrinking)サイズは、終端ストライプを所定の区域内に必要な精度でプリントすることを非常に難しくする。厚膜終端ストライプは、通常、チップをつかみ、特別に設計されたおよび/または彫刻されたホイールを用いて選択的終端を適用する機械を用いて適用される。チップ構造への終端ストライプの適用に関連する機械的特徴およびステップが特許文献6、7、8、および9に開示されている。コンポーネントサイズの減少または電子チップデバイスに関する終端接点の個数の増加は、通常の終端機械の分解能限度を、その最高点に到達させる可能性がある。
【0006】
選択的終端の適用を試みるときに生じる可能性がある他の問題には、終端ランド(termination land)のシフト(shifting)、内部電極タブが露出されるか完全に失われるようにする終端の位置ずれ(mispositioning)、および欠けているラップアラウンド(missing wrap-around)終端部分が含まれる。さらなる問題が、ペイント様終端材料の薄すぎるコーティングが適用されるとき、または終端コーティングの一部分が別の部分に塗布され、短絡した終端ランドを引き起こすときに生じる可能性がある。モノリシックデバイスの電気終端の提供を取り巻く上記および他の懸念が、電子チップコンポーネント用の安価で効果的な終端特徴を提供する必要を生じさせる。
【0007】
コンポーネントの微細化と、特に回路基板に近接して複数のコンポーネントを位置決めするときの、共に短絡しない終端を提供することに関する懸念とに鑑みて、セラミック基板の横表面から所定の距離だけ離された外部電極を有するチップタイプ電子コンポーネントが提供される(例えば、特許文献10参照)。より具体的に言うと、より普通の5つの側面を有する終端ではなく3つの側面を有する終端を有する電子コンポーネントが、開示されている。そのような3つの側面を有する終端を有するコンポーネントは、共に別個のコンポーネント終端を短絡させずに、互いに隣接する関係でより簡単に提供される。特許文献10に開示されたいくつかの実施形態に、個々の電極の露出された部分に適用される電気めっきされた膜(electroplated film)が含まれる。
【0008】
終端の適用に関連するもう1つの既知の選択肢は、シャドウマスクに対する複数の個々の基板コンポーネントの位置合せを用いる。部品を、特許に開示されたものなどの特に設計された治具(fixture)(例えば、特許文献11参照)に装填し、その後、マスク要素を介してスパッタリングすることができる。これは、通常、非常に高価な製造プロセスであり、したがって、他の効果的であるがよりコスト効率のよい終端の提供が、望ましい可能性がある。
【0009】
様々な電子コンポーネントに関する終端の形成の諸態様を扱う特許文献12、13、14、および15がある。
【0010】
多層セラミックデバイスを形成する方法に対処する追加の参考資料に、特許文献16、17、18、および19が含まれる。
【0011】
様々な態様および代替の特徴が、電子コンポーネントおよびその終端の分野で既知であるが、本明細書で述べた問題のすべてに全般的に対処する設計は、現れていない。前述のすべての米国特許の開示は、参照によって本明細書にその全体が組み込まれている。
【0012】
【特許文献1】米国特許第5880925号公報
【特許文献2】米国特許第6243253B1号公報
【特許文献3】米国特許第5021921号公報
【特許文献4】米国特許第6232144B1号公報
【特許文献5】米国特許第6214685B1号公報
【特許文献6】米国特許第5944897号公報
【特許文献7】米国特許第5863331号公報
【特許文献8】米国特許第5753299号公報
【特許文献9】米国特許第5226382号公報
【特許文献10】米国特許第6380619号公報
【特許文献11】米国特許第4919076号公報
【特許文献12】米国特許第5880011号公報
【特許文献13】米国特許第5770476号公報
【特許文献14】米国特許第6141846号公報
【特許文献15】米国特許第3258898号公報
【特許文献16】米国特許第4811164号公報
【特許文献17】米国特許第4266265号公報
【特許文献18】米国特許第4241378号公報
【特許文献19】米国特許第3988498号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
本発明は、様々な前述の短所、ならびに電子終端および関連する技術の関係するある種の態様を認識し、対処する。したがって、幅広く言って、本明細書で開示される技術の主要な対象は、電子コンポーネントの改善された終端特徴である。より具体的に言って、開示される終端特徴は、めっきされ、通常は終端の目的でモノリシックデバイスの諸部分に沿ってプリントされる厚膜ストライプを除去するか、または非常に単純化するように設計される。
【0014】
本明細書で開示される技術のもう1つの主要な目的は、内部電極要素の提供および追加のアンカタブ(anchor tab)の任意の配置を介して、めっきされた終端の形成を案内する形を提供することである。内部電極要素と追加アンカタブとの両方が、安全で信頼性のある外部めっきの形成を容易にすることができる。アンカタブは、通常は内部電気接続を提供しないが、機能強化された外部終端接続性、よりよい機械的完全性、およびめっき材料の堆積を提供することができる。露出された内部導電要素(電極およびアンカタブを含む)の位置は、「自己決定」プロセスでのめっきされた終端構造の堆積および形成を可能にする。
【0015】
本発明のもう1つの主要な目的は、これによって、通常の厚膜終端ストライプが除去されるか、または単純化され、めっきされた終端だけが、所与のコンポーネントの外部電極接続の多くをもたらすのに必要になる、電子コンポーネントの終端特徴を提供することである。開示される技術に従ってめっきされる材料は、金属導体、抵抗材料、および/または半導体材料を含むことができる。
【0016】
本終端技術のもう1つの主要な目的は、終端特徴が、例えば低インダクタンスセラミックキャパシタおよびキャパシタアレイ、多層セラミックキャパシタ、およびキャパシタアレイ、ならびに集積受動コンポーネントを含む、様々な多層モノリシックデバイスに従って使用できることである。集積受動コンポーネントには、抵抗器、キャパシタ、バリスタ、インダクタ、バラン、カプラ、および/または他の受動コンポーネントの選択された組合せを含めることができる。
【0017】
開示される発明の利点は、電子コンポーネントの終端特徴を、終端機械装置による適用の必要なしにもたらすことができ、したがって、そうでなければ達成不可能である可能性がある、分解能レベルで外部終端を作る能力を提供することである。そのような改善された終端分解能(resolution)は、所与のコンポーネント区域内のより多くの終端、およびはるかに微細なピッチを有する終端の提供をも可能にし、したがって、そのような終端に関連する過度のESL値を減らす。
【0018】
本技術の全般的な目的は、はんだ浸食を受けにくく、絶縁抵抗も低い効果的なはんだベースを使用可能にする終端特徴を提供することである。この技術のもう1つの全般的な目的は、ワイヤボンディングに関する効果的な金属ベースを使用可能にする終端特徴を提供することである。言い換えると、ある種の材料(例えば、ニッケルまたは金)を電気めっきする現在の技術を用いて、ワイヤボンディング用の終端を提供することを可能にすることである。露出された電極部分およびアンカタブ部分の構成は、選択された、隣接する露出されたタブ部分が、別個の終端位置の間の望ましくないブリッジングなしで、めっきされた終端金属を蒸着されるように設計される。
【0019】
本発明のもう1つの特徴は、開示される技術を、外部終端の変更された個数および配置を含む無数の異なる終端構成に従って利用できることである。めっきされた終端は、本明細書で開示される様々な異なるめっき技法に従って、電子コンポーネントの周辺部の、露出された導電要素の提供によって自己決定される位置に形成することができる。
【0020】
本発明に係るめっきされた終端技術のもう1つの目的は、当を得た信頼性のある形でのより安価で効率的な電子コンポーネントの生産を容易にすることである。これが達成される1つの主要な理由は、本終端めっきプロセスが、個々の終端ではなく「バッチ」処理を使用することである。
【0021】
本技術のさらなる利点は、正確な端子形状および位置合せを伴って、自己決定される位置に選択的に形成される、電子コンポーネント用の薄膜終端構造の形成を含む。本発明に係る終端構造および電子コンポーネントは、低い揮発性成分放出(low volatile component emission)を含む、信頼性のある電気特性および機械的特性を示す。
【0022】
本発明のさらなる目的および利点は、本明細書の詳細な説明で示され、あるいは、本明細書の詳細な説明から当業者に明白になる。また、当業者は、開示される技術の趣旨および範囲から逸脱せずに、開示される技術への本言及によって、本明細書の具体的に図示され、言及され、議論される特徴に対する修正および変更を、開示される技術の様々な実施形態および使用で実践できることをさらに理解するに違いない。そのような変形には、図示され、言及され、または議論される同等の手段および特徴または材料の置換と、様々な部分、特徴、または類似物の機能的逆転、動作的逆転、または位置的逆転を含めることができるが、これらに限定はされない。
【0023】
さらに、本発明の、異なる実施形態ならびに異なる現在の好ましい実施形態に、本明細書で開示される特徴または要素あるいはその均等物の様々な組合せまたは構成(明示的に図面に示されず、詳細な説明で述べられない特徴またはそのような特徴の構成の組合せを含む)を含めることができることを理解されたい。
【課題を解決するための手段】
【0024】
本発明の第1の例示的実施形態は、複数の誘電層と、複数の内部電極と、電気化学堆積物(electrochemical deposit)の少なくとも1つの部分とを含む多層電子コンポーネントに関する。複数の電極層は、それぞれ、縁によって横方向に区切られ、内部電極層は、内部電極の選択された部分が、複数の誘電層の少なくとも1つの縁まで延び、その縁に沿ってそれぞれの群で露出されるように、複数の誘電層の間で選択的に交互に配置される。誘電層と内部電極との交互に配置された組合せは、それぞれの最上部および最下部の表面を特徴とするモノリシックアセンブリを形成する。電気化学堆積物の少なくとも1つの部分は、多層コンポーネントの周辺部に沿って形成されて、それぞれの群内の複数の内部電極の露出された部分を接続する、薄膜めっき材料に対応する。
【0025】
いくつかのより具体的な実施形態では、内部アンカタブも、複数の誘電層の間で交互に配置され、複数の誘電層の少なくとも1つの縁に沿って露出される。外部アンカタブを、モノリシックアセンブリの最上部および/または最下部の表面に設けることもできる。アンカタブを、電極層の露出された部分と同一の群内で露出することができる。いくつかの実施形態で、それぞれの群内の内部電極(および任意選択のアンカタブ)の露出された部分の間の距離は、約10μを超えず、他の実施形態では、約8μ未満である。任意の所与の群内の露出された内部電極(および任意選択のアンカタブ)の隣接する群の間の距離は、任意の所与の群内の露出された内部電極(および任意選択のアンカタブ)の間の距離の少なくとも2倍大きいものとすることができる。さらなる実施形態では、露出された群は、列内で位置合せされ、それぞれの列のうちの選択された列内の選択された隣接する内部電極および内部アンカタブの間の距離は、モノリシックアセンブリの最上部および最下部の表面に向かって、内側の層より近い。
【0026】
無電解堆積物(electroless deposit)と電解堆積物(electrolytic deposit)とを比較する際には、無電解堆積物は、銅(Cu)、ニッケル−リン(Ni−P)、ニッケル−ホウ素(Ni−B)、パラジウム(Pd)、銀(Ag)、および金(Au)などを含むことができ、電解堆積物は、銅(Cu)、純(すなわち、非合金)ニッケル(Ni)、パラジウム(Pd)、銀(Ag)、金(Au)、スズ(Sn)、スズ−鉛(Sn−Pb)、スズ−ニッケル(Sn−Ni)、またはその他の堆積物を含むことができることを理解されたい。一般に、純ニッケル電解めっきは、別の形では無電解化学作用によって達成可能ではない、めっきされたニッケルから内部ニッケル電極へのボンドという利点を有する。また、電解浴(electrolytic bath)に対する浴化学成分(bath chemistry component)のより大きい減損に起因して、一般に、無電解堆積物に関する追加の制御が必要である。一部の無電解浴(electroless bath)は、電解めっき(electrolytic plating)に対して、金属が露出されていない区域にプレートアウト(plate out)する傾向を有する。硬質金(hard gold)は、電解によってのみ堆積することができる。同一金属の電解堆積物は、一般に、無電解堆積に対して、異なる粒子構造および機械的特性を有し、めっきのタイプを、DPA分析およびSEM/TEM分析などの既知の形の分析によって検出できるようになっている。しかし、無電解めっき(plating)と電解めっきとの両方が、金属−ガラス厚膜複合材料堆積物(thick film composite material deposit)に対する堆積された金属のより高い電気伝導率を含む、厚膜終端(thick film termination)に対する利点の同一の組を有する。
【0027】
多層電子コンポーネントの周辺部に直接にめっきされた薄膜電気化学堆積物は、いくつかの実施形態では銅(Cu)に、他の実施形態ではニッケル(Ni)に対応するものとすることができる。パラジウム(Pd)、スズ(Sn)、金(Au)、銀(Ag)、またはスズ(Sn)−鉛(Pb)合金もしくは他の合金を含む追加の材料を、ニッケルまたは銅の代わりに使用することができる。銅またはニッケルあるいは他の材料などの、薄膜材料の追加部分を、最初の部分の上に設けることができる。これらには、ニッケル、スズ、金、または他の材料などの材料を選択的に含めることができる。
【0028】
本発明は、開示される技術に従って多層電子コンポーネントを形成することに関連する方法に同等に関する。そのような方法の1つの例示的な実施形態は、複数の電子コンポーネントを設けるステップと、電解めっき液に電気バイアスを与えるステップと、所定の長さの時間にわたって複数の電子コンポーネントをめっき液に完全に浸すステップとを含む。電子コンポーネントは、それぞれ、複数の内部導電要素と選択的に交互に配置された複数の絶縁基板層を含む。内部導電要素の選択された部分は、各電子コンポーネントの周辺部に沿った位置で露出され、めっき液への浸漬が、各電子コンポーネントの選択された露出された導電部分でのめっき材料の堆積を可能にするようになっている。それぞれの終端構造は、露出された内部導電要素のうちの選択された露出された内部導電要素の間でのめっきされる材料の制御されたブリッジング(bridging)によって展開される。いくつかの実施形態では、複数の電子コンポーネントが電解めっき液に浸される所定の長さの時間は、約1μより大きい厚さまでめっき材料を蓄積するのに必要な時間に対応する。他の実施形態では、約2μと約20μとの間の厚さまでめっき材料を蓄積することが望ましい。
【0029】
いくつかのより詳細な実施形態では、めっき液は、これらには限定されないが、制御されたpHレベルを有する銅酸溶液またはスルファミン酸ニッケル溶液などの、ニッケルまたは銅の電解浴溶液(electrolytic bath solution)である。そのような例示的なめっき液への浸漬の前に、電子コンポーネントを、まず、そのコンポーネントからすべての酸化物を除去するために、クリーニングステップにかけることができる。内部導電要素がニッケルから形成される場合に、このプレクリーニングステップは、すべてのニッケル酸化物蓄積の除去において特に有利である。クリーニングステップに、コンポーネントの、酸プレクリーン液への浸漬、化学研摩、および/または機械的攪拌(例えば、ハーパライジング(harperizing))を含めることができる。開示される電解めっきステップの後に、コンポーネントを、任意選択として、いくつかの実施形態では、焼鈍(annealing)ステップにかけることができ、これによって、コンポーネントが、コンポーネントおよび終端の強度および完全性を高めるために加熱される。異なる材料の追加の層を、最初に直接電気めっきされた部分の上にめっきすることもできる。
【0030】
必ずしもこの要約セクションで表されてはいない本発明の追加の実施形態は、上述された目的で言及された特徴または部分の諸態様および/または本願で他の形で述べられる特徴もしくは部分の様々な組合せを含み、組み込むことができる。
【0031】
当業者は、本明細書の残りを再検討するときに、そのような実施形態および他の実施形態の特徴および態様をよりよく理解するであろう。
【0032】
本発明の、その最良の態様を含む、当業者を対象とする完全な説明は、本明細書及び添付の図面で示される。
【0033】
本明細書および添付の図面での符号の反復使用は、本発明の同一のまたは類似する特徴、要素、またはステップを表すことを意図したものである。
【発明を実施するための最良の形態】
【0034】
本発明は、モノリシック(monolithic)電子コンポーネント用の改善された終端特徴(termination feature)を対象とする。
【0035】
本発明に係る終端スキーム(termination scheme)は、モノリシックキャパシタアレイ、交互嵌合電極構成を有するものを含む多層キャパシタ、集積受動コンポーネント、および他の電子チップ構造などの構造の露出された電極部分を利用する。追加のアンカタブをそのようなモノリシックコンポーネント内に埋め込んで、積み重ねられた複数の露出された内部導電部分を設けることができ、この内部導電部分に、めっきされた終端を形成し、デバイスの周辺部に沿ってしっかりと位置決めすることができる。
【0036】
チップデバイスの選択された頂面および/または底面に追加のアンカタブ(anchor tab)を設けることによって、チップの側面に沿って上部層および下部層のうちの1つまたは複数まで延びるラップアラウンドされ(wrap-around)めっきされた終端を形成することができる。そのようなラップアラウンド終端は、ある種の応用例で、プリント回路基板または他の適切な基板へのチップのはんだ付けを容易にするのに望ましい場合がある。上部層および/または下部層に、ラップアラウンドせずに側面全体に沿って延びる露出されたタブは、デバイスの最上カバー層および最下カバー層のそれぞれの角の半径部分にアンカタブを設けることによって形成することができ、したがって、プリント回路基板または他の取付け表面への、良好なはんだ濡れ(good solder wetting)を可能にするランドレス(land-less)終端が容易になる。
【0037】
本発明に係るめっき技術およびアンカタブ特徴は、複数の異なるモノリシックコンポーネントに従って利用することができる。図1Aおよび1Bは、電極タブが多層コンポーネントの2つの選択された側面に全体的に延び、そこで露出される、既知の交互嵌合電極層構成の諸態様を表す。本発明によるめっきされた終端の諸態様は、その後、図2Aおよび2Bに関して示され、図2Aおよび2Bは、デバイスの2つの選択された側面の露出された導電部分を有する多層コンポーネント実施形態にも関する。
【0038】
図3Aは、多層電子デバイスの1つの選択された側面で露出される電極タブを有する、既知の電極層構成の諸態様を示す。図3Bおよび4Aは、それぞれ、キャパシタの1つの選択された側面で露出された内部電極タブを有する例示的な多層キャパシタを示し、本技術によるアンカタブを特徴とする、図3Aで提示された例示的実施形態の改善に関する。図4Bは、本発明によるコンポーネントの4つの選択された側面で露出された内部電極タブおよびアンカタブを有する例示的な多層交互嵌合コンポーネントに関する。
【0039】
本発明のさらなる例示的な実施形態は、それぞれ図6Aから6Gに示された多層キャパシタ構成に関し、これらは、それぞれ、図5Aから5Cの例示的な多層キャパシタ構成に対する改善である。多層キャパシタ構成の追加の例が、それぞれ、図13Aから13C、14Aから14C、15Aから15C、16Aから16D、および17Aから17Cに示されている。開示される技術のさらなる実施形態が、図7Aおよび7Bの例示的なキャパシタアレイに関して提示される。次に、図8Aおよび8Bは、本発明に係るめっきされた終端特徴の諸態様を表し、図9Aおよび9Bは、本発明による選択的終端を有する例示的な集積受動コンポーネントに関する。本明細書で開示される技術の可能な使用のより具体的な例として、図10Aおよび10Bに、「I字形」終端の諸態様を示し、図11Aおよび11Bに、「J字形」終端の諸態様を示し、図12Aおよび12Bに、「U字形」終端の諸態様を示す。図18Aおよび19Aから19Dに、本技術の多層キャパシタ内のアンカタブ、能動(active)キャパシタ電極、および共通電極の組込みの例示的な変形形態を示す。図20、21Aから21C、および22は、多層電子コンポーネントのカバー層内のアンカタブの提供に関連する例示的態様をより具体的に示す。図23Aから23Cは、それぞれ、本発明の実施形態の、全体的に角度を付けられ、最終的に丸められる縁および角を容易にする例示的なVカットダイシングオプション(V-cut dicing option)を示す。図24、25、および26は、本発明に係るめっきされた終端に関連する特定の例示的特徴を示し、図27は、比較的多い個数および高い密度の、周辺終端(peripheral termination)を有する、開示される技術の例示的実施形態に関連するESL値のグラフを示す。
【0040】
本明細書で提示される例示的実施形態のそれぞれが、開示される技術の限定を示唆してはいないことに留意されたい。より具体的に言うと、図示されたものと異なる電極構成を、開示されるめっき(plating)ステップおよび構造と共に利用することができる。ある実施形態の一部として図示されまたは説明される特徴を、別の実施形態と組み合わせて使用して、さらなる実施形態を作ることができる。さらに、ある特徴を、同一の、類似する、または同等の機能を実行する、まだ言及されていない類似するデバイスまたは特徴と交換することができる。
【0041】
以下に、開示される技術の現在好ましい実施形態について詳細に言及する。図面を参照すると、図1Aは、多層交互嵌合キャパシタまたはキャパシタアレイで使用される、電極タブ14を有する電極層10および12の既知の例示的構成を示す。電極層は、それら電極層から延びるタブ14と平行に配置され、交互に位置する電極層10および12から延びる電極タブが、それぞれの列内で位置合わせされる。この例示的な図は、対応するタブ14を有する4つのそのような電極層を示すが、本技術と共に利用される通常の配置は、いくつかの場合には、はるかに多数の電極層、およびそれぞれのタブを含むことができる。この特徴は、(電極の個数を選択することによって)広い範囲のキャパシタンス値を有する容量性要素(capacitive element)を作成するという選択肢を提供する。
【0042】
図1Aの例示的な電極層構成は、完成したキャパシタの実施形態の表現ではない。そうではなく、図1Aは、例示的なキャパシタ構成およびキャパシタアレイ構成の中間態様の参照を提供する。図1Aの電極層構成は、図1Bに示されたものなどの例示的な多層交互嵌合キャパシタ(multilayer interdigitated capacitor)に従って利用することができる。
【0043】
交互嵌合キャパシタは、通常、図1Bの例示的な交互嵌合キャパシタ構成16に見られるものなどの、誘電材料の本体18内に配置された、図1Aに示されたものなどの複数の電極層からなる。電極層10および12は、電極タブ14がIDC実施形態16の2つの側面まで延び、そこで露出されるように、誘電材料18内に配置される。そのような電極層の例示的材料に、白金、ニッケル、銀、パラジウム−銀合金、これらの材料の他の合金、または他の適切な導電物質を含めることができる。誘電材料18には、チタン酸バリウム、亜鉛酸化物、低燃焼ガラス(low-fire glass)を伴うアルミナ、または他の適切なセラミック材料もしくはガラスボンドされた材料(glass-bonded material)を含めることができる。その代わりに、誘電体を、回路基板材料として一般的な(混入されたセラミックを伴うまたは伴わない、ファイバグラスを伴うまたは伴わない)エポキシ、または誘電体として一般的な他のプラスチックなどの有機合成物とすることができる。この場合には、導体は、通常、パターンをもたらすために化学的にエッチングされる銅フォイル(copper foil)である。
【0044】
例示的なIDC実施形態16は、デバイスの部分20内の交互に位置する電極層および誘電層の多層構成とみなすことができる。IDC16は、通常、さらに、IDC構成16の他の誘電層部分より全体的に厚くなるように構成することができる、最上部の誘電層22および最下部の誘電層24を特徴とする。誘電層22および24は、カバー層として働いて、デバイスを保護し、キャパシタ本体に焼成される場合があるガラス/金属フリットのストレスに耐えるのに十分な容積をもたらす。既知のキャパシタの実施形態は、図1Bの多層構成を利用してきたが、本発明は、本明細書で開示される追加の特徴に従ってそのような構成16の諸態様を利用する。
【0045】
図1Aの既知の例示的な電極層構成を組み込んだ、図1Bに示されたものなどの多層IDCコンポーネント16は、IDCコンポーネント16の2つの選択された側面で露出される電極部分14を特徴とする。その他の例示的な内部電極構成を、内部電極部分がデバイスの異なる位置および/または異なる個数の側面で露出されるように、多層コンポーネント内で使用することができる。
【0046】
例えば、図3Aの分解図に示された例示的な内部電極層構成を検討されたい。交互に位置する電極層26および28が、単一の選択された方向に向かって延びる電極タブ部分30と共に設けられる。交互に位置する電極層の各組の電極タブ30は、例えば電極層26からのタブ30が2つのそれぞれの列内で位置合わせされるように、積み重ねられた構成で配置されることが好ましい。類似する位置合わせ状況が、電極層28のタブ30についても成り立つことが好ましい。図3Aの例示的な内部電極構成を利用する多層キャパシタまたは他の受動コンポーネントは、通常、電極タブ部分30がコンポーネントの単一の選択された側面で露出されるように構成される。
【0047】
もう1つの例示的な内部電極層構成は、多層交互嵌合コンポーネントの4つの側面で露出される電極タブを提供する。そのような内部電極層は、交互に位置する各電極層10および12が、タブ部分14がそこから延びる側面に隣接する層の側面に追加のタブ部分を有する、図1Aに示された構成に類似するものとすることができる。
【0048】
さらなる例示的な電極層構成および対応する多層キャパシタの実施形態を、それぞれ図5Aから5Cに示す。図5Aに示されたものなどの第1の複数の内部電極層32が、図5Cに示されたものなどの多層キャパシタ38を形成するために、誘電材料36の本体内で、図5Bに示されたものなどの内部電極層34と交互に配置される。そのような例示的な多層コンポーネント38内で、一組の電極層32または34の部分40が、コンポーネント38の側面42で露出される。したがって、他方の組の電極層32または34の部分は、このデバイスの、側面42と反対の側面(図面では見えない)で露出される。
【0049】
図1Bをもう一度参照すると、IDC実施形態16および他のモノリシック電子コンポーネントの通常の従来の終端は、ガラスマトリクス内の銀、銅、または他の適切な金属の、プリントされ焼成される厚膜ストライプを含み、この厚膜ストライプは、その上に浸食抵抗(leach resistance)を促進するためにニッケルの層をめっきされ、スズまたははんだ合金の層が続き、このスズまたははんだ合金の層は、ニッケルを酸化から保護し、簡単にはんだ付けされる終端を助長する。
【0050】
そのようなタイプの終端による厚膜ストライプは、通常、終端機械およびプリンティングホイールまたは金属を装荷されたペーストを転送する他の適当なコンポーネントによるプリント塗布(printed application)も必要とする。そのようなプリンティングハードウェアは、特により小さいチップへの、厚膜ストライプの塗布を困難にする分解能限度を有する場合がある。IDC16または他の電子コンポーネントの通常の既存のサイズは、側面の2つの対向する組に沿って約120mil(1インチの1000分の1)(3.048mm)×60mil(1.524mm)であり、約30mil(0.762mm)の上部層から下部層までの厚さを有する。4つを超える終端が1つの部品にこのサイズで適用される必要がある場合、または終端がより小さい寸法を有する部品について望まれる場合には、特殊化された終端機械装置の分解能レベルは、しばしば、有効な終端ストライプを塗布する際の制限になる。
【0051】
本発明は、そのような通常の厚膜終端ストライプの提供をなくすか、または大幅に単純化する終端方式を提供する。より制御されない厚膜ストライプを除去することによって、通常の終端プリンティングハードウェアの必要がなくなる。開示される技術による終端特徴は、通常は厚膜終端ストライプの上に形成される、ニッケル、スズ、銅などのめっきされた層に、より焦点を合わせたものである。
【0052】
本明細書で開示される技術によるめっきされた終端を用いると、露出された内部電極の幅と同一の、コンポーネントの周辺部に沿った幅である終端を形成することが可能であることを理解されたい。厚膜終端ストライプが塗布される、従来技術の終端方式では、終端は、通常、露出されたタブへの潜在的な位置ずれを考慮に入れるために、露出された電極部分より幅広い。そのような従来技術の実施形態の露出された電極部分は、終端によるその部分の完全なカバレッジを保証するだけではなく、隣接する終端が共に短絡しないことを保証するのに十分に狭くしなければならない。本明細書で開示されるめっきされた終端の諸態様によれば、露出された内部電極パッドの隣接する列の間のピッチは、それほど大きくする必要がない。厚膜終端に関連する潜在的な問題が、多くの実施形態で除去されるので、より大きい幅または電極タブの隣接する列の間の減らされたピッチを有する電極タブを有するか、より多数の電極タブを有するキャパシタを作ることができる。前述のキャパシタの変更のそれぞれが、有利により低い等価直列インダクタンス(ESL)を有する電子コンポーネントをもたらす。
【0053】
ESLは、より多くの電極タブが多層キャパシタの実施形態で利用されるとき、およびそのような電極タブの列が互いにより近いときに、特に下げることができる。1つの電極に対して比較的多数の電極タブを有する交互嵌合キャパシタは、その結果として多数の電極端子を有し、したがって、しばしば、高密度周辺終端(HDPT)キャパシタと呼ばれる。そのような部品の構成および終端は、本明細書で開示される技術に従って容易にされ、したがって、改善されたESL特性を有するコンポーネントが達成される。この現象を示すグラフを、図27に示すが、図27には、ピコヘンリー(pH)単位の単一点ESL対交互嵌合キャパシタの端子数をモデル化する複数の曲線が示されている。菱形のデータ点を有する曲線は、8〜10個の端子を有し、約760μmのピッチを有するHDPTキャパシタの測定されたESLに対応する。正方形のデータ点を有する曲線は、8〜32個の端子を有し、約500μmの端子間ピッチを有するHDPTキャパシタの測定されたESLに対応する。塗り潰された円形のデータ点および8〜10端子の間の対応する線の部分は、測定されたESL対375μmの端子ピッチを有する端子の個数を表す。この線の、塗り潰された円形のデータ点を超えて延びる部分(>10端子)は、予測されたESL対約375μmのピッチを有する端子の端子数を表す。円形のデータ点250は、その10個の端子の間に400μmピッチを有する0306サイズ交互嵌合キャパシタ(IDC)の予測されたESLを表す。円形のデータ点252は、その22個の端子の間に375μmピッチを有する0612サイズIDCの予測されたESLを表す。円形のデータ点254は、コンポーネント間に375μmピッチを有する1616サイズIDCの予測されたESLに対応する。このモデルから予測されたESLは、明らかに、実験データおよび当業者の期待のどちらよりも低い。当業者であれば理解するように、「XXYY」のコンポーネントサイズは、0.XXインチの幅寸法および0.YYインチの長さ寸法を有するコンポーネントサイズに対応する。
【0054】
ここで、図7Aに提示された例示的なキャパシタアレイ構成44を検討されたい。キャパシタアレイ44は、誘電材料48の本体内に埋め込まれた複数の内部電極および対応する電極タブ46を特徴とする。例示的なIDC構成16の電極層と異なって、キャパシタアレイ44の電極タブ46は、通常、別々の内部電極に対応する。キャパシタアレイ44または類似する露出された電極タブを有する他の電子コンポーネントを、無電解めっき液、例えばニッケルイオン溶液もしくは銅イオン溶液に、または電気バイアスを伴う電解めっき液にさらすことによって、図7Bに示されたものなどのめっきされた終端50の形成が、好ましくもたらされる。電解めっき液の電気バイアスは、めっきされた終端の形成を必要とする電子コンポーネントへの負接続またはマイナス接続と、同一の電解めっき液内の適当な固体陽極材料(例えば、Cuめっき液内のCu)への正接続またはプラス接続とを有する外部電源によって確立される。そのような溶液への露出は、露出された電極タブ46が、ニッケル、銅、スズ、または他の金属めっきを堆積された状態になることを可能にする。そのようなめっきされた材料の堆積は、好ましくは、積み重ねられた列内の隣接する電極タブ46の間の電気接続をもたらすのに十分である。タブの列内の隣接する電極タブの間の距離は、好ましくは、正しいめっきを保証するために約10μを超えてはならず、いくつかの実施形態では約8μ未満とすることができる。電極間の1μから10μの距離を、アンカタブすなわち機能しないタブの追加によって、ほとんどの実施形態について本発明に従って維持することができる。したがって、電極タブ46の隣接する列状のスタックの間の距離は、別個の終端50が一緒に動作しないことを保証するために、この最小距離より少なくとも2倍だけ大きくしなければならない。本技術のいくつかの実施形態では、露出された金属化(exposed metallization)の隣接する列状スタックの間の距離は、特定のスタック内の隣接する露出された電極タブ46の間の距離の約4倍である。露出された内部導電部分の間の距離を制御することによって、終端接続性を操作して、所望の終端構成に応じてブリッジした終端またはブリッジしない終端を形成することができる。
【0055】
したがって、めっきされた終端50は、露出された電極タブ46の位置決めによって導かれる。この現象を、以下では、「自己決定」と称する。というのは、めっきされた終端50の形成が、多層コンポーネントまたはキャパシタアレイ44の選択された周辺位置での露出された金属化の構成によって決定されるからである。露出された内部電極タブ46は、キャパシタアレイ44’の周辺部に終端50をアンカリング(anchor)するのも助け、キャパシタアレイ44’は、めっきされた終端50を追加された、図7Aの44などの多層キャパシタの実施形態に対応する。完全なめっきカバレッジおよび金属のボンディングのさらなる保証を、抵抗を減らす添加剤をめっき液に含めることによって達成することができる。
【0056】
本発明に係るめっきされた終端を形成する金属堆積物の付着を強化するさらなる機構は、その後、ベーキング、レーザーサブジェクション(laser subjection)、UV露光、マイクロ波露出、アーク溶接などの技術に従ってコンポーネントを加熱することである。この加熱ステップは、当技術分野で焼鈍(annealing)とも称するが、しばしば、めっきされた終端材料の一部の、隣接する露出された導電部分(例えば、内部電極、内部アンカタブ、および/または外部アンカタブ)への拡散をもたらす。そのような焼鈍プロセスから明白な、その結果として生じる拡散は、図26Aの例で表されており、図26Aには、図25の区域Gの詳細図が示され、これらの図は、それぞれ、平面Fに沿った図24の多層デバイスの例示的断面を示す。導電部分204(例えば、銅めっき)が、露出された導電部分260(例えば、ニッケル電極)の場所に形成される場合に、部分204からの一部の銅が、部分260に拡散する。この現象は、部分260内の下向きの勾配を有する陰影(downward gradient shading)によって表されている。この焼鈍ステップは、めっきされた終端の選択された部分内(例えば、めっきされた層206内)の、ボイディング(voiding)ももたらす場合がある。そのようなボイディング(例示的な区域262によって表される)は、焼鈍中の隣接する導電部分の拡散が、形成された合金に最初の成分より少ない体積を占有させる、「カーケンドール(Kirkendall)」ボイディングの結果である場合がある。多少は対照的に、図26Bの例示的実施形態(本発明の非金属貫通実施形態)は、そのようなボイディング区域262を有しておらず、活性体材料トレース(activator material trace)202を有しておらず、204の一部分が部分260に拡散していない。
【0057】
図7Bのめっきされた終端50は、いくつかのコンポーネント応用について十分に形成することができるが、内部電極タブからの露出された金属化は、本技術の自己決定終端を形成するのに不十分であることもある。そのような場合には、モノリシックコンポーネントの選択部分内に埋め込まれた追加のアンカタブを設けることが、有益である場合があり、いくつかの場合には、そうすることが必要である場合がある。アンカタブは、通常はコンポーネントへの電気的接続性を提供しないが、モノリシックデバイスの周辺部に沿って機械的に核のあるしっかりした追加のめっきされた終端を提供する、短い導電タブである。露出された内部電極部分と組み合わされた、露出されたアンカタブは、より効果的な自己決定終端を作成するのに十分な露出された金属化を提供することができる。露出された内部電極と組み合わされた、露出されたアンカタブを使用して、露出された電極とタブとの間の距離を、10μ未満まで減らして、ギャップのない連続した金属堆積を保証し、より多くの直接電解めっきされた金属を内部金属接点区域および外部金属接点区域に供給することによって堆積物付着を潜在的に改善することができる。
【0058】
例えば、図2Aに示された例示的な内部金属化の分解された構成を検討する。交互に位置する電極層52および54が、図1Aの電極層に類似する構成で設けられ、電極タブ部分56は、電極層52および54の選択された位置から延びる。追加のアンカタブ58も、能動電極層52および54と同一平面内に好ましく設けられ、やはり多層コンポーネントに沿った選択された位置で露出されるが、それでも内部電気接続を提供しないようになっている。コンポーネント周辺部のより多くに沿って延びる自己決定式のめっきされた終端の形成を可能にするように、追加のアンカタブを、多層コンポーネントのカバー層内に設け、選択された側面に沿って露出することもできる。
【0059】
図2Bを参照すると、多層コンポーネント60は、本発明による例示的な多層キャパシタの実施形態に対応する。多層コンポーネント60の部分62は、好ましくは、誘電材料の部分内に埋め込まれた図2Aの例示的な交互嵌合電極層およびアンカタブ構成を含む。部分62の周辺部に沿った実線56は、図2Aの電極タブ56の露出された部分を表し、部分62の周辺部に沿った破線58は、露出されたアンカタブ58を表す。追加のアンカタブ(図2Aには図示せず)を、誘電カバー層64および66内(破線68によって表される露出された部分)に埋め込んで、本発明による自己決定式のめっきされた終端の形成を容易にする露出された金属化の配置をさらに提供することができる。内部アンカタブは、好ましくは、すべての内部タブが共通スタック内に配置されるように、内部電極タブのスタックとして全般的に類似する列内に位置合わせされる。タブの1つの列の中の隣接する電極タブの間の距離が、正しいめっきを保証するために好ましくは約10μを超えてはならないことを、前に述べた。この距離が、一般に、露出された電極タブおよびアンカタブの構造が利用される場合に、露出された電極タブおよびアンカタブを含む露出された導電部分の間の距離を反映しなければならないことを理解されたい。本技術のいくつかの例示的実施形態が、所与の列内の隣接する露出された導電部分の間の約10μを超えない距離を有することを推奨する場合があるが、そのような距離は、いくつかの実施形態で約8μ未満とすることができる。
【0060】
いくつかのコンポーネント応用について、終端が、コンポーネントの全幅に沿って延びるだけではなく、上部層および/または下部層にラップアラウンドすることが好ましい場合がある。この場合に、外部アンカタブまたはランド70を、多層IDC60の上部層および下部層に位置決めすることができ、めっきされた終端が、側面に沿って、ならびに上部層および下部層の諸部分の上で形成され、長いはんだランドを形成することが可能になる。例えば、埋め込まれた内部アンカタブ58および68と外部アンカタブ70とを、図2Bに示されたものなどのIDC60内の既存の露出された電極タブ56と共に設けることは、図8Aに示されたものなどのラップアラウンドしためっきされた終端72の形成を容易にするはずである。
【0061】
本明細書で開示される技術によるアンカタブの選択的使用への追加の洞察を、それぞれ図18および19A〜19Dに示す。図19A、19B、19C、および19Dは、それぞれ、線BおよびCによって表される平面に沿ってとられた場合の図18に示された多層キャパシタのそれぞれの例示的断面を示す。図19Aは、デバイスの全高に沿って延びる終端を形成できるように、アンカタブ192がカバー層内に埋め込まれている例示的な多層デバイスを示す。ある種の実施形態では、デバイスが全体的に丸められた縁を作成するプロセス(1つまたは複数)にかけられるときに、それでもプリント回路基板または他の取付け基板への効果的なはんだ濡れを容易にするランドレス終端を適用できるように、デバイスの頂面および/または底面まで終端を延ばすことが有利である。いくつかの例示的実施形態では、アンカタブ192を、頂部および/または底部のデバイス表面から2mil(0.0508mm)以内(より具体的には、約1.0〜1.5mil(約0.0254〜0.0381mm)以内)の距離に埋め込むことができる。さらなる実施形態では、多層デバイスは、相対的に薄いカバー層(例えば、約2mil(0.0508mm)未満)を有することができ、このカバー層は、デバイスの等価直列インダクタンス(ESL)を下げるように働く。
【0062】
ここで図19Bを参照すると、本発明のいくつかの実施形態では、能動層内(アンカタブ194として図示)ならびにカバー層内(アンカタブ192として図示)に内部アンカタブを設けることが望ましい場合がある。そのような場合に、一方の極性の終端についての追加の核形成点(nucleation point)として設計されたアンカタブ194を、他方の極性の電極層と同一平面内にプリントすることができる。さらなる実施形態では、全体的により低いキャパシタンス定格のデバイス内またはより高い電圧定格のデバイス内など、能動層の間により大きい間隔がある場合に、アンカタブを、そのような層の間で使用することもできる。図19Cでは、能動層の間のそのような内部アンカタブが、アンカタブ196として図示されている。アンカタブを、デバイス周辺部に沿って核形成点を提供するために電子デバイス内の望ましい任意の場所に設けることが可能なので、全体的なデバイスのサイズまたはキャパシタンスは、本明細書で開示される技術によるめっきされた終端の使用および応用を制限してはならない。
【0063】
核形成点を多層キャパシタのカバー層内に延ばすもう1つの選択肢が、図19Dに表されている。カバー層内のアンカタブ192だけを利用するのではなく、共通電極層198を、追加のアンカタブ192を伴ってまたはこれを伴わずに、カバー層内に設けることができる。そのような実施形態では、デバイスの能動電極層200は、対向する第1および第2の電極層の対を複数含む。その場合に、一方のカバー層は、第1電極層と同一のまたは類似する形で形成された共通電極層を含み、他方のカバー層は、第2電極層に類似する共通電極層を含む。各層は、図19Dに示されたアンカタブを含むことができるが、アンカタブは、電極層の間の間隔が十分に小さい実施形態では不要である場合がある。アンカタブだけを使用するのではなく、カバー層内で共通電極層を使用することに対する利点は、共通電極層が追加の機械的支持およびカバー層内の均一性を提供することによって実現することができる。
【0064】
図8Aの多層コンポーネント74上の終端72などのめっきされた終端を形成するのに潜在的に使用できる複数の異なる技法がある。前に対処したように、第1の方法は、露出された導電部分を有する電子コンポーネントが、電気バイアスを特徴とする電解ニッケルまたは電解スズなどのめっき液にさらされる、電気めっきまたは電気化学堆積に対応する。コンポーネント自体は、めっき液の極性と反対の極性にバイアスをかけられ、めっき液中の導電要素が、コンポーネントの露出された金属化に引き付けられる。
【0065】
電子コンポーネントの周辺部上に終端構造または他のめっき構造を形成するために薄膜金属を電気めっきする、より具体的な例示的方法によれば、最初のクリーニングステップを、電気めっきステップの前に実施することができる。そのようなクリーニングステップは、内部電極またはアンカタブの露出された部分に形成される酸化物蓄積をすべて除去するために使用することができる。このクリーニングステップは、内部電極および/またはアンカタブあるいは他の導電要素がニッケルから形成される場合に、ニッケル酸化物のすべての蓄積を除去するのを助けるのに特に有用である可能性がある。コンポーネントクリーニングは、媒体なしで酸クリーナを含むものなどのプリクリーン浴(preclean bath)への電子コンポーネントの完全な浸漬によってもたらすことができる。1つの例示的実施形態では、コンポーネントは、約10分程度などの所定の時間にわたって、そのようなプリクリーン浴に露出される。コンポーネントクリーニングは、その代わりに、後でより詳細に説明するように、化学研摩ステップまたはハーパライジングステップによってもたらすことができる。本明細書で説明するクリーニングステップおよび他の後続のめっきステップを、バレルめっき、流動床めっき、および/またはフロースルーめっき(flow-through plating)終端プロセスなどのバルクプロセス(bulk process)として行うことができ、これらのプロセスのすべてが、当業者に一般に既知であることを理解されたい。そのようなバルクプロセスは、複数のコンポーネントを同時に処理することを可能にし、効率的で迅速な終端プロセスをもたらす。これは、個別のコンポーネント処理を必要とする、厚膜終端のプリンティングなど、従来の終端方法に対して特に有利である。
【0066】
例示的な電気めっき方法にさらに言及すると、上述のクリーニングステップに続いて、直接電気めっきプロセスを行うことができる。上で短く説明したように、露出された導電部分を有する1つまたは複数の電子コンポーネントは、電気バイアスを特徴とするめっき液に完全に浸される。コンポーネント自体は、その後、めっき液の極性と反対の極性にバイアスをかけられ、めっき液中の導電要素が、コンポーネントの露出された金属化に引き付けられる。内部導電要素の露出された部分が、グループで配置される場合に、終端構造は、露出された導電部分のそれぞれのグループの間でのめっき材料の制御されたブリッジングによって展開される。1つの例示的実施形態では、銅(Cu)酸浴または他の適切な銅浴溶液などの電解めっき液が、有機添加剤および媒体と共に、1つまたは複数の電子コンポーネントの周辺部への薄膜Cuの直接電気めっきに利用される。もう1つの例示的実施形態では、スルファミン酸ニッケル浴溶液または他のニッケル浴溶液が、それぞれのコンポーネント周辺部への薄膜ニッケル(Ni)の直接電気めっきに使用される。スルファミン酸ニッケル浴は、適当な媒体を用いて提供することができる。そのような浴溶液の事前に選択されたpHレベルは、固定されたプロセスウィンドウ内で、または当業者に既知の他の手段によって、制御することができる。これらの電解めっき液は、通常は、高い電流密度範囲、例えば10から15amp/ft2(0.01615amp/cm2、9.4V定格)にさらされる。一例示的実施形態では、複数の電子コンポーネントが、2.5×4インチ(63.5×101.6mm)バレル内で約16rpmで約60分にわたってバレルめっきされる。
【0067】
例示的な電気めっき方法にさらに言及すると、前に述べた追加の焼鈍ステップも、任意選択で使用することができる。いくつかの実施形態では、銅が直接電気めっきされる場合に、そのような焼鈍ステップを不要とし、したがって、プロセスコストを削減することができる。プロセスコストは、ニッケルが直接電気めっきされ、いくつかの多層終端構造で利用される初期銅層が除去される場合にも、削減することができる。
【0068】
第2のめっき技法は、極バイアシング(polar biasing)なしのめっき液への電子コンポーネントの完全な浸漬を用いる。そのような技法は、無電解めっきと呼ばれ、ニッケルイオン溶液または銅イオン溶液などの無電解めっき液と共に使用することができる。いくつかの応用例で浸漬めっきとも呼ばれる無電解めっき技法によれば、電子コンポーネントを所与の無電解めっき液に浸す前に、予備ステップを利用することができる。露出された金属電極部分および/またはアンカタブ部分を有する電子コンポーネントが形成された後に、化学研摩ステップをもたらして、金属部分の露出を助けることができる。例えば、電極部分および/またはアンカタブ部分がニッケルから作られる場合に、化学研摩は、まだ終端されていないコンポーネントの周辺部の酸化ニッケル(NiO)のすべての蓄積を化学的に除去するのを助けることができる。
【0069】
本明細書で開示される無電解めっき技法に従って利用できる予備ステップのさらなる例は、無電解めっきされる材料の堆積を容易にするために、デバイスの露出された金属部分を活性化するステップである。活性化(activation)は、パラジウム塩への電子コンポーネントの浸漬、写真パターン形成された(photo patterned)パラジウム有機金属前駆体(マスクまたはレーザーを介する)、スクリーン印刷またはインクジェット堆積されたパラジウム化合物、あるいは電気泳動パラジウム堆積によって達成することができる。パラジウムに基づく活性化は、ニッケルまたはニッケルに基づく合金から形成された露出された電極部分および/またはタブ部分の活性化についてしばしばよく働く活性化溶液の単なる例として開示されていることを理解されたい。他の実施形態では、代替の活性化溶液を利用することができる。さらなる実施形態では、パラジウム(Pd)ドーパントを、キャパシタ電極および/またはアンカタブを形成するニッケルインクに導入して、無電解Cu堆積についてのPd活性化ステップをなくすことができる。有機金属前駆体など、上述の活性化方法の一部が、電子コンポーネントのセラミック本体への高められた付着のためのガラス形成剤の共析(co-deposition)にも役立つことをさらに理解されたい。活性化ステップが、上で説明したように行われる場合に、活性体材料(図26Aでは部分202によって表される)のトレースが、しばしば、終端めっきの前および後に、露出された導電部分に残る。
【0070】
電解めっき(電気化学堆積)技法および無電解めっき技法によれば、図8AのIDC74などのコンポーネントは、好ましくは、特定の長さの時間にわたって、適当なめっき液に沈められる。本発明のある種の実施形態では、蓄積が、露出された導電位置に垂直な方向でめっき材料を広げ、選択された隣接する露出された導電部分の間でブリッジされた接続を作成するのに十分になるように、十分なめっき材料がコンポーネントに沿った露出された導電位置で堆積するのに、15分を超えない時間が必要である。本技術のいくつかの実施形態では、完全にブリッジされた終端は、最初の材料をめっきするときではなく、後続のめっきステップの後に限って形成される場合がある。例えば、図25を参照すると、最初のめっきステップは、めっき材料の接続されない「バンプ」様部分204の形成をもたらす場合がある。完全にブリッジされた終端は、その後に、最初の接続されない部分204の上に材料の第2部分206をめっきするときに達成される。図25に関して、最終的なめっきされた層206の下の無電解めっき部分204の最初の蓄積が、終端周辺部の全体的に「起伏する」外見をもたらす場合があることに、さらに留意されたい。この視覚的態様は、最初にめっきされた部分204が、接続されたブリッジで形成されるときであっても、後続のめっきされた層の提供があってもなくても、明白である場合がある。
【0071】
本発明に係るめっきされた終端の形成に従って利用できるもう1つの技法は、めっき材料の磁気吸引(magnetic attraction)を用いる。例えば、浴溶液に懸濁したニッケル粒子を、ニッケルの磁気特性を利用することによって、多層コンポーネントの類似する導電性の露出された電極タブおよびアンカタブに吸引することができる。類似する磁気特性を有する他の材料を、めっきされた終端の形成に使用することができ、あるいは、他の材料を、磁気コアの上にコーティングすることができる。
【0072】
多層コンポーネントの露出された電極タブおよび/またはアンカタブへのめっきされた終端材料の適用に関するさらなる技法は、電気泳動または静電学の原理を用いる。そのような例示的な技術によれば、浴溶液は、静電気的に帯電した粒子を含む。露出された導電部分を有するIDCまたは他の多層コンポーネントは、帯電した粒子がコンポーネントの選択位置に堆積するように、反対の電荷によってバイアスをかけられ、浴溶液にさらされる。この技法は、ガラスおよび他の半導体材料もしくは非導体材料の適用に特に有用である。そのような材料が堆積されると、その後に、コンポーネントへの十分な熱の中間の適用(intermediate application)によって、堆積された材料を導電材料に変換することが可能である。
【0073】
めっきされた終端の形成に関して本明細書で開示される方法のほとんどの関連する利点は、複数の電子コンポーネントを、バレルめっき、流動床めっき、および/またはフロースルーめっき終端プロセスなどのバルクプロセスで終端することができ、これらのプロセスのすべてが、当業者に一般に既知であることである。そのような態様は、より便利で当を得たコンポーネント終端を容易にする。というのは、デバイス製造業者が、正確に構成された終端機械を介する終端の選択的適用をもはや必要としないからである。
【0074】
これらの電子部品が常により小さくなるので、それぞれの端に厚膜終端を適用している間にそれらの電子部品を物理的に保持できることという実用的問題が、より実行可能でなくなることも理解されたい。
【0075】
さらに、この薄膜手法は、より少ない寸法変動性をもたらし、より簡単な自動ハンドリングを可能にする。
【0076】
開示される技術によるめっきされた終端を形成する一つの具体的な方法は、上で言及しためっき適用技法の組合せに関する。多層コンポーネントを、まず、銅イオン溶液などの無電解めっき液に沈めて、露出されたタブ部分の上に銅の最初の層を堆積し、より大きい接触面積をもたらすことができる。次に、めっき技法を、そのようなコンポーネントの選択された部分への銅のより高速の蓄積を可能にする電気化学めっき系に切り替えることができる。
【0077】
さらなる例示的方法では、無電解めっき液に最初にコンポーネントを沈めることが、図25に示されたものなどの最初の接続されない部分204の形成をもたらすことができる。次に、電気化学めっきまたは電解めっきを使用して、終端材料のその後にブリッジされた部分206を形成することができる。最初の部分204が銅から形成される場合に、ブリッジされた部分206は、ある例示的実施形態では銅の追加の蓄積に、他の例示的実施形態ではニッケル(Ni)、金(Au)、銀(Ag)、ニッケル−リン(NiP)、または他の適切な合金などの異なる材料の電気めっきされた堆積に対応するものとすることができる。
【0078】
本技術による多層コンポーネントの露出された導電要素への材料のめっきに関する異なる使用可能な技法によれば、異なるタイプの材料を使用して、めっきされた終端を作成し、電気コンポーネントの内部特徴への電気接続を形成することができる。例えば、ニッケル、銅、スズなどの金属導体を利用することができ、適切な抵抗性の導体もしくは半導体材料および/またはこれらの異なるタイプの材料から選択された材料の組合せを利用することができる。
【0079】
めっきされた終端が複数の異なる材料を含む、本発明によるめっきされた終端の特定の例を、図8Bを参照して述べる。図8Bは、めっきされた終端72の一例示的実施形態による、平面切断線A−Aに沿った図8Aのコンポーネント74の断面図を提供する。終端72に、この例で提示されているように、第1めっき層だけを含め、追加の層を含めないことができることを理解されたい。図8Aおよび8Bの多層コンポーネントおよび終端実施形態のめっき層の個数の変動に関するそのような可能性に起因して、この2つのそれぞれの実施形態は、それぞれ74および74’として符号を与えられ、そのような参照符は、この2つのそれぞれの実施形態の間の追加の変化を示唆することを意図されたものではない。
【0080】
図8Bに示された終端の形成の第1ステップは、銅76または他の金属の層が、コンポーネント74’の周辺部に沿って、内部アンカタブ58および68と電極層52および54から延びる露出された電極タブと外部アンカタブ70との諸部分が露出される場所に堆積されるように、コンポーネントを電解めっき液または無電解めっき液に沈めることを含む。金属めっき76によってカバーされるタブ区域およびコンポーネント74’の表面全体を、シーリングのために抵抗器ポリマ材料78によってカバーすることができる。次に、タブ区域を研摩して、抵抗性ポリマ材料を選択的に除去し、次に、金属銅または他の材料80をもう一度めっきすることができる。他の例示的実施形態では、終端層78を、はんだバリヤ層、例えばNiはんだバリヤ層に対応するものとすることができる。いくつかの実施形態で、層78は、最初の無電解めっきまたは電解めっきされた層76(例えば、めっきされた銅)の上にニッケルの追加層を電気めっきすることによって形成することができる。層78の他の例示的な材料には、ニッケル−リン、金、および銀が含まれる。第3の例示的な終端層80は、いくつかの実施形態で、めっきされたNi、Ni/Cr、Ag、Pd、Sn、Pb/Sn、または他の適切なめっきされたはんだなど、導電層に対応するものとすることができる。
【0081】
さらなるめっきの代替案は、金属めっきの層を形成することと、その後、抵抗性合金またはより高い抵抗の金属合金コーティング、例えば無電解Ni−P合金をそのような金属めっきの上に電気めっきすることに対応する。本発明によれば、当業者が本明細書による完全な開示から理解する通り、無電解めっきまたは電解めっきとしての第1コーティングを除いて任意の金属コーティングを含めることが可能である。もう1つの実施形態は、薄膜ニッケルの最初の電解めっきされた層と、それに続くスズ(Sn)または金(Au)のめっきされた層とを含む。いくつかの実施形態で、銅(Cu)層を、ニッケル層の前に最初に電解めっきすることができる。本発明の諸態様による終端構造形成のためのめっき材料の選択は、部分的に、電子コンポーネントが、そのそれぞれの回路応用例ではんだ付けされるのか、それともワイヤボンディングされるのかによって決定することができる。
【0082】
めっき層は、単独で、または様々な異なるめっきされた終端構成を提供するために組み合わせて、設けることができる。そのようなめっきされた終端の基礎は、自己決定めっきが、コンポーネントの周辺部に沿った露出された導電部分の設計および位置決めによって構成されることである。複数の層を有する前述のめっきされた終端が、図8Aおよび8Bに示された実施形態と共に利用されることに限定されず、図示され、開示され、および他の形で明白なすべての電子コンポーネントの変形形態に従って実践され得ることを理解されたい。
【0083】
内部電極部分およびアンカタブのそのような特定の定位を、様々な異なる構成で提供して、本発明によるめっきされた終端の形成を容易にすることができる。例えば、電極層26および28を有する図3Bの例示的な内部導電構成を検討されたい。電極タブ30および内部アンカタブ82を、誘電材料の本体内に設けて、図4Aの多層コンポーネントに似た多層コンポーネントを作成することができる。追加の内部アンカタブ84および外部アンカタブ86も設けることができる。次に、規定されためっき技法の1つを利用して、めっきされた終端を多層コンポーネント88上で金属化の露出された区域に沿って形成することができる。
【0084】
本発明の諸態様によるもう1つの例示的な多層コンポーネントが、図4Bでコンポーネント90として表されている。内部電極層は、コンポーネント90の4つの側面まで延びる電極タブを設けられている。追加の内部アンカタブ94を、露出された電極タブ92と交互に配置することができる。さらなる内部アンカタブ96を、コンポーネント90のカバー層内に埋め込んで、露出されためっきされた終端を提供することができる。外部アンカタブ98の提供は、このコンポーネントの頂部の側面および/または底部の側面へのラップアラウンドしためっきされた終端の形成を容易にすることができる。そのような外部アンカタブ98を、最上部の基板層を形成するセラミックの板またはテープに直接にプリントして、最上部の基板層と完全に同一平面の「埋め込まれた」層を形成することができる。電子コンポーネントのそのような部分を埋め込むことによって、終端を、部分的な破損または不注意な除去をより受けにくいものにすることができ、より美的に設計された全体的なコンポーネントをもたらすこともできる。
【0085】
外部アンカタブの選択的配置によってもたらされるものなど、異なる周辺終端形状の例を、これから、図10A、10B、11A、11B、12A、および12Cを参照して提示する。より詳細に図10Aを参照すると、多層電子コンポーネント150は、それぞれの第1電極152およびそれぞれの第2電極154によって実施される対向する電極の対を複数有する。各電極層は、それぞれのセラミック層に形成され、それぞれのセラミック層には、少なくとも1つのアンカタブ156をも設けることができる。追加のアンカタブ158も、露出された導電領域が多層コンポーネント150の両側の全体に沿って設けられるように、電極要素なしで誘電カバー層内に設けることができる。露出された導電アンカタブ158をカバー層内に設けることと、コンポーネント150の選択されたそれぞれの角157に接近することによって、図10Bに示されているものなどの「I字形」終端159aおよび159bの形成が、容易にされる。そのような「I字形」終端は、これらの終端がコンポーネント150の頂面および/または底面まで完全に好ましく延びるので、プリント回路基板または他の取付け表面へのよいはんだ濡れを可能にするランドレス終端をもたらす。
【0086】
ここで図11Aおよび11Bを参照すると、多層電子コンポーネント160は、それぞれの第1電極162およびそれぞれの第2電極164によって実施される対向する電極の対を複数有する。各電極層は、それぞれのセラミック層に形成され、それぞれのセラミック層には、少なくとも1つのアンカタブ166をも設けることができる。追加のアンカタブ168も、露出された導電領域が多層コンポーネント160の両側の全体に沿って設けられるように、電極要素なしで誘電カバー層内に設けることができる。外部アンカタブ165も、「J字形」終端169aおよび169bが本めっき技術に従って形成されるように、コンポーネント160の頂部の側面および底部の側面のうちの選択された1つに好ましく設けられる。そのような「J字形」終端は、プリント回路基板または他の取付け表面に電子コンポーネントを取り付けるためのランド(land)を提供し、これらのランドはコンポーネント160の選択された側面だけにあるので、所定のコンポーネントの取付け方位(mounting orientation)がもたらされる。
【0087】
頂面に導電部分がないことは、例えばこの表面が熱シールドまたはRFシールドと接触する可能性があり、これが短絡を引き起こす可能性がある場合に望ましい。
【0088】
図11Aおよび11Bの上の説明に従って、全体的に「J字形」としての終端169aおよび169bの短い特徴描写が、全体的に広義の説明的展望から考慮されなければならず、本技術の実施形態に対して限定的と考えられてはならないことを理解されたい。例えば、「J字形」終端は、異なる実施形態で、大文字の「J」または小文字の「j」のいずれかとして形成された終端を記述すると解釈することができる。「J」字形終端は、小文字「j」の実施形態で検討されるときに、「L」字形構造の逆転された展望に類似するとみなすことができ、これらのそれぞれが、2つの全体的に直角をなす長い部分を含む。本発明のある種の実施形態の文脈での終端として設けられる場合に、そのような終端は、所与の周辺表面に沿って延びると同時に、その所与の周辺表面に隣接する1つの選択された表面にラップアラウンドすることができる。大文字「J」字形終端は、2つの全体的に直角をなす部分を含むという点で小文字「j」字形終端に似ている可能性があるが、大文字「J」の頂部の小さい横棒に対応する部分をさらに含むことができる。本発明のある種の実施形態の文脈での終端として設けられる場合に、そのような終端は、所与の周辺表面に沿って延びる主部分を有すると同時に、その所与の周辺表面に隣接する対向する表面にラップアラウンドするランドを含むことができ、一方のランドは、全体的に他方のランドより長い。より長いランドは、大文字「J」の底の基礎部分を表すことができ、より短いランドは、上側の横棒部分を表すことができる。
【0089】
ここで図12Aおよび12Bを参照すると、多層電子コンポーネント170は、それぞれの第1電極172およびそれぞれの第2電極174によって実施される対向する電極の対を複数有する。各電極層は、それぞれのセラミック層に形成され、それぞれのセラミック層には、少なくとも1つのアンカタブ176も設けることができる。追加のアンカタブ178も、露出された導電領域が多層コンポーネント170の両側の全体に沿って設けられるように、電極要素なしで誘電カバー層内に設けることができる。外部アンカタブ175も、「U字形」終端179aおよび179bが本めっき技術に従って形成されるように、コンポーネント170の頂部の側面と底部の側面との両方に好ましく設けられる。そのような「U字形」終端は、プリント回路基板または他の取付け表面に電子コンポーネント170のいずれかの側面を取り付けるためのランドを提供する。
【0090】
図10B、11B、および12Bに関して、それぞれの終端159a、159b、169a、169b、179a、および179bを、単一層終端または多層終端として選択的に形成できることを理解されたい。例えば、図10B、11B、および12Bの各周辺終端は、めっきされた銅またはニッケルの単一の層に対応するものとすることができる。その代わりに、そのような終端を、めっきされた銅の最初の層と、それに続くそれぞれのめっきされたはんだバリヤ層およびはんだ層、例えばニッケルおよびその後のスズとを有するように形成することができる。多層化された終端によれば、層のうちの選択された層を、抵抗性材料または半導体材料から形成することができる。
【0091】
本明細書で開示される技術のさらなる応用は、図15A、15B、および15Cに示されたものなど、より一般的な多層コンポーネント構成に関する。図15Aの電極層162および図15Bの電極層164は、図15Cに示されたものなどの多層デバイスを形成するために誘電層と交互に配置されるときに、そのような電極162および164が多層デバイス170の交互に位置する端166および168まで延びるように、それぞれの全体的に長方形の構成で設けられる。アンカタブ部分172も、それぞれの電極層平面内に設けて、デバイス170の端166および168に沿って露出された導電部分の密度を高め、それらへのめっきされた終端の形成を容易にすることができる。外部アンカタブまたはランド174も、デバイス170の頂面および/または底面に、露出された内部電極およびアンカタブ部分と位置合わせして設けて、1つまたは複数の頂面および/または底面へのラップアラウンド終端の選択された形成を容易にすることができる。デバイス170を、本明細書に記載のめっき技法の1つまたは複数にかけたのちに、本発明によるめっきされた終端の形成をもたらすことができる。本発明の追加の実施形態が、電極プレート162および164が長方形ではなく全体的に正方形である、図15Aおよび15Bに示されたものに類似する電極構成を組み込むことができることを理解されたい。
【0092】
本発明の実施形態による使用のためのもう1つの例示的な多層構成を、図6A、6B、6C、6D、6E、6F、および6Gに示す。図6Aの電極層100および図6Bの電極層102は、電極タブ部分104bが電極層100から延び、電極タブ部分104aが電極層102から延びるように、それぞれのT字形構成で設けられる。電極層100および102が、図6Cに示されたものなどの多層電子デバイスを形成するために誘電層と交互に配置される場合に、各電極タブ部分104aおよび104bは、デバイス108の2つの隣接する側面で露出される。より具体的に言うと、それぞれのタブ104bの間で画定されるベース部分と、それぞれのタブ104aの間で画定されるベース部分との両方が、デバイス108の側面全体に沿ってならびに所与の横表面に隣接する2つのそれぞれの表面の諸部分まで露出される。アンカタブ部分106aおよび106bも、露出された導電部分がデバイス108の対向する周辺側面に沿って位置合わせされるように、電極層平面内に設けて、その上でのめっきされた電極の形成を容易にすることができる。デバイス108を本明細書で開示されるめっき技法の1つにかけた後に、角終端の形成が、もたらされるはずである。多層電子コンポーネントの選択された角の周囲でのそのような終端の提供が、しばしば、従来技術の終端プロセスを用いて達成するのが難しかったことを理解されたい。当業者は、さらに、角終端された設計を、デバイス108内だけではなく、多数の他の特に構成されたデバイス内でも達成できることを理解されたく、さらに、上で述べたアンカタブに似て、角ラップを、方位特徴が必要である可能性がある場合など、望ましい場合に、1つの角だけに設けることができることを理解されたい。
【0093】
図6Cに示された例示的構成のさらなる利点は、はるかに多数の誘電層および電極層が、図6Dに示されているように、アセンブリ109を形成するために積み重ねられる場合に実現することができる。図6Cに似て、複数の第1電極104a(および、任意選択で、追加のアンカ部分106aを含む)が、デバイス109の1側面に沿って1列で露出され、複数の第2電極104b(および、任意選択で、追加のアンカ部分106b)が、デバイス109の、第1電極104aが露出される側面と対向する側面に沿って露出される。各電極部分104aおよび104b(およびすべての対応する任意選択のアンカ部分106aおよび/または106b)を、実際に、デバイス109の側面全体に沿っておよび2つの隣接する横表面上で露出することができる。この独自の積み重ねられたアセンブリ109を、次に、開示されるめっき技術に従って終端して、図6Eに示された2つの終端111aおよび111bを形成することができる。図6Dに示されたアセンブリ109は、基板への取付けのために構成するために、図6Eに示されているように横に倒される。そのようなアセンブリでもたらされる独自の角終端111aおよび111bは、横表面113と横表面113に対向する表面との両方を、表面に同等に取付け可能にすることを可能にし、したがって、コンポーネントの方位および取付けの用途の広さをもたらす。
【0094】
ここで図6Fおよび6Gを参照して、図6A〜6Eに図示され、これらを参照して述べた例示的な電極および角終端が、第1極性の1つの終端111aおよび第2極性の1つの終端111bに限定されないことを理解されたい。図6Fに示されているように、そのような電極104aおよび104bを、誘電層と選択的に交互に配置して(追加のアンカタブ部分106aおよび106bを伴ってまたは伴わずに)、露出された導電部分の別個の列を形成することができる。本発明の「自己決定」めっき技術によれば、そのような別個の露出された区域は、複数の第1終端111aおよび111a’ならびに複数の第2終端111bおよび111b’の形成をもたらすことができる。1つのアセンブリに対して2つまたは4つ(本明細書で図示されているように)よりはるかに多数の終端をもたらすことができることを理解されたい。
【0095】
角終端された(corner-terminated)多層電子デバイスのもう1つの例を、それぞれ図16A〜16Dに示す。図16Aの電極層150および図16Bの電極層152は、全体的に長方形のタブ部分154が、それぞれの全体的に長方形のベース部分155の対向する角に設けられるように、それぞれの構成で設けられる。電極層150および152が、図16Cに示されたものなどの多層デバイス156を形成するために誘電層と交互に配置される場合に、電極層150(図16Cでは実線によって図示)の組のそれぞれの角タブ部分154は、デバイス156の対向する角で終端のために露出され、電極層152(図16Cでは破線によって図示)の組のそれぞれの角タブ部分は、他の2つの角で露出される。図6Cのそのようなデバイス156が、本明細書で開示されるめっき技術にかけられるときに、複数の終端161a、161b、163a、および163bが、図16Dに示されているように、そのようなデバイスの周辺部に形成される。終端されたデバイスを取付けのために横に倒すことによって、デバイス156の4つの全体的により大きい横表面158のいずれからもすべての電極にアクセスできるようになり、そのような4つの横表面158のいずれをも基板に取り付けることが可能になる。各角終端161a、161b、163a、および163bが、図16Dに示されているように1つの連続的な終端である必要がないことを理解されたい。その代わりに、内部電極150および152の選択的配置が、図6Fおよび6Gの実施形態によって表されるものなど、1つの角に対して1つまたは複数の列をもたらすことができる。
【0096】
図16A〜16Dの電極および対応するキャパシタの設計は、表面実装デバイスの方位のはるかに大きい自由を可能にし、この自由は、減らされたコンポーネントサイズが、試験、テープ/リールおよびピック/プレース応用、ならびに実際のデバイス取付けに関する正しいデバイス方位を達成する際の潜在的な問題を増やすので、本発明のいくつかの例示的実施形態で特に有利である可能性がある。これらの利点は、全体的に長方形のデバイスについて実現することができるが、より高い方位の鈍感さ(orientation insensitivity)を、デバイス156の断面(頂面および底面160によって画定される)が全体的に正方形の形状によって画定される場合に達成することができる。図6A〜6Cの角終端に関して上で述べたように、図16A〜16Dの例示的実施形態と共にめっきされた終端を利用することによって、追加の利点が提供されることを理解されたい。というのは、以前のプリンティング技術による角終端の提供が、特により小さいコンポーネントにおいてしばしば困難であるからである。図16A〜16Dの実施形態には示されていないが、図示された電極構成は、能動層および/またはカバー層内のアンカタブ部分(全体的に「L」字形または三角形の角タブなど)によって増補され、かつ/またはデバイスの外部ランドとして働いて、開示される技術によるめっきされた終端を形成するための追加の核形成点を提供できることを理解されたい。
【0097】
本明細書で開示される技術と共に利用できる多層電子コンポーネントのもう1つの例を、図13A、13B、および13Cに示す。図13Aの電極層130および図13Bの電極層132は、電極タブ部分134がそれぞれの電極層から延びるように、それぞれのJ字形構成で設けられる。電極層130および132が、図13Cに示されたものなどの多層セラミックデバイスを形成するために誘電層と交互に配置され、積み重ねられる場合に、各電極タブ部分134(それぞれの実線によって表される)は、デバイス138の頂部側面に沿った選択された位置で露出される。アンカタブ部分136も、追加の露出された導電部分(図13Cではそれぞれの破線によって示される)が、その上でのめっきされた電極の形成を容易にすることができるように、電極層平面内および/または誘電カバー層内に設けることができる。図13A〜13Cに示された「J字形」電極を利用するコンポーネントは、終端がコンポーネントの1つの側面だけに形成されるので、ある種の実施形態で、固有の所定のコンポーネント方位を有するという利点を有する。
【0098】
図13A〜13Cそれぞれに示された「J字形」電極に対するわずかな変形は、図14A、14B、および14Cで実施される「T字形」電極に対応する。図14Aの電極層140および図14Bの電極層142は、電極タブ部分144がそれぞれの電極層から延びるように、それぞれのT字形構成で設けられる。電極層140および142が、図14Cに示されたものなどの多層セラミックデバイスを形成するために誘電層と交互に配置され、積み重ねられる場合に、各電極タブ部分144(それぞれの実線によって表される)は、デバイス148の頂部側面と底部側面との両方に沿った選択された位置で露出される。アンカタブ部分146も、追加の露出された導電部分(図14Cではそれぞれの破線によって示される)が、その上でのめっきされた電極の形成を容易にすることができるように、電極層平面内および/または誘電カバー層内に設けることができる。
【0099】
本発明に係るめっきされた終端技術と共に使用されるさらなる例示的デバイス構成を、図17A、17B、および17Cに示す。図17Aに示されたものなどの複数の電極層176および図17Bに示されたものなどの電極層178が、複数の誘電層と交互に配置されて、図17Cに示されたものなどの多層デバイス181を形成する。それぞれの電極層176および178は、そこから延びる複数の電極タブを有し、これらの電極タブは、デバイス181の全体的により長い側面184に沿った選択された位置で露出される。各電極層176の延長された部分177は、デバイス181の側面186で位置合わせされた列内で露出され、各電極層178の延長された部分179は、このデバイスの側面188で位置合わせされた列内で露出される。図17A〜17Cには図示されていないが、アンカタブが、能動層および/またはカバー層内の電極層176および178を補足し、かつ/またはこのデバイスの外部ランドとして働いて、開示される技術によるめっきされた終端を形成するための追加の核形成点を提供できることを理解されたい。
【0100】
図17Cの多層デバイスの実施形態には、比較的多数の露出された導電部分がある。本明細書で前に説明した無電解めっき技法および他の技法を利用して、露出された導電部分にめっきされた終端を形成することができるが、いくつかの実施形態では、終端の所期の個数が多い場合ならびに/あるいは終端ピッチおよび/または終端サイズが比較的小さい場合に、電気めっき技法または電気化学堆積技法だけを利用することが難しい場合がある。図17Cのデバイスを参照すると、電気めっき技法は、各露出された導電部分(電極層176および178の部分180および182、ならびに露出された端177および179)が、電解めっき液を露出された導電部分に引き付け、そこで堆積させるために、電気的にバイアスをかけられることを必要とする。導電部分の一部だけがバイアスをかけられる場合には、終端形成は、1つまたは複数の位置合わせされた列で、すべての露出された部分にまたがってブリッジしない可能性がある。電気めっきを、図17Cのデバイス181に関するより実現性のある選択肢にするために、プリントされた端終端190を、デバイス側面186および188において電極層176および178の延長されたそれぞれの端部分177および179に適用することができる。プリントされた端終端190は、反対の極性のそれぞれの電極層に関する2つの集合的電気接続を形成するはずである。そのような終端は、電子デバイスを終端するために従来適用された比較的厚膜のストライプに対応するものとすることができ、望まれる場合に、デバイスの1つまたは複数の選択された側面にラップアラウンドすることができる。プリントされた終端190を有するデバイス170を、その後、電気めっき溶液にさらすことができ、終端190にバイアスがかけられる限り、各露出された導電部分180および182も、めっき材料がその上に堆積されるようにエネルギを与えられる。この方法は、電気めっき技法中に、1つまたは複数の露出された導電部分180および182においてめっきされた終端が形成されなくなる可能性を大幅に減らすように働くことができる。
【0101】
開示される技術の諸態様を実施するもう1つの例を、図9Aおよび9Bに関して提示する。図9Aは、単一のモノリシック構造内に設けられた受動コンポーネントの組合せを含む、集積受動コンポーネント110を表す。集積コンポーネント110には、抵抗器、バリスタ(varistor)、キャパシタ、インダクタ、カプラ(coupler)、バラン(balun)、および/または他の受動コンポーネントの選択された組合せを含めることができる。各別個の受動コンポーネントは、通常は、少なくとも1つの導電電極様部分を特徴とし、この導電電極様部分から、少なくとも1つの電極タブ部分112が、延び、コンポーネント110の周辺部に沿って露出される。
【0102】
図9Aによって表されるものなどの集積受動コンポーネント110は、図示されるように複数の異なる内部電極配置を有することができる。対応する電極タブ112を、対称構成または非対称構成で設けることができ、様々な形でグループ化することができる。重要な特徴は、露出された電極タブ112を、選択的なめっきされた終端の形成を容易にするようにコンポーネント110内で配置できることである。さらに、内部アンカタブ114および/または外部アンカタブ116も、集積受動コンポーネントと共に設けて、追加の選択的終端配置を作成することができる。例えば、多数の露出された内部電極タブ112、内部アンカタブ114、および外部アンカタブ116を有する、図9Aの露出されたタブ配置を検討されたい。そのような構成を、本明細書で開示される技術の変形形態によるめっき液にさらすことは、図9Bに示されたものなど、複数のめっきされた側面終端118およびめっきされたラップアラウンド終端120の形成を好ましくもたらすはずである。集積受動コンポーネントまたは多層電子デバイス110’は、単純に、それぞれめっきされた終端118および120を追加された、図9Aの110などの集積受動コンポーネントに対応する。したがって、集積受動コンポーネントのタブを設計することができ、これによって、めっきされた終端を、異なる電極および異なるコンポーネント層の間に形成することができる。
【0103】
ここで図20、21A〜21C、および22を参照して、本発明の様々な追加の態様を、これから述べる。図21A、21B、および21Cは、線D−DおよびE−Eによって画定される平面に沿った多層キャパシタ208の異なる例示的断面を示す。図21A、21B、および21Cの断面は、その上に例示的な終端210bを形成できる線D−Dによって区切られたときのキャパシタ208の全体的により短い側面および線E−Eによって画定される上側部分を示す。図21A〜21Cは、1つの特定のデバイスの角を参照するが、多数の多層デバイスが、実質的に対称の形で1つまたは複数の次元(dimension)で形成され、したがって、図示の部分が、実際には多層デバイス208の複数の縁/角を表すことができることを理解されたい。図21A〜21Cは、図20に示された端終端210aおよび210bを示すのではなく、本発明に係るめっきされた終端技術によるそのような終端の形成につなげることのできる露出された導電部分を示す。
【0104】
図21Aおよび21Bに、電子コンポーネントにおける角の丸め(corner rounding)の効果を示す。「角の丸め」は、電子コンポーネントの以前の鋭い角の全般的な丸めをもたらすために、本技術による実際の終端めっきの前に実施できるもう1つのステップである。そのような丸めは、よりよい終端カバレッジおよび部品の間のデバイス均一性を助長すると同時に、鋭い縁を有する複数のコンポーネントを大量に扱うことから生じる可能性がある潜在的なはつり(chipping)を減らすことができる。そのような「角の丸め」によれば、複数の電子コンポーネントを、グリーンステート(green state)にある間に通常はソフトメディア(soft media)を用いるか、または媒体をまったく用いずに、あるいは焼成状態にある間に媒体および/または水を用いて、所定のレベルの機械的攪拌(mechanical agitation)にかけることができる。このプロセスは、焼成状態のコンポーネントに適用されたときに、当業者によって「ハーパライジング(harperizing)」と呼ばれる。
【0105】
そのような角の丸めの表現が、図21Aおよび21Bの比較の前後で提示されている。図21Aおよび21Bの多層コンポーネント部分では、対向する第1電極層212および第2電極層214の複数の対が、複数の誘電層の間で交互に配置されて、キャパシタ208の能動領域を形成する。アンカタブ217も、そのような能動領域内に設けて、能動領域周辺部の選択された区域に沿った露出された導電部分の密度を高めることができる。カバー層(全体的に領域218として表される)を、キャパシタ208の能動領域の頂面および/または底面に設けることができる。カバー層は、その中にアンカタブ220を設けることができる誘電材料の複数の層(例えば、セラミックシート)からなるものとすることができる。第1電極層212および/または第2電極層214と同様に、アンカタブがデバイス周辺部で露出されるように、アンカタブをカバー層内で配置することによって、めっきされた終端をキャパシタ208の全高に沿って堆積することができる。
【0106】
図21Bを参照して、デバイスの角半径部分(corner radius portion)222内で所定の長さを有するアンカタブ220を設けるために、キャパシタ208の角を丸めるための機械的攪拌のレベルを制御できることに留意されたい。持続時間および有効性などの所定の攪拌変数を事前に決定して、異なる結果を達成することができる。例えば、より長い攪拌時間は、より高いレベルの角の丸めをもたらすことができ、より少ない攪拌は、潜在的なコンポーネント摩耗を減らすことができる。角を丸めるプロセスに関連する機械的摩損をしばしばより受けやすい多層電子コンポーネントの1つの部分が、ラップアラウンド終端を容易にするためにデバイスに設けられる場合がある外部アンカタブまたはランド224である。少なくともこの理由から、外部アンカタブ224は、しばしば、内部アンカタブより厚い厚さを有して形成される。例えば、いくつかの実施形態では、能動層内のタブ217またはカバー層内のタブ220などの内部アンカタブならびに内部電極212および214は、約2μm以下の例示的厚さを特徴とする場合があり、外部ランド224は、約5μm以上の例示的厚さを特徴とする場合がある。一般に、外部ランド224の厚さは、電子コンポーネントが角の丸めまたはハーパライジングに関連する機械的攪拌を受けるときの追加された堅牢さのために、内部電極および/または内部アンカタブの厚さの約2倍とすることができる。
【0107】
角の丸めまたはハーパライジングへの本コンポーネントの露出を減らす1つの選択肢は、全体的に丸められたデバイスの角を達成するためにより少ないがら研摩(tumbling)が必要になるか、またはがら研摩が不要になるように、コンポーネントをダイシングすることである。例えば、図23A〜23Cをそれぞれ参照すると、当業者には、本発明によるキャパシタが、通常はバルクプロセスによって製造され、これによって、比較的大きいキャパシタアレイが組み立てられ、その後、個々のコンポーネントを形成するためにダイシングされることが理解されるだろう。図23Aは、複数の多層キャパシタのアンカタブ230をもたらすために切断される内部導体部分228をどのように形成できるかを知ることを可能にする、そのようなキャパシタアレイの例示的な部分226を表す。図23Aの232に示された実質的にまっすぐの線によってもたらすことができる従来のコンポーネントダイシングではなく、ダイシングを、図23Bの切断234によって表されるような、「V」タイプ切断に対応するものとすることができる。「V」タイプ切断は、図23Cに示された丸められた角を有するキャパシタ236を達成するために、がら研摩またはハーパライジングがはるかに少なくてすむように、コンポーネントの角に角度を付けるように働くはずである。さらに、外部ランド224は、そうでなければ角の丸めに耐えるために必要になるほどに厚いものである必要がないだろう。
【0108】
デバイスのがら研摩またはハーパライジングがもたらされるときに特に望ましくなる、デバイスの高められた機械的堅牢性を達成するために本技術のいくつかの実施形態で実践できるもう1つの設計態様は、電子デバイスの導電部分を形成する材料に、ある量のセラミックを含めることに対応する。例えば、多層セラミックキャパシタでは、内部電極層ならびに内部および/または外部のアンカタブのそれぞれを、ある体積百分率(vol%)の導電性インク(例えば、ニッケル(Ni)、銅(Cu)など)およびあるvol%のセラミックから形成することができる。いくつかの導電部分を、75vol%までのセラミック(および、2つのパーセンテージが組み合わされて100vol%になるように、対応する反対のvol%の導電性インク)を用いて形成できることを理解されたい。セラミックおよび導電性インクの組合せに、多少のトレードオフが存在し、より高いvol%のセラミックは、高められた堅牢性を達成するのを助けるが、導電性インクの減らされたレベルによって導電性の損失につながることを理解されたい。より具体的な例示的実施形態では、内部電極および/または内部アンカタブが、約20vol%のセラミック(例えば、チタン酸バリウム)と組み合わされた導電性インク(例えば、Niインク)を用いて形成される。そのような導電部分にセラミックを加えることは、部品が製造中に焼成されるときに電極収縮を制御するのを助ける。外部アンカタブ(ランド)は、約30vol%セラミックのレベルなど、内部導電部分より高いvol%のセラミックを含むこともできる。本発明に係るキャパシタの導電部分が、より高いパーセンテージのセラミック材料を用いて形成されるときには、約1μm未満などの減らされたセラミック粉末粒子サイズが、セラミック材料および導電材料の粘着を容易にすることができる。セラミック濃度を高めることは、一般に、プリントされる材料の付着を強めるが、その層の導電性を下げる。しかし、純材料の後続めっきに非常に導電性があるので、これはクリティカルではない。
【0109】
ここで図21Cを参照すると、本発明による多層デバイスが、特定のコンポーネントの間の例示的な寸法関係と共に示されている。図21Cのデバイスでは、カバー層218内のアンカタブ220の長さ238は、デバイス周辺部と電極層214との間の端マージン(end margin)の長さ240より短い。カバー層アンカタブの長さ238が、端マージンの長さ240以上である場合(図21Aおよび21Bに示された例など)に、アンカタブ220が上側の第2電極214のうちの1つまたは複数と短絡する潜在的な危険性が存在する可能性がある。この危険性は、図21Cの実施形態では大幅に減らされる。アンカタブ220または217が、第1電極212のいずれかと内部的に接触する場合に、これらの導電部分のすべては、いずれにせよ外部端子の形成時に共に結合されるので、デバイス機能性は影響を受けない。
【0110】
ここで図22を参照して、多層電子コンポーネントにおける角の丸めのもう1つの態様を提示する。図22は、図21Bに示されたような、カバー層部分218の角半径部分222を表す。図21Bでは、デバイスの角が丸められるときに、隣接するカバー層アンカタブ220の露出された位置の間の距離が、デバイスの頂部に向かって増加することが、視覚的に示されている。アンカタブ(または、共通能動層、あるいは、多層電子コンポーネントの頂面および/または底面の近くで内部的に設けることのできるすべての導電部分)のより一定の横の露出を維持するために、そのようなアンカタブ220の密度を、デバイスの頂面242に向かって高めることができる。例えば、頂面242により近いアンカタブの間の距離(距離246など)は、頂面242からより遠いアンカタブの間の距離(距離244など)より小さい。
【0111】
次いで、複数の実施例および試験結果を、本明細書で開示される技術による直接電解めっきプロセスを用いて終端された複数の多層キャパシタについて提示する。
【0112】
第1の実施例では、本件特許出願人による、部品番号「NT054015−24」(0306サイズ)2端子LGAタイプ多層キャパシタの200個のコンポーネントの1ロットを、前に述べたクリーニングステップおよび直接銅電解めっきステップにかけた。直接電気めっきされた銅部分の平均厚さは、約21±2.88μであった。平均キャパシタンスは、約1.022μFと測定され、平均散逸率(DF)は、約6.983%と測定され、平均絶縁抵抗(IR)は、約1.48GΩと測定された。200個のコンポーネントのうちの100個は、焼鈍ステップにかけられ(このステップで、コンポーネントは、約600℃の温度まで加熱された)、その後、終端付着剥離試験にかけられて、めっきされた終端の付着強度を判定され、すべてのコンポーネントがこの試験に合格した。他方の100個のコンポーネントは、焼鈍なしで終端付着剥離試験にかけられ、このグループのすべてのコンポーネントも、この剥離試験に合格した。焼鈍された部品のうちの50個および焼鈍されなかった部品のうちの50個が、その後、終端熱衝撃ディップ試験(terminated thermal shock dip test)、すなわち、部品がはんだに突っ込まれるストレス試験にかけられ、両方の50個の部品グループのどの部品も、不合格にならなかった。
【0113】
この第1の実施例にさらに言及すると、直接銅電気めっきを有する200個の部品のこのロットを、次に、追加の電気めっきにかけて、最初の薄膜銅の上にそれぞれのニッケル(Ni)の層およびその後にスズ(Sn)の層を形成した。これらの後続のめっきステップの後に、各部品は、同一の終端付着剥離試験に合格した。終端強度は、剪断試験によっても測定された。焼鈍されたコンポーネントは、約11.4ポンド(5170g)の平均力に耐え、焼鈍されなかったコンポーネントは、約13.2ポンド(5990g)の平均力に耐えた。次に、10個の部品を、第2の焼鈍ステップにかけ、この第2焼鈍ステップは、いくつかのコンポーネントについて終端完全性に悪影響を及ぼすことがわかった。したがって、焼鈍は、いくつかの実施形態で、仮により役立つとしても、最初の銅(または他の)層のめっきの後に限って、より役立つ可能性がある。
【0114】
第2の実施例では、本件特許出願人による、部品番号「NT054015−24」(0306サイズ)2端子LGAタイプ多層キャパシタの200個のコンポーネントの1ロットを試験した。これらのコンポーネントを、前に述べたクリーニングステップおよび直接ニッケル電解めっきステップにかけた。直接電気めっきされたニッケル部分の平均厚さは、約13.2±1.9μであった。200個のコンポーネントのうちの100個は、焼鈍ステップにかけられ(このステップで、コンポーネントは、約600℃の温度まで加熱された)、その後、終端付着剥離試験にかけられて、めっきされた終端の付着強度を判定され、すべてのコンポーネントがこの試験に合格した。他方の100個のコンポーネントは、焼鈍なしで終端付着剥離試験にかけられ、このグループのすべてのコンポーネントも、この剥離試験に合格した。これらのコンポーネントを、次に、追加の電解めっきにかけて、ニッケル(Ni)部分の上にスズ(Sn)部分を形成した。めっきされたスズ部分の平均厚さは、約7.4±1.9μであった。これらのコンポーネントは、終端付着剥離試験にもかけられ、すべての部品が合格した。コンポーネントの電気チェックでは、平均キャパシタンスは、約1.024μFと測定され、平均散逸率(DF)は、約6.951%と測定され、平均絶縁抵抗(IR)は、約1.61GΩと測定された。平均強度も、剪断試験によって測定され、10個の試験されたコンポーネントは、約9.97ポンド(4520g)の平均力に耐えた。
【0115】
添付の図面に示され、添付の図面を参照して述べられたモノリシックコンポーネントの実施形態が、単に、開示される技術の中間態様を含めて、開示される技術の例として提供されることを理解されたい。いくつかの例で、電極の4つ以上の全体的な列が図示されているが、所望のコンポーネント構成に応じて、より少数またはより多数の電極列が可能である。さらに、本明細書で提示された例示的電極構成の多数の異なる変形形態を実施することができ、したがって、そのような例は、本発明に係るめっきされた終端技術と共に使用できる構造のタイプに対して限定的であってはならない。開示される技術に従って、任意の選択されたコンポーネント側面の任意の選択された部分に沿って、めっきされた終端を形成することが可能である。
【0116】
内部アンカタブおよび外部アンカタブを、異なる終端プリファレンスについて選択的に使用して、異なるサイズの側面終端またはラップアラウンド終端を提供することができることを理解されたい。内部アンカタブと外部アンカタブとの両方を特徴とする、本明細書で示され、説明されたIDC実施形態は、例えば、特定の応用例についてラップアラウンド終端が好ましくない場合に、内部アンカタブ特徴だけを利用することができる。内部アンカタブと外部アンカタブとの両方の、様々な異なる多層コンポーネントの既存の露出された電極タブとの異なる組合せ、異なる幾何形状、または異なるサイズは、あるデバイスに関する多数の潜在的な終端方式をもたらすことができる。
【0117】
本発明を、その特定の実施形態に関して詳細に説明してきたが、当業者が、前述の理解を達成したときに、そのような実施形態に対する代替形態、変形形態、または均等物のために本技術をたやすく適合させることができることを理解されたい。したがって、本開示の範囲は、制限のためではなく例のためであり、本開示は、当業者にすぐに明白になるはずの、本発明に対する修正、変形、および/または追加を含めることを除外しない。
【図面の簡単な説明】
【0118】
【図1A】多層交互嵌合キャパシタの既知の例示的な電極層構成を全体的に示す上面分解図である。
【図1B】図1Aに示された既知の例示的実施形態などの内部電極層構成を有する例示的な多層交互嵌合キャパシタを全体的に示す側面斜視図である。
【図2A】本発明による多層交互嵌合キャパシタの例示的な内部電極層およびアンカタブの構成を全体的に示す上面分解図である。
【図2B】図2Aに示されたような内部電極部分およびアンカタブ部分を有する、本発明による例示的な多層交互嵌合キャパシタを全体的に示す側面斜視図である。
【図3A】多層キャパシタの既知の例示的な内部電極層構成を全体的に示す上面分解図である。
【図3B】本発明による多層キャパシタの例示的な内部電極層およびアンカタブの構成を全体的に示す上面分解図である。
【図4A】図3Bに示されたような内部電極部分およびアンカタブ部分を有する、本発明による例示的な多層キャパシタを全体的に示す側面斜視図である。
【図4B】例示的なキャパシタ構成の4つの選択された側面で露出された内部電極部分およびアンカタブ部分を特徴とする、本発明による例示的な多層交互嵌合キャパシタを全体的に示す側面斜視図である。
【図5A】例示的な多層キャパシタの実施形態で使用される既知の電極層構成を全体的に示す平面図である。
【図5B】例示的な多層キャパシタの実施形態で使用される既知の電極層構成を全体的に示す平面図である。
【図5C】図5Aおよび5Bの既知の例示的な表現などの電極層構成を有する例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図6A】角終端を有する多層キャパシタの実施形態で使用される、本発明による例示的な「T字形」電極層構成を全体的に示す平面図である。
【図6B】角終端を有する多層キャパシタの実施形態で使用される、本発明による例示的な「T字形」電極層構成を全体的に示す平面図である。
【図6C】図6Aおよび6Bに示されたような電極層構成を有する、本発明による例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図6D】図6Cに類似する、図6Aおよび6Bに示されたような電極層構成を有する例示的な多層キャパシタの実施形態の代替実施形態を示す図である。
【図6E】本発明に従って適用されためっきされた終端を有し、さらに、実施形態を基板に取り付ける例示的な方位で示された、図6Dの実施形態を示す図である。
【図6F】図6Cに類似する、図6Aおよび6Bに示されたような電極層構成を有する例示的な多層キャパシタの実施形態の代替実施形態を示す図である。
【図6G】本発明に従って適用されためっきされた終端を有し、さらに、実施形態を基板に取り付ける例示的な方位で示された、図6Fの実施形態を示す図である。
【図7A】露出された電極タブを有する例示的なキャパシタアレイを全体的に示す側面斜視図である。
【図7B】本発明によるめっきされた終端を有する例示的なキャパシタアレイを全体的に示す側面斜視図である。
【図8A】本発明によるめっきされた終端を有する例示的な多層交互嵌合キャパシタを全体的に示す側面斜視図である。
【図8B】図8Aの平面切断線A−Aに沿った、開示される技術による例示的なめっきされた終端を有する例示的な多層交互嵌合キャパシタを示す側面断面図である。
【図9A】開示される技術による、露出された電極タブおよび追加のアンカタブを有する例示的なモノリシック集積受動コンポーネントを全体的に示す側面斜視図である。
【図9B】本発明による、めっきされた終端を有する例示的なモノリシック集積受動コンポーネントを全体的に示す側面斜視図である。
【図10A】本明細書で開示される技術による「I字形」終端を形成するために位置決めされ、露出された電極およびアンカタブを有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図10B】図10Aに示された実施形態を、本発明に従って本明細書で開示される選択されためっきプロセスにかけることを介して形成されるものなどの、「I字形」終端を有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図11A】本明細書で開示される技術による「J字形」終端を形成するために位置決めされ、露出された電極およびアンカタブを有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図11B】図11Aに示された実施形態を、本発明に従って本明細書で開示される選択されためっきプロセスにかけることを介して形成されるものなどの、「J字形」終端を有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図12A】本明細書で開示される技術による「U字形」終端を形成するために位置決めされ、露出された電極およびアンカタブを有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図12B】図12Aに示された実施形態を、本発明に従って本明細書で開示される選択されためっきプロセスにかけることを介して形成されるものなどの、「U字形」終端を有する例示的な多層電子コンポーネントを全体的に示す側面断面図である。
【図13A】多層キャパシタの実施形態において使用される、本発明による例示的な「J字形」電極層構成を全体的に示す平面図である。
【図13B】多層キャパシタの実施形態において使用される、本発明による例示的な「J字形」電極層構成を全体的に示す平面図である。
【図13C】図13Aおよび13Bに示されたものなどの「J字形」電極層構成を有する、本発明による例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図14A】多層キャパシタの実施形態において使用される、本発明による例示的な「T字形」電極層構成を全体的に示す平面図である。
【図14B】多層キャパシタの実施形態において使用される、本発明による例示的な「T字形」電極層構成を全体的に示す平面図である。
【図14C】図14Aおよび14Bに示されたものなどの「T字形」電極層構成を有する、本発明による例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図15A】多層キャパシタの実施形態において使用される、本発明による例示的な長方形電極層構成を全体的に示す平面図である。
【図15B】多層キャパシタの実施形態において使用される、本発明による例示的な長方形電極層構成を全体的に示す平面図である。
【図15C】図15Aおよび15Bに示されたものなどの長方形電極層構成を有する、本発明による例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図16A】本発明による多層キャパシタの実施形態において使用される、対向する角の終端をもたらすための例示的な電極層構成を全体的に示す平面図である。
【図16B】本発明による多層キャパシタの実施形態において使用される、対向する角の終端をもたらすための例示的な電極層構成を全体的に示す平面図である。
【図16C】本発明による図16Aおよび16Bに示されたものなどの電極層構成を有する例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図16D】本発明によるめっきされた終端を設けられ、例示的な取付け構成で向きを定められた、図16Cの例示的な多層キャパシタの実施形態を全体的に示す側面斜視図である。
【図17A】本発明による多層キャパシタの実施形態において使用される、複数の側面タブおよび露出された端部分を有する例示的な電極層構成を全体的に示す平面図である。
【図17B】本発明による多層キャパシタの実施形態において使用される、複数の側面タブおよび露出された端部分を有する例示的な電極層構成を全体的に示す平面図である。
【図17C】本発明による図17Aおよび17Bに示されたものなどの埋込み電極層構成を有する例示的な多層キャパシタ実施形態を全体的に示す側面斜視図である。
【図18】本明細書で開示される技術による例示的な終端された多層キャパシタを示す図である。
【図19A】多層キャパシタのカバー層内での内部アンカタブの使用を特に示す、線B−BおよびC−Cに沿って図18の多層キャパシタを示す例示的な断面図である。
【図19B】多層キャパシタのカバー層内と能動層内との両方での内部アンカタブの使用を特に示す、線B−BおよびC−Cに沿って図18の多層キャパシタを示す例示的な断面図である。
【図19C】減らされた個数の能動層および対応するキャパシタンスを有する多層キャパシタのカバー層内および能動層内での内部アンカタブの使用を特に示す、線B−BおよびC−Cに沿って図18の多層キャパシタを示す例示的な断面図である。
【図19D】多層キャパシタのカバー層内での共通電極層の使用を特に示す、線B−BおよびC−Cに沿って図18の多層キャパシタを示す例示的な断面図である。
【図20】本明細書で開示される技術による例示的な終端された多層キャパシタを示す図である。
【図21A】キャパシタデバイスの角を丸める前の選択されたデバイスの角の全体的な形状を特に示す、線D−DおよびE−Eに沿って図20の多層キャパシタを示す例示的な断面図である。
【図21B】キャパシタデバイスの角を丸めた後の選択されたデバイスの角の全体的な形状を特に示す、線D−DおよびE−Eに沿って図20の多層キャパシタを示す例示的な断面図である。
【図21C】カバー層アンカタブとキャパシタ端マージンとの間の例示的な長さの関係を特に示す、線D−DおよびE−Eに沿って図20の多層キャパシタを示す例示的な断面図である。
【図22】キャパシタの頂面および/または底面に向かって徐々に密になる関係におけるカバー層アンカタブの配置を特に示す、線D−DおよびE−Eに沿った多層キャパシタの例示的な断面を示す拡大図である。
【図23A】わずかな追加の角の丸めの後に図23Cに示されるように見える可能性がある複数のキャパシタを作るために、図23Bに示されているものなどの全体的に「V字形」のダイシングにかけることができる多層キャパシタアセンブリの例示的な部分を示す図である。
【図23B】「V字形」のダイシングにかけることができる多層キャパシタアセンブリの例示的な部分を示す図である。
【図23C】丸められた角を有するキャパシタの例示的な部分を示す図である。
【図24】本明細書で開示される技術による例示的な終端された多層キャパシタを示す図である。
【図25】本発明による例示的なめっきされた終端の様々な視覚的特徴を示す、平面Fに沿った図24の多層キャパシタの例示的な断面を示す図である。
【図26A】本発明による例示的なめっきされた終端の追加の様々な視覚的特徴を示す、図25に示されたキャパシタ断面の区域Gを示す例示的な詳細図である。
【図26B】本発明による非金属貫通実施形態の例示的なめっきされた終端の追加の様々な視覚的特徴を示す、図25に示されたキャパシタ断面の区域Gを示す例示的な詳細図である。
【図27】単一点ESL測定値対本発明に従って設計された高密度周辺終端(HDPT)キャパシタの端子数を示すグラフである。
【特許請求の範囲】
【請求項1】
多層電子コンポーネントであって、
各誘電層が縁によって横方向に区切られる複数の誘電層と、
前記複数の誘電層の間で選択的に交互に配置された複数の内部電極であって、前記複数の内部電極の選択された部分は、前記複数の誘電層の少なくとも1つの縁まで延び、前記少なくとも1つの縁に沿ってそれぞれの群で露出され、前記内部電極と前記誘電層との前記交互に配置された組み合わせは、それぞれの最上部および最下部の表面を特徴とするモノリシックアセンブリを形成する複数の内部電極と、
前記多層電子コンポーネントの周辺部に沿って形成され、それぞれの群内の前記複数の電極の露出された部分を接続する薄膜めっき材料を含む、電気化学堆積物の少なくとも1つの部分と
を含むことを特徴とする多層電子コンポーネント。
【請求項2】
それぞれの群内の前記複数の内部電極の隣接する露出された部分の間の距離は、約10μを超えないことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項3】
前記複数の誘電層の間で選択的に交互に配置され、前記それぞれの群内の前記複数の誘電層の少なくとも1つの縁まで延び、前記少なくとも1つの縁に沿って露出される、複数の内部アンカタブをさらに含むことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項4】
それぞれの群内の前記複数の内部電極および前記複数の内部アンカタブの隣接する露出された部分の間の距離は、約10μを超えないことを特徴とする請求項3に記載の多層電子コンポーネント。
【請求項5】
露出された内部電極および内部アンカタブの隣接する群の間の距離は、任意の所与の群内の露出された内部電極と内部アンカタブとの間の距離の少なくとも2倍大きいことを特徴とする請求項3に記載の多層電子コンポーネント。
【請求項6】
前記電気化学堆積物の前記少なくとも1つの部分は、ニッケルまたは銅のうちの1つを含むことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項7】
前記電気化学堆積物の前記少なくとも1つの部分は、パラジウム、スズ、金、銀、またはスズ−鉛合金もしくは他の合金を含むことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項8】
前記電気化学堆積物の前記少なくとも1つの部分の上に形成されためっき材料の追加部分をさらに含むことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項9】
前記電気化学堆積物の前記少なくとも1つの部分は、ニッケルを含み、めっき材料の前記追加部分は、スズを含むことを特徴とする請求項8に記載の多層電子コンポーネント。
【請求項10】
前記電気化学堆積物の前記少なくとも1つの部分は、銅を含み、めっき材料の前記追加部分は、ニッケルの第1部分およびスズの第2部分を含むことを特徴とする請求項8に記載の多層電子コンポーネント。
【請求項11】
前記複数の内部電極は、ニッケル、白金、銀、または銀−パラジウム合金のうちの1つを含むことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項12】
前記複数の内部電極および前記複数の内部アンカタブの前記露出された部分は、前記多層電子コンポーネントの前記周辺部に沿って1つまたは複数の列内で位置合わせされることを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項13】
所与の列内の各露出された内部電極部分および露出された内部アンカタブ部分は、前記多層電子コンポーネントの前記周辺部に沿って、前記所与の列内の少なくとも1つの他の前記露出された内部電極部分および露出された内部アンカタブ部分から約8μ未満の距離で露出されることを特徴とする請求項12に記載の多層電子コンポーネント。
【請求項14】
選択されたそれぞれの列状の群内の選択された隣接する内部電極および内部アンカタブの間の距離は、前記モノリシックアセンブリの前記最上部および最下部の表面に向かって、前記アセンブリの内側の層より近いことを特徴とする請求項13に記載の多層電子コンポーネント。
【請求項15】
前記モノリシックアセンブリの前記最上部および最下部の表面のうちの1つまたは複数に選択的に設けられる複数の外部アンカタブをさらに含むことを特徴とする請求項13に記載の多層電子コンポーネント。
【請求項16】
前記複数の内部電極の前記露出された部分、前記複数の内部アンカタブの前記露出された部分、および前記複数の外部アンカタブは、前記多層電子コンポーネントの選択された周辺部分で1つまたは複数の列内で位置合わせされ、前記電気化学堆積物のそれぞれの部分は、前記1つまたは複数の列のそれぞれに沿って、前記モノリシックアセンブリの、前記外部アンカタブが設けられる、前記最上部および最下部の表面のうちの選択された1つに形成されることを特徴とする請求項15に記載の多層電子コンポーネント。
【請求項17】
前記複数の内部電極は、対向する第1および第2の極性のキャパシタプレートを含み、前記複数の内部電極の前記露出された部分は、前記第1極性の内部電極を含む少なくとも1つの列および前記第2極性の内部電極を含む少なくとも1つの列内で位置合わせされることを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項18】
前記複数の内部電極は、選択された内部電極の1つまたは複数の選択された側面から延びる複数の電極タブ部分を有する全体的に交互嵌合された構成で構成され、前記電極タブ部分が、前記多層電子コンポーネント上の周辺位置で、所定の個数の位置合わせされた列で露出されることを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項19】
複数の位置合わせされた列の前記所定の個数は、4から40までの範囲内であることを特徴とする請求項18に記載の多層電子コンポーネント。
【請求項20】
電子コンポーネントの電解めっきされた構造を形成する方法であって、
複数の電子コンポーネントを設けるステップであって、各電子コンポーネントは、複数の内部導電要素と選択的に交互に配置された複数の絶縁基板層を含み、前記内部導電要素の選択された部分は、前記電子コンポーネントの周辺部に沿った選択された位置で露出されるステップと、
電解めっき液に電気バイアスを与えるステップと、
めっき材料が前記複数の電子コンポーネントの前記露出された内部導電要素のうちの選択された前記露出された内部導電要素に堆積され、それぞれの終端構造が前記露出された内部導電要素のうちの選択された前記露出された内部導電要素の間でのめっきされる材料の制御されたブリッジングによって展開されるように、所定の長さの時間にわたって前記複数の電子コンポーネントを前記電解めっき液に完全に浸すステップと
を含むことを特徴とする方法。
【請求項21】
前記所定の長さの時間は、約1μより大きい厚さまでめっき材料を蓄積するのに必要な時間に対応して決定されることを特徴とする請求項20に記載の方法。
【請求項22】
前記複数の電子コンポーネントは、約2μから約20μまでの間のそれぞれの厚さを有するブリッジされた終端構造がもたらされるように、所定の長さの時間にわたって前記電解めっき浴溶液に完全に浸されることを特徴とする請求項20に記載の方法。
【請求項23】
前記電解めっき液は、ニッケル浴溶液または銅浴溶液を含むことを特徴とする請求項20に記載の方法。
【請求項24】
前記電解めっき液は、スルファミン酸ニッケル浴を含むことを特徴とする請求項20に記載の方法。
【請求項25】
それぞれの終端構造を形成するために前記複数の電子コンポーネントの前記露出された内部導電要素のうちの選択された前記露出された内部導電要素に堆積される前記めっき材料は、ニッケルを含み、前記ニッケル終端構造の上の薄膜金属の少なくとも1つの追加の層をめっきするステップをさらに含むことを特徴とする請求項20に記載の方法。
【請求項26】
前記ニッケル終端構造の上の薄膜金属の前記少なくとも1つの追加の層は、スズおよび金のうちの1つを含むことを特徴とする請求項25に記載の方法。
【請求項27】
前記電解めっき液は、銅酸浴を含むことを特徴とする請求項20に記載の方法。
【請求項28】
それぞれの終端構造を形成するために前記複数の電子コンポーネントの前記露出された内部導電要素のうちの選択された前記露出された内部導電要素に堆積される前記めっき材料は、銅を含み、前記銅終端構造の上の薄膜金属の少なくとも1つの追加の層をめっきするステップをさらに含むことを特徴とする請求項20に記載の方法。
【請求項29】
前記銅終端構造の上の薄膜金属の前記少なくとも1つの追加の層は、ニッケルの第1部分と、スズおよび金のうちの1つを含む第2部分とを含むことを特徴とする請求項28に記載の方法。
【請求項30】
前記電子コンポーネントを前記電解めっき液に完全に浸す前に、前記複数の電子コンポーネントの選択された表面をクリーニングするステップをさらに含むことを特徴とする請求項20に記載の方法。
【請求項31】
前記複数の電子コンポーネントの前記内部導電要素は、ニッケルを含み、前記クリーニングステップは、前記内部導電要素の前記露出された部分でのニッケル酸化物の蓄積を実質的に除去することに対応することを特徴とする請求項30に記載の方法。
【請求項32】
前記電子コンポーネントへの前記それぞれのブリッジされた終端構造の付着を強めるために、前記複数の電子コンポーネントを加熱するステップをさらに含むことを特徴とする請求項20に記載の方法。
【請求項33】
電解めっきされた構造を形成する方法であって、
各層が縁によって横方向に区切られる複数の層を設けるステップと、
前記複数の層の間で選択的に交互に配置された複数の内部電極を設けるステップであって、前記複数の内部電極の選択された部分は、前記複数の層の少なくとも1つの縁まで延び、前記少なくとも1つの縁に沿ってそれぞれの群で露出され、前記内部電極および前記層の前記交互に配置された組み合わせは、それぞれの最上部および最下部の表面を特徴とするモノリシックアセンブリを形成するステップと、
前記多層コンポーネントの周辺部に沿って薄膜めっき材料の少なくとも1つの部分を電解堆積し、それぞれの群内の前記複数の電極の露出された部分を接続するステップであって、前記薄膜めっき材料は、少なくとも1つの金属から形成され、それぞれの群内の前記複数の内部電極の隣接する露出された部分の間の距離は、約10μを超えないステップと
を含むことを特徴とする方法。
【請求項34】
前記複数の層の間で選択的に交互に配置され、前記それぞれの群内の前記複数の層の少なくとも1つの縁まで延び、前記少なくとも1つの縁に沿って露出される複数の内部アンカタブを設けるステップをさらに含み、それぞれの群内の前記複数の内部電極および前記複数の内部アンカタブの隣接する露出された部分の間の距離は、約10μを超えないことを特徴とする請求項33に記載の方法。
【請求項35】
前記複数の層は、多層電子コンポーネントのそれぞれの複数の誘電層を含むことを特徴とする請求項34に記載の方法。
【請求項36】
前記薄膜めっき材料の前記少なくとも1つの部分は、ニッケルまたは銅のうちの1つを含むことを特徴とする請求項33に記載の方法。
【請求項37】
前記薄膜めっき材料の前記少なくとも1つの部分は、パラジウム、スズ、金、銀、またはスズ−鉛合金もしくは他の合金銅のうちの1つを含むことを特徴とする請求項33に記載の方法。
【請求項1】
多層電子コンポーネントであって、
各誘電層が縁によって横方向に区切られる複数の誘電層と、
前記複数の誘電層の間で選択的に交互に配置された複数の内部電極であって、前記複数の内部電極の選択された部分は、前記複数の誘電層の少なくとも1つの縁まで延び、前記少なくとも1つの縁に沿ってそれぞれの群で露出され、前記内部電極と前記誘電層との前記交互に配置された組み合わせは、それぞれの最上部および最下部の表面を特徴とするモノリシックアセンブリを形成する複数の内部電極と、
前記多層電子コンポーネントの周辺部に沿って形成され、それぞれの群内の前記複数の電極の露出された部分を接続する薄膜めっき材料を含む、電気化学堆積物の少なくとも1つの部分と
を含むことを特徴とする多層電子コンポーネント。
【請求項2】
それぞれの群内の前記複数の内部電極の隣接する露出された部分の間の距離は、約10μを超えないことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項3】
前記複数の誘電層の間で選択的に交互に配置され、前記それぞれの群内の前記複数の誘電層の少なくとも1つの縁まで延び、前記少なくとも1つの縁に沿って露出される、複数の内部アンカタブをさらに含むことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項4】
それぞれの群内の前記複数の内部電極および前記複数の内部アンカタブの隣接する露出された部分の間の距離は、約10μを超えないことを特徴とする請求項3に記載の多層電子コンポーネント。
【請求項5】
露出された内部電極および内部アンカタブの隣接する群の間の距離は、任意の所与の群内の露出された内部電極と内部アンカタブとの間の距離の少なくとも2倍大きいことを特徴とする請求項3に記載の多層電子コンポーネント。
【請求項6】
前記電気化学堆積物の前記少なくとも1つの部分は、ニッケルまたは銅のうちの1つを含むことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項7】
前記電気化学堆積物の前記少なくとも1つの部分は、パラジウム、スズ、金、銀、またはスズ−鉛合金もしくは他の合金を含むことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項8】
前記電気化学堆積物の前記少なくとも1つの部分の上に形成されためっき材料の追加部分をさらに含むことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項9】
前記電気化学堆積物の前記少なくとも1つの部分は、ニッケルを含み、めっき材料の前記追加部分は、スズを含むことを特徴とする請求項8に記載の多層電子コンポーネント。
【請求項10】
前記電気化学堆積物の前記少なくとも1つの部分は、銅を含み、めっき材料の前記追加部分は、ニッケルの第1部分およびスズの第2部分を含むことを特徴とする請求項8に記載の多層電子コンポーネント。
【請求項11】
前記複数の内部電極は、ニッケル、白金、銀、または銀−パラジウム合金のうちの1つを含むことを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項12】
前記複数の内部電極および前記複数の内部アンカタブの前記露出された部分は、前記多層電子コンポーネントの前記周辺部に沿って1つまたは複数の列内で位置合わせされることを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項13】
所与の列内の各露出された内部電極部分および露出された内部アンカタブ部分は、前記多層電子コンポーネントの前記周辺部に沿って、前記所与の列内の少なくとも1つの他の前記露出された内部電極部分および露出された内部アンカタブ部分から約8μ未満の距離で露出されることを特徴とする請求項12に記載の多層電子コンポーネント。
【請求項14】
選択されたそれぞれの列状の群内の選択された隣接する内部電極および内部アンカタブの間の距離は、前記モノリシックアセンブリの前記最上部および最下部の表面に向かって、前記アセンブリの内側の層より近いことを特徴とする請求項13に記載の多層電子コンポーネント。
【請求項15】
前記モノリシックアセンブリの前記最上部および最下部の表面のうちの1つまたは複数に選択的に設けられる複数の外部アンカタブをさらに含むことを特徴とする請求項13に記載の多層電子コンポーネント。
【請求項16】
前記複数の内部電極の前記露出された部分、前記複数の内部アンカタブの前記露出された部分、および前記複数の外部アンカタブは、前記多層電子コンポーネントの選択された周辺部分で1つまたは複数の列内で位置合わせされ、前記電気化学堆積物のそれぞれの部分は、前記1つまたは複数の列のそれぞれに沿って、前記モノリシックアセンブリの、前記外部アンカタブが設けられる、前記最上部および最下部の表面のうちの選択された1つに形成されることを特徴とする請求項15に記載の多層電子コンポーネント。
【請求項17】
前記複数の内部電極は、対向する第1および第2の極性のキャパシタプレートを含み、前記複数の内部電極の前記露出された部分は、前記第1極性の内部電極を含む少なくとも1つの列および前記第2極性の内部電極を含む少なくとも1つの列内で位置合わせされることを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項18】
前記複数の内部電極は、選択された内部電極の1つまたは複数の選択された側面から延びる複数の電極タブ部分を有する全体的に交互嵌合された構成で構成され、前記電極タブ部分が、前記多層電子コンポーネント上の周辺位置で、所定の個数の位置合わせされた列で露出されることを特徴とする請求項1に記載の多層電子コンポーネント。
【請求項19】
複数の位置合わせされた列の前記所定の個数は、4から40までの範囲内であることを特徴とする請求項18に記載の多層電子コンポーネント。
【請求項20】
電子コンポーネントの電解めっきされた構造を形成する方法であって、
複数の電子コンポーネントを設けるステップであって、各電子コンポーネントは、複数の内部導電要素と選択的に交互に配置された複数の絶縁基板層を含み、前記内部導電要素の選択された部分は、前記電子コンポーネントの周辺部に沿った選択された位置で露出されるステップと、
電解めっき液に電気バイアスを与えるステップと、
めっき材料が前記複数の電子コンポーネントの前記露出された内部導電要素のうちの選択された前記露出された内部導電要素に堆積され、それぞれの終端構造が前記露出された内部導電要素のうちの選択された前記露出された内部導電要素の間でのめっきされる材料の制御されたブリッジングによって展開されるように、所定の長さの時間にわたって前記複数の電子コンポーネントを前記電解めっき液に完全に浸すステップと
を含むことを特徴とする方法。
【請求項21】
前記所定の長さの時間は、約1μより大きい厚さまでめっき材料を蓄積するのに必要な時間に対応して決定されることを特徴とする請求項20に記載の方法。
【請求項22】
前記複数の電子コンポーネントは、約2μから約20μまでの間のそれぞれの厚さを有するブリッジされた終端構造がもたらされるように、所定の長さの時間にわたって前記電解めっき浴溶液に完全に浸されることを特徴とする請求項20に記載の方法。
【請求項23】
前記電解めっき液は、ニッケル浴溶液または銅浴溶液を含むことを特徴とする請求項20に記載の方法。
【請求項24】
前記電解めっき液は、スルファミン酸ニッケル浴を含むことを特徴とする請求項20に記載の方法。
【請求項25】
それぞれの終端構造を形成するために前記複数の電子コンポーネントの前記露出された内部導電要素のうちの選択された前記露出された内部導電要素に堆積される前記めっき材料は、ニッケルを含み、前記ニッケル終端構造の上の薄膜金属の少なくとも1つの追加の層をめっきするステップをさらに含むことを特徴とする請求項20に記載の方法。
【請求項26】
前記ニッケル終端構造の上の薄膜金属の前記少なくとも1つの追加の層は、スズおよび金のうちの1つを含むことを特徴とする請求項25に記載の方法。
【請求項27】
前記電解めっき液は、銅酸浴を含むことを特徴とする請求項20に記載の方法。
【請求項28】
それぞれの終端構造を形成するために前記複数の電子コンポーネントの前記露出された内部導電要素のうちの選択された前記露出された内部導電要素に堆積される前記めっき材料は、銅を含み、前記銅終端構造の上の薄膜金属の少なくとも1つの追加の層をめっきするステップをさらに含むことを特徴とする請求項20に記載の方法。
【請求項29】
前記銅終端構造の上の薄膜金属の前記少なくとも1つの追加の層は、ニッケルの第1部分と、スズおよび金のうちの1つを含む第2部分とを含むことを特徴とする請求項28に記載の方法。
【請求項30】
前記電子コンポーネントを前記電解めっき液に完全に浸す前に、前記複数の電子コンポーネントの選択された表面をクリーニングするステップをさらに含むことを特徴とする請求項20に記載の方法。
【請求項31】
前記複数の電子コンポーネントの前記内部導電要素は、ニッケルを含み、前記クリーニングステップは、前記内部導電要素の前記露出された部分でのニッケル酸化物の蓄積を実質的に除去することに対応することを特徴とする請求項30に記載の方法。
【請求項32】
前記電子コンポーネントへの前記それぞれのブリッジされた終端構造の付着を強めるために、前記複数の電子コンポーネントを加熱するステップをさらに含むことを特徴とする請求項20に記載の方法。
【請求項33】
電解めっきされた構造を形成する方法であって、
各層が縁によって横方向に区切られる複数の層を設けるステップと、
前記複数の層の間で選択的に交互に配置された複数の内部電極を設けるステップであって、前記複数の内部電極の選択された部分は、前記複数の層の少なくとも1つの縁まで延び、前記少なくとも1つの縁に沿ってそれぞれの群で露出され、前記内部電極および前記層の前記交互に配置された組み合わせは、それぞれの最上部および最下部の表面を特徴とするモノリシックアセンブリを形成するステップと、
前記多層コンポーネントの周辺部に沿って薄膜めっき材料の少なくとも1つの部分を電解堆積し、それぞれの群内の前記複数の電極の露出された部分を接続するステップであって、前記薄膜めっき材料は、少なくとも1つの金属から形成され、それぞれの群内の前記複数の内部電極の隣接する露出された部分の間の距離は、約10μを超えないステップと
を含むことを特徴とする方法。
【請求項34】
前記複数の層の間で選択的に交互に配置され、前記それぞれの群内の前記複数の層の少なくとも1つの縁まで延び、前記少なくとも1つの縁に沿って露出される複数の内部アンカタブを設けるステップをさらに含み、それぞれの群内の前記複数の内部電極および前記複数の内部アンカタブの隣接する露出された部分の間の距離は、約10μを超えないことを特徴とする請求項33に記載の方法。
【請求項35】
前記複数の層は、多層電子コンポーネントのそれぞれの複数の誘電層を含むことを特徴とする請求項34に記載の方法。
【請求項36】
前記薄膜めっき材料の前記少なくとも1つの部分は、ニッケルまたは銅のうちの1つを含むことを特徴とする請求項33に記載の方法。
【請求項37】
前記薄膜めっき材料の前記少なくとも1つの部分は、パラジウム、スズ、金、銀、またはスズ−鉛合金もしくは他の合金銅のうちの1つを含むことを特徴とする請求項33に記載の方法。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図16C】
【図16D】
【図17A】
【図17B】
【図17C】
【図18】
【図19A】
【図19B】
【図19C】
【図19D】
【図20】
【図21A】
【図21B】
【図21C】
【図22】
【図23A】
【図23B】
【図23C】
【図24】
【図25】
【図26A】
【図26B】
【図27】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図16C】
【図16D】
【図17A】
【図17B】
【図17C】
【図18】
【図19A】
【図19B】
【図19C】
【図19D】
【図20】
【図21A】
【図21B】
【図21C】
【図22】
【図23A】
【図23B】
【図23C】
【図24】
【図25】
【図26A】
【図26B】
【図27】
【公開番号】特開2008−47907(P2008−47907A)
【公開日】平成20年2月28日(2008.2.28)
【国際特許分類】
【出願番号】特願2007−209670(P2007−209670)
【出願日】平成19年8月10日(2007.8.10)
【出願人】(500047848)エイブイエックス コーポレイション (14)
【Fターム(参考)】
【公開日】平成20年2月28日(2008.2.28)
【国際特許分類】
【出願日】平成19年8月10日(2007.8.10)
【出願人】(500047848)エイブイエックス コーポレイション (14)
【Fターム(参考)】
[ Back to top ]