アクティブマトリクスディスプレイ回路の駆動方法および表示システム
アクティブマトリクスディスプレイの駆動方法およびシステムが提案される。このシステムは、発光デバイス（１０２）を有する画素駆動回路を備える。駆動回路は、発光デバイス（１０２）を駆動するための駆動トランジスタ（１０６）を備える。システムは、駆動トランジスタ（１０６）のゲート電圧を調整するための機構を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光デバイスに関し、より詳しくは、発光デバイスを備える画素回路を駆動するための方法と表示システムに関する。
【背景技術】
【０００２】
（関連出願の相互参照）
本願は、２００６年１月９日出願のカナダ特許出願第２，５３５，２３３号と２００６年６月２７日出願のカナダ特許出願第２，５５１，２３７号の優先権を主張するものであり、両カナダ出願を引用により本願に援用する。
【０００３】
エレクトロルミナンスディスプレイは、携帯電話をはじめとするさまざまなデバイスのために開発されてきた。特に、アモルファスシリコン（ａ−Ｓｉ），ポリシリコン、有機またはその他の駆動バックプレーンを備えるアクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイは、実現可能な柔軟ディスプレイ、低い製造コスト、高い解像度、広い視野角等の利点により、人気が高まっている。
【０００４】
ＡＭＯＬＥＤディスプレイは行と列のアレイに配列された画素を備え、各画素はその行と列のアレイに配置された有機発光ダイオード（ＯＬＥＤ）とバックプレーン電子装置を備える。ＯＬＥＤは電流駆動デバイスであるため、ＡＭＯＬＥＤの画素回路は正確で一定した駆動電流を供給することができる。
【０００５】
高い精度で一定した明るさを実現し、画素回路の経年劣化(aging)の影響とバックプレーンおよび発光デバイスの不安定性を軽減することができる方法とシステムを提供することが求められている。
【０００６】
本発明の目的は、既存のシステムの欠点の少なくとも１つを防止または軽減する方法とシステムを提供することである。
【０００７】
【特許文献１】カナダ特許出願第２，５３５，２３３号
【特許文献２】カナダ特許出願第２，５５１，２３７号
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明の１つの態様によれば、発光デバイスを有する画素のための駆動回路を備える表示システムが提供される。駆動回路は、発光デバイスに接続された駆動トランジスタを備える。駆動トランジスタは、ゲート端子と第一の端子と第二の端子を有する。駆動回路は、ゲート端子と第一の端子と第二の端子を有する第一のトランジスタを備え、第一のトランジスタのゲート端子は選択線に接続され、第一のトランジスタの第一の端子はデータ線に接続され、第一のトランジスタの第二の端子は駆動トランジスタのゲート端子に接続される。駆動回路は、駆動トランジスタのゲート電圧を調整するための回路を備え、この回路は、ゲート端子と第一の端子と第二の端子を有する放電トランジスタを備え、放電トランジスタのゲート端子はノードにおいて駆動トランジスタのゲート端子に接続され、ノードの電圧は放電トランジスタを通じて放電される。駆動回路は、第一の端子と第二の端子を有する蓄積コンデンサを備え、蓄積コンデンサの第一の端子は上記のノードにおいて駆動トランジスタのゲート端子に接続される。
【０００９】
表示システムは行と列に配置され、各々が駆動回路を持つ複数の画素回路を有する表示アレイと、表示アレイを駆動するためのドライバを備える。第二のトランジスタのゲート端子はバイアス線に接続される。バイアス線は、複数の画素回路の中の２つ以上の画素回路によって共有される。
【００１０】
本発明の別の態様によれば、表示システムのための方法が提供される。表示システムは、各行のプログラミングサイクルと補償サイクルと駆動サイクルを提供するドライバを備える。この方法は、第一の行のためのプログラミングサイクルにおいて、第一の行のためのアドレス線を選択するステップと、第一の行にプログラミングデータを供給するステップと、第一の行のための補償サイクルにおいて、第一の行に隣接する第二の行のための隣接アドレス線を選択するステップと、第一の行のためのアドレス線を無効にする(disenable)ステップと、第一の行のための駆動サイクルにおいて、隣接アドレス線を無効にするステップとを含む。
【００１１】
本発明のまた別の態様によれば、１つまたは２つ以上の画素回路を備え、画素回路の各々が発光デバイスと駆動回路を備える表示システムが提供される。駆動回路は、ゲート端子と第一の端子と第二の端子を有する駆動トランジスタを備え、駆動トランジスタは発光デバイスと第一の電源との間にある。駆動回路は、ゲート端子と第一の端子と第二の端子を有するスイッチトランジスタを備え、スイッチトランジスタのゲート端子は第一のアドレス線に接続され、スイッチトランジスタの第一の端子はデータ線に接続され、スイッチトランジスタの第二の端子は駆動トランジスタのゲート端子に接続される。駆動回路は、駆動トランジスタのゲート電圧を調整するための回路を備え、この回路は、画素回路と放電トランジスタからのエネルギー移動を感知するセンサを備え、センサは第一の端子と第二の端子を有し、センサの特性は感知結果に応じて変化し、放電トランジスタはゲート端子と第一の端子と第二の端子を有し、放電トランジスタのゲート端子は第二のアドレス線に接続され、放電トランジスタの第一の端子はノードにおいて駆動トランジスタのゲート端子に接続され、放電トランジスタの第二の端子はセンサの第一の端子に接続される。駆動回路は、第一の端子と第二の端子を有する蓄積コンデンサを備え、蓄積コンデンサの第一の端子は上記のノードにおいて駆動トランジスタのゲート端子に接続される。
【００１２】
本発明の他の態様によれば、表示システムのための方法が提供され、この方法は、画素内（インピクセル: in-pixel）補償を実行するステップを含む。
【００１３】
本発明のさらに別の態様によれば、表示システムのための方法が提供され、この方法は、オブパネル（of-panel）補償を実行するステップを含む。
【００１４】
本発明のまた別の態様によれば、センサを備える画素回路を備える表示システムのための方法が提供され、この方法は、センサの経年劣化状態(aging)をリードバックするステップを含む。
【００１５】
本発明の他の態様によれば、行と列に配置され、各々が発光デバイスと駆動回路を持つ複数の画素回路を備える表示アレイと、表示アレイを駆動するための駆動システムを備える表示システムが提供される。駆動回路は、ゲート端子と第一の端子と第二の端子を有する駆動トランジスタを備え、駆動トランジスタは発光デバイスと第一の電源の間にある。駆動回路は、ゲート端子と第一の端子と第二の端子を有する第一のトランジスタを備え、第一のトランジスタのゲート端子はアドレス線に接続され、第一のトランジスタの第一の端子はデータ線に接続され、第一のトランジスタの第二の端子は駆動トランジスタのゲート端子に接続される。駆動回路は、駆動トランジスタのゲート電圧を調整するための回路を備え、この回路は第二のトランジスタを備え、第二のトランジスタはゲート端子と第一の端子と第二の端子を有し、第二のトランジスタのゲート端子は制御線に接続され、第二のトランジスタの第一の端子は駆動トランジスタのゲート端子に接続される。駆動回路は、第一の端子と第二の端子を有する蓄積コンデンサを備え、蓄積コンデンサの第一の端子は駆動トランジスタのゲート端子に接続される。駆動システムは、画素回路がフレーム時間の一部分の間、オフとなるように画素回路を駆動する。
【００１６】
本発明の別の態様によれば、表示アレイとドライバシステムを有する表示システムのための方法が提供される。駆動システムは、各行のためのプログラミングサイクル、放電サイクル、発光サイクル、リセットサイクル、緩和サイクルを含むフレーム時間を提供する。この方法は、プログラミングサイクルにおいて、その行のためのアドレス線をアクティブにすることによってその行の画素回路をプログラムするステップと、放電サイクルにおいて、その行のためのアドレス線を非アクティブにし、その行のための制御線をアクティブにすることによって、駆動トランジスタのゲート端子上の電圧を部分的に放電するステップと、発光サイクルにおいて、その行のための制御線を非アクティブにするステップと、駆動トランジスタによって発光デバイスを制御するステップと、リセットサイクルにおいて、その行のための制御線をアクティブにすることによって駆動トランジスタのゲート端子の電圧を放電するステップと、緩和サイクルにおいて、その行のための制御線を非アクティブにするステップを含む。
【００１７】
本発明の上記およびその他の特徴は、付属の図面を参照しながら以下の説明を読むことによって明らかとなる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の実施例による画素駆動方法が適用される画素回路の例を示す。図１の画素回路１００は、ＯＬＥＤ１０２とＯＬＥＤ１０２を駆動する駆動回路１０４を備える。駆動回路１０４は、駆動トランジスタ１０６、放電トランジスタ１０８、スイッチトランジスタ１１０、蓄積コンデンサ１１２を有する。ＯＬＥＤ１０２は、たとえば、アノード電極とカソード電極およびアノード電極とカソード電極の間の発光層を備える。
【００１９】
以下の説明において、「画素回路」と「画素」は同義的に使用される。以下の説明において、「信号」と「線」は同義的に使用される。以下の説明において、「線」と「ノード」は同義的に使用される。説明において、「選択線」と「アドレス線」は同義的に使用される。以下の説明において、「接続する(connect)（接続される）」と「連結する(couple)（連結される）」は同義的に使用され、２つまたはそれ以上の要素が直接または間接的に物理的または電気的に相互に接触していることを意味する。
【００２０】
ある例において、トランジスタ１０６，１０８，１１０はｎ型トランジスタである。別の例において、トランジスタ１０６，１０８，１１０はｐ型トランジスタまたはｎ型とｐ型トランジスタの混合である。ある例において、トランジスタ１０６，１０８，１１０の各々はゲート端子、ソース端子、ドレイン端子を有する。
【００２１】
トランジスタ１０６，１０８，１１０は、アモルファスシリコン、ナノ／微結晶シリコン、ポリシリコン、有機半導体技術（たとえば、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術またはＣＭＯＳ技術（たとえば、ＭＯＳＦＥＴ）を使って作製することができる。
【００２２】
駆動トランジスタ１０６は、電圧供給線ＶＤＤとＯＬＥＤ１０２の間に設置される。駆動トランジスタ１０６の１つの端子はＶＤＤに接続される。駆動トランジスタ１０６の他の端子はＯＬＥＤ１０２の一方の電極（たとえば、アノード電極）に接続される。放電トランジスタ１０８の１つの端子とそのゲート端子は、ノードＡ１において駆動トランジスタ１０６のゲート端子に接続される。放電トランジスタ１０８の他の端子はＯＬＥＤ１０２に接続される。スイッチトランジスタ１１０のゲート端子は選択線ＳＥＬに接続される。スイッチトランジスタ１１０の１つの端子はデータ線ＶＤＡＴＡに接続される。スイッチトランジスタ１１０の他の端子はノードＡ１に接続される。蓄積コンデンサ１１２の一方の端子はノードＡ１に接続される。蓄積コンデンサ１１２のもう一方の端子はＯＬＥＤ１０２に接続される。ＯＬＥＤ１０２のもう一方の電極（たとえば、カソード電極）は、電源線（たとえば、共通接地（コモングラウンド: common ground））１１４に接続される。
【００２３】
画素回路１００は、後述のように、駆動トランジスタ１０６のゲート電圧を調整することによってフレーム時間中、一定の平均化された電流を供給する。
【００２４】
図２は、図１の駆動回路１０４を有する画素回路の別の例を示す。画素回路１３０は、図１の画素回路１００と同様である。画素回路１３０はＯＬＥＤ１３２を備える。ＯＬＥＤ１３２は、図１のＯＬＥＤ１０２と同じまたは同様とすることができる。画素回路１３０において、駆動トランジスタ１０６は、ＯＬＥＤ１３２の一方の電極（たとえば、カソード電極）と電源線（たとえば、共通接地）１３４の間に設置される。放電トランジスタ１３８の１つの端子と蓄積コンデンサ１１２の一方の端子は電源線１３４に接続される。ＯＬＥＤ１３２のもう一方の電極（たとえば、アノード電極）はＶＤＤに接続される。
【００２５】
画素回路１３０は、図１の画素回路１００のそれと同様の方法で、フレーム時間中ずっと、一定の平均化された電流を供給する。
【００２６】
図３は、本発明の実施例による画素回路を駆動する方法の例を示す。図３の波形は、図１，２の駆動回路１０４を有する画素回路（たとえば、図１の１００、図２の１３０）に印加される。
【００２７】
図３の動作サイクルには、プログラミングサイクル１４０と駆動サイクル１４２が含まれる。図１から３を参照すると、プログラミングサイクル１４０において、ノードＡ１はスイッチトランジスタ１１０を通じてプログラミング電圧まで充電され、その間、選択線ＳＥＬはハイである。駆動サイクル１４２において、ノードＡ１は放電トランジスタ１０８を通じて放電される。駆動トランジスタ１０６と放電トランジスタ１０８は同じバイアス状態であるため、同じ閾値電圧のシフトが起きる。放電時間が放電トランジスタ１０８のトランスコンダクタンスの関数であることを考えると、放電時間は、駆動トランジスタ１０６または放電トランジスタ１０８の閾値電圧が上昇すると長くなる。したがって、フレーム時間中の画素（図１の１００、図２の１３０）の平均電流は一定のままとなる。ある例において、放電トランジスタは幅（Ｗ）が小さく、チャネル長（Ｌ）が長い、非常に弱いトランジスタである。長さ（Ｌ）に対する幅（Ｗ）の比率は状況によって変化する。
【００２８】
さらに、図２の画素回路１３０では、ＯＬＥＤ１３２のＯＬＥＤ電圧が上昇すると、放電時間が長くなる。したがって、平均画素電流は、ＯＬＥＤ低下の後でも一定のままである。
【００２９】
図４は、図１，２の駆動回路のための表示システムの例を示す。図４の表示システム１０００は、複数の画素１００４を有する表示アレイ１００２を備える。画素１００４は、図１，２の駆動回路１０４を備え、図１の画素回路１００または図２の画素回路１３０とすることができる。
【００３０】
表示アレイ１００２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１００２はＡＭＯＬＥＤ表示アレイである。表示アレイ１００２は、単色、多色またはフルカラーディスプレイのいずれでもよく、１つまたは２つ以上のエレクトロルミネセンス（ＥＬ）素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１００２は、携帯電話、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたはセル方式携帯電話に使用できる。
【００３１】
選択線ＳＥＬｉとＳＥＬｉ＋１およびデータ線ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１が表示アレイ１００２に設けられる。選択線ＳＥＬｉとＳＥＬｉ＋１の各々は、図１，２のＳＥＬに対応する。データ線ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１の各々は、図１，２のＶＤＡＴＡに対応する。画素１００４は、行と列に配置される。選択線（ＳＥＬｉ，ＳＥＬｉ＋１）は、表示アレイ１００２における共通の行の画素間で共有される。データ線（ＶＤＡＴＡｊ，ＶＤＡＴＡｊ＋１）は、表示アレイ１００２の共通の列の画素間で共有される。
【００３２】
図４では４つの画素１００４が描かれている。しかしながら、画素１００４の数はシステム設計に応じて変更でき、４つに限定されない。図４では２本の選択線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更でき、２本に限定されない。
【００３３】
ゲートドライバ１００６はＳＥＬｉとＳＥＬｉ＋１を駆動する。ゲートドライバ１００６は、アドレス線（たとえば、選択線）にアドレス信号を供給するためのアドレスドライバとすることができる。データドライバ１００８は、プログラミングデータを生成し、ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１を駆動する。コントローラ１０１０は、ドライバ１００６，１００８を制御し、上述のように画素１００４を駆動する。
【００３４】
図５は、本発明の他の実施例による画素駆動方法を適用する画素回路の例を示す。図５の画素回路１６０は、ＯＬＥＤ１６２と、ＯＬＥＤ１６２を駆動するための駆動回路１６４を備える。駆動回路１６４は、駆動トランジスタ１６６、放電トランジスタ１６８、第一と第二のスイッチトランジスタ１７０，１７２、蓄積コンデンサ１７４を備える。
【００３５】
画素回路１６０は、図２の画素回路１３０と同様である。駆動回路１６４は、図１，２の駆動回路１０４と同様である。トランジスタ１６６，１６８，１７０はそれぞれ、図１，２のトランジスタ１０６，１０８，１１０に対応する。トランジスタ１６６，１６８，１７０は、図１，２のトランジスタ１０６，１０８，１１０と同じまたは同様とすることができる。蓄積コンデンサ１７４は、図１，２の蓄積コンデンサ１１２に対応する。蓄積コンデンサ１７４は、図１，２の蓄積コンデンサ１１２と同じまたは同様とすることができる。ＯＬＥＤ１６２は図２のＯＬＥＤ１３２に対応する。ＯＬＥＤ１６２は図２のＯＬＥＤ１３２と同じまたは同様とすることができる。
【００３６】
ある例において、スイッチトランジスタ１７２はｎ型トランジスタである。別の例において、スイッチトランジスタ１７２はｐ型トランジスタである。ある例において、トランジスタ１６６，１６８，１７０，１７２の各々はゲート端子、ソース端子、ドレイン端子を有する。
【００３７】
トランジスタ１６６，１６８，１７０，１７２は、アモルファスシリコン、ナノ／微結晶シリコン、ポリシリコン、有機半導体技術（たとえば、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術またはＣＭＯＳ技術（たとえば、ＭＯＳＦＥＴ）を使って作製することができる。
【００３８】
画素回路１６０において、スイッチトランジスタ１７２と放電トランジスタ１６８は、駆動トランジスタ１６６のゲート端子と電源線（たとえば、共通接地）１７６の間に直列に接続される。スイッチトランジスタ１７２のゲート端子は、バイアス電圧線ＶＢに接続される。放電トランジスタ１６８のゲート端子は、ノードＡ２において駆動トランジスタのゲート端子に接続される。駆動トランジスタ１６６は、ＯＬＥＤ１６２の一方の電極（たとえば、カソード電極）と電源線１７６の間に設置される。スイッチトランジスタ１７０のゲート端子はＳＥＬに接続される。スイッチトランジスタ１７０の１つの端子はＶＤＡＴＡに接続される。スイッチトランジスタ１７０の他の端子は、ノードＡ２に接続される。蓄積コンデンサ１７４の一方の端子はノードＡ２に接続される。蓄積コンデンサ１７４のもう一方の端末は電源線１７６に接続される。
【００３９】
画素回路１６０は、後述のように、駆動トランジスタ１６６のゲート電圧を調整することによって、フレーム時間中ずっと一定の平均化された電流を供給する。
【００４０】
ある例において、図５のバイアス電圧線ＶＢは、パネル全体の画素の間で共有される。別の例において、バイアス電圧ＶＢは、図６に示すようにノードＡ２に接続される。図６の画素回路１６０Ａは駆動回路１６４Ａを有する。駆動回路１６４Ａは図５の駆動回路１６４と同様である。しかしながら、駆動回路１６４Ａにおいて、スイッチトランジスタ１７２のゲート端子はノードＡ２に接続される。さらに別の例において、図５のスイッチトランジスタ１７２は、図７に示すように、抵抗器に置き換えることができる。図７の画素回路１６０Ｂは駆動回路１６４Ｂを有する。駆動回路１６４Ｂは、図５の駆動回路１６４と同様である。しかしながら、駆動回路１６４Ｂにおいて、抵抗器１７８と放電トランジスタ１６８は、ノードＡ２と電源線１７６の間に直列に接続される。
【００４１】
図８は、図５の駆動回路１６４を有する画素回路の別の例を示す。画素回路１９０は図５の画素回路１６０と同様である。画素回路１９０はＯＬＥＤ１９２を備える。ＯＬＥＤ１９２は、図５のＯＬＥＤ１６２と同じまたは同様とすることができる。画素回路１９０において、駆動トランジスタ１６６は、ＯＬＥＤ１９２の一方の電極（たとえば、アノード電極）とＶＤＤの間に設置される。放電トランジスタ１６８の１つの端子と蓄積コンデンサ１７４の一方の端子は、ＯＬＥＤ１９２に接続される。ＯＬＥＤ１９２のもう一方の電極（たとえば、カソード電極）は電源線（たとえば、共通接地）１９４に接続される。
【００４２】
ある例において、図８のバイアス電圧ＶＢはパネル全体の画素の間で共有される。別の例では、図８のバイアス電圧ＶＢは、図６のものと同様に、ノードＡ２に接続される。また別の例において、図８のスイッチトランジスタ１７８は、図７のそれと同様に、抵抗器に置き換えられる。
【００４３】
画素回路１９０は、図５の画素回路１６０のそれと同様の方法で、フレーム時間中ずっと一定の平均化された電流を供給する。
【００４４】
図９は、本発明の別の実施例による画素回路を駆動する方法の例を示す。図９の波形は、図５，８の駆動回路１６４を有する画素回路（たとえば、図５の１６０、図８の１９０）に印加される。
【００４５】
図９の動作サイクルには、プログラミングサイクル２００と駆動サイクル２０２が含まれる。図５，８，９を参照すると、プログラミングサイクル２００において、ノードＡ２はスイッチトランジスタ１７０を通じてプログラミング電圧（Ｖｐ）に充電され、その間、ＳＥＬはハイである。駆動サイクル２０２では、ノードＡ２は放電トランジスタ１６８を通じて放電される。駆動トランジスタ１６６と放電トランジスタ１６８は同じバイアス状態にあるため、同じ閾値電圧シフトが発生する。放電時間が放電トランジスタ１６８のトランスコンダクタンスの関数であることを考えると、放電時間は、駆動トランジスタ１６６または放電トランジスタ１６８の閾値電圧が上昇すると長くなる。したがって、フレーム時間中の画素（図５の１６０、図８の１９０）の平均電流は一定のままとなる。ここで、スイッチトランジスタ１７２は強制的に放電トランジスタ１６８を線形に動作させるため、フィードバックゲインが減少する。したがって、放電トランジスタ１６８は、チャネル長と幅がなるべく小さい単一トランジスタ(unity transistor)とすることができる。単一トランジスタの幅と長さは、技術的に可能な最小限の数値である。
【００４６】
さらに、図８の画素回路１９０において、ＯＬＥＤ１９２のためのＯＬＥＤ電圧が上昇すると、放電時間が長くなる。したがって、平均化された画素電流は、ＯＬＥＤ劣化後も一定のままである。
【００４７】
図１０は、図５，８の駆動回路のための表示システムの例を示す。図１０の表示システム１０２０は、複数の画素１０２４を有する表示アレイ１０２２を備える。画素１０２４は、図５，８の駆動回路１６４を備え、図５の画素回路１３０または図８の画素回路１９０とすることができる。
【００４８】
表示アレイ１０２２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１０２２はＡＭＯＬＥＤ表示アレイである。表示アレイ１０２２は、単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のＥＬ素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１０２２は、携帯電話、ＰＤＡ、コンピュータディスプレイまたはセル方式携帯電話で使用できる。
【００４９】
選択線ＳＥＬｉとＳＥＬｉ＋１の各々は、図５，８のＳＥＬに対応する。ＶＢは図５，８のＶＢに対応する。データ線ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１の各々は、図５，８のＶＤＡＴＡに対応する。画素１０２４は、行と列に配置される。選択線（ＳＥＬｉ，ＳＥＬｉ＋１）は、表示アレイ１０２２における共通の行の画素間で共有される。データ線（ＶＤＡＴＡｊ，ＶＤＡＴＡｊ＋１）は、表示アレイ１０２２における共通の列の画素間で共有される。バイアス電圧線ＶＢは、ｉ番目と（ｉ＋１）番目の行により共有される。別の例において、ＶＢはアレイ１０２２全体で共有されてもよい。
【００５０】
図１０では４つの画素１０２４が描かれている。しかしながら、画素１０２４の数はシステム設計に応じて変更でき、４つに限定されない。図１０では２本の選択線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更でき、２本に限定されない。
【００５１】
ゲートドライバ１０２６はＳＥＬｉとＳＥＬｉ＋１およびＶＢを駆動する。ゲートドライバ１０２６は、アドレス信号を表示アレイ１０２２に供給するためのアドレスドライバを備える。データドライバ１０２８はプログラミングデータを生成し、ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１を駆動する。コントローラ１０３０は、上術のように、ドライバ１０２６，１０２８を制御して画素１０２４を駆動する。
【００５２】
図１１は、図６，７の駆動回路のための表示システムの例を示す。図１１の表示システム１０４０は、複数の画素１０４４を有する表示アレイ１０４２を備える。画素１０４４は、図６の駆動回路１６４Ａまたは図７の１６４Ｂを備え、図６の画素回路１６０Ａまたは図７の画素回路１６０Ｂとすることができる。
【００５３】
表示アレイ１０４２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１０４２はＡＭＯＬＥＤ表示アレイである。表示アレイ１０４２は、単色、多色またはフルカラーディスプレイであってもよく、１つまたは２つ以上のＥＬ素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１０４２は、携帯電話、ＰＤＡ、コンピュータディスプレイまたはセル方式携帯電話で使用できる。
【００５４】
選択線ＳＥＬｉとＳＥＬｉ＋１の各々は、図６，７のＳＥＬに対応する。データ線ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１の各々は、図６，７のＶＤＡＴＡに対応する。画素１０４４は、行と列に配置される。選択線（ＳＥＬｉ，ＳＥＬｉ＋１）は、表示アレイ１０４２における共通の行の画素間で共有される。データ線（ＶＤＡＴＡｊ，ＶＤＡＴＡｊ＋１）は、表示アレイ１０４２における共通の列の画素間で共有される。
【００５５】
図１１では４つの画素１０４４が描かれている。しかしながら、画素１０４４の数はシステム設計に応じて変更でき、４つに限定されない。図１１では２本の選択線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更でき、２本に限定されない。
【００５６】
ゲートドライバ１０４６は、ＳＥＬｉとＳＥＬｉ＋１を駆動する。ゲートドライバ１０４６は、アドレス信号をアドレス線（たとえば、選択線）に供給するためのアドレスドライバを備える。データドライバ１０４８はプログラミングデータを生成し、ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１を駆動する。コントローラ１０４０は、上述のようにドライバ１０４６，１０４８を制御して画素１０４４を駆動する。
【００５７】
図１２は、図１の画素回路１００のシミュレーション結果を示す。図１２において、“ｇ１”は、駆動トランジスタ１０６の閾値電圧のシフトの変化に対する、初期電流５００ｎＡの場合の図１に示される画素回路１００の電流を表し、“ｇ２”は駆動トランジスタ１０６の閾値電圧のシフトの変化に対する、初期電流１５０ｎＡの場合の画素回路１００の電流を表す。図１２において、“ｇ３”は、駆動トランジスタの閾値電圧のシフトの変化に対する、初期電流５００ｎＡの場合の従来の２−ＴＦＴ画素回路の電流を表し、“ｇ４”は、駆動トランジスタの閾値電圧のシフトの変化に対する、初期電流１５０ｎＡの場合の従来の２−ＴＦＴ画素回路の電流を表す。新しい駆動方式では平均画素電流が安定しており、一方、画素回路に放電トランジスタ（たとえば、図１の１０６）がないと（従来の２−ＴＦＴ画素回路）、平均画素電流は大幅に低下することが明らかである。
【００５８】
図１３は、本発明の別の実施例による画素駆動方式が適用される画素回路の例を示す。図１３の画素回路２１０は、ＯＬＥＤ２１２とＯＬＥＤ２１２を駆動するための駆動回路２１４を備える。駆動回路２１４は、駆動トランジスタ２１６、放電トランジスタ２１８、第一と第二のスイッチトランジスタ２２０，２２２、蓄積コンデンサ２２４を備える。
【００５９】
画素回路２１０は、図８の画素回路１９０と同様である。駆動回路２１４は、図５，８の駆動回路１６４と同様である。トランジスタ２１６，２１８，２２０は、それぞれ図５，８のトランジスタ１６６，１６８，１７０に対応する。トランジスタ２１６，２１８，２２０は、図５，８のトランジスタ１６６，１６８，１７０と同じまたは同様とすることができる。トランジスタ２２２は、図５のトランジスタ１７２または図８のトランジスタ１７８と同じまたは同様とすることができる。ある例において、トランジスタ２１６，２１８，２２０，２２２の各々は、ゲート端子、ソース端子、ドレイン端子を有する。蓄積コンデンサ２２４は、図５から８の蓄積コンデンサ１７４に対応する。蓄積コンデンサ２２４は、図５から８の蓄積コンデンサ１７４と同じまたは同様とすることができる。ＯＬＥＤ２１２は、図８のＯＬＥＤ１９２に対応する。ＯＬＥＤ２１２は、図８のＯＬＥＤ１９２と同じまたは同様とすることができる。
【００６０】
トランジスタ２１６，２１８，２２０，２２２は、アモルファスシリコン、ナノ／微結晶シリコン、ポリシリコン、有機半導体技術（たとえば、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術またはＣＭＯＳ技術（たとえば、ＭＯＳＦＥＴ）を用いて製作することができる。
【００６１】
画素回路２１０において、駆動トランジスタ２１６はＶＤＤとＯＬＥＤ２１２の一方の電極（たとえば、アノード電極）の間に設置される。スイッチトランジスタ２２２と放電トランジスタ２１８は、駆動トランジスタ２１６のゲート端子とＯＬＥＤ２１２の間に直列に接続される。スイッチトランジスタ２２２の１つの端子は、ノードＡ３において駆動トランジスタのゲート端子に接続される。放電トランジスタ２１８のゲート端子はノードＡ３に接続される。蓄積コンデンサ２２４は、ノードＡ３とＯＬＥＤ２１２の間に設置される。スイッチトランジスタ２２０は、ＶＤＡＴＡとノードＡ３の間に設置される。スイッチトランジスタ２２０のゲート端子は、選択線ＳＥＬ［ｎ］に接続される。スイッチトランジスタ２２２のゲート端子は選択線ＳＥＬ［ｎ＋１］に接続される。ＯＬＥＤ２１のもう一方の電極（たとえば、カソード電極）は電源線（たとえば、共通接地）２２６に接続される。ある例において、ＳＥＬ［ｎ］は表示アレイの中のｎ番目の行のアドレス線であり、ＳＥＬ［ｎ＋１］は表示アレイにおける（ｎ＋１）番目の行のアドレス線である。
【００６２】
画素回路２１０は、後述のように、駆動トランジスタ２１６のゲート電圧を調整することにより、フレーム時間中、一定の平均化された電流を供給する。
【００６３】
図１４は、図１３の駆動回路２１４を有する画素回路の別の例を示す。図１４の画素回路２４０は、図５の画素回路１６０と同様である。画素回路２４０は、ＯＬＥＤ２４２を備える。ＯＬＥＤ２４２は、図５のＯＬＥＤ１６２と同じまたは同様とすることができる。画素回路２４０において、駆動トランジスタ２１６はＯＬＥＤ２４２の一方の電極（たとえば、カソード電極）と電源線（たとえば、共通接地）２４６の間に設置される。放電トランジスタ２１８の１つの端子と蓄積コンデンサ２２４の一方の端子は、電源線２４６に接続される。ＯＬＥＤ２４２のもう一方の電極（たとえば、アノード電極）はＶＤＤに接続される。スイッチトランジスタ２２０のゲート端子は選択線ＳＥＬ［ｎ］に接続される。スイッチトランジスタ２２２のゲート端子は選択線ＳＥＬ［ｎ＋１］に接続される。
【００６４】
画素回路２４０は、図１３の画素回路２１０のそれと同様の方法で、フレーム時間中、一定の平均化された電流を供給する。
【００６５】
図１５は、本発明の実施例による画素回路を駆動する方法の例を示す。図１５の波形は、図１３，１４の駆動回路２１４を有する画素回路（たとえば、図１３の２１０、図２１４の２４０）に印加される。
【００６６】
図１５の動作サイクルには、３つの動作サイクル２５０，２５２，２５４が含まれる。動作サイクル２５０はプログラミングサイクルであり、動作サイクル２５２は補償サイクルであり、動作サイクル２５４は駆動サイクルである。図１３から１５を参照すると、プログラミングサイクル２５０において、ノードＡ３は、ＳＥＬ［ｎ］がハイの間、スイッチトランジスタを通じてプログラミング電圧まで充電される。第二の動作サイクル２５２において、ＳＥＬ［ｎ＋１］は高電圧となる。ＳＥＬ［ｎ］は無効にされる（つまり非アクティブにされる）。ノードＡ３は、放電トランジスタ２１８を通じて放電される。第三の動作サイクル２５４において、ＳＥＬ［ｎ］とＳＥＬ［ｎ＋１］は無効にされる。駆動トランジスタ２１６と放電トランジスタ２１８は同じバイアス状態であるため、同じ閾値電圧のシフトが発生する。放電時間が放電トランジスタ２１８のトランスコンダクタンスの関数であることを考えると、放電電圧は、駆動トランジスタ２１６または放電トランジスタ２１８の閾値電圧が上昇すると低下する。したがって、駆動トランジスタ２１６のゲート電圧が相応に調整される。
【００６７】
さらに、図１４の画素２４０において、ＯＬＥＤ２４２のためのＯＬＥＤ電圧の上昇により、ゲート電圧が上昇する。したがって、画素電流は一定のままである。
【００６８】
図１６は、図１３，１４の駆動回路のための表示システムの例を示す。図１６の表示システム１０６０は、複数の画素１０６４を有する表示アレイ１０６２を備える。画素１０６４は、図１３，１４の駆動回路２１４を備え、図１３の画素回路２１０または図１４の画素回路２４０とすることができる。
【００６９】
表示アレイ１０６２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１０６２は、ＡＭＯＬＥＤ表示アレイである。表示アレイ１０６２は、単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のＥＬ素子（たとえば、有機ＥＬ）を有していてもよい。表示アレイ１０６２は、携帯電話、ＰＤＡ、コンピュータディスプレイまたはセル方式携帯電話において使用できる。
【００７０】
ＳＥＬ［ｋ］（ｋ＝ｎ，ｎ＋１，ｎ＋２）は、ｋ番目の行のためのアドレス線である。ＶＤＡＴＡｌ（ｌ＝ｊ，Ｊ＋１）はデータ線であり、図１３，１４のＶＤＡＴＡに対応する。画素１０６４は、行と列に配置される。選択線ＳＥＬ［ｋ］は、表示アレイ１０６２における共通の行の画素間で共有される。データ線ＶＤＡＴＡｌは、表示アレイ１０６２における共通の列の画素間で共有される。
【００７１】
図１６では４つの画素１０６４が描かれている。しかしながら、画素１０６４の数はシステム設計に応じて変更でき、４つに限定されない。図１６では２本の選択線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更でき、２本に限定されない。
【００７２】
ゲートドライバ１０６６はＳＥＬ［ｋ］を駆動する。ゲートドライバ１０６６は、アドレス信号をアドレス線（たとえば、選択線）に供給するためのアドレスドライバを備える。データドライバ１０６８はプログラミングデータを生成し、ＶＤＡＴＡｌを駆動する。コントローラ１０７０は、ドライバ１０６６，１０６８を制御して、上述のように画素１０６４を駆動する。
【００７３】
図１７は、図５の画素回路１６０のシミュレーション結果を示す。図１７において、“ｇ５”は、駆動トランジスタ１６６の閾値電圧のシフトの変化に対する、初期電流６３０ｎＡの場合の図５に示される画素回路１６０の電流を表し、“ｇ６”は駆動トランジスタ１６６の閾値電圧のシフトの変化に対する、初期電流４３０ｎＡの場合の画素回路１６０の電流を表す。画素電流は、駆動トランジスタの閾値電圧が２Ｖシフトした後であっても、非常に安定していることがわかる。図１３の画素回路２１０は図１５の画素回路１６０と同様であるため、当業者にとって、画素回路２１０の画素電流も安定することが明らかであろう。
【００７４】
図１８は、図５の画素回路１６０のシミュレーション結果を示す。図１８において、“ｇ７”は、駆動トランジスタ１６６のＯＬＥＤ電圧の変化に対する、初期電流５１５ｎＡの場合の図５に示される画素回路１６０の電流を表し、“ｇ８”は駆動トランジスタ１６６のＯＬＥＤ電圧の変化に対する、初期電流３８０ｎＡの場合の画素回路１６０の電流を表す。画素電流は、ＯＬＥＤの電圧が２Ｖシフトした後であっても、非常に安定していることがわかる。図１３の画素回路２１０は図１５の画素回路１６０と同様であるため、当業者にとって、画素回路２１０の画素電流も安定することが明らかであろう。
【００７５】
図１９は、図１６の表示アレイ１０６２を駆動するためのプログラミングおよび駆動サイクルを示す概略図である。図１９において、ＲＯＷｊ（ｊ＝１，２，３，４）の各々は、表示アレイ１０６２のｊ番目の行を表す。図１９において、“Ｐ”はプログラミングサイクル、“Ｃ”は補償サイクル、“Ｄ”は駆動サイクルを表す。ｊ番目の行のプログラミングサイクルＰは、（ｊ＋１）番目の行の駆動サイクルＤと重複する。ｊ番目の行の補償サイクルＣは、（ｊ＋１）番目の行のプログラミングサイクルＰと重複する。ｊ番目の行の駆動サイクルＤは、（ｊ＋１）番目の行の補償サイクルＣと重複する。
【００７６】
図２０は、本発明の他の実施例による画素駆動方式を適用する画素回路の例を示す。図２０の画素回路３００は、ＯＬＥＤ３０２と、ＯＬＥＤ３０２を駆動するための駆動回路３０４を備える。駆動回路３０４は、駆動トランジスタ３０６、スイッチトランジスタ３０８、放電トランジスタ３１０、蓄積コンデンサ３１２を備える。ＯＬＥＤ３０２は、たとえば、アノード電極、カソード電極およびアノード電極とカソード電極の間の発光層を備える。
【００７７】
ある例において、トランジスタ３０６，３０８，３１０はｎ型トランジスタである。別の例において、トランジスタ３０６，３０８，３１０はｐ型トランジスタまたはｎ型とｐ型のトランジスタの混合である。ある例において、トランジスタ３０６，３０８，３１０の各々はゲート端子、ソース端子、ドレイン端子を有する。トランジスタ３０６，３０８，３１０は、アモルファスシリコン、ナノ／微結晶シリコン、ポリシリコン、有機半導体技術（たとえば、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術またはＣＭＯＳ技術（たとえば、ＭＯＳＦＥＴ）を使って製作することができる。
【００７８】
駆動トランジスタ３０６は、電圧供給線ＶｄｄとＯＬＥＤ３０２の間に設置される。駆動トランジスタ３０６の１つの端子（たとえば、ソース）はＶｄｄに接続される。駆動トランジスタ３０６の他の端子（たとえば、ドレイン）はＯＬＥＤ３０２の一方の電極（たとえば、アノード電極）に接続される。ＯＬＥＤ３０２のもう一方の電極（たとえば、カソード電極）は電源線（たとえば。共通接地）３１４に接続される。蓄積コンデンサ３１２の一方の端子はノードＡ４において駆動トランジスタ３０６のゲート端子に接続される。蓄積コンデンサ３１２のもう一方の端子はＶｄｄに接続される。スイッチトランジスタ３０８のゲート端子は選択線ＳＥＬ［ｉ］に接続される。スイッチトランジスタ３０８の１つの端子は、データ線ＶＤＡＴＡに接続される。スイッチトランジスタ３０８の他の端子はノードＡ４に接続される。放電トランジスタ３１０のゲート端子は選択線ＳＥＬ［ｉ−１］またはＳＥＬ［ｉ＋１］に接続される。ある例において、選択線ＳＥＬ［ｍ］（ｍ＝ｉ−１，ｉ，ｉ＋１）は表示アレイにおけるｍ番目の行のアドレス線である。放電トランジスタ３１０の１つの端子はノードＡ４に接続される。放電トランジスタ３１０の他の端子はセンサ３１６に接続される。ある例において、各画素はセンサ３１６を備える。別の例において、センサ３１６は複数の画素回路により共有される。
【００７９】
センサ３１６は、感知端子とバイアス端子Ｖｂ１を有する。センサ３１６の感知端子は放電トランジスタ３１０に接続される。バイアス端子Ｖｂ１は、たとえば、これに限定されないが、接地、Ｖｄｄまたは駆動トランジスタ３０６の１つの端子（たとえば、ソース）に接続されていてもよい。センサ３１６は画素回路からのエネルギー移動を検出する。センサ３１６のコンダクタンスは、感知結果に応じて変化する。センサ３１６によって吸収される画素による発光または熱エネルギー、したがって、センサのキャリア濃度が変化する。センサ３１６は、たとえば、これに限定されないが、光、熱またはその他の変換手段等によりフィードバックを供給する。センサ３１６は、たとえば、これに限定されないが、光センサまたは熱センサとすることができる。後述のように、ノードＡ４は、センサ３１６のコンダクタンスに応じて放電される。
【００８０】
駆動回路３０４は、画素回路をプログラム、補償／修正、駆動するために使用される。画素回路３００は、駆動トランジスタ３０６のゲート電圧を調整することにより、そのディスプレイの寿命が終了するまで一定の輝度を提供する。
【００８１】
図２１は、図２０の駆動回路３０４を有する画素回路の別の例を示す。図２１の画素回路３３０は、図２０の画素回路３００と同様である。画素回路３３０はＯＬＥＤ３３２を備える。ＯＬＥＤ３３２は図２０のＯＬＥＤ３０２と同じまたは同様とすることができる。画素回路３３０において、駆動トランジスタ３０６の１つの端子（たとえば、ドレイン）はＯＬＥＤ３３２の一方の電極（たとえば、カソード電極）に接続され、駆動トランジスタ３０６の他の端末（たとえば、ソース）は電極線（たとえば、共通接地）３３４に接続される。さらに、蓄積コンデンサ３１２の一方の端子はノードＡ４に接続され、蓄積コンデンサ３１２のもう一方の端子は電源線３３４に接続される。画素回路３３０は、図２０の画素回路３００のそれと同様の方法で、そのディスプレイの寿命が終了するまで一定の輝度を提供する。
【００８２】
図２０，２１を参照すると、画素回路における駆動トランジスタ３０６とＯＬＥＤ３０２／３３２の経年劣化(aging)は、２つの異なる方法で補償される。つまり、画素内補償とオブパネル修正である。
【００８３】
画素内補償について詳細に説明する。図２２は、本発明のまた別の実施例による画素回路の駆動方法の例を示す。図２２の波形を、図２０，２１の駆動回路３０４を有する画素に印加することにより、画素内補償が行われる。
【００８４】
図２２の動作サイクルには動作サイクル３４０，３４２，３４４が含まれる。動作サイクル３４０はｉ番目の行のプログラムサイクルであり、（ｉ＋１）番目の行のための駆動サイクルである。動作サイクル３４２はｉ番目の行のための補償サイクルであり、（ｉ＋１）番目の行のプログラミングサイクルである。動作サイクル３４４はｉ番目の行のための駆動サイクルであり、（ｉ＋１）番目の行のための補償サイクルである。図２０から２２を参照すると、ディスプレイのｉ番目の行のためのプログラミングサイクル３４０において、ｉ番目の行の画素回路のノードＡ４はスイッチトランジスタ３０８を通じてプログラミング電圧に充電され、その間、選択線ＳＥＬ［ｉ］はハイである。（ｉ＋１）番目の行のためのプログラミングサイクルにおいて、ＳＥＬ［ｉ＋１］はハイとなり、ノードＡ４に保存される電圧は、センサ３１６のコンダクタンスに基づいて変化する。ｉ番目の行の駆動サイクル３４４において、駆動トランジスタ３０６の電流はＯＬＥＤの輝度を制御する。
【００８５】
ノードＡ４において放電された電圧の量は、センサ３１６のコンダクタンスに依存する。センサ３１６は、ＯＬＥＤの輝度または温度によって制御される。したがって、放電電圧の量は、画素の経過年数とともに減少する。これにより、画素回路の寿命が終了するまで、輝度は一定となる。
【００８６】
図２３は、図２０，２１の駆動回路３０４のための表示システムの例を示す。図２３の表示システム１０８０は、複数の画素１０８４を有する表示アレイ１０８２を備える。画素１０８４は図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。
【００８７】
表示アレイ１０８２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１０８２はＭＯＬＥＤ表示アレイである。表示アレイ１０８２は単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のエレクトロルミネセンス（ＥＬ）素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１０８２は、携帯電話、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたはセル方式携帯電話で使用できる。
【００８８】
図２３のＳＥＬ［ｉ］（ｉ＋ｍ−１，ｍ，ｍ＋１）は、ｉ番目の行のためのアドレス線である。図２３のＶＤＡＴＡｎ（ｎ＝ｊ，ｊ＋１）は、ｎ番目の列のためのデータ線である。アドレス線ＳＥＬ［ｉ］は、図２０，２１の選択線ＳＥＬ［ｉ］に対応する。データ線ＶＤＡＴＡｎは、図２０，２１のＶＤＡＴＡに対応する。
【００８９】
ゲートドライバ１０８６は、各アドレス線にアドレス信号を供給し、これらを駆動するためのアドレスドライバを備える。データドライバ１０８８は、プログラミングデータを生成し、データ線を駆動する。コントローラ１０９０はドライバ１０８６，１０８８を制御して、画素１０８４を駆動し、上述のような画素内補償を実行する。
【００９０】
図２３では４つの画素１０８４が描かれている。しかしながら、画素１０８４の数はシステム設計に応じて変更でき、４つに限定されない。図２３では３本のアドレス線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更できる。
【００９１】
図２３において、画素１０８４の各々は図２０，２１のセンサ３１６を備える。別の例において、表示アレイ１０８０は、図２４に示されるように、センサ３１６を有する１つまたは２つ以上の基準画素を有していてもよい。
【００９２】
図２４は、図２０，２１の駆動回路３０４のための表示システムの別の例を示す。図２４の表示システム１１００は、複数の画素１１０４と１つまたは２つ以上の基準画素１１０６を有する表示アレイ１１０２を備える。基準画素１１０６は、図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。図２４では２つの基準画素１１０６が描かれている。しかしながら、画素１１０６の数はシステム設計に応じて変更でき、２つに限定されない。画素１１０４は、ＯＬＥＤとＯＬＥＤを駆動するための駆動トランジスタを備え、図２０，２１のセンサ３１６を備えない。ＳＥＬ＿ＲＥＦは、基準画素１１０６のアレイにおける放電トランジスタを選択するための選択線である。
【００９３】
ゲートドライバ１１０８は、アドレス線と選択線ＳＥＬ＿ＲＥＦを駆動する。ゲートドライバ１１０８は、図２４のゲートドライバ１１０８と同じまたは同様とすることができる。データドライバ１１１０はデータ線を駆動する。データドライバ１１１０は、図２３のデータドライバ１０８８と同じまたは同様とすることができる。コントローラ１１１２はドライバ１１０８，１１１０を制御する。
【００９４】
図２３，２４の基準画素（図２３の１０８４、図２４の１１０６）は、後述のように、コントローラ（図２３の１０９０、図２４の１１１２）またはドライバ側（図２３の１０８８、図２４の１１１０）でプログラミング電圧が修正されるオブパネルアルゴリズムのための経年劣化情報(aging knowledge)を提供するように動作することができる。
【００９５】
オブパネル修正について詳しく説明する。図２１を参照すると、オブパネル修正は、センサ３１６をリードバックし、プログラミング電圧を修正することによって、画素回路の経過年数情報を抽出することによって実行される。オブパネル修正は、閾値ＶｔのシフトとＯＬＥＤの劣化を含む画素の経年劣化(aging)を補償する。
【００９６】
図２５は、本発明の実施例による画素システムの例を示す。図２５の画素システムは、リードバック回路３６０を備える。リードバック回路３６０は、チャージポンプアンプ(charge-pump amplifier)３６２とコンデンサ３６４を備える。チャージポンプアンプ３６２の１つの端子は、スイッチＳＷ１を介してデータ線ＶＤＡＴＡに接続可能である。チャージポンプアンプ３６２の他の端子はバイアス電圧Ｖｂ２に接続される。チャージポンプアンプ３６２は、スイッチＳＷ１を介して、ノードＡ４から放電される電圧をリードバックする。
【００９７】
チャージポンプアンプ３６２の出力３６６は、ノードＡ４における電圧に依存して変化する。画素回路の時間依存特性は、チャージポンプアンプ３６２を介してノードＡ４から読み取ることができる。
【００９８】
図２５では、１つのリードバック回路３６０と１つのスイッチＳＷ１が１つの画素回路のために設けられているように描かれている。しかしながら、リードバック回路３６０とスイッチＳＷ１は、画素回路の集合（たとえば、１列の画素回路）のために設けられていてもよい。図２５では、リードバック回路３６０とスイッチとスイッチＳＷ１は画素回路３００に設置されている。別の例において、リードバック回路３６０とスイッチＳＷ１は、図２１の画素回路３３０に適用される。
【００９９】
図２６は、図２５のリードバック回路３６０を有する表示システムの例を示す。図２６の表示システム１１２０は、複数の画素１１２４を有する表示アレイ１１２２を備える。画素１１２４は図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。画素１１２４は、図２３の画素１０８４または図２４の１１０６と同じまたは同様とすることができる。
【０１００】
図２６では４つの画素１１２４が描かれている。しかしながら、画素１１２４の数はシステム設計に応じて変更でき、４つに限定されない。図２６では３本のアドレス線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計によって変更できる。
【０１０１】
各列について、リードバック回路ＲＢ１［ｎ］（ｎ＝ｊ，ｊ＋１）とスイッチＳＷ１［ｎ］（図示せず）が設けられている。リードバック回路ＲＢ１［ｎ］はＳＷ１［ｎ］を備えていてもよい。リードバック回路ＲＢ１［ｎ］とスイッチＳＷ１［ｎ］は、それぞれ図２５のリードバック３６０とスイッチＳＷ１に対応する。以下の説明において、ＲＢ１とＲＢ１［ｎ］は同義的に用いられ、ＲＢ１は特定の行のための図２５のリードバック回路３６０を指すこともある。
【０１０２】
表示アレイ１１２２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１１２２はＡＭＯＬＥＤ表示アレイである。表示アレイ１１２２は、単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のエレクトロルミネセンス（ＥＬ）素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１１２２は、携帯電話、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたはセル方式携帯電話において使用することができる。
【０１０３】
ゲートドライバ１１２６は、アドレス線を駆動するためのアドレスドライバを備える。ゲートドライバ１１２６は、図２３のゲートドライバ１０８６または図２４のゲートドライバ１１０８と同じまたは同様とすることができる。ゲートドライバ１１２８はプログラミングデータを生成し、データ線を駆動する。データドライバ１１２８は、対応するリードバック回路ＲＢ１［ｎ］の出力に基づいてプログラミングデータを計算する回路を備える。コントローラ１１３０は、上述のように、ドライバ１１２６と１１２８を制御して、画素１１２４を駆動する。コントローラ１１３０は、スイッチＳＷ１［ｎ］のオンまたはオフを制御し、ＲＢ１［ｎ］が対応するデータ線ＶＤＡＴＡｎに接続されるようする。
【０１０４】
画素１１２４は、リードバック回路ＲＢ１の出力電圧に応じて、コントローラ１１３０またはドライバ側１１２８においてプログラミング電圧が修正されるオブパネルアルゴリズムのための経年劣化情報(aging knowledge)を提供するように動作される。単純な修正としては、リードバック回路ＲＢ１の出力電圧の変化によってプログラミング電圧を変動させるスケーリングがある。
【０１０５】
図２６において、画素１１２４の各々は、図２０，２１のセンサ３１６を備える。別の例において、表示アレイ１１２０は、図２７に示すように、センサ３１６を有する１つまたは２つ以上の基準画素を有していてもよい。
【０１０６】
図２７は、図２５のリードバック回路を有する表示システムの別の例を示す。図２７の表示システム１１４０は、複数の画素１１４４と１つまたは２つ以上の基準画素１１４６を有する表示アレイ１１４２を備える。基準画素１１４６は図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。図２７では２つの基準画素１１４６が描かれている。しかしながら、画素１１４６の数はシステム設計に応じて変更でき、２つに限定されない。画素１１４４は、ＯＬＥＤとＯＬＥＤを駆動するための駆動トランジスタを備え、図２０，２１のセンサ３１６を備えない。ＳＥＬ＿ＲＥＦは、基準画素１１４６のアレイにおける放電トランジスタを選択するための選択線である。
【０１０７】
ゲートドライバ１１４８は、アドレス線と選択線ＳＥＬ＿ＲＥＦを駆動する。ゲートドライバ１１４８は、図２６のゲートドライバ１１２６と同じまたは同様とすることができる。データドライバ１１５０は、プログラミングデータを生成し、プログラミングデータを修正し、データ線を駆動する。データドライバ１１５０は、図２６のデータドライバ１１２８と同じまたは同様とすることができる。コントローラ１１５２は、ドライバ１１４８と１１５０を制御する。
【０１０８】
基準画素１１４６は、プログラミング電圧がリードバック回路ＲＢ１の出力電圧に応じてコントローラ１１５２またはドライバ側１１５０で修正されるオブパネルアルゴリズムのための経年劣化情報(aging knowledge)を提供するように動作される。単純な修正としては、リードバック回路ＲＢ１の出力電圧の変化によってプログラミング電圧を変動させるスケーリングがある。
【０１０９】
図２８は、本発明の他の実施例による画素回路を駆動する方法の例を示す。図２６の表示システム１１２０と図２７の表示システム１１４０は、図２８の波形に応じて動作することができる。図２８の波形を、リードバック回路（たとえば、図３の３６０、図２６，２７のＲＢ１）を有する表示システムに印加することにより、オブパネル修正が実行される。
【０１１０】
図２８の動作サイクルには動作サイクル３８０，３８２，３８３，３８４，３８６が含まれる。動作サイクル３８０はｉ番目の行のためのプログラミングサイクルである。動作サイクル３８２はｉ番目の行のための駆動サイクルである。各行の駆動サイクルは、他の行と独立している。動作サイクル３８３はｉ番目の行のための初期化サイクルである。動作サイクル３８４はｉ番目の行のための統合サイクルである。動作サイクル３８６はｉ番目の行のためのリードバックサイクルである。
【０１１１】
図２５から２８を参照すると、ｉ番目の行のためのプログラミングサイクル３８０において、ｉ番目の行の画素回路のノードＡ４はスイッチトランジスタ３０８を通じてプログラミング電圧に充電され、その間、選択線ＳＥＬ［ｉ］はハイである。ｉ番目の行のためのプログラミングサイクル３８０では、ノードＡ４が修正されたプログラミング電圧に充電される。ｉ番目の行のための駆動サイクル３８２では、ＯＬＥＤの輝度がドライバトランジスタ３０６によって制御される。ｉ番目の行のための初期化サイクル３８３では、ノードＡ４がバイアス電圧に充電される。ｉ番目の行のための統合サイクル３８４において、ＳＥＬ［ｉ−１］はハイであるため、ノードＡ４の電圧は、センサ３１６を通じて放電される。リードバックサイクル３８６において、ノードＡ４での電圧の変化がリードバックされ、修正（たとえば、プログラミング電圧のスケーリング）のために使用される。
【０１１２】
リードバックサイクル３８４の開始時には、リードバック回路ＲＢ１のスイッチＳＷ１がオンであり、データ線ＶＤＡＴＡはＶｂ２に充電される。また、コンデンサ３６４は、データ線ＶＤＡＴＡに接続された全ての画素によるリークの結果として、電圧Ｖｐｒｅに充電される。すると選択線ＳＥＬ［ｉ］はハイとなり、放電された電圧Ｖｄｉｓｃｈはコンデンサ３６４を通じて現れる(developed)。２つの抽出された電圧（ＶｐｒｅとＶｄｉｓｃｈ）の差を使って画素の経年劣化(aging)が計算される。
【０１１３】
センサ３１６はほとんど常にオフであり、統合サイクル３８４の間だけオンにすることができる。したがって、センサ３１６の経年劣化(aging)は非常にわずかである。さらに、センサ３１６はその劣化を大幅に抑えるために、正しくバイアスさせることができる。
【０１１４】
さらに、この方法は、センサ３１６の経年劣化情報(aging)の抽出にも使用できる。図２９は、センサ３１６の経年劣化情報(aging)の抽出方法の例を示す。暗い画素と暗い基準画素のセンサについて抽出された電圧を使い、センサ３１６の経年劣化状態(aging)を検出することができる。たとえば、図２７の表示システム１１４０は、図２９の波形に従って動作することができる。
【０１１５】
図２９の動作サイクルには動作サイクル３８０，３８２，３８３，３８４，３８６が含まれる。動作サイクル３８０はｉ番目の行のためのプログラミングサイクルである。動作サイクル３８２はｉ番目の行のための駆動サイクルである。動作サイクル３８３はｉ番目の行のための初期化サイクルである。動作サイクル３８４はｉ番目の行のための統合サイクルである。動作サイクル３８６はｉ番目の行のためのリードバックサイクルである。動作サイクル３８０（２回目）は基準の行のための初期化サイクルである。動作サイクル３８４（２回目）は基準の行のための統合サイクルである。動作サイクル３８６（２回目）は基準の行のためのリードバックサイクル（抽出）である。
【０１１６】
基準の行は１つまたは複数の基準画素（たとえば、図２７の１１４６）を含み、（ｍ−１）番目の行の中にある。ＳＥＬ＿ＲＥＦは、基準の行の基準画素における放電トランジスタ（たとえば、図２５の３１０）を選択するための選択線である。
【０１１７】
図２５，２７，２９を参照すると、センサ３１６の経年劣化情報(aging)を抽出するために、正常の画素回路（たとえば、１１４４）はオフである。正常な画素からの出力３１６を介して抽出された電圧と、基準画素（たとえば、１１４６）のオフ状態に関して抽出された電圧の差が得られる。基準画素のオフ状態の電圧は、基準画素がストレスを受けていない時に抽出される。この差により、センサ３１６の劣化情報が抽出される。
【０１１８】
図３０は、本発明の別の実施例による画素システムの例を示す。図３０の画素システムはリードバック回路４００を備える。リードバック回路４００は、トランスレジスタンスアンプ４０２を備える。トランスレジスタンスアンプ４０２の１つの端子は、スイッチＳＷ２を介してデータ線ＶＤＡＴＡに接続することができる。トランスレジスタンスアンプ４０２は、スイッチＳＷ２を介してノードＡ４から放電される電圧をリードバックする。スイッチＳＷ２は、図２５のスイッチＳＷ１と同じまたは同様とすることができる。
【０１１９】
トランスレジスタンスアンプ４０２の出力は、ノードＡ４の電圧に応じて変化する。画素回路の時間依存特性は、トランスレジスタンスアンプ４０２を介してノードＡ４から読み出すことができる。
【０１２０】
図３０において、１つのリードバック回路４００と１つのスイッチＳＷ２が１つの画素回路について描かれている。しかしながら、リードバック回路４００とスイッチＳＷ２は、画素回路の集合（たとえば、１列の画素回路）について設置することもできる。図３０においては、リードバック回路４００とスイッチＳＷ２は画素回路３００に設けられている。別の例において、リードバック回路４００とスイッチＳＷ２は図２１の画素回路３３０に適用される。
【０１２１】
図３１は、図３０のリードバック回路４００を有する表示システムの例を示す。図３１の表示システム１１６０は、複数の画素１１６４を有する表示アレイ１１６２を備える。画素１１６４は、図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。画素１１６４は、図２６の画素１１２４または図２７の１１４６と同じまたは同様とすることができる。
【０１２２】
図３１では４つの画素１１６４が描かれている。しかしながら、画素１１６４の数はシステム設計に応じて変更でき、４つに限定されない。図３１では３本のアドレス線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更できる。
【０１２３】
各列について、リードバック回路ＲＢ２［ｎ］（ｎ＝ｊ，ｊ＋１）とスイッチＳＷ２［ｎ］（図示せず）が設けられている。リードバック回路ＲＢ２［ｎ］はＳＷ２［ｎ］を備えていてもよい。リードバック回路ＲＢ２［ｎ］とスイッチＳＷ２［ｎ］は、それぞれ図３０のリードバック４００とスイッチＳＷ２に対応する。以下の説明において、ＲＢ２とＲＢ２［ｎ］は同義的に用いられ、ＲＢ２は特定の行のための図３０のリードバック回路４００を指すこともある。
【０１２４】
表示アレイ１１６２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１１６２はＡＭＯＬＥＤ表示アレイである。表示アレイ１１６２は、単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のエレクトロルミネセンス（ＥＬ）素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１１６２は、携帯電話、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたはセル方式携帯電話において使用することができる。
【０１２５】
ゲートドライバ１１６６は、アドレス線を駆動するためのアドレスドライバを備える。ゲートドライバ１１６６は、図２６のゲートドライバ１１２６または図２７のゲートドライバ１１４８と同じまたは同様とすることができる。ゲートドライバ１１６８はプログラミングデータを生成し、データ線を駆動する。データドライバ１１６８は、対応するリードバック回路ＲＢ２［ｎ］の出力に基づいてプログラミングデータを計算する回路を備える。コントローラ１１７０は、上述のように、ドライバ１１６６と１１６８を制御して、画素１１６４を駆動する。コントローラ１１７０は、スイッチＳＷ２［ｎ］のオンまたはオフを制御し、ＲＢ２［ｎ］が対応するデータ線ＶＤＡＴＡｎに接続されるようする。
【０１２６】
画素１１６４は、リードバック回路ＲＢ２の出力電圧に応じて、コントローラ１１７０またはドライバ側１１６８においてプログラミング電圧が修正されるオブパネルアルゴリズムのための経年劣化情報(aging knowledge)を提供するように動作される。単純な修正としては、リードバック回路ＲＢ２の出力電圧の変化によってプログラミング電圧を変動させるスケーリングがある。
【０１２７】
図３１において、画素１１６４の各々は、図２０，２１のセンサ３１６を備える。別の例において、表示アレイ１１６０は、図３２に示すように、センサ３１６を有する１つまたは２つ以上の基準画素を有していてもよい。
【０１２８】
図３２は、図３０のリードバック回路４００を有する表示システムの別の例を示す。図３２の表示システム１２００は、複数の画素１２０４と１つまたは２つ以上の基準画素１２０６を有する表示アレイ１２０２を備える。基準画素１２０６は図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。図３２では２つの基準画素１２０６が描かれている。しかしながら、画素１２０４の数はシステム設計に応じて変更でき、２つに限定されない。画素１２０４は、ＯＬＥＤとＯＬＥＤを駆動するための駆動トランジスタを備え、図２０，２１のセンサ３１６を備えない。ＳＥＬ＿ＲＥＦは、基準画素１２０６のアレイにおける放電トランジスタを選択するための選択線である。
【０１２９】
ゲートドライバ１２０８は、アドレス線と選択線ＳＥＬ＿ＲＥＦを駆動する。ゲートドライバ１２０８は、図２７のゲートドライバ１１４８または図３１のゲートドライバ１１６６と同じまたは同様とすることができる。データドライバ１２１０は、プログラミングデータを生成し、プログラミングデータを修正し、データ線を駆動する。データドライバ１２１０は、図２７のデータドライバ１１５０または図３２のデータドライバ１１６８と同じまたは同様とすることができる。コントローラ１２１２は、ドライバ１２０８と１２１０を制御する。
【０１３０】
基準画素１２０６は、プログラミング電圧がリードバック回路ＲＢ２の出力電圧に応じてコントローラ１２１２またはドライバ側１２１０で修正されるオブパネルアルゴリズムのための経年劣化情報(aging knowledge)を提供するように動作される。単純な修正としては、リードバック回路ＲＢ２の出力電圧の変化によってプログラミング電圧を変動させるスケーリングがある。
【０１３１】
図３３は、本発明の他の実施例による画素回路を駆動する方法の例を示す。図３１の表示システム１１６０と図３２の表示システム１２００は、図３３の波形に応じて動作することができる。図３３の波形を、リードバック回路（たとえば、図３０の４００、図３１，３２のＲＢ２）を有する表示システムに印加することにより、オブパネル修正が実行される。
【０１３２】
図３３の動作サイクルには、ある行のための動作サイクル４２０，４２２，４２４が含まれる。動作サイクル４２０はｉ番目の行のためのプログラミングサイクルである。動作サイクル４２２はｉ番目の行のための駆動サイクルである。動作サイクル４２４はｉ番目の行のためのリードバック（抽出）サイクルである。
【０１３３】
図３０から３３を参照すると、ｉ番目の行のためのプログラミングサイクル４２０において、ｉ番目の行の画素回路のノードＡ４は、スイッチトランジスタ３０８を通じてプログラミング電圧まで充電され、その間、選択線ＳＥＬ［ｉ］はハイである。ｉ番目の行のための駆動サイクル４２２で、画素の輝度が駆動トランジスタ３０６の電流によって制御される。ｉ番目の行のための抽出サイクル４２４では、ＳＥＬ［ｉ］とＳＥＬ［ｉ−１］がハイであり、センサ３１６の電流が監視される。この電流の変化がリードバック回路ＲＢ２によって増幅される。この変化を使用して、画素における輝度の低下が測定され、プログラミング電圧を修正することにより（たとえば、プログラミング電圧のスケーリング）、輝度の低下が補償される。
【０１３４】
リードバックサイクル４２４の開始時に、修正のためにアルゴリズムが選択する行のためのスイッチＳＷ２はオンであり、その間、ＳＥＬ［ｉ］はローである。したがって、リーク電流がトランスレジスタンスアンプ４０２の出力電圧としてリーク電流が抽出される。行の選択は、ストレス履歴に基づいて、あるいはランダムに、あるいは逐次的に行うことができる。次に、ＳＥＬ［ｉ］がハイとなるため、画素の輝度または温度に関するセンサの電流は、トランスレジスタンスアンプ４０２の出力電圧としてリードバックされる。リーク電流とセンサ電流について抽出された２つの電圧を使い、画素の経年劣化(aging)を計算することができる。
【０１３５】
センサ３１６はほとんど常にオフであり、動作サイクル４２４の間だけオンにすることができる。したがって、センサ３１６の経年劣化は非常にわずかである。さらに、センサ３１６はその劣化を大幅に抑えるために、正しくバイアスさせることができる。
【０１３６】
さらに、この方法は、センサ３１６の経年劣化情報(aging)の抽出にも使用できる。図３４は、図３０のセンサ３１６の経年劣化情報(aging)の抽出方法の例を示す。たとえば、図３２の表示システム１２００は、図３４の波形に従って動作する。
【０１３７】
図３４の動作サイクルには動作サイクル４２０，４２２，４２４が含まれる。動作サイクル４２０（１回目）はｉ番目の行のためのプログラミングサイクルである。動作サイクル４２２はｉ番目の行のための駆動サイクルである。動作サイクル４２４（１回目）はｉ番目の行のためのリードバック（抽出）サイクルである。動作サイクル４２４（２回目）は、基準の行のためのリードバック（抽出）サイクルである。
【０１３８】
基準の行は１つまたは複数の基準画素（たとえば、図３２の１２０６）を含み、（ｍ−１）番目の行の中にある。ＳＥＬ＿ＲＥＦは、基準の行の基準画素における放電トランジスタ（たとえば、図３０の３１０）を選択するための選択線である。
【０１３９】
図３０，３２，３４を参照すると、センサ３１６の経年劣化情報(aging)を抽出するために、正常の画素回路（たとえば、１２０４）はオフである。正常な画素回路からのトランスレジスタンスアンプ４０２の出力を介して抽出された電圧と、基準画素（たとえば、１２０６）のオフ状態に関して抽出された電圧の差が得られる。基準画素のオフ状態の電圧は、基準画素がストレスを受けていない時に抽出される。この差により、センサ３１６の劣化情報が抽出される。
【０１４０】
図３５は、本発明のまた別の実施例による画素駆動方法が適用される画素回路の例を示す。図３５の画素回路５００はＯＬＥＤ５０２とＯＬＥＤ５０２を駆動するための駆動回路５０４を備える。駆動回路５０４は、駆動トランジスタ５０６、スイッチトランジスタ５０８、放電トランジスタ５１０、調整回路５１０および蓄積コンデンサ５１２を備える。
【０１４１】
ＯＬＥＤ５０２は、図１３のＯＬＥＤ２１２または図２０のＯＬＥＤ３０２と同じまたは同様とすることができる。コンデンサ５１２は、図１３のコンデンサ２２４または図２０のコンデンサ３１２と同じまたは同様とすることができる。トランジスタ５０６，５０８，５１０は、図１３のトランジスタ２０６，２２０，２２２あるいは図２０のトランジスタ３０６，３０８，３１０と同じまたは同様とすることができる。ある例において、トランジスタ５０６，５０８，５１０の各々は、ゲート端子、ソース端子、ドレイン端子を備える。
【０１４２】
駆動トランジスタ５０６は、電圧供給線ＶＤＤとＯＬＥＤ５０２の間に設置される。駆動トランジスタ５０６の１つの端子（たとえば、ドレイン）はＶＤＤに接続される。駆動トランジスタ５０６の他の端子（たとえば、ソース）はＯＬＥＤ５０２の一方の電極（たとえば、アノード電極）に接続される。ＯＬＥＤ５０２のもう一方の電極（たとえば、カソード電極）は電源線ＶＳＳ（たとえば、共通接地）５１４に接続される。蓄積コンデンサ５１２の一方の端子はノードＡ５において駆動トランジスタ５０６のゲート端子に接続される。蓄積コンデンサ５１２のもう一方の端子は選択線ＳＥＬ［ｎ］に接続される。スイッチトランジスタ５０８の１つの端子はデータ線ＶＤＡＴＡに接続される。スイッチトランジスタ５０８の他の端子はノードＡ５に接続される。トランジスタ５１０のゲート端子は制御線ＣＮＴ［ｎ］に接続される。ある例において、ｎは表示アレイのｎ番目の行を指す。トランジスタ５１０の１つの端子はノードＡ５に接続される。トランジスタ５１０の他の端子は調整回路５１６の一方の端子に接続される。調整回路５１６のもう一方の端子はＯＬＥＤ５０２に接続される。
【０１４３】
調整回路５１６は、画素の経年劣化(aging)に基づいて抵抗が変化するため、放電トランジスタ５１０とのＡ５の電圧を調整するために設置される。ある例において、調整回路５１６は図１３のトランジスタ２１８である。別の例において、調整回路５１６は図２０のセンサ３１６である。
【０１４４】
駆動トランジスタ５０６の閾値電圧のシフトを改善するために、画素回路はフレーム時間の一部分の間、オフにされる。
【０１４５】
図３６は、本発明の別の実施例による画素回路の駆動方法の例を示す。図３６の波形は、図３５の画素回路に印加される。画素回路５００の動作サイクルには、プログラミングサイクル５２０、放電サイクル５２２、発光サイクル５２４、リセットサイクル５２６、緩和サイクル５２７が含まれる。
【０１４６】
プログラミングサイクル５２０において、ノードＡ５はプログラミング電圧ＶＰに充電される。放電サイクル５２２において、ＣＮＴ［ｎ］はハイとなり、ノードＡ５の電圧は部分的に放電され、画素の経年劣化(aging)を補償する。発光サイクル５２４において、ＳＥＬ［ｎ］とＣＮＴ［ｎ］はローになる。ＯＬＥＤ５０２は、発光サイクル５２４中に駆動トランジスタ５０６によって制御される。リセットサイクル５２６において、ＣＮＴ［ｎ］は高電圧となり、リセットサイクル５２６中にノードＡ５における電圧が完全に放電される。緩和サイクル５２７において、駆動トランジスタ５０６はストレスを受けず、発光サイクル５２４から回復する。したがって、駆動トランジスタ５０６の経年劣化(aging)が大幅に減少する。
【０１４７】
図３７は、図３５の画素回路を備える表示システムの例を示す。図３７の表示システム１３００は、複数の画素５００を有する表示アレイ１３０２を備える。表示アレイ１３０２はアクティブマトリクスディスプレイである。ある例において、表示アレイ１３０２はＡＭＯＬＥＤ表示アレイである。画素５００は行と列に配置される。図３７ではｎ番目の行について２つの画素５００が描かれている。表示アレイ１３０２は２つより多くの画素を備えていてもよい。
【０１４８】
表示アレイ１３０２は、単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のエレクトロルミネセンス（ＥＬ）素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１３０２は携帯電話、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたはセル方式携帯電話に使用できる。
【０１４９】
アドレス線ＳＥＬ［ｎ］がｎ番目の行に設置される。制御線ＣＮＴ［ｎ］はｎ番目の行に設置される。データ線ＶＤＡＴＡｋ（ｋ＝ｊ，ｊ＋１）はｋ番目の列に設置される。アドレス線ＳＥＬ［ｎ］は図３５のＳＥＬ［ｎ］に対応する。制御線ＣＮＴ［ｎ］は図３５のＣＮＴ［ｎ］に対応する。データ線ＶＤＡＴＡｋ（ｋ＝ｊ，ｊ＋１）は図３５のＶＤＡＴＡに対応する。
【０１５０】
ゲートドライバ１３０６はＳＥＬ［ｎ］を駆動する。データドライバ１３０８はプログラミングデータを生成し、ＶＤＡＴＡｋを駆動する。コントローラ１３１０はドライバ１３０６，１３０８を制御して、画素５００を駆動し、図３６の波形を発生する。
【０１５１】
図３８は、図３５の画素回路５００を有する表示システムの別の例を示す。図３８の表示システム１４００は、複数の画素５００を有する表示アレイ１４０２を備える。表示アレイ１４０２はアクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１３０２はＡＭＯＬＥＤ表示アレイである。画素５００は行と列に配置される。図３８ではｎ番目の行について４つの画素５００が描かれている。表示アレイ１４２は４つより多い画素を備えていてもよい。
【０１５２】
ＳＥＬ［ｉ］（ｉ＝ｎ，ｎ＋１）は選択線であり、図３５のＳＥＬ［ｎ］に対応する。ＣＮＴ［ｉ］（ｉ＝ｎ，ｎ＋１）は制御線であり、図３５のＣＮＴ［ｎ］に対応する。ＯＵＴ［ｋ］（ｋ＝ｎ−１，ｎ，ｎ＋１）はゲートドライバ１４０６からの出力である。選択線はゲートドライバ１４０２またはＶＬ線からの出力の一方に接続される。ＶＤＡＴＡｍ（ｍ＝ｊ，ｊ＋１）はデータ線であり、図３５のＶＤＡＴＡに対応する。ＶＤＡＴＡｍはデータドライバ１４０８により制御される。コントローラ１４１０はゲートドライバ１４０６とデータドライバ１４０８を制御して、画素回路５００を動作させる。
【０１５３】
制御線と選択線は、スイッチ１４１２を通じてゲートドライバ１４０６からの同じ出力を共有する。図３６の放電サイクル５２６において、ＲＥＳ信号はスイッチ１４１２の方向を変更し、選択線を電圧の低いＶＬ線に接続して、画素回路５００のトランジスタ５０８をオフにする。ＯＵＴ［ｎ−１］はハイであり、したがってＣＮＴ［ｎ］もハイとなる。このため、ノードＡ５の電圧は、調整回路５１６と放電トランジスタ５１０によって調整される。他の動作サイクルでは、ＲＥＳ信号とスイッチ１４１２は選択線をゲートドライバの対応する出力に（たとえば、ＳＥＬ［ｎ］をＯＵＴ［ｎ］に）接続する。スイッチ１４１２は、パネル製作技術（たとえば、アモルファスシリコン）を使って作製でき、また、ゲートドライバに内蔵させることもできる。
【産業上の利用可能性】
【０１５４】
本発明の実施例によれば、駆動回路と駆動回路に印加される波形により、バックプレーンとＯＬＥＤが不安定であっても安定したＡＭＯＬＥＤディスプレイが得られる。駆動回路とその波形により、画素回路の異なる経年劣化(aging)の影響が低減される。実施例における画素設計では追加の駆動サイクルまたは駆動回路が不要であるため、携帯電話やＰＤＡをはじめとする携帯機器を低コストで利用できる。また、当業者であればわかるように、温度変化や機械的ストレスの影響を受けにくい。
【０１５５】
以上、１つまたは複数の現時点で好ましい実施例について例として説明した。当業者にとって、特許請求範囲で定義されている本発明の範囲から逸脱することなく、さまざまな変更、改変を加えることができることは明らかであろう。
【図面の簡単な説明】
【０１５６】
【図１】本発明の実施例による画素駆動方法が適用される画素回路の例を示す概略図である。
【図２】図１の駆動回路を有する画素回路の別の例を示す概略図である。
【図３】本発明の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図４】図１，２の駆動回路のための表示システムの例を示す概略図である。
【図５】本発明の別の実施例による画素駆動方法が適用される画素回路の例を示す概略図である。
【図６】図５の駆動回路の別の例を示す概略図である。
【図７】図５の駆動回路のまた別の例を示す概略図である。
【図８】図５の駆動回路を有する画素回路の他の例を示す概略図である。
【図９】本発明の他の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図１０】図５，８の駆動回路のための表示システムの例を示す概略図である。
【図１１】図６，７の駆動回路のための表示システムの例を示す概略図である。
【図１２】図１の画素回路のためのシミュレーション結果を示すグラフである。
【図１３】本発明のさらに別の実施例による画素駆動方法が適用される画素回路の例を示す概略図である。
【図１４】図１３の駆動回路を有する画素回路の別の例を示す概略図である。
【図１５】本発明のまた別の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図１６】図１３，１４の駆動回路のための表示システムの例を示す概略図である。
【図１７】図５の画素回路のシミュレーション結果を示すグラフである。
【図１８】図５の画素回路のシミュレーション結果を示すグラフである。
【図１９】図１６の表示システムの動作を示すタイミングチャートである。
【図２０】本発明の他の実施例による画素駆動方法が適用される画素回路の例を示す概略図である。
【図２１】図２０の駆動回路を有する画素回路の別の例を示す概略図である。
【図２２】本発明の他の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図２３】図２０，２１の駆動回路のための表示システムの例を示す概略図である。
【図２４】図２０，２１の駆動回路のための表示システムの他の例を示す概略図である。
【図２５】本発明の実施例による画素システムの例を示す概略図である。
【図２６】図２５のリードバック回路を有する表示システムの例を示す概略図である。
【図２７】図２５のリードバック回路を有する表示システムの別の例を示す概略図である。
【図２８】本発明の別の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図２９】図２５のセンサの経年劣化情報(aging)を抽出する方法の例を示す概略図である。
【図３０】本発明の別の実施例による画素システムの例を示す概略図である。
【図３１】図３０のリードバック回路を有する表示システムの例を示す概略図である。
【図３２】図３０のリードバック回路を有する表示システムの別の例を示す概略図である。
【図３３】本発明のまた別の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図３４】図３０のセンサの経年劣化情報(aging)を抽出する方法の別の例を示すタイミングチャートである。
【図３５】本発明の他の実施例による画素駆動方法が適用される画素回路の例を示す概略図である。
【図３６】本発明のまた別の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図３７】図３５の画素回路を有する表示システムの例を示す概略図である。
【図３８】図３５の画素回路を有する表示システムの別の例を示す概略図である。
【技術分野】
【０００１】
本発明は発光デバイスに関し、より詳しくは、発光デバイスを備える画素回路を駆動するための方法と表示システムに関する。
【背景技術】
【０００２】
（関連出願の相互参照）
本願は、２００６年１月９日出願のカナダ特許出願第２，５３５，２３３号と２００６年６月２７日出願のカナダ特許出願第２，５５１，２３７号の優先権を主張するものであり、両カナダ出願を引用により本願に援用する。
【０００３】
エレクトロルミナンスディスプレイは、携帯電話をはじめとするさまざまなデバイスのために開発されてきた。特に、アモルファスシリコン（ａ−Ｓｉ），ポリシリコン、有機またはその他の駆動バックプレーンを備えるアクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイは、実現可能な柔軟ディスプレイ、低い製造コスト、高い解像度、広い視野角等の利点により、人気が高まっている。
【０００４】
ＡＭＯＬＥＤディスプレイは行と列のアレイに配列された画素を備え、各画素はその行と列のアレイに配置された有機発光ダイオード（ＯＬＥＤ）とバックプレーン電子装置を備える。ＯＬＥＤは電流駆動デバイスであるため、ＡＭＯＬＥＤの画素回路は正確で一定した駆動電流を供給することができる。
【０００５】
高い精度で一定した明るさを実現し、画素回路の経年劣化(aging)の影響とバックプレーンおよび発光デバイスの不安定性を軽減することができる方法とシステムを提供することが求められている。
【０００６】
本発明の目的は、既存のシステムの欠点の少なくとも１つを防止または軽減する方法とシステムを提供することである。
【０００７】
【特許文献１】カナダ特許出願第２，５３５，２３３号
【特許文献２】カナダ特許出願第２，５５１，２３７号
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明の１つの態様によれば、発光デバイスを有する画素のための駆動回路を備える表示システムが提供される。駆動回路は、発光デバイスに接続された駆動トランジスタを備える。駆動トランジスタは、ゲート端子と第一の端子と第二の端子を有する。駆動回路は、ゲート端子と第一の端子と第二の端子を有する第一のトランジスタを備え、第一のトランジスタのゲート端子は選択線に接続され、第一のトランジスタの第一の端子はデータ線に接続され、第一のトランジスタの第二の端子は駆動トランジスタのゲート端子に接続される。駆動回路は、駆動トランジスタのゲート電圧を調整するための回路を備え、この回路は、ゲート端子と第一の端子と第二の端子を有する放電トランジスタを備え、放電トランジスタのゲート端子はノードにおいて駆動トランジスタのゲート端子に接続され、ノードの電圧は放電トランジスタを通じて放電される。駆動回路は、第一の端子と第二の端子を有する蓄積コンデンサを備え、蓄積コンデンサの第一の端子は上記のノードにおいて駆動トランジスタのゲート端子に接続される。
【０００９】
表示システムは行と列に配置され、各々が駆動回路を持つ複数の画素回路を有する表示アレイと、表示アレイを駆動するためのドライバを備える。第二のトランジスタのゲート端子はバイアス線に接続される。バイアス線は、複数の画素回路の中の２つ以上の画素回路によって共有される。
【００１０】
本発明の別の態様によれば、表示システムのための方法が提供される。表示システムは、各行のプログラミングサイクルと補償サイクルと駆動サイクルを提供するドライバを備える。この方法は、第一の行のためのプログラミングサイクルにおいて、第一の行のためのアドレス線を選択するステップと、第一の行にプログラミングデータを供給するステップと、第一の行のための補償サイクルにおいて、第一の行に隣接する第二の行のための隣接アドレス線を選択するステップと、第一の行のためのアドレス線を無効にする(disenable)ステップと、第一の行のための駆動サイクルにおいて、隣接アドレス線を無効にするステップとを含む。
【００１１】
本発明のまた別の態様によれば、１つまたは２つ以上の画素回路を備え、画素回路の各々が発光デバイスと駆動回路を備える表示システムが提供される。駆動回路は、ゲート端子と第一の端子と第二の端子を有する駆動トランジスタを備え、駆動トランジスタは発光デバイスと第一の電源との間にある。駆動回路は、ゲート端子と第一の端子と第二の端子を有するスイッチトランジスタを備え、スイッチトランジスタのゲート端子は第一のアドレス線に接続され、スイッチトランジスタの第一の端子はデータ線に接続され、スイッチトランジスタの第二の端子は駆動トランジスタのゲート端子に接続される。駆動回路は、駆動トランジスタのゲート電圧を調整するための回路を備え、この回路は、画素回路と放電トランジスタからのエネルギー移動を感知するセンサを備え、センサは第一の端子と第二の端子を有し、センサの特性は感知結果に応じて変化し、放電トランジスタはゲート端子と第一の端子と第二の端子を有し、放電トランジスタのゲート端子は第二のアドレス線に接続され、放電トランジスタの第一の端子はノードにおいて駆動トランジスタのゲート端子に接続され、放電トランジスタの第二の端子はセンサの第一の端子に接続される。駆動回路は、第一の端子と第二の端子を有する蓄積コンデンサを備え、蓄積コンデンサの第一の端子は上記のノードにおいて駆動トランジスタのゲート端子に接続される。
【００１２】
本発明の他の態様によれば、表示システムのための方法が提供され、この方法は、画素内（インピクセル: in-pixel）補償を実行するステップを含む。
【００１３】
本発明のさらに別の態様によれば、表示システムのための方法が提供され、この方法は、オブパネル（of-panel）補償を実行するステップを含む。
【００１４】
本発明のまた別の態様によれば、センサを備える画素回路を備える表示システムのための方法が提供され、この方法は、センサの経年劣化状態(aging)をリードバックするステップを含む。
【００１５】
本発明の他の態様によれば、行と列に配置され、各々が発光デバイスと駆動回路を持つ複数の画素回路を備える表示アレイと、表示アレイを駆動するための駆動システムを備える表示システムが提供される。駆動回路は、ゲート端子と第一の端子と第二の端子を有する駆動トランジスタを備え、駆動トランジスタは発光デバイスと第一の電源の間にある。駆動回路は、ゲート端子と第一の端子と第二の端子を有する第一のトランジスタを備え、第一のトランジスタのゲート端子はアドレス線に接続され、第一のトランジスタの第一の端子はデータ線に接続され、第一のトランジスタの第二の端子は駆動トランジスタのゲート端子に接続される。駆動回路は、駆動トランジスタのゲート電圧を調整するための回路を備え、この回路は第二のトランジスタを備え、第二のトランジスタはゲート端子と第一の端子と第二の端子を有し、第二のトランジスタのゲート端子は制御線に接続され、第二のトランジスタの第一の端子は駆動トランジスタのゲート端子に接続される。駆動回路は、第一の端子と第二の端子を有する蓄積コンデンサを備え、蓄積コンデンサの第一の端子は駆動トランジスタのゲート端子に接続される。駆動システムは、画素回路がフレーム時間の一部分の間、オフとなるように画素回路を駆動する。
【００１６】
本発明の別の態様によれば、表示アレイとドライバシステムを有する表示システムのための方法が提供される。駆動システムは、各行のためのプログラミングサイクル、放電サイクル、発光サイクル、リセットサイクル、緩和サイクルを含むフレーム時間を提供する。この方法は、プログラミングサイクルにおいて、その行のためのアドレス線をアクティブにすることによってその行の画素回路をプログラムするステップと、放電サイクルにおいて、その行のためのアドレス線を非アクティブにし、その行のための制御線をアクティブにすることによって、駆動トランジスタのゲート端子上の電圧を部分的に放電するステップと、発光サイクルにおいて、その行のための制御線を非アクティブにするステップと、駆動トランジスタによって発光デバイスを制御するステップと、リセットサイクルにおいて、その行のための制御線をアクティブにすることによって駆動トランジスタのゲート端子の電圧を放電するステップと、緩和サイクルにおいて、その行のための制御線を非アクティブにするステップを含む。
【００１７】
本発明の上記およびその他の特徴は、付属の図面を参照しながら以下の説明を読むことによって明らかとなる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の実施例による画素駆動方法が適用される画素回路の例を示す。図１の画素回路１００は、ＯＬＥＤ１０２とＯＬＥＤ１０２を駆動する駆動回路１０４を備える。駆動回路１０４は、駆動トランジスタ１０６、放電トランジスタ１０８、スイッチトランジスタ１１０、蓄積コンデンサ１１２を有する。ＯＬＥＤ１０２は、たとえば、アノード電極とカソード電極およびアノード電極とカソード電極の間の発光層を備える。
【００１９】
以下の説明において、「画素回路」と「画素」は同義的に使用される。以下の説明において、「信号」と「線」は同義的に使用される。以下の説明において、「線」と「ノード」は同義的に使用される。説明において、「選択線」と「アドレス線」は同義的に使用される。以下の説明において、「接続する(connect)（接続される）」と「連結する(couple)（連結される）」は同義的に使用され、２つまたはそれ以上の要素が直接または間接的に物理的または電気的に相互に接触していることを意味する。
【００２０】
ある例において、トランジスタ１０６，１０８，１１０はｎ型トランジスタである。別の例において、トランジスタ１０６，１０８，１１０はｐ型トランジスタまたはｎ型とｐ型トランジスタの混合である。ある例において、トランジスタ１０６，１０８，１１０の各々はゲート端子、ソース端子、ドレイン端子を有する。
【００２１】
トランジスタ１０６，１０８，１１０は、アモルファスシリコン、ナノ／微結晶シリコン、ポリシリコン、有機半導体技術（たとえば、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術またはＣＭＯＳ技術（たとえば、ＭＯＳＦＥＴ）を使って作製することができる。
【００２２】
駆動トランジスタ１０６は、電圧供給線ＶＤＤとＯＬＥＤ１０２の間に設置される。駆動トランジスタ１０６の１つの端子はＶＤＤに接続される。駆動トランジスタ１０６の他の端子はＯＬＥＤ１０２の一方の電極（たとえば、アノード電極）に接続される。放電トランジスタ１０８の１つの端子とそのゲート端子は、ノードＡ１において駆動トランジスタ１０６のゲート端子に接続される。放電トランジスタ１０８の他の端子はＯＬＥＤ１０２に接続される。スイッチトランジスタ１１０のゲート端子は選択線ＳＥＬに接続される。スイッチトランジスタ１１０の１つの端子はデータ線ＶＤＡＴＡに接続される。スイッチトランジスタ１１０の他の端子はノードＡ１に接続される。蓄積コンデンサ１１２の一方の端子はノードＡ１に接続される。蓄積コンデンサ１１２のもう一方の端子はＯＬＥＤ１０２に接続される。ＯＬＥＤ１０２のもう一方の電極（たとえば、カソード電極）は、電源線（たとえば、共通接地（コモングラウンド: common ground））１１４に接続される。
【００２３】
画素回路１００は、後述のように、駆動トランジスタ１０６のゲート電圧を調整することによってフレーム時間中、一定の平均化された電流を供給する。
【００２４】
図２は、図１の駆動回路１０４を有する画素回路の別の例を示す。画素回路１３０は、図１の画素回路１００と同様である。画素回路１３０はＯＬＥＤ１３２を備える。ＯＬＥＤ１３２は、図１のＯＬＥＤ１０２と同じまたは同様とすることができる。画素回路１３０において、駆動トランジスタ１０６は、ＯＬＥＤ１３２の一方の電極（たとえば、カソード電極）と電源線（たとえば、共通接地）１３４の間に設置される。放電トランジスタ１３８の１つの端子と蓄積コンデンサ１１２の一方の端子は電源線１３４に接続される。ＯＬＥＤ１３２のもう一方の電極（たとえば、アノード電極）はＶＤＤに接続される。
【００２５】
画素回路１３０は、図１の画素回路１００のそれと同様の方法で、フレーム時間中ずっと、一定の平均化された電流を供給する。
【００２６】
図３は、本発明の実施例による画素回路を駆動する方法の例を示す。図３の波形は、図１，２の駆動回路１０４を有する画素回路（たとえば、図１の１００、図２の１３０）に印加される。
【００２７】
図３の動作サイクルには、プログラミングサイクル１４０と駆動サイクル１４２が含まれる。図１から３を参照すると、プログラミングサイクル１４０において、ノードＡ１はスイッチトランジスタ１１０を通じてプログラミング電圧まで充電され、その間、選択線ＳＥＬはハイである。駆動サイクル１４２において、ノードＡ１は放電トランジスタ１０８を通じて放電される。駆動トランジスタ１０６と放電トランジスタ１０８は同じバイアス状態であるため、同じ閾値電圧のシフトが起きる。放電時間が放電トランジスタ１０８のトランスコンダクタンスの関数であることを考えると、放電時間は、駆動トランジスタ１０６または放電トランジスタ１０８の閾値電圧が上昇すると長くなる。したがって、フレーム時間中の画素（図１の１００、図２の１３０）の平均電流は一定のままとなる。ある例において、放電トランジスタは幅（Ｗ）が小さく、チャネル長（Ｌ）が長い、非常に弱いトランジスタである。長さ（Ｌ）に対する幅（Ｗ）の比率は状況によって変化する。
【００２８】
さらに、図２の画素回路１３０では、ＯＬＥＤ１３２のＯＬＥＤ電圧が上昇すると、放電時間が長くなる。したがって、平均画素電流は、ＯＬＥＤ低下の後でも一定のままである。
【００２９】
図４は、図１，２の駆動回路のための表示システムの例を示す。図４の表示システム１０００は、複数の画素１００４を有する表示アレイ１００２を備える。画素１００４は、図１，２の駆動回路１０４を備え、図１の画素回路１００または図２の画素回路１３０とすることができる。
【００３０】
表示アレイ１００２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１００２はＡＭＯＬＥＤ表示アレイである。表示アレイ１００２は、単色、多色またはフルカラーディスプレイのいずれでもよく、１つまたは２つ以上のエレクトロルミネセンス（ＥＬ）素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１００２は、携帯電話、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたはセル方式携帯電話に使用できる。
【００３１】
選択線ＳＥＬｉとＳＥＬｉ＋１およびデータ線ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１が表示アレイ１００２に設けられる。選択線ＳＥＬｉとＳＥＬｉ＋１の各々は、図１，２のＳＥＬに対応する。データ線ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１の各々は、図１，２のＶＤＡＴＡに対応する。画素１００４は、行と列に配置される。選択線（ＳＥＬｉ，ＳＥＬｉ＋１）は、表示アレイ１００２における共通の行の画素間で共有される。データ線（ＶＤＡＴＡｊ，ＶＤＡＴＡｊ＋１）は、表示アレイ１００２の共通の列の画素間で共有される。
【００３２】
図４では４つの画素１００４が描かれている。しかしながら、画素１００４の数はシステム設計に応じて変更でき、４つに限定されない。図４では２本の選択線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更でき、２本に限定されない。
【００３３】
ゲートドライバ１００６はＳＥＬｉとＳＥＬｉ＋１を駆動する。ゲートドライバ１００６は、アドレス線（たとえば、選択線）にアドレス信号を供給するためのアドレスドライバとすることができる。データドライバ１００８は、プログラミングデータを生成し、ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１を駆動する。コントローラ１０１０は、ドライバ１００６，１００８を制御し、上述のように画素１００４を駆動する。
【００３４】
図５は、本発明の他の実施例による画素駆動方法を適用する画素回路の例を示す。図５の画素回路１６０は、ＯＬＥＤ１６２と、ＯＬＥＤ１６２を駆動するための駆動回路１６４を備える。駆動回路１６４は、駆動トランジスタ１６６、放電トランジスタ１６８、第一と第二のスイッチトランジスタ１７０，１７２、蓄積コンデンサ１７４を備える。
【００３５】
画素回路１６０は、図２の画素回路１３０と同様である。駆動回路１６４は、図１，２の駆動回路１０４と同様である。トランジスタ１６６，１６８，１７０はそれぞれ、図１，２のトランジスタ１０６，１０８，１１０に対応する。トランジスタ１６６，１６８，１７０は、図１，２のトランジスタ１０６，１０８，１１０と同じまたは同様とすることができる。蓄積コンデンサ１７４は、図１，２の蓄積コンデンサ１１２に対応する。蓄積コンデンサ１７４は、図１，２の蓄積コンデンサ１１２と同じまたは同様とすることができる。ＯＬＥＤ１６２は図２のＯＬＥＤ１３２に対応する。ＯＬＥＤ１６２は図２のＯＬＥＤ１３２と同じまたは同様とすることができる。
【００３６】
ある例において、スイッチトランジスタ１７２はｎ型トランジスタである。別の例において、スイッチトランジスタ１７２はｐ型トランジスタである。ある例において、トランジスタ１６６，１６８，１７０，１７２の各々はゲート端子、ソース端子、ドレイン端子を有する。
【００３７】
トランジスタ１６６，１６８，１７０，１７２は、アモルファスシリコン、ナノ／微結晶シリコン、ポリシリコン、有機半導体技術（たとえば、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術またはＣＭＯＳ技術（たとえば、ＭＯＳＦＥＴ）を使って作製することができる。
【００３８】
画素回路１６０において、スイッチトランジスタ１７２と放電トランジスタ１６８は、駆動トランジスタ１６６のゲート端子と電源線（たとえば、共通接地）１７６の間に直列に接続される。スイッチトランジスタ１７２のゲート端子は、バイアス電圧線ＶＢに接続される。放電トランジスタ１６８のゲート端子は、ノードＡ２において駆動トランジスタのゲート端子に接続される。駆動トランジスタ１６６は、ＯＬＥＤ１６２の一方の電極（たとえば、カソード電極）と電源線１７６の間に設置される。スイッチトランジスタ１７０のゲート端子はＳＥＬに接続される。スイッチトランジスタ１７０の１つの端子はＶＤＡＴＡに接続される。スイッチトランジスタ１７０の他の端子は、ノードＡ２に接続される。蓄積コンデンサ１７４の一方の端子はノードＡ２に接続される。蓄積コンデンサ１７４のもう一方の端末は電源線１７６に接続される。
【００３９】
画素回路１６０は、後述のように、駆動トランジスタ１６６のゲート電圧を調整することによって、フレーム時間中ずっと一定の平均化された電流を供給する。
【００４０】
ある例において、図５のバイアス電圧線ＶＢは、パネル全体の画素の間で共有される。別の例において、バイアス電圧ＶＢは、図６に示すようにノードＡ２に接続される。図６の画素回路１６０Ａは駆動回路１６４Ａを有する。駆動回路１６４Ａは図５の駆動回路１６４と同様である。しかしながら、駆動回路１６４Ａにおいて、スイッチトランジスタ１７２のゲート端子はノードＡ２に接続される。さらに別の例において、図５のスイッチトランジスタ１７２は、図７に示すように、抵抗器に置き換えることができる。図７の画素回路１６０Ｂは駆動回路１６４Ｂを有する。駆動回路１６４Ｂは、図５の駆動回路１６４と同様である。しかしながら、駆動回路１６４Ｂにおいて、抵抗器１７８と放電トランジスタ１６８は、ノードＡ２と電源線１７６の間に直列に接続される。
【００４１】
図８は、図５の駆動回路１６４を有する画素回路の別の例を示す。画素回路１９０は図５の画素回路１６０と同様である。画素回路１９０はＯＬＥＤ１９２を備える。ＯＬＥＤ１９２は、図５のＯＬＥＤ１６２と同じまたは同様とすることができる。画素回路１９０において、駆動トランジスタ１６６は、ＯＬＥＤ１９２の一方の電極（たとえば、アノード電極）とＶＤＤの間に設置される。放電トランジスタ１６８の１つの端子と蓄積コンデンサ１７４の一方の端子は、ＯＬＥＤ１９２に接続される。ＯＬＥＤ１９２のもう一方の電極（たとえば、カソード電極）は電源線（たとえば、共通接地）１９４に接続される。
【００４２】
ある例において、図８のバイアス電圧ＶＢはパネル全体の画素の間で共有される。別の例では、図８のバイアス電圧ＶＢは、図６のものと同様に、ノードＡ２に接続される。また別の例において、図８のスイッチトランジスタ１７８は、図７のそれと同様に、抵抗器に置き換えられる。
【００４３】
画素回路１９０は、図５の画素回路１６０のそれと同様の方法で、フレーム時間中ずっと一定の平均化された電流を供給する。
【００４４】
図９は、本発明の別の実施例による画素回路を駆動する方法の例を示す。図９の波形は、図５，８の駆動回路１６４を有する画素回路（たとえば、図５の１６０、図８の１９０）に印加される。
【００４５】
図９の動作サイクルには、プログラミングサイクル２００と駆動サイクル２０２が含まれる。図５，８，９を参照すると、プログラミングサイクル２００において、ノードＡ２はスイッチトランジスタ１７０を通じてプログラミング電圧（Ｖｐ）に充電され、その間、ＳＥＬはハイである。駆動サイクル２０２では、ノードＡ２は放電トランジスタ１６８を通じて放電される。駆動トランジスタ１６６と放電トランジスタ１６８は同じバイアス状態にあるため、同じ閾値電圧シフトが発生する。放電時間が放電トランジスタ１６８のトランスコンダクタンスの関数であることを考えると、放電時間は、駆動トランジスタ１６６または放電トランジスタ１６８の閾値電圧が上昇すると長くなる。したがって、フレーム時間中の画素（図５の１６０、図８の１９０）の平均電流は一定のままとなる。ここで、スイッチトランジスタ１７２は強制的に放電トランジスタ１６８を線形に動作させるため、フィードバックゲインが減少する。したがって、放電トランジスタ１６８は、チャネル長と幅がなるべく小さい単一トランジスタ(unity transistor)とすることができる。単一トランジスタの幅と長さは、技術的に可能な最小限の数値である。
【００４６】
さらに、図８の画素回路１９０において、ＯＬＥＤ１９２のためのＯＬＥＤ電圧が上昇すると、放電時間が長くなる。したがって、平均化された画素電流は、ＯＬＥＤ劣化後も一定のままである。
【００４７】
図１０は、図５，８の駆動回路のための表示システムの例を示す。図１０の表示システム１０２０は、複数の画素１０２４を有する表示アレイ１０２２を備える。画素１０２４は、図５，８の駆動回路１６４を備え、図５の画素回路１３０または図８の画素回路１９０とすることができる。
【００４８】
表示アレイ１０２２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１０２２はＡＭＯＬＥＤ表示アレイである。表示アレイ１０２２は、単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のＥＬ素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１０２２は、携帯電話、ＰＤＡ、コンピュータディスプレイまたはセル方式携帯電話で使用できる。
【００４９】
選択線ＳＥＬｉとＳＥＬｉ＋１の各々は、図５，８のＳＥＬに対応する。ＶＢは図５，８のＶＢに対応する。データ線ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１の各々は、図５，８のＶＤＡＴＡに対応する。画素１０２４は、行と列に配置される。選択線（ＳＥＬｉ，ＳＥＬｉ＋１）は、表示アレイ１０２２における共通の行の画素間で共有される。データ線（ＶＤＡＴＡｊ，ＶＤＡＴＡｊ＋１）は、表示アレイ１０２２における共通の列の画素間で共有される。バイアス電圧線ＶＢは、ｉ番目と（ｉ＋１）番目の行により共有される。別の例において、ＶＢはアレイ１０２２全体で共有されてもよい。
【００５０】
図１０では４つの画素１０２４が描かれている。しかしながら、画素１０２４の数はシステム設計に応じて変更でき、４つに限定されない。図１０では２本の選択線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更でき、２本に限定されない。
【００５１】
ゲートドライバ１０２６はＳＥＬｉとＳＥＬｉ＋１およびＶＢを駆動する。ゲートドライバ１０２６は、アドレス信号を表示アレイ１０２２に供給するためのアドレスドライバを備える。データドライバ１０２８はプログラミングデータを生成し、ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１を駆動する。コントローラ１０３０は、上術のように、ドライバ１０２６，１０２８を制御して画素１０２４を駆動する。
【００５２】
図１１は、図６，７の駆動回路のための表示システムの例を示す。図１１の表示システム１０４０は、複数の画素１０４４を有する表示アレイ１０４２を備える。画素１０４４は、図６の駆動回路１６４Ａまたは図７の１６４Ｂを備え、図６の画素回路１６０Ａまたは図７の画素回路１６０Ｂとすることができる。
【００５３】
表示アレイ１０４２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１０４２はＡＭＯＬＥＤ表示アレイである。表示アレイ１０４２は、単色、多色またはフルカラーディスプレイであってもよく、１つまたは２つ以上のＥＬ素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１０４２は、携帯電話、ＰＤＡ、コンピュータディスプレイまたはセル方式携帯電話で使用できる。
【００５４】
選択線ＳＥＬｉとＳＥＬｉ＋１の各々は、図６，７のＳＥＬに対応する。データ線ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１の各々は、図６，７のＶＤＡＴＡに対応する。画素１０４４は、行と列に配置される。選択線（ＳＥＬｉ，ＳＥＬｉ＋１）は、表示アレイ１０４２における共通の行の画素間で共有される。データ線（ＶＤＡＴＡｊ，ＶＤＡＴＡｊ＋１）は、表示アレイ１０４２における共通の列の画素間で共有される。
【００５５】
図１１では４つの画素１０４４が描かれている。しかしながら、画素１０４４の数はシステム設計に応じて変更でき、４つに限定されない。図１１では２本の選択線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更でき、２本に限定されない。
【００５６】
ゲートドライバ１０４６は、ＳＥＬｉとＳＥＬｉ＋１を駆動する。ゲートドライバ１０４６は、アドレス信号をアドレス線（たとえば、選択線）に供給するためのアドレスドライバを備える。データドライバ１０４８はプログラミングデータを生成し、ＶＤＡＴＡｊとＶＤＡＴＡｊ＋１を駆動する。コントローラ１０４０は、上述のようにドライバ１０４６，１０４８を制御して画素１０４４を駆動する。
【００５７】
図１２は、図１の画素回路１００のシミュレーション結果を示す。図１２において、“ｇ１”は、駆動トランジスタ１０６の閾値電圧のシフトの変化に対する、初期電流５００ｎＡの場合の図１に示される画素回路１００の電流を表し、“ｇ２”は駆動トランジスタ１０６の閾値電圧のシフトの変化に対する、初期電流１５０ｎＡの場合の画素回路１００の電流を表す。図１２において、“ｇ３”は、駆動トランジスタの閾値電圧のシフトの変化に対する、初期電流５００ｎＡの場合の従来の２−ＴＦＴ画素回路の電流を表し、“ｇ４”は、駆動トランジスタの閾値電圧のシフトの変化に対する、初期電流１５０ｎＡの場合の従来の２−ＴＦＴ画素回路の電流を表す。新しい駆動方式では平均画素電流が安定しており、一方、画素回路に放電トランジスタ（たとえば、図１の１０６）がないと（従来の２−ＴＦＴ画素回路）、平均画素電流は大幅に低下することが明らかである。
【００５８】
図１３は、本発明の別の実施例による画素駆動方式が適用される画素回路の例を示す。図１３の画素回路２１０は、ＯＬＥＤ２１２とＯＬＥＤ２１２を駆動するための駆動回路２１４を備える。駆動回路２１４は、駆動トランジスタ２１６、放電トランジスタ２１８、第一と第二のスイッチトランジスタ２２０，２２２、蓄積コンデンサ２２４を備える。
【００５９】
画素回路２１０は、図８の画素回路１９０と同様である。駆動回路２１４は、図５，８の駆動回路１６４と同様である。トランジスタ２１６，２１８，２２０は、それぞれ図５，８のトランジスタ１６６，１６８，１７０に対応する。トランジスタ２１６，２１８，２２０は、図５，８のトランジスタ１６６，１６８，１７０と同じまたは同様とすることができる。トランジスタ２２２は、図５のトランジスタ１７２または図８のトランジスタ１７８と同じまたは同様とすることができる。ある例において、トランジスタ２１６，２１８，２２０，２２２の各々は、ゲート端子、ソース端子、ドレイン端子を有する。蓄積コンデンサ２２４は、図５から８の蓄積コンデンサ１７４に対応する。蓄積コンデンサ２２４は、図５から８の蓄積コンデンサ１７４と同じまたは同様とすることができる。ＯＬＥＤ２１２は、図８のＯＬＥＤ１９２に対応する。ＯＬＥＤ２１２は、図８のＯＬＥＤ１９２と同じまたは同様とすることができる。
【００６０】
トランジスタ２１６，２１８，２２０，２２２は、アモルファスシリコン、ナノ／微結晶シリコン、ポリシリコン、有機半導体技術（たとえば、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術またはＣＭＯＳ技術（たとえば、ＭＯＳＦＥＴ）を用いて製作することができる。
【００６１】
画素回路２１０において、駆動トランジスタ２１６はＶＤＤとＯＬＥＤ２１２の一方の電極（たとえば、アノード電極）の間に設置される。スイッチトランジスタ２２２と放電トランジスタ２１８は、駆動トランジスタ２１６のゲート端子とＯＬＥＤ２１２の間に直列に接続される。スイッチトランジスタ２２２の１つの端子は、ノードＡ３において駆動トランジスタのゲート端子に接続される。放電トランジスタ２１８のゲート端子はノードＡ３に接続される。蓄積コンデンサ２２４は、ノードＡ３とＯＬＥＤ２１２の間に設置される。スイッチトランジスタ２２０は、ＶＤＡＴＡとノードＡ３の間に設置される。スイッチトランジスタ２２０のゲート端子は、選択線ＳＥＬ［ｎ］に接続される。スイッチトランジスタ２２２のゲート端子は選択線ＳＥＬ［ｎ＋１］に接続される。ＯＬＥＤ２１のもう一方の電極（たとえば、カソード電極）は電源線（たとえば、共通接地）２２６に接続される。ある例において、ＳＥＬ［ｎ］は表示アレイの中のｎ番目の行のアドレス線であり、ＳＥＬ［ｎ＋１］は表示アレイにおける（ｎ＋１）番目の行のアドレス線である。
【００６２】
画素回路２１０は、後述のように、駆動トランジスタ２１６のゲート電圧を調整することにより、フレーム時間中、一定の平均化された電流を供給する。
【００６３】
図１４は、図１３の駆動回路２１４を有する画素回路の別の例を示す。図１４の画素回路２４０は、図５の画素回路１６０と同様である。画素回路２４０は、ＯＬＥＤ２４２を備える。ＯＬＥＤ２４２は、図５のＯＬＥＤ１６２と同じまたは同様とすることができる。画素回路２４０において、駆動トランジスタ２１６はＯＬＥＤ２４２の一方の電極（たとえば、カソード電極）と電源線（たとえば、共通接地）２４６の間に設置される。放電トランジスタ２１８の１つの端子と蓄積コンデンサ２２４の一方の端子は、電源線２４６に接続される。ＯＬＥＤ２４２のもう一方の電極（たとえば、アノード電極）はＶＤＤに接続される。スイッチトランジスタ２２０のゲート端子は選択線ＳＥＬ［ｎ］に接続される。スイッチトランジスタ２２２のゲート端子は選択線ＳＥＬ［ｎ＋１］に接続される。
【００６４】
画素回路２４０は、図１３の画素回路２１０のそれと同様の方法で、フレーム時間中、一定の平均化された電流を供給する。
【００６５】
図１５は、本発明の実施例による画素回路を駆動する方法の例を示す。図１５の波形は、図１３，１４の駆動回路２１４を有する画素回路（たとえば、図１３の２１０、図２１４の２４０）に印加される。
【００６６】
図１５の動作サイクルには、３つの動作サイクル２５０，２５２，２５４が含まれる。動作サイクル２５０はプログラミングサイクルであり、動作サイクル２５２は補償サイクルであり、動作サイクル２５４は駆動サイクルである。図１３から１５を参照すると、プログラミングサイクル２５０において、ノードＡ３は、ＳＥＬ［ｎ］がハイの間、スイッチトランジスタを通じてプログラミング電圧まで充電される。第二の動作サイクル２５２において、ＳＥＬ［ｎ＋１］は高電圧となる。ＳＥＬ［ｎ］は無効にされる（つまり非アクティブにされる）。ノードＡ３は、放電トランジスタ２１８を通じて放電される。第三の動作サイクル２５４において、ＳＥＬ［ｎ］とＳＥＬ［ｎ＋１］は無効にされる。駆動トランジスタ２１６と放電トランジスタ２１８は同じバイアス状態であるため、同じ閾値電圧のシフトが発生する。放電時間が放電トランジスタ２１８のトランスコンダクタンスの関数であることを考えると、放電電圧は、駆動トランジスタ２１６または放電トランジスタ２１８の閾値電圧が上昇すると低下する。したがって、駆動トランジスタ２１６のゲート電圧が相応に調整される。
【００６７】
さらに、図１４の画素２４０において、ＯＬＥＤ２４２のためのＯＬＥＤ電圧の上昇により、ゲート電圧が上昇する。したがって、画素電流は一定のままである。
【００６８】
図１６は、図１３，１４の駆動回路のための表示システムの例を示す。図１６の表示システム１０６０は、複数の画素１０６４を有する表示アレイ１０６２を備える。画素１０６４は、図１３，１４の駆動回路２１４を備え、図１３の画素回路２１０または図１４の画素回路２４０とすることができる。
【００６９】
表示アレイ１０６２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１０６２は、ＡＭＯＬＥＤ表示アレイである。表示アレイ１０６２は、単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のＥＬ素子（たとえば、有機ＥＬ）を有していてもよい。表示アレイ１０６２は、携帯電話、ＰＤＡ、コンピュータディスプレイまたはセル方式携帯電話において使用できる。
【００７０】
ＳＥＬ［ｋ］（ｋ＝ｎ，ｎ＋１，ｎ＋２）は、ｋ番目の行のためのアドレス線である。ＶＤＡＴＡｌ（ｌ＝ｊ，Ｊ＋１）はデータ線であり、図１３，１４のＶＤＡＴＡに対応する。画素１０６４は、行と列に配置される。選択線ＳＥＬ［ｋ］は、表示アレイ１０６２における共通の行の画素間で共有される。データ線ＶＤＡＴＡｌは、表示アレイ１０６２における共通の列の画素間で共有される。
【００７１】
図１６では４つの画素１０６４が描かれている。しかしながら、画素１０６４の数はシステム設計に応じて変更でき、４つに限定されない。図１６では２本の選択線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更でき、２本に限定されない。
【００７２】
ゲートドライバ１０６６はＳＥＬ［ｋ］を駆動する。ゲートドライバ１０６６は、アドレス信号をアドレス線（たとえば、選択線）に供給するためのアドレスドライバを備える。データドライバ１０６８はプログラミングデータを生成し、ＶＤＡＴＡｌを駆動する。コントローラ１０７０は、ドライバ１０６６，１０６８を制御して、上述のように画素１０６４を駆動する。
【００７３】
図１７は、図５の画素回路１６０のシミュレーション結果を示す。図１７において、“ｇ５”は、駆動トランジスタ１６６の閾値電圧のシフトの変化に対する、初期電流６３０ｎＡの場合の図５に示される画素回路１６０の電流を表し、“ｇ６”は駆動トランジスタ１６６の閾値電圧のシフトの変化に対する、初期電流４３０ｎＡの場合の画素回路１６０の電流を表す。画素電流は、駆動トランジスタの閾値電圧が２Ｖシフトした後であっても、非常に安定していることがわかる。図１３の画素回路２１０は図１５の画素回路１６０と同様であるため、当業者にとって、画素回路２１０の画素電流も安定することが明らかであろう。
【００７４】
図１８は、図５の画素回路１６０のシミュレーション結果を示す。図１８において、“ｇ７”は、駆動トランジスタ１６６のＯＬＥＤ電圧の変化に対する、初期電流５１５ｎＡの場合の図５に示される画素回路１６０の電流を表し、“ｇ８”は駆動トランジスタ１６６のＯＬＥＤ電圧の変化に対する、初期電流３８０ｎＡの場合の画素回路１６０の電流を表す。画素電流は、ＯＬＥＤの電圧が２Ｖシフトした後であっても、非常に安定していることがわかる。図１３の画素回路２１０は図１５の画素回路１６０と同様であるため、当業者にとって、画素回路２１０の画素電流も安定することが明らかであろう。
【００７５】
図１９は、図１６の表示アレイ１０６２を駆動するためのプログラミングおよび駆動サイクルを示す概略図である。図１９において、ＲＯＷｊ（ｊ＝１，２，３，４）の各々は、表示アレイ１０６２のｊ番目の行を表す。図１９において、“Ｐ”はプログラミングサイクル、“Ｃ”は補償サイクル、“Ｄ”は駆動サイクルを表す。ｊ番目の行のプログラミングサイクルＰは、（ｊ＋１）番目の行の駆動サイクルＤと重複する。ｊ番目の行の補償サイクルＣは、（ｊ＋１）番目の行のプログラミングサイクルＰと重複する。ｊ番目の行の駆動サイクルＤは、（ｊ＋１）番目の行の補償サイクルＣと重複する。
【００７６】
図２０は、本発明の他の実施例による画素駆動方式を適用する画素回路の例を示す。図２０の画素回路３００は、ＯＬＥＤ３０２と、ＯＬＥＤ３０２を駆動するための駆動回路３０４を備える。駆動回路３０４は、駆動トランジスタ３０６、スイッチトランジスタ３０８、放電トランジスタ３１０、蓄積コンデンサ３１２を備える。ＯＬＥＤ３０２は、たとえば、アノード電極、カソード電極およびアノード電極とカソード電極の間の発光層を備える。
【００７７】
ある例において、トランジスタ３０６，３０８，３１０はｎ型トランジスタである。別の例において、トランジスタ３０６，３０８，３１０はｐ型トランジスタまたはｎ型とｐ型のトランジスタの混合である。ある例において、トランジスタ３０６，３０８，３１０の各々はゲート端子、ソース端子、ドレイン端子を有する。トランジスタ３０６，３０８，３１０は、アモルファスシリコン、ナノ／微結晶シリコン、ポリシリコン、有機半導体技術（たとえば、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術またはＣＭＯＳ技術（たとえば、ＭＯＳＦＥＴ）を使って製作することができる。
【００７８】
駆動トランジスタ３０６は、電圧供給線ＶｄｄとＯＬＥＤ３０２の間に設置される。駆動トランジスタ３０６の１つの端子（たとえば、ソース）はＶｄｄに接続される。駆動トランジスタ３０６の他の端子（たとえば、ドレイン）はＯＬＥＤ３０２の一方の電極（たとえば、アノード電極）に接続される。ＯＬＥＤ３０２のもう一方の電極（たとえば、カソード電極）は電源線（たとえば。共通接地）３１４に接続される。蓄積コンデンサ３１２の一方の端子はノードＡ４において駆動トランジスタ３０６のゲート端子に接続される。蓄積コンデンサ３１２のもう一方の端子はＶｄｄに接続される。スイッチトランジスタ３０８のゲート端子は選択線ＳＥＬ［ｉ］に接続される。スイッチトランジスタ３０８の１つの端子は、データ線ＶＤＡＴＡに接続される。スイッチトランジスタ３０８の他の端子はノードＡ４に接続される。放電トランジスタ３１０のゲート端子は選択線ＳＥＬ［ｉ−１］またはＳＥＬ［ｉ＋１］に接続される。ある例において、選択線ＳＥＬ［ｍ］（ｍ＝ｉ−１，ｉ，ｉ＋１）は表示アレイにおけるｍ番目の行のアドレス線である。放電トランジスタ３１０の１つの端子はノードＡ４に接続される。放電トランジスタ３１０の他の端子はセンサ３１６に接続される。ある例において、各画素はセンサ３１６を備える。別の例において、センサ３１６は複数の画素回路により共有される。
【００７９】
センサ３１６は、感知端子とバイアス端子Ｖｂ１を有する。センサ３１６の感知端子は放電トランジスタ３１０に接続される。バイアス端子Ｖｂ１は、たとえば、これに限定されないが、接地、Ｖｄｄまたは駆動トランジスタ３０６の１つの端子（たとえば、ソース）に接続されていてもよい。センサ３１６は画素回路からのエネルギー移動を検出する。センサ３１６のコンダクタンスは、感知結果に応じて変化する。センサ３１６によって吸収される画素による発光または熱エネルギー、したがって、センサのキャリア濃度が変化する。センサ３１６は、たとえば、これに限定されないが、光、熱またはその他の変換手段等によりフィードバックを供給する。センサ３１６は、たとえば、これに限定されないが、光センサまたは熱センサとすることができる。後述のように、ノードＡ４は、センサ３１６のコンダクタンスに応じて放電される。
【００８０】
駆動回路３０４は、画素回路をプログラム、補償／修正、駆動するために使用される。画素回路３００は、駆動トランジスタ３０６のゲート電圧を調整することにより、そのディスプレイの寿命が終了するまで一定の輝度を提供する。
【００８１】
図２１は、図２０の駆動回路３０４を有する画素回路の別の例を示す。図２１の画素回路３３０は、図２０の画素回路３００と同様である。画素回路３３０はＯＬＥＤ３３２を備える。ＯＬＥＤ３３２は図２０のＯＬＥＤ３０２と同じまたは同様とすることができる。画素回路３３０において、駆動トランジスタ３０６の１つの端子（たとえば、ドレイン）はＯＬＥＤ３３２の一方の電極（たとえば、カソード電極）に接続され、駆動トランジスタ３０６の他の端末（たとえば、ソース）は電極線（たとえば、共通接地）３３４に接続される。さらに、蓄積コンデンサ３１２の一方の端子はノードＡ４に接続され、蓄積コンデンサ３１２のもう一方の端子は電源線３３４に接続される。画素回路３３０は、図２０の画素回路３００のそれと同様の方法で、そのディスプレイの寿命が終了するまで一定の輝度を提供する。
【００８２】
図２０，２１を参照すると、画素回路における駆動トランジスタ３０６とＯＬＥＤ３０２／３３２の経年劣化(aging)は、２つの異なる方法で補償される。つまり、画素内補償とオブパネル修正である。
【００８３】
画素内補償について詳細に説明する。図２２は、本発明のまた別の実施例による画素回路の駆動方法の例を示す。図２２の波形を、図２０，２１の駆動回路３０４を有する画素に印加することにより、画素内補償が行われる。
【００８４】
図２２の動作サイクルには動作サイクル３４０，３４２，３４４が含まれる。動作サイクル３４０はｉ番目の行のプログラムサイクルであり、（ｉ＋１）番目の行のための駆動サイクルである。動作サイクル３４２はｉ番目の行のための補償サイクルであり、（ｉ＋１）番目の行のプログラミングサイクルである。動作サイクル３４４はｉ番目の行のための駆動サイクルであり、（ｉ＋１）番目の行のための補償サイクルである。図２０から２２を参照すると、ディスプレイのｉ番目の行のためのプログラミングサイクル３４０において、ｉ番目の行の画素回路のノードＡ４はスイッチトランジスタ３０８を通じてプログラミング電圧に充電され、その間、選択線ＳＥＬ［ｉ］はハイである。（ｉ＋１）番目の行のためのプログラミングサイクルにおいて、ＳＥＬ［ｉ＋１］はハイとなり、ノードＡ４に保存される電圧は、センサ３１６のコンダクタンスに基づいて変化する。ｉ番目の行の駆動サイクル３４４において、駆動トランジスタ３０６の電流はＯＬＥＤの輝度を制御する。
【００８５】
ノードＡ４において放電された電圧の量は、センサ３１６のコンダクタンスに依存する。センサ３１６は、ＯＬＥＤの輝度または温度によって制御される。したがって、放電電圧の量は、画素の経過年数とともに減少する。これにより、画素回路の寿命が終了するまで、輝度は一定となる。
【００８６】
図２３は、図２０，２１の駆動回路３０４のための表示システムの例を示す。図２３の表示システム１０８０は、複数の画素１０８４を有する表示アレイ１０８２を備える。画素１０８４は図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。
【００８７】
表示アレイ１０８２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１０８２はＭＯＬＥＤ表示アレイである。表示アレイ１０８２は単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のエレクトロルミネセンス（ＥＬ）素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１０８２は、携帯電話、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたはセル方式携帯電話で使用できる。
【００８８】
図２３のＳＥＬ［ｉ］（ｉ＋ｍ−１，ｍ，ｍ＋１）は、ｉ番目の行のためのアドレス線である。図２３のＶＤＡＴＡｎ（ｎ＝ｊ，ｊ＋１）は、ｎ番目の列のためのデータ線である。アドレス線ＳＥＬ［ｉ］は、図２０，２１の選択線ＳＥＬ［ｉ］に対応する。データ線ＶＤＡＴＡｎは、図２０，２１のＶＤＡＴＡに対応する。
【００８９】
ゲートドライバ１０８６は、各アドレス線にアドレス信号を供給し、これらを駆動するためのアドレスドライバを備える。データドライバ１０８８は、プログラミングデータを生成し、データ線を駆動する。コントローラ１０９０はドライバ１０８６，１０８８を制御して、画素１０８４を駆動し、上述のような画素内補償を実行する。
【００９０】
図２３では４つの画素１０８４が描かれている。しかしながら、画素１０８４の数はシステム設計に応じて変更でき、４つに限定されない。図２３では３本のアドレス線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更できる。
【００９１】
図２３において、画素１０８４の各々は図２０，２１のセンサ３１６を備える。別の例において、表示アレイ１０８０は、図２４に示されるように、センサ３１６を有する１つまたは２つ以上の基準画素を有していてもよい。
【００９２】
図２４は、図２０，２１の駆動回路３０４のための表示システムの別の例を示す。図２４の表示システム１１００は、複数の画素１１０４と１つまたは２つ以上の基準画素１１０６を有する表示アレイ１１０２を備える。基準画素１１０６は、図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。図２４では２つの基準画素１１０６が描かれている。しかしながら、画素１１０６の数はシステム設計に応じて変更でき、２つに限定されない。画素１１０４は、ＯＬＥＤとＯＬＥＤを駆動するための駆動トランジスタを備え、図２０，２１のセンサ３１６を備えない。ＳＥＬ＿ＲＥＦは、基準画素１１０６のアレイにおける放電トランジスタを選択するための選択線である。
【００９３】
ゲートドライバ１１０８は、アドレス線と選択線ＳＥＬ＿ＲＥＦを駆動する。ゲートドライバ１１０８は、図２４のゲートドライバ１１０８と同じまたは同様とすることができる。データドライバ１１１０はデータ線を駆動する。データドライバ１１１０は、図２３のデータドライバ１０８８と同じまたは同様とすることができる。コントローラ１１１２はドライバ１１０８，１１１０を制御する。
【００９４】
図２３，２４の基準画素（図２３の１０８４、図２４の１１０６）は、後述のように、コントローラ（図２３の１０９０、図２４の１１１２）またはドライバ側（図２３の１０８８、図２４の１１１０）でプログラミング電圧が修正されるオブパネルアルゴリズムのための経年劣化情報(aging knowledge)を提供するように動作することができる。
【００９５】
オブパネル修正について詳しく説明する。図２１を参照すると、オブパネル修正は、センサ３１６をリードバックし、プログラミング電圧を修正することによって、画素回路の経過年数情報を抽出することによって実行される。オブパネル修正は、閾値ＶｔのシフトとＯＬＥＤの劣化を含む画素の経年劣化(aging)を補償する。
【００９６】
図２５は、本発明の実施例による画素システムの例を示す。図２５の画素システムは、リードバック回路３６０を備える。リードバック回路３６０は、チャージポンプアンプ(charge-pump amplifier)３６２とコンデンサ３６４を備える。チャージポンプアンプ３６２の１つの端子は、スイッチＳＷ１を介してデータ線ＶＤＡＴＡに接続可能である。チャージポンプアンプ３６２の他の端子はバイアス電圧Ｖｂ２に接続される。チャージポンプアンプ３６２は、スイッチＳＷ１を介して、ノードＡ４から放電される電圧をリードバックする。
【００９７】
チャージポンプアンプ３６２の出力３６６は、ノードＡ４における電圧に依存して変化する。画素回路の時間依存特性は、チャージポンプアンプ３６２を介してノードＡ４から読み取ることができる。
【００９８】
図２５では、１つのリードバック回路３６０と１つのスイッチＳＷ１が１つの画素回路のために設けられているように描かれている。しかしながら、リードバック回路３６０とスイッチＳＷ１は、画素回路の集合（たとえば、１列の画素回路）のために設けられていてもよい。図２５では、リードバック回路３６０とスイッチとスイッチＳＷ１は画素回路３００に設置されている。別の例において、リードバック回路３６０とスイッチＳＷ１は、図２１の画素回路３３０に適用される。
【００９９】
図２６は、図２５のリードバック回路３６０を有する表示システムの例を示す。図２６の表示システム１１２０は、複数の画素１１２４を有する表示アレイ１１２２を備える。画素１１２４は図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。画素１１２４は、図２３の画素１０８４または図２４の１１０６と同じまたは同様とすることができる。
【０１００】
図２６では４つの画素１１２４が描かれている。しかしながら、画素１１２４の数はシステム設計に応じて変更でき、４つに限定されない。図２６では３本のアドレス線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計によって変更できる。
【０１０１】
各列について、リードバック回路ＲＢ１［ｎ］（ｎ＝ｊ，ｊ＋１）とスイッチＳＷ１［ｎ］（図示せず）が設けられている。リードバック回路ＲＢ１［ｎ］はＳＷ１［ｎ］を備えていてもよい。リードバック回路ＲＢ１［ｎ］とスイッチＳＷ１［ｎ］は、それぞれ図２５のリードバック３６０とスイッチＳＷ１に対応する。以下の説明において、ＲＢ１とＲＢ１［ｎ］は同義的に用いられ、ＲＢ１は特定の行のための図２５のリードバック回路３６０を指すこともある。
【０１０２】
表示アレイ１１２２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１１２２はＡＭＯＬＥＤ表示アレイである。表示アレイ１１２２は、単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のエレクトロルミネセンス（ＥＬ）素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１１２２は、携帯電話、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたはセル方式携帯電話において使用することができる。
【０１０３】
ゲートドライバ１１２６は、アドレス線を駆動するためのアドレスドライバを備える。ゲートドライバ１１２６は、図２３のゲートドライバ１０８６または図２４のゲートドライバ１１０８と同じまたは同様とすることができる。ゲートドライバ１１２８はプログラミングデータを生成し、データ線を駆動する。データドライバ１１２８は、対応するリードバック回路ＲＢ１［ｎ］の出力に基づいてプログラミングデータを計算する回路を備える。コントローラ１１３０は、上述のように、ドライバ１１２６と１１２８を制御して、画素１１２４を駆動する。コントローラ１１３０は、スイッチＳＷ１［ｎ］のオンまたはオフを制御し、ＲＢ１［ｎ］が対応するデータ線ＶＤＡＴＡｎに接続されるようする。
【０１０４】
画素１１２４は、リードバック回路ＲＢ１の出力電圧に応じて、コントローラ１１３０またはドライバ側１１２８においてプログラミング電圧が修正されるオブパネルアルゴリズムのための経年劣化情報(aging knowledge)を提供するように動作される。単純な修正としては、リードバック回路ＲＢ１の出力電圧の変化によってプログラミング電圧を変動させるスケーリングがある。
【０１０５】
図２６において、画素１１２４の各々は、図２０，２１のセンサ３１６を備える。別の例において、表示アレイ１１２０は、図２７に示すように、センサ３１６を有する１つまたは２つ以上の基準画素を有していてもよい。
【０１０６】
図２７は、図２５のリードバック回路を有する表示システムの別の例を示す。図２７の表示システム１１４０は、複数の画素１１４４と１つまたは２つ以上の基準画素１１４６を有する表示アレイ１１４２を備える。基準画素１１４６は図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。図２７では２つの基準画素１１４６が描かれている。しかしながら、画素１１４６の数はシステム設計に応じて変更でき、２つに限定されない。画素１１４４は、ＯＬＥＤとＯＬＥＤを駆動するための駆動トランジスタを備え、図２０，２１のセンサ３１６を備えない。ＳＥＬ＿ＲＥＦは、基準画素１１４６のアレイにおける放電トランジスタを選択するための選択線である。
【０１０７】
ゲートドライバ１１４８は、アドレス線と選択線ＳＥＬ＿ＲＥＦを駆動する。ゲートドライバ１１４８は、図２６のゲートドライバ１１２６と同じまたは同様とすることができる。データドライバ１１５０は、プログラミングデータを生成し、プログラミングデータを修正し、データ線を駆動する。データドライバ１１５０は、図２６のデータドライバ１１２８と同じまたは同様とすることができる。コントローラ１１５２は、ドライバ１１４８と１１５０を制御する。
【０１０８】
基準画素１１４６は、プログラミング電圧がリードバック回路ＲＢ１の出力電圧に応じてコントローラ１１５２またはドライバ側１１５０で修正されるオブパネルアルゴリズムのための経年劣化情報(aging knowledge)を提供するように動作される。単純な修正としては、リードバック回路ＲＢ１の出力電圧の変化によってプログラミング電圧を変動させるスケーリングがある。
【０１０９】
図２８は、本発明の他の実施例による画素回路を駆動する方法の例を示す。図２６の表示システム１１２０と図２７の表示システム１１４０は、図２８の波形に応じて動作することができる。図２８の波形を、リードバック回路（たとえば、図３の３６０、図２６，２７のＲＢ１）を有する表示システムに印加することにより、オブパネル修正が実行される。
【０１１０】
図２８の動作サイクルには動作サイクル３８０，３８２，３８３，３８４，３８６が含まれる。動作サイクル３８０はｉ番目の行のためのプログラミングサイクルである。動作サイクル３８２はｉ番目の行のための駆動サイクルである。各行の駆動サイクルは、他の行と独立している。動作サイクル３８３はｉ番目の行のための初期化サイクルである。動作サイクル３８４はｉ番目の行のための統合サイクルである。動作サイクル３８６はｉ番目の行のためのリードバックサイクルである。
【０１１１】
図２５から２８を参照すると、ｉ番目の行のためのプログラミングサイクル３８０において、ｉ番目の行の画素回路のノードＡ４はスイッチトランジスタ３０８を通じてプログラミング電圧に充電され、その間、選択線ＳＥＬ［ｉ］はハイである。ｉ番目の行のためのプログラミングサイクル３８０では、ノードＡ４が修正されたプログラミング電圧に充電される。ｉ番目の行のための駆動サイクル３８２では、ＯＬＥＤの輝度がドライバトランジスタ３０６によって制御される。ｉ番目の行のための初期化サイクル３８３では、ノードＡ４がバイアス電圧に充電される。ｉ番目の行のための統合サイクル３８４において、ＳＥＬ［ｉ−１］はハイであるため、ノードＡ４の電圧は、センサ３１６を通じて放電される。リードバックサイクル３８６において、ノードＡ４での電圧の変化がリードバックされ、修正（たとえば、プログラミング電圧のスケーリング）のために使用される。
【０１１２】
リードバックサイクル３８４の開始時には、リードバック回路ＲＢ１のスイッチＳＷ１がオンであり、データ線ＶＤＡＴＡはＶｂ２に充電される。また、コンデンサ３６４は、データ線ＶＤＡＴＡに接続された全ての画素によるリークの結果として、電圧Ｖｐｒｅに充電される。すると選択線ＳＥＬ［ｉ］はハイとなり、放電された電圧Ｖｄｉｓｃｈはコンデンサ３６４を通じて現れる(developed)。２つの抽出された電圧（ＶｐｒｅとＶｄｉｓｃｈ）の差を使って画素の経年劣化(aging)が計算される。
【０１１３】
センサ３１６はほとんど常にオフであり、統合サイクル３８４の間だけオンにすることができる。したがって、センサ３１６の経年劣化(aging)は非常にわずかである。さらに、センサ３１６はその劣化を大幅に抑えるために、正しくバイアスさせることができる。
【０１１４】
さらに、この方法は、センサ３１６の経年劣化情報(aging)の抽出にも使用できる。図２９は、センサ３１６の経年劣化情報(aging)の抽出方法の例を示す。暗い画素と暗い基準画素のセンサについて抽出された電圧を使い、センサ３１６の経年劣化状態(aging)を検出することができる。たとえば、図２７の表示システム１１４０は、図２９の波形に従って動作することができる。
【０１１５】
図２９の動作サイクルには動作サイクル３８０，３８２，３８３，３８４，３８６が含まれる。動作サイクル３８０はｉ番目の行のためのプログラミングサイクルである。動作サイクル３８２はｉ番目の行のための駆動サイクルである。動作サイクル３８３はｉ番目の行のための初期化サイクルである。動作サイクル３８４はｉ番目の行のための統合サイクルである。動作サイクル３８６はｉ番目の行のためのリードバックサイクルである。動作サイクル３８０（２回目）は基準の行のための初期化サイクルである。動作サイクル３８４（２回目）は基準の行のための統合サイクルである。動作サイクル３８６（２回目）は基準の行のためのリードバックサイクル（抽出）である。
【０１１６】
基準の行は１つまたは複数の基準画素（たとえば、図２７の１１４６）を含み、（ｍ−１）番目の行の中にある。ＳＥＬ＿ＲＥＦは、基準の行の基準画素における放電トランジスタ（たとえば、図２５の３１０）を選択するための選択線である。
【０１１７】
図２５，２７，２９を参照すると、センサ３１６の経年劣化情報(aging)を抽出するために、正常の画素回路（たとえば、１１４４）はオフである。正常な画素からの出力３１６を介して抽出された電圧と、基準画素（たとえば、１１４６）のオフ状態に関して抽出された電圧の差が得られる。基準画素のオフ状態の電圧は、基準画素がストレスを受けていない時に抽出される。この差により、センサ３１６の劣化情報が抽出される。
【０１１８】
図３０は、本発明の別の実施例による画素システムの例を示す。図３０の画素システムはリードバック回路４００を備える。リードバック回路４００は、トランスレジスタンスアンプ４０２を備える。トランスレジスタンスアンプ４０２の１つの端子は、スイッチＳＷ２を介してデータ線ＶＤＡＴＡに接続することができる。トランスレジスタンスアンプ４０２は、スイッチＳＷ２を介してノードＡ４から放電される電圧をリードバックする。スイッチＳＷ２は、図２５のスイッチＳＷ１と同じまたは同様とすることができる。
【０１１９】
トランスレジスタンスアンプ４０２の出力は、ノードＡ４の電圧に応じて変化する。画素回路の時間依存特性は、トランスレジスタンスアンプ４０２を介してノードＡ４から読み出すことができる。
【０１２０】
図３０において、１つのリードバック回路４００と１つのスイッチＳＷ２が１つの画素回路について描かれている。しかしながら、リードバック回路４００とスイッチＳＷ２は、画素回路の集合（たとえば、１列の画素回路）について設置することもできる。図３０においては、リードバック回路４００とスイッチＳＷ２は画素回路３００に設けられている。別の例において、リードバック回路４００とスイッチＳＷ２は図２１の画素回路３３０に適用される。
【０１２１】
図３１は、図３０のリードバック回路４００を有する表示システムの例を示す。図３１の表示システム１１６０は、複数の画素１１６４を有する表示アレイ１１６２を備える。画素１１６４は、図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。画素１１６４は、図２６の画素１１２４または図２７の１１４６と同じまたは同様とすることができる。
【０１２２】
図３１では４つの画素１１６４が描かれている。しかしながら、画素１１６４の数はシステム設計に応じて変更でき、４つに限定されない。図３１では３本のアドレス線と２本のデータ線が描かれている。しかしながら、選択線とデータ線の数はシステム設計に応じて変更できる。
【０１２３】
各列について、リードバック回路ＲＢ２［ｎ］（ｎ＝ｊ，ｊ＋１）とスイッチＳＷ２［ｎ］（図示せず）が設けられている。リードバック回路ＲＢ２［ｎ］はＳＷ２［ｎ］を備えていてもよい。リードバック回路ＲＢ２［ｎ］とスイッチＳＷ２［ｎ］は、それぞれ図３０のリードバック４００とスイッチＳＷ２に対応する。以下の説明において、ＲＢ２とＲＢ２［ｎ］は同義的に用いられ、ＲＢ２は特定の行のための図３０のリードバック回路４００を指すこともある。
【０１２４】
表示アレイ１１６２は、アクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１１６２はＡＭＯＬＥＤ表示アレイである。表示アレイ１１６２は、単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のエレクトロルミネセンス（ＥＬ）素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１１６２は、携帯電話、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたはセル方式携帯電話において使用することができる。
【０１２５】
ゲートドライバ１１６６は、アドレス線を駆動するためのアドレスドライバを備える。ゲートドライバ１１６６は、図２６のゲートドライバ１１２６または図２７のゲートドライバ１１４８と同じまたは同様とすることができる。ゲートドライバ１１６８はプログラミングデータを生成し、データ線を駆動する。データドライバ１１６８は、対応するリードバック回路ＲＢ２［ｎ］の出力に基づいてプログラミングデータを計算する回路を備える。コントローラ１１７０は、上述のように、ドライバ１１６６と１１６８を制御して、画素１１６４を駆動する。コントローラ１１７０は、スイッチＳＷ２［ｎ］のオンまたはオフを制御し、ＲＢ２［ｎ］が対応するデータ線ＶＤＡＴＡｎに接続されるようする。
【０１２６】
画素１１６４は、リードバック回路ＲＢ２の出力電圧に応じて、コントローラ１１７０またはドライバ側１１６８においてプログラミング電圧が修正されるオブパネルアルゴリズムのための経年劣化情報(aging knowledge)を提供するように動作される。単純な修正としては、リードバック回路ＲＢ２の出力電圧の変化によってプログラミング電圧を変動させるスケーリングがある。
【０１２７】
図３１において、画素１１６４の各々は、図２０，２１のセンサ３１６を備える。別の例において、表示アレイ１１６０は、図３２に示すように、センサ３１６を有する１つまたは２つ以上の基準画素を有していてもよい。
【０１２８】
図３２は、図３０のリードバック回路４００を有する表示システムの別の例を示す。図３２の表示システム１２００は、複数の画素１２０４と１つまたは２つ以上の基準画素１２０６を有する表示アレイ１２０２を備える。基準画素１２０６は図２０，２１の駆動回路３０４を備え、図２０の画素回路３００または図２１の画素回路３３０とすることができる。図３２では２つの基準画素１２０６が描かれている。しかしながら、画素１２０４の数はシステム設計に応じて変更でき、２つに限定されない。画素１２０４は、ＯＬＥＤとＯＬＥＤを駆動するための駆動トランジスタを備え、図２０，２１のセンサ３１６を備えない。ＳＥＬ＿ＲＥＦは、基準画素１２０６のアレイにおける放電トランジスタを選択するための選択線である。
【０１２９】
ゲートドライバ１２０８は、アドレス線と選択線ＳＥＬ＿ＲＥＦを駆動する。ゲートドライバ１２０８は、図２７のゲートドライバ１１４８または図３１のゲートドライバ１１６６と同じまたは同様とすることができる。データドライバ１２１０は、プログラミングデータを生成し、プログラミングデータを修正し、データ線を駆動する。データドライバ１２１０は、図２７のデータドライバ１１５０または図３２のデータドライバ１１６８と同じまたは同様とすることができる。コントローラ１２１２は、ドライバ１２０８と１２１０を制御する。
【０１３０】
基準画素１２０６は、プログラミング電圧がリードバック回路ＲＢ２の出力電圧に応じてコントローラ１２１２またはドライバ側１２１０で修正されるオブパネルアルゴリズムのための経年劣化情報(aging knowledge)を提供するように動作される。単純な修正としては、リードバック回路ＲＢ２の出力電圧の変化によってプログラミング電圧を変動させるスケーリングがある。
【０１３１】
図３３は、本発明の他の実施例による画素回路を駆動する方法の例を示す。図３１の表示システム１１６０と図３２の表示システム１２００は、図３３の波形に応じて動作することができる。図３３の波形を、リードバック回路（たとえば、図３０の４００、図３１，３２のＲＢ２）を有する表示システムに印加することにより、オブパネル修正が実行される。
【０１３２】
図３３の動作サイクルには、ある行のための動作サイクル４２０，４２２，４２４が含まれる。動作サイクル４２０はｉ番目の行のためのプログラミングサイクルである。動作サイクル４２２はｉ番目の行のための駆動サイクルである。動作サイクル４２４はｉ番目の行のためのリードバック（抽出）サイクルである。
【０１３３】
図３０から３３を参照すると、ｉ番目の行のためのプログラミングサイクル４２０において、ｉ番目の行の画素回路のノードＡ４は、スイッチトランジスタ３０８を通じてプログラミング電圧まで充電され、その間、選択線ＳＥＬ［ｉ］はハイである。ｉ番目の行のための駆動サイクル４２２で、画素の輝度が駆動トランジスタ３０６の電流によって制御される。ｉ番目の行のための抽出サイクル４２４では、ＳＥＬ［ｉ］とＳＥＬ［ｉ−１］がハイであり、センサ３１６の電流が監視される。この電流の変化がリードバック回路ＲＢ２によって増幅される。この変化を使用して、画素における輝度の低下が測定され、プログラミング電圧を修正することにより（たとえば、プログラミング電圧のスケーリング）、輝度の低下が補償される。
【０１３４】
リードバックサイクル４２４の開始時に、修正のためにアルゴリズムが選択する行のためのスイッチＳＷ２はオンであり、その間、ＳＥＬ［ｉ］はローである。したがって、リーク電流がトランスレジスタンスアンプ４０２の出力電圧としてリーク電流が抽出される。行の選択は、ストレス履歴に基づいて、あるいはランダムに、あるいは逐次的に行うことができる。次に、ＳＥＬ［ｉ］がハイとなるため、画素の輝度または温度に関するセンサの電流は、トランスレジスタンスアンプ４０２の出力電圧としてリードバックされる。リーク電流とセンサ電流について抽出された２つの電圧を使い、画素の経年劣化(aging)を計算することができる。
【０１３５】
センサ３１６はほとんど常にオフであり、動作サイクル４２４の間だけオンにすることができる。したがって、センサ３１６の経年劣化は非常にわずかである。さらに、センサ３１６はその劣化を大幅に抑えるために、正しくバイアスさせることができる。
【０１３６】
さらに、この方法は、センサ３１６の経年劣化情報(aging)の抽出にも使用できる。図３４は、図３０のセンサ３１６の経年劣化情報(aging)の抽出方法の例を示す。たとえば、図３２の表示システム１２００は、図３４の波形に従って動作する。
【０１３７】
図３４の動作サイクルには動作サイクル４２０，４２２，４２４が含まれる。動作サイクル４２０（１回目）はｉ番目の行のためのプログラミングサイクルである。動作サイクル４２２はｉ番目の行のための駆動サイクルである。動作サイクル４２４（１回目）はｉ番目の行のためのリードバック（抽出）サイクルである。動作サイクル４２４（２回目）は、基準の行のためのリードバック（抽出）サイクルである。
【０１３８】
基準の行は１つまたは複数の基準画素（たとえば、図３２の１２０６）を含み、（ｍ−１）番目の行の中にある。ＳＥＬ＿ＲＥＦは、基準の行の基準画素における放電トランジスタ（たとえば、図３０の３１０）を選択するための選択線である。
【０１３９】
図３０，３２，３４を参照すると、センサ３１６の経年劣化情報(aging)を抽出するために、正常の画素回路（たとえば、１２０４）はオフである。正常な画素回路からのトランスレジスタンスアンプ４０２の出力を介して抽出された電圧と、基準画素（たとえば、１２０６）のオフ状態に関して抽出された電圧の差が得られる。基準画素のオフ状態の電圧は、基準画素がストレスを受けていない時に抽出される。この差により、センサ３１６の劣化情報が抽出される。
【０１４０】
図３５は、本発明のまた別の実施例による画素駆動方法が適用される画素回路の例を示す。図３５の画素回路５００はＯＬＥＤ５０２とＯＬＥＤ５０２を駆動するための駆動回路５０４を備える。駆動回路５０４は、駆動トランジスタ５０６、スイッチトランジスタ５０８、放電トランジスタ５１０、調整回路５１０および蓄積コンデンサ５１２を備える。
【０１４１】
ＯＬＥＤ５０２は、図１３のＯＬＥＤ２１２または図２０のＯＬＥＤ３０２と同じまたは同様とすることができる。コンデンサ５１２は、図１３のコンデンサ２２４または図２０のコンデンサ３１２と同じまたは同様とすることができる。トランジスタ５０６，５０８，５１０は、図１３のトランジスタ２０６，２２０，２２２あるいは図２０のトランジスタ３０６，３０８，３１０と同じまたは同様とすることができる。ある例において、トランジスタ５０６，５０８，５１０の各々は、ゲート端子、ソース端子、ドレイン端子を備える。
【０１４２】
駆動トランジスタ５０６は、電圧供給線ＶＤＤとＯＬＥＤ５０２の間に設置される。駆動トランジスタ５０６の１つの端子（たとえば、ドレイン）はＶＤＤに接続される。駆動トランジスタ５０６の他の端子（たとえば、ソース）はＯＬＥＤ５０２の一方の電極（たとえば、アノード電極）に接続される。ＯＬＥＤ５０２のもう一方の電極（たとえば、カソード電極）は電源線ＶＳＳ（たとえば、共通接地）５１４に接続される。蓄積コンデンサ５１２の一方の端子はノードＡ５において駆動トランジスタ５０６のゲート端子に接続される。蓄積コンデンサ５１２のもう一方の端子は選択線ＳＥＬ［ｎ］に接続される。スイッチトランジスタ５０８の１つの端子はデータ線ＶＤＡＴＡに接続される。スイッチトランジスタ５０８の他の端子はノードＡ５に接続される。トランジスタ５１０のゲート端子は制御線ＣＮＴ［ｎ］に接続される。ある例において、ｎは表示アレイのｎ番目の行を指す。トランジスタ５１０の１つの端子はノードＡ５に接続される。トランジスタ５１０の他の端子は調整回路５１６の一方の端子に接続される。調整回路５１６のもう一方の端子はＯＬＥＤ５０２に接続される。
【０１４３】
調整回路５１６は、画素の経年劣化(aging)に基づいて抵抗が変化するため、放電トランジスタ５１０とのＡ５の電圧を調整するために設置される。ある例において、調整回路５１６は図１３のトランジスタ２１８である。別の例において、調整回路５１６は図２０のセンサ３１６である。
【０１４４】
駆動トランジスタ５０６の閾値電圧のシフトを改善するために、画素回路はフレーム時間の一部分の間、オフにされる。
【０１４５】
図３６は、本発明の別の実施例による画素回路の駆動方法の例を示す。図３６の波形は、図３５の画素回路に印加される。画素回路５００の動作サイクルには、プログラミングサイクル５２０、放電サイクル５２２、発光サイクル５２４、リセットサイクル５２６、緩和サイクル５２７が含まれる。
【０１４６】
プログラミングサイクル５２０において、ノードＡ５はプログラミング電圧ＶＰに充電される。放電サイクル５２２において、ＣＮＴ［ｎ］はハイとなり、ノードＡ５の電圧は部分的に放電され、画素の経年劣化(aging)を補償する。発光サイクル５２４において、ＳＥＬ［ｎ］とＣＮＴ［ｎ］はローになる。ＯＬＥＤ５０２は、発光サイクル５２４中に駆動トランジスタ５０６によって制御される。リセットサイクル５２６において、ＣＮＴ［ｎ］は高電圧となり、リセットサイクル５２６中にノードＡ５における電圧が完全に放電される。緩和サイクル５２７において、駆動トランジスタ５０６はストレスを受けず、発光サイクル５２４から回復する。したがって、駆動トランジスタ５０６の経年劣化(aging)が大幅に減少する。
【０１４７】
図３７は、図３５の画素回路を備える表示システムの例を示す。図３７の表示システム１３００は、複数の画素５００を有する表示アレイ１３０２を備える。表示アレイ１３０２はアクティブマトリクスディスプレイである。ある例において、表示アレイ１３０２はＡＭＯＬＥＤ表示アレイである。画素５００は行と列に配置される。図３７ではｎ番目の行について２つの画素５００が描かれている。表示アレイ１３０２は２つより多くの画素を備えていてもよい。
【０１４８】
表示アレイ１３０２は、単色、多色またはフルカラーディスプレイとすることができ、１つまたは２つ以上のエレクトロルミネセンス（ＥＬ）素子（たとえば、有機ＥＬ）を備えていてもよい。表示アレイ１３０２は携帯電話、携帯情報端末（ＰＤＡ）、コンピュータディスプレイまたはセル方式携帯電話に使用できる。
【０１４９】
アドレス線ＳＥＬ［ｎ］がｎ番目の行に設置される。制御線ＣＮＴ［ｎ］はｎ番目の行に設置される。データ線ＶＤＡＴＡｋ（ｋ＝ｊ，ｊ＋１）はｋ番目の列に設置される。アドレス線ＳＥＬ［ｎ］は図３５のＳＥＬ［ｎ］に対応する。制御線ＣＮＴ［ｎ］は図３５のＣＮＴ［ｎ］に対応する。データ線ＶＤＡＴＡｋ（ｋ＝ｊ，ｊ＋１）は図３５のＶＤＡＴＡに対応する。
【０１５０】
ゲートドライバ１３０６はＳＥＬ［ｎ］を駆動する。データドライバ１３０８はプログラミングデータを生成し、ＶＤＡＴＡｋを駆動する。コントローラ１３１０はドライバ１３０６，１３０８を制御して、画素５００を駆動し、図３６の波形を発生する。
【０１５１】
図３８は、図３５の画素回路５００を有する表示システムの別の例を示す。図３８の表示システム１４００は、複数の画素５００を有する表示アレイ１４０２を備える。表示アレイ１４０２はアクティブマトリクス発光ディスプレイである。ある例において、表示アレイ１３０２はＡＭＯＬＥＤ表示アレイである。画素５００は行と列に配置される。図３８ではｎ番目の行について４つの画素５００が描かれている。表示アレイ１４２は４つより多い画素を備えていてもよい。
【０１５２】
ＳＥＬ［ｉ］（ｉ＝ｎ，ｎ＋１）は選択線であり、図３５のＳＥＬ［ｎ］に対応する。ＣＮＴ［ｉ］（ｉ＝ｎ，ｎ＋１）は制御線であり、図３５のＣＮＴ［ｎ］に対応する。ＯＵＴ［ｋ］（ｋ＝ｎ−１，ｎ，ｎ＋１）はゲートドライバ１４０６からの出力である。選択線はゲートドライバ１４０２またはＶＬ線からの出力の一方に接続される。ＶＤＡＴＡｍ（ｍ＝ｊ，ｊ＋１）はデータ線であり、図３５のＶＤＡＴＡに対応する。ＶＤＡＴＡｍはデータドライバ１４０８により制御される。コントローラ１４１０はゲートドライバ１４０６とデータドライバ１４０８を制御して、画素回路５００を動作させる。
【０１５３】
制御線と選択線は、スイッチ１４１２を通じてゲートドライバ１４０６からの同じ出力を共有する。図３６の放電サイクル５２６において、ＲＥＳ信号はスイッチ１４１２の方向を変更し、選択線を電圧の低いＶＬ線に接続して、画素回路５００のトランジスタ５０８をオフにする。ＯＵＴ［ｎ−１］はハイであり、したがってＣＮＴ［ｎ］もハイとなる。このため、ノードＡ５の電圧は、調整回路５１６と放電トランジスタ５１０によって調整される。他の動作サイクルでは、ＲＥＳ信号とスイッチ１４１２は選択線をゲートドライバの対応する出力に（たとえば、ＳＥＬ［ｎ］をＯＵＴ［ｎ］に）接続する。スイッチ１４１２は、パネル製作技術（たとえば、アモルファスシリコン）を使って作製でき、また、ゲートドライバに内蔵させることもできる。
【産業上の利用可能性】
【０１５４】
本発明の実施例によれば、駆動回路と駆動回路に印加される波形により、バックプレーンとＯＬＥＤが不安定であっても安定したＡＭＯＬＥＤディスプレイが得られる。駆動回路とその波形により、画素回路の異なる経年劣化(aging)の影響が低減される。実施例における画素設計では追加の駆動サイクルまたは駆動回路が不要であるため、携帯電話やＰＤＡをはじめとする携帯機器を低コストで利用できる。また、当業者であればわかるように、温度変化や機械的ストレスの影響を受けにくい。
【０１５５】
以上、１つまたは複数の現時点で好ましい実施例について例として説明した。当業者にとって、特許請求範囲で定義されている本発明の範囲から逸脱することなく、さまざまな変更、改変を加えることができることは明らかであろう。
【図面の簡単な説明】
【０１５６】
【図１】本発明の実施例による画素駆動方法が適用される画素回路の例を示す概略図である。
【図２】図１の駆動回路を有する画素回路の別の例を示す概略図である。
【図３】本発明の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図４】図１，２の駆動回路のための表示システムの例を示す概略図である。
【図５】本発明の別の実施例による画素駆動方法が適用される画素回路の例を示す概略図である。
【図６】図５の駆動回路の別の例を示す概略図である。
【図７】図５の駆動回路のまた別の例を示す概略図である。
【図８】図５の駆動回路を有する画素回路の他の例を示す概略図である。
【図９】本発明の他の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図１０】図５，８の駆動回路のための表示システムの例を示す概略図である。
【図１１】図６，７の駆動回路のための表示システムの例を示す概略図である。
【図１２】図１の画素回路のためのシミュレーション結果を示すグラフである。
【図１３】本発明のさらに別の実施例による画素駆動方法が適用される画素回路の例を示す概略図である。
【図１４】図１３の駆動回路を有する画素回路の別の例を示す概略図である。
【図１５】本発明のまた別の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図１６】図１３，１４の駆動回路のための表示システムの例を示す概略図である。
【図１７】図５の画素回路のシミュレーション結果を示すグラフである。
【図１８】図５の画素回路のシミュレーション結果を示すグラフである。
【図１９】図１６の表示システムの動作を示すタイミングチャートである。
【図２０】本発明の他の実施例による画素駆動方法が適用される画素回路の例を示す概略図である。
【図２１】図２０の駆動回路を有する画素回路の別の例を示す概略図である。
【図２２】本発明の他の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図２３】図２０，２１の駆動回路のための表示システムの例を示す概略図である。
【図２４】図２０，２１の駆動回路のための表示システムの他の例を示す概略図である。
【図２５】本発明の実施例による画素システムの例を示す概略図である。
【図２６】図２５のリードバック回路を有する表示システムの例を示す概略図である。
【図２７】図２５のリードバック回路を有する表示システムの別の例を示す概略図である。
【図２８】本発明の別の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図２９】図２５のセンサの経年劣化情報(aging)を抽出する方法の例を示す概略図である。
【図３０】本発明の別の実施例による画素システムの例を示す概略図である。
【図３１】図３０のリードバック回路を有する表示システムの例を示す概略図である。
【図３２】図３０のリードバック回路を有する表示システムの別の例を示す概略図である。
【図３３】本発明のまた別の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図３４】図３０のセンサの経年劣化情報(aging)を抽出する方法の別の例を示すタイミングチャートである。
【図３５】本発明の他の実施例による画素駆動方法が適用される画素回路の例を示す概略図である。
【図３６】本発明のまた別の実施例による画素回路を駆動する方法の例を示すタイミングチャートである。
【図３７】図３５の画素回路を有する表示システムの例を示す概略図である。
【図３８】図３５の画素回路を有する表示システムの別の例を示す概略図である。
【特許請求の範囲】
【請求項１】
表示システムであって、
発光デバイスを有する画素のための駆動回路を備え、前記駆動回路は、
前記発光デバイスに接続され、ゲート端子と第一の端子と第二の端子を有する駆動トランジスタと、
ゲート端子と第一の端子と第二の端子を有する第一のトランジスタであって、前記第一のトランジスタの前記ゲート端子は選択線に接続され、前記第一のトランジスタの前記第一の端子はデータ線に接続され、前記第一のトランジスタの前記第二の端子は前記駆動トランジスタの前記ゲート端子に接続されている第一のトランジスタと、
前記駆動トランジスタのゲート電圧を調整する回路であって、ゲート端子と第一の端子と第二の端子を有する放電トランジスタを備え、前記放電トランジスタの前記ゲート端子はノードにおいて前記駆動トランジスタの前記ゲート端子に接続され、前記ノードの電圧が前記放電トランジスタを通じて放電される回路と、
第一の端子と第二の端子を有する蓄積コンデンサであって、前記蓄積コンデンサの第一の端子は前記ノードにおいて前記駆動トランジスタの前記ゲート端子に接続されている蓄積コンデンサと、
を備えることを特徴とする表示システム。
【請求項２】
請求項１に記載の表示システムであって、
前記駆動トランジスタの前記第一の端子または、前記駆動トランジスタの前記第二の端子と前記放電トランジスタの前記第二の端子と前記蓄積コンデンサの前記第二の端子を組み合わせたものが、前記発光デバイスに接続されていることを特徴とする表示システム。
【請求項３】
請求項１または２に記載の表示システムであって、
前記放電トランジスタの前記第一の端子は前記駆動トランジスタの前記ゲート端子に接続されていることを特徴とする表示システム。
【請求項４】
請求項１または２に記載の表示システムであって、
前記調整回路は、ゲート端子と第一の端子と第二の端子を有する第二のトランジスタを備え、前記第二のトランジスタの前記ゲート端子はバイアス線に接続され、前記第二のトランジスタの前記第一の端子は前記駆動トランジスタの前記ゲート端子に接続され、前記第二のトランジスタの前記第二の端子は前記放電トランジスタの前記第一の端子に接続されていることを特徴とする表示システム。
【請求項５】
請求項１または２に記載の表示システムであって、
前記調整回路は、ゲート端子と第一の端子と第二の端子を有する第二のトランジスタを備え、前記第二のトランジスタの前記ゲート端子と前記第一の端子は前記駆動トランジスタの前記ゲート端子に接続され、前記第二のトランジスタの前記第二の端子は前記放電トランジスタの前記第一の端子に接続されていることを特徴とする表示システム。
【請求項６】
請求項１または２に記載の表示システムであって、
前記調整回路は、第一の端子と第二の端子を有する抵抗素子を備え、前記抵抗素子の前記第一の端子は前記駆動トランジスタの前記ゲート端子に接続され、前記抵抗素子の前記第二の端子は前記放電トランジスタの前記第一の端子に接続されていることを特徴とする表示システム。
【請求項７】
請求項１から６のいずれかに記載の表示システムであって、
前記発光デバイスは第一の電極と第二の電極と、前記第一の電極と前記第二の電極の間の発光層を備え、前記駆動トランジスタの前記第一の端子は前記第一の電極と前記第二の電極の一方に接続され、前記駆動トランジスタの前記第二の端子は、前記放電トランジスタの前記第二の端子および前記蓄積コンデンサの前記第二の端子は電源に接続されていることを特徴とする表示システム。
【請求項８】
請求項１から６のいずれかに記載の表示システムであって、
前記発光デバイスは第一の電極と第二の電極と、前記第一の電極と前記第二の電極の間の発光層を備え、前記駆動トランジスタの前記第二の端子、前記放電トランジスタの前記第二の端子、前記蓄積コンデンサの前記第二の端子は前記第一の電極と前記第二の電極の一方に接続され、前記駆動トランジスタの前記第一の端子は電源に接続されていることを特徴とする表示システム。
【請求項９】
請求項１から８のいずれかに記載の表示システムであって、
前記駆動回路はアモルファス、ポリ、ｎ型、ｐ型、ＣＭＯＳ、微結晶、ナノ結晶、結晶シリコンまたはこれらの組み合わせの中に形成されることを特徴とする表示システム。
【請求項１０】
請求項１による表示システムであって、さらに、
行と列に配置され、各々が前記駆動回路を備える複数の画素回路を有する表示アレイと、
前記表示アレイを駆動するためのドライバと、
を備えることを特徴とする表示システム。
【請求項１１】
請求項４に記載の表示システムであって、さらに、
行と列に配置され、各々が前記駆動回路を備える複数の画素回路を有する表示アレイと、
前記表示アレイを駆動するためのドライバと、を備え、
前記バイアス線は、前記複数の画素回路の２つ以上の画素回路により共有されていることを特徴とする表示システム。
【請求項１２】
請求項１１に記載の表示システムであって、
ある行のための前記バイアス線は、隣接する行を選択するための隣接アドレス線であることを特徴とする表示システム。
【請求項１３】
請求項１２による表示システムのための方法であって、前記ドライバは各行のためのプログラミングサイクルと補償サイクルと駆動サイクルを提供し、
第一の行のための前記プログラミングサイクルにおいて、前記第一の行のための前記アドレス線を選択し、前記第一の行にプログラミングデータを供給するステップと、
前記第一の行のための前記補償サイクルにおいて、前記第一の行に隣接する第二の行のための前記隣接アドレス線を選択し、前記第一の行のための前記アドレス線を無効にするステップと、
前記第一の行のための前記駆動サイクルにおいて、前記隣接するアドレス線を無効にするステップと、
を含むことを特徴とする方法。
【請求項１４】
請求項１３による方法であって、
前記第一の行のための少なくとも前記補償サイクルは、前記第二の行のための前記プログラミングサイクルと重複することを特徴とする方法。
【請求項１５】
表示システムであって、
各々が発光デバイスと駆動回路を有する１つまたは２つ以上の画素回路を備え、前記駆動回路は、
ゲート端子と第一の端子と第二の端子を有し、前記発光デバイスと第一の電源の間にある駆動トランジスタと、
ゲート端子と第一の端子と第二の端子を有するスイッチトランジスタであって、前記スイッチトランジスタの前記ゲート端子は第一のアドレス線に接続され、前記スイッチトランジスタの前記第一の端子はデータ線に接続され、前記スイッチトランジスタの前記第二の端子は前記駆動トランジスタの前記ゲート端子に接続されているスイッチトランジスタと、
前記駆動トランジスタのゲート電圧を調整する回路であって、前記回路は、前記画素回路と放電トランジスタからのエネルギー移動を感知するためのセンサを備え、前記センサは第一の端子と第二の端子を有し、前記センサの特性は前記感知結果に応じて変化し、前記放電トランジスタはゲート端子と第一の端子と第二の端子を有し、前記放電トランジスタの前記ゲート端子は第二のアドレス線に接続され、前記放電トランジスタの前記第一の端子は第二のアドレス線に接続され、前記放電トランジスタの前記第一の端子はノードにおいて前記駆動トランジスタの前記ゲート端子に接続され、前記放電トランジスタの前記第二の端子は前記センサの前記第一の端子に接続されている回路と、
第一の端子と第二の端子を有する蓄積コンデンサであって、前記蓄積コンデンサの前記第一の端子は前記ノードにおいて前記駆動トランジスタの前記ゲート端子に接続されている蓄積コンデンサと、
を備えることを特徴とする表示システム。
【請求項１６】
請求項１５に記載の表示システムであって、
前記センサの前記第二の端子は電源または、前記駆動トランジスタの前記第一の端子と前記第二の端子の一方に接続されていることを特徴とする表示システム。
【請求項１７】
請求項１５または１６に記載の表示システムであって、
前記センサは前記画素回路の温度を感知することを特徴とする表示システム。
【請求項１８】
請求項１５または１６に記載の表示システムであって、
前記センサは前記画素回路の輝度を感知することを特徴とする表示システム。
【請求項１９】
請求項１５から１８のいずれかに記載の表示システムであって、
前記第一のアドレス線は表示アレイの第一の行のためのアドレス線であり、前記第二のアドレス線は、前記第一の行に隣接する第二の行のためのアドレス線であることを特徴とする表示システム。
【請求項２０】
請求項１９に記載の表示システムであって、さらに、
画素内補償(in-pixel compensation)を実行するためのドライバを備えることを特徴とする表示システム。
【請求項２１】
請求項２０による表示システムのための方法であって、前記ドライバは各行のためのプログラミングサイクル、補償サイクルおよび駆動サイクルを提供し、
第一の行のための前記プログラミングサイクルにおいて、前記第一の行のための前記アドレス線を選択し、前記第一の行にプログラミングデータを供給するステップと、
前記第一の行のための前記補償サイクルにおいて、前記第一の行に隣接する第二の行のための前記隣接アドレス線を選択し、前記第一の行のための前記アドレス線を無効にするステップと、
前記第一の行のための前記駆動サイクルにおいて、前記隣接するアドレス線を無効にするステップと、
を含むことを特徴とする方法。
【請求項２２】
請求項１５から１９のいずれかに記載の表示システムであって、さらに、
前記プログラミングデータを修正するために、前記センサをリードバックするための少なくとも１つのリードバック回路を備えることを特徴とする表示システム。
【請求項２３】
請求項２２に記載の表示システムであって、さらに、
前記リードバックの結果に応じて前記プログラミングデータを生成するための第一のドライバと行を選択するための第二のドライバからなるドライバを備えることを特徴とする表示システム。
【請求項２４】
請求項２３に記載の表示システムであって、
前記ドライバは、前記リードバック結果に基づいて前記プログラミングデータを修正するためのオブパネル補償(of-panel compensation)を実行することを特徴とする表示システム。
【請求項２５】
請求項２４による表示システムであって、
前記少なくとも１つのリードバック回路は第一の入力と第二の入力と出力を有するチャージポンプアンプと、前記第一の入力と前記出力の間に接続されたコンデンサとを備え、前記第一の入力はスイッチを介して対応するデータ線に接続可能であり、前記第二の入力はバイアス線に接続されることを特徴とする表示システム。
【請求項２６】
請求項２４に記載の表示システムであって、
前記少なくとも１つのリードバック回路は、入力と出力を有するトランスレジスタンスアンプを備え、前記トランスレジスタンスアンプの前記入力は、スイッチを介して対応するデータ線に接続可能であることを特徴とする表示システム。
【請求項２７】
請求項２５による表示システムのための方法であって、前記オブパネル補償は第一と第二と第三と第四と第五の動作サイクルを含み、
第一の行のための前記第一の動作サイクルにおいて、前記第一の行のための前記第一のアドレス線を選択し、前記第一の行における前記画素回路をプログラムするステップと、
前記第一の行のための前記第二の動作サイクルにおいて、前記第一行のための前記第一のアドレス線を無効にし、前記第一の行の前記画素回路を駆動するステップと、
前記第一の行のための前記第三の動作サイクルにおいて、前記第一の行のための前記第一のアドレス線を選択し、前記ノードの電圧をバイアス電圧に充電するステップと、
前記第一の行のための前記第四の動作サイクルにおいて、前記第一の行に隣接する第二の行のための前記隣接アドレス線を選択し、前記第一の行のための前記第一のアドレス線を無効にして、前記センサから前記ノードの電圧を放電するステップと、
前記第一の行のための前記第五の動作サイクルにおいて、前記第一の行のための前記アドレス線を選択することにより、前記ノードでの電圧における変化をリードバックするステップと、
を含むことを特徴とする方法。
【請求項２８】
請求項２６による表示システムのための方法であって、前記オブパネル補償は第一と第二と第三の動作サイクルを含み、
前記第一の行のための前記第一の動作サイクルにおいて、前記第一の行のための前記第一のアドレス線を選択し、前記第一の行の前記画素回路をプログラムするステップと、
前記第一の行のための前記第二の動作サイクルにおいて、前記第一の行のための前記アドレス線を無効にし、前記第一の行のための前記画素回路を駆動するステップと、
前記第一の行のための前記第三の動作サイクルにおいて、前記第一の行のための前記アドレス線と前記第一の行に隣接する第二の行のための前記隣接アドレス線を選択することにより、前記センサからの前記出力を監視するステップと、
を含むことを特徴とする方法。
【請求項２９】
請求項２３または２４に記載の表示システムであって、
前記１つまたは２つ以上の画素は、１つまたは２つ以上の第二の画素回路のための１つまたは２つ以上の基準画素回路であり、前記リードバック動作は、前記１つまたは２つ以上の基準画素回路に適用され、前記第二の画素回路のための前記プログラミングデータを修正することを特徴とする表示システム。
【請求項３０】
請求項２９に記載の表示システムであって、
前記ドライバは、前記基準画素回路からの前記出力に基づき、前記センサの経年劣化状態(aging)をリードバックすることを特徴とする表示システム。
【請求項３１】
表示システムであって、
行と列に配置され、各々が発光デバイスと駆動回路を有する複数の画素回路を備える表示アレイと、
前記表示アレイを駆動するための駆動システムと、を備え、
前記駆動回路は、
ゲート端子と第一の端子と第二の端子を有し、前記発光デバイスと第一の電源の間にいる駆動トランジスタと、
ゲート端子と第一の端子と第二の端子を有する第一のトランジスタであって、前記第一のトランジスタの前記ゲート端子はアドレス線に接続され、前記第一のトランジスタの前記第一の端子はデータ線に接続され、前記第一のトランジスタの前記第二の端子は前記駆動トランジスタの前記ゲート端子に接続されている第一のトランジスタと、
前記駆動トランジスタの前記ゲート電圧を調整するための回路であって、前記回路は第二のトランジスタを備え、前記第二のトランジスタはゲート端子と第一の端子と第二の端子を有し、前記第二のトランジスタの前記ゲート端子は制御線に接続され、前記第二のトランジスタは前記駆動トランジスタの前記ゲート端子に接続される調整回路と、
第一の端子と第二の端子を有する蓄積コンデンサであって、前記蓄積コンデンサの前記第一の端子は前記駆動トランジスタの前記ゲート端子に接続される蓄積コンデンサとを備え、
前記駆動システムは、前記画素回路がフレーム時間の一部分についてオフとなるように前記画素回路を駆動することを特徴とする表示システム。
【請求項３２】
請求項３１に記載の表示システムであって、
前記回路は、前記第二のトランジスタと前記発光デバイスの間に接続された第三のトランジスタを備え、前記第三のトランジスタの抵抗は、前記画素回路の前記経年劣化(aging)に基づいて変化することを特徴とする表示システム。
【請求項３３】
請求項３１に記載の表示システムであって、
前記回路は、前記画素回路の経年劣化(aging)に基づいて変化する抵抗を有するセンサを備えることを特徴とする表示システム。
【請求項３４】
請求項３１に記載の表示システムのための方法であって、前記駆動システムは各行のためのプログラミングサイクル、放電サイクル、発光サイクル、リセットサイクル、緩和サイクルを含むフレーム時間を提供し、
前記プログラミングサイクルにおいて、前記行のための前記アドレス線をアクティブにすることによって、前記行の上の前記画素回路をプログラムするステップと、
前記放電サイクルにおいて、前記行のための前記アドレス線を非アクティブにすることによって前記駆動トランジスタの前記ゲート端子の電圧を部分的に放電し、前記行のための前記制御線をアクティブにするステップと、
前記発光サイクルにおいて、前記行のための前記制御線を非アクティブにし、前記駆動トランジスタによって前記発光デバイスを制御するステップと、
前記リセットサイクルにおいて、前記行のための前記制御線をアクティブにすることによって、前記駆動トランジスタの前記ゲート端子の電圧を放電するステップと、
前記緩和サイクルにおいて、前記行のための前記制御線を非アクティブにするステップと、
を含むことを特徴とする方法。
【請求項３５】
請求項３１に記載の表示システムであって、
前記駆動システムは各行のための駆動出力を有する第一のドライバと、各列のための前記データ線を駆動するための第二のドライバとを備え、ある行のための前記アドレス線は対応するスイッチにより、前記第一のドライバの対応する駆動出力または所定の電圧を有する電圧線に選択的に接続されることを特徴とする表示システム。
【請求項３６】
請求項３１に記載の表示システムであって、
前記行のための前記制御線は、前記行のための前記アドレス線のそれとは異なる駆動出力に接続されていることを特徴とする表示システム。
【請求項１】
表示システムであって、
発光デバイスを有する画素のための駆動回路を備え、前記駆動回路は、
前記発光デバイスに接続され、ゲート端子と第一の端子と第二の端子を有する駆動トランジスタと、
ゲート端子と第一の端子と第二の端子を有する第一のトランジスタであって、前記第一のトランジスタの前記ゲート端子は選択線に接続され、前記第一のトランジスタの前記第一の端子はデータ線に接続され、前記第一のトランジスタの前記第二の端子は前記駆動トランジスタの前記ゲート端子に接続されている第一のトランジスタと、
前記駆動トランジスタのゲート電圧を調整する回路であって、ゲート端子と第一の端子と第二の端子を有する放電トランジスタを備え、前記放電トランジスタの前記ゲート端子はノードにおいて前記駆動トランジスタの前記ゲート端子に接続され、前記ノードの電圧が前記放電トランジスタを通じて放電される回路と、
第一の端子と第二の端子を有する蓄積コンデンサであって、前記蓄積コンデンサの第一の端子は前記ノードにおいて前記駆動トランジスタの前記ゲート端子に接続されている蓄積コンデンサと、
を備えることを特徴とする表示システム。
【請求項２】
請求項１に記載の表示システムであって、
前記駆動トランジスタの前記第一の端子または、前記駆動トランジスタの前記第二の端子と前記放電トランジスタの前記第二の端子と前記蓄積コンデンサの前記第二の端子を組み合わせたものが、前記発光デバイスに接続されていることを特徴とする表示システム。
【請求項３】
請求項１または２に記載の表示システムであって、
前記放電トランジスタの前記第一の端子は前記駆動トランジスタの前記ゲート端子に接続されていることを特徴とする表示システム。
【請求項４】
請求項１または２に記載の表示システムであって、
前記調整回路は、ゲート端子と第一の端子と第二の端子を有する第二のトランジスタを備え、前記第二のトランジスタの前記ゲート端子はバイアス線に接続され、前記第二のトランジスタの前記第一の端子は前記駆動トランジスタの前記ゲート端子に接続され、前記第二のトランジスタの前記第二の端子は前記放電トランジスタの前記第一の端子に接続されていることを特徴とする表示システム。
【請求項５】
請求項１または２に記載の表示システムであって、
前記調整回路は、ゲート端子と第一の端子と第二の端子を有する第二のトランジスタを備え、前記第二のトランジスタの前記ゲート端子と前記第一の端子は前記駆動トランジスタの前記ゲート端子に接続され、前記第二のトランジスタの前記第二の端子は前記放電トランジスタの前記第一の端子に接続されていることを特徴とする表示システム。
【請求項６】
請求項１または２に記載の表示システムであって、
前記調整回路は、第一の端子と第二の端子を有する抵抗素子を備え、前記抵抗素子の前記第一の端子は前記駆動トランジスタの前記ゲート端子に接続され、前記抵抗素子の前記第二の端子は前記放電トランジスタの前記第一の端子に接続されていることを特徴とする表示システム。
【請求項７】
請求項１から６のいずれかに記載の表示システムであって、
前記発光デバイスは第一の電極と第二の電極と、前記第一の電極と前記第二の電極の間の発光層を備え、前記駆動トランジスタの前記第一の端子は前記第一の電極と前記第二の電極の一方に接続され、前記駆動トランジスタの前記第二の端子は、前記放電トランジスタの前記第二の端子および前記蓄積コンデンサの前記第二の端子は電源に接続されていることを特徴とする表示システム。
【請求項８】
請求項１から６のいずれかに記載の表示システムであって、
前記発光デバイスは第一の電極と第二の電極と、前記第一の電極と前記第二の電極の間の発光層を備え、前記駆動トランジスタの前記第二の端子、前記放電トランジスタの前記第二の端子、前記蓄積コンデンサの前記第二の端子は前記第一の電極と前記第二の電極の一方に接続され、前記駆動トランジスタの前記第一の端子は電源に接続されていることを特徴とする表示システム。
【請求項９】
請求項１から８のいずれかに記載の表示システムであって、
前記駆動回路はアモルファス、ポリ、ｎ型、ｐ型、ＣＭＯＳ、微結晶、ナノ結晶、結晶シリコンまたはこれらの組み合わせの中に形成されることを特徴とする表示システム。
【請求項１０】
請求項１による表示システムであって、さらに、
行と列に配置され、各々が前記駆動回路を備える複数の画素回路を有する表示アレイと、
前記表示アレイを駆動するためのドライバと、
を備えることを特徴とする表示システム。
【請求項１１】
請求項４に記載の表示システムであって、さらに、
行と列に配置され、各々が前記駆動回路を備える複数の画素回路を有する表示アレイと、
前記表示アレイを駆動するためのドライバと、を備え、
前記バイアス線は、前記複数の画素回路の２つ以上の画素回路により共有されていることを特徴とする表示システム。
【請求項１２】
請求項１１に記載の表示システムであって、
ある行のための前記バイアス線は、隣接する行を選択するための隣接アドレス線であることを特徴とする表示システム。
【請求項１３】
請求項１２による表示システムのための方法であって、前記ドライバは各行のためのプログラミングサイクルと補償サイクルと駆動サイクルを提供し、
第一の行のための前記プログラミングサイクルにおいて、前記第一の行のための前記アドレス線を選択し、前記第一の行にプログラミングデータを供給するステップと、
前記第一の行のための前記補償サイクルにおいて、前記第一の行に隣接する第二の行のための前記隣接アドレス線を選択し、前記第一の行のための前記アドレス線を無効にするステップと、
前記第一の行のための前記駆動サイクルにおいて、前記隣接するアドレス線を無効にするステップと、
を含むことを特徴とする方法。
【請求項１４】
請求項１３による方法であって、
前記第一の行のための少なくとも前記補償サイクルは、前記第二の行のための前記プログラミングサイクルと重複することを特徴とする方法。
【請求項１５】
表示システムであって、
各々が発光デバイスと駆動回路を有する１つまたは２つ以上の画素回路を備え、前記駆動回路は、
ゲート端子と第一の端子と第二の端子を有し、前記発光デバイスと第一の電源の間にある駆動トランジスタと、
ゲート端子と第一の端子と第二の端子を有するスイッチトランジスタであって、前記スイッチトランジスタの前記ゲート端子は第一のアドレス線に接続され、前記スイッチトランジスタの前記第一の端子はデータ線に接続され、前記スイッチトランジスタの前記第二の端子は前記駆動トランジスタの前記ゲート端子に接続されているスイッチトランジスタと、
前記駆動トランジスタのゲート電圧を調整する回路であって、前記回路は、前記画素回路と放電トランジスタからのエネルギー移動を感知するためのセンサを備え、前記センサは第一の端子と第二の端子を有し、前記センサの特性は前記感知結果に応じて変化し、前記放電トランジスタはゲート端子と第一の端子と第二の端子を有し、前記放電トランジスタの前記ゲート端子は第二のアドレス線に接続され、前記放電トランジスタの前記第一の端子は第二のアドレス線に接続され、前記放電トランジスタの前記第一の端子はノードにおいて前記駆動トランジスタの前記ゲート端子に接続され、前記放電トランジスタの前記第二の端子は前記センサの前記第一の端子に接続されている回路と、
第一の端子と第二の端子を有する蓄積コンデンサであって、前記蓄積コンデンサの前記第一の端子は前記ノードにおいて前記駆動トランジスタの前記ゲート端子に接続されている蓄積コンデンサと、
を備えることを特徴とする表示システム。
【請求項１６】
請求項１５に記載の表示システムであって、
前記センサの前記第二の端子は電源または、前記駆動トランジスタの前記第一の端子と前記第二の端子の一方に接続されていることを特徴とする表示システム。
【請求項１７】
請求項１５または１６に記載の表示システムであって、
前記センサは前記画素回路の温度を感知することを特徴とする表示システム。
【請求項１８】
請求項１５または１６に記載の表示システムであって、
前記センサは前記画素回路の輝度を感知することを特徴とする表示システム。
【請求項１９】
請求項１５から１８のいずれかに記載の表示システムであって、
前記第一のアドレス線は表示アレイの第一の行のためのアドレス線であり、前記第二のアドレス線は、前記第一の行に隣接する第二の行のためのアドレス線であることを特徴とする表示システム。
【請求項２０】
請求項１９に記載の表示システムであって、さらに、
画素内補償(in-pixel compensation)を実行するためのドライバを備えることを特徴とする表示システム。
【請求項２１】
請求項２０による表示システムのための方法であって、前記ドライバは各行のためのプログラミングサイクル、補償サイクルおよび駆動サイクルを提供し、
第一の行のための前記プログラミングサイクルにおいて、前記第一の行のための前記アドレス線を選択し、前記第一の行にプログラミングデータを供給するステップと、
前記第一の行のための前記補償サイクルにおいて、前記第一の行に隣接する第二の行のための前記隣接アドレス線を選択し、前記第一の行のための前記アドレス線を無効にするステップと、
前記第一の行のための前記駆動サイクルにおいて、前記隣接するアドレス線を無効にするステップと、
を含むことを特徴とする方法。
【請求項２２】
請求項１５から１９のいずれかに記載の表示システムであって、さらに、
前記プログラミングデータを修正するために、前記センサをリードバックするための少なくとも１つのリードバック回路を備えることを特徴とする表示システム。
【請求項２３】
請求項２２に記載の表示システムであって、さらに、
前記リードバックの結果に応じて前記プログラミングデータを生成するための第一のドライバと行を選択するための第二のドライバからなるドライバを備えることを特徴とする表示システム。
【請求項２４】
請求項２３に記載の表示システムであって、
前記ドライバは、前記リードバック結果に基づいて前記プログラミングデータを修正するためのオブパネル補償(of-panel compensation)を実行することを特徴とする表示システム。
【請求項２５】
請求項２４による表示システムであって、
前記少なくとも１つのリードバック回路は第一の入力と第二の入力と出力を有するチャージポンプアンプと、前記第一の入力と前記出力の間に接続されたコンデンサとを備え、前記第一の入力はスイッチを介して対応するデータ線に接続可能であり、前記第二の入力はバイアス線に接続されることを特徴とする表示システム。
【請求項２６】
請求項２４に記載の表示システムであって、
前記少なくとも１つのリードバック回路は、入力と出力を有するトランスレジスタンスアンプを備え、前記トランスレジスタンスアンプの前記入力は、スイッチを介して対応するデータ線に接続可能であることを特徴とする表示システム。
【請求項２７】
請求項２５による表示システムのための方法であって、前記オブパネル補償は第一と第二と第三と第四と第五の動作サイクルを含み、
第一の行のための前記第一の動作サイクルにおいて、前記第一の行のための前記第一のアドレス線を選択し、前記第一の行における前記画素回路をプログラムするステップと、
前記第一の行のための前記第二の動作サイクルにおいて、前記第一行のための前記第一のアドレス線を無効にし、前記第一の行の前記画素回路を駆動するステップと、
前記第一の行のための前記第三の動作サイクルにおいて、前記第一の行のための前記第一のアドレス線を選択し、前記ノードの電圧をバイアス電圧に充電するステップと、
前記第一の行のための前記第四の動作サイクルにおいて、前記第一の行に隣接する第二の行のための前記隣接アドレス線を選択し、前記第一の行のための前記第一のアドレス線を無効にして、前記センサから前記ノードの電圧を放電するステップと、
前記第一の行のための前記第五の動作サイクルにおいて、前記第一の行のための前記アドレス線を選択することにより、前記ノードでの電圧における変化をリードバックするステップと、
を含むことを特徴とする方法。
【請求項２８】
請求項２６による表示システムのための方法であって、前記オブパネル補償は第一と第二と第三の動作サイクルを含み、
前記第一の行のための前記第一の動作サイクルにおいて、前記第一の行のための前記第一のアドレス線を選択し、前記第一の行の前記画素回路をプログラムするステップと、
前記第一の行のための前記第二の動作サイクルにおいて、前記第一の行のための前記アドレス線を無効にし、前記第一の行のための前記画素回路を駆動するステップと、
前記第一の行のための前記第三の動作サイクルにおいて、前記第一の行のための前記アドレス線と前記第一の行に隣接する第二の行のための前記隣接アドレス線を選択することにより、前記センサからの前記出力を監視するステップと、
を含むことを特徴とする方法。
【請求項２９】
請求項２３または２４に記載の表示システムであって、
前記１つまたは２つ以上の画素は、１つまたは２つ以上の第二の画素回路のための１つまたは２つ以上の基準画素回路であり、前記リードバック動作は、前記１つまたは２つ以上の基準画素回路に適用され、前記第二の画素回路のための前記プログラミングデータを修正することを特徴とする表示システム。
【請求項３０】
請求項２９に記載の表示システムであって、
前記ドライバは、前記基準画素回路からの前記出力に基づき、前記センサの経年劣化状態(aging)をリードバックすることを特徴とする表示システム。
【請求項３１】
表示システムであって、
行と列に配置され、各々が発光デバイスと駆動回路を有する複数の画素回路を備える表示アレイと、
前記表示アレイを駆動するための駆動システムと、を備え、
前記駆動回路は、
ゲート端子と第一の端子と第二の端子を有し、前記発光デバイスと第一の電源の間にいる駆動トランジスタと、
ゲート端子と第一の端子と第二の端子を有する第一のトランジスタであって、前記第一のトランジスタの前記ゲート端子はアドレス線に接続され、前記第一のトランジスタの前記第一の端子はデータ線に接続され、前記第一のトランジスタの前記第二の端子は前記駆動トランジスタの前記ゲート端子に接続されている第一のトランジスタと、
前記駆動トランジスタの前記ゲート電圧を調整するための回路であって、前記回路は第二のトランジスタを備え、前記第二のトランジスタはゲート端子と第一の端子と第二の端子を有し、前記第二のトランジスタの前記ゲート端子は制御線に接続され、前記第二のトランジスタは前記駆動トランジスタの前記ゲート端子に接続される調整回路と、
第一の端子と第二の端子を有する蓄積コンデンサであって、前記蓄積コンデンサの前記第一の端子は前記駆動トランジスタの前記ゲート端子に接続される蓄積コンデンサとを備え、
前記駆動システムは、前記画素回路がフレーム時間の一部分についてオフとなるように前記画素回路を駆動することを特徴とする表示システム。
【請求項３２】
請求項３１に記載の表示システムであって、
前記回路は、前記第二のトランジスタと前記発光デバイスの間に接続された第三のトランジスタを備え、前記第三のトランジスタの抵抗は、前記画素回路の前記経年劣化(aging)に基づいて変化することを特徴とする表示システム。
【請求項３３】
請求項３１に記載の表示システムであって、
前記回路は、前記画素回路の経年劣化(aging)に基づいて変化する抵抗を有するセンサを備えることを特徴とする表示システム。
【請求項３４】
請求項３１に記載の表示システムのための方法であって、前記駆動システムは各行のためのプログラミングサイクル、放電サイクル、発光サイクル、リセットサイクル、緩和サイクルを含むフレーム時間を提供し、
前記プログラミングサイクルにおいて、前記行のための前記アドレス線をアクティブにすることによって、前記行の上の前記画素回路をプログラムするステップと、
前記放電サイクルにおいて、前記行のための前記アドレス線を非アクティブにすることによって前記駆動トランジスタの前記ゲート端子の電圧を部分的に放電し、前記行のための前記制御線をアクティブにするステップと、
前記発光サイクルにおいて、前記行のための前記制御線を非アクティブにし、前記駆動トランジスタによって前記発光デバイスを制御するステップと、
前記リセットサイクルにおいて、前記行のための前記制御線をアクティブにすることによって、前記駆動トランジスタの前記ゲート端子の電圧を放電するステップと、
前記緩和サイクルにおいて、前記行のための前記制御線を非アクティブにするステップと、
を含むことを特徴とする方法。
【請求項３５】
請求項３１に記載の表示システムであって、
前記駆動システムは各行のための駆動出力を有する第一のドライバと、各列のための前記データ線を駆動するための第二のドライバとを備え、ある行のための前記アドレス線は対応するスイッチにより、前記第一のドライバの対応する駆動出力または所定の電圧を有する電圧線に選択的に接続されることを特徴とする表示システム。
【請求項３６】
請求項３１に記載の表示システムであって、
前記行のための前記制御線は、前記行のための前記アドレス線のそれとは異なる駆動出力に接続されていることを特徴とする表示システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２６】
【図２８】
【図２９】
【図３０】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２４】
【図２５】
【図２７】
【図３１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２６】
【図２８】
【図２９】
【図３０】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２４】
【図２５】
【図２７】
【図３１】
【公表番号】特表２００９−５２２６２１（Ｐ２００９−５２２６２１Ａ）
【公表日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願番号】特願２００８−５４９７２４（Ｐ２００８−５４９７２４）
【出願日】平成１９年１月５日（２００７．１．５）
【国際出願番号】ＰＣＴ／ＣＡ２００７／００００１３
【国際公開番号】ＷＯ２００７／０７９５７２
【国際公開日】平成１９年７月１９日（２００７．７．１９）
【出願人】（５０７２５７０８０）イグニス・イノベイション・インコーポレーテッド (15)
【氏名又は名称原語表記】ＩＧＮＩＳ ＩＮＮＯＶＡＴＩＯＮ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成２１年６月１１日（２００９．６．１１）
【国際特許分類】
【出願日】平成１９年１月５日（２００７．１．５）
【国際出願番号】ＰＣＴ／ＣＡ２００７／００００１３
【国際公開番号】ＷＯ２００７／０７９５７２
【国際公開日】平成１９年７月１９日（２００７．７．１９）
【出願人】（５０７２５７０８０）イグニス・イノベイション・インコーポレーテッド (15)
【氏名又は名称原語表記】ＩＧＮＩＳ ＩＮＮＯＶＡＴＩＯＮ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]