アクティブマトリックス型表示装置の駆動方法
【課題】電源投入時、あるいは信号投入時に良好な画質を維持するようにする。
【解決手段】電源が安定した後、出画素選択ゲートドライバ部２００が全画素回路１０１をスキャンし、最後の点灯オンオフドライバ部３００から、点灯オンオフゲート信号（ＢＧ１―ＢＧｎ）を出力する。このとき点灯オンオフシフトレジスタ３０１のスタートパルスＳＴＶ２は、点灯オンオフゲート信号出力制御回路３０２の出力イネーブル信号ＯＥＶ２が出力された後に、スタートするようにし、走査信号としての点灯オンオフゲート信号（ＢＧ１―ＢＧｎ）が不用意に画素回路に供給されないようにした。
【解決手段】電源が安定した後、出画素選択ゲートドライバ部２００が全画素回路１０１をスキャンし、最後の点灯オンオフドライバ部３００から、点灯オンオフゲート信号（ＢＧ１―ＢＧｎ）を出力する。このとき点灯オンオフシフトレジスタ３０１のスタートパルスＳＴＶ２は、点灯オンオフゲート信号出力制御回路３０２の出力イネーブル信号ＯＥＶ２が出力された後に、スタートするようにし、走査信号としての点灯オンオフゲート信号（ＢＧ１―ＢＧｎ）が不用意に画素回路に供給されないようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機エレクトロ・ルミネセンス素子（以下有機ＥＬ素子と言う）を用いた表示装置であり、特に電源投入時、全画面信号投入時に画面上で横輝度線などが生じるのを防止するもので、駆動開始時の画質品位維持を得るアクティブマトリックス型表示装置の駆動方法に関する。
【背景技術】
【０００２】
有機ＥＬ表示素子を用いたアクティブマトリックス型表示装置が開発されている。この装置では、有機ＥＬ表示素子を駆動する駆動トランジスタの特性が各画素間でほぼ同一であることが要求される。しかしながら、通常、トランジスタをガラス基板などの絶縁体上に形成するため、トランジスタ特性のばらつきを生じ易い。
【０００３】
この問題に対しては、閾値キャンセル型回路、カレントコピー型回路が提案されている（特許文献１及び２を参照のこと）。これら回路によると、駆動電流に駆動トランジスタの閾値が与える影響を排除することができる。したがって、画素間で駆動トランジスタの閾値がばらついていたとしても、そのようなばらつきが有機ＥＬ素子に供給する駆動電流に与える影響を最小とすることができる。
【特許文献１】米国特許第６，２２９，５０６Ｂ１号明細書
【特許文献２】米国特許第６，３７３，４５４Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の閾値キャンセル型回路、カレントコピー型回路による効果は、表示装置が動作状態にあるときのものである。しかし本発明者は、特に電源投入時、全画面が例えば黒に変化するような信号投入時の画質品位に着目している。即ち、表示装置の各部に対する電源電圧を印加するシーケンスは、ドライブ回路及び画素回路の電源電圧が安定した後、画素回路の走査信号と画素選択パルスが順次出力されることが好ましい。しかしながら、このような起動を行ったとしても、部分的に横輝線が現われる等、画質品位上好ましくないことがわかった。
【０００５】
そこでこの発明は、電源投入時、あるいは信号投入時に良好な画質を維持することができるアクティブマトリックス型表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明の一例では、基板上にマトリックス状に配列された複数の画素回路と、前記複数の画素回路の容量に対して信号を書き込むために、画素回路の行毎にシフトした選択を行ない、信号書き込み期間を設定する画素選択ゲート信号を選択した行のラインに与える画素選択ゲートドライバと、前記複数の画素回路の表示素子の発光期間を設定するために、前記画素回路の行毎にシフトした選択を行ない、点灯オンオフゲート信号を選択した行のラインに与える点灯オンオフドライバとを有し、前記点灯オンオフドライバは、スタートパルスでシフト動作を開始する点灯オンオフシフトレジスタと、出力イネーブル信号が与えられることにより前記点灯オンオフシフトレジスタの出力を導出する点灯オンオフゲート信号出力制御回路と、この点灯オンオフゲート信号出力制御回路の出力のレベルを調整して前記行のラインに与えるレベルシフタとからなり、前記点灯オンオフシフトレジスタの前記スタートパルスは、前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号がスタートされた後に、前記点灯オンオフシフトレジスタをスタートさせることを特徴とする。
【発明の効果】
【０００７】
電源投入時、あるいは信号投入時の表示品位が確保できる。
【発明を実施するための最良の形態】
【０００８】
以下この発明の一実施形態として有機ＥＬ表示装置を例に取り、図面を参照して説明する。図１は、この発明が適用された表示装置の概略図である。ガラス基板１１の中央には、表示部１００が構築されている。この表示部１００には、画素回路１０１がマトリックス状に配列されている。画素回路１０１の具体的構成例については後述する。
【０００９】
表示部１００には、列として配線された信号線ＳＩＧ_１〜ＳＩＧ_Ｎに映像信号を供給する信号線駆動回路が接続されているがここでは省略している。また表示部１００には、行として配列された複数の走査線を駆動する走査線駆動回路が接続される。走査線駆動回路は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００として示されている。図では、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００とが、表示部１００の左右に配置されているがいずれか一方に両者が配置されていても良い。
【００１０】
画素選択ゲートドライバ部２００は、画素選択シフトレジスタ２０１を含む。この画素選択シフトレジスタ２０１は、水平周期に同期して水平方向へ配列されている画素群を、１行ずつ垂直方向へ順次走査するために、走査線駆動信号を出力する。走査線駆動信号は、画素選択ゲート信号出力制御回路２０２に入力される。画素選択ゲート信号出力制御回路２０２は、走査線駆動信号の出力又は非出力を制御する回路であり、システム電源投入時に出力タイミングを得るために利用される。
【００１１】
この画素選択ゲート信号出力制御回路２０２から出力された走査線駆動信号は、画素選択ゲート信号レベルシフタ２０３を介して、画素回路に画素選択ゲート信号ＳＧ１-ＳＧｎとして出力される。この画素選択ゲート信号ＳＧ１-ＳＧｎは、画素回路に対して、画素信号を書き込むためのタイミング信号として利用される。
【００１２】
一方、点灯オンオフドライバ部３００は、点灯オンオフシフトレジスタ３０１を含む。この点灯オンオフシフトレジスタ３０１は、水平周期に同期して水平方向へ配列されている画素群を、１行ずつ垂直方向へ順次走査するために、走査線駆動信号を出力する。走査線駆動信号は、点灯オンオフゲート信号出力制御回路３０２に入力される。点灯オンオフゲート信号出力制御回路３０２は、走査線駆動信号の出力又は非出力を制御する回路であり、システム電源投入時に出力タイミングを得るために利用される。
【００１３】
この点灯オンオフゲート信号出力制御回路３０２から出力された走査線駆動信号は、点灯オンオフゲート信号レベルシフタ３０３を介して、画素回路に点灯オンオフゲート信号ＢＧ１-ＢＧｎとして出力される。この点灯オンオフゲート信号ＢＧ１-ＢＧｎは、画素回路に対して、表示素子の点灯期間を設定するタイミング信号として利用される。
【００１４】
表示装置の全体は、システムコントローラ５００により統括されて制御される。システムコントローラ５００は、ガラス基板１１上に構築されてもよいし、外部に設けられてもよい。このシステムコントローラ５００内には、各種の処理プログラムが含まれており、電源投入時の立ち上げ処理を行うルーチン、さらには通常動作時の信号処理ルーチンなどが実現される。本発明の要部となるタイミングパルスを得るのもこのシステムコントローラ５００で生成される。さらにまた、システムコントローラ５００には、外部から映像信号データ、同期パルス、クロックなどが供給されている。
【００１５】
図２には、上記の画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００とをさらに具体化して示している。
【００１６】
画素選択シフトレジスタ２０１は、少なくとも表示部の水平ライン数分が縦列接続された保持回路ＳＲＡ１、ＳＲＡ２、ＳＲＡ３、…を有し、水平周期に同期したクロックＣＫＶ１により駆動される。ＶＤＤ１,ＶＳＳは高電位側の電源電圧と低電位側の電源電圧であり、保持回路ＳＲＡ１、ＳＲＡ２、ＳＲＡ３、…に供給されている。またＳＴＶ１は、画素選択シフトレジスタ２０１のスタートパルスとして用いられる。このパルスは、垂直周期に同期して供給されている。保持回路ＳＲＡ１、ＳＲＡ２、ＳＲＡ３、…は、スタートパルスＳＴＶ１をクロックＣＫＶ１に同期して順次次段に転送する。
【００１７】
画素選択ゲート信号出力制御回路２０２は、少なくとも表示部の水平ライン数分のナンド回路ＮＡ１、ＮＡ２、ＮＡ３、…からなる。このナンド回路ＮＡ１、ＮＡ２、ＮＡ３、…の各一方の入力端には、対応する保持回路ＳＲＡ１、ＳＲＡ２、ＳＲＡ３、…の出力がそれぞれ供給され、他方の入力端には共通に、出力イネーブル信号ＯＥＶ１が供給される。この出力イネーブル信号ＯＥＶ１がローレベルになった時、保持回路ＳＲＡ１、ＳＲＡ２、ＳＲＡ３、…の出力が、それぞれ対応するナンド回路ＮＡ１、ＮＡ２、ＮＡ３、…を介して出力される。ナンド回路ＮＡ１、ＮＡ２、ＮＡ３、…の出力は、それぞれ対応するレベルシフタＬＳＡ１、ＬＳＡ２、ＬＳＡ３、…に入力され、表示部１００に適合したレベルに変換された後、表示部１００に供給される。ＶＧＨ１、ＶＧＬ１は、レベルシフタの出力電位を決めるための電圧であり、高電位側の電源電圧と低電位側の電源電圧である。
【００１８】
点灯オンオフシフトレジスタ３０１は、少なくとも表示部の水平ライン数分が縦列接続された保持回路ＳＲＢ１、ＳＲＢ２、ＳＲＢ３、…を有し、水平周期に同期したクロックＣＫＶ２により駆動される。ＶＤＤ２,ＶＳＳは高電位側の電源電圧と低電位側の電源電圧であり、保持回路ＳＲＢ１、ＳＲＢ２、ＳＲＢ３、…に供給されている。またＳＴＶ２は、点灯オンオフシフトレジスタ３０１のスタートパルスとして用いられる。このパルスは、垂直周期に同期して供給されている。保持回路ＳＲＢ１、ＳＲＢ２、ＳＲＢ３、…は、スタートパルスＳＴＶ２をクロックＣＫＶ２に同期して順次次段に転送する。
【００１９】
点灯オンオフゲート信号出力制御回路３０２は、少なくとも表示部の水平ライン数分のナンド回路ＮＢ１、ＮＢ２、ＮＢ３、…からなる。このナンド回路ＮＢ１、ＮＢ２、ＮＢ３、…の各一方の入力端には、対応する保持回路ＳＲＢ１、ＳＲＢ２、ＳＲＢ３、…の出力がそれぞれ供給され、他方の入力端には共通に、出力イネーブル信号ＯＥＶ２が供給される。この出力イネーブル信号ＯＥＶ２がローレベルになった時、保持回路ＳＲＢ１、ＳＲＢ２、ＳＲＢ３、…の出力が、それぞれ対応するナンド回路ＮＢ１、ＮＢ２、ＮＢ３、…を介して出力される。ナンド回路ＮＢ１、ＮＢ２、ＮＢ３、…の出力は、それぞれ対応するレベルシフタＬＳＢ１、ＬＳＢ２、ＬＳＢ３、…に入力され、表示部１００に適合したレベルに変換された後、表示部１００に供給される。ＶＧＨ２、ＶＧＬ２は、レベルシフタの出力電位を決めるための電圧であり、高電位側の電源電圧と低電位側の電源電圧である。
【００２０】
図３（Ａ）と図３（Ｂ）には、画素回路の例を示している。いずれの画素回路が用いられてもよい。図３（Ａ）の回路から説明する。第１電圧（ここではアノード電圧）ＰＶＤＤが与えられた第１の電源ラインには、駆動トランジスタＴＲのソースが接続されている。駆動トランジスタＴＲのゲートとソース間には、容量Ｃ１が接続されている。駆動トランジスタＴＲのドレインは、スイッチＳＷ１を介して信号線ＳＩＧに接続されている。駆動トランジスタＴＲのゲートとドレイン間には、スイッチＳＷ２が接続されている。駆動トランジスタＴＲ、スイッチＳＷ１,ＳＷ２は薄膜トランジスタで構成されている。スイッチＳＷ１,ＳＷ２のゲートは、画素選択を行う走査線に接続されており、ここには、対応する画素選択ゲート信号ＳＧ１-ＳＧｎが供給される。
【００２１】
駆動トランジスタＴＲのドレインは、薄膜トランジスタで構成されるスイッチＳＷ３のソースに接続される。このスイッチＳＷ３のドレインは、有機ＥＬ素子である表示素子ＯＥＬＤ１の一方の電極（ここではアノード）に接続されている。スイッチＳＷ３のゲートは、点灯オンオフゲート信号ＢＧ１-ＢＧｎのいずれか１つが与えられている走査線に接続されている。
【００２２】
画素選択ゲート信号によりスイッチＳＷ１、ＳＷ２がオンしたときに、信号線に流れる信号電流に応じて、容量Ｃ１に駆動トランジスタＴＲのソース−ドレイン間電流に対応する信号電圧が供給される。スイッチＳＷ１、ＳＷ２がオフすると、この信号電圧が容量Ｃ１に保持され、次いでスイッチＳＷ３がオンすると、容量Ｃ１に蓄積されている信号電圧に見合う電流が駆動トランジスタＴＲ、スイッチＳＷ３を介して、表示素子ＯＥＬＤ１に流れる。発光量は、表示素子ＯＥＬＤ１に流れる電流にほぼ比例する。スイッチＳＷ３は、点灯オンオフゲート信号により制御されている。
【００２３】
図３（Ｂ）の回路は、スイッチＳＷ１のソースが信号線に接続され、ドレインが直接トランジスタＴＲのゲートに接続されている。スイッチＳＷ１がオンしたときに、容量Ｃ１に信号電圧が供給される。スイッチＳＷ１がオフすると信号電圧が容量Ｃ１に保持され、次いでスイッチＳＷ３がオンすると、容量Ｃ１に蓄積されている信号電圧に見合う電流が駆動トランジスタＴＲ、スイッチＳＷ３を介して、表示素子ＯＥＬＤ１に流れる。発光量は、表示素子ＯＥＬＤ１に流れる電流にほぼ比例する。
【００２４】
図４（Ａ−Ｆ）には、上記の装置の電源投入時の動作を示している。図４（Ａ）は、電源電圧ＶＳＳを基準にして、装置内で用いられる各種の電源電圧を示している。ＶＧＨ１、ＶＧＨ２、ＰＶＤＤ、ＶＤＤ１、ＶＤＤ２、ＶＧＬ１、ＶＧＬ２、ＰＶＳＳは、図示していないが電源回路で作成されている。図４（Ｂ）、図４（Ｃ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００で用いられる出力イネーブル信号ＯＥＶ１とＯＥＶ２の出力の変化を示している。また、図４（Ｄ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００のシフトレジスタで用いられるクロックＣＫＶ１、ＣＫＶ２の出力の変化を示している。図４（Ｅ）、図４（Ｆ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００のシフトレジスタで用いられるスタートパルスＳＴＶ１、ＳＴＶ２の出力の様子を示している。
【００２５】
時点ｔ１で電源がオンされると、出力イネーブル信号ＯＥＶ１とＯＥＶ２はローレベルに固定される。クロックＣＫＶ１、ＣＫＶ２、スタートパルスＳＴＶ１、ＳＴＶ２は、通常動作状態になる。次に、各種電源電圧が安定した時点ｔ２から一定時間が経過すると、時点ｔ３で出力イネーブル信号ＯＥＶ１が通常動作状態に移行する。そして１垂直期間（１Ｖ）後に出力イネーブル信号ＯＥＶ２が通常動作状態に移行する。
【００２６】
つまり、電源投入時には、まず表示部１００の全体の全画素回路に対して信号電圧（例えば黒レベルあるいは表示信号）が書き込まれた後に、はじめて、点灯オンとなり、全画面の表示が得られるようになっている。
【００２７】
図５（Ａ−Ｚ）には、上記のように電源が投入されたときの装置各部の信号変化の様子を示している。図示している期間は、垂直ブランキング期間（ＶＢＬＫ）の時間的に前後する付近である。図５（Ａ）には、垂直同期信号を示している。図５（Ｂ）には、対応する水平ライン（ＬＩＮＥ１〜ＬＩＮＥＮ＋４）を示している。図５（Ｃ）、図５（Ｄ）は、第２と第１の出力イネーブル信号ＯＥＶ２とＯＥＶ１を示している。出力イネーブル信号ＯＥＶ１が通常動作を開始して１垂直期間経過した後、出力イネーブル信号ＯＥＶ２がスタートしている。
【００２８】
第１の出力イネーブル信号ＯＥＶ１により、図５（Ｈ）〜（Ｋ）の画素選択ゲート信号ＳＧ１〜ＳＧ４、図５（Ｌ）〜（Ｐ）の画素選択ゲート信号ＳＧｎ〜ＳＧｎ+４が出力される。
【００２９】
第２の出力イネーブル信号ＯＥＶ２がスタートした時点ｔ４から、図５（Ｑ）〜（Ｔ）の点灯オンオフゲート信号ＢＧ１〜ＢＧ４、図５（Ｕ）〜（Ｙ）の点灯オンオフゲート信号ＢＧｎ〜ＢＧｎ+４、が順次得られる。図５（Ｚ）のＶＧＨ２は、点灯オンオフドライバ部３００のレベルシフタにおける高電位側の電源電圧である。
【００３０】
ここで発明者は、点灯オンオフゲート信号出力制御回路３０２からシフトレジスタの出力を許可するために出力イネーブル信号ＯＥＶ２がハイレベルに移行したときに、問題があることに着目した。即ち、今、図５（Ｑ）−（Ｙ）に示すように、点灯オンオフ信号がハイレベルであるとする。ここで垂直同期期間の終わり（時点ｔ４）に、出力イネーブル信号ＯＥＶ２がローレベルからハイレベルに切り換わるものとする（図５（Ｃ））。また、シフトレジスタ３０１によるシフト動作が、図５（Ｙ）、（Ｑ）−（Ｔ）のように進行するものとする。すると今、時点ｔ４で、出力イネーブル信号ＯＥＶ２がローレベルからハイレベルに切り換わると、点灯オンオフゲート信号ＢＧ４−ＢＧｎ+３がハイレベルから一斉にローレベルとなる（図の縦長の楕円の点線で囲む部分）。これは、既に、点灯オンオフシフトレジスタ３０１が動作しており、殆どのシフトレジスタ出力（点灯オンオフゲート信号ＢＧ４−ＢＧｎ+３に対応）がローレベル（点灯オン制御状態）に切り換わる必要があるからでる。一方では、このとき、ハイレベルを維持すべき点灯をオフすべきオンオフゲート信号が存在する（図５（Ｙ）、（Ｑ）−（Ｔ）の点灯オンオフ信号）。これは信号書き込みが行われる期間に相当するからである。
【００３１】
しかし、これらの点灯オンオフ信号（図５（Ｙ）、（Ｑ）−（Ｔ））は一時的に低下する現象が見られる。この要因は、点灯オンオフゲート信号ＢＧ４−ＢＧｎ+３がハイレベルから一斉にローレベルとなり、基板の電圧ＶＧＨ２が一時的に低下したことに起因する。このように点灯オンオフ信号（図５（Ｙ）、（Ｑ）−（Ｔ））が一時的に低下すると、この点灯オンオフ信号が供給されるスイッチＳＷ３が瞬間的に電流が流れ、表示素子が瞬間的に点灯するという問題がある。
【００３２】
そこで発明者は、さらに駆動方法を考慮し、以下の対策を施すものである。即ち、図６（Ａ−Ｆ）に示すように、装置の各部のスタートシーケンスにおいて、特に点灯オンオフシフトレジスタ３０１のスタートパルスＳＴＶ２を点灯オンオフゲート信号出力制御回路３０２の出力イネーブル信号ＯＥＶ２がスタートした時点よりも遅くするのである。図６（Ａ−Ｆ）には、その様子を示すタイミングチャートを示している。
【００３３】
図６の（Ａ）は、電源電圧ＶＳＳを基準にして、装置内で用いられる各種の電源電圧を示している。ＶＧＨ１、ＶＧＨ２、ＰＶＤＤ、ＶＤＤ１、ＶＤＤ２、ＶＧＬ１、ＶＧＬ２、ＰＶＳＳは、図示していないが電源回路で作成されている。図６（Ｂ）、図６（Ｃ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００で用いられる出力イネーブル信号ＯＥＶ１とＯＥＶ２の出力の変化を示している。また、図６（Ｄ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００のシフトレジスタで用いられるシフトクロックＣＫＶ１、ＣＫＶ２の出力の変化を示している。図６（Ｅ）、図６（Ｆ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００のシフトレジスタで用いられるスタートパルスＳＴＶ１、ＳＴＶ２の出力の様子を示している。
【００３４】
時点ｔ１で電源がオンされると、出力イネーブル信号ＯＥＶ１とＯＥＶ２はローレベルに固定される。シフトクロックＣＫＶ１、ＣＫＶ２、スタートパルスＳＴＶ１は、通常動作状態になる。次に、各種電源電圧が安定した時点ｔ２から一定時間が経過すると、時点ｔ３で出力イネーブル信号ＯＥＶ１が通常動作状態に移行する。そして１垂直期間（１Ｖ）後に出力イネーブル信号ＯＥＶ２が通常動作状態に移行する（時点ｔ４）。そして、次に、時点ｔ５で点灯オンオフシフトレジスタ３０１のスタートパルスＳＴＶ２がスタートする。
【００３５】
つまり、電源投入時には、まず表示部１００の全画素回路に対して信号電圧が書き込まれた後に、はじめて、点灯オンとなり、全画面の表示が得られるようになっている。
【００３６】
図７（Ａ−Ｚ）には、上記のような動作シーケンスを持つ装置各部の信号変化の様子を示している。図示している期間は、垂直ブランキング期間（ＶＢＬＫ）の時間的に前後する付近である。同一の図７（Ａ）には、垂直同期信号を示している。図７（Ｂ）には、水平ライン（ＬＩＮＥ１〜ＬＩＮＥＮ＋４）を示している。図７（Ｃ）、図７（Ｄ）は、第１と第２の出力イネーブル信号ＯＥＶ２とＯＥＶ１を示している。出力イネーブル信号ＯＥＶ１が通常動作を開始して１垂直期間経過した後、出力イネーブル信号ＯＥＶ２がスタートしている。
【００３７】
第１の出力イネーブル信号ＯＥＶ１により、図７（Ｈ）〜（Ｋ）の画素選択ゲート信号ＳＧ１〜ＳＧ４、図７（Ｌ）〜（Ｐ）の画素選択ゲート信号ＳＧｎ〜ＳＧｎ+４が出力される。
【００３８】
第２の出力イネーブル信号ＯＥＶ２がスタートした時点ｔ４から、一定時間が経過した後の時点ｔ５以降に、図７（Ｑ）〜（Ｔ）の点灯オンオフゲート信号ＢＧ１〜ＢＧ４、図７（Ｕ）〜（Ｙ）の点灯オンオフゲート信号ＢＧｎ〜ＢＧｎ+４、が順次得られる。これは、図７の（Ｇ）に示すように、例え出力イネーブル信号ＯＥＶ２がスタートしたとしても、シフトレジスタ３０１の出力がローレベルに固定されており、時点ｔ５で初めてシフト動作が開始されるからである。図７（Ｚ）のＶＧＨ２は、点灯オンオフドライバ部３００のレベルシフタにおける高電位側の電源電圧である。
【００３９】
このような動作シーケンスにすると、点灯オンオフドライバ部３００のレベルシフタにおける高電位側の電源電圧の変動もない。また図５で示した点灯オンオフゲート信号のような電位変動がない。この結果、画素点灯オンオフを決めるスイッチＳＷ３が一時的に不要な導通状態となることが防止され、画質の品位を維持することが可能となる。
【００４０】
この発明は、上記の実施の形態に限定されるものではない。図８（Ａ−Ｆ）にはこの発明の他の実施の形態の動作を示すタイミングチャートを示している。図６に示したタイミングチャートと同じ部分には、同じ符号を付している。図６に示したタイミングチャートと異なる部分を説明する。この実施の形態においても、基本的には、点灯オンオフシフトレジスタ３０１のスタートパルスＳＴＶ２の通常動作スタート時点ｔ６を点灯オンオフゲート信号出力制御回路３０２の出力イネーブル信号ＯＥＶ２がスタートした時点ｔ５よりも遅くするのである。この考え方は、図６の実施形態と変わりはない。しかし、図６の実施の形態と異なる部分は、点灯オンオフドライバ部３００の例えば１垂直期間のウォーミングアップ期間（時点ｔ３−ｔ４）を設けこの間はシフトレレジスタ３０１のスタートパルスを正常動作させるのである。次の再開時の不安定動作が防止される。しかしこのウオーミングアップ期間（１垂直期間）は、ゲート信号出力制御回路３０２の出力イネーブル信号ＯＥＶ２がローレベルに固定されているので、点灯オンオフゲート信号が出力することはない。点灯オンオフゲート信号が出力するのは時点ｔ６以降ということになる。
【００４１】
この発明は、上記の実施の形態に限定されるものではない。図９（Ａ―Ｚ）にはこの発明の他の実施の形態の動作を示すタイミングチャートを示している。図９（Ａ―Ｚ）において図７（Ａ−Ｚ）と異なる部分は、図９（Ｑ）〜（Ｔ）の点灯オンオフゲート信号ＢＧ１〜ＢＧ４、図９（Ｕ）〜（Ｙ）の点灯オンオフゲート信号ＢＧｎ〜ＢＧｎ+４のデューティーが異なる点である。ここでは、点灯オンオフゲート信号のデューティーを例えば１垂直期間の１/４のデューティーにする。例えば、１垂直期間の内、４番目の水平期間に対応する期間を間引きするのである。この様子を示したのが、図９（Ｑ）〜（Ｔ）の点灯オンオフゲート信号ＢＧ１〜ＢＧ４、図９（Ｕ）〜（Ｙ）の点灯オンオフゲート信号ＢＧｎ〜ＢＧｎ+４である。このためには、シフトレジスタ３０１に与えるスタートパルスＳＴＶ２を４水平周期毎に与えるとよい。
【００４２】
このようなシーケンスで起動した場合の動作は以下のようになる。即ち、スタートパルスＳＴＶ２が、図４で説明したように電源投入と同時にスタートしたとする。そして、図４のように時点ｔ４で出力イネーブルゲート信号ＯＥＶ２がハイレベルになったとする。すると、当然、点灯オンオフゲート信号の出力ラインのうち多くはハイレベルを維持すべきライン（点灯オフを維持するため）と、反転すべきライン（点灯スタートのため）とが存在する。図４に示した例であると、点灯スタートするライン（点灯オンオフゲート信号が出力されるライン）が多いために、基板電圧までの変動し、これが、点灯オフすべきラインまでに影響あたえた。しかし本実施の形態によると、この影響は、図４、図５の例に比べて、１／４以下に低減する。
【００４３】
本実施の形態では、点灯オンオフゲート信号のデューティーを１垂直期間の１/４のデューティーにしているからである。このことにより、時点ｔ４で多くのライン（点灯オンオフゲート信号が出力されるライン）が一斉にローレベルに低下するのであるが、その本数は、図４、図５の例に比べて、１／４以下に低減している。よって、基板に対して電位変動を与える影響が低減し、これにともない、レベルシフタ３０３の出力レベルも変動を受け難くなるからである。上記の実施の形態では、点灯オンオフゲート信号のデューティーを１垂直期間の１/４のデューティーとしたが、これに限定されるものではない。１垂直期間の数分の１のデューティーであればよい。
【００４４】
上記のように点灯オンオフゲート信号のデューティーを変化させる技術は、発光期間を制御して、輝度を調整する場合にも利用可能である。したがって、輝度調整機能と、電源投入時の画質劣化防止機能とを兼用させることが可能である。
【００４５】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００４６】
【図１】本発明が適用されたアクティブマトリックス型表示装置の概略を示す図。
【図２】本発明に係る装置の画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００の具体的構成例を示す図。
【図３】図１の画素回路の具体的構成例を示す図。
【図４】図１、図２の装置の電源投入時の全体の動作例を説明するために示したタイミングチャート。
【図５】図４のタイミングで動作したとき、図１、図２の装置のさらに各部の回路の動作例を説明するために示したタイミングチャート。
【図６】図１、図２の装置の電源投入時の全体の他の動作例を説明するために示したタイミングチャート。
【図７】図６のタイミングで動作したとき、図１、図２の装置のさらに各部の回路の動作例を説明するために示したタイミングチャート。
【図８】図１、図２の装置の電源投入時の全体のさらにまた他の動作例を説明するために示したタイミングチャート。
【図９】図１、図２の装置の電源投入時のまた他の動作例を説明するために示したタイミングチャート。
【符号の説明】
【００４７】
１００…表示部、２００…が素選択ゲートドライバ部２００、３００…点灯オンオフドライバ部、２０１…画素選択シフトレジスタ、２０２…画素選択ゲート信号出力制御回路、２０３…画素選択ゲート信号レベルシフタ、３０１…点灯オンオフシフトレジスタ、３０２…点灯オンオフゲート信号出力制御回路、３０３…点灯オンオフゲート信号レベルシフタ。
【技術分野】
【０００１】
本発明は、例えば有機エレクトロ・ルミネセンス素子（以下有機ＥＬ素子と言う）を用いた表示装置であり、特に電源投入時、全画面信号投入時に画面上で横輝度線などが生じるのを防止するもので、駆動開始時の画質品位維持を得るアクティブマトリックス型表示装置の駆動方法に関する。
【背景技術】
【０００２】
有機ＥＬ表示素子を用いたアクティブマトリックス型表示装置が開発されている。この装置では、有機ＥＬ表示素子を駆動する駆動トランジスタの特性が各画素間でほぼ同一であることが要求される。しかしながら、通常、トランジスタをガラス基板などの絶縁体上に形成するため、トランジスタ特性のばらつきを生じ易い。
【０００３】
この問題に対しては、閾値キャンセル型回路、カレントコピー型回路が提案されている（特許文献１及び２を参照のこと）。これら回路によると、駆動電流に駆動トランジスタの閾値が与える影響を排除することができる。したがって、画素間で駆動トランジスタの閾値がばらついていたとしても、そのようなばらつきが有機ＥＬ素子に供給する駆動電流に与える影響を最小とすることができる。
【特許文献１】米国特許第６，２２９，５０６Ｂ１号明細書
【特許文献２】米国特許第６，３７３，４５４Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の閾値キャンセル型回路、カレントコピー型回路による効果は、表示装置が動作状態にあるときのものである。しかし本発明者は、特に電源投入時、全画面が例えば黒に変化するような信号投入時の画質品位に着目している。即ち、表示装置の各部に対する電源電圧を印加するシーケンスは、ドライブ回路及び画素回路の電源電圧が安定した後、画素回路の走査信号と画素選択パルスが順次出力されることが好ましい。しかしながら、このような起動を行ったとしても、部分的に横輝線が現われる等、画質品位上好ましくないことがわかった。
【０００５】
そこでこの発明は、電源投入時、あるいは信号投入時に良好な画質を維持することができるアクティブマトリックス型表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明の一例では、基板上にマトリックス状に配列された複数の画素回路と、前記複数の画素回路の容量に対して信号を書き込むために、画素回路の行毎にシフトした選択を行ない、信号書き込み期間を設定する画素選択ゲート信号を選択した行のラインに与える画素選択ゲートドライバと、前記複数の画素回路の表示素子の発光期間を設定するために、前記画素回路の行毎にシフトした選択を行ない、点灯オンオフゲート信号を選択した行のラインに与える点灯オンオフドライバとを有し、前記点灯オンオフドライバは、スタートパルスでシフト動作を開始する点灯オンオフシフトレジスタと、出力イネーブル信号が与えられることにより前記点灯オンオフシフトレジスタの出力を導出する点灯オンオフゲート信号出力制御回路と、この点灯オンオフゲート信号出力制御回路の出力のレベルを調整して前記行のラインに与えるレベルシフタとからなり、前記点灯オンオフシフトレジスタの前記スタートパルスは、前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号がスタートされた後に、前記点灯オンオフシフトレジスタをスタートさせることを特徴とする。
【発明の効果】
【０００７】
電源投入時、あるいは信号投入時の表示品位が確保できる。
【発明を実施するための最良の形態】
【０００８】
以下この発明の一実施形態として有機ＥＬ表示装置を例に取り、図面を参照して説明する。図１は、この発明が適用された表示装置の概略図である。ガラス基板１１の中央には、表示部１００が構築されている。この表示部１００には、画素回路１０１がマトリックス状に配列されている。画素回路１０１の具体的構成例については後述する。
【０００９】
表示部１００には、列として配線された信号線ＳＩＧ_１〜ＳＩＧ_Ｎに映像信号を供給する信号線駆動回路が接続されているがここでは省略している。また表示部１００には、行として配列された複数の走査線を駆動する走査線駆動回路が接続される。走査線駆動回路は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００として示されている。図では、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００とが、表示部１００の左右に配置されているがいずれか一方に両者が配置されていても良い。
【００１０】
画素選択ゲートドライバ部２００は、画素選択シフトレジスタ２０１を含む。この画素選択シフトレジスタ２０１は、水平周期に同期して水平方向へ配列されている画素群を、１行ずつ垂直方向へ順次走査するために、走査線駆動信号を出力する。走査線駆動信号は、画素選択ゲート信号出力制御回路２０２に入力される。画素選択ゲート信号出力制御回路２０２は、走査線駆動信号の出力又は非出力を制御する回路であり、システム電源投入時に出力タイミングを得るために利用される。
【００１１】
この画素選択ゲート信号出力制御回路２０２から出力された走査線駆動信号は、画素選択ゲート信号レベルシフタ２０３を介して、画素回路に画素選択ゲート信号ＳＧ１-ＳＧｎとして出力される。この画素選択ゲート信号ＳＧ１-ＳＧｎは、画素回路に対して、画素信号を書き込むためのタイミング信号として利用される。
【００１２】
一方、点灯オンオフドライバ部３００は、点灯オンオフシフトレジスタ３０１を含む。この点灯オンオフシフトレジスタ３０１は、水平周期に同期して水平方向へ配列されている画素群を、１行ずつ垂直方向へ順次走査するために、走査線駆動信号を出力する。走査線駆動信号は、点灯オンオフゲート信号出力制御回路３０２に入力される。点灯オンオフゲート信号出力制御回路３０２は、走査線駆動信号の出力又は非出力を制御する回路であり、システム電源投入時に出力タイミングを得るために利用される。
【００１３】
この点灯オンオフゲート信号出力制御回路３０２から出力された走査線駆動信号は、点灯オンオフゲート信号レベルシフタ３０３を介して、画素回路に点灯オンオフゲート信号ＢＧ１-ＢＧｎとして出力される。この点灯オンオフゲート信号ＢＧ１-ＢＧｎは、画素回路に対して、表示素子の点灯期間を設定するタイミング信号として利用される。
【００１４】
表示装置の全体は、システムコントローラ５００により統括されて制御される。システムコントローラ５００は、ガラス基板１１上に構築されてもよいし、外部に設けられてもよい。このシステムコントローラ５００内には、各種の処理プログラムが含まれており、電源投入時の立ち上げ処理を行うルーチン、さらには通常動作時の信号処理ルーチンなどが実現される。本発明の要部となるタイミングパルスを得るのもこのシステムコントローラ５００で生成される。さらにまた、システムコントローラ５００には、外部から映像信号データ、同期パルス、クロックなどが供給されている。
【００１５】
図２には、上記の画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００とをさらに具体化して示している。
【００１６】
画素選択シフトレジスタ２０１は、少なくとも表示部の水平ライン数分が縦列接続された保持回路ＳＲＡ１、ＳＲＡ２、ＳＲＡ３、…を有し、水平周期に同期したクロックＣＫＶ１により駆動される。ＶＤＤ１,ＶＳＳは高電位側の電源電圧と低電位側の電源電圧であり、保持回路ＳＲＡ１、ＳＲＡ２、ＳＲＡ３、…に供給されている。またＳＴＶ１は、画素選択シフトレジスタ２０１のスタートパルスとして用いられる。このパルスは、垂直周期に同期して供給されている。保持回路ＳＲＡ１、ＳＲＡ２、ＳＲＡ３、…は、スタートパルスＳＴＶ１をクロックＣＫＶ１に同期して順次次段に転送する。
【００１７】
画素選択ゲート信号出力制御回路２０２は、少なくとも表示部の水平ライン数分のナンド回路ＮＡ１、ＮＡ２、ＮＡ３、…からなる。このナンド回路ＮＡ１、ＮＡ２、ＮＡ３、…の各一方の入力端には、対応する保持回路ＳＲＡ１、ＳＲＡ２、ＳＲＡ３、…の出力がそれぞれ供給され、他方の入力端には共通に、出力イネーブル信号ＯＥＶ１が供給される。この出力イネーブル信号ＯＥＶ１がローレベルになった時、保持回路ＳＲＡ１、ＳＲＡ２、ＳＲＡ３、…の出力が、それぞれ対応するナンド回路ＮＡ１、ＮＡ２、ＮＡ３、…を介して出力される。ナンド回路ＮＡ１、ＮＡ２、ＮＡ３、…の出力は、それぞれ対応するレベルシフタＬＳＡ１、ＬＳＡ２、ＬＳＡ３、…に入力され、表示部１００に適合したレベルに変換された後、表示部１００に供給される。ＶＧＨ１、ＶＧＬ１は、レベルシフタの出力電位を決めるための電圧であり、高電位側の電源電圧と低電位側の電源電圧である。
【００１８】
点灯オンオフシフトレジスタ３０１は、少なくとも表示部の水平ライン数分が縦列接続された保持回路ＳＲＢ１、ＳＲＢ２、ＳＲＢ３、…を有し、水平周期に同期したクロックＣＫＶ２により駆動される。ＶＤＤ２,ＶＳＳは高電位側の電源電圧と低電位側の電源電圧であり、保持回路ＳＲＢ１、ＳＲＢ２、ＳＲＢ３、…に供給されている。またＳＴＶ２は、点灯オンオフシフトレジスタ３０１のスタートパルスとして用いられる。このパルスは、垂直周期に同期して供給されている。保持回路ＳＲＢ１、ＳＲＢ２、ＳＲＢ３、…は、スタートパルスＳＴＶ２をクロックＣＫＶ２に同期して順次次段に転送する。
【００１９】
点灯オンオフゲート信号出力制御回路３０２は、少なくとも表示部の水平ライン数分のナンド回路ＮＢ１、ＮＢ２、ＮＢ３、…からなる。このナンド回路ＮＢ１、ＮＢ２、ＮＢ３、…の各一方の入力端には、対応する保持回路ＳＲＢ１、ＳＲＢ２、ＳＲＢ３、…の出力がそれぞれ供給され、他方の入力端には共通に、出力イネーブル信号ＯＥＶ２が供給される。この出力イネーブル信号ＯＥＶ２がローレベルになった時、保持回路ＳＲＢ１、ＳＲＢ２、ＳＲＢ３、…の出力が、それぞれ対応するナンド回路ＮＢ１、ＮＢ２、ＮＢ３、…を介して出力される。ナンド回路ＮＢ１、ＮＢ２、ＮＢ３、…の出力は、それぞれ対応するレベルシフタＬＳＢ１、ＬＳＢ２、ＬＳＢ３、…に入力され、表示部１００に適合したレベルに変換された後、表示部１００に供給される。ＶＧＨ２、ＶＧＬ２は、レベルシフタの出力電位を決めるための電圧であり、高電位側の電源電圧と低電位側の電源電圧である。
【００２０】
図３（Ａ）と図３（Ｂ）には、画素回路の例を示している。いずれの画素回路が用いられてもよい。図３（Ａ）の回路から説明する。第１電圧（ここではアノード電圧）ＰＶＤＤが与えられた第１の電源ラインには、駆動トランジスタＴＲのソースが接続されている。駆動トランジスタＴＲのゲートとソース間には、容量Ｃ１が接続されている。駆動トランジスタＴＲのドレインは、スイッチＳＷ１を介して信号線ＳＩＧに接続されている。駆動トランジスタＴＲのゲートとドレイン間には、スイッチＳＷ２が接続されている。駆動トランジスタＴＲ、スイッチＳＷ１,ＳＷ２は薄膜トランジスタで構成されている。スイッチＳＷ１,ＳＷ２のゲートは、画素選択を行う走査線に接続されており、ここには、対応する画素選択ゲート信号ＳＧ１-ＳＧｎが供給される。
【００２１】
駆動トランジスタＴＲのドレインは、薄膜トランジスタで構成されるスイッチＳＷ３のソースに接続される。このスイッチＳＷ３のドレインは、有機ＥＬ素子である表示素子ＯＥＬＤ１の一方の電極（ここではアノード）に接続されている。スイッチＳＷ３のゲートは、点灯オンオフゲート信号ＢＧ１-ＢＧｎのいずれか１つが与えられている走査線に接続されている。
【００２２】
画素選択ゲート信号によりスイッチＳＷ１、ＳＷ２がオンしたときに、信号線に流れる信号電流に応じて、容量Ｃ１に駆動トランジスタＴＲのソース−ドレイン間電流に対応する信号電圧が供給される。スイッチＳＷ１、ＳＷ２がオフすると、この信号電圧が容量Ｃ１に保持され、次いでスイッチＳＷ３がオンすると、容量Ｃ１に蓄積されている信号電圧に見合う電流が駆動トランジスタＴＲ、スイッチＳＷ３を介して、表示素子ＯＥＬＤ１に流れる。発光量は、表示素子ＯＥＬＤ１に流れる電流にほぼ比例する。スイッチＳＷ３は、点灯オンオフゲート信号により制御されている。
【００２３】
図３（Ｂ）の回路は、スイッチＳＷ１のソースが信号線に接続され、ドレインが直接トランジスタＴＲのゲートに接続されている。スイッチＳＷ１がオンしたときに、容量Ｃ１に信号電圧が供給される。スイッチＳＷ１がオフすると信号電圧が容量Ｃ１に保持され、次いでスイッチＳＷ３がオンすると、容量Ｃ１に蓄積されている信号電圧に見合う電流が駆動トランジスタＴＲ、スイッチＳＷ３を介して、表示素子ＯＥＬＤ１に流れる。発光量は、表示素子ＯＥＬＤ１に流れる電流にほぼ比例する。
【００２４】
図４（Ａ−Ｆ）には、上記の装置の電源投入時の動作を示している。図４（Ａ）は、電源電圧ＶＳＳを基準にして、装置内で用いられる各種の電源電圧を示している。ＶＧＨ１、ＶＧＨ２、ＰＶＤＤ、ＶＤＤ１、ＶＤＤ２、ＶＧＬ１、ＶＧＬ２、ＰＶＳＳは、図示していないが電源回路で作成されている。図４（Ｂ）、図４（Ｃ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００で用いられる出力イネーブル信号ＯＥＶ１とＯＥＶ２の出力の変化を示している。また、図４（Ｄ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００のシフトレジスタで用いられるクロックＣＫＶ１、ＣＫＶ２の出力の変化を示している。図４（Ｅ）、図４（Ｆ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００のシフトレジスタで用いられるスタートパルスＳＴＶ１、ＳＴＶ２の出力の様子を示している。
【００２５】
時点ｔ１で電源がオンされると、出力イネーブル信号ＯＥＶ１とＯＥＶ２はローレベルに固定される。クロックＣＫＶ１、ＣＫＶ２、スタートパルスＳＴＶ１、ＳＴＶ２は、通常動作状態になる。次に、各種電源電圧が安定した時点ｔ２から一定時間が経過すると、時点ｔ３で出力イネーブル信号ＯＥＶ１が通常動作状態に移行する。そして１垂直期間（１Ｖ）後に出力イネーブル信号ＯＥＶ２が通常動作状態に移行する。
【００２６】
つまり、電源投入時には、まず表示部１００の全体の全画素回路に対して信号電圧（例えば黒レベルあるいは表示信号）が書き込まれた後に、はじめて、点灯オンとなり、全画面の表示が得られるようになっている。
【００２７】
図５（Ａ−Ｚ）には、上記のように電源が投入されたときの装置各部の信号変化の様子を示している。図示している期間は、垂直ブランキング期間（ＶＢＬＫ）の時間的に前後する付近である。図５（Ａ）には、垂直同期信号を示している。図５（Ｂ）には、対応する水平ライン（ＬＩＮＥ１〜ＬＩＮＥＮ＋４）を示している。図５（Ｃ）、図５（Ｄ）は、第２と第１の出力イネーブル信号ＯＥＶ２とＯＥＶ１を示している。出力イネーブル信号ＯＥＶ１が通常動作を開始して１垂直期間経過した後、出力イネーブル信号ＯＥＶ２がスタートしている。
【００２８】
第１の出力イネーブル信号ＯＥＶ１により、図５（Ｈ）〜（Ｋ）の画素選択ゲート信号ＳＧ１〜ＳＧ４、図５（Ｌ）〜（Ｐ）の画素選択ゲート信号ＳＧｎ〜ＳＧｎ+４が出力される。
【００２９】
第２の出力イネーブル信号ＯＥＶ２がスタートした時点ｔ４から、図５（Ｑ）〜（Ｔ）の点灯オンオフゲート信号ＢＧ１〜ＢＧ４、図５（Ｕ）〜（Ｙ）の点灯オンオフゲート信号ＢＧｎ〜ＢＧｎ+４、が順次得られる。図５（Ｚ）のＶＧＨ２は、点灯オンオフドライバ部３００のレベルシフタにおける高電位側の電源電圧である。
【００３０】
ここで発明者は、点灯オンオフゲート信号出力制御回路３０２からシフトレジスタの出力を許可するために出力イネーブル信号ＯＥＶ２がハイレベルに移行したときに、問題があることに着目した。即ち、今、図５（Ｑ）−（Ｙ）に示すように、点灯オンオフ信号がハイレベルであるとする。ここで垂直同期期間の終わり（時点ｔ４）に、出力イネーブル信号ＯＥＶ２がローレベルからハイレベルに切り換わるものとする（図５（Ｃ））。また、シフトレジスタ３０１によるシフト動作が、図５（Ｙ）、（Ｑ）−（Ｔ）のように進行するものとする。すると今、時点ｔ４で、出力イネーブル信号ＯＥＶ２がローレベルからハイレベルに切り換わると、点灯オンオフゲート信号ＢＧ４−ＢＧｎ+３がハイレベルから一斉にローレベルとなる（図の縦長の楕円の点線で囲む部分）。これは、既に、点灯オンオフシフトレジスタ３０１が動作しており、殆どのシフトレジスタ出力（点灯オンオフゲート信号ＢＧ４−ＢＧｎ+３に対応）がローレベル（点灯オン制御状態）に切り換わる必要があるからでる。一方では、このとき、ハイレベルを維持すべき点灯をオフすべきオンオフゲート信号が存在する（図５（Ｙ）、（Ｑ）−（Ｔ）の点灯オンオフ信号）。これは信号書き込みが行われる期間に相当するからである。
【００３１】
しかし、これらの点灯オンオフ信号（図５（Ｙ）、（Ｑ）−（Ｔ））は一時的に低下する現象が見られる。この要因は、点灯オンオフゲート信号ＢＧ４−ＢＧｎ+３がハイレベルから一斉にローレベルとなり、基板の電圧ＶＧＨ２が一時的に低下したことに起因する。このように点灯オンオフ信号（図５（Ｙ）、（Ｑ）−（Ｔ））が一時的に低下すると、この点灯オンオフ信号が供給されるスイッチＳＷ３が瞬間的に電流が流れ、表示素子が瞬間的に点灯するという問題がある。
【００３２】
そこで発明者は、さらに駆動方法を考慮し、以下の対策を施すものである。即ち、図６（Ａ−Ｆ）に示すように、装置の各部のスタートシーケンスにおいて、特に点灯オンオフシフトレジスタ３０１のスタートパルスＳＴＶ２を点灯オンオフゲート信号出力制御回路３０２の出力イネーブル信号ＯＥＶ２がスタートした時点よりも遅くするのである。図６（Ａ−Ｆ）には、その様子を示すタイミングチャートを示している。
【００３３】
図６の（Ａ）は、電源電圧ＶＳＳを基準にして、装置内で用いられる各種の電源電圧を示している。ＶＧＨ１、ＶＧＨ２、ＰＶＤＤ、ＶＤＤ１、ＶＤＤ２、ＶＧＬ１、ＶＧＬ２、ＰＶＳＳは、図示していないが電源回路で作成されている。図６（Ｂ）、図６（Ｃ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００で用いられる出力イネーブル信号ＯＥＶ１とＯＥＶ２の出力の変化を示している。また、図６（Ｄ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００のシフトレジスタで用いられるシフトクロックＣＫＶ１、ＣＫＶ２の出力の変化を示している。図６（Ｅ）、図６（Ｆ）は、画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００のシフトレジスタで用いられるスタートパルスＳＴＶ１、ＳＴＶ２の出力の様子を示している。
【００３４】
時点ｔ１で電源がオンされると、出力イネーブル信号ＯＥＶ１とＯＥＶ２はローレベルに固定される。シフトクロックＣＫＶ１、ＣＫＶ２、スタートパルスＳＴＶ１は、通常動作状態になる。次に、各種電源電圧が安定した時点ｔ２から一定時間が経過すると、時点ｔ３で出力イネーブル信号ＯＥＶ１が通常動作状態に移行する。そして１垂直期間（１Ｖ）後に出力イネーブル信号ＯＥＶ２が通常動作状態に移行する（時点ｔ４）。そして、次に、時点ｔ５で点灯オンオフシフトレジスタ３０１のスタートパルスＳＴＶ２がスタートする。
【００３５】
つまり、電源投入時には、まず表示部１００の全画素回路に対して信号電圧が書き込まれた後に、はじめて、点灯オンとなり、全画面の表示が得られるようになっている。
【００３６】
図７（Ａ−Ｚ）には、上記のような動作シーケンスを持つ装置各部の信号変化の様子を示している。図示している期間は、垂直ブランキング期間（ＶＢＬＫ）の時間的に前後する付近である。同一の図７（Ａ）には、垂直同期信号を示している。図７（Ｂ）には、水平ライン（ＬＩＮＥ１〜ＬＩＮＥＮ＋４）を示している。図７（Ｃ）、図７（Ｄ）は、第１と第２の出力イネーブル信号ＯＥＶ２とＯＥＶ１を示している。出力イネーブル信号ＯＥＶ１が通常動作を開始して１垂直期間経過した後、出力イネーブル信号ＯＥＶ２がスタートしている。
【００３７】
第１の出力イネーブル信号ＯＥＶ１により、図７（Ｈ）〜（Ｋ）の画素選択ゲート信号ＳＧ１〜ＳＧ４、図７（Ｌ）〜（Ｐ）の画素選択ゲート信号ＳＧｎ〜ＳＧｎ+４が出力される。
【００３８】
第２の出力イネーブル信号ＯＥＶ２がスタートした時点ｔ４から、一定時間が経過した後の時点ｔ５以降に、図７（Ｑ）〜（Ｔ）の点灯オンオフゲート信号ＢＧ１〜ＢＧ４、図７（Ｕ）〜（Ｙ）の点灯オンオフゲート信号ＢＧｎ〜ＢＧｎ+４、が順次得られる。これは、図７の（Ｇ）に示すように、例え出力イネーブル信号ＯＥＶ２がスタートしたとしても、シフトレジスタ３０１の出力がローレベルに固定されており、時点ｔ５で初めてシフト動作が開始されるからである。図７（Ｚ）のＶＧＨ２は、点灯オンオフドライバ部３００のレベルシフタにおける高電位側の電源電圧である。
【００３９】
このような動作シーケンスにすると、点灯オンオフドライバ部３００のレベルシフタにおける高電位側の電源電圧の変動もない。また図５で示した点灯オンオフゲート信号のような電位変動がない。この結果、画素点灯オンオフを決めるスイッチＳＷ３が一時的に不要な導通状態となることが防止され、画質の品位を維持することが可能となる。
【００４０】
この発明は、上記の実施の形態に限定されるものではない。図８（Ａ−Ｆ）にはこの発明の他の実施の形態の動作を示すタイミングチャートを示している。図６に示したタイミングチャートと同じ部分には、同じ符号を付している。図６に示したタイミングチャートと異なる部分を説明する。この実施の形態においても、基本的には、点灯オンオフシフトレジスタ３０１のスタートパルスＳＴＶ２の通常動作スタート時点ｔ６を点灯オンオフゲート信号出力制御回路３０２の出力イネーブル信号ＯＥＶ２がスタートした時点ｔ５よりも遅くするのである。この考え方は、図６の実施形態と変わりはない。しかし、図６の実施の形態と異なる部分は、点灯オンオフドライバ部３００の例えば１垂直期間のウォーミングアップ期間（時点ｔ３−ｔ４）を設けこの間はシフトレレジスタ３０１のスタートパルスを正常動作させるのである。次の再開時の不安定動作が防止される。しかしこのウオーミングアップ期間（１垂直期間）は、ゲート信号出力制御回路３０２の出力イネーブル信号ＯＥＶ２がローレベルに固定されているので、点灯オンオフゲート信号が出力することはない。点灯オンオフゲート信号が出力するのは時点ｔ６以降ということになる。
【００４１】
この発明は、上記の実施の形態に限定されるものではない。図９（Ａ―Ｚ）にはこの発明の他の実施の形態の動作を示すタイミングチャートを示している。図９（Ａ―Ｚ）において図７（Ａ−Ｚ）と異なる部分は、図９（Ｑ）〜（Ｔ）の点灯オンオフゲート信号ＢＧ１〜ＢＧ４、図９（Ｕ）〜（Ｙ）の点灯オンオフゲート信号ＢＧｎ〜ＢＧｎ+４のデューティーが異なる点である。ここでは、点灯オンオフゲート信号のデューティーを例えば１垂直期間の１/４のデューティーにする。例えば、１垂直期間の内、４番目の水平期間に対応する期間を間引きするのである。この様子を示したのが、図９（Ｑ）〜（Ｔ）の点灯オンオフゲート信号ＢＧ１〜ＢＧ４、図９（Ｕ）〜（Ｙ）の点灯オンオフゲート信号ＢＧｎ〜ＢＧｎ+４である。このためには、シフトレジスタ３０１に与えるスタートパルスＳＴＶ２を４水平周期毎に与えるとよい。
【００４２】
このようなシーケンスで起動した場合の動作は以下のようになる。即ち、スタートパルスＳＴＶ２が、図４で説明したように電源投入と同時にスタートしたとする。そして、図４のように時点ｔ４で出力イネーブルゲート信号ＯＥＶ２がハイレベルになったとする。すると、当然、点灯オンオフゲート信号の出力ラインのうち多くはハイレベルを維持すべきライン（点灯オフを維持するため）と、反転すべきライン（点灯スタートのため）とが存在する。図４に示した例であると、点灯スタートするライン（点灯オンオフゲート信号が出力されるライン）が多いために、基板電圧までの変動し、これが、点灯オフすべきラインまでに影響あたえた。しかし本実施の形態によると、この影響は、図４、図５の例に比べて、１／４以下に低減する。
【００４３】
本実施の形態では、点灯オンオフゲート信号のデューティーを１垂直期間の１/４のデューティーにしているからである。このことにより、時点ｔ４で多くのライン（点灯オンオフゲート信号が出力されるライン）が一斉にローレベルに低下するのであるが、その本数は、図４、図５の例に比べて、１／４以下に低減している。よって、基板に対して電位変動を与える影響が低減し、これにともない、レベルシフタ３０３の出力レベルも変動を受け難くなるからである。上記の実施の形態では、点灯オンオフゲート信号のデューティーを１垂直期間の１/４のデューティーとしたが、これに限定されるものではない。１垂直期間の数分の１のデューティーであればよい。
【００４４】
上記のように点灯オンオフゲート信号のデューティーを変化させる技術は、発光期間を制御して、輝度を調整する場合にも利用可能である。したがって、輝度調整機能と、電源投入時の画質劣化防止機能とを兼用させることが可能である。
【００４５】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００４６】
【図１】本発明が適用されたアクティブマトリックス型表示装置の概略を示す図。
【図２】本発明に係る装置の画素選択ゲートドライバ部２００と点灯オンオフドライバ部３００の具体的構成例を示す図。
【図３】図１の画素回路の具体的構成例を示す図。
【図４】図１、図２の装置の電源投入時の全体の動作例を説明するために示したタイミングチャート。
【図５】図４のタイミングで動作したとき、図１、図２の装置のさらに各部の回路の動作例を説明するために示したタイミングチャート。
【図６】図１、図２の装置の電源投入時の全体の他の動作例を説明するために示したタイミングチャート。
【図７】図６のタイミングで動作したとき、図１、図２の装置のさらに各部の回路の動作例を説明するために示したタイミングチャート。
【図８】図１、図２の装置の電源投入時の全体のさらにまた他の動作例を説明するために示したタイミングチャート。
【図９】図１、図２の装置の電源投入時のまた他の動作例を説明するために示したタイミングチャート。
【符号の説明】
【００４７】
１００…表示部、２００…が素選択ゲートドライバ部２００、３００…点灯オンオフドライバ部、２０１…画素選択シフトレジスタ、２０２…画素選択ゲート信号出力制御回路、２０３…画素選択ゲート信号レベルシフタ、３０１…点灯オンオフシフトレジスタ、３０２…点灯オンオフゲート信号出力制御回路、３０３…点灯オンオフゲート信号レベルシフタ。
【特許請求の範囲】
【請求項１】
基板上にマトリックス状に配列された複数の画素回路と、前記複数の画素回路の容量に対して信号を書き込むために、画素回路の行毎にシフトした選択を行ない、信号書き込み期間を設定する画素選択ゲート信号を選択した行のラインに与える画素選択ゲートドライバと、前記複数の画素回路の表示素子の発光期間を設定するために、前記画素回路の行毎にシフトした選択を行ない、点灯オンオフゲート信号を選択した行のラインに与える点灯オンオフドライバとを有し、
前記点灯オンオフドライバは、スタートパルスでシフト動作を開始する点灯オンオフシフトレジスタと、出力イネーブル信号が与えられることにより前記点灯オンオフシフトレジスタの出力を導出する点灯オンオフゲート信号出力制御回路と、この点灯オンオフゲート信号出力制御回路の出力のレベルを調整して前記行のラインに与えるレベルシフタとからなり、
前記点灯オンオフシフトレジスタの前記スタートパルスは、前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号がスタートされた後に、前記点灯オンオフシフトレジスタをスタートさせることを特徴とするアクティブマトリックス型表示装置の駆動方法。
【請求項２】
前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号がスタートされたときよりも1垂直期間前には、前記画素選択ゲートドライバの画素選択ゲート信号の出力イネーブル信号（ＯＥＶ１）がスタートしていることを特徴とする請求項1記載のアクティブマトリックス型表示装置の駆動方法。
【請求項３】
前記点灯オンオフシフトレジスタの前記スタートパルスは、前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号が一定レベルに固定されている間に、前記点灯オンオフシフトレジスタが１垂直期間はウオーミングアップ動作するように前記点灯オンオフシフトレジスタをスタートさせ次に停止させるとともに、
この後、前記点灯オンオフシフトレジスタの前記スタートパルスは、前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号がスタートされた後に、前記点灯オンオフシフトレジスタをスタートさせることを特徴とする請求項１記載のアクティブマトリックス型表示装置の駆動方法。
【請求項４】
前記点灯オンオフシフトレジスタが１垂直期間ウオーミングアップ動作を開始したときは、前記画素選択ゲートドライバの画素選択ゲート信号の出力イネーブル信号（ＯＥＶ１）がスタートし、
前記点灯オンオフシフトレジスタが１垂直期間ウオーミングアップ動作して停止した後、1垂直期間経過して、前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号がスタートされていることを特徴とする請求項３記載のアクティブマトリックス型表示装置の駆動方法。
【請求項５】
前記複数の画素回路と、前記画素選択ゲートドライバと、点灯オンオフドライバの各電源電圧が安定した後に、前記画素選択ゲートドライバの画素選択ゲート信号の出力イネーブル信号（ＯＥＶ１）がスタートすることを特徴とする請求項２又は４のいずれかに記載のアクティブマトリックス型表示装置の駆動方法。
【請求項６】
基板上にマトリックス状に配列された複数の画素回路と、前記複数の画素回路の容量に対して信号を書き込むために、画素回路の行毎にシフトした選択を行ない、信号書き込み期間を設定する画素選択ゲート信号を選択した行のラインに与える画素選択ゲートドライバと、前記複数の画素回路の表示素子の発光期間を設定するために、前記画素回路の行毎にシフトした選択を行ない、点灯オンオフゲート信号を選択した行のラインに与える点灯オンオフドライバとを有し、
前記点灯オンオフドライバは、スタートパルスでシフト動作を開始する点灯オンオフシフトレジスタと、出力イネーブル信号が与えられることにより前記点灯オンオフシフトレジスタの出力を導出する点灯オンオフゲート信号出力制御回路と、この点灯オンオフゲート信号出力制御回路の出力のレベルを調整して前記行のラインに与えるレベルシフタとからなり、
前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号が少なくともスタートするときは、
前記点灯オンオフシフトレジスタの前記スタートパルスは、各行のラインに与える点灯オンオフゲート信号のデューティーが1垂直期間の数分の１となるように設定されていることを特徴とするアクティブマトリックス型表示装置の駆動方法。
【請求項７】
前記各行のラインに与える点灯オンオフゲート信号のデューティーが1垂直期間の数分の１となるように設定する方法が、表示装置の通常動作時の輝度調整に採用されることを特徴とする請求項６記載のアクティブマトリックス型表示装置の駆動方法。
【請求項１】
基板上にマトリックス状に配列された複数の画素回路と、前記複数の画素回路の容量に対して信号を書き込むために、画素回路の行毎にシフトした選択を行ない、信号書き込み期間を設定する画素選択ゲート信号を選択した行のラインに与える画素選択ゲートドライバと、前記複数の画素回路の表示素子の発光期間を設定するために、前記画素回路の行毎にシフトした選択を行ない、点灯オンオフゲート信号を選択した行のラインに与える点灯オンオフドライバとを有し、
前記点灯オンオフドライバは、スタートパルスでシフト動作を開始する点灯オンオフシフトレジスタと、出力イネーブル信号が与えられることにより前記点灯オンオフシフトレジスタの出力を導出する点灯オンオフゲート信号出力制御回路と、この点灯オンオフゲート信号出力制御回路の出力のレベルを調整して前記行のラインに与えるレベルシフタとからなり、
前記点灯オンオフシフトレジスタの前記スタートパルスは、前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号がスタートされた後に、前記点灯オンオフシフトレジスタをスタートさせることを特徴とするアクティブマトリックス型表示装置の駆動方法。
【請求項２】
前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号がスタートされたときよりも1垂直期間前には、前記画素選択ゲートドライバの画素選択ゲート信号の出力イネーブル信号（ＯＥＶ１）がスタートしていることを特徴とする請求項1記載のアクティブマトリックス型表示装置の駆動方法。
【請求項３】
前記点灯オンオフシフトレジスタの前記スタートパルスは、前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号が一定レベルに固定されている間に、前記点灯オンオフシフトレジスタが１垂直期間はウオーミングアップ動作するように前記点灯オンオフシフトレジスタをスタートさせ次に停止させるとともに、
この後、前記点灯オンオフシフトレジスタの前記スタートパルスは、前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号がスタートされた後に、前記点灯オンオフシフトレジスタをスタートさせることを特徴とする請求項１記載のアクティブマトリックス型表示装置の駆動方法。
【請求項４】
前記点灯オンオフシフトレジスタが１垂直期間ウオーミングアップ動作を開始したときは、前記画素選択ゲートドライバの画素選択ゲート信号の出力イネーブル信号（ＯＥＶ１）がスタートし、
前記点灯オンオフシフトレジスタが１垂直期間ウオーミングアップ動作して停止した後、1垂直期間経過して、前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号がスタートされていることを特徴とする請求項３記載のアクティブマトリックス型表示装置の駆動方法。
【請求項５】
前記複数の画素回路と、前記画素選択ゲートドライバと、点灯オンオフドライバの各電源電圧が安定した後に、前記画素選択ゲートドライバの画素選択ゲート信号の出力イネーブル信号（ＯＥＶ１）がスタートすることを特徴とする請求項２又は４のいずれかに記載のアクティブマトリックス型表示装置の駆動方法。
【請求項６】
基板上にマトリックス状に配列された複数の画素回路と、前記複数の画素回路の容量に対して信号を書き込むために、画素回路の行毎にシフトした選択を行ない、信号書き込み期間を設定する画素選択ゲート信号を選択した行のラインに与える画素選択ゲートドライバと、前記複数の画素回路の表示素子の発光期間を設定するために、前記画素回路の行毎にシフトした選択を行ない、点灯オンオフゲート信号を選択した行のラインに与える点灯オンオフドライバとを有し、
前記点灯オンオフドライバは、スタートパルスでシフト動作を開始する点灯オンオフシフトレジスタと、出力イネーブル信号が与えられることにより前記点灯オンオフシフトレジスタの出力を導出する点灯オンオフゲート信号出力制御回路と、この点灯オンオフゲート信号出力制御回路の出力のレベルを調整して前記行のラインに与えるレベルシフタとからなり、
前記点灯オンオフゲート信号出力制御回路の出力イネーブル信号が少なくともスタートするときは、
前記点灯オンオフシフトレジスタの前記スタートパルスは、各行のラインに与える点灯オンオフゲート信号のデューティーが1垂直期間の数分の１となるように設定されていることを特徴とするアクティブマトリックス型表示装置の駆動方法。
【請求項７】
前記各行のラインに与える点灯オンオフゲート信号のデューティーが1垂直期間の数分の１となるように設定する方法が、表示装置の通常動作時の輝度調整に採用されることを特徴とする請求項６記載のアクティブマトリックス型表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−１１４４７６（Ｐ２００７−１１４４７６Ａ）
【公開日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願番号】特願２００５−３０５６８９（Ｐ２００５−３０５６８９）
【出願日】平成１７年１０月２０日（２００５．１０．２０）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成１９年５月１０日（２００７．５．１０）
【国際特許分類】
【出願日】平成１７年１０月２０日（２００５．１０．２０）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]