アクテイブマトリクス表示装置の製造方法
【発明の詳細な説明】
（産業上の利用分野）
本発明は、アクティブマトリクスアレー基板、及び大容量で高画質な表示が得られるアクティブマトリクス型の液晶等による表示装置の製造方法に関する。
（従来の技術）
第４図にアクティブマトリクスアレー基板上の電気的配線模式図の一例を示す。８行９列のマトリクスの場合を示し、a1〜a9が列電極線であり、b1〜b8が行電極線である。また、各々の交点にc11で代表的に示される薄膜トランジスタ等のスイッチング素子、ならびにd11で代表的に示される絵素電極が設置される。以上のような電気配線を施されたアクティブマトリクスアレー基板と、主面上の一部に透明電極が形成された別の基板（対向基板と以後称する）とを平行対峙させ、その間に液晶を封入することにより液晶表示装置が製造される。
第５図に液晶表示装置の一般的な製造工程のフローチャートを示す。アレー基板製作工程（１）が完了後、断線や短絡等の不良に関する検査工程（２）が入り、次に対向基板とアレー基板を貼り合せて液晶を挟持させて成るパネル組立工程（３）を行なう。パネル組立工程（３）完了後、画像の検査工程（４）が入り、不良のものは救済工程（５）後、出荷検査（６）を行なって出荷される。
（発明が解決しようとする問題点）
ところが、上述したようなアレー基板製作工程（１）やパネル組立工程（３）及び救済工程（５）等の製造工程においては、静電気が発生する機会が多く、アレー基板の取り扱い時や移載に際して、特定の行電極線または列電極線に静電気の充・放電が生じる。静電気の充・放電の生じた特定の行電極線または列電極線に接続された薄膜トラジスタ等のスイッチング素子は、静電気の充・放電が生じなかった他の行電極線または列電極線との間の静電気による大きな電位差に晒され、本来の性能が劣化してしまうことが多かった。特にアクティブマトリクスアレー基板と対向基板とに液晶配向処理をした後に貼り合せて液晶を注入し、偏向板を貼添するというパネルに組立てる工程（３）において、アレー基板が静電気で破壊されることが多かった。
これらの問題を解決するために、特公昭60−209780号や特公昭61−12268号では、第６図に示すように、列電極線a1〜a9と行電極線b1〜b8をA1,A2,B1,B2,C,D,E,F部において電気的に短絡させることにより、静電対策パターンを形成し、行と列間に静電的電圧が印加されないようにして、アレー基板の静電気による破壊を防いでいた。
しかし、このような静電対策パターンでは、線端部をすべて接続してあり、行と列に別々に信号を載せることができないので、トランジスタの特性検査や短絡不良検査及び画像検査等の検査がこのままでは不可能であり、第５図に示すような静電対策パターンは、必要に応じて最高３回の形成−除去を繰り返す必要があった。
本発明は、以上のような欠点を除去したものである。
（問題点を解決するための手段）
本発明のアクティブマトリクスアレー基板は、複数本の列電極線、前記列電極線と交差する複数本の行電極線、及び前記列電極線と前記行電極線との交点にスイッチング素子及び絵素電極を有し、前記列電極線の端部の一方または両方に、前記列電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡した列短絡部と、前記行電極線の端部の一方または両方に、前記行電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡し、前記列短絡部とは短絡しない行短絡部とを備えたものであり、 また、本発明のアクティブマトリクス表示装置の製造方法は、複数本の列電極線、前記列電極線と交差する複数本の行電極線、及び前記列電極線と前記行電極線との交点にスイッチング素子及び絵素電極を有するアクティブマトリクスアレー基板と、少なくとも一部に透明電極を有する対向基板と、前記基板間に挟持された液晶を有してなるアクティブマトリクス表示装置の製造方法において、前記アレー基板の作製中または作製が終了した後に、前記列電極線の端部の一方または両方に、前記列電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡した列短絡部と、前記行電極線の端部の一方または両方に、前記行電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の低抗体を介して短絡し、前記列短絡部とは短絡しない行短絡部とを形成し、その後に前記アレー基板と前記対向基板とを貼り合わせて前記液晶を挟持させた後に、前記列短絡部と前記列電極線及び前記行短絡部と前記行電極線とを切り離すものである。
（作 用）
本発明によれば、行電極線または列電極線を、正の所定本数ごとの列は列同士、行は行同士、正の偶数本ごとの列は列同士、行は行同士、互いに電気的に並列に直接または所定の低抗体を介して短絡して液晶を挟持させるため、静電気による破壊をなくすることができるとともに、その状態で表示装置の画像による検査を行なうことが可能となる。
さらに、電気検査ならびに電子ビームテスター等による行・列間の短絡不良や非線形素子不良等に関する検査が可能となる。
なお、行は行同士、列は列同士、その一端のみを電気的に並列に短絡する構成の場合、電気検査ならびに画像検査において、断線不良に関する検査も可能となる。
（実施例）
上記の問題点を解決するために行なった本発明の表示装置の製造方法の一実施例を、第１図を用いて説明する。
本発明は、アクティブマトリクスアレー基板製作中または製作を完了した後に、a1〜a9で示される複数本の列電極線と、b1〜b8で示される複数本の行電極線の少なくとも一方または両方を、各々正の整数Ｎ及びＭ本毎に行は行同士、列は列同士を導電材料を用いてA1,A1′,A2,A2′,B1,B1′,B2,B2′のように電気的に並列に短絡する。第１図では、正の整数N,Mが共に１の場合を示している。この状態のままで以後の工程を流し、最終的にA1,A1′,A2,A2′,B1,B1′,B2,B2′の導電材料の一部または全部を除去することにより、a1〜a9,b1〜b8の複数本の行・列電極線を電気的短絡状態から切り離すという表示装置の製造方法である。
本発明の効果のうちの耐静電気能力が最大限に発揮される構成は、第１図に示すごとく、行同士A1とA1′,A2とA2′のごとく１本毎に両端で並列に電気的短絡を行ない、かつ列においてもB1とB2′,B2とB2′のごとく両端で並列に電気的に短絡を行なうものである。一方、第１図R>図のA1′,A2′,B1′,B2′の部分の短絡のための導電材料をなくした構成（破線の接続のない構成）においても、耐静電気能力が充分であり、かつこの場合一端が開放されているため、電気検査や画像検査において断線不良の検査も施せる利点がある。以下、電気的短絡のための導電材料としては、A1,A2,B1,B2のみで本発明の詳細な説明を行なう。
以上のことを一般的に表現すると、次のようになる。ただし、正の整数M,Nとしては１の場合で示す。本発明は、ｍ本の行電極線とｎ本の列電極線を、第１図に示すように各々１本毎に並列に短絡し、m1本及びm2本の電気的に短絡された行電極線群と、n1及びn2本の電気的に短絡された列電極線群とを形成する。行電極線，列電極線各々の１本当たりの固有の容量をCa,Cbとした場合、行電極線群のA1,A2各々で短絡されたものの容量はm1Ca,m2Caであり、列電極線群のそれはn1Cb,n2Cbとなり、一本の時と比べてm1,m2,n1,n2倍大きな容量となる。このように、大きな容量にすることによって静電気の影響を低減し、静電気でアレー基板が破壊されることを低減するものである。
つまり、静電気の充・放電を行電極線または列電極線のそれぞれ切り離された状態で特定の電極線において生じた場合は、静電気の電荷量をＱとした場合、行電極線及び列電極線に生じる電位は各々Va＝Q/Ca ……（１）
Vb＝Q/Cb ……（２）
となる。一方、各々の電極線が並列に短絡された場合は、行電極線及び列電極線に生じる電位は、静電気の電荷が全体に分散され、各々Va′＝Q/m1CaまたはQ/m2Ca ……（３）
Vb′＝Q/n1CbまたはQ/n2Cb ……（４）
となり、静電気に対するアレー基板への影響が、行・列電極線各々において、行・列電極線の短絡した数の逆数だけ低減される。
一方、本発明は、パネル組立後の画像的検査においても、A1またはA2,B1またはB2各々に液晶表示装置を動作させるのに近い信号を印加することによって画像模擬検査が行なえるため、パネルの選別を行なった後よりり表示装置として組立てるまでの取り扱い時に発生する静電気による破壊を防止することができる。
さらに、本発明は、アレー電気検査の段階において、行電極線及び列電極線がA1及びA2,B1及びB2によって電気的に並列に短絡されているので、A1及びA2,B1及びB2の一部に信号を印加することにより、アレー基板上の行・列間短絡不良その他の検査ができるため、アレー検査の電気的アドレス自身も簡略化される効果を有する。
具体的には、アレー完成後でA1,A2,B1,B2が形成された後、A1〜B1,A2〜B1,A1〜B2及びA2〜B2間の抵抗検査により、行・列間のクロスオーバー短絡不良の検査が行なえる。A1とA2,B1とB2が電気的に分離されていないような静電対策パターンの場合は、クロスオーバー短絡不良をアレー基板一括で評価することになるが、本発明のように、正の整数M,N（＞０）本毎に行または列がたばねられている場合は、A1〜B1間,A1〜B2間,A2〜B1間,A2〜B2間のように、クロスオーバー短絡の不良検査を複数ブロックに分けて検査できるため、検査基準の精度が上がり、良否判定における誤りが小さくできる効果も有する。また、電子ビームテスター等の検査装置において、A1,A2に走査信号を印加し、B1,B2に絵素に出力したい信号を印加する状態で電子ビームのランディング状態を観察すれば、各行・列電極線の断線不良及び非線形素子不良等の絵素の点欠陥を検査することができる。さらに、パネル組立後にA1,A2,B1,B2に画像表示信号を各々印加すれば、画像による検査も行なえる。
本発明は、第２図に示すように、パネル製造工程において、本発明の静電対策パターンを有したままでほとんどの検査が行なえるため、静電対策パターンの形成−除去を第２図（Ａ）のごとく１回｛または第２図（Ｂ）のごとく２回｝で済ませることができ、第５図に示す従来のものの３回に比べ、製造工程を非常に簡略化できる効果を有する。
特に、本発明は、第３図に２行２列の簡単な模式回路図で示すようなアクティブマトクスアレーに対して効果を発揮する。第３図に示すアレーは、次段（b2）の各絵素（a1,b2），（a2,b2）が、前段（b1）のゲートラインと容量的にＣで結合しているような構成である。このようなマトリクスアレーにおいて、第１図に示すごとく、行電極線を１本毎に短絡してたばねたA1及びA2に走査信号を時間的にずらして印加してやることによって、各絵素の非線形素子は駆動することができ、画像による検査を静電対策パターン付きで行なうことができる。
（発明の効果）
以上のように、本発明のアクティブマトリクスアレー基板及びアクティブマトリクス表示装置の製造方法は、アレー基板の各電極線の形成と同時にまたはアレー基板完成後に、行電極線及び列電極線の各々が電気的に並列に短絡されているため、パネル組立や画像検査その他のハンドリング時における静電気に対して破壊を防ぐことが可能であり、かつその状態でアレー基板及び表示パネルの特性の測定を可能にする。従って、電気的・画像各々の検査によって、不良のアレー基板・パネルを除去し、製造歩留りの低下を防ぐと共に、ロスコストを低減することにより全体的なコストを低減する効果を得ることができる。
【図面の簡単な説明】
第１図は本発明を実施したマトリクスアレーの要部平面概略構成図、第２図は本発明におけるパネル製造工程図、第３図は本発明における模式回路図、第４図はアクティブマトリクスアレー基板の配線模式図、第５図は一般的な液晶表示装置の製造工程図、第６図は従来におけるマトリクスアレーの要部平面概略構成図である。
a1〜a9……列電極線、b1〜b8……行電極線、c11……スイッチング素子、d11……絵素電極、A1,A1′,A2,A2′,B1,B1′,B2,B2′……電気的短絡のための導電材料。
（産業上の利用分野）
本発明は、アクティブマトリクスアレー基板、及び大容量で高画質な表示が得られるアクティブマトリクス型の液晶等による表示装置の製造方法に関する。
（従来の技術）
第４図にアクティブマトリクスアレー基板上の電気的配線模式図の一例を示す。８行９列のマトリクスの場合を示し、a1〜a9が列電極線であり、b1〜b8が行電極線である。また、各々の交点にc11で代表的に示される薄膜トランジスタ等のスイッチング素子、ならびにd11で代表的に示される絵素電極が設置される。以上のような電気配線を施されたアクティブマトリクスアレー基板と、主面上の一部に透明電極が形成された別の基板（対向基板と以後称する）とを平行対峙させ、その間に液晶を封入することにより液晶表示装置が製造される。
第５図に液晶表示装置の一般的な製造工程のフローチャートを示す。アレー基板製作工程（１）が完了後、断線や短絡等の不良に関する検査工程（２）が入り、次に対向基板とアレー基板を貼り合せて液晶を挟持させて成るパネル組立工程（３）を行なう。パネル組立工程（３）完了後、画像の検査工程（４）が入り、不良のものは救済工程（５）後、出荷検査（６）を行なって出荷される。
（発明が解決しようとする問題点）
ところが、上述したようなアレー基板製作工程（１）やパネル組立工程（３）及び救済工程（５）等の製造工程においては、静電気が発生する機会が多く、アレー基板の取り扱い時や移載に際して、特定の行電極線または列電極線に静電気の充・放電が生じる。静電気の充・放電の生じた特定の行電極線または列電極線に接続された薄膜トラジスタ等のスイッチング素子は、静電気の充・放電が生じなかった他の行電極線または列電極線との間の静電気による大きな電位差に晒され、本来の性能が劣化してしまうことが多かった。特にアクティブマトリクスアレー基板と対向基板とに液晶配向処理をした後に貼り合せて液晶を注入し、偏向板を貼添するというパネルに組立てる工程（３）において、アレー基板が静電気で破壊されることが多かった。
これらの問題を解決するために、特公昭60−209780号や特公昭61−12268号では、第６図に示すように、列電極線a1〜a9と行電極線b1〜b8をA1,A2,B1,B2,C,D,E,F部において電気的に短絡させることにより、静電対策パターンを形成し、行と列間に静電的電圧が印加されないようにして、アレー基板の静電気による破壊を防いでいた。
しかし、このような静電対策パターンでは、線端部をすべて接続してあり、行と列に別々に信号を載せることができないので、トランジスタの特性検査や短絡不良検査及び画像検査等の検査がこのままでは不可能であり、第５図に示すような静電対策パターンは、必要に応じて最高３回の形成−除去を繰り返す必要があった。
本発明は、以上のような欠点を除去したものである。
（問題点を解決するための手段）
本発明のアクティブマトリクスアレー基板は、複数本の列電極線、前記列電極線と交差する複数本の行電極線、及び前記列電極線と前記行電極線との交点にスイッチング素子及び絵素電極を有し、前記列電極線の端部の一方または両方に、前記列電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡した列短絡部と、前記行電極線の端部の一方または両方に、前記行電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡し、前記列短絡部とは短絡しない行短絡部とを備えたものであり、 また、本発明のアクティブマトリクス表示装置の製造方法は、複数本の列電極線、前記列電極線と交差する複数本の行電極線、及び前記列電極線と前記行電極線との交点にスイッチング素子及び絵素電極を有するアクティブマトリクスアレー基板と、少なくとも一部に透明電極を有する対向基板と、前記基板間に挟持された液晶を有してなるアクティブマトリクス表示装置の製造方法において、前記アレー基板の作製中または作製が終了した後に、前記列電極線の端部の一方または両方に、前記列電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡した列短絡部と、前記行電極線の端部の一方または両方に、前記行電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の低抗体を介して短絡し、前記列短絡部とは短絡しない行短絡部とを形成し、その後に前記アレー基板と前記対向基板とを貼り合わせて前記液晶を挟持させた後に、前記列短絡部と前記列電極線及び前記行短絡部と前記行電極線とを切り離すものである。
（作 用）
本発明によれば、行電極線または列電極線を、正の所定本数ごとの列は列同士、行は行同士、正の偶数本ごとの列は列同士、行は行同士、互いに電気的に並列に直接または所定の低抗体を介して短絡して液晶を挟持させるため、静電気による破壊をなくすることができるとともに、その状態で表示装置の画像による検査を行なうことが可能となる。
さらに、電気検査ならびに電子ビームテスター等による行・列間の短絡不良や非線形素子不良等に関する検査が可能となる。
なお、行は行同士、列は列同士、その一端のみを電気的に並列に短絡する構成の場合、電気検査ならびに画像検査において、断線不良に関する検査も可能となる。
（実施例）
上記の問題点を解決するために行なった本発明の表示装置の製造方法の一実施例を、第１図を用いて説明する。
本発明は、アクティブマトリクスアレー基板製作中または製作を完了した後に、a1〜a9で示される複数本の列電極線と、b1〜b8で示される複数本の行電極線の少なくとも一方または両方を、各々正の整数Ｎ及びＭ本毎に行は行同士、列は列同士を導電材料を用いてA1,A1′,A2,A2′,B1,B1′,B2,B2′のように電気的に並列に短絡する。第１図では、正の整数N,Mが共に１の場合を示している。この状態のままで以後の工程を流し、最終的にA1,A1′,A2,A2′,B1,B1′,B2,B2′の導電材料の一部または全部を除去することにより、a1〜a9,b1〜b8の複数本の行・列電極線を電気的短絡状態から切り離すという表示装置の製造方法である。
本発明の効果のうちの耐静電気能力が最大限に発揮される構成は、第１図に示すごとく、行同士A1とA1′,A2とA2′のごとく１本毎に両端で並列に電気的短絡を行ない、かつ列においてもB1とB2′,B2とB2′のごとく両端で並列に電気的に短絡を行なうものである。一方、第１図R>図のA1′,A2′,B1′,B2′の部分の短絡のための導電材料をなくした構成（破線の接続のない構成）においても、耐静電気能力が充分であり、かつこの場合一端が開放されているため、電気検査や画像検査において断線不良の検査も施せる利点がある。以下、電気的短絡のための導電材料としては、A1,A2,B1,B2のみで本発明の詳細な説明を行なう。
以上のことを一般的に表現すると、次のようになる。ただし、正の整数M,Nとしては１の場合で示す。本発明は、ｍ本の行電極線とｎ本の列電極線を、第１図に示すように各々１本毎に並列に短絡し、m1本及びm2本の電気的に短絡された行電極線群と、n1及びn2本の電気的に短絡された列電極線群とを形成する。行電極線，列電極線各々の１本当たりの固有の容量をCa,Cbとした場合、行電極線群のA1,A2各々で短絡されたものの容量はm1Ca,m2Caであり、列電極線群のそれはn1Cb,n2Cbとなり、一本の時と比べてm1,m2,n1,n2倍大きな容量となる。このように、大きな容量にすることによって静電気の影響を低減し、静電気でアレー基板が破壊されることを低減するものである。
つまり、静電気の充・放電を行電極線または列電極線のそれぞれ切り離された状態で特定の電極線において生じた場合は、静電気の電荷量をＱとした場合、行電極線及び列電極線に生じる電位は各々Va＝Q/Ca ……（１）
Vb＝Q/Cb ……（２）
となる。一方、各々の電極線が並列に短絡された場合は、行電極線及び列電極線に生じる電位は、静電気の電荷が全体に分散され、各々Va′＝Q/m1CaまたはQ/m2Ca ……（３）
Vb′＝Q/n1CbまたはQ/n2Cb ……（４）
となり、静電気に対するアレー基板への影響が、行・列電極線各々において、行・列電極線の短絡した数の逆数だけ低減される。
一方、本発明は、パネル組立後の画像的検査においても、A1またはA2,B1またはB2各々に液晶表示装置を動作させるのに近い信号を印加することによって画像模擬検査が行なえるため、パネルの選別を行なった後よりり表示装置として組立てるまでの取り扱い時に発生する静電気による破壊を防止することができる。
さらに、本発明は、アレー電気検査の段階において、行電極線及び列電極線がA1及びA2,B1及びB2によって電気的に並列に短絡されているので、A1及びA2,B1及びB2の一部に信号を印加することにより、アレー基板上の行・列間短絡不良その他の検査ができるため、アレー検査の電気的アドレス自身も簡略化される効果を有する。
具体的には、アレー完成後でA1,A2,B1,B2が形成された後、A1〜B1,A2〜B1,A1〜B2及びA2〜B2間の抵抗検査により、行・列間のクロスオーバー短絡不良の検査が行なえる。A1とA2,B1とB2が電気的に分離されていないような静電対策パターンの場合は、クロスオーバー短絡不良をアレー基板一括で評価することになるが、本発明のように、正の整数M,N（＞０）本毎に行または列がたばねられている場合は、A1〜B1間,A1〜B2間,A2〜B1間,A2〜B2間のように、クロスオーバー短絡の不良検査を複数ブロックに分けて検査できるため、検査基準の精度が上がり、良否判定における誤りが小さくできる効果も有する。また、電子ビームテスター等の検査装置において、A1,A2に走査信号を印加し、B1,B2に絵素に出力したい信号を印加する状態で電子ビームのランディング状態を観察すれば、各行・列電極線の断線不良及び非線形素子不良等の絵素の点欠陥を検査することができる。さらに、パネル組立後にA1,A2,B1,B2に画像表示信号を各々印加すれば、画像による検査も行なえる。
本発明は、第２図に示すように、パネル製造工程において、本発明の静電対策パターンを有したままでほとんどの検査が行なえるため、静電対策パターンの形成−除去を第２図（Ａ）のごとく１回｛または第２図（Ｂ）のごとく２回｝で済ませることができ、第５図に示す従来のものの３回に比べ、製造工程を非常に簡略化できる効果を有する。
特に、本発明は、第３図に２行２列の簡単な模式回路図で示すようなアクティブマトクスアレーに対して効果を発揮する。第３図に示すアレーは、次段（b2）の各絵素（a1,b2），（a2,b2）が、前段（b1）のゲートラインと容量的にＣで結合しているような構成である。このようなマトリクスアレーにおいて、第１図に示すごとく、行電極線を１本毎に短絡してたばねたA1及びA2に走査信号を時間的にずらして印加してやることによって、各絵素の非線形素子は駆動することができ、画像による検査を静電対策パターン付きで行なうことができる。
（発明の効果）
以上のように、本発明のアクティブマトリクスアレー基板及びアクティブマトリクス表示装置の製造方法は、アレー基板の各電極線の形成と同時にまたはアレー基板完成後に、行電極線及び列電極線の各々が電気的に並列に短絡されているため、パネル組立や画像検査その他のハンドリング時における静電気に対して破壊を防ぐことが可能であり、かつその状態でアレー基板及び表示パネルの特性の測定を可能にする。従って、電気的・画像各々の検査によって、不良のアレー基板・パネルを除去し、製造歩留りの低下を防ぐと共に、ロスコストを低減することにより全体的なコストを低減する効果を得ることができる。
【図面の簡単な説明】
第１図は本発明を実施したマトリクスアレーの要部平面概略構成図、第２図は本発明におけるパネル製造工程図、第３図は本発明における模式回路図、第４図はアクティブマトリクスアレー基板の配線模式図、第５図は一般的な液晶表示装置の製造工程図、第６図は従来におけるマトリクスアレーの要部平面概略構成図である。
a1〜a9……列電極線、b1〜b8……行電極線、c11……スイッチング素子、d11……絵素電極、A1,A1′,A2,A2′,B1,B1′,B2,B2′……電気的短絡のための導電材料。
【特許請求の範囲】
【請求項１】複数本の列電極線、前記列電極線と交差する複数本の行電極線、及び前記列電極線と前記行電極線との交点にスイッチング素子及び絵素電極を有し、前記列電極線の端部の一方または両方に、前記列電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡した列短絡部と、前記行電極線の端部の一方または両方に、前記行電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡し、前記列短絡部とは短絡しない行短絡部とを備えたことを特徴とするアクティブマトリクスアレー基板。
【請求項２】複数本の列電極線、前記列電極線と交差する複数本の行電極線、及び前記列電極線と前記行電極線との交点にスイッチング素子及び絵素電極を有するアクティブマトリクスアレー基板と、少なくとも一部に透明電極を有する対向基板と、前記基板間に挟持された液晶を有してなるアクティブマトリクス表示装置の製造方法において、前記アレー基板の作製中または作製が終了した後、前記列電極線の端部の一方または両方に、前記列電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡した列短絡部と、前記行電極線の端部の一方または両方に、前記行電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の低抗体を介して短絡し、前記列短絡部とは短絡しない行短絡部とを形成し、その後の前記アレー基板と前記対向基板とを貼り合わせて前記液晶を挟持させた後に、前記列短絡部と前記列電極線及び前記行短絡部と前記行電極線とを切り離すことを特徴とするアクティブマトリクス表示装置の製造方法。
【請求項３】列短絡部及び行短絡部を一端のみを短絡させる特許請求の範囲第（２）項記載のアクティブマトリクス表示装置の製造方法。
【請求項１】複数本の列電極線、前記列電極線と交差する複数本の行電極線、及び前記列電極線と前記行電極線との交点にスイッチング素子及び絵素電極を有し、前記列電極線の端部の一方または両方に、前記列電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡した列短絡部と、前記行電極線の端部の一方または両方に、前記行電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡し、前記列短絡部とは短絡しない行短絡部とを備えたことを特徴とするアクティブマトリクスアレー基板。
【請求項２】複数本の列電極線、前記列電極線と交差する複数本の行電極線、及び前記列電極線と前記行電極線との交点にスイッチング素子及び絵素電極を有するアクティブマトリクスアレー基板と、少なくとも一部に透明電極を有する対向基板と、前記基板間に挟持された液晶を有してなるアクティブマトリクス表示装置の製造方法において、前記アレー基板の作製中または作製が終了した後、前記列電極線の端部の一方または両方に、前記列電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の抵抗体を介して短絡した列短絡部と、前記行電極線の端部の一方または両方に、前記行電極線の内奇数番目の電極線ごとと偶数番目の電極線ごととに電気的に並列に、直接または所定の低抗体を介して短絡し、前記列短絡部とは短絡しない行短絡部とを形成し、その後の前記アレー基板と前記対向基板とを貼り合わせて前記液晶を挟持させた後に、前記列短絡部と前記列電極線及び前記行短絡部と前記行電極線とを切り離すことを特徴とするアクティブマトリクス表示装置の製造方法。
【請求項３】列短絡部及び行短絡部を一端のみを短絡させる特許請求の範囲第（２）項記載のアクティブマトリクス表示装置の製造方法。
【第１図】
【第４図】
【第２図】
【第３図】
【第５図】
【第６図】
【第４図】
【第２図】
【第３図】
【第５図】
【第６図】
【特許番号】第２５８３８９１号
【登録日】平成８年（１９９６）１１月２１日
【発行日】平成９年（１９９７）２月１９日
【国際特許分類】
【出願番号】特願昭６２−１２７１５３
【出願日】昭和６２年（１９８７）５月２６日
【公開番号】特開昭６３−２９２１１３
【公開日】昭和６３年（１９８８）１１月２９日
【審判番号】平７−２７２１
【出願人】（９９９９９９９９９）松下電器産業株式会社
【合議体】
【参考文献】
【文献】特開 昭５８−９５３８３（ＪＰ，Ａ）
【文献】特開 昭５９−７５２８２（ＪＰ，Ａ）
【文献】特開 昭６１−４８９７８（ＪＰ，Ａ）
【登録日】平成８年（１９９６）１１月２１日
【発行日】平成９年（１９９７）２月１９日
【国際特許分類】
【出願日】昭和６２年（１９８７）５月２６日
【公開番号】特開昭６３−２９２１１３
【公開日】昭和６３年（１９８８）１１月２９日
【審判番号】平７−２７２１
【出願人】（９９９９９９９９９）松下電器産業株式会社
【合議体】
【参考文献】
【文献】特開 昭５８−９５３８３（ＪＰ，Ａ）
【文献】特開 昭５９−７５２８２（ＪＰ，Ａ）
【文献】特開 昭６１−４８９７８（ＪＰ，Ａ）
[ Back to top ]