アセンブリを製造する方法及びアセンブリ
アセンブリ１００は、電気素子２０が規定される横方向に限定された半導体基板領域１５を有する。この上に、相互接続構造２１が存在する。これは、第１の面１０１において、電気デバイス３０に結合するコンタクトパッド２５、２６を備え、第２の面１０２において、電気素子１１に対する接続２０を提供される。端子５２、５３は、相互接続構造２１の第２の面１０２に存在し、横方向に配置され、半導体基板領域１５から絶縁されるエクステンション２２、２３を通って相互接続構造２１に結合される。電気デバイス３０は、相互接続構造２１の第１の面にアセンブルされ、相互接続構造２１の第１の面１０１上に延在し、相互接続構造２１を支持し、電気デバイス３０を封止する封止部４０が存在する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体アセンブリを製造する方法であって、
‐第１の面及び反対の第２の面を持つ半導体基板を有し、前記第１の面において前記基板内に規定された少なくとも１つの電気素子を持ち、複数のコンタクトパッドを更に有するキャリアを設けるステップと、
‐前記コンタクトパッドに少なくとも１つの能動デバイスを付着し、電気的に結合するステップと、
‐前記電気素子から電気的に絶縁される端子を形成するように前記第２の面から前記半導体基板をパターニングする（patterning）ステップと、
を有する方法に関する。
【０００２】
本発明は、前記方法を用いて得られるアセンブリにも関する。
【０００３】
本発明は、更に、前記方法に使用するキャリアに関する。
【背景技術】
【０００４】
このような方法は、ＵＳ−Ａ６０７５２７９、特にその中の図１２から既知である。前記キャリアは、この中に複数のトランジスタを持つ半導体基板を有する。これは、前記基板、特にｎ+ドープ基板領域を通る導電性パスを更に有する。コンタクトパッドは、前記トランジスタの電極に結合される。第２の半導体基板は、前記第１の基板に対してアセンブルされる。この第２の基板は、配線基板であり、集積回路を適切に形成する複数のトランジスタ及び相互接続を有する。この集積回路は、好ましくは、前記キャリア内に規定される前記トランジスタに対する制御ＩＣとして機能する。前記第１及び前記第２の基板上のコンタクトパッドは、はんだボールで相互に接続される。前記はんだボールの周りの前記第１の基板と前記第２の基板との間の空間は、シリコン、エポキシ又はポリイミドの絶縁接着樹脂で埋められる。この樹脂は、前記第１及び第２の基板の相互接着を保証する。これは、特に、この樹脂層が加熱処理における熱硬化性であることにより達成される。この熱硬化は、前記樹脂を縮ませ、固くさせる。前記第１及び第２の基板が両方ともシリコンを有するので、熱膨張係数に差が無く、異なる熱膨張の結果としての応力の結果としての前記はんだボールの破損が防止される。
【０００５】
この後に、前記半導体基板は、前記第２の面から、スリット孔（slit holes）を作成することにより、特にダイシングする（dicing）ことによりパターニングされる。前記スリット孔は、前記導電性パスを前記トランジスタから電気的に絶縁するために、前記樹脂層内に延在する。前記スリット孔は、前記導電性パスを前記トランジスタから分離し、したがって前記導電性パスの裏側が、前記デバイスに対する端子として使用されることを可能にする。これらの端子は、再び、パッケージング基板上のコンタクトパッドに固定される。これは、しかしながら、前記スリット孔が埋められ、前記基板が、個別の製品にシンギュレートされた（singulated）後にのみ行われる。
【０００６】
前記既知の方法の不利点は、歩留まり損失が多いことである。この歩留まり損失に対する原因は、特に、前記第１及び第２の基板のアセンブリが、ウエハレベルで実行されなければならないことである。したがって、前記基板上のデバイスは、適切に機能しない場合でもアセンブルされる。したがって、前記基板の各々における前記デバイスの３％が適切に機能しない場合、結果として生じる歩留まり損失は６％近くである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、本発明の第１の目的は、低減された歩留まり損失を持つ冒頭に記載された種類の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
前記第１の目的は、
‐前記キャリアが、前記基板上に存在する相互接続構造を有し、前記基板内に、前記基板の前記第１の面に対するエクステンション（extension）及び前記複数のコンタクトパッドが規定され、前記少なくとも１つの電気素子に対する相互接続と同様に、前記エクステンションに対して前記端子が結合され、
‐前記キャリアに結合されている前記能動デバイスが、前記キャリアより小さな表面積を持ち、封止され（encapsulated）、
‐前記キャリアの前記半導体基板が、薄化され（thinned）、半導体材料のアイランドを作成するように選択的に除去される、
ことにより達成される。
【０００９】
本発明は、個別のデバイスが、前記個別のデバイスを超えて横方向に延在する前記キャリアに対してアセンブルされることにより、歩留まり損失の問題を解決する。この場合、前記個別のデバイスは封止される。しかしながら、チップアセンブリ上のこのようなチップは、他の問題を引き起こす。まず、封止部（encapsulation）と前記キャリア基板との間に熱膨張の係数の差が存在する傾向にある。熱サイクル中にこれらの差から生じる応力は、どこかに解放されなければならない。前記キャリア基板と前記能動デバイスとの間の硬化された熱硬化樹脂の使用は、したがって、最も適切ではないかもしれない。しかしながら、このような硬化された樹脂無しで切断技術を用いて前記キャリア基板をダイシングするのは非常に難しいと思われる。
【００１０】
これらの関連した問題は、本発明において解決される。本発明のアプローチは、前記キャリア基板が、アセンブリ中にのみキャリアであることである。封止部が適用されるとすぐに、これは、キャリアの役割を引き継ぐ。前記半導体基板は、この場合、機能しない範囲で除去される。この除去は、単に半導体材料のアイランドが残されるように広げられ、このアイランドの作成は、熱サイクルの応力に適切に耐えることができるアセンブリをもたらす。
【００１１】
熱サイクル中に、前記アセンブリは、プリント回路基板に付着される。前記能動デバイス又は前記キャリア基板において生成される熱は、消散する。特定の熱の流れは、対応する膨張及びその後に収縮で作成される。更に、全体の温度は、アセンブリ温度とは異なってもよく、固有応力を生じる。
【００１２】
前記プリント回路基板に付着される本発明のアセンブリにおいて、４つの構成要素、すなわち前記能動デバイス、前記封止部、前記キャリア基板から作成されたアイランド及び前記プリント回路基板が区別されることができる。明確性のため、前記相互接続構造は、ここで、前記封止部の一部であると仮定される。アイランド内に前記キャリア基板をパターニングすることにより、単独で前記プリント回路基板及び前記封止部は、表面積全体に対して横方向に延在する。これは、前記封止部が、前記プリント回路基板の熱膨張係数と最良にマッチする熱膨張係数‐ＣＴＥとも称される‐を持つので、適切である。好ましくは、前記封止部のＣＴＥは、前記プリント回路基板のものより小さく、最も好ましくは横方向において１０ないし１５ｐｐｍ／Ｋであり、前記プリント回路基板のＣＴＥは横方向において１７ｐｐｍ／Ｋである。必要とされる場合、弾性材料（compliant material）の層のような応力解放用の構成要素が両者の間に存在してもよい。前記封止部に対する前記能動デバイスの熱的性質は、単純なキャリア上の状況に対して、少なくとも一次において異ならない。
【００１３】
前記半導体材料のアイランドが、前記プリント回路基板に接続されない場合、唯一の関連する接触面は、前記アイランドと前記封止部との間のものである。ここで、前記差は、前記プリント回路基板に対するものより小さい。更に、前記アイランドは、数ミリメートル以下の寸法を持つ。したがって、応力増加は限定的である。更に、前記封止部のより大きなＣＴＥのため、前記アイランドは、製造中に圧縮応力をかけられる。この圧縮応力は、亀裂の形成に対する固有バリアである。
【００１４】
前記アイランドが、前記プリント回路基板にも接続される場合、幾つかの関連する接触面が存在する。前記応力は、この場合、前記封止部と前記プリント回路基板との間の熱膨張の差に依存する。しかしながら、はんだボール及びアンダーフィルのような、前記プリント回路基板とこれらのアイランドとの間を接続する手段は、本質的に、応力を解放する。加えて、前記半導体材料のアイランドの限定された厚さは、前記アイランドを比較的フレキシブルにし、これにより前記アイランドは、応力を解放するために特定の範囲で前記アイランド自体を変形することができる。
【００１５】
前記キャリア基板のアイランド製造を最適化するために、一般に前記キャリア基板上に存在する酸化物層は、前記アイランドの周りに溝を作成するように除去されることができる。したがって、これにより、前記キャリア基板だけでなく、その上の前記酸化物層も連続的でない。溝のような構造の代わりに、他のパターニング構造が、前記酸化物層が複数のアイランドに分割されるように使用されてもよい。適切には、追加の保護層（passivation layer）が、前記酸化物のパターニング後に付着される。これが酸化物又は窒化物であるとしても、その形状は、酸化物アイランドが少なくとも特定の範囲まで他のアイランドに対して移動可能であることができるようになっている。
【００１６】
他の実施例において、前記相互接続構造は、弾性誘電材料を有する。弾性材料は、変形可能性の高い程度により応力を解放することが知られている。特定の有機誘電層は、前記アセンブリの表面積全体にわたり延在する層として使用されるのに、無機層より好ましい。
【００１７】
前記キャリア基板が中に構築される前記アイランドは、好ましくは、メサ形状（mesa-shaped）である。すなわち、前記基板表面に垂直な断面が、この場合、実質的に台形形状（trapezium-shaped）である。メサ構造は、前記基板がまず薄化され、次いで所望のパターンによってウェット化学エッチングされることにより得られる。前記基板表面に平行な面において、前記アイランドは、如何なる形状をも持ちうる。しかしながら、外周が角を持たないことが好ましく、最も好ましくは円形である。
【００１８】
前記キャリア基板の薄化は、前記キャリアに対する前記能動デバイスのアセンブリの前後に実行されることができる。厚くて固いキャリアに対して能動デバイスをアセンブルすることが適切である一方、はんだ接続は、機械的な力に対して、したがって研削の結果として生じる振動に対しても弱い。前記キャリア基板は、したがって、アセンブリステップの前に少なくともある程度まで薄化されうる。１つの適切な実施例において、前記キャリア基板は、前記アセンブリステップの前に、かつ薄化ステップの後に前記第２の面上にマスクをも設けられる。適切なマスクは、例えば、Ｎｉ、Ａｕ、Ｐｄ、ＴｉＷ又はこのような材料の組み合わせであるが、ホイルのようなフォトレジストも使用されることができる。
【００１９】
特に、前記薄化が前記アセンブリ後に実行される場合、穏やかな加熱で融解するアンダーフィル材料が、前記キャリア基板上に付着されることができる。このような穏やかな加熱は、前記アンダーフィル材料を通る前記能動デバイスの沈没を生じ、したがって、キャリア及び能動デバイスの機械的接続を生じる。前記電気接続を設けるステップ‐例えば、はんだ接続を形成するようにはんだを反対側の表面上の金属と化学反応させるステップ‐は、この場合、前記薄化ステップ後に実行されることができる。
【００２０】
前記封止部は、金属基板、接着剤で付着されたガラス基板又はオーバモールド（overmoulded）封止部であるように選択されることができる。前記封止部の選択が、前記アセンブリの熱的性質に作用することは明らかである。
【００２１】
前記オーバモールド封止部は、シリコン基板の熱膨張係数と前記プリント回路基板の熱膨張係数との間の熱膨張係数を持つ。この特有の係数は、フィラの量によって調整されることができる。より適切には、この係数は、１０ないし１５ｐｐｍ／Ｋの範囲内であるように選択される。これは、前記プリント回路基板に対するマッチングを可能にし、前記アセンブリ内の前記半導体材料との差が大きくなり過ぎない。
【００２２】
ウエハのような大きな表面積のオーバモールディングは、しかしながら、アセンブリ中に反りを引き起こす傾向を持つ。結果として生じる曲がったキャリア基板の処理は、この場合、難しい。しかしながら、前記基板が、オーバモールディングステップの前に薄化される場合に、前記オーバモールディング前に前記キャリア基板の前記第２の面にエッチングマスクを付着することができる。エッチング、特にウェットエッチングは、この場合、前記アセンブリが平面的でないとしても、実行されることができる。このエッチングステップの結果として、反り効果が、実質的に軽減される。代わりに、一般にマップと称される、前記キャリア基板上の２以上の領域に前記オーバモールディングを適用しうる。前記キャリア基板の前記第１の面上の表面改質は、所望のマップの外側でオーバモールド材料の堆積を防止するのを助けうる。
【００２３】
最も適切には、電気デバイス又は完全なキャリア基板は、弾性材料（前記オーバモールド材料より低いヤング率）のコーティングを設けられる。このようなコーティングは、ウエハコーティング又はチップコーティングとして既知である。ここで、しかしながら、これは、前記電気デバイスの裏側にも付着される。このコーティングの目的は、特に、電気デバイスとモールド化合物との間の横方向次元における応力を解放することである。
【００２４】
前記金属基板は、事実上、少なくとも前記基板表面に平行な方向において、前記プリント回路の熱膨張係数と同程度の熱膨張係数を持つ。これは、熱拡散を達成する利点を持つ。この向上された熱拡散は、事実上、熱サイクルのより低い周波数及びより小さな振幅を生じる。前記金属基板、前記能動デバイス及び前記キャリアの間の熱的及び電気的絶縁は、特定のアプリケーションに関連して選択されることができる。１つの特定のオプションは、ここで、ストリップライン（stripline）の作成であり、前記ストリップラインの信号ラインは、第１のグラウンド面（ground plane）と第２のグラウンド面との間に挟まれる。このようなストリップラインは、超高周波数で動作するデバイスに非常に適している。
【００２５】
接着剤を用いる前記ガラス基板は、実際には、二層又は多層封止部である。前記接着剤は、応力解放層としても機能しうる。前記ガラス基板は、横方向においてプリント回路基板の熱膨張係数に比較的近い熱膨張係数を持つように適切に選択される。これは、ガラス組成の適切な選択で達成される。
【００２６】
更に他の実施例において、前記封止部は、１以上の貫通孔を設けられる。電気的絶縁封止部の場合、前記貫通孔は、この後にメタライズされる（metallized）。この操作は、特にガラス基板に対して既知である。このように、コンタクトは、前記アセンブリの前記第１の面にも設けられうる。これは、デバイスの他のスタッキングを可能にする。
【００２７】
前記製造中の前記アセンブリステップは、通常は、はんだ接続の提供を含む。しかしながら、外部基板に対する前記端子の提供に対しても、はんだボールが適切に使用される。したがって、前記電気デバイス及び前記キャリア基板の接続に使用される前記はんだボールが、前記プリント回路基板に対する前記キャリア基板の接続に使用されるものより高い融点を持つことが好ましい。前記プリント回路基板に対する接続のためにＳｎ‐Ａｇ‐Ｃｕはんだと組み合わされるべき例は、例えばＰｂ‐Ｓｎ及びＡｕ‐Ｓｎである。これらを用いて、第１の上述のはんだの再融解が防止される。このような再融解は、安定性の問題、例えば前記はんだボール及び前記キャリア基板の変形を引き起こす可能性がある。これは、特に、前記はんだボールがスタックされる構成においてリスクである。この場合、単に、両方のはんだボールを分離する金属結合パッドが存在する。
【００２８】
内側のはんだ接続の提供は、前記はんだボールが加熱で液化する絶縁層を通って沈むことにより達成されることもできる。このように、別個のアンダーフィリング材料が使用されることを必要としない。加えて、はんだ接続の形成は、前記製造における後のステップに延期されてもよい。
【００２９】
前記アセンブリの高さを最小化するために、前記電気デバイスと前記キャリア基板との間の前記はんだ接続は、はんだキャップ（solder caps）を用いて実施されてもよい。このようなキャップは、例えば、液浸はんだバンプ（immersion solder bumping）として使用されてもよい。
【００３０】
最も適切には、前記電気デバイスと前記キャリア基板との間の前記接続に使用されるはんだ材料は、熱力学的に準安定である第２の層粒子を持つ二層はんだ材料である。事前に発行されていない出願ＰＣＴ／ＩＢ２００５／０５１５４７（ＰＨＮＬ０４０５６７）に記載されている、このはんだ材料は、前記酸化物を初めに除去する必要無しに酸化表面上にはんだを設けることを可能にする。これは、特にアルミニウムに適している。したがって、このアセンブリにおいて、これは、前記相互接続構造における導体トラックに対してアルミニウム又はＡｌ‐Ｓｉ、Ａｌ‐Ｃｕのようなアルミニウム合金を使用することを可能にする。これは、Ａｌ及びＡｌの通常の合金が比較的延性を持つという利点を持つ。
【００３１】
本発明の第２の目的は、限定的な歩留まり損失で、本発明により作成され、熱サイクルの応力に耐えることができるアセンブリを提供することである。
【００３２】
この目的は、前記アセンブリが、
‐電気素子が規定される横方向に限定された半導体基板領域と、
‐前記基板領域の上に位置し、第１の面及び第２の面を持つ相互接続構造であって、前記第１の面において電気デバイスに結合するコンタクトパッドを備え、前記第２の面において前記電気素子に対する接続を備える当該構造と、
‐前記相互接続構造の前記第２の面に存在し、横方向に配置され、かつ前記半導体基板領域から絶縁されるエクステンションを介して前記相互接続構造に結合される端子と、
‐前記相互接続の前記第１の面に結合された電気デバイス、及び前記相互接続構造の前記第１の面上に延在し、前記電気デバイスを封止する封止部と、
を有することにより達成される。
【００３３】
前記方法を参照して説明されたように、結果として生じるデバイスは、前記半導体領域が前記封止部及び前記相互接続構造におけるアイランドであるという事実のため、熱サイクルに耐える。前記封止部は、ここで、支持体として機能する。
【００３４】
前記キャリア基板内に規定された前記デバイスは、少なくとも部分的に、例えば、トレンチキャパシタ、トレンチバッテリ、トランジスタ、ダイオード、バラクタである。ＲＦアプリケーションに対して、トレンチキャパシタは、高い容量密度の観点から適切であり、バラクタは、維持可能性（tenability）の観点から適切である。ＰＩＮダイオードは、スイッチとして適切である。メサ構造におけるＰＩＮダイオードの使用は、追加的に、前記基板を通る前記ＰＩＮダイオード間の相互作用が防止されるという利点を持つ。前記ＰＩＮダイオードは、好ましくは横方向ＰＩＮダイオードである。これらは、上側から用意に接続されることができる。また、横方向ＰＩＮダイオードは、異なる寸法を持つＰＩＮダイオードが１つの基板上で統合されてもよいという利点を持つ。前記異なる寸法は、結果として、絶縁破壊、絶縁及びオン抵抗等のような異なる性質を生じる。電力増幅器、バンドスイッチ及びインピーダンスマッチング並びにオプションとして送受信器を含む携帯電話の１つのフロントエンド内で、異なる寸法を持つＰＩＮダイオードは、高度に好ましい。
【００３５】
静電放電（ＥＳＤ）パルスに対する能動デバイスの保護に対して、ツェナーダイオード又はバックツーバック（back-to-back）ダイオードのようなダイオードは、前記キャリア基板内にうまく統合されることができる。ここで、前記キャリア基板は、電気的に導通であるように適切にドープされる。また、前記アイランドは、前記放電中に生成された電荷及び熱の除去のためにプリント回路基板と適切に接続される。ＥＳＤ保護デバイスは、特に、能動デバイスのような集積回路と組み合わせて、及び特に携帯電話のようなモバイルアプリケーションに対して必要とされる。更に、集積回路の寸法の縮小は、これらをより脆弱にし、したがって、静電放電デバイス及び回路の重要性を増大させる。キャパシタ及びレジスタは、前記信号をフィルタするために前記相互接続構造内に存在しうる。
【００３６】
能動デバイスの識別に対して、前記半導体材料のアイランドは、識別回路及び信号の無線送信の回路を含むことができる。アンテナが、前記相互接続構造内に存在してもよい。
【００３７】
電力アプリケーションに対して、パワートランジスタは、前記キャリア基板内に存在してもよい。また、このアプリケーションにおいて、前記アイランドは、適切に、前記プリント回路基板と電気的に接続される。前記能動デバイスは、ここで、例えば、個別の前記パワートランジスタの制御に対する制御ＩＣである。
【００３８】
光電気アプリケーションに対して、発光ダイオード及び／又はフォトダイオードは、前記キャリア基板内に存在してもよい。オプションとして、前記キャリア基板は、シリコンの代わりにIII‐V半導体基板材料を含む。前記能動デバイスは、この実施例において、適切なドライバＩＣである。
【００３９】
前記方法及び前記アセンブリのこれら及び他の態様は、概略的であり、正しい縮尺で描かれていない図面を参照して更に説明され、異なる図における同じ番号は、同じ又は同等の部分を指す。
【発明を実施するための最良の形態】
【００４０】
図１ないし６は、概略的な断面図において、システムをパッケージで得る本発明の方法の第１の実施例を示す。ステップの順番は好適であるが、他の順番も除外されない。単に１つの個別の構成要素が示されるが、プロセスはウエハレベルで適切に実行されると理解される。これら及び以下の図は、正しい縮尺で描かれていない。
【００４１】
図１は、キャリア１０を示す。この例において、キャリア１０は、第１の面１０１及び反対の第２の面１０２を持つシリコン基板１１を有する。これに、複数の電気素子２０が設けられ、メサに設計される基板１１の領域１５に設けられる。電気素子２０は、例えば、キャパシタ及び／又はスイッチ並びにセンサである。ＲＦアプリケーションにおいて使用する例は、トレンチキャパシタ、ＰＩＮダイオード及びＶＣＯのような絶縁回路ブロックを含む。前記構成要素は、この実施例において、好ましくは、グラウンドに対する直接接続が存在しないので、低電力消費の構成要素である。メサ１５内のこれらの存在は、更に、優秀な絶縁を備え、基板１１を通る寄生相互作用に弱い構成要素において十分に利用されることができる。ここには示されないが、素子２０は、基板表面１２上に部分的に又は全体的に存在しうる。これの例は、ＬＣ回路、強誘電体を持つキャパシタ、調整可能なキャパシタ、及び特にＭＥＭＳ素子のようなスイッチである。加えて、高いキャパシタンスを持つトレンチキャパシタ、及び調整可能であるＭＥＭＳ素子のような組み合わせが有用である。ＲＦアプリケーションの外の例は、例えば、センサを含み、個別の又は複数のトランジスタを含む。ＲＦアプリケーションに対して、高オーム基板の使用は、高度に有利である。このような基板１１は、粒子の注入（implantation）又は電子ビーム（e-beam）を用いる照射により準備されることができる。更に、基板１１は、第１の面１０１の近くでアモルファスにされることができる。
【００４２】
基板１１の第１の面１０１において、酸化物層１２が存在する。これは、適切には熱酸化物である。開口は、酸化物層１２に作成され、電気素子２０に対する相互接続を提供し、外部接続の提供に対するエクステンション２２、２３をも提供する。これらは、端子５２、５３を形成するように基板１１の部分的な除去後に照射されるべきである。相互接続２１は、ここで、単層であるように示されるが、複数の層が代替的に使用されてもよい。これは、レジスタ、薄膜キャパシタ及びインダクタのような電気素子がこの相互接続（構造）１２内に規定される場合に、特に適している。相互接続（構造）２１は、例えば窒化シリコンの保護層２４で覆われる。保護層２４は、上側結合パッド２５、２６を作成するように選択された場所において開かれる。全ての結合パッド２２、２３、２５、２６及び電気素子２０に対する相互接続が、同じサイズであるようにこの図に示されるが、これは、実際の設計の正確な表現である必要はない。
【００４３】
適切には、上側結合パッド２５、２６の少なくとも１つは、試験パッドとして設計され、すなわち下にある試験構造に接続される。これは、他の構成要素がアセンブルされる前にキャリア基板１０を試験することを可能にする。各ユニットが試験構造を備えることは必要ではない。実行されるべき試験は、主に従来の電気試験である。
【００４４】
ＲＦアプリケーションにおいて、高い品質因子を持つインダクタが必要とされる。これは、比較的厚い金属層、例えばアルミニウム又はアルミニウム合金が前記金属として使用される場合には０．５ミクロン以上、特に１．０ミクロン以上の金属層の使用により達成されることができる。この同じ層は、同時に、前記結合パッドの支持体に高度に適している。
【００４５】
この図には示されていないが、上側結合パッド２５、２６は、パッケージング分野においてアンダーバンプメタライゼーション（underbump metallization）として知られているように、接着カバー及び追加の支持体を備えることができる。このメタライゼーションは、例えば、ＮｉＰｄＡｕの層のスタックを有する。前記層のスタックは、しかしながら、下にある金属に依存する。相互接続２１が銅でできている場合、バリア層は、銅の拡散を防止することが必要とされうる。しかしながら、アルミニウム又はアルミニウム合金の相互接続２１と組み合わせて高度に適している適切な変更例において、このような追加のアンダーバンプメタライゼーションは、必要とされない。代わりに、相互接続２１に備えられるべきはんだバンプ材料は、準安定粒子を含むように選択されることができる。加熱すると、このような粒子は、酸化アルミニウムを減少し、安定な合金を形成することができる。この原理は、参照によりここに含まれる、事前に発行されていない出願ＰＣＴ／ＩＢ２００５／０５１５４７（ＰＨＮＬ０４０５６７）に記載されている。このはんだの使用は、インダクタも一体化される厚い金属層と組み合わせて最も適切である。一部の領域がメタライゼーションにより覆われず、分離レーンとして規定されることは適切である。
【００４６】
図２は、キャリア１０上に能動デバイス３０を設けた後に結果として生じるアセンブリ１００を示す。能動デバイス３０は、結合パッド３５、３６がキャリア１０における上側結合パッド２５、２６に面し、前記結合パッドがはんだバンプ３２と相互に接続されることができるように、キャリア１０に対するフリップチップ（flip-chip）方向にアセンブルされる。保護層３４は、当分野で一般に既知であるような保護目的で存在する。はんだバンプ３２の代わりに、減少された高さを持つはんだキャップを使用することができる。このようなはんだキャップは、例えば、液浸はんだバンプとして既知であるプロセスにおいて使用されることができる。キャリア１０上の能動デバイス３０の高さの制限は、後に続くプロセスの信頼性に対して有利と思われる。これに関連して、更に、能動デバイス３０が薄化基板３０を持つことが好ましい。
【００４７】
能動デバイス３０は、以下の機能の１以上を含むことができ、すなわち、バルク音響波フィルタのような音響デバイスであってもよい。ＬＣフィルタ及びスイッチ、特にＭＥＭＳ部品を含むインピーダンスマッチングデバイスであってもよい。送受信器又は少なくともその一部であってもよい。パワートランジスタであってもよく又は含んでもよく、電力増幅器として又は電力管理ユニットとして使用されてもよい。明らかに、能動デバイス３０は、上向き（face-up）方向で使用されることもでき、ワイヤボンドで上側結合パッド２５、２６に接続されることもできる。しかしながら、フリップチップ方向のこの構成は、このプロセスの後の段階から明らかになるように、非常に直接的な接続が能動デバイス３０から外部基板まで作成されうるのに、高度に適している。この直接接続は、送受信器又は電力増幅器等のように接地するために、又は電力管理ユニットのようにバッテリからの電力の供給のために、又は熱の消散のために必要とされる。単に１つの能動デバイス３０が示されているが、複数の能動デバイス３０が、前記アセンブリの１つのユニットに存在してもよい。これは、電力増幅器、送受信器及びマッチング機能を持つ携帯電話の完全なフロントエンドのような、所望の機能システムを作成することを可能にする。
【００４８】
アンダーフィル３３は、能動デバイス３０とキャリア１０との間に設けられる。ここに図示されないが、能動デバイス３０のアセンブリの前にキャリア１０上に設けられるアンダーフィル３３が使用されることができる。前記アンダーフィル３３は、フローが制限されない場合、キャリア全体の上に存在する。適切には、ホイルとして設けられるが、しかしながら必須ではない。典型的には、アクリレート又はポリイミド型の材料でできている。このタイプのアンダーフィルは、例えば約１００℃に加熱することにより軟化されることができる。前記軟化は、機械的に弱くし、前記はんだバンプが、重みの結果としてこのアンダーフィリング層に沈む。
【００４９】
このような材料の使用の他の利点は、はんだバンプ３２が、このプロセスのこの段階において電気的に接続される必要がなく、はんだバンプ３２がキャリア１０に配置されることであり、より正確に述べると、前記はんだバンプが、金属間化合物を形成するようにキャリア１０の結合パッド２２、２３に反応する必要がない。これは、製造の全ての段階における構造の信頼性に対する利点である。はんだボール３２は、アセンブリ１００内の固有の機械的に弱い領域である。これらは、前記アセンブリの全てのステップの間、及び使用中に、前記アセンブリ内の異なる化合物間の熱膨張の差から生じる応力を解放する必要がある。これが可能ではない場合、前記はんだボールに亀裂を形成するかもれず、又はいずれかの結合パッドから前記はんだボールの層間剥離が起こる。これは、前記アセンブリの故障を引き起こす。追加のはんだボールが第２のパスとして機能するように使用されることができるが、これは、一般に、望ましくない。しかしながら、このプロセスにおいて、はんだボール３２は、他のプロセスステップの結果として表れる機械的力に耐えることも必要である。これらのステップは、前記キャリア基板の研削及びエッチングを含みうる。研削は強い振動力を伴い、エッチングは、キャリア１０の屈曲、例えば反りを引き起こすかもしれない。はんだバンプ３２が既にキャリア１０に化学的に及び電気的に接続されている場合、これらの機械的力に耐える必要がある。前記キャリア上に配置されているだけの場合、これは必要ではない。
【００５０】
図３は、他のプロセスステップの後のアセンブリ１００を示し、封止部４０が設けられている。能動デバイス３０及び存在するワイヤボンドに化学的及び機械的保護を提供するのに加えて、封止部４０は、実質的に平面の上面４１を持つべきである。平面性は、装置上にこれをもつ前記アセンブリを配置し、キャリア１０の基板１１上に操作を実行するのに十分でなければならない。この実施例において、封止部４０はエポキシオーバモールドである。代わりに、金属オーバモールド又は接着剤及びガラス層を使用してもよい。更に他の代替例は、リードフレームのような構成のような適切なキャリアとの保護オーバモールドの使用である。他の変更例において、封止部４０は、複数の層を持ち、その第１の層は平坦化効果を持つ。最も適切には、この平坦化層の熱膨張係数は、能動デバイス３０の熱膨張係数とマッチする又は同様である。更に、応力を解放する低いヤング率を持つ層は、オーバモールド前に付着されることができる。
【００５１】
図４は、幾つかの他のプロセスステップの後の前記デバイスを示し、基板１１は部分的に除去される。第１のステップにおいて、基板１１は、３０ないし１００ミクロン、好ましくは約５０ないし６０ミクロンのオーダの薄さまで薄化される。研削は、したがって、最も幅広く知られたオプションである。しかしながら、前記プロセスの変更例において、研削は、キャリア１０に対する能動デバイス３０のアセンブリの前に実行されている。適切には、支持層が、キャリア１０を安定化するようにキャリア基板１１に付着される。この支持層は、前記プロセスのこの段階において再び、例えば前記支持層とキャリア基板１１との間の接着剤を溶解することにより、前記支持層全体を溶解することにより、前記支持層を剥がすことにより、除去される。他の方法及び組み合わせが、代替的に使用されてもよい。例えば研削による前記支持の除去の後に、他のウェット化学エッチングステップが続く。この後に、キャリア基板１１は、電気素子２０を持つメサ１５が維持され、基板１１が、相互接続構造２１のエクステンション２２、２３を露出するように他の場所で除去され、これをもって端子５２、５３を形成するように選択的にエッチングされる。代わりに、封止層が、前記第２の面上に設けられ、エクステンション２２、２３を露出するようにパターニングされることができる。前記端子は、この場合、この封止層の上に形成される。適切な材料は、例えば、ポリイミド等である。これは、前記キャリア基板が、前記第１の面及び前記第２の面の両方からの圧縮応力下に置かれうるという効果を持つ。
【００５２】
この段階において、前記基板の除去の後、かつ前記端子に対するはんだの供給前に、最終的な試験が実行されることができる。このような最終試験の目的は、特に、前記キャリア基板及び能動デバイス３０上の前記コンタクトパッド間の全てのはんだ接続が、電気的な結合を可能にするかどうかを確認することである。加えて、前記アセンブリが曲げを乗り切るかどうかを確認する試験を実行しうる。
【００５３】
図５は、最終的なアセンブリステップの後の前記アセンブリを示す。ここで、端子５２、５３は、ここで、前記構造を強化し、結合可能性を向上するようにメタライゼーション５４を設けられる。この後に、フラックス（flux）５５が、スクリーンプリンティング（screenprinting）により設けられる。最終的に、はんだボール５６が付着される。フラックス５５は、ここで、前記ボールが、キャリア基板１０の前記第２の面全体にわたり広がらないことを仮定する。適切には、はんだボール５６は、小さな表面積上に多くのコンタクトパッド２５を持つ能動デバイス３０が、より低い解像度を一般に持つプリント回路基板と結合されることができるために、はんだボール３２より大きなピッチを持つ。
【００５４】
図６は、ボード３００上の位置におけるアセンブリ１００を示す。はんだボール５６は、ここで、端子５２、５３を前記ボードの対応するコンタクトパッド３０１に結合する。ボード３００は、一般にＦＲ４材料でできているプリント回路基板であるが、代替的に、テープのようなフレキシブルキャリアであってもよい。更に、ボード３００は、システムインパッケージ（system-in-a-package）の一部であってもよい。これは、この場合、受動素子のような機能を有してもよく、有機又はセラミック材料でできていてもよい。これは、特にＲＦアプリケーションに対して適切なシステムであると思われる。端子５２、５３がアレイ内に位置する必要が無いことは、設計の観点から利点を持つ。
【００５５】
前記ボードが前記システムの一部ではない場合、最も好ましくは、端子５２、５３は、アレイ内に位置する。アセンブリ１００は、この場合、好ましくは、能動デバイス３０に対して直接接続を提供する端子５２、５３が、前記アセンブリの第１の端部の近くに設けられるように設計される。メサ形状アイランド１５内の前記電気素子に対して接続を提供する端子５２、５３は、好ましくは、前記アセンブリの反対側の端部の近くに存在する。このようにして、アセンブリ１００は、複数の領域に効果的に分割される。
【００５６】
図７ないし９は、本発明のアセンブリ方法の第２の実施例及び結果として生じるアセンブリを概略的な断面図で示す。この実施例のアセンブリは、電力デバイス、特に縦型ＭＯＳタイプのものを有する。このような電力デバイスは、オン抵抗を可能な限り減少するように設計される。これは、前記デバイスが、ドレイン又はコレクタコンタクトとして機能する高濃度にドープされたｎ型シリコン基板内に作成されることを意味する。しかしながら、このアプローチの不利点は、単に１つのトランジスタがダイごとに存在することができ、そうでなければ、存在するトランジスタのドレイン又はコレクタが接続されることである。
【００５７】
このような問題を軽減する１つの解決法は、メサ内に前記基板を構築することである。これは、ＵＳ５７５３５３７から既知である。この技術は、より高い集積密度で作成するために使用されることができるが、機能エンティティを形成する複数の素子を持つシステムインパッケージを生じない。他のアプローチは、ＵＳ６０７５２７９に開示されている。このアプローチは、縦型集積を作成する第１及び第２のウエハの互いに対するアセンブリを提案する。この後に、前記第１のウエハは、機械的にパターニングされる。ここで、結果として生じるスリットが、樹脂で埋められた前記ウエハ間の領域まで前記第１のウエハを通って延在することは重要である。そうでなければ、前記第１のウエハ内の近接する電極の不十分な絶縁が生じる。これらのスリットは、この後に絶縁樹脂で埋められる。
【００５８】
しかしながら、このアプローチは、機能しないためには前記トランジスタの１つが十分に機能しないことで十分であるので、すぐに歩留まり損失を生じるウエハがアセンブルされなければならないという不利点を持つ。更に、ウエハを通る孔のドライエッチングは、時間のかかるプロセスであり、したがって高価でもある。
【００５９】
本発明において、個別のデバイスは、前記相互接続構造を備える前記第１のウエハ上に集積される。前記第１のウエハは、この後に、ウェットエッチング技術により薄化及びパターニングされ、これにより、前記第１のウエハは幾つかのアイランドに減少され、前記幾つかのアイランドは、前記アイランド自体からではなく、前記アイランドが付着されたアセンブリ構造から機械的性質を得る。前記アイランドは、ここで、ＵＳ６０７５２７９のデバイスのように１つのトランジスタではなく、コンタクトパッドに対応する。
【００６０】
前記アセンブリの全ての段階の間、及び使用中に所要の機械的安定性を提供するために、前記個別のデバイスが封止される。更に、この実施例において前記第１のウエハ上にフレキシブルかつ好ましくは弾性層が存在する。ビア（vias）は、このフレキシブル層を通って延在し、前記個別のデバイスが結合されるコンタクトパッドは、このフレキシブル層上のみに存在する。このようにして、機械的減結合（mechanical decoupling）が構成される。
【００６１】
図７は、キャリア１０の断面図を示す。これは、ｎ型の高濃度にドープされている第１の層１１１を持つシリコン基板１１を有する。ドーパント濃度は、１０19／ｃｍ3のオーダである。基板１１のｎ＋＋層１１１の上に、実質的にドープされていない基板層１１２が存在する。この固有の層１１２は、前記トランジスタのチャネルとして機能する。深い拡散１１３は、ｎ＋＋層１１１からドープされていない層１１２を通り、前記相互接続構造２１内の１以上のエクステンション２２まで延在する。加えて、この例において縦型ＭＯＳデバイスである電気素子２０が、前記基板において規定される。基板１１１は、ここで、ドレインとして機能し、ソース及びゲートは、上側に存在する。これらの縦型ＭＯＳデバイスは従来のものである。代替的には、トレンチＭＯＳデバイス又はバイポーラデバイスが使用されることができる。エクステンション又はコンタクトパッド２２は、相互接続２１により前記素子２０（又は実質的に同じもの）の第１の素子に電気的に結合される。第２の素子２０は、同様にこのような相互接続を備えるが、しかしながら、他のものに対してエクステンション２２を図示しない。
【００６２】
素子２０及びエクステンション２２を持つ前記相互接続構造は、誘電層１２０で覆われる。これは、好ましくは、ポリイミドのような弾性層である。適切な弾性層は、小さなヤング率及び低いガラス遷移温度を持つ有機材料である。このタイプの材料は、ウエハコーティングに対するパッケージング産業における使用において、ボールグリッドアレイパッケージ内の集積回路に対するダイ付着材料及びチップスケールパッケージにおける再ルーティング層（rerouting layers）である。能動デバイスが３０が前記キャリアに対してアセンブルされた後に研削が実行される場合、室温より高いガラス遷移温度を持つ材料を使用することが好ましい。これは、室温における研削中に、キャリア基板及び封止部のアセンブリが、十分に機械的に堅いことを保証する。加えて、室温における比較的堅い剛性は、前記アセンブリステップ自体に適していると思われる。誘電層１２０の厚さは、好ましくは、０．５ないし２０ミクロンの範囲であり、最も好ましくは１ないし５ミクロンのオーダである。これは、十分なフレキシビリティを可能にする厚さであり、縦の相互接続領域１２１は、適切に製造されることができる。効果的に、誘電層１２０は、近隣の素子２０間に電気的絶縁をも形成する。縦の相互接続領域１２１は、誘電層１２０を通って延在する。相互接続１２２は、誘電層１２０上に存在し、コンタクトパッド２５まで延在する。これらのコンタクトパッド２５は、ＮｉＡｕのような結合に適した材料１２５を備える。アンダーバンプメタライゼーションとも称されるこの材料１２５は、無電解成長により使用されることができる。単にアンダーバンプメタライゼーションとしてここに示されるが、はんだバンプが使用されることは除外されない。この構造は、最終的に、例えばＳｉ3Ｎ4が選択される保護層２４で覆われる。
【００６３】
図８は、デバイス３０をアセンブルし、封止部４０を設けた後のアセンブリ１００を示す。デバイス３０は、アセンブリ前にデバイス３０に設けられたはんだボール３２を使用してフリップチップ技術でキャリア１０にアセンブルされる。好ましくは、アンダーフィル材料３３が使用される。このアンダーフィル３３は、前記第１の実施例に関して前に論じられたように、アセンブリの後又は前に使用されることができる。はんだキャップは、はんだボール３２の代わりに使用されることができる。異方性導電接着剤のような代替的な接続技術が使用されてもよい。デバイス３０は、好ましくは、薄化された基板３１を持つ。加熱ステップにおいて、能動デバイス３０上のはんだボール３２及びアンダーバンプメタライゼーション１３５は、はんだ接続３２に結合される。
【００６４】
デバイス３０は、ここで特に電気素子２０及び好ましくは集積回路を制御するように設計される。このような制御ＩＣは、当業者に既知である。単一のパッケージ内への一体化の１つの利点は、明らかに、アセンブリ１００が配置されるべき前記ボードが単純化されることができることである。前記制御ＩＣと制御される前記素子との間の相互接続が設けられる必要が無く、アセンブリ１００の端子の数が減少されることができる。この構造の他の利点は、前記制御ＩＣと前記電気素子との間の距離がかなり短く、単純であることである。これは、単純な通信プロトコルの使用において利用されることができる。加えて、前記一体化は、前記制御を改良するために、素子２０から制御ＩＣ３０への追加のフィードバック機構を提供することを可能にする。
【００６５】
封止部４０は、この例において、前記アセンブリ全体を覆う接着剤４１及びガラス基板４３を有する。前記第１の例において使用されたようなエポキシオーバモールドが、代替的に使用されてもよい。接着剤４１及びガラス基板４３の付着は、パワートランジスタのような大きな温度差が予測されるアセンブリに非常に適していると思われる。接着剤４１は、主として、能動デバイス３０間に存在し、高度に変形可能であるように選択されることができる。これにより、局所的な及び比較的短い量の応力が、適切に解放されることができる。
【００６６】
図９は、前記キャリアの基板１１の薄化及びパターニング後のアセンブリ１００を示す。これは、外部構成要素に結合する端子５２、５３に対する相互接続と同様にメサ１５が使用される点で、前記第１の実施例と異なる。メサ１５ごとに１以上の端子５２、５３が規定され、同一の信号又はグラウンド接続に使用されることができるが、必要は無い。複数の前記端子は、前記ボード及びパワートランジスタとして機能する電気素子２０からすばらしい熱伝導を得るように設けられる。コンタクトパッド２２は、深い拡散１１３を介して端子５２に結合される。端子５３は、パワートランジスタ２０のドレインに結合される。ここに図示されないが、他の深い拡散が、ソースとして使用されるべき前記基板内の領域と高濃度にドープされた層１１２との間のコンタクト抵抗を減少するために存在しうる。前記パワートランジスタのゲートは、前記パワートランジスタのゲートは、一般に、制御ＩＣ３０に結合され、別個の端子が、制御ＩＣ３０に対する入力部及び出力部に利用可能である。コンタクトパッド５３の周りのコンタクトパッド５２（及び前記制御ＩＣに対する全てのものに別々に）に配置することは有利であると見なされる。これは、アセンブリ１００が取り付けられるべき前記ボードの単純なレイアウトに対して有利である。望まれる場合、酸化物層１２は、アイランド１５の相互移動可能性を拡大するようにパターニングされることができる。追加の保護層は、この後に付着されることができる。メサ１５は、酸化物層１２のパターニングに対するマスクとして使用されることができる。しかしながら、酸化物層１２が、適切には、約５００ｎｍの厚さを持つ熱酸化物であることがわかる。
【００６７】
この実施例において、前記アセンブリ及び前記キャリア基板内の前記素子の試験は、キャリア基板１０のパターニングの後にのみ、したがって能動デバイス３０のアセンブリ後のみに実行されることができる。適切には、この試験は、はんだがはんだボール上に供給される前に実行される。歩留まり損失を制限するために、キャリア基板１０内の前記素子は、好ましくは、比較的大きなスケールで、周知のプロセス技術で作成され、及び／又は比較的脆弱な相互接続が、二重で提供されてもよい。更に、特定の試験パッドは、前記エッチングステップの前に能動デバイス３０に対するはんだ接続３２の試験を可能にするように、相互接続１２２の一部として設けられうる（又は接続される）。
【００６８】
図１０ないし１５は、本発明の第３の実施例の異なる段階を、正しい縮尺で描かれていない断面概略図で示す。この実施例は、III‐V基板内の半導体デバイスとのＢＩＣＭＯＳ又はＣＭＯＳ回路の一体化を目指す。前記III‐V基板内の前記半導体デバイスは、例えば、電力増幅器、低雑音増幅器又は発光ダイオードのような光電子デバイスである。図面に示される例は、ＢＩＣＭＯＳ回路を持ち、加えてストリップラインを含むキャリア１０、及び半導体デバイス３０としてＩｎＰバイポーラトランジスタを有する。
【００６９】
機械的に、この第３の実施例のアセンブリ１００は、前記第１及び第２の実施例の２つの概念を結合し、他のものを導入する。前記第１の実施例のように、外部基板に接続するコンタクトパッドが、前記キャリアの相互接続構造２１内に設けられる。換言すると、基板１１は、コンタクトパッド２２の領域において完全に除去される。前記第２の実施例のように、キャリア１０の上のフレキシブル層を使用する。このフレキシブル層は、薄化され部分的に除去された基板１１及び半導体デバイス３０の機械的減結合を可能にする。この実施例の追加のフィーチャは、効果的なヒートスプレッダ（heat spreader）として同時に機能する金属封止部の提供である。
【００７０】
図１０は、アセンブリ前のキャリア１０を示す。これは、第１の面１０１及び反対側の第２の面１０２を持つ基板１１を備える。酸化物層１２が、第１の面１０１上に存在する。電気素子２０は、この同じ第１の面１０１において基板１１内に規定される。電気素子２０は、この例において、集積回路を形成する。これは、送受信器集積回路として特別に設計される。この理由で、前記回路がバイポーラトランジスタ及びＣＭＯＳトランジスタを両方とも有することが好ましい。相互接続構造２１は、素子２０の上に規定される。これは、基板１１の第１の面１０１に対するエクステンション２２、２３を有する。この構造２１は、集積回路２０に必要とされる従来の相互接続構造で集積されてもよいが、これは必要ではない。相互接続構造２１は、少なくとも第１の層２１１及び第２の層２１２を有する。第１の層２１１は、基板１１の第１の面１０１におけるエクステンション２２、２３から形成されるべきである端子５２、５３に対する相互接続として使用される。第２の層２１２は、上側コンタクトパッド２５、２６に対する相互接続として使用される。これらの層２１１、２１２は、１以上の絶縁層２１３で相互に分離される。好ましくは、この絶縁層２１３は、ダウコーニングから得られるようなＳｉｌＫTMのような低い誘電率を持つ材料を有する。加えて、材料のスタックが、絶縁層２１３として使用されてもよい。ビア２１４は、絶縁層２１３を通って延在し、第１の層２１１と第２の層２１２との間に、又はコンタクトパッド２２、２３、２５、２６の間に存在する。加えて、この設計において、ストリップライン２１５が、両方の層２１１、２１２に規定される。これは、前記相互接続構造の第１の層２１１が、エクステンション２２に結合されている範囲で、グラウンド面として機能することで可能にされる。相互接続構造２１が、集積回路２０の相互接続構造と完全に一体化される場合、第１の層２１１は、好ましくは、前記相互接続構造の底部層である。しかしながら、前記ストリップラインは、唯一の可能な構成ではない。キャパシタは、同じように作成されることができ、多層インダクタ又はシールドを持つインダクタも得られることができる。特に前記キャパシタに対して、前記第１及び第２の層２１１、２１２が互いにより近くに配置されることは適切である。
【００７１】
保護層２４は、コンタクトパッド２６のみが覆われるようにパターニングされた形で、構造２１の上に配置される。後で説明されるように、コンタクトパッド２６は、ヒートシンクに接続され、コンタクトパッド２５は、他の半導体デバイス３０に接続される。したがって、追加のメタライゼーション１２５は、コンタクトパッド２５のみの上に適切に配置される。保護層２４は、なるべくなら窒化物を有する。他の絶縁パターン層２１６が、前記構造上に存在する。例えば、感光性ベンゾシクロブタン（ＢＣＢ）又は感光性ポリイミド又はアクリレートが使用されうるこの層２１６は、スペーサ（spacer）として機能し、コンタクトパッド２５、２６として機能する領域を規定する。
【００７２】
図１１は、この処理における第２の段階におけるアセンブリ１００を示す。能動デバイス３０及びキャリア１０は、ここでフリップチップ技術でアセンブルされ、電気的コンタクトは、キャリア１０において規定された集積回路２０のコンタクトパッド２５と前記能動デバイス内に規定されたコンタクトパッド３５との間のはんだボール３２で作られる。アンダーフィル３３は、はんだボール３２の保護及び機械的信頼性の向上のために設けられる。能動デバイス３０は、この例において、III‐V半導体材料、特にＩｎＰの基板３１上の増幅器である。代替的には、低雑音増幅器、光結合器（optocoupler）、フォトダイオード若しくは発光ダイオードのような光電子素子、他の集積回路、ＭＥＭＳ部品又は音響フィルタであることができる。基板３１は、基板層２３１、この例ではＩｎＧａＡｓのエッチング停止層２３２、スペーサ層２３３、この場合にはＩｎＰ Ｉスペーサを有する。層構造２３１ないし２３３を持つこの基板３１の上に、幾つかのパターニングされた層、すなわちＩｎＧａＡｓ ｎ++埋め込みコレクタコンタクト２３４、ＩｎＰ ｎコレクタ２３５、ＩｎＧａＡｓ ｐベース２３６及びＩｎＰ ｎ++エミッタ２３７が規定される。図示されていないが、効果的に存在するのは、ベース２３６とコレクタ２３７との間のＩｎＰ ｎ-スペーサ及びＩｎＧａＡｓ ｎ++エミッタコンタクトである。ＴｉＮのような適切なバリア層を持つ例えばＡｕのメタライゼーション２３８は、コレクタ及びエミッタのコンタクトとコンタクトパッド３５との間の電気的結合を提供する。メタライゼーション３９及び層２３４ないし２３７は、誘電材料２３９に埋め込まれる。
【００７３】
図１２は、この処理内の第３の段階における前記アセンブリを示す。ここで、能動デバイス３０の前記基板は、エッチングにより除去される。まず、ＩｎＰ基板２３１が除去される。ＨＣｌ内のエッチングは、ＩｎＧａＡｓエッチング停止層２３２において停止する。この場合、エッチング停止層２３２は、スペーサ２３３に向かって選択的に除去される。これは、スペーサ層２３３が露出される結果となる。加えて、上側コンタクトパッド２６上の保護層２４は、このコンタクトパッド２６を露出するように開かれる。ここに図示されないが、窒化シリコン又は酸化シリコンのような追加の保護層が、他の絶縁層２１６及びアンダーフィル３３上に設けられていてもよい。このような保護層は、能動デバイス３０を除去するのに使用されるエッチャントに対して下にある層を保護する。
【００７４】
図１３は、この処理内の第４の段階におけるアセンブリ１００を示す。封止部４０は、前記アセンブリに付着されている。この場合、金属封止部４０が使用される。このような金属封止部は、最も適切には銅で作られるが、他の材料、例えばＡｌ、Ｎｉ、Ａｕ又は合金が使用されることができる。加えて、金属封止部４０は、１より多い層を有してもよく、例えばＡｕの接着層が、銅メタライゼーション４０の上に付着されることができる。透明層を望む場合、ＩＴＯが使用されることができる。前記メタライゼーションは、適切に電気めっきすることにより適切に付着される。これに対して、まず、めっきベース４２が、他の絶縁層２１６上、及び半導体デバイス３０の露出された表面上に、例えばスパッタリングにより設けられる。半導体デバイス３０の基板２３１、２３２が除去されたので、はんだボール３２を除外した厚さは、１ないし５ミクロンのオーダ、好ましくは約１ミクロンである。前記はんだボールは、如何なる大きさに選択されてもよい。適切には、前記はんだボールは、他の絶縁層２１６上に５ないし１５ミクロンだけ延在する。他の絶縁層２１６と露出されたスペーサ層２３３との間の結果として生じる高さの差は、したがって、好ましくは、５ないし２０ミクロンのオーダであり、適切には約１０ミクロンである。このような距離は、特に予測される厚さが５０ないし１００ミクロンのオーダなので、めっきプロセスにおいて問題を引き起こさない。
【００７５】
この封止の結果は、幾つかの利点を持つ。第一に、信号運搬ライン（すなわち第２の層２１２）が両方の面（すなわち第１の層２１１及び封止部４０）上にグラウンド面を備えるので、ストリップライン２１５は、ここで完全なストリップラインである。
【００７６】
第２の利点は、熱拡散である。熱が容易に消散されることができるように半導体デバイス３０から前記ヒートシンクまで短いパスが存在する。更に、表面全体にわたる前記ヒートシンクの拡張は、前記デバイスにおいて一様な温度を作成することを可能にする。これにより、前記デバイスの動作は、最適化されることができる。
【００７７】
図１４は、最終的なアセンブリ１００を示す。封止部４０の提供後に、前記キャリアの基板１１は、研削及びエッチングにより２０ないし５０μｍまで薄化される。銅封止部４０は、この構成をここで機械的に安定にする。この後に、基板１１は、相互接続構造２１までエクステンション２２、２３を露出することにより端子５２、５３を形成し、集積回路２０を持つメサ１５を作成するように選択的にエッチングされる。酸化物層１２が、パターニングされてもよい。
【００７８】
最後に、底部側コンタクトパッド２２、２３は、外部基板上への配置のために適切なメタライゼーション２４１及びはんだボール２４２を備える。封止部４０は、ヒートシンクを備えてもよく、又はヒートパイプのような他の熱消散機構に接続されてもよい。代替的には、封止部４０は、アセンブリ１００を運ぶのに使用されてもよい。底部側コンタクトパッド２２、２３は、この場合、結合ワイヤ又はフレックスホイル（flexfoil）を備えてもよい。
【図面の簡単な説明】
【００７９】
【図１】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図２】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図３】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図４】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図５】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図６】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図７】アセンブリ方法の第２の実施例における複数の段階を断面図で示す。
【図８】アセンブリ方法の第２の実施例における複数の段階を断面図で示す。
【図９】アセンブリ方法の第２の実施例における複数の段階を断面図で示す。
【図１０】アセンブリ方法の第３の実施例における複数の段階を断面図で示す。
【図１１】アセンブリ方法の第３の実施例における複数の段階を断面図で示す。
【図１２】アセンブリ方法の第３の実施例における複数の段階を断面図で示す。
【図１３】アセンブリ方法の第３の実施例における複数の段階を断面図で示す。
【図１４】アセンブリ方法の第３の実施例における複数の段階を断面図で示す。
【符号の説明】
【００８０】
１０ キャリア
１１ キャリアの半導体基板
１２ 半導体基板１１上の酸化物層
１５ 基板１１に規定されるメサ構造
２０ 電気素子
２１ 相互接続（構造）
２２、２３ 相互接続構造のエクステンション
２４ 保護層
２５、２６ 上側コンタクトパッド
３０ 能動デバイス
３１ 能動デバイスの基板
３２ キャリアと能動デバイスとの間のはんだボール
３３ アンダーフィル
３４ 能動デバイス３０の保護層
３５、３６ 能動デバイス３０のコンタクトパッド
４０ 封止部
４１ 接着剤
４２ 封止部用めっきベース
４３ ガラス基板
５２、５３ 端子
５４ メタライゼーション又は端子
５５ フラックス
５６ はんだボール
１００ アセンブリ
１０１ 基板１１の第１の面
１０２ 基板１１の第２の面
１１１ （高濃度にドープされたｎ++）半導体基板の第１の層
１１２ 基板１１における固有の層
１１３ 基板１１における深い拡散
１２０ 誘電層
１２１ 縦型相互接続領域
１２２ 相互接続
１２５ アンダーバンプメタライゼーション
２１１ 相互接続構造２１の第１の金属層
２１２ 相互接続構造２１の第２の金属層
２１３ 相互接続構造２１の絶縁層
２１４ 絶縁層２１３を通るビア
２１５ 第１及び第２の金属層２１１、２１２に規定されるビア
２１６ 他の絶縁層
２３１ 能動デバイス３０の基板３１の基板層
２３２ 基板３１のエッチング停止層
２３３ 基板３１のスペーサ層
２３４ 埋め込みコレクタコンタクト
２３５ コレクタ
２３６ ベース
２３７ エミッタ
２３８ メタライゼーション
２３９ 誘電材料
２４１ 底部側コンタクトパッド２２、２３に対するメタライゼーション
２４２ 底部側コンタクトパッド２２、２３に付着されたはんだボール
３００ プリント回路基板
３０１ プリント回路基板上のコンタクトパッド
【技術分野】
【０００１】
本発明は、半導体アセンブリを製造する方法であって、
‐第１の面及び反対の第２の面を持つ半導体基板を有し、前記第１の面において前記基板内に規定された少なくとも１つの電気素子を持ち、複数のコンタクトパッドを更に有するキャリアを設けるステップと、
‐前記コンタクトパッドに少なくとも１つの能動デバイスを付着し、電気的に結合するステップと、
‐前記電気素子から電気的に絶縁される端子を形成するように前記第２の面から前記半導体基板をパターニングする（patterning）ステップと、
を有する方法に関する。
【０００２】
本発明は、前記方法を用いて得られるアセンブリにも関する。
【０００３】
本発明は、更に、前記方法に使用するキャリアに関する。
【背景技術】
【０００４】
このような方法は、ＵＳ−Ａ６０７５２７９、特にその中の図１２から既知である。前記キャリアは、この中に複数のトランジスタを持つ半導体基板を有する。これは、前記基板、特にｎ+ドープ基板領域を通る導電性パスを更に有する。コンタクトパッドは、前記トランジスタの電極に結合される。第２の半導体基板は、前記第１の基板に対してアセンブルされる。この第２の基板は、配線基板であり、集積回路を適切に形成する複数のトランジスタ及び相互接続を有する。この集積回路は、好ましくは、前記キャリア内に規定される前記トランジスタに対する制御ＩＣとして機能する。前記第１及び前記第２の基板上のコンタクトパッドは、はんだボールで相互に接続される。前記はんだボールの周りの前記第１の基板と前記第２の基板との間の空間は、シリコン、エポキシ又はポリイミドの絶縁接着樹脂で埋められる。この樹脂は、前記第１及び第２の基板の相互接着を保証する。これは、特に、この樹脂層が加熱処理における熱硬化性であることにより達成される。この熱硬化は、前記樹脂を縮ませ、固くさせる。前記第１及び第２の基板が両方ともシリコンを有するので、熱膨張係数に差が無く、異なる熱膨張の結果としての応力の結果としての前記はんだボールの破損が防止される。
【０００５】
この後に、前記半導体基板は、前記第２の面から、スリット孔（slit holes）を作成することにより、特にダイシングする（dicing）ことによりパターニングされる。前記スリット孔は、前記導電性パスを前記トランジスタから電気的に絶縁するために、前記樹脂層内に延在する。前記スリット孔は、前記導電性パスを前記トランジスタから分離し、したがって前記導電性パスの裏側が、前記デバイスに対する端子として使用されることを可能にする。これらの端子は、再び、パッケージング基板上のコンタクトパッドに固定される。これは、しかしながら、前記スリット孔が埋められ、前記基板が、個別の製品にシンギュレートされた（singulated）後にのみ行われる。
【０００６】
前記既知の方法の不利点は、歩留まり損失が多いことである。この歩留まり損失に対する原因は、特に、前記第１及び第２の基板のアセンブリが、ウエハレベルで実行されなければならないことである。したがって、前記基板上のデバイスは、適切に機能しない場合でもアセンブルされる。したがって、前記基板の各々における前記デバイスの３％が適切に機能しない場合、結果として生じる歩留まり損失は６％近くである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、本発明の第１の目的は、低減された歩留まり損失を持つ冒頭に記載された種類の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
前記第１の目的は、
‐前記キャリアが、前記基板上に存在する相互接続構造を有し、前記基板内に、前記基板の前記第１の面に対するエクステンション（extension）及び前記複数のコンタクトパッドが規定され、前記少なくとも１つの電気素子に対する相互接続と同様に、前記エクステンションに対して前記端子が結合され、
‐前記キャリアに結合されている前記能動デバイスが、前記キャリアより小さな表面積を持ち、封止され（encapsulated）、
‐前記キャリアの前記半導体基板が、薄化され（thinned）、半導体材料のアイランドを作成するように選択的に除去される、
ことにより達成される。
【０００９】
本発明は、個別のデバイスが、前記個別のデバイスを超えて横方向に延在する前記キャリアに対してアセンブルされることにより、歩留まり損失の問題を解決する。この場合、前記個別のデバイスは封止される。しかしながら、チップアセンブリ上のこのようなチップは、他の問題を引き起こす。まず、封止部（encapsulation）と前記キャリア基板との間に熱膨張の係数の差が存在する傾向にある。熱サイクル中にこれらの差から生じる応力は、どこかに解放されなければならない。前記キャリア基板と前記能動デバイスとの間の硬化された熱硬化樹脂の使用は、したがって、最も適切ではないかもしれない。しかしながら、このような硬化された樹脂無しで切断技術を用いて前記キャリア基板をダイシングするのは非常に難しいと思われる。
【００１０】
これらの関連した問題は、本発明において解決される。本発明のアプローチは、前記キャリア基板が、アセンブリ中にのみキャリアであることである。封止部が適用されるとすぐに、これは、キャリアの役割を引き継ぐ。前記半導体基板は、この場合、機能しない範囲で除去される。この除去は、単に半導体材料のアイランドが残されるように広げられ、このアイランドの作成は、熱サイクルの応力に適切に耐えることができるアセンブリをもたらす。
【００１１】
熱サイクル中に、前記アセンブリは、プリント回路基板に付着される。前記能動デバイス又は前記キャリア基板において生成される熱は、消散する。特定の熱の流れは、対応する膨張及びその後に収縮で作成される。更に、全体の温度は、アセンブリ温度とは異なってもよく、固有応力を生じる。
【００１２】
前記プリント回路基板に付着される本発明のアセンブリにおいて、４つの構成要素、すなわち前記能動デバイス、前記封止部、前記キャリア基板から作成されたアイランド及び前記プリント回路基板が区別されることができる。明確性のため、前記相互接続構造は、ここで、前記封止部の一部であると仮定される。アイランド内に前記キャリア基板をパターニングすることにより、単独で前記プリント回路基板及び前記封止部は、表面積全体に対して横方向に延在する。これは、前記封止部が、前記プリント回路基板の熱膨張係数と最良にマッチする熱膨張係数‐ＣＴＥとも称される‐を持つので、適切である。好ましくは、前記封止部のＣＴＥは、前記プリント回路基板のものより小さく、最も好ましくは横方向において１０ないし１５ｐｐｍ／Ｋであり、前記プリント回路基板のＣＴＥは横方向において１７ｐｐｍ／Ｋである。必要とされる場合、弾性材料（compliant material）の層のような応力解放用の構成要素が両者の間に存在してもよい。前記封止部に対する前記能動デバイスの熱的性質は、単純なキャリア上の状況に対して、少なくとも一次において異ならない。
【００１３】
前記半導体材料のアイランドが、前記プリント回路基板に接続されない場合、唯一の関連する接触面は、前記アイランドと前記封止部との間のものである。ここで、前記差は、前記プリント回路基板に対するものより小さい。更に、前記アイランドは、数ミリメートル以下の寸法を持つ。したがって、応力増加は限定的である。更に、前記封止部のより大きなＣＴＥのため、前記アイランドは、製造中に圧縮応力をかけられる。この圧縮応力は、亀裂の形成に対する固有バリアである。
【００１４】
前記アイランドが、前記プリント回路基板にも接続される場合、幾つかの関連する接触面が存在する。前記応力は、この場合、前記封止部と前記プリント回路基板との間の熱膨張の差に依存する。しかしながら、はんだボール及びアンダーフィルのような、前記プリント回路基板とこれらのアイランドとの間を接続する手段は、本質的に、応力を解放する。加えて、前記半導体材料のアイランドの限定された厚さは、前記アイランドを比較的フレキシブルにし、これにより前記アイランドは、応力を解放するために特定の範囲で前記アイランド自体を変形することができる。
【００１５】
前記キャリア基板のアイランド製造を最適化するために、一般に前記キャリア基板上に存在する酸化物層は、前記アイランドの周りに溝を作成するように除去されることができる。したがって、これにより、前記キャリア基板だけでなく、その上の前記酸化物層も連続的でない。溝のような構造の代わりに、他のパターニング構造が、前記酸化物層が複数のアイランドに分割されるように使用されてもよい。適切には、追加の保護層（passivation layer）が、前記酸化物のパターニング後に付着される。これが酸化物又は窒化物であるとしても、その形状は、酸化物アイランドが少なくとも特定の範囲まで他のアイランドに対して移動可能であることができるようになっている。
【００１６】
他の実施例において、前記相互接続構造は、弾性誘電材料を有する。弾性材料は、変形可能性の高い程度により応力を解放することが知られている。特定の有機誘電層は、前記アセンブリの表面積全体にわたり延在する層として使用されるのに、無機層より好ましい。
【００１７】
前記キャリア基板が中に構築される前記アイランドは、好ましくは、メサ形状（mesa-shaped）である。すなわち、前記基板表面に垂直な断面が、この場合、実質的に台形形状（trapezium-shaped）である。メサ構造は、前記基板がまず薄化され、次いで所望のパターンによってウェット化学エッチングされることにより得られる。前記基板表面に平行な面において、前記アイランドは、如何なる形状をも持ちうる。しかしながら、外周が角を持たないことが好ましく、最も好ましくは円形である。
【００１８】
前記キャリア基板の薄化は、前記キャリアに対する前記能動デバイスのアセンブリの前後に実行されることができる。厚くて固いキャリアに対して能動デバイスをアセンブルすることが適切である一方、はんだ接続は、機械的な力に対して、したがって研削の結果として生じる振動に対しても弱い。前記キャリア基板は、したがって、アセンブリステップの前に少なくともある程度まで薄化されうる。１つの適切な実施例において、前記キャリア基板は、前記アセンブリステップの前に、かつ薄化ステップの後に前記第２の面上にマスクをも設けられる。適切なマスクは、例えば、Ｎｉ、Ａｕ、Ｐｄ、ＴｉＷ又はこのような材料の組み合わせであるが、ホイルのようなフォトレジストも使用されることができる。
【００１９】
特に、前記薄化が前記アセンブリ後に実行される場合、穏やかな加熱で融解するアンダーフィル材料が、前記キャリア基板上に付着されることができる。このような穏やかな加熱は、前記アンダーフィル材料を通る前記能動デバイスの沈没を生じ、したがって、キャリア及び能動デバイスの機械的接続を生じる。前記電気接続を設けるステップ‐例えば、はんだ接続を形成するようにはんだを反対側の表面上の金属と化学反応させるステップ‐は、この場合、前記薄化ステップ後に実行されることができる。
【００２０】
前記封止部は、金属基板、接着剤で付着されたガラス基板又はオーバモールド（overmoulded）封止部であるように選択されることができる。前記封止部の選択が、前記アセンブリの熱的性質に作用することは明らかである。
【００２１】
前記オーバモールド封止部は、シリコン基板の熱膨張係数と前記プリント回路基板の熱膨張係数との間の熱膨張係数を持つ。この特有の係数は、フィラの量によって調整されることができる。より適切には、この係数は、１０ないし１５ｐｐｍ／Ｋの範囲内であるように選択される。これは、前記プリント回路基板に対するマッチングを可能にし、前記アセンブリ内の前記半導体材料との差が大きくなり過ぎない。
【００２２】
ウエハのような大きな表面積のオーバモールディングは、しかしながら、アセンブリ中に反りを引き起こす傾向を持つ。結果として生じる曲がったキャリア基板の処理は、この場合、難しい。しかしながら、前記基板が、オーバモールディングステップの前に薄化される場合に、前記オーバモールディング前に前記キャリア基板の前記第２の面にエッチングマスクを付着することができる。エッチング、特にウェットエッチングは、この場合、前記アセンブリが平面的でないとしても、実行されることができる。このエッチングステップの結果として、反り効果が、実質的に軽減される。代わりに、一般にマップと称される、前記キャリア基板上の２以上の領域に前記オーバモールディングを適用しうる。前記キャリア基板の前記第１の面上の表面改質は、所望のマップの外側でオーバモールド材料の堆積を防止するのを助けうる。
【００２３】
最も適切には、電気デバイス又は完全なキャリア基板は、弾性材料（前記オーバモールド材料より低いヤング率）のコーティングを設けられる。このようなコーティングは、ウエハコーティング又はチップコーティングとして既知である。ここで、しかしながら、これは、前記電気デバイスの裏側にも付着される。このコーティングの目的は、特に、電気デバイスとモールド化合物との間の横方向次元における応力を解放することである。
【００２４】
前記金属基板は、事実上、少なくとも前記基板表面に平行な方向において、前記プリント回路の熱膨張係数と同程度の熱膨張係数を持つ。これは、熱拡散を達成する利点を持つ。この向上された熱拡散は、事実上、熱サイクルのより低い周波数及びより小さな振幅を生じる。前記金属基板、前記能動デバイス及び前記キャリアの間の熱的及び電気的絶縁は、特定のアプリケーションに関連して選択されることができる。１つの特定のオプションは、ここで、ストリップライン（stripline）の作成であり、前記ストリップラインの信号ラインは、第１のグラウンド面（ground plane）と第２のグラウンド面との間に挟まれる。このようなストリップラインは、超高周波数で動作するデバイスに非常に適している。
【００２５】
接着剤を用いる前記ガラス基板は、実際には、二層又は多層封止部である。前記接着剤は、応力解放層としても機能しうる。前記ガラス基板は、横方向においてプリント回路基板の熱膨張係数に比較的近い熱膨張係数を持つように適切に選択される。これは、ガラス組成の適切な選択で達成される。
【００２６】
更に他の実施例において、前記封止部は、１以上の貫通孔を設けられる。電気的絶縁封止部の場合、前記貫通孔は、この後にメタライズされる（metallized）。この操作は、特にガラス基板に対して既知である。このように、コンタクトは、前記アセンブリの前記第１の面にも設けられうる。これは、デバイスの他のスタッキングを可能にする。
【００２７】
前記製造中の前記アセンブリステップは、通常は、はんだ接続の提供を含む。しかしながら、外部基板に対する前記端子の提供に対しても、はんだボールが適切に使用される。したがって、前記電気デバイス及び前記キャリア基板の接続に使用される前記はんだボールが、前記プリント回路基板に対する前記キャリア基板の接続に使用されるものより高い融点を持つことが好ましい。前記プリント回路基板に対する接続のためにＳｎ‐Ａｇ‐Ｃｕはんだと組み合わされるべき例は、例えばＰｂ‐Ｓｎ及びＡｕ‐Ｓｎである。これらを用いて、第１の上述のはんだの再融解が防止される。このような再融解は、安定性の問題、例えば前記はんだボール及び前記キャリア基板の変形を引き起こす可能性がある。これは、特に、前記はんだボールがスタックされる構成においてリスクである。この場合、単に、両方のはんだボールを分離する金属結合パッドが存在する。
【００２８】
内側のはんだ接続の提供は、前記はんだボールが加熱で液化する絶縁層を通って沈むことにより達成されることもできる。このように、別個のアンダーフィリング材料が使用されることを必要としない。加えて、はんだ接続の形成は、前記製造における後のステップに延期されてもよい。
【００２９】
前記アセンブリの高さを最小化するために、前記電気デバイスと前記キャリア基板との間の前記はんだ接続は、はんだキャップ（solder caps）を用いて実施されてもよい。このようなキャップは、例えば、液浸はんだバンプ（immersion solder bumping）として使用されてもよい。
【００３０】
最も適切には、前記電気デバイスと前記キャリア基板との間の前記接続に使用されるはんだ材料は、熱力学的に準安定である第２の層粒子を持つ二層はんだ材料である。事前に発行されていない出願ＰＣＴ／ＩＢ２００５／０５１５４７（ＰＨＮＬ０４０５６７）に記載されている、このはんだ材料は、前記酸化物を初めに除去する必要無しに酸化表面上にはんだを設けることを可能にする。これは、特にアルミニウムに適している。したがって、このアセンブリにおいて、これは、前記相互接続構造における導体トラックに対してアルミニウム又はＡｌ‐Ｓｉ、Ａｌ‐Ｃｕのようなアルミニウム合金を使用することを可能にする。これは、Ａｌ及びＡｌの通常の合金が比較的延性を持つという利点を持つ。
【００３１】
本発明の第２の目的は、限定的な歩留まり損失で、本発明により作成され、熱サイクルの応力に耐えることができるアセンブリを提供することである。
【００３２】
この目的は、前記アセンブリが、
‐電気素子が規定される横方向に限定された半導体基板領域と、
‐前記基板領域の上に位置し、第１の面及び第２の面を持つ相互接続構造であって、前記第１の面において電気デバイスに結合するコンタクトパッドを備え、前記第２の面において前記電気素子に対する接続を備える当該構造と、
‐前記相互接続構造の前記第２の面に存在し、横方向に配置され、かつ前記半導体基板領域から絶縁されるエクステンションを介して前記相互接続構造に結合される端子と、
‐前記相互接続の前記第１の面に結合された電気デバイス、及び前記相互接続構造の前記第１の面上に延在し、前記電気デバイスを封止する封止部と、
を有することにより達成される。
【００３３】
前記方法を参照して説明されたように、結果として生じるデバイスは、前記半導体領域が前記封止部及び前記相互接続構造におけるアイランドであるという事実のため、熱サイクルに耐える。前記封止部は、ここで、支持体として機能する。
【００３４】
前記キャリア基板内に規定された前記デバイスは、少なくとも部分的に、例えば、トレンチキャパシタ、トレンチバッテリ、トランジスタ、ダイオード、バラクタである。ＲＦアプリケーションに対して、トレンチキャパシタは、高い容量密度の観点から適切であり、バラクタは、維持可能性（tenability）の観点から適切である。ＰＩＮダイオードは、スイッチとして適切である。メサ構造におけるＰＩＮダイオードの使用は、追加的に、前記基板を通る前記ＰＩＮダイオード間の相互作用が防止されるという利点を持つ。前記ＰＩＮダイオードは、好ましくは横方向ＰＩＮダイオードである。これらは、上側から用意に接続されることができる。また、横方向ＰＩＮダイオードは、異なる寸法を持つＰＩＮダイオードが１つの基板上で統合されてもよいという利点を持つ。前記異なる寸法は、結果として、絶縁破壊、絶縁及びオン抵抗等のような異なる性質を生じる。電力増幅器、バンドスイッチ及びインピーダンスマッチング並びにオプションとして送受信器を含む携帯電話の１つのフロントエンド内で、異なる寸法を持つＰＩＮダイオードは、高度に好ましい。
【００３５】
静電放電（ＥＳＤ）パルスに対する能動デバイスの保護に対して、ツェナーダイオード又はバックツーバック（back-to-back）ダイオードのようなダイオードは、前記キャリア基板内にうまく統合されることができる。ここで、前記キャリア基板は、電気的に導通であるように適切にドープされる。また、前記アイランドは、前記放電中に生成された電荷及び熱の除去のためにプリント回路基板と適切に接続される。ＥＳＤ保護デバイスは、特に、能動デバイスのような集積回路と組み合わせて、及び特に携帯電話のようなモバイルアプリケーションに対して必要とされる。更に、集積回路の寸法の縮小は、これらをより脆弱にし、したがって、静電放電デバイス及び回路の重要性を増大させる。キャパシタ及びレジスタは、前記信号をフィルタするために前記相互接続構造内に存在しうる。
【００３６】
能動デバイスの識別に対して、前記半導体材料のアイランドは、識別回路及び信号の無線送信の回路を含むことができる。アンテナが、前記相互接続構造内に存在してもよい。
【００３７】
電力アプリケーションに対して、パワートランジスタは、前記キャリア基板内に存在してもよい。また、このアプリケーションにおいて、前記アイランドは、適切に、前記プリント回路基板と電気的に接続される。前記能動デバイスは、ここで、例えば、個別の前記パワートランジスタの制御に対する制御ＩＣである。
【００３８】
光電気アプリケーションに対して、発光ダイオード及び／又はフォトダイオードは、前記キャリア基板内に存在してもよい。オプションとして、前記キャリア基板は、シリコンの代わりにIII‐V半導体基板材料を含む。前記能動デバイスは、この実施例において、適切なドライバＩＣである。
【００３９】
前記方法及び前記アセンブリのこれら及び他の態様は、概略的であり、正しい縮尺で描かれていない図面を参照して更に説明され、異なる図における同じ番号は、同じ又は同等の部分を指す。
【発明を実施するための最良の形態】
【００４０】
図１ないし６は、概略的な断面図において、システムをパッケージで得る本発明の方法の第１の実施例を示す。ステップの順番は好適であるが、他の順番も除外されない。単に１つの個別の構成要素が示されるが、プロセスはウエハレベルで適切に実行されると理解される。これら及び以下の図は、正しい縮尺で描かれていない。
【００４１】
図１は、キャリア１０を示す。この例において、キャリア１０は、第１の面１０１及び反対の第２の面１０２を持つシリコン基板１１を有する。これに、複数の電気素子２０が設けられ、メサに設計される基板１１の領域１５に設けられる。電気素子２０は、例えば、キャパシタ及び／又はスイッチ並びにセンサである。ＲＦアプリケーションにおいて使用する例は、トレンチキャパシタ、ＰＩＮダイオード及びＶＣＯのような絶縁回路ブロックを含む。前記構成要素は、この実施例において、好ましくは、グラウンドに対する直接接続が存在しないので、低電力消費の構成要素である。メサ１５内のこれらの存在は、更に、優秀な絶縁を備え、基板１１を通る寄生相互作用に弱い構成要素において十分に利用されることができる。ここには示されないが、素子２０は、基板表面１２上に部分的に又は全体的に存在しうる。これの例は、ＬＣ回路、強誘電体を持つキャパシタ、調整可能なキャパシタ、及び特にＭＥＭＳ素子のようなスイッチである。加えて、高いキャパシタンスを持つトレンチキャパシタ、及び調整可能であるＭＥＭＳ素子のような組み合わせが有用である。ＲＦアプリケーションの外の例は、例えば、センサを含み、個別の又は複数のトランジスタを含む。ＲＦアプリケーションに対して、高オーム基板の使用は、高度に有利である。このような基板１１は、粒子の注入（implantation）又は電子ビーム（e-beam）を用いる照射により準備されることができる。更に、基板１１は、第１の面１０１の近くでアモルファスにされることができる。
【００４２】
基板１１の第１の面１０１において、酸化物層１２が存在する。これは、適切には熱酸化物である。開口は、酸化物層１２に作成され、電気素子２０に対する相互接続を提供し、外部接続の提供に対するエクステンション２２、２３をも提供する。これらは、端子５２、５３を形成するように基板１１の部分的な除去後に照射されるべきである。相互接続２１は、ここで、単層であるように示されるが、複数の層が代替的に使用されてもよい。これは、レジスタ、薄膜キャパシタ及びインダクタのような電気素子がこの相互接続（構造）１２内に規定される場合に、特に適している。相互接続（構造）２１は、例えば窒化シリコンの保護層２４で覆われる。保護層２４は、上側結合パッド２５、２６を作成するように選択された場所において開かれる。全ての結合パッド２２、２３、２５、２６及び電気素子２０に対する相互接続が、同じサイズであるようにこの図に示されるが、これは、実際の設計の正確な表現である必要はない。
【００４３】
適切には、上側結合パッド２５、２６の少なくとも１つは、試験パッドとして設計され、すなわち下にある試験構造に接続される。これは、他の構成要素がアセンブルされる前にキャリア基板１０を試験することを可能にする。各ユニットが試験構造を備えることは必要ではない。実行されるべき試験は、主に従来の電気試験である。
【００４４】
ＲＦアプリケーションにおいて、高い品質因子を持つインダクタが必要とされる。これは、比較的厚い金属層、例えばアルミニウム又はアルミニウム合金が前記金属として使用される場合には０．５ミクロン以上、特に１．０ミクロン以上の金属層の使用により達成されることができる。この同じ層は、同時に、前記結合パッドの支持体に高度に適している。
【００４５】
この図には示されていないが、上側結合パッド２５、２６は、パッケージング分野においてアンダーバンプメタライゼーション（underbump metallization）として知られているように、接着カバー及び追加の支持体を備えることができる。このメタライゼーションは、例えば、ＮｉＰｄＡｕの層のスタックを有する。前記層のスタックは、しかしながら、下にある金属に依存する。相互接続２１が銅でできている場合、バリア層は、銅の拡散を防止することが必要とされうる。しかしながら、アルミニウム又はアルミニウム合金の相互接続２１と組み合わせて高度に適している適切な変更例において、このような追加のアンダーバンプメタライゼーションは、必要とされない。代わりに、相互接続２１に備えられるべきはんだバンプ材料は、準安定粒子を含むように選択されることができる。加熱すると、このような粒子は、酸化アルミニウムを減少し、安定な合金を形成することができる。この原理は、参照によりここに含まれる、事前に発行されていない出願ＰＣＴ／ＩＢ２００５／０５１５４７（ＰＨＮＬ０４０５６７）に記載されている。このはんだの使用は、インダクタも一体化される厚い金属層と組み合わせて最も適切である。一部の領域がメタライゼーションにより覆われず、分離レーンとして規定されることは適切である。
【００４６】
図２は、キャリア１０上に能動デバイス３０を設けた後に結果として生じるアセンブリ１００を示す。能動デバイス３０は、結合パッド３５、３６がキャリア１０における上側結合パッド２５、２６に面し、前記結合パッドがはんだバンプ３２と相互に接続されることができるように、キャリア１０に対するフリップチップ（flip-chip）方向にアセンブルされる。保護層３４は、当分野で一般に既知であるような保護目的で存在する。はんだバンプ３２の代わりに、減少された高さを持つはんだキャップを使用することができる。このようなはんだキャップは、例えば、液浸はんだバンプとして既知であるプロセスにおいて使用されることができる。キャリア１０上の能動デバイス３０の高さの制限は、後に続くプロセスの信頼性に対して有利と思われる。これに関連して、更に、能動デバイス３０が薄化基板３０を持つことが好ましい。
【００４７】
能動デバイス３０は、以下の機能の１以上を含むことができ、すなわち、バルク音響波フィルタのような音響デバイスであってもよい。ＬＣフィルタ及びスイッチ、特にＭＥＭＳ部品を含むインピーダンスマッチングデバイスであってもよい。送受信器又は少なくともその一部であってもよい。パワートランジスタであってもよく又は含んでもよく、電力増幅器として又は電力管理ユニットとして使用されてもよい。明らかに、能動デバイス３０は、上向き（face-up）方向で使用されることもでき、ワイヤボンドで上側結合パッド２５、２６に接続されることもできる。しかしながら、フリップチップ方向のこの構成は、このプロセスの後の段階から明らかになるように、非常に直接的な接続が能動デバイス３０から外部基板まで作成されうるのに、高度に適している。この直接接続は、送受信器又は電力増幅器等のように接地するために、又は電力管理ユニットのようにバッテリからの電力の供給のために、又は熱の消散のために必要とされる。単に１つの能動デバイス３０が示されているが、複数の能動デバイス３０が、前記アセンブリの１つのユニットに存在してもよい。これは、電力増幅器、送受信器及びマッチング機能を持つ携帯電話の完全なフロントエンドのような、所望の機能システムを作成することを可能にする。
【００４８】
アンダーフィル３３は、能動デバイス３０とキャリア１０との間に設けられる。ここに図示されないが、能動デバイス３０のアセンブリの前にキャリア１０上に設けられるアンダーフィル３３が使用されることができる。前記アンダーフィル３３は、フローが制限されない場合、キャリア全体の上に存在する。適切には、ホイルとして設けられるが、しかしながら必須ではない。典型的には、アクリレート又はポリイミド型の材料でできている。このタイプのアンダーフィルは、例えば約１００℃に加熱することにより軟化されることができる。前記軟化は、機械的に弱くし、前記はんだバンプが、重みの結果としてこのアンダーフィリング層に沈む。
【００４９】
このような材料の使用の他の利点は、はんだバンプ３２が、このプロセスのこの段階において電気的に接続される必要がなく、はんだバンプ３２がキャリア１０に配置されることであり、より正確に述べると、前記はんだバンプが、金属間化合物を形成するようにキャリア１０の結合パッド２２、２３に反応する必要がない。これは、製造の全ての段階における構造の信頼性に対する利点である。はんだボール３２は、アセンブリ１００内の固有の機械的に弱い領域である。これらは、前記アセンブリの全てのステップの間、及び使用中に、前記アセンブリ内の異なる化合物間の熱膨張の差から生じる応力を解放する必要がある。これが可能ではない場合、前記はんだボールに亀裂を形成するかもれず、又はいずれかの結合パッドから前記はんだボールの層間剥離が起こる。これは、前記アセンブリの故障を引き起こす。追加のはんだボールが第２のパスとして機能するように使用されることができるが、これは、一般に、望ましくない。しかしながら、このプロセスにおいて、はんだボール３２は、他のプロセスステップの結果として表れる機械的力に耐えることも必要である。これらのステップは、前記キャリア基板の研削及びエッチングを含みうる。研削は強い振動力を伴い、エッチングは、キャリア１０の屈曲、例えば反りを引き起こすかもしれない。はんだバンプ３２が既にキャリア１０に化学的に及び電気的に接続されている場合、これらの機械的力に耐える必要がある。前記キャリア上に配置されているだけの場合、これは必要ではない。
【００５０】
図３は、他のプロセスステップの後のアセンブリ１００を示し、封止部４０が設けられている。能動デバイス３０及び存在するワイヤボンドに化学的及び機械的保護を提供するのに加えて、封止部４０は、実質的に平面の上面４１を持つべきである。平面性は、装置上にこれをもつ前記アセンブリを配置し、キャリア１０の基板１１上に操作を実行するのに十分でなければならない。この実施例において、封止部４０はエポキシオーバモールドである。代わりに、金属オーバモールド又は接着剤及びガラス層を使用してもよい。更に他の代替例は、リードフレームのような構成のような適切なキャリアとの保護オーバモールドの使用である。他の変更例において、封止部４０は、複数の層を持ち、その第１の層は平坦化効果を持つ。最も適切には、この平坦化層の熱膨張係数は、能動デバイス３０の熱膨張係数とマッチする又は同様である。更に、応力を解放する低いヤング率を持つ層は、オーバモールド前に付着されることができる。
【００５１】
図４は、幾つかの他のプロセスステップの後の前記デバイスを示し、基板１１は部分的に除去される。第１のステップにおいて、基板１１は、３０ないし１００ミクロン、好ましくは約５０ないし６０ミクロンのオーダの薄さまで薄化される。研削は、したがって、最も幅広く知られたオプションである。しかしながら、前記プロセスの変更例において、研削は、キャリア１０に対する能動デバイス３０のアセンブリの前に実行されている。適切には、支持層が、キャリア１０を安定化するようにキャリア基板１１に付着される。この支持層は、前記プロセスのこの段階において再び、例えば前記支持層とキャリア基板１１との間の接着剤を溶解することにより、前記支持層全体を溶解することにより、前記支持層を剥がすことにより、除去される。他の方法及び組み合わせが、代替的に使用されてもよい。例えば研削による前記支持の除去の後に、他のウェット化学エッチングステップが続く。この後に、キャリア基板１１は、電気素子２０を持つメサ１５が維持され、基板１１が、相互接続構造２１のエクステンション２２、２３を露出するように他の場所で除去され、これをもって端子５２、５３を形成するように選択的にエッチングされる。代わりに、封止層が、前記第２の面上に設けられ、エクステンション２２、２３を露出するようにパターニングされることができる。前記端子は、この場合、この封止層の上に形成される。適切な材料は、例えば、ポリイミド等である。これは、前記キャリア基板が、前記第１の面及び前記第２の面の両方からの圧縮応力下に置かれうるという効果を持つ。
【００５２】
この段階において、前記基板の除去の後、かつ前記端子に対するはんだの供給前に、最終的な試験が実行されることができる。このような最終試験の目的は、特に、前記キャリア基板及び能動デバイス３０上の前記コンタクトパッド間の全てのはんだ接続が、電気的な結合を可能にするかどうかを確認することである。加えて、前記アセンブリが曲げを乗り切るかどうかを確認する試験を実行しうる。
【００５３】
図５は、最終的なアセンブリステップの後の前記アセンブリを示す。ここで、端子５２、５３は、ここで、前記構造を強化し、結合可能性を向上するようにメタライゼーション５４を設けられる。この後に、フラックス（flux）５５が、スクリーンプリンティング（screenprinting）により設けられる。最終的に、はんだボール５６が付着される。フラックス５５は、ここで、前記ボールが、キャリア基板１０の前記第２の面全体にわたり広がらないことを仮定する。適切には、はんだボール５６は、小さな表面積上に多くのコンタクトパッド２５を持つ能動デバイス３０が、より低い解像度を一般に持つプリント回路基板と結合されることができるために、はんだボール３２より大きなピッチを持つ。
【００５４】
図６は、ボード３００上の位置におけるアセンブリ１００を示す。はんだボール５６は、ここで、端子５２、５３を前記ボードの対応するコンタクトパッド３０１に結合する。ボード３００は、一般にＦＲ４材料でできているプリント回路基板であるが、代替的に、テープのようなフレキシブルキャリアであってもよい。更に、ボード３００は、システムインパッケージ（system-in-a-package）の一部であってもよい。これは、この場合、受動素子のような機能を有してもよく、有機又はセラミック材料でできていてもよい。これは、特にＲＦアプリケーションに対して適切なシステムであると思われる。端子５２、５３がアレイ内に位置する必要が無いことは、設計の観点から利点を持つ。
【００５５】
前記ボードが前記システムの一部ではない場合、最も好ましくは、端子５２、５３は、アレイ内に位置する。アセンブリ１００は、この場合、好ましくは、能動デバイス３０に対して直接接続を提供する端子５２、５３が、前記アセンブリの第１の端部の近くに設けられるように設計される。メサ形状アイランド１５内の前記電気素子に対して接続を提供する端子５２、５３は、好ましくは、前記アセンブリの反対側の端部の近くに存在する。このようにして、アセンブリ１００は、複数の領域に効果的に分割される。
【００５６】
図７ないし９は、本発明のアセンブリ方法の第２の実施例及び結果として生じるアセンブリを概略的な断面図で示す。この実施例のアセンブリは、電力デバイス、特に縦型ＭＯＳタイプのものを有する。このような電力デバイスは、オン抵抗を可能な限り減少するように設計される。これは、前記デバイスが、ドレイン又はコレクタコンタクトとして機能する高濃度にドープされたｎ型シリコン基板内に作成されることを意味する。しかしながら、このアプローチの不利点は、単に１つのトランジスタがダイごとに存在することができ、そうでなければ、存在するトランジスタのドレイン又はコレクタが接続されることである。
【００５７】
このような問題を軽減する１つの解決法は、メサ内に前記基板を構築することである。これは、ＵＳ５７５３５３７から既知である。この技術は、より高い集積密度で作成するために使用されることができるが、機能エンティティを形成する複数の素子を持つシステムインパッケージを生じない。他のアプローチは、ＵＳ６０７５２７９に開示されている。このアプローチは、縦型集積を作成する第１及び第２のウエハの互いに対するアセンブリを提案する。この後に、前記第１のウエハは、機械的にパターニングされる。ここで、結果として生じるスリットが、樹脂で埋められた前記ウエハ間の領域まで前記第１のウエハを通って延在することは重要である。そうでなければ、前記第１のウエハ内の近接する電極の不十分な絶縁が生じる。これらのスリットは、この後に絶縁樹脂で埋められる。
【００５８】
しかしながら、このアプローチは、機能しないためには前記トランジスタの１つが十分に機能しないことで十分であるので、すぐに歩留まり損失を生じるウエハがアセンブルされなければならないという不利点を持つ。更に、ウエハを通る孔のドライエッチングは、時間のかかるプロセスであり、したがって高価でもある。
【００５９】
本発明において、個別のデバイスは、前記相互接続構造を備える前記第１のウエハ上に集積される。前記第１のウエハは、この後に、ウェットエッチング技術により薄化及びパターニングされ、これにより、前記第１のウエハは幾つかのアイランドに減少され、前記幾つかのアイランドは、前記アイランド自体からではなく、前記アイランドが付着されたアセンブリ構造から機械的性質を得る。前記アイランドは、ここで、ＵＳ６０７５２７９のデバイスのように１つのトランジスタではなく、コンタクトパッドに対応する。
【００６０】
前記アセンブリの全ての段階の間、及び使用中に所要の機械的安定性を提供するために、前記個別のデバイスが封止される。更に、この実施例において前記第１のウエハ上にフレキシブルかつ好ましくは弾性層が存在する。ビア（vias）は、このフレキシブル層を通って延在し、前記個別のデバイスが結合されるコンタクトパッドは、このフレキシブル層上のみに存在する。このようにして、機械的減結合（mechanical decoupling）が構成される。
【００６１】
図７は、キャリア１０の断面図を示す。これは、ｎ型の高濃度にドープされている第１の層１１１を持つシリコン基板１１を有する。ドーパント濃度は、１０19／ｃｍ3のオーダである。基板１１のｎ＋＋層１１１の上に、実質的にドープされていない基板層１１２が存在する。この固有の層１１２は、前記トランジスタのチャネルとして機能する。深い拡散１１３は、ｎ＋＋層１１１からドープされていない層１１２を通り、前記相互接続構造２１内の１以上のエクステンション２２まで延在する。加えて、この例において縦型ＭＯＳデバイスである電気素子２０が、前記基板において規定される。基板１１１は、ここで、ドレインとして機能し、ソース及びゲートは、上側に存在する。これらの縦型ＭＯＳデバイスは従来のものである。代替的には、トレンチＭＯＳデバイス又はバイポーラデバイスが使用されることができる。エクステンション又はコンタクトパッド２２は、相互接続２１により前記素子２０（又は実質的に同じもの）の第１の素子に電気的に結合される。第２の素子２０は、同様にこのような相互接続を備えるが、しかしながら、他のものに対してエクステンション２２を図示しない。
【００６２】
素子２０及びエクステンション２２を持つ前記相互接続構造は、誘電層１２０で覆われる。これは、好ましくは、ポリイミドのような弾性層である。適切な弾性層は、小さなヤング率及び低いガラス遷移温度を持つ有機材料である。このタイプの材料は、ウエハコーティングに対するパッケージング産業における使用において、ボールグリッドアレイパッケージ内の集積回路に対するダイ付着材料及びチップスケールパッケージにおける再ルーティング層（rerouting layers）である。能動デバイスが３０が前記キャリアに対してアセンブルされた後に研削が実行される場合、室温より高いガラス遷移温度を持つ材料を使用することが好ましい。これは、室温における研削中に、キャリア基板及び封止部のアセンブリが、十分に機械的に堅いことを保証する。加えて、室温における比較的堅い剛性は、前記アセンブリステップ自体に適していると思われる。誘電層１２０の厚さは、好ましくは、０．５ないし２０ミクロンの範囲であり、最も好ましくは１ないし５ミクロンのオーダである。これは、十分なフレキシビリティを可能にする厚さであり、縦の相互接続領域１２１は、適切に製造されることができる。効果的に、誘電層１２０は、近隣の素子２０間に電気的絶縁をも形成する。縦の相互接続領域１２１は、誘電層１２０を通って延在する。相互接続１２２は、誘電層１２０上に存在し、コンタクトパッド２５まで延在する。これらのコンタクトパッド２５は、ＮｉＡｕのような結合に適した材料１２５を備える。アンダーバンプメタライゼーションとも称されるこの材料１２５は、無電解成長により使用されることができる。単にアンダーバンプメタライゼーションとしてここに示されるが、はんだバンプが使用されることは除外されない。この構造は、最終的に、例えばＳｉ3Ｎ4が選択される保護層２４で覆われる。
【００６３】
図８は、デバイス３０をアセンブルし、封止部４０を設けた後のアセンブリ１００を示す。デバイス３０は、アセンブリ前にデバイス３０に設けられたはんだボール３２を使用してフリップチップ技術でキャリア１０にアセンブルされる。好ましくは、アンダーフィル材料３３が使用される。このアンダーフィル３３は、前記第１の実施例に関して前に論じられたように、アセンブリの後又は前に使用されることができる。はんだキャップは、はんだボール３２の代わりに使用されることができる。異方性導電接着剤のような代替的な接続技術が使用されてもよい。デバイス３０は、好ましくは、薄化された基板３１を持つ。加熱ステップにおいて、能動デバイス３０上のはんだボール３２及びアンダーバンプメタライゼーション１３５は、はんだ接続３２に結合される。
【００６４】
デバイス３０は、ここで特に電気素子２０及び好ましくは集積回路を制御するように設計される。このような制御ＩＣは、当業者に既知である。単一のパッケージ内への一体化の１つの利点は、明らかに、アセンブリ１００が配置されるべき前記ボードが単純化されることができることである。前記制御ＩＣと制御される前記素子との間の相互接続が設けられる必要が無く、アセンブリ１００の端子の数が減少されることができる。この構造の他の利点は、前記制御ＩＣと前記電気素子との間の距離がかなり短く、単純であることである。これは、単純な通信プロトコルの使用において利用されることができる。加えて、前記一体化は、前記制御を改良するために、素子２０から制御ＩＣ３０への追加のフィードバック機構を提供することを可能にする。
【００６５】
封止部４０は、この例において、前記アセンブリ全体を覆う接着剤４１及びガラス基板４３を有する。前記第１の例において使用されたようなエポキシオーバモールドが、代替的に使用されてもよい。接着剤４１及びガラス基板４３の付着は、パワートランジスタのような大きな温度差が予測されるアセンブリに非常に適していると思われる。接着剤４１は、主として、能動デバイス３０間に存在し、高度に変形可能であるように選択されることができる。これにより、局所的な及び比較的短い量の応力が、適切に解放されることができる。
【００６６】
図９は、前記キャリアの基板１１の薄化及びパターニング後のアセンブリ１００を示す。これは、外部構成要素に結合する端子５２、５３に対する相互接続と同様にメサ１５が使用される点で、前記第１の実施例と異なる。メサ１５ごとに１以上の端子５２、５３が規定され、同一の信号又はグラウンド接続に使用されることができるが、必要は無い。複数の前記端子は、前記ボード及びパワートランジスタとして機能する電気素子２０からすばらしい熱伝導を得るように設けられる。コンタクトパッド２２は、深い拡散１１３を介して端子５２に結合される。端子５３は、パワートランジスタ２０のドレインに結合される。ここに図示されないが、他の深い拡散が、ソースとして使用されるべき前記基板内の領域と高濃度にドープされた層１１２との間のコンタクト抵抗を減少するために存在しうる。前記パワートランジスタのゲートは、前記パワートランジスタのゲートは、一般に、制御ＩＣ３０に結合され、別個の端子が、制御ＩＣ３０に対する入力部及び出力部に利用可能である。コンタクトパッド５３の周りのコンタクトパッド５２（及び前記制御ＩＣに対する全てのものに別々に）に配置することは有利であると見なされる。これは、アセンブリ１００が取り付けられるべき前記ボードの単純なレイアウトに対して有利である。望まれる場合、酸化物層１２は、アイランド１５の相互移動可能性を拡大するようにパターニングされることができる。追加の保護層は、この後に付着されることができる。メサ１５は、酸化物層１２のパターニングに対するマスクとして使用されることができる。しかしながら、酸化物層１２が、適切には、約５００ｎｍの厚さを持つ熱酸化物であることがわかる。
【００６７】
この実施例において、前記アセンブリ及び前記キャリア基板内の前記素子の試験は、キャリア基板１０のパターニングの後にのみ、したがって能動デバイス３０のアセンブリ後のみに実行されることができる。適切には、この試験は、はんだがはんだボール上に供給される前に実行される。歩留まり損失を制限するために、キャリア基板１０内の前記素子は、好ましくは、比較的大きなスケールで、周知のプロセス技術で作成され、及び／又は比較的脆弱な相互接続が、二重で提供されてもよい。更に、特定の試験パッドは、前記エッチングステップの前に能動デバイス３０に対するはんだ接続３２の試験を可能にするように、相互接続１２２の一部として設けられうる（又は接続される）。
【００６８】
図１０ないし１５は、本発明の第３の実施例の異なる段階を、正しい縮尺で描かれていない断面概略図で示す。この実施例は、III‐V基板内の半導体デバイスとのＢＩＣＭＯＳ又はＣＭＯＳ回路の一体化を目指す。前記III‐V基板内の前記半導体デバイスは、例えば、電力増幅器、低雑音増幅器又は発光ダイオードのような光電子デバイスである。図面に示される例は、ＢＩＣＭＯＳ回路を持ち、加えてストリップラインを含むキャリア１０、及び半導体デバイス３０としてＩｎＰバイポーラトランジスタを有する。
【００６９】
機械的に、この第３の実施例のアセンブリ１００は、前記第１及び第２の実施例の２つの概念を結合し、他のものを導入する。前記第１の実施例のように、外部基板に接続するコンタクトパッドが、前記キャリアの相互接続構造２１内に設けられる。換言すると、基板１１は、コンタクトパッド２２の領域において完全に除去される。前記第２の実施例のように、キャリア１０の上のフレキシブル層を使用する。このフレキシブル層は、薄化され部分的に除去された基板１１及び半導体デバイス３０の機械的減結合を可能にする。この実施例の追加のフィーチャは、効果的なヒートスプレッダ（heat spreader）として同時に機能する金属封止部の提供である。
【００７０】
図１０は、アセンブリ前のキャリア１０を示す。これは、第１の面１０１及び反対側の第２の面１０２を持つ基板１１を備える。酸化物層１２が、第１の面１０１上に存在する。電気素子２０は、この同じ第１の面１０１において基板１１内に規定される。電気素子２０は、この例において、集積回路を形成する。これは、送受信器集積回路として特別に設計される。この理由で、前記回路がバイポーラトランジスタ及びＣＭＯＳトランジスタを両方とも有することが好ましい。相互接続構造２１は、素子２０の上に規定される。これは、基板１１の第１の面１０１に対するエクステンション２２、２３を有する。この構造２１は、集積回路２０に必要とされる従来の相互接続構造で集積されてもよいが、これは必要ではない。相互接続構造２１は、少なくとも第１の層２１１及び第２の層２１２を有する。第１の層２１１は、基板１１の第１の面１０１におけるエクステンション２２、２３から形成されるべきである端子５２、５３に対する相互接続として使用される。第２の層２１２は、上側コンタクトパッド２５、２６に対する相互接続として使用される。これらの層２１１、２１２は、１以上の絶縁層２１３で相互に分離される。好ましくは、この絶縁層２１３は、ダウコーニングから得られるようなＳｉｌＫTMのような低い誘電率を持つ材料を有する。加えて、材料のスタックが、絶縁層２１３として使用されてもよい。ビア２１４は、絶縁層２１３を通って延在し、第１の層２１１と第２の層２１２との間に、又はコンタクトパッド２２、２３、２５、２６の間に存在する。加えて、この設計において、ストリップライン２１５が、両方の層２１１、２１２に規定される。これは、前記相互接続構造の第１の層２１１が、エクステンション２２に結合されている範囲で、グラウンド面として機能することで可能にされる。相互接続構造２１が、集積回路２０の相互接続構造と完全に一体化される場合、第１の層２１１は、好ましくは、前記相互接続構造の底部層である。しかしながら、前記ストリップラインは、唯一の可能な構成ではない。キャパシタは、同じように作成されることができ、多層インダクタ又はシールドを持つインダクタも得られることができる。特に前記キャパシタに対して、前記第１及び第２の層２１１、２１２が互いにより近くに配置されることは適切である。
【００７１】
保護層２４は、コンタクトパッド２６のみが覆われるようにパターニングされた形で、構造２１の上に配置される。後で説明されるように、コンタクトパッド２６は、ヒートシンクに接続され、コンタクトパッド２５は、他の半導体デバイス３０に接続される。したがって、追加のメタライゼーション１２５は、コンタクトパッド２５のみの上に適切に配置される。保護層２４は、なるべくなら窒化物を有する。他の絶縁パターン層２１６が、前記構造上に存在する。例えば、感光性ベンゾシクロブタン（ＢＣＢ）又は感光性ポリイミド又はアクリレートが使用されうるこの層２１６は、スペーサ（spacer）として機能し、コンタクトパッド２５、２６として機能する領域を規定する。
【００７２】
図１１は、この処理における第２の段階におけるアセンブリ１００を示す。能動デバイス３０及びキャリア１０は、ここでフリップチップ技術でアセンブルされ、電気的コンタクトは、キャリア１０において規定された集積回路２０のコンタクトパッド２５と前記能動デバイス内に規定されたコンタクトパッド３５との間のはんだボール３２で作られる。アンダーフィル３３は、はんだボール３２の保護及び機械的信頼性の向上のために設けられる。能動デバイス３０は、この例において、III‐V半導体材料、特にＩｎＰの基板３１上の増幅器である。代替的には、低雑音増幅器、光結合器（optocoupler）、フォトダイオード若しくは発光ダイオードのような光電子素子、他の集積回路、ＭＥＭＳ部品又は音響フィルタであることができる。基板３１は、基板層２３１、この例ではＩｎＧａＡｓのエッチング停止層２３２、スペーサ層２３３、この場合にはＩｎＰ Ｉスペーサを有する。層構造２３１ないし２３３を持つこの基板３１の上に、幾つかのパターニングされた層、すなわちＩｎＧａＡｓ ｎ++埋め込みコレクタコンタクト２３４、ＩｎＰ ｎコレクタ２３５、ＩｎＧａＡｓ ｐベース２３６及びＩｎＰ ｎ++エミッタ２３７が規定される。図示されていないが、効果的に存在するのは、ベース２３６とコレクタ２３７との間のＩｎＰ ｎ-スペーサ及びＩｎＧａＡｓ ｎ++エミッタコンタクトである。ＴｉＮのような適切なバリア層を持つ例えばＡｕのメタライゼーション２３８は、コレクタ及びエミッタのコンタクトとコンタクトパッド３５との間の電気的結合を提供する。メタライゼーション３９及び層２３４ないし２３７は、誘電材料２３９に埋め込まれる。
【００７３】
図１２は、この処理内の第３の段階における前記アセンブリを示す。ここで、能動デバイス３０の前記基板は、エッチングにより除去される。まず、ＩｎＰ基板２３１が除去される。ＨＣｌ内のエッチングは、ＩｎＧａＡｓエッチング停止層２３２において停止する。この場合、エッチング停止層２３２は、スペーサ２３３に向かって選択的に除去される。これは、スペーサ層２３３が露出される結果となる。加えて、上側コンタクトパッド２６上の保護層２４は、このコンタクトパッド２６を露出するように開かれる。ここに図示されないが、窒化シリコン又は酸化シリコンのような追加の保護層が、他の絶縁層２１６及びアンダーフィル３３上に設けられていてもよい。このような保護層は、能動デバイス３０を除去するのに使用されるエッチャントに対して下にある層を保護する。
【００７４】
図１３は、この処理内の第４の段階におけるアセンブリ１００を示す。封止部４０は、前記アセンブリに付着されている。この場合、金属封止部４０が使用される。このような金属封止部は、最も適切には銅で作られるが、他の材料、例えばＡｌ、Ｎｉ、Ａｕ又は合金が使用されることができる。加えて、金属封止部４０は、１より多い層を有してもよく、例えばＡｕの接着層が、銅メタライゼーション４０の上に付着されることができる。透明層を望む場合、ＩＴＯが使用されることができる。前記メタライゼーションは、適切に電気めっきすることにより適切に付着される。これに対して、まず、めっきベース４２が、他の絶縁層２１６上、及び半導体デバイス３０の露出された表面上に、例えばスパッタリングにより設けられる。半導体デバイス３０の基板２３１、２３２が除去されたので、はんだボール３２を除外した厚さは、１ないし５ミクロンのオーダ、好ましくは約１ミクロンである。前記はんだボールは、如何なる大きさに選択されてもよい。適切には、前記はんだボールは、他の絶縁層２１６上に５ないし１５ミクロンだけ延在する。他の絶縁層２１６と露出されたスペーサ層２３３との間の結果として生じる高さの差は、したがって、好ましくは、５ないし２０ミクロンのオーダであり、適切には約１０ミクロンである。このような距離は、特に予測される厚さが５０ないし１００ミクロンのオーダなので、めっきプロセスにおいて問題を引き起こさない。
【００７５】
この封止の結果は、幾つかの利点を持つ。第一に、信号運搬ライン（すなわち第２の層２１２）が両方の面（すなわち第１の層２１１及び封止部４０）上にグラウンド面を備えるので、ストリップライン２１５は、ここで完全なストリップラインである。
【００７６】
第２の利点は、熱拡散である。熱が容易に消散されることができるように半導体デバイス３０から前記ヒートシンクまで短いパスが存在する。更に、表面全体にわたる前記ヒートシンクの拡張は、前記デバイスにおいて一様な温度を作成することを可能にする。これにより、前記デバイスの動作は、最適化されることができる。
【００７７】
図１４は、最終的なアセンブリ１００を示す。封止部４０の提供後に、前記キャリアの基板１１は、研削及びエッチングにより２０ないし５０μｍまで薄化される。銅封止部４０は、この構成をここで機械的に安定にする。この後に、基板１１は、相互接続構造２１までエクステンション２２、２３を露出することにより端子５２、５３を形成し、集積回路２０を持つメサ１５を作成するように選択的にエッチングされる。酸化物層１２が、パターニングされてもよい。
【００７８】
最後に、底部側コンタクトパッド２２、２３は、外部基板上への配置のために適切なメタライゼーション２４１及びはんだボール２４２を備える。封止部４０は、ヒートシンクを備えてもよく、又はヒートパイプのような他の熱消散機構に接続されてもよい。代替的には、封止部４０は、アセンブリ１００を運ぶのに使用されてもよい。底部側コンタクトパッド２２、２３は、この場合、結合ワイヤ又はフレックスホイル（flexfoil）を備えてもよい。
【図面の簡単な説明】
【００７９】
【図１】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図２】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図３】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図４】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図５】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図６】アセンブリ方法の第１の実施例における複数の段階を断面図で示す。
【図７】アセンブリ方法の第２の実施例における複数の段階を断面図で示す。
【図８】アセンブリ方法の第２の実施例における複数の段階を断面図で示す。
【図９】アセンブリ方法の第２の実施例における複数の段階を断面図で示す。
【図１０】アセンブリ方法の第３の実施例における複数の段階を断面図で示す。
【図１１】アセンブリ方法の第３の実施例における複数の段階を断面図で示す。
【図１２】アセンブリ方法の第３の実施例における複数の段階を断面図で示す。
【図１３】アセンブリ方法の第３の実施例における複数の段階を断面図で示す。
【図１４】アセンブリ方法の第３の実施例における複数の段階を断面図で示す。
【符号の説明】
【００８０】
１０ キャリア
１１ キャリアの半導体基板
１２ 半導体基板１１上の酸化物層
１５ 基板１１に規定されるメサ構造
２０ 電気素子
２１ 相互接続（構造）
２２、２３ 相互接続構造のエクステンション
２４ 保護層
２５、２６ 上側コンタクトパッド
３０ 能動デバイス
３１ 能動デバイスの基板
３２ キャリアと能動デバイスとの間のはんだボール
３３ アンダーフィル
３４ 能動デバイス３０の保護層
３５、３６ 能動デバイス３０のコンタクトパッド
４０ 封止部
４１ 接着剤
４２ 封止部用めっきベース
４３ ガラス基板
５２、５３ 端子
５４ メタライゼーション又は端子
５５ フラックス
５６ はんだボール
１００ アセンブリ
１０１ 基板１１の第１の面
１０２ 基板１１の第２の面
１１１ （高濃度にドープされたｎ++）半導体基板の第１の層
１１２ 基板１１における固有の層
１１３ 基板１１における深い拡散
１２０ 誘電層
１２１ 縦型相互接続領域
１２２ 相互接続
１２５ アンダーバンプメタライゼーション
２１１ 相互接続構造２１の第１の金属層
２１２ 相互接続構造２１の第２の金属層
２１３ 相互接続構造２１の絶縁層
２１４ 絶縁層２１３を通るビア
２１５ 第１及び第２の金属層２１１、２１２に規定されるビア
２１６ 他の絶縁層
２３１ 能動デバイス３０の基板３１の基板層
２３２ 基板３１のエッチング停止層
２３３ 基板３１のスペーサ層
２３４ 埋め込みコレクタコンタクト
２３５ コレクタ
２３６ ベース
２３７ エミッタ
２３８ メタライゼーション
２３９ 誘電材料
２４１ 底部側コンタクトパッド２２、２３に対するメタライゼーション
２４２ 底部側コンタクトパッド２２、２３に付着されたはんだボール
３００ プリント回路基板
３０１ プリント回路基板上のコンタクトパッド
【特許請求の範囲】
【請求項１】
第１の面及び反対側の第２の面を持つ半導体基板を有し、前記第１の面において前記基板内に規定される少なくとも１つの電気素子を持ち、更に、複数のコンタクトパッド及び前記基板の前記第１の面に対する少なくとも１つのエクステンションが規定される、前記基板の前記第１の面に存在する相互接続構造、並びに前記少なくとも１つの電気素子に対する相互接続を有するキャリアを設けるステップと、
前記キャリアより小さい表面積を持つ能動デバイスを前記相互接続構造内の前記コンタクトパッドに付着し、電気的に結合するステップと、
前記電気デバイスを封止するステップと、
前記第２の面から前記半導体基板を選択的に除去することにより半導体材料の少なくとも１つのアイランドを形成するステップと、
前記相互接続構造内の前記エクステンションに結合される外部接続用端子を規定するステップと、
を有する、半導体アセンブリを製造する方法。
【請求項２】
前記基板が、メサ形状アイランドを形成するように除去される、請求項１に記載の方法。
【請求項３】
前記キャリアが、前記半導体層の前記第１の面において酸化物層を備え、前記酸化物層が、前記メサ形状アイランドの周りで局所的に除去される、請求項１に記載の方法。
【請求項４】
前記相互接続構造が、前記能動デバイスと前記メサ形状アイランドとの間の相対運動を可能にする応力解放誘電層を有する、請求項１又は２に記載の方法。
【請求項５】
前記基板が前記端子を形成するように前記エクステンションの領域において完全に除去されることにより、前記メサ形状アイランド及び前記端子が、前記半導体基板の選択的除去の際に同時に形成される、請求項１に記載の方法。
【請求項６】
前記端子が、前記メサ形状アイランドの表面上に形成され、前記メサ形状アイランドを通って前記エクステンションに電気的に結合される、請求項１に記載の方法。
【請求項７】
前記基板の前記選択的除去が、前記相互接続構造における前記エクステンションを露出し、この後に、樹脂層がこの第２の面上に設けられ、前記樹脂層上に、前記樹脂層を通って延在する相互接続により前記エクステンションに結合される前記端子が規定される、請求項１に記載の方法。
【請求項８】
前記能動デバイスが、はんだボールを用いて前記キャリアのコンタクトパッドに結合されるコンタクトパッドを備える、請求項１に記載の方法。
【請求項９】
前記基板が、前記選択的除去の前に研削により前記第２の面から薄化され、前記はんだボールが、前記能動デバイスのコンタクトパッドに付着され、前記薄化ステップの後のみに前記コンタクトパッド又は前記コンタクトパッド上の他の材料とのはんだ接合を形成するように加熱処理を与えられる、請求項８に記載の方法。
【請求項１０】
電気素子が規定される横方向に限定された半導体基板領域と、
前記基板領域上に横たわり、第１の面及び第２の面を持つ相互接続構造であって、前記第１の面において電気デバイスに結合するコンタクトパッドを備え、前記第２の面において前記電気素子に対する結合を備える当該構造と、
横方向に配置され、かつ前記半導体基板領域から絶縁される、エクステンションを通って前記相互接続構造に結合され、前記相互接続構造の前記第２の面に存在する端子と、
前記相互接続構造の前記第１の面に結合された電気デバイスと、
前記相互接続構造の前記第１の面上に延在し、前記相互接続構造を支持し、前記電気デバイスを封止する封止部と、
を有する半導体アセンブリ。
【請求項１１】
前記封止部が金属層を有し、前記相互接続構造の前記エクステンションが、前記第１の面まで延在し、前記金属層に結合される、請求項１０に記載の半導体アセンブリ。
【請求項１２】
前記封止部が絶縁層を有する、請求項１１に記載の半導体アセンブリ。
【請求項１３】
前記能動デバイスが、前記基板領域内の前記電気素子に対する制御デバイスを有する、請求項１１に記載の半導体アセンブリ。
【請求項１４】
第１の面及び反対側の第２の面を持つ半導体基板を有し、前記第１の面において前記基板内の領域において規定される少なくとも１つの電気素子を持ち、更に、前記基板の前記第１の面上に存在する相互接続構造を有するキャリア基板において、前記相互接続構造内に、
前記第２の面において露出され、アセンブルされるべき電気デバイスのコンタクトパッドに対応する複数のコンタクトパッドと、
前記基板領域に隣接して存在する前記基板の前記第１の面に対する少なくとも１つのエクステンションと、
所定の設計による前記少なくとも１つの電気素子と、前記エクステンションと、前記コンタクトパッドとの間の相互接続と、
が規定される、キャリア基板。
【請求項１】
第１の面及び反対側の第２の面を持つ半導体基板を有し、前記第１の面において前記基板内に規定される少なくとも１つの電気素子を持ち、更に、複数のコンタクトパッド及び前記基板の前記第１の面に対する少なくとも１つのエクステンションが規定される、前記基板の前記第１の面に存在する相互接続構造、並びに前記少なくとも１つの電気素子に対する相互接続を有するキャリアを設けるステップと、
前記キャリアより小さい表面積を持つ能動デバイスを前記相互接続構造内の前記コンタクトパッドに付着し、電気的に結合するステップと、
前記電気デバイスを封止するステップと、
前記第２の面から前記半導体基板を選択的に除去することにより半導体材料の少なくとも１つのアイランドを形成するステップと、
前記相互接続構造内の前記エクステンションに結合される外部接続用端子を規定するステップと、
を有する、半導体アセンブリを製造する方法。
【請求項２】
前記基板が、メサ形状アイランドを形成するように除去される、請求項１に記載の方法。
【請求項３】
前記キャリアが、前記半導体層の前記第１の面において酸化物層を備え、前記酸化物層が、前記メサ形状アイランドの周りで局所的に除去される、請求項１に記載の方法。
【請求項４】
前記相互接続構造が、前記能動デバイスと前記メサ形状アイランドとの間の相対運動を可能にする応力解放誘電層を有する、請求項１又は２に記載の方法。
【請求項５】
前記基板が前記端子を形成するように前記エクステンションの領域において完全に除去されることにより、前記メサ形状アイランド及び前記端子が、前記半導体基板の選択的除去の際に同時に形成される、請求項１に記載の方法。
【請求項６】
前記端子が、前記メサ形状アイランドの表面上に形成され、前記メサ形状アイランドを通って前記エクステンションに電気的に結合される、請求項１に記載の方法。
【請求項７】
前記基板の前記選択的除去が、前記相互接続構造における前記エクステンションを露出し、この後に、樹脂層がこの第２の面上に設けられ、前記樹脂層上に、前記樹脂層を通って延在する相互接続により前記エクステンションに結合される前記端子が規定される、請求項１に記載の方法。
【請求項８】
前記能動デバイスが、はんだボールを用いて前記キャリアのコンタクトパッドに結合されるコンタクトパッドを備える、請求項１に記載の方法。
【請求項９】
前記基板が、前記選択的除去の前に研削により前記第２の面から薄化され、前記はんだボールが、前記能動デバイスのコンタクトパッドに付着され、前記薄化ステップの後のみに前記コンタクトパッド又は前記コンタクトパッド上の他の材料とのはんだ接合を形成するように加熱処理を与えられる、請求項８に記載の方法。
【請求項１０】
電気素子が規定される横方向に限定された半導体基板領域と、
前記基板領域上に横たわり、第１の面及び第２の面を持つ相互接続構造であって、前記第１の面において電気デバイスに結合するコンタクトパッドを備え、前記第２の面において前記電気素子に対する結合を備える当該構造と、
横方向に配置され、かつ前記半導体基板領域から絶縁される、エクステンションを通って前記相互接続構造に結合され、前記相互接続構造の前記第２の面に存在する端子と、
前記相互接続構造の前記第１の面に結合された電気デバイスと、
前記相互接続構造の前記第１の面上に延在し、前記相互接続構造を支持し、前記電気デバイスを封止する封止部と、
を有する半導体アセンブリ。
【請求項１１】
前記封止部が金属層を有し、前記相互接続構造の前記エクステンションが、前記第１の面まで延在し、前記金属層に結合される、請求項１０に記載の半導体アセンブリ。
【請求項１２】
前記封止部が絶縁層を有する、請求項１１に記載の半導体アセンブリ。
【請求項１３】
前記能動デバイスが、前記基板領域内の前記電気素子に対する制御デバイスを有する、請求項１１に記載の半導体アセンブリ。
【請求項１４】
第１の面及び反対側の第２の面を持つ半導体基板を有し、前記第１の面において前記基板内の領域において規定される少なくとも１つの電気素子を持ち、更に、前記基板の前記第１の面上に存在する相互接続構造を有するキャリア基板において、前記相互接続構造内に、
前記第２の面において露出され、アセンブルされるべき電気デバイスのコンタクトパッドに対応する複数のコンタクトパッドと、
前記基板領域に隣接して存在する前記基板の前記第１の面に対する少なくとも１つのエクステンションと、
所定の設計による前記少なくとも１つの電気素子と、前記エクステンションと、前記コンタクトパッドとの間の相互接続と、
が規定される、キャリア基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公表番号】特表２００９−５００８２０（Ｐ２００９−５００８２０Ａ）
【公表日】平成２１年１月８日（２００９．１．８）
【国際特許分類】
【出願番号】特願２００８−５１９０３４（Ｐ２００８−５１９０３４）
【出願日】平成１８年６月２３日（２００６．６．２３）
【国際出願番号】ＰＣＴ／ＩＢ２００６／０５２０４０
【国際公開番号】ＷＯ２００７／０００６９７
【国際公開日】平成１９年１月４日（２００７．１．４）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成２１年１月８日（２００９．１．８）
【国際特許分類】
【出願日】平成１８年６月２３日（２００６．６．２３）
【国際出願番号】ＰＣＴ／ＩＢ２００６／０５２０４０
【国際公開番号】ＷＯ２００７／０００６９７
【国際公開日】平成１９年１月４日（２００７．１．４）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]