説明

インバータ装置、および、このインバータ装置を備えた系統連系インバータシステム

【課題】マルチレベルインバータ回路において、スイッチング素子のスイッチング回数を減少させることができ、かつ、中間の電位を制御することができるインバータ装置を提供する。
【解決手段】マルチレベルインバータ回路と制御回路とを備えるインバータ装置において、制御回路が、第1の信号と第2の信号とを組み合わせた第1の指令値信号と、前記第1の信号に対して位相が2π/3だけ遅れた信号と前記第2の信号に対して位相が2π/3だけ遅れた信号とを組み合わせた第2の指令値信号と、前記第1の信号に対して位相が4π/3だけ遅れた信号と前記第2の信号に対して位相が4π/3だけ遅れた信号とを組み合わせた第3の指令値信号とに基づいてPWM信号を生成するようにした。第1の信号と第2の信号との組み合わせ方により、マルチレベルインバータ回路の中間の電位の変化の振幅および中心電位が変化する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インバータ装置、および、このインバータ装置を備えた系統連系インバータシステムに関し、特に、マルチレベルインバータを採用した場合に関する。
【背景技術】
【0002】
近年、太陽光などの自然エネルギーを用いた分散型電源が普及拡大の傾向にある。この分散型電源によって生成される直流電力を交流電力に変換するインバータ装置を備え、変換された交流電力を接続された負荷や電力系統に供給する系統連系インバータシステムが開発されている。
【0003】
図28は、三相電力系統B(以下、「系統B」と略称する。)に電力を供給するための一般的な系統連系インバータシステムA’を説明するためのブロック図である。図29は、インバータ回路200の内部構成の一例を示す回路図である。
【0004】
系統連系インバータシステムA’は、直流電源100、インバータ回路200、フィルタ回路300、変圧回路400、および制御回路500を備えている。インバータ回路200は、三相ブリッジインバータであって、スイッチング素子SW1〜SW6(図29参照)のオン状態とオフ状態とを切り替えることで、直流電源100から入力される直流電圧を交流電圧に変換するものである。制御回路500は、各種センサから入力される信号に基づいて、インバータ回路200を制御するためのPWM信号を生成するものである。インバータ回路200は、制御回路500から入力されるPWM信号に基づいて、スイッチング素子のオンとオフとを切り替える。フィルタ回路300は、インバータ回路200から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。変圧回路400は、フィルタ回路300から入力される交流電圧を系統Bの系統電圧とほぼ同一のレベルに昇圧または降圧するものである。
【0005】
図29に示すように、インバータ回路200の各相(U相、V相、W相)のアームは、2つの直列接続されたスイッチング素子(例えば、U相アームの場合、スイッチング素子SW1およびSW4)と各スイッチング素子にそれぞれ逆並列接続された2つのダイオードとからなる。各相の2つのスイッチング素子の接続点にそれぞれ出力ラインが接続されており、各相の出力ラインがフィルタ回路300に接続されている。
【0006】
直流電源100の負極の電位を「0」、正極の電位を「E」とすると、インバータ回路200の各相の出力ラインの電圧(以下では、「出力相電圧」とする。)は「0」または「E」の2レベルの電位となる。したがって、インバータ回路200は、一般的に2レベルインバータ回路と呼ばれている。インバータ回路200の各スイッチング素子SW1〜SW6に印加される電圧は「E」となる。
【0007】
近年、出力相電圧が3レベル以上の電位となるマルチレベルインバータ回路が開発されている。例えば、出力相電圧が直流電源100の負極の電位である「0」、正極の電位である「E」、その中間の電位である「(1/2)E」の3種類のいずれかの電位となる3レベルインバータ回路が、最も実用的なマルチレベルインバータとして開発されている。
【0008】
図30は、3レベルインバータ回路の内部構成の一例を説明するための回路図である。
【0009】
インバータ回路201は、3レベルインバータ回路であり、出力相電圧が「0」と「E」との中間の電位である「(1/2)E」となることができるように構成されている点で、図29に示すインバータ回路200と異なる。図30に示すように、インバータ回路201は、直流電源100の正極に接続する点Pと負極に接続する点Nとの間に、直列接続された2つのコンデンサが並列接続されている。当該2つのコンデンサは静電容量が同一とされているので、その接続点Oの電位は、直流電源100の負極の電位「0」と正極の電位「E」の中間の電位「(1/2)E」となる。各相の出力ラインは、2つのスイッチング素子(例えば、U相アームの場合、スイッチング素子SW7およびSW8)を介して、点Oに接続されている。当該2つのスイッチング素子は同時にオンオフされて、オン状態のときに点Oと出力ラインとの接続を導通させ、オフ状態のときに接続を導通させないようにする。
【0010】
インバータ回路201の各相の出力相電圧は、スイッチング素子の状態によって3レベルの電位となる。例えばU相で説明すると、スイッチング素子SW1がオン状態でスイッチング素子SW4,SW7およびSW8がオフ状態の場合、出力相電圧は「E」となり、スイッチング素子SW4がオン状態でスイッチング素子SW1,SW7およびSW8がオフ状態の場合、出力相電圧は「0」となり、SW7およびSW8がオン状態でスイッチング素子SW1およびSW4がオフ状態の場合、出力相電圧は「(1/2)E」となる。
【0011】
インバータ回路201においては、各スイッチング素子SW1〜SW6に印加される電圧は「(1/2)E」となる。したがって、インバータ回路200と比べて、各スイッチング素子SW1〜SW6のスイッチング時の電力の損失(以下、「スイッチング損失」とする。)を低減することができる。また、フィルタ回路300で除去するスイッチング周波数成分の振幅も半分になるので、フィルタ回路300のフィルタ容量を小さくすることができる。したがって、フィルタ回路300による電力の損失も低減することができる。さらに、各スイッチング素子SW1〜SW6として、耐圧の低いデバイスを使用することができる。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2009−27818号公報
【特許文献2】特開2010−68630号公報
【特許文献3】特開2010−136547号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
しかしながら、インバータ回路201においてはインバータ回路200より多くのスイッチング素子を使用するので、追加されたスイッチング素子によるスイッチング損失が問題となる。例えばU相で説明すると、スイッチング素子SW1とスイッチング素子SW4とは、いずれか一方がオンオフされている間、他方はオフに固定されている。したがって、スイッチング素子SW1とスイッチング素子SW4とだけをみると、スイッチング回数が半分となるので、スイッチング損失は減少する。しかし、(インバータ回路200と比べて)追加されたスイッチング素子SW7とスイッチング素子SW8とが常にオンオフ動作をしているので、スイッチング素子SW7とスイッチング素子SW8のスイッチング損失が発生する。したがって、スイッチング素子全体でのスイッチング損失は増加することになる。
【0014】
また、点Oの電位は直流電源100の正極側と負極側の中間の電位「(1/2)E」から変化する場合がある。すなわち、点Oに接続されているスイッチング素子がオン状態の場合、点Oと系統Bとの間で電流が流れることにより、点Oの電位が過渡的に変化する場合がある。また、場合によっては、点Oの電位が著しく低下(または上昇)してしまう場合がある。点Oの電位が大きく変化すると出力相電圧の波形が乱れ、適切に制御を行うことができなくなる場合がある。また、点Oの電位を任意の電位に制御したいという要請もある。
【0015】
本発明は上記した事情のもとで考え出されたものであって、マルチレベルインバータ回路において、スイッチング素子のスイッチング回数を減少させることができ、かつ、中間の電位を制御することができるインバータ装置を提供することをその目的としている。
【課題を解決するための手段】
【0016】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【0017】
本発明の第1の側面によって提供されるインバータ装置は、マルチレベルインバータ回路と、前記マルチレベルインバータ回路が出力する交流相電圧の波形が第1の波形と第2の波形とを組み合わせた波形となるようなPWM信号を生成して、前記マルチレベルインバータ回路に入力する制御回路とを備え、前記第1の波形は、1周期の波形が、1/3の期間で所定の下限電圧値であり、続く1/3の期間で位相が0から2π/3の区間の正弦波の波形を前記所定の下限電圧値だけ上方にシフトさせた波形であり、残りの1/3の期間で位相がπ/3からπの区間の正弦波の波形を前記所定の下限電圧値だけ上方にシフトさせた波形であり、前記第2の波形は、1周期の波形が、1/3の期間で所定の上限電圧値であり、続く1/3の期間で位相がπから5π/3の区間の正弦波の波形を前記所定の上限電圧値だけ上方にシフトさせた波形であり、残りの1/3の期間で位相が4π/3から2πの区間の正弦波の波形を前記所定の上限電圧値だけ上方にシフトさせた波形であることを特徴とする。なお、「所定の下限電圧値だけ上方にシフトさせ」るということは、所定の下限電圧値が負の値の場合、所定の下限電圧値の絶対値だけ下方にシフトさせることを意味する。
【0018】
本発明の好ましい実施の形態においては、前記制御回路は、第1の信号と第2の信号とを組み合わせた第1の指令値信号と、前記第1の信号に対して位相が2π/3だけ遅れた信号と前記第2の信号に対して位相が2π/3だけ遅れた信号とを組み合わせた第2の指令値信号と、前記第1の信号に対して位相が4π/3だけ遅れた信号と前記第2の信号に対して位相が4π/3だけ遅れた信号とを組み合わせた第3の指令値信号とを生成する指令値信号生成手段と、前記各指令値信号に基づいてPWM信号を生成するPWM信号生成手段とを備えており、前記第1の信号は、1周期の波形が、1/3の期間で所定の下限値であり、続く1/3の期間で位相が0から2π/3の区間の正弦波の波形を前記所定の下限値だけ上方にシフトさせた波形であり、残りの1/3の期間で位相がπ/3からπの区間の正弦波の波形を前記所定の下限値だけ上方にシフトさせた波形であり、前記第2の信号は、1周期の波形が、1/3の期間で所定の上限値であり、続く1/3の期間で位相がπから5π/3の区間の正弦波の波形を前記所定の上限値だけ上方にシフトさせた波形であり、残りの1/3の期間で位相が4π/3から2πの区間の正弦波の波形を前記所定の上限値だけ上方にシフトさせた波形である。なお、「所定の下限値だけ上方にシフトさせ」るということは、所定の下限値が負の値の場合、所定の下限値の絶対値だけ下方にシフトさせることを意味する。
【0019】
本発明の好ましい実施の形態においては、前記指令値信号生成手段は、所定の周期でハイレベルとローレベルとを繰り返すフラグ信号を生成し、前記フラグ信号に基づいて、前記第1の信号と第2の信号とを切り替えることで前記第1の指令値信号を生成する。
【0020】
本発明の好ましい実施の形態においては、前記指令値信号生成手段は、前記マルチレベルインバータ回路が出力する三相の交流相電圧の波形をそれぞれ指令するために生成された3つの相電圧指令値信号の差分信号である3つの線間電圧指令値信号と、前記フラグ信号とを用いて、次の方法で前記第1ないし第3の指令値信号を生成する。
(a)前記三相を、U相、前記U相より位相が2π/3だけ遅れるV相、前記U相より位相が4π/3だけ遅れるW相とし、U相、V相、W相の相電圧指令値信号をそれぞれXu,Xv,Xwとし、XuからXvを減算した線間電圧指令値信号をXuv、XvからXwを減算した線間電圧指令値信号をXvw、XwからXuを減算した線間電圧指令値信号をXwuとする。
(b1)前記フラグ信号がローレベルであり、Xuvの絶対値がXvwの絶対値およびXwuの絶対値より大きい場合で、Xuvが正の値の場合、前記第1の指令値信号Xu1をXuvとし、前記第2の指令値信号Xv1を「0」とし、前記第3の指令値信号Xw1をXvwのマイナス値とする。
(c1)前記フラグ信号がローレベルであり、Xuvの絶対値がXvwの絶対値およびXwuの絶対値より大きい場合で、Xuvが負の値の場合、Xu1を「0」とし、Xv1をXuvのマイナス値とし、Xw1をXwuとする。
(d1)前記フラグ信号がローレベルであり、Xvwの絶対値がXuvの絶対値およびXwuの絶対値より大きい場合で、Xvwが正の値の場合、Xu1をXwuのマイナス値とし、Xv1をXvwとし、Xw1を「0」とする。
(e1)前記フラグ信号がローレベルであり、Xvwの絶対値がXuvの絶対値およびXwuの絶対値より大きい場合で、Xvwが負の値の場合、Xu1をXuvとし、Xv1を「0」とし、Xw1をXvwのマイナス値とする。
(f1)前記フラグ信号がローレベルであり、Xwuの絶対値がXuvの絶対値およびXvwの絶対値より大きい場合で、Xwuが正の値の場合、Xu1を「0」とし、Xv1をXuvのマイナス値とし、Xw1をXwuとする。
(g1)前記フラグ信号がローレベルであり、Xwuの絶対値がXuvの絶対値およびXvwの絶対値より大きい場合で、Xwuが負の値の場合、Xu1をXwuのマイナス値とし、Xv1をXvwとし、Xw1を「0」とする。
(b2)前記フラグ信号がハイレベルであり、Xuvの絶対値がXvwの絶対値およびXwuの絶対値より大きい場合で、Xuvが正の値の場合、Xu1を所定値とし、Xv1を前記所定値からXuvを減算した値とし、Xw1を前記所定値にXwuを加算した値とする。
(c2)前記フラグ信号がハイレベルであり、Xuvの絶対値がXvwの絶対値およびXwuの絶対値より大きい場合で、Xuvが負の値の場合、Xu1を前記所定値にXuvを加算した値とし、Xv1を前記所定値とし、Xw1を前記所定値からXvwを減算した値とする。
(d2)前記フラグ信号がハイレベルであり、Xvwの絶対値がXuvの絶対値およびXwuの絶対値より大きい場合で、Xvwが正の値の場合、Xu1を前記所定値にXuvを加算した値とし、Xv1を前記所定値とし、Xw1を前記所定値からXvwを減算した値とする。
(e2)前記フラグ信号がハイレベルであり、Xvwの絶対値がXuvの絶対値およびXwuの絶対値より大きい場合で、Xvwが負の値の場合、Xu1を前記所定値からXwuを減算した値とし、Xv1を前記所定値にXvwを加算した値とし、Xw1を前記所定値とする。
(f2)前記フラグ信号がハイレベルであり、Xwuの絶対値がXuvの絶対値およびXvwの絶対値より大きい場合で、Xwuが正の値の場合、Xu1を前記所定値からXwuを減算した値とし、Xv1を前記所定値にXvwを加算した値とし、Xw1を前記所定値とする。
(g2)前記フラグ信号がハイレベルであり、Xwuの絶対値がXuvの絶対値およびXvwの絶対値より大きい場合で、Xwuが負の値の場合、Xu1を前記所定値とし、Xv1を前記所定値からXuvを減算した値とし、Xw1を前記所定値にXwuを加算した値とする。
【0021】
本発明の好ましい実施の形態においては、前記指令値信号生成手段は、前記フラグ信号の周期を設定する周期設定部と、前記フラグ信号の周期に対するハイレベルである期間の比率であるデューティ比を設定するデューティ比設定部とを備えている。
【0022】
本発明の好ましい実施の形態においては、前記指令値信号生成手段は、デューティ比設定部が設定するデューティ比を変更するデューティ比変更手段をさらに備えている。
【0023】
本発明の好ましい実施の形態においては、前記マルチレベルインバータ回路は、3レベルインバータ回路である。
【0024】
本発明の好ましい実施の形態においては、前記PWM信号生成手段は、前記所定の上限値と前記所定の下限値との中間値と、前記所定の上限値との間を変動する第1のキャリア信号を生成する第1のキャリア信号生成手段と、前記中間値と前記所定の下限値との間を変動する第2のキャリア信号を生成する第2のキャリア信号生成手段と、前記各指令値信号と前記第1のキャリア信号とを比較して第1のパルス信号を生成する第1のパルス生成手段と、前記各指令値信号と前記第2のキャリア信号とを比較して第2のパルス信号を生成する第2のパルス生成手段と、前記第1のパルス信号と前記第2のパルス信号との否定論理和に基づいて第3のパルス信号を生成する第3のパルス生成手段とを備えており、前記第1のパルス信号、第2のパルス信号、および第3のパルス信号をPWM信号として出力する。
【0025】
本発明の好ましい実施の形態においては、前記第1のキャリア信号と前記第2のキャリア信号とは、周波数が同一である。
【0026】
本発明の好ましい実施の形態においては、前記マルチレベルインバータ回路は、各相の電圧が直流電源の負極側の電位、正極側の電位、および、前記負極側の電位と正極側の電位との中間の電位となるように構成されている。
【0027】
本発明の好ましい実施の形態においては、前記マルチレベルインバータ回路に電力を供給する電源は太陽電池を備えている。
【0028】
本発明の第2の側面によって提供される系統連系インバータシステムは、本発明の第1の側面によって提供されるインバータ装置を備えている。
【発明の効果】
【0029】
本発明によれば、制御回路が生成したPWM信号がマルチレベルインバータ回路に入力される。当該PWM信号は、マルチレベルインバータ回路が出力する交流相電圧の波形を第1の波形と第2の波形とを組み合わせた波形とするものである。第1の波形は1周期の1/3の期間で所定の下限電圧値に固定された波形であり、第2の波形は1周期の1/3の期間で所定の上限電圧値に固定された波形である。したがって、当該PWM信号は、所定の期間でローレベルまたはハイレベルを継続するものである。PWM信号がローレベルまたはハイレベルを継続している間、当該PWM信号を入力されるスイッチング手段は、スイッチングを行わない。これにより、当該スイッチング手段のスイッチング回数を低減することができ、スイッチングロスを低減することができる。
【0030】
交流相電圧の波形が第1の波形である間に負極側のスイッチング素子がオン状態を継続する期間があるので、マルチレベルインバータ回路の中間の電位は下降する。一方、交流相電圧の波形が第2の波形である間に正極側のスイッチング素子がオン状態を継続する期間があるので、マルチレベルインバータ回路の中間の電位は上昇する。したがって、第1の波形と第2の波形との組み合わせ方を調整することにより、マルチレベルインバータ回路の中間の電位を所望の電位に制御することができる。
【0031】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【0032】
【図1】第1実施形態に係る系統連系インバータシステムを説明するためのブロック図である。
【図2】第1実施形態に係るインバータ回路の内部構成を説明するための回路図である。
【図3】第1実施形態に係る制御回路の内部構成を説明するためのブロック図である。
【図4】三相平衡状態の三相交流の各相の相電圧信号および線間電圧信号をベクトルで説明するための図である。
【図5】第1の信号の生成の考え方をベクトルで説明するための図である。
【図6】第1の信号の波形を説明するための図である。
【図7】第2の信号の生成の考え方をベクトルで説明するための図である。
【図8】第2の信号の波形を説明するための図である。
【図9】第1実施形態に係る指令値信号生成部の内部構成を説明するためのブロック図である。
【図10】指令値信号の波形を説明するための図である。
【図11】指令値信号生成処理について説明するためのフローチャートである。
【図12】指令値信号とキャリア信号とからPWM信号を生成する方法を説明するための図である。
【図13】第1実施形態に係るPWM信号生成部の内部構成を説明するためのブロック図である。
【図14】正極側スイッチのPWM信号と負極側スイッチのPWM信号とから中間側スイッチのPWM信号を生成する方法を説明するための図である。
【図15】指令値信号のシミュレーション結果を説明するための図である。
【図16】指令値信号のシミュレーション結果を説明するための図である。
【図17】指令値信号のシミュレーション結果を説明するための図である。
【図18】指令値信号のシミュレーション結果を説明するための図である。
【図19】指令値信号のシミュレーション結果を説明するための図である。
【図20】指令値信号のシミュレーション結果を説明するための図である。
【図21】指令値信号のシミュレーション結果を説明するための図である。
【図22】指令値信号のシミュレーション結果を説明するための図である。
【図23】指令値信号のシミュレーション結果を説明するための図である。
【図24】第2実施形態に係るインバータ回路の内部構成を説明するための回路図である。
【図25】第2実施形態に係るPWM信号生成部の内部構成を説明するためのブロック図である。
【図26】第3実施形態に係るインバータ回路および直流電源を説明するためのブロック図である。
【図27】第3実施形態に係る指令値信号生成部を説明するためのブロック図である。
【図28】一般的な系統連系インバータシステムを説明するためのブロック図である。
【図29】インバータ回路の内部構成の一例を示す回路図である。
【図30】3レベルインバータ回路の内部構成の一例を説明するための回路図である。
【発明を実施するための形態】
【0033】
以下、本発明の実施の形態を、本発明に係るインバータ装置を系統連系インバータシステムに用いた場合を例として、図面を参照して具体的に説明する。
【0034】
図1は、本発明に係るインバータ装置を備える系統連系インバータシステムを説明するためのブロック図である。
【0035】
図1に示すように、系統連系インバータシステムAは、直流電源1、インバータ回路2、フィルタ回路3、変圧回路4、および、制御回路5を備えている。直流電源1は、インバータ回路2に接続している。インバータ回路2は三相インバータであり、インバータ回路2、フィルタ回路3、および変圧回路4は、この順で、U相、V相、W相の出力電圧の出力ラインにより、直列に接続されている。出力ラインは、図示しない開閉器を介して三相電力系統B(系統B)に接続している。インバータ回路2には制御回路5が接続されている。系統連系インバータシステムAは、開閉器によって系統Bに連系し、直流電源1が出力する直流電力をインバータ回路2で交流電力に変換して、系統Bに供給する。なお、系統連系インバータシステムAには各種センサが設けられており、制御回路5は当該センサによる検出値に基づいて制御を行う。しかし、図1においては、各種センサの記載を省略している。また、系統連系インバータシステムAの構成は、これに限られない。例えば、変圧回路4に代えて、直流電源1とインバータ回路2との間にDC/DCコンバータ回路を設ける、いわゆるトランスレス方式であってもよい。
【0036】
直流電源1は、直流電力を出力するものであり、例えば太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源1は、生成された直流電力を、インバータ回路2に出力する。なお、直流電源1は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源1は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよい。また、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。
【0037】
インバータ回路2は、直流電源1から入力される直流電圧を交流電圧に変換して、フィルタ回路3に出力するものである。インバータ回路2は、スイッチング素子(後述)を備えた三相のPWM制御型インバータであり、各相の出力相電圧が3レベルの電位となるマルチレベルインバータ回路である。インバータ回路2は、制御回路5から入力されるPWM信号Pに基づいて、各スイッチング素子のオンとオフとを切り替えることで、直流電源1から入力される直流電圧を交流電圧に変換する。インバータ回路2の詳細な説明は後述する。
【0038】
フィルタ回路3は、インバータ回路2から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。フィルタ回路3は、リアクトルとコンデンサとからなるローパスフィルタ(図示しない。)を備えている。フィルタ回路3で高周波成分を除去された交流電圧は、変圧回路4に出力される。なお、フィルタ回路3の構成はこれに限定されず、高周波成分を除去するための周知のフィルタ回路であればよい。変圧回路4は、フィルタ回路3から出力される交流電圧を系統Bの系統電圧とほぼ同一のレベルに昇圧または降圧する。
【0039】
制御回路5は、インバータ回路2のスイッチング素子のスイッチングを制御するPWM信号Pを生成するものである。制御回路5は、図示しない各種センサから検出信号を入力され、インバータ回路2にPWM信号Pを出力する。制御回路5は、系統連系インバータシステムAが出力する相電圧の波形を実際に指令するための指令値信号Xu1,Xv1,Xw1を各種センサから入力される検出信号に基づいて生成し、当該指令値信号Xu1,Xv1,Xw1に基づいてPWM信号Pを生成する。インバータ回路2は、入力されるPWM信号Pに基づいて各スイッチング素子のオンとオフとを切り替えることで、指令値信号Xu1,Xv1,Xw1に対応した相電圧を出力する。制御回路5は、指令値信号Xu1,Xv1,Xw1の波形を変化させてインバータ回路2が出力する相電圧を変化させることで出力電流を制御している。これにより、制御回路5は、各種フィードバック制御を行っている。制御回路5の詳細な説明は後述する。なお、以下では、インバータ回路2と制御回路5とをまとめて、インバータ装置と記載する場合がある。
【0040】
次に、図2を参照して、インバータ回路2の内部構成および詳細な説明を行う。
【0041】
図2は、インバータ回路2の内部構成を説明するための回路図である。インバータ回路2は、三相のPWM制御型の3レベルインバータ回路である。
【0042】
同図に示すように、インバータ回路2は、12個のスイッチング素子S1〜S12、12個の環流ダイオードD1〜D12、および2個の分圧用コンデンサC1,C2を備えている。本実施形態では、スイッチング素子S1〜S12としてIGBT(Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ)を使用している。なお、スイッチング素子S1〜S12はIGBTに限定されず、バイポーラトランジスタ、MOSFET、逆阻止サイリスタなどであってもよい。また、環流ダイオードD1〜D12、分圧用コンデンサC1,C2の種類も限定されない。
【0043】
分圧用コンデンサC1,C2は、静電容量が同一のコンデンサであり、直流電源1から入力される直流電圧を分圧するものである。分圧用コンデンサC1と分圧用コンデンサC2とは点Oで直列接続されて、直流電源1の正極に接続する点Pと負極に接続する点Nとの間に並列接続されている。直流電源1の負極は接地されているので、点Nの電位は「0」である。直流電源1の正極の電位、すなわち点Pの電位を「E」とすると、点Oの電位は、点Nの電位「0」と点Pの電位「E」の中間の電位である「(1/2)E」となる。
【0044】
点Oに接続されているスイッチング素子がオン状態の場合、点Oと系統Bとの間で電流が流れることにより、点Oの電位が過渡的に変化する場合がある。つまり、点Oの電位は、固定されているのではなく、変化する。点Oの電位が大きく変化すると、出力相電圧の波形が乱れ、適切に制御を行うことができなくなる場合がある。本実施形態では、点Oの電位の変化の振幅を所望の値とするように、後述するフラグ信号fgの周期を設定している。また、点Oの電位を、所望の電位にしたい場合がある。本実施形態では、点Oの電位の変化の中心電位を所望の値とするように、後述するフラグ信号fgのデューティ比(周期に対するハイレベルである期間の比率)を設定している。
【0045】
スイッチング素子S1とS4とは、スイッチング素子S1のエミッタ端子とスイッチング素子S4のコレクタ端子とが接続されて、直列接続されている。スイッチング素子S1のコレクタ端子は点Pに接続され、スイッチング素子S4のエミッタ端子は点Nに接続されて、ブリッジ構造を形成している。同様に、スイッチング素子S2とS5とが直列接続されてブリッジ構造を形成し、スイッチング素子S3とS6とが直列接続されてブリッジ構造を形成している。スイッチング素子S1,S2,S3は直流電源1の正極側に接続されているので、スイッチング素子S1,S2,S3を区別しない場合は、「正極側スイッチSp」と記載する場合がある。一方、スイッチング素子S4,S5,S6は、直流電源1の負極側に接続されているので、スイッチング素子S4,S5,S6を区別しない場合は、「負極側スイッチSn」と記載する場合がある。各スイッチング素子S1〜S6のベース端子には、それぞれ、制御回路5から出力されるPWM信号P(Pup,Pvp,Pwp,Pun,Pvn,Pwn)が入力される。なお、各PWM信号の詳細は後述する。
【0046】
スイッチング素子S1とS4で形成されているブリッジ構造をU相アームとし、スイッチング素子S2とS5で形成されているブリッジ構造をV相アームとし、スイッチング素子S3とS6で形成されているブリッジ構造をW相アームとする。U相アームのスイッチング素子S1とS4との接続点UにはU相の出力ラインが接続され、V相アームのスイッチング素子S2とS5との接続点VにはV相の出力ラインが接続され、W相アームのスイッチング素子S3とS6との接続点WにはW相の出力ラインが接続されている。
【0047】
接続点Uは、スイッチング素子S7およびS8からなる中間側スイッチを介して、点Oに接続されている。スイッチング素子S7とS8とは、それぞれのコレクタ端子が接続されて、直列接続されている。スイッチング素子S7のエミッタ端子は点Oに接続され、スイッチング素子S8のエミッタ端子は点Uに接続されている。同様に、接続点Vは、スイッチング素子S9およびS10からなる中間側スイッチを介して、点Oに接続されている。スイッチング素子S9とS10とは、それぞれのコレクタ端子が接続され、スイッチング素子S9のエミッタ端子は点Oに接続され、スイッチング素子S10のエミッタ端子は点Vに接続されている。また、接続点Wは、スイッチング素子S11およびS12からなる中間側スイッチを介して、点Oに接続されている。スイッチング素子S11とS12とは、それぞれのコレクタ端子が接続され、スイッチング素子S11のエミッタ端子は点Oに接続され、スイッチング素子S12のエミッタ端子は点Wに接続されている。スイッチング素子S7およびS8は、同じタイミングでオンオフ動作を行い、オン状態のときに点Oと点Uとの接続を導通させ、オフ状態のときに接続を導通させないようにする。同様に、スイッチング素子S9およびS10も、同じタイミングでオンオフ動作を行い、オン状態のときに点Oと点Vとの接続を導通させ、オフ状態のときに接続を導通させないようにする。また、スイッチング素子S11およびS12も、同じタイミングでオンオフ動作を行い、オン状態のときに点Oと点Wとの接続を導通させ、オフ状態のときに接続を導通させないようにする。なお、各中間側スイッチを区別しない場合は、「中間側スイッチSo」と記載する場合がある。スイッチング素子S7およびS8のベース端子、スイッチング素子S9およびS10のベース端子、スイッチング素子S11およびS12のベース端子には、それぞれ、制御回路5から出力されるPWM信号P(Puo,Pvo,Pwo)が入力される。
【0048】
各スイッチング素子S1〜S12は、PWM信号Pに基づいて、オン状態とオフ状態とを切り替えられる。正極側スイッチSpがオン状態で負極側スイッチSnおよび中間側スイッチSoがオフ状態の場合、当該相の出力ラインの電位は点Pの電位(すなわち、直流電源1の正極側の電位「E」)となる。負極側スイッチSnがオン状態で正極側スイッチSpおよび中間側スイッチSoがオフ状態の場合、当該相の出力ラインの電位は点Nの電位(すなわち、直流電源1の負極側の電位「0」)となる。また、中間側スイッチSoがオン状態で正極側スイッチSpおよび負極側スイッチSpがオフ状態の場合、当該相の出力ラインの電位は点Oの電位(すなわち、直流電源1の正極側と負極側の中間の電位「(1/2)E」)となる。これにより、各出力ラインから出力される出力相電圧は、直流電源1の正極側の電位「E」、負極側の電位「0」、中間の電位「(1/2)E」の3レベルの電位となる。また、出力ライン間の電圧である出力線間電圧は、5レベルの電位となる。
【0049】
環流ダイオードD1〜D12は、スイッチング素子S1〜S12のコレクタ端子とエミッタ端子との間に、それぞれ逆並列に接続されている。すなわち、環流ダイオードD1〜D12のアノード端子はそれぞれスイッチング素子S1〜S12のエミッタ端子に接続され、環流ダイオードD1〜D12のカソード端子はそれぞれスイッチング素子S1〜S12のコレクタ端子に接続されている。環流ダイオードD1〜D12は、スイッチング素子S1〜S12の切り替えによって発生する逆起電力による逆方向の高い電圧がスイッチング素子S1〜S12に印加されないようにするためのものである。
【0050】
次に、図3〜図14を参照して、制御回路5の内部構成および詳細な説明を行う。
【0051】
図3は、制御回路5の内部構成を説明するためのブロック図である。
【0052】
制御回路5は、フィードバック制御部51、指令値信号生成部52、およびPWM信号生成部53を備えている。なお、制御回路5は、過電流、地絡、短絡、単独運転などを検出してインバータ回路2の運転を停止させる構成や、最大電力追従のための構成なども有しているが、本発明の説明に関係しないので、図3への記載および説明を省略している。
【0053】
フィードバック制御部51は、各種センサより入力される検出信号と予め設定されている目標値との偏差に基づいてフィードバック制御を行い、系統連系インバータシステムAの出力相電圧の波形を指令するための相電圧指令値信号Xu,Xv,Xwを生成して、指令値信号生成部52に出力するものである。フィードバック制御部51で行われるフィードバック制御の詳細については記載を省略している。フィードバック制御部51が行うフィードバック制御は、系統連系インバータシステムAが出力する出力電流や出力電圧、出力有効電力、出力無効電力を制御するものであってもよいし、直流電源1から出力される直流電圧を制御するものであってもよい。
【0054】
指令値信号生成部52は、フィードバック制御部51から入力される相電圧指令値信号Xu,Xv,Xwに基づいて指令値信号Xu1,Xv1,Xw1を生成し、PWM信号生成部53に出力する。指令値信号Xu1,Xv1,Xw1は、系統連系インバータシステムAが出力する相電圧の波形を実際に指令するための信号である。すなわち、指令値信号生成部52は、相電圧指令値信号Xu,Xv,Xwを指令値信号Xu1,Xv1,Xw1に変換するものである。指令値信号Xu1,Xv1,Xw1の波形は、後述する図10(b)に示す波形Xu1,Xv1,Xw1のように特殊な形状の波形となる。
【0055】
指令値信号生成部52は、相電圧指令値信号Xu,Xv,Xwから線間電圧指令値信号Xuv,Xvw,Xwuを生成する。すなわち、相電圧指令値信号XuとXvとの差分によって線間電圧指令値信号Xuvを生成し、相電圧指令値信号XvとXwとの差分によって線間電圧指令値信号Xvwを生成し、相電圧指令値信号XwとXuとの差分によって線間電圧指令値信号Xwuを生成する。線間電圧指令値信号Xuv,Xvw,Xwuは、系統連系インバータシステムAが出力する線間電圧の波形を指令するための信号である。
【0056】
また、指令値信号生成部52は、線間電圧指令値信号Xuv,Xvw,Xwuの極性を反転させた信号Xvu,Xwv,Xuwを生成する。なお、極性を反転させるのではなく、相電圧指令値信号XvとXuとの差分によって信号Xvuを生成し、相電圧指令値信号XwとXvとの差分によって信号Xwvを生成し、相電圧指令値信号XuとXwとの差分によって信号Xuwを生成するようにしてもよい。
【0057】
指令値信号生成部52は、線間電圧指令値信号Xuv,Xvw,Xwuおよび信号Xvu,Xwv,Xuwを用いて、第1の信号Xu’,Xv’,Xw’(後述する図6(c)参照)および第2の信号Xu”,Xv”,Xw”(後述する図8(c)参照)を生成する。そして、第1の信号Xu’,Xv’,Xw’と第2の信号Xu”,Xv”,Xw”とを組み合わせることで、指令値信号Xu1,Xv1,Xw1を生成する。第1の信号Xu’,Xv’,Xw’は、特開2010−136547号公報に記載されている波形を有する信号であり、三相の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を負極側の電位に固定することで各相のスイッチングを当該負極側電位に固定された期間停止させるという制御を行うための信号である。第2の信号Xu”,Xv”,Xw”は、第1の信号Xu’,Xv’,Xw’の波形の極性を反転させて所定の値だけ上方にシフトさせた波形を有する信号であり、三相の中性点電位を1/3周期毎に遷移させて1/3周期ずつ各相の電位を正極側の電位に固定することで各相のスイッチングを当該正極側電位に固定された期間停止させるという制御を行うための信号である。
【0058】
以下に、図4〜図8を参照して、第1の信号Xu’,Xv’,Xw’と第2の信号Xu”,Xv”,Xw”について説明する。
【0059】
図4は、三相平衡状態の三相交流の各相の相電圧信号および線間電圧信号をベクトルで説明するための図である。
【0060】
U相の相電圧信号をVu=A・sin(ωt)とすると、V相の位相はU相より2π/3遅れているので、V相の相電圧信号はVv=A・sin(ωt−2π/3)となる。また、W相の位相はU相より4π/3遅れている(2π/3進んでいる)ので、Vw=A・sin(ωt+2π/3)となる。また、V相に対するU相の線間電圧信号はVuv=Vu−Vv=√(3)・A・sin(ωt+π/6)、W相に対するV相の線間電圧信号はVvw=Vv−Vw=√(3)・A・sin(ωt−π/2)、U相に対するW相の線間電圧信号はVwu=Vw−Vu=√(3)・A・sin(ωt−7π/6)となる。
【0061】
図4は、相電圧信号Vu,Vv,VwをベクトルPu,Pv,Pwで表し、線間電圧信号Vuv,Vvw,VwuをベクトルPuv,Pvw,Pwuで表している。また、中性点Nを起点としたベクトルPu,Pv,Pwの終点を結んだ正三角形Tを破線で示し、各頂点をu,v,wで示している。同図においては、X軸を位相の基準(θ=0°)とし、U相の相電圧信号Vuに対応するベクトルPuがX軸に一致したときの状態を示している。また、ベクトルPvu,Pwv,Puwは、それぞれベクトルPuv,Pvw,Pwuの向きを逆にしたものである。したがって、ベクトルPvu,Pwv,Puwに対応する信号Vvu,Vwv,Vuwは、それぞれ線間電圧信号Vuv,Vvw,Vwuの位相がπだけずれたものとなり、Vvu=−Vuv=√(3)・A・sin(ωt+7π/6)、Vwv=−Vvw=√(3)・A・sin(ωt+π/2)、Vuw=−Vwu=√(3)・A・sin(ωt−π/6)となる。
【0062】
図4において、ベクトルPu,Pv,Pwが相互に2π/3の位相差を保持して中性点Nを中心に反時計回りに角速度ωで回転している状態が、三相平衡状態を表している。一般に、中性点Nは0[v]の基準電圧に設定されるので、各相電圧信号Vu,Vv,VwはベクトルPu,Pv,PwのY軸上への正射影となり、上記のように互いに位相が2π/3だけずれた正弦波信号となる。
【0063】
図5は、第1の信号Xu’,Xv’,Xw’の生成の考え方を、図4と同様にベクトルで説明するための図である。図5に示すベクトル図では、中性点Nが0[v]に固定されずに1/3周期毎に遷移され、1/3周期ずつ各相の電位が負極側の電位(例えば、0[v])に固定される。
【0064】
図5においては、中性点NおよびベクトルPuを示しており、同図(a)の左の図以外は、ベクトルPv,Pwの記載を省略している。また、中性点Nを起点としたベクトルPu,Pv,Pwの終点を結んだ正三角形Tを破線で示し、各頂点をu,v,wで示している。また、各図において、固定している頂点に白丸を付している。
【0065】
同図(a)は、ベクトルPuがX軸となす角度(以下では、「角度θ」とする。)が−π/6からπ/2まで変化するときの状態を示している。−π/6≦θ≦π/2のとき、V相の電位が0[v]に固定される。この状態を「モード1」とする。モード1は、正三角形Tの頂点vが原点に固定され、頂点vを中心として正三角形Tが反時計回り(図に示す破線矢印の方向であり、以下でも同様である。)に2π/3回転することで表される。左の図はθ=−π/6のとき、中央の図はθ=π/6のとき、右の図はθ=π/2のときを示している。θ=π/2になると、W相の電位が0[v]に固定される。右の図は、固定される相がV相からW相に変化することを示しており、正三角形Tが頂点wを原点に一致させるように移動して、中性点Nが遷移していることを示している。
【0066】
同図(b)は、角度θがπ/2から7π/6まで変化するときの状態を示している。π/2≦θ≦7π/6のとき、W相の電位が0[v]に固定される。この状態を「モード2」とする。モード2は、正三角形Tの頂点wが原点に固定され、頂点wを中心として正三角形Tが反時計回りに2π/3回転することで表される。左の図はθ=π/2のとき、中央の図はθ=5π/6のとき、右の図はθ=7π/6のときを示している。左の図は、同図(a)の右の図の中性点遷移後と同じ図である。θ=7π/6になると、U相の電位が0[v]に固定される。右の図は、固定される相がW相からU相に変化することを示しており、正三角形Tが頂点uを原点に一致させるように移動して、中性点Nが遷移していることを示している。
【0067】
同図(c)は、角度θが7π/6から11π/6(=−π/6)まで変化するときの状態を示している。7π/6≦θ≦11π/6のとき、U相の電位が0[v]に固定される。この状態を「モード3」とする。モード3は、正三角形Tの頂点uが原点に固定され、頂点uを中心として正三角形Tが反時計回りに2π/3回転することで表される。左の図はθ=7π/6のとき、中央の図はθ=3π/2のとき、右の図はθ=11π/6のときを示している。左の図は、同図(b)の右の図の中性点遷移後と同じ図である。θ=11π/6になると、V相の電位が0[v]に固定される。右の図は、固定される相がU相からV相に変化することを示しており、正三角形Tが頂点vを原点に一致させるように移動して、中性点Nが遷移していることを示している。この遷移後の図は、同図(a)の左の図と同じである。以後、モード1〜3が繰り返される。
【0068】
図5に示すベクトル図において、各相の相電圧は、正三角形Tの各頂点のY座標によって表される。例えば、U相の相電圧は、頂点uのY座標によって表される。モード1においては頂点vが原点に固定されるので、頂点vから頂点uに向かうベクトル、すなわちベクトルPuからベクトルPvを減算したベクトルPuvのY軸上への正射影がU相の相電圧となる(同図(a)参照)。したがって、モード1においては、U相の第1の信号Xu’を、線間電圧指令値信号Xuvとすればよい。
【0069】
モード2においては頂点wが原点に固定されるので、頂点wから頂点uに向かうベクトル、すなわちベクトルPuからベクトルPwを減算したベクトルPuwのY軸上への正射影がU相の相電圧となる(同図(b)参照)。したがって、モード2においては、U相の第1の信号Xu’を、信号Xuw(=−Xwu)とすればよい。モード3においては頂点uが原点に固定されるので、U相の相電圧は「0」となる(同図(c)参照)。したがって、モード3においては、U相の第1の信号Xu’を、値が「0」であるゼロ信号とすればよい。
【0070】
同様に、V相の第1の信号Xv’を、モード1においてはゼロ信号とし、モード2においては線間電圧指令値信号Xvwとし、モード3においては信号Xvu(=−Xuv)とすればよい。また、W相の第1の信号Xw’は、モード1においては信号Vwv(=−Xvw)とし、モード2においてはゼロ信号とし、モード3においては線間電圧信号Vwuとすればよい。
【0071】
図6は、第1の信号Xu’,Xv’,Xw’の波形を説明するための図である。
【0072】
同図(a)に示す波形Xuvは、V相に対するU相の線間電圧の波形を指令するための線間電圧指令値信号Xuvの波形である。線間電圧指令値信号Xuvは、U相の相電圧の波形を指令するための相電圧指令値信号XuとV相の相電圧の波形を指令するための相電圧指令値信号Xvとの差分信号である。相電圧指令値信号Xuの振幅を「1」にしているので、線間電圧指令値信号Xuvの振幅は√(3)になっている。また、波形XvwはW相に対するV相の線間電圧の波形を指令するための線間電圧指令値信号Xvwの波形である。線間電圧指令値信号Xvwは、V相の相電圧の波形を指令するための相電圧指令値信号XvとW相の相電圧の波形を指令するための相電圧指令値信号Xwとの差分信号である。また、波形XwuはU相に対するW相の線間電圧の波形を指令するための線間電圧指令値信号Xwuの波形である。線間電圧指令値信号Xwuは、W相の相電圧の波形を指令するための相電圧指令値信号XwとU相の相電圧の波形を指令するための相電圧指令値信号Xuとの差分信号である。同図においては、U相の相電圧指令値信号Xuの位相を基準として記載している。
【0073】
同図(b)に示す波形Xvuは、線間電圧指令値信号Xuvの極性を反転させた信号Xvuの波形である。また、波形Xwvは線間電圧指令値信号Xvwの極性を反転させた信号Xwvの波形であり、波形Xuwは、線間電圧指令値信号Xwuの極性を反転させた信号Xuwの波形である。
【0074】
同図(c)に示す波形Xu’,Xv’,Xw’は、それぞれ第1の信号Xu’,Xv’,Xw’の波形である。図5で説明したように、第1の信号Xu’,Xv’,Xw’は、モード1〜3に分けて生成される。
【0075】
U相の第1の信号Xu’は、線間電圧指令値信号Xuvと信号Xuwとゼロ信号とを切り替えて生成される。波形Xu’は、モード1(−π/6≦θ≦π/2(=3π/6))においては波形Xuvとなり、モード2(3π/6≦θ≦7π/6)においては波形Xuwとなり、モード3(7π/6≦θ≦11π/6)においては「0」に固定された波形となっている。なお、相電圧指令値信号Xuの位相をθとしている。
【0076】
同様に、V相の第1の信号Xv’は、線間電圧指令値信号Xvwと信号Xvuとゼロ信号とを切り替えて生成される。波形Xv’は、モード1においては「0」に固定された波形となり、モード2においては波形Xvwとなり、モード3においては波形Xvuとなっている。また、W相の第1の信号Xw’は、線間電圧指令値信号Xwuと信号Xwvとゼロ信号とを切り替えて生成される。波形Xw’は、モード1においては波形Xwvとなり、モード2においては「0」に固定された波形となり、モード3においては波形Xwuとなっている。
【0077】
図7は、第2の信号Xu”,Xv”,Xw”の生成の考え方を、ベクトルで説明するための図である。図7においては、図5に示すベクトル図と同様に、中性点N、ベクトルPu、および正三角形Tを示しており、図7(a)の左の図以外は、ベクトルPv,Pwの記載を省略している。また、各図において、固定している頂点に白丸を付している。図5に示すベクトル図では正三角形Tの各頂点を原点に固定しているが、図7に示すベクトル図では正三角形Tの各頂点をX座標が「0」でY座標がBである点(以下では、「最大点」とする。)に固定している。
【0078】
同図(a)は、角度θ(ベクトルPuがX軸となす角度)がπ/6から5π/6まで変化するときの状態を示している。π/6≦θ≦5π/6のとき、U相の電位がBに固定される。この状態を「モード1’」とする。モード1’は、正三角形Tの頂点uが最大点に固定され、頂点uを中心として正三角形Tが反時計回り(図に示す破線矢印の方向であり、以下でも同様である。)に2π/3回転することで表される。左の図はθ=π/6のとき、中央の図はθ=π/2(=3π/6)のとき、右の図はθ=5π/6のときを示している。θ=5π/6になると、V相の電位がBに固定される。右の図は、固定される相がU相からV相に変化することを示しており、正三角形Tが頂点vを最大点に一致させるように移動して、中性点Nが遷移していることを示している。
【0079】
同図(b)は、角度θが5π/6から3π/2(=9π/6)まで変化するときの状態を示している。5π/6≦θ≦3π/2のとき、V相の電位がBに固定される。この状態を「モード2’」とする。モード2’は、正三角形Tの頂点vが最大点に固定され、頂点vを中心として正三角形Tが反時計回りに2π/3回転することで表される。左の図はθ=5π/6のとき、中央の図はθ=7π/6のとき、右の図はθ=3π/2(=9π/6)のときを示している。左の図は、同図(a)の右の図の中性点遷移後と同じ図である。θ=3π/2になると、W相の電位がBに固定される。右の図は、固定される相がV相からW相に変化することを示しており、正三角形Tが頂点wを最大点に一致させるように移動して、中性点Nが遷移していることを示している。
【0080】
同図(c)は、角度θが3π/2(=9π/6)から13π/6(=π/6)まで変化するときの状態を示している。3π/2≦θ≦13π/6のとき、W相の電位がBに固定される。この状態を「モード3’」とする。モード3’は、正三角形Tの頂点wが最大点に固定され、頂点wを中心として正三角形Tが反時計回りに2π/3回転することで表される。左の図はθ=3π/2(=9π/6)のとき、中央の図はθ=11π/6のとき、右の図はθ=13π/6のときを示している。左の図は、同図(b)の右の図の中性点遷移後と同じ図である。θ=13π/6になると、U相の電位がBに固定される。右の図は、固定される相がW相からU相に変化することを示しており、正三角形Tが頂点uを最大点に一致させるように移動して、中性点Nが遷移していることを示している。この遷移後の図は、同図(a)の左の図と同じである。以後、モード1’〜3’が繰り返される。
【0081】
図7に示すベクトル図において、各相の相電圧は、正三角形Tの各頂点のY座標によって表される。モード1’においては頂点uが最大点に固定されるので、U相の相電圧はBとなる(同図(a)参照)。したがって、モード1’においては、U相の第2の信号Xu”を、値がBである信号とすればよい。
【0082】
モード2’においては頂点vが最大点に固定されるので、頂点vから頂点uに向かうベクトルPuvのY軸上への正射影にBを加算した値がU相の相電圧となる(同図(b)参照)。したがって、モード2’においては、U相の第2の信号Xu”を、線間電圧指令値信号XuvにBを加算したものとすればよい。モード3’においては頂点wが最大点に固定されるので、頂点wから頂点uに向かうベクトルPuwのY軸上への正射影にBを加算した値がU相の相電圧となる(同図(c)参照)。したがって、モード3’においては、U相の第2の信号Xu”を、信号Xuw(=−Xwu)にBを加算したものとすればよい。
【0083】
同様に、V相の第2の信号Xv”を、モード1’においては信号Xvu(=−Xuv)にBを加算したものとし、モード2’においては値がBである信号とし、モード3’においては線間電圧指令値信号XvwにBを加算したものとすればよい。また、W相の第2の信号Xw”を、モード1’においては線間電圧指令値信号XwuにBを加算したものとし、モード2’においては信号Xwv(=−Xvw)にBを加算したものとし、モード3’においては値がBである信号とすればよい。
【0084】
図8は、第2の信号Xu”,Xv”,Xw”の波形を説明するための図である。
【0085】
図8(a)に示す波形Xuv,Xvw,Xwuは、図6(a)に示す波形Xuv,Xvw,Xwuと同一であり、図8(b)に示す波形Xvu,Xwv,Xuwは、図6(b)に示す波形Xvu,Xwv,Xuwと同一なので、説明を省略する。図8においても、相電圧指令値信号Xuの位相を基準として記載している。
【0086】
図8(c)に示す波形Xu”,Xv”,Xw”は、それぞれ第2の信号Xu”,Xv”,Xw”の波形である。図7で説明したように、第2の信号Xu”,Xv”,Xw”は、モード1’〜3’に分けて生成される。同図(c)においては、B=2のときの各波形を示している。
【0087】
U相の第2の信号Xu”は、線間電圧指令値信号Xuvに「2」を加算したものと信号Xuwに「2」を加算したものと値が「2」である信号とを切り替えて生成される。波形Xu”は、モード1’(π/6≦θ≦5π/6)においては「2」に固定された波形となり、モード2’(5π/6≦θ≦3π/2(=9π/6))においては波形Xuvを「2」だけ上方にシフトさせた波形となり、モード3’(3π/2≦θ≦13π/6)においては波形Xuwを「2」だけ上方にシフトさせた波形となっている。なお、相電圧指令値信号Xuの位相をθとしている。
【0088】
同様に、V相の第2の信号Xv”は、線間電圧指令値信号Xvwに「2」を加算したものと信号Xvuに「2」を加算したものと値が「2」である信号とを切り替えて生成される。波形Xv”は、モード1’においては波形Xvuを「2」だけ上方にシフトさせた波形となり、モード2’においては「2」に固定された波形となり、モード3’においては波形Xvwを「2」だけ上方にシフトさせた波形となっている。また、W相の第2の信号Xw”は、線間電圧指令値信号Xwuに「2」を加算したものと信号Xwvに「2」を加算したものと値が「2」である信号とを切り替えて生成される。波形Xw”は、モード1’においては波形Xwuを「2」だけ上方にシフトさせた波形となり、モード2’においては波形Xwvを「2」だけ上方にシフトさせた波形となり、モード3’においては「2」に固定された波形となっている。
【0089】
図9は、指令値信号生成部52の内部構成を説明するためのブロック図である。
【0090】
同図に示すように、指令値信号生成部52は、第1信号生成部521、第2信号生成部522、周期設定部523、デューティ比設定部524、フラグ信号生成部525、および、信号組合部526を備えている。
【0091】
第1信号生成部521は、第1の信号Xu’,Xv’,Xw’を生成するものである。第1信号生成部521は、フィードバック制御部51から入力される相電圧指令値信号Xu,Xv,Xwから線間電圧指令値信号Xuv,Xvw,Xwuを生成し、これらの極性を反転させた信号Xvu,Xwv,Xuwを生成する。第1信号生成部521は、線間電圧指令値信号Xuvと信号Xuwと値が「0」であるゼロ信号とから第1の信号Xu’を生成し、線間電圧指令値信号Xvwと信号Xvuとゼロ信号とから第1の信号Xv’を生成し、線間電圧指令値信号Xwuと信号Xwvとゼロ信号とから第1の信号Xw’を生成する(図6参照)。第1信号生成部521は、生成した第1の信号Xu’,Xv’,Xw’を信号組合部526に出力する。
【0092】
第2信号生成部522は、第2の信号Xu”,Xv”,Xw”を生成するものである。第2信号生成部522は、フィードバック制御部51から入力される相電圧指令値信号Xu,Xv,Xwから線間電圧指令値信号Xuv,Xvw,Xwuを生成し、これらの極性を反転させた信号Xvu,Xwv,Xuwを生成する。第2信号生成部522は、線間電圧指令値信号Xuvに「2」を加算した信号と信号Xuwに「2」を加算した信号と値が「2」である信号とから第2の信号Xu”を生成し、線間電圧指令値信号Xvwに「2」を加算した信号と信号Xvuに「2」を加算した信号と値が「2」である信号とから第2の信号Xv”を生成し、線間電圧指令値信号Xwuに「2」を加算した信号と信号Xwvに「2」を加算した信号と値が「2」である信号とから第2の信号Xw”を生成する(図8参照)。第2信号生成部522は、生成した第2の信号Xu”,Xv”,Xw”を信号組合部526に出力する。
【0093】
周期設定部523は、後述するフラグ信号fgの周期を設定するものである。フラグ信号fgの周期によって、インバータ回路2の点O(図2参照)の電位の変化の振幅が異なってくる。当該振幅を所望の振幅とするための値があらかじめ実験によって取得されており、周期設定部523は、当該値をフラグ信号fgの周期として設定する。以下の指令値信号Xu1,Xv1,Xw1の説明では、フラグ信号fgの周期が第1の信号Xu’,Xv’,Xw’および第2の信号Xu”,Xv”,Xw”の周期の2倍の周期(1/2の周波数)の場合について説明する。フラグ信号fgの周期を変更した場合の指令値信号Xu1,Xv1,Xw1については後述する。
【0094】
デューティ比設定部524は、後述するフラグ信号fgのデューティ比を設定するものである。フラグ信号fgのデューティ比によって、点Oの電位の変化の中心電位が異なってくる。当該中心電位を所望の電位とするための値があらかじめ実験によって取得されており、デューティ比設定部524は、当該値をフラグ信号fgのデューティ比として設定する。以下の指令値信号Xu1,Xv1,Xw1の説明では、フラグ信号fgのデューティ比が「0.5」の場合、すなわち、フラグ信号fgがハイレベルである期間とローレベルである期間とが同一の場合について説明する。フラグ信号fgのデューティ比を変更した場合の指令値信号Xu1,Xv1,Xw1については後述する。
【0095】
フラグ信号生成部525は、第1の信号と第2の信号とを切り替えるためのフラグ信号fgを生成するものである。フラグ信号fgは、所定の周期で「0」(ローレベル)と「1」(ハイレベル)とが切り替わる信号である。フラグ信号生成部525は、周期設定部523により設定された周期で、デューティ比設定部524により設定されたデューティ比のパルス信号をフラグ信号fgとして生成する。
【0096】
信号組合部526は、第1信号生成部521から入力される第1の信号Xu’,Xv’,Xw’と、第2信号生成部522から入力される第2の信号Xu”,Xv”,Xw”とを組み合わせて、指令値信号Xu1,Xv1,Xw1を生成するものである。信号組合部526は、フラグ信号生成部525から入力されるフラグ信号fgに基づいて、第1の信号Xu’,Xv’,Xw’と第2の信号Xu”,Xv”,Xw”とを切り替える。すなわち、信号組合部526は、フラグ信号fgが「1」の間、第2の信号Xu”,Xv”,Xw”を出力し、フラグ信号fgが「0」の間、第1の信号Xu’,Xv’,Xw’を出力する。信号組合部526から出力された信号が指令値信号Xu1,Xv1,Xw1として、PWM信号生成部53に出力される。
【0097】
図10は、指令値信号Xu1,Xv1,Xw1の波形を説明するための図である。
【0098】
同図(a)に示す波形fgは、フラグ信号fgの波形を示している。フラグ信号fgの周期は、第1の信号Xu’,Xv’,Xw’および第2の信号Xu”,Xv”,Xw”の周期の2倍の周期とされている。第1の信号Xu’の周期は、相電圧指令値信号Xuの周期(以下では、当該周期を「T」とする。なお、周期Tは系統電圧の周期と一致させるようにしているので、例えば、T=1/60〔s〕である。)と一致しているので、フラグ信号fgの周期は、周期Tの2倍の周期(2T)である。また、本実施形態では、相電圧指令値信号Xuの位相θを基準として、θ=0のときにフラグ信号fgを「1」に切り替えるようにしている。したがって、フラグ信号fgは、θ=2πのときに「0」に切り替えられ、θ=4πのときに「1」に切り替えられている。
【0099】
同図(b)に示す波形Xu1は、U相の指令値信号Xu1の波形である。0≦θ≦2πの期間においては、フラグ信号fgが「1」なので、指令値信号Xu1は第2の信号Xu”となり、2π≦θ≦4πの期間においては、フラグ信号fgが「0」なので、指令値信号Xu1は第1の信号Xu’となる。したがって、波形Xu1は、0≦θ≦2πの期間で波形Xu”(図8(c)参照)となり、2π≦θ≦4πの期間で波形Xu’(図6(c)参照)となっている。
【0100】
同様に、V相の指令値信号Xv1の波形Xv1は、0≦θ≦2πの期間で波形Xv”となり、2π≦θ≦4πの期間で波形Xv’となっている。また、W相の指令値信号Xw1の波形Xw1は、0≦θ≦2πの期間で波形Xw”となり、2π≦θ≦4πの期間で波形Xw’となっている。
【0101】
指令値信号Xu1とXv1との差分信号は、0≦θ≦2πの期間では第2の信号Xu”とXv”との差分信号であり、2π≦θ≦4πの期間では第1の信号Xu’とXv’との差分信号である。第2の信号Xu”とXv”との差分信号は、線間電圧指令値信号Xuv(図8(a)参照)に一致する。また、第1の信号Xu’とXv’との差分信号も、線間電圧指令値信号Xuv(図6(a)参照)に一致する。したがって、指令値信号Xu1とXv1との差分信号は、線間電圧指令値信号Xuvに一致する。同様に、指令値信号Xv1とXw1との差分信号は線間電圧指令値信号Xvwに一致し、指令値信号Xw1とXu1との差分信号は線間電圧指令値信号Xwuに一致する。したがって、系統連系インバータシステムAが出力する相電圧信号Vu1とVv1との差分信号である線間電圧信号Vuv、Vv1とVw1との差分信号である線間電圧信号Vvw、Vw1とVu1との差分信号である線間電圧信号Vwuの波形は、図8(a)および図6(a)に示す波形Xuv,Xvw,Xwuと同じになる。すなわち、線間電圧信号Vuv,Vvw,Vwuは三相平衡した正弦波信号となるので、系統Bの系統電圧と同期することができる。したがって、系統連系インバータシステムAが出力する交流電力を系統Bに供給することができる。
【0102】
本実施形態では、正規化のために相電圧指令値信号Xu,Xv,Xwの振幅を「1」としているので、線間電圧指令値信号Xuv,Xvw,Xwuの振幅は√(3)となる(図6(a)参照)。指令値信号Xu1,Xv1,Xw1の上限値は、線間電圧指令値信号Xuv,Xvw,Xwuの振幅以上の値にする必要がある。したがって、本実施形態では、当該上限値を「2」としている。なお、当該上限値は線間電圧指令値信号Xuv,Xvw,Xwuの振幅以上の値であればよいので、設定する変調度に応じて、√(3)以上の所定の値が上限値として設定される。後述するキャリア信号の振幅は、上限値に応じて設定される。
【0103】
図11は、指令値信号生成部52で行われる指令値信号生成処理について説明するためのフローチャートである。指令値信号生成処理は、所定のタイミングで実行される。
【0104】
まず、線間電圧指令値信号Xuv,Xvw,Xwuおよびフラグ信号fgが取得される(S101)。次に、fgが「0」であるか否かが判別される(S102)。fgが「0」である場合(S102:YES)、ステップS103に進み、第1の信号Xu’,Xv’,Xw’を生成する処理が行われる(S103〜S114)。一方、fgが「0」でない場合(S102:NO)、すなわちfgが「1」である場合、ステップS115に進み、第2の信号Xu”,Xv”,Xw”を生成する処理が行われる(S115〜S126)。
【0105】
ステップS103に進んだ場合、Xuvの絶対値がXvwの絶対値より大きいか否かが判別される(S103)。Xuvの絶対値の方が大きい場合(S103:YES)、Xuvの絶対値がXwuの絶対値より大きいか否かが判別される(S104)。Xuvの絶対値の方が大きい場合(S104:YES)、すなわち、Xuvの絶対値が最大の場合、ステップS106に進む。一方、Xuvの絶対値がXwuの絶対値以下の場合(S104:NO)、すなわち、Xwuの絶対値が最大の場合、ステップS107に進む。ステップS103において、Xuvの絶対値がXvwの絶対値以下の場合(S103:NO)、Xvwの絶対値がXwuの絶対値より大きいか否かが判別される(S105)。Xvwの絶対値の方が大きい場合(S105:YES)、すなわち、Xvwの絶対値が最大の場合、ステップS108に進む。一方、Xvwの絶対値がXwuの絶対値以下の場合(S105:NO)、すなわち、Xwuの絶対値が最大の場合、ステップS107に進む。ステップS103〜S105では、Xuv,Xvw,Xwuのうち絶対値が最大のものを判定している。
【0106】
Xuvの絶対値が最大であると判定された場合(S103:YES、S104:YES)、Xuvが正の値であるか否かが判別される(S106)。Xuvが正の値である場合(S106:YES)、指令値信号Xu1はXuvとされ、指令値信号Xv1は「0」とされ、指令値信号Xw1はXvwのマイナス値とされる(S109)。一方、Xuvが「0」以下の場合(S106:NO)、Xu1は「0」とされ、Xv1はXuvのマイナス値とされ、Xw1はXwuとされる(S110)。
【0107】
Xwuの絶対値が最大であると判定された場合(S103:YESからS104:NO、または、S103:NOからS105:NO)、Xwuが正の値であるか否かが判別される(S107)。Xwuが正の値である場合(S107:YES)、Xu1は「0」とされ、Xv1はXuvのマイナス値とされ、Xw1はXwuとされる(S111)。一方、Xwuが「0」以下の場合(S107:NO)、Xu1はXwuのマイナス値とされ、Xv1はXvwとされ、Xw1は「0」とされる(S112)。
【0108】
Xvwの絶対値が最大であると判定された場合(S103:NO、S105:YES)、Xvwが正の値であるか否かが判別される(S108)。Xvwが正の値である場合(S108:YES)、Xu1はXwuのマイナス値とされ、Xv1はXvwとされ、Xw1は「0」とされる(S113)。一方、Xvwが「0」以下の場合(S108:NO)、Xu1はXuvとされ、Xv1は「0」とされ、Xw1はXvwのマイナス値とされる(S114)。
【0109】
ステップS115に進んだ場合、Xuvの絶対値がXvwの絶対値より大きいか否かが判別される(S115)。Xuvの絶対値の方が大きい場合(S115:YES)、Xuvの絶対値がXwuの絶対値より大きいか否かが判別される(S116)。Xuvの絶対値の方が大きい場合(S116:YES)、すなわち、Xuvの絶対値が最大の場合、ステップS118に進む。一方、Xuvの絶対値がXwuの絶対値以下の場合(S116:NO)、すなわち、Xwuの絶対値が最大の場合、ステップS119に進む。ステップS115において、Xuvの絶対値がXvwの絶対値以下の場合(S115:NO)、Xvwの絶対値がXwuの絶対値より大きいか否かが判別される(S117)。Xvwの絶対値の方が大きい場合(S117:YES)、すなわち、Xvwの絶対値が最大の場合、ステップS120に進む。一方、Xvwの絶対値がXwuの絶対値以下の場合(S117:NO)、すなわち、Xwuの絶対値が最大の場合、ステップS119に進む。ステップS115〜S117では、Xuv,Xvw,Xwuのうち絶対値が最大のものを判定している。
【0110】
Xuvの絶対値が最大であると判定された場合(S115:YES、S116:YES)、Xuvが正の値であるか否かが判別される(S118)。Xuvが正の値である場合(S118:YES)、Xu1は「2」とされ、Xv1は「2」からXuvを減算した値とされ、Xw1は「2」にXwuを加算した値とされる(S121)。一方、Xuvが「0」以下の場合(S118:NO)、Xu1は「2」にXuvを加算した値とされ、Xv1は「2」とされ、Xw1は「2」からXvwを減算した値とされる(S122)。
【0111】
Xwuの絶対値が最大であると判定された場合(S115:YESからS116:NO、または、S115:NOからS117:NO)、Xwuが正の値であるか否かが判別される(S119)。Xwuが正の値である場合(S119:YES)、Xu1は「2」からXwuを減算した値とされ、Xv1は「2」にXvwを加算した値とされ、Xw1は「2」とされる(S123)。一方、Xwuが「0」以下の場合(S119:NO)、Xu1は「2」とされ、Xv1は「2」からXuvを減算した値とされ、Xw1は「2」にXwuを加算した値とされる(S124)。
【0112】
Xvwの絶対値が最大であると判定された場合(S115:NO、S117:YES)、Xvwが正の値であるか否かが判別される(S120)。Xvwが正の値である場合(S120:YES)、Xu1は「2」にXuvを加算した値とされ、Xv1は「2」とされ、Xw1は「2」からXvwを減算した値とされる(S125)。一方、Xvwが「0」以下の場合(S120:NO)、Xu1は「2」からXwuを減算した値とされ、Xv1は「2」にXvwを加算した値とされ、Xw1は「2」とされる(S126)。
【0113】
つまり、指令値信号生成処理では、fgが「0」であるか「1」であるかを判定し、線間電圧指令値信号Xuv,Xvw,Xwuのうち絶対値が最大のものを判定し、絶対値が最大となる相電圧指令値信号の正負を判定し、その判定結果に応じて指令値信号Xu1,Xv1,Xw1を決定している。すなわち、図5に示すベクトル図のモード1〜3および図7に示すベクトル図のモード1’〜3’のうちのいずれの状態かを判定して、判定されたモードのベクトル図に対応するように各相の指令値信号Xu1,Xv1,Xw1を決定している。
【0114】
図5(a)に示すモード1の状態のうちの左の図から中央の図までの期間(以下では、「前半部分」とする。)の場合、ベクトルPvwのY軸上への正射影の長さが最大となり、ベクトルPvwのY座標は負の値となる。すなわち、線間電圧指令値信号Xvwの絶対値が最大となり、線間電圧指令値信号Xvwが負の値となる(図11において、S108:NO)。このとき、頂点u,v,wのY座標は、それぞれ、ベクトルPuvのY座標の値、「0」、ベクトルPvwのY座標のマイナス値となる。したがって、Xu1をXuvとし、Xv1を「0」とし、Xw1をXvwのマイナス値としている(図11におけるS114)。
【0115】
図5(a)に示すモード1の状態のうちの中央の図から右の図までの期間(以下では、「後半部分」とする。)の場合、ベクトルPuvのY軸上への正射影の長さが最大となり、ベクトルPuvのY座標は正の値となる。すなわち、線間電圧指令値信号Xuvの絶対値が最大となり、線間電圧指令値信号Xuvが正の値となる(図11において、S106:YES)。このときも、頂点u,v,wのY座標は、それぞれ、ベクトルPuvのY座標の値、「0」、ベクトルPvwのY座標のマイナス値となる。したがって、Xu1をXuvとし、Xv1を「0」とし、Xw1をXvwのマイナス値としている(図11におけるS109)。
【0116】
図5(b)に示すモード2の状態のうちの前半部分の場合、ベクトルPwuのY軸上への正射影の長さが最大となり、ベクトルPwuのY座標は負の値となる。すなわち、線間電圧指令値信号Xwuの絶対値が最大となり、線間電圧指令値信号Xwuが負の値となる(図11において、S107:NO)。このとき、頂点u,v,wのY座標は、それぞれ、ベクトルPwuのY座標のマイナス値、ベクトルPvwのY座標の値、「0」となる。したがって、Xu1をXwuのマイナス値とし、Xv1をXvwとし、Xw1を「0」としている(図11におけるS112)。
【0117】
図5(b)に示すモード2の状態のうちの後半部分の場合、ベクトルPvwのY軸上への正射影の長さが最大となり、ベクトルPvwのY座標は正の値となる。すなわち、線間電圧指令値信号Xvwの絶対値が最大となり、線間電圧指令値信号Xvwが正の値となる(図11において、S108:YES)。このときも、頂点u,v,wのY座標は、それぞれ、ベクトルPwuのY座標のマイナス値、ベクトルPvwのY座標の値、「0」となる。したがって、Xu1をXwuのマイナス値とし、Xv1をXvwとし、Xw1を「0」としている(図11におけるS113)。
【0118】
図5(c)に示すモード3の状態のうちの前半部分の場合、ベクトルPuvのY軸上への正射影の長さが最大となり、ベクトルPuvのY座標は負の値となる。すなわち、線間電圧指令値信号Xuvの絶対値が最大となり、線間電圧指令値信号Xuvが負の値となる(図11において、S106:NO)。このとき、頂点u,v,wのY座標は、それぞれ、「0」、ベクトルPuvのY座標のマイナス値、ベクトルPwuのY座標の値となる。したがって、Xu1を「0」とし、Xv1をXuvのマイナス値とし、Xw1をXwuとしている(図11におけるS110)。
【0119】
図5(c)に示すモード3の状態のうちの後半部分の場合、ベクトルPwuのY軸上への正射影の長さが最大となり、ベクトルPwuのY座標は正の値となる。すなわち、線間電圧指令値信号Xwuの絶対値が最大となり、線間電圧指令値信号Xwuが正の値となる(図11において、S107:YES)。このときも、頂点u,v,wのY座標は、それぞれ、「0」、ベクトルPuvのY座標のマイナス値、ベクトルPwuのY座標の値となる。したがって、Xu1を「0」とし、Xv1をXuvのマイナス値とし、Xw1をXwuとしている(図11におけるS111)。
【0120】
図7(a)に示すモード1’の状態のうちの前半部分の場合、ベクトルPuvのY軸上への正射影の長さが最大となり、ベクトルPuvのY座標は正の値となる。すなわち、線間電圧指令値信号Xuvの絶対値が最大となり、線間電圧指令値信号Xuvが正の値となる(図11において、S118:YES)。このとき、頂点u,v,wのY座標は、それぞれ、「2」、「2」からベクトルPuvのY座標を減算した値、「2」にベクトルPwuのY座標を加算した値となる。したがって、Xu1を「2」とし、Xv1を「2」からXuvを減算した値とし、Xw1を「2」にXwuを加算した値としている(図11におけるS121)。
【0121】
図7(a)に示すモード1’の状態のうちの後半部分の場合、ベクトルPwuのY軸上への正射影の長さが最大となり、ベクトルPwuのY座標は負の値となる。すなわち、線間電圧指令値信号Xwuの絶対値が最大となり、線間電圧指令値信号Xwuが負の値となる(図11において、S119:NO)。このときも、頂点u,v,wのY座標は、それぞれ、「2」、「2」からベクトルPuvのY座標を減算した値、「2」にベクトルPwuのY座標を加算した値となる。したがって、Xu1を「2」とし、Xv1を「2」からXuvを減算した値とし、Xw1を「2」にXwuを加算した値としている(図11におけるS124)。
【0122】
図7(b)に示すモード2’の状態のうちの前半部分の場合、ベクトルPvwのY軸上への正射影の長さが最大となり、ベクトルPvwのY座標は正の値となる。すなわち、線間電圧指令値信号Xvwの絶対値が最大となり、線間電圧指令値信号Xvwが正の値となる(図11において、S120:YES)。このとき、頂点u,v,wのY座標は、それぞれ、「2」にベクトルPuvのY座標を加算した値、「2」、「2」からベクトルPvwのY座標を減算した値となる。したがって、Xu1を「2」にXuvを加算した値とし、Xv1を「2」とし、Xw1を「2」からXvwを減算した値としている(図11におけるS125)。
【0123】
図7(b)に示すモード2’の状態のうちの後半部分の場合、ベクトルPuvのY軸上への正射影の長さが最大となり、ベクトルPuvのY座標は負の値となる。すなわち、線間電圧指令値信号Xuvの絶対値が最大となり、線間電圧指令値信号Xuvが負の値となる(図11において、S118:NO)。このときも、頂点u,v,wのY座標は、それぞれ、「2」にベクトルPuvのY座標を加算した値、「2」、「2」からベクトルPvwのY座標を減算した値となる。したがって、Xu1を「2」にXuvを加算した値とし、Xv1を「2」とし、Xw1を「2」からXvwを減算した値としている(図11におけるS122)。
【0124】
図7(c)に示すモード3’の状態のうちの前半部分の場合、ベクトルPwuのY軸上への正射影の長さが最大となり、ベクトルPwuのY座標は正の値となる。すなわち、線間電圧指令値信号Xwuの絶対値が最大となり、線間電圧指令値信号Xwuが正の値となる(図11において、S119:YES)。このとき、頂点u,v,wのY座標は、それぞれ、「2」からベクトルPwuのY座標を減算した値、「2」にベクトルPvwのY座標を加算した値、「2」となる。したがって、Xu1を「2」からXwuを減算した値とし、Xv1を「2」にXvwを加算した値とし、Xw1を「2」としている(図11におけるS123)。
【0125】
図7(c)に示すモード3’の状態のうちの後半部分の場合、ベクトルPvwのY軸上への正射影の長さが最大となり、ベクトルPvwのY座標は負の値となる。すなわち、線間電圧指令値信号Xvwの絶対値が最大となり、線間電圧指令値信号Xvwが負の値となる(図11において、S120:NO)。このときも、頂点u,v,wのY座標は、それぞれ、「2」からベクトルPwuのY座標を減算した値、「2」にベクトルPvwのY座標を加算した値、「2」となる。したがって、Xu1を「2」からXwuを減算した値とし、Xv1を「2」にXvwを加算した値とし、Xw1を「2」としている(図11におけるS126)。
【0126】
指令値信号生成処理により生成された指令値信号Xu1,Xv1,Xw1の波形は、図10(b)に示す波形Xu1,Xv1,Xw1のようになる。すなわち、モード1’においては、図11のフローチャートにおいてステップS121またはS124に進むので、波形Xu1は「2」に固定された波形となり、波形Xv1は波形Xvu(図8(b)参照)を「2」だけ上方にシフトさせた波形となり、波形Xw1は波形Xwu(図8(a)参照)を「2」だけ上方にシフトさせた波形となる。また、モード2’においては、図11のフローチャートにおいてステップS122またはS125に進むので、波形Xu1は波形Xuvを「2」だけ上方にシフトさせた波形となり、波形Xv1は「2」に固定された波形となり、波形Xw1は波形Xwvを「2」だけ上方にシフトさせた波形となる。モード3’においては、図11のフローチャートにおいてステップS123またはS126に進むので、波形Xu1は波形Xuwを「2」だけ上方にシフトさせた波形となり、波形Xv1は波形Xvwを「2」だけ上方にシフトさせた波形となり、波形Xw1は「2」に固定された波形となる。モード1においては、図11のフローチャートにおいてステップS109またはS114に進むので、波形Xu1は波形Xuv(図6(a)参照)となり、波形Xv1は「0」に固定された波形となり、波形Xw1は波形Xwv(図6(b)参照)となる。モード2においては、図11のフローチャートにおいてステップS112またはS113に進むので、波形Xu1は波形Xuwとなり、波形Xv1は波形Xvwとなり、波形Xw1は「0」に固定された波形となる。モード3においては、図11のフローチャートにおいてステップS110またはS111に進むので、波形Xu1は「0」に固定された波形となり、波形Xv1は波形Xvuとなり、波形Xw1は波形Xwuとなる。
【0127】
なお、図11に示すフローチャートは、指令値信号生成処理の一例であって、これに限られない。
【0128】
図3に戻って、PWM信号生成部53は、その内部で生成される所定の周波数(例えば、4kHz)のキャリア信号(例えば、三角波信号)と、指令値信号生成部52から入力される指令値信号Xu1,Xv1,Xw1とに基づいてPWM信号Pを生成し、インバータ回路2に出力するものである。
【0129】
指令値信号Xu1,Xv1,Xw1は、上限値「2」と下限値「0」との間で変化する(図10(b)参照)。PWM信号生成部53は、上限値を指令値信号Xu1,Xv1,Xw1の上限値「2」とし、下限値を指令値信号Xu1,Xv1,Xw1の中間値(上限値「2」と下限値「0」の中間の値)「1」とするキャリア信号(以下では、「P側キャリア信号」とする。)と、上限値を指令値信号Xu1,Xv1,Xw1の中間値「1」とし、下限値を指令値信号Xu1,Xv1,Xw1の下限値「0」とするキャリア信号(以下では、「N側キャリア信号」とする。)の、2つのキャリア信号を生成する。PWM信号生成部53は、P側キャリア信号と指令値信号Xu1,Xv1,Xw1とに基づいてそれぞれPWM信号Pup,Pvp,Pwpを生成し、N側キャリア信号と指令値信号Xu1,Xv1,Xw1とに基づいてそれぞれPWM信号Pun,Pvn,Pwnを生成する。
【0130】
図12は、指令値信号Xu1とP側キャリア信号およびN側キャリア信号とからPWM信号Pup,Punを生成する方法を説明するための図である。同図においては、指令値信号Xu1を波形X、P側キャリア信号を波形Ca1、N側キャリア信号を波形Ca2で示している。
【0131】
同図(a)に示すように、P側キャリア信号の波形Ca1は「2」と「1」との間で変化する三角波であり、N側キャリア信号の波形Ca2は「1」と「0」との間で変化する三角波である。指令値信号Xu1の波形XがP側キャリア信号の波形Ca1およびN側キャリア信号の波形Ca2と比較されて、PWM信号Pup,Punが生成される。なお、キャリア信号は三角波信号に限定されず、例えばのこぎり波などであってもよい。
【0132】
また、PWM信号生成部53は、PWM信号PupとPWM信号PunとからPWM信号Puoを生成し、PWM信号PvpとPWM信号PvnとからPWM信号Pvoを生成し、PWM信号PwpとPWM信号PwnとからPWM信号Pwoを生成する。
【0133】
図13は、PWM信号生成部53の内部構成を説明するためのブロック図である。同図に示すように、PWM信号生成部53は、第1比較部531、第2比較部532、およびNOR部533を備えている。
【0134】
第1比較部531は、指令値信号生成部52から入力される指令値信号Xu1,Xv1,Xw1とP側キャリア信号とを比較して、それぞれPWM信号Pup,Pvp,Pwpを生成する。
【0135】
図12(b)は、指令値信号Xu1とP側キャリア信号とからPWM信号Pupを生成する方法を説明するための図である。同図(b)においては、PWM信号Pupを波形P1で示している。第1比較部531は、指令値信号Xu1がP側キャリア信号以上となる期間にハイレベルとなり、指令値信号Xu1がP側キャリア信号より小さい期間にローレベルとなるパルス信号をPWM信号Pupとして生成する。したがって、同図(b)において、波形Xが波形Ca1以上となる期間に波形P1がハイレベルとなっており、波形Xが波形Ca1より小さい期間に波形P1がローレベルとなっている。
【0136】
指令値信号Xv1とP側キャリア信号とからPWM信号Pvpを生成する方法、および、指令値信号Xw1とP側キャリア信号とからPWM信号Pwpを生成する方法も同様である。生成されたPWM信号Pup,Pvp,Pwpは、それぞれインバータ回路2のスイッチング素子S1,S2,S3のベース端子に入力される。また、PWM信号Pup,Pvp,Pwpは、NOR部533にも入力される。
【0137】
なお、P側キャリア信号は三角波信号に限られず、例えばのこぎり波信号であってもよい。また、PWM信号Pup,Pvp,Pwpは、指令値信号Xu1,Xv1,Xw1とP側キャリア信号との比較による方法以外の方法で生成するようにしてもよい。例えば、指令値信号Xu1,Xv1,Xw1において「1」以上となる部分からPWMホールド法を用いてパルス幅を算出し、当該パルス幅に基づいてPWM信号Pup,Pvp,Pwpを生成することもできる(特開2010−68630号公報参照)。
【0138】
第2比較部532は、指令値信号生成部52から入力される指令値信号Xu1,Xv1,Xw1とN側キャリア信号とを比較して、それぞれPWM信号Pun,Pvn,Pwnを生成する。
【0139】
図12(c)は、指令値信号Xu1とN側キャリア信号とからPWM信号Punを生成する方法を説明するための図である。同図(c)においては、PWM信号Punを波形P2で示している。第2比較部532は、指令値信号Xu1がN側キャリア信号より大きい期間にローレベルとなり、指令値信号Xu1がN側キャリア信号以下となる期間にハイレベルとなるパルス信号をPWM信号Punとして生成する。したがって、同図(c)において、波形Xが波形Ca2より大きい期間に波形P2がローレベルとなっており、波形Xが波形Ca2以下となる期間に波形P2がハイレベルとなっている。
【0140】
指令値信号Xv1とN側キャリア信号とからPWM信号Pvnを生成する方法、および、指令値信号Xw1とN側キャリア信号とからPWM信号Pwnを生成する方法も同様である。生成されたPWM信号Pun,Pvn,Pwnは、それぞれインバータ回路2のスイッチング素子S4,S5,S6のベース端子に入力される。また、PWM信号Pun,Pvn,Pwnは、NOR部533にも入力される。
【0141】
なお、N側キャリア信号は三角波信号に限られず、例えばのこぎりは信号であってもよい。また、PWM信号Pun,Pvn,Pwnは、指令値信号Xu1,Xv1,Xw1とN側キャリア信号との比較による方法以外の方法で生成するようにしてもよい。例えば、指令値信号Xu1,Xv1,Xw1において「1」未満となる部分からPWMホールド法を用いてパルス幅を算出し、当該パルス幅に基づいてPWM信号Pun,Pvn,Pwnを生成することもできる。
【0142】
NOR部533は、第1比較部531からPWM信号Pup,Pvp,Pwpを入力され、第2比較部532からPWM信号Pun,Pvn,Pwnを入力されて、PWM信号Puo,Pvo,Pwoを生成する。
【0143】
図14は、PWM信号PupとPWM信号PunとからPWM信号Puoを生成する方法を説明するための図である。同図においては、PWM信号Pup,Pun,Puoをそれぞれ波形P1,P2,P3で示している。NOR部533は、PWM信号PupとPWM信号Punとの否定論理和を演算して、PWM信号Puoを生成する。したがって、同図において、波形P1と波形P2とが両方ともローレベルの期間のみ、波形P3がハイレベルになっている。
【0144】
同様に、NOR部533は、PWM信号PvpとPWM信号Pvnとの否定論理和を演算してPWM信号Pvoを生成し、PWM信号PwpとPWM信号Pwnとの否定論理和を演算してPWM信号Pwoを生成する。生成されたPWM信号Puoはインバータ回路2のスイッチング素子S7およびS8のベース端子に入力され、PWM信号Pvoはスイッチング素子S9およびS10のベース端子に入力され、PWM信号Pwoはスイッチング素子S11およびS12のベース端子に入力される。
【0145】
図12(b)に示すように、PWM信号Pup(波形P1)は指令値信号Xu1(波形X)が「1」以上のときにしかハイレベルにならない(指令値信号Xu1が「1」未満のときはローレベルを継続する)。また、図12(c)に示すように、PWM信号Pun(波形P2)は指令値信号Xu1が「1」未満のときにしかハイレベルにならない(指令値信号Xu1が「1」以上のときはローレベルを継続する)。つまり、PWM信号PupとPWM信号Punのハイレベル期間が重なることはない。また、PWM信号Puoは、PWM信号PupおよびPWM信号Punがともにローレベルのときにハイレベルになる。したがって、PWM信号Pup、PWM信号Pun、PWM信号Puoのいずれかのみがハイレベルとなる(図14参照)。
【0146】
PWM信号Pupがハイレベルのとき、スイッチング素子S1がオン状態、スイッチング素子S4およびスイッチング素子S7,S8がオフ状態となるので、U相の出力相電圧は点Pの電位(すなわち、直流電源1の正極側の電位「E」)となる(図2参照)。PWM信号Punがハイレベルのとき、スイッチング素子S4がオン状態、スイッチング素子S1およびスイッチング素子S7,S8がオフ状態となるので、U相の出力相電圧は点Nの電位(すなわち、直流電源1の負極側の電位「0」)となる。また、PWM信号Puoがハイレベルのとき、スイッチング素子S7,S8がオン状態、スイッチング素子S1およびスイッチング素子S4がオフ状態となるので、U相の出力相電圧は点Oの電位(すなわち、直流電源1の正極側と負極側の中間の電位「(1/2)E」)となる。これにより、U相の出力相電圧は、直流電源1の正極側の電位「E」、負極側の電位「0」、中間の電位「(1/2)E」の3レベルの電位となる。
【0147】
同様に、V相およびW相の出力相電圧も、直流電源1の正極側の電位「E」、負極側の電位「0」、中間の電位「(1/2)E」の3レベルの電位となる。また、V相に対するU相の出力線間電圧は、U相の出力相電圧とV相の出力相電圧との差となっている。したがって、V相に対するU相の出力線間電圧は、「−E」、「−(1/2)E」、「0」、「(1/2)E」、「E」の5レベルの電位となる。なお、W相に対するV相の出力線間電圧およびU相に対するW相の出力線間電圧も同様である。
【0148】
図14における期間t1では、PWM信号Pup(波形P1)がハイレベルに固定され、PWM信号Pun(波形P2)およびPWM信号Puo(波形P3)がローレベルに固定される。この場合、PWM信号Pup,Pun,Puoがそれぞれ入力されるスイッチング素子S1,S4,S7とS8は、スイッチングを停止している。期間t6では、PWM信号Pup(波形P1)およびPWM信号Puo(波形P3)がローレベルに固定され、PWM信号Pun(波形P2)がハイレベルに固定される。この場合も、スイッチング素子S1,S4,S7とS8は、スイッチングを停止している。
【0149】
なお、PWM信号生成部53の構成は、上述したものに限定されない。指令値信号Xu1,Xv1,Xw1から、正極側スイッチ、負極側スイッチ、中間側スイッチをそれぞれ駆動するためのPWM信号を生成することができるものであれば、他の方法を用いてもよい。例えば、瞬時空間ベクトル選択方式を適用する構成としてもよい。
【0150】
なお、制御回路5は、アナログ回路として実現してもよいし、デジタル回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータを制御回路5として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。
【0151】
次に、フラグ信号fgの周期またはデューティ比を変更した場合の指令値信号Xu1,Xv1,Xw1の波形および点Oの電位の変化波形について、図15〜図23を参照して説明する。
【0152】
いずれかの相の中間側スイッチSo(スイッチング素子S7〜S12)がオン状態のとき、他の相の正極側スイッチSp(スイッチング素子S1〜S3)がオン状態になると点Oに電流が流れ込み、他の相の負極側スイッチSn(スイッチング素子S4〜S6)がオン状態になると点Oから電流が流れ出す。フラグ信号fgが「1」の間、いずれかの指令値信号Xu1,Xv1,Xw1は「2」に固定され、フラグ信号fgが「0」の間、いずれかの指令値信号Xu1,Xv1,Xw1は「0」に固定される。したがって、フラグ信号fgが「1」の間、いずれかの正極側スイッチSpのオン状態が継続するので、点Oに電流が流れ込むことで電位は上昇し、フラグ信号fgが「0」の間、いずれかの負極側スイッチSnのオン状態が継続するので、点Oから電流が流れ出すことで電位は下降する。したがって、フラグ信号fgの周期が短くなると点Oの電位の上昇時間および下降時間が短くなるので、点Oの電位の変化の振幅は小さくなる。逆に、フラグ信号fgの周期が長くなると点Oの電位の上昇時間および下降時間が長くなるので、点Oの電位の変化の振幅は大きくなる。つまり、点Oの電位の変化の振幅は、フラグ信号fgの周期に応じて変化する。
【0153】
また、フラグ信号fgのデューティ比が「0.5」の場合、いずれかの正極側スイッチSpがオン状態となる時間といずれかの負極側スイッチSnがオン状態となる時間とが同等となり、点Oに流れ込む電流と点Oから流れ出す電流のバランスがとれて、点Oの電位の変化の中心電位はほとんど変化しない。フラグ信号fgのデューティ比が「0.5」より大きい場合、正極側スイッチSpがオン状態となる時間の方が負極側スイッチSnがオン状態となる時間より長くなり、点Oに電流が流れ込む時間の方が流れ出す時間より長くなるので、点Oの電位の変化の中心電位は高くなる。点Oの電位が上昇すると点Oに流れ込む電流が小さくなるので、点Oの電位の変化の中心電位は一定の電位でほとんど変化しなくなる。一方、フラグ信号fgのデューティ比が「0.5」より小さい場合、正極側スイッチSpがオン状態となる時間の方が負極側スイッチSnがオン状態となる時間より短くなり、点Oに電流が流れ込む時間の方が流れ出す時間より短くなるので、点Oの電位の変化の中心電位は低くなる。点Oの電位が下降すると点Oから流れ出す電流が小さくなるので、点Oの電位の変化の中心電位は一定の電位でほとんど変化しなくなる。つまり、点Oの電位の変化の中心電位は、フラグ信号fgのデューティ比に応じて変化した一定の電位で固定される。
【0154】
図15〜図23は、指令値信号Xu1,Xv1,Xw1のシミュレーション結果を説明するための図である。これらの図においては、フラグ信号fgの周期またはデューティ比を変更した場合の、指令値信号Xu1,Xv1,Xw1の各波形、フラグ信号fgの波形、出力線間電圧の波形、および点Oの電位の変化波形を示している。当該シミュレーションは、入力電圧を400Vとし、分圧用コンデンサC1,C2をそれぞれ2200μFとした場合のものである。
【0155】
図15は、フラグ信号fgの周期を2T(=1/30〔s〕:周波数30Hz)とし、デューティ比を「0.5」とした場合のものである。なお、フラグ信号fgの位相は、相電圧指令値信号Xuの位相θに一致(すなわち、θ=0のときにフラグ信号fgを「1」に切り替えるようにしている。)させている(図16〜図23についても同様)。この場合の条件は図10の場合と同じ条件なので、指令値信号Xu1,Xv1,Xw1の各波形およびフラグ信号fgの波形は図10に示す波形と一致している。この場合、点Oの電位は約187Vから約213Vの間を変化しており、変化の振幅は約26Vとなり、変化の中心電位は約200Vとなっている。
【0156】
図16は、フラグ信号fgの周期を図15の場合の半分にしたものである。すなわち、フラグ信号fgの周期をT(=1/60〔s〕:周波数60Hz)とし、デューティ比を「0.5」とした場合のものである。指令値信号Xu1,Xv1,Xw1の各波形は、図8(c)の波形の0≦θ≦πの期間の部分と図6(c)の波形のπ≦θ≦2πの期間の部分とを組み合わせた波形となっている。この場合、図15の波形と比較すると、指令値信号Xu1の「0」に固定されている期間と「2」に固定されている期間とが長くなり、指令値信号Xv1,Xw1の「0」に固定されている期間と「2」に固定されている期間とが短くなっている。しかし、各指令値信号Xu1,Xv1,Xw1における「0」に固定されている期間と「2」に固定されている期間とは同じである。この場合においても、正極側スイッチSpがオン状態になっている時間と負極側スイッチSnがオン状態になっている時間とが同等となる。この場合、点Oの電位は約195Vから約207Vの間を変化しており、変化の振幅は約12Vとなり、変化の中心電位は約201Vとなっている。図15の場合と比べると、変化の中心電位はほとんど変化せず、変化の振幅が小さくなっている。
【0157】
図17は、フラグ信号fgの周期を図15の場合の1/4にしたものである。すなわち、フラグ信号fgの周期を0.5T(=1/120〔s〕:周波数120Hz)とし、デューティ比を「0.5」とした場合のものである。指令値信号Xu1,Xv1,Xw1の各波形は、図8(c)の波形の0≦θ≦π/2の期間の部分、図6(c)の波形のπ/2≦θ≦πの期間の部分、図8(c)の波形のπ≦θ≦3π/2の期間の部分、および、図6(c)の波形の3π/2≦θ≦2πの期間の部分を組み合わせた波形となっている。この場合、図15の波形と比較すると、指令値信号Xu1の「0」に固定されている期間と「2」に固定されている期間とは同じであるが、指令値信号Xv1,Xw1の「0」に固定されている期間と「2」に固定されている期間とは異なっている。この場合でも、いずれかの正極側スイッチSpがオン状態になっている時間といずれかの負極側スイッチSnがオン状態になっている時間とが同等となる。この場合、点Oの電位は約198Vから約205.5Vの間を変化しており、変化の振幅は約7.5Vとなり、変化の中心電位は約201.75Vとなっている。図15の場合と比べると、変化の中心電位はほとんど変化せず、変化の振幅が大幅に小さくなっている。
【0158】
図18は、フラグ信号fgの周期を図15の場合の1.5倍にしたものである。すなわち、フラグ信号fgの周期を3T(=1/20〔s〕:周波数20Hz)とし、デューティ比を「0.5」とした場合のものである。指令値信号Xu1,Xv1,Xw1の各波形は、図8(c)の波形の0≦θ≦3πの期間の部分と図6(c)の波形のπ≦θ≦4πの期間の部分とを組み合わせた波形となっている。この場合、各指令値信号Xu1,Xv1,Xw1における「0」に固定されている期間と「2」に固定されている期間とは同じである。この場合においても、正極側スイッチSpがオン状態になっている時間と負極側スイッチSnがオン状態になっている時間とが同等となる。この場合、点Oの電位は約183Vから約220Vの間を変化しており、変化の振幅は約37Vとなり、変化の中心電位は約201.5Vとなっている。図15の場合と比べると、変化の中心電位はほとんど変化せず、変化の振幅が大きくなっている。
【0159】
図19は、フラグ信号fgの周期を図15の場合の2倍にしたものである。すなわち、フラグ信号fgの周期を4T(=1/15〔s〕:周波数15Hz)とし、デューティ比を「0.5」とした場合のものである。指令値信号Xu1,Xv1,Xw1の各波形は、図8(c)の波形の0≦θ≦4πの期間の部分と図6(c)の波形の0≦θ≦4πの期間の部分とを組み合わせた波形となっている。この場合、指令値信号Xu1,Xv1,Xw1の「0」に固定されている期間と「2」に固定されている期間とが、いずれも1周期の1/6の期間となっている。したがって、正極側スイッチSpがオン状態になっている時間と負極側スイッチSnがオン状態になっている時間とが同等となる。この場合、点Oの電位は約176Vから約228Vの間を変化しており、変化の振幅は約52Vとなり、変化の中心電位は約202となっている。図15の場合と比べると、変化の中心電位はほとんど変化せず、変化の振幅が大幅に大きくなっている。
【0160】
図15〜図19に示すように、指令値信号Xu1,Xv1,Xw1の波形はそれぞれ互いと異なる波形となっている。特に、周期がTの場合(図16参照)などに、各波形の違いが顕著になっている。指令値信号Xu1,Xv1,Xw1の波形がそれぞれ異なっている場合、PWM信号を生成するときに挿入されるデッドタイムによる誤差電圧の影響が相によって異なる場合が生じる。この問題を解消するためには、指令値信号Xu1,Xv1,Xw1の波形が同一となるようにすればよい。
【0161】
図20および図21は、指令値信号Xu1,Xv1,Xw1の波形が同一になる場合を説明するためのものである。同図において、フラグ信号fgの位相は相電圧指令値信号Xuの位相θに一致させている。また、フラグ信号fgのデューティ比を「0.5」としている。
【0162】
フラグ信号fgの周期が4T/3(=1/45〔s〕:周波数45Hz)の場合、指令値信号Xu1,Xv1,Xw1の波形は同じ波形となる。図20は、フラグ信号fgの周期が4T/3の場合の波形を示している。当該波形は、図8(c)の波形の0≦θ≦4π/3の期間の部分、図6(c)の波形の4π/3≦θ≦8π/3の期間の部分、図8(c)の波形の2π/3≦θ≦2πの期間の部分、図6(c)の波形の0≦θ≦4π/3の期間の部分、図8(c)の波形の4π/3≦θ≦8π/3の期間の部分、および、図6(c)の波形の2π/3≦θ≦2πの期間の部分とを組み合わせた波形となっている。この場合、指令値信号Xu1,Xv1,Xw1の波形が同じ波形になっている。フラグ信号fgの周波数が3/4T(45Hz)の倍数の場合(すなわち、3/2T(90Hz)、9/4T(135Hz)、3/T(180Hz)など)も、指令値信号Xu1,Xv1,Xw1の波形が同じ波形になる。図21はフラグ信号fgの周波数が3/Tの場合の波形を示している。
【0163】
なお、フラグ信号fgの周期は、上述したものに限定されない。デューティ比が「0.5」の場合、フラグ信号fgの周期によって指令値信号Xu1,Xv1,Xw1の波形は異なるが、いずれかの正極側スイッチSpがオン状態になる時間といずれかの負極側スイッチSnがオン状態になる時間とは同等となる。したがって、点Oの電位の変化の中心電位は図15の場合と同様となる。一方、点Oの電位の変化の振幅は、フラグ信号fgの周期が小さくなるに応じて小さくなり、フラグ信号fgの周期が大きくなるに応じて大きくなる。また、フラグ信号fgの位相によって指令値信号Xu1,Xv1,Xw1の波形は異なってくるが、デューティ比が「0.5」の場合、いずれかの正極側スイッチSpがオン状態になる時間といずれかの負極側スイッチSnがオン状態になる時間とは同等となる。したがって、点Oの電位の変化の中心電位は図15の場合と同様となる。
【0164】
図22は、フラグ信号fgのデューティ比を図15の場合より小さくしたものであり、デューティ比を「0.45」とし、周期を2Tとした場合のものである。指令値信号Xu1,Xv1,Xw1の各波形は、図8(c)の波形の0≦θ≦1.8π(=4π・0.45)の期間の部分と図6(c)の波形の1.8π≦θ≦4πの期間の部分とを組み合わせた波形となっている。この場合、図15の波形と比較すると、指令値信号Xu1,Xv1の「0」に固定されている期間が長くなり、指令値信号Xw1の「2」に固定されている期間が短くなっている。したがって、各指令値信号Xu1,Xv1,Xw1における「0」に固定されている期間の方が「2」に固定されている期間より長くなっている。この場合、点Oの電位は約164Vから約190Vの間を変化しており、変化の振幅は約26Vとなり、変化の中心電位は約177Vとなっている。図15の場合と比べると、変化の振幅はほとんど変化せず、変化の中心電位が低くなっている。
【0165】
図23は、フラグ信号fgのデューティ比を図15の場合より大きくしたものであり、デューティ比を「0.55」とし、周期を2Tとした場合のものである。指令値信号Xu1,Xv1,Xw1の各波形は、図8(c)の波形の0≦θ≦2.2π(=4π・0.55)の期間の部分と図6(c)の波形の2.2π≦θ≦4πの期間の部分とを組み合わせた波形となっている。この場合、図15の波形と比較すると、指令値信号Xu1,Xw1の「2」に固定されている期間が長くなり、指令値信号Xv1の「0」に固定されている期間が短くなっている。したがって、各指令値信号Xu1,Xv1,Xw1における「0」に固定されている期間の方が「2」に固定されている期間より短くなっている。この場合、点Oの電位は約211Vから約237Vの間を変化しており、変化の振幅は約26Vとなり、変化の中心電位は約224Vとなっている。図15の場合と比べると、変化の振幅はほとんど変化せず、変化の中心電位が高くなっている。
【0166】
なお、フラグ信号fgのデューティ比は、上述したものに限定されない。フラグ信号fgのデューティ比によって指令値信号Xu1,Xv1,Xw1の波形は異なってくる。デューティ比が小さくなるほど各指令値信号Xu1,Xv1,Xw1における「0」に固定されている期間が「2」に固定されている期間と比べて長くなってゆき、点Oの電位の変化の中心電位は低くなる。また、デューティ比が大きくなるほど各指令値信号Xu1,Xv1,Xw1における「0」に固定されている期間が「2」に固定されている期間と比べて短くなってゆき、点Oの電位の変化の中心電位は高くなる。ただし、デューティ比が「0.5」から離れて、点Oの電位の変化の中心電位が入力電圧の中間の電位から離れると、出力線間電圧の波形が乱れていく(図22および図23参照)。したがって、デューティ比は、出力線間電圧を適切に制御できる範囲でのみ変更することができる。一方、点Oの電位の変化の振幅は、デューティ比に関係なく、図15の場合と同様となる。
【0167】
本実施形態において、指令値信号Xu1,Xv1,Xw1は、周期的な信号となり、所定の期間で「0」に固定され、他の所定の期間で「2」に固定される(図10(b)参照)。したがって、指令値信号Xu1,Xv1,Xw1とP側キャリア信号とを比較することで生成されるPWM信号Pup,Pvp,Pwpは、指令値信号Xu1,Xv1,Xw1が「2」に固定されている期間でハイレベルを継続することになる(図12(b)参照)。また、指令値信号Xu1,Xv1,Xw1とN側キャリア信号とを比較することで生成されるPWM信号Pun,Pvn,Pwnは、指令値信号Xu1,Xv1,Xw1が「0」に固定されている期間でハイレベルを継続することになる(図12(c)参照)。さらに、PWM信号Pup,Pvp,PwpとPWM信号Pun,Pvn,Pwnとの否定論理和としてそれぞれ生成されるPWM信号Puo,Pvo,Pwoは、PWM信号Pup,Pvp,Pwpがハイレベルを継続する期間およびPWM信号Pun,Pvn,Pwnがハイレベルを継続する期間で、ローレベルを継続することになる(図14参照)。各PWM信号がハイレベルまたはローレベルを継続する期間でスイッチング素子のスイッチングが停止されるので、スイッチング回数を低減することができ、スイッチングロスを低減することができる。
【0168】
また、本実施形態において、インバータ回路2の点O(図2参照)の電位の変化の中心電位は、フラグ信号fgのデューティ比に応じて変化する。したがって、当該中心電位を所望の電位とするための値をあらかじめ取得して設定しておくことができる。これにより、点Oの電位の変化の中心電位を所望の電位とすることができる。また、インバータ回路2の点Oの電位の変化の振幅は、フラグ信号fgの周期に応じて変化する。したがって、当該振幅を所望の振幅とするための値をあらかじめ取得して設定しておくことができる。これにより、点Oの電位の変化の振幅を所望の振幅とすることができる。したがって、点Oの電位を任意の電位に制御することができる。
【0169】
本実施形態においては、点Oの電位を所望の電位に制御することで、正極側スイッチSpに印加される電圧と負極側スイッチSnに印加される電圧とを異ならせることができる。例えば、正極側スイッチSpに印加される電圧を低く、負極側スイッチSnに印加される電圧を高くするように点Oの電位を制御することにより、正極側スイッチSpに耐圧が低いスイッチング素子を用いることができる。この場合、例えば、正極側スイッチSpに耐圧は低いがスイッチングが速いMOSFETを用い、負極側スイッチSnにスイッチングは遅いが耐圧が高いIGBTを用いるようにしてもよい。
【0170】
なお、上記実施形態では、P側キャリア信号の周波数とN側キャリア信号の周波数とが同じ場合について説明したが、これに限られず、両者の周波数を異なるようにしてもよい。例えば、正極側スイッチSpにMOSFETを用い、負極側スイッチSnにIGBTを用いた場合などに、P側キャリア信号の周波数をN側キャリア信号の周波数より高いものとしてもよい。
【0171】
また、上記実施形態では、分圧用コンデンサC1およびC2の静電容量を同一として、点Oの電位を点Nの電位「0」と点Pの電位「E」の中間の電位「(1/2)E」とした場合について説明したが、これに限られない。例えば、分圧用コンデンサC1の静電容量と分圧用コンデンサC2の静電容量との比を2:1として、点Oの電位を「(2/3)E」としてもよい。この場合、P側キャリア信号の下限値およびN側キャリア信号の上限値を「4/3」とする必要がある(図12(a)参照)。この場合、フラグ信号fgのデューティ比が「0.5」のときに点Oの電位の変化の中心電位が「(2/3)E」となる。したがって、出力線間電圧を適切に制御できる範囲でデューティ比を大きくした場合に、点Oの電位の変化の中心電位をより大きい値にすることができる。また、正極側スイッチSpに印加される電圧をより低くすることができるので、正極側スイッチSpにより耐圧の低いスイッチング素子を用いることができる。
【0172】
上記実施形態では、指令値信号Xu1,Xv1,Xw1の上限値が「2」で下限値が「0」の場合について説明したが、これに限られない。例えば、上限値が「1」で下限値が「−1」となるように、指令値信号Xu1,Xv1,Xw1を生成するようにしてもよい。この場合、P側キャリア信号およびN側キャリア信号の上限値および下限値を変更する必要がある。すなわち、P側キャリア信号の上限値を「1」、下限値を「0」とし、N側キャリア信号の上限値を「0」、下限値を「−1」とする必要がある。
【0173】
上記実施形態では、直流電源1の負極が接地されて点Nの電位が「0」である場合について説明したが、これに限られない。例えば、直流電源1の正極が接地されて点Pの電位が「0」である場合や、点Oが接地されて点Oの電位が「0」である場合でも、本発明を適用することができる。
【0174】
インバータ回路の内部構成は、上記実施形態(以下、「第1実施形態」とする。)のインバータ回路2(図2参照)に限定されない。他の種類の3レベルインバータ回路を用いた場合でも、本発明を適用することができる。以下では、図24および図25を参照して、他の種類の3レベルインバータ回路を用いた場合の例を第2実施形態として説明する。
【0175】
図24は、第2実施形態に係るインバータ回路の内部構成を説明するための回路図である。
【0176】
インバータ回路2’は、三相のPWM制御型インバータであり、各相の出力相電圧が3レベルの電位となる3レベルインバータ回路である。同図に示すように、インバータ回路2’の各相のアームは、4つの直列接続されたスイッチング素子(例えば、U相アームの場合、スイッチング素子S1,S1’,S4’,S4)と各スイッチング素子にそれぞれ逆並列接続された4つのダイオードとからなる。また、直流電源1の正極に接続する点Pと負極に接続する点Nとの間には、静電容量が同一で直列接続された2つの分圧用コンデンサC1,C2が並列接続されている。各アームの正極側の2つのスイッチング素子(例えば、U相アームの場合、スイッチング素子S1およびS1’)の接続点は、クランプダイオードDc1を介して、コンデンサC1とコンデンサC2の接続点Oに接続されている。また、各アームの負極側の2つのスイッチング素子(例えば、U相アームの場合、スイッチング素子S4’およびS4)の接続点は、クランプダイオードDc2を介して接続点Oに接続されている。各アームの両極に接続しない2つのスイッチング素子(例えば、U相アームの場合、スイッチング素子S1’およびS4’)の接続点には当該相の出力ラインが接続されている。
【0177】
インバータ回路2’のU相の出力相電圧は、スイッチング素子の状態によって3レベルの電位となる。直流電源1の負極の電位を「0」、正極の電位を「E」とすると、スイッチング素子S1およびS1’がオン状態でスイッチング素子S4およびS4’がオフ状態の場合、出力ラインの電位は「E」となり、スイッチング素子S4およびS4’がオン状態でスイッチング素子S1およびS1’がオフ状態の場合、出力ラインの電位は「0」となり、スイッチング素子S1’およびS4’がオン状態でスイッチング素子S1およびS4がオフ状態の場合、出力ラインの電位は「(1/2)E」となる。
【0178】
図25は、第2実施形態に係るPWM信号生成部の内部構成を説明するためのブロック図である。同図において、図13に示すPWM信号生成部53と同一または類似の要素には、同一の符号を付している。
【0179】
PWM信号生成部53’は、OR部534および535を設け、スイッチング素子S1’〜S6’に入力するためのPWM信号を生成するようにしている点で、図13に示すPWM信号生成部53と異なる。
【0180】
OR部534は、第1比較部531からPWM信号Pup,Pvp,Pwpを入力され、NOR部533からPWM信号Puo,Pvo,Pwoを入力されて、スイッチング素子S1’〜S3’に入力するためのPWM信号を生成する。OR部534は、PWM信号PupとPWM信号Puoとの論理和を演算して、スイッチング素子S1’に入力するためのPWM信号を生成する。したがって、スイッチング素子S1’に入力するためのPWM信号は、PWM信号Pupがハイレベルのとき、または、PWM信号Puoがハイレベルのとき(すなわち、PWM信号PupおよびPWM信号Punがともにローレベルのとき)に、ハイレベルとなる。同様に、OR部534は、PWM信号PvpとPWM信号Pvoとの論理和を演算して、スイッチング素子S2’に入力するためのPWM信号を生成する。また、PWM信号PwpとPWM信号Pwoとの論理和を演算して、スイッチング素子S3’に入力するためのPWM信号を生成する。
【0181】
OR部535は、第2比較部532からPWM信号Pun,Pvn,Pwnを入力され、NOR部533からPWM信号Puo,Pvo,Pwoを入力されて、スイッチング素子S4’〜S6’に入力するためのPWM信号を生成する。OR部535は、PWM信号PunとPWM信号Puoとの論理和を演算して、スイッチング素子S4’に入力するためのPWM信号を生成する。したがって、スイッチング素子S4’に入力するためのPWM信号は、PWM信号Punがハイレベルのとき、または、PWM信号Puoがハイレベルのとき(すなわち、PWM信号PupおよびPWM信号Punがともにローレベルのとき)に、ハイレベルとなる。同様に、OR部535は、PWM信号PvnとPWM信号Pvoとの論理和を演算して、スイッチング素子S5’に入力するためのPWM信号を生成する。また、PWM信号PwnとPWM信号Pwoとの論理和を演算して、スイッチング素子S6’に入力するためのPWM信号を生成する。
【0182】
なお、PWM信号生成部53’の構成は、上述したものに限定されない。指令値信号Xu1,Xv1,Xw1から、各スイッチング素子をそれぞれ駆動するためのPWM信号を生成することができるものであれば、他の方法を用いてもよい。
【0183】
第2実施形態においても、指令値信号Xu1,Xv1,Xw1に基づいて生成されたPWM信号が入力されるので、スイッチング素子のスイッチング回数を低減することができ、スイッチングロスを低減することができる。また、インバータ回路2’の点O(図24参照)の電位の変化の中心電位および振幅も、それぞれフラグ信号fgのデューティ比および周期に応じて変化する。したがって、点Oの電位を任意の電位に制御することができる。
【0184】
上記第1および第2実施形態においては、フラグ信号fgの周期およびデューティ比をあらかじめ設定する場合について説明したが、状況に応じてフラグ信号fgの周期またはデューティ比を変化させるようにしてもよい。フラグ信号fgのデューティ比を状況に応じて変化させる場合の例を第3実施形態として、図26〜図27を参照して説明する。
【0185】
図26は、第3実施形態に係るインバータ回路および直流電源を説明するためのブロック図である。同図において、図2に示すインバータ回路2と同一または類似の要素には、同一の符号を付している。
【0186】
インバータ回路2”は、直流電源1から入力される直流電圧を分圧用コンデンサC1,C2で分圧することで点Oを中間の電位とする代わりに、2つの直流電源1’a,1’bを直列接続して両者の接続点である点Oを中間の電位としている点で、第1実施形態に係るインバータ回路2(図2参照)と異なる。直流電源1’a,1’bは太陽電池を備えている。
【0187】
図27は、第3実施形態に係る指令値信号生成部を説明するためのブロック図である。同図において、図9に示す指令値信号生成部52と同一または類似の要素には、同一の符号を付している。
【0188】
指令値信号生成部52’は、デューティ比変更部527を備えている点で、指令値信号生成部52(図9参照)と異なる。デューティ比変更部527は、直流電源1’a,1’bの出力をそれぞれ最大電力に追従させるための目標電圧を入力されて、点Oの電位の変化の中心電位を適切な電位とするための(フラグ信号fgの)デューティ比を決定するものである。最大電力追従のための目標電圧は、周知の最大電力追従制御により算出される(詳細な説明は省略する)。先述したように、点Oの電位の変化の中心電位は、フラグ信号fgのデューティ比に応じて変化する。デューティ比変更部527は、直流電源1’aの目標電圧E1と直流電源1’bの目標電圧E2との合計値に対する目標電圧E2の割合である目標割合R(=E2/(E1+E2))とフラグ信号fgのデューティ比との対応関係を記憶しており、入力された目標電圧E1,E2から目標割合Rを算出してこれに対応するデューティ比を決定する。例えば、E1とE2とが等しい場合、目標割合R(=0.5)に対応するデューティ比を「0.5」とし、E1>E2の場合、記憶されている対応関係からデューティ比をD(<0.5)とする。デューティ比変更部527は、決定したデューティ比をデューティ比設定部524に出力する。デューティ比設定部524は、入力されたデューティ比をフラグ信号fgのデューティ比に設定する。なお、目標割合Rとデューティ比との対応関係を記憶しておく代わりに、直流電源1’aおよび直流電源1’bの出力電圧から算出された割合を目標割合Rとするようにフィードバック制御するようにしてもよい。
【0189】
第3実施形態においても第1実施形態と同様の効果を奏することができる。また、フラグ信号fgのデューティ比を状況に応じて変化させることにより、直流電源1’a,1’bの出力をそれぞれ最大電力に追従させることができる。
【0190】
上記第1ないし第3実施形態においては、インバータ回路2(2’,2”)が3レベルインバータ回路の場合について説明したが、これに限られない。インバータ回路2(2’,2”)が3レベル以外のマルチレベルインバータ回路の場合でも、本発明を適用することができる。この場合でも、指令値信号Xu1,Xv1,Xw1に基づいて生成されたPWM信号が入力されるので、スイッチング素子のスイッチング回数を低減することができ、スイッチングロスを低減することができる。また、インバータ回路から出力される相電圧の中間電位(取りうる複数の電位のうち、負極の電位「0」と正極の電位「E」以外の電位)の変化の中心電位および振幅を、任意の電位に制御することができる。
【0191】
上記第1ないし第3実施形態においては、系統連系インバータシステムのインバータ装置(インバータ回路および制御回路)について説明したが、これに限られない。本発明は、他のシステムのインバータ装置にも適用することができる。
【0192】
本発明に係るインバータ装置、および、このインバータ装置を備える系統連系インバータシステムは、上述した実施形態に限定されるものではない。本発明に係るインバータ装置、および、このインバータ装置を備える系統連系インバータシステムの各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【0193】
A 系統連系インバータシステム
1,1’a,1’b 直流電源
2,2’,2” インバータ回路
S1〜S12,S1'〜S6' スイッチング素子
D1〜D12 還流ダイオード
Dc1,Dc2 クランプダイオード
C1,C2 分圧用コンデンサ
3 フィルタ回路
4 変圧回路
5 制御回路
51 フィードバック制御部
52,52’ 指令値信号生成部
521 第1信号生成部
522 第2信号生成部
523 周期設定部
524 デューティ比設定部
525 フラグ信号生成部
526 信号組合部
53,53’ PWM信号生成部
531 第1比較部(第1のパルス生成手段)
532 第2比較部(第2のパルス生成手段)
533 NOR部(第3のパルス生成手段)
534,535 OR部
B 三相電力系統

【特許請求の範囲】
【請求項1】
マルチレベルインバータ回路と、
前記マルチレベルインバータ回路が出力する交流相電圧の波形が第1の波形と第2の波形とを組み合わせた波形となるようなPWM信号を生成して、前記マルチレベルインバータ回路に入力する制御回路と、
を備え、
前記第1の波形は、1周期の波形が、1/3の期間で所定の下限電圧値であり、続く1/3の期間で位相が0から2π/3の区間の正弦波の波形を前記所定の下限電圧値だけ上方にシフトさせた波形であり、残りの1/3の期間で位相がπ/3からπの区間の正弦波の波形を前記所定の下限電圧値だけ上方にシフトさせた波形であり、
前記第2の波形は、1周期の波形が、1/3の期間で所定の上限電圧値であり、続く1/3の期間で位相がπから5π/3の区間の正弦波の波形を前記所定の上限電圧値だけ上方にシフトさせた波形であり、残りの1/3の期間で位相が4π/3から2πの区間の正弦波の波形を前記所定の上限電圧値だけ上方にシフトさせた波形である、
ことを特徴とするインバータ装置。
【請求項2】
前記制御回路は、
第1の信号と第2の信号とを組み合わせた第1の指令値信号と、前記第1の信号に対して位相が2π/3だけ遅れた信号と前記第2の信号に対して位相が2π/3だけ遅れた信号とを組み合わせた第2の指令値信号と、前記第1の信号に対して位相が4π/3だけ遅れた信号と前記第2の信号に対して位相が4π/3だけ遅れた信号とを組み合わせた第3の指令値信号とを生成する指令値信号生成手段と、
前記各指令値信号に基づいてPWM信号を生成するPWM信号生成手段と、
を備えており、
前記第1の信号は、1周期の波形が、1/3の期間で所定の下限値であり、続く1/3の期間で位相が0から2π/3の区間の正弦波の波形を前記所定の下限値だけ上方にシフトさせた波形であり、残りの1/3の期間で位相がπ/3からπの区間の正弦波の波形を前記所定の下限値だけ上方にシフトさせた波形であり、
前記第2の信号は、1周期の波形が、1/3の期間で所定の上限値であり、続く1/3の期間で位相がπから5π/3の区間の正弦波の波形を前記所定の上限値だけ上方にシフトさせた波形であり、残りの1/3の期間で位相が4π/3から2πの区間の正弦波の波形を前記所定の上限値だけ上方にシフトさせた波形である、
請求項1に記載のインバータ装置。
【請求項3】
前記指令値信号生成手段は、
所定の周期でハイレベルとローレベルとを繰り返すフラグ信号を生成し、
前記フラグ信号に基づいて、前記第1の信号と第2の信号とを切り替えることで前記第1の指令値信号を生成する、
請求項2に記載のインバータ装置。
【請求項4】
前記指令値信号生成手段は、前記マルチレベルインバータ回路が出力する三相の交流相電圧の波形をそれぞれ指令するために生成された3つの相電圧指令値信号の差分信号である3つの線間電圧指令値信号と、前記フラグ信号とを用いて、次の方法で前記第1ないし第3の指令値信号を生成する、請求項3に記載のインバータ装置。
(a)前記三相を、U相、前記U相より位相が2π/3だけ遅れるV相、前記U相より位相が4π/3だけ遅れるW相とし、U相、V相、W相の相電圧指令値信号をそれぞれXu,Xv,Xwとし、XuからXvを減算した線間電圧指令値信号をXuv、XvからXwを減算した線間電圧指令値信号をXvw、XwからXuを減算した線間電圧指令値信号をXwuとする。
(b1)前記フラグ信号がローレベルであり、Xuvの絶対値がXvwの絶対値およびXwuの絶対値より大きい場合で、Xuvが正の値の場合、前記第1の指令値信号Xu1をXuvとし、前記第2の指令値信号Xv1を「0」とし、前記第3の指令値信号Xw1をXvwのマイナス値とする。
(c1)前記フラグ信号がローレベルであり、Xuvの絶対値がXvwの絶対値およびXwuの絶対値より大きい場合で、Xuvが負の値の場合、Xu1を「0」とし、Xv1をXuvのマイナス値とし、Xw1をXwuとする。
(d1)前記フラグ信号がローレベルであり、Xvwの絶対値がXuvの絶対値およびXwuの絶対値より大きい場合で、Xvwが正の値の場合、Xu1をXwuのマイナス値とし、Xv1をXvwとし、Xw1を「0」とする。
(e1)前記フラグ信号がローレベルであり、Xvwの絶対値がXuvの絶対値およびXwuの絶対値より大きい場合で、Xvwが負の値の場合、Xu1をXuvとし、Xv1を「0」とし、Xw1をXvwのマイナス値とする。
(f1)前記フラグ信号がローレベルであり、Xwuの絶対値がXuvの絶対値およびXvwの絶対値より大きい場合で、Xwuが正の値の場合、Xu1を「0」とし、Xv1をXuvのマイナス値とし、Xw1をXwuとする。
(g1)前記フラグ信号がローレベルであり、Xwuの絶対値がXuvの絶対値およびXvwの絶対値より大きい場合で、Xwuが負の値の場合、Xu1をXwuのマイナス値とし、Xv1をXvwとし、Xw1を「0」とする。
(b2)前記フラグ信号がハイレベルであり、Xuvの絶対値がXvwの絶対値およびXwuの絶対値より大きい場合で、Xuvが正の値の場合、Xu1を所定値とし、Xv1を前記所定値からXuvを減算した値とし、Xw1を前記所定値にXwuを加算した値とする。
(c2)前記フラグ信号がハイレベルであり、Xuvの絶対値がXvwの絶対値およびXwuの絶対値より大きい場合で、Xuvが負の値の場合、Xu1を前記所定値にXuvを加算した値とし、Xv1を前記所定値とし、Xw1を前記所定値からXvwを減算した値とする。
(d2)前記フラグ信号がハイレベルであり、Xvwの絶対値がXuvの絶対値およびXwuの絶対値より大きい場合で、Xvwが正の値の場合、Xu1を前記所定値にXuvを加算した値とし、Xv1を前記所定値とし、Xw1を前記所定値からXvwを減算した値とする。
(e2)前記フラグ信号がハイレベルであり、Xvwの絶対値がXuvの絶対値およびXwuの絶対値より大きい場合で、Xvwが負の値の場合、Xu1を前記所定値からXwuを減算した値とし、Xv1を前記所定値にXvwを加算した値とし、Xw1を前記所定値とする。
(f2)前記フラグ信号がハイレベルであり、Xwuの絶対値がXuvの絶対値およびXvwの絶対値より大きい場合で、Xwuが正の値の場合、Xu1を前記所定値からXwuを減算した値とし、Xv1を前記所定値にXvwを加算した値とし、Xw1を前記所定値とする。
(g2)前記フラグ信号がハイレベルであり、Xwuの絶対値がXuvの絶対値およびXvwの絶対値より大きい場合で、Xwuが負の値の場合、Xu1を前記所定値とし、Xv1を前記所定値からXuvを減算した値とし、Xw1を前記所定値にXwuを加算した値とする。
【請求項5】
前記指令値信号生成手段は、
前記フラグ信号の周期を設定する周期設定部と、
前記フラグ信号の周期に対するハイレベルである期間の比率であるデューティ比を設定するデューティ比設定部と、
を備えている、請求項3または4に記載のインバータ装置。
【請求項6】
前記指令値信号生成手段は、デューティ比設定部が設定するデューティ比を変更するデューティ比変更手段をさらに備えている、請求項5に記載のインバータ装置。
【請求項7】
前記マルチレベルインバータ回路は、3レベルインバータ回路である、請求項2ないし6のいずれかに記載のインバータ装置。
【請求項8】
前記PWM信号生成手段は、
前記所定の上限値と前記所定の下限値との中間値と、前記所定の上限値との間を変動する第1のキャリア信号を生成する第1のキャリア信号生成手段と、
前記中間値と前記所定の下限値との間を変動する第2のキャリア信号を生成する第2のキャリア信号生成手段と、
前記各指令値信号と前記第1のキャリア信号とを比較して第1のパルス信号を生成する第1のパルス生成手段と、
前記各指令値信号と前記第2のキャリア信号とを比較して第2のパルス信号を生成する第2のパルス生成手段と、
前記第1のパルス信号と前記第2のパルス信号との否定論理和に基づいて第3のパルス信号を生成する第3のパルス生成手段と、
を備えており、
前記第1のパルス信号、第2のパルス信号、および第3のパルス信号をPWM信号として出力する、
請求項7に記載のインバータ装置。
【請求項9】
前記第1のキャリア信号と前記第2のキャリア信号とは、周波数が同一である、
請求項8に記載のインバータ装置。
【請求項10】
前記マルチレベルインバータ回路は、各相の電圧が直流電源の負極側の電位、正極側の電位、および、前記負極側の電位と正極側の電位との中間の電位となるように構成されている、
請求項7ないし9のいずれかに記載のインバータ装置。
【請求項11】
前記マルチレベルインバータ回路に電力を供給する電源は太陽電池を備えている、請求項1ないし10のいずれかに記載のインバータ装置。
【請求項12】
請求項1ないし11のいずれかに記載のインバータ装置を備えている系統連系インバータシステム。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図29】
image rotate

【図30】
image rotate


【公開番号】特開2013−21895(P2013−21895A)
【公開日】平成25年1月31日(2013.1.31)
【国際特許分類】
【出願番号】特願2011−155692(P2011−155692)
【出願日】平成23年7月14日(2011.7.14)
【出願人】(000000262)株式会社ダイヘン (990)
【Fターム(参考)】