インバータ駆動装置
【課題】電気的に絶縁された回路間で電力伝達と信号伝達を行う構成を有していても、回路基板の小型化を容易に実現できる、インバータ駆動装置の提供をすること。
【解決手段】ＰＷＭ信号Ｓ１を互いに相補する２つの波形信号Ｓ３Ａ，Ｓ３Ｂに変換する変換回路と、下アーム素子４７Ａに駆動信号Ｓ７Ａを伝達する下アーム回路２１２と，上アーム素子４７Ｂに駆動信号Ｓ７Ｂを伝達する上アーム回路２１３と、下アーム回路２１２と上アーム回路２１３に給電を行うトランス３６とを備え、トランス３６が、２つの波形信号Ｓ３Ａ，Ｓ３Ｂのうち、波形信号Ｓ３Ａを下アーム回路２１２に伝達し、波形信号Ｓ３Ｂを上アーム回路２１３に伝達する、インバータ駆動装置。
【解決手段】ＰＷＭ信号Ｓ１を互いに相補する２つの波形信号Ｓ３Ａ，Ｓ３Ｂに変換する変換回路と、下アーム素子４７Ａに駆動信号Ｓ７Ａを伝達する下アーム回路２１２と，上アーム素子４７Ｂに駆動信号Ｓ７Ｂを伝達する上アーム回路２１３と、下アーム回路２１２と上アーム回路２１３に給電を行うトランス３６とを備え、トランス３６が、２つの波形信号Ｓ３Ａ，Ｓ３Ｂのうち、波形信号Ｓ３Ａを下アーム回路２１２に伝達し、波形信号Ｓ３Ｂを上アーム回路２１３に伝達する、インバータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的に絶縁された回路間で電力伝達と信号伝達が行われるインバータ駆動装置に関する。
【背景技術】
【０００２】
従来、電気的に絶縁された回路間での電力伝達手段として、プッシュプルコンバータやフライバックコンバータ等の絶縁型スイッチング電源用の電源トランスが使用され、電気的に絶縁された回路間での信号伝達手段として、フォトカプラや磁気カプラ等の絶縁通信素子が使用されていた。すなわち、電力伝達と信号伝達の用途毎に、それぞれ異なる絶縁部品が使われていた。
【０００３】
電気的に絶縁された回路間で電力伝達と信号伝達を行うことが可能な構成が開示された先行技術文献として、例えば、特許文献１，２が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５８−１０３０９５号公報
【特許文献２】特開２００９−４４８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＦＡ機器や車載機器を問わず、パワーエレクトロニクスユニットの小型化が推進されている中で、そのユニット内部の回路基板の小型化も同様に求められている。ところが、パワーエレクトロニクスユニットでは、絶縁破壊による感電・漏電を防止するため、モータやアクチュエータ等を駆動する駆動回路などの高電圧回路部と、制御回路（例えば、マイクロコンピュータ（以下、「マイコン」という））などの低電圧回路部とを電気的に絶縁する必要がある。絶縁に必要な距離はＪＩＳ等で規格化されていて、高電圧／低電圧回路部間の電位差に比例して、絶縁距離は長くなる。そのため、高電圧を扱うパワーエレクトロニクスユニットでは、絶縁距離が長くなる傾向があり、そのユニット内部の回路基板上の絶縁部品も絶縁距離を確保するために体格の大きなものを使用しなければならず、ユニット内部の回路基板を小型化することは容易ではない。
【０００６】
このようなパワーエレクトロニクスユニットの一例として、インバータ駆動装置が挙げられる。図１は、インバータ駆動装置の一例を示したものである。図１に示されるインバータ駆動装置１００は、低電圧回路部として低圧回路１１を有し、高電圧回路部として下アーム回路１２及び上アーム回路１３を有している。
【０００７】
低圧回路１１の電源ＩＣ２Ａは、トランジスタ３Ａ，４Ａの駆動を制御することによって、トランス１０Ａを介して、下アーム回路１２側の電源電圧ＶＢ１を生成する。電源電圧ＶＢ１は、ＩＧＢＴなどの半導体スイッチング素子１７Ａを駆動する駆動回路１９Ａの動作電源である。同様に、低圧回路１１の電源ＩＣ２Ｂは、トランジスタ３Ｂ，４Ｂの駆動を制御することによって、トランス１０Ｂを介して、上アーム回路１３側の電源電圧ＶＢ２を生成する。電源電圧ＶＢ２は、ＩＧＢＴなどの半導体スイッチング素子１７Ｂを駆動する駆動回路１９Ｂの動作電源である。
【０００８】
一方、低圧回路１１のマイコン１は、トランジスタ５Ａの駆動をＰＷＭ制御することによって、フォトカプラ１１Ａを介して、半導体スイッチング素子１７Ａを駆動する駆動回路１９Ａの動作を制御する。フォトカプラ１１Ａは、半導体スイッチング素子１７Ａの駆動信号を伝達するための信号伝達素子である。同様に、マイコン１は、トランジスタ５Ｂの駆動をＰＷＭ制御することによって、フォトカプラ１１Ｂを介して、半導体スイッチング素子１７Ｂを駆動する駆動回路１９Ｂの動作を制御する。フォトカプラ１１Ｂは、半導体スイッチング素子１７Ｂの駆動信号を伝達するための信号伝達素子である。
【０００９】
このように、インバータ駆動装置１００は、低圧回路１１と下アーム回路１２との間の電力伝達手段及び信号伝達手段として、トランス１０Ａ及びフォトカプラ１１Ａを備え、低圧回路１１と上アーム回路１３との間の電力伝達手段及び信号伝達手段として、トランス１０Ｂ及びフォトカプラ１１Ｂを備えている。
【００１０】
しかしながら、図１に例示されるようなインバータ駆動装置の構成では、アーム回路毎に電力伝達手段と信号伝達手段が必要なため、回路基板を小型化することが難しい。
【００１１】
そこで、本発明は、電気的に絶縁された回路間で電力伝達と信号伝達を行う構成を有していても、回路基板の小型化を容易に実現できる、インバータ駆動装置の提供を目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明に係るインバータ駆動装置は、
入力信号を互いに相補する２つの波形信号に変換する変換回路と、
第１の半導体スイッチング素子に駆動信号を伝達する下アーム回路と、
第２の半導体スイッチング素子に駆動信号を伝達する上アーム回路と、
前記下アーム回路と前記上アーム回路に給電を行うトランスとを備え、
前記トランスが、前記２つの波形信号のうち、一方の波形信号を前記下アーム回路に伝達し、他方の波形信号を前記上アーム回路に伝達する、ことを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、電気的に絶縁された回路間で電力伝達と信号伝達を行う構成を有していても、回路基板の小型化を容易に実現できる。
【図面の簡単な説明】
【００１４】
【図１】インバータ駆動装置１００の構成図である。
【図２】本発明の一実施形態であるインバータ駆動装置２００の構成図である。
【図３】インバータ駆動装置２００の各部の信号波形である。
【図４】デッドタイム生成回路６０の構成図である。
【図５】デッドタイムＤＴ１，ＤＴ２が付与された場合の信号波形である。
【図６】本発明のインバータ駆動装置の実施例であるモータ駆動装置３００の構成図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら、本発明を実施するための形態の説明を行う。図２は、本発明の一実施形態であるインバータ駆動装置２００の構成図である。図３は、インバータ駆動装置２００の各部の信号波形である。図２に示される各構成部品が基板上に実装され、回路基板を構成する。
【００１６】
ＳｉＣを用いたインバータ駆動装置２００は、半導体スイッチング素子１７Ａと１７Ｂによって構成されるハーフブリッジ回路を備え、半導体スイッチング素子１７Ａ，１７Ｂを駆動することによって、１７Ａと１７Ｂとの接続点であるノード５６に接続される不図示の負荷に流れる電流を制御する。半導体スイッチング素子１７Ａ，１７Ｂ及び後述する他のトランジスタは、電流の導通・遮断が可能な半導体素子である。その具体例として、ＩＧＢＴ，ＭＯＳＦＥＴ，バイポーラトランジスタなどのトランジスタが挙げられる。以下、半導体スイッチング素子１７Ａを下アーム素子１７Ａといい、半導体スイッチング素子１７Ｂを上アーム素子１７Ｂという。
【００１７】
インバータ駆動装置２００は、低電圧回路部として低圧回路２１１を有し、高電圧回路部として下アーム回路２１２及び上アーム回路２１３を有している。より詳細には、インバータ駆動装置２００は、マイコン３１と、送信回路６１と、プッシュプルコンバータ６２と、受信回路６３とを備えている。
【００１８】
マイコン３１は、送信回路６１の符号化ＩＣ３２に入力される入力信号として、下アーム素子１７Ａと上アーム素子１７Ｂを駆動するためのＰＷＭ信号Ｓ１を出力する制御部である。
【００１９】
送信回路６１の符号化ＩＣ３２は、クロック信号ＣＬＫ１に従って、ＰＷＭ信号Ｓ１をバイフェーズ符号化するバイフェーズ符号化回路３３を備えている。送信回路６１の符号化ＩＣ３２は、プッシュプルコンバータ６２のローサイドＭＯＳＦＥＴ３５Ａの駆動信号として、バイフェーズ符号化回路３３がＰＷＭ信号Ｓ１をバイフェーズ符号化することにより得られたバイフェーズ符号化信号Ｓ２Ａを出力する。また、符号化ＩＣ３２は、プッシュプルコンバータ６２のハイサイドＭＯＳＦＥＴ３５Ｂの駆動信号として、バイフェーズ符号化信号Ｓ２Ａを反転回路３４によって反転させた相補信号Ｓ２Ｂ（バイフェーズ符号化信号Ｓ２Ｂ）を出力する（図３参照）。
【００２０】
ローサイドＭＯＳＦＥＴ３５Ａは、トランス３６のローサイド一次巻線３７Ａに印加されるローサイド入力電圧信号として、バイフェーズ符号化信号Ｓ２Ａのレベルを反転させたバイフェーズ符号化信号Ｓ３Ａを出力する。一方、ハイサイドＭＯＳＦＥＴ３５Ｂは、トランス３６のハイサイド一次巻線３７Ｂに印加されるハイサイド入力電圧信号として、バイフェーズ符号化信号Ｓ２Ｂのレベルを反転させたバイフェーズ符号化信号Ｓ３Ｂを出力する。
【００２１】
つまり、送信回路６１、並びにローサイドＭＯＳＦＥＴ３５Ａ及びハイサイドＭＯＳＦＥＴ３５Ｂによって、ＰＷＭ信号Ｓ１が、互いに相補する２つのバイフェーズ符号化された信号Ｓ３Ａ，Ｓ３Ｂに変換されている。
【００２２】
プッシュプルコンバータ６２は、下アーム回路２１２と上アーム回路２１３のそれぞれに電力と信号を伝達できるように、１入力２出力の電源トランス３６を備えている。トランス３６の一次側のセンタータップには入力電圧ＶＣが供給される。入力電圧ＶＣは、低圧回路２１１側の電源電圧である。トランス３６の二次側のローサイドの二次巻線（３８Ａ，３９Ａ）の両端にはダイオード４２Ａ，４３Ａのアノードが接続され、トランス３６の二次側のハイサイドの二次巻線（３８Ｂ，３９Ｂ）の両端にはダイオード４２Ｂ，４３Ｂのアノードが接続されている。トランス３６の二次側のローサイドのセンタータップには、電解コンデンサ４４Ａの負極端子及び下アーム素子４７Ａのエミッタが接続され、トランス３６の二次側のハイサイドのセンタータップには、電解コンデンサ４４Ｂの負極端子及び上アーム素子４７Ｂのエミッタが接続されている。電解コンデンサ４４Ａの正極端子は、ダイオード４２Ａ，４３Ａのカソードに接続され、電解コンデンサ４４Ｂの正極端子は、ダイオード４２Ｂ，４３Ｂのカソードに接続されている。
【００２３】
したがって、この構成によれば、トランス３５は、一次側の入力電圧ＶＣとバイフェーズ符号化信号Ｓ３Ａ，Ｓ３Ｂとに基づいて、二次側の下アーム回路２１２側の電源電圧ＶＢ１の電力伝達と、二次側の上アーム回路２１３側の電源電圧ＶＢ２の電力伝達とを行うことができる。そして、下アーム回路２１２と上アーム回路２１３の両方に給電可能なトランス３６が、ローサイドの二次巻線（３８Ａ，３９Ａ）から出力される出力波形信号Ｓ４Ａとして、バイフェーズ符号化信号Ｓ３Ａを下アーム回路２１２に伝達できるとともに、ハイサイドの二次巻線（３８Ｂ，３９Ｂ）から出力される出力波形信号Ｓ４Ｂとして、バイフェーズ符号化信号Ｓ３Ｂを上アーム回路２１３に伝達できる（図３参照）。
【００２４】
受信回路６３は、出力波形信号Ｓ４Ａに従って下アーム素子４７Ａを駆動するローサイドの駆動ＩＣ４９Ａと、出力波形信号Ｓ４Ｂに従って上アーム素子４７Ｂを駆動するハイサイドの駆動ＩＣ４９Ｂとを備えている。駆動ＩＣ４９Ａは、バイフェーズ符号化された出力波形信号Ｓ４Ａを復号するバイフェーズ復号回路４８Ａを備え、駆動ＩＣ４９Ｂは、バイフェーズ符号化された出力波形信号Ｓ４Ｂを復号するバイフェーズ復号回路４８Ｂを備えている。
【００２５】
下アーム回路２１２の駆動ＩＣ４９Ａは、下アーム素子４７Ａの駆動信号として、バイフェーズ復号回路４８Ａが出力波形信号Ｓ４Ａを復調することにより得られたゲート信号Ｓ７Ａを出力する。バイフェーズ復号回路４８Ａは、出力波形信号Ｓ４Ａを復調してプリドライブ信号Ｓ６Ａを生成する。ハイサイドトランジスタ４６Ａは、プリドライブ信号Ｓ６Ａに基づいて、オン／オフする。ハイサイドトランジスタ４６Ａがオン状態のとき、下アーム素子４７Ａはオン状態であり、ハイサイドトランジスタ４６Ａがオフ状態のとき、下アーム素子４７Ａはオフ状態である。上アーム回路２１３についても同様である。すなわち、駆動ＩＣ４９Ｂは、上アーム素子４７Ｂの駆動信号として、バイフェーズ復号回路４８Ｂが出力波形信号Ｓ４Ｂを復調することにより得られたゲート信号Ｓ７Ｂを出力する（図３参照）。
【００２６】
したがって、図２の構成によれば、図１に信号伝達手段として例示したフォトカプラ１７Ａ，１７Ｂを削除することができる。また、上アーム回路と下アーム回路への電力伝達及び信号伝達を一つのトランス３６で行うことができる。つまり、回路基板の小型化を容易に実現でき、部品点数やコストの削減を容易に実現できる。
【００２７】
ところで、本発明のインバータ駆動装置の下アーム回路と上アーム回路のそれぞれに、デッドタイム付与手段が備えられていると、上アーム素子と下アーム素子に流れる貫通電流の発生を防ぐ点で好適である。このデッドタイム付与手段は、バイフェーズ符号化された信号を復号した信号に、そのバイフェーズ符号化された信号に含まれるクロック成分を利用して、デッドタイムを付与する。
【００２８】
例えば、図２の場合、トランス３６の二次側から下アーム回路２１２と上アーム回路２１３のそれぞれに伝達されるバイフェーズ符号化された出力波形信号Ｓ４Ａ，Ｓ４Ｂは、その位相差が１８０°反転しているが、そのクロック成分の位相差は零である。そのため、そのクロック成分から抽出して生成されたクロック信号（以下、「クロック信号ＣＬＫ２」という）の位相差も零である。つまり、クロック信号ＣＬＫ２を利用してデッドタイムを生成すれば、ゲート信号Ｓ７Ａ，Ｓ７Ｂのそれぞれにデッドタイムを遅延無く付与することができる。デッドタイム付与手段の具体例を図４に示す。
【００２９】
図４は、デッドタイム生成回路５０の構成図である。デッドタイム生成回路５０は、２段のＤフリップフロップ６１，６２と、ＡＮＤ回路６３とを備えたデッドタイム付与手段である。Ｄフリップフロップの数に応じてデッドタイムの長さを伸縮でき、その数を増やした分だけデッドタイムの長さを伸ばすことができる。デッドタイム生成回路５０の出力信号Ｓ９が、上述のゲート信号Ｓ７Ａ，Ｓ７Ｂ（又は、プリドライブ信号Ｓ６Ａ，Ｓ６Ｂ）として生成される。
【００３０】
図５は、デッドタイムＤＴ１，ＤＴ２が付与された場合の信号波形である。下アーム側のバイフェーズ復号回路４８Ａは、バイフェーズ符号化された出力波形信号Ｓ４Ａを復調することによって、復調ＰＷＭ信号Ｓ８Ａを生成する。下アーム側のデッドタイム生成回路５０Ａは、復調ＰＷＭ信号Ｓ８Ａの立ち上がりエッジからデッドタイムＤＴ２だけ遅延したデッドタイム付与ＰＷＭ信号Ｓ９Ａを生成する。駆動ＩＣ４９Ａは、下アーム素子４７Ａのゲートに印加されるゲート信号Ｓ７Ａとして、デッドタイム付与ＰＷＭ信号Ｓ９Ａを出力する。デッドタイム付与ＰＷＭ信号Ｓ９Ａがハイレベルのとき、下アーム素子４７Ａはオンし、デッドタイム付与ＰＷＭ信号Ｓ９Ａがローレベルのとき、下アーム素子４７Ａはオフする。
【００３１】
同様に、上アーム側のバイフェーズ復号回路４８Ｂは、バイフェーズ符号化された出力波形信号Ｓ４Ｂを復調することによって、復調ＰＷＭ信号Ｓ８Ｂを生成する。上アーム側のデッドタイム生成回路５０Ｂは、復調ＰＷＭ信号Ｓ８Ｂの立ち上がりエッジからデッドタイムＤＴ１だけ遅延したデッドタイム付与ＰＷＭ信号Ｓ９Ｂを生成する。駆動ＩＣ４９Ｂは、上アーム素子４７Ｂのゲートに印加されるゲート信号Ｓ７Ｂとして、デッドタイム付与ＰＷＭ信号Ｓ９Ｂを出力する。デッドタイム付与ＰＷＭ信号Ｓ９Ｂがハイレベルのとき、上アーム素子４７Ｂはオンし、デッドタイム付与ＰＷＭ信号Ｓ９Ｂがローレベルのとき、上アーム素子４７Ｂはオフする。
【００３２】
したがって、一般に精確なデッドタイムを付与するにはクリスタル等の発振子を使ったクロック回路が必要であるが、上記のデッドタイム付与手段を設けることによって、そのようなクロック回路が無くても、精確なデッドタイムを付与することができる。
【００３３】
図６は、本発明のインバータ駆動装置の実施例であるモータ駆動装置３００の構成図である。モータ駆動装置３００は、モータ８０を駆動する駆動装置であって、半導体スイッチング素子ＳＷ１〜ＳＷ６（例えば、ＩＧＢＴ）から構成されるインバータ回路と、そのインバータ回路を駆動する駆動回路部７０とを備えている。駆動回路部７０は、ＭＣＵ７１と、Ｐ／Ｓ−ＩＣ（７２Ｕ，７２Ｖ，７２Ｗ）と、トランス（７３Ｕ，７３Ｖ，７３Ｗ）と、プリドライバ（７４Ｕ，７４Ｖ，７４Ｗ）とを備えている。
【００３４】
ＭＣＵ７１は、モータ８０を駆動するためのＰＷＭ信号を、各相のＰ／Ｓ−ＩＣに出力するマイコンである。Ｐ／Ｓ−ＩＣ７２Ｕは、ＭＣＵ７１から出力されたＰＷＭ信号をバイフェーズ符号化し、そのバイフェーズ符号化した信号でトランス７３Ｕを駆動する電源ＩＣである。トランス７３Ｕから出力される電力でプリドライバ７４Ｕ１，７４Ｕ２を動作させる。また、トランス７３Ｕから出力される信号を受信して復号したプリドライバ７４Ｕ１，７４Ｕ２が、デッドタイムを付与してＩＧＢＴ等の半導体スイッチング素子ＳＷ１，ＳＷ２を駆動する。他のＶ相、Ｗ相についても同様である。このような構成によれば、電源電圧Ｅ１を動作電源電圧とする半導体スイッチング素子ＳＷ１〜ＳＷ６のスイッチ動作により生成される３相交流電流によって、モータ８０の駆動が可能である。
【００３５】
なお、本構成は、例えば、ＦＡ機器のモータ、エアコンや冷蔵庫等の家庭用電化製品のモータ、モータとエンジンを併用するいわゆるハイブリッド車両や電気自動車等の車載モータなどの駆動装置にも適用できる。
【００３６】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００３７】
例えば、本発明の実施例としてモータ駆動装置の場合を例に挙げたが、スイッチング電源装置に適用することもできる。
【符号の説明】
【００３８】
１０Ａ，１０Ｂ トランス
１１Ａ，１１Ｂ フォトカプラ
１７Ａ，４７Ａ 下アーム素子（半導体スイッチング素子）
１７Ｂ，４７Ｂ 上アーム素子（半導体スイッチング素子）
１９Ａ，１９Ｂ 駆動回路
３１ マイコン
３２ 符号化ＩＣ
３３ バイフェーズ符号化回路３３
３６ トランス
４９Ａ，４９Ｂ 駆動ＩＣ
５０ デッドタイム生成回路
６１，６２ Ｄフリッププロップ
７０ 駆動回路部
８０ モータ
１００，２００ インバータ駆動装置
３００ モータ駆動装置
Ｓ１ ＰＷＭ信号
Ｓ２Ａ，Ｓ２Ｂ，Ｓ３Ａ，Ｓ３Ｂ，Ｓ４Ａ，Ｓ４Ｂ バイフェーズ符号化信号
Ｓ７Ａ，Ｓ７Ｂ ゲート信号
【技術分野】
【０００１】
本発明は、電気的に絶縁された回路間で電力伝達と信号伝達が行われるインバータ駆動装置に関する。
【背景技術】
【０００２】
従来、電気的に絶縁された回路間での電力伝達手段として、プッシュプルコンバータやフライバックコンバータ等の絶縁型スイッチング電源用の電源トランスが使用され、電気的に絶縁された回路間での信号伝達手段として、フォトカプラや磁気カプラ等の絶縁通信素子が使用されていた。すなわち、電力伝達と信号伝達の用途毎に、それぞれ異なる絶縁部品が使われていた。
【０００３】
電気的に絶縁された回路間で電力伝達と信号伝達を行うことが可能な構成が開示された先行技術文献として、例えば、特許文献１，２が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５８−１０３０９５号公報
【特許文献２】特開２００９−４４８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＦＡ機器や車載機器を問わず、パワーエレクトロニクスユニットの小型化が推進されている中で、そのユニット内部の回路基板の小型化も同様に求められている。ところが、パワーエレクトロニクスユニットでは、絶縁破壊による感電・漏電を防止するため、モータやアクチュエータ等を駆動する駆動回路などの高電圧回路部と、制御回路（例えば、マイクロコンピュータ（以下、「マイコン」という））などの低電圧回路部とを電気的に絶縁する必要がある。絶縁に必要な距離はＪＩＳ等で規格化されていて、高電圧／低電圧回路部間の電位差に比例して、絶縁距離は長くなる。そのため、高電圧を扱うパワーエレクトロニクスユニットでは、絶縁距離が長くなる傾向があり、そのユニット内部の回路基板上の絶縁部品も絶縁距離を確保するために体格の大きなものを使用しなければならず、ユニット内部の回路基板を小型化することは容易ではない。
【０００６】
このようなパワーエレクトロニクスユニットの一例として、インバータ駆動装置が挙げられる。図１は、インバータ駆動装置の一例を示したものである。図１に示されるインバータ駆動装置１００は、低電圧回路部として低圧回路１１を有し、高電圧回路部として下アーム回路１２及び上アーム回路１３を有している。
【０００７】
低圧回路１１の電源ＩＣ２Ａは、トランジスタ３Ａ，４Ａの駆動を制御することによって、トランス１０Ａを介して、下アーム回路１２側の電源電圧ＶＢ１を生成する。電源電圧ＶＢ１は、ＩＧＢＴなどの半導体スイッチング素子１７Ａを駆動する駆動回路１９Ａの動作電源である。同様に、低圧回路１１の電源ＩＣ２Ｂは、トランジスタ３Ｂ，４Ｂの駆動を制御することによって、トランス１０Ｂを介して、上アーム回路１３側の電源電圧ＶＢ２を生成する。電源電圧ＶＢ２は、ＩＧＢＴなどの半導体スイッチング素子１７Ｂを駆動する駆動回路１９Ｂの動作電源である。
【０００８】
一方、低圧回路１１のマイコン１は、トランジスタ５Ａの駆動をＰＷＭ制御することによって、フォトカプラ１１Ａを介して、半導体スイッチング素子１７Ａを駆動する駆動回路１９Ａの動作を制御する。フォトカプラ１１Ａは、半導体スイッチング素子１７Ａの駆動信号を伝達するための信号伝達素子である。同様に、マイコン１は、トランジスタ５Ｂの駆動をＰＷＭ制御することによって、フォトカプラ１１Ｂを介して、半導体スイッチング素子１７Ｂを駆動する駆動回路１９Ｂの動作を制御する。フォトカプラ１１Ｂは、半導体スイッチング素子１７Ｂの駆動信号を伝達するための信号伝達素子である。
【０００９】
このように、インバータ駆動装置１００は、低圧回路１１と下アーム回路１２との間の電力伝達手段及び信号伝達手段として、トランス１０Ａ及びフォトカプラ１１Ａを備え、低圧回路１１と上アーム回路１３との間の電力伝達手段及び信号伝達手段として、トランス１０Ｂ及びフォトカプラ１１Ｂを備えている。
【００１０】
しかしながら、図１に例示されるようなインバータ駆動装置の構成では、アーム回路毎に電力伝達手段と信号伝達手段が必要なため、回路基板を小型化することが難しい。
【００１１】
そこで、本発明は、電気的に絶縁された回路間で電力伝達と信号伝達を行う構成を有していても、回路基板の小型化を容易に実現できる、インバータ駆動装置の提供を目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明に係るインバータ駆動装置は、
入力信号を互いに相補する２つの波形信号に変換する変換回路と、
第１の半導体スイッチング素子に駆動信号を伝達する下アーム回路と、
第２の半導体スイッチング素子に駆動信号を伝達する上アーム回路と、
前記下アーム回路と前記上アーム回路に給電を行うトランスとを備え、
前記トランスが、前記２つの波形信号のうち、一方の波形信号を前記下アーム回路に伝達し、他方の波形信号を前記上アーム回路に伝達する、ことを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、電気的に絶縁された回路間で電力伝達と信号伝達を行う構成を有していても、回路基板の小型化を容易に実現できる。
【図面の簡単な説明】
【００１４】
【図１】インバータ駆動装置１００の構成図である。
【図２】本発明の一実施形態であるインバータ駆動装置２００の構成図である。
【図３】インバータ駆動装置２００の各部の信号波形である。
【図４】デッドタイム生成回路６０の構成図である。
【図５】デッドタイムＤＴ１，ＤＴ２が付与された場合の信号波形である。
【図６】本発明のインバータ駆動装置の実施例であるモータ駆動装置３００の構成図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら、本発明を実施するための形態の説明を行う。図２は、本発明の一実施形態であるインバータ駆動装置２００の構成図である。図３は、インバータ駆動装置２００の各部の信号波形である。図２に示される各構成部品が基板上に実装され、回路基板を構成する。
【００１６】
ＳｉＣを用いたインバータ駆動装置２００は、半導体スイッチング素子１７Ａと１７Ｂによって構成されるハーフブリッジ回路を備え、半導体スイッチング素子１７Ａ，１７Ｂを駆動することによって、１７Ａと１７Ｂとの接続点であるノード５６に接続される不図示の負荷に流れる電流を制御する。半導体スイッチング素子１７Ａ，１７Ｂ及び後述する他のトランジスタは、電流の導通・遮断が可能な半導体素子である。その具体例として、ＩＧＢＴ，ＭＯＳＦＥＴ，バイポーラトランジスタなどのトランジスタが挙げられる。以下、半導体スイッチング素子１７Ａを下アーム素子１７Ａといい、半導体スイッチング素子１７Ｂを上アーム素子１７Ｂという。
【００１７】
インバータ駆動装置２００は、低電圧回路部として低圧回路２１１を有し、高電圧回路部として下アーム回路２１２及び上アーム回路２１３を有している。より詳細には、インバータ駆動装置２００は、マイコン３１と、送信回路６１と、プッシュプルコンバータ６２と、受信回路６３とを備えている。
【００１８】
マイコン３１は、送信回路６１の符号化ＩＣ３２に入力される入力信号として、下アーム素子１７Ａと上アーム素子１７Ｂを駆動するためのＰＷＭ信号Ｓ１を出力する制御部である。
【００１９】
送信回路６１の符号化ＩＣ３２は、クロック信号ＣＬＫ１に従って、ＰＷＭ信号Ｓ１をバイフェーズ符号化するバイフェーズ符号化回路３３を備えている。送信回路６１の符号化ＩＣ３２は、プッシュプルコンバータ６２のローサイドＭＯＳＦＥＴ３５Ａの駆動信号として、バイフェーズ符号化回路３３がＰＷＭ信号Ｓ１をバイフェーズ符号化することにより得られたバイフェーズ符号化信号Ｓ２Ａを出力する。また、符号化ＩＣ３２は、プッシュプルコンバータ６２のハイサイドＭＯＳＦＥＴ３５Ｂの駆動信号として、バイフェーズ符号化信号Ｓ２Ａを反転回路３４によって反転させた相補信号Ｓ２Ｂ（バイフェーズ符号化信号Ｓ２Ｂ）を出力する（図３参照）。
【００２０】
ローサイドＭＯＳＦＥＴ３５Ａは、トランス３６のローサイド一次巻線３７Ａに印加されるローサイド入力電圧信号として、バイフェーズ符号化信号Ｓ２Ａのレベルを反転させたバイフェーズ符号化信号Ｓ３Ａを出力する。一方、ハイサイドＭＯＳＦＥＴ３５Ｂは、トランス３６のハイサイド一次巻線３７Ｂに印加されるハイサイド入力電圧信号として、バイフェーズ符号化信号Ｓ２Ｂのレベルを反転させたバイフェーズ符号化信号Ｓ３Ｂを出力する。
【００２１】
つまり、送信回路６１、並びにローサイドＭＯＳＦＥＴ３５Ａ及びハイサイドＭＯＳＦＥＴ３５Ｂによって、ＰＷＭ信号Ｓ１が、互いに相補する２つのバイフェーズ符号化された信号Ｓ３Ａ，Ｓ３Ｂに変換されている。
【００２２】
プッシュプルコンバータ６２は、下アーム回路２１２と上アーム回路２１３のそれぞれに電力と信号を伝達できるように、１入力２出力の電源トランス３６を備えている。トランス３６の一次側のセンタータップには入力電圧ＶＣが供給される。入力電圧ＶＣは、低圧回路２１１側の電源電圧である。トランス３６の二次側のローサイドの二次巻線（３８Ａ，３９Ａ）の両端にはダイオード４２Ａ，４３Ａのアノードが接続され、トランス３６の二次側のハイサイドの二次巻線（３８Ｂ，３９Ｂ）の両端にはダイオード４２Ｂ，４３Ｂのアノードが接続されている。トランス３６の二次側のローサイドのセンタータップには、電解コンデンサ４４Ａの負極端子及び下アーム素子４７Ａのエミッタが接続され、トランス３６の二次側のハイサイドのセンタータップには、電解コンデンサ４４Ｂの負極端子及び上アーム素子４７Ｂのエミッタが接続されている。電解コンデンサ４４Ａの正極端子は、ダイオード４２Ａ，４３Ａのカソードに接続され、電解コンデンサ４４Ｂの正極端子は、ダイオード４２Ｂ，４３Ｂのカソードに接続されている。
【００２３】
したがって、この構成によれば、トランス３５は、一次側の入力電圧ＶＣとバイフェーズ符号化信号Ｓ３Ａ，Ｓ３Ｂとに基づいて、二次側の下アーム回路２１２側の電源電圧ＶＢ１の電力伝達と、二次側の上アーム回路２１３側の電源電圧ＶＢ２の電力伝達とを行うことができる。そして、下アーム回路２１２と上アーム回路２１３の両方に給電可能なトランス３６が、ローサイドの二次巻線（３８Ａ，３９Ａ）から出力される出力波形信号Ｓ４Ａとして、バイフェーズ符号化信号Ｓ３Ａを下アーム回路２１２に伝達できるとともに、ハイサイドの二次巻線（３８Ｂ，３９Ｂ）から出力される出力波形信号Ｓ４Ｂとして、バイフェーズ符号化信号Ｓ３Ｂを上アーム回路２１３に伝達できる（図３参照）。
【００２４】
受信回路６３は、出力波形信号Ｓ４Ａに従って下アーム素子４７Ａを駆動するローサイドの駆動ＩＣ４９Ａと、出力波形信号Ｓ４Ｂに従って上アーム素子４７Ｂを駆動するハイサイドの駆動ＩＣ４９Ｂとを備えている。駆動ＩＣ４９Ａは、バイフェーズ符号化された出力波形信号Ｓ４Ａを復号するバイフェーズ復号回路４８Ａを備え、駆動ＩＣ４９Ｂは、バイフェーズ符号化された出力波形信号Ｓ４Ｂを復号するバイフェーズ復号回路４８Ｂを備えている。
【００２５】
下アーム回路２１２の駆動ＩＣ４９Ａは、下アーム素子４７Ａの駆動信号として、バイフェーズ復号回路４８Ａが出力波形信号Ｓ４Ａを復調することにより得られたゲート信号Ｓ７Ａを出力する。バイフェーズ復号回路４８Ａは、出力波形信号Ｓ４Ａを復調してプリドライブ信号Ｓ６Ａを生成する。ハイサイドトランジスタ４６Ａは、プリドライブ信号Ｓ６Ａに基づいて、オン／オフする。ハイサイドトランジスタ４６Ａがオン状態のとき、下アーム素子４７Ａはオン状態であり、ハイサイドトランジスタ４６Ａがオフ状態のとき、下アーム素子４７Ａはオフ状態である。上アーム回路２１３についても同様である。すなわち、駆動ＩＣ４９Ｂは、上アーム素子４７Ｂの駆動信号として、バイフェーズ復号回路４８Ｂが出力波形信号Ｓ４Ｂを復調することにより得られたゲート信号Ｓ７Ｂを出力する（図３参照）。
【００２６】
したがって、図２の構成によれば、図１に信号伝達手段として例示したフォトカプラ１７Ａ，１７Ｂを削除することができる。また、上アーム回路と下アーム回路への電力伝達及び信号伝達を一つのトランス３６で行うことができる。つまり、回路基板の小型化を容易に実現でき、部品点数やコストの削減を容易に実現できる。
【００２７】
ところで、本発明のインバータ駆動装置の下アーム回路と上アーム回路のそれぞれに、デッドタイム付与手段が備えられていると、上アーム素子と下アーム素子に流れる貫通電流の発生を防ぐ点で好適である。このデッドタイム付与手段は、バイフェーズ符号化された信号を復号した信号に、そのバイフェーズ符号化された信号に含まれるクロック成分を利用して、デッドタイムを付与する。
【００２８】
例えば、図２の場合、トランス３６の二次側から下アーム回路２１２と上アーム回路２１３のそれぞれに伝達されるバイフェーズ符号化された出力波形信号Ｓ４Ａ，Ｓ４Ｂは、その位相差が１８０°反転しているが、そのクロック成分の位相差は零である。そのため、そのクロック成分から抽出して生成されたクロック信号（以下、「クロック信号ＣＬＫ２」という）の位相差も零である。つまり、クロック信号ＣＬＫ２を利用してデッドタイムを生成すれば、ゲート信号Ｓ７Ａ，Ｓ７Ｂのそれぞれにデッドタイムを遅延無く付与することができる。デッドタイム付与手段の具体例を図４に示す。
【００２９】
図４は、デッドタイム生成回路５０の構成図である。デッドタイム生成回路５０は、２段のＤフリップフロップ６１，６２と、ＡＮＤ回路６３とを備えたデッドタイム付与手段である。Ｄフリップフロップの数に応じてデッドタイムの長さを伸縮でき、その数を増やした分だけデッドタイムの長さを伸ばすことができる。デッドタイム生成回路５０の出力信号Ｓ９が、上述のゲート信号Ｓ７Ａ，Ｓ７Ｂ（又は、プリドライブ信号Ｓ６Ａ，Ｓ６Ｂ）として生成される。
【００３０】
図５は、デッドタイムＤＴ１，ＤＴ２が付与された場合の信号波形である。下アーム側のバイフェーズ復号回路４８Ａは、バイフェーズ符号化された出力波形信号Ｓ４Ａを復調することによって、復調ＰＷＭ信号Ｓ８Ａを生成する。下アーム側のデッドタイム生成回路５０Ａは、復調ＰＷＭ信号Ｓ８Ａの立ち上がりエッジからデッドタイムＤＴ２だけ遅延したデッドタイム付与ＰＷＭ信号Ｓ９Ａを生成する。駆動ＩＣ４９Ａは、下アーム素子４７Ａのゲートに印加されるゲート信号Ｓ７Ａとして、デッドタイム付与ＰＷＭ信号Ｓ９Ａを出力する。デッドタイム付与ＰＷＭ信号Ｓ９Ａがハイレベルのとき、下アーム素子４７Ａはオンし、デッドタイム付与ＰＷＭ信号Ｓ９Ａがローレベルのとき、下アーム素子４７Ａはオフする。
【００３１】
同様に、上アーム側のバイフェーズ復号回路４８Ｂは、バイフェーズ符号化された出力波形信号Ｓ４Ｂを復調することによって、復調ＰＷＭ信号Ｓ８Ｂを生成する。上アーム側のデッドタイム生成回路５０Ｂは、復調ＰＷＭ信号Ｓ８Ｂの立ち上がりエッジからデッドタイムＤＴ１だけ遅延したデッドタイム付与ＰＷＭ信号Ｓ９Ｂを生成する。駆動ＩＣ４９Ｂは、上アーム素子４７Ｂのゲートに印加されるゲート信号Ｓ７Ｂとして、デッドタイム付与ＰＷＭ信号Ｓ９Ｂを出力する。デッドタイム付与ＰＷＭ信号Ｓ９Ｂがハイレベルのとき、上アーム素子４７Ｂはオンし、デッドタイム付与ＰＷＭ信号Ｓ９Ｂがローレベルのとき、上アーム素子４７Ｂはオフする。
【００３２】
したがって、一般に精確なデッドタイムを付与するにはクリスタル等の発振子を使ったクロック回路が必要であるが、上記のデッドタイム付与手段を設けることによって、そのようなクロック回路が無くても、精確なデッドタイムを付与することができる。
【００３３】
図６は、本発明のインバータ駆動装置の実施例であるモータ駆動装置３００の構成図である。モータ駆動装置３００は、モータ８０を駆動する駆動装置であって、半導体スイッチング素子ＳＷ１〜ＳＷ６（例えば、ＩＧＢＴ）から構成されるインバータ回路と、そのインバータ回路を駆動する駆動回路部７０とを備えている。駆動回路部７０は、ＭＣＵ７１と、Ｐ／Ｓ−ＩＣ（７２Ｕ，７２Ｖ，７２Ｗ）と、トランス（７３Ｕ，７３Ｖ，７３Ｗ）と、プリドライバ（７４Ｕ，７４Ｖ，７４Ｗ）とを備えている。
【００３４】
ＭＣＵ７１は、モータ８０を駆動するためのＰＷＭ信号を、各相のＰ／Ｓ−ＩＣに出力するマイコンである。Ｐ／Ｓ−ＩＣ７２Ｕは、ＭＣＵ７１から出力されたＰＷＭ信号をバイフェーズ符号化し、そのバイフェーズ符号化した信号でトランス７３Ｕを駆動する電源ＩＣである。トランス７３Ｕから出力される電力でプリドライバ７４Ｕ１，７４Ｕ２を動作させる。また、トランス７３Ｕから出力される信号を受信して復号したプリドライバ７４Ｕ１，７４Ｕ２が、デッドタイムを付与してＩＧＢＴ等の半導体スイッチング素子ＳＷ１，ＳＷ２を駆動する。他のＶ相、Ｗ相についても同様である。このような構成によれば、電源電圧Ｅ１を動作電源電圧とする半導体スイッチング素子ＳＷ１〜ＳＷ６のスイッチ動作により生成される３相交流電流によって、モータ８０の駆動が可能である。
【００３５】
なお、本構成は、例えば、ＦＡ機器のモータ、エアコンや冷蔵庫等の家庭用電化製品のモータ、モータとエンジンを併用するいわゆるハイブリッド車両や電気自動車等の車載モータなどの駆動装置にも適用できる。
【００３６】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００３７】
例えば、本発明の実施例としてモータ駆動装置の場合を例に挙げたが、スイッチング電源装置に適用することもできる。
【符号の説明】
【００３８】
１０Ａ，１０Ｂ トランス
１１Ａ，１１Ｂ フォトカプラ
１７Ａ，４７Ａ 下アーム素子（半導体スイッチング素子）
１７Ｂ，４７Ｂ 上アーム素子（半導体スイッチング素子）
１９Ａ，１９Ｂ 駆動回路
３１ マイコン
３２ 符号化ＩＣ
３３ バイフェーズ符号化回路３３
３６ トランス
４９Ａ，４９Ｂ 駆動ＩＣ
５０ デッドタイム生成回路
６１，６２ Ｄフリッププロップ
７０ 駆動回路部
８０ モータ
１００，２００ インバータ駆動装置
３００ モータ駆動装置
Ｓ１ ＰＷＭ信号
Ｓ２Ａ，Ｓ２Ｂ，Ｓ３Ａ，Ｓ３Ｂ，Ｓ４Ａ，Ｓ４Ｂ バイフェーズ符号化信号
Ｓ７Ａ，Ｓ７Ｂ ゲート信号
【特許請求の範囲】
【請求項１】
入力信号を互いに相補する２つの波形信号に変換する変換回路と、
第１の半導体スイッチング素子に駆動信号を伝達する下アーム回路と、
第２の半導体スイッチング素子に駆動信号を伝達する上アーム回路と、
前記下アーム回路と前記上アーム回路に給電を行うトランスとを備え、
前記トランスが、前記２つの波形信号のうち、一方の波形信号を前記下アーム回路に伝達し、他方の波形信号を前記上アーム回路に伝達する、インバータ駆動装置。
【請求項２】
前記２つの波形信号が、バイフェーズ符号化された信号であって、
前記下アーム回路と前記上アーム回路のそれぞれが、
バイフェーズ符号化された信号を復号する復号手段と、
復号した信号に、バイフェーズ符号化された信号に含まれるクロック成分を利用してデッドタイムを付与するデッドタイム付与手段とを備える、インバータ駆動装置。
【請求項１】
入力信号を互いに相補する２つの波形信号に変換する変換回路と、
第１の半導体スイッチング素子に駆動信号を伝達する下アーム回路と、
第２の半導体スイッチング素子に駆動信号を伝達する上アーム回路と、
前記下アーム回路と前記上アーム回路に給電を行うトランスとを備え、
前記トランスが、前記２つの波形信号のうち、一方の波形信号を前記下アーム回路に伝達し、他方の波形信号を前記上アーム回路に伝達する、インバータ駆動装置。
【請求項２】
前記２つの波形信号が、バイフェーズ符号化された信号であって、
前記下アーム回路と前記上アーム回路のそれぞれが、
バイフェーズ符号化された信号を復号する復号手段と、
復号した信号に、バイフェーズ符号化された信号に含まれるクロック成分を利用してデッドタイムを付与するデッドタイム付与手段とを備える、インバータ駆動装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−９５４０９（Ｐ２０１２−９５４０９Ａ）
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願番号】特願２０１０−２３９２２１（Ｐ２０１０−２３９２２１）
【出願日】平成２２年１０月２６日（２０１０．１０．２６）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願日】平成２２年１０月２６日（２０１０．１０．２６）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
[ Back to top ]