説明

エアギャップを備えるグラフェントランジスタ、それを備えるハイブリッドトランジスタ及びその製造方法

【課題】エアギャップを備えるグラフェントランジスタ、それを備えるハイブリッドトランジスタ及びその製造方法を提供する。
【解決手段】基板上のゲート電極と、ゲート電極上のゲート絶縁層と、ゲート絶縁層上のグラフェンチャネルと、グラフェンチャネル上で互いに離隔しているソース電極及びドレイン電極と、ソース電極及びドレイン電極の上面を覆い、グラフェンチャネル上でソース電極とドレイン電極との間にエアギャップを形成するカバーと、を備えるグラフェントランジスタ。前記ソース電極と前記ドレイン電極との間の前記グラフェンチャネルの長さが、10nm〜100nmである。

【発明の詳細な説明】
【技術分野】
【0001】
グラフェンの上部にエアギャップが形成されたグラフェントランジスタ、MOSトランジスタとグラフェントランジスタとを備えるハイブリッドトランジスタ、及びその製造方法に関する。
【背景技術】
【0002】
2次元の6角形炭素構造を持つグラフェン層は、半導体を代替できる新たな物質である。グラフェンは、ゼロギャップ半導体である。また、キャリア移動度が常温で100,000cm−1−1であって、既存シリコン対比約100倍高く、高速動作素子、例えば、RF素子(radio frequency device)に適用される。
【0003】
しかし、グラフェンは、素子製作時に基板上に接触するように形成される場合、移動度が顕著に減少する。すなわち、グラフェンの移動度は、グラフェンが吊り下げられた状態で測定される時に高い。
【0004】
グラフェンをチャネルとして用いるグラフェントランジスタは、グラフェンの高移動度を用いれば、高速動作するRFトランジスタとして使われる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一実施形態によるグラフェントランジスタは、グラフェンチャネルの上部にエアギャップを形成してグラフェンチャネルの移動度を向上させたグラフェントランジスタを提供する。
【0006】
本発明の他の実施形態によるハイブリッドトランジスタは、通常のMOSトランジスタと前記グラフェントランジスタとを備える構造を提供する。
【0007】
本発明のさらに他の実施形態によるグラフェントランジスタの製造方法は、前記ハイブリッドトランジスタを製造する方法を提供する。
【課題を解決するための手段】
【0008】
本発明の一実施形態によるグラフェントランジスタは、基板上のゲート電極と、前記ゲート電極上のゲート絶縁層と、前記ゲート絶縁層上のグラフェンチャネルと、前記グラフェンチャネル上で互いに離隔しているソース電極及びドレイン電極と、前記ソース電極及びドレイン電極の上面を覆い、前記グラフェンチャネル上で前記ソース電極と前記ドレイン電極との間にエアギャップを形成するカバーと、を備える。
【0009】
前記ソース電極と前記ドレイン電極との間の前記グラフェンチャネルの長さは、約10nm〜100nmである。
【0010】
前記カバーは、多孔性ポリマーまたは多孔性絶縁物からなる。
【0011】
前記エアギャップの高さは、約20nm〜200nmである。
【0012】
前記ゲート絶縁層は、六方晶系窒化ホウ素で形成される。
【0013】
前記ゲート絶縁層は、約0.5nm〜30nmの厚さに形成される。
【0014】
前記グラフェンチャネルは、単層ないし5層のグラフェンからなる。
【0015】
前記ソース電極及び前記ドレイン電極は、それぞれ対向する方向に延びて交互に配される複数のフィンガー電極を含み、前記ゲート電極は、前記隣接する2つのフィンガー電極間に対応して配される複数のフィンガー電極を含む。
【0016】
本発明の他の実施形態によるグラフェントランジスタは、基板上に形成されたMOSトランジスタと、前記MOSトランジスタの上方に配されたグラフェントランジスタと、を備える。
【0017】
前記グラフェントランジスタは、前記MOSトランジスタを覆う第1層間絶縁層上のゲート電極と、前記ゲート電極上のゲート絶縁層と、前記ゲート絶縁層上のグラフェンチャネルと、前記グラフェンチャネル上で互いに離隔しているソース電極及びドレイン電極と、前記ソース電極及びドレイン電極の上面を覆い、前記グラフェンチャネル上で前記ソース電極と前記ドレイン電極との間にエアギャップを形成するカバーと、を備える。
【0018】
本発明のさらに他の実施形態によるグラフェントランジスタの製造方法は、基板上にMOSトランジスタを形成する段階と、前記基板上に、前記MOSトランジスタを覆う第1層間絶縁層を形成する段階と、前記第1層間絶縁層上に、前記MOSトランジスタのソース領域及びドレイン領域とそれぞれ連結された第1メタル及びゲート電極を形成する段階と、前記ゲート電極上に、ゲート絶縁層及びグラフェンチャネルを順次に形成する段階と、前記第1層間絶縁層上に前記第1メタルと連結された第2メタルと、前記グラフェンチャネル上に互いに離隔しているソース電極及びドレイン電極を形成する段階と、前記ソース電極と前記ドレイン電極との間をポリマーで満たす段階と、前記ソース電極及び前記ドレイン電極上に前記ポリマーを覆うカバーを形成する段階と、前記ポリマーを除去して、前記グラフェンチャネルと前記カバーとの間にエアギャップを形成する段階と、を含む。
【発明の効果】
【0019】
本発明の一実施形態によるグラフェントランジスタは、グラフェンチャネルがエアギャップと接触して高移動度特性を維持するので、RFトランジスタとして有効に使用できる。
【0020】
本発明の他の実施形態によるハイブリッドトランジスタは、高速の信号処理を必要とするところにグラフェントランジスタを使用し、グラフェントランジスタからの信号をMOSトランジスタに伝達できる。MOSトランジスタは、ディスプレイ素子の画像表示用トランジスタとして用いられる。
【図面の簡単な説明】
【0021】
【図1】本発明の一実施形態によるグラフェントランジスタの一例を概略的に示す断面図である。
【図2】図1のグラフェントランジスタの電極の配置を示す平面図である。
【図3】本発明の他の実施形態によるグラフェントランジスタの一例を概略的に示す断面図である。
【図4】図3におけるグラフェントランジスタの電極の配列を示す平面図である。
【図5】本発明のさらに他の実施形態によるグラフェントランジスタを備えるハイブリッドトランジスタの一例を概略的に示す断面図である。
【図6】図5のグラフェントランジスタの電極配置を示す平面図である。
【図7A】本発明のさらに他の実施形態によるハイブリッドトランジスタの製造方法を順次に説明する断面図である。
【図7B】本発明のさらに他の実施形態によるハイブリッドトランジスタの製造方法を順次に説明する断面図である。
【図7C】本発明のさらに他の実施形態によるハイブリッドトランジスタの製造方法を順次に説明する断面図である。
【図7D】本発明のさらに他の実施形態によるハイブリッドトランジスタの製造方法を順次に説明する断面図である。
【図7E】本発明のさらに他の実施形態によるハイブリッドトランジスタの製造方法を順次に説明する断面図である。
【図7F】本発明のさらに他の実施形態によるハイブリッドトランジスタの製造方法を順次に説明する断面図である。
【発明を実施するための形態】
【0022】
以下、添付した図面を参照して本発明の実施形態を詳細に説明する。この過程で図面に示した層や領域の厚さは、明細書の明確性のために誇張して図示したものである。明細書にわたって実質的に同じ構成要素には同じ参照番号を使用し、詳細な説明は省略する。以下で“上”または“上の”という用語は、いずれかの層上に直接接触して配された場合だけでなく、接触せずに離れて上に配される場合、他の層を介して上に配される場合などを含みうる。
【0023】
図1は、本発明の一実施形態によるグラフェントランジスタ100の一例を概略的に示す断面図であり、図2は、図1の平面図であり、カバーを除去した状態を示す。
【0024】
図1及び図2を参照すれば、基板110上に第1絶縁層112が形成される。基板110は、シリコン基板でありうる。第1絶縁層112は、酸化ケイ素または窒化ケイ素で形成され、約100nm〜300nmの厚さに形成される。
【0025】
第1絶縁層112上にはゲート電極120が形成される。ゲート電極120は、アルミニウムなどの一般的な金属で形成される。
【0026】
ゲート電極120の周りには、第2絶縁層122が形成されている。第2絶縁層122は、第1絶縁層112と同じ物質で形成される。
【0027】
ゲート電極120及び第2絶縁層122上にはゲート絶縁層130が形成される。ゲート絶縁層130は、酸化ケイ素、酸化アルミニウム、窒化ケイ素、窒化ホウ素、または六方晶系窒化ホウ素で形成される。ゲート絶縁層130は、約30nm以下に形成される。ゲート絶縁層130が30nmより厚ければ、トランジスタ100の駆動電圧が増加する。
【0028】
ゲート絶縁層130上には、グラフェンチャネル140が形成される。グラフェンチャネル140は、グラフェン、例えば、CVD(Chemical Vapor Deposition)によって形成されたグラフェンが転写されて形成され、また、直接成長して形成されてもよい。グラフェンチャネル140は、1層ないし5層のグラフェンからなりうる。
【0029】
ゲート絶縁層130は、六方晶系窒化ホウ素で形成される。ゲート絶縁層130を六方晶系窒化ホウ素で形成すると、グラフェンチャネル140における移動度がゲート絶縁層130表面の不純物によって減少することを軽減させる。ゲート絶縁層130を六方晶系窒化ホウ素で形成する時、ゲート絶縁層130は、六方晶系窒化ホウ素の一原子層の厚さである約0.5nmに形成されてもよい。
【0030】
グラフェンチャネル140上には、ソース電極151及びドレイン電極152が互いに離隔して形成される。ソース電極151及びドレイン電極152は、それぞれグラフェンチャネル140の両端上に形成される。ソース電極151及びドレイン電極152上にはカバー160が形成される。グラフェンチャネル140、ソース電極151、ドレイン電極152及びカバー160の間にはエアギャップ170が形成される。
【0031】
ソース電極151とドレイン電極152との間の長さLは、約10nm〜100nmでありうる。長さLが10nmより短いとパターニングし難く、長さLが100nmより長ければ、ソース電極151とドレイン電極152との間に絶縁性物質が容易に引き込まれて、グラフェンチャネル140を覆う。ソース電極151及びドレイン電極152の幅Wは数十μmでありうる。ソース電極151とドレイン電極152との間の領域の縦横比はW/Lであり、約50〜200ほどに形成される。
【0032】
エアギャップ170の高さHは約20nm〜200nmでありうる。エアギャップ170の高さHは、ソース電極151とドレイン電極152との間の長さLの約2倍以内である。
【0033】
カバー160は、多孔性ポリマー層または多孔性絶縁層で形成される。多孔性絶縁層は、一例として多孔性酸化ケイ素層である。カバー160は、エアギャップ170を限定するものであり、トランジスタ100を他の素子に統合する過程で、トランジスタ100上に絶縁性物質を化学気相蒸着する時、カバー160がなければ、絶縁性物質がエアギャップ170を満たす。一方、絶縁性物質がソース電極151とドレイン電極152との間の側面(図1で正面方向)に進入する時、狭い長さLによってソース電極151とドレイン電極152との間の側面入口が閉塞され、エアギャップ170は保持される。したがって、グラフェンチャネル140の移動度の低下が軽減される。
【0034】
本発明の一実施形態によれば、グラフェンチャネルの少なくとも一面はエアギャップ170が形成されるので、グラフェンチャネルにおける移動度の低下が軽減される。したがって、トランジスタ100は、グラフェンの高移動度を用いるRF(radio frequency)トランジスタに有効に利用できる。
【0035】
図3は、本発明の他の実施形態によるグラフェントランジスタ200の一例を概略的に示す断面図であり、図4は、図3のグラフェントランジスタ200の電極の配列を示す平面図である。
【0036】
図3及び図4を参照すれば、基板210上に第1絶縁層212が形成される。基板210は、シリコン基板でありうる。第1絶縁層212は、酸化ケイ素または窒化ケイ素で形成され、約100nm〜300nmの厚さに形成される。
【0037】
絶縁層212上にはゲート電極220が形成される。ゲート電極220は、アルミニウムなどの一般的な金属で形成される。ゲート電極220は、複数のフィンガー電極221〜226を備える。
【0038】
ゲート電極220の周りには、第2絶縁層229が形成されている。第2絶縁層229は、第1絶縁層212と同じ物質で形成される。
【0039】
ゲート電極220及び第2絶縁層229上には、ゲート絶縁層230が形成される。ゲート絶縁層230は、酸化ケイ素、酸化アルミニウム、窒化ケイ素、窒化ホウ素、または六方晶系窒化ホウ素で形成される。ゲート絶縁層230は、約30nm以下に形成される。ゲート絶縁層230が30nmより厚ければ、トランジスタ200の駆動電圧が増加する。
【0040】
ゲート絶縁層230上には、グラフェンチャネル240が形成される。グラフェンチャネル240は、グラフェン、例えば、CVDによって形成されたグラフェンが転写されて形成され、また、直接成長して形成されてもよい。
【0041】
ゲート絶縁層230を六方晶系窒化ホウ素で形成すると、グラフェンチャネルにおける移動度の減少を軽減させる。ゲート絶縁層230を六方晶系窒化ホウ素で形成する時、ゲート絶縁層230は、六方晶系窒化ホウ素の一原子層の厚さである約0.5nmに形成されてもよい。
【0042】
グラフェンチャネル240上には、ソース電極251及びドレイン電極252が互いに離隔して形成される。ソース電極251は、複数のフィンガー電極251a〜251dを備える。ドレイン電極252も、複数のフィンガー電極252a〜252cを備える。ソース電極251のフィンガー電極251a〜251dの間に、ドレイン電極252のフィンガー電極252a〜252cが交互に配される。そして、ゲート電極220のフィンガー電極221〜226は、それぞれ対応するソース電極251のフィンガー電極251a〜251dと、ドレイン電極252のフィンガー電極252a〜252cの下方に重畳して配される。
【0043】
図3及び図4では、ソース電極251のフィンガー電極及びドレイン電極252のフィンガー電極がそれぞれ4つ及び3つであるが、本発明はこれに限定されるものではない。例えば、ソース電極251のフィンガー電極とドレイン電極252のフィンガー電極とがそれぞれ数十個に形成され、ゲート電極220のフィンガー電極も、これらソース電極251のフィンガー電極及びドレイン電極252のフィンガー電極に対応するように、複数のフィンガー電極を備えてもよい。
【0044】
ソース電極251及びドレイン電極252上には、カバー260が形成される。グラフェンチャネル240、ソース電極251、ドレイン電極252及びカバー260の間には、エアギャップ270が形成される。
【0045】
ソース電極251のフィンガー電極251a〜251dとドレイン電極252のフィンガー電極252a〜252cとの間の長さLは、約10nm〜100nmでありうる。ソース電極251のフィンガー電極251a〜251dの幅W1、及びドレイン電極252のフィンガー電極252a〜252cの幅W2は、数μm〜数十μmでありうる。
【0046】
エアギャップ270の高さは、約20nm〜200nmでありうる。エアギャップ270の高さは、ソース電極251とドレイン電極252との間の長さLの約2倍以内でありうる。
【0047】
カバー260は、多孔性ポリマー層または多孔性絶縁層で形成される。カバー260は、エアギャップ270を限定するものであり、トランジスタ200を他の素子に統合する時、トランジスタ200上に絶縁性物質を化学気相蒸着する時、カバー260がなければ、絶縁性物質がエアギャップ270を満たす。一方、絶縁性物質がソース電極251とドレイン電極252との間の側面(図3で、正面)に進入する時、狭い長さLによって、ソース電極251のフィンガー電極251a〜251dとドレイン電極252のフィンガー電極252a〜252cとの間の側面入口が閉塞して、エアギャップ270は保持される。したがって、グラフェンチャネル240の移動度の低下が軽減される。
【0048】
本発明の他の実施形態によれば、グラフェン上にエアギャップ270が形成されるので、グラフェンチャネルにおける移動度の低下が軽減される。したがって、トランジスタ200は、グラフェンの高移動度を用いるRFトランジスタに有効に利用できる。
【0049】
図5は、本発明のさらに他の実施形態によるグラフェントランジスタを備えるハイブリッドトランジスタ300の一例を概略的に示す断面図である。図6は、図5のグラフェントランジスタの電極配置を示す平面図である。
【0050】
図5を参照すれば、基板310上に、MOS(metal−oxide−semiconductor)トランジスタ301とグラフェントランジスタ302とが配される。MOSトランジスタ301は、n型MOSトランジスタまたはp型MOSトランジスタであり、本実施形態では、n型MOSトランジスタを例として挙げる。基板上には、一つのMOSトランジスタ301と一つのグラフェントランジスタ302とが配されており、これは例示的なものであり、複数のMOSトランジスタと複数のグラフェントランジスタとが配されてもよい。
【0051】
基板310は、半導体基板、例えば、シリコン基板でありうる。基板310には、アクティブ領域を限定する素子分離領域319が形成される。素子分離領域319は、STI(shallow trench insulation)領域でありうる。
【0052】
MOSトランジスタ301は、典型的なMOSトランジスタである。基板310の表面に離隔している第1不純物領域311と第2不純物領域312とが形成される。二つのうち一つはソース領域であり、他の一つはドレイン領域である。
【0053】
第1不純物領域311と第2不純物領域312との間の基板310上には、ゲート絶縁層321が形成される。ゲート絶縁層321上にはゲート電極322が形成される。ゲート電極322は、ポリシリコンまたは一般的な金属で形成される。
【0054】
基板310上には、ゲート電極322を覆う第1層間絶縁層ILD1が形成され、第1層間絶縁層ILD1には、それぞれ第1不純物領域311と第2不純物領域312とに連結する第1ビア324が形成される。
【0055】
第1層間絶縁層ILD1上には、第2層間絶縁層ILD2が形成される。第2層間絶縁層ILD2には、第1ビア324に連結される第1メタルM1が形成され、またゲート電極330が形成される。ゲート電極330は、図5に示したように、便宜上2つのフィンガー電極331、332を備えるものと図示されている。
【0056】
第2層間絶縁層ILD2上には、ゲート電極330を覆うゲート絶縁層334が形成される。ゲート絶縁層334は、酸化ケイ素、酸化アルミニウム、窒化ケイ素、窒化ホウ素、または六方晶系窒化ホウ素で形成される。ゲート絶縁層334は、約30nm以下に形成される。ゲート絶縁層334が30nmより厚ければ、トランジスタの駆動電圧が増加する。
【0057】
ゲート絶縁層334は、六方晶系窒化ホウ素で形成される。ゲート絶縁層334を六方晶系窒化ホウ素で形成すると、グラフェンチャネル340の移動度の減少を軽減させる。ゲート絶縁層334を六方晶系窒化ホウ素で形成する時、ゲート絶縁層334は、六方晶系窒化ホウ素の一原子層の厚さの約0.5nmに形成されてもよい。
【0058】
ゲート絶縁層334上には、グラフェンチャネル340が形成される。グラフェンチャネル340は、グラフェン、例えば、CVDによって形成されたグラフェンが転写されて形成され、また、直接成長して形成されてもよい。
【0059】
グラフェンチャネル340上には、ソース電極351及びドレイン電極352が互いに離隔して形成される。図5及び図6では、便宜上ソース電極351は、2つのフィンガー電極351a、351bを備え、ドレイン電極352は、一つのフィンガー電極352aを備える。ソース電極351のフィンガー電極351a、351bとドレイン電極352のフィンガー電極352aとの間の長さLは、約10nm〜100nmでありうる。ソース電極351のフィンガー電極351a、351bとドレイン電極352のフィンガー電極352aとの幅Wは、数μmないし数十μmでありうる。ソース電極351及びドレイン電極352は、図2のように、互いに対向する一対でありうる。また、ソース電極351及びドレイン電極352は、図4のように複数のフィンガー電極をそれぞれ備え、ソース電極351のフィンガー電極とドレイン電極352のフィンガー電極とは、交互に配されてもよい。
【0060】
第2層間絶縁層ILD2上には、ソース電極351及びドレイン電極352の側面を覆う第3層間絶縁層ILD3が形成される。第3層間絶縁層ILD3には、第1メタルM1と連結された第2メタルM2が形成される。
【0061】
グラフェントランジスタ302は、ソース電極351とドレイン電極352との間の空間上を閉塞するカバー360を備える。カバー360は、縦横比の大きいソース電極351とドレイン電極352との間の領域を閉塞して、以後の化学気相蒸着工程における気相物質が、これらソース電極351とドレイン電極352との間の領域に入ることを防止する。気相物質は、ソース電極351とドレイン電極352との間の側面に入ってもよいが、このギャップLが狭いので、その入口で堆積して入口を閉塞する。したがって、グラフェンチャネル340上にエアギャップ370が形成される。
【0062】
エアギャップ370は、グラフェンチャネル340を露出させる。エアギャップ370の高さは、約20nm〜200nmでありうる。エアギャップ370の高さHは、ソース電極351とドレイン電極352との間の長さLの約2倍以内でありうる。
【0063】
第3層間絶縁層ILD3上には、カバー360を覆う第4層間絶縁層ILD4が形成される。第4層間絶縁層ILD4には、第2メタルM2、ソース電極351及びドレイン電極352と連結される第3メタルM3が形成される。
【0064】
第4層間絶縁層ILD4上には、第5層間絶縁層ILD5が形成される。第5層間絶縁層ILD5には、第3メタルM3と連結された第4メタルM4が形成される。第4メタルM4は、外部電圧をトランジスタ301、302に印加するための電極パッドでありうる。グラフェントランジスタ302の一電極、例えば、ソース電極351は、MOSトランジスタ301の第2領域312と、連結配線M41を通じて電気的に連結される。
【0065】
グラフェントランジスタ302は、エアギャップ370の形成で移動度が高いグラフェンチャネル340を備え、RFトランジスタでありうる。
【0066】
前述したハイブリッドトランジスタは、高速の信号処理を必要とするところにグラフェントランジスタを使用し、グラフェントランジスタからの信号をMOSトランジスタに伝達できる。MOSトランジスタは、ディスプレイ素子の画像表示用トランジスタとして用いられる。
【0067】
図7Aないし図7Fは、さらに他の実施形態によるハイブリッドトランジスタ400の製造方法を順次に説明する断面図である。グラフェントランジスタの製造方法を中心に説明する。
【0068】
図7Aを参照すれば、基板410上にMOSトランジスタ401を形成する。MOSトランジスタ401は、n型MOSトランジスタまたはp型MOSトランジスタであり、本実施形態では、n型MOSトランジスタを例として挙げる。基板410上には、一つのMOSトランジスタと一つのグラフェントランジスタとが配され、これは例示的なものであり、複数のMOSトランジスタと複数のグラフェントランジスタとが配されてもよい。
【0069】
基板410は半導体基板であり、シリコン基板410でありうる。基板410には、アクティブ領域を限定する素子分離領域419を形成する。素子分離領域419はトレンチ418を形成し、トレンチ418を絶縁物質で満たして形成できる。素子分離領域419は、STI領域でありうる。
【0070】
基板410の表面に離隔して、第1不純物領域411及び第2不純物領域412を形成する。基板410は、p型シリコン基板410であり、第1不純物領域411と第2不純物領域412とは、n+領域でありうる。
【0071】
第1不純物領域411と第2不純物領域412との間の基板410上に、ゲート絶縁層421を形成する。ゲート絶縁層421上にゲート電極422を形成する。ゲート電極422は、ポリシリコンまたは一般的な金属で形成できる。
【0072】
次いで、基板410上に、ゲート電極422を覆う第1層間絶縁層ILD1を形成する。第1層間絶縁層ILD1に、それぞれ第1不純物領域411及び第2不純物領域412に連結される第1ビアホール423を形成した後、第1ビアホール423を金属物質で満たして第1ビア424を形成する。
【0073】
次いで、第1層間絶縁層ILD1上に金属層(図示せず)を形成した後、金属層に公知のパターニング工程を行って、第1ビア424に連結される第1メタルM1とゲート電極430とを形成する。図7Aには、便宜上2つのゲート電極430のフィンガー電極431、432が図示されている。
【0074】
次いで、第1層間絶縁層ILD1上に、第1メタルM1と、ゲート電極430を覆う絶縁層(図示せず)とを形成する。絶縁層を平坦化、例えば、化学機械的平坦化(chemical−mechanical planarization:CMP)して第2層間絶縁層ILD2を形成し、第1メタルM1及びゲート電極430を露出させる。
【0075】
図7Bを参照すれば、第2層間絶縁層ILD2上に、ゲート電極430を覆うゲート絶縁層434を形成する。ゲート絶縁層434は、酸化ケイ素、酸化アルミニウム、窒化ケイ素、窒化ホウ素、または六方晶系窒化ホウ素で形成される。ゲート絶縁層434は、約30nm以下に形成される。ゲート絶縁層434が30nmより厚ければ、トランジスタの駆動電圧が増加する。
【0076】
ゲート絶縁層434は、六方晶系窒化ホウ素で形成される。ゲート絶縁層434を六方晶系窒化ホウ素で形成すると、グラフェンチャネルの移動度の減少を軽減させる。ゲート絶縁層434を六方晶系窒化ホウ素で形成する時、ゲート絶縁層434は、六方晶系窒化ホウ素の一原子層の厚さである約0.5nmに形成されてもよい。
【0077】
ゲート絶縁層434上には、グラフェンチャネル440を形成する。グラフェンチャネル440は、グラフェン、例えば、CVDで形成したグラフェンを転写して形成できる。また、グラフェンをゲート絶縁層434上に直接成長させて、グラフェンチャネル440を形成してもよい。
【0078】
図7Cを参照すれば、第2層間絶縁層ILD2上に金属層(図示せず)を形成した後、金属層をパターニングして第1メタルM1と連結された第2メタルM2と、グラフェンチャネル440上のソース電極451及びドレイン電極452を形成する。図7Cでは、便宜上ソース電極451が2つのフィンガー電極451a、451bを備えると図示されている。ドレイン電極452は、ソース電極451のフィンガー電極451a、451bの間に配された一つのフィンガー電極452aを備えると図示された。これら電極の配置は、実質的に図6と同一であり、詳細な説明は省略する。ソース電極451は、複数のフィンガー電極を備え、ドレイン電極452も、ソース電極451のフィンガー電極間に交互に配される複数のフィンガー電極を備えてもよい。
【0079】
ソース電極451とドレイン電極452との間の長さ(図6のL参照)は、約10nm〜100nmでありうる。ソース電極451とドレイン電極452との幅(図6のW参照)は、数μmないし数十μmでありうる。
【0080】
第2層間絶縁層ILD2上に、第2メタルM2とソース電極451及びドレイン電極452を覆うポリマーを塗布して、ポリマー層459を形成する。ポリマーとしては、例えば、PDMS(polydimethylsiloxane)が使われる。ポリマー層459は、ソース電極451とドレイン電極452との間を満たす。
【0081】
図7Dを参照すれば、ポリマー層459を平坦化して第2メタルM2とソース電極451及びドレイン電極452を露出させる。
【0082】
次いで、ポリマー層459上に、ソース電極451のフィンガー電極451a、451bとドレイン電極452のフィンガー電極452aとの間を覆うカバー460を形成する。カバー460は、ポリマー層459上に多孔性ポリマー層または多孔性絶縁層を形成した後、パターニング工程を通じて形成される。多孔性絶縁層は、多孔性酸化ケイ素で形成される。
【0083】
図7Eを参照すれば、ポリマー層459を除去する。ポリマー層は、酸化プラズマ工程またはウェットエッチング工程を使用して選択的に除去できる。カバー460が多孔性ポリマー層または多孔性絶縁層で形成される場合、グラフェンチャネル440とカバー460との間のポリマー層459のポリマーを除去する時、カバー460に形成された気孔を通じて外部に容易に排出できる。すなわち、グラフェンチャネル440とカバー460との間のポリマーは犠牲層である。グラフェンチャネル440とカバー460との間のポリマーが除去された部分は、エアギャップ470になる。結果として、グラフェントランジスタ402が完成される。
【0084】
図7Fを参照すれば、第2層間絶縁層ILD2上に第2メタルM2及びカバー460を覆う第3層間絶縁層ILD3を形成する。この時、第3層間絶縁層ILD3の物質は、カバー460によりエアギャップ470に入れない。また、第3層間絶縁層ILD3の物質は、ソース電極451のフィンガー電極451a、451bとドレイン電極452のフィンガー電極452aとの間の狭い長さ(図6のL参照)によって、これら電極間の入口に溜まってエアギャップ470が保持される。次いで、第3層間絶縁層ILD3を平坦化して第2メタルM2及びカバー460を露出させる。
【0085】
次いで、第3層間絶縁層ILD3上に金属層(図示せず)を塗布した後、金属層をパターニングして、第2メタルM2、ソース電極451及びドレイン電極452と連結された第3メタルM3を形成する。ソース電極451及びドレイン電極452と連結される第3メタルM3は、フィンガー電極451a、451b、452aのない領域でソース電極451及びドレイン電極452と連結される。
【0086】
第4層間絶縁層ILD4上には、第5層間絶縁層ILD5が形成される。第5層間絶縁層ILD5には、第3メタルM3と連結された第4メタルM4が形成される。第4メタルM4は、外部電圧を印加するための電極パッドでありうる。グラフェントランジスタの一電極、例えば、ソース電極451は、MOSトランジスタ401の第2不純物領域412と、連結配線M41を通じて電気的に連結される。
【0087】
以上、添付した図面を参照して説明された本発明の実施形態は例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるということを理解できるであろう。したがって、本発明の真の保護範囲は特許請求の範囲のみにより定められねばならない。
【産業上の利用可能性】
【0088】
本発明は、エアギャップを備えるグラフェントランジスタ、それを備えるハイブリッドトランジスタ関連の技術分野に好適に用いられる。
【符号の説明】
【0089】
300 ハイブリッドトランジスタ
301 MOSトランジスタ
302 グラフェントランジスタ
310 基板
311 第1不純物領域
312 第2不純物領域
319 素子分離領域
321 ゲート絶縁層
322 ゲート電極
324 第1ビア
330 ゲート電極
331、332 フィンガー電極
334 ゲート絶縁層
340 グラフェンチャネル
351 ソース電極
352 ドレイン電極
360 カバー
370 エアギャップ
ILD1〜ILD5 層間絶縁層
M1〜M4 メタル

【特許請求の範囲】
【請求項1】
基板上のゲート電極と、
前記ゲート電極上のゲート絶縁層と、
前記ゲート絶縁層上のグラフェンチャネルと、
前記グラフェンチャネル上で互いに離隔しているソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極の上面を覆い、前記グラフェンチャネル上で前記ソース電極と前記ドレイン電極との間にエアギャップを形成するカバーと、を備えるグラフェントランジスタ。
【請求項2】
前記ソース電極と前記ドレイン電極との間の前記グラフェンチャネルの長さが、10nm〜100nmである、請求項1に記載のグラフェントランジスタ。
【請求項3】
前記カバーが、多孔性ポリマーまたは多孔性絶縁物からなる、請求項1に記載のグラフェントランジスタ。
【請求項4】
前記エアギャップの高さが、20nm〜200nmである、請求項1に記載のグラフェントランジスタ。
【請求項5】
前記ゲート絶縁層が、六方晶系窒化ホウ素で形成された、請求項1に記載のグラフェントランジスタ。
【請求項6】
前記ゲート絶縁層が、0.5nm〜30nmの厚さに形成された、請求項5に記載のグラフェントランジスタ。
【請求項7】
前記グラフェンチャネルが、単層ないし5層のグラフェンからなる、請求項1に記載のグラフェントランジスタ。
【請求項8】
前記ソース電極及び前記ドレイン電極が、それぞれ対向する方向に延びて交互に配される複数のフィンガー電極を含み、
前記ゲート電極が、前記隣接する2つのフィンガー電極間に対応して配される複数のフィンガー電極を含む、請求項1に記載のグラフェントランジスタ。
【請求項9】
基板上に形成されたMOSトランジスタと、
前記MOSトランジスタの上方に配されたグラフェントランジスタと、を備えるハイブリッドトランジスタ。
【請求項10】
前記グラフェントランジスタが、
前記MOSトランジスタを覆う第1層間絶縁層上のゲート電極と、
前記ゲート電極上のゲート絶縁層と、
前記ゲート絶縁層上のグラフェンチャネルと、
前記グラフェンチャネル上で互いに離隔しているソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極の上面を覆い、前記グラフェンチャネル上で前記ソース電極と前記ドレイン電極との間にエアギャップを形成するカバーと、を備える請求項9に記載のハイブリッドトランジスタ。
【請求項11】
前記ソース電極と前記ドレイン電極との間の前記グラフェンチャネルの長さが、10nm〜100nmである、請求項10に記載のハイブリッドトランジスタ。
【請求項12】
前記カバーが、多孔性ポリマー層または多孔性絶縁層からなる、請求項10に記載のハイブリッドトランジスタ。
【請求項13】
前記エアギャップの高さが、20nm〜200nmである、請求項10に記載のハイブリッドトランジスタ。
【請求項14】
前記ゲート絶縁層が、六方晶系窒化ホウ素で形成された、請求項10に記載のハイブリッドトランジスタ。
【請求項15】
前記ゲート絶縁層が、0.5nm〜30nmの厚さに形成された、請求項14に記載のハイブリッドトランジスタ。
【請求項16】
前記グラフェンチャネルが、単層ないし5層のグラフェンからなる、請求項10に記載のハイブリッドトランジスタ。
【請求項17】
前記ソース電極及び前記ドレイン電極が、それぞれ対向する方向に延びて交互に配される複数のフィンガー電極を含み、
前記ゲート電極が、前記隣接する2つのフィンガー電極間に対応して配される複数のフィンガー電極を含む、請求項10に記載のハイブリッドトランジスタ。
【請求項18】
基板上にMOSトランジスタを形成する段階と、
前記基板上に、前記MOSトランジスタを覆う第1層間絶縁層を形成する段階と、
前記第1層間絶縁層上に、前記MOSトランジスタのソース領域及びドレイン領域とそれぞれ連結された第1メタル及びゲート電極を形成する段階と、
前記ゲート電極上に、ゲート絶縁層及びグラフェンチャネルを順次に形成する段階と、
前記第1層間絶縁層上に前記第1メタルと連結された第2メタルと、前記グラフェンチャネル上に互いに離隔しているソース電極及びドレイン電極を形成する段階と、
前記ソース電極と前記ドレイン電極との間をポリマーで満たす段階と、
前記ソース電極及び前記ドレイン電極上に前記ポリマーを覆うカバーを形成する段階と、
前記ポリマーを除去して、前記グラフェンチャネルと前記カバーとの間にエアギャップを形成する段階と、を含むハイブリッドトランジスタの製造方法。
【請求項19】
前記ソース電極と前記ドレイン電極との間の前記グラフェンチャネルの長さが、10nm〜100nmである、請求項18に記載のハイブリッドトランジスタの製造方法。
【請求項20】
前記カバーが、多孔性ポリマー層または多孔性絶縁層からなる、請求項18に記載のハイブリッドトランジスタの製造方法。
【請求項21】
前記エアギャップの高さが、20nm〜200nmである、請求項18に記載のハイブリッドトランジスタの製造方法。
【請求項22】
前記ゲート絶縁層が、六方晶系窒化ホウ素で形成された、請求項18に記載のハイブリッドトランジスタの製造方法。
【請求項23】
前記ゲート絶縁層が、0.5nm〜30nmの厚さに形成された、請求項22に記載のハイブリッドトランジスタの製造方法。
【請求項24】
前記グラフェンチャネルが、単層ないし5層のグラフェンからなる、請求項18に記載のハイブリッドトランジスタの製造方法。
【請求項25】
前記ソース電極及び前記ドレイン電極形成段階が、それぞれ対向する方向に延びて、交互に配される複数のフィンガー電極を形成する段階であり、
前記ゲート電極形成段階が、前記隣接する2つのフィンガー電極の間に対応して配される複数のフィンガー電極を含むゲート電極を形成する段階である、請求項18に記載のハイブリッドトランジスタの製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7A】
image rotate

【図7B】
image rotate

【図7C】
image rotate

【図7D】
image rotate

【図7E】
image rotate

【図7F】
image rotate


【公開番号】特開2013−98553(P2013−98553A)
【公開日】平成25年5月20日(2013.5.20)
【国際特許分類】
【出願番号】特願2012−233438(P2012−233438)
【出願日】平成24年10月23日(2012.10.23)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】129,Samsung−ro,Yeongtong−gu,Suwon−si,Gyeonggi−do,Republic of Korea
【Fターム(参考)】