エピタキシャルウェーハの製造方法
【課題】エピタキシャル層の形成中にシリコン基板の表面に設けられた不純物の埋込層からのオートドープを抑制することのできるエピタキシャルウェーハの製造方法を提供すること。
【解決手段】本発明のエピタキシャルウェーハの製造方法は、シリコン基板の主表面にイオン注入法によって不純物を注入して第１素子分離不純物埋込層を形成する第１素子分離不純物注入工程Ｓ２と、前記第１素子分離不純物注入工程Ｓ２を経たシリコン基板にエピタキシャル層を形成させるエピタキシャル層形成工程Ｓ３と、を備え、第１素子分離不純物注入工程Ｓ２におけるイオン注入時のエネルギーが１００〜２００ｋｅＶであり、かつ第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に実質的に熱処理を行なわないことを特徴とする。
【解決手段】本発明のエピタキシャルウェーハの製造方法は、シリコン基板の主表面にイオン注入法によって不純物を注入して第１素子分離不純物埋込層を形成する第１素子分離不純物注入工程Ｓ２と、前記第１素子分離不純物注入工程Ｓ２を経たシリコン基板にエピタキシャル層を形成させるエピタキシャル層形成工程Ｓ３と、を備え、第１素子分離不純物注入工程Ｓ２におけるイオン注入時のエネルギーが１００〜２００ｋｅＶであり、かつ第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に実質的に熱処理を行なわないことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルウェーハの製造方法に関する。
【背景技術】
【０００２】
エピタキシャルウェーハに縦型ＭＯＳＦＥＴや縦型バイポーラトランジスタ等の素子を形成する際に、素子を他の領域から電気的に分離するための素子分離領域が形成される場合がある。これらの素子に使用される素子分離領域は、深さ方向に長い不純物添加領域により形成される。例えば、バイポーラデバイスでは、ｐ型のシリコン基板上にｎ型のエピタキシャル層からなる素子作製領域を形成し、その素子作製領域を素子分離領域であるｐ型の不純物添加領域で囲む構造となるので、エピタキシャル層の深さに相当する長さの不純物添加領域が形成される。
【０００３】
このように深さ方向に長い不純物添加領域を設ける技術として、例えば、シリコン基板（ｐ型）の表面にｐ型不純物の埋込層を設けるとともに、エピタキシャル層（ｎ型）の表面にもｐ型不純物の埋込層を設け、その後熱処理を行なうことにより、これらの埋込層に基づく不純物添加領域（ｐ型）を互いに拡散させて接続、一体化する手法が知られている（例えば、特許文献１の従来の技術の項を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１−１０５５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記のように、シリコン基板及びエピタキシャル層の表面に不純物の埋込層を設ける場合、シリコン基板の表面における埋込層は、エピタキシャル層を形成させる前にシリコン基板の表面に設けられる。シリコン基板の表面に設けられた埋込層に存在する不純物は、エピタキシャル層を形成するときの熱によってエピタキシャル層の内部に向けて上方拡散し、素子分離領域の下部領域を形成する。このとき、一部の不純物は、エピタキシャル層を形成するときの熱により、シリコン基板の表面の埋込層の内部から離脱し、この離脱した不純物が形成中のエピタキシャル層に取り込まれるオートドープと呼ばれる現象を引き起こす。オートドープが起こると、エピタキシャル層の下部領域に、上記埋込層を基点としてシリコン基板の面方向に広がった不純物含有領域が形成される。こうした不純物含有領域が形成されると、形成後の半導体素子の電気特性に悪影響を及ぼす場合がある。
【０００６】
埋込層からの不純物のオートドープを軽減させるには、例えば、シリコン基板表面の埋込層に注入する不純物の量を減少させればよい。しかし、埋込層に注入する不純物の量を減少させると、埋込層からエピタキシャル層の内部への上方拡散が減少し、素子分離領域の下部領域の形成が不完全になる場合がある。この場合、素子分離の不良によって、形成後の半導体素子の不良につながることになる。
【０００７】
また、エピタキシャル層を形成させる際の温度を低下させることによって、埋込層からの不純物のオートドープを低減させることもできる。しかし、エピタキシャル層を形成させる際の温度を低下させるとエピタキシャル層の形成速度が低下し、エピタキシャルウェーハの生産性が低下する。
【０００８】
本発明は、以上の状況に鑑みてなされたものであり、エピタキシャル層の形成中にシリコン基板の表面に設けられた不純物の埋込層からのオートドープを抑制することのできるエピタキシャルウェーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、シリコン基板の表面に不純物の埋込層を設ける際のイオン注入エネルギーを特定の範囲とし、さらに当該埋込層を設けてからエピタキシャル層の形成を行なうまでの間に実質的に熱処理を行なわないことにより上記課題を解決できることを見出し、本発明を完成するに至った。
【００１０】
（１）本発明のエピタキシャルウェーハの製造方法は、シリコン基板の主表面にイオン注入法によって不純物を注入して第１素子分離不純物埋込層を形成する第１素子分離不純物注入工程と、前記第１素子分離不純物注入工程を経たシリコン基板にエピタキシャル層を形成させるエピタキシャル層形成工程と、を備え、前記第１素子分離不純物注入工程におけるイオン注入時のエネルギーが１００〜２００ｋｅＶであり、かつ前記第１素子分離不純物注入工程と前記エピタキシャル層形成工程との間に実質的に熱処理を行なわないことを特徴とする。
【００１１】
（２）前記第１素子分離不純物注入工程において注入された不純物の濃度が１Ｅ１２〜１Ｅ１５ａｔｏｍｓ／ｃｍ２であることが好ましい。
【発明の効果】
【００１２】
本発明によれば、エピタキシャル層の形成中にシリコン基板の表面に設けられた不純物の埋込層からのオートドープを抑制することのできるエピタキシャルウェーハの製造方法が提供される。
【図面の簡単な説明】
【００１３】
【図１】本発明のエピタキシャルウェーハの製造方法の一実施態様で使用される気相成長装置１を模式的に示す図である。
【図２】本発明のエピタキシャルウェーハの製造方法の一実施態様を含むフロー図である。
【図３】（ａ）から（ｄ）は、本発明のエピタキシャルウェーハの製造方法の一実施態様におけるシリコン基板３１又はエピタキシャルウェーハ３６の状態を順次示す部分断面図である。（ｅ）及び（ｆ）は、本発明のエピタキシャルウェーハの製造方法の一実施態様で製造されたエピタキシャルウェーハ３６に、第２素子分離不純物注入工程Ｓ４及び熱処理工程Ｓ５を施す際のエピタキシャルウェーハ３６の状態を順次示す部分断面図である。
【図４】オートドープにより、素子分離領域３７と素子作製不純物拡散領域３３ａとの間に、高濃度不純物含有領域３８が形成された状態を示すシリコン基板３１の厚さ方向の部分断面図である。
【図５】実施例１のエピタキシャルウェーハについて、エピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ａ）は、シリコン基板にホウ素をイオン注入した位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ｂ）は、シリコン基板にホウ素をイオン注入した位置から面方向に０．１ｍｍ離れた位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフである。
【図６】実施例２のエピタキシャルウェーハについて、エピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ａ）は、シリコン基板にホウ素をイオン注入した位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ｂ）は、シリコン基板にホウ素をイオン注入した位置から面方向に０．１ｍｍ離れた位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフである。
【図７】比較例１のエピタキシャルウェーハについて、エピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ａ）は、シリコン基板にホウ素をイオン注入した位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ｂ）は、シリコン基板にホウ素をイオン注入した位置から面方向に０．１ｍｍ離れた位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明のエピタキシャルウェーハの製造方法の一実施態様について図面を参照しながら説明する。図１は、本実施態様のエピタキシャルウェーハの製造方法で使用される気相成長装置１を模式的に示す図である。図２は、本実施態様のエピタキシャルウェーハの製造方法を含むフロー図である。図３（ａ）から図３（ｄ）は、本実施態様のエピタキシャルウェーハの製造方法におけるシリコン基板３１又はエピタキシャルウェーハ３６の状態を順次示す部分断面図である。図３（ｅ）及び図３（ｆ）は、本実施態様のエピタキシャルウェーハの製造方法で製造されたエピタキシャルウェーハ３６に、第２素子分離不純物注入工程Ｓ４及び熱処理工程Ｓ５を施す際のエピタキシャルウェーハ３６の状態を順次示す部分断面図である。
【００１５】
まず、本実施形態のエピタキシャルウェーハの製造方法の説明に先立ち、この製造方法により製造されるエピタキシャルウェーハ３６について、図３（ｄ）〜図３（ｆ）を参照しながら簡単に説明する。
【００１６】
本実施形態のエピタキシャルウェーハの製造方法で製造されるエピタキシャルウェーハ３６は、図３（ｄ）に示すように、シリコン基板３１、第１素子分離不純物拡散領域３２ａ、素子作製不純物拡散領域３３ａ及びエピタキシャル層３４からなる。第１素子分離不純物拡散領域３２ａ及び素子作製不純物拡散領域３３ａは、シリコン基板３１の表層付近からエピタキシャル層３４の内部に亘り存在する。第１素子分離不純物拡散領域３２ａ及び素子作製不純物拡散領域３３ａは、エピタキシャルウェーハ３６の面方向に分離している。
【００１７】
第１素子分離不純物拡散領域３２ａは、エピタキシャル層３４と反対の導電型を有する。そして、第１素子分離不純物拡散領域３２ａは、図３（ｅ）及び図３（ｆ）に示すように、エピタキシャル層３４の表面から拡散した第２素子分離不純物拡散領域３５ａと結合して、エピタキシャル層３４と反対の導電型を有する素子分離領域３７を形成することができる。なお、第２素子分離不純物拡散領域３５ａは、第１素子分離不純物拡散領域３２ａと同様に、エピタキシャル層３４と反対の導電型を有するものである。
【００１８】
このように、素子分離領域３７が形成されると、素子分離領域３７を挟んで電気的に分離される。そのため、エピタキシャル層３４のうち、素子作製不純物拡散領域３３ａを含む領域を他の領域から電気的に分離することができ、素子作製不純物拡散領域３３ａから作製される半導体素子が他の領域から電気的に分離される。
【００１９】
次に、本実施態様のエピタキシャルウェーハの製造方法について説明する。
まず、本実施態様のエピタキシャルウェーハの製造方法で使用される気相成長装置について説明する。図１に示すように、本実施態様で使用される気相成長装置（エピタキシャル成長装置）１は、ヒータ１２の加熱により１枚のシリコン基板（シリコンウェーハ）３１に対してエピタキシャル層の形成を行なう枚葉式の気相成長装置である。
【００２０】
気相成長装置１は、反応室１１と、ヒータ１２と、サセプタ１３と、ガス供給管１４と、ガス排出管２０と、ベント配管１９と、第１接続バルブ１５、第２接続バルブ１６と、を備える。
【００２１】
反応室１１は、その内部にサセプタ１３が設置され、また、その内部にキャリアガスＧ１、シリコンソースガス及びドーパント（不純物）ガスを含む反応ガスＧ２を供給可能に構成されている。そして、反応室１１は、サセプタ１３の上に載置されたシリコン基板３１に反応ガスＧ２を供給することで、シリコン基板３１の表面にエピタキシャル層３４を形成させる。
【００２２】
ガス供給管１４及びガス排出管２０は、反応室１１に連結される。ガス供給管１４からは、キャリアガスＧ１、又はキャリアガスＧ１及び反応ガスＧ２が反応室１１の内部に供給される。また、供給された反応ガスＧ２等は、サセプタ１３に載置されたシリコン基板３１の主表面を水平に通過した後、ガス排出管２０から反応室１１の外部に排出される。
【００２３】
第１接続バルブ１５は、反応ガスＧ２をガス供給管１４に送るか否かを制御するバルブである。第２接続バルブ１６は、反応ガスＧ２をベント配管１９に送るか否かを制御するバルブである。これにより、例えば、エピタキシャル層形成工程Ｓ３において、シリコン基板３１が十分に加熱されるまでの間は、第１接続バルブ１５を閉鎖してキャリアガスＧ１だけを反応室１１に流通させ、シリコン基板３１が十分に加熱された後、第１接続バルブを開放してキャリアガスＧ１及び反応ガスＧ２を反応室１１の内部に流通させることができる。
【００２４】
本実施態様において、シリコン基板３１としては、ホウ素、ガリウム、インジウム等のｐ型の不純物が添加されたｐ型のシリコン基板、リン、砒素、アンチモン等のｎ型の不純物が添加されたｎ型のシリコン基板、又は不純物が添加されていないノンドープのシリコン基板が使用される。
【００２５】
本実施態様において、エピタキシャル層３４としては、ホウ素、ガリウム、インジウム等のｐ型の不純物が添加されたｐ型のエピタキシャル層、リン、砒素、アンチモン等のｎ型の不純物が添加されたｎ型のエピタキシャル層、又は不純物が添加されていないノンドープのエピタキシャル層がシリコン基板３１の主表面に形成される。なお、シリコン基板３１の「主表面」とは、シリコン基板３１の表面のうち、サセプタ１３にシリコン基板３１を載置した状態で上側となる面である。
【００２６】
キャリアガスＧ１としては、例えば、水素（Ｈ２）ガスが挙げられる。また、反応ガスＧ２は、シリコンソースガス及びドーパントガスを含む。
【００２７】
シリコンソースガスとしては、ＳｉＨ４ガス、ＳｉＨ２Ｃｌ２ガス、ＳｉＨＣｌ３ガス、ＳｉＣｌ４ガスが例示される。シリコンソースガスは、加熱されたシリコン基板３１の主表面で分解され、シリコン元素を発生させる。このシリコン元素がシリコン基板３１の主表面に均一に析出して、エピタキシャル層３４が形成される。
【００２８】
ドーパントガスとしては、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）等のｎ型のドーパントガス、又はジボラン（Ｂ２Ｈ６）、ＢＨ３、ＢＦ３等のｐ型のドーパントガスが挙げられる。なお、ノンドープのエピタキシャル層を形成させる場合は、反応ガスにドーパントガスを添加しない。ドーパントガスは、加熱されたシリコン基板３１の主表面で分解され、不純物（ドーパント）となる元素を発生させる。この不純物となる元素が形成中のエピタキシャル層３４に取り込まれ、不純物を含むエピタキシャル層となる。
【００２９】
なお、縦型ＭＯＳＦＥＴや縦型バイポーラトランジスタ用の基板においては、ＳｉＨ２Ｃｌ２ガスをシリコンソースガスとして用いた場合、反応温度として１１００〜１１８０度の高温を用いることができる。これによりオートドープ低減のみならずパターンディストーションを低減させる事が出来る。
【００３０】
次に、本発明のエピタキシャルウェーハの製造方法の一実施態様について、各工程に分けて説明する。本実施態様は、図２に示す素子作製不純物注入工程Ｓ１、第１素子分離不純物注入工程Ｓ２及びエピタキシャル層形成工程Ｓ３を備える。
【００３１】
［素子作製不純物注入工程Ｓ１］
まず、本実施態様の素子作製不純物注入工程Ｓ１について説明する。この工程は、図３（ａ）に示すシリコン基板３１の主表面に、イオン注入法（イオンインプラント法）を使用して、半導体素子の活性領域を形成させるための不純物（素子作製不純物）となるイオンを注入する。これにより、図３（ｂ）に示すように、シリコン基板３１の主表面に素子作製不純物埋込層３３が形成される。
【００３２】
イオン注入を行なうには、予めシリコン基板３１の所望の位置にイオンが注入されるようにパターニングを施し、その後、シリコン基板３１の主表面にイオン注入装置を使用してイオン注入を行なえばよい。イオン注入後、パターニングに使用したレジストや酸化膜は、シリコン基板３１の主表面から除去される。
【００３３】
イオン注入装置としては、通常、イオン注入法で使用される装置を特に制限なく使用することができる。このような装置は、目的とする元素のイオンを発生させるイオン発生装置及び発生したイオンを高エネルギーまで電気的に加速する加速装置を含み、シリコン基板３１の主表面に、目的とする元素（不純物）のイオンを注入することができる。シリコン基板３１の所望とする位置に不純物のイオンを注入した後、イオン注入によってダメージを受けたシリコン基板３１の結晶格子を回復させるために、熱処理を行なってもよい。
【００３４】
素子作製不純物埋込層３３を形成するために、シリコン基板３１の表面にイオン注入される不純物は、ホウ素、ガリウム、インジウム等のｐ型の不純物、又はリン、砒素、アンチモン等のｎ型の不純物である。
【００３５】
［第１素子分離不純物注入工程Ｓ２］
次に、本実施態様の第１素子分離不純物注入工程Ｓ２について説明する。既に述べたように、エピタキシャルウェーハ３６のエピタキシャル層３４に形成される半導体素子の周囲には、半導体素子が作製される領域を他の領域から電気的に分離するために、エピタキシャル層３４とは反対の導電性を有する素子分離領域３７が形成される。この工程では、素子分離領域３７のうち下方部分の領域を形成するための不純物（第１素子分離不純物）となるイオンを、イオン注入法を使用して、シリコン基板３１の主表面に注入する。これにより、図３（ｃ）に示すように、シリコン基板３１の主表面に第１素子分離不純物埋込層３２が形成される。
【００３６】
イオン注入を行なうには、予めシリコン基板３１の所望の位置にイオンが注入されるようにパターニングを施し、その後、シリコン基板３１の主表面にイオン注入装置を使用してイオン注入を行なえばよい。イオン注入後、パターニングに使用したレジストや酸化膜は、シリコン基板３１の主表面から除去される。イオン注入に使用される装置は、上述の素子作製不純物注入工程Ｓ１で説明したものと同様である。
【００３７】
第１素子分離不純物埋込層３２を形成するために注入される不純物は、上述の通り、エピタキシャル層３４とは反対の導電性を与えるものである。したがって、エピタキシャル層３４がｎ型の場合には、不純物として、ホウ素、ガリウム、インジウム等のｐ型の不純物が使用され、中でもホウ素が好ましく使用される。また、エピタキシャル層３４がｐ型の場合には、不純物として、リン、砒素、アンチモン等のｎ型の導電性を与える不純物が使用され、中でもリンが好ましく使用される。
【００３８】
不純物をイオン注入して第１素子分離不純物埋込層３２を形成させる際、イオン注入のエネルギーは、１００〜２００ｋｅＶである。イオン注入時のエネルギーが１００ｋｅＶ以上であることにより、後述するエピタキシャル層形成工程Ｓ３において、第１素子分離不純物埋込層３２に注入した不純物によるオートドープが抑制される。また、イオン注入のエネルギーが２００ｋｅＶ以下であることにより、イオン注入に伴うシリコン基板３１の結晶格子へのダメージを小さくすることができ、後述するように、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に実質的に熱処理を行なう必要がなくなる。イオン注入時のエネルギーは、好ましくは１００〜２００ｋｅＶであり、より好ましくは１４０〜１６０ｋｅＶである。
【００３９】
本実施態様のエピタキシャルウェーハの製造方法では、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に実質的に熱処理を行なわない。通常、シリコン基板３１にイオン注入を行なった場合、シリコン基板３１の結晶格子がイオン注入によって受けたダメージを回復させるために、イオン注入の後にシリコン基板３１に対して熱処理が施される。しかし、シリコン基板３１に熱処理を施すと、シリコン基板３１に注入された不純物の一部が拡散によってシリコン基板３１の表面に移行する。すると、その不純物は、エピタキシャル層３４の形成における熱でシリコン基板３１の表面から離脱し、図４に示すように、素子分離領域３７と素子作製不純物拡散領域３３ａとの間にオートドープによる高濃度不純物含有領域３８を形成させる。素子分離領域３７と素子作製不純物拡散領域３３ａとの間に高濃度不純物含有領域３８が形成されると、素子の耐圧が低下する等の問題を生じる場合がある。このため、本実施態様では、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に、シリコン基板３１への熱処理を実質的に行なわない。図４は、オートドープにより、素子分離領域３７と素子作製不純物拡散領域３３ａとの間に、高濃度不純物含有領域３８が形成された状態を示すシリコン基板３１の厚さ方向の部分断面図である。
【００４０】
ここで、「実質的に熱処理を行なわない」とは、イオン注入によってシリコン基板３１の結晶格子に生じたダメージを修復するための熱処理を行なわない、という意味である。すなわち、このような熱処理は、通常、７００〜１２００℃でシリコン基板３１を加熱することによって行なわれるものであるが、こうした熱処理を第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に行なわないという意味である。なお、エピタキシャル層３４を形成するための熱処理は、ここでいう「熱処理」に含まない。したがって、例えば、エピタキシャル層形成工程Ｓ３において、反応室１１にキャリアガスのみを流通させながら、シリコン基板３１がエピタキシャル層３４を形成させるための所定の温度に達するまで加熱する処理は、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間の熱処理ではなく、エピタキシャル層形成工程Ｓ３における熱処理である。
【００４１】
上記のように、本実施態様におけるイオン注入のエネルギーは、１００ｋｅＶ以上であるが、イオン注入時のエネルギーがこのような条件を満たすことにより、シリコン基板３１に注入された不純物は、シリコン基板３１の表面から十分深い領域に存在することになる。その結果、エピタキシャル層３４を形成する際、不純物がシリコン基板３１の表面から離脱することに伴うオートドープが軽減され、素子分離領域３７と素子作製不純物拡散領域３３ａとの間に高濃度不純物含有領域３８が形成されることを抑制できる。
【００４２】
本実施態様において、第１素子分離不純物埋込層３２を形成させるために、シリコン基板３１の表面に注入される不純物の濃度は、１Ｅ１２〜１Ｅ１５ａｔｏｍｓ／ｃｍ２であることが好ましく、５Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２であることがより好ましい。シリコン基板３１の表面に注入される不純物の濃度が１Ｅ１２ａｔｏｍｓ／ｃｍ２以上であることにより、十分な大きさの第１素子分離不純物拡散領域３２ａが形成され、図３（ｆ）に示すように、後述する第２素子分離不純物拡散領域３５ａと第１素子分離不純物拡散領域３２ａとが結合して、素子分離領域３７を形成させる。また、シリコン基板３１の表面に注入される不純物の濃度が１Ｅ１５ａｔｏｍｓ／ｃｍ２以下であることにより、シリコン基板３１の結晶格子に対するダメージが軽減され、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に実質的に熱処理を行なう必要がなくなる。なお、ａｔｏｍｓ／ｃｍ２という単位は、シリコン基板３１を平面視した場合に、所定の面積に含まれる不純物の原子数を表すものである。この場合の不純物の原子数とは、シリコン基板３１の表面部分のみならず、シリコン基板３１の深さ方向にわたって存在する原子も含めた原子数を意味する。
【００４３】
［エピタキシャル層形成工程Ｓ３］
次に、本実施態様のエピタキシャル層形成工程Ｓ３について説明する。この工程は、シリコン基板３１の主表面にエピタキシャル層３４を形成させる工程である。これにより、図３（ｄ）に示すように、シリコン基板３１の主表面にエピタキシャル層３４が形成されるとともに、第１素子分離不純物埋込層３２及び素子作製不純物埋込層３３に含まれていた不純物が、エピタキシャル層の形成中の熱によりエピタキシャル層３４の存在する上方に拡散して、それぞれ第１素子分離不純物拡散領域３２ａ及び素子作製不純物拡散領域３３ａを形成する。
【００４４】
エピタキシャル層３４としては、ｎ型の不純物を含むｎ型のエピタキシャル層、ｐ型の不純物を含むｐ型のエピタキシャル層又は不純物を含まないノンドープのエピタキシャル層が挙げられる。エピタキシャル層３４の形成方法は既に述べた通りである。なお、エピタキシャル層３４をノンドープとする場合は、例えば、素子分離領域３７と反対の導電性を有する不純物の埋込層を素子分離領域３７に隣接して設け、当該埋込層と素子分離領域３７との間でｐｎ接合を形成させることにより素子分離を行なうことになる。例えば、オートドープを最適化するための条件を決めるテスト成長においては、ノンドープのエピタキシャル層３４を形成する事がオートドープ量を高精度で検出する面から好ましい。また、製品であるエピタキシャルウェーハの製造においてエピタキシャル成長を行うときは、ｎ型またはｐ型の不純物を含むエピタキシャル層３４を形成するほうが、２回の埋め込み拡散層を形成する必要がなく、好ましい。
【００４５】
ここで、本実施態様のエピタキシャルウェーハの製造方法では、前述のように、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間で実質的に熱処理を行なわない。したがって、エピタキシャル層形成工程Ｓ３の直前のシリコン基板３１は、第１素子分離不純物注入工程Ｓ２のイオン注入のときに生じた結晶格子のダメージが残った状態である。本実施態様では、この結晶格子のダメージをエピタキシャル層形成工程Ｓ３における熱により回復させる。
【００４６】
そのため、エピタキシャル層形成工程Ｓ３の前に熱処理を行なう場合と異なり、シリコン基板３１の内部に注入された第１素子分離不純物埋込層３２の不純物が熱拡散によってシリコン基板３１の表面付近に移動した時点では、エピタキシャル層３４が既に形成されているので、不純物がシリコン基板３１の表面から離脱することに伴うオートドープが抑制される。
【００４７】
そして、上述のようにエピタキシャル層形成工程Ｓ３における熱によって、第１素子分離不純物埋込層３２の不純物は、上方に存在するエピタキシャル層３４の内部に熱拡散して第１素子分離不純物拡散領域３２ａを形成する。素子作製不純物埋込層３３に存在する不純物もまた、エピタキシャル層形成工程Ｓ３における熱によって、上方に存在するエピタキシャル層３４の内部に熱拡散して素子作製不純物拡散領域３３ａを形成させる。
【００４８】
以上説明したように、本実施態様のエピタキシャルウェーハの製造方法によって、図３（ｄ）に示すように、第１素子分離不純物拡散領域３２ａ及び素子作製不純物拡散領域３３ａを内部に有するエピタキシャルウェーハ３６が作製される。次に、このエピタキシャルウェーハ３６に素子分離領域３７を形成させる方法を説明する。エピタキシャルウェーハ３６に素子分離領域３７を形成させるには、図２に示すように、エピタキシャルウェーハ３６に第２素子分離不純物注入工程Ｓ４及び熱処理工程Ｓ５を施す。以下、これらの工程について説明する。
【００４９】
［第２素子分離不純物注入工程Ｓ４］
まず、第２素子分離不純物注入工程Ｓ４について説明する。この工程は、図３（ｅ）に示すように、本実施態様のエピタキシャルウェーハの製造方法で得られたエピタキシャルウェーハ３６の表面に、不純物をイオン注入して第２素子分離不純物埋込層３５を形成する工程である。
【００５０】
イオン注入を行なうには、予めシリコン基板３１の所望の位置にイオンが注入されるようにパターニングを施し、その後、シリコン基板３１の主表面にイオン注入装置を使用してイオン注入を行なえばよい。イオン注入後、パターニングに使用したレジストや酸化膜は、シリコン基板３１の主表面から除去される。イオン注入に使用される装置は、上述の素子作製不純物注入工程Ｓ１で説明したものと同様である。
【００５１】
第２素子分離不純物埋込層３５を形成させるために注入される不純物は、第１素子分離不純物埋込層３２、すなわち、第１素子分離不純物拡散領域３２ａと同じ導電性を与えるものが使用され、第１素子分離不純物拡散領域３２ａに含まれる不純物と同じ元素であることが好ましい。
【００５２】
第２素子分離不純物埋込層３５は、エピタキシャルウェーハ３６の表面のうち、第１素子分離不純物埋込層３２の上方である。イオン注入によって、エピタキシャルウェーハ３６の表面に第２素子分離不純物埋込層３５を形成させる方法については、公知の方法を使用することができるので、ここでは説明を省略する。
【００５３】
［熱処理工程Ｓ５］
次に、熱処理工程Ｓ５について説明する。この工程は、エピタキシャルウェーハ３６に熱処理を行なうことにより、第２素子分離不純物埋込層３５に含まれる不純物をエピタキシャル層３４の内部に拡散させる工程である。この工程を経ることにより、第２素子分離不純物埋込層３５に含まれる不純物が拡散して第２素子分離不純物拡散領域３５ａが形成される。そして、第２素子分離不純物拡散領域３５ａは、第２素子分離不純物拡散領域３５ａの下方に位置する第１素子分離不純物拡散領域３２ａと結合し、素子分離領域３７を形成する。
【００５４】
熱処理工程Ｓ５における熱処理の温度は、７００〜１２００℃が好ましく、８００〜１１００℃が好ましい。また、熱処理の時間は、３０〜１８０分間程度である。
【００５５】
素子分離領域３７が存在することにより、素子作製不純物拡散領域３３ａから作製される半導体素子は、他の素子が作製される領域から電気的に分離される。
【００５６】
本実施態様のエピタキシャルウェーハの製造方法によって以下の効果が奏される。
【００５７】
本実施形態のエピタキシャルウェーハの製造方法は、シリコン基板３１の主表面に、第１素子分離不純物埋込層３２をイオン注入法により設ける第１素子分離不純物注入工程Ｓ２と、シリコン基板３１の主表面にエピタキシャル層３４を形成させるエピタキシャル層形成工程Ｓ３と、を備え、第１素子分離不純物注入工程Ｓ２におけるイオン注入時のエネルギーが１００〜２００ｋｅＶであり、かつ第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に実質的に熱処理を行なわないことを特徴とする。
【００５８】
そのため、シリコン基板３１の内部に存在する第１素子分離不純物埋込層３２の不純物がシリコン基板３１の主表面に拡散することが抑制される。したがって、エピタキシャル層形成工程Ｓ３の開始の時において、第１素子分離不純物埋込層３２に由来する不純物がシリコン基板３１の主表面に存在する量を抑制できる。このような作用により、エピタキシャル層形成工程Ｓ３において、素子分離領域３７と素子作製不純物拡散領域３３ａとの間にオートドープに基づく高濃度不純物含有領域３８（図４参照）が形成されることを抑制できる。そのため、高濃度不純物含有領域３８の存在に伴う、素子耐圧の低下等といった問題の発生が抑制される。
【００５９】
また、本実施形態のエピタキシャルウェーハの製造方法は、第１素子分離不純物注入工程Ｓ２において注入された不純物の濃度が１Ｅ１２〜１Ｅ１５ａｔｏｍｓ／ｃｍ２であることを特徴とする。
【００６０】
そのため、十分な大きさの第１素子分離不純物拡散領域３２ａが形成され、図３（ｆ）に示すように、第２素子分離不純物拡散領域３５ａと第１素子分離不純物拡散領域３２ａとが結合して、素子分離領域３７が形成される。また、第１素子分離不純物注入工程Ｓ２が行なわれることに伴う、シリコン基板３１の結晶格子へのダメージが軽減されるので、第１素子分離不純物注入工程Ｓ２の後にシリコン基板３１への熱処理を省略できる。したがって、シリコン基板３１の内部に存在する第１素子分離不純物埋込層３２の不純物がシリコン基板３１の主表面に拡散することが抑制される。したがって、上記のように、エピタキシャル層形成工程Ｓ３において、素子分離領域３７と素子作製不純物拡散領域３３ａとの間にオートドープに基づく高濃度不純物含有領域３８が形成されることを抑制できる。そのため、高濃度不純物含有領域３８の存在に伴う、素子耐圧の低下等といった問題の発生が抑制される。
【００６１】
以上、本発明のエピタキシャルウェーハの製造方法の一実施形態について詳細に説明したが、本発明は、上記実施態様に何ら限定されるものではなく、本発明の構成の範囲内において適宜変更を加えて実施することができる。
【００６２】
例えば、上記実施態様では、エピタキシャル層形成工程Ｓ３の前に素子作製不純物注入工程Ｓ１が設けられ、シリコン基板３１の主表面に素子作製不純物埋込層３３が設けられているが、これに限定されず、エピタキシャル層形成工程Ｓ３の前に素子作製不純物注入工程Ｓ１を設けずに、エピタキシャル層３４を形成させてから素子作製のための不純物を注入してもよい。
【実施例】
【００６３】
以下、実施例により本発明のエピタキシャルウェーハの製造方法についてさらに具体的に説明するが、本発明は、以下の実施例に何ら限定されるものではない。
【００６４】
［実施例１］
直径１５０ｍｍで抵抗率が１０Ωｃｍのｐ型のシリコン基板（シリコンウェーハ）の主表面に、ｐ型のドーパントであるホウ素をイオンインプラント法によりイオン注入するためのレジストパターンを形成した。その後、イオンインプラント法によりホウ素をシリコン基板の表面からイオン注入した。イオン注入の条件は、エネルギーが１５０ｋｅＶ、ホウ素注入量が５Ｅ１３ａｔｏｍｓ／ｃｍ２である。次に、レジストパターンを除去し、シリコン基板の表面をアンモニア＋過酸化水素水＋純水で洗浄した。その後、イオン注入後の熱処理を行なわずに、シリコン基板の主表面にエピタキシャル層を形成させた。シリコン基板の表面にエピタキシャル層を形成させる際の温度は、１１５０℃であり、形成させたエピタキシャル層は、不純物を含まないノンドープのエピタキシャル層であり、厚さが４．５μｍである。なお、エピタキシャル層を形成させる際、シリコンソースガスとしてＳｉＨ２Ｃｌ２を、キャリアガスとして水素をそれぞれ使用した。以上の工程により、実施例１のエピタキシャルウェーハを得た。なお、実施例１及び２並びに比較例１では、オートドープの有無を判定するためにシリコン基板の表面にノンドープのエピタキシャル層を形成させた。
【００６５】
［実施例２］
イオン注入のエネルギーを１２０ｋｅＶに変更したこと以外は、実施例１と同様の手順にて、実施例２のエピタキシャルウェーハを作製した。
【００６６】
［比較例１］
イオン注入のエネルギーを６０ｋｅＶに変更したこと以外は、実施例１と同様の手順にて、比較例１のエピタキシャルウェーハを作製した。
【００６７】
［評価］
実施例１及び２並びに比較例１のエピタキシャルウェーハのそれぞれについて、イオン注入したホウ素によるオートドープの程度を測定した。測定は、シリコン基板にホウ素をイオン注入した位置とホウ素をイオン注入した位置から０．１ｍｍ離れた位置との２点で実施し、エピタキシャル層の深さ方向の位置に対するキャリアの濃度を計測することにより行なった。なお、作製したエピタキシャル層はノンドープであるので、エピタキシャル層のキャリア濃度は、エピタキシャル層における不純物の濃度に対応する。そして、ホウ素をイオン注入した位置から０．１ｍｍ離れた位置に不純物が存在するのは、オートドープによるものである。したがって、ホウ素をイオン注入した位置から０．１ｍｍ離れた位置のキャリアの濃度を測定することにより、どの程度のオートドープが発生したかを推測することができる。エピタキシャル層に含まれるキャリアの濃度は、ＳＳＭ株式会社製のＳＳＭ−２０００を使用して測定した。
【００６８】
測定により得られたエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフを、実施例１については図５に、実施例２については図６に、比較例１については図７に、それぞれ示す。なお、図５から図７において、（ａ）は、シリコン基板にホウ素をイオン注入した位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ｂ）は、シリコン基板にホウ素をイオン注入した位置から０．１ｍｍ離れた位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフである。
【００６９】
図５（ａ）、図６（ａ）及び図７（ａ）にそれぞれ示すように、実施例１及び２並びに比較例１のエピタキシャルウェーハのそれぞれにおいて、シリコン基板にホウ素をイオン注入した位置では、エピタキシャル層の表面（エピタキシャルウェーハの表面）から４〜５μｍ下層付近にキャリアの濃度の高い領域が存在することがわかる。このことから、シリコン基板に注入したホウ素がエピタキシャル層にまで拡散して素子分離領域の下層部分を形成することがわかる。
【００７０】
しかし、図７（ｂ）に示すように、比較例１のエピタキシャルウェーハでは、シリコン基板にホウ素をイオン注入した位置から０．１ｍｍ離れた位置でも、エピタキシャル層の表面から４〜５ｍｍ下層付近にキャリアの濃度の高い領域が存在することが確認された。これは、上記の通り、エピタキシャル層を形成したときのオートドープによるものと考えられ、素子分離領域がエピタキシャルウェーハの面方向にも広がることが理解される。このため、比較例１のエピタキシャルウェーハに素子を作製した場合、素子分離領域と素子の活性部位との間の距離が小さくなり、素子の耐圧が低下する等の問題を発生させる可能性がある。
【００７１】
これに対して、図５（ｂ）及び図６（ｂ）に示すように、実施例１及び２のエピタキシャルウェーハでは、シリコン基板にホウ素をイオン注入した位置から０．１ｍｍ離れた位置において、エピタキシャル層の内部のキャリアの濃度が小さくなることがわかる。以上のことから、シリコン基板に対して本発明所定のエネルギーで不純物のイオン注入を行なうことにより、エピタキシャル成長中において、シリコン基板にイオン注入した不純物によるオートドープが低減されることがわかる。
【符号の説明】
【００７２】
３１ シリコン基板
３２ 第１素子分離不純物埋込層
３２ａ 第１素子分離不純物拡散領域
３３ 素子作製不純物埋込層
３３ａ 素子作製不純物拡散領域
３４ エピタキシャル層
３５ 第２素子分離不純物埋込層
３５ａ 第２素子分離不純物拡散領域
３６ エピタキシャルウェーハ
３７ 素子分離領域
Ｓ１ 素子作製不純物注入工程
Ｓ２ 第１素子分離不純物注入工程
Ｓ３ エピタキシャル層形成工程
Ｓ４ 第２素子分離不純物注入工程
Ｓ５ 熱処理工程
【技術分野】
【０００１】
本発明は、エピタキシャルウェーハの製造方法に関する。
【背景技術】
【０００２】
エピタキシャルウェーハに縦型ＭＯＳＦＥＴや縦型バイポーラトランジスタ等の素子を形成する際に、素子を他の領域から電気的に分離するための素子分離領域が形成される場合がある。これらの素子に使用される素子分離領域は、深さ方向に長い不純物添加領域により形成される。例えば、バイポーラデバイスでは、ｐ型のシリコン基板上にｎ型のエピタキシャル層からなる素子作製領域を形成し、その素子作製領域を素子分離領域であるｐ型の不純物添加領域で囲む構造となるので、エピタキシャル層の深さに相当する長さの不純物添加領域が形成される。
【０００３】
このように深さ方向に長い不純物添加領域を設ける技術として、例えば、シリコン基板（ｐ型）の表面にｐ型不純物の埋込層を設けるとともに、エピタキシャル層（ｎ型）の表面にもｐ型不純物の埋込層を設け、その後熱処理を行なうことにより、これらの埋込層に基づく不純物添加領域（ｐ型）を互いに拡散させて接続、一体化する手法が知られている（例えば、特許文献１の従来の技術の項を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１−１０５５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記のように、シリコン基板及びエピタキシャル層の表面に不純物の埋込層を設ける場合、シリコン基板の表面における埋込層は、エピタキシャル層を形成させる前にシリコン基板の表面に設けられる。シリコン基板の表面に設けられた埋込層に存在する不純物は、エピタキシャル層を形成するときの熱によってエピタキシャル層の内部に向けて上方拡散し、素子分離領域の下部領域を形成する。このとき、一部の不純物は、エピタキシャル層を形成するときの熱により、シリコン基板の表面の埋込層の内部から離脱し、この離脱した不純物が形成中のエピタキシャル層に取り込まれるオートドープと呼ばれる現象を引き起こす。オートドープが起こると、エピタキシャル層の下部領域に、上記埋込層を基点としてシリコン基板の面方向に広がった不純物含有領域が形成される。こうした不純物含有領域が形成されると、形成後の半導体素子の電気特性に悪影響を及ぼす場合がある。
【０００６】
埋込層からの不純物のオートドープを軽減させるには、例えば、シリコン基板表面の埋込層に注入する不純物の量を減少させればよい。しかし、埋込層に注入する不純物の量を減少させると、埋込層からエピタキシャル層の内部への上方拡散が減少し、素子分離領域の下部領域の形成が不完全になる場合がある。この場合、素子分離の不良によって、形成後の半導体素子の不良につながることになる。
【０００７】
また、エピタキシャル層を形成させる際の温度を低下させることによって、埋込層からの不純物のオートドープを低減させることもできる。しかし、エピタキシャル層を形成させる際の温度を低下させるとエピタキシャル層の形成速度が低下し、エピタキシャルウェーハの生産性が低下する。
【０００８】
本発明は、以上の状況に鑑みてなされたものであり、エピタキシャル層の形成中にシリコン基板の表面に設けられた不純物の埋込層からのオートドープを抑制することのできるエピタキシャルウェーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、シリコン基板の表面に不純物の埋込層を設ける際のイオン注入エネルギーを特定の範囲とし、さらに当該埋込層を設けてからエピタキシャル層の形成を行なうまでの間に実質的に熱処理を行なわないことにより上記課題を解決できることを見出し、本発明を完成するに至った。
【００１０】
（１）本発明のエピタキシャルウェーハの製造方法は、シリコン基板の主表面にイオン注入法によって不純物を注入して第１素子分離不純物埋込層を形成する第１素子分離不純物注入工程と、前記第１素子分離不純物注入工程を経たシリコン基板にエピタキシャル層を形成させるエピタキシャル層形成工程と、を備え、前記第１素子分離不純物注入工程におけるイオン注入時のエネルギーが１００〜２００ｋｅＶであり、かつ前記第１素子分離不純物注入工程と前記エピタキシャル層形成工程との間に実質的に熱処理を行なわないことを特徴とする。
【００１１】
（２）前記第１素子分離不純物注入工程において注入された不純物の濃度が１Ｅ１２〜１Ｅ１５ａｔｏｍｓ／ｃｍ２であることが好ましい。
【発明の効果】
【００１２】
本発明によれば、エピタキシャル層の形成中にシリコン基板の表面に設けられた不純物の埋込層からのオートドープを抑制することのできるエピタキシャルウェーハの製造方法が提供される。
【図面の簡単な説明】
【００１３】
【図１】本発明のエピタキシャルウェーハの製造方法の一実施態様で使用される気相成長装置１を模式的に示す図である。
【図２】本発明のエピタキシャルウェーハの製造方法の一実施態様を含むフロー図である。
【図３】（ａ）から（ｄ）は、本発明のエピタキシャルウェーハの製造方法の一実施態様におけるシリコン基板３１又はエピタキシャルウェーハ３６の状態を順次示す部分断面図である。（ｅ）及び（ｆ）は、本発明のエピタキシャルウェーハの製造方法の一実施態様で製造されたエピタキシャルウェーハ３６に、第２素子分離不純物注入工程Ｓ４及び熱処理工程Ｓ５を施す際のエピタキシャルウェーハ３６の状態を順次示す部分断面図である。
【図４】オートドープにより、素子分離領域３７と素子作製不純物拡散領域３３ａとの間に、高濃度不純物含有領域３８が形成された状態を示すシリコン基板３１の厚さ方向の部分断面図である。
【図５】実施例１のエピタキシャルウェーハについて、エピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ａ）は、シリコン基板にホウ素をイオン注入した位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ｂ）は、シリコン基板にホウ素をイオン注入した位置から面方向に０．１ｍｍ離れた位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフである。
【図６】実施例２のエピタキシャルウェーハについて、エピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ａ）は、シリコン基板にホウ素をイオン注入した位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ｂ）は、シリコン基板にホウ素をイオン注入した位置から面方向に０．１ｍｍ離れた位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフである。
【図７】比較例１のエピタキシャルウェーハについて、エピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ａ）は、シリコン基板にホウ素をイオン注入した位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ｂ）は、シリコン基板にホウ素をイオン注入した位置から面方向に０．１ｍｍ離れた位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、本発明のエピタキシャルウェーハの製造方法の一実施態様について図面を参照しながら説明する。図１は、本実施態様のエピタキシャルウェーハの製造方法で使用される気相成長装置１を模式的に示す図である。図２は、本実施態様のエピタキシャルウェーハの製造方法を含むフロー図である。図３（ａ）から図３（ｄ）は、本実施態様のエピタキシャルウェーハの製造方法におけるシリコン基板３１又はエピタキシャルウェーハ３６の状態を順次示す部分断面図である。図３（ｅ）及び図３（ｆ）は、本実施態様のエピタキシャルウェーハの製造方法で製造されたエピタキシャルウェーハ３６に、第２素子分離不純物注入工程Ｓ４及び熱処理工程Ｓ５を施す際のエピタキシャルウェーハ３６の状態を順次示す部分断面図である。
【００１５】
まず、本実施形態のエピタキシャルウェーハの製造方法の説明に先立ち、この製造方法により製造されるエピタキシャルウェーハ３６について、図３（ｄ）〜図３（ｆ）を参照しながら簡単に説明する。
【００１６】
本実施形態のエピタキシャルウェーハの製造方法で製造されるエピタキシャルウェーハ３６は、図３（ｄ）に示すように、シリコン基板３１、第１素子分離不純物拡散領域３２ａ、素子作製不純物拡散領域３３ａ及びエピタキシャル層３４からなる。第１素子分離不純物拡散領域３２ａ及び素子作製不純物拡散領域３３ａは、シリコン基板３１の表層付近からエピタキシャル層３４の内部に亘り存在する。第１素子分離不純物拡散領域３２ａ及び素子作製不純物拡散領域３３ａは、エピタキシャルウェーハ３６の面方向に分離している。
【００１７】
第１素子分離不純物拡散領域３２ａは、エピタキシャル層３４と反対の導電型を有する。そして、第１素子分離不純物拡散領域３２ａは、図３（ｅ）及び図３（ｆ）に示すように、エピタキシャル層３４の表面から拡散した第２素子分離不純物拡散領域３５ａと結合して、エピタキシャル層３４と反対の導電型を有する素子分離領域３７を形成することができる。なお、第２素子分離不純物拡散領域３５ａは、第１素子分離不純物拡散領域３２ａと同様に、エピタキシャル層３４と反対の導電型を有するものである。
【００１８】
このように、素子分離領域３７が形成されると、素子分離領域３７を挟んで電気的に分離される。そのため、エピタキシャル層３４のうち、素子作製不純物拡散領域３３ａを含む領域を他の領域から電気的に分離することができ、素子作製不純物拡散領域３３ａから作製される半導体素子が他の領域から電気的に分離される。
【００１９】
次に、本実施態様のエピタキシャルウェーハの製造方法について説明する。
まず、本実施態様のエピタキシャルウェーハの製造方法で使用される気相成長装置について説明する。図１に示すように、本実施態様で使用される気相成長装置（エピタキシャル成長装置）１は、ヒータ１２の加熱により１枚のシリコン基板（シリコンウェーハ）３１に対してエピタキシャル層の形成を行なう枚葉式の気相成長装置である。
【００２０】
気相成長装置１は、反応室１１と、ヒータ１２と、サセプタ１３と、ガス供給管１４と、ガス排出管２０と、ベント配管１９と、第１接続バルブ１５、第２接続バルブ１６と、を備える。
【００２１】
反応室１１は、その内部にサセプタ１３が設置され、また、その内部にキャリアガスＧ１、シリコンソースガス及びドーパント（不純物）ガスを含む反応ガスＧ２を供給可能に構成されている。そして、反応室１１は、サセプタ１３の上に載置されたシリコン基板３１に反応ガスＧ２を供給することで、シリコン基板３１の表面にエピタキシャル層３４を形成させる。
【００２２】
ガス供給管１４及びガス排出管２０は、反応室１１に連結される。ガス供給管１４からは、キャリアガスＧ１、又はキャリアガスＧ１及び反応ガスＧ２が反応室１１の内部に供給される。また、供給された反応ガスＧ２等は、サセプタ１３に載置されたシリコン基板３１の主表面を水平に通過した後、ガス排出管２０から反応室１１の外部に排出される。
【００２３】
第１接続バルブ１５は、反応ガスＧ２をガス供給管１４に送るか否かを制御するバルブである。第２接続バルブ１６は、反応ガスＧ２をベント配管１９に送るか否かを制御するバルブである。これにより、例えば、エピタキシャル層形成工程Ｓ３において、シリコン基板３１が十分に加熱されるまでの間は、第１接続バルブ１５を閉鎖してキャリアガスＧ１だけを反応室１１に流通させ、シリコン基板３１が十分に加熱された後、第１接続バルブを開放してキャリアガスＧ１及び反応ガスＧ２を反応室１１の内部に流通させることができる。
【００２４】
本実施態様において、シリコン基板３１としては、ホウ素、ガリウム、インジウム等のｐ型の不純物が添加されたｐ型のシリコン基板、リン、砒素、アンチモン等のｎ型の不純物が添加されたｎ型のシリコン基板、又は不純物が添加されていないノンドープのシリコン基板が使用される。
【００２５】
本実施態様において、エピタキシャル層３４としては、ホウ素、ガリウム、インジウム等のｐ型の不純物が添加されたｐ型のエピタキシャル層、リン、砒素、アンチモン等のｎ型の不純物が添加されたｎ型のエピタキシャル層、又は不純物が添加されていないノンドープのエピタキシャル層がシリコン基板３１の主表面に形成される。なお、シリコン基板３１の「主表面」とは、シリコン基板３１の表面のうち、サセプタ１３にシリコン基板３１を載置した状態で上側となる面である。
【００２６】
キャリアガスＧ１としては、例えば、水素（Ｈ２）ガスが挙げられる。また、反応ガスＧ２は、シリコンソースガス及びドーパントガスを含む。
【００２７】
シリコンソースガスとしては、ＳｉＨ４ガス、ＳｉＨ２Ｃｌ２ガス、ＳｉＨＣｌ３ガス、ＳｉＣｌ４ガスが例示される。シリコンソースガスは、加熱されたシリコン基板３１の主表面で分解され、シリコン元素を発生させる。このシリコン元素がシリコン基板３１の主表面に均一に析出して、エピタキシャル層３４が形成される。
【００２８】
ドーパントガスとしては、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）等のｎ型のドーパントガス、又はジボラン（Ｂ２Ｈ６）、ＢＨ３、ＢＦ３等のｐ型のドーパントガスが挙げられる。なお、ノンドープのエピタキシャル層を形成させる場合は、反応ガスにドーパントガスを添加しない。ドーパントガスは、加熱されたシリコン基板３１の主表面で分解され、不純物（ドーパント）となる元素を発生させる。この不純物となる元素が形成中のエピタキシャル層３４に取り込まれ、不純物を含むエピタキシャル層となる。
【００２９】
なお、縦型ＭＯＳＦＥＴや縦型バイポーラトランジスタ用の基板においては、ＳｉＨ２Ｃｌ２ガスをシリコンソースガスとして用いた場合、反応温度として１１００〜１１８０度の高温を用いることができる。これによりオートドープ低減のみならずパターンディストーションを低減させる事が出来る。
【００３０】
次に、本発明のエピタキシャルウェーハの製造方法の一実施態様について、各工程に分けて説明する。本実施態様は、図２に示す素子作製不純物注入工程Ｓ１、第１素子分離不純物注入工程Ｓ２及びエピタキシャル層形成工程Ｓ３を備える。
【００３１】
［素子作製不純物注入工程Ｓ１］
まず、本実施態様の素子作製不純物注入工程Ｓ１について説明する。この工程は、図３（ａ）に示すシリコン基板３１の主表面に、イオン注入法（イオンインプラント法）を使用して、半導体素子の活性領域を形成させるための不純物（素子作製不純物）となるイオンを注入する。これにより、図３（ｂ）に示すように、シリコン基板３１の主表面に素子作製不純物埋込層３３が形成される。
【００３２】
イオン注入を行なうには、予めシリコン基板３１の所望の位置にイオンが注入されるようにパターニングを施し、その後、シリコン基板３１の主表面にイオン注入装置を使用してイオン注入を行なえばよい。イオン注入後、パターニングに使用したレジストや酸化膜は、シリコン基板３１の主表面から除去される。
【００３３】
イオン注入装置としては、通常、イオン注入法で使用される装置を特に制限なく使用することができる。このような装置は、目的とする元素のイオンを発生させるイオン発生装置及び発生したイオンを高エネルギーまで電気的に加速する加速装置を含み、シリコン基板３１の主表面に、目的とする元素（不純物）のイオンを注入することができる。シリコン基板３１の所望とする位置に不純物のイオンを注入した後、イオン注入によってダメージを受けたシリコン基板３１の結晶格子を回復させるために、熱処理を行なってもよい。
【００３４】
素子作製不純物埋込層３３を形成するために、シリコン基板３１の表面にイオン注入される不純物は、ホウ素、ガリウム、インジウム等のｐ型の不純物、又はリン、砒素、アンチモン等のｎ型の不純物である。
【００３５】
［第１素子分離不純物注入工程Ｓ２］
次に、本実施態様の第１素子分離不純物注入工程Ｓ２について説明する。既に述べたように、エピタキシャルウェーハ３６のエピタキシャル層３４に形成される半導体素子の周囲には、半導体素子が作製される領域を他の領域から電気的に分離するために、エピタキシャル層３４とは反対の導電性を有する素子分離領域３７が形成される。この工程では、素子分離領域３７のうち下方部分の領域を形成するための不純物（第１素子分離不純物）となるイオンを、イオン注入法を使用して、シリコン基板３１の主表面に注入する。これにより、図３（ｃ）に示すように、シリコン基板３１の主表面に第１素子分離不純物埋込層３２が形成される。
【００３６】
イオン注入を行なうには、予めシリコン基板３１の所望の位置にイオンが注入されるようにパターニングを施し、その後、シリコン基板３１の主表面にイオン注入装置を使用してイオン注入を行なえばよい。イオン注入後、パターニングに使用したレジストや酸化膜は、シリコン基板３１の主表面から除去される。イオン注入に使用される装置は、上述の素子作製不純物注入工程Ｓ１で説明したものと同様である。
【００３７】
第１素子分離不純物埋込層３２を形成するために注入される不純物は、上述の通り、エピタキシャル層３４とは反対の導電性を与えるものである。したがって、エピタキシャル層３４がｎ型の場合には、不純物として、ホウ素、ガリウム、インジウム等のｐ型の不純物が使用され、中でもホウ素が好ましく使用される。また、エピタキシャル層３４がｐ型の場合には、不純物として、リン、砒素、アンチモン等のｎ型の導電性を与える不純物が使用され、中でもリンが好ましく使用される。
【００３８】
不純物をイオン注入して第１素子分離不純物埋込層３２を形成させる際、イオン注入のエネルギーは、１００〜２００ｋｅＶである。イオン注入時のエネルギーが１００ｋｅＶ以上であることにより、後述するエピタキシャル層形成工程Ｓ３において、第１素子分離不純物埋込層３２に注入した不純物によるオートドープが抑制される。また、イオン注入のエネルギーが２００ｋｅＶ以下であることにより、イオン注入に伴うシリコン基板３１の結晶格子へのダメージを小さくすることができ、後述するように、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に実質的に熱処理を行なう必要がなくなる。イオン注入時のエネルギーは、好ましくは１００〜２００ｋｅＶであり、より好ましくは１４０〜１６０ｋｅＶである。
【００３９】
本実施態様のエピタキシャルウェーハの製造方法では、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に実質的に熱処理を行なわない。通常、シリコン基板３１にイオン注入を行なった場合、シリコン基板３１の結晶格子がイオン注入によって受けたダメージを回復させるために、イオン注入の後にシリコン基板３１に対して熱処理が施される。しかし、シリコン基板３１に熱処理を施すと、シリコン基板３１に注入された不純物の一部が拡散によってシリコン基板３１の表面に移行する。すると、その不純物は、エピタキシャル層３４の形成における熱でシリコン基板３１の表面から離脱し、図４に示すように、素子分離領域３７と素子作製不純物拡散領域３３ａとの間にオートドープによる高濃度不純物含有領域３８を形成させる。素子分離領域３７と素子作製不純物拡散領域３３ａとの間に高濃度不純物含有領域３８が形成されると、素子の耐圧が低下する等の問題を生じる場合がある。このため、本実施態様では、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に、シリコン基板３１への熱処理を実質的に行なわない。図４は、オートドープにより、素子分離領域３７と素子作製不純物拡散領域３３ａとの間に、高濃度不純物含有領域３８が形成された状態を示すシリコン基板３１の厚さ方向の部分断面図である。
【００４０】
ここで、「実質的に熱処理を行なわない」とは、イオン注入によってシリコン基板３１の結晶格子に生じたダメージを修復するための熱処理を行なわない、という意味である。すなわち、このような熱処理は、通常、７００〜１２００℃でシリコン基板３１を加熱することによって行なわれるものであるが、こうした熱処理を第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に行なわないという意味である。なお、エピタキシャル層３４を形成するための熱処理は、ここでいう「熱処理」に含まない。したがって、例えば、エピタキシャル層形成工程Ｓ３において、反応室１１にキャリアガスのみを流通させながら、シリコン基板３１がエピタキシャル層３４を形成させるための所定の温度に達するまで加熱する処理は、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間の熱処理ではなく、エピタキシャル層形成工程Ｓ３における熱処理である。
【００４１】
上記のように、本実施態様におけるイオン注入のエネルギーは、１００ｋｅＶ以上であるが、イオン注入時のエネルギーがこのような条件を満たすことにより、シリコン基板３１に注入された不純物は、シリコン基板３１の表面から十分深い領域に存在することになる。その結果、エピタキシャル層３４を形成する際、不純物がシリコン基板３１の表面から離脱することに伴うオートドープが軽減され、素子分離領域３７と素子作製不純物拡散領域３３ａとの間に高濃度不純物含有領域３８が形成されることを抑制できる。
【００４２】
本実施態様において、第１素子分離不純物埋込層３２を形成させるために、シリコン基板３１の表面に注入される不純物の濃度は、１Ｅ１２〜１Ｅ１５ａｔｏｍｓ／ｃｍ２であることが好ましく、５Ｅ１３〜１Ｅ１４ａｔｏｍｓ／ｃｍ２であることがより好ましい。シリコン基板３１の表面に注入される不純物の濃度が１Ｅ１２ａｔｏｍｓ／ｃｍ２以上であることにより、十分な大きさの第１素子分離不純物拡散領域３２ａが形成され、図３（ｆ）に示すように、後述する第２素子分離不純物拡散領域３５ａと第１素子分離不純物拡散領域３２ａとが結合して、素子分離領域３７を形成させる。また、シリコン基板３１の表面に注入される不純物の濃度が１Ｅ１５ａｔｏｍｓ／ｃｍ２以下であることにより、シリコン基板３１の結晶格子に対するダメージが軽減され、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に実質的に熱処理を行なう必要がなくなる。なお、ａｔｏｍｓ／ｃｍ２という単位は、シリコン基板３１を平面視した場合に、所定の面積に含まれる不純物の原子数を表すものである。この場合の不純物の原子数とは、シリコン基板３１の表面部分のみならず、シリコン基板３１の深さ方向にわたって存在する原子も含めた原子数を意味する。
【００４３】
［エピタキシャル層形成工程Ｓ３］
次に、本実施態様のエピタキシャル層形成工程Ｓ３について説明する。この工程は、シリコン基板３１の主表面にエピタキシャル層３４を形成させる工程である。これにより、図３（ｄ）に示すように、シリコン基板３１の主表面にエピタキシャル層３４が形成されるとともに、第１素子分離不純物埋込層３２及び素子作製不純物埋込層３３に含まれていた不純物が、エピタキシャル層の形成中の熱によりエピタキシャル層３４の存在する上方に拡散して、それぞれ第１素子分離不純物拡散領域３２ａ及び素子作製不純物拡散領域３３ａを形成する。
【００４４】
エピタキシャル層３４としては、ｎ型の不純物を含むｎ型のエピタキシャル層、ｐ型の不純物を含むｐ型のエピタキシャル層又は不純物を含まないノンドープのエピタキシャル層が挙げられる。エピタキシャル層３４の形成方法は既に述べた通りである。なお、エピタキシャル層３４をノンドープとする場合は、例えば、素子分離領域３７と反対の導電性を有する不純物の埋込層を素子分離領域３７に隣接して設け、当該埋込層と素子分離領域３７との間でｐｎ接合を形成させることにより素子分離を行なうことになる。例えば、オートドープを最適化するための条件を決めるテスト成長においては、ノンドープのエピタキシャル層３４を形成する事がオートドープ量を高精度で検出する面から好ましい。また、製品であるエピタキシャルウェーハの製造においてエピタキシャル成長を行うときは、ｎ型またはｐ型の不純物を含むエピタキシャル層３４を形成するほうが、２回の埋め込み拡散層を形成する必要がなく、好ましい。
【００４５】
ここで、本実施態様のエピタキシャルウェーハの製造方法では、前述のように、第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間で実質的に熱処理を行なわない。したがって、エピタキシャル層形成工程Ｓ３の直前のシリコン基板３１は、第１素子分離不純物注入工程Ｓ２のイオン注入のときに生じた結晶格子のダメージが残った状態である。本実施態様では、この結晶格子のダメージをエピタキシャル層形成工程Ｓ３における熱により回復させる。
【００４６】
そのため、エピタキシャル層形成工程Ｓ３の前に熱処理を行なう場合と異なり、シリコン基板３１の内部に注入された第１素子分離不純物埋込層３２の不純物が熱拡散によってシリコン基板３１の表面付近に移動した時点では、エピタキシャル層３４が既に形成されているので、不純物がシリコン基板３１の表面から離脱することに伴うオートドープが抑制される。
【００４７】
そして、上述のようにエピタキシャル層形成工程Ｓ３における熱によって、第１素子分離不純物埋込層３２の不純物は、上方に存在するエピタキシャル層３４の内部に熱拡散して第１素子分離不純物拡散領域３２ａを形成する。素子作製不純物埋込層３３に存在する不純物もまた、エピタキシャル層形成工程Ｓ３における熱によって、上方に存在するエピタキシャル層３４の内部に熱拡散して素子作製不純物拡散領域３３ａを形成させる。
【００４８】
以上説明したように、本実施態様のエピタキシャルウェーハの製造方法によって、図３（ｄ）に示すように、第１素子分離不純物拡散領域３２ａ及び素子作製不純物拡散領域３３ａを内部に有するエピタキシャルウェーハ３６が作製される。次に、このエピタキシャルウェーハ３６に素子分離領域３７を形成させる方法を説明する。エピタキシャルウェーハ３６に素子分離領域３７を形成させるには、図２に示すように、エピタキシャルウェーハ３６に第２素子分離不純物注入工程Ｓ４及び熱処理工程Ｓ５を施す。以下、これらの工程について説明する。
【００４９】
［第２素子分離不純物注入工程Ｓ４］
まず、第２素子分離不純物注入工程Ｓ４について説明する。この工程は、図３（ｅ）に示すように、本実施態様のエピタキシャルウェーハの製造方法で得られたエピタキシャルウェーハ３６の表面に、不純物をイオン注入して第２素子分離不純物埋込層３５を形成する工程である。
【００５０】
イオン注入を行なうには、予めシリコン基板３１の所望の位置にイオンが注入されるようにパターニングを施し、その後、シリコン基板３１の主表面にイオン注入装置を使用してイオン注入を行なえばよい。イオン注入後、パターニングに使用したレジストや酸化膜は、シリコン基板３１の主表面から除去される。イオン注入に使用される装置は、上述の素子作製不純物注入工程Ｓ１で説明したものと同様である。
【００５１】
第２素子分離不純物埋込層３５を形成させるために注入される不純物は、第１素子分離不純物埋込層３２、すなわち、第１素子分離不純物拡散領域３２ａと同じ導電性を与えるものが使用され、第１素子分離不純物拡散領域３２ａに含まれる不純物と同じ元素であることが好ましい。
【００５２】
第２素子分離不純物埋込層３５は、エピタキシャルウェーハ３６の表面のうち、第１素子分離不純物埋込層３２の上方である。イオン注入によって、エピタキシャルウェーハ３６の表面に第２素子分離不純物埋込層３５を形成させる方法については、公知の方法を使用することができるので、ここでは説明を省略する。
【００５３】
［熱処理工程Ｓ５］
次に、熱処理工程Ｓ５について説明する。この工程は、エピタキシャルウェーハ３６に熱処理を行なうことにより、第２素子分離不純物埋込層３５に含まれる不純物をエピタキシャル層３４の内部に拡散させる工程である。この工程を経ることにより、第２素子分離不純物埋込層３５に含まれる不純物が拡散して第２素子分離不純物拡散領域３５ａが形成される。そして、第２素子分離不純物拡散領域３５ａは、第２素子分離不純物拡散領域３５ａの下方に位置する第１素子分離不純物拡散領域３２ａと結合し、素子分離領域３７を形成する。
【００５４】
熱処理工程Ｓ５における熱処理の温度は、７００〜１２００℃が好ましく、８００〜１１００℃が好ましい。また、熱処理の時間は、３０〜１８０分間程度である。
【００５５】
素子分離領域３７が存在することにより、素子作製不純物拡散領域３３ａから作製される半導体素子は、他の素子が作製される領域から電気的に分離される。
【００５６】
本実施態様のエピタキシャルウェーハの製造方法によって以下の効果が奏される。
【００５７】
本実施形態のエピタキシャルウェーハの製造方法は、シリコン基板３１の主表面に、第１素子分離不純物埋込層３２をイオン注入法により設ける第１素子分離不純物注入工程Ｓ２と、シリコン基板３１の主表面にエピタキシャル層３４を形成させるエピタキシャル層形成工程Ｓ３と、を備え、第１素子分離不純物注入工程Ｓ２におけるイオン注入時のエネルギーが１００〜２００ｋｅＶであり、かつ第１素子分離不純物注入工程Ｓ２とエピタキシャル層形成工程Ｓ３との間に実質的に熱処理を行なわないことを特徴とする。
【００５８】
そのため、シリコン基板３１の内部に存在する第１素子分離不純物埋込層３２の不純物がシリコン基板３１の主表面に拡散することが抑制される。したがって、エピタキシャル層形成工程Ｓ３の開始の時において、第１素子分離不純物埋込層３２に由来する不純物がシリコン基板３１の主表面に存在する量を抑制できる。このような作用により、エピタキシャル層形成工程Ｓ３において、素子分離領域３７と素子作製不純物拡散領域３３ａとの間にオートドープに基づく高濃度不純物含有領域３８（図４参照）が形成されることを抑制できる。そのため、高濃度不純物含有領域３８の存在に伴う、素子耐圧の低下等といった問題の発生が抑制される。
【００５９】
また、本実施形態のエピタキシャルウェーハの製造方法は、第１素子分離不純物注入工程Ｓ２において注入された不純物の濃度が１Ｅ１２〜１Ｅ１５ａｔｏｍｓ／ｃｍ２であることを特徴とする。
【００６０】
そのため、十分な大きさの第１素子分離不純物拡散領域３２ａが形成され、図３（ｆ）に示すように、第２素子分離不純物拡散領域３５ａと第１素子分離不純物拡散領域３２ａとが結合して、素子分離領域３７が形成される。また、第１素子分離不純物注入工程Ｓ２が行なわれることに伴う、シリコン基板３１の結晶格子へのダメージが軽減されるので、第１素子分離不純物注入工程Ｓ２の後にシリコン基板３１への熱処理を省略できる。したがって、シリコン基板３１の内部に存在する第１素子分離不純物埋込層３２の不純物がシリコン基板３１の主表面に拡散することが抑制される。したがって、上記のように、エピタキシャル層形成工程Ｓ３において、素子分離領域３７と素子作製不純物拡散領域３３ａとの間にオートドープに基づく高濃度不純物含有領域３８が形成されることを抑制できる。そのため、高濃度不純物含有領域３８の存在に伴う、素子耐圧の低下等といった問題の発生が抑制される。
【００６１】
以上、本発明のエピタキシャルウェーハの製造方法の一実施形態について詳細に説明したが、本発明は、上記実施態様に何ら限定されるものではなく、本発明の構成の範囲内において適宜変更を加えて実施することができる。
【００６２】
例えば、上記実施態様では、エピタキシャル層形成工程Ｓ３の前に素子作製不純物注入工程Ｓ１が設けられ、シリコン基板３１の主表面に素子作製不純物埋込層３３が設けられているが、これに限定されず、エピタキシャル層形成工程Ｓ３の前に素子作製不純物注入工程Ｓ１を設けずに、エピタキシャル層３４を形成させてから素子作製のための不純物を注入してもよい。
【実施例】
【００６３】
以下、実施例により本発明のエピタキシャルウェーハの製造方法についてさらに具体的に説明するが、本発明は、以下の実施例に何ら限定されるものではない。
【００６４】
［実施例１］
直径１５０ｍｍで抵抗率が１０Ωｃｍのｐ型のシリコン基板（シリコンウェーハ）の主表面に、ｐ型のドーパントであるホウ素をイオンインプラント法によりイオン注入するためのレジストパターンを形成した。その後、イオンインプラント法によりホウ素をシリコン基板の表面からイオン注入した。イオン注入の条件は、エネルギーが１５０ｋｅＶ、ホウ素注入量が５Ｅ１３ａｔｏｍｓ／ｃｍ２である。次に、レジストパターンを除去し、シリコン基板の表面をアンモニア＋過酸化水素水＋純水で洗浄した。その後、イオン注入後の熱処理を行なわずに、シリコン基板の主表面にエピタキシャル層を形成させた。シリコン基板の表面にエピタキシャル層を形成させる際の温度は、１１５０℃であり、形成させたエピタキシャル層は、不純物を含まないノンドープのエピタキシャル層であり、厚さが４．５μｍである。なお、エピタキシャル層を形成させる際、シリコンソースガスとしてＳｉＨ２Ｃｌ２を、キャリアガスとして水素をそれぞれ使用した。以上の工程により、実施例１のエピタキシャルウェーハを得た。なお、実施例１及び２並びに比較例１では、オートドープの有無を判定するためにシリコン基板の表面にノンドープのエピタキシャル層を形成させた。
【００６５】
［実施例２］
イオン注入のエネルギーを１２０ｋｅＶに変更したこと以外は、実施例１と同様の手順にて、実施例２のエピタキシャルウェーハを作製した。
【００６６】
［比較例１］
イオン注入のエネルギーを６０ｋｅＶに変更したこと以外は、実施例１と同様の手順にて、比較例１のエピタキシャルウェーハを作製した。
【００６７】
［評価］
実施例１及び２並びに比較例１のエピタキシャルウェーハのそれぞれについて、イオン注入したホウ素によるオートドープの程度を測定した。測定は、シリコン基板にホウ素をイオン注入した位置とホウ素をイオン注入した位置から０．１ｍｍ離れた位置との２点で実施し、エピタキシャル層の深さ方向の位置に対するキャリアの濃度を計測することにより行なった。なお、作製したエピタキシャル層はノンドープであるので、エピタキシャル層のキャリア濃度は、エピタキシャル層における不純物の濃度に対応する。そして、ホウ素をイオン注入した位置から０．１ｍｍ離れた位置に不純物が存在するのは、オートドープによるものである。したがって、ホウ素をイオン注入した位置から０．１ｍｍ離れた位置のキャリアの濃度を測定することにより、どの程度のオートドープが発生したかを推測することができる。エピタキシャル層に含まれるキャリアの濃度は、ＳＳＭ株式会社製のＳＳＭ−２０００を使用して測定した。
【００６８】
測定により得られたエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフを、実施例１については図５に、実施例２については図６に、比較例１については図７に、それぞれ示す。なお、図５から図７において、（ａ）は、シリコン基板にホウ素をイオン注入した位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフであり、（ｂ）は、シリコン基板にホウ素をイオン注入した位置から０．１ｍｍ離れた位置におけるエピタキシャル層の深さ方向の位置に対するキャリアの濃度を示すグラフである。
【００６９】
図５（ａ）、図６（ａ）及び図７（ａ）にそれぞれ示すように、実施例１及び２並びに比較例１のエピタキシャルウェーハのそれぞれにおいて、シリコン基板にホウ素をイオン注入した位置では、エピタキシャル層の表面（エピタキシャルウェーハの表面）から４〜５μｍ下層付近にキャリアの濃度の高い領域が存在することがわかる。このことから、シリコン基板に注入したホウ素がエピタキシャル層にまで拡散して素子分離領域の下層部分を形成することがわかる。
【００７０】
しかし、図７（ｂ）に示すように、比較例１のエピタキシャルウェーハでは、シリコン基板にホウ素をイオン注入した位置から０．１ｍｍ離れた位置でも、エピタキシャル層の表面から４〜５ｍｍ下層付近にキャリアの濃度の高い領域が存在することが確認された。これは、上記の通り、エピタキシャル層を形成したときのオートドープによるものと考えられ、素子分離領域がエピタキシャルウェーハの面方向にも広がることが理解される。このため、比較例１のエピタキシャルウェーハに素子を作製した場合、素子分離領域と素子の活性部位との間の距離が小さくなり、素子の耐圧が低下する等の問題を発生させる可能性がある。
【００７１】
これに対して、図５（ｂ）及び図６（ｂ）に示すように、実施例１及び２のエピタキシャルウェーハでは、シリコン基板にホウ素をイオン注入した位置から０．１ｍｍ離れた位置において、エピタキシャル層の内部のキャリアの濃度が小さくなることがわかる。以上のことから、シリコン基板に対して本発明所定のエネルギーで不純物のイオン注入を行なうことにより、エピタキシャル成長中において、シリコン基板にイオン注入した不純物によるオートドープが低減されることがわかる。
【符号の説明】
【００７２】
３１ シリコン基板
３２ 第１素子分離不純物埋込層
３２ａ 第１素子分離不純物拡散領域
３３ 素子作製不純物埋込層
３３ａ 素子作製不純物拡散領域
３４ エピタキシャル層
３５ 第２素子分離不純物埋込層
３５ａ 第２素子分離不純物拡散領域
３６ エピタキシャルウェーハ
３７ 素子分離領域
Ｓ１ 素子作製不純物注入工程
Ｓ２ 第１素子分離不純物注入工程
Ｓ３ エピタキシャル層形成工程
Ｓ４ 第２素子分離不純物注入工程
Ｓ５ 熱処理工程
【特許請求の範囲】
【請求項１】
シリコン基板の主表面にイオン注入法によって不純物を注入して第１素子分離不純物埋込層を形成する第１素子分離不純物注入工程と、
前記第１素子分離不純物注入工程を経たシリコン基板にエピタキシャル層を形成させるエピタキシャル層形成工程と、を備え、
前記第１素子分離不純物注入工程におけるイオン注入時のエネルギーが１００〜２００ｋｅＶであり、かつ前記第１素子分離不純物注入工程と前記エピタキシャル層形成工程との間に実質的に熱処理を行なわないことを特徴とするエピタキシャルウェーハの製造方法。
【請求項２】
前記第１素子分離不純物注入工程において注入された不純物の濃度が１Ｅ１２〜１Ｅ１５ａｔｏｍｓ／ｃｍ２であることを特徴とする請求項１記載のエピタキシャルウェーハの製造方法。
【請求項１】
シリコン基板の主表面にイオン注入法によって不純物を注入して第１素子分離不純物埋込層を形成する第１素子分離不純物注入工程と、
前記第１素子分離不純物注入工程を経たシリコン基板にエピタキシャル層を形成させるエピタキシャル層形成工程と、を備え、
前記第１素子分離不純物注入工程におけるイオン注入時のエネルギーが１００〜２００ｋｅＶであり、かつ前記第１素子分離不純物注入工程と前記エピタキシャル層形成工程との間に実質的に熱処理を行なわないことを特徴とするエピタキシャルウェーハの製造方法。
【請求項２】
前記第１素子分離不純物注入工程において注入された不純物の濃度が１Ｅ１２〜１Ｅ１５ａｔｏｍｓ／ｃｍ２であることを特徴とする請求項１記載のエピタキシャルウェーハの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−２９３１７（Ｐ２０１１−２９３１７Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２００９−１７２０６０（Ｐ２００９−１７２０６０）
【出願日】平成２１年７月２３日（２００９．７．２３）
【出願人】（３０２００６８５４）株式会社ＳＵＭＣＯ (1,197)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２１年７月２３日（２００９．７．２３）
【出願人】（３０２００６８５４）株式会社ＳＵＭＣＯ (1,197)
【Ｆターム（参考）】
[ Back to top ]