エレクトロルミナンスデバイスにおける輝度低下補償技術
エレクトロルミナンスデバイスにおける輝度低下を補償する方法とシステムが提案される。このシステムは、発光装置と蓄積コンデンサと複数のトランジスタを有する画素回路と画素回路を作動させる制御信号線を備える。画素回路のプログラムと駆動時に、蓄積コンデンサはトランジスタに接続され、あるいはトランジスタから切断される。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、2005年9月13日出願のカナダ特許出願第2,518,276号の優先権を主張する。
【0002】
本発明は、エレクトロルミナンスデバイスディスプレイに関し、より詳しくは、輝度低下を補償するためのエレクトロルミナンスデバイスディスプレイの駆動技術に関する。
【背景技術】
【0003】
エレクトロルミナンスディスプレイは、携帯電話をはじめとする多種多様なデバイスのために開発されてきた。特に、アモルファスシリコン(a−Si)、ポリシリコン、有機またはその他の駆動バックプレーンを備えるアクティブマトリクス有機発光ダイオード(AMOLED)ディスプレイは、実現可能なフレキシブルディスプレイ、低い製造コスト、高い解像度、広い視野角等の利点により、さらにその魅力を増している。
【0004】
AMOLEDディスプレイは、各々有機発光ダイオード(OLED)を有する画素の行列アレイとこの行列アレイに配置されたバックプレーン電子装置を備える。OLEDは電流駆動装置であるため、AMOLEDの画素回路は、正確で一定の駆動電流を供給できるべきである。
【0005】
高い精度で一定の輝度を実現し、画素回路の経年劣化の影響を削減することができる方法とシステムが望まれている。
【0006】
本発明の目的は、既存のシステムの欠点のうち少なくとも1つを回避または軽減する方法とシステムを提供することである。
【発明の開示】
【課題を解決するための手段】
【0007】
本発明の1つの態様によれば、発光装置と、第一の端子および第二の端子を有する蓄積コンデンサとを備える画素回路が提案される。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第一のトランジスタを備え、ゲート端子は第一の選択線に接続されている。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第二のトランジスタを備え、第一の端子は第一のトランジスタの第二の端子に接続され、第二の端子は発光装置に接続されている。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第三のトランジスタを備え、ゲート端子は第二の選択ラインに接続され、第一の端子は第一のトランジスタの第二の端子に接続され、第二の端子は第二のトランジスタのゲート端子と蓄積コンデンサの第一の端子とに接続されている。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第四のトランジスタを備え、ゲート端子は第三の選択線に接続され、第一の端子は蓄積コンデンサの第二の端子に接続され、第二の端子は第二のトランジスタの第二の端子と発光装置とに接続されている。画素回路は、ゲート端子と第一の端子と第二の端子とを有する第五のトランジスタを備え、ゲート端子は第二の選択線に接続され、第一の端子は信号線に接続され、第二の端子は第四のトランジスタの第一の端子と蓄積コンデンサの第二の端子とに接続されている。
【0008】
上記の画素回路において、第三の選択線は第一の選択線でもよい。
【0009】
上記の画素回路は、ゲート端子と第一の端子と第二の端子とを有する第六のトランジスタを備えてもよく、この場合、ゲート端子は第二の選択線に接続され、第一の端子は第二のトランジスタの第一の端子に接続され、第二の端子はバイアス電流線に接続される。
【0010】
本発明のさらに別の態様によれば、画素回路によって形成されるディスプレアレイと、画素回路をプログラミングし、駆動するための駆動モジュールとを有するディスプレイシステムが提供される。
【0011】
本発明のまた別の態様によれば、画素回路内の発光装置の劣化を補償するための方法が提供される。この方法は、蓄積コンデンサを充電するステップと、蓄積コンデンサを放電するステップとを含む。蓄積コンデンサを充電するステップは、蓄積コンデンサを信号線に接続するステップを含む。この方法は、蓄積コンデンサを信号線から切断し、蓄積コンデンサの第二の端子を第二のトランジスタの第二の端子に接続するステップを含む。
【0012】
本発明の別の態様によれば、画素回路内のトランジスタの閾値電圧シフトを補償するための方法が提供される。この方法は、蓄積コンデンサを充電するステップと、蓄積コンデンサを放電するステップとを含む。蓄積コンデンサを充電するステップは、蓄積コンデンサを信号線に接続するステップを含む。この方法は、蓄積コンデンサを信号線から切断するステップと、蓄積コンデンサの第二の端子を第二のトランジスタの第二の端子に接続するステップとを含む。
【0013】
本発明のまた別の態様によれば、画素回路のグラウンドバウンスまたはIRドロップを補償する方法が提供される。この方法は、蓄積コンデンサを充電するステップと、蓄積コンデンサを放電するステップとを含む。蓄積コンデンサを充電するステップは、蓄積コンデンサを信号線とバイアス電流線に接続するステップを含む。この方法は、蓄積コンデンサを信号線とバイアス電流線から切断するステップと、蓄積コンデンサの第二の端子を第二のトランジスタの第二の端子に接続するステップとを含む。
【0014】
この本発明の概要は、必ずしも本発明の全ての特徴を説明しているとはかぎらない。
【0015】
本発明の上記およびその他の特徴は、付属の図面を参照しながら以下の説明を読むことによってより明らかになるであろう。
【発明を実施するための最良の形態】
【0016】
本発明の実施例を、有機発光ダイオード(OLED)等の発光装置を有する画素回路と複数のトランジスタを備える画素回路を使って説明する。しかしながら、画素回路はOLED以外の発光装置を有するものであってもよい。画素回路内のトランジスタは、n型トランジスタでも、p型トランジスタでも、これらの組み合わせでもよい。画素回路内のトランジスタは、アモルファスシリコン、ナノ結晶/微結晶シリコン、ポリシリコン、有機半導体技術(有機TFT等)、NMOS/PMOS技術またはCMOS技術(MOSFET等)を使って製造できる。画素回路を有するディスプレイは、単色、多色またはフルカラーディスプレイのいずれでもよく、あるいは1つまたは複数のエレクトロルミネセンス(EL)素子(有機EL等)を備えていてもよい。ディスプレイは、アクティブマトリクス発光ディスプレイであってもよい。ディスプレイは、DVD、携帯情報端末(PDA)、コンピュータディスプレイまたは携帯電話において使用される。
【0017】
説明中、「画素回路」と「画素」は互換的に用いられる。以下の説明において、「信号」と「線」も互換的に用いられる。以下の説明において、「接続する(接続される)」と「連結する(連結される)」は互換的に用いられ、2つまたはそれ以上の要素を直接または間接に相互に物理的または電気的に接触させることを示すために使用される。
【0018】
本発明の実施例は、画素回路を駆動する駆動方法に関係し、この方法には、OLED劣化、バックプレーンの不安定さ(TFT閾値シフト)、グラウンドバウンス(またはIRドロップ)のうちの少なくともひとつを補償するための画素内補償技術が含まれる。この駆動方式により、画素回路は、たとえば長期間の表示動作とプロセスの変化を受けた画素の経年劣化等による画素の特性の変化に関係なく安定した輝度を提供できる。これにより、OLEDの明るさの安定性が改善され、ディスプレイの動作寿命が長くなる。
【0019】
図1Aは、本発明の実施例による画素駆動方式が適用された画素回路とその制御信号線の一例を示す。図1Aの画素回路100は、トランジスタ102−110、蓄積コンデンサ112およびOLED114を備える。画素回路100は、3本の選択線SEL1,SEL2,SEL3、信号線VDATA、電圧線VDD、共通アースに接続されている。
【0020】
トランジスタ102−110は、アモルファスシリコン、ポリシリコン、有機薄膜トランジスタ(TFT)またはCMOS技術の標準的なNMOSとすることができる。当業者は、画素回路100がp型トランジスタを使っても製作できることがわかるであろう。
【0021】
トランジスタ104は駆動トランジスタである。駆動トランジスタ104のソースとドレイン端子はそれぞれ、OLED114のアノード電極とトランジスタ102のソース端子に接続されている。駆動トランジスタ104のゲート端子は、トランジスタ110を通じて信号線VDATAに接続され、またトランジスタ106のソース端子に接続されている。トランジスタ106のドレイン端子は、トランジスタ102のソース端子に接続され、そのゲート端子は選択線SEL2に接続されている。
【0022】
トランジスタ108のドレイン端子は、トランジスタ110のソース端子に接続され、ソース端子はOLED114のアノードに接続され、そのゲート端子は選択線SEL3に接続されている。
【0023】
トランジスタ110のドレイン端子は信号線VDATAに接続され、ゲート端子は選択線SEL2に接続されている。
【0024】
駆動トランジスタ104、トランジスタ106および蓄積コンデンサ112はノードA1で接続される。トランジスタ108,110および蓄積コンデンサ112はノードB1で接続される。
【0025】
図1Bは、図1Aの画素回路110の動作方法の一例を示す。図1Aの画素回路100はn型トランジスタを備える。しかしながら、当業者は、図1Bの方法がp型トランジスタを有する画素回路にも適用できることを理解するであろう。
【0026】
図1A−1Bを参照すると、画素回路100の動作は2つの動作サイクル、つまりプログラムサイクル120と駆動サイクル122を含んでいる。プログラムサイクル120の終了時にノードA1は(VP+VT+ΔVOLED)に充電される。ここでVPはプログラム電圧、VTはトランジスタ104の閾値電圧、ΔVOLEDはバイアスストレス下でのOLED電圧シフトである。
【0027】
プログラムサイクル120は2つのサブサイクル、プリチャージP11と補償P12を含み、これらを以下、それぞれプリチャージサブサイクルP11と補償サブサイクルP12と呼ぶ。
【0028】
プリチャージサブサイクルP11中、選択線SEL1,SEL2はハイ、SEL3はローであり、その結果、トランジスタ102,106,110はオン、トランジスタ108はオフとなる。VDATAの電圧は(VOLEDi−VP)に設定される。“ VP”は、プログラム電圧である。“i”はOLEDの初期電圧を示す。“VOLEDi”は一定電圧であり、OLED114の初期ON電圧に設定できる。しかしながら、VOLEDiはゼロ等、他の電圧にも設定できる。プリチャージサブサイクルP11の終了時に、蓄積コンデンサ112は(VDD+VP−VOLEDi)に近い電圧で充電される。
【0029】
補償サブサイクルP12中、選択線SEL2はハイで、トランジスタ106,110はオンとなり、選択線SEL1,SEl3はローで、トランジスタ102,108はオフである。その結果、蓄積コンデンサ112はトランジスタ104とOLED114を通じて放電を開始し、駆動トランジスタ104とOLED114からの電流がゼロに近くなるまで続ける。これによって、(VT+VP+VOLED−VOLEDi)に近い電圧が蓄積コンデンサ112の中に蓄積される。ここでVOLEDはOLED114のON電圧である。
【0030】
駆動サイクル122中、選択線SEL2はローで、トランジスタ106,110はオフであり、選択線SEl1,SEL3はハイで、トランジスタ102,108はオンである。その結果、蓄積コンデンサ112は信号線VDATAから切断され、駆動トランジスタ104のソースに接続される。
【0031】
駆動トランジスタ104が飽和領域にあると、次のプログラムサイクルまでK(VP+ΔVOLED)2に近い電流がOLED114の中を流れる。ここでKは駆動トランジスタ104のトランスコンダクタンス係数であり、ΔVOLED=VOLED−VOLEDiである。
【0032】
図2は、図1A−1Bの動作のシミュレーション結果の例を示す。図2のグラフは、駆動サイクル122中のOLED電流をその電圧シフトの関数として示したものである。図1A,1B,2を参照すると、ΔVOLEDが時間とともに増大すると、OLED114の駆動電流も増大することがわかる。このように、画素回路100は、OLED114の駆動電流を増大させることによって、OLED114の輝度の劣化を補償する。
【0033】
図3は、図1A−1Bの動作の別のシミュレーション結果を示す。図3のグラフは、駆動サイクル122中のOLED電流を、駆動トランジスタ104の閾値電圧シフトの関数として示したものである。図1A,1B,3を参照すると、OLED114の駆動電流が駆動トランジスタ104の閾値に無関係であるため、画素回路100は駆動トランジスタ104の閾値電圧シフトを補償している。図3に示される結果は、駆動トランジスタの閾値電圧の4Vのシフトに関してOLED電流が安定していることを強調している。
【0034】
図4Aは、本発明の別の実施例による画素駆動方式が適用された画素回路とその制御信号の例を示す。図4Aの画素回路130は、5個のトランジスタ132−140、蓄積コンデンサ142、OLED144を備える。画素回路130は、2本の選択線SEL1,SEL2、信号線VDATA、電圧線VDD、共通アースに接続されている。
【0035】
トランジスタ132−140は、図1Aのトランジスタ102−110と同じまたは同様とすることができる。トランジスタ132−140は、アモルファスシリコン、ポリシリコン、有機TFTまたはCMOS技術における標準的NMOSのいずれでもよい。蓄積コンデンサ142とOLED144はそれぞれ、図1Aの蓄積コンデンサ112とOLED114と同じまたは同様とすることができる。
【0036】
トランジスタ134は駆動トランジスタである。駆動トランジスタ134のソースおよびドレイン端子はそれぞれ、OLED 144のアノード電極とトランジスタ132のソースに接続されている。駆動トランジスタ134のゲート端子はトランジスタ140を通じて信号線VDATAに接続され、トランジスタ136のソース端子に接続されている。トランジスタ136のドレイン端子はトランジスタ132のソース端子に接続され、ゲート端子は選択線SEL2に接続されている。
【0037】
トランジスタ138のドレイン端子はトランジスタ140のソース端子に接続され、ソース端子はOLED 144のアノードに接続され、ゲート端子は選択線SEL1に接続されている。
【0038】
トランジスタ140のドレイン端子は信号線VDATAに接続され、ゲート端子は選択線SEL2に接続されている。
【0039】
駆動トランジスタ134、トランジスタ136および蓄積コンデンサ142は、ノードA2において接続される。トランジスタ138,140および蓄積コンデンサ142はノードB2において接続される。
【0040】
図4Bは、図4Aの画素回路130の動作方法の一例を示す。図4Aの画素回路130はn型トランジスタを備えている。しかしながら、当業者は、図4Bの方法がp型トランジスタを備える画素回路にも適用可能であることを理解するであろう。
【0041】
図4A−4Bを参照すると、画素回路130の動作は、2つの動作サイクル、つまりプログラムサイクル150と駆動サイクル152を含む。プログラムサイクル150の終了時に、ノードA2は(VP+VT+ΔVOLED)に充電される。ここでVPはプログラム電圧、VTはトランジスタ134の閾値電圧、ΔVOLEDはバイアスストレス下でのOLED電圧シフトである。
【0042】
プログラムサイクル150は、2つのサブサイクルであるプリチャージP21と補償P22を含み、これらを以下それぞれ、プリチャージサブサイクルP31と補償サブサイクルP22と呼ぶ。
【0043】
プリチャージサブサイクルP21中、選択線SEL1,SEL2はハイで、VCDATAは適正電圧VOLEDiとなり、これによってOLED144がオフとなる。VOLEDiは予め設定された電圧であり、OLEDの最低ON電圧より低い。プリチャージサブサイクルP21の終了時に、蓄積コンデンサ142は(VDD+VOLEDi)に近い電圧で充電される。VDATAの電圧は(VOLEDi−VP)に設定される。ここで、VPはプログラム電圧である。
【0044】
補償サブサイクルP22中、選択線SEL2はハイであるため、トランジスタ136,140はオンであり、選択線SEL1はローであるため、トランジスタ132,138はオフである。P22でのVDATAの電圧はP21での電圧と異なり、P22の終了時にA2は(VP+VT+ΔVOLED)に適正に充電される。その結果、蓄積コンデンサ142は駆動トランジスタ134とOLED144から放電を始め、駆動トランジスタ134とOLED 144を通過する電流がゼロに近くなるまで続ける。これにより、(VT+VP+VOLED−VOLEDi)に近い電圧が蓄積コンデンサ142の中に蓄積される。ここでVOLEDはOLED114のON電圧である。
【0045】
駆動サイクル152中、選択線SEL2はローであるため、トランジスタ136,140はオフとなる。選択線SEL1はハイであるため、トランジスタ132,138はオンとなる。その結果、蓄積コンデンサ142は信号線VDATAから切断され、駆動トランジスタ134のソース端子に接続される。
【0046】
駆動トランジスタ134が飽和領域にあると、次のプログラムサイクルまでK(VP+ΔVOLED)2に近い電流がOLED144を流れる。ここでKは駆動トランジスタ134のトランスコンダクタンス係数であり、ΔVOLED=VOLED−VOLEDiである。その結果、OLED144の駆動電流は、VOLEDが時間とともに増加すると増大する。このように、画素回路130は、OLED144の駆動電流を増大させることによってOLED144の輝度低下を補償する。
【0047】
さらに、画素回路130は駆動トランジスタ134の閾値電圧シフトを補償するため、OLED144の駆動電流は閾値電圧VTと無関係である。
【0048】
図5Aは、本発明のさらに別の実施例による画素駆動方式が適用された画素回路とその制御信号の一例を示す。図5Aの画素回路は、6個のトランジスタ162−172、蓄積コンデンサ174およびOLED176を有する。画素回路160は、2本の選択線SEL1,SEL1、信号線VDATA、電圧線VDD、バイアス電流線IBIAS、共通アースに接続されている。
【0049】
トランジスタ162−172は、アモルファスシリコン、ポリシリコン、有機TFTまたはCMOS技術における標準的NMOSのいずれでもよい。蓄積コンデンサ174とOLED176はそれぞれ、図1Aの蓄積コンデンサ112とOLED114と同じまたは同様とすることができる。
【0050】
トランジスタ164は駆動トランジスタである。駆動トランジスタ164のソースおよびドレイン端子はそれぞれ、OLED176のアノード電極とトランジスタ162のソースに接続されている。駆動トランジスタ164のゲート端子はトランジスタ170を通じて信号線VDATAに接続され、トランジスタ166のソース端子に接続されている。トランジスタ166のドレイン端子は、トランジスタ162のソース端子に接続され、ゲート端子は選択線SEL2に接続されている。
【0051】
トランジスタ168のドレイン端子はトランジスタ170のソース端子に接続され、ソース端子はOLED176のアノードに接続され、そのゲート端子は選択線SEL1に接続されている。
【0052】
トランジスタ170のドレイン端子はVDATAに接続され、ゲート端子は選択線SEL2に接続されている。
【0053】
トランジスタ172のドレイン端子はバイアス線IBIASに接続され、そのゲート端子は選択線SEL2に接続され、そのソース端子はトランジスタ162のソース端子とトランジスタ164のドレイン端子に接続されている。
【0054】
駆動トランジスタ164、トランジスタ166および蓄積コンデンサ174は、ノードA3において接続される。トランジスタ168,170および蓄積コンデンサ174はノードB3において接続される。
【0055】
図5Bは、図5Aの画素回路160の動作方法の一例を示す。図5Aの画素回路160はn型トランジスタを備えている。しかしながら、当業者は、図5Bの方法がp型トランジスタを備える画素回路にも適用可能であることを理解するであろう。
【0056】
図5A−5Bを参照すると、画素回路160の動作は2つの動作サイクル、プログラムサイクル180と駆動サイクル182を含む、第二の動作サイクル182の開始時に、ノードA3は(VP+VT+ΔVOLED)に充電される。ここでVPはプログラム電圧、VTはトランジスタ164の閾値電圧、ΔVOLEDはバイアスストレス下でのOLED電圧シフトである。VTとΔVOLEDは大きなIBIASにより生成され、これによって高速プログラミングが可能となる。
【0057】
第一の動作サイクル180中、選択線SEL1はロー、選択線SEL2はハイ、VDATAは適正電圧(VOLEDi−VP)となる。ここでVPはプログラム電圧である。この適正電圧は予め設定された電圧であり、OLEDの最低ON電圧より低い。また、バイアス線IBIASは画素回路160にバイアス電流(IBIASという)を供給する。このサイクルの終了時に、ノードA3はVBIAS+VT+VOLED(IBIAS)に充電される。ここでVBIASはバイアス電流IBIASに関係し、VOLED(IBIAS)はIBIASに対応するOLED176の電圧である。ノードA3の電圧は、180の終了時のVPとは無関係である。182の開始時に、(VP+VT+ΔVOLED)への充電が行われる。
【0058】
第二の動作サイクル182中、選択線SEL1はハイ、選択線SEL2はローである。その結果、ノードB3はVOLED(IP)に充電される。ここでVOLED(IP)は画素電流に対応するOLED176の電圧である。したがって、トランジスタ164のゲート−ソース電圧は(VP+ΔVOLED+VT)となる。ここでΔVOLED=VOLED(IBIAS)−VOLEDiである。OLED電圧は一定の輝度で上昇するため、輝度が低下する間、トランジスタ164のゲート−ソース電圧は上昇してOLED電流が高くなる。その結果、OLED176の輝度は一定のままとなる。
【0059】
図6は、図1Aの画素回路100を備えるディスプレイシステム200の一例を示す。図6のディスプレイアレイ202は、行と列に配置された複数の画素色100を備え、アクティブマトリクス有機発光ダイオード(AMOLED)ディスプレイを形成する。VDATAj(j=1,2,...)は図1AのVDATAに対応する。SEL1k,SEL2k,SEL3k(k=1,2,...)はそれぞれ、図1AのSEL1,SEL2,SEL3に対応する。選択線SEL1k,SEL2k,SEL3kはディスプレイアレイ202の共通行における画素間で共有される。信号線VDATAjは、ディスプレイアレイ202の共通列における画素間で共有される。
【0060】
ディスプレイシステム200は、アドレスドライバ206、ソースドライバ208、コントローラ210を有する駆動モジュール204を備える。選択線SEL1k,SEL2k,SEL3kはアドレスドライバ206によって駆動される。信号線VDATAjはソースドライバ208によって駆動される。コントローラ210はアドレスドライバ206とソースドライバ208の動作を制御し、ディスプレイアレイ202を作動させる。
【0061】
図1Bに示す波形は、駆動モジュール204によって生成される。駆動モジュール204はまた、プログラム電圧も生成する。OLED劣化、閾値電圧シフトおよびグラウンドバウンスの補償が画素内で行われる。第三のサイクル(図1Bの122)中、駆動トランジスタのゲート−ソース電圧は蓄積コンデンサ(図1の112)に蓄積された電圧によって決まる。したがって、グラウンドバウンスによってゲート−ソース電圧が変化することはないため、画素電流は安定する。
【0062】
図7は、図6のディスプレイアレイの動作方法の一例を示す。図7において、Row(i)(i=1,2,...)は図6のディスプレイアレイ202の行を表す。図7の“120”と“122”はそれぞれ「プログラムサイクル」と「駆動サイクル」を表し、図1Bのそれらに対応する。図7の“P11”と“P12”はそれぞれ「プリチャージサブサイクル」と「補償サブサイクル」を表し、図1Bのそれらに対応する。ある行の補償サブサイクルP11と隣接する行のプリチャージサブサイクルP12は並行して行われる。さらに、ある行の駆動サイクル122中、隣接する行で補償サブサイクルP22が行われる。図6のディスプレイシステム200は、並行動作を行うように設計されており、つまり、相互に影響を与えることなく、独立して異なるサイクルを実行できる能力を有する。
【0063】
図8は図4Aの画素回路130を有するディスプレイシステム300の一例を示す。図8のディスプレイアレイ302は、行と列に配置された複数の画素回路130を備え、AMLOEDディスプレイを形成する。VDATAj(j=1,2,...)は図4AのVDATAに対応する。SEL1k,SEL2k(k=1,2,...)はそれぞれ図4AのSEL1,SEL2に対応する。選択線SEL1k,SEL2kは、ディスプレイアレイ302の共通行における画素間で共有される。信号線VDATAjはディスプレイアレイ302の共通列における画素間で共有される。
【0064】
ディスプレイシステム300は、アドレスドライバ306、ソースドライバ308、コントローラ310を有する駆動モジュール304を備える。選択線SEL1k,SEL2kはアドレスドライバ306によって駆動される。信号線VDATAjはソースドライバ308によって駆動される。コントローラ310は、アドレスドライバ306とソースドライバ308の動作を制御し、ディスプレイアレイ302を作動させる。
【0065】
図4Bに示す波形は、駆動モジュール304によって生成される。駆動モジュール304はまた、プログラム電圧も生成する。OLED劣化、閾値電圧シフトおよびグラウンドバウンスの補償は画素内で行われる。第三のサイクル(図4Bの152)中、駆動トランジスタのゲート−ソース電圧は蓄積コンデンサ(図4Aの142)に蓄積された電圧によって決まる。したがって、グラウンドバウンスによってゲート−ソース電圧が変化することはなく、画素電流が安定する。
【0066】
図9は図8のディスプレイアレイの動作方法の一例を示す。図9において、Row(i)(i=1,2,...)は図8のディスプレイアレイ302の行を表す。図9の“150”と“152”はそれぞれ「プログラムサイクル」と「駆動サイクル」を表し、図4Bのそれらに対応する。図9の“P21”と“P22”はそれぞれ「プリチャージサブサイクル」と「補償サブサイクル」を表し、図4Bのそれらに対応する。ある行の補償サブサイクルP21と隣接する行のプリチャージサブサイクルP22は並行して行われる。さらに、ある行の駆動サイクル152中、隣接する行で補償サブサイクルP22が行われる。図8のディスプレイシステム300は、並行動作を行うように設計されており、つまり、相互に影響を与えることなく、独立して異なるサイクルを実行できる能力を有する。
【0067】
図10は図5Aの画素回路160を有するディスプレイシステム400の一例を示す。図10のディスプレイアレイ402は、行と列に配置された複数の画素回路160を備えており、AMLOEDディスプレイである。ディスプレイアレイ402はAMOLEDディスプレイであってもよい。VDATAj(j=1,2,...)は図4AのVDATAに対応する。IBIASj(j=1,2,...)は図4AのIBIASに対応する。SEL1k,SEL2k(k=1,2,...)はそれぞれ図4AのSEL1,SEL2に対応する。選択線SEL1k,SEL2kは、ディスプレイアレイ402の共通行における画素間で共有される。信号線VDATAjとバイアス線IBIASjはディスプレイアレイ402の共通列における画素間で共有される。
【0068】
ディスプレイシステム400は、アドレスドライバ406、ソースドライバ408、コントローラ410を有する駆動モジュール404を備える。選択線SEL1k,SEL2kはアドレスドライバ406によって駆動される。信号線VDATAとバイアス線IBIASjはソースドライバ408によって駆動される。コントローラ410は、アドレスドライバ406とソースドライバ408の動作を制御し、ディスプレイアレイ402を作動させる。
【0069】
図5Bに示す波形は、駆動モジュール404によって生成される。駆動モジュール404はまた、プログラム電圧も生成する。OLED劣化、閾値電圧シフトおよびグラウンドバウンスの補償は画素内で行われる。図5Bの第二のサイクル182中、駆動トランジスタのゲート−ソース電圧は蓄積コンデンサ(図5Aの174)に蓄積された電圧によって決まる。したがって、グラウンドバウンスによってゲート−ソース電圧が変化することはなく、画素電流が安定する。
【0070】
図11は図10のディスプレイアレイの動作方法の一例を示す。図11において、Row(i)(i=1,2,...)は図10のディスプレイアレイ402の行を表す。図11の“180”,“182”はそれぞれ図5Bのそれらに対応する。ディスプレイアレイ402の行について、プログラムサイクル180が続いて行われる。ある行の駆動サイクル182中に、隣接する行ではプログラムイクル180が行われる。図10のディスプレイシステム400は、並行動作を行うように設計されており、つまり、相互に影響を与えることなく、独立して異なるサイクルを実行できる能力を有する。
【0071】
すべての引用文献を参照によって本願に援用する。
【0072】
本発明を1つまたは複数の実施例に関して説明した。しかしながら、当業者にとって、特許請求範囲で定義されている発明の範囲から逸脱することなく、さまざまな変更や改変を加えることが可能であることは明白であろう。
【図面の簡単な説明】
【0073】
【図1A】本発明の一実施例による画素駆動方式が適用された画素およびその制御信号線の一例を示す概略図である。
【図1B】図1Aの画素回路の動作方法の一例を示すタイミング図である。
【図2】図1A−1Bのシミュレーション結果を示すグラフである。
【図3】図1A−1Bの別のシミュレーション結果を示すグラフである。
【図4A】本発明の別の実施例による画素駆動方式が適用された画素およびその制御信号線の一例を示す概略図である。
【図4B】図4Aの画素回路の動作方法の一例を示すタイミング図である。
【図5A】本発明のさらに別の実施例による画素駆動方式が適用された画素およびその制御信号線の一例を示す概略図である。
【図5B】図5Aの画素回路の動作方法の一例を示すタイミング図である。
【図6】図1Aの画素回路を有するディスプレイアレイを備えるディスプレイシステムの一例を示す概略図である。
【図7】図6のディスプレイアレイの動作方法の一例を示すタイミング図である。
【図8】図4Aの画素回路を有するディスプレイアレイを備えるディスプレイシステムの一例を示す概略図である。
【図9】図8のディスプレイアレイの動作方法の一例を示すタイミング図である。
【図10】図5Aの画素回路を有するディスプレイアレイを備えるディスプレイシステムの一例を示す概略図である。
【図11】図10のディスプレイアレイの動作方法の一例を示すタイミング図である。
【技術分野】
【0001】
本願は、2005年9月13日出願のカナダ特許出願第2,518,276号の優先権を主張する。
【0002】
本発明は、エレクトロルミナンスデバイスディスプレイに関し、より詳しくは、輝度低下を補償するためのエレクトロルミナンスデバイスディスプレイの駆動技術に関する。
【背景技術】
【0003】
エレクトロルミナンスディスプレイは、携帯電話をはじめとする多種多様なデバイスのために開発されてきた。特に、アモルファスシリコン(a−Si)、ポリシリコン、有機またはその他の駆動バックプレーンを備えるアクティブマトリクス有機発光ダイオード(AMOLED)ディスプレイは、実現可能なフレキシブルディスプレイ、低い製造コスト、高い解像度、広い視野角等の利点により、さらにその魅力を増している。
【0004】
AMOLEDディスプレイは、各々有機発光ダイオード(OLED)を有する画素の行列アレイとこの行列アレイに配置されたバックプレーン電子装置を備える。OLEDは電流駆動装置であるため、AMOLEDの画素回路は、正確で一定の駆動電流を供給できるべきである。
【0005】
高い精度で一定の輝度を実現し、画素回路の経年劣化の影響を削減することができる方法とシステムが望まれている。
【0006】
本発明の目的は、既存のシステムの欠点のうち少なくとも1つを回避または軽減する方法とシステムを提供することである。
【発明の開示】
【課題を解決するための手段】
【0007】
本発明の1つの態様によれば、発光装置と、第一の端子および第二の端子を有する蓄積コンデンサとを備える画素回路が提案される。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第一のトランジスタを備え、ゲート端子は第一の選択線に接続されている。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第二のトランジスタを備え、第一の端子は第一のトランジスタの第二の端子に接続され、第二の端子は発光装置に接続されている。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第三のトランジスタを備え、ゲート端子は第二の選択ラインに接続され、第一の端子は第一のトランジスタの第二の端子に接続され、第二の端子は第二のトランジスタのゲート端子と蓄積コンデンサの第一の端子とに接続されている。この画素回路は、ゲート端子と第一の端子と第二の端子とを有する第四のトランジスタを備え、ゲート端子は第三の選択線に接続され、第一の端子は蓄積コンデンサの第二の端子に接続され、第二の端子は第二のトランジスタの第二の端子と発光装置とに接続されている。画素回路は、ゲート端子と第一の端子と第二の端子とを有する第五のトランジスタを備え、ゲート端子は第二の選択線に接続され、第一の端子は信号線に接続され、第二の端子は第四のトランジスタの第一の端子と蓄積コンデンサの第二の端子とに接続されている。
【0008】
上記の画素回路において、第三の選択線は第一の選択線でもよい。
【0009】
上記の画素回路は、ゲート端子と第一の端子と第二の端子とを有する第六のトランジスタを備えてもよく、この場合、ゲート端子は第二の選択線に接続され、第一の端子は第二のトランジスタの第一の端子に接続され、第二の端子はバイアス電流線に接続される。
【0010】
本発明のさらに別の態様によれば、画素回路によって形成されるディスプレアレイと、画素回路をプログラミングし、駆動するための駆動モジュールとを有するディスプレイシステムが提供される。
【0011】
本発明のまた別の態様によれば、画素回路内の発光装置の劣化を補償するための方法が提供される。この方法は、蓄積コンデンサを充電するステップと、蓄積コンデンサを放電するステップとを含む。蓄積コンデンサを充電するステップは、蓄積コンデンサを信号線に接続するステップを含む。この方法は、蓄積コンデンサを信号線から切断し、蓄積コンデンサの第二の端子を第二のトランジスタの第二の端子に接続するステップを含む。
【0012】
本発明の別の態様によれば、画素回路内のトランジスタの閾値電圧シフトを補償するための方法が提供される。この方法は、蓄積コンデンサを充電するステップと、蓄積コンデンサを放電するステップとを含む。蓄積コンデンサを充電するステップは、蓄積コンデンサを信号線に接続するステップを含む。この方法は、蓄積コンデンサを信号線から切断するステップと、蓄積コンデンサの第二の端子を第二のトランジスタの第二の端子に接続するステップとを含む。
【0013】
本発明のまた別の態様によれば、画素回路のグラウンドバウンスまたはIRドロップを補償する方法が提供される。この方法は、蓄積コンデンサを充電するステップと、蓄積コンデンサを放電するステップとを含む。蓄積コンデンサを充電するステップは、蓄積コンデンサを信号線とバイアス電流線に接続するステップを含む。この方法は、蓄積コンデンサを信号線とバイアス電流線から切断するステップと、蓄積コンデンサの第二の端子を第二のトランジスタの第二の端子に接続するステップとを含む。
【0014】
この本発明の概要は、必ずしも本発明の全ての特徴を説明しているとはかぎらない。
【0015】
本発明の上記およびその他の特徴は、付属の図面を参照しながら以下の説明を読むことによってより明らかになるであろう。
【発明を実施するための最良の形態】
【0016】
本発明の実施例を、有機発光ダイオード(OLED)等の発光装置を有する画素回路と複数のトランジスタを備える画素回路を使って説明する。しかしながら、画素回路はOLED以外の発光装置を有するものであってもよい。画素回路内のトランジスタは、n型トランジスタでも、p型トランジスタでも、これらの組み合わせでもよい。画素回路内のトランジスタは、アモルファスシリコン、ナノ結晶/微結晶シリコン、ポリシリコン、有機半導体技術(有機TFT等)、NMOS/PMOS技術またはCMOS技術(MOSFET等)を使って製造できる。画素回路を有するディスプレイは、単色、多色またはフルカラーディスプレイのいずれでもよく、あるいは1つまたは複数のエレクトロルミネセンス(EL)素子(有機EL等)を備えていてもよい。ディスプレイは、アクティブマトリクス発光ディスプレイであってもよい。ディスプレイは、DVD、携帯情報端末(PDA)、コンピュータディスプレイまたは携帯電話において使用される。
【0017】
説明中、「画素回路」と「画素」は互換的に用いられる。以下の説明において、「信号」と「線」も互換的に用いられる。以下の説明において、「接続する(接続される)」と「連結する(連結される)」は互換的に用いられ、2つまたはそれ以上の要素を直接または間接に相互に物理的または電気的に接触させることを示すために使用される。
【0018】
本発明の実施例は、画素回路を駆動する駆動方法に関係し、この方法には、OLED劣化、バックプレーンの不安定さ(TFT閾値シフト)、グラウンドバウンス(またはIRドロップ)のうちの少なくともひとつを補償するための画素内補償技術が含まれる。この駆動方式により、画素回路は、たとえば長期間の表示動作とプロセスの変化を受けた画素の経年劣化等による画素の特性の変化に関係なく安定した輝度を提供できる。これにより、OLEDの明るさの安定性が改善され、ディスプレイの動作寿命が長くなる。
【0019】
図1Aは、本発明の実施例による画素駆動方式が適用された画素回路とその制御信号線の一例を示す。図1Aの画素回路100は、トランジスタ102−110、蓄積コンデンサ112およびOLED114を備える。画素回路100は、3本の選択線SEL1,SEL2,SEL3、信号線VDATA、電圧線VDD、共通アースに接続されている。
【0020】
トランジスタ102−110は、アモルファスシリコン、ポリシリコン、有機薄膜トランジスタ(TFT)またはCMOS技術の標準的なNMOSとすることができる。当業者は、画素回路100がp型トランジスタを使っても製作できることがわかるであろう。
【0021】
トランジスタ104は駆動トランジスタである。駆動トランジスタ104のソースとドレイン端子はそれぞれ、OLED114のアノード電極とトランジスタ102のソース端子に接続されている。駆動トランジスタ104のゲート端子は、トランジスタ110を通じて信号線VDATAに接続され、またトランジスタ106のソース端子に接続されている。トランジスタ106のドレイン端子は、トランジスタ102のソース端子に接続され、そのゲート端子は選択線SEL2に接続されている。
【0022】
トランジスタ108のドレイン端子は、トランジスタ110のソース端子に接続され、ソース端子はOLED114のアノードに接続され、そのゲート端子は選択線SEL3に接続されている。
【0023】
トランジスタ110のドレイン端子は信号線VDATAに接続され、ゲート端子は選択線SEL2に接続されている。
【0024】
駆動トランジスタ104、トランジスタ106および蓄積コンデンサ112はノードA1で接続される。トランジスタ108,110および蓄積コンデンサ112はノードB1で接続される。
【0025】
図1Bは、図1Aの画素回路110の動作方法の一例を示す。図1Aの画素回路100はn型トランジスタを備える。しかしながら、当業者は、図1Bの方法がp型トランジスタを有する画素回路にも適用できることを理解するであろう。
【0026】
図1A−1Bを参照すると、画素回路100の動作は2つの動作サイクル、つまりプログラムサイクル120と駆動サイクル122を含んでいる。プログラムサイクル120の終了時にノードA1は(VP+VT+ΔVOLED)に充電される。ここでVPはプログラム電圧、VTはトランジスタ104の閾値電圧、ΔVOLEDはバイアスストレス下でのOLED電圧シフトである。
【0027】
プログラムサイクル120は2つのサブサイクル、プリチャージP11と補償P12を含み、これらを以下、それぞれプリチャージサブサイクルP11と補償サブサイクルP12と呼ぶ。
【0028】
プリチャージサブサイクルP11中、選択線SEL1,SEL2はハイ、SEL3はローであり、その結果、トランジスタ102,106,110はオン、トランジスタ108はオフとなる。VDATAの電圧は(VOLEDi−VP)に設定される。“ VP”は、プログラム電圧である。“i”はOLEDの初期電圧を示す。“VOLEDi”は一定電圧であり、OLED114の初期ON電圧に設定できる。しかしながら、VOLEDiはゼロ等、他の電圧にも設定できる。プリチャージサブサイクルP11の終了時に、蓄積コンデンサ112は(VDD+VP−VOLEDi)に近い電圧で充電される。
【0029】
補償サブサイクルP12中、選択線SEL2はハイで、トランジスタ106,110はオンとなり、選択線SEL1,SEl3はローで、トランジスタ102,108はオフである。その結果、蓄積コンデンサ112はトランジスタ104とOLED114を通じて放電を開始し、駆動トランジスタ104とOLED114からの電流がゼロに近くなるまで続ける。これによって、(VT+VP+VOLED−VOLEDi)に近い電圧が蓄積コンデンサ112の中に蓄積される。ここでVOLEDはOLED114のON電圧である。
【0030】
駆動サイクル122中、選択線SEL2はローで、トランジスタ106,110はオフであり、選択線SEl1,SEL3はハイで、トランジスタ102,108はオンである。その結果、蓄積コンデンサ112は信号線VDATAから切断され、駆動トランジスタ104のソースに接続される。
【0031】
駆動トランジスタ104が飽和領域にあると、次のプログラムサイクルまでK(VP+ΔVOLED)2に近い電流がOLED114の中を流れる。ここでKは駆動トランジスタ104のトランスコンダクタンス係数であり、ΔVOLED=VOLED−VOLEDiである。
【0032】
図2は、図1A−1Bの動作のシミュレーション結果の例を示す。図2のグラフは、駆動サイクル122中のOLED電流をその電圧シフトの関数として示したものである。図1A,1B,2を参照すると、ΔVOLEDが時間とともに増大すると、OLED114の駆動電流も増大することがわかる。このように、画素回路100は、OLED114の駆動電流を増大させることによって、OLED114の輝度の劣化を補償する。
【0033】
図3は、図1A−1Bの動作の別のシミュレーション結果を示す。図3のグラフは、駆動サイクル122中のOLED電流を、駆動トランジスタ104の閾値電圧シフトの関数として示したものである。図1A,1B,3を参照すると、OLED114の駆動電流が駆動トランジスタ104の閾値に無関係であるため、画素回路100は駆動トランジスタ104の閾値電圧シフトを補償している。図3に示される結果は、駆動トランジスタの閾値電圧の4Vのシフトに関してOLED電流が安定していることを強調している。
【0034】
図4Aは、本発明の別の実施例による画素駆動方式が適用された画素回路とその制御信号の例を示す。図4Aの画素回路130は、5個のトランジスタ132−140、蓄積コンデンサ142、OLED144を備える。画素回路130は、2本の選択線SEL1,SEL2、信号線VDATA、電圧線VDD、共通アースに接続されている。
【0035】
トランジスタ132−140は、図1Aのトランジスタ102−110と同じまたは同様とすることができる。トランジスタ132−140は、アモルファスシリコン、ポリシリコン、有機TFTまたはCMOS技術における標準的NMOSのいずれでもよい。蓄積コンデンサ142とOLED144はそれぞれ、図1Aの蓄積コンデンサ112とOLED114と同じまたは同様とすることができる。
【0036】
トランジスタ134は駆動トランジスタである。駆動トランジスタ134のソースおよびドレイン端子はそれぞれ、OLED 144のアノード電極とトランジスタ132のソースに接続されている。駆動トランジスタ134のゲート端子はトランジスタ140を通じて信号線VDATAに接続され、トランジスタ136のソース端子に接続されている。トランジスタ136のドレイン端子はトランジスタ132のソース端子に接続され、ゲート端子は選択線SEL2に接続されている。
【0037】
トランジスタ138のドレイン端子はトランジスタ140のソース端子に接続され、ソース端子はOLED 144のアノードに接続され、ゲート端子は選択線SEL1に接続されている。
【0038】
トランジスタ140のドレイン端子は信号線VDATAに接続され、ゲート端子は選択線SEL2に接続されている。
【0039】
駆動トランジスタ134、トランジスタ136および蓄積コンデンサ142は、ノードA2において接続される。トランジスタ138,140および蓄積コンデンサ142はノードB2において接続される。
【0040】
図4Bは、図4Aの画素回路130の動作方法の一例を示す。図4Aの画素回路130はn型トランジスタを備えている。しかしながら、当業者は、図4Bの方法がp型トランジスタを備える画素回路にも適用可能であることを理解するであろう。
【0041】
図4A−4Bを参照すると、画素回路130の動作は、2つの動作サイクル、つまりプログラムサイクル150と駆動サイクル152を含む。プログラムサイクル150の終了時に、ノードA2は(VP+VT+ΔVOLED)に充電される。ここでVPはプログラム電圧、VTはトランジスタ134の閾値電圧、ΔVOLEDはバイアスストレス下でのOLED電圧シフトである。
【0042】
プログラムサイクル150は、2つのサブサイクルであるプリチャージP21と補償P22を含み、これらを以下それぞれ、プリチャージサブサイクルP31と補償サブサイクルP22と呼ぶ。
【0043】
プリチャージサブサイクルP21中、選択線SEL1,SEL2はハイで、VCDATAは適正電圧VOLEDiとなり、これによってOLED144がオフとなる。VOLEDiは予め設定された電圧であり、OLEDの最低ON電圧より低い。プリチャージサブサイクルP21の終了時に、蓄積コンデンサ142は(VDD+VOLEDi)に近い電圧で充電される。VDATAの電圧は(VOLEDi−VP)に設定される。ここで、VPはプログラム電圧である。
【0044】
補償サブサイクルP22中、選択線SEL2はハイであるため、トランジスタ136,140はオンであり、選択線SEL1はローであるため、トランジスタ132,138はオフである。P22でのVDATAの電圧はP21での電圧と異なり、P22の終了時にA2は(VP+VT+ΔVOLED)に適正に充電される。その結果、蓄積コンデンサ142は駆動トランジスタ134とOLED144から放電を始め、駆動トランジスタ134とOLED 144を通過する電流がゼロに近くなるまで続ける。これにより、(VT+VP+VOLED−VOLEDi)に近い電圧が蓄積コンデンサ142の中に蓄積される。ここでVOLEDはOLED114のON電圧である。
【0045】
駆動サイクル152中、選択線SEL2はローであるため、トランジスタ136,140はオフとなる。選択線SEL1はハイであるため、トランジスタ132,138はオンとなる。その結果、蓄積コンデンサ142は信号線VDATAから切断され、駆動トランジスタ134のソース端子に接続される。
【0046】
駆動トランジスタ134が飽和領域にあると、次のプログラムサイクルまでK(VP+ΔVOLED)2に近い電流がOLED144を流れる。ここでKは駆動トランジスタ134のトランスコンダクタンス係数であり、ΔVOLED=VOLED−VOLEDiである。その結果、OLED144の駆動電流は、VOLEDが時間とともに増加すると増大する。このように、画素回路130は、OLED144の駆動電流を増大させることによってOLED144の輝度低下を補償する。
【0047】
さらに、画素回路130は駆動トランジスタ134の閾値電圧シフトを補償するため、OLED144の駆動電流は閾値電圧VTと無関係である。
【0048】
図5Aは、本発明のさらに別の実施例による画素駆動方式が適用された画素回路とその制御信号の一例を示す。図5Aの画素回路は、6個のトランジスタ162−172、蓄積コンデンサ174およびOLED176を有する。画素回路160は、2本の選択線SEL1,SEL1、信号線VDATA、電圧線VDD、バイアス電流線IBIAS、共通アースに接続されている。
【0049】
トランジスタ162−172は、アモルファスシリコン、ポリシリコン、有機TFTまたはCMOS技術における標準的NMOSのいずれでもよい。蓄積コンデンサ174とOLED176はそれぞれ、図1Aの蓄積コンデンサ112とOLED114と同じまたは同様とすることができる。
【0050】
トランジスタ164は駆動トランジスタである。駆動トランジスタ164のソースおよびドレイン端子はそれぞれ、OLED176のアノード電極とトランジスタ162のソースに接続されている。駆動トランジスタ164のゲート端子はトランジスタ170を通じて信号線VDATAに接続され、トランジスタ166のソース端子に接続されている。トランジスタ166のドレイン端子は、トランジスタ162のソース端子に接続され、ゲート端子は選択線SEL2に接続されている。
【0051】
トランジスタ168のドレイン端子はトランジスタ170のソース端子に接続され、ソース端子はOLED176のアノードに接続され、そのゲート端子は選択線SEL1に接続されている。
【0052】
トランジスタ170のドレイン端子はVDATAに接続され、ゲート端子は選択線SEL2に接続されている。
【0053】
トランジスタ172のドレイン端子はバイアス線IBIASに接続され、そのゲート端子は選択線SEL2に接続され、そのソース端子はトランジスタ162のソース端子とトランジスタ164のドレイン端子に接続されている。
【0054】
駆動トランジスタ164、トランジスタ166および蓄積コンデンサ174は、ノードA3において接続される。トランジスタ168,170および蓄積コンデンサ174はノードB3において接続される。
【0055】
図5Bは、図5Aの画素回路160の動作方法の一例を示す。図5Aの画素回路160はn型トランジスタを備えている。しかしながら、当業者は、図5Bの方法がp型トランジスタを備える画素回路にも適用可能であることを理解するであろう。
【0056】
図5A−5Bを参照すると、画素回路160の動作は2つの動作サイクル、プログラムサイクル180と駆動サイクル182を含む、第二の動作サイクル182の開始時に、ノードA3は(VP+VT+ΔVOLED)に充電される。ここでVPはプログラム電圧、VTはトランジスタ164の閾値電圧、ΔVOLEDはバイアスストレス下でのOLED電圧シフトである。VTとΔVOLEDは大きなIBIASにより生成され、これによって高速プログラミングが可能となる。
【0057】
第一の動作サイクル180中、選択線SEL1はロー、選択線SEL2はハイ、VDATAは適正電圧(VOLEDi−VP)となる。ここでVPはプログラム電圧である。この適正電圧は予め設定された電圧であり、OLEDの最低ON電圧より低い。また、バイアス線IBIASは画素回路160にバイアス電流(IBIASという)を供給する。このサイクルの終了時に、ノードA3はVBIAS+VT+VOLED(IBIAS)に充電される。ここでVBIASはバイアス電流IBIASに関係し、VOLED(IBIAS)はIBIASに対応するOLED176の電圧である。ノードA3の電圧は、180の終了時のVPとは無関係である。182の開始時に、(VP+VT+ΔVOLED)への充電が行われる。
【0058】
第二の動作サイクル182中、選択線SEL1はハイ、選択線SEL2はローである。その結果、ノードB3はVOLED(IP)に充電される。ここでVOLED(IP)は画素電流に対応するOLED176の電圧である。したがって、トランジスタ164のゲート−ソース電圧は(VP+ΔVOLED+VT)となる。ここでΔVOLED=VOLED(IBIAS)−VOLEDiである。OLED電圧は一定の輝度で上昇するため、輝度が低下する間、トランジスタ164のゲート−ソース電圧は上昇してOLED電流が高くなる。その結果、OLED176の輝度は一定のままとなる。
【0059】
図6は、図1Aの画素回路100を備えるディスプレイシステム200の一例を示す。図6のディスプレイアレイ202は、行と列に配置された複数の画素色100を備え、アクティブマトリクス有機発光ダイオード(AMOLED)ディスプレイを形成する。VDATAj(j=1,2,...)は図1AのVDATAに対応する。SEL1k,SEL2k,SEL3k(k=1,2,...)はそれぞれ、図1AのSEL1,SEL2,SEL3に対応する。選択線SEL1k,SEL2k,SEL3kはディスプレイアレイ202の共通行における画素間で共有される。信号線VDATAjは、ディスプレイアレイ202の共通列における画素間で共有される。
【0060】
ディスプレイシステム200は、アドレスドライバ206、ソースドライバ208、コントローラ210を有する駆動モジュール204を備える。選択線SEL1k,SEL2k,SEL3kはアドレスドライバ206によって駆動される。信号線VDATAjはソースドライバ208によって駆動される。コントローラ210はアドレスドライバ206とソースドライバ208の動作を制御し、ディスプレイアレイ202を作動させる。
【0061】
図1Bに示す波形は、駆動モジュール204によって生成される。駆動モジュール204はまた、プログラム電圧も生成する。OLED劣化、閾値電圧シフトおよびグラウンドバウンスの補償が画素内で行われる。第三のサイクル(図1Bの122)中、駆動トランジスタのゲート−ソース電圧は蓄積コンデンサ(図1の112)に蓄積された電圧によって決まる。したがって、グラウンドバウンスによってゲート−ソース電圧が変化することはないため、画素電流は安定する。
【0062】
図7は、図6のディスプレイアレイの動作方法の一例を示す。図7において、Row(i)(i=1,2,...)は図6のディスプレイアレイ202の行を表す。図7の“120”と“122”はそれぞれ「プログラムサイクル」と「駆動サイクル」を表し、図1Bのそれらに対応する。図7の“P11”と“P12”はそれぞれ「プリチャージサブサイクル」と「補償サブサイクル」を表し、図1Bのそれらに対応する。ある行の補償サブサイクルP11と隣接する行のプリチャージサブサイクルP12は並行して行われる。さらに、ある行の駆動サイクル122中、隣接する行で補償サブサイクルP22が行われる。図6のディスプレイシステム200は、並行動作を行うように設計されており、つまり、相互に影響を与えることなく、独立して異なるサイクルを実行できる能力を有する。
【0063】
図8は図4Aの画素回路130を有するディスプレイシステム300の一例を示す。図8のディスプレイアレイ302は、行と列に配置された複数の画素回路130を備え、AMLOEDディスプレイを形成する。VDATAj(j=1,2,...)は図4AのVDATAに対応する。SEL1k,SEL2k(k=1,2,...)はそれぞれ図4AのSEL1,SEL2に対応する。選択線SEL1k,SEL2kは、ディスプレイアレイ302の共通行における画素間で共有される。信号線VDATAjはディスプレイアレイ302の共通列における画素間で共有される。
【0064】
ディスプレイシステム300は、アドレスドライバ306、ソースドライバ308、コントローラ310を有する駆動モジュール304を備える。選択線SEL1k,SEL2kはアドレスドライバ306によって駆動される。信号線VDATAjはソースドライバ308によって駆動される。コントローラ310は、アドレスドライバ306とソースドライバ308の動作を制御し、ディスプレイアレイ302を作動させる。
【0065】
図4Bに示す波形は、駆動モジュール304によって生成される。駆動モジュール304はまた、プログラム電圧も生成する。OLED劣化、閾値電圧シフトおよびグラウンドバウンスの補償は画素内で行われる。第三のサイクル(図4Bの152)中、駆動トランジスタのゲート−ソース電圧は蓄積コンデンサ(図4Aの142)に蓄積された電圧によって決まる。したがって、グラウンドバウンスによってゲート−ソース電圧が変化することはなく、画素電流が安定する。
【0066】
図9は図8のディスプレイアレイの動作方法の一例を示す。図9において、Row(i)(i=1,2,...)は図8のディスプレイアレイ302の行を表す。図9の“150”と“152”はそれぞれ「プログラムサイクル」と「駆動サイクル」を表し、図4Bのそれらに対応する。図9の“P21”と“P22”はそれぞれ「プリチャージサブサイクル」と「補償サブサイクル」を表し、図4Bのそれらに対応する。ある行の補償サブサイクルP21と隣接する行のプリチャージサブサイクルP22は並行して行われる。さらに、ある行の駆動サイクル152中、隣接する行で補償サブサイクルP22が行われる。図8のディスプレイシステム300は、並行動作を行うように設計されており、つまり、相互に影響を与えることなく、独立して異なるサイクルを実行できる能力を有する。
【0067】
図10は図5Aの画素回路160を有するディスプレイシステム400の一例を示す。図10のディスプレイアレイ402は、行と列に配置された複数の画素回路160を備えており、AMLOEDディスプレイである。ディスプレイアレイ402はAMOLEDディスプレイであってもよい。VDATAj(j=1,2,...)は図4AのVDATAに対応する。IBIASj(j=1,2,...)は図4AのIBIASに対応する。SEL1k,SEL2k(k=1,2,...)はそれぞれ図4AのSEL1,SEL2に対応する。選択線SEL1k,SEL2kは、ディスプレイアレイ402の共通行における画素間で共有される。信号線VDATAjとバイアス線IBIASjはディスプレイアレイ402の共通列における画素間で共有される。
【0068】
ディスプレイシステム400は、アドレスドライバ406、ソースドライバ408、コントローラ410を有する駆動モジュール404を備える。選択線SEL1k,SEL2kはアドレスドライバ406によって駆動される。信号線VDATAとバイアス線IBIASjはソースドライバ408によって駆動される。コントローラ410は、アドレスドライバ406とソースドライバ408の動作を制御し、ディスプレイアレイ402を作動させる。
【0069】
図5Bに示す波形は、駆動モジュール404によって生成される。駆動モジュール404はまた、プログラム電圧も生成する。OLED劣化、閾値電圧シフトおよびグラウンドバウンスの補償は画素内で行われる。図5Bの第二のサイクル182中、駆動トランジスタのゲート−ソース電圧は蓄積コンデンサ(図5Aの174)に蓄積された電圧によって決まる。したがって、グラウンドバウンスによってゲート−ソース電圧が変化することはなく、画素電流が安定する。
【0070】
図11は図10のディスプレイアレイの動作方法の一例を示す。図11において、Row(i)(i=1,2,...)は図10のディスプレイアレイ402の行を表す。図11の“180”,“182”はそれぞれ図5Bのそれらに対応する。ディスプレイアレイ402の行について、プログラムサイクル180が続いて行われる。ある行の駆動サイクル182中に、隣接する行ではプログラムイクル180が行われる。図10のディスプレイシステム400は、並行動作を行うように設計されており、つまり、相互に影響を与えることなく、独立して異なるサイクルを実行できる能力を有する。
【0071】
すべての引用文献を参照によって本願に援用する。
【0072】
本発明を1つまたは複数の実施例に関して説明した。しかしながら、当業者にとって、特許請求範囲で定義されている発明の範囲から逸脱することなく、さまざまな変更や改変を加えることが可能であることは明白であろう。
【図面の簡単な説明】
【0073】
【図1A】本発明の一実施例による画素駆動方式が適用された画素およびその制御信号線の一例を示す概略図である。
【図1B】図1Aの画素回路の動作方法の一例を示すタイミング図である。
【図2】図1A−1Bのシミュレーション結果を示すグラフである。
【図3】図1A−1Bの別のシミュレーション結果を示すグラフである。
【図4A】本発明の別の実施例による画素駆動方式が適用された画素およびその制御信号線の一例を示す概略図である。
【図4B】図4Aの画素回路の動作方法の一例を示すタイミング図である。
【図5A】本発明のさらに別の実施例による画素駆動方式が適用された画素およびその制御信号線の一例を示す概略図である。
【図5B】図5Aの画素回路の動作方法の一例を示すタイミング図である。
【図6】図1Aの画素回路を有するディスプレイアレイを備えるディスプレイシステムの一例を示す概略図である。
【図7】図6のディスプレイアレイの動作方法の一例を示すタイミング図である。
【図8】図4Aの画素回路を有するディスプレイアレイを備えるディスプレイシステムの一例を示す概略図である。
【図9】図8のディスプレイアレイの動作方法の一例を示すタイミング図である。
【図10】図5Aの画素回路を有するディスプレイアレイを備えるディスプレイシステムの一例を示す概略図である。
【図11】図10のディスプレイアレイの動作方法の一例を示すタイミング図である。
【特許請求の範囲】
【請求項1】
画素回路であって、
発光装置と、
第一の端子および第二の端子を有する蓄積コンデンサと、
ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が第一の選択線に接続される第一のトランジスタと、
ゲート端子、第一の端子、および第二の端子を有し、前記第一の端子が前記第一のトランジスタの前記第二の端子に接続され、前記第二の端子が前記発光装置に接続される第二のトランジスタと、
ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が第二の選択線に接続され、前記第一の端子が前記第一のトランジスタの前記第二の端子に接続され、前記第二の端子が前記第二のトランジスタの前記ゲート端子と前記蓄積コンデンサの前記第一の端子とに接続される第三のトランジスタと、
ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が第三の選択線に接続され、前記第一の端子は前記蓄積コンデンサの前記第二の端子に接続され、前記第二の端子が前記第二のトランジスタの前記第二の端子と前記発光装置とに接続される第四のトランジスタと、
ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が前記第二の選択線に接続され、前記第一の端子が信号線に接続され、前記第二の端子が前記第四のトランジスタの前記第一の端子と前記蓄積コンデンサの前記第二の端子とに接続される第五のトランジスタと、
を備えることを特徴とする画素回路。
【請求項2】
請求項1に記載の画素回路であって、
前記第一の選択線、前記第二の選択線、および前記第三の選択線は、プログラムサイクルと駆動サイクルとを形成するように駆動され、前記プログラムサイクルはプリチャージサイクルと補償サイクルとを含むことを特徴とする画素回路。
【請求項3】
請求項2に記載の画素回路であって、
前記蓄積コンデンサは前記プリチャージサイクル中に充電され、前記補償サイクル中に前記蓄積コンデンサは放電され、前記駆動サイクル中に前記蓄積コンデンサの前記第二の端子は前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とする画素回路。
【請求項4】
請求項3に記載の画素回路であって、
前記第一の選択線、前記第二の選択線、および前記信号線は、前記補償サイクル中に、前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧を、前記蓄積コンデンサが蓄積するように駆動されることを特徴とする画素回路。
【請求項5】
請求項1に記載の画素回路であって、
前記第三の選択線は前記第一の選択線であることを特徴とする画素回路。
【請求項6】
請求項5に記載の画素回路であって、
前記第一の選択線および前記第二の選択線は、プログラムサイクルと駆動サイクルとを形成するように駆動され、前記プログラムサイクルはプリチャージサイクルと補償サイクルとを含むことを特徴とする画素回路。
【請求項7】
請求項6に記載の画素回路であって、
前記蓄積コンデンサは前記プリチャージサイクル中に充電され、前記蓄積コンデンサは前記補償サイクル中に放電され、前記駆動サイクル中、前記蓄積コンデンサの前記第二の端子は前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とする画素回路。
【請求項8】
請求項7に記載の画素回路であって、
前記第一の選択線、前記第二の選択線、および前記信号線は、前記補償サイクル中に、前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧を、前記蓄積コンデンサが蓄積するように駆動されることを特徴とする画素回路。
【請求項9】
請求項5に記載の画素回路であって、
さらに、ゲート端子、第一の端子、および第二の端子を有する第六のトランジスタを備え、前記ゲート端子は前記第二の選択線に接続され、前記第一の端子は前記第二のトランジスタの前記第一の端子に接続され、前記第二の端子はバイアス電流線に接続されることを特徴とする画素回路。
【請求項10】
請求項9に記載の画素回路であって、
前記第一の選択線と前記第二の選択線とは、第一の動作サイクルと第二の動作サイクルとを形成するように駆動されることを特徴とする画素回路。
【請求項11】
請求項10に記載の画素回路であって、
前記第一の動作サイクル中に前記蓄積コンデンサは前記信号線と前記バイアス電流線とに接続され、前記第二の動作サイクル中に前記蓄積コンデンサは前記信号線と前記バイアス電流線とから切断され、前記蓄積コンデンサの前記第二の端子は前記第二のトランジスタの前記第二の端子に接続されることを特徴とする画素回路。
【請求項12】
請求項11に記載の画素回路であって、
前記第一の選択線、前記第二の選択線、前記バイアス電流線、および前記信号線は、前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧を、前記蓄積コンデンサが蓄積するように駆動されることを特徴とする画素回路。
【請求項13】
請求項1から12のいずれか1項に記載の画素回路であって、
前記発光装置は有機発光ダイオードであることを特徴とする画素回路。
【請求項14】
請求項1から12のいずれか1項に記載の画素回路であって、
前記画素回路はエレクトロルミナンスデバイスディスプレイを形成することを特徴とする画素回路。
【請求項15】
請求項14に記載の画素回路であって、
前記画素回路はアクティブマトリクス発光ディスプレイを形成することを特徴とする画素回路。
【請求項16】
請求項15に記載の画素回路であって、
前記ディスプレイはアクティブマトリクス有機発光ディスプレイであることを特徴とする画素回路。
【請求項17】
請求項1から12のいずれか1項に記載の画素回路であって、
前記トランジスタの少なくともひとつはアモルファス、ナノ結晶/微結晶、ポリ、有機材料、n型材料、p型材料またはCMOSシリコンを含むことを特徴とする画素回路。
【請求項18】
請求項1から12のいずれか1項に記載の画素回路であって、
前記トランジスタの前記少なくともひとつはn型またはp型TFTであることを特徴とする画素回路。
【請求項19】
ディスプレイシステムであって、
請求項1に記載の画素回路によって形成されるディスプレイアレイと、
前記第一の選択線、前記第二の選択線、前記第三の選択線、および前記信号線を駆動し、プログラムサイクルおよび駆動サイクルを形成する駆動モジュールとを備え、前記プログラムサイクルはプリチャージサイクルおよび補償サイクルを含み、前記プリチャージサイクル中に前記蓄積コンデンサは充電され、前記補償サイクル中に前記蓄積コンデンサは放電され、前記駆動サイクル中、前記蓄積コンデンサは前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とするディスプレイシステム。
【請求項20】
ディスプレイシステムであって、
請求項6に記載の画素回路によって形成されるディスプレイアレイと、
前記第一の選択線、前記第二の選択線、および前記信号線を駆動し、プログラムサイクルおよび駆動サイクルを形成する駆動モジュールとを備え、前記プログラムサイクルはプリチャージサイクルおよび補償サイクルを含み、前記プリチャージサイクル中、前記蓄積コンデンサは充電され、前記補償サイクル中に前記蓄積コンデンサは放電され、前記駆動サイクル中に前記蓄積コンデンサは前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とするディスプレイシステム。
【請求項21】
ディスプレイシステムであって、
請求項9に記載の画素回路によって形成されるディスプレイアレイと、
前記第一の選択線、前記第二の選択線、前記信号線、および前記バイアス電流線を駆動し、第一の動作サイクルおよび第二の動作サイクルを形成する駆動モジュールとを備え、前記第一の動作サイクル中、前記蓄積コンデンサは前記信号線と前記バイアス電流線とに接続され、前記第二の動作サイクル中、前記蓄積コンデンサは前記信号線と前記バイアス電流線とから切断され、前記第二のトランジスタに接続されることを特徴とするディスプレイシステム。
【請求項22】
請求項19に記載のディスプレイシステムであって、
前記駆動モジュールは前記プリチャージサイクルと前記補償サイクルとを実行し、前記ディスプレイアレイのある行の前記プリチャージサイクルと前記ディスプレイアレイの隣接する行の前記補償サイクルとが並行して行われることを特徴とするディスプレイシステム。
【請求項23】
請求項20に記載のディスプレイシステムであって、
前記駆動モジュールは前記プリチャージサイクルと前記補償サイクルとを実行し、前記ディスプレイアレイのある行の前記プリチャージサイクルと前記ディスプレイアレイの隣接する行の前記補償サイクルとが並行して行われることを特徴とするディスプレイシステム。
【請求項24】
請求項21に記載のディスプレイシステムであって、
前記駆動モジュールは前記第一の動作サイクルと前記第二の動作サイクルとを実行し、前記ディスプレイアレイの前記行における前記第一の動作サイクルを引き続き実行し、前記第一の動作サイクルの後に前記第二の動作サイクルを実行することを特徴とするディスプレイシステム。
【請求項25】
請求項1に記載の前記発行装置の劣化を補償する方法であって、
前記蓄積コンデンサを前記信号線に接続するステップを含む前記蓄積コンデンサを充電するステップと、
前記蓄積コンデンサを放電するステップと、
前記蓄積コンデンサを前記信号線から切断し、前記蓄積コンデンサの前記第二の端子を前記第二のトランジスタの前記第二の端子に接続するステップと、
を含むことを特徴とする方法。
【請求項26】
請求項25に記載の方法であって、
前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられる電圧、およびプログラム電圧に応じた電圧が前記蓄積コンデンサに蓄積され、前記画素回路を駆動することを特徴とする方法。
【請求項27】
請求項1に記載の前記画素回路における前記トランジスタの閾値電圧シフトを補償する方法であって、
前記蓄積コンデンサを前記信号線に接続するステップを含む前記蓄積コンデンサを充電するステップと、
前記蓄積コンデンサを放電するステップと、
前記蓄積コンデンサを前記信号線から切断し、前記蓄積コンデンサの前記第二の端子を前記第二のトランジスタの前記第二の端子に接続するステップと、
を含むことを特徴とする方法。
【請求項28】
請求項27に記載の方法であって、
前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧が前記蓄積コンデンサに蓄積され、前記画素回路を駆動することを特徴とする方法。
【請求項29】
請求項1に記載の前記画素回路におけるグラウンドバウンスまたはIRドロップを補償する方法であって、
前記蓄積コンデンサを前記信号線と前記バイアス電流線とに接続するステップを含む前記蓄積コンデンサを充電するステップと、
前記蓄積コンデンサを放電するステップと、
前記蓄積コンデンサを前記信号線と前記バイアス電流線とから切断し、前記蓄積コンデンサの前記第二の端子を前記第二のトランジスタの前記第二の端子に接続するステップと、
を含むことを特徴とする方法。
【請求項30】
請求項29に記載の方法であって、
前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧が前記蓄積コンデンサに蓄積され、前記画素回路を駆動することを特徴とする方法。
【請求項1】
画素回路であって、
発光装置と、
第一の端子および第二の端子を有する蓄積コンデンサと、
ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が第一の選択線に接続される第一のトランジスタと、
ゲート端子、第一の端子、および第二の端子を有し、前記第一の端子が前記第一のトランジスタの前記第二の端子に接続され、前記第二の端子が前記発光装置に接続される第二のトランジスタと、
ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が第二の選択線に接続され、前記第一の端子が前記第一のトランジスタの前記第二の端子に接続され、前記第二の端子が前記第二のトランジスタの前記ゲート端子と前記蓄積コンデンサの前記第一の端子とに接続される第三のトランジスタと、
ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が第三の選択線に接続され、前記第一の端子は前記蓄積コンデンサの前記第二の端子に接続され、前記第二の端子が前記第二のトランジスタの前記第二の端子と前記発光装置とに接続される第四のトランジスタと、
ゲート端子、第一の端子、および第二の端子を有し、前記ゲート端子が前記第二の選択線に接続され、前記第一の端子が信号線に接続され、前記第二の端子が前記第四のトランジスタの前記第一の端子と前記蓄積コンデンサの前記第二の端子とに接続される第五のトランジスタと、
を備えることを特徴とする画素回路。
【請求項2】
請求項1に記載の画素回路であって、
前記第一の選択線、前記第二の選択線、および前記第三の選択線は、プログラムサイクルと駆動サイクルとを形成するように駆動され、前記プログラムサイクルはプリチャージサイクルと補償サイクルとを含むことを特徴とする画素回路。
【請求項3】
請求項2に記載の画素回路であって、
前記蓄積コンデンサは前記プリチャージサイクル中に充電され、前記補償サイクル中に前記蓄積コンデンサは放電され、前記駆動サイクル中に前記蓄積コンデンサの前記第二の端子は前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とする画素回路。
【請求項4】
請求項3に記載の画素回路であって、
前記第一の選択線、前記第二の選択線、および前記信号線は、前記補償サイクル中に、前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧を、前記蓄積コンデンサが蓄積するように駆動されることを特徴とする画素回路。
【請求項5】
請求項1に記載の画素回路であって、
前記第三の選択線は前記第一の選択線であることを特徴とする画素回路。
【請求項6】
請求項5に記載の画素回路であって、
前記第一の選択線および前記第二の選択線は、プログラムサイクルと駆動サイクルとを形成するように駆動され、前記プログラムサイクルはプリチャージサイクルと補償サイクルとを含むことを特徴とする画素回路。
【請求項7】
請求項6に記載の画素回路であって、
前記蓄積コンデンサは前記プリチャージサイクル中に充電され、前記蓄積コンデンサは前記補償サイクル中に放電され、前記駆動サイクル中、前記蓄積コンデンサの前記第二の端子は前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とする画素回路。
【請求項8】
請求項7に記載の画素回路であって、
前記第一の選択線、前記第二の選択線、および前記信号線は、前記補償サイクル中に、前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧を、前記蓄積コンデンサが蓄積するように駆動されることを特徴とする画素回路。
【請求項9】
請求項5に記載の画素回路であって、
さらに、ゲート端子、第一の端子、および第二の端子を有する第六のトランジスタを備え、前記ゲート端子は前記第二の選択線に接続され、前記第一の端子は前記第二のトランジスタの前記第一の端子に接続され、前記第二の端子はバイアス電流線に接続されることを特徴とする画素回路。
【請求項10】
請求項9に記載の画素回路であって、
前記第一の選択線と前記第二の選択線とは、第一の動作サイクルと第二の動作サイクルとを形成するように駆動されることを特徴とする画素回路。
【請求項11】
請求項10に記載の画素回路であって、
前記第一の動作サイクル中に前記蓄積コンデンサは前記信号線と前記バイアス電流線とに接続され、前記第二の動作サイクル中に前記蓄積コンデンサは前記信号線と前記バイアス電流線とから切断され、前記蓄積コンデンサの前記第二の端子は前記第二のトランジスタの前記第二の端子に接続されることを特徴とする画素回路。
【請求項12】
請求項11に記載の画素回路であって、
前記第一の選択線、前記第二の選択線、前記バイアス電流線、および前記信号線は、前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧を、前記蓄積コンデンサが蓄積するように駆動されることを特徴とする画素回路。
【請求項13】
請求項1から12のいずれか1項に記載の画素回路であって、
前記発光装置は有機発光ダイオードであることを特徴とする画素回路。
【請求項14】
請求項1から12のいずれか1項に記載の画素回路であって、
前記画素回路はエレクトロルミナンスデバイスディスプレイを形成することを特徴とする画素回路。
【請求項15】
請求項14に記載の画素回路であって、
前記画素回路はアクティブマトリクス発光ディスプレイを形成することを特徴とする画素回路。
【請求項16】
請求項15に記載の画素回路であって、
前記ディスプレイはアクティブマトリクス有機発光ディスプレイであることを特徴とする画素回路。
【請求項17】
請求項1から12のいずれか1項に記載の画素回路であって、
前記トランジスタの少なくともひとつはアモルファス、ナノ結晶/微結晶、ポリ、有機材料、n型材料、p型材料またはCMOSシリコンを含むことを特徴とする画素回路。
【請求項18】
請求項1から12のいずれか1項に記載の画素回路であって、
前記トランジスタの前記少なくともひとつはn型またはp型TFTであることを特徴とする画素回路。
【請求項19】
ディスプレイシステムであって、
請求項1に記載の画素回路によって形成されるディスプレイアレイと、
前記第一の選択線、前記第二の選択線、前記第三の選択線、および前記信号線を駆動し、プログラムサイクルおよび駆動サイクルを形成する駆動モジュールとを備え、前記プログラムサイクルはプリチャージサイクルおよび補償サイクルを含み、前記プリチャージサイクル中に前記蓄積コンデンサは充電され、前記補償サイクル中に前記蓄積コンデンサは放電され、前記駆動サイクル中、前記蓄積コンデンサは前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とするディスプレイシステム。
【請求項20】
ディスプレイシステムであって、
請求項6に記載の画素回路によって形成されるディスプレイアレイと、
前記第一の選択線、前記第二の選択線、および前記信号線を駆動し、プログラムサイクルおよび駆動サイクルを形成する駆動モジュールとを備え、前記プログラムサイクルはプリチャージサイクルおよび補償サイクルを含み、前記プリチャージサイクル中、前記蓄積コンデンサは充電され、前記補償サイクル中に前記蓄積コンデンサは放電され、前記駆動サイクル中に前記蓄積コンデンサは前記信号線から切断され、前記第二のトランジスタの前記第二の端子に接続されることを特徴とするディスプレイシステム。
【請求項21】
ディスプレイシステムであって、
請求項9に記載の画素回路によって形成されるディスプレイアレイと、
前記第一の選択線、前記第二の選択線、前記信号線、および前記バイアス電流線を駆動し、第一の動作サイクルおよび第二の動作サイクルを形成する駆動モジュールとを備え、前記第一の動作サイクル中、前記蓄積コンデンサは前記信号線と前記バイアス電流線とに接続され、前記第二の動作サイクル中、前記蓄積コンデンサは前記信号線と前記バイアス電流線とから切断され、前記第二のトランジスタに接続されることを特徴とするディスプレイシステム。
【請求項22】
請求項19に記載のディスプレイシステムであって、
前記駆動モジュールは前記プリチャージサイクルと前記補償サイクルとを実行し、前記ディスプレイアレイのある行の前記プリチャージサイクルと前記ディスプレイアレイの隣接する行の前記補償サイクルとが並行して行われることを特徴とするディスプレイシステム。
【請求項23】
請求項20に記載のディスプレイシステムであって、
前記駆動モジュールは前記プリチャージサイクルと前記補償サイクルとを実行し、前記ディスプレイアレイのある行の前記プリチャージサイクルと前記ディスプレイアレイの隣接する行の前記補償サイクルとが並行して行われることを特徴とするディスプレイシステム。
【請求項24】
請求項21に記載のディスプレイシステムであって、
前記駆動モジュールは前記第一の動作サイクルと前記第二の動作サイクルとを実行し、前記ディスプレイアレイの前記行における前記第一の動作サイクルを引き続き実行し、前記第一の動作サイクルの後に前記第二の動作サイクルを実行することを特徴とするディスプレイシステム。
【請求項25】
請求項1に記載の前記発行装置の劣化を補償する方法であって、
前記蓄積コンデンサを前記信号線に接続するステップを含む前記蓄積コンデンサを充電するステップと、
前記蓄積コンデンサを放電するステップと、
前記蓄積コンデンサを前記信号線から切断し、前記蓄積コンデンサの前記第二の端子を前記第二のトランジスタの前記第二の端子に接続するステップと、
を含むことを特徴とする方法。
【請求項26】
請求項25に記載の方法であって、
前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられる電圧、およびプログラム電圧に応じた電圧が前記蓄積コンデンサに蓄積され、前記画素回路を駆動することを特徴とする方法。
【請求項27】
請求項1に記載の前記画素回路における前記トランジスタの閾値電圧シフトを補償する方法であって、
前記蓄積コンデンサを前記信号線に接続するステップを含む前記蓄積コンデンサを充電するステップと、
前記蓄積コンデンサを放電するステップと、
前記蓄積コンデンサを前記信号線から切断し、前記蓄積コンデンサの前記第二の端子を前記第二のトランジスタの前記第二の端子に接続するステップと、
を含むことを特徴とする方法。
【請求項28】
請求項27に記載の方法であって、
前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧が前記蓄積コンデンサに蓄積され、前記画素回路を駆動することを特徴とする方法。
【請求項29】
請求項1に記載の前記画素回路におけるグラウンドバウンスまたはIRドロップを補償する方法であって、
前記蓄積コンデンサを前記信号線と前記バイアス電流線とに接続するステップを含む前記蓄積コンデンサを充電するステップと、
前記蓄積コンデンサを放電するステップと、
前記蓄積コンデンサを前記信号線と前記バイアス電流線とから切断し、前記蓄積コンデンサの前記第二の端子を前記第二のトランジスタの前記第二の端子に接続するステップと、
を含むことを特徴とする方法。
【請求項30】
請求項29に記載の方法であって、
前記第二のトランジスタの閾値電圧、前記発光装置に関連付けられた電圧、およびプログラム電圧に応じた電圧が前記蓄積コンデンサに蓄積され、前記画素回路を駆動することを特徴とする方法。
【図1A】
【図1B】
【図2】
【図3】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図1B】
【図2】
【図3】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公表番号】特表2009−508168(P2009−508168A)
【公表日】平成21年2月26日(2009.2.26)
【国際特許分類】
【出願番号】特願2008−530285(P2008−530285)
【出願日】平成18年9月13日(2006.9.13)
【国際出願番号】PCT/CA2006/001501
【国際公開番号】WO2007/030927
【国際公開日】平成19年3月22日(2007.3.22)
【出願人】(507257080)イグニス・イノベイション・インコーポレーテッド (15)
【氏名又は名称原語表記】IGNIS INNOVATION INCORPORATED
【Fターム(参考)】
【公表日】平成21年2月26日(2009.2.26)
【国際特許分類】
【出願日】平成18年9月13日(2006.9.13)
【国際出願番号】PCT/CA2006/001501
【国際公開番号】WO2007/030927
【国際公開日】平成19年3月22日(2007.3.22)
【出願人】(507257080)イグニス・イノベイション・インコーポレーテッド (15)
【氏名又は名称原語表記】IGNIS INNOVATION INCORPORATED
【Fターム(参考)】
[ Back to top ]