エレクトロルミネセンスディスプレイパネルの形成方法
【課題】エレクトロルミネセンスラミネートの誘電層を改善する。
【解決手段】誘電層は厚膜層としてセラミック材料から生成される。この場合、約１．０×１０6 Ｖ／ｍの絶縁耐力と、誘電材料の誘電率と燐光層の誘電率との比が約５０：１よりも大きくなるような誘電率を有する。また、誘電層の厚さと燐光層の厚さの比が約２０：１〜５００：１の範囲内になるような厚さを有する。さらに、燐光層と両立性があり、この燐光層が所定の励起電圧で全体的に均一に発光するのに十分に滑らかである、燐光層と隣接する表面を有する。
【解決手段】誘電層は厚膜層としてセラミック材料から生成される。この場合、約１．０×１０6 Ｖ／ｍの絶縁耐力と、誘電材料の誘電率と燐光層の誘電率との比が約５０：１よりも大きくなるような誘電率を有する。また、誘電層の厚さと燐光層の厚さの比が約２０：１〜５００：１の範囲内になるような厚さを有する。さらに、燐光層と両立性があり、この燐光層が所定の励起電圧で全体的に均一に発光するのに十分に滑らかである、燐光層と隣接する表面を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネセンスラミネートおよびエレクトロルミネセンスラミネートの製造方法に関する。本発明はまた、エレクトロルミネセンスラミネートから電圧駆動回路への電気接続を行うエレクトロルミネセンスディスプレイパネルに関する。本発明はさらに、扁平ラミネートにパターンを刻みつけるレーザに関する。前記パターンは例えば、エレクトロルミネセンスラミネートの透明電極のアドレス線である。
【背景技術】
【０００２】
エレクトロルミネセンス（ＥＬ）は、電界を適用したことによる蛍光体からの光の放出である。エレクトロルミネセンス素子はランプまたはディスプレイとして有用である。最近、エレクトロルミネセンス素子は扁平パネルディスプレイ素子に使用される。この素子は所定の特徴的形状または個別にアドレッシング可能なピクセルを矩形マトリックスに有する。
【０００３】
エレクトロルミネセンスの先駆的研究は、ＧＴＥＳｙｌｖａｎｉａで行われた。交流電圧がパウダーまたは散乱形ＥＬ素子に供給される。この素子では、光放出蛍光体パウダーが有機接着剤に埋め込まれており、これがガラス基板上にデポジットされていて、透明電極により覆われている。これらのパウダーまたは散乱形ＥＬ素子は一般的に低輝度であり、広範囲の適用を妨げる欠点がある。
【０００４】
薄膜エレクトロルミネセンス（ＴＦＥＬ）素子は１９５０年代に開発された。交流薄膜ＥＬラミネートの基本構造は良く知られており、例えば非特許文献１および特許文献１に記載されている。蛍光層は電極ペアの間にサンドウィッチされており、電極からそれぞれ絶縁／誘電層により分離されている。最も一般的には、蛍光材料はアクティベータ（ドーパント）としてＭｎを含むＺｎＳである。ＺｎＳ：ＭｎＴＦＥＬは黄色発光である。他の色の蛍光体が開発された。
【０００５】
従来のＴＦＥＬラミネートの膜は基板、通常はガラスにデポジットされている。膜のデポジットは実質的に公知の薄膜技術、例えば電子ビーム真空蒸着またはスパッタリングによって行われる。最近は原子膜エピタクシー（ＡＬＥ）により行われる。ＴＦＥＬラミネート全体の厚さはわずか１または２ミクロンのオーダである。
【０００６】
蛍光層を電極から分離および電気絶縁するために、種々の絶縁／誘電材料が公知であり、後で詳細に説明するように使用される。
【０００７】
２つの電極はそれぞれ、それが素子の（見る方向で）“後”側または“前”側にあるかに依存して異なる。例えばアルミニウムのような反射材料が典型的に後側電極に使用される。比較的に薄く光学的に透明のインジウムすず酸化物（ＩＴＯ）が典型的に、前側電極に使用される。ランプに適用する場合、２つの電極は連続膜の形態をとり、これにより蛍光層全体は電極間で電界にさらされる。典型的なディスプレイ適用例では、前側電極および後側電極は、行電極および列電極を定める導電アドレス線により適切にパターン化されている。行電極と列電極が重なるところにピクセルが定められる。１つの行電極と１つの列電極に同時に電圧を印加することにより個々のピクセルをアドレシングする種々の電子ディスプレイ素子が公知である。
【０００８】
概念は簡単であるけれども、薄膜エレクトロルミネセンス素子の開発には多数の実際上の困難がある。第１の困難は、素子が薄膜技術によりデポジットされた個々のラミネートから形成されることである。薄膜技術は時間とコストのかかる技術だからである。膜での非常に小さな欠陥も故障の原因となり得る。第２にこれらの薄膜素子は典型的には相対的に高電圧（例えばピークピークで３００〜４５０Ｖ）で動作されることである。実際この電圧は蛍光層をその絶縁破壊電圧を越えて、それを導通させて、動作させるほどである。蛍光層の両側の薄膜誘電層は電極間の導電を制限または阻止することが要求される。大きな電界の適用は電極間の絶縁破壊の原因となり、素子の故障を引き起こす。
【０００９】
本発明はとくに、エレクトロルミネセンス素子の絶縁／誘電層と蛍光層を通過する放電を阻止するものである。エレクトロルミネセンス素子をうまく動作させるためには電極（アドレス線）が蛍光層から絶縁されることが必要である。このことは絶縁／誘電層によって行われる。典型的には絶縁／誘電層は蛍光層の両側に設けられ、アルミナ、イットリア、二酸化珪素、シリコン窒化物またはその他の誘電材料から形成される。素子の動作中、絶縁層と蛍光層との間の界面からの電子は、これが蛍光層を通過するように電界によって加速され、蛍光層でドーパント原子と衝突し、衝突プロセスの結果として光を放出する。従来のＴＦＥＬ素子では、蛍光体を通過する電界強度が十分に高いことを保証するため、誘電層の厚さは通常は蛍光層よりも薄いかまたは同じくらいである。誘電層が過度に厚いと、アドレス線間に供給された電圧の大部分が蛍光層ではなく誘電層を通過する。
【００１０】
誘電層は蛍光層とコンパチブルであることが重要である。“コンパチブル”により本明細書および請求の範囲では、第１に良好な注入界面が形成されることを意味する。すなわち、“熱”電子のソースが蛍光界面にあり、電界の適用に基づき蛍光層での導通および光放出を開始させるためこれを蛍光導通帯へ促進およびトンネルすることができることを意味する。第２にコンパチブルの意味には、誘電材料が、これが隣接層（すなわち蛍光体および電極）と反応を起こさないように化学的に安定していなければならないことを意味する。
【００１１】
典型的なＴＦＥＬでは十分な発光を得るために、供給される電圧は誘電帯の絶縁破壊が発生する電圧に非常に近い。従って誘電層と蛍光層の厚さと品質に関する製造管理は絶縁破壊を阻止するため厳しく行われなければならない。この要求は反対に高い歩どまりを得ることを困難にする。
【００１２】
典型的なＴＦＥＬ構造は（見る方向で）前側から後側に形成されている。薄膜は連続的に適切な基板にデポジットされている。ガラス基板は透明性を得るために使用される。透明な前側電極（ＩＴＯアドレス線）はガラス基板にスパッタリングにより約０．２ミクロンの厚さでデポジットされている。基板誘電体−蛍光体−誘電体層は通常はスパッタリングまたは真空蒸着によりデポジットされる。蛍光層の厚さは典型的には約０．５ミクロンである。誘電層の厚さは典型的には約０．４ミクロンである。蛍光層は通常はデポジットの後、約４５０°Ｃで効率を高めるため焼き鈍しされている。次に後側電極が付加され、典型的には０．１ミクロンの厚さのアルミニウムアドレス線の形態である。完成されたＴＥＦＬラミネートは外部の湿気からそれを保護するためカプセル化される。エポキシ薄板カバーガラスまたはシリコンオイルカプセルが使用される。デポジットに使用される初期基板は典型的にはガラスであるから、ＴＥＦＬラミネート構造で使用される材料および析出技術は高温処理をすることができない。
【００１３】
ＴＦＥＬ素子を動作させるのに使用される高い電界強度は誘電層に過酷な要求を課す。高い絶縁耐力は絶縁破壊を回避するために要求される。高い誘電率を有する誘電体ができるだけ低い駆動電圧で発光効率を得るために有利である。しかし高誘電率の材料を使用する試みによっては満足する結果が得られていない。
【００１４】
ＴＦＥＬ素子の駆動電圧を低くするため、絶縁層が高誘電率材料、例えばＳｒＴｉＯ3，ＰｂＴｉＯ3，ＢａＴａ2Ｏ3から形成される。これは特許文献１に記載されている。しかしこれらの材料は低い誘電ブレークダウン強度を良好に示すものではない。特許文献１には、誘電層をペロブスカイト結晶構造体から増大した平面配向（１１１）を得るため薄膜析出技術により形成することが記載されている。同明細書には、高い絶縁耐力（約８×１０5〜約１．０×１０6Ｖ／ｃｍ）がＳｒＴｉＯ3，ＰｂＴｉＯ3，ＢａＴａ2Ｏ3を使用した約０．５ミクロンの厚さの誘電層により得られることが記載されている。これらはすべて高い誘電率とペロブスカイト結晶構造を有する。この素子は複雑で、誘電層に対する薄膜析出技術で制御するのは困難である。
【００１５】
薄板セラミック絶縁層および薄膜エレクトロルミンエセンスを使用したＴＦＥＬ素子の開発も行われてきた（非特許文献２参照）。この素子はＢａＴｉＯ3セラミックシートから形成される。シートはファインＢａＴｉＯ3パウダーをディスク（直径２０ｍｍ）に鋳造し、従来のコールドプレス法を使用して形成される。ディスクは１３００°Ｃで空気中で焼成される。次に約０．２ｍｍの厚さのシートに研磨される。発光層は化学的真空析出法またはＲＦマグネトロンスパッタリングを使用してシートに薄膜でデポジットされる。次に適切な電極層が薄膜技術を使用して構造体のどちらか一方の側にデポジットされる。この素子は所望の特性を示すが、商用ＴＦＥＬ素子をソリッドセラミックシートから製造することは好ましいことではない。大きなセラミックシートを０．２ｍｍの一定の厚さに研磨することは経済的には実現できない。
【００１６】
多層絶縁／誘電層を蛍光層の両側で使用することも公知である。例えば、特許文献２には、ＥＬ蛍光層を絶縁堆積体ペアの間にサンドウィッチしたＴＦＥＬが公知である。この場合、絶縁堆積体の１つまたは両方はシリコン酸化窒化物（ＳｉＯＮ）の第１の層とバリウムタンタル酸塩（ＢＴＯ）の第２の比較的厚い層を有する。第１のＳｉＯＮ層は高絶縁性を示し、第２のＢＴＯ層は高誘電率を有する。全体的にこの構造体は従来の電圧での蛍光層の高い輝度を特徴とするものである。しかし絶縁層がＲＦスパッタリングによりデポジットされており、これは前に説明した薄膜技術には不利である。
【００１７】
製造するのに有利で、従来のＴＦＥＬ素子よりも輝度が高く動作電圧が低いＴＦＥＬ素子に対する要求がある。これには素子を駆動するのに必要な電界強度よりも高い絶縁耐力を有する誘電層を得ることが必要である。
【００１８】
透明導電材料、例えばインジウムすず酸化物に電極パターンを製造することはしばしば大規模で高価なマスキングと、写真平板および化学エッチングプロセスを含む。レーザがこのような透明導電材料に線引くするために提案されている。一般的には炭酸ガス、アルゴンおよびＹＡＧレーザが使用されている。このようなレーザは電磁スペクトル領域の可視および赤外線領域（一般的に４００ｎｍ以上）に光を形成する。しかしこのような長波長の光を電極パターンをスクライブするために使用することは、とくに透明導電材料が別の透明層にデポジットされている場合に問題である。従来のＴＦＥＬディスプレイでは、透明電極材料、典型的にはインジウムすず酸化物（ＩＴＯ）が透明ディスプレイがラスに、ＥＬラミネートの他の層がデポジットされる前にデポジットされる。絶縁材料または半導体材料では、その材料内の電子バンドギャップのエネルギーに相応するよりも長い波長の光は強く吸収されない。光学的に透明な材料に対しては、バンドギャップに相応する波長は可視光線に対する波長よりも短い。従って透明電極材料はレーザ光をあまり吸収しない。これは光の波長が長いことと層の厚さが薄いためで、このことはレーザエネルギーを電極アドレス線を直接除去するのに使用することを困難にする。
【００１９】
特許文献３および特許文献４には太陽電池において、透明電極パターンを別の透明層にデポジットするプロセスが記載されている。これらの特許明細書は電極をパルスＹＡＧレーザを使用してパターニングすることを開示する。しかしＹＡＧレーザの波長は透明層で十分に吸収されるには過度に長い。低い吸収率を補償するために、ピークパワーの大きなレーザが透明電極を熱的に蒸発させるために使用される。ネオジムＹＡＧレーザは４〜５Ｗ、３６ｋＨｚのパルス率、２０ｃｍ／ｓの走査率で動作される。特許明細書に記載された実施例ではＩＴＯ層がこのようにしてガラスにデポジットされる。しかしスクライブされた線はＩＴＯの不完全な除去を有すると記載されており、溶解した場所ではガラスが数百オングストロームまでの深さを有する。残留ＩＴＯはその後でのエッチングステップにより除去されなければならない。
【００２０】
透明電極材料に電極パターンを形成する別の手段はエキシマレーザを使用するものである。このレーザは電磁スペクトルで紫外線領域の比較的に短い波長の光を生成する。この波長ではレーザエネルギーを透明電極材料により吸収することができる。この性質のレーザでは液晶ディスプレイ（特許文献５および特許文献６）、光ボルタ電池（特許文献７および特許文献８）および集積回路（特許文献９）に対して導電パターンを形成することが公知である。１９９０年８月２３日に刊行された特許文献１０には、電極ドットマトリクスパターンを透明基板上の透明導体にエキシマレーザによりスクライブするプロセスが記載されている。
【００２１】
エキシマレーザは透明電極により吸収するのに十分に短い波長の光を放射し、電極を直接除去することによりパターニングすることができる。しかしこのようなレーザは比較的高価で、スクライブプロセスは下にあるディスプレイガラスを溶解または除去しないように注意深く制御しなければならない。さらにこのようなプロセスは透明電極材料を過度に除去したり不完全に除去したりすることになりかねない。例えば特許文献１０には、除去すべき材料を一部しか除去されなかった場合には、残った部分を化学的またはプラズマエッチングにより除去できることが記載されている。
【００２２】
透明基板上の透明電極材料をスクライブする場合の別の問題が特許文献１１に記載されている。層間の拡散または相互汚染を回避するため、拡散障壁層を界面に設けることが記載されている。
【００２３】
別の特許明細書には、レーザ光の吸収を増強するため透明電極材料に表面処理することが記載されている。例えば特許文献１２には、金属フィルム表面をレーザ光に対して比較的に反射しないようにするため酸化することが記載されている。特許文献１３には、除去が所望される箇所でレーザ光が選択的に吸収されるように色素により除去すべき透明層をコーティングすることが記載されている。
【００２４】
ＥＬディスプレイを駆動する制御回路が開発されている。基本的にはこの回路はシリアルビデオデータをパラレルデータに変換し、電圧をディスプレイの行および列に供給する。上記のような行および列のドライバ素子（チップ）は入手可能である。
【００２５】
非対称駆動および対称駆動技術がＥＬディスプレイ技術で使用される。非対称駆動法では、ＥＬパネルに駆動パルスが、負の閾値下電圧を１つの列に同時に印加することにより供給される。各列のスキャン時間中、正の電圧パルスが選択された行（すなわち発光すべき行）に供給され、選択されなかった行（すなわち発光すべきでない行）にはゼロ電圧が供給される。選択された行と列の交点では、閾値下の列電圧と行の正パルス電圧の和に等しい電圧がピクセルを介して供給され、発光を惹起する。パネルのすべての列がアドレシングされた後、正の極性リフレッシュパルスがすべての列に同時に供給され、すべての行は０Ｖに保持される。
【００２６】
対称駆動法では、リフレッシュパルスが省略される。そのかわりに、反対の極性の駆動パルスセットがパネルに供給される。パネルを動作状態に保持するため、列は交互の極性のパルスにより偶数フレームと奇数フレームで走査される。交互の極性はすべてのディスプレイピクセルで正味のゼロ電荷を引き起こす。
【００２７】
上記のような高電圧ドライバ素子（チップ）は非対称および対称両方の駆動技術で入手可能である。
【００２８】
交互駆動回路およびＥＬディスプレイに対する素子は公知であり、開発されている。例えば、非特許文献３、および非特許文献４、および非特許文献５参照。
【００２９】
上記の駆動法はマルチプレクス（パッシブ）マトリクスアドレシング法と呼ばれる。理論的にはその他の駆動法、例えばアクティブマトリクスアドレシング法もＥＬディスプレイに使用することができる。しかしこれらはまだ開発されていない。このような交互駆動法は、本明細書で使用されるフレーズ電圧駆動回路の意味の枠内であると見るべきである。
【００３０】
従来のＥＬディスプレイでは、行および列のアドレス線を駆動回路に接続する１つの手段は、非常に密に近接した金属シートを非常に多数含む重合ストリップを、ディスプレイアドレス線に接続された接点列と、駆動回路のドライバ素子に接続された接点列の間に加圧することである。駆動回路は別個の回路基板に配置されている（特許文献１４参照）。重合ストリップは層構造のエラストメリックな素子（ＬＥＥ）であり、ＳＴＡＸおよびＺＥＢＲＡの商品名で知られている。ＬＥＥは導電エラストメリック材料と非導電エラストメリック材料との交互の層からなる。重合ストリップは数百の個別のワイヤをはんだまたは溶接を使用して接点に接続するという骨の折れる接続作業を回避する。しかしこの相互接続技術は非現実的であり、重合材料をクリープさせるような高い温度では良好に機能しない。
【００３１】
行および列アドレス線を液晶ディスプレイ（ＬＣＤ）駆動回路に接続するため共通に使用される別の手段、すなわちチップオンガラス技術（ＣＯＧ）をエレクトロルミネセンスに対しても使用することが考えられる。アドレス線が接続されなければならない駆動素子（チップ）はディスプレイの末端周辺に配置される。ＬＣＤの場合、ディスプレイガラスの裏面に蒸着されているアドレス線がディスプレイのアクティブ領域から延在している。従ってアドレス線はパターンに配置された接点パッドで終端し、従ってチップをこれにボンディングすることができる。ワイヤボンディングはチップをディスプレイガラスに取り付け、ファインゴールドワイヤをチップの出力パッドおよびアドレス線の相応する接点パッドに個別に接続することを必要とする。
【００３２】
ＣＯＧ技術の利点はディスプレイガラスと駆動回路との間の接点数を格段に低減できることである。というのははるかに多数の接点がドライバチップとアドレス線の間にあるからである。典型的には２０から３０の接続がドライバチップと駆動回路の他の部分との間にあるにすぎないが、アドレス線とに間には２０００もの接続がある。
【００３３】
ＣＯＧ技術の大きな欠点は、ドライバチップをアドレス線の薄膜パッドにワイヤボンディングすることの困難性である。そのため製造歩どまりが悪い。他の欠点はドライバチップを取り付けるためにディスプレイの周辺にスペースが必要なことである。従ってディスプレイの寸法が増大し、大型ディスプレイを形成するため複数のディスプレイモジュールをアレイに組み合わせることができないことである。
【００３４】
直接回路接続に対するスルーホール技術は半導体分野で広く知られている（例えば特許文献１５参照）。特許文献１６から、制御された真空を用いたスルーホール基板プリントに対する方法および装置が公知である。しかしスルーホールプリントは、発明者の知るかぎりでは、ＥＬディスプレイにうまく適用することができない。
【００３５】
特許文献１７には、ＥＬ素子のセグメント記憶形式が記載されている。ここではピクセルが光電層を形成するため光によりターンオンされ、次に蛍光層が導電性となる。スルーホール導体の複雑性が記載されている。この明細書は通常のスルーホール接続は高解像度ＴＦＥＬディスプレイでは動作しないことを示唆している。なぜなら、導電材料が蛍光体と反応し、そのためディスプレイの能力が低下するからである。
【非特許文献１】トーンクビスト，アール，オー（Ｔｏｒｎｑｖｉｓｔ，Ｒ．Ｏ．）、スィン・フィルム エレクトロルミネセント ディスプレイズ（Ｔｈｉｎ−Ｆｉｌｍ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙｓ），ソサエティ フォー インフォメーション ディスプレイ（Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ），１９８９，インターナショナル シンポジウム セミナー レクチャー ノーツ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｓｅｍｉｎａｒ Ｌｅｃｔｕｒｅ Ｎｏｔｅｓ）
【特許文献１】米国特許４８５７８０２号明細書
【非特許文献２】ミヤタ，ティー氏ほか（Ｍｉｙａｔａ，Ｔ ｅｔ．ａｌ），「エスアイディー ９１ ダイジェスト（ＳＩＤ ９１ Ｄｉｇｅｓｔ）」，ｐ．７０−ｐ．７３およびｐ．２８６−ｐ．２８９
【特許文献２】米国特許第４８９７３１９号明細書
【特許文献３】米国特許第４２９２０９２号明細書
【特許文献４】米国特許第４６６７０５８号明細書
【特許文献５】米国特許第４９８０３６６号明細書
【特許文献６】米国特許第４９２７４９３号明細書
【特許文献７】米国特許第４７８３４２１号明細書
【特許文献８】米国特許第４８５４９７４号明細書
【特許文献９】米国特許第５１０９１４９号明細書
【特許文献１０】国際公開公報第９０／０９７０号明細書
【特許文献１１】米国特許第４９３７１２９号明細書
【特許文献１２】米国特許第４９０９８９５号明細書
【特許文献１３】米国特許第４５６８４０９号明細書
【非特許文献３】ケー，ショウジ氏ほか（Ｋ．Ｓｈｏｊｉ ｅｔ．ａｌ．）、バイディレクショナル プッシュ・プル シンメトリック ドライビング メソッド オブ ティー・エフ・イー・エル ディスプレイ（Ｂｉｄｉｒｅｃｔｉｏｎａｌ Ｐｕｓｈ−Ｐｕｌｌ Ｓｙｍｍｅｔｒｉｃ Ｄｒｉｖｉｎｇ Ｍｅｔｈｏｄ ｏｆ ＴＦＥＬ Ｄｉｓｐｌｙ），シュプリンガー プロシーディングス イン フィジクス（Ｓｐｒｉｎｇｅｒ Ｐｒｏｃｅｅｄｉｎｇｓ ｉｎ Ｐｈｙｓｉｃｓ），Ｖｏｌ．３８，１９８９，３２４
【非特許文献４】サットン氏ほか（Ｓｕｔｔｏｎ ｅｔ．ａｌ．）、リーセント ディベロプメンツ アンド トレンズ イン スィン・フィルム エレクトロルミネセント ディスプレイ ドライバズ（Ｒｅｃｅｎｔ Ｄｅｖｅｌｏｐｍｅｎｔｓ ａｎｄ Ｔｒｅｎｄｓ ｉｎ Ｔｈｉｎ−Ｆｉｌｍ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌｙ Ｄｒｉｖｅｒｓ），シュプリンガー プロシーディングス イン フィジクス（Ｓｐｒｉｎｇｅｒ Ｐｒｏｃｅｅｄｉｎｇｓ ｉｎ Ｐｈｙｓｉｃｓ），Ｖｏｌ．３８，１９８９，３１８
【非特許文献５】ボルジャー氏ほか（Ｂｏｌｇｅｒ ｅｔ．ａｌ．），ア セコンド ジェネレイション チップ セット フォー ドライビング イーエル パネルズ（Ａ Ｓｅｃｏｎｄ Ｇｅｎｅｒａｔｉｏｎ Ｃｈｉｐ Ｓｅｔ ｆｏｒ Ｄｒｉｖｉｎｇ ＥＬ Ｐａｎｅｌｓ），エス・アイ・ディー（ＳＩＤ），１９８５，２２９
【特許文献１４】米国特許第４５０８９９０号明細書
【特許文献１５】米国特許第３６４１３９０号明細書
【特許文献１６】米国特許第４７１０３９５号明細書
【特許文献１７】米国特許第３５０４２１４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００３６】
本発明の課題は、発光効率がよく、製造が容易で簡単なエレクトロルミネセンス素子を提供することである。
【課題を解決するための手段】
【００３７】
上記課題は本発明により、扁平な層が約１．０×１０6Ｖ／ｍ以上の絶縁耐力と、誘電材料の誘電率と蛍光体の誘電率の比が約５０：１以上である誘電率を有するセラミック材料から形成され、誘電層は誘電層と蛍光層との厚さの比が約２０：１から５００：１の範囲にある厚さを有し、誘電層は蛍光層に隣接する表面を有し、該表面は蛍光層とコンパチブルでありかつ十分に滑らかで、蛍光層は所定の励起電圧の下で一般的に均一に発光するように構成した誘電層を有するＥＬラミネート誘電層構造体により解決される。
【００３８】
発明の要約
エレクトロルミネセンスの層は異なる誘電率を有する。ラミネートの層間の電位差は各層の厚さに比例して、また材料の相対的誘電率に反比例して各層に分散される。例えば、１つの層が別の層の２倍の厚さと誘電率を有していれば、電圧はこれら２つの層に均等に分散される。本発明はこの性質を利用して、高誘電率を有する厚い誘電層を、格段に低い誘電率を有する薄い蛍光層と組み合わせるのである。このようにして蛍光層による導電が開始する前に、誘電層が十分に高い誘電率を有していればピクセルを通る電圧が蛍光層全体にわたって十分に存在することができる。本発明は新しい改善された誘電層を有するＥＬラミネートと、その製造方法を提供する。誘電層は厚膜として次のセラミック材料から形成される。
−絶縁耐力は約１．０×１０6Ｖ／ｍ以上である。
−誘電材料の誘電率（ｋ2）と蛍光層の誘電率（ｋ1）との比は約５０：１以上である（有利には１００：１以上）。
−誘電層の厚さ（ｄ2）と蛍光層の厚さ（ｄ1）との比は約２０：１から５００：１の範囲にある（有利には４０：１から３００：１）。
−蛍光層に隣接した表面は蛍光層とコンパチブルであり、十分に滑らかであり、蛍光層は一般的に所定の励起電圧で均一に発光する。
【００３９】
本発明の誘電層を含むラミネートは最も有利には蛍光層が薄膜層であるラミネートである。典型的な薄膜蛍光層はＺｎＳ：Ｍｎから約０．２から２．０ミクロン、典型的には約０．５ミクロンの厚さで形成される。ＺｎＳ：Ｍｎ材料は約５から１０の誘電率を有する。理論的計算ではこの最も有利な蛍光層（前記のガイドラインを参照）に基づき、本発明の誘電層は有利には５００以上の誘電率、最も有利には約１０００以上の誘電率を有する。また厚さは約１０から３００ミクロンの範囲、有利には２０から１５０ミクロンの範囲にある。高誘電率を得るためには強誘電材料が有利である。最も有利にはこれらはペロブスカイト結晶構造を有する。例えば材料は、ＰｂＮｂＯ3，ＢａＴｉＯ3，ＳｒＴｉＯ3，ＰｂＴｉＯ3を含む。
【００４０】
本発明の誘電層はラミネートに形成され、これは背面から前面（表示面）へと構成される。従って後側電極は基板にデポジットされ、最も有利にはアルミナのようなセラミックである。これは製造時にガラス基板よりもはるかに高い温度に耐えることができる（ガラス基板は前面の透明性を得るためＴＦＥＬ構造体の前側から後側に使用される）。次の本発明の誘電層は厚膜技術によって後側電極にデポジットされる。これは高温で焼成されるが、これは基板と後側電極には耐えることができる。厚膜技術と高温焼成の使用は誘電層の全体特性に対して重要である。というのは高度の結晶度を有する密な層が得られ、これは全体誘電率と層の絶縁耐力を改善するからである。
【００４１】
実際には発明者は、現在使用可能なセラミック材料を用いて蛍光層に隣接する誘電体の所望の表面（すなわちコンパチブルおよび滑らか）を製造することは困難であると思う。従って本発明の有利な実施例では、誘電層は２つの層として形成され、第１の誘電層は後側電極上に形成されて有利には高い絶縁耐力を有し、上記の誘電率値に設定される。第２の誘電層は上記のように蛍光層に隣接する表面となる。
【００４２】
本発明の有利な実施例では、第１の誘電層は厚膜技術（有利にはスクリーンプリント）によりデポジットされ、その後高温焼成（有利にはすべての下部層の溶融点よりも低い温度、有利には１０００°Ｃ以下で）される。強誘電セラミック、有利にはペロブスカイト結晶構造体を含むペーストが、ペースト組成が高い焼成温度での焼成を許容するならば有利な材料である。第２の誘電層は有利にはゾルゲル技術によってデポジットされ、その後、滑らかな表面を得るため高温焼成される。第２の層に使用される材料は有利には高誘電率（有利には２０以上、さらに有利には１００以上）を有し、厚さは２ミクロン以上（有利には２から１０ミクロン）である。ペロブスカイト結晶構造を有する強誘電セラミックが最も有利である。
【００４３】
本発明は、ニオブ酸鉛から３０ミクロンの厚さでスクリーンプリントされた第１の誘電層と、ゾルとしてジルコン酸チタン酸鉛から２から３ミクロンの厚さでスピンデポジットされた第２の誘電層によって示された。ゾルゲル層はまた全体の厚さが６から１０ミクロンの複数の層を形成するための浸漬によって示された。ランタン酸ジルコン酸チタン酸鉛もまたゾルゲル層として示された。
【００４４】
２層の誘電体を使用することは必須ではないが有利である。第１の誘電層が所要の高い絶縁耐力と高い誘電率を有する厚膜として形成されるのに対し、第２の層にはそのような制限はない。第２の層が所望のコンパチブルで滑らかな表面を有していれば、これは薄膜として第１の層で使用されるよりも多くの種々の材料から形成することができる。多くの研究が、ＥＬラミネートの誘電−蛍光界面の特性を変化させること、例えば化学的安定性または注入の改善について成された。これらの改善を含む材料または析出技術は、本発明の第１および／または第２の誘電層とともに使用することができる。例えば第１または第２の層で使用される材料または析出技術の選択において第２の層の表面の変更により、または第１または第２の層の上部にさらに第３の薄膜層を適用することにより使用することができる。
【００４５】
本発明により製造されたラミネートは、低い動作電圧において絶縁破壊なしで良好な発光効率を示す。誘電層に対して有利な厚膜とソルゲル析出技術は一般的に簡単で前に説明した薄膜技術と比較して高価な技術でない。本発明の誘電層の別の利点は、層を組み込んだラミネートが蛍光層と第２の電極との間に別の誘電層を必要としないことである。しかし必要ならばこのような別の誘電層を含むこともできる。
【００４６】
従って本発明は、前側電極と後側電極との間にサンドウィッチされた蛍光層を含む形式のエレクトロルミネセンスラミネートにおける誘電層を適用するものである。後側電極は基板上に形成されており、蛍光層は後側電極から誘電層により分離されている。誘電層はセラミック材料から形成された扁平な層を有する。このセラミック材料の絶縁耐力は約１．０×１０6Ｖ／ｍ以上であり、ｋ2／ｋ1の比である誘電率は５０：１以上であり、誘電層はｄ2：ｄ1の比が２０：１から５００：１の範囲であるような厚さを有する。さらに誘電層は、蛍光層とコンパチブルであり、十分に滑らかである蛍光層に隣接する表面を有し、蛍光層は所定の励起電圧で一般的に均一に発光する。
【００４７】
本発明はまた、前側電極と後側電極との間にサンドウィッチされた蛍光層を含む形式のエレクトロルミネセンスラミネートの製造方法に関するものである。この後側電極は基板上に形成され、蛍光層は後側電極から誘電層により分離されている。本発明の方法は、後側電極に厚膜技術でデポジットし、その後セラミック材料を焼成する。このセラミック材料はｋ2／ｋ1の比が約５０：１以上である誘電率を有し、約１．０×１０6Ｖ／ｍ以上の絶縁耐力と、ｄ2／ｄ1の比が約２０：１から５００：１の範囲にある厚さを有する誘電層を形成する。誘電層は蛍光層に隣接する表面を形成する。この表面は蛍光層とコンパチブルであり、かつ十分に滑らかであり、所定の励起電圧の下で蛍光層は一般的に均一に発光する。
【００４８】
本発明はまた、少なくとも１つの上側層と少なくとも１つの下側層を有する扁平なラミネートにレーザでパターンをスクライブするプロセスに関する。このプロセスは、フォーカシングされたレーザビームをラミネートの上側層側に照射し、このレーザビームは実質的に上側層によっては吸収されないが下側層によっては吸収されるような波長を有し、これにより下側層の少なくとも一部は直接除去され、上側層はその厚さ全体にわたって間接的に除去される工程を含む。
【００４９】
ＥＬラミネートに関連して、上側層は透明導電材料かつ発光体であり、下側層は誘電層の１つまたは複数であり、パターンは平行に配置されたアドレス線の電極パターンである。
【００５０】
明細書および特許請求の範囲全体を通して以下の定義があてはまる。
【００５１】
吸収は、放射エネルギー量が材料内での高エネルギー状態への許容遷移と一致したときに、例えば材料に対してバンドギャップを通る電子の促進により材料内で生じる。
【００５２】
レーザビームによる材料の直接除去は、除去の主たる原因が分解である場合、および／またはレーザビームの放射エネルギーの材料による吸収によるものである場合に生じる。
【００５３】
レーザビームによる材料の間接的除去は、除去の主たる原因が材料中での熱発生による蒸発である場合、およびレーザビームの放射エネルギーを吸収する隣接材料から搬送される場合に生じる。
【００５４】
本発明は、扁平なエレクトロルミネセンスラミネートから駆動回路の１つまたは複数の電圧駆動素子の出力側へスルーホールコネクタを使用して電気接続を行うエレクトロルミネセンスディスプレイパネルに関する。ディスプレパネルは、
−基板裏面に形成され、公知の形式の公差アドレス線のフロントセットおよびリアセットを有するエレクトロルミンエセンスラミネートと、
−アドレス線の端部に隣接する基板に形成された複数のスルーホールと、
−基板のスルーホールのそれぞれを通ってアドレス線の各端部へ、各アドレス線と駆動回路の電圧駆動素子との電気接続を行うための導電経路形成手段とを有する。
【００５５】
有利には、ディスプレイパネルのエレクトロルミネセンスラミネートは本発明の厚膜誘電層を有する。この誘電層によりラミネートを後側基板から前側へ（見る方向で）形成することができ、これによりまた、電圧駆動素子とアドレス線との接続のためのスルーホールコネクタおよび厚膜回路パターンを、回路製造ステップとエレクトロルミネセンスに対する製造ステップとの交互組み合わせで形成することができるようになる。
【００５６】
このようなステップは簡単には従来のエレクトロルミネセンスラミネート構造では実現することはできない。というのは、層がフロントディスプレイガラスにデポジットされ、このガラスは厚膜導電ペーストを焼成する温度には耐えられないからである。
【００５７】
本発明によれば、電圧駆動素子または駆動回路全体は、後側基板の裏面に形成される。スルーホールコネクタを使用することにより、アドレス線と駆動回路との間のより直接的で信頼性の高い相互接続が得られる。ディスプレイパネル周辺の非活性外辺部は必要ない（従来の技術では必要であった）。このことにより個々のディスプレイパネルから大型ディスプレイを組み合わせることができる、しかもモジュール間に暗い境界線が生じない。
【発明を実施するための最良の形態】
【００５８】
図１および図２には、２つの誘電層を合わせた本発明によるＥＬラミネート１０が示されている。ラミネート１０は基板１２上に背面側から形成される。背面電極層１４は基板１２上に形成される。図面に示されているように、ディスプレイに適用するために、背面電極１４は、基板１２上にセンタリングされた導電性のアドレス線路の列から成り、基板エッジから間隔をおいて配置されている。電極１４からは電気接点タブ１６が突出している。背面電極１４の上には第１の厚い誘電層１８が形成され、この次にはこれよりも薄い第２の誘電層２０が続いている。さらに第２の誘電層２０の上には燐光層２２が形成され、この次には透過性の前面電極層２４が続いている。前面電極層２４は図面ではソリッドに描かれているが、実際にディスプレイに適用するためには、この電極層は、背面電極１４のアドレス線路と垂直に配置されたアドレス線路の行により構成される。ラミネート１０は、水分が侵入するのを避けるために透過性のシール層２６によりカプセル保護されている。第２の電極２４には電気接点２８が設けられている。
【００５９】
ＥＬラミネート１０は、交流電力源を電極の接点１６、２８と接続することにより作動される。本発明によるＥＬラミネートは、ディスプレイにおける用途が最も多いものではあるが、ランプまたはディスプレイとしての用途を有するものである。
【００６０】
当業者であれば、本発明の枠からはずれることなくラミネート１０にさらに別の中間層を設けられることが理解されよう。
【００６１】
次に有利な材料および工程ステップとともに、１つのＥＬラミネートに誘電層を２重に形成する本発明による方法を説明する。
【００６２】
ラミネート１０は、背面から前面（表示面）へと形成される。ラミネート１０は適切な基板１２上に形成される。基板１２は有利にはセラミックであり、これは誘電層で使われる高い焼結温度（典型的には１０００°Ｃ）に耐え得るものである。最も有利なのはアルミナである。
【００６３】
基板１２上に第１の背面電極１４がディポジットされる。アドレス線路の薄い列を配線するために、多数の技術や材料が知られている。有利には、導電性の金属のアドレス線路は、ペーストが印刷されるべき領域で洗い落とすことのできる感光乳剤を用いて、Ａｇ／Ｐｔ合金ペーストによりスクリーン印刷される。その後、このペーストは乾燥され焼成される。択一的に、背面電極１４を金のような別の貴金属、あるいはクロム、タングステン、モリブデン、タンタルまたはこれらの金属の合金のようなその他の金属により形成することもできる。
【００６４】
第１の誘電層１８は、周知の厚膜技術により背面電極上にディポジットされる。燐火層２２の誘電率よりも高い誘電率を生じさせるために、第１の誘電層１８は有利には強誘電性材料から生成され、最も有利にはペロブスカイト結晶構造を有するものから生成される。この材料は、ラミネートのための適切な動作温度にわたって、一般的には２０°Ｃ〜１００°Ｃにわたって、５００の最小誘電率を有するものである。いっそう有利には、第１の誘電層材料の誘電率は１０００またはそれ以上である。第１の誘電層１８のための実例としての材料は、ＰｂｎｂＯ3 、Ｂａｔｉｏ3 、ＳｒＴｉＯ3 およびＰｂＴｉＯ3 であって、殊にＰｂＮＢＯ3 が好ましい。
【００６５】
第１の誘電層１８のためにセラミック材料（すなわちラミネートの別の層を準備するのに十分に高い融点を有する電気的に絶縁する部材）を選択する場合、当業者であれば理解されるように、高い誘電率と高い絶縁耐力を有するものとして知られた材料が選択される。これらは材料の固有の特性であるが、緻密で透明な形状で存在するバルク材料に対して値が一般的に定められている。用いられるディポジット技術によりこれらの特性を変えることができる。材料の誘電率に関して、誘電率を出発材料の誘電率よりも著しく下げないようにする目的で、厚膜ディポジション技術およびこれに続く高温焼結により（約１ミクロンから約２ミクロンの範囲内の）大きな粒子サイズと、緻密な構造における高い透明度が全体的に維持される。同様に、厚膜ディポジション技術を用いることにより高い絶縁耐力が得られる。しかし層の絶縁耐力は結局は、完成したラミネートに動作電圧を印加することにより測定すべきである。
【００６６】
厚膜ディポジション技術は、上述のように従来より公知である。このような技術の場合、誘電材料は、全体的に均一な範囲の所望の厚さで、背面電極１４上にディポジットされる。厚膜ディポジション技術は、セラミック基板上の電子回路の製造時に頻繁に用いられる。スクリーン印刷は最も好ましい技術である。ペースト製造者により行われる推奨される焼結ステップで、市販の誘電ペーストを用いることができる。ペーストは、典型的には約１０００°Ｃである高温の焼結を可能にするように選択または形成すべきである。しかし他の技術で同様の結果を得ることができる。択一的である厚膜技術は、背面電極１４上に配線できるように”グリーンテープ”として誘電体を用いることである。このグリーンテープは重合マトリクスの誘電性粉体を有しており、これは後続の焼結プロセス中に燃焼させることができる。焼結前、このテープはフレキシブルであり、電極層１４上に平らに広げて押圧させることができる。スクリーン印刷された誘電体上におけるグリーンテープの１つの可能な利点は、これが燃焼されれば孔がいっそう僅かになることでいくらか緻密できることである。現在、グリーンテープ誘電体は容易に入手可能ではない。誘電体の厚膜ペーストも、背面電極層１４上に平らに広げて被着させることができるし、あるいはドクタブレードで塗布することができる。誘電性粉体の静電的なディポジションおよびこれに続く、粉体がその静電荷を失なう前にただちに行われる焼結のようないっそう複雑な技術を、付随的に用いることもできる。
【００６７】
図示されているように、第１の誘電層１８は有利にはペーストによりスクリーン印刷される。僅かな有孔性、高い結晶度および最小の解砕を達成するために、多重層へのディポジットおよびこれに続く高温での焼結が有利である。焼結温度は、使用される個々の材料に依存するが、背面電極１４または基板１２が耐え得る温度を越えないようにする。大部分の電極材料にとって、典型的には１０００°Ｃの温度が最大値である。第１の誘電層１８の厚さは、この層の誘電率と、燐光層２２および第２の誘電層２０の誘電率および厚さにより変化する。一般的に、第１の誘電層１８の厚さは１０〜３００ミクロンの範囲内であり、有利には２０〜１５０ミクロンの範囲内であり、さらに有利には３０〜１００ミクロンの範囲内である。
【００６８】
一般的に、誘電層の厚さおよび誘電率を定めるための基準は、最小動作電圧で適切な絶縁耐力が生じるように計算されるものとされる。これらの基準は以下で述べるように相互に関係がある。燐光層に対し約０．２〜２．０ミクロンの間の典型的な厚さの範囲（ｄ1 ）を与え、この燐光層に対し約５〜１０の間の誘電率の範囲（ｋ1 ）を与え、さらに誘電層に対し約１０6 〜１０7 Ｖ／ｍの絶縁耐力の範囲を定めると、本発明の誘電層のための典型的な厚さ（ｄ2 ）と誘電率（Ｋ2 ）の値を決定するために以下の式および計算を適用できる。上記の典型的な範囲を意味をもって変えようとする場合には、本発明の枠内からはずれることなく、これらの式ならびに計算をｄ2 とｋ2 の値を決定するためのガイドラインとして用いることができる。
【００６９】
１つの均一の誘電層と、２つの導電性の電極間に挟まれた１つの均一の非導電性の燐光層とを有する２重の層に加わる電圧Ｖは、式１により定められる：
Ｖ＝Ｅ2 ＊ｄ2 ＋Ｅ1 ＊ｄ1 （１）
この場合、Ｅ2 は誘電層における電界強度、Ｅ1 は燐光層における電界強度、ｄ2 は誘電層の厚さ，ｄ1 は燐光層の厚さである。
【００７０】
これらの計算において、電界方向は、燐光層と誘電層との間の介在領域に対し垂直である。式１は、閾値電圧よりも低い電圧が印加されるかぎりあてはまる。この閾値電圧において、燐光層における電界強度は、燐光層が電気的に降伏し始め、素子が光を送出し始めるのに十分に高いものである。
【００７１】
電磁理論により、異なる誘電率を有する２つの絶縁材料間の介在領域に垂直な電気変位（電束密度）Ｄの成分は、介在領域にわたり連続的である。ある材料中のこの電気変位成分は、誘電率と、同じ方向の電界成分との積として定義されている。この関係から、２重層構造における介在領域に対し式２が導出される：
ｋ2 ＊Ｅ2 ＝ｋ1 ＊Ｅ1 （２）
この場合、ｋ2 は誘電材料の誘電率であり、ｋ1 は燐光材料の誘電率である。
【００７２】
式１および２を合成して式３を得ることができる：
Ｖ＝（ｋ1 ＊ｄ2 ／ｋ2 ＋ｄ1 ）＊Ｅ1 （３）
閾値電圧を最小化するために、式３の第１項は実用に即して小さくする必要がある。燐光層の発する光を最大にするために、第２項は燐光層の厚さの選択の要求により定められる。これらの数値を定める際、第１項は第２項の１０分の１の大きさになるように選択する。この条件を式３に代入することにより式４が得られる：
ｄ2 ／ｋ2 ＝０．１＊ｄ1 ／ｋ1 （４）
式４により、燐光層の特性に関して誘電層の厚さとその誘電率との比が得られる。この厚さは、燐光層が閾値電圧を超過して導通したときに、印加された電圧全体を保持するのに絶縁層の絶縁耐力が十分であるようにするという要求から独自に決定される。厚さは式５を用いて算出される：
ｄ2 ＝Ｖ／Ｓ （５）
この場合、Ｓは誘電材料の絶縁耐力である。
【００７３】
上述の式およびｄ1 、ｋ1 、Ｓに対し適切な値を用いることにより、本発明明細書および特許請求の範囲に記載した誘電層の厚さならびに誘電率の範囲が得られる。
【００７４】
前述のように、第１の誘電層１８が、燐光層と隣接する十分に滑らかな表面を有し（すなわち続いてディポジットされる燐光層が所定の励起電圧で全体的に均一に発光するのに十分な滑らかな表面を有し）、この燐光層２２と両立性があれば、第２の誘電層２０は不要である。一般的に、表面の起伏が約１０００ミクロン（これは１つのピクセル幅にほぼ等しい）にわたって約０．５ミクロンより大きく変化していなければ十分である。この間隔において０．１〜０．２ミクロンの表面起伏であればいっそう好ましい。第１の誘電層１８が十分に滑らかな表面を有していても燐光層２２との所望の両立性を有していなければ、両立性を得るためにさらに別の材料層（有利には誘電層であるがそうである必要はない）を、たとえば薄膜技術により加えてもよい。
【００７５】
第２の誘電層２０が必要とされる場合、この層は第１の誘電層上に生成される。第２の誘電層２０は第１の誘電層１８の誘電率よりも小さい誘電率を有することができ、典型的にはさらに薄い層（有利には２ミクロンよりは大きくいっそう有利には２〜１０ミクロン）として生成される。第２の誘電層の所望の厚さは一般的に滑らかさの関数であり、つまり滑らかな表面が得られるならば、この層はできるかぎり薄くすることができる。滑らかな表面を得るために、有利にはゾル・ゲル・ディポジション技術が用いられ、これに続いて高温での焼結が行われる。ゾル・ゲル・ディポジション技術は従来からよく知られており、たとえば "Fundamental Principles of Sol Gel Technology", R. W. Jones The Institute of Metals, 1989 を参照されたい。一般的に、ゾル・ゲル・プロセスにより、溶剤をまだ保持している間、コロイドゲルまたは重合高分子網状構造として溶液から取り出される前に、ゾルにおいて分子レベルで材料を混合することができる。溶剤を除去すれば、高レベルの緻密な多孔率の固体が残される。したがって表面自由エネルギーの値が高められ、その他のほとんどの技術を用いて行われるよりも低い温度で固体を焼結し濃度を高めることができる。
【００７６】
ゾル・ゲル材料は、滑らかな表面を得るように第１の誘電層１８上へディポジットされる。このゾル・ゲル・プロセスにより、滑らかな表面を生じさせることに加えて焼結された厚膜層上の孔を埋めることができるようになる。スピンディポジションまたは浸せきが最も好ましい。これらは長年にわたり半導体産業において主として写真製版プロセスで用いられている技術である。スピンディポジションの場合、高速で−典型的には毎分数千回転で−スピンする第１の誘電層１８上へゾル材料がドロップされる。望ましければゾルを数段階、ディポジット可能である。層２０の厚さは、ゾル・ゲルの粘度を変化させることにより、およびスピン速度を変えることにより制御される。スピニングの後、湿ったゾル・ゲルの薄い層が表面上に生成される。セラミック表面を生成するために、一般的には１０００゜Ｃよりも低い温度でゾル・ゲル層２０が焼結される。ゾルは浸せきによってもディポジットできる。被覆されるべき表面がゾル中へ浸され、次に一定の速度で−通常は著しくゆっくりと−引き出される。層の厚さは、ゾルの粘度および引き出し速度を変化させることにより制御される。さらに、ゾルをスクリーン印刷またはスプレイコーティングしてもよいが、これらの技術では層の厚さを制御するのは比較的困難である。
【００７７】
第２の誘電層２０に使用される材料は有利には強誘電性のセラミック材料であり、高い誘電率を生じさせるためにこのセラミック材料は有利にはペロブスカイト結晶構造を有する。有利にはこの誘電率は、２つの誘電層１８、２０における電圧変動を避けるために、第１の誘電層の誘電率と同様のものである。とはいえ、第２の誘電体２０で用いられるいっそう薄い層では誘電率は約２０だけ小さい誘電率を使うことができ、しかし有利には１００より大きくする。実例としての材料には、ジルコン酸−チタン酸鉛（ＰＺＴ）、ランタン酸−ジルコン酸−チタン酸鉛（ＰＬＺＴ）、および第１の誘電層１８で使用されるＳｒ、ＰｂおよびＢａのチタン酸が含まれ、この場合、ＰＺＴとＰＬＺＴが最も好ましい。
【００７８】
次の層のディポジションに好適な滑らかなセラミック表面を生成するために、ＰＺＴまたはＰＬＺＴは有利には、スピンディポジションおよびこれに続く約６００゜Ｃより低い温度での焼結により、ゾル・ゲルとしてディポジットされる。
【００７９】
ディポジットされるべき次の層は典型的には燐光層２２であるが、上述のように、燐光層との介在領域をいっそう改善する目的で、本発明の枠内で第２の誘電層２０の上にさらに別の層を設けることもできる。たとえば、良好な注入性と両立性が得られることで知られた材料の薄膜層を用いることができる。
【００８０】
燐光層２２は、電子ビームエバポレータによる真空蒸着やスパッタリング等のような周知の薄膜ディポジション技術によりディポジットされる。好ましい燐光材料はＺｎＳ：Ｍｎであるが、異なる色の光を発する別の燐光体も知られている。燐光層２２は典型的には約０．５ミクロンの厚さと約５〜１０の誘電率を有する。
【００８１】
燐光層２２の上の別の透過性の誘電層は不要であるが、望ましければ設けてもよい。
【００８２】
前面電極層２４は燐光層２２（設けられているならば別の誘電層）上に直接、ディポジットされる。この前面電極は透過性であり有利には、電子ビームエバポレータにおける真空蒸着のような薄膜ディポジション技術で知られているインジウムスズ酸化物（ＩＴＯ）から生成される。
【００８３】
ラミネート１０は典型的には焼きなまされ、次にガラスのようなシール層２６で密閉される。
【００８４】
本発明による典型的な厚さの値を有する有利なラミネートは、背面から前面までについて以下のとおりである：
基板層 アルミナ
背面電極 Ａｇ／Ｐｔアドレス線路 １０ミクロン
第１の誘電層 ニオブ酸鉛 ３０ミクロン
第２の誘電層 ジルコン酸−チタン酸鉛 ２ミクロン
燐光層 ＺｎＳ：Ｍｎ ０．５ミクロン
前面電極 ＩＴＯ ０．１ミクロン
シール層 ガラス １０〜２０ミクロン
大きなＥＬディスプレイの場合、層の厚さを変化させることができる。たとえばゾル・ゲル層の厚さは、所望の滑らかさを得るために典型的には約６〜１０ミクロン増やされる。同様に、ＩＴＯ層の厚さは大きなディスプレイの場合には０．３ミクロンまで増やすことができる。
【００８５】
本発明によれば、エレクトロルミネセンスラミネートの前面と背面のアドレス線路と電圧駆動回路との接続は、有利には背面基板中のスルーホールを貫通させることにより行われる。ＥＬラミネートは本発明の厚い誘電層を−これは必要ではないが−有するのが最も好ましい。
【００８６】
電圧駆動回路は（典型的には高電圧駆動チップと称される）電圧駆動コンポーネントを有している。ビデオ入力信号に応じてピクセルを選択的に励起させるために、このコンポーネントの出力側は、背面電極と前面電極の個々の行アドレス線路と列アドレス線路に接続されている。電圧駆動回路およびコンポーネントは従来技術において一般的に知られている。本発明を説明するために、スルーホール接続は、公知のパッケージ化された高電圧駆動チップ用に設けられたものであり、この高電圧駆動チップは、周知のリフローはんだ付け技術により背面基板上に表面取り付けされる。この形式の高電圧駆動チップは、慣用の対称パルス駆動形および非対称パルス駆動形として知られている。
【００８７】
しかし、当業者ならば気付くように、特殊なドライバ回路ないしドライバ構成要素は変形可能であり、そのようにして、当然、貫通ホールのパターンおよび、ドライバ回路に接続するために設けられた回路パターンに影響を与えることがある。本発明は、実施例として、ドライバ回路全体またはその一部分だけを後側の基板上に取付けることができる。例えば、高圧パッケージチップを使う代わりに、むき出しのシリコンダイ（チップ）を慣用のダイアタッチ方法を用いて基板上に使うことができ、そして、慣用のワイヤボンディング技術を用いてチップを基板上のドライバ回路に接続することができる。この場合、ドライバチップは、基板上の僅少な領域しか占有せず、ドライバ回路のすべてを基板上に配設することができる。その結果、超薄形ディスプレイパネルを、直接ビデオ信号にインターフェース結合し、かつ直接直流電力源に接続することができる。そのようなディスプレイは、ディスプレイを必要とする超薄形ポータブル製品で有用である。もちろん、基板の後側にドライバ回路を取付けることができることは、いかなるサイズのディスプレイにも適用でき、比較的大きなディスプレイならば、基板の後側に直接ドライブ回路を設けるために一層大きなスペースを提供することができる。
【００８８】
本発明の回路接続状態が、図３〜図１０に示されている。上述のように、特殊な貫通ホールと回路パターンは、図示の目的のために、後側基板の反対側に高圧ドライバチップ３０を取付けるために設けられている。特殊なチップ選択は、スーパーテックスＨＶ７０２２ＰＪが列アドレス線１４への接続用であり、スーパーテックスＨＶ８３０８ＰＪおよびＨＶ８４０８ＰＪ（スーパーテックス社、カリフォルニア州、サニーベイル在）が行アドレス線２４への接続用である。後者の２つのチップは、一方のリードパターンが他方のリードパターンのミラーイメージであるという点で異なっている。
【００８９】
図を参照すると、ＥＬラミネート１０は、有利には（必ずというわけではないが）、本発明の２層誘電層１８，２０で構成されており、このようにして後側の基板１２から前方から視た側に向かって構成されている。後側基板１２は貫通（スルー）ホール３２と共に穿孔されており、そのパターンは、基板１２と貫通ホール３２とがアドレス線１４，２４（後で形成される）の両終端に最も近くなるようにされている。または、択一的に、付加的な貫通ホールをアドレス線に沿って所定の間隔を置いた関係で設けることができる。これは、高抵抗性の前方ＩＴＯアドレス線への接続を行なうのに有用である。図４のパターンは、方形基板１２上のＥＬラミネート１０への接続用であり、方形基板１２には、列アドレス線（後側電極）１４が比較的長い寸法に沿って設けられ、行アドレス線（前側電極）２４が比較的短い寸法に沿って設けられている。
【００９０】
貫通ホール３２は、有利にはレーザによって形成される。ホール３２は、典型的には、レーザ穿孔プロセスの性質により一方の側面上に拡げられており、その側面は、導電材料をホールの中に通すのを容易にするために基板１２の後側面である。
【００９１】
ＥＬラミネートで使われる基板１２は、後続の処理ステップで遭遇する温度を引下げることができるようなものであるべきである。典型的には、使われる基板は、ラミネートを堅固に支持するのに充分なものであって、後続の、薄膜ペーストおよびゾル・ゲル材料用の焼成焼結に耐えるために８５０°Ｃ以上の温度に対して安定しているものである。従って、基板は、レーザ光に対して不透過性であるべきであり、それは、レーザ穿孔により貫孔ホール３２を形成できるようにするためである。最後に、基板は、後続ステップで使われる薄膜ペーストの良好な付着性を提供すべきである。クリスタルラインセラミック材料と不伝導性ガラス状材料が使われる。アルミナは特に有利である。
【００９２】
導電材料の回路パターン３４は、図５に示されたパターンで、基板１２の後側面に印刷される。このステップでは、導電材料は、上述のようにして、貫通ホール３２を通って引かれる。基板１２の後側面の回路パターン３４は、貫通ホール３２の毎々の周囲の後側コネクタパッド３６、高圧ドライバチップ（図示していない）の出力用のチップコネクタパッド３８、更に、ドライブ回路（図示していない）の残部に接続するためのコネクタパッド（ラベルされていない）、および図示のように多数のコネクタパッド間の電気リード（ラベルされていない）から構成されている。
【００９３】
導電材料は、有利には、スクリーン印刷によって付けられた導電薄膜ペーストである。
【００９４】
各貫通ホール３２を貫通する導電路を形成するために、基板１２の前方側面上が真空にされ、他方、回路３４は、後側面に印刷される。これは、有利には、基板１２をマスタプレートを有する真空テーブル上に置くことによって達成され、その際、マスタプレートは、基板１２と真空との間で図４のパターンで穿孔されたホールを有している。マスタプレートの各ホールは、整列され、基板１２のホールより幾分大きい。真空が均一に加えられるのを確実にするために、回路が印刷されるまで、真空は加えられない。真空は、導電材料が基板の前方側面へ貫通して引かれるまで続けられる。その時点で、導電材料の小量が基板１２の前方側面へ貫通して引張られ、貫通ホール壁が被覆される。薄膜ペーストは、それから、公知の手順に従って焼成される。
【００９５】
このステップに続いて、回路パッド補強パターン４２は、有利には（必ずではないが）、図７に示されたように印刷される。導電材料と同様に、印刷および焼成ステップが続けられる。
【００９６】
列アドレス線１４とコネクタパッド４０ａ，４０ｂは、それから、基板１２の前方側面に形成され、有利には、銀／プラチナペーストのような薄膜導電ペーストをスクリーン印刷することによって行なわれる。アドレス線パターンは図６に示されており、基板１２の長手方向に沿って延在し、前方（列）コネクタパッド４０ａで終わる列を有している。この同じステップの間、前方（行）コネクタパッド４０ｂは、行アドレス線を貫通ホール３２を経てドライブ回路に最終的に接続するために設けられている。導電ペーストは、有利には、上述のように、貫通ホール３２を通って引き抜かれ、その際、基板の後側回路側から真空が加えられる。
【００９７】
貫通ホール３２を通って導電路を形成する手段は、薄膜導電ペーストから形成されるために、上で詳述したが、導電ペーストは、従来技術で公知のように、電気プレートされた貫通ホールのように、または非電気的プレーティングによって貫通ホールが形成されるようにして、形成され、そのようにして、基板に適切に付着した電気プレートされた材料が提供され、および後続層がプレートコンダクタに付着される。
【００９８】
本発明の薄膜誘電層１８は、その際、有利に形成され、上述のようにして焼成される。
【００９９】
基板の後側回路面は、その際、後側シーラント４４を用いて有利にシールされ、その際例えば、薄膜ガラスペーストを用いたスクリーン印刷によって、コネクタパッドを高圧ドライバチップの取付のために、およびコネクタピン４５をドライバ回路（図示していない）の残部に取付けるために、露出したままにされている。シーリングパターンは、図８に示されている。
【０１００】
ＥＬラミネートは次にゾルゲル層２０、りん層２２およびフロント行アドレス線２４により補完される。フロント行アドレス線２４のためのパターンは図９に示されている。これはフロント（行）コネクタパッド４０の近傍で終端する基板１２の厚さにわたる平行の行から構成する。必要に応じて、行アドレス線２４とフロント（行）コネクタパッド４０との間の電気的相互接続４６は、信頼できる電気的接続の目的で設けられる。これらは有利に、図１０に示されているパターンでシャドウマスクを介して、銀のような導電材料をプリントすることにより形成される。
【０１０１】
前述のフロントシーリング層２６が湿気透過を阻止する目的で設けられる。
【０１０２】
本発明によれば、ＥＬラミネート１０のフロントＩＴＯアドレス線２４は、有利にレーザ描画により形成される。このレーザ描画技術を、本発明の有利なＥＬラミネート１０に関連づけて示す。しかしレーザ描画技術は、上側層および下側層を有するプレーナラミネートをパターン化する時に一層広く適用されることは、理解されるべきである。この点に関して、ＩＴＯおよびりん層２４，２２は、実質的にレーザ光を吸収しない上側層を有する。さらに厚膜なまりニオビウム誘電体層１８となまりジルコン酸塩チタン酸塩のゾルゲル層２０は、レーザ光を吸収する下側層を有する。他の代表的な材料は透明な（透光性の）導体としてＳｎＯ2、Ｉｎ2Ｏ3を含む。
【０１０３】
通常は、本発明の思想において、上側層は可視光線を透過する材料であり、下側層は可視光線を透過しない材料である。そのため下側の材料は直接的に穿孔され、上側層は間接的に穿孔される。この場合に可視の領域における、または電磁スペクトルの赤外線領域における波長を有するレーザービームを用いて、穿孔される。このレーザーによる穿孔法は、半導体，液晶ディスプレー、ソーラセルおよびＥＬディスプレーにおいて広く使用される。
【０１０４】
レーザー描画の精度および分解能（切り込みの深さおよび幅）を制御する目的で、かつ層の爆発的な非薄片化を回避する目的で、および層の間の相互拡散を最小化する目的で、材料の所定の特性および層の厚さを守るべきである。
【０１０５】
２層のラミネートに関して次の関係が維持される。
【０１０６】
ただし αuＴu＞αoＴo、
αu＝下側層の吸収係数、
αo＝上側層の吸収係数、
Ｔu＝下側層の厚さ、
Ｔo＝上側層の厚さ、
積αuＴuは積αoＴoよりも著しく大きくすると一層有利である。
【０１０７】
複数個の上側透明層および／または複数個の不透明層が設けられる時は、各々の層に対する積αuＴuの和が、各々の層に対する積αoＴoの和よりも大きくすべきである、即ち
ΣiαuiＴui＞ΣiαoiＴoi
上述の関数が維持される時は、本発明のステップにより下側層の一部だけを、その全体の厚さを貫通して切り込むことなしに、直接穿孔すべきであり、上側層の全体の厚さを貫通して間接的に穿孔すべきである。
【０１０８】
間接的な穿孔により上側層が軟化できる前におよび／または気化する前に、下側層の中において熱または蒸気圧が形成されると、爆発的な非ラミネート化が生ずることがある。それ故、上側層における材料は、下側層における材料が融解して気化する温度よりも、低い温度で融解して気化すべきである。
【０１０９】
高い分解能の切り込む性能を向上させる目的で、下側層における材料の熱伝導率を、上側層における材料のそれよりも小さくすると有利である。両方の層の熱伝導率は、穿孔されつつある領域から、この領域がレーザ光に照射されている間中に、大きい熱が放熱されないように選定される。
【０１１０】
層の間の物質の相互拡散を回避する目的で、この過程のための拡散時間は、穿孔されるべき領域がレーザビームに照射されて時間よりも、長くすべきである。
【０１１１】
前述の特性は材料に対して知られており、どの材料が本発明のレーザ描画過程に適切であるかを前もって知らせることができる。
【０１１２】
レーザ切り込みの分解能、爆発的な非ラミネート化および相互拡散も、レーザビームのエネルギおよび走査速度により影響される。しかし前述の関係が守られると、これらの別のレーザ条件が通常は維持されて、これらの別のレーザ条件は、直接的な穿孔および間接的な穿孔の所望の結果を達成するために制御および変化が可能となる。
【０１１３】
可視領域または赤外線領域における波長を有するレーザビームを供給するレーザ光線は公知である。二酸化炭素レーザ、アルゴンレーザおよびＹＡＧレーザはその一例である。全部のレーザは４００ｎｍより大きい波長を有する。パルス波レーザまたは持続波レーザを使用できる。後者は鋭い高い分解能の切りこみを形成するために有利である。レーザビームは適切なレンズ装置により集束される。その目的は上側層の完全な除去のための、十分な局所的な密度を保証するためである。通常はレーザビームのエネルギー密度は、カットされる溝が、上側の透明層の厚さよりも十分に大きくなるように、設定される。透明層が電極アドレス線を含む時は、これにより、アドレス線が明瞭に定められ電気的に絶縁されることが保証される。
【０１１４】
描画は、描画される材料に対してレーザビームを移動させることにより行なわれる。一層有利には、描画されるべき材料を、レーザビームに相対的に移動可能なｘｙ座標テーブル上に載置することにより行なわれる。
【０１１５】
アドレス線を描画するためには、ｘ方向へ（即ち書き込みされるアドレス線に垂直に）移動可能なテーブルが有利であり、レーザビームはｙ方向へ即ちアドレス線に沿って移動可能である。
【０１１６】
レーザ描画中に気化されるまたは分解される材料は、レーザビームの近傍に設けられる真空により、描画される材料から除去できる。
【０１１７】
本発明による有利なＥＬラミネート１０、酸化インジウムすずの薄い層２４は公知の方法によりりん層２２の上に被着される。ＩＴＯを被着するための真空被着法またはＩＴＯを被着する方法は、米国特許第４５６８５７８号公報および第４８４９２５２号公報に示されている。ＩＴＯ以外の材料を例えばふっ素でドーピングされた酸化すずを使用することもできる。光学的に透明な誘電体層は、ＩＴＯとりん層２４，２２との間に設けることができる。ＰＺＴの有利なゾルゲル層２０およびなまりニオビウムの厚膜誘電体層が、りん層の下に設けられる。ＥＬラミネート１０は、上述の様に、従来のＴＦＥＬ装置とは逆のシーケンスで形成される。これは従来の様に、下側の不透明な誘電体の層１８，２０の上方の上側の透明層として、本発明によるレーザ描画に適するＩＴＯ層２４およびりん層２２を残す。
【０１１８】
個々の行アドレス線２４は前述のようにレーザで描画される。レーザビームはゾルゲル層２０の少なくとも一部および、厚い下方の誘電体層１８のわずかな部分を直接除去し、ＩＴＯおよびりん層２４，２２をそれらの厚さにわたり間接的に除去する。これは隣り合うアドレス線の間の信頼できる絶縁ギャップを残す。
【０１１９】
行アドレス線２４は上述の駆動回路へ接続されている。詳細には上述の有利な貫通ホール接続により、電気的な相互接続４６が（レーザ描画に先立って）、図１０で示されたパターンで銀を蒸着することにより、最終的にアドレス線を形成するＩＴＯ層の一部と重なる位置において形成される。
【０１２０】
次にアドレス線が上述のように描画される。
【０１２１】
完成されたＥＬラミネートは上述のように、フロント可視面上に保護用ポリマーシールをスプレーすることにより、またはフロント表面へガラス板を接着することにより、シールできる。
【０１２２】
透明な導体材料を描画するための間接的な穿孔を用いることにより、複数個の利点が得られる。高い瞬時出力を有する紫外線パルスレーザではなく、可視領域における光を送出する著しく低いエネルギーの接続波レーザが使用できる。このレーザはコストを低減できるだけでなく、削除された切り込み上の一層なめらかな線を形成する。このことは高い解像度のＥＬディスプレーのために著しく重要である。透明材料の直接の穿孔は、穿孔の行なわれる領域から熱が拡がる阻止するのに十分短い時間における穿孔のために必要なエネルギーを送出する著しく高い瞬時レーザエネルギーを必要とする。透明な基板上に設けられる透明な導体を直接穿孔するための従来技術における試みにおいては、レーザエネルギーのごく小部分だけが、透明な導体材料により直接供給される；光の大部分は両方の透明な層を通過する。多くの場合、間接的な穿孔は、層の間の相互拡散の問題点を最小化する。なぜならば透明層の気化させるための熱は透明層の底から生ずるからである。このことが下側の層の中への材料の拡散ではなく、穿孔される材料の外部への除去を促進する。このことはＥＬディスプレーにおける誘電体層およびりん層の品質を維持するために重要である。
【０１２３】
本発明はさらに以下の変形実施例により示されている。
実施例１
この実施例は、バリウムチタン酸塩の厚膜層（Ｍｉｙａｔａ他の文献におけるセラミックシートとして用いられる材料）を簡単に印刷することが、条件の下での電気的絶縁破壊に左右されることを示す。
【０１２４】
単１ピクセルエレクトロルミネセンス素子は、Ｃｏｏｒｓセラミック（Ｇｒａｎｄ Ｊｕｎｃｔｉｏｎ，Ｃｏｌｏｒａｄｏ，Ｕ．Ｓ．Ａ）から得られるアルミナ基板（５ｃｍ平方、厚さ０．１ｃｍ）の上に形成された。背面電極層が基板上に中央に縁からは離されて当接される。使用される材料は銀／プラチナ導体である。これは電子工学においては従来のようにアドレス線として印刷されている。詳細にはＣｅｒｍａｌｌｏｙ＃Ｃ４７４７（Ｃｅｒｍａｌｌｏｙ，Ｃｏｎｓｈｏｈｏｃｋｅｎ，Ｐａから入手可能である）が、３２０のメッシュステンレススチールスクリーンにより厚膜ペーストとしてスクリーン印刷され、感光剤でコーティングされた。この感光剤はフォトマスクを通して紫外線で照射された。その目的はプリントのために維持された感光剤の領域を露光するためである。露光されなかった感光剤は水で溶かして除去された。この個所にはペーストがスクリーンを通して印刷される。次に残りの感光剤が付加的な光照射によりさらに硬化された。プリントされたペーストは１５０℃の炉の中で数分間、乾燥されて、このペーストメーカによりすすめられる温度プロフィールでＢＴＵモデルＴＦＦ１４２−７９０Ａ２４ベルト炉において空気中で加熱された。最大プロセス温度は８５０℃であった。加熱された電極導体層の得られた厚さは約９ミクロンであった。
【０１２５】
誘電体層はこの電極層の上に次のようにして形成される。バリウムチタン酸塩（ＥＳＬ＃４５２０−ＥｌＥｃｔｒｏｓｃｉｅｎｃｅ Ｌａｂｏｒａｔｏｒｉｅｓ，Ｋｉｎｇ ｏｆ Ｐｒｕｓｓｉａ，Ｐｅｎｎｓｙｌｖａｎｉａから入手可能、誘電定数２５００−３０００）が２００メッシュスクリーンを介して平方形のパターンにプリントされる。その結果、電極の線における電気接触パッドを除いて、すべてがおおわれた。印刷された誘電体ペーストは、製造者によりすすめられる温度プロフィルによりＢＴＵ炉の中の空気中で加熱された（最大温度９００−１０００℃）。得られた加熱された誘電体の厚さは１２〜１５ミクロンの範囲にある。次に同じ方法で第１の層の上に誘電体の第２のおよび第３の層がプリントされて加熱された。３つのプリントされて焼結された誘電体層の組み合わせられた厚さは４０〜５０ミクロンである。
【０１２６】
りん層が、公知の薄膜技術により誘電体層の上へ直接、被着された。詳細には、マンガンの１モルパーセントでドーピングした硫化銅の０．５ミクロンの厚さの層が、ＵＨＶ Ｉｎｓｔｒｕｅｍｅｎｔｓ Ｍｏｄｅｌ ６０００電子ビーム蒸着装置を用いて、誘電体層の上へ蒸着される。これらの層は蒸着装置の中で真空の下で加熱されて、約２分間、蒸着中に１５０℃の温度で維持される。
【０１２７】
りん層が、酸化インジウムすずから成る透明な電気導体の０．５ミクロンの層でコーティングされる。この層は、公知の薄膜被着技術により被着される、詳細には電子ビーム蒸着装置を用いて４００℃で真空の下で被着される。
【０１２８】
次にラミネートは空気中で１５分間、４５０℃で、酸化りんインジウム導体層を焼きなましする目的で、処理される。インジウムろう接点がＩＴＯ層へ設けられる。この素子はシリコンシール材（Ｓｉｌｉｃｏｎｅ Ｒｅｓｉｎ Ｃｌｅａｒ Ｌａｃｑｖｅｒ，ｃａｔ．＃４１９．Ｍ．Ｇ．Ｃｈｅｍｉｃａｌｓ）によりシールされる。
【０１２９】
この素子は２つの電極の間にＤＣ電圧を加えることにより試験される。この素子は、酸化インジウムすずへの接点の直接近傍の領域における誘電体層の電気的絶縁破壊を生ぜさせる電圧を加えて機能しなくなるか否かが観察される。
【０１３０】
この素子の故障が、誘電層が、りん層のために必要とされる滑らかな表面を形成しないために生じたことが推定される。微小なひびが表面に観察されることもある。しかしこのことは市販の誘電体ペースト中の障害となる材料の存在に起因することもある。そのため、チタン酸塩バリウムは本発明による単一のまたは第１の誘電体層として使用できないことを示す指標ではない。
実施例２
この実施例は、なまりニオブ酸塩−この材料はバリウムチタン酸塩よりも高い誘電定数および低い焼結温度を有することが知られている−を含むペーストから成るスクリーンプリント誘電体層が、適切な誘電率を与えるが発光はしないことを示す。
【０１３１】
素子は実施例１におけると同様に構成される。しかしニオブ酸塩の誘電体ペースト、Ｃｅｒｍａｌｌｏｙ＃ＩＰ９３３３（誘電体定数は約３５００、厚さは実施例１と同じ）から構成される誘電体層を有する。この素子は、テストされた時に、ＤＣ電圧４００Ｖが加えられた時にも誘電体絶縁破壊が生じなかった。しかしＡＣ電圧を加えても発光しなかった。
【０１３２】
発光しないことは、りん層との接続における両立性の問題に起因する。このことは、なまりニオブ酸塩が、本発明による単一のまたは第１の誘電体層として使用できないことを示す指標とすべきではない。
実施例３
この実施例は、本発明により構成される２層の誘電体を示す。即ちなまりニオブ酸塩の第１誘電体層（第２実施例における様に）およびなまりジルコン酸塩の第２誘電層である。所望の発光は達成された。
【０１３３】
実施例２におけると同様の素子が構成される。ただしゾルゲル工程を用いてなまりジルコン酸塩（ＰＺＴ）の層を、プリントされて加熱された誘電体層へ、りん層が被着される前に、被着させる付加的なステップを有する。ゾルは次のようにして準備された。酢酸が１０５℃で５分間、脱水される。酢酸なまり１２グラムが、無色の溶液を形成する目的で、８０°の脱水された酸の７ｍｌの中へ溶融された。この溶液は冷却されて、５．５４ｇのプロポキシ化ジルコニウムが、青黄色の溶液を形成する目的で溶液中へ混合された。この溶液は６０°〜８０°に５分間そのままにされ、その後に２．１８ｇのイソプロポキシ化チタンが撹拌しながら加えられた。生じた溶液は、残存している。溶質が溶融することを保証する目的で超音波バス中で撹拌された。次に１．７５ｍｌのエチレングリコール，プロパノール、水の４：２：１の溶液が、安定ゾルを形成する目的で加えられた。さらに多くのエチレングリコールがコーティングの前にスピンコーティングまたはディッピングのための所望の値へ粘性を調整する目的で、加えられた。準備された誘電体層は、回転コーティングされる、またはゾルでディッピングされた。回転コーティングの場合はゾルが、３０００ｒｐｍで水平面で回転中の第１誘電体層上へ滴化された。ディッピングの場合は、より高い粘性のゾルが使用された。ディッピング工程のために基板が５ｃｍ／分の速度でゾルから引き上げられた。得られたコーティングされたアセンブリは次に、ゾルをＰＺＴへ変化させるために温度６００℃で３０分間、炉の中の空気中で加熱された。ＰＺＴ層の厚さは約２〜３ミクロンであった。ＰＺＴ層の表面は、スクリーン印刷されて焼結された第１誘電体層の表面よりも著しく滑らかであることが観察された。
【０１３４】
ＰＺＴ層の被着に続いて、りん層および透明層が実施例１におけるように被着される。
【０１３５】
完成されたラミネートは、発光−電圧特性でＭｉｙａｔａ他により報告された特性に類似のまたはそれよりも良好の特性で、製造された。ディスプレーのための最小輝度のための閾値電圧は１１０Ｖであった。閾値（即ち１６０Ｖ，６０Ｈｚ）を上回わる５０Ｖにおける発光光度は５７フットランベールであった。
実施例４
この実施例は、誘電体層の厚さにおける変化は、動作電圧およびディスプレーの輝度に影響を与える。
【０１３６】
ディスプレーは実施例３におけるように構成された。異なる点は、３つではなく２つだけのスクリーン印刷された誘電体層が被着された。第１誘電体層の厚さはそれに応じて２５〜３０ミクロンへ低減された。
【０１３７】
最小輝度のための閾値電圧は７０Ｖ（実施例３において１１０燭光）が理論的な配慮から期待された。閾値を上回わる５０Ｖにおける輝度も、３５フットランベール（５７燭光フットランベール、実施例３）へ低減された。
実施例５
この実施例は、スルーホールを用いた駆動回路へ、ＥＬラミネートの行および列アドレス線を接続する有利な実施例を示す。
【０１３８】
アドレス指定可能なＥＬディスプレーは、実施例３において示された層被着の同じシーケンスを用いて、構成される。基板は０．０２５インチの厚さの長方形のアルミナであった。このアルミナは、長さインチで幅２インチの寸法を有するＣｏｏｒｓ Ｃｅｒａｍｉｃｓ （Ｇｒａｎｄ Ｊｕｎｃｔｉｏｎ，Ｃｏｌｏｒａｄｏ，Ｕ．Ｓ．Ａ）から入手された。基板は、図４に示されているパターンで、二酸化炭素レーザを用いて、直径０．００６インチの貫通ホールがあけられた。基板は、全部のホールが明瞭であることを保証する目的で、検査された。孔は、レーザに面している側では直径が約０．００８インチであり、反対側では約０．００６インチであることがわかった。大きい方の孔を有する側は、貫通ホールの中へ導電材料を挿入することを容易化する目的で、基板の裏側に選定された。
【０１３９】
これに続いて、図５に示された回路パターンが、Ｃｅｒｍａｌｌｏｙ＃４７４０銀プラチナペーストを用いて、３２５のメッシュステンレスステンレススチールスクリーンにより、プリントされた。このプリント工程中に基板は、図４に示されたのと同一のパターンで開けられた０．０４０インチの孔を有するマスタプレートと心合わせされ、さらに基板における貫通ホールを通って導電ペースを引き出すためにマスタプレートの下に真空が加えられる（即ち基板の紙面側から見て、全面へ）。このステップは、基板における貫通ホールの各々を通る導電路と共に、図５の回路パターンを形成した。真空の印加における一様性を保証する目的で、真空は、基板がプリントされてからはじめて加えられる。この部分は、貫通ホールが充てんされることを保証する。
【０１４０】
プリントに続いて、基板が、ペースト製造者により進められる温度プロフィルで、ＢＴＵモデルＴＦＦ１４２−７９０Ａ２４の中で加熱される。最高温度は８５０℃であった。
【０１４１】
このステップに続いて、図７に示された回路補強パターンがプリントされて基板の回路裏側が加熱される（同じＣｅｒｍａｌｌｏｙ導電ペーストを用いて）。このステップがこの回路パターンを、電気接続が実質的になされるべき所定の領域において、より厚くさせる。
【０１４２】
次に列アドレス線および前側の列および行コネクタパッドは、基板の前側の上へスクリーン印刷された。線は基板の長さにわたり、図６に示されている列コネクタパッドへ延在した。図５に示されている行コネクタパッドがこの同じステップにおいてプリントされる。列アドレス線およびコネクタパッドは同じプリント条件および加熱条件を用いて、同じ導電ペースト（Ｃｅｒｍａｌｌｏｙ＃４７４０）から形成された。基板は同じマスタプレート上で図４の貫通ホールにより位置定めされて、真空が、導電ペーストを貫通ホールを通して基板の裏側へ引き出す目的で下から加えられた。加熱された電極層の厚さは約８マイクロメータであった。１インチあたり５２アドレス線が形成され、さらに全部のアドレス線の数は６８であった。この部分は、貫通ホールが充てんされることを保証する目的で検査がなされた。
【０１４３】
３層の誘電体ペースト（Ｃｅｒｍａｌｌｏｙ＃ＩＰ９３３３）が、厚さが約５０マイクロメータの誘電体層を形成する目的で、実施例３に示されたように、プリントされて加熱された。
【０１４４】
次に基板の回路裏側がシールされた。厚膜ガラスペースト（Ｈｅｒａｅｕｓ ＩＰ９０２８，Ｈｅｒａｅｕｓ−Ｃｅｒｍａｌｌｏｙ，Ｃｏｎｓｈｏｈｏｃｋｅｎ，Ｐａ製）が、図８に示されているパターンで２５０メッシュスクリーンを用いてスクリーンプリントされた。高電圧駆動チップへおよび他の駆動回路へ接続するためのコネクタパッドはカバーされなかった。次にガラスシール層が、製造者により勧められる温度プロフィルを用いて、ＢＴＵベルト炉の中で最高が７００℃の温度で加熱された。
【０１４５】
前述の加熱中に基板は、回路側の上のプリントされた材料と炉のベルトとの間の接触を回避する目的でセラミック材料部材の上で支持された。
【０１４６】
ゾルゲル層は実施例３に述べたように実質的に浸漬によって形成される。３つ又は４つのゾルゲル層が典型的には用いられる。例えば落球粘度計によって測定されたほぼ１００ｃＰの粘度を有する混合からの１０〜２５ｓｅｃ／ｉｎのプーリングレートでもって用いられる。浸漬層の間ではゾルゲルは１１０℃で１０分間乾燥される。バキュームチャックはラミネートのアクティブ領域に亘って行われ、ゾルゲルは残りの領域を外して水洗される。その後当該層はベルトファーネスにおいて約６６０℃で２５分間焼結される。これによりゾルゲル全体の厚さが３〜１０μｍの間で達成される。これは１％のマンガンによってドーピングされ０．５〜１．０μｍの厚さの硫化亜鉛が用いられた実施例３の燐光層によって引き継がれる。
【０１４７】
アドレスラインの行は実施例３において既述したようにインジウム−スズ−酸化物の付着されたものである（図９にパターンが示されている）。そこでは１インチ毎に約５２のアドレスラインの行が存在し全体では２５６の行となる。ライン間の間隔は０．００１インチで、ライン幅は０．０１９インチである（ｃｅｎｔｅｒ ｔｏ ｃｅｎｔｅｒ）。
【０１４８】
図１０に示したパターンのように銀はシャドウマスクを通って行コネクタパッドへのアドレスラインの行の電気的接続形成のためにホールコンダクタを通って基板上に蒸着される。
【０１４９】
ラミネートの見えている表面はシリコンシーラントによってシールされる。このシリコンシーラントはディスプレイのフロント表面全体に亘って噴霧されている。このシーラントにはＭ．Ｇ．ケミカルのシリコン樹脂クリアラッカ，Ｃａｔ＃４１９が用いられる。
【０１５０】
ディスプレイ全体は、基板の後側に設けられた回路上の列と行のパッドの対を交差して６０Ｈｚ１６０Ｖの矩形波信号を供給するパルス発生器との接続によって検査される。ディスプレイの各ピクセルは個別の照明に基づくものであり、電圧を供給された場合の実施例３において測定されたものと同じ一貫した強度である。機能的に障害のあるピクセルは１７４０８の全ピクセル中から見つけだされる。
実施例６
この実施例では本発明のＥＬラミネートのインジウム−スズ−酸化物−アドレスラインがスクライビングされるレーザの有利な具体例が示されている。
【０１５１】
アドレスで呼び出せるマトリックスディスプレイは以下のプロセスで用いられるセラミック基板上に構成されている。このセラミック基板は厚さは０．０２５インチで、長さ６インチ、幅２インチのアルミナ矩形体あり、Ｃｏｏｒｓ Ｃｅｒａｍｉｃｓ（Ｇｒａｎｄ Ｊｕｎｃｔｉｏｎ，Ｃｏｌｏｒａｄｏ，Ｕ．Ｓ．Ａ）から得られる。この基板にはカーボンディオキシードレーザを用いて直径０．００６インチのホールが開けられる。このパターンは図４に示されている。これらのホール全てが貫通していることを保証するためにその一部が検査される。
【０１５２】
このステップに続いて図５に示されている回路パターンが３２５の網のステンレススクリーンによってプリントされる（このスクリーンにはＣｅｒｍａｌｌｏｙ（Ｃｏｎｓｈｏｈｏｃｋｅｎ Ｐｎｎｓｙｌｖａｎｉａ，Ｕ．Ｓ．Ａ）＃４７４０シルバー白金ペーストが使用される）。プリント過程の間は、基板がマスタープレートに配列される。このマスタプレートはプリント中に基板ホールへのバキュームの供給を容易にするための基板と同じパタンで開けられた０．０４インチのホールを有している。バキュームは、一部の焼結の後にセラミック基板を通る伝導性パスの形成を容易にするためにホールを通してペーストを吸収する。この一部は大気中にてＢＴＵモデルＴＦＦ１４２−７９０Ａ２４ベルトファーネスにおいてペースト製造元の推薦する温度データ、すなわち最大温度８５０℃でもって焼結される。
【０１５３】
このステップに続いて、図７に示されている回路補強パターンがプリントされ基板後方の回路側に焼結される（ここでも前述の“Ｃｅｌｌｍａｌｏｙ”導電性ペーストと同じものが使用される）。このステップは、その後に電気的接続のなされる確実な領域において比較的厚い回路パターンを生ぜしめる。
【０１５４】
これに続いて、アドレスライン列のセットとコネクタパッドは基板の見えている前面にプリントされる。これらのラインは基板の全長に沿ってコネクタパッドまで延在している（図６）。コネクタパッドの行はこのステップ（図６）において形成される。アドレスライン列とカラムコネクタパッド列は、同じプリント及び焼結状態で用いられる同じシルバ−白金ペーストから形成される。基板は図４の貫通ホールを有している同じマスタプレート上に位置している。バキュームは下方から貫通ホールを通って基板の後側に向けて導電性ペーストを押し出すために供給される。焼結された電極層の厚さは約８μｍである。１インチ毎に５２のアドレスラインが存在し、アドレスラインの総数は６８である。
【０１５５】
鉛・ニオブ酸塩誘電ペースト（Ｃｅｒｍａｌｌｏｙ＃ＩＰ９３３３）の次の３つの層はその後プリントされベルトファーナンスにおいて製造元で推奨されている温度コンディション（最大温度８５０℃）でもってアドレスライン列の上部に焼結される。誘電層の結合厚さは５０μｍである。
【０１５６】
このステップに続いて、基板後方の回路側は、そのパタンが図８に示されている実施例５に基づきシールされる。
【０１５７】
次に３〜１０μｍの厚さの鉛・ジルコン酸塩・チタネート（ＰＺＴ）の層は、なめらかな表面を形成するために鉛・ニオブ酸塩誘電ペースト上に付着される。実施例５に基づき使用され浸漬されるゾルゲル技術が用いられている。薄膜状の燐光層は、電磁ビームを用いた公知方式の蒸発によって付着される。燐光層は１％のマンガンでもってドーピングされた硫酸亜鉛である。これは０．５〜１μｍの間の厚さに亘って付着される。
【０１５８】
次のステップは３００ｎｍの厚さの、インジウム・錫酸化物（ＩＴＯ）の層を公知方式の電磁ビーム蒸発の用いられた燐光層の上に付着させることである。
【０１５９】
このＩＴＯ層は、５１４．５ｎｍの波長に反転されるアルゴンイオンレーザの２ｗａｔｔ ＣＷ（連続波長）を用いて２５６のアドレスラインへパターン化される。ＥＬラミネートは可動のＸ軸テーブル上に取り付けられる。このＸ軸テーブルはラミネートをレーザビームによってスクライビングされるラインに対して垂直方向に動かす。レーザービームはラインをスクライビングするためにＹ軸方向に動かされる。レーザービームは１２マクロメータのスポットに収束され、レーザー出力は次のように調整される。すなわちインジウム・錫酸化物とその下の燐光層とその下の結合された誘電層の約１０％とが、（約１．８Ｗ）のレーザービームの走査された個所において取り除かれるように調整される。走査速度は、それぞれ約４０μｍ又は２５μｍのギャップをおき、６〜８μｍ又は３〜４μｍの深さでもってアドレスラインを設けるために約１００ｍｍ／ｓｅｃ及び５００ｍｍ／ｓｅｃに制御される。アドレスライン間（例えばライン中央間）の間隔は約５００μｍである。基板近傍のバキュームは材料の蒸発と除去を中止させる。透過電極のパターンにおいては図９に示されているように除去が一度に完全に行われる。全ディスプレイ上では約５０のアドレスラインの行が１インチ毎に存在し、全体で２５６のカラムが存在する。
【０１６０】
ＩＴＯカラムラインがスクライビングされる前にフロント（行）コネクタパッドと最初のＩＴＯアドレスラインとの間のシルバー・内部接続部が図１０のパターン図に示されているようにシャドウマスクを通ってシルバーからスクリーン印刷される。
【０１６１】
レーザースクライビングの後では全ディスプレイのフロントビュー側が保護ポリマコーティング剤を噴霧される（ＭＧケミカル製シリコンリジンクリアラッカ，ｃａｔ＃４１９）。
【０１６２】
ディスプレイはその後選択されたピクセルを横断する電圧を、パルス電力供給部との接続によって供給されて検査される。このパルス電力供給部は１６０Ｖのパルス電圧を６４Ｈｚの繰返し周波数で供給する。各ピクセルは前記実施例の単一ピクセル装置に相応する光度でもって確実に点灯する。
【０１６３】
当該実施例のアドレスラインによれば写真平版技術形式によって得られるものよりも高度なものが基本的に得られる。
【０１６４】
実際に使用され得る装置の典型例ではＩＴＯアドレスラインの幅が１８０〜２０５μｍで、ライン間のギャップが６５〜８０μｍである。前記のことから出発して本発明によれば２５μｍと４０μｍのギャップがレーザの走査速度に依存して生ぜしめられる。このような高い解決手段はディスプレイの全体に対して能動的な領域の比較的高いレシオを考慮するものとなる。なぜなら比較的小さなギャップで比較的ワイドなＩＴＯアドレスラインが使用され得るからである。
実施例７
この実施例は本発明に従って誘電的に構成された２つの層で表される。但しこの実施例では最初の誘電層は、前記実施例３及び４で用いられたペーストよりも誘電率の高いペーストから形成される。
【０１６５】
この装置は前記実施例の３から出発して構成されているが、しかしながら第１の誘電層は鉛・ニオブ酸塩ペーストから形成される。このペーストは、ナンバ４２１０を用いて電気化学実験から高キャパシタンスペーストＫとして得られる。焼結されたペーストは約１００００の誘電率を有する。最初の誘電層は約５０μｍの厚さを有する。ＰＴＺのゾルゲル層には実施例３に記載されたように約５μｍの厚さが適用される。
【０１６６】
この装置は最小輝度に対して９１Ｖの閾値電圧と１５０Ｖで５０フートランベルトの光度でもって機能する。
実施例８
この実施例は誘電的に構成された２つの層で表される。この場合第１の誘電層は鉛・ニオブ酸塩ペーストで形成され、第２の誘電層は鉛・ランタン・ジルコン酸塩・チタン酸塩ペースト（ＰＬＺＴ）から形成される。このＰＬＺＴは約１０００の誘電率を有している。このＰＬＺＴにおいてはジルコニウム：チタニウム：ランタンの質量比が５２：３２：１６である。
【０１６７】
実施例３から出発するものとして構成された装置は以下のようにして生成されたゾルゲル層を有している。
【０１６８】
５０ｍｌの氷酢酸の中へ純度９９．５％の酢酸鉛１２０グラムを溶解する。この溶液は９０℃まで熱せられる。その後７０℃まで冷やされる前に２分間この温度で保持される。次に５５．４グラムのジルコニウムプロポキシードを加え、この溶液を８０℃まで熱し、この温度で１分間保持する。７０℃まで冷された後にチタニウム・イソプロポキシードが２１．８グラム加えられる。次に、硝酸ランタン１１．４グラムを２０ｍｌの氷酢酸で溶解して、前記溶液に加える。最後にこの溶液を安定化させ、粘度を適合値へ調整するために、エチレングリコール１０ｍｌ，プロパン−２ｏｌ ５ｍｌ，脱塩水２．５ｍｌがそれぞれ加えられる。
【０１６９】
ＰＬＺＴゾルゲル層は前記実施例３に記載されたものと類似の手段による浸漬によって形成された最初の誘電層に用いられる。浸漬された部分はＰＬＺＴに対する第２の層に転化させるために６００℃でもって焼結される。ＰＬＺＴの４つの層が、燐光層の付着のための十分に滑らかな表面を作成するために前記のような連続的な浸漬と焼結によって使用される。全体で５μｍの厚さが得られる。
【０１７０】
この装置は７５Ｖの閾値電圧と１５０Ｖで３７フートランベルトの光度でもって機能する。
【０１７１】
これまでに言及してきた全ての記載は、本発明に関係する熟練を要する形式の特殊技術レベルを示すものである。全ての記載はここにおいて関係により言及されるべく各個別の記載が詳細かつ個別に示されたものであるのと同じ範囲の言及でもって具体化されたものである。
【０１７２】
本明細書において用いられた専門的用語及び表現は説明のための用語として用いられたものであって限定を加えるためのものではない。またこのような専門用語及び表現の使用に関してこれまでに図示及び説明してきた特徴に相応するものを除外するほどに強調されたものでもない。あくまでも本発明の範囲は請求項において明示され限定されているものであることを述べておく。
【０１７３】
発明の効果
本発明により、改善されたエレクトロルミネセンスラミネート誘電層構造体およびこの誘電層構造体を生成する方法が提供される。
【図面の簡単な説明】
【０１７４】
【図１】本発明の２つの誘電層を含むラミネート構造体の横断面図である。
【図２】図１のラミネート構造体の平面図である。
【図３】列電極アドレス線路および行電極アドレス線路を電圧駆動回路の電圧駆動コンポーネントと接続する有利な実施例を示す、行電極に沿って切断されたラミネート構造体の横断面図である。
【図４】アドレス線路と駆動回路の電圧駆動コンポーネントとを電気接続するためのスルーホールの有利なパターンの設けられた背面基板の平面図である。
【図５】背面基板の背面側に印刷された有利な駆動回路パターンの平面図である。
【図６】背面基板の前面側に印刷された列電極および行経路の平面図である。
【図７】図５の駆動回路パターン上に有利に印刷された回路経路補強パターンの平面図である。
【図８】図５および図７の駆動回路パターンと回路経路補強パターン上に有利に印刷されたシーリングガラスパターンの平面図である。
【図９】行電極線路パターンの平面図である。
【図１０】図９の行線路と図６の行経路との間に印刷された電気接続の平面図である。
【符号の説明】
【０１７５】
１０ 誘電層構造体
１２ 基板
１４ 背面電極
１８ 第１の誘電層
２０ 第２の誘電層
２２ 燐光層
２４ 前面電極
２６ シール層
【技術分野】
【０００１】
本発明は、エレクトロルミネセンスラミネートおよびエレクトロルミネセンスラミネートの製造方法に関する。本発明はまた、エレクトロルミネセンスラミネートから電圧駆動回路への電気接続を行うエレクトロルミネセンスディスプレイパネルに関する。本発明はさらに、扁平ラミネートにパターンを刻みつけるレーザに関する。前記パターンは例えば、エレクトロルミネセンスラミネートの透明電極のアドレス線である。
【背景技術】
【０００２】
エレクトロルミネセンス（ＥＬ）は、電界を適用したことによる蛍光体からの光の放出である。エレクトロルミネセンス素子はランプまたはディスプレイとして有用である。最近、エレクトロルミネセンス素子は扁平パネルディスプレイ素子に使用される。この素子は所定の特徴的形状または個別にアドレッシング可能なピクセルを矩形マトリックスに有する。
【０００３】
エレクトロルミネセンスの先駆的研究は、ＧＴＥＳｙｌｖａｎｉａで行われた。交流電圧がパウダーまたは散乱形ＥＬ素子に供給される。この素子では、光放出蛍光体パウダーが有機接着剤に埋め込まれており、これがガラス基板上にデポジットされていて、透明電極により覆われている。これらのパウダーまたは散乱形ＥＬ素子は一般的に低輝度であり、広範囲の適用を妨げる欠点がある。
【０００４】
薄膜エレクトロルミネセンス（ＴＦＥＬ）素子は１９５０年代に開発された。交流薄膜ＥＬラミネートの基本構造は良く知られており、例えば非特許文献１および特許文献１に記載されている。蛍光層は電極ペアの間にサンドウィッチされており、電極からそれぞれ絶縁／誘電層により分離されている。最も一般的には、蛍光材料はアクティベータ（ドーパント）としてＭｎを含むＺｎＳである。ＺｎＳ：ＭｎＴＦＥＬは黄色発光である。他の色の蛍光体が開発された。
【０００５】
従来のＴＦＥＬラミネートの膜は基板、通常はガラスにデポジットされている。膜のデポジットは実質的に公知の薄膜技術、例えば電子ビーム真空蒸着またはスパッタリングによって行われる。最近は原子膜エピタクシー（ＡＬＥ）により行われる。ＴＦＥＬラミネート全体の厚さはわずか１または２ミクロンのオーダである。
【０００６】
蛍光層を電極から分離および電気絶縁するために、種々の絶縁／誘電材料が公知であり、後で詳細に説明するように使用される。
【０００７】
２つの電極はそれぞれ、それが素子の（見る方向で）“後”側または“前”側にあるかに依存して異なる。例えばアルミニウムのような反射材料が典型的に後側電極に使用される。比較的に薄く光学的に透明のインジウムすず酸化物（ＩＴＯ）が典型的に、前側電極に使用される。ランプに適用する場合、２つの電極は連続膜の形態をとり、これにより蛍光層全体は電極間で電界にさらされる。典型的なディスプレイ適用例では、前側電極および後側電極は、行電極および列電極を定める導電アドレス線により適切にパターン化されている。行電極と列電極が重なるところにピクセルが定められる。１つの行電極と１つの列電極に同時に電圧を印加することにより個々のピクセルをアドレシングする種々の電子ディスプレイ素子が公知である。
【０００８】
概念は簡単であるけれども、薄膜エレクトロルミネセンス素子の開発には多数の実際上の困難がある。第１の困難は、素子が薄膜技術によりデポジットされた個々のラミネートから形成されることである。薄膜技術は時間とコストのかかる技術だからである。膜での非常に小さな欠陥も故障の原因となり得る。第２にこれらの薄膜素子は典型的には相対的に高電圧（例えばピークピークで３００〜４５０Ｖ）で動作されることである。実際この電圧は蛍光層をその絶縁破壊電圧を越えて、それを導通させて、動作させるほどである。蛍光層の両側の薄膜誘電層は電極間の導電を制限または阻止することが要求される。大きな電界の適用は電極間の絶縁破壊の原因となり、素子の故障を引き起こす。
【０００９】
本発明はとくに、エレクトロルミネセンス素子の絶縁／誘電層と蛍光層を通過する放電を阻止するものである。エレクトロルミネセンス素子をうまく動作させるためには電極（アドレス線）が蛍光層から絶縁されることが必要である。このことは絶縁／誘電層によって行われる。典型的には絶縁／誘電層は蛍光層の両側に設けられ、アルミナ、イットリア、二酸化珪素、シリコン窒化物またはその他の誘電材料から形成される。素子の動作中、絶縁層と蛍光層との間の界面からの電子は、これが蛍光層を通過するように電界によって加速され、蛍光層でドーパント原子と衝突し、衝突プロセスの結果として光を放出する。従来のＴＦＥＬ素子では、蛍光体を通過する電界強度が十分に高いことを保証するため、誘電層の厚さは通常は蛍光層よりも薄いかまたは同じくらいである。誘電層が過度に厚いと、アドレス線間に供給された電圧の大部分が蛍光層ではなく誘電層を通過する。
【００１０】
誘電層は蛍光層とコンパチブルであることが重要である。“コンパチブル”により本明細書および請求の範囲では、第１に良好な注入界面が形成されることを意味する。すなわち、“熱”電子のソースが蛍光界面にあり、電界の適用に基づき蛍光層での導通および光放出を開始させるためこれを蛍光導通帯へ促進およびトンネルすることができることを意味する。第２にコンパチブルの意味には、誘電材料が、これが隣接層（すなわち蛍光体および電極）と反応を起こさないように化学的に安定していなければならないことを意味する。
【００１１】
典型的なＴＦＥＬでは十分な発光を得るために、供給される電圧は誘電帯の絶縁破壊が発生する電圧に非常に近い。従って誘電層と蛍光層の厚さと品質に関する製造管理は絶縁破壊を阻止するため厳しく行われなければならない。この要求は反対に高い歩どまりを得ることを困難にする。
【００１２】
典型的なＴＦＥＬ構造は（見る方向で）前側から後側に形成されている。薄膜は連続的に適切な基板にデポジットされている。ガラス基板は透明性を得るために使用される。透明な前側電極（ＩＴＯアドレス線）はガラス基板にスパッタリングにより約０．２ミクロンの厚さでデポジットされている。基板誘電体−蛍光体−誘電体層は通常はスパッタリングまたは真空蒸着によりデポジットされる。蛍光層の厚さは典型的には約０．５ミクロンである。誘電層の厚さは典型的には約０．４ミクロンである。蛍光層は通常はデポジットの後、約４５０°Ｃで効率を高めるため焼き鈍しされている。次に後側電極が付加され、典型的には０．１ミクロンの厚さのアルミニウムアドレス線の形態である。完成されたＴＥＦＬラミネートは外部の湿気からそれを保護するためカプセル化される。エポキシ薄板カバーガラスまたはシリコンオイルカプセルが使用される。デポジットに使用される初期基板は典型的にはガラスであるから、ＴＥＦＬラミネート構造で使用される材料および析出技術は高温処理をすることができない。
【００１３】
ＴＦＥＬ素子を動作させるのに使用される高い電界強度は誘電層に過酷な要求を課す。高い絶縁耐力は絶縁破壊を回避するために要求される。高い誘電率を有する誘電体ができるだけ低い駆動電圧で発光効率を得るために有利である。しかし高誘電率の材料を使用する試みによっては満足する結果が得られていない。
【００１４】
ＴＦＥＬ素子の駆動電圧を低くするため、絶縁層が高誘電率材料、例えばＳｒＴｉＯ3，ＰｂＴｉＯ3，ＢａＴａ2Ｏ3から形成される。これは特許文献１に記載されている。しかしこれらの材料は低い誘電ブレークダウン強度を良好に示すものではない。特許文献１には、誘電層をペロブスカイト結晶構造体から増大した平面配向（１１１）を得るため薄膜析出技術により形成することが記載されている。同明細書には、高い絶縁耐力（約８×１０5〜約１．０×１０6Ｖ／ｃｍ）がＳｒＴｉＯ3，ＰｂＴｉＯ3，ＢａＴａ2Ｏ3を使用した約０．５ミクロンの厚さの誘電層により得られることが記載されている。これらはすべて高い誘電率とペロブスカイト結晶構造を有する。この素子は複雑で、誘電層に対する薄膜析出技術で制御するのは困難である。
【００１５】
薄板セラミック絶縁層および薄膜エレクトロルミンエセンスを使用したＴＦＥＬ素子の開発も行われてきた（非特許文献２参照）。この素子はＢａＴｉＯ3セラミックシートから形成される。シートはファインＢａＴｉＯ3パウダーをディスク（直径２０ｍｍ）に鋳造し、従来のコールドプレス法を使用して形成される。ディスクは１３００°Ｃで空気中で焼成される。次に約０．２ｍｍの厚さのシートに研磨される。発光層は化学的真空析出法またはＲＦマグネトロンスパッタリングを使用してシートに薄膜でデポジットされる。次に適切な電極層が薄膜技術を使用して構造体のどちらか一方の側にデポジットされる。この素子は所望の特性を示すが、商用ＴＦＥＬ素子をソリッドセラミックシートから製造することは好ましいことではない。大きなセラミックシートを０．２ｍｍの一定の厚さに研磨することは経済的には実現できない。
【００１６】
多層絶縁／誘電層を蛍光層の両側で使用することも公知である。例えば、特許文献２には、ＥＬ蛍光層を絶縁堆積体ペアの間にサンドウィッチしたＴＦＥＬが公知である。この場合、絶縁堆積体の１つまたは両方はシリコン酸化窒化物（ＳｉＯＮ）の第１の層とバリウムタンタル酸塩（ＢＴＯ）の第２の比較的厚い層を有する。第１のＳｉＯＮ層は高絶縁性を示し、第２のＢＴＯ層は高誘電率を有する。全体的にこの構造体は従来の電圧での蛍光層の高い輝度を特徴とするものである。しかし絶縁層がＲＦスパッタリングによりデポジットされており、これは前に説明した薄膜技術には不利である。
【００１７】
製造するのに有利で、従来のＴＦＥＬ素子よりも輝度が高く動作電圧が低いＴＦＥＬ素子に対する要求がある。これには素子を駆動するのに必要な電界強度よりも高い絶縁耐力を有する誘電層を得ることが必要である。
【００１８】
透明導電材料、例えばインジウムすず酸化物に電極パターンを製造することはしばしば大規模で高価なマスキングと、写真平板および化学エッチングプロセスを含む。レーザがこのような透明導電材料に線引くするために提案されている。一般的には炭酸ガス、アルゴンおよびＹＡＧレーザが使用されている。このようなレーザは電磁スペクトル領域の可視および赤外線領域（一般的に４００ｎｍ以上）に光を形成する。しかしこのような長波長の光を電極パターンをスクライブするために使用することは、とくに透明導電材料が別の透明層にデポジットされている場合に問題である。従来のＴＦＥＬディスプレイでは、透明電極材料、典型的にはインジウムすず酸化物（ＩＴＯ）が透明ディスプレイがラスに、ＥＬラミネートの他の層がデポジットされる前にデポジットされる。絶縁材料または半導体材料では、その材料内の電子バンドギャップのエネルギーに相応するよりも長い波長の光は強く吸収されない。光学的に透明な材料に対しては、バンドギャップに相応する波長は可視光線に対する波長よりも短い。従って透明電極材料はレーザ光をあまり吸収しない。これは光の波長が長いことと層の厚さが薄いためで、このことはレーザエネルギーを電極アドレス線を直接除去するのに使用することを困難にする。
【００１９】
特許文献３および特許文献４には太陽電池において、透明電極パターンを別の透明層にデポジットするプロセスが記載されている。これらの特許明細書は電極をパルスＹＡＧレーザを使用してパターニングすることを開示する。しかしＹＡＧレーザの波長は透明層で十分に吸収されるには過度に長い。低い吸収率を補償するために、ピークパワーの大きなレーザが透明電極を熱的に蒸発させるために使用される。ネオジムＹＡＧレーザは４〜５Ｗ、３６ｋＨｚのパルス率、２０ｃｍ／ｓの走査率で動作される。特許明細書に記載された実施例ではＩＴＯ層がこのようにしてガラスにデポジットされる。しかしスクライブされた線はＩＴＯの不完全な除去を有すると記載されており、溶解した場所ではガラスが数百オングストロームまでの深さを有する。残留ＩＴＯはその後でのエッチングステップにより除去されなければならない。
【００２０】
透明電極材料に電極パターンを形成する別の手段はエキシマレーザを使用するものである。このレーザは電磁スペクトルで紫外線領域の比較的に短い波長の光を生成する。この波長ではレーザエネルギーを透明電極材料により吸収することができる。この性質のレーザでは液晶ディスプレイ（特許文献５および特許文献６）、光ボルタ電池（特許文献７および特許文献８）および集積回路（特許文献９）に対して導電パターンを形成することが公知である。１９９０年８月２３日に刊行された特許文献１０には、電極ドットマトリクスパターンを透明基板上の透明導体にエキシマレーザによりスクライブするプロセスが記載されている。
【００２１】
エキシマレーザは透明電極により吸収するのに十分に短い波長の光を放射し、電極を直接除去することによりパターニングすることができる。しかしこのようなレーザは比較的高価で、スクライブプロセスは下にあるディスプレイガラスを溶解または除去しないように注意深く制御しなければならない。さらにこのようなプロセスは透明電極材料を過度に除去したり不完全に除去したりすることになりかねない。例えば特許文献１０には、除去すべき材料を一部しか除去されなかった場合には、残った部分を化学的またはプラズマエッチングにより除去できることが記載されている。
【００２２】
透明基板上の透明電極材料をスクライブする場合の別の問題が特許文献１１に記載されている。層間の拡散または相互汚染を回避するため、拡散障壁層を界面に設けることが記載されている。
【００２３】
別の特許明細書には、レーザ光の吸収を増強するため透明電極材料に表面処理することが記載されている。例えば特許文献１２には、金属フィルム表面をレーザ光に対して比較的に反射しないようにするため酸化することが記載されている。特許文献１３には、除去が所望される箇所でレーザ光が選択的に吸収されるように色素により除去すべき透明層をコーティングすることが記載されている。
【００２４】
ＥＬディスプレイを駆動する制御回路が開発されている。基本的にはこの回路はシリアルビデオデータをパラレルデータに変換し、電圧をディスプレイの行および列に供給する。上記のような行および列のドライバ素子（チップ）は入手可能である。
【００２５】
非対称駆動および対称駆動技術がＥＬディスプレイ技術で使用される。非対称駆動法では、ＥＬパネルに駆動パルスが、負の閾値下電圧を１つの列に同時に印加することにより供給される。各列のスキャン時間中、正の電圧パルスが選択された行（すなわち発光すべき行）に供給され、選択されなかった行（すなわち発光すべきでない行）にはゼロ電圧が供給される。選択された行と列の交点では、閾値下の列電圧と行の正パルス電圧の和に等しい電圧がピクセルを介して供給され、発光を惹起する。パネルのすべての列がアドレシングされた後、正の極性リフレッシュパルスがすべての列に同時に供給され、すべての行は０Ｖに保持される。
【００２６】
対称駆動法では、リフレッシュパルスが省略される。そのかわりに、反対の極性の駆動パルスセットがパネルに供給される。パネルを動作状態に保持するため、列は交互の極性のパルスにより偶数フレームと奇数フレームで走査される。交互の極性はすべてのディスプレイピクセルで正味のゼロ電荷を引き起こす。
【００２７】
上記のような高電圧ドライバ素子（チップ）は非対称および対称両方の駆動技術で入手可能である。
【００２８】
交互駆動回路およびＥＬディスプレイに対する素子は公知であり、開発されている。例えば、非特許文献３、および非特許文献４、および非特許文献５参照。
【００２９】
上記の駆動法はマルチプレクス（パッシブ）マトリクスアドレシング法と呼ばれる。理論的にはその他の駆動法、例えばアクティブマトリクスアドレシング法もＥＬディスプレイに使用することができる。しかしこれらはまだ開発されていない。このような交互駆動法は、本明細書で使用されるフレーズ電圧駆動回路の意味の枠内であると見るべきである。
【００３０】
従来のＥＬディスプレイでは、行および列のアドレス線を駆動回路に接続する１つの手段は、非常に密に近接した金属シートを非常に多数含む重合ストリップを、ディスプレイアドレス線に接続された接点列と、駆動回路のドライバ素子に接続された接点列の間に加圧することである。駆動回路は別個の回路基板に配置されている（特許文献１４参照）。重合ストリップは層構造のエラストメリックな素子（ＬＥＥ）であり、ＳＴＡＸおよびＺＥＢＲＡの商品名で知られている。ＬＥＥは導電エラストメリック材料と非導電エラストメリック材料との交互の層からなる。重合ストリップは数百の個別のワイヤをはんだまたは溶接を使用して接点に接続するという骨の折れる接続作業を回避する。しかしこの相互接続技術は非現実的であり、重合材料をクリープさせるような高い温度では良好に機能しない。
【００３１】
行および列アドレス線を液晶ディスプレイ（ＬＣＤ）駆動回路に接続するため共通に使用される別の手段、すなわちチップオンガラス技術（ＣＯＧ）をエレクトロルミネセンスに対しても使用することが考えられる。アドレス線が接続されなければならない駆動素子（チップ）はディスプレイの末端周辺に配置される。ＬＣＤの場合、ディスプレイガラスの裏面に蒸着されているアドレス線がディスプレイのアクティブ領域から延在している。従ってアドレス線はパターンに配置された接点パッドで終端し、従ってチップをこれにボンディングすることができる。ワイヤボンディングはチップをディスプレイガラスに取り付け、ファインゴールドワイヤをチップの出力パッドおよびアドレス線の相応する接点パッドに個別に接続することを必要とする。
【００３２】
ＣＯＧ技術の利点はディスプレイガラスと駆動回路との間の接点数を格段に低減できることである。というのははるかに多数の接点がドライバチップとアドレス線の間にあるからである。典型的には２０から３０の接続がドライバチップと駆動回路の他の部分との間にあるにすぎないが、アドレス線とに間には２０００もの接続がある。
【００３３】
ＣＯＧ技術の大きな欠点は、ドライバチップをアドレス線の薄膜パッドにワイヤボンディングすることの困難性である。そのため製造歩どまりが悪い。他の欠点はドライバチップを取り付けるためにディスプレイの周辺にスペースが必要なことである。従ってディスプレイの寸法が増大し、大型ディスプレイを形成するため複数のディスプレイモジュールをアレイに組み合わせることができないことである。
【００３４】
直接回路接続に対するスルーホール技術は半導体分野で広く知られている（例えば特許文献１５参照）。特許文献１６から、制御された真空を用いたスルーホール基板プリントに対する方法および装置が公知である。しかしスルーホールプリントは、発明者の知るかぎりでは、ＥＬディスプレイにうまく適用することができない。
【００３５】
特許文献１７には、ＥＬ素子のセグメント記憶形式が記載されている。ここではピクセルが光電層を形成するため光によりターンオンされ、次に蛍光層が導電性となる。スルーホール導体の複雑性が記載されている。この明細書は通常のスルーホール接続は高解像度ＴＦＥＬディスプレイでは動作しないことを示唆している。なぜなら、導電材料が蛍光体と反応し、そのためディスプレイの能力が低下するからである。
【非特許文献１】トーンクビスト，アール，オー（Ｔｏｒｎｑｖｉｓｔ，Ｒ．Ｏ．）、スィン・フィルム エレクトロルミネセント ディスプレイズ（Ｔｈｉｎ−Ｆｉｌｍ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙｓ），ソサエティ フォー インフォメーション ディスプレイ（Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ），１９８９，インターナショナル シンポジウム セミナー レクチャー ノーツ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｓｅｍｉｎａｒ Ｌｅｃｔｕｒｅ Ｎｏｔｅｓ）
【特許文献１】米国特許４８５７８０２号明細書
【非特許文献２】ミヤタ，ティー氏ほか（Ｍｉｙａｔａ，Ｔ ｅｔ．ａｌ），「エスアイディー ９１ ダイジェスト（ＳＩＤ ９１ Ｄｉｇｅｓｔ）」，ｐ．７０−ｐ．７３およびｐ．２８６−ｐ．２８９
【特許文献２】米国特許第４８９７３１９号明細書
【特許文献３】米国特許第４２９２０９２号明細書
【特許文献４】米国特許第４６６７０５８号明細書
【特許文献５】米国特許第４９８０３６６号明細書
【特許文献６】米国特許第４９２７４９３号明細書
【特許文献７】米国特許第４７８３４２１号明細書
【特許文献８】米国特許第４８５４９７４号明細書
【特許文献９】米国特許第５１０９１４９号明細書
【特許文献１０】国際公開公報第９０／０９７０号明細書
【特許文献１１】米国特許第４９３７１２９号明細書
【特許文献１２】米国特許第４９０９８９５号明細書
【特許文献１３】米国特許第４５６８４０９号明細書
【非特許文献３】ケー，ショウジ氏ほか（Ｋ．Ｓｈｏｊｉ ｅｔ．ａｌ．）、バイディレクショナル プッシュ・プル シンメトリック ドライビング メソッド オブ ティー・エフ・イー・エル ディスプレイ（Ｂｉｄｉｒｅｃｔｉｏｎａｌ Ｐｕｓｈ−Ｐｕｌｌ Ｓｙｍｍｅｔｒｉｃ Ｄｒｉｖｉｎｇ Ｍｅｔｈｏｄ ｏｆ ＴＦＥＬ Ｄｉｓｐｌｙ），シュプリンガー プロシーディングス イン フィジクス（Ｓｐｒｉｎｇｅｒ Ｐｒｏｃｅｅｄｉｎｇｓ ｉｎ Ｐｈｙｓｉｃｓ），Ｖｏｌ．３８，１９８９，３２４
【非特許文献４】サットン氏ほか（Ｓｕｔｔｏｎ ｅｔ．ａｌ．）、リーセント ディベロプメンツ アンド トレンズ イン スィン・フィルム エレクトロルミネセント ディスプレイ ドライバズ（Ｒｅｃｅｎｔ Ｄｅｖｅｌｏｐｍｅｎｔｓ ａｎｄ Ｔｒｅｎｄｓ ｉｎ Ｔｈｉｎ−Ｆｉｌｍ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌｙ Ｄｒｉｖｅｒｓ），シュプリンガー プロシーディングス イン フィジクス（Ｓｐｒｉｎｇｅｒ Ｐｒｏｃｅｅｄｉｎｇｓ ｉｎ Ｐｈｙｓｉｃｓ），Ｖｏｌ．３８，１９８９，３１８
【非特許文献５】ボルジャー氏ほか（Ｂｏｌｇｅｒ ｅｔ．ａｌ．），ア セコンド ジェネレイション チップ セット フォー ドライビング イーエル パネルズ（Ａ Ｓｅｃｏｎｄ Ｇｅｎｅｒａｔｉｏｎ Ｃｈｉｐ Ｓｅｔ ｆｏｒ Ｄｒｉｖｉｎｇ ＥＬ Ｐａｎｅｌｓ），エス・アイ・ディー（ＳＩＤ），１９８５，２２９
【特許文献１４】米国特許第４５０８９９０号明細書
【特許文献１５】米国特許第３６４１３９０号明細書
【特許文献１６】米国特許第４７１０３９５号明細書
【特許文献１７】米国特許第３５０４２１４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００３６】
本発明の課題は、発光効率がよく、製造が容易で簡単なエレクトロルミネセンス素子を提供することである。
【課題を解決するための手段】
【００３７】
上記課題は本発明により、扁平な層が約１．０×１０6Ｖ／ｍ以上の絶縁耐力と、誘電材料の誘電率と蛍光体の誘電率の比が約５０：１以上である誘電率を有するセラミック材料から形成され、誘電層は誘電層と蛍光層との厚さの比が約２０：１から５００：１の範囲にある厚さを有し、誘電層は蛍光層に隣接する表面を有し、該表面は蛍光層とコンパチブルでありかつ十分に滑らかで、蛍光層は所定の励起電圧の下で一般的に均一に発光するように構成した誘電層を有するＥＬラミネート誘電層構造体により解決される。
【００３８】
発明の要約
エレクトロルミネセンスの層は異なる誘電率を有する。ラミネートの層間の電位差は各層の厚さに比例して、また材料の相対的誘電率に反比例して各層に分散される。例えば、１つの層が別の層の２倍の厚さと誘電率を有していれば、電圧はこれら２つの層に均等に分散される。本発明はこの性質を利用して、高誘電率を有する厚い誘電層を、格段に低い誘電率を有する薄い蛍光層と組み合わせるのである。このようにして蛍光層による導電が開始する前に、誘電層が十分に高い誘電率を有していればピクセルを通る電圧が蛍光層全体にわたって十分に存在することができる。本発明は新しい改善された誘電層を有するＥＬラミネートと、その製造方法を提供する。誘電層は厚膜として次のセラミック材料から形成される。
−絶縁耐力は約１．０×１０6Ｖ／ｍ以上である。
−誘電材料の誘電率（ｋ2）と蛍光層の誘電率（ｋ1）との比は約５０：１以上である（有利には１００：１以上）。
−誘電層の厚さ（ｄ2）と蛍光層の厚さ（ｄ1）との比は約２０：１から５００：１の範囲にある（有利には４０：１から３００：１）。
−蛍光層に隣接した表面は蛍光層とコンパチブルであり、十分に滑らかであり、蛍光層は一般的に所定の励起電圧で均一に発光する。
【００３９】
本発明の誘電層を含むラミネートは最も有利には蛍光層が薄膜層であるラミネートである。典型的な薄膜蛍光層はＺｎＳ：Ｍｎから約０．２から２．０ミクロン、典型的には約０．５ミクロンの厚さで形成される。ＺｎＳ：Ｍｎ材料は約５から１０の誘電率を有する。理論的計算ではこの最も有利な蛍光層（前記のガイドラインを参照）に基づき、本発明の誘電層は有利には５００以上の誘電率、最も有利には約１０００以上の誘電率を有する。また厚さは約１０から３００ミクロンの範囲、有利には２０から１５０ミクロンの範囲にある。高誘電率を得るためには強誘電材料が有利である。最も有利にはこれらはペロブスカイト結晶構造を有する。例えば材料は、ＰｂＮｂＯ3，ＢａＴｉＯ3，ＳｒＴｉＯ3，ＰｂＴｉＯ3を含む。
【００４０】
本発明の誘電層はラミネートに形成され、これは背面から前面（表示面）へと構成される。従って後側電極は基板にデポジットされ、最も有利にはアルミナのようなセラミックである。これは製造時にガラス基板よりもはるかに高い温度に耐えることができる（ガラス基板は前面の透明性を得るためＴＦＥＬ構造体の前側から後側に使用される）。次の本発明の誘電層は厚膜技術によって後側電極にデポジットされる。これは高温で焼成されるが、これは基板と後側電極には耐えることができる。厚膜技術と高温焼成の使用は誘電層の全体特性に対して重要である。というのは高度の結晶度を有する密な層が得られ、これは全体誘電率と層の絶縁耐力を改善するからである。
【００４１】
実際には発明者は、現在使用可能なセラミック材料を用いて蛍光層に隣接する誘電体の所望の表面（すなわちコンパチブルおよび滑らか）を製造することは困難であると思う。従って本発明の有利な実施例では、誘電層は２つの層として形成され、第１の誘電層は後側電極上に形成されて有利には高い絶縁耐力を有し、上記の誘電率値に設定される。第２の誘電層は上記のように蛍光層に隣接する表面となる。
【００４２】
本発明の有利な実施例では、第１の誘電層は厚膜技術（有利にはスクリーンプリント）によりデポジットされ、その後高温焼成（有利にはすべての下部層の溶融点よりも低い温度、有利には１０００°Ｃ以下で）される。強誘電セラミック、有利にはペロブスカイト結晶構造体を含むペーストが、ペースト組成が高い焼成温度での焼成を許容するならば有利な材料である。第２の誘電層は有利にはゾルゲル技術によってデポジットされ、その後、滑らかな表面を得るため高温焼成される。第２の層に使用される材料は有利には高誘電率（有利には２０以上、さらに有利には１００以上）を有し、厚さは２ミクロン以上（有利には２から１０ミクロン）である。ペロブスカイト結晶構造を有する強誘電セラミックが最も有利である。
【００４３】
本発明は、ニオブ酸鉛から３０ミクロンの厚さでスクリーンプリントされた第１の誘電層と、ゾルとしてジルコン酸チタン酸鉛から２から３ミクロンの厚さでスピンデポジットされた第２の誘電層によって示された。ゾルゲル層はまた全体の厚さが６から１０ミクロンの複数の層を形成するための浸漬によって示された。ランタン酸ジルコン酸チタン酸鉛もまたゾルゲル層として示された。
【００４４】
２層の誘電体を使用することは必須ではないが有利である。第１の誘電層が所要の高い絶縁耐力と高い誘電率を有する厚膜として形成されるのに対し、第２の層にはそのような制限はない。第２の層が所望のコンパチブルで滑らかな表面を有していれば、これは薄膜として第１の層で使用されるよりも多くの種々の材料から形成することができる。多くの研究が、ＥＬラミネートの誘電−蛍光界面の特性を変化させること、例えば化学的安定性または注入の改善について成された。これらの改善を含む材料または析出技術は、本発明の第１および／または第２の誘電層とともに使用することができる。例えば第１または第２の層で使用される材料または析出技術の選択において第２の層の表面の変更により、または第１または第２の層の上部にさらに第３の薄膜層を適用することにより使用することができる。
【００４５】
本発明により製造されたラミネートは、低い動作電圧において絶縁破壊なしで良好な発光効率を示す。誘電層に対して有利な厚膜とソルゲル析出技術は一般的に簡単で前に説明した薄膜技術と比較して高価な技術でない。本発明の誘電層の別の利点は、層を組み込んだラミネートが蛍光層と第２の電極との間に別の誘電層を必要としないことである。しかし必要ならばこのような別の誘電層を含むこともできる。
【００４６】
従って本発明は、前側電極と後側電極との間にサンドウィッチされた蛍光層を含む形式のエレクトロルミネセンスラミネートにおける誘電層を適用するものである。後側電極は基板上に形成されており、蛍光層は後側電極から誘電層により分離されている。誘電層はセラミック材料から形成された扁平な層を有する。このセラミック材料の絶縁耐力は約１．０×１０6Ｖ／ｍ以上であり、ｋ2／ｋ1の比である誘電率は５０：１以上であり、誘電層はｄ2：ｄ1の比が２０：１から５００：１の範囲であるような厚さを有する。さらに誘電層は、蛍光層とコンパチブルであり、十分に滑らかである蛍光層に隣接する表面を有し、蛍光層は所定の励起電圧で一般的に均一に発光する。
【００４７】
本発明はまた、前側電極と後側電極との間にサンドウィッチされた蛍光層を含む形式のエレクトロルミネセンスラミネートの製造方法に関するものである。この後側電極は基板上に形成され、蛍光層は後側電極から誘電層により分離されている。本発明の方法は、後側電極に厚膜技術でデポジットし、その後セラミック材料を焼成する。このセラミック材料はｋ2／ｋ1の比が約５０：１以上である誘電率を有し、約１．０×１０6Ｖ／ｍ以上の絶縁耐力と、ｄ2／ｄ1の比が約２０：１から５００：１の範囲にある厚さを有する誘電層を形成する。誘電層は蛍光層に隣接する表面を形成する。この表面は蛍光層とコンパチブルであり、かつ十分に滑らかであり、所定の励起電圧の下で蛍光層は一般的に均一に発光する。
【００４８】
本発明はまた、少なくとも１つの上側層と少なくとも１つの下側層を有する扁平なラミネートにレーザでパターンをスクライブするプロセスに関する。このプロセスは、フォーカシングされたレーザビームをラミネートの上側層側に照射し、このレーザビームは実質的に上側層によっては吸収されないが下側層によっては吸収されるような波長を有し、これにより下側層の少なくとも一部は直接除去され、上側層はその厚さ全体にわたって間接的に除去される工程を含む。
【００４９】
ＥＬラミネートに関連して、上側層は透明導電材料かつ発光体であり、下側層は誘電層の１つまたは複数であり、パターンは平行に配置されたアドレス線の電極パターンである。
【００５０】
明細書および特許請求の範囲全体を通して以下の定義があてはまる。
【００５１】
吸収は、放射エネルギー量が材料内での高エネルギー状態への許容遷移と一致したときに、例えば材料に対してバンドギャップを通る電子の促進により材料内で生じる。
【００５２】
レーザビームによる材料の直接除去は、除去の主たる原因が分解である場合、および／またはレーザビームの放射エネルギーの材料による吸収によるものである場合に生じる。
【００５３】
レーザビームによる材料の間接的除去は、除去の主たる原因が材料中での熱発生による蒸発である場合、およびレーザビームの放射エネルギーを吸収する隣接材料から搬送される場合に生じる。
【００５４】
本発明は、扁平なエレクトロルミネセンスラミネートから駆動回路の１つまたは複数の電圧駆動素子の出力側へスルーホールコネクタを使用して電気接続を行うエレクトロルミネセンスディスプレイパネルに関する。ディスプレパネルは、
−基板裏面に形成され、公知の形式の公差アドレス線のフロントセットおよびリアセットを有するエレクトロルミンエセンスラミネートと、
−アドレス線の端部に隣接する基板に形成された複数のスルーホールと、
−基板のスルーホールのそれぞれを通ってアドレス線の各端部へ、各アドレス線と駆動回路の電圧駆動素子との電気接続を行うための導電経路形成手段とを有する。
【００５５】
有利には、ディスプレイパネルのエレクトロルミネセンスラミネートは本発明の厚膜誘電層を有する。この誘電層によりラミネートを後側基板から前側へ（見る方向で）形成することができ、これによりまた、電圧駆動素子とアドレス線との接続のためのスルーホールコネクタおよび厚膜回路パターンを、回路製造ステップとエレクトロルミネセンスに対する製造ステップとの交互組み合わせで形成することができるようになる。
【００５６】
このようなステップは簡単には従来のエレクトロルミネセンスラミネート構造では実現することはできない。というのは、層がフロントディスプレイガラスにデポジットされ、このガラスは厚膜導電ペーストを焼成する温度には耐えられないからである。
【００５７】
本発明によれば、電圧駆動素子または駆動回路全体は、後側基板の裏面に形成される。スルーホールコネクタを使用することにより、アドレス線と駆動回路との間のより直接的で信頼性の高い相互接続が得られる。ディスプレイパネル周辺の非活性外辺部は必要ない（従来の技術では必要であった）。このことにより個々のディスプレイパネルから大型ディスプレイを組み合わせることができる、しかもモジュール間に暗い境界線が生じない。
【発明を実施するための最良の形態】
【００５８】
図１および図２には、２つの誘電層を合わせた本発明によるＥＬラミネート１０が示されている。ラミネート１０は基板１２上に背面側から形成される。背面電極層１４は基板１２上に形成される。図面に示されているように、ディスプレイに適用するために、背面電極１４は、基板１２上にセンタリングされた導電性のアドレス線路の列から成り、基板エッジから間隔をおいて配置されている。電極１４からは電気接点タブ１６が突出している。背面電極１４の上には第１の厚い誘電層１８が形成され、この次にはこれよりも薄い第２の誘電層２０が続いている。さらに第２の誘電層２０の上には燐光層２２が形成され、この次には透過性の前面電極層２４が続いている。前面電極層２４は図面ではソリッドに描かれているが、実際にディスプレイに適用するためには、この電極層は、背面電極１４のアドレス線路と垂直に配置されたアドレス線路の行により構成される。ラミネート１０は、水分が侵入するのを避けるために透過性のシール層２６によりカプセル保護されている。第２の電極２４には電気接点２８が設けられている。
【００５９】
ＥＬラミネート１０は、交流電力源を電極の接点１６、２８と接続することにより作動される。本発明によるＥＬラミネートは、ディスプレイにおける用途が最も多いものではあるが、ランプまたはディスプレイとしての用途を有するものである。
【００６０】
当業者であれば、本発明の枠からはずれることなくラミネート１０にさらに別の中間層を設けられることが理解されよう。
【００６１】
次に有利な材料および工程ステップとともに、１つのＥＬラミネートに誘電層を２重に形成する本発明による方法を説明する。
【００６２】
ラミネート１０は、背面から前面（表示面）へと形成される。ラミネート１０は適切な基板１２上に形成される。基板１２は有利にはセラミックであり、これは誘電層で使われる高い焼結温度（典型的には１０００°Ｃ）に耐え得るものである。最も有利なのはアルミナである。
【００６３】
基板１２上に第１の背面電極１４がディポジットされる。アドレス線路の薄い列を配線するために、多数の技術や材料が知られている。有利には、導電性の金属のアドレス線路は、ペーストが印刷されるべき領域で洗い落とすことのできる感光乳剤を用いて、Ａｇ／Ｐｔ合金ペーストによりスクリーン印刷される。その後、このペーストは乾燥され焼成される。択一的に、背面電極１４を金のような別の貴金属、あるいはクロム、タングステン、モリブデン、タンタルまたはこれらの金属の合金のようなその他の金属により形成することもできる。
【００６４】
第１の誘電層１８は、周知の厚膜技術により背面電極上にディポジットされる。燐火層２２の誘電率よりも高い誘電率を生じさせるために、第１の誘電層１８は有利には強誘電性材料から生成され、最も有利にはペロブスカイト結晶構造を有するものから生成される。この材料は、ラミネートのための適切な動作温度にわたって、一般的には２０°Ｃ〜１００°Ｃにわたって、５００の最小誘電率を有するものである。いっそう有利には、第１の誘電層材料の誘電率は１０００またはそれ以上である。第１の誘電層１８のための実例としての材料は、ＰｂｎｂＯ3 、Ｂａｔｉｏ3 、ＳｒＴｉＯ3 およびＰｂＴｉＯ3 であって、殊にＰｂＮＢＯ3 が好ましい。
【００６５】
第１の誘電層１８のためにセラミック材料（すなわちラミネートの別の層を準備するのに十分に高い融点を有する電気的に絶縁する部材）を選択する場合、当業者であれば理解されるように、高い誘電率と高い絶縁耐力を有するものとして知られた材料が選択される。これらは材料の固有の特性であるが、緻密で透明な形状で存在するバルク材料に対して値が一般的に定められている。用いられるディポジット技術によりこれらの特性を変えることができる。材料の誘電率に関して、誘電率を出発材料の誘電率よりも著しく下げないようにする目的で、厚膜ディポジション技術およびこれに続く高温焼結により（約１ミクロンから約２ミクロンの範囲内の）大きな粒子サイズと、緻密な構造における高い透明度が全体的に維持される。同様に、厚膜ディポジション技術を用いることにより高い絶縁耐力が得られる。しかし層の絶縁耐力は結局は、完成したラミネートに動作電圧を印加することにより測定すべきである。
【００６６】
厚膜ディポジション技術は、上述のように従来より公知である。このような技術の場合、誘電材料は、全体的に均一な範囲の所望の厚さで、背面電極１４上にディポジットされる。厚膜ディポジション技術は、セラミック基板上の電子回路の製造時に頻繁に用いられる。スクリーン印刷は最も好ましい技術である。ペースト製造者により行われる推奨される焼結ステップで、市販の誘電ペーストを用いることができる。ペーストは、典型的には約１０００°Ｃである高温の焼結を可能にするように選択または形成すべきである。しかし他の技術で同様の結果を得ることができる。択一的である厚膜技術は、背面電極１４上に配線できるように”グリーンテープ”として誘電体を用いることである。このグリーンテープは重合マトリクスの誘電性粉体を有しており、これは後続の焼結プロセス中に燃焼させることができる。焼結前、このテープはフレキシブルであり、電極層１４上に平らに広げて押圧させることができる。スクリーン印刷された誘電体上におけるグリーンテープの１つの可能な利点は、これが燃焼されれば孔がいっそう僅かになることでいくらか緻密できることである。現在、グリーンテープ誘電体は容易に入手可能ではない。誘電体の厚膜ペーストも、背面電極層１４上に平らに広げて被着させることができるし、あるいはドクタブレードで塗布することができる。誘電性粉体の静電的なディポジションおよびこれに続く、粉体がその静電荷を失なう前にただちに行われる焼結のようないっそう複雑な技術を、付随的に用いることもできる。
【００６７】
図示されているように、第１の誘電層１８は有利にはペーストによりスクリーン印刷される。僅かな有孔性、高い結晶度および最小の解砕を達成するために、多重層へのディポジットおよびこれに続く高温での焼結が有利である。焼結温度は、使用される個々の材料に依存するが、背面電極１４または基板１２が耐え得る温度を越えないようにする。大部分の電極材料にとって、典型的には１０００°Ｃの温度が最大値である。第１の誘電層１８の厚さは、この層の誘電率と、燐光層２２および第２の誘電層２０の誘電率および厚さにより変化する。一般的に、第１の誘電層１８の厚さは１０〜３００ミクロンの範囲内であり、有利には２０〜１５０ミクロンの範囲内であり、さらに有利には３０〜１００ミクロンの範囲内である。
【００６８】
一般的に、誘電層の厚さおよび誘電率を定めるための基準は、最小動作電圧で適切な絶縁耐力が生じるように計算されるものとされる。これらの基準は以下で述べるように相互に関係がある。燐光層に対し約０．２〜２．０ミクロンの間の典型的な厚さの範囲（ｄ1 ）を与え、この燐光層に対し約５〜１０の間の誘電率の範囲（ｋ1 ）を与え、さらに誘電層に対し約１０6 〜１０7 Ｖ／ｍの絶縁耐力の範囲を定めると、本発明の誘電層のための典型的な厚さ（ｄ2 ）と誘電率（Ｋ2 ）の値を決定するために以下の式および計算を適用できる。上記の典型的な範囲を意味をもって変えようとする場合には、本発明の枠内からはずれることなく、これらの式ならびに計算をｄ2 とｋ2 の値を決定するためのガイドラインとして用いることができる。
【００６９】
１つの均一の誘電層と、２つの導電性の電極間に挟まれた１つの均一の非導電性の燐光層とを有する２重の層に加わる電圧Ｖは、式１により定められる：
Ｖ＝Ｅ2 ＊ｄ2 ＋Ｅ1 ＊ｄ1 （１）
この場合、Ｅ2 は誘電層における電界強度、Ｅ1 は燐光層における電界強度、ｄ2 は誘電層の厚さ，ｄ1 は燐光層の厚さである。
【００７０】
これらの計算において、電界方向は、燐光層と誘電層との間の介在領域に対し垂直である。式１は、閾値電圧よりも低い電圧が印加されるかぎりあてはまる。この閾値電圧において、燐光層における電界強度は、燐光層が電気的に降伏し始め、素子が光を送出し始めるのに十分に高いものである。
【００７１】
電磁理論により、異なる誘電率を有する２つの絶縁材料間の介在領域に垂直な電気変位（電束密度）Ｄの成分は、介在領域にわたり連続的である。ある材料中のこの電気変位成分は、誘電率と、同じ方向の電界成分との積として定義されている。この関係から、２重層構造における介在領域に対し式２が導出される：
ｋ2 ＊Ｅ2 ＝ｋ1 ＊Ｅ1 （２）
この場合、ｋ2 は誘電材料の誘電率であり、ｋ1 は燐光材料の誘電率である。
【００７２】
式１および２を合成して式３を得ることができる：
Ｖ＝（ｋ1 ＊ｄ2 ／ｋ2 ＋ｄ1 ）＊Ｅ1 （３）
閾値電圧を最小化するために、式３の第１項は実用に即して小さくする必要がある。燐光層の発する光を最大にするために、第２項は燐光層の厚さの選択の要求により定められる。これらの数値を定める際、第１項は第２項の１０分の１の大きさになるように選択する。この条件を式３に代入することにより式４が得られる：
ｄ2 ／ｋ2 ＝０．１＊ｄ1 ／ｋ1 （４）
式４により、燐光層の特性に関して誘電層の厚さとその誘電率との比が得られる。この厚さは、燐光層が閾値電圧を超過して導通したときに、印加された電圧全体を保持するのに絶縁層の絶縁耐力が十分であるようにするという要求から独自に決定される。厚さは式５を用いて算出される：
ｄ2 ＝Ｖ／Ｓ （５）
この場合、Ｓは誘電材料の絶縁耐力である。
【００７３】
上述の式およびｄ1 、ｋ1 、Ｓに対し適切な値を用いることにより、本発明明細書および特許請求の範囲に記載した誘電層の厚さならびに誘電率の範囲が得られる。
【００７４】
前述のように、第１の誘電層１８が、燐光層と隣接する十分に滑らかな表面を有し（すなわち続いてディポジットされる燐光層が所定の励起電圧で全体的に均一に発光するのに十分な滑らかな表面を有し）、この燐光層２２と両立性があれば、第２の誘電層２０は不要である。一般的に、表面の起伏が約１０００ミクロン（これは１つのピクセル幅にほぼ等しい）にわたって約０．５ミクロンより大きく変化していなければ十分である。この間隔において０．１〜０．２ミクロンの表面起伏であればいっそう好ましい。第１の誘電層１８が十分に滑らかな表面を有していても燐光層２２との所望の両立性を有していなければ、両立性を得るためにさらに別の材料層（有利には誘電層であるがそうである必要はない）を、たとえば薄膜技術により加えてもよい。
【００７５】
第２の誘電層２０が必要とされる場合、この層は第１の誘電層上に生成される。第２の誘電層２０は第１の誘電層１８の誘電率よりも小さい誘電率を有することができ、典型的にはさらに薄い層（有利には２ミクロンよりは大きくいっそう有利には２〜１０ミクロン）として生成される。第２の誘電層の所望の厚さは一般的に滑らかさの関数であり、つまり滑らかな表面が得られるならば、この層はできるかぎり薄くすることができる。滑らかな表面を得るために、有利にはゾル・ゲル・ディポジション技術が用いられ、これに続いて高温での焼結が行われる。ゾル・ゲル・ディポジション技術は従来からよく知られており、たとえば "Fundamental Principles of Sol Gel Technology", R. W. Jones The Institute of Metals, 1989 を参照されたい。一般的に、ゾル・ゲル・プロセスにより、溶剤をまだ保持している間、コロイドゲルまたは重合高分子網状構造として溶液から取り出される前に、ゾルにおいて分子レベルで材料を混合することができる。溶剤を除去すれば、高レベルの緻密な多孔率の固体が残される。したがって表面自由エネルギーの値が高められ、その他のほとんどの技術を用いて行われるよりも低い温度で固体を焼結し濃度を高めることができる。
【００７６】
ゾル・ゲル材料は、滑らかな表面を得るように第１の誘電層１８上へディポジットされる。このゾル・ゲル・プロセスにより、滑らかな表面を生じさせることに加えて焼結された厚膜層上の孔を埋めることができるようになる。スピンディポジションまたは浸せきが最も好ましい。これらは長年にわたり半導体産業において主として写真製版プロセスで用いられている技術である。スピンディポジションの場合、高速で−典型的には毎分数千回転で−スピンする第１の誘電層１８上へゾル材料がドロップされる。望ましければゾルを数段階、ディポジット可能である。層２０の厚さは、ゾル・ゲルの粘度を変化させることにより、およびスピン速度を変えることにより制御される。スピニングの後、湿ったゾル・ゲルの薄い層が表面上に生成される。セラミック表面を生成するために、一般的には１０００゜Ｃよりも低い温度でゾル・ゲル層２０が焼結される。ゾルは浸せきによってもディポジットできる。被覆されるべき表面がゾル中へ浸され、次に一定の速度で−通常は著しくゆっくりと−引き出される。層の厚さは、ゾルの粘度および引き出し速度を変化させることにより制御される。さらに、ゾルをスクリーン印刷またはスプレイコーティングしてもよいが、これらの技術では層の厚さを制御するのは比較的困難である。
【００７７】
第２の誘電層２０に使用される材料は有利には強誘電性のセラミック材料であり、高い誘電率を生じさせるためにこのセラミック材料は有利にはペロブスカイト結晶構造を有する。有利にはこの誘電率は、２つの誘電層１８、２０における電圧変動を避けるために、第１の誘電層の誘電率と同様のものである。とはいえ、第２の誘電体２０で用いられるいっそう薄い層では誘電率は約２０だけ小さい誘電率を使うことができ、しかし有利には１００より大きくする。実例としての材料には、ジルコン酸−チタン酸鉛（ＰＺＴ）、ランタン酸−ジルコン酸−チタン酸鉛（ＰＬＺＴ）、および第１の誘電層１８で使用されるＳｒ、ＰｂおよびＢａのチタン酸が含まれ、この場合、ＰＺＴとＰＬＺＴが最も好ましい。
【００７８】
次の層のディポジションに好適な滑らかなセラミック表面を生成するために、ＰＺＴまたはＰＬＺＴは有利には、スピンディポジションおよびこれに続く約６００゜Ｃより低い温度での焼結により、ゾル・ゲルとしてディポジットされる。
【００７９】
ディポジットされるべき次の層は典型的には燐光層２２であるが、上述のように、燐光層との介在領域をいっそう改善する目的で、本発明の枠内で第２の誘電層２０の上にさらに別の層を設けることもできる。たとえば、良好な注入性と両立性が得られることで知られた材料の薄膜層を用いることができる。
【００８０】
燐光層２２は、電子ビームエバポレータによる真空蒸着やスパッタリング等のような周知の薄膜ディポジション技術によりディポジットされる。好ましい燐光材料はＺｎＳ：Ｍｎであるが、異なる色の光を発する別の燐光体も知られている。燐光層２２は典型的には約０．５ミクロンの厚さと約５〜１０の誘電率を有する。
【００８１】
燐光層２２の上の別の透過性の誘電層は不要であるが、望ましければ設けてもよい。
【００８２】
前面電極層２４は燐光層２２（設けられているならば別の誘電層）上に直接、ディポジットされる。この前面電極は透過性であり有利には、電子ビームエバポレータにおける真空蒸着のような薄膜ディポジション技術で知られているインジウムスズ酸化物（ＩＴＯ）から生成される。
【００８３】
ラミネート１０は典型的には焼きなまされ、次にガラスのようなシール層２６で密閉される。
【００８４】
本発明による典型的な厚さの値を有する有利なラミネートは、背面から前面までについて以下のとおりである：
基板層 アルミナ
背面電極 Ａｇ／Ｐｔアドレス線路 １０ミクロン
第１の誘電層 ニオブ酸鉛 ３０ミクロン
第２の誘電層 ジルコン酸−チタン酸鉛 ２ミクロン
燐光層 ＺｎＳ：Ｍｎ ０．５ミクロン
前面電極 ＩＴＯ ０．１ミクロン
シール層 ガラス １０〜２０ミクロン
大きなＥＬディスプレイの場合、層の厚さを変化させることができる。たとえばゾル・ゲル層の厚さは、所望の滑らかさを得るために典型的には約６〜１０ミクロン増やされる。同様に、ＩＴＯ層の厚さは大きなディスプレイの場合には０．３ミクロンまで増やすことができる。
【００８５】
本発明によれば、エレクトロルミネセンスラミネートの前面と背面のアドレス線路と電圧駆動回路との接続は、有利には背面基板中のスルーホールを貫通させることにより行われる。ＥＬラミネートは本発明の厚い誘電層を−これは必要ではないが−有するのが最も好ましい。
【００８６】
電圧駆動回路は（典型的には高電圧駆動チップと称される）電圧駆動コンポーネントを有している。ビデオ入力信号に応じてピクセルを選択的に励起させるために、このコンポーネントの出力側は、背面電極と前面電極の個々の行アドレス線路と列アドレス線路に接続されている。電圧駆動回路およびコンポーネントは従来技術において一般的に知られている。本発明を説明するために、スルーホール接続は、公知のパッケージ化された高電圧駆動チップ用に設けられたものであり、この高電圧駆動チップは、周知のリフローはんだ付け技術により背面基板上に表面取り付けされる。この形式の高電圧駆動チップは、慣用の対称パルス駆動形および非対称パルス駆動形として知られている。
【００８７】
しかし、当業者ならば気付くように、特殊なドライバ回路ないしドライバ構成要素は変形可能であり、そのようにして、当然、貫通ホールのパターンおよび、ドライバ回路に接続するために設けられた回路パターンに影響を与えることがある。本発明は、実施例として、ドライバ回路全体またはその一部分だけを後側の基板上に取付けることができる。例えば、高圧パッケージチップを使う代わりに、むき出しのシリコンダイ（チップ）を慣用のダイアタッチ方法を用いて基板上に使うことができ、そして、慣用のワイヤボンディング技術を用いてチップを基板上のドライバ回路に接続することができる。この場合、ドライバチップは、基板上の僅少な領域しか占有せず、ドライバ回路のすべてを基板上に配設することができる。その結果、超薄形ディスプレイパネルを、直接ビデオ信号にインターフェース結合し、かつ直接直流電力源に接続することができる。そのようなディスプレイは、ディスプレイを必要とする超薄形ポータブル製品で有用である。もちろん、基板の後側にドライバ回路を取付けることができることは、いかなるサイズのディスプレイにも適用でき、比較的大きなディスプレイならば、基板の後側に直接ドライブ回路を設けるために一層大きなスペースを提供することができる。
【００８８】
本発明の回路接続状態が、図３〜図１０に示されている。上述のように、特殊な貫通ホールと回路パターンは、図示の目的のために、後側基板の反対側に高圧ドライバチップ３０を取付けるために設けられている。特殊なチップ選択は、スーパーテックスＨＶ７０２２ＰＪが列アドレス線１４への接続用であり、スーパーテックスＨＶ８３０８ＰＪおよびＨＶ８４０８ＰＪ（スーパーテックス社、カリフォルニア州、サニーベイル在）が行アドレス線２４への接続用である。後者の２つのチップは、一方のリードパターンが他方のリードパターンのミラーイメージであるという点で異なっている。
【００８９】
図を参照すると、ＥＬラミネート１０は、有利には（必ずというわけではないが）、本発明の２層誘電層１８，２０で構成されており、このようにして後側の基板１２から前方から視た側に向かって構成されている。後側基板１２は貫通（スルー）ホール３２と共に穿孔されており、そのパターンは、基板１２と貫通ホール３２とがアドレス線１４，２４（後で形成される）の両終端に最も近くなるようにされている。または、択一的に、付加的な貫通ホールをアドレス線に沿って所定の間隔を置いた関係で設けることができる。これは、高抵抗性の前方ＩＴＯアドレス線への接続を行なうのに有用である。図４のパターンは、方形基板１２上のＥＬラミネート１０への接続用であり、方形基板１２には、列アドレス線（後側電極）１４が比較的長い寸法に沿って設けられ、行アドレス線（前側電極）２４が比較的短い寸法に沿って設けられている。
【００９０】
貫通ホール３２は、有利にはレーザによって形成される。ホール３２は、典型的には、レーザ穿孔プロセスの性質により一方の側面上に拡げられており、その側面は、導電材料をホールの中に通すのを容易にするために基板１２の後側面である。
【００９１】
ＥＬラミネートで使われる基板１２は、後続の処理ステップで遭遇する温度を引下げることができるようなものであるべきである。典型的には、使われる基板は、ラミネートを堅固に支持するのに充分なものであって、後続の、薄膜ペーストおよびゾル・ゲル材料用の焼成焼結に耐えるために８５０°Ｃ以上の温度に対して安定しているものである。従って、基板は、レーザ光に対して不透過性であるべきであり、それは、レーザ穿孔により貫孔ホール３２を形成できるようにするためである。最後に、基板は、後続ステップで使われる薄膜ペーストの良好な付着性を提供すべきである。クリスタルラインセラミック材料と不伝導性ガラス状材料が使われる。アルミナは特に有利である。
【００９２】
導電材料の回路パターン３４は、図５に示されたパターンで、基板１２の後側面に印刷される。このステップでは、導電材料は、上述のようにして、貫通ホール３２を通って引かれる。基板１２の後側面の回路パターン３４は、貫通ホール３２の毎々の周囲の後側コネクタパッド３６、高圧ドライバチップ（図示していない）の出力用のチップコネクタパッド３８、更に、ドライブ回路（図示していない）の残部に接続するためのコネクタパッド（ラベルされていない）、および図示のように多数のコネクタパッド間の電気リード（ラベルされていない）から構成されている。
【００９３】
導電材料は、有利には、スクリーン印刷によって付けられた導電薄膜ペーストである。
【００９４】
各貫通ホール３２を貫通する導電路を形成するために、基板１２の前方側面上が真空にされ、他方、回路３４は、後側面に印刷される。これは、有利には、基板１２をマスタプレートを有する真空テーブル上に置くことによって達成され、その際、マスタプレートは、基板１２と真空との間で図４のパターンで穿孔されたホールを有している。マスタプレートの各ホールは、整列され、基板１２のホールより幾分大きい。真空が均一に加えられるのを確実にするために、回路が印刷されるまで、真空は加えられない。真空は、導電材料が基板の前方側面へ貫通して引かれるまで続けられる。その時点で、導電材料の小量が基板１２の前方側面へ貫通して引張られ、貫通ホール壁が被覆される。薄膜ペーストは、それから、公知の手順に従って焼成される。
【００９５】
このステップに続いて、回路パッド補強パターン４２は、有利には（必ずではないが）、図７に示されたように印刷される。導電材料と同様に、印刷および焼成ステップが続けられる。
【００９６】
列アドレス線１４とコネクタパッド４０ａ，４０ｂは、それから、基板１２の前方側面に形成され、有利には、銀／プラチナペーストのような薄膜導電ペーストをスクリーン印刷することによって行なわれる。アドレス線パターンは図６に示されており、基板１２の長手方向に沿って延在し、前方（列）コネクタパッド４０ａで終わる列を有している。この同じステップの間、前方（行）コネクタパッド４０ｂは、行アドレス線を貫通ホール３２を経てドライブ回路に最終的に接続するために設けられている。導電ペーストは、有利には、上述のように、貫通ホール３２を通って引き抜かれ、その際、基板の後側回路側から真空が加えられる。
【００９７】
貫通ホール３２を通って導電路を形成する手段は、薄膜導電ペーストから形成されるために、上で詳述したが、導電ペーストは、従来技術で公知のように、電気プレートされた貫通ホールのように、または非電気的プレーティングによって貫通ホールが形成されるようにして、形成され、そのようにして、基板に適切に付着した電気プレートされた材料が提供され、および後続層がプレートコンダクタに付着される。
【００９８】
本発明の薄膜誘電層１８は、その際、有利に形成され、上述のようにして焼成される。
【００９９】
基板の後側回路面は、その際、後側シーラント４４を用いて有利にシールされ、その際例えば、薄膜ガラスペーストを用いたスクリーン印刷によって、コネクタパッドを高圧ドライバチップの取付のために、およびコネクタピン４５をドライバ回路（図示していない）の残部に取付けるために、露出したままにされている。シーリングパターンは、図８に示されている。
【０１００】
ＥＬラミネートは次にゾルゲル層２０、りん層２２およびフロント行アドレス線２４により補完される。フロント行アドレス線２４のためのパターンは図９に示されている。これはフロント（行）コネクタパッド４０の近傍で終端する基板１２の厚さにわたる平行の行から構成する。必要に応じて、行アドレス線２４とフロント（行）コネクタパッド４０との間の電気的相互接続４６は、信頼できる電気的接続の目的で設けられる。これらは有利に、図１０に示されているパターンでシャドウマスクを介して、銀のような導電材料をプリントすることにより形成される。
【０１０１】
前述のフロントシーリング層２６が湿気透過を阻止する目的で設けられる。
【０１０２】
本発明によれば、ＥＬラミネート１０のフロントＩＴＯアドレス線２４は、有利にレーザ描画により形成される。このレーザ描画技術を、本発明の有利なＥＬラミネート１０に関連づけて示す。しかしレーザ描画技術は、上側層および下側層を有するプレーナラミネートをパターン化する時に一層広く適用されることは、理解されるべきである。この点に関して、ＩＴＯおよびりん層２４，２２は、実質的にレーザ光を吸収しない上側層を有する。さらに厚膜なまりニオビウム誘電体層１８となまりジルコン酸塩チタン酸塩のゾルゲル層２０は、レーザ光を吸収する下側層を有する。他の代表的な材料は透明な（透光性の）導体としてＳｎＯ2、Ｉｎ2Ｏ3を含む。
【０１０３】
通常は、本発明の思想において、上側層は可視光線を透過する材料であり、下側層は可視光線を透過しない材料である。そのため下側の材料は直接的に穿孔され、上側層は間接的に穿孔される。この場合に可視の領域における、または電磁スペクトルの赤外線領域における波長を有するレーザービームを用いて、穿孔される。このレーザーによる穿孔法は、半導体，液晶ディスプレー、ソーラセルおよびＥＬディスプレーにおいて広く使用される。
【０１０４】
レーザー描画の精度および分解能（切り込みの深さおよび幅）を制御する目的で、かつ層の爆発的な非薄片化を回避する目的で、および層の間の相互拡散を最小化する目的で、材料の所定の特性および層の厚さを守るべきである。
【０１０５】
２層のラミネートに関して次の関係が維持される。
【０１０６】
ただし αuＴu＞αoＴo、
αu＝下側層の吸収係数、
αo＝上側層の吸収係数、
Ｔu＝下側層の厚さ、
Ｔo＝上側層の厚さ、
積αuＴuは積αoＴoよりも著しく大きくすると一層有利である。
【０１０７】
複数個の上側透明層および／または複数個の不透明層が設けられる時は、各々の層に対する積αuＴuの和が、各々の層に対する積αoＴoの和よりも大きくすべきである、即ち
ΣiαuiＴui＞ΣiαoiＴoi
上述の関数が維持される時は、本発明のステップにより下側層の一部だけを、その全体の厚さを貫通して切り込むことなしに、直接穿孔すべきであり、上側層の全体の厚さを貫通して間接的に穿孔すべきである。
【０１０８】
間接的な穿孔により上側層が軟化できる前におよび／または気化する前に、下側層の中において熱または蒸気圧が形成されると、爆発的な非ラミネート化が生ずることがある。それ故、上側層における材料は、下側層における材料が融解して気化する温度よりも、低い温度で融解して気化すべきである。
【０１０９】
高い分解能の切り込む性能を向上させる目的で、下側層における材料の熱伝導率を、上側層における材料のそれよりも小さくすると有利である。両方の層の熱伝導率は、穿孔されつつある領域から、この領域がレーザ光に照射されている間中に、大きい熱が放熱されないように選定される。
【０１１０】
層の間の物質の相互拡散を回避する目的で、この過程のための拡散時間は、穿孔されるべき領域がレーザビームに照射されて時間よりも、長くすべきである。
【０１１１】
前述の特性は材料に対して知られており、どの材料が本発明のレーザ描画過程に適切であるかを前もって知らせることができる。
【０１１２】
レーザ切り込みの分解能、爆発的な非ラミネート化および相互拡散も、レーザビームのエネルギおよび走査速度により影響される。しかし前述の関係が守られると、これらの別のレーザ条件が通常は維持されて、これらの別のレーザ条件は、直接的な穿孔および間接的な穿孔の所望の結果を達成するために制御および変化が可能となる。
【０１１３】
可視領域または赤外線領域における波長を有するレーザビームを供給するレーザ光線は公知である。二酸化炭素レーザ、アルゴンレーザおよびＹＡＧレーザはその一例である。全部のレーザは４００ｎｍより大きい波長を有する。パルス波レーザまたは持続波レーザを使用できる。後者は鋭い高い分解能の切りこみを形成するために有利である。レーザビームは適切なレンズ装置により集束される。その目的は上側層の完全な除去のための、十分な局所的な密度を保証するためである。通常はレーザビームのエネルギー密度は、カットされる溝が、上側の透明層の厚さよりも十分に大きくなるように、設定される。透明層が電極アドレス線を含む時は、これにより、アドレス線が明瞭に定められ電気的に絶縁されることが保証される。
【０１１４】
描画は、描画される材料に対してレーザビームを移動させることにより行なわれる。一層有利には、描画されるべき材料を、レーザビームに相対的に移動可能なｘｙ座標テーブル上に載置することにより行なわれる。
【０１１５】
アドレス線を描画するためには、ｘ方向へ（即ち書き込みされるアドレス線に垂直に）移動可能なテーブルが有利であり、レーザビームはｙ方向へ即ちアドレス線に沿って移動可能である。
【０１１６】
レーザ描画中に気化されるまたは分解される材料は、レーザビームの近傍に設けられる真空により、描画される材料から除去できる。
【０１１７】
本発明による有利なＥＬラミネート１０、酸化インジウムすずの薄い層２４は公知の方法によりりん層２２の上に被着される。ＩＴＯを被着するための真空被着法またはＩＴＯを被着する方法は、米国特許第４５６８５７８号公報および第４８４９２５２号公報に示されている。ＩＴＯ以外の材料を例えばふっ素でドーピングされた酸化すずを使用することもできる。光学的に透明な誘電体層は、ＩＴＯとりん層２４，２２との間に設けることができる。ＰＺＴの有利なゾルゲル層２０およびなまりニオビウムの厚膜誘電体層が、りん層の下に設けられる。ＥＬラミネート１０は、上述の様に、従来のＴＦＥＬ装置とは逆のシーケンスで形成される。これは従来の様に、下側の不透明な誘電体の層１８，２０の上方の上側の透明層として、本発明によるレーザ描画に適するＩＴＯ層２４およびりん層２２を残す。
【０１１８】
個々の行アドレス線２４は前述のようにレーザで描画される。レーザビームはゾルゲル層２０の少なくとも一部および、厚い下方の誘電体層１８のわずかな部分を直接除去し、ＩＴＯおよびりん層２４，２２をそれらの厚さにわたり間接的に除去する。これは隣り合うアドレス線の間の信頼できる絶縁ギャップを残す。
【０１１９】
行アドレス線２４は上述の駆動回路へ接続されている。詳細には上述の有利な貫通ホール接続により、電気的な相互接続４６が（レーザ描画に先立って）、図１０で示されたパターンで銀を蒸着することにより、最終的にアドレス線を形成するＩＴＯ層の一部と重なる位置において形成される。
【０１２０】
次にアドレス線が上述のように描画される。
【０１２１】
完成されたＥＬラミネートは上述のように、フロント可視面上に保護用ポリマーシールをスプレーすることにより、またはフロント表面へガラス板を接着することにより、シールできる。
【０１２２】
透明な導体材料を描画するための間接的な穿孔を用いることにより、複数個の利点が得られる。高い瞬時出力を有する紫外線パルスレーザではなく、可視領域における光を送出する著しく低いエネルギーの接続波レーザが使用できる。このレーザはコストを低減できるだけでなく、削除された切り込み上の一層なめらかな線を形成する。このことは高い解像度のＥＬディスプレーのために著しく重要である。透明材料の直接の穿孔は、穿孔の行なわれる領域から熱が拡がる阻止するのに十分短い時間における穿孔のために必要なエネルギーを送出する著しく高い瞬時レーザエネルギーを必要とする。透明な基板上に設けられる透明な導体を直接穿孔するための従来技術における試みにおいては、レーザエネルギーのごく小部分だけが、透明な導体材料により直接供給される；光の大部分は両方の透明な層を通過する。多くの場合、間接的な穿孔は、層の間の相互拡散の問題点を最小化する。なぜならば透明層の気化させるための熱は透明層の底から生ずるからである。このことが下側の層の中への材料の拡散ではなく、穿孔される材料の外部への除去を促進する。このことはＥＬディスプレーにおける誘電体層およびりん層の品質を維持するために重要である。
【０１２３】
本発明はさらに以下の変形実施例により示されている。
実施例１
この実施例は、バリウムチタン酸塩の厚膜層（Ｍｉｙａｔａ他の文献におけるセラミックシートとして用いられる材料）を簡単に印刷することが、条件の下での電気的絶縁破壊に左右されることを示す。
【０１２４】
単１ピクセルエレクトロルミネセンス素子は、Ｃｏｏｒｓセラミック（Ｇｒａｎｄ Ｊｕｎｃｔｉｏｎ，Ｃｏｌｏｒａｄｏ，Ｕ．Ｓ．Ａ）から得られるアルミナ基板（５ｃｍ平方、厚さ０．１ｃｍ）の上に形成された。背面電極層が基板上に中央に縁からは離されて当接される。使用される材料は銀／プラチナ導体である。これは電子工学においては従来のようにアドレス線として印刷されている。詳細にはＣｅｒｍａｌｌｏｙ＃Ｃ４７４７（Ｃｅｒｍａｌｌｏｙ，Ｃｏｎｓｈｏｈｏｃｋｅｎ，Ｐａから入手可能である）が、３２０のメッシュステンレススチールスクリーンにより厚膜ペーストとしてスクリーン印刷され、感光剤でコーティングされた。この感光剤はフォトマスクを通して紫外線で照射された。その目的はプリントのために維持された感光剤の領域を露光するためである。露光されなかった感光剤は水で溶かして除去された。この個所にはペーストがスクリーンを通して印刷される。次に残りの感光剤が付加的な光照射によりさらに硬化された。プリントされたペーストは１５０℃の炉の中で数分間、乾燥されて、このペーストメーカによりすすめられる温度プロフィールでＢＴＵモデルＴＦＦ１４２−７９０Ａ２４ベルト炉において空気中で加熱された。最大プロセス温度は８５０℃であった。加熱された電極導体層の得られた厚さは約９ミクロンであった。
【０１２５】
誘電体層はこの電極層の上に次のようにして形成される。バリウムチタン酸塩（ＥＳＬ＃４５２０−ＥｌＥｃｔｒｏｓｃｉｅｎｃｅ Ｌａｂｏｒａｔｏｒｉｅｓ，Ｋｉｎｇ ｏｆ Ｐｒｕｓｓｉａ，Ｐｅｎｎｓｙｌｖａｎｉａから入手可能、誘電定数２５００−３０００）が２００メッシュスクリーンを介して平方形のパターンにプリントされる。その結果、電極の線における電気接触パッドを除いて、すべてがおおわれた。印刷された誘電体ペーストは、製造者によりすすめられる温度プロフィルによりＢＴＵ炉の中の空気中で加熱された（最大温度９００−１０００℃）。得られた加熱された誘電体の厚さは１２〜１５ミクロンの範囲にある。次に同じ方法で第１の層の上に誘電体の第２のおよび第３の層がプリントされて加熱された。３つのプリントされて焼結された誘電体層の組み合わせられた厚さは４０〜５０ミクロンである。
【０１２６】
りん層が、公知の薄膜技術により誘電体層の上へ直接、被着された。詳細には、マンガンの１モルパーセントでドーピングした硫化銅の０．５ミクロンの厚さの層が、ＵＨＶ Ｉｎｓｔｒｕｅｍｅｎｔｓ Ｍｏｄｅｌ ６０００電子ビーム蒸着装置を用いて、誘電体層の上へ蒸着される。これらの層は蒸着装置の中で真空の下で加熱されて、約２分間、蒸着中に１５０℃の温度で維持される。
【０１２７】
りん層が、酸化インジウムすずから成る透明な電気導体の０．５ミクロンの層でコーティングされる。この層は、公知の薄膜被着技術により被着される、詳細には電子ビーム蒸着装置を用いて４００℃で真空の下で被着される。
【０１２８】
次にラミネートは空気中で１５分間、４５０℃で、酸化りんインジウム導体層を焼きなましする目的で、処理される。インジウムろう接点がＩＴＯ層へ設けられる。この素子はシリコンシール材（Ｓｉｌｉｃｏｎｅ Ｒｅｓｉｎ Ｃｌｅａｒ Ｌａｃｑｖｅｒ，ｃａｔ．＃４１９．Ｍ．Ｇ．Ｃｈｅｍｉｃａｌｓ）によりシールされる。
【０１２９】
この素子は２つの電極の間にＤＣ電圧を加えることにより試験される。この素子は、酸化インジウムすずへの接点の直接近傍の領域における誘電体層の電気的絶縁破壊を生ぜさせる電圧を加えて機能しなくなるか否かが観察される。
【０１３０】
この素子の故障が、誘電層が、りん層のために必要とされる滑らかな表面を形成しないために生じたことが推定される。微小なひびが表面に観察されることもある。しかしこのことは市販の誘電体ペースト中の障害となる材料の存在に起因することもある。そのため、チタン酸塩バリウムは本発明による単一のまたは第１の誘電体層として使用できないことを示す指標ではない。
実施例２
この実施例は、なまりニオブ酸塩−この材料はバリウムチタン酸塩よりも高い誘電定数および低い焼結温度を有することが知られている−を含むペーストから成るスクリーンプリント誘電体層が、適切な誘電率を与えるが発光はしないことを示す。
【０１３１】
素子は実施例１におけると同様に構成される。しかしニオブ酸塩の誘電体ペースト、Ｃｅｒｍａｌｌｏｙ＃ＩＰ９３３３（誘電体定数は約３５００、厚さは実施例１と同じ）から構成される誘電体層を有する。この素子は、テストされた時に、ＤＣ電圧４００Ｖが加えられた時にも誘電体絶縁破壊が生じなかった。しかしＡＣ電圧を加えても発光しなかった。
【０１３２】
発光しないことは、りん層との接続における両立性の問題に起因する。このことは、なまりニオブ酸塩が、本発明による単一のまたは第１の誘電体層として使用できないことを示す指標とすべきではない。
実施例３
この実施例は、本発明により構成される２層の誘電体を示す。即ちなまりニオブ酸塩の第１誘電体層（第２実施例における様に）およびなまりジルコン酸塩の第２誘電層である。所望の発光は達成された。
【０１３３】
実施例２におけると同様の素子が構成される。ただしゾルゲル工程を用いてなまりジルコン酸塩（ＰＺＴ）の層を、プリントされて加熱された誘電体層へ、りん層が被着される前に、被着させる付加的なステップを有する。ゾルは次のようにして準備された。酢酸が１０５℃で５分間、脱水される。酢酸なまり１２グラムが、無色の溶液を形成する目的で、８０°の脱水された酸の７ｍｌの中へ溶融された。この溶液は冷却されて、５．５４ｇのプロポキシ化ジルコニウムが、青黄色の溶液を形成する目的で溶液中へ混合された。この溶液は６０°〜８０°に５分間そのままにされ、その後に２．１８ｇのイソプロポキシ化チタンが撹拌しながら加えられた。生じた溶液は、残存している。溶質が溶融することを保証する目的で超音波バス中で撹拌された。次に１．７５ｍｌのエチレングリコール，プロパノール、水の４：２：１の溶液が、安定ゾルを形成する目的で加えられた。さらに多くのエチレングリコールがコーティングの前にスピンコーティングまたはディッピングのための所望の値へ粘性を調整する目的で、加えられた。準備された誘電体層は、回転コーティングされる、またはゾルでディッピングされた。回転コーティングの場合はゾルが、３０００ｒｐｍで水平面で回転中の第１誘電体層上へ滴化された。ディッピングの場合は、より高い粘性のゾルが使用された。ディッピング工程のために基板が５ｃｍ／分の速度でゾルから引き上げられた。得られたコーティングされたアセンブリは次に、ゾルをＰＺＴへ変化させるために温度６００℃で３０分間、炉の中の空気中で加熱された。ＰＺＴ層の厚さは約２〜３ミクロンであった。ＰＺＴ層の表面は、スクリーン印刷されて焼結された第１誘電体層の表面よりも著しく滑らかであることが観察された。
【０１３４】
ＰＺＴ層の被着に続いて、りん層および透明層が実施例１におけるように被着される。
【０１３５】
完成されたラミネートは、発光−電圧特性でＭｉｙａｔａ他により報告された特性に類似のまたはそれよりも良好の特性で、製造された。ディスプレーのための最小輝度のための閾値電圧は１１０Ｖであった。閾値（即ち１６０Ｖ，６０Ｈｚ）を上回わる５０Ｖにおける発光光度は５７フットランベールであった。
実施例４
この実施例は、誘電体層の厚さにおける変化は、動作電圧およびディスプレーの輝度に影響を与える。
【０１３６】
ディスプレーは実施例３におけるように構成された。異なる点は、３つではなく２つだけのスクリーン印刷された誘電体層が被着された。第１誘電体層の厚さはそれに応じて２５〜３０ミクロンへ低減された。
【０１３７】
最小輝度のための閾値電圧は７０Ｖ（実施例３において１１０燭光）が理論的な配慮から期待された。閾値を上回わる５０Ｖにおける輝度も、３５フットランベール（５７燭光フットランベール、実施例３）へ低減された。
実施例５
この実施例は、スルーホールを用いた駆動回路へ、ＥＬラミネートの行および列アドレス線を接続する有利な実施例を示す。
【０１３８】
アドレス指定可能なＥＬディスプレーは、実施例３において示された層被着の同じシーケンスを用いて、構成される。基板は０．０２５インチの厚さの長方形のアルミナであった。このアルミナは、長さインチで幅２インチの寸法を有するＣｏｏｒｓ Ｃｅｒａｍｉｃｓ （Ｇｒａｎｄ Ｊｕｎｃｔｉｏｎ，Ｃｏｌｏｒａｄｏ，Ｕ．Ｓ．Ａ）から入手された。基板は、図４に示されているパターンで、二酸化炭素レーザを用いて、直径０．００６インチの貫通ホールがあけられた。基板は、全部のホールが明瞭であることを保証する目的で、検査された。孔は、レーザに面している側では直径が約０．００８インチであり、反対側では約０．００６インチであることがわかった。大きい方の孔を有する側は、貫通ホールの中へ導電材料を挿入することを容易化する目的で、基板の裏側に選定された。
【０１３９】
これに続いて、図５に示された回路パターンが、Ｃｅｒｍａｌｌｏｙ＃４７４０銀プラチナペーストを用いて、３２５のメッシュステンレスステンレススチールスクリーンにより、プリントされた。このプリント工程中に基板は、図４に示されたのと同一のパターンで開けられた０．０４０インチの孔を有するマスタプレートと心合わせされ、さらに基板における貫通ホールを通って導電ペースを引き出すためにマスタプレートの下に真空が加えられる（即ち基板の紙面側から見て、全面へ）。このステップは、基板における貫通ホールの各々を通る導電路と共に、図５の回路パターンを形成した。真空の印加における一様性を保証する目的で、真空は、基板がプリントされてからはじめて加えられる。この部分は、貫通ホールが充てんされることを保証する。
【０１４０】
プリントに続いて、基板が、ペースト製造者により進められる温度プロフィルで、ＢＴＵモデルＴＦＦ１４２−７９０Ａ２４の中で加熱される。最高温度は８５０℃であった。
【０１４１】
このステップに続いて、図７に示された回路補強パターンがプリントされて基板の回路裏側が加熱される（同じＣｅｒｍａｌｌｏｙ導電ペーストを用いて）。このステップがこの回路パターンを、電気接続が実質的になされるべき所定の領域において、より厚くさせる。
【０１４２】
次に列アドレス線および前側の列および行コネクタパッドは、基板の前側の上へスクリーン印刷された。線は基板の長さにわたり、図６に示されている列コネクタパッドへ延在した。図５に示されている行コネクタパッドがこの同じステップにおいてプリントされる。列アドレス線およびコネクタパッドは同じプリント条件および加熱条件を用いて、同じ導電ペースト（Ｃｅｒｍａｌｌｏｙ＃４７４０）から形成された。基板は同じマスタプレート上で図４の貫通ホールにより位置定めされて、真空が、導電ペーストを貫通ホールを通して基板の裏側へ引き出す目的で下から加えられた。加熱された電極層の厚さは約８マイクロメータであった。１インチあたり５２アドレス線が形成され、さらに全部のアドレス線の数は６８であった。この部分は、貫通ホールが充てんされることを保証する目的で検査がなされた。
【０１４３】
３層の誘電体ペースト（Ｃｅｒｍａｌｌｏｙ＃ＩＰ９３３３）が、厚さが約５０マイクロメータの誘電体層を形成する目的で、実施例３に示されたように、プリントされて加熱された。
【０１４４】
次に基板の回路裏側がシールされた。厚膜ガラスペースト（Ｈｅｒａｅｕｓ ＩＰ９０２８，Ｈｅｒａｅｕｓ−Ｃｅｒｍａｌｌｏｙ，Ｃｏｎｓｈｏｈｏｃｋｅｎ，Ｐａ製）が、図８に示されているパターンで２５０メッシュスクリーンを用いてスクリーンプリントされた。高電圧駆動チップへおよび他の駆動回路へ接続するためのコネクタパッドはカバーされなかった。次にガラスシール層が、製造者により勧められる温度プロフィルを用いて、ＢＴＵベルト炉の中で最高が７００℃の温度で加熱された。
【０１４５】
前述の加熱中に基板は、回路側の上のプリントされた材料と炉のベルトとの間の接触を回避する目的でセラミック材料部材の上で支持された。
【０１４６】
ゾルゲル層は実施例３に述べたように実質的に浸漬によって形成される。３つ又は４つのゾルゲル層が典型的には用いられる。例えば落球粘度計によって測定されたほぼ１００ｃＰの粘度を有する混合からの１０〜２５ｓｅｃ／ｉｎのプーリングレートでもって用いられる。浸漬層の間ではゾルゲルは１１０℃で１０分間乾燥される。バキュームチャックはラミネートのアクティブ領域に亘って行われ、ゾルゲルは残りの領域を外して水洗される。その後当該層はベルトファーネスにおいて約６６０℃で２５分間焼結される。これによりゾルゲル全体の厚さが３〜１０μｍの間で達成される。これは１％のマンガンによってドーピングされ０．５〜１．０μｍの厚さの硫化亜鉛が用いられた実施例３の燐光層によって引き継がれる。
【０１４７】
アドレスラインの行は実施例３において既述したようにインジウム−スズ−酸化物の付着されたものである（図９にパターンが示されている）。そこでは１インチ毎に約５２のアドレスラインの行が存在し全体では２５６の行となる。ライン間の間隔は０．００１インチで、ライン幅は０．０１９インチである（ｃｅｎｔｅｒ ｔｏ ｃｅｎｔｅｒ）。
【０１４８】
図１０に示したパターンのように銀はシャドウマスクを通って行コネクタパッドへのアドレスラインの行の電気的接続形成のためにホールコンダクタを通って基板上に蒸着される。
【０１４９】
ラミネートの見えている表面はシリコンシーラントによってシールされる。このシリコンシーラントはディスプレイのフロント表面全体に亘って噴霧されている。このシーラントにはＭ．Ｇ．ケミカルのシリコン樹脂クリアラッカ，Ｃａｔ＃４１９が用いられる。
【０１５０】
ディスプレイ全体は、基板の後側に設けられた回路上の列と行のパッドの対を交差して６０Ｈｚ１６０Ｖの矩形波信号を供給するパルス発生器との接続によって検査される。ディスプレイの各ピクセルは個別の照明に基づくものであり、電圧を供給された場合の実施例３において測定されたものと同じ一貫した強度である。機能的に障害のあるピクセルは１７４０８の全ピクセル中から見つけだされる。
実施例６
この実施例では本発明のＥＬラミネートのインジウム−スズ−酸化物−アドレスラインがスクライビングされるレーザの有利な具体例が示されている。
【０１５１】
アドレスで呼び出せるマトリックスディスプレイは以下のプロセスで用いられるセラミック基板上に構成されている。このセラミック基板は厚さは０．０２５インチで、長さ６インチ、幅２インチのアルミナ矩形体あり、Ｃｏｏｒｓ Ｃｅｒａｍｉｃｓ（Ｇｒａｎｄ Ｊｕｎｃｔｉｏｎ，Ｃｏｌｏｒａｄｏ，Ｕ．Ｓ．Ａ）から得られる。この基板にはカーボンディオキシードレーザを用いて直径０．００６インチのホールが開けられる。このパターンは図４に示されている。これらのホール全てが貫通していることを保証するためにその一部が検査される。
【０１５２】
このステップに続いて図５に示されている回路パターンが３２５の網のステンレススクリーンによってプリントされる（このスクリーンにはＣｅｒｍａｌｌｏｙ（Ｃｏｎｓｈｏｈｏｃｋｅｎ Ｐｎｎｓｙｌｖａｎｉａ，Ｕ．Ｓ．Ａ）＃４７４０シルバー白金ペーストが使用される）。プリント過程の間は、基板がマスタープレートに配列される。このマスタプレートはプリント中に基板ホールへのバキュームの供給を容易にするための基板と同じパタンで開けられた０．０４インチのホールを有している。バキュームは、一部の焼結の後にセラミック基板を通る伝導性パスの形成を容易にするためにホールを通してペーストを吸収する。この一部は大気中にてＢＴＵモデルＴＦＦ１４２−７９０Ａ２４ベルトファーネスにおいてペースト製造元の推薦する温度データ、すなわち最大温度８５０℃でもって焼結される。
【０１５３】
このステップに続いて、図７に示されている回路補強パターンがプリントされ基板後方の回路側に焼結される（ここでも前述の“Ｃｅｌｌｍａｌｏｙ”導電性ペーストと同じものが使用される）。このステップは、その後に電気的接続のなされる確実な領域において比較的厚い回路パターンを生ぜしめる。
【０１５４】
これに続いて、アドレスライン列のセットとコネクタパッドは基板の見えている前面にプリントされる。これらのラインは基板の全長に沿ってコネクタパッドまで延在している（図６）。コネクタパッドの行はこのステップ（図６）において形成される。アドレスライン列とカラムコネクタパッド列は、同じプリント及び焼結状態で用いられる同じシルバ−白金ペーストから形成される。基板は図４の貫通ホールを有している同じマスタプレート上に位置している。バキュームは下方から貫通ホールを通って基板の後側に向けて導電性ペーストを押し出すために供給される。焼結された電極層の厚さは約８μｍである。１インチ毎に５２のアドレスラインが存在し、アドレスラインの総数は６８である。
【０１５５】
鉛・ニオブ酸塩誘電ペースト（Ｃｅｒｍａｌｌｏｙ＃ＩＰ９３３３）の次の３つの層はその後プリントされベルトファーナンスにおいて製造元で推奨されている温度コンディション（最大温度８５０℃）でもってアドレスライン列の上部に焼結される。誘電層の結合厚さは５０μｍである。
【０１５６】
このステップに続いて、基板後方の回路側は、そのパタンが図８に示されている実施例５に基づきシールされる。
【０１５７】
次に３〜１０μｍの厚さの鉛・ジルコン酸塩・チタネート（ＰＺＴ）の層は、なめらかな表面を形成するために鉛・ニオブ酸塩誘電ペースト上に付着される。実施例５に基づき使用され浸漬されるゾルゲル技術が用いられている。薄膜状の燐光層は、電磁ビームを用いた公知方式の蒸発によって付着される。燐光層は１％のマンガンでもってドーピングされた硫酸亜鉛である。これは０．５〜１μｍの間の厚さに亘って付着される。
【０１５８】
次のステップは３００ｎｍの厚さの、インジウム・錫酸化物（ＩＴＯ）の層を公知方式の電磁ビーム蒸発の用いられた燐光層の上に付着させることである。
【０１５９】
このＩＴＯ層は、５１４．５ｎｍの波長に反転されるアルゴンイオンレーザの２ｗａｔｔ ＣＷ（連続波長）を用いて２５６のアドレスラインへパターン化される。ＥＬラミネートは可動のＸ軸テーブル上に取り付けられる。このＸ軸テーブルはラミネートをレーザビームによってスクライビングされるラインに対して垂直方向に動かす。レーザービームはラインをスクライビングするためにＹ軸方向に動かされる。レーザービームは１２マクロメータのスポットに収束され、レーザー出力は次のように調整される。すなわちインジウム・錫酸化物とその下の燐光層とその下の結合された誘電層の約１０％とが、（約１．８Ｗ）のレーザービームの走査された個所において取り除かれるように調整される。走査速度は、それぞれ約４０μｍ又は２５μｍのギャップをおき、６〜８μｍ又は３〜４μｍの深さでもってアドレスラインを設けるために約１００ｍｍ／ｓｅｃ及び５００ｍｍ／ｓｅｃに制御される。アドレスライン間（例えばライン中央間）の間隔は約５００μｍである。基板近傍のバキュームは材料の蒸発と除去を中止させる。透過電極のパターンにおいては図９に示されているように除去が一度に完全に行われる。全ディスプレイ上では約５０のアドレスラインの行が１インチ毎に存在し、全体で２５６のカラムが存在する。
【０１６０】
ＩＴＯカラムラインがスクライビングされる前にフロント（行）コネクタパッドと最初のＩＴＯアドレスラインとの間のシルバー・内部接続部が図１０のパターン図に示されているようにシャドウマスクを通ってシルバーからスクリーン印刷される。
【０１６１】
レーザースクライビングの後では全ディスプレイのフロントビュー側が保護ポリマコーティング剤を噴霧される（ＭＧケミカル製シリコンリジンクリアラッカ，ｃａｔ＃４１９）。
【０１６２】
ディスプレイはその後選択されたピクセルを横断する電圧を、パルス電力供給部との接続によって供給されて検査される。このパルス電力供給部は１６０Ｖのパルス電圧を６４Ｈｚの繰返し周波数で供給する。各ピクセルは前記実施例の単一ピクセル装置に相応する光度でもって確実に点灯する。
【０１６３】
当該実施例のアドレスラインによれば写真平版技術形式によって得られるものよりも高度なものが基本的に得られる。
【０１６４】
実際に使用され得る装置の典型例ではＩＴＯアドレスラインの幅が１８０〜２０５μｍで、ライン間のギャップが６５〜８０μｍである。前記のことから出発して本発明によれば２５μｍと４０μｍのギャップがレーザの走査速度に依存して生ぜしめられる。このような高い解決手段はディスプレイの全体に対して能動的な領域の比較的高いレシオを考慮するものとなる。なぜなら比較的小さなギャップで比較的ワイドなＩＴＯアドレスラインが使用され得るからである。
実施例７
この実施例は本発明に従って誘電的に構成された２つの層で表される。但しこの実施例では最初の誘電層は、前記実施例３及び４で用いられたペーストよりも誘電率の高いペーストから形成される。
【０１６５】
この装置は前記実施例の３から出発して構成されているが、しかしながら第１の誘電層は鉛・ニオブ酸塩ペーストから形成される。このペーストは、ナンバ４２１０を用いて電気化学実験から高キャパシタンスペーストＫとして得られる。焼結されたペーストは約１００００の誘電率を有する。最初の誘電層は約５０μｍの厚さを有する。ＰＴＺのゾルゲル層には実施例３に記載されたように約５μｍの厚さが適用される。
【０１６６】
この装置は最小輝度に対して９１Ｖの閾値電圧と１５０Ｖで５０フートランベルトの光度でもって機能する。
実施例８
この実施例は誘電的に構成された２つの層で表される。この場合第１の誘電層は鉛・ニオブ酸塩ペーストで形成され、第２の誘電層は鉛・ランタン・ジルコン酸塩・チタン酸塩ペースト（ＰＬＺＴ）から形成される。このＰＬＺＴは約１０００の誘電率を有している。このＰＬＺＴにおいてはジルコニウム：チタニウム：ランタンの質量比が５２：３２：１６である。
【０１６７】
実施例３から出発するものとして構成された装置は以下のようにして生成されたゾルゲル層を有している。
【０１６８】
５０ｍｌの氷酢酸の中へ純度９９．５％の酢酸鉛１２０グラムを溶解する。この溶液は９０℃まで熱せられる。その後７０℃まで冷やされる前に２分間この温度で保持される。次に５５．４グラムのジルコニウムプロポキシードを加え、この溶液を８０℃まで熱し、この温度で１分間保持する。７０℃まで冷された後にチタニウム・イソプロポキシードが２１．８グラム加えられる。次に、硝酸ランタン１１．４グラムを２０ｍｌの氷酢酸で溶解して、前記溶液に加える。最後にこの溶液を安定化させ、粘度を適合値へ調整するために、エチレングリコール１０ｍｌ，プロパン−２ｏｌ ５ｍｌ，脱塩水２．５ｍｌがそれぞれ加えられる。
【０１６９】
ＰＬＺＴゾルゲル層は前記実施例３に記載されたものと類似の手段による浸漬によって形成された最初の誘電層に用いられる。浸漬された部分はＰＬＺＴに対する第２の層に転化させるために６００℃でもって焼結される。ＰＬＺＴの４つの層が、燐光層の付着のための十分に滑らかな表面を作成するために前記のような連続的な浸漬と焼結によって使用される。全体で５μｍの厚さが得られる。
【０１７０】
この装置は７５Ｖの閾値電圧と１５０Ｖで３７フートランベルトの光度でもって機能する。
【０１７１】
これまでに言及してきた全ての記載は、本発明に関係する熟練を要する形式の特殊技術レベルを示すものである。全ての記載はここにおいて関係により言及されるべく各個別の記載が詳細かつ個別に示されたものであるのと同じ範囲の言及でもって具体化されたものである。
【０１７２】
本明細書において用いられた専門的用語及び表現は説明のための用語として用いられたものであって限定を加えるためのものではない。またこのような専門用語及び表現の使用に関してこれまでに図示及び説明してきた特徴に相応するものを除外するほどに強調されたものでもない。あくまでも本発明の範囲は請求項において明示され限定されているものであることを述べておく。
【０１７３】
発明の効果
本発明により、改善されたエレクトロルミネセンスラミネート誘電層構造体およびこの誘電層構造体を生成する方法が提供される。
【図面の簡単な説明】
【０１７４】
【図１】本発明の２つの誘電層を含むラミネート構造体の横断面図である。
【図２】図１のラミネート構造体の平面図である。
【図３】列電極アドレス線路および行電極アドレス線路を電圧駆動回路の電圧駆動コンポーネントと接続する有利な実施例を示す、行電極に沿って切断されたラミネート構造体の横断面図である。
【図４】アドレス線路と駆動回路の電圧駆動コンポーネントとを電気接続するためのスルーホールの有利なパターンの設けられた背面基板の平面図である。
【図５】背面基板の背面側に印刷された有利な駆動回路パターンの平面図である。
【図６】背面基板の前面側に印刷された列電極および行経路の平面図である。
【図７】図５の駆動回路パターン上に有利に印刷された回路経路補強パターンの平面図である。
【図８】図５および図７の駆動回路パターンと回路経路補強パターン上に有利に印刷されたシーリングガラスパターンの平面図である。
【図９】行電極線路パターンの平面図である。
【図１０】図９の行線路と図６の行経路との間に印刷された電気接続の平面図である。
【符号の説明】
【０１７５】
１０ 誘電層構造体
１２ 基板
１４ 背面電極
１８ 第１の誘電層
２０ 第２の誘電層
２２ 燐光層
２４ 前面電極
２６ シール層
【特許請求の範囲】
【請求項１】
ＥＬラミネートから電圧駆動回路へ電気接続されたエレクトロルミネセンスディスプレイパネルを形成する方法であって、該ＥＬラミネートは交差するアドレス線路の前面のセットと背面のセットとの間に挟まれた燐光層を有しており、背面アドレス線路はラミネートを支持する堅固な背面基板上に形成され、前記燐光層は１つ又は２つ以上の誘電層により背面アドレス線路から分離されて成る、エレクトロルミネセンスディスプレイパネルを形成する方法において、
（ａ）前記ＥＬラミネートを支持することができる堅固な背面基板を準備する段階と、
（ｂ）前記堅固な背面基板に、続いて形成されるアドレス線路の接続のためにパターン化された複数のスルーホールを形成する段階と、
（ｃ）続いて形成される各アドレス線路を電圧駆動回路と電気接続するために、前記堅固な背面基板中のスルーホールの各々を貫通する導電経路を形成し、続いて焼成する段階と、
（ｄ）前記堅固な背面基板上に離間された背面アドレス線路を形成し、続いて焼成する段階であって、一端がスルーホールに隣接して終端しかつ前記導電経路と電気接続されている各背面アドレス線路を形成する段階と、
（ｅ）前記スルーホール、前記導電経路及び前記背面アドレス線路を形成後に、背面アドレス線路上に誘電層を形成する段階であって、該誘電層は、厚膜技術により前記背面電極上にセラミック材料をディポジットし、続いて焼成することにより形成する段階と、
（ｆ）前記誘電層上に燐光層を形成する段階と、
（ｇ）前記燐光層上に離間された前面アドレス線路を形成する段階であって、その一端がスルーホールに近接して終端しかつ導電経路と電気接続している前面アドレス線路を形成する段階と、
を備えることを特徴とする方法。
【請求項２】
前記電圧駆動回路は電圧駆動コンポーネントを有しており、電圧駆動コンポーネントが基板の背面に回路パターンで設けられ、かつ前記コンポーネントの出力側は各スルーホールを貫通した導電経路により前面アドレス線路及び背面アドレス線路に接続されるようなパターンで、回路パターンが基板の背面上に印刷され、
スルーホールの各々を貫通する導体経路は、基板背面上に回路パターンで印刷された厚膜導電性ペーストから形成され、基板の両側の前面コネクタ路と背面コネクタ路とを形成するために基板中のスルーホールを貫通して引き出され、かつ焼成され、前記背面コネクタ路は電圧駆動回路へ電気接続しており、前記前面コネクタ路は背面アドレス線路へ電気接続しており、かつ前記前面アドレス線路を、第２の導電材料を用いて又は前面アドレス線路及び背面アドレス線路の一端が前面コネクタ路を覆うかのいずれかによって前面コネクタ路に接続することを特徴とする請求項１記載の方法。
【請求項３】
前記基板と前記背面アドレス線路は、約８５０°Ｃの温度に耐え得る材料から成ることを特徴とする請求項２記載の方法。
【請求項４】
前記基板は不透明であり、前記スルーホールはレーザにより形成されることを特徴とする請求項３記載の方法。
【請求項５】
前記基板はアルミナであることを特徴とする請求項４記載の方法。
【請求項６】
前記基板は概して方形であり、前記スルーホールは少なくとも前記基板の２つの側において続いて形成される前面アドレス線路端部及び背面アドレス線路端部に隣接する基板の周囲に形成されることを特徴とする請求項２記載の方法。
【請求項７】
導電経路、背面回路パターン、及び前面コネクタ路及び背面コネクタ路中の導電材料は焼成された銀／プラチナペーストであり、前記前面アドレス線路を前記前面コネクタ路に接続するために使用した前記導電材料は銀であることを特徴とする請求項６記載の方法。
【請求項８】
前記スルーホールは前記アドレス線路の一端又は両端に隣接するようにパターン化されている請求項２記載の方法。
【請求項９】
前記アドレス線路の長さ方向に沿って離間してスルーホールを形成することを含む請求項２又は８のいずれかに記載の方法。
【請求項１０】
ＥＬラミネートから電圧駆動回路へ電気接続されたエレクトロルミネセンスディスプレイパネルを形成する方法であって、該ＥＬラミネートは交差するアドレス線路の前面のセットと背面のセットとの間に挟まれた燐光層を有しており、背面アドレス線路はラミネートを支持する堅固な背面基板上に形成され、前記燐光層は１つ又は２つ以上の誘電層により背面アドレス線路および前面アドレス線路から分離されて成る、エレクトロルミネセンスディスプレイパネルを形成する方法において、
（ａ）前記ＥＬラミネートを支持することができる堅固な背面基板を準備する段階と、
（ｂ）前記堅固な背面基板に、続いて形成されるアドレス線路の接続のためにパターン化された複数のスルーホールを形成する段階と、
（ｃ）続いて形成される各アドレス線路を電圧駆動回路と電気接続するために、前記堅固な背面基板中のスルーホールの各々を貫通する導電経路を形成し、続いて焼成する段階と、
前記電圧駆動回路は電圧駆動コンポーネントを有しており、電圧駆動コンポーネントが基板の背面に回路パターンで設けられ、かつ前記コンポーネントの出力側は各スルーホールを貫通した導電経路により前面アドレス線路及び背面アドレス線路に接続されるようなパターンで、回路パターンが基板の背面上に印刷され、
スルーホールの各々を貫通する導体経路は、基板背面上に回路パターンで印刷された厚膜導電性ペーストから形成され、基板の両側の前面コネクタ路と背面コネクタ路とを形成するために基板中のスルーホールを貫通して引き出され、かつ焼成され、前記背面コネクタ路は電圧駆動回路へ電気接続しており、前記前面コネクタ路は背面アドレス線路へ電気接続しており、かつ前記前面アドレス線路を、第２の導電材料を用いて又は前面アドレス線路及び背面アドレス線路の一端が前面コネクタ路を覆うかのいずれかによって前面コネクタ路に接続するところの段階と、
（ｄ）前記堅固な背面基板上に離間された背面アドレス線路を形成し、続いて焼成する段階であって、一端がスルーホールに隣接して終端しかつ前記導電経路と電気接続されている各背面アドレス線路を形成する段階と、
（ｅ）前記スルーホール、前記導電経路及び前記背面アドレス線路を形成後に、背面アドレス線路上に誘電層を形成する段階であって、該誘電層は、厚膜技術により前記背面電極上にセラミック材料をディポジットし、続いて焼成することにより形成する段階と、
（ｆ）前記誘電層上に燐光層を形成する段階と、
（ｇ）前記燐光層上に透過性誘電層を形成する段階と、
（ｈ）透過性誘電層上に離間された前面アドレス線路を形成する段階であって、その一端がスルーホールに近接して終端しかつ導電経路と電気接続している前面アドレス線路を形成する段階と、
を備えることを特徴とする方法。
【請求項１１】
前記スルーホールは前記アドレス線路の一端又は両端に隣接するようにパターン化されている請求項１０記載の方法。
【請求項１２】
前記アドレス線路の長さ方向に沿って離間してスルーホールを形成することを含む請求項１０又は１１のいずれかに記載の方法。
【請求項１】
ＥＬラミネートから電圧駆動回路へ電気接続されたエレクトロルミネセンスディスプレイパネルを形成する方法であって、該ＥＬラミネートは交差するアドレス線路の前面のセットと背面のセットとの間に挟まれた燐光層を有しており、背面アドレス線路はラミネートを支持する堅固な背面基板上に形成され、前記燐光層は１つ又は２つ以上の誘電層により背面アドレス線路から分離されて成る、エレクトロルミネセンスディスプレイパネルを形成する方法において、
（ａ）前記ＥＬラミネートを支持することができる堅固な背面基板を準備する段階と、
（ｂ）前記堅固な背面基板に、続いて形成されるアドレス線路の接続のためにパターン化された複数のスルーホールを形成する段階と、
（ｃ）続いて形成される各アドレス線路を電圧駆動回路と電気接続するために、前記堅固な背面基板中のスルーホールの各々を貫通する導電経路を形成し、続いて焼成する段階と、
（ｄ）前記堅固な背面基板上に離間された背面アドレス線路を形成し、続いて焼成する段階であって、一端がスルーホールに隣接して終端しかつ前記導電経路と電気接続されている各背面アドレス線路を形成する段階と、
（ｅ）前記スルーホール、前記導電経路及び前記背面アドレス線路を形成後に、背面アドレス線路上に誘電層を形成する段階であって、該誘電層は、厚膜技術により前記背面電極上にセラミック材料をディポジットし、続いて焼成することにより形成する段階と、
（ｆ）前記誘電層上に燐光層を形成する段階と、
（ｇ）前記燐光層上に離間された前面アドレス線路を形成する段階であって、その一端がスルーホールに近接して終端しかつ導電経路と電気接続している前面アドレス線路を形成する段階と、
を備えることを特徴とする方法。
【請求項２】
前記電圧駆動回路は電圧駆動コンポーネントを有しており、電圧駆動コンポーネントが基板の背面に回路パターンで設けられ、かつ前記コンポーネントの出力側は各スルーホールを貫通した導電経路により前面アドレス線路及び背面アドレス線路に接続されるようなパターンで、回路パターンが基板の背面上に印刷され、
スルーホールの各々を貫通する導体経路は、基板背面上に回路パターンで印刷された厚膜導電性ペーストから形成され、基板の両側の前面コネクタ路と背面コネクタ路とを形成するために基板中のスルーホールを貫通して引き出され、かつ焼成され、前記背面コネクタ路は電圧駆動回路へ電気接続しており、前記前面コネクタ路は背面アドレス線路へ電気接続しており、かつ前記前面アドレス線路を、第２の導電材料を用いて又は前面アドレス線路及び背面アドレス線路の一端が前面コネクタ路を覆うかのいずれかによって前面コネクタ路に接続することを特徴とする請求項１記載の方法。
【請求項３】
前記基板と前記背面アドレス線路は、約８５０°Ｃの温度に耐え得る材料から成ることを特徴とする請求項２記載の方法。
【請求項４】
前記基板は不透明であり、前記スルーホールはレーザにより形成されることを特徴とする請求項３記載の方法。
【請求項５】
前記基板はアルミナであることを特徴とする請求項４記載の方法。
【請求項６】
前記基板は概して方形であり、前記スルーホールは少なくとも前記基板の２つの側において続いて形成される前面アドレス線路端部及び背面アドレス線路端部に隣接する基板の周囲に形成されることを特徴とする請求項２記載の方法。
【請求項７】
導電経路、背面回路パターン、及び前面コネクタ路及び背面コネクタ路中の導電材料は焼成された銀／プラチナペーストであり、前記前面アドレス線路を前記前面コネクタ路に接続するために使用した前記導電材料は銀であることを特徴とする請求項６記載の方法。
【請求項８】
前記スルーホールは前記アドレス線路の一端又は両端に隣接するようにパターン化されている請求項２記載の方法。
【請求項９】
前記アドレス線路の長さ方向に沿って離間してスルーホールを形成することを含む請求項２又は８のいずれかに記載の方法。
【請求項１０】
ＥＬラミネートから電圧駆動回路へ電気接続されたエレクトロルミネセンスディスプレイパネルを形成する方法であって、該ＥＬラミネートは交差するアドレス線路の前面のセットと背面のセットとの間に挟まれた燐光層を有しており、背面アドレス線路はラミネートを支持する堅固な背面基板上に形成され、前記燐光層は１つ又は２つ以上の誘電層により背面アドレス線路および前面アドレス線路から分離されて成る、エレクトロルミネセンスディスプレイパネルを形成する方法において、
（ａ）前記ＥＬラミネートを支持することができる堅固な背面基板を準備する段階と、
（ｂ）前記堅固な背面基板に、続いて形成されるアドレス線路の接続のためにパターン化された複数のスルーホールを形成する段階と、
（ｃ）続いて形成される各アドレス線路を電圧駆動回路と電気接続するために、前記堅固な背面基板中のスルーホールの各々を貫通する導電経路を形成し、続いて焼成する段階と、
前記電圧駆動回路は電圧駆動コンポーネントを有しており、電圧駆動コンポーネントが基板の背面に回路パターンで設けられ、かつ前記コンポーネントの出力側は各スルーホールを貫通した導電経路により前面アドレス線路及び背面アドレス線路に接続されるようなパターンで、回路パターンが基板の背面上に印刷され、
スルーホールの各々を貫通する導体経路は、基板背面上に回路パターンで印刷された厚膜導電性ペーストから形成され、基板の両側の前面コネクタ路と背面コネクタ路とを形成するために基板中のスルーホールを貫通して引き出され、かつ焼成され、前記背面コネクタ路は電圧駆動回路へ電気接続しており、前記前面コネクタ路は背面アドレス線路へ電気接続しており、かつ前記前面アドレス線路を、第２の導電材料を用いて又は前面アドレス線路及び背面アドレス線路の一端が前面コネクタ路を覆うかのいずれかによって前面コネクタ路に接続するところの段階と、
（ｄ）前記堅固な背面基板上に離間された背面アドレス線路を形成し、続いて焼成する段階であって、一端がスルーホールに隣接して終端しかつ前記導電経路と電気接続されている各背面アドレス線路を形成する段階と、
（ｅ）前記スルーホール、前記導電経路及び前記背面アドレス線路を形成後に、背面アドレス線路上に誘電層を形成する段階であって、該誘電層は、厚膜技術により前記背面電極上にセラミック材料をディポジットし、続いて焼成することにより形成する段階と、
（ｆ）前記誘電層上に燐光層を形成する段階と、
（ｇ）前記燐光層上に透過性誘電層を形成する段階と、
（ｈ）透過性誘電層上に離間された前面アドレス線路を形成する段階であって、その一端がスルーホールに近接して終端しかつ導電経路と電気接続している前面アドレス線路を形成する段階と、
を備えることを特徴とする方法。
【請求項１１】
前記スルーホールは前記アドレス線路の一端又は両端に隣接するようにパターン化されている請求項１０記載の方法。
【請求項１２】
前記アドレス線路の長さ方向に沿って離間してスルーホールを形成することを含む請求項１０又は１１のいずれかに記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００６−３２３６５（Ｐ２００６−３２３６５Ａ）
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願番号】特願２００５−２９１４９８（Ｐ２００５−２９１４９８）
【出願日】平成１７年１０月４日（２００５．１０．４）
【分割の表示】特願２００４−１９９７８８（Ｐ２００４−１９９７８８）の分割
【原出願日】平成５年１２月２４日（１９９３．１２．２４）
【出願人】（５０５０８９９１３）アイファイアー・テクノロジー・コープ (18)
【Ｆターム（参考）】
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願日】平成１７年１０月４日（２００５．１０．４）
【分割の表示】特願２００４−１９９７８８（Ｐ２００４−１９９７８８）の分割
【原出願日】平成５年１２月２４日（１９９３．１２．２４）
【出願人】（５０５０８９９１３）アイファイアー・テクノロジー・コープ (18)
【Ｆターム（参考）】
[ Back to top ]