Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
グラフェン構造の製造方法及びこれを用いた半導体装置の製造方法
説明

グラフェン構造の製造方法及びこれを用いた半導体装置の製造方法

【課題】所望の位置にグラフェン膜を有するグラフェン構造及びこれを用いた半導体装置を提供する。
【解決手段】所定の基材3上において、炭素含有層4と、少なくともケイ素を含む炭素化合物層5とを順次に積層し、その上に絶縁膜層6を形成した後、絶縁膜層の一部をエッチングにより取り除いた基板に対してアニーリングを実施し、絶縁膜の除去部にのみグラフェン膜7を形成したグラフェン構造1を形成し、これを用いて表面にショットキー電極8、およびオーミック電極9,10を形成させて半導体装置2を作製する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、所望の位置にグラフェン膜を有するグラフェン構造の製造方法に関し、詳しくは、高移動度のFET(Field Effect Transistor)などの電子デバイスを構成する構造として好適に用いることができるグラフェン構造の製造方法、及びこれを用いた半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体技術は、ムーアの法則に従って微細化が進められてきたが、その微細化にも限界が見えてきた。そのような状況の中で、近年、炭素のナノ構造を基本とする材料に対する関心は高まってきており、例えば、カーボンナノチューブ、フラーレン、グラフェンなどのナノ材料を用いた次世代超高速デバイスへの応用研究が精力的に展開されている。
【0003】
この中で、グラフェンは炭素原子が六角形に繋がった平面構造であって化学的に安定しており、バリスティック伝導特性や大電流密度耐性などの優れた特性を持つことから、高移動度のFETなどの電子デバイスに利用できる材料として注目されている。
【0004】
グラフェン膜の製造方法としては、テープを用い、グラファイトからグラフェンを基板に転移する方法が紹介されている。しかしながら、この方法では大面積のグラフェン膜の作製が困難であり、大面積化に向けて、炭化ケイ素(SiC)から選択的にSiを除く方法、あるいは化学蒸着(CVD)法などが検討されているが、いずれの場合も、所望の位置にグラフェン膜を形成することが難しいという問題があった。
【0005】
さらに、所望の個所にグラフェンを形成する方法として、シリコンカーバイド(SiC)基板上に絶縁膜を用いてパターンを形成した後、所望の部位の絶縁膜を除去してシリコン面を露出させ、加熱することで、露出部分にグラフェンを作製する方法(例えば特許文献1)などがある。しかしながら、SiCを基板として用いるため、高価で、しかも超高真空、あるいは高温プロセスを必要とするという問題があった。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−335532号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の課題は、プロセス上の大きな制約がなく、かつ安価に、所望の位置にグラフェン膜を有するグラフェン構造の製造方法及びこれを用いた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記課題を解決すべく、本発明者らはSiCを基材に用いず、所望の位置に均一なグラフェン層を形成すべく検討した。その結果、基材との格子不整合を緩和するために、基材表面に炭素含有層を形成し、さらに前記炭素含有層上に少なくともケイ素(Si)を含む炭素化合物を形成した後、前記炭素化合物層上に絶縁膜層を形成し、前記絶縁膜層の一部をエッチングにより取り除いたグラフェン膜付き基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にのみグラフェン膜を形成し、さらに、グラフェン膜上にショットキー電極およびオーミック電極を形成して、半導体装置を作製することにより、半導体装置の特性を向上できることを見出した。すなわち本発明によれば、以下のグラフェン構造の製造方法、及びこれを用いた半導体装置の製造方法が提供される。
【0009】
[1] 基材と、前記基材上に形成された炭素含有層と、前記炭素含有層上に形成された炭素化合物層と、前記炭素化合物層上に形成された絶縁膜層と、前記絶縁膜層の一部をエッチングにより取り除いた基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にグラフェン膜を形成してなるグラフェン構造の製造方法。
【0010】
[2] 前記炭素含有層は、加熱した基材に炭素あるいは炭素化合物を供給することにより形成された炭素含有層、またはプラズマ状態の炭素を基板に供給することにより形成される前記[1]に記載のグラフェン構造の製造方法。
【0011】
[3] 前記アニーリングを実施する工程において、アニール温度を1200〜1400℃とする前記[1]または[2]のいずれか1つに記載のグラフェン構造の製造方法。
【0012】
[4] 前記基材は、サファイア、ZnO、MgO、Si、Si−Ge、およびAlNのいずれかの単結晶である前記[1]〜[3]のいずれか1つに記載のグラフェン構造の製造方法。
【0013】
[5] 前記炭素含有層は、炭素の含有率が50原子%以上である前記[1]〜[4]のいずれか1つに記載のグラフェン構造の製造方法。
【0014】
[6] 前記炭素化合物層は、少なくともケイ素を含む炭素化合物層である前記[1]〜[5]のいずれか1つに記載のグラフェン構造の製造方法。
【0015】
[7] 前記[1]〜[6]のいずれか1つに記載のグラフェン構造の表面上にショットキー電極およびオーミック電極を備えることを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【0016】
【図1】本発明の第1の実施形態に係るグラフェン構造1およびこれを用いた半導体装置2の構成を示す概要図(膜断面図)である。
【図2】本発明の第1の実施形態に係る半導体装置2の上面図である。
【図3】本発明の第2の実施形態に係るグラフェン構造1およびこれを用いた半導体装置2の構成を示す概要図(膜断面図)である。
【発明を実施するための最良の形態】
【0017】
以下、図面を参照しつつ、本発明の実施の形態について説明する。本発明は以下の実施
形態に限定されるものではなく、発明の範囲を逸脱しない限りにおいて、変更、修正、改
良を加え得るものである。
【0018】
図1に示すグラフェン構造1および半導体装置2は第1の実施形態に係るものであり、
基材3と、この基材3上に形成された炭素含有層4と、この炭素含有層4上に形成された炭素化合物層5を含んでいる。本実施形態は、この炭素化合物層5上に絶縁層6を形成し、この絶縁層6の一部をエッチングにより取り除いた基板を得る。この基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にのみグラフェン膜7を形成してグラフェン構造1を得る。さらに、グラフェン構造1を用いて、グラフェン膜7上にショットキー電極8、およびオーミック電極9、10を形成したものである。
【0019】
炭素含有層4は、基材3と炭素化合物層5との格子定数差を補完するためのものであり、例えば炭素の含有率が50原子%以上 であることが好ましく、70原子%であることがより好ましい。また炭素含有層4は基材と炭素化合物層との格子定数差による応力緩和を目的として形成されるため、その厚みは10〜100nmが好ましく、20〜50nmがより好ましい。炭素含有層4は加熱した基板に炭素あるいは炭素化合物を供給することにより形成することができる。また、より高い結晶性を有するようにプラズマ状態の炭素を基板に供給することにより形成することもできる。
【0020】
炭素含有層4を有することによって、炭素化合物層5の結晶品質、さらには炭素化合物層5上に形成するグラフェン層7の結晶品質を向上させることができる。なお、炭素含有層4は、基材を構成する元素などの他にB、Ge、Zn、Al及びMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
【0021】
炭素化合物層5はSiを含むことが好ましい。Si含有量については特に限定されるものではないが、全元素に対して60原子%以下であることが好ましく、50原子%以下であることがより好ましい。ただし、Siは10原子%以上であることが好ましい。また炭素化合物層5の厚みは膜応力および膜の結晶性の点より0.1〜2μmが好ましく、0.3〜1μmであることがより好ましい。
【0022】
炭素化合物層5は、Siの他に、B、Al、Ge、ZnおよびMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。なお、基材3によっては、炭素化合物層5にケイ素(Si)を含まない場合もある。
【0023】
炭素化合物層5は、上記要件を満足する限り公知の成膜手段を用いて形成することがで
きる。例えば、化学蒸着(CVD)法を用い、炭素含有層4と同一バッチあるいは別バッチ
で形成することができる。また、熱あるいはプラズマによる分解反応で形成することもで
きる。
【0024】
絶縁膜層6は、SiO、Siなどの少なくともケイ素を含む酸化膜あるいは窒化膜であることが好ましい。また、公知のスパッタ装置などを用いて形成することができる。
パターン形成上絶縁膜6の厚みは過度に大きくすることは好ましくなく、50〜500nmの範囲で設定される。
【0025】
絶縁膜層6について、グラフェンを形成する所望の位置の絶縁膜を除去するように、フォトリソグラフィでパターンを形成した後、絶縁膜のエッチング除去を行う。絶縁膜層6のエッチングに関して、公知のドライエッチング装置を用いて行うことができる。例えば、塩素系ガスを使用した反応性イオンエッチング(RIE)装置などを用いることができる。
【0026】
グラフェン層7は絶縁膜のパターンを形成した後、アニーリングすることにより、絶縁膜層を除去した箇所にのみグラフェン膜7が形成される。アニール条件に応じてグラフェン層7は単層あるいは複数層の構造などと膜構成が変わる。特にアニール時間が短時間の場合に単層になり、長時間では多層膜構造になる。
【0027】
グラフェン層7は、上記要件を満足する限り公知のアニール手段を用いて形成することができる。例えば、金属ヒータ加熱方式、あるいは赤外線加熱方式などを用いることができる。また、不活性ガス雰囲気で大気圧あるいは減圧して高真空中で加熱を行うことができる。
【0028】
なお、基材3は、サファイア、ZnO、MgOなどの酸化物単結晶、Si、Si−Geなどの第4族あるいは第4族-第4族単結晶、AlNなどの第3族-第5族単結晶等の公知の基板材料から構成することができる。
【0029】
グラフェン層7を形成する時のアニール温度として、用いる基材の融点以下とし、例えばSi単結晶を用いる場合には、アニール温度は1200℃以上で、1400℃未満の範囲とすることが好ましく、1250〜1350℃がより好ましい。
【0030】
グラフェン構造の基板1を用いて、グラフェン構造の表面にショットキー電極8、およびオーミック電極9、10を形成することにより、半導体装置2を作製する。この時、場合によっては絶縁膜をエッチングした後、オーミック電極を形成することも可能である。なお、「ショットキー電極」と「オーミック電極」とは単独の金属又は異種の複数の金属が積層されてなる多層膜構造などを総称したものであり、作製すべき半導体装置の構造などに応じて適当な構成を採る。
【実施例】
【0031】
以下、実施例により本発明を具体的に説明する。実施例1では、グラフェン層形成後にグラフェン層周囲の絶縁膜パターンを残して作製した半導体装置の例をあげて説明する。一方、実施例2では、グラフェン層形成後にグラフェン層周囲の絶縁膜パターンを除去して作製した半導体装置の場合を例にあげて説明する。
(実施例1)
【0032】
2インチ径のSi(111)基板3をフッ酸で前処理した後、CVD装置の中に設置した。Hガス雰囲気中で基板を1100℃まで昇温した後、常圧でプロパン(C)ガスを流し、基板表面に厚さ50nmの炭素含有層4を形成した。次いで、基板温度を1100℃に保持したまま、圧力10Paとし、シラン(SiH)ガス及びプロパンガスを流して、前記炭素含有層4上に厚さ600nmの3C-SiCからなる炭素化合物層5を形成した。次に、絶縁膜として、厚み100nmの絶縁膜6をスパッタ装置により形成した後、フォトリソグラフィにより所望の個所が開口するようにパターンを形成した後、ドライエッチング装置により開口部のSiOをエッチング除去した。次いで、抵抗加熱方式のアニール装置に基板を導入し、Arガス雰囲気中、20℃/秒の昇温速度で1300℃まで加熱し、5分間保持した後、Arガス流量を増加させて速やかに降温することで、SiOを除去した個所にグラフェン膜7を形成した。そして、前記グラフェン構造1を用いて表面にショットキー電極8、オーミック電極9、10を形成し、半導体装置2を作製した。電極配置は、図1に示すとおりである。を形成した。ショットキー電極8としてPd(40nm)/Ti(20nm)/Au(60nm)の膜、オーミック電極9、10としてTi(25nm)/Al(100nm)をEB蒸着により形成した。図2に作製した半導体装置の上面図を示す。
(実施例2)
【0033】
2インチ径のSi(111)基板3上に実施例1と同様にして、炭素含有層4と、炭素化合物層5を形成した。さらに、実施例1と同様に、この炭素化合物層5上にSiO層6を形成し、フォトリソグラフィにより所望の個所が開口するようにパターンを形成した後、ドライエッチング装置により開口部のSiOをエッチング除去した。次いで、実施例1と同様に、アニーリングを実施することにより、SiO膜を除去した箇所にのみグラフェン膜7を形成した後、グラフェン層周囲のパターン化されたSiO膜をドライエッチング装置により除去した。なお、SiO膜除去後にラマン測定した結果から、SiO膜で覆われていた個所についてはグラフェン膜7の形成は見られなかった。
【0034】
次いで、SiO膜を除去したグラフェン構造1を用いて、実施例1と同様に、表面にオショットキー電極8、およびショットキー電極9、10を形成し、半導体装置2を作製した。電極配置は、図3に示すとおりである。
【産業上の利用可能性】
【0035】
本発明の方法は、高移動度のFET(Field Effect Transistor)などの電子デバイスの製造方法に利用することができる。
【符号の説明】
【0036】
1:グラフェン構造、2:半導体装置、3:基材、4:炭素含有層、5:炭素化合物層、
6:絶縁膜、7:グラフェン層、8ショットキー電極、9および10:オーミック電極

【特許請求の範囲】
【請求項1】
基材と、前記基材上に形成された炭素含有層と、前記炭素含有層上に形成された炭素化合物層と、前記炭素化合物層上に形成された絶縁膜層と、前記絶縁膜層の一部をエッチングにより取り除いた基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にグラフェン膜を形成してなるグラフェン構造の製造方法。
【請求項2】
前記炭素含有層は、加熱した基材に炭素あるいは炭素化合物を供給することにより形成された炭素含有層、またはプラズマ状態の炭素を基板に供給することにより形成される請求項1に記載のグラフェン構造の製造方法。
【請求項3】
前記アニーリングを実施する工程において、アニール温度を1200〜1400℃とする請求項1または2に記載のグラフェン構造の製造方法。
【請求項4】
前記基材は、サファイア、ZnO、MgO、Si、Si−Ge、およびAlNのいずれかの単結晶である請求項1〜3のいずれか1つに記載のグラフェン構造の製造方法。
【請求項5】
前記炭素含有層は、炭素の含有率が50原子%以上である請求項1〜4のいずれか1つに記載のグラフェン構造の製造方法。
【請求項6】
前記炭素化合物層は、少なくともケイ素を含む炭素化合物層である請求項1〜5のいずれか1つに記載のグラフェン構造の製造方法。
【請求項7】
請求項1〜6のいずれか1つに記載のグラフェン構造の表面上にショットキー電極およびオーミック電極を形成することを特徴とする半導体装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate


【公開番号】特開2013−98396(P2013−98396A)
【公開日】平成25年5月20日(2013.5.20)
【国際特許分類】
【出願番号】特願2011−240782(P2011−240782)
【出願日】平成23年11月2日(2011.11.2)
【国等の委託研究の成果に係る記載事項】(出願人による申告)国等の委託研究の成果に係る特許出願(文部科学省知的クラスター創成事業(第2期)〜東海広域ナノテクものづくりクラスター〜による、産業技術力強化法第19条の適用を受ける特許出願)
【出願人】(304021277)国立大学法人 名古屋工業大学 (784)
【Fターム(参考)】