ゲルマニウム前駆体、これを利用して形成されたGST薄膜、前記薄膜の製造方法及び相変化メモリ素子
【課題】ゲルマニウム前駆体、これを利用して形成されたGST薄膜、該薄膜の製造方法及び相変化メモリ素子を提供する。
【解決手段】ゲルマニウム、窒素及びシリコンを含有した低温蒸着用のゲルマニウム前駆体、これを利用して形成された窒素及びシリコンでドーピングされたGST薄膜、該薄膜の製造方法及び相変化メモリ素子である。これにより、低温蒸着用のゲルマニウム前駆体は、窒素及びシリコンを含有しているところ、薄膜、より具体的には、窒素及びシリコンでドーピングされたGST薄膜形成時に低温蒸着が可能である。特に、低温蒸着時、水素プラズマを利用できる。低温蒸着用のゲルマニウム前駆体を利用して形成された窒素及びシリコンでドーピングされたGST相変化膜は、減少したリセット電流を有するところ、これを備えたメモリ素子は、集積化が可能になり、高容量及び高速作動が可能である。
【解決手段】ゲルマニウム、窒素及びシリコンを含有した低温蒸着用のゲルマニウム前駆体、これを利用して形成された窒素及びシリコンでドーピングされたGST薄膜、該薄膜の製造方法及び相変化メモリ素子である。これにより、低温蒸着用のゲルマニウム前駆体は、窒素及びシリコンを含有しているところ、薄膜、より具体的には、窒素及びシリコンでドーピングされたGST薄膜形成時に低温蒸着が可能である。特に、低温蒸着時、水素プラズマを利用できる。低温蒸着用のゲルマニウム前駆体を利用して形成された窒素及びシリコンでドーピングされたGST相変化膜は、減少したリセット電流を有するところ、これを備えたメモリ素子は、集積化が可能になり、高容量及び高速作動が可能である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、GST(GeSbTe)薄膜製造用のゲルマニウム(Ge)前駆体、これを利用して形成されたGST薄膜及び前記薄膜の製造方法に係り、より詳細には、Ge、窒素(N)及びシリコン(Si)を含有した低温蒸着用のGe前駆体、これを利用して低温で形成されたGST薄膜及び前記薄膜の製造方法に関する。また、前記Ge前駆体を利用して形成されたGST相変化膜を備えた相変化メモリ素子に関する。
【背景技術】
【0002】
相変化物質は、温度によって結晶状態及び非晶質状態の相異なる状態を有する物質である。結晶状態は、非晶質状態に比べて低い抵抗値を示し、規則的な原子配列を有している。結晶状態及び非晶質状態は、相互可逆的な変化が可能である。すなわち、結晶状態から非晶質状態に変化させ、非晶質状態から再び結晶状態に変化させうる。相互変化可能な状態を有し、明確に区別されうる抵抗値を有する特性をメモリ素子に適用させたものが相変化メモリ素子(Phase−Change Memory Device:PRAM)である。
【0003】
PRAMの一般的な形態は、トランジスタのソースまたはドレイン領域にコンタクトプラグにより電気的に連結された相変化膜を備える。メモリとしての動作は、相変化膜の結晶構造変化による抵抗差を利用して行う。図1は、従来技術による一般的な形態のPRAMを示す図面である。以下、図1を参照して一般的な構造のPRAMについて説明する。
【0004】
図1に示すように、半導体基板10には、第1不純物領域11a及び第2不純物領域11bが形成されており、第1不純物領域11a及び第2不純物領域11bと接触し、ゲート絶縁層12及びゲート電極層13が形成されている。通常、第1不純物領域11aは、ソースと称し、第2不純物領域11bは、ドレインと称する。
【0005】
第1不純物領域11a、ゲート電極層13及び第2不純物領域11b上には、絶縁層15が形成されており、絶縁層15を貫通して第2不純物領域11bと接触するコンタクトプラグ14が形成されている。コンタクトプラグ14上には、下部電極16が形成されており、その上部に相変化膜17及び上部電極18が形成されている。
【0006】
前記のような構造のPRAMにデータを保存する方式を説明すれば、次の通りである。第2不純物領域11b及び下部電極16を介して印加された電流によって、下部電極16と相変化膜17の接触領域でジュール熱が発生し、これにより、相変化膜17の結晶構造に変化を起こすことでデータを保存する。すなわち、印加電流を適切に変化させて、相変化膜17との結晶構造を意図的に結晶状態または非晶質状態に変化させる。結晶質状態及び非晶質状態の変化による抵抗値が変わるため、保存された2相のデータ値を区別できる。
【0007】
現在、メモリ素子に応用できる多様な種類の相変化物質が知られているが、このうち代表的なものが、GST系の合金である。例えば、特許文献1には、カルコゲニド物質層を備えた半導体メモリ素子が開示されている。
メモリ装置の性能を向上させるためには、消費電流値を減少させることが必須である。特に、最も多く使用されている相変化物質であるGSTを採用したPRAMの場合、リセット電流値、すなわち、結晶状態から非晶質状態に遷移させるための電流値が大きい。
【0008】
図2は、GST(Ge2Sb2Te5)を相変化膜に使用したメモリ素子のリセット/セットプログラミングのための加熱温度を示すグラフである。
【0009】
図2に示すように、GSTの場合、セットプログラミング、すなわち、非晶質状態から結晶状態に変化させるためには、融点より低温で、ある程度時間を維持すれば結晶化が行われるということが分かる。そして、リセットプログラミング、すなわち、結晶状態を非晶質状態に変化させるためには、温度をほぼ融点(melting point:Tm)まで上げた後、急に冷却させねばならないということが分かる。この時、溶融点まで上げるために消費される電流値が比較的に大きいため、高集積メモリ素子の具現化に限界がある。
【特許文献1】韓国特許公開第2004−0100499号明細書
【発明の開示】
【発明が解決しようとする課題】
【0010】
前記問題点を解決するために、低温蒸着の可能なGe前駆体、前記Ge前駆体を利用して形成されることにより、リセット/セットプログラミングのための消費電流値が小さくなったGST薄膜、前記Ge前駆体を利用したGST薄膜の製造方法、及び前記Ge前駆体を利用して形成されたGST相変化膜を備えた相変化メモリ素子を提供することを目的とする。
【課題を解決するための手段】
【0011】
前記本発明の課題を達成するために、本発明の第1態様は、Ge、N及びSiを含有した低温蒸着用のGe前駆体を提供する。
前記本発明の課題を達成するために、本発明の第2態様は、Ge、N及びSiを含有した低温蒸着用のGe前駆体、アンチモン(Sb)前駆体及びテルル(Te)前駆体から由来し、N及びSiでドーピングされたGe−Sb−Te(GST)薄膜を提供する。
【0012】
前記本発明の課題を達成するために、本発明の第3態様は、350℃以下の蒸着温度下で、前記低温蒸着用のGe前駆体、Sb前駆体及びテルル前駆体を蒸着させて、N及びSiでドーピングされたGST薄膜の製造方法を提供する。
前記本発明の他の課題を達成するために、本発明の第4態様は、半導体基板と、前記半導体基板に形成された第1不純物領域及び第2不純物領域と、前記第1不純物領域と第2不純物領域との間のチャンネル領域上に形成されたゲート構造体と、前記第2不純物領域と連結された下部電極と、前記下部電極上に形成され、N及びSiでドーピングされたGST相変化膜と、前記相変化膜上に形成された上部電極と、を備え、前記N及びSiでドーピングされたGST相変化膜は、前記Ge前駆体、Sb前駆体及びテルル前駆体を利用して形成された相変化メモリ素子を提供する。
【0013】
本発明に係るGe前駆体は、N及びSiを含有するところ、これを利用すれば、各種素子に適した均一な厚さの薄膜を低温で蒸着させて得ることができる。前記Ge前駆体を利用して得たGST薄膜は、N及びSiでドーピングされており、結晶構造変化のために印加されねばならないリセット電流が減少しうるため、これを利用すれば、高性能の相変化メモリ素子を具現化できる。
【発明の効果】
【0014】
本発明に係る低温蒸着用のGe前駆体は、N及びSiを含有しているところ、薄膜、より具体的には、N及びSiでドーピングされたGST薄膜形成のために、低温蒸着が可能である。前記低温蒸着用のGe前駆体を利用して形成されたN及びSiでドーピングされたGST相変化膜は、減少したリセット電流を有するところ、これを備えたメモリ素子は、集積化が可能になり、高容量及び高速作動が可能である。
【発明を実施するための最良の形態】
【0015】
以下、図面を参照して本発明を更に詳細に説明する。
本発明に係る低温蒸着用のGe前駆体は、Ge、N及びSiを含有する。本発明において、Ge前駆体と関連した“低温蒸着用”という用語は、本発明に係るGe電球体が従来のGe前駆体、例えば、N、Siまたはそれらをいずれも含有していない従来のGe前駆体に比べて、所定の厚さを有する薄膜形成のための蒸着工程時に要求される蒸着温度が相対的に低いという点を表すために導入された用語である。前記“低温”とは、例えば、約350℃以下の温度を意味し、以下で更に詳細に説明される。
より具体的に、本発明に係る低温蒸着用のGe前駆体は、下記化学式1を有しうる:
【0016】
【化1】
【0017】
前記化学式1中、Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8は、それぞれ独立的に、水素、C1−5アルキル基またはSiR1R2R3であり、前記R1、R2及びR3は、それぞれ独立的に、水素またはC1−5アルキル基であるが、前記Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8のうち、何れか一つ以上は、SiR1R2R3である。
前記化学式1中、Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8のうち、何れか一つ以上、好ましくは、三つ以上、より好ましくは、八つの何れもSiR1R2R3でありうる。
したがって、本発明に係る低温蒸着用のGe前駆体の一具現例は、Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8の何れもSiR1R2R3である下記の化学式2を有しうる:
【0018】
【化2】
【0019】
前記化学式2中、R1、R2及びR3は、それぞれ独立的に、HまたはC1−5アルキル基である。
この時、C1−5アルキル基は、メチル基、エチル基、プロピル基、ブチル基またはペンチル基でありうる。
前記化学式2中、R1、R2及びR3は、何れもメチル基であることが好ましい。したがって、本発明に係るGe前駆体の他の一具現例は、下記の化学式3を有しうる:
【0020】
【化3】
【0021】
前記低温蒸着用のGe前駆体を製造する方法は特別に限定されずに、公知の任意のあらゆる方法を利用できる。この中、本発明に係るGe前駆体の製造方法の一具現例を説明すれば、次の通りである。
まず、N−Si結合を有するアミノシラン系の化合物をアルカリ金属含有物質と反応させて、一つ以上のアルカリ金属に置換されたアミノシラン系の化合物を製造する。前記アミノシラン系の化合物は、例えば、ヘキサメチルジシラザン、ヘプタメチルジシラザンなどがあるが、これに限定されるものではない。一方、前記アルカリ金属含有物質としては、nBu−Liなどを使用できるが、これに限定されるものではない。前記アミノシラン系の化合物とアルカリ金属含有物質との反応は、へキサンなどのような有機溶媒の中で進行されうる。
【0022】
この後、前記一つ以上のアルカリ金属に置換されたアミノシラン系の化合物をハロゲン元素に置換されたGe−含有化合物と化学量論的に反応させて、Ge−N結合及びN−Si結合を有する低温蒸着用のGe前駆体が得られる。前記ハロゲン元素に置換されたGe−含有化合物としては、例えば、テトラクロロゲルマニウム(GeCl4)、テトラフルオロゲルマニウム(GeF4)などを使用できるが、これに限定されるものではない。前記反応は、THFのような溶媒で進行されうる。これから得た本発明に係るGe前駆体を、従来の多様な精製及び分離方法によって分離して、薄膜形成のための蒸着ソースとして使用できる。
【0023】
以上、本発明に係るGe前駆体の製造方法の一具現例を説明したが、本発明に係るGe前駆体の製造方法は、これに限定されるものではなく、多様な変形例が可能であるということは言うまでもない。
本発明は、前記のような低温蒸着用のGe前駆体、Sb前駆体及びTe前駆体から由来し、N及びSiでドーピングされたGST物質からなる薄膜を提供する。
【0024】
本明細書中、“N及びSiでドーピングされたGST薄膜”または“N及びSiでドーピングされたGST相変化膜”という用語は、N及びSiでドーピングされたGSTe系の物質からなる薄膜または相変化膜を意味する。また、前記“由来した”という用語は、前記GST薄膜が前記低温蒸着用のGe前駆体、Sb前駆体及びTe前駆体を出発物質として利用できる、多様な薄膜形成方法により形成されることを表すために導入された用語である。
【0025】
前記低温蒸着用のGe前駆体についての説明は、前記を参照する。一方、前記Sb前駆体及びTe前駆体は、本発明に係る低温蒸着用のGe前駆体と共に利用されうる物質であれば、特別に制限されずに、各種Sb含有化合物及びTe含有化合物を使用できる。前記Sb前駆体の例としては、Sb(CH3)3、Sb[N(CH3)2]3またはSb[N(Si(CH3)3)2]3などが挙げられるが、これに限定されるものではない。前記Te前駆体の例としては、Te[CH(CH3)2]などが挙げられるが、これに限定されるものではない。前記N及びSiでドーピングされたGST薄膜のうち、Ge、Sb及びTe間の組成比は多様でありえる。この中、本発明に係るN及びSiでドーピングされたGST薄膜は、例えば、N及びSiがドーピングされたGeSb2Te5物質からなりうる。
【0026】
前記N及びSiでドーピングされたGST薄膜は、小さなリセット電流で結晶状態から非晶質状態に相変化されうる。また、大きくなったセット抵抗値を有しうる。図3は、相変化膜をなす物質によるリセット電流(mA)値及びセット抵抗値を表す図面である。リセット電流及びセット抵抗値を測定するために、上部電極及び下部電極としてTiNを使用し、その間に、相変化膜でGST(Ge2Sb2Te5)膜、NドーピングされたGST膜及びSiドーピングされたGST膜をそれぞれ使用してPRAMを形成させた。そして、相変化膜の状態を結晶状態から非晶質状態に相変化させうる場合の電流のサイズ、すなわち、リセット電流値及びセット抵抗値を測定した。
【0027】
図3に示すように、不純物をドーピングしていない状態のGSTの場合、リセット電流のサイズが3mAと最も大きい電流が必要であり、セット抵抗値は、約0.8kohmと低く、NドーピングされたGSTの場合、約1.5mAのリセット電流が必要であり、セット抵抗値は、約1.5kohmであることが分かる。そして、SiドーピングされたGSTを相変化膜として形成させた場合には、最も低い約0.7mAのリセット電流が必要であり、最も高いセット抵抗値である6.2kohmを有することが分かる。結果的に、NまたはSiがドーピングされた場合、GST相変化膜の相変化特性は、そのまま維持されつつ、リセット電流値が大きく減少して、セット抵抗値は大きくなることが分かる。これは、SiまたはNがGST相変化膜に不純物として含まれつつ、比較的に低温で結晶状態から非晶質状態への相変化を容易に行うことと考えられる。
【0028】
このような本発明に係るN及びSiでドーピングされたGST薄膜の製造方法は、約350℃以下の蒸着温度下で、前記のような低温蒸着用のGe前駆体、Sb前駆体及びTe前駆体を蒸着させる過程を含む。前記Ge前駆体、Sb前駆体及びTe前駆体についての説明は、前記を参照する。
【0029】
本発明のN及びSiでドーピングされたGST薄膜の製造方法によれば、従来のGe前駆体を利用した製造方法に使用される蒸着温度より非常に低い蒸着温度を利用できる。より具体的に、本発明のN及びSiでドーピングされたGST薄膜の製造方法の蒸着は、約350℃以下の温度で行われうる。蒸着温度の下限値は、形成しようとする薄膜の厚さ及びTe/(Ge+Sb)正イオンの比率により異なりうる。例えば、約330Åの厚さのN及びSiでドーピングされたGST薄膜を形成する場合、蒸着温度の下限値は、約200℃でありうる。したがって、このような点を考慮して、本発明のN及びSiでドーピングされたGST薄膜の製造方法の一具現例で、蒸着温度は、約350℃以下であり、好ましくは、200℃ないし350℃であり、より好ましくは、250℃でありうる。
【0030】
このような蒸着温度は、従来のGe前駆体を利用した蒸着工程での蒸着温度とは明らかに区別される。従来のGe前駆体を利用してGST薄膜を形成する場合、各種素子に適した所定の厚さを有する薄膜製造のために、約500℃以上の蒸着温度が必要であると知られている(以下でより詳細に説明される)。しかし、Ge前駆体とTe前駆体とを共に蒸着させる場合、約350℃以上の高温に露出されたTe前駆体のうち、Te成分が揮発されうる。これは、好ましいTe/(Ge+Sb)正イオン比率を有するGST薄膜の形成を難しくしうる。しかし、Te成分の揮発を防止するために、蒸着温度を350℃以下に下げる場合、従来のGe前駆体としては、薄膜の形成を良好に行えないという限界が明確に存在した。
【0031】
しかし、本発明に係る低温蒸着用のGe前駆体は、低温、特に、約350℃以下の温度下でSb前駆体とTe前駆体と共に蒸着した場合、各種素子に適した均一な厚さを有するGST薄膜を形成できる。この時、もちろん、Te成分の揮発もほとんど行われずに、目的とするTe/(Ge+Sb)正イオン比率を有する薄膜を原材料の損失なしに効果的に形成できる。また、蒸着ソースとしてN及びSiが含まれた低温蒸着用のGe前駆体を使用することにより、N及びSiでドーピングされたGST薄膜を得るために、個別的にN及びSiをドーピングする必要がない。
【0032】
前記本発明に係るN及びSiがドーピングされたGST薄膜の製造方法は、蒸着法として化学気相蒸着法(Chemical Vapor Deposition:CVD)及び原子層蒸着法(Atomic Layer Deposition:ALD)を利用できるが、これに限定されるものではない。前記CVD及びALDは、公知の多様な方法で行える。前記ALDには、プラズマ原子層蒸着法(Plasma Enhanced Atomic Layer Deposition:PEALD)が含まれうる。前記CVDまたはALDについての更に詳細な説明は、例えば、韓国特許公開第2003−0079181号公報、韓国特許公開第2001−0033532号明細書及び韓国特許公開第2002−0084616号明細書などを参照する。前記特許文献のうち、CVDまたはALDと関連した内容は、引用されて本明細書に統合される。
【0033】
特に、前記本発明に係るN及びSiがドーピングされたGST薄膜の製造方法は、PEALDを利用できる。より好ましくは、水素プラズマを利用するPEALDを利用できる。本発明に係るGST薄膜の製造方法に使用される水素プラズマを利用するPEALDは、例えば、H2/NH3プラズマを利用する分解反応を利用しうる。
本発明の低温蒸着用のGe前駆体を利用して形成されたN及びSiでドーピングされたGST薄膜は、相変化膜としての特性を有しうる。このような特性を利用して、前記薄膜は、多様に応用されうるが、一例として、相変化メモリ素子の相変化膜として利用されうる。以下、本発明により製造されたN及びSiを含む低温蒸着用のGe前駆体を利用して形成された、相変化膜を備えた相変化メモリ素子及びその製造方法について詳細に説明する。
【0034】
図4は、本発明により製造した相変化メモリ素子の一実施形態を示す断面図である。
図4に示すように、n型またはp型でドーピングされた半導体基板20には、半導体基板20と逆極性になるようにドーピングされた第1不純物領域21a及び第2不純物領域21bが形成されている。ここで、第1不純物領域21aと第2不純物領域21bとの間の半導体基板20をチャンネル領域と言い、その上部には、ゲート絶縁層22及びゲート電極層23が形成されている。
【0035】
第1不純物領域21a、ゲート電極層23及び第2不純物領域21b上には、絶縁層25が形成されており、絶縁層25内には、第2不純物領域21bを露出させるコンタクトホールが形成されている。コンタクトホールには、伝導性プラグ24が形成されており、その上部には、下部電極26、相変化膜27及び上部電極28が順次に形成されている。本発明による相変化メモリ素子は、その相変化膜27が、前記のようなSi及びNを含むGST薄膜でありうる。より具体的に、前記GST物質は、GeSb2Te5でありうる。
【0036】
一般的に、相変化膜27の下部のトランジスタ構造体は、従来技術による半導体製造工程によれば容易に形成させうる。図4の構造で、下部電極26及び伝導性プラグ24を一体型に形成させうる。すなわち、伝導性プラグ24が直接下部電極26の機能を行うように、その上部に相変化膜27を形成させ、伝導性プラグ24により電流を直接印加して、ジュール熱の発生を誘導できる。この場合、伝導性プラグ24は、ヒーティングプラグとして使用される。
【0037】
本発明による相変化メモリ素子の製造工程を説明すれば、次の通りである。まず、半導体基板20上にゲート絶縁層22及びゲート電極層23の物質を順次に塗布する。そして、ゲート絶縁層22及びゲート電極層23の物質の両側部を除去して、ゲート絶縁層22及びゲート電極層23を完成する。露出されたゲート絶縁層22及びゲート電極層23の両側上の半導体基板20の表面に不純物をドーピングして、第1不純物領域21a及び第2不純物領域21bを形成させる。その後、第1不純物領域21a、ゲート電極層23及び第2不純物領域21b上に絶縁層25を形成させる。第2不純物領域21aが露出されるように、絶縁層25にコンタクトホールを形成し、コンタクトホール内に伝導性物質を充填させて、伝導性プラグ24を形成させる。
【0038】
選択的に、伝導性プラグ24上に伝導性物質である貴金属物質またはTiNのような金属窒化物などを塗布して、下部電極26を形成させる。伝導性プラグ24または下部電極26上に相変化膜27を形成させる場合、従来技術では、Ge−Sb−Te物質のターゲットを利用したスパッタリング工程を主に使用した。
【0039】
しかし、本発明では、Ge、N及びSiを含む低温蒸着用のGe前駆体を使用して、Sb前駆体及びTe前駆体と共に反応チャンバ内の基板上で反応させることにより、N及びSiが含まれたGST相変化膜が得られる。この時、蒸着温度は、例えば、350℃以下であり、好ましくは、200℃ないし350℃でありうる。そして、相変化膜27上に下部電極26のうちに伝導性物質を塗布して、上部電極28を形成させることにより、本発明による相変化メモリ素子を完成させうる。
【0040】
以下、実施例によって本発明を更に詳細に説明する。
[実施例]
実施例1
【0041】
【化4】
【0042】
前記化4に示した反応式1でのように、へキサン1000mL中に、0.1moleのヘキサメチルジシラザン溶液とnBu−Liの0.2moleとを常圧で−78℃で混合した後、4時間にかけて常温まで反応させて、前記化学式3’の化合物を得た。
【0043】
【化5】
【0044】
前記化5に示した反応式2でのように、前記化学式3’の化合物の0.5moleとGeCl4の0.1moleとを1000mLのTHFで混合した後、150℃で8時間加熱した。これを常温真空中で蒸発させ、合成されたGe前駆体を0.1torr及び60℃で分別蒸留して、前記化学式3、すなわち、Ge[N(Si(CH3)3)2]4の化合物38gを得た後、1H−NMR分析及び13C−NMR分析(あらゆる分析は、C6D6及び25℃で行った)を行い、その結果を、それぞれ図5A及び図5Bに表した。図5A及び図5Bから、化学式3の化合物のGe−N結合及びN−Si結合を確認できる。前記化学式3の化合物をGe前駆体1と言う。
【0045】
比較例A
Aldrich社製のGe(CH3)4物質を準備した。これを、Ge前駆体Aと言う。
比較例B
Aldrich社製のGe[N(CH3)2]4物質を準備した。これを、Ge前駆体Bと言う。
【0046】
評価例1−熱分解特性評価
前記Ge前駆体A、B及び1の熱分解特性を評価して、図6に表した。熱分解は、He雰囲気下の400℃の小さなインジェクションチャンバシステムで行われ、熱分解の結果は、ガスクロマトグラフィを利用して評価した。図6中、(a)ピークは、Ge前駆体AであるGe(CH3)4の熱分解結果であり、(b)ピークは、Ge前駆体BであるGe[N(CH3)2]4の熱分解結果であり、(c)ピークは、本発明に係るGe前駆体1であるGe[N(Si(CH3)3)2]4の熱分解結果である。(c)ピークを、(a)ピーク及び(b)ピークと比較すれば、本発明に係るGe前駆体1がGe前駆体A及びGe前駆体Bに比べて、非常に速く分解されたことが分かる。これにより、本発明に係るGe前駆体1は、従来のGe前駆体に比べて、熱分解速度が相対的に速いため、CVD/ALDの工程に非常に適しているということが分かる。
【0047】
評価例2−低温蒸着温度での膜形成性能の評価
Ge前駆体A及び本発明に係るGe前駆体1を利用して、ALD工程による膜形成性能を評価した。まず、下記表1でのような蒸着条件として、ALD法を利用してGe前駆体AでGe薄膜を形成した。同じ方法で、Ge前駆体1で、N及びSiでドーピングされたGe薄膜を形成した。この後、それぞれの断面をSEM(Scanning Electron Microscope)でそれぞれ観察して、図7A及び図7Bに表した。特に、下記表1でのように、水素気体を利用した。
【0048】
【表1】
【0049】
図7Aによれば、Ge前駆体Aを利用した場合、膜形成が良好に行われないことが分かる。これは、表1の蒸着温度が250℃と低かったためであると分析される。それに対し、図7Bによれば、Ge前駆体1を利用した場合、約330Åの厚さの均一膜が形成されたことが分かる(図7Bのうち、二つのラインで表示された部分を参照)。これにより、本発明に係るGe前駆体1は、約250℃の比較的に低温でも膜形成の性能に優れていることが分かる。
【0050】
評価例3−Ge前駆体1の低温蒸着温度でのパターン形成性能の評価
前記Ge前駆体1を利用してALD工程によるパターン形成性能を評価して、その結果を図8に表した。前記Ge前駆体1が蒸着されて膜が形成される基板としては、深さが18000Å及び幅が960Åである複数の凹部を備えたSi基板を準備し、詳細な蒸着条件は、前記表1と同じであった。図8を説明すれば、白い線に沿うパターンを有する凹部の全体に、Ge前駆体1の蒸着結果物が均一に覆っていることが分かる。これにより、本発明に係るGe前駆体1は、優れたパターン形成性能を有することが分かる。
【0051】
評価例4−温度によるGe蒸着層の成長率の評価
前駆体A、B及び1を、それぞれALD工程によってSi基板に蒸着させつつGe蒸着層成長率を評価して、その結果を図9に表した。この時、蒸着条件は、蒸着温度を除いては、前記表1の蒸着条件と同じであり、蒸着温度は、図9のうち、温度を表すX軸に記載された目盛りに該当する温度で行った。
【0052】
図9によれば、GE前駆体Aの場合、蒸着温度500℃未満では膜形成さえ行われていないことが分かる。一方、前駆体Bの場合にも、蒸着温度200℃ないし400℃にかけて、Ge成長率が最大約1.2Å/cycleに過ぎないなど、Ge前駆体Bを利用しては、所定厚さを有するGe膜の形成が難しいことが分かる。しかし、Ge前駆体1の場合、200℃ないし350℃の比較的に低温でも最高3.2Å/cycleのGe蒸着層の成長率を有したが、これは、同じ蒸着温度でのGe蒸着層の成長率の約3倍に該当する数値である。これにより、本発明に係るGe前駆体1は、従来のGe前駆体に比べて、特に、低温蒸着工程に適していることが分かる。
【0053】
製造例−GST物質からなる膜形成及び抵抗の評価
Ge前駆体として、前記Ge前駆体1、Sb前駆体としてSb[N(Si(CH3)3)3及びTe前駆体としてTe[CH(CH3)2]を利用して、ALD工程によりN及びSiがドーピングされたGe2Sb2Te5膜を形成した。前記ALD工程の具体的な条件は、蒸着温度を除いては、前記表1に記載されたものと同じである。一方、蒸着温度は、Te/(Ge+Sb)正イオン比がそれぞれ約1.1、約1.25が1.45になるように調節した。これから得たN及びSiでドーピングされたGST薄膜の抵抗を測定して、その結果を図10に表した。図10によれば、Te/(Ge+Sb)正イオン比が大きくなるほど、すなわち、温度が上がるほど、N及びSiでドーピングされたGST薄膜の抵抗が減少することが確認できる。
【0054】
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、好ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施形態によって決まらずに、特許請求の範囲に記載された技術的思想により決まらねばならない。
【図面の簡単な説明】
【0055】
【図1】従来技術による一般的な形態のPRAMの構造を示す概略的な断面図である。
【図2】Ge2Sb2Te5からなる相変化膜を備えたメモリ素子のリセット/セットプログラミングのための加熱温度を示すグラフである。
【図3】相変化膜をなす物質によるリセット電流(mA)値及びセット抵抗値(kohm)を示す図面である。
【図4】本発明に係るN及びSiでドーピングされたGST薄膜を備えた相変化メモリ素子の一具現例を概略的に示す断面図である。
【図5A】本発明に係る低温蒸着用のGe前駆体の一具現例の1H−NMR分析結果を示す図面である。
【図5B】本発明に係る低温蒸着用のGe前駆体の一具現例の13C−NMR分析結果を示す図面である。
【図6】本発明に係る低温蒸着用のGe前駆体及び従来のGe前駆体の熱分解特性を示すグラフである。
【図7A】250℃の温度で従来のGe前駆体を利用した蒸着層のSEM写真である。
【図7B】250℃の温度で本発明に係るGe前駆体の蒸着層のSEM写真である。
【図8】250℃の温度で本発明に係るGe前駆体を蒸着させて得たパターンのSEM写真である。
【図9】従来のGe前駆体及び本発明に係るGe前駆体の蒸着時の温度によるGe蒸着層の成長率を比較したグラフである。
【図10】本発明に係るGe前駆体の一具現例、Sb前駆体及びTe前駆体を蒸着させて得た、N及びSiがドーピングされたGST膜の抵抗をTe(Ge+Sb)正イオン比率によって示すグラフである。
【符号の説明】
【0056】
10、20 半導体基板
11a、21a 第1不純物領域
11b、21b 第2不純物領域
12、13、22、23 ゲート絶縁層
14、24 伝導性プラグ
15、25 層間絶縁層
16、26 下部電極
17、27 相変化膜
18、28 上部電極
【技術分野】
【0001】
本発明は、GST(GeSbTe)薄膜製造用のゲルマニウム(Ge)前駆体、これを利用して形成されたGST薄膜及び前記薄膜の製造方法に係り、より詳細には、Ge、窒素(N)及びシリコン(Si)を含有した低温蒸着用のGe前駆体、これを利用して低温で形成されたGST薄膜及び前記薄膜の製造方法に関する。また、前記Ge前駆体を利用して形成されたGST相変化膜を備えた相変化メモリ素子に関する。
【背景技術】
【0002】
相変化物質は、温度によって結晶状態及び非晶質状態の相異なる状態を有する物質である。結晶状態は、非晶質状態に比べて低い抵抗値を示し、規則的な原子配列を有している。結晶状態及び非晶質状態は、相互可逆的な変化が可能である。すなわち、結晶状態から非晶質状態に変化させ、非晶質状態から再び結晶状態に変化させうる。相互変化可能な状態を有し、明確に区別されうる抵抗値を有する特性をメモリ素子に適用させたものが相変化メモリ素子(Phase−Change Memory Device:PRAM)である。
【0003】
PRAMの一般的な形態は、トランジスタのソースまたはドレイン領域にコンタクトプラグにより電気的に連結された相変化膜を備える。メモリとしての動作は、相変化膜の結晶構造変化による抵抗差を利用して行う。図1は、従来技術による一般的な形態のPRAMを示す図面である。以下、図1を参照して一般的な構造のPRAMについて説明する。
【0004】
図1に示すように、半導体基板10には、第1不純物領域11a及び第2不純物領域11bが形成されており、第1不純物領域11a及び第2不純物領域11bと接触し、ゲート絶縁層12及びゲート電極層13が形成されている。通常、第1不純物領域11aは、ソースと称し、第2不純物領域11bは、ドレインと称する。
【0005】
第1不純物領域11a、ゲート電極層13及び第2不純物領域11b上には、絶縁層15が形成されており、絶縁層15を貫通して第2不純物領域11bと接触するコンタクトプラグ14が形成されている。コンタクトプラグ14上には、下部電極16が形成されており、その上部に相変化膜17及び上部電極18が形成されている。
【0006】
前記のような構造のPRAMにデータを保存する方式を説明すれば、次の通りである。第2不純物領域11b及び下部電極16を介して印加された電流によって、下部電極16と相変化膜17の接触領域でジュール熱が発生し、これにより、相変化膜17の結晶構造に変化を起こすことでデータを保存する。すなわち、印加電流を適切に変化させて、相変化膜17との結晶構造を意図的に結晶状態または非晶質状態に変化させる。結晶質状態及び非晶質状態の変化による抵抗値が変わるため、保存された2相のデータ値を区別できる。
【0007】
現在、メモリ素子に応用できる多様な種類の相変化物質が知られているが、このうち代表的なものが、GST系の合金である。例えば、特許文献1には、カルコゲニド物質層を備えた半導体メモリ素子が開示されている。
メモリ装置の性能を向上させるためには、消費電流値を減少させることが必須である。特に、最も多く使用されている相変化物質であるGSTを採用したPRAMの場合、リセット電流値、すなわち、結晶状態から非晶質状態に遷移させるための電流値が大きい。
【0008】
図2は、GST(Ge2Sb2Te5)を相変化膜に使用したメモリ素子のリセット/セットプログラミングのための加熱温度を示すグラフである。
【0009】
図2に示すように、GSTの場合、セットプログラミング、すなわち、非晶質状態から結晶状態に変化させるためには、融点より低温で、ある程度時間を維持すれば結晶化が行われるということが分かる。そして、リセットプログラミング、すなわち、結晶状態を非晶質状態に変化させるためには、温度をほぼ融点(melting point:Tm)まで上げた後、急に冷却させねばならないということが分かる。この時、溶融点まで上げるために消費される電流値が比較的に大きいため、高集積メモリ素子の具現化に限界がある。
【特許文献1】韓国特許公開第2004−0100499号明細書
【発明の開示】
【発明が解決しようとする課題】
【0010】
前記問題点を解決するために、低温蒸着の可能なGe前駆体、前記Ge前駆体を利用して形成されることにより、リセット/セットプログラミングのための消費電流値が小さくなったGST薄膜、前記Ge前駆体を利用したGST薄膜の製造方法、及び前記Ge前駆体を利用して形成されたGST相変化膜を備えた相変化メモリ素子を提供することを目的とする。
【課題を解決するための手段】
【0011】
前記本発明の課題を達成するために、本発明の第1態様は、Ge、N及びSiを含有した低温蒸着用のGe前駆体を提供する。
前記本発明の課題を達成するために、本発明の第2態様は、Ge、N及びSiを含有した低温蒸着用のGe前駆体、アンチモン(Sb)前駆体及びテルル(Te)前駆体から由来し、N及びSiでドーピングされたGe−Sb−Te(GST)薄膜を提供する。
【0012】
前記本発明の課題を達成するために、本発明の第3態様は、350℃以下の蒸着温度下で、前記低温蒸着用のGe前駆体、Sb前駆体及びテルル前駆体を蒸着させて、N及びSiでドーピングされたGST薄膜の製造方法を提供する。
前記本発明の他の課題を達成するために、本発明の第4態様は、半導体基板と、前記半導体基板に形成された第1不純物領域及び第2不純物領域と、前記第1不純物領域と第2不純物領域との間のチャンネル領域上に形成されたゲート構造体と、前記第2不純物領域と連結された下部電極と、前記下部電極上に形成され、N及びSiでドーピングされたGST相変化膜と、前記相変化膜上に形成された上部電極と、を備え、前記N及びSiでドーピングされたGST相変化膜は、前記Ge前駆体、Sb前駆体及びテルル前駆体を利用して形成された相変化メモリ素子を提供する。
【0013】
本発明に係るGe前駆体は、N及びSiを含有するところ、これを利用すれば、各種素子に適した均一な厚さの薄膜を低温で蒸着させて得ることができる。前記Ge前駆体を利用して得たGST薄膜は、N及びSiでドーピングされており、結晶構造変化のために印加されねばならないリセット電流が減少しうるため、これを利用すれば、高性能の相変化メモリ素子を具現化できる。
【発明の効果】
【0014】
本発明に係る低温蒸着用のGe前駆体は、N及びSiを含有しているところ、薄膜、より具体的には、N及びSiでドーピングされたGST薄膜形成のために、低温蒸着が可能である。前記低温蒸着用のGe前駆体を利用して形成されたN及びSiでドーピングされたGST相変化膜は、減少したリセット電流を有するところ、これを備えたメモリ素子は、集積化が可能になり、高容量及び高速作動が可能である。
【発明を実施するための最良の形態】
【0015】
以下、図面を参照して本発明を更に詳細に説明する。
本発明に係る低温蒸着用のGe前駆体は、Ge、N及びSiを含有する。本発明において、Ge前駆体と関連した“低温蒸着用”という用語は、本発明に係るGe電球体が従来のGe前駆体、例えば、N、Siまたはそれらをいずれも含有していない従来のGe前駆体に比べて、所定の厚さを有する薄膜形成のための蒸着工程時に要求される蒸着温度が相対的に低いという点を表すために導入された用語である。前記“低温”とは、例えば、約350℃以下の温度を意味し、以下で更に詳細に説明される。
より具体的に、本発明に係る低温蒸着用のGe前駆体は、下記化学式1を有しうる:
【0016】
【化1】
【0017】
前記化学式1中、Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8は、それぞれ独立的に、水素、C1−5アルキル基またはSiR1R2R3であり、前記R1、R2及びR3は、それぞれ独立的に、水素またはC1−5アルキル基であるが、前記Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8のうち、何れか一つ以上は、SiR1R2R3である。
前記化学式1中、Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8のうち、何れか一つ以上、好ましくは、三つ以上、より好ましくは、八つの何れもSiR1R2R3でありうる。
したがって、本発明に係る低温蒸着用のGe前駆体の一具現例は、Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8の何れもSiR1R2R3である下記の化学式2を有しうる:
【0018】
【化2】
【0019】
前記化学式2中、R1、R2及びR3は、それぞれ独立的に、HまたはC1−5アルキル基である。
この時、C1−5アルキル基は、メチル基、エチル基、プロピル基、ブチル基またはペンチル基でありうる。
前記化学式2中、R1、R2及びR3は、何れもメチル基であることが好ましい。したがって、本発明に係るGe前駆体の他の一具現例は、下記の化学式3を有しうる:
【0020】
【化3】
【0021】
前記低温蒸着用のGe前駆体を製造する方法は特別に限定されずに、公知の任意のあらゆる方法を利用できる。この中、本発明に係るGe前駆体の製造方法の一具現例を説明すれば、次の通りである。
まず、N−Si結合を有するアミノシラン系の化合物をアルカリ金属含有物質と反応させて、一つ以上のアルカリ金属に置換されたアミノシラン系の化合物を製造する。前記アミノシラン系の化合物は、例えば、ヘキサメチルジシラザン、ヘプタメチルジシラザンなどがあるが、これに限定されるものではない。一方、前記アルカリ金属含有物質としては、nBu−Liなどを使用できるが、これに限定されるものではない。前記アミノシラン系の化合物とアルカリ金属含有物質との反応は、へキサンなどのような有機溶媒の中で進行されうる。
【0022】
この後、前記一つ以上のアルカリ金属に置換されたアミノシラン系の化合物をハロゲン元素に置換されたGe−含有化合物と化学量論的に反応させて、Ge−N結合及びN−Si結合を有する低温蒸着用のGe前駆体が得られる。前記ハロゲン元素に置換されたGe−含有化合物としては、例えば、テトラクロロゲルマニウム(GeCl4)、テトラフルオロゲルマニウム(GeF4)などを使用できるが、これに限定されるものではない。前記反応は、THFのような溶媒で進行されうる。これから得た本発明に係るGe前駆体を、従来の多様な精製及び分離方法によって分離して、薄膜形成のための蒸着ソースとして使用できる。
【0023】
以上、本発明に係るGe前駆体の製造方法の一具現例を説明したが、本発明に係るGe前駆体の製造方法は、これに限定されるものではなく、多様な変形例が可能であるということは言うまでもない。
本発明は、前記のような低温蒸着用のGe前駆体、Sb前駆体及びTe前駆体から由来し、N及びSiでドーピングされたGST物質からなる薄膜を提供する。
【0024】
本明細書中、“N及びSiでドーピングされたGST薄膜”または“N及びSiでドーピングされたGST相変化膜”という用語は、N及びSiでドーピングされたGSTe系の物質からなる薄膜または相変化膜を意味する。また、前記“由来した”という用語は、前記GST薄膜が前記低温蒸着用のGe前駆体、Sb前駆体及びTe前駆体を出発物質として利用できる、多様な薄膜形成方法により形成されることを表すために導入された用語である。
【0025】
前記低温蒸着用のGe前駆体についての説明は、前記を参照する。一方、前記Sb前駆体及びTe前駆体は、本発明に係る低温蒸着用のGe前駆体と共に利用されうる物質であれば、特別に制限されずに、各種Sb含有化合物及びTe含有化合物を使用できる。前記Sb前駆体の例としては、Sb(CH3)3、Sb[N(CH3)2]3またはSb[N(Si(CH3)3)2]3などが挙げられるが、これに限定されるものではない。前記Te前駆体の例としては、Te[CH(CH3)2]などが挙げられるが、これに限定されるものではない。前記N及びSiでドーピングされたGST薄膜のうち、Ge、Sb及びTe間の組成比は多様でありえる。この中、本発明に係るN及びSiでドーピングされたGST薄膜は、例えば、N及びSiがドーピングされたGeSb2Te5物質からなりうる。
【0026】
前記N及びSiでドーピングされたGST薄膜は、小さなリセット電流で結晶状態から非晶質状態に相変化されうる。また、大きくなったセット抵抗値を有しうる。図3は、相変化膜をなす物質によるリセット電流(mA)値及びセット抵抗値を表す図面である。リセット電流及びセット抵抗値を測定するために、上部電極及び下部電極としてTiNを使用し、その間に、相変化膜でGST(Ge2Sb2Te5)膜、NドーピングされたGST膜及びSiドーピングされたGST膜をそれぞれ使用してPRAMを形成させた。そして、相変化膜の状態を結晶状態から非晶質状態に相変化させうる場合の電流のサイズ、すなわち、リセット電流値及びセット抵抗値を測定した。
【0027】
図3に示すように、不純物をドーピングしていない状態のGSTの場合、リセット電流のサイズが3mAと最も大きい電流が必要であり、セット抵抗値は、約0.8kohmと低く、NドーピングされたGSTの場合、約1.5mAのリセット電流が必要であり、セット抵抗値は、約1.5kohmであることが分かる。そして、SiドーピングされたGSTを相変化膜として形成させた場合には、最も低い約0.7mAのリセット電流が必要であり、最も高いセット抵抗値である6.2kohmを有することが分かる。結果的に、NまたはSiがドーピングされた場合、GST相変化膜の相変化特性は、そのまま維持されつつ、リセット電流値が大きく減少して、セット抵抗値は大きくなることが分かる。これは、SiまたはNがGST相変化膜に不純物として含まれつつ、比較的に低温で結晶状態から非晶質状態への相変化を容易に行うことと考えられる。
【0028】
このような本発明に係るN及びSiでドーピングされたGST薄膜の製造方法は、約350℃以下の蒸着温度下で、前記のような低温蒸着用のGe前駆体、Sb前駆体及びTe前駆体を蒸着させる過程を含む。前記Ge前駆体、Sb前駆体及びTe前駆体についての説明は、前記を参照する。
【0029】
本発明のN及びSiでドーピングされたGST薄膜の製造方法によれば、従来のGe前駆体を利用した製造方法に使用される蒸着温度より非常に低い蒸着温度を利用できる。より具体的に、本発明のN及びSiでドーピングされたGST薄膜の製造方法の蒸着は、約350℃以下の温度で行われうる。蒸着温度の下限値は、形成しようとする薄膜の厚さ及びTe/(Ge+Sb)正イオンの比率により異なりうる。例えば、約330Åの厚さのN及びSiでドーピングされたGST薄膜を形成する場合、蒸着温度の下限値は、約200℃でありうる。したがって、このような点を考慮して、本発明のN及びSiでドーピングされたGST薄膜の製造方法の一具現例で、蒸着温度は、約350℃以下であり、好ましくは、200℃ないし350℃であり、より好ましくは、250℃でありうる。
【0030】
このような蒸着温度は、従来のGe前駆体を利用した蒸着工程での蒸着温度とは明らかに区別される。従来のGe前駆体を利用してGST薄膜を形成する場合、各種素子に適した所定の厚さを有する薄膜製造のために、約500℃以上の蒸着温度が必要であると知られている(以下でより詳細に説明される)。しかし、Ge前駆体とTe前駆体とを共に蒸着させる場合、約350℃以上の高温に露出されたTe前駆体のうち、Te成分が揮発されうる。これは、好ましいTe/(Ge+Sb)正イオン比率を有するGST薄膜の形成を難しくしうる。しかし、Te成分の揮発を防止するために、蒸着温度を350℃以下に下げる場合、従来のGe前駆体としては、薄膜の形成を良好に行えないという限界が明確に存在した。
【0031】
しかし、本発明に係る低温蒸着用のGe前駆体は、低温、特に、約350℃以下の温度下でSb前駆体とTe前駆体と共に蒸着した場合、各種素子に適した均一な厚さを有するGST薄膜を形成できる。この時、もちろん、Te成分の揮発もほとんど行われずに、目的とするTe/(Ge+Sb)正イオン比率を有する薄膜を原材料の損失なしに効果的に形成できる。また、蒸着ソースとしてN及びSiが含まれた低温蒸着用のGe前駆体を使用することにより、N及びSiでドーピングされたGST薄膜を得るために、個別的にN及びSiをドーピングする必要がない。
【0032】
前記本発明に係るN及びSiがドーピングされたGST薄膜の製造方法は、蒸着法として化学気相蒸着法(Chemical Vapor Deposition:CVD)及び原子層蒸着法(Atomic Layer Deposition:ALD)を利用できるが、これに限定されるものではない。前記CVD及びALDは、公知の多様な方法で行える。前記ALDには、プラズマ原子層蒸着法(Plasma Enhanced Atomic Layer Deposition:PEALD)が含まれうる。前記CVDまたはALDについての更に詳細な説明は、例えば、韓国特許公開第2003−0079181号公報、韓国特許公開第2001−0033532号明細書及び韓国特許公開第2002−0084616号明細書などを参照する。前記特許文献のうち、CVDまたはALDと関連した内容は、引用されて本明細書に統合される。
【0033】
特に、前記本発明に係るN及びSiがドーピングされたGST薄膜の製造方法は、PEALDを利用できる。より好ましくは、水素プラズマを利用するPEALDを利用できる。本発明に係るGST薄膜の製造方法に使用される水素プラズマを利用するPEALDは、例えば、H2/NH3プラズマを利用する分解反応を利用しうる。
本発明の低温蒸着用のGe前駆体を利用して形成されたN及びSiでドーピングされたGST薄膜は、相変化膜としての特性を有しうる。このような特性を利用して、前記薄膜は、多様に応用されうるが、一例として、相変化メモリ素子の相変化膜として利用されうる。以下、本発明により製造されたN及びSiを含む低温蒸着用のGe前駆体を利用して形成された、相変化膜を備えた相変化メモリ素子及びその製造方法について詳細に説明する。
【0034】
図4は、本発明により製造した相変化メモリ素子の一実施形態を示す断面図である。
図4に示すように、n型またはp型でドーピングされた半導体基板20には、半導体基板20と逆極性になるようにドーピングされた第1不純物領域21a及び第2不純物領域21bが形成されている。ここで、第1不純物領域21aと第2不純物領域21bとの間の半導体基板20をチャンネル領域と言い、その上部には、ゲート絶縁層22及びゲート電極層23が形成されている。
【0035】
第1不純物領域21a、ゲート電極層23及び第2不純物領域21b上には、絶縁層25が形成されており、絶縁層25内には、第2不純物領域21bを露出させるコンタクトホールが形成されている。コンタクトホールには、伝導性プラグ24が形成されており、その上部には、下部電極26、相変化膜27及び上部電極28が順次に形成されている。本発明による相変化メモリ素子は、その相変化膜27が、前記のようなSi及びNを含むGST薄膜でありうる。より具体的に、前記GST物質は、GeSb2Te5でありうる。
【0036】
一般的に、相変化膜27の下部のトランジスタ構造体は、従来技術による半導体製造工程によれば容易に形成させうる。図4の構造で、下部電極26及び伝導性プラグ24を一体型に形成させうる。すなわち、伝導性プラグ24が直接下部電極26の機能を行うように、その上部に相変化膜27を形成させ、伝導性プラグ24により電流を直接印加して、ジュール熱の発生を誘導できる。この場合、伝導性プラグ24は、ヒーティングプラグとして使用される。
【0037】
本発明による相変化メモリ素子の製造工程を説明すれば、次の通りである。まず、半導体基板20上にゲート絶縁層22及びゲート電極層23の物質を順次に塗布する。そして、ゲート絶縁層22及びゲート電極層23の物質の両側部を除去して、ゲート絶縁層22及びゲート電極層23を完成する。露出されたゲート絶縁層22及びゲート電極層23の両側上の半導体基板20の表面に不純物をドーピングして、第1不純物領域21a及び第2不純物領域21bを形成させる。その後、第1不純物領域21a、ゲート電極層23及び第2不純物領域21b上に絶縁層25を形成させる。第2不純物領域21aが露出されるように、絶縁層25にコンタクトホールを形成し、コンタクトホール内に伝導性物質を充填させて、伝導性プラグ24を形成させる。
【0038】
選択的に、伝導性プラグ24上に伝導性物質である貴金属物質またはTiNのような金属窒化物などを塗布して、下部電極26を形成させる。伝導性プラグ24または下部電極26上に相変化膜27を形成させる場合、従来技術では、Ge−Sb−Te物質のターゲットを利用したスパッタリング工程を主に使用した。
【0039】
しかし、本発明では、Ge、N及びSiを含む低温蒸着用のGe前駆体を使用して、Sb前駆体及びTe前駆体と共に反応チャンバ内の基板上で反応させることにより、N及びSiが含まれたGST相変化膜が得られる。この時、蒸着温度は、例えば、350℃以下であり、好ましくは、200℃ないし350℃でありうる。そして、相変化膜27上に下部電極26のうちに伝導性物質を塗布して、上部電極28を形成させることにより、本発明による相変化メモリ素子を完成させうる。
【0040】
以下、実施例によって本発明を更に詳細に説明する。
[実施例]
実施例1
【0041】
【化4】
【0042】
前記化4に示した反応式1でのように、へキサン1000mL中に、0.1moleのヘキサメチルジシラザン溶液とnBu−Liの0.2moleとを常圧で−78℃で混合した後、4時間にかけて常温まで反応させて、前記化学式3’の化合物を得た。
【0043】
【化5】
【0044】
前記化5に示した反応式2でのように、前記化学式3’の化合物の0.5moleとGeCl4の0.1moleとを1000mLのTHFで混合した後、150℃で8時間加熱した。これを常温真空中で蒸発させ、合成されたGe前駆体を0.1torr及び60℃で分別蒸留して、前記化学式3、すなわち、Ge[N(Si(CH3)3)2]4の化合物38gを得た後、1H−NMR分析及び13C−NMR分析(あらゆる分析は、C6D6及び25℃で行った)を行い、その結果を、それぞれ図5A及び図5Bに表した。図5A及び図5Bから、化学式3の化合物のGe−N結合及びN−Si結合を確認できる。前記化学式3の化合物をGe前駆体1と言う。
【0045】
比較例A
Aldrich社製のGe(CH3)4物質を準備した。これを、Ge前駆体Aと言う。
比較例B
Aldrich社製のGe[N(CH3)2]4物質を準備した。これを、Ge前駆体Bと言う。
【0046】
評価例1−熱分解特性評価
前記Ge前駆体A、B及び1の熱分解特性を評価して、図6に表した。熱分解は、He雰囲気下の400℃の小さなインジェクションチャンバシステムで行われ、熱分解の結果は、ガスクロマトグラフィを利用して評価した。図6中、(a)ピークは、Ge前駆体AであるGe(CH3)4の熱分解結果であり、(b)ピークは、Ge前駆体BであるGe[N(CH3)2]4の熱分解結果であり、(c)ピークは、本発明に係るGe前駆体1であるGe[N(Si(CH3)3)2]4の熱分解結果である。(c)ピークを、(a)ピーク及び(b)ピークと比較すれば、本発明に係るGe前駆体1がGe前駆体A及びGe前駆体Bに比べて、非常に速く分解されたことが分かる。これにより、本発明に係るGe前駆体1は、従来のGe前駆体に比べて、熱分解速度が相対的に速いため、CVD/ALDの工程に非常に適しているということが分かる。
【0047】
評価例2−低温蒸着温度での膜形成性能の評価
Ge前駆体A及び本発明に係るGe前駆体1を利用して、ALD工程による膜形成性能を評価した。まず、下記表1でのような蒸着条件として、ALD法を利用してGe前駆体AでGe薄膜を形成した。同じ方法で、Ge前駆体1で、N及びSiでドーピングされたGe薄膜を形成した。この後、それぞれの断面をSEM(Scanning Electron Microscope)でそれぞれ観察して、図7A及び図7Bに表した。特に、下記表1でのように、水素気体を利用した。
【0048】
【表1】
【0049】
図7Aによれば、Ge前駆体Aを利用した場合、膜形成が良好に行われないことが分かる。これは、表1の蒸着温度が250℃と低かったためであると分析される。それに対し、図7Bによれば、Ge前駆体1を利用した場合、約330Åの厚さの均一膜が形成されたことが分かる(図7Bのうち、二つのラインで表示された部分を参照)。これにより、本発明に係るGe前駆体1は、約250℃の比較的に低温でも膜形成の性能に優れていることが分かる。
【0050】
評価例3−Ge前駆体1の低温蒸着温度でのパターン形成性能の評価
前記Ge前駆体1を利用してALD工程によるパターン形成性能を評価して、その結果を図8に表した。前記Ge前駆体1が蒸着されて膜が形成される基板としては、深さが18000Å及び幅が960Åである複数の凹部を備えたSi基板を準備し、詳細な蒸着条件は、前記表1と同じであった。図8を説明すれば、白い線に沿うパターンを有する凹部の全体に、Ge前駆体1の蒸着結果物が均一に覆っていることが分かる。これにより、本発明に係るGe前駆体1は、優れたパターン形成性能を有することが分かる。
【0051】
評価例4−温度によるGe蒸着層の成長率の評価
前駆体A、B及び1を、それぞれALD工程によってSi基板に蒸着させつつGe蒸着層成長率を評価して、その結果を図9に表した。この時、蒸着条件は、蒸着温度を除いては、前記表1の蒸着条件と同じであり、蒸着温度は、図9のうち、温度を表すX軸に記載された目盛りに該当する温度で行った。
【0052】
図9によれば、GE前駆体Aの場合、蒸着温度500℃未満では膜形成さえ行われていないことが分かる。一方、前駆体Bの場合にも、蒸着温度200℃ないし400℃にかけて、Ge成長率が最大約1.2Å/cycleに過ぎないなど、Ge前駆体Bを利用しては、所定厚さを有するGe膜の形成が難しいことが分かる。しかし、Ge前駆体1の場合、200℃ないし350℃の比較的に低温でも最高3.2Å/cycleのGe蒸着層の成長率を有したが、これは、同じ蒸着温度でのGe蒸着層の成長率の約3倍に該当する数値である。これにより、本発明に係るGe前駆体1は、従来のGe前駆体に比べて、特に、低温蒸着工程に適していることが分かる。
【0053】
製造例−GST物質からなる膜形成及び抵抗の評価
Ge前駆体として、前記Ge前駆体1、Sb前駆体としてSb[N(Si(CH3)3)3及びTe前駆体としてTe[CH(CH3)2]を利用して、ALD工程によりN及びSiがドーピングされたGe2Sb2Te5膜を形成した。前記ALD工程の具体的な条件は、蒸着温度を除いては、前記表1に記載されたものと同じである。一方、蒸着温度は、Te/(Ge+Sb)正イオン比がそれぞれ約1.1、約1.25が1.45になるように調節した。これから得たN及びSiでドーピングされたGST薄膜の抵抗を測定して、その結果を図10に表した。図10によれば、Te/(Ge+Sb)正イオン比が大きくなるほど、すなわち、温度が上がるほど、N及びSiでドーピングされたGST薄膜の抵抗が減少することが確認できる。
【0054】
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、好ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施形態によって決まらずに、特許請求の範囲に記載された技術的思想により決まらねばならない。
【図面の簡単な説明】
【0055】
【図1】従来技術による一般的な形態のPRAMの構造を示す概略的な断面図である。
【図2】Ge2Sb2Te5からなる相変化膜を備えたメモリ素子のリセット/セットプログラミングのための加熱温度を示すグラフである。
【図3】相変化膜をなす物質によるリセット電流(mA)値及びセット抵抗値(kohm)を示す図面である。
【図4】本発明に係るN及びSiでドーピングされたGST薄膜を備えた相変化メモリ素子の一具現例を概略的に示す断面図である。
【図5A】本発明に係る低温蒸着用のGe前駆体の一具現例の1H−NMR分析結果を示す図面である。
【図5B】本発明に係る低温蒸着用のGe前駆体の一具現例の13C−NMR分析結果を示す図面である。
【図6】本発明に係る低温蒸着用のGe前駆体及び従来のGe前駆体の熱分解特性を示すグラフである。
【図7A】250℃の温度で従来のGe前駆体を利用した蒸着層のSEM写真である。
【図7B】250℃の温度で本発明に係るGe前駆体の蒸着層のSEM写真である。
【図8】250℃の温度で本発明に係るGe前駆体を蒸着させて得たパターンのSEM写真である。
【図9】従来のGe前駆体及び本発明に係るGe前駆体の蒸着時の温度によるGe蒸着層の成長率を比較したグラフである。
【図10】本発明に係るGe前駆体の一具現例、Sb前駆体及びTe前駆体を蒸着させて得た、N及びSiがドーピングされたGST膜の抵抗をTe(Ge+Sb)正イオン比率によって示すグラフである。
【符号の説明】
【0056】
10、20 半導体基板
11a、21a 第1不純物領域
11b、21b 第2不純物領域
12、13、22、23 ゲート絶縁層
14、24 伝導性プラグ
15、25 層間絶縁層
16、26 下部電極
17、27 相変化膜
18、28 上部電極
【特許請求の範囲】
【請求項1】
ゲルマニウム(Ge)、窒素及びシリコンを含有した低温蒸着用のゲルマニウム前駆体。
【請求項2】
下記化学式1を有することを特徴とする請求項1に記載のゲルマニウム前駆体:
【化1】
前記化学式1中、Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8は、それぞれ独立的に、水素、C1−5アルキル基またはSiR1R2R3であり、前記R1、R2及びR3は、それぞれ独立的に、水素またはC1−5アルキル基であるが、前記Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8のうち、何れか一つ以上は、SiR1R2R3である。
【請求項3】
下記化学式2を有することを特徴とする請求項1に記載のゲルマニウム前駆体:
【化2】
前記化学式2中、R1、R2及びR3は、それぞれ独立的に、HまたはC1−5アルキル基である。
【請求項4】
下記化学式3を有することを特徴とする請求項1に記載のゲルマニウム前駆体:
【化3】
【請求項5】
ゲルマニウム、窒素及びシリコンを含有した低温蒸着用のゲルマニウム前駆体、アンチモン(Sb)前駆体及びテルル(Te)前駆体から由来し、窒素及びシリコンでドーピングされたGe−Sb−Te(GST)薄膜。
【請求項6】
前記GST物質は、Ge2−Sb2−Te5物質であることを特徴とする請求項5に記載の窒素及びシリコンでドーピングされたGST薄膜。
【請求項7】
前記低温蒸着用ゲルマニウム前駆体が下記化学式4を有することを特徴とする請求項5に記載の窒素及びシリコンがドーピングされたGST薄膜:
【化4】
前記化学式4中、Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8は、それぞれ独立的に、水素、C1−5アルキル基またはSiR1R2R3であり、前記R1、R2及びR3は、それぞれ独立的に、水素またはC1−5アルキル基であるが、前記Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8のうち、何れか一つ以上は、SiR1R2R3である。
【請求項8】
前記低温蒸着用のゲルマニウム電球体が、下記化学式5を有することを特徴とする請求項5に記載の窒素及びシリコンでドーピングされたGST薄膜:
【化5】
前記化学式5中、R1、R2及びR3は、それぞれ独立的に、HまたはC1−5アルキル基である。
【請求項9】
前記低温蒸着用のゲルマニウム電球体が、下記化学式6を有することを特徴とする請求項5に記載の窒素及びシリコンでドーピングされたGST薄膜:
【化6】
【請求項10】
350℃以下の蒸着温度下で、請求項1ないし請求項4のうち、何れか1項に記載の低温蒸着用のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体を蒸着させる、窒素及びシリコンでドーピングされたGST薄膜の製造方法。
【請求項11】
前記蒸着温度は、200℃ないし350℃であることを特徴とする請求項10に記載の窒素及びシリコンでドーピングされたGST薄膜の製造方法。
【請求項12】
前記低温蒸着用のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体を化学気相蒸着法または原子層蒸着法を利用して蒸着させることを特徴とする請求項10に記載の窒素及びシリコンでドーピングされたGST薄膜の製造方法。
【請求項13】
前記低温蒸着用のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体の蒸着時に、水素プラズマを利用したプラズマ原子層蒸着法を利用することを特徴とする請求項10に記載の窒素及びシリコンでドーピングされたGST薄膜の製造方法。
【請求項14】
半導体基板と、
前記半導体基板に形成された第1不純物領域及び第2不純物領域と、
前記第1不純物領域と第2不純物領域との間のチャンネル領域上に形成されたゲート構造体と、
前記第2不純物領域と連結された下部電極と、
前記下部電極上に形成され、窒素及びシリコンでドーピングされたGST相変化膜と、
前記相変化膜上に形成された上部電極と、を備え、前記窒素及びシリコンでドーピングされたGST相変化膜は、請求項1ないし請求項4のうち、何れか1項に記載のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体を利用して形成されたことを特徴とする相変化メモリ素子。
【請求項15】
前記相変化膜は、窒素及びシリコンでドーピングされたGe2−Sb2−Te5物質からなることを特徴とする請求項14に記載の相変化メモリ素子。
【請求項1】
ゲルマニウム(Ge)、窒素及びシリコンを含有した低温蒸着用のゲルマニウム前駆体。
【請求項2】
下記化学式1を有することを特徴とする請求項1に記載のゲルマニウム前駆体:
【化1】
前記化学式1中、Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8は、それぞれ独立的に、水素、C1−5アルキル基またはSiR1R2R3であり、前記R1、R2及びR3は、それぞれ独立的に、水素またはC1−5アルキル基であるが、前記Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8のうち、何れか一つ以上は、SiR1R2R3である。
【請求項3】
下記化学式2を有することを特徴とする請求項1に記載のゲルマニウム前駆体:
【化2】
前記化学式2中、R1、R2及びR3は、それぞれ独立的に、HまたはC1−5アルキル基である。
【請求項4】
下記化学式3を有することを特徴とする請求項1に記載のゲルマニウム前駆体:
【化3】
【請求項5】
ゲルマニウム、窒素及びシリコンを含有した低温蒸着用のゲルマニウム前駆体、アンチモン(Sb)前駆体及びテルル(Te)前駆体から由来し、窒素及びシリコンでドーピングされたGe−Sb−Te(GST)薄膜。
【請求項6】
前記GST物質は、Ge2−Sb2−Te5物質であることを特徴とする請求項5に記載の窒素及びシリコンでドーピングされたGST薄膜。
【請求項7】
前記低温蒸着用ゲルマニウム前駆体が下記化学式4を有することを特徴とする請求項5に記載の窒素及びシリコンがドーピングされたGST薄膜:
【化4】
前記化学式4中、Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8は、それぞれ独立的に、水素、C1−5アルキル基またはSiR1R2R3であり、前記R1、R2及びR3は、それぞれ独立的に、水素またはC1−5アルキル基であるが、前記Q1、Q2、Q3、Q4、Q5、Q6、Q7及びQ8のうち、何れか一つ以上は、SiR1R2R3である。
【請求項8】
前記低温蒸着用のゲルマニウム電球体が、下記化学式5を有することを特徴とする請求項5に記載の窒素及びシリコンでドーピングされたGST薄膜:
【化5】
前記化学式5中、R1、R2及びR3は、それぞれ独立的に、HまたはC1−5アルキル基である。
【請求項9】
前記低温蒸着用のゲルマニウム電球体が、下記化学式6を有することを特徴とする請求項5に記載の窒素及びシリコンでドーピングされたGST薄膜:
【化6】
【請求項10】
350℃以下の蒸着温度下で、請求項1ないし請求項4のうち、何れか1項に記載の低温蒸着用のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体を蒸着させる、窒素及びシリコンでドーピングされたGST薄膜の製造方法。
【請求項11】
前記蒸着温度は、200℃ないし350℃であることを特徴とする請求項10に記載の窒素及びシリコンでドーピングされたGST薄膜の製造方法。
【請求項12】
前記低温蒸着用のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体を化学気相蒸着法または原子層蒸着法を利用して蒸着させることを特徴とする請求項10に記載の窒素及びシリコンでドーピングされたGST薄膜の製造方法。
【請求項13】
前記低温蒸着用のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体の蒸着時に、水素プラズマを利用したプラズマ原子層蒸着法を利用することを特徴とする請求項10に記載の窒素及びシリコンでドーピングされたGST薄膜の製造方法。
【請求項14】
半導体基板と、
前記半導体基板に形成された第1不純物領域及び第2不純物領域と、
前記第1不純物領域と第2不純物領域との間のチャンネル領域上に形成されたゲート構造体と、
前記第2不純物領域と連結された下部電極と、
前記下部電極上に形成され、窒素及びシリコンでドーピングされたGST相変化膜と、
前記相変化膜上に形成された上部電極と、を備え、前記窒素及びシリコンでドーピングされたGST相変化膜は、請求項1ないし請求項4のうち、何れか1項に記載のゲルマニウム前駆体、アンチモン前駆体及びテルル前駆体を利用して形成されたことを特徴とする相変化メモリ素子。
【請求項15】
前記相変化膜は、窒素及びシリコンでドーピングされたGe2−Sb2−Te5物質からなることを特徴とする請求項14に記載の相変化メモリ素子。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図9】
【図10】
【図7A】
【図7B】
【図8】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図9】
【図10】
【図7A】
【図7B】
【図8】
【公開番号】特開2006−182781(P2006−182781A)
【公開日】平成18年7月13日(2006.7.13)
【国際特許分類】
【出願番号】特願2005−368548(P2005−368548)
【出願日】平成17年12月21日(2005.12.21)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】
【公開日】平成18年7月13日(2006.7.13)
【国際特許分類】
【出願日】平成17年12月21日(2005.12.21)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】
[ Back to top ]