説明

ゲート駆動回路

【課題】本発明は素子のスイッチング特性を改善したゲート駆動回路に係り、素子のスイッチング特性を任意に決定でき、十分な短絡耐量と、定常損失の抑制ができるゲート駆動回路を提供することを目的とする。
【解決手段】パワースイッチング素子のゲートのオン動作を行うオン動作回路を備える。該オン動作回路は、該ゲートへの入力を第一所定値以下に保つ上限リミット部を備えることを特徴とする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング特性を改善したゲート駆動回路に係り、特にパワースイッチング素子のスイッチング特性の改善に適したゲート駆動回路に関するものである。
【背景技術】
【0002】
インバータなどのブリッジ回路は複数のパワー半導体素子を備えることが一般的である。パワー半導体素子としては、例えば、IGBT(Insulated Gate Bipolar Transistor)やMOSFETなどの電圧駆動型パワー半導体素子が多く用いられている。電圧駆動型パワー半導体素子のゲート電圧の制御を行う回路はゲート駆動回路とよばれる。ゲート駆動回路によりパワー半導体素子のスイッチングを行う。
【0003】
特許文献1には前述のゲート駆動回路の一例が提案されている。特許文献1に開示のゲート駆動回路は、ゲートのオン動作を行うオン側回路とオフ動作を行うオフ側回路とにそれぞれ遅延回路を備える。そして、パワー半導体素子をオンすべきときには、まず抵抗を介して緩やかにゲート電圧を上昇させる。次いで前述の遅延回路により遅れてゲートに印加される電圧により、ゲート電圧を定常状態の電圧まで上げる。一方パワー半導体素子をオフすべきときは、まず抵抗を介して緩やかにゲート電圧を低下させる。次いで前述の遅延回路により遅れてゲート電圧を接地電位まで低下させる。
【0004】
特許文献1のゲート駆動回路の構成によれば、パワー半導体素子のオン動作時にパワー半導体素子のゲート電圧を時間的に二段階に分けて上昇させる。またオフ動作時にもパワー半導体素子のゲート電圧を時間的に二段階に分けて低下させる。このように緩やかにゲート電圧を変化させることは放射ノイズの低下に有効である。また、オン/オフ時間を抑制できるからスイッチング損失の低下にも有効である。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2001−37207号公報
【特許文献2】特開2000−232347号公報
【特許文献3】特開2003−189593号公報
【特許文献4】特開2000−253646号公報
【特許文献5】特開2003−319638号公報
【特許文献6】特開平4−29558号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1に開示のゲート駆動回路では放射ノイズとスイッチング損失の低減ができる。しかしながら、特許文献1に開示のゲート駆動回路で制御されるパワー半導体素子は、アーム短絡により素子が劣化することが考えられる。すなわち、アーム短絡時におけるパワー半導体素子のゲート電圧が高いために、パワー半導体素子に大きな電流が流れ、素子の劣化が起こるという問題があった。そこで前述の劣化が起こらないように十分な短絡耐量をもたせるためには、素子のゲート電圧を低く推移させれば良いが、それでは定常損失が増大してしまう。このように特許文献1に開示のゲート駆動回路では、短絡耐量が不十分であるという問題があった。また、短絡耐量を十分得ようとすると定常損失が増加する問題があった。
【0007】
本発明は、上述のような課題を解決するためになされたもので、パワー半導体素子のスイッチング特性を任意に決定でき、十分な短絡耐量と、定常損失の抑制ができるゲート駆動回路を提供することを目的とする。
【課題を解決するための手段】
【0008】
本願の発明に係るゲート駆動回路は、パワースイッチング素子のゲートのオン動作を行うオン動作回路を備え、該オン動作回路は、該ゲートへの入力を第一所定値以下に保つ上限リミット部を備えることを特徴とする。
【0009】
本願の発明に係る他のゲート駆動回路は、パワースイッチング素子のゲートのオフ動作を行うオフ動作回路を備え、該オフ動作回路は、該ゲートへの入力を第二所定値に保つ下限リミット部を備え、該第二所定値は該パワースイッチング素子の閾値電圧より高く定常状態のゲート電圧よりは低い値であることを特徴とする。
【発明の効果】
【0010】
本発明によりパワースイッチング素子のスイッチング特性を任意に決定でき、十分な短絡耐量と、定常損失の抑制が可能となる。
【図面の簡単な説明】
【0011】
【図1】実施の形態1におけるゲート駆動回路を示す図である。
【図2】実施の形態1におけるゲート駆動回路を示す図である。
【図3】実施の形態1におけるゲート駆動回路のタイミングチャートである。
【図4】オン動作時の短絡電流を説明する図である。
【図5】実施の形態1におけるオン側遅延回路を説明する図である。
【図6】オン側遅延回路のINPUTとOUTPUTの波形である。
【図7】比較例1のゲート駆動回路を示す図である。
【図8】比較例1のオン動作時(ターンオン時)の波形である。
【図9】比較例2のゲート駆動回路を示す図である。
【図10】Hブリッジを説明する図である。
【図11】実施の形態2におけるゲート駆動回路を示す図である。
【図12】実施の形態2におけるゲート駆動回路を示す図である。
【図13】実施の形態2におけるゲート駆動回路のタイミングチャートである。
【図14】比較例3を説明する図である。
【図15】比較例3の変形を説明する図である。
【図16】実施の形態3におけるオン側電圧可変回路の構成を説明する図である。
【図17】ツェナーダイオードD1が抵抗化されたオン側電圧可変回路を説明する図である。
【図18】オン側電圧可変回路により第一オン電圧を変化させた際の特性について説明する図表である。
【図19】実施の形態4におけるオフ側電圧可変回路の構成を説明する図である。
【図20】ツェナーダイオードD1が抵抗化されたオフ側電圧可変回路を説明する図である。
【図21】実施の形態5、6のスイッチング遅延回路の構成を説明する図である。
【図22】実施の形態7におけるゲート駆動回路を示す図である。
【図23】実施の形態8におけるゲート駆動回路を示す図である。
【図24】実施の形態9におけるゲート駆動回路を示す図である。
【図25】上限リミット部の構成を説明する図である。
【図26】上限リミット部の変形例を説明する図である。
【図27】実施の形態10におけるゲート駆動回路を示す図である。
【図28】下限リミット部の構成を説明する図である。
【図29】下限リミット部の変形例を説明する図である。
【図30】実施の形態11におけるゲート駆動回路を示す図である。
【発明を実施するための形態】
【0012】
実施の形態1
本実施形態はパワースイッチング素子のスイッチング特性を、そのオン特性に関して最適化できるゲート駆動回路に関する。図1は本実施形態のゲート駆動回路の構成を説明する回路図である。本実施形態のゲート駆動回路10はパワースイッチング素子32のゲートを駆動するための回路である。パワースイッチング素子32としては、電圧駆動型のバイポーラトランジスタ、MOSFETなどであれば特に限定されないが、本実施形態ではIGBT(Insulated Gate Bipolar Transistor)が用いられている。本実施形態のパワースイッチング素子32はアームの一部を構成するものである。
【0013】
ゲート駆動回路10はオン側回路38を備える。オン側回路38はパワースイッチング素子32のオン動作を行うために形成される。オン側回路38は第一オン側電源回路50と第二オン側電源回路52を備える。第一オン側電源回路50と第二オン側電源回路52は図2で示す構成である。まず第一オン側電源回路50について図1を用いて説明する。第一オン側電源回路50は第一オン電源18を備える。第一オン電源18は第一オン電圧VDを生成する電源である。この電圧VDは、パワースイッチング素子32がアーム短絡したときにもその短絡電流を抑制できる値に設定されている。すなわち、電圧VDは、電圧VDがパワースイッチング素子32のゲートに印加されているときにアーム短絡が起こったとしても、パワースイッチング素子32に特性変動などの悪影響を与えない又は悪影響を許容範囲内に抑制できる値である。また、電圧VDは上の要件を満たしながらも、パワースイッチング素子32の閾値電圧よりも高い電圧である。
【0014】
そして第一オン電源18は第一オンスイッチ14と接続されている。この第一オンスイッチ14はゲート駆動信号送信部12から発せられるゲート駆動信号に基づきスイッチングを行う。第一オンスイッチ14は例えば、バイポーラトランジスタやMOSFETで構成される。
【0015】
前述の第一オンスイッチ14にはダイオード20が接続されている。ダイオード20の意義は主に、第一オン電源18に逆方向電流が流れることを防止することである。さらに、ダイオード20には第一オン抵抗22が接続されている。第一オン抵抗22はスイッチング速度を調整するために配置されている。第一オン抵抗22の抵抗値はR1である。そして、第一オン抵抗22にはパワースイッチング素子32のゲートが接続される。
【0016】
よって、本実施形態の第一オン側電源回路50は以下の構成を備える。すなわち、第一オン電源18−第一オンスイッチ14−ダイオード20−第一オン抵抗22−パワースイッチング素子32のゲートの順で接続される構成を備える。そして上述の各接続を行う配線を第一オン配線40と称する。
【0017】
一方、第二オン側電源回路52はオン側回路38の一部であり、第一オン側電源回路50とは重複しない領域に形成される。そして、パワースイッチング素子32のゲートに電圧を供給する点においては第一オン側電源回路50と同様である。以下、第二オン側電源回路52の構成について図1を用いて説明する。
【0018】
第二オン側電源回路52は第二オン電源30を備える。第二オン電源30は第二オン電圧VCを生成する。ここで、VCの値は、パワースイッチング素子32のオン状態であって、かつ定常状態であるときにゲートに印加すべき値とする。ここで、VCは、第一オン電源18の生成する電圧であるVDよりも高い値である。
【0019】
このような第二オン電源30は第二オンスイッチ28と接続されている。この第二オンスイッチ28は第一オンスイッチ14と同様にバイポーラトランジスタでもMOSFETでも良い。第二オンスイッチ28のオン、オフを切り替えるのはゲート駆動信号送信部12から送信されるゲート駆動信号である。そして、このゲート駆動信号送信部12と第二オンスイッチ28との間にはオン側遅延回路62が配置されている。オン側遅延回路62は前述のゲート駆動信号を遅延させて出力する回路である。よって、ゲート駆動信号送信部12から送信された信号はすぐには第二オンスイッチ28には伝送されず、一定時間遅延されて第二オンスイッチ28に伝送される。
【0020】
図1において、オン側遅延回路62はボックスで示されているが、その詳細は図5に示されている。本実施形態のオン側遅延回路62は図5のように構成されている。ここで、図5のINPUTとはゲート駆動信号送信部12から送信されるゲート駆動信号のことである。一方OUTPUTとは第二オンスイッチ28に伝送される信号を表す。ところで、ゲート駆動信号としては、HかLの二通りの値を取り得る。よって、図5の構成にしておくことで、ゲート駆動信号がLからHになるときのOUTPUTはRとCで構成される1次遅れフィルタにより遅延する。また、ゲート駆動信号がHからLになるときはRをダイオードDでバイパスするため遅延は起こらない。
【0021】
このような構成のオン側遅延回路62について、実際のINPUTとOUTPUTの波形が図6に示されている。図6から、オン側遅延回路62にINPUTがあったとき、一定時間だけ遅延してOUTPUTを出力していることが分かる。図6に記載の遅延の長さは図5のキャパシターの電気容量などに依存するものであり任意に定めることができる。
【0022】
このような構成であるオン側遅延回路62により制御される第二オンスイッチ28には、第二オン抵抗26が接続されている。第二オン抵抗26の抵抗値はR2である。第二オン抵抗26はスイッチング速度を調整するために配置されている。そして第二オン抵抗26にはパワースイッチング素子32のゲートが接続される。
【0023】
よって、本実施形態の第二オン側電源回路52は、第二オン電源30−オン側遅延回路62により制御される第二オンスイッチ28−第二オン抵抗26−パワースイッチング素子32のゲートの順で接続される構成を備える。そして上述の各接続を行う配線を第二オン配線60と称する。
【0024】
ここまでで、本実施形態のゲート駆動回路10のオン側回路38について説明した。次いで本実施形態のゲート駆動回路10が備えるオフ側回路について説明する。オフ側回路はパワースイッチング素子32のオフ動作を行うための回路である。本実施形態のオフ側回路はオフ側スイッチ16を備える。オフ側スイッチ16は、ゲート駆動信号送信部12から送信される信号によりスイッチングを行うスイッチである。オフ側スイッチ16の一端は接地端子と接続されている。そしてオフ側スイッチ16の他端はオフ抵抗24と接続されている。オフ抵抗24の抵抗値はR3である。オフ抵抗24はパワースイッチング素子32のオフ動作を緩やかに行うために配置されるものである。そして、オフ抵抗24はパワースイッチング素子32のゲートと接続されている。本実施形態のオフ側回路は上述の構成を備える。
【0025】
本実施形態のパワースイッチング素子32のコレクタ−エミッタ間は電源36により電圧供給を受ける。そして、パワースイッチング素子32は負荷34のオン、オフを制御する。
【0026】
図3は本実施形態のゲート駆動回路10の動作について説明するタイミングチャートである。図3において区間1はパワースイッチング素子32のオン動作中の区間である。区間2は定常状態の区間である。区間3はオフ動作中の区間である。まず、区間1ではゲート駆動信号送信部12からパワースイッチング素子32のゲートをオンすべき信号(以後、H信号と称する)が伝送される。H信号により第一オンスイッチ14はオンとなる。このとき、第二オンスイッチ28とオフ側スイッチ16とはオフである。よって、前述した第一オン側電源回路50のみがオンとなる。これにより区間1ではパワースイッチング素子32のゲートにはVDの電圧が印加される。ここで、第一オン側電源回路50には第一オン抵抗22が配置されているため、パワースイッチング素子32のゲートに印加される電圧は緩やかにVDまで到達する。
【0027】
次いで区間2について説明する。第二オンスイッチ28は区間2において、オン側遅延回路62により遅延されたH信号を受け取る。区間2では、第二オンスイッチ28がオン状態となる。そして、パワースイッチング素子32のゲートにはVCが印加される。すなわち、オン側遅延回路62がどの程度H信号を遅延させるかによって区間2のスタートするタイミングが決まる。換言すれば、オン側遅延回路62がどの程度H信号を遅延させるかによって区間1の長さが決まる。本実施形態では区間1の長さが「アーム短絡を検出しそれをストップできる時間」と一致するように、オン側遅延回路62のキャパシターの電気容量などを定めている。前述の「アーム短絡を検出しそれをストップできる時間」とは、より具体的には数μ秒程度であることが一般的である。
【0028】
また、区間2のように、第一オンスイッチ14と第二オンスイッチ28とが同時にオン状態であるときは、第二オン電源30−第二オンスイッチ28−第二オン抵抗26−第一オン抵抗22−第一オンスイッチ14−第一オン電源18の経路で電流が流れ、第一オン電源18や第一オンスイッチ14にダメージを与えることが考えられる。このようなことを防止するためにダイオード20が配置されており、前述の経路で電流が流れることを防止している。
【0029】
次いで、区間3について説明する。区間3では、パワースイッチング素子32のオフ動作が行われる。ゲート駆動信号送信部12から伝送される信号がH信号からL信号へ変移すると区間3がスタートする。L信号とはパワースイッチング素子32をオフとすべき信号である。前述のL信号が発せられると、第一オンスイッチ14と第二オンスイッチ28はオフとなる。また、オフ側スイッチ16はオン状態となる。よって区間3においては、前述のオフ側回路がオン状態になる。オフ側スイッチ16は接地端子に接続されているから、パワースイッチング素子32のゲートへ印加される電圧は徐々に引き下げられパワースイッチング素子32のオフ動作が終了する。
【0030】
ここで、本実施形態の特徴を理解するために、比較例について説明する。比較例については図7−図10を用いて説明する。図7には比較例1のゲート駆動回路が示されている。比較例1のゲート駆動回路は図7中の破線に囲まれた部分である。このような構成とするとオン動作時には、図7中のQ2がオンとなり電圧VDをIGBTであるQ1のゲートに印加する。一方オフ動作時には図7中のQ3がオンとなりQ1のゲート電圧を引き下げる。これによりQ1はオフ状態となる。この場合オン動作とオフ動作の速度はゲート抵抗Rgに依存して決まる。
【0031】
図8は比較例1のオン動作時(ターンオン時)の波形を表す。図8の横軸は時間である。比較例1のVCE(SAT)は2V程度であるところ、ターンオン後においてもVCEが10V程度を推移しており損失が大きいことが分かる。なお、ターンオン後のVCEの値は図8の破線で囲む領域に示されている。このようにスイッチング速度、すなわちdV/dt(又はdI/dt)を遅くするとVCEが低下しづらいため損失が大きい。しかしながらスイッチング速度を上昇させると、放射ノイズが増大する。このように損失と放射ノイズとはトレードオフの関係であり、両者を理想的な値に保つことは困難であった。これを第一のトレードオフと称する。
【0032】
図9は比較例2のゲート駆動回路を説明する図である。図9において破線で囲まれた領域が比較例2のゲート駆動回路である。比較例2は特許文献1に記載の発明の引用である。比較例2の比較例1との相違点はIGBTのオン動作時に用いられる回路に遅延回路61が組み込まれている点である。比較例2の構成でIGBTのオン動作を行うときは、まずスイッチQ2がオンする。スイッチQ2とIGBTのゲートまでの配線には抵抗R1が配置されている。スイッチQ2がオンとなりIGBTのゲートに電圧印加を行うと抵抗R1の効果により、前述の電圧印加は緩やかに行われる。その後、遅延回路61によってスイッチQ4が遅れてオン状態になる。スイッチQ4は電源V1とIGBTのゲートとを抵抗素子を介さずに接続している。ゆえにスイッチQ4がオン状態となるとIGBTのゲート電圧は速やかにVCまで到達する。
【0033】
比較例2は遅延回路61を用いてIGBTのオン動作を二段階に分けて行う。このようにする目的は、前述の第一のトレードオフを解決することである。すなわち、トランジスターQ2をオン状態としてIGBTのゲート電圧を緩やかに立ち上げることで放射ノイズを抑制する。次いで遅延回路61により遅延してIGBTのゲート電圧をVCまで上昇させることで、VCEを低下させ損失を抑制する。よって比較例2は第一のトレードオフに起因する問題を解決している。
【0034】
しかしながら、比較例2の構成によるIGBTのスイッチングでは、スイッチング時のアーム短絡などに対して十分な短絡耐量をもたないことが考えられる。以後比較例2の課題について説明する。
【0035】
一般にインバータなどでは、パワースイッチング素子を直列接続してアームを構成し、そのアームを並列接続してHブリッジや3相インバータなどを構成する。一例としてHブリッジを図10に示す。図10のHブリッジ10はIGBTであるQ1、Q2、Q3、Q4を備える。Q1、Q2、Q3、Q4それぞれに、並列にダイオードD1、D2、D3、D4が形成される。Q1、Q2、Q3、Q4はそれぞれDriverA、DriverB、DriverC、DriverDによってオン、オフの動作が制御される。
【0036】
図10のHブリッジで、Q1、Q2、Q3=OFF、Q4=ONでLOAD(負荷)が誘導性負荷でD2とQ4を経由して電流が流れている状態を考える。この状態ではQ2のコレクタ−エミッタ間にD2の順方向電圧降下分の電圧が印加されている。次に、Q1がオンするとQ1とQ4を経由してLOADに電流が流れ始める。このときD2に流れる電流は減少する。そしてQ2のコレクタ−エミッタ間とD2には電源V2の電圧が印加されるようになる。Q2については、コレクタ−エミッタ間電圧が急激に増加すると、コレクタ−ゲート間の帰還容量を介してゲート−エミッタ間の入力容量が充電され、ゲート電圧が増加する。ゲート電圧が増加し、Q2の閾値電圧を超えるとQ2がオンしQ1とQ2がともにオンのアーム短絡状態となる。
【0037】
アーム短絡が発生するとアームに過大な電流が流れることになるため、この場合Q1、Q2にダメージを与えることが考えられる。また、これはアーム短絡の一例であり、誤動作などの他のモードによるアーム短絡も考えられる。
【0038】
ここで、図9におけるパワースイッチング素子(IGBT)Q1が、図10のようなHブリッジの一部として用いられてアーム短絡が発生したときの短絡耐量について考える。図9のQ2を経由するルートでQ1のゲート電圧が供給されている間は、Q1に供給される電圧は、一定の値を維持せず、緩やかに上昇する。このときにアーム短絡が起こると、Q1に大きい電流が流れQ1がダメージを受けることが考えられる。これを回避するために図9のR1として抵抗値の高いものを使用すると、アーム短絡時にQ1に大電流が流れることを回避できるが、VCEの立ち下がりが遅くなりスイッチング損失が増加する。又は駆動回路電源V1の電圧VCを下げることによりアーム短絡時の電流を低減することが可能だが定常損失が増加する。ゆえに短絡耐量の確保と定常損失の低減とはトレードオフの関係にあり、両者を理想的な状態とすることは困難であった。これを第二のトレードオフと称する。比較例2では第二のトレードオフの問題を解決できないという問題があった。
【0039】
本実施形態の構成によれば、前述の問題を解決できる。本実施形態ではオン動作を行うべき第一オン側電源回路50が、第一オン側電源回路50専用の電源である第一オン電源18を備える。パワースイッチング素子32のオン動作時にゲートに印加される電圧は第一オン電源18から供給される。よって、図3の区間1において印加される電圧はVD以下に保たれる。VDはアーム短絡が起こってもパワースイッチング素子32に特性変動などの悪影響を与えない又は悪影響を許容範囲内に抑制できる値であり、安全にアーム短絡を検出、ストップできるものである。
【0040】
また、区間1に続いて、パワースイッチング素子を定常状態とする区間2へと移行すべく第二オン側電源回路52が設けられているため、パワースイッチング素子は速やかに定常状態へ移行する。よって、図8の破線で囲む領域のように、VCEが高い値を保つ事に起因する損失を抑制できる。ゆえに本実施形態の構成によればスイッチングの損失を低減することができる。
【0041】
ここまでの記載をまとめると、本実施形態の構成によれば、区間1で表されるオン動作時において十分な短絡耐量を有し、区間2では確実に定常状態に到達するため損失を低減できる。本実施形態のゲート駆動回路10によって制御されるパワースイッチング素子は、該パワースイッチング素子がアームの一部を構成する場合でも短絡耐量が高い。ここで、図4に本実施形態の構成におけるパワースイッチング素子のオン動作時における短絡電流と、比較例1の構成における同短絡耐量とを比較したグラフを示す。このグラフは、意図的にアーム短絡を行い短絡電流を測定したデータを用いている。図4から、本実施形態の構成により短絡電流が抑制されていることが分かる。
【0042】
本実施形態においては、第一オン側電源回路50は、第一オン電源18−第一オンスイッチ14−ダイオード20−第一オン抵抗22―パワースイッチング素子32のゲートの順で接続される構成としたが本発明はこれに限定されない。すなわち、第一オン電源18とパワースイッチング素子のゲートとの間に第一オンスイッチ14、ダイオード20、第一オン抵抗22が配置されている限り本発明の効果は得られるから、これらの接続の順序は任意である。
【0043】
本実施形態においては、オン側遅延回路62の構成を図5に示す通りとしたが本発明はこれに限定されない。ゲート駆動信号を所定時間だけ遅延して第二オンスイッチ28に伝送できる限りにおいては本発明の効果を得られるからオン側遅延回路の構成は他の構成であっても良い。
【0044】
本実施形態においては、ダイオード20を配置したが本発明はこれに限定されない。すなわちダイオード20がなくても本発明の効果は得られるからダイオード20がない構成であっても良い。
【0045】
実施の形態2
【0046】
本実施形態はパワースイッチング素子のスイッチング特性を、そのオフ特性に関して最適化できるゲート駆動回路に関する。図11は本実施形態の構成を説明する図である。本実施形態のゲート駆動回路100はオフ側回路102を備える。オフ側回路102はパワースイッチング素子32のオフ動作を行う。一方ゲート駆動回路100のオフ側回路102以外の部分にはオン側回路が形成されており、パワースイッチング素子のオン動作を行う。なお、パワースイッチング素子32のオン状態における定常状態では、オン側スイッチ132がオンとなり、パワースイッチング素子32のゲートに電圧VCが印加される。
【0047】
図12は図11で説明したオフ側回路102について説明する図である。図12に示す通り、オフ側回路102は第一オフ側電源回路104と第二オフ側回路106とを備える。まず第一オフ側電源回路104の構成について図11で説明する。第一オフ側電源回路104は第一オフ電源108を備える。第一オフ電源108はV4の電圧をパワースイッチング素子32のゲートへ供給するための電源である。ここで、電圧V4はパワースイッチング素子32の閾値電圧よりわずかに高い程度の値であり、定常状態のゲート電圧よりは低い値である。さらに、V4はアーム短絡が起こった際にパワースイッチング素子32に特性変動などの悪影響を与えない又は悪影響を許容範囲内に抑制できる値である。
【0048】
第一オフ電源108の一端は接地端子と接続される。第一オフ電源108の他端は第一オフスイッチ110と接続される。第一オフスイッチ110はゲート駆動信号送信部12から伝送される信号によりスイッチングを行う。第一オフスイッチ110としてはバイポーラトランジスタやMOSFETなどが用いられる。
【0049】
第一オフスイッチ110にはダイオード112が接続されている。ダイオード112には第一オフ抵抗114が接続されている。第一オフ抵抗114の抵抗値はR3である。ここで、抵抗値R3は後述の抵抗値R4より小さい値である。また、抵抗値R3は、パワースイッチング素子32がVCを印加されている定常状態からV4を印加してオフ動作を開始するスピードを決める。本実施形態では抵抗R3はパワースイッチング素子32のゲートに印加する電圧を迅速にV4まで立ち下げるように十分低い値となっている。より具体的には、パワースイッチング素子32のゲートに印加される電圧がVCからV4にまで引き下げられる間に、アーム短絡が起こることがない又は現実的にアーム短絡が起こらない程度まで低い抵抗値となっている。
【0050】
第一オフ抵抗114にはパワースイッチング素子32のゲートが接続される。本実施形態の第一オフ側電源回路104は上述の通り、第一オフ電源108−第一オフスイッチ110−ダイオード112−第一オフ抵抗114の順で接続されている。この接続は第一オフ配線116により行われている。
【0051】
次いで、第二オフ側回路106について説明する。第二オフ側回路106は第二オフ配線124に形成されている。第二オフ側回路106は第二オフスイッチ118を備える。第二オフスイッチ118は前述の第一オフスイッチ110と同様の構成である。また、第二オフスイッチ118はオフ側遅延回路122により遅延されたゲート駆動信号によりスイッチングを行う。ゲート駆動信号はゲート駆動信号送信部12から伝送される。また、オフ側遅延回路122は図5の構成であり、遅延時間については任意に定めることができる。
【0052】
前述の第二オフスイッチ118はその一端が接地端子と接続され他端が第二オフ抵抗120と接続されている。第二オフ抵抗120の抵抗値はR4である。R4の抵抗値は、パワースイッチング素子32のゲート電圧を接地電位まで下げるために要する時間を定める。本実施形態の第二オフ抵抗120の抵抗値R4はR3より高い値である。
【0053】
本実施形態のオフ側回路102の構成は上述の通りである。一方オン側回路はオン側スイッチ132を備える。オン側スイッチ132はゲート駆動信号送信部12から伝送されるゲート駆動信号によりスイッチングをおこなう。オン側スイッチ132がオン状態となるとオン側電源130によって電圧VCがパワースイッチング素子32のゲートへ印加される。また、オン側スイッチ132と接続されるオン側抵抗134はオン動作時のスイッチングのスピードを決める。
【0054】
図13は本実施形態のゲート駆動回路100によるパワースイッチング素子32のスイッチング動作について説明する図である。区間1はパワースイッチング素子のオン動作を行いその後定常状態で動作する区間である。区間1はゲート駆動信号がON(H)となりオン側スイッチ132のみがオンとなる。そして、パワースイッチング素子32のゲートに印加される電圧はVCまで引き上げられ、パワースイッチング素子は定常状態となる。
【0055】
区間2はオフ動作の開始を行う区間である。区間2ではゲート駆動信号がOFF(L)となる。これにより第一オフスイッチ110のみがオンとなる。よってパワースイッチング素子32のゲートにはV4が印加されるようになる。ここで、区間2が開始されてから前述のゲートにV4が印加されるまでに要する時間は第一オフ抵抗114に依存する。そして前述の通り第一オフ抵抗114の抵抗値R4は、電圧VCからV4への立ち下げを、アーム短絡が起こることがない又は現実的にアーム短絡が起こらない程度の短い時間で行う抵抗値となっている。このように区間2においては、抵抗値R3が低い値であるから、パワースイッチング素子32のゲート電圧は迅速にV4にまで引き下げられる。
【0056】
区間3はオフ動作を終了する区間である。区間3ではオフ側遅延回路122により遅れて第二オフスイッチ118がオンとなる。放電抵抗である第二オフ抵抗120の抵抗値R4はR3より高いため、区間3では区間2と比較して緩やかにオフ動作(ゲートの電圧降下)が行われる。区間3では負荷電流の変化率(dI/dt)が小さくなるため、寄生インダクタンスによるサージ電圧を低減できる。本実施形態のスイッチング動作は上述の通りである。
【0057】
ここで、本発明の特徴を理解するために比較例3について説明する。比較例3は図14に示されている。図14は特許文献1の引用である。図14の破線で囲む領域は比較例3のゲート駆動回路である。比較例3の構成によると、パワースイッチング素子Q1のターンオフ時にまずスイッチQ3をオンとする。スイッチQ3とパワースイッチング素子Q1との間には抵抗R3が配置されているから、パワースイッチング素子Q1の電圧は緩やかに減少させられる。しかしながらこの電圧の減少はオフ動作を完了するために比較的長い時間を要するため、損失の観点から好ましくない。そこで比較例3では、遅延回路200により遅れてスイッチQ4をオンさせる。スイッチQ4はパワースイッチング素子のゲートとの間に抵抗を備えていない。よってスイッチQ4のオンとともにパワースイッチング素子のゲート電圧は速やかに接地電位となる。なお、図15にも図14の構成と類似のゲート駆動回路を示す。図15に表されるゲート駆動回路については図14で表されるゲート駆動回路の変形であり、図14とほぼ同様のアイデアであるから説明を省略する。
【0058】
比較例3のようにターンオフを行うと、スイッチQ3をオンとし緩やかに電圧を低下させ、次いでスイッチQ4をオンとしオフ動作を終了するから、スイッチング速度と放射ノイズとのトレードオフである第一のトレードオフを解決できる。しかしながらスイッチQ3のみがオンとなる時間においては、パワースイッチング素子のゲート電圧が緩やかに低下させられるため、短絡耐量が確保されていない。さらに、放射ノイズ抑制のために抵抗R3が高い値に設定されているため、パワースイッチング素子のゲート電圧低下に時間がかかるという問題もあった。ここで、抵抗R3を小さい値とすると、パワースイッチング素子は定常状態からオフ状態へ急激に変移することになるから放射ノイズが増大する。このように、パワースイッチング素子のオフ動作を行う際、放射ノイズ低減とオフ動作の迅速化とはトレードオフの関係にあったため両者を理想的なものとすることは困難であった。これを第三のトレードオフと称する。
【0059】
本実施形態の構成によれば、比較例3の抱える問題を解決できる。すなわち、パワースイッチング素子32のゲート電圧はオフ動作の開始後すぐにV4まで引き下げられる。V4はパワースイッチング素子32の閾値電圧よりわずかに高い程度の値であり、かつアーム短絡が起こった際にパワースイッチング素子32に特性変動などの悪影響を与えない又は悪影響を許容範囲内に抑制できる値である。よってパワースイッチング素子のオフ動作中の短絡耐量を高めることができる。また、ゲート電圧を定常状態から電圧V4まで速やかに引き下げるため、比較例3と比べてオフ動作に要する時間を短縮できる。これにより、損失を低減できる。そしてゲート電圧がV4まで引き下げられると第二オフ側回路106がオンとなって緩やかにオフ動作を終了する。よって、前述の第三のトレードオフを解決し、放射ノイズ低減とオフ動作の迅速化ができる。
【0060】
本実施形態のダイオード112と第一オフ抵抗114とは接続を入れ替えても本発明の効果を得られる。また、ダイオード112は実施の形態1のダイオード20と同じ働きをする。そしてダイオード112は必須の構成ではない。ダイオード112が無くても本発明の効果であるオフ特性の向上が可能である。
【0061】
本実施形態においては、オフ側遅延回路122の構成を図5に示す通りとしたが本発明はこれに限定されない。ゲート駆動信号を所定時間だけ遅延して伝送できる限りにおいては本発明の効果を得られるからオフ側遅延回路の構成は他の構成であっても良い。
【0062】
実施の形態3
本実施形態は第一オン電圧を、簡易かつ低コストな方法で変更できるゲート駆動回路に関する。本実施形態のゲート駆動回路は図1で表されるゲート駆動回路と以下の点を除き同様の構成である。すなわち本実施形態の第一オン電圧は、第一オン電源18ではなく図16に示すオン側電圧可変回路300により供給される。従って図1の第一オン電源18を図16のオン側電圧可変回路300に置き換えた構成が本実施形態の構成である。オン側電圧可変回路300のOUTPUTが第一オン配線40に接続される。オン側電圧可変回路300は第一オン電圧としてVoutを供給する。なお、本実施形態の構成及び動作は第一オン電圧に関する部分以外は実施の形態1と同様である。
【0063】
図16を用いてオン側電圧可変回路300の構成を説明する。まずオン側電圧可変回路300は電源VCCを備える。電源VCCはスイッチQ6のコレクタと接続される。また、電源VCCは抵抗Rを介してツェナーダイオードD1〜D6と接続される。ツェナーダイオードD1〜D6はこの順に直列に接続される。ツェナーダイオードD6には接地端子が接続される。ツェナーダイオードD1〜D6はスイッチQ6のベース電圧を供給する。また、スイッチQ6のエミッタはOUTPUTと接続されている。
【0064】
さらに、ツェナーダイオードD1の両端には端子302と端子304が接続されている。端子302と端子304はザッピングの手法でD1に一定の電流を流してD1のアノード・カソード間をショート状態とするために配置される。ツェナーダイオードD2〜D6についても同様に端子が接続されている。
【0065】
このように構成されたオン側電圧可変回路300のOUTPUTであるVoutは、以下の数式1で表される。
【0066】
「数式1」
Vout=VZ1+VZ2+VZ3+VZ4+VZ5+VZ6−VBE
【0067】
数式1においてVZ1はツェナーダイオードD1のツェナー電圧である。VZ2〜VZ6についても同様である。また、VBEはスイッチQ6のベース・エミッタ間電圧である。前述のザッピングの方法を用いてツェナーダイオードD1のアノード・カソード間をショート状態とすると、ツェナーダイオードD1は抵抗R1となる。この状態は図17に示されている。図17のようにツェナーダイオードD1を抵抗化したときのOUTPUTであるVoutは以下の数式2で表される。
【0068】
「数式2」
Vout=VZ2+VZ3+VZ4+VZ5+VZ6−VBE
【0069】
数式2のように、ツェナーダイオードD1を抵抗化するとツェナーダイオードD1のツェナー電圧分だけ出力電圧Voutが減少する。このように、任意の数のツェナーダイオードを抵抗化することでVoutの値を段階的に変化させることができる。よって本実施形態の第一オン電圧の値は、ゲート駆動回路製造後であっても変更できる。
【0070】
一般に、パワースイッチング素子のゲートに電圧を印加する際の電圧の時間変化、すなわちターンオン速度(dV/dt)は前述のゲートの近傍に設けられたゲート抵抗によって制御する。そして、ターンオン速度は、パワースイッチング素子の閾値などによって当初の値から変更する必要の生じることがある。そして、そのような場合にはゲート抵抗を取り替えるか、複数の抵抗を並列接続しておきそれらを切り替えることで対応していた。このようなゲート抵抗の取り替え、切り替えは手作業によるためコスト面で不利である。また、ゲート抵抗を切り替える方法は、電力容量の大きなゲート抵抗と切り替え回路を複数準備する必要があり、実装面積の拡大を招きコスト面で不利である。
【0071】
また、実施形態1の構成において、第一オン電圧はパワースイッチング素子の閾値電圧より高くかつ、短絡耐量が高い値としなければならない。ところが、パワースイッチング素子の閾値は製造されたパワースイッチング素子毎に一定のばらつきが生じる。このようなばらつきに対応するためには製造されたパワースイッチング素子毎に個別に第一オン電圧を定めることが望ましい。
【0072】
本実施形態の構成によれば、簡易かつ低コストな方法で第一オン電圧を変更できる。本実施形態の第一オン電圧であるVoutはオン側電圧可変回路300により容易に変更できる。従って、パワースイッチング素子の出来に合わせて、パワースイッチング素子毎に個別に第一オン電圧を設定できるから、製品の特性向上と歩留まり向上などが可能である。また、第一オン電圧を所望の値にできるから短絡耐量の向上も可能である。
【0073】
本実施形態ではオン側電圧可変回路300を図1のゲート駆動回路に搭載したが、本発明はこれに限定されない。すなわち、前述したターンオン速度(dV/dt)をゲート抵抗によって制御する構成のゲート駆動回路においても、ゲート電圧供給源としてオン側電圧可変回路300を用いることでターンオン速度を変更できる。これによりコスト面で不利となるゲート抵抗の取り替え、切り替えを回避して所望のターンオン速度を得ることができる。
【0074】
図18は本実施形態の構成によって、第一オン電圧VDを11.5V、12.5V、13.5Vと変化させた時の特性の変化をまとめた図表である。図18におけるtcとはパワースイッチング素子の電流が定常状態の10%にまで立ち上がってから、飽和電圧VCEが最大値の10%にまで落ちるまでに要する時間である。よってtcは損失を表すパラメータである。同じく図18におけるtrはパワースイッチング素子のICE(コレクタ−エミッタ間電流)が定常状態の10%から90%に増加するまでに要する時間である。同じく図18におけるtrrは逆回復電流を表す。
【0075】
図18を用いて説明した通り、第一オン電圧VDを変化させると、パワースイッチング素子の損失、リカバリー電流、放射ノイズなどに関する諸特性を変動させることができる。よって本実施形態のオン側電圧可変回路300を調節することで、所望の特性のパワースイッチング素子を製造できる。
【0076】
本実施形態のオン側電圧可変回路300は6のツェナーダイオードを備えるが本発明はこれに限定されない。すなわちツェナーダイオードの数は任意である。また、VCC電源は他の電源と共用であっても良い。また、スイッチQ6はVoutをツェナーダイオードの出力電圧に応じて定めるものであれば本発明の効果を得られるから他のスイッチであっても良い。
【0077】
本実施形態においてはオン側電圧可変回路300を第一オン電圧の生成のために用いたが本発明はこれに限定されない。例えば実施の形態1における第二オン電圧VCの生成のためにオン側電圧可変回路300を用いた場合はパワースイッチング素子の定常状態の損失を最適化できる等の効果が得られる。よって、オン側電圧可変回路300の適用は第一オン電圧の生成に限定されない。
【0078】
実施の形態4
本実施形態は第一オフ電圧を、簡易かつ低コストな方法で変更できるゲート駆動回路に関する。本実施形態のゲート駆動回路は図11で表されるゲート駆動回路と以下の点を除き同様の構成である。すなわち本実施形態の第一オフ電圧は、第一オフ電源108ではなく図19に示すオフ側電圧可変回路400により供給される。従って図11の第一オフ電源108を図19のオフ側電圧可変回路400に置き換えた構成が本実施形態の構成である。オフ側電圧可変回路400のOUTPUTが第一オフ配線116に接続される。オフ側電圧可変回路400は第一オフ電圧V4としてVoutを供給する。なお、本実施形態の構成及び動作は第一オフ電圧に関する部分以外は実施の形態2と同様である。
【0079】
本実施形態のオフ側電圧可変回路400の構成はオン側電圧可変回路300と類似するため相違点についてのみ説明する。オフ側電圧可変回路400はスイッチQ7を備える。スイッチQ7のコレクタは電源VCCと接続される。また、スイッチQ7のベースはツェナーダイオードD1、D2、D3、D4、D5、D6と接続される。各ツェナーダイオードの両端には端子が接続される。例えばツェナーダイオードD1の両端には端子402と端子404が接続されている。このようにして各ツェナーダイオードを実施形態3で説明した通り抵抗化することができる。これによりVoutの値を段階的に変化させることができる。よって本実施形態の第一オフ電圧V4の値は、ゲート駆動回路製造後であっても変更できる。
【0080】
スイッチQ7のエミッタと接続されたOUTPUTは、第一オフ電圧であるVoutを第一オフ電源回路に供給する。このとき、Voutの値はツェナーダイオードの数によって決まり、その値は図19の構成であれば数式1で表現されるし、図20のようにツェナーダイオードD1が抵抗化されていれば数式2で表現できる。
【0081】
アームを形成するパワースイッチング素子では、上アーム下アームが同時に通電するアーム短絡を防止するためのオフ期間であるデットタイムを設定することが一般的である。デットタイムを長く確保すると動作上の安全性は高まるが、例えばインバータの効率低下を招くなどの不都合がある。よってデットタイムは、アーム短絡を防止できる限りにおいては短い方が好ましい。しかしながらパワースイッチング素子は、製造ばらつきや温度特性の製品間での乖離などによって、オフ特性のばらつきを持つことが一般的である。ここでオフ特性のばらつきとは、パワースイッチング素子のゲート閾値電圧のばらつきによる遅れ時間のばらつきなどのことを指す。そして、前述したオフ特性のばらつきを考慮してデットタイムを長めに設定するため、動作効率が悪いという問題があった。
【0082】
本実施形態の構成によれば、オフ側電圧可変回路400の供給する第一オフ電圧を、製造されたパワースイッチング素子毎に最適な値に設定できる。これによりオフ側遅延回路122の遅れ時間を均一化できる。また、オフ特性のばらつきを均一化できるからデットタイムを短く設定できる。
【0083】
本実施形態のオフ側電圧可変回路400は6のツェナーダイオードを備えるが本発明はこれに限定されない。すなわちツェナーダイオードの数は任意である。また、VCC電源は他の電源と共用であっても良い。また、スイッチQ7はVoutをツェナーダイオードの出力電圧に応じて定めるものであれば本発明の効果を得られるから他のスイッチであっても良い。
【0084】
実施の形態5
本実施形態はパワースイッチング素子の温度に応じてオン動作時のスイッチング速度を変化させるゲート駆動回路に関する。本実施形態のゲート駆動回路は図1で表されるゲート駆動回路と以下の点を除き同様の構成である。すなわち本実施形態の第一オン電圧を供給するのはスイッチング遅延回路500である。従って本実施形態は図1の第一オン電源18をスイッチング遅延回路500で置き換えた構成である。スイッチング遅延回路500は第一オン電圧として、その出力であるVdelayを第一オン側電源回路に供給する。なお、本実施形態の構成及び動作は第一オン電圧に関する部分以外は実施の形態1と同様である。
【0085】
図21は本実施形態の第一オン電圧を供給すべきスイッチング遅延回路500の構成を説明する図である。スイッチング遅延回路500は可変電圧源502を備える。本実施形態の可変電圧源502は図16に示すオン側電圧可変回路300が採用されている。これにより、パワースイッチング素子の製造後においても第一オン電圧を任意の値に変更できる。
【0086】
スイッチング遅延回路500はさらに、スイッチング素子の温度を測定する温度センサ504を備える。温度センサ504には温度電圧変換機506が接続される。温度電圧変換機506は、温度センサ504からの温度の情報に応じて所定の電圧を生成する部分である。温度電圧変換機506は、パワースイッチング素子の温度が高いほどスイッチング速度(ターンオン速度)を減じる出力を行う。すなわち、温度電圧変換機506は、パワースイッチング素子の温度が高いほど出力電圧を下げる。そして温度電圧変換機506の出力側と前述の可変電圧源502の出力側とは加算回路508へ入力されるように接続される。また、加算回路508の出力側は電力増幅部510と接続される。そして、電力増幅部510の出力が第一オン電圧として第一オン側電源回路に供給されるように、電力増幅部510の出力側が第一オン配線40の接地端子側に接続される。
【0087】
ここで、スイッチング遅延回路500を配置する意義について図10を用いて説明する。図10に示すHブリッジ回路では、スイッチQ4がオン状態であるとき矢印で示すフリーホイール電流が流れる。フリーホイール電流とは負荷に蓄えられたエネルギが放出されることに起因する電流である。ここでは、フリーホイール電流はD2−LOAD−Q4の経路で流れる。このときにスイッチQ1がオンすると、電流経路は電源V2−Q1−LOAD−Q4となる。そして、D2に流れる順方向電流は徐々に減衰し0になった後、逆回復電流と呼ばれる電流がカソードからアノードに流れる。この逆回復電流は電源V2−Q1−D2の経路で流れる。
【0088】
前述したダイオードの逆回復電流は素子温度に依存しており、素子温度が増加すると逆回復電流の最大値が増加する傾向がある。また、逆回復電流は変化率(dI/dt)が大きく、逆回復電流が流れる経路の寄生インダクタンスの起電力がノイズ源となる問題がある。一般に素子温度が高くなり、逆回復電流の最大値が増加すると変化率も大きくなり、発生するノイズも大きくなる。
【0089】
本実施形態の構成によれば、スイッチング遅延回路500が備える温度電圧変換機506が、パワースイッチング素子の温度が高いほどスイッチング速度(ターンオン速度)を減じる出力を行う。ターンオン時のスイッチング速度を遅くすると、ダイオードの逆回復電流の変化率(dI/dt)が小さくなる。よってターンオン時に発生するノイズを低減することが可能となる。また、本実施形態のスイッチング遅延回路500は可変電圧源502を備えるから製造されたパワースイッチング素子毎に第一オン電圧を定めることができる。可変電圧源502によって、スイッチング特性を最適化し、その上で素子温度に対応して逆回復電流の変化率を抑制できる。
【0090】
本実施形態では可変電圧源502として、図16に示すオン側電圧可変回路300を用いたが本発明はこれに限定されるものではない。すなわち、本発明は素子温度に応じてスイッチング速度を最適化することに特徴があるから、可変電圧源502は定電圧源であっても本発明の効果は得られるし、加算回路508や電力増幅部510も他の構成であっても良い。
【0091】
実施の形態6
本実施形態はパワースイッチング素子の温度に応じてオフ時のスイッチング速度を変化させるゲート駆動回路に関する。本実施形態のゲート駆動回路は図11で表されるゲート駆動回路と以下の点を除き同様の構成である。すなわち本実施形態の第一オフ電圧を供給するのは図21のスイッチング遅延回路500である。従って本実施形態は図11の第一オフ電源108をスイッチング遅延回路500で置き換えた構成である。スイッチング遅延回路500は第一オフ電圧として、その出力であるVdelayを第一オフ側電源回路に供給する。なお、本実施形態の構成及び動作は第一オフ電圧に関する部分以外は実施の形態2と同様である。
【0092】
図21で表されるスイッチング遅延回路500の構成は実施の形態5で説明したものと同様である。実施の形態4の構成では、素子温度の変化によって遅れ時間が変化してしまう問題があった。このためデットタイムを長く設定する必要があった。本実施形態の構成によれば、可変電圧源502を備えるから実施の形態4に記載の効果を得られる。また、前述した通り素子のオフ動作時の遅れ時間は素子温度に依存する。本実施形態の構成によれば、スイッチング遅延回路500から供給される第一オフ電圧は温度に応じて変更可能である。よって素子温度の変化に起因する遅れ時間の補正、製品間差の是正が可能である。
【0093】
実施の形態7
本実施形態はパワースイッチング素子のスイッチング特性を、そのオン特性及びオフ特性に関して最適化できるゲート駆動回路に関する。本実施形態の構成は図22に示す通りである。本実施形態のゲート駆動回路550はオン側回路38とオフ側回路102を備える。オン側回路38については実施の形態1で説明したオン側回路38と構成・動作ともに同一である。また、オフ側回路102については実施の形態2で説明したオフ側回路102と構成・動作ともに同一である。
【0094】
本実施形態の構成によれば、パワースイッチング素子32のオン動作時において十分な短絡耐量を有し、かつ損失を低減できる。これは実施の形態1の効果である。また、そのオフ動作時においても短絡耐量を高め、かつオフ動作に要する時間を短縮して損失を抑制できる。これは実施の形態2の効果である。よって本実施形態の構成によりパワースイッチング素子32のオン動作時とオフ動作時のスイッチング特性の最適化ができる。
【0095】
実施の形態8
本実施形態はパワースイッチング素子のオン特性及びオフ特性を、少ない電源で最適化できるゲート駆動回路に関する。本実施形態は図23を用いて説明する。本実施形態のゲート駆動回路552はオン側回路554とオフ側回路556を備える。オン側回路554ではパワースイッチング素子32のオン動作が行われる。一方オフ側回路556ではパワースイッチング素子32のオフ動作が行われる。
【0096】
本実施形態の構成は、第一オン電圧と第一オフ電圧が同一の電源から供給される点を除き図22で表されるゲート駆動回路と同様である。すなわち、図22において第一オン電圧VDを供給すべき第一オン電源と第一オフ電圧V4を供給すべき第一オフ電源は、本実施形態においては共通電源558に集約されている。共通電源558は、第一オン電圧および第一オフ電圧として電圧V3を供給する。これは、第一オン電源を第一オフ電源としても用いると言っても良いし、第一オフ電源を第一オン電源として用いると言い換えることもできる。
【0097】
実施の形態7においては第一オン電源と第一オフ電源とを別個に備える構成であるが、前述した本発明の構成とすることで1の電源を省略できる。よって素子のゲート駆動回路の簡素化および小型化が可能である。
【0098】
本実施形態の共通電源V3は定電圧源としたが本発明はこれに限定されない。すなわち、本実施形態の電圧V3を図16のオン側電圧可変回路300で供給することとしても本発明の効果を失わない。また、このように変更可能な電源を用いることで製造されたパワースイッチング素子毎にスイッチング特性の最適化ができる。
【0099】
本実施形態の共通電源V3は定電圧源としたが本発明はこれに限定されない。すなわち、本実施形態の電圧V3を図21に示されるスイッチング遅延回路500を用いて供給しても本発明の効果は得られる。またこのように温度に依存してスイッチング速度を変化させることで逆回復電流の変化率を低減できるから、ノイズ低減に有効である。
【0100】
実施の形態9
本実施形態は簡素な回路によってパワースイッチング素子のオン特性について最適化できるゲート駆動回路に関する。本実施形態の構成は図24に示される。本実施形態のゲート駆動回路600はパワースイッチング素子32のオン動作を行うオン動作回路を備える。オン動作回路は第一オン回路602と第二オン回路604を備える。第一オン回路602は実施の形態1で説明した第二オン側電源回路52と同様の構成である。
【0101】
一方、第二オン回路604は上限リミット部606を備える。上限リミット部606はゲート駆動信号送信部12から伝送されるゲート駆動信号を受ける。そして、ゲート駆動信号が所定値よりも大きい場合はその値を減じてバイポーラトランジスタQ2のベースへ伝送する。バイポーラトランジスタQ2はNPN型である。バイポーラトランジスタQ2はコレクタ側を電源V1と接続される。また、バイポーラトランジスタQ2のエミッタ側は抵抗R1に接続される。抵抗R1はパワースイッチング素子32のゲートと接続されている。このように本実施形態の第二オン回路604は上限リミット部606−バイポーラトランジスタQ2−抵抗R1を備える構成である。
【0102】
ここで、上限リミット部606の構成について詳細に説明する。本実施形態の上限リミット部606の構成は図25に示される。図25のINPUTとはゲート駆動信号を受信する端子である。端子であるINPUTはゲート駆動信号送信部12と配線により接続される。一方OUTPUTはバイポーラトランジスタQ2のベースと接続される端子である。そしてINPUTとOUTPUTとを接続する配線上には抵抗Rが配置される。また、前述の配線上にはその配線と分岐してダイオードDが配置される。前述の抵抗RはダイオードDを保護するものである。ダイオードDには第一所定値の電圧が印加されている。ここで第一所定値とは、実施形態1における第一オン電圧VDと等しい電圧値である。
【0103】
そして、上限リミット部606はINPUTで受けた値が第一所定値より大きい場合には、第一所定値をOUTPUTから出力する。このような機能を備える上限リミット部の構成はクランプ回路と呼ばれている。
【0104】
さらに本実施形態のゲート駆動回路600には以下の構成のオフ動作回路が備わる。オフ動作回路はPNP型バイポーラトランジスタQ3を備える。Q3のベースはゲート駆動信号送信部12から伝送されるゲート駆動信号が印加される。Q3のコレクタ側は接地電位と接続される。Q3のエミッタ側は抵抗R3と接続される。抵抗R3はパワースイッチング素子32のゲートと接続されている。このように本実施形態のオフ動作回路はバイポーラトランジスタQ3−抵抗R3を備える構成である。
【0105】
本実施形態のオン動作回路とオフ動作回路は上述した構成である。ここまでで説明した通りゲート駆動回路600は、NPN型バイポーラトランジスタQ2とPNPバイポーラトランジスタQ3で構成されるエミッタフォロワ型で構成される部分を備える。
【0106】
本実施形態の構成によれば、実施形態1の構成が備える第一オン電源18を備えることなしに、上限リミット部606の効果によりスイッチであるバイポーラトランジスタQ2のベースに第一所定値以下の電圧を印加できる。よって実施の形態1と比較して簡素な構成でパワースイッチング素子の短絡耐量の向上と損失の低減を達成できる。また実施の形態1におけるダイオード20も後述する理由により不要であるから素子の簡素化が可能である。
【0107】
本実施形態のバイポーラトランジスタQ2はNPN型であるから、実施形態1におけるダイオード20と同様にスイッチS3とQ2が共にオンである際にQ2に逆電圧が印加されることを防止できる。
【0108】
本実施形態においては、上限リミット部606は図25の構成としたが本発明はこれに限定されない。すなわち上限リミット部は、第一所定位置以下の電圧をOUTPUTに伝送できる限りにおいてどのような構成であっても良い。一例として、上限リミット部の他の構成を図26に示す。このような構成とすると、OUTPUTで伝送されるべき電圧をツェナーダイオードD8のツェナー電圧以下に保つことが出来るから本発明の効果を得られる。
【0109】
本実施形態においては、第一所定値を固定としたが本発明はこれに限定されない。すなわちこのような固定された第一所定値の電源に替わって第一所定値を可変とできる回路(第一所定値可変回路)を備えても本発明の効果を失わない。例えば、製造されたパワースイッチング素子の閾値電圧のばらつきなどに対応するために、図16に示されるオン側電圧可変回路300によって第一所定値を供給しても本発明の効果を失わない。
【0110】
本実施形態の第一所定値を、図21に示すスイッチング遅延回路500を用いて供給しても本発明の効果を失わない。このような構成とすれば、パワースイッチング素子の温度に応じてオン動作時のスイッチング速度を変化させることができる。
【0111】
実施の形態10
本実施形態は簡素な回路によってパワースイッチング素子のオフ特性について最適化できるゲート駆動回路に関する。本実施形態の構成は図27に示される。本実施形態のゲート駆動回路700はパワースイッチング素子32のオフ動作を行うオフ動作回路を備える。オフ動作回路は第一オフ回路702と第二オフ回路704を備える。第一オフ回路702は実施の形態2で説明した第二オフ側回路106と同様の構成である。
【0112】
一方、第二オフ回路704は下限リミット部706を備える。下限リミット部706はゲート駆動信号送信部12から伝送されるゲート駆動信号を受ける。そして、ゲート駆動信号が所定値よりも大きい場合はその値を減じてバイポーラトランジスタQ3のベースへ伝送する。バイポーラトランジスタQ3はPNP型である。バイポーラトランジスタQ3はコレクタ側を接地端子と接続される。また、バイポーラトランジスタQ3のエミッタ側は抵抗R3に接続される。抵抗R3はパワースイッチング素子32のゲートと接続されている。このように本実施形態の第二オフ回路704は下限リミット部706−バイポーラトランジスタQ3−抵抗R3を備える構成である。
【0113】
ここで、下限リミット部706の構成について詳細に説明する。本実施形態の下限リミット部706の構成は図28に示される。このような構成はクランプ回路と呼ばれている。図28のINPUTとはゲート駆動信号を受信する端子である。端子であるINPUTはゲート駆動信号送信部12と配線により接続される。一方OUTPUTはバイポーラトランジスタQ3のベースと接続される端子である。そしてINPUTとOUTPUTとを接続する配線上には抵抗Rが配置される。また、前述の配線上にはその配線と分岐してダイオードDが配置される。前述の抵抗RはダイオードDを保護するものである。ダイオードDには第二所定値の電圧が印加されている。ここで第二所定値とは、OUTPUTの電圧を実施形態2における第一オフ電圧V4と等しくできる値とする。
【0114】
さらに本実施形態のゲート駆動回路700には以下の構成のオン動作回路が備わる。オン動作回路はNPN型バイポーラトランジスタQ2を備える。Q2のベースにはゲート駆動信号送信部12から伝送されるゲート駆動信号が印加される。Q2のコレクタ側は電源V1と接続される。Q2のエミッタ側は抵抗R1と接続される。抵抗R1はパワースイッチング素子32のゲートと接続されている。このように本実施形態のオン動作回路はバイポーラトランジスタQ2−抵抗R1を備える構成である。
【0115】
本実施形態のオン動作回路とオフ動作回路は上述した構成である。ここまでで説明した通りゲート駆動回路700は、NPN型バイポーラトランジスタQ2とPNPバイポーラトランジスタQ3で構成されるエミッタフォロワ型で構成される部分を備える。
【0116】
本実施形態の構成によれば、実施形態2の構成が備える第一オフ電源108を備えることなしに、下限リミット部706の効果によりバイポーラトランジスタQ3のベースに第一オフ電圧相当の電圧を印加できる。よって実施の形態2と比較して簡素な構成で実施の形態2と同様の効果を得ることができる。また実施の形態2におけるダイオード112も不要であるから素子の簡素化が可能である。
【0117】
さらに本実施形態のバイポーラトランジスタQ3はPNP型であるから、実施形態2におけるダイオード112と同様にスイッチS3とQ3が共にオンである際にQ3に逆電圧が印加されることを防止できる。
【0118】
本実施形態においては、下限リミット部706は図28の構成としたが本発明はこれに限定されない。すなわち下限リミット部706は、第一オフ電圧相当の電圧をOUTPUTに伝送できる限りにおいてどのような構成であっても良い。一例として、下限リミット部の他の構成を図29に示す。このような構成とすると、OUTPUTで伝送されるべき電圧は駆動回路電源の電圧からD8のツェナー電圧を引いた値となる。
【0119】
本実施形態においては、第二所定値を固定としたが本発明はこれに限定されない。すなわちこのような固定された第二所定値の電源に替わって第二所定値を可変とできる回路(第二所定値可変回路)を備えても本発明の効果を失わない。例えば、製造されたパワースイッチング素子の閾値電圧のばらつきなどに対応するために、図16に示されるオン側電圧可変回路300によって第二所定値を供給しても本発明の効果を失わない。
【0120】
本実施形態の第二所定値を、図21に示すスイッチング遅延回路500を用いて供給しても本発明の効果を失わない。このような構成とすれば、パワースイッチング素子の温度に応じてオフ動作時のスイッチング特性を最適化できる。
【0121】
実施の形態11
本実施形態は簡素な回路によってパワースイッチング素子のオン特性およびオフ特性について最適化できるゲート駆動回路に関する。本実施形態の構成は図30に示される。本実施形態のゲート駆動回路800はパワースイッチング素子32のオン動作を行うオン動作回路802を備える。オン動作回路は実施の形態9で説明したオン動作回路と同様の構成である。
【0122】
また、本実施形態のゲート駆動回路800はオフ動作回路804を備える。オフ動作回路804は実施の形態10で説明したオフ動作回路と同様の構成である。
【0123】
本実施形態の構成によればオン動作時には、実施の形態9に記載の効果を得ることができる。すなわち、上限リミッタ606が第一オン電圧を所望の値以下とするから 第一オン電源とダイオードを備えることなしに短絡耐量の確保等ができる。また、オフ動作時には実施の形態10に記載の効果を得ることが出来る。すなわち、下限リミッタ706が第一オフ電圧を実施の形態2における第一オフ電圧と同等の値とする。よってオフ動作時においても短絡耐量の確保等ができる。
【0124】
本実施形態の下限リミッタ606および上限リミッタ706ともに、様々な変形をとり得ることは実施の形態9、10で記載した通りである。
【符号の説明】
【0125】
32 パワースイッチング素子、 38 オン側回路、 18 第一オン電源、 40 第一オン配線、 14 第一オンスイッチ、 50 第一オン側電源回路、 30 第二オン電源、 28 第二オンスイッチ、 60 第二オン配線、 62 オン側遅延回路、 52 第二オン側電源回路、 102 オフ側回路、 108 第一オフ電源、 116 第一オフ配線、 110 第一オフスイッチ、 104 第一オフ側電源回路、 124 第二オフ配線、 118 第二オフスイッチ、 122 オフ側遅延回路、 106 第二オフ側回路、 114 第一オフ抵抗、 120 第二オフ抵抗、 300 オン側電圧可変回路、 400 オフ側電圧可変回路、 606 上限リミット部、 706 下限リミット部

【特許請求の範囲】
【請求項1】
パワースイッチング素子のゲートのオン動作を行うオン動作回路を備え、
前記オン動作回路は、
前記ゲートへの入力を第一所定値以下に保つ上限リミット部を備えることを特徴とするゲート駆動回路。
【請求項2】
前記上限リミット部は、
前記パワースイッチング素子の素子温度の情報を受け取り、前記素子温度が高いほど前記パワースイッチング素子のターンオンのスイッチング速度を遅くするスイッチング遅延手段を備えることを特徴とする請求項1に記載のゲート駆動回路。
【請求項3】
前記第一所定値を変更する第一所定値可変回路を備えることを特徴とする請求項1に記載のゲート駆動回路。
【請求項4】
前記第一所定値可変回路は
前記第一所定値を定める複数のツェナーダイオードと、
前記ツェナーダイオードの両端に配置される端子とを備えることを特徴とする請求項3に記載のゲート駆動回路。
【請求項5】
パワースイッチング素子のゲートのオフ動作を行うオフ動作回路を備え、
前記オフ動作回路は、
前記ゲートへの入力を第二所定値に保つ下限リミット部を備え、
前記第二所定値は前記パワースイッチング素子の閾値電圧より高く定常状態のゲート電圧よりは低い値であることを特徴とするゲート駆動回路。
【請求項6】
前記下限リミット部は、
前記パワースイッチング素子の素子温度の情報を受け取り、前記素子温度が高いほど前記パワースイッチング素子のターンオフのスイッチング速度を遅くするスイッチング遅延手段を備えることを特徴とする請求項5に記載のゲート駆動回路。
【請求項7】
前記上限リミット部又は前記下限リミット部は、前記第一所定値又は前記第二所定値を決めるクランプ回路を備えることを特徴とする請求項1又は5に記載のゲート駆動回路。
【請求項8】
前記第二所定値を変更する第二所定値可変回路を備えることを特徴とする請求項5に記載のゲート駆動回路。
【請求項9】
前記第二所定値可変回路は、
前記第二所定値を定める複数のツェナーダイオードと、
前記ツェナーダイオードの両端に配置される端子とを備えることを特徴とする請求項8に記載のゲート駆動回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図29】
image rotate

【図30】
image rotate


【公開番号】特開2012−186998(P2012−186998A)
【公開日】平成24年9月27日(2012.9.27)
【国際特許分類】
【出願番号】特願2012−107559(P2012−107559)
【出願日】平成24年5月9日(2012.5.9)
【分割の表示】特願2007−236671(P2007−236671)の分割
【原出願日】平成19年9月12日(2007.9.12)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】