ゲート駆動回路
【課題】双方向に導通可能なスイッチング素子に逆電流が流れた場合であってもスイッチング素子の損失を低減させることができるゲート駆動回路。
【解決手段】双方向に導通可能なスイッチング素子ＳＷと、スイッチング素子のオンオフを制御する制御部１１と、スイッチング素子に流れる電流を検出する電流検出部１２と、電流検出部によってスイッチング素子に逆方向の電流が流れたことが検出された時に、制御部によるオンオフの制御とは独立に、スイッチング素子をオン制御するゲート駆動部１３とを備える。
【解決手段】双方向に導通可能なスイッチング素子ＳＷと、スイッチング素子のオンオフを制御する制御部１１と、スイッチング素子に流れる電流を検出する電流検出部１２と、電流検出部によってスイッチング素子に逆方向の電流が流れたことが検出された時に、制御部によるオンオフの制御とは独立に、スイッチング素子をオン制御するゲート駆動部１３とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向に導通可能なスイッチング素子のゲート駆動を行うゲート駆動回路に関する。
【背景技術】
【０００２】
伝導度変調効果を有するゲート駆動型半導体素子のゲート駆動回路として、例えば、特許文献１は、半導体装置のゲート駆動回路を開示している。特許文献１の技術では、コンデンサと抵抗器とを並列に接続したゲート駆動回路を、ゲートとスイッチング出力回路との間に挿入し、半導体装置のゲート入力容量とコンデンサとの電圧分割により、半導体素子のオン閾値電圧以上の電圧をゲート端子に印加して高速のオン動作を行わせ、伝導度変調の維持に必要な電流をゲート駆動回路の抵抗器を介して供給する。
【０００３】
これにより、半導体素子のゲート容量を積極的に利用し、少ない部品点数の簡易な回路構成によって高速で低損失な半導体装置のゲート駆動回路を提供することができる。
【０００４】
ところで、ゲート駆動型半導体素子に還流電流が流れる回路では、主電極間（例えば、ソース−ドレイン間）に還流ダイオードを設けなければ還流時の損失が大きくなる。すなわち、ボディダイオードを有しないスイッチング素子でブリッジ回路を構成して誘導性の負荷を駆動する場合は、負荷に流れる電流が還流する場合がある。したがって、ボディダイオードを有しないスイッチング素子を用いる場合は、スイッチング素子に並列に還流ダイオードが付加される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−５１１６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
双方向に導通可能なスイッチング素子は、図８に示すような特性を有する。つまり、逆方向の耐圧は、ゲートソース電圧Ｖｇｓに依存する。還流ダイオードを設けない場合は、ゲートソース電圧Ｖｇｓに依存したソースドレイン電圧Ｖｄｓで逆方向に逆電流が流れる。したがって、還流ダイオードを設けない場合は、「ソースドレイン電圧Ｖｄｓ×ソースドレイン電流Ｉｄｓ」という大きな損失が発生する。また、還流ダイオードにはリカバリ特性があり逆耐電圧印加時におけるリカバリ電流による損失及びノイズ発生により、高効率化および低ノイズ化、小型化の阻害要因となっている。
【０００７】
本発明の課題は、双方向に導通可能なスイッチング素子に逆電流が流れた場合であってもスイッチング素子の損失を低減させることができるゲート駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明に係るゲート駆動回路は、双方向に導通可能なスイッチング素子と、スイッチング素子のオンオフを制御する制御部と、スイッチング素子に流れる電流を検出する電流検出部と、電流検出部によってスイッチング素子に逆方向の電流が流れたことが検出された時に、制御部によるオンオフの制御とは独立して、スイッチング素子をオン制御するゲート駆動部とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明に係るゲート駆動回路によれば、スイッチング素子に逆電流が流れるとスイッチング素子をオンさせて逆方向電圧降下を低減させるので、還流ダイオードを使用しなくても高効率化を図ることができる。また、還流ダイオードを設ける必要がないので、低ノイズ化および小型化を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係るゲート駆動回路の構成を概略的に示すブロック図である。
【図２】本発明の実施例１に係るゲート駆動回路の詳細な構成を示す回路図である。
【図３】本発明の実施例２に係るゲート駆動回路の詳細な構成を示す回路図である。
【図４】本発明の実施例３に係るゲート駆動回路が適用されたＤＣ／ＤＣコンバータの構成を示す回路図である。
【図５】本発明の実施例４に係るゲート駆動回路の構成を概略的に示すブロック図である。
【図６】本発明の実施例４に係るゲート駆動回路が適用されたＤＣ／ＤＣコンバータの他の構成を示す回路図である。
【図７】図６に示すゲート駆動回路の主要部の動作を示すタイミングチャートである。
【図８】従来のゲート駆動回路で駆動される、双方向に導通可能なスイッチング素子の特性を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態に係るゲート駆動回路を、図面を参照しながら詳細に説明する。
【実施例１】
【００１２】
本発明の実施例１に係るゲート駆動回路は、電流検出素子としてカレントトランスを用いて逆方向に流れる電流を検出することを特徴とする。図１は、本発明の実施例１に係るゲート駆動回路の構成を概略的に示すブロック図である。ゲート駆動回路は、スイッチング素子ＳＷ、制御部１１、電流検出部１２及びゲート駆動部１３を備えている。
【００１３】
スイッチング素子ＳＷは、双方向に導通可能なゲート駆動型半導体素子から構成されている。本明細書においては、スイッチング素子ＳＷは、窒化ガリウム電界効果トランジスタ（ＧａＮＦＥＴ）によって構成されているものとして説明する。
【００１４】
制御部１１は、スイッチング素子ＳＷのオンオフを制御するための制御信号を生成し、制御信号をゲート駆動部１３に送る。電流検出部１２は、スイッチング素子ＳＷに流れる電流を検出し、その旨を表す信号をゲート駆動部１３に送る。ゲート駆動部１３は、スイッチング素子ＳＷに逆方向の電流が流れた旨の信号が電流検出部１２から送られてきた時に、制御部１１からの信号による指示とは独立に、スイッチング素子ＳＷをオンさせる。
【００１５】
図２は、図１に示したゲート駆動回路の詳細な構成を示す回路図である。制御部１１はパルス発生回路Ｐ１を備え、パルス発生回路Ｐ１は、スイッチング素子ＳＷのオンオフを制御するためのパルス信号を生成し、生成されたパルス信号をゲート駆動部１３に送る。
【００１６】
電流検出部１２では、電流検出素子としてカレントトランスＣＴが採用されている。カレントトランスＣＴの一次巻線Ｎｓの一端はスイッチング素子ＳＷのソースＳに接続され、他端はグランドＧＮＤに接続されている。カレントトランスＣＴの二次巻線Ｎｄの一端はスイッチング素子ＳＷのソースＳに接続されるとともに、ゲート駆動部１３に設けられた抵抗Ｒ３の一端に接続され、二次巻線Ｎｄの他端はゲート駆動部１３に設けられた抵抗Ｒ３の他端に接続されている。
【００１７】
ゲート駆動部１３は、抵抗Ｒ１、コンデンサＣ１、抵抗Ｒ２、抵抗Ｒ３及びダイオードＤ１を備えている。抵抗Ｒ１は、制御部１１とスイッチング素子ＳＷのゲートＧとの間に設けられている。抵抗Ｒ１に並列に、コンデンサＣ１と抵抗Ｒ２とからなる直列回路が接続されている。抵抗Ｒ３は、電流検出部１２のカレントトランスＣＴの二次巻線Ｎｄの両端間に接続されている。
【００１８】
ダイオードＤ１のアノードは、カレントトランスＣＴの二次巻線Ｎｄの他端と抵抗Ｒ３との接続点に接続され、カソードがスイッチング素子ＳＷのゲートＧと抵抗Ｒ１の接続点に接続されている。
【００１９】
このように構成される実施例１に係るゲート駆動回路は、図８に示すようなスイッチング素子ＳＷの特性を生かして逆方向、つまりグランドＧＮＤからスイッチング素子ＳＷのソースＳに向かって流れる電流を検出し、制御部１１からの信号による指示とは独立に、スイッチング素子ＳＷのゲートＧを駆動してオンさせる。
【００２０】
より詳しくは、逆方向に電流が流れると、カレントトランスＣＴの二次巻線Ｎｄの他端（ドットが付されている端）からダイオードＤ１及びスイッチング素子ＳＷのゲートＧという経路で電流が流れてスイッチング素子ＳＷをオンさせる。これにより、スイッチング素子ＳＷに逆電流が流れた場合にスイッチング素子ＳＷのゲートをオン制御できるので、還流ダイオードを付加しなくても損失を低減させた高効率なゲート駆動回路を実現できる。また、還流ダイオードが不要であるので、低コストおよび小型化が可能になる。
【００２１】
なお、上述した実施例１に係るゲート駆動回路では、電流検出素子としてのカレントトランスＣＴは、スイッチング素子ＳＷのソース側に設けたが、ソースードレイン電流を検出するのが目的であるので、ドレイン側に設けるように構成することもできる。
【実施例２】
【００２２】
本発明の実施例２に係るゲート駆動回路は、電流検出素子として抵抗を用いて逆方向に流れる電流を検出することを特徴とする。実施例２に係るゲート駆動回路は、実施例１に係るゲート駆動回路の電流検出部１２ａ及びゲート駆動部１３ａを用いたことを特徴とする。以下、実施例１と異なる部分を説明する。
【００２３】
図３は、実施例２に係るゲート駆動回路の詳細な構成を示す回路図である。電流検出部１２ａでは、電流検出素子として抵抗Ｒｓが用いられている。抵抗Ｒｓの一端はスイッチング素子ＳＷのソースＳに接続され、抵抗Ｒｓの他端はグランドＧＮＤに接続されている。スイッチング素子ＳＷのソースＳと抵抗Ｒｓとの接続点は、ゲート駆動部１３ａのコンパレータＣＯＭの反転入力端子（−）に接続されている。
【００２４】
ゲート駆動部１３ａは、コンパレータＣＯＭ、オア回路３１及びバッファ回路３２を備えている。コンパレータＣＯＭの非反転入力端子（＋）は、グランドＧＮＤに接続されている。コンパレータＣＯＭは、電流検出部１２ａから反転入力端子（−）に入力される信号が、非反転入力端子（＋）に入力されるグランドＧＮＤの電圧より小さくなった場合に、即ち、逆電流が流れた場合に、Ｈレベルの信号を出力し、オア回路３１の一方の入力端子に出力する。
【００２５】
オア回路３１の他方の入力端子には、制御部１１からのパルス信号が入力される。オア回路３１は、制御部１１からの信号とコンパレータＣＯＭからの信号の論理和をとって出力する。オア回路３１からの信号は、バッファ回路３２を介してスイッチング素子ＳＷのゲートＧに出力される。
【００２６】
このように構成される実施例２に係るゲート駆動回路は、実施例１に係るゲート駆動回路と同様に、スイッチング素子ＳＷを逆方向、つまりグランドＧＮＤからスイッチング素子ＳＷのソースＳに向かって流れる電流を検出し、制御部１１からの信号による指示とは独立に、スイッチング素子ＳＷのゲートＧを駆動してオンさせる。
【００２７】
これにより、スイッチング素子ＳＷに逆電流が流れた場合にスイッチング素子ＳＷのゲートをオン制御できるので、還流ダイオードを付加しなくても損失を低減させた高効率なゲート駆動回路を実現できる。また、還流ダイオードが不要であるので、低コストおよび小型化が可能になる。
【実施例３】
【００２８】
本発明の実施例３に係るゲート駆動回路は、電流検出素子としてセンスＭＯＳを用いて逆方向に流れる電流を検出することを特徴とする。図４は、実施例３に係るゲート駆動回路を電流共振型のＤＣ／ＤＣコンバータに適用した例を示す図である。なお、電流共振型のＤＣ／ＤＣコンバータの構成及び動作は周知であるので、ここでは、その説明は省略し、以下においては、本発明に関係するゲート駆動回路のみを説明する。
【００２９】
制御部１１ｂは、制御回路２１及びフォトカプラの受光部ＰＣ１−１を備えている。制御回路２１は、フォトカプラの受光部ＰＣ１−１からの信号に基づきスイッチング素子ＳＷのオンオフを制御するためのパルス信号を生成してゲート駆動部１３ｂに出力する。
【００３０】
電流検出部１２ｂでは、電流検出素子としてトランジスタＱ２の電流センス素子であるトランジスタＱ３が採用されている。電流検出部１２ｂは、トランジスタＱ３、電流検出用の抵抗Ｒｓ、コンダクタンスアンプＯＴＡ１及び直流電源Ｖｃｒを備えている。
【００３１】
スイッチング素子Ｑ２のソース−ドレイン間には、トランジスタＱ３と抵抗Ｒｓとの直列回路が接続されている。コンダクタンスアンプＯＴＡ１の非反転入力端子（＋）はトランジスタＱ３と抵抗Ｒｓとの接続点に接続され、反転入力端子（−）は、スイッチング素子Ｑ２のドレインの電位を負極とする直流電源Ｖｃｒに接続されている。コンダクタンスアンプＯＴＡ１は、逆電流によって非反転入力端子（＋）の電圧が、直流電源Ｖｃｒの電圧より高くなった場合に逆電流が流れた旨を検出し、トランジスタＱ３のドレイン電流に比例した電流信号をゲート駆動部１３ｂに出力する。
【００３２】
ゲート駆動部１３ｂは、抵抗Ｒ１、コンパレータＣＰ１、直流電源Ｖｒ、オア回路３１及びバッファ回路３２を備えている。抵抗Ｒ１は、コンダクタンスアンプＯＴＡ１の出力端子とグランドＧＮＤとの間に設けられている。コンパレータＣＰ１の非反転入力端子（＋）はコンダクタンスアンプＯＴＡ１の出力端子と抵抗Ｒ１の接続点に接続され、反転入力端子（−）は、グランドＧＮＤの電位を負極とする直流電源Ｖｒの正極に接続されている。コンパレータＣＰ１は、逆電流によって非反転入力端子（＋）の電圧が、直流電源Ｖｒの電圧より高くなった場合に逆電流が流れた旨を検出してＨレベルの信号を生成し、オア回路３１の一方の入力端子に出力する。オア回路３１の他方の入力端子には、制御回路２１からのパルス信号が入力される。オア回路３１は、制御回路２１からの信号とコンパレータＣＰ１からの信号の論理和をとって出力する。オア回路３１からの信号は、バッファ回路３２を介してセンスＭＯＳのトランジスタＱ３及びスイッチング素子Ｑ２のゲートに出力される。
【００３３】
このように構成される実施例３に係るゲート駆動回路は、実施例２に係るゲート駆動回路と同様に、スイッチング素子Ｑ２を逆方向、つまりグランドＧＮＤからスイッチング素子Ｑ２に向かって流れる電流を検出し、制御部１１からの信号による指示とは独立に、スイッチング素子Ｑ２のゲートを駆動してオンさせる。これにより、スイッチング素子Ｑ２に逆電流が流れた場合にゲートをオン制御できるので、還流ダイオードを付加しなくても損失を低減させた高効率なゲート駆動回路を実現できる。また、還流ダイオードが不要であるので、低ノイズおよび小型化が可能になる。
【実施例４】
【００３４】
本発明の実施例４に係るゲート駆動回路は、実施例２に係るゲート駆動回路の制御部１１とゲート駆動部１３を一体化して新たな制御部１１ｃを構成し、さらに集積回路（ＩＣ）化したことを特徴とする。以下、実施例２と異なる部分のみを説明する。
【００３５】
図５は、本発明の実施例４に係るゲート駆動回路の構成を概略的に示すブロック図である。このゲート駆動回路は、スイッチング素子ＳＷ、制御部１１ｃ及び電流検出部１２ｃを備えている。
【００３６】
スイッチング素子ＳＷは、実施例１〜実施例３で用いたスイッチング素子と同じものである。制御部１１ｃは、スイッチング素子ＳＷに逆方向の電流が流れた旨の信号が電流検出部１２ｃから送られてきた時に、スイッチング素子ＳＷをオンさせる信号を生成し、スイッチング素子ＳＷのゲートＧに出力する。
【００３７】
図６は、実施例４に係るゲート駆動回路がＤＣ／ＤＣコンバータに適用された例を示す図であり、図７は、実施例４に係るゲート駆動回路の主要部の動作を示すタイミングチチャートである。なお、ＤＣ／ＤＣコンバータの構成及び動作は周知であるので、ここでは、その説明は省略し、以下においては、本発明に関係するゲート駆動回路のみを説明する。
【００３８】
集積回路ＩＣ４１は、実施例２に係るゲート駆動回路の制御部１１ｂ及びゲート駆動部１３ｂに相当する。電流検出部１２は、ＩＣ４１に外付けされる抵抗Ｒｓによって構成されている。
【００３９】
集積回路ＩＣ４１は、内部電源Ｖｃｃ、制御回路２１、フォトカプラの受光部ＰＣ１−１、コンパレータＣＰ１、基準電源Ｖｒｅｆ、オア回路３１、インバータＧ１〜Ｇ３、トランジスタＱ１〜Ｑ４を備えている。
【００４０】
制御回路２１は、フォトカプラの受光部ＰＣ１−１からの信号及び外付けの起動抵抗Ｒｃからの信号に応じて、スイッチング素子ＳＷのオンオフを制御するためのパルス信号を生成し、オア回路３１の一方の入力端子に出力する。
【００４１】
コンパレータＣＰ１の反転入力端子（−）は、スイッチング素子ＳＷのソースと抵抗Ｒｓとの接続点に接続され、非反転入力端子（＋）は、グランドＧＮＤを正極とする基準電源Ｖｒｅｆの負極に接続されている。コンパレータＣＰ１は、反転入力端子（−）に入力される抵抗Ｒｓで検出された電流を示す電圧値が、非反転入力端子（＋）に入力される基準電源Ｖｒｅｆの負極の電位より小さくなった場合に逆電流が流れた旨を検出してＨレベルの信号を生成し、オア回路３１の他方の入力端子に出力する。
【００４２】
オア回路３１は、制御回路２１から送られてくる信号とコンパレータＣＰ１からの信号の論理和をとって出力する。オア回路３１からの信号は、インバータＧ２及びＧ３を経由して、ＮチャンネルＭＯＳＦＥＴから構成されたトランジスタＱ１のゲート及びＰチャンネルＭＯＳＦＥＴから構成されたトランジスタＱ２のゲートに送られる。トランジスタＱ１のソースは内部電源Ｖｃｃの負極に接続され、ドレインはトランジスタＱ２のドレインに接続されている。
【００４３】
トランジスタＱ２のソースは内部電源Ｖｃｃの正極に接続されている。トランジスタＱ１のドレインとトランジスタＱ２のドレインとの接続点は、外部の電源Ｖｅの負極に接続されている。
【００４４】
また、オア回路３１から出力された信号は、インバータＧ１を経由して、Ｎ型のＭＯＳＦＥＴからなるトランジスタＱ３のゲート及びＰ型のＭＯＳＦＥＴからなるトランジスタＱ４のゲートに出力される。トランジスタＱ３のソースは外部の電源Ｖｅの負極に接続され、ドレインはトランジスタＱ４のドレインに接続されている。トランジスタＱ４のソースは内部電源Ｖｃｃの正極に接続されている。トランジスタＱ３のドレインとトランジスタＱ４のドレインとの接続点は、ＩＣ４１に外付けされたスイッチング素子ＳＷのゲートに接続されている。
【００４５】
このように構成される実施例４に係るゲート駆動回路は、実施例２に係るゲート駆動回路と同様に、スイッチング素子ＳＷを逆方向、つまりグランドＧＮＤからスイッチング素子ＳＷに向かって流れる電流を検出し、制御回路２１からの信号による指示とは独立に、スイッチング素子ＳＷのゲートを駆動してオンさせる。これにより、スイッチング素子ＳＷに逆電流が流れた場合にゲートをオン制御できるので、還流ダイオードを付加しなくても損失を低減させた高効率なゲート駆動回路を実現できる。また、還流ダイオードが不要であるので、低コストおよび小型化が可能になる。
【００４６】
なお、上述した各実施例では、スイッチング素子として、窒化ガリウム（ＧａＮ）といった窒化物半導体を用いたが、スイッチング素子としては、炭化ケイ素、ダイヤモンドなどといったワイドギャップ半導体を用いることができる。
【産業上の利用可能性】
【００４７】
本発明は、双方向に導通可能なスイッチング素子のゲート駆動を行うゲート駆動回路として利用できる。
【符号の説明】
【００４８】
１１，１１ｂ，１１ｃ 制御部
１２，１２ａ，１２ｂ，１２ｃ 電流検出部
１３，１３ａ，１３ｂ ゲート駆動部
２１ 制御回路
３１ オア回路
３２ バッファ回路
ＳＷ，Ｑ２ スイッチング素子
Ｑ１〜Ｑ４ トランジスタ
Ｇ１〜Ｇ３ インバータ
Ｔ１，Ｔ２ トランス
ＩＣ４１ 集積回路
ＯＴＡ１ コンダクタンスアンプ
ＣＴ カレントトランス
Ｒｓ 電流検出用の抵抗
Ｒ１〜Ｒ３ 抵抗
Ｃ１ コンデンサ
Ｄ１ ダイオード
ＣＯＭ、ＣＰ１ コンパレータ
ＰＣ１−１ フォトカプラの受光部
【技術分野】
【０００１】
本発明は、双方向に導通可能なスイッチング素子のゲート駆動を行うゲート駆動回路に関する。
【背景技術】
【０００２】
伝導度変調効果を有するゲート駆動型半導体素子のゲート駆動回路として、例えば、特許文献１は、半導体装置のゲート駆動回路を開示している。特許文献１の技術では、コンデンサと抵抗器とを並列に接続したゲート駆動回路を、ゲートとスイッチング出力回路との間に挿入し、半導体装置のゲート入力容量とコンデンサとの電圧分割により、半導体素子のオン閾値電圧以上の電圧をゲート端子に印加して高速のオン動作を行わせ、伝導度変調の維持に必要な電流をゲート駆動回路の抵抗器を介して供給する。
【０００３】
これにより、半導体素子のゲート容量を積極的に利用し、少ない部品点数の簡易な回路構成によって高速で低損失な半導体装置のゲート駆動回路を提供することができる。
【０００４】
ところで、ゲート駆動型半導体素子に還流電流が流れる回路では、主電極間（例えば、ソース−ドレイン間）に還流ダイオードを設けなければ還流時の損失が大きくなる。すなわち、ボディダイオードを有しないスイッチング素子でブリッジ回路を構成して誘導性の負荷を駆動する場合は、負荷に流れる電流が還流する場合がある。したがって、ボディダイオードを有しないスイッチング素子を用いる場合は、スイッチング素子に並列に還流ダイオードが付加される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−５１１６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
双方向に導通可能なスイッチング素子は、図８に示すような特性を有する。つまり、逆方向の耐圧は、ゲートソース電圧Ｖｇｓに依存する。還流ダイオードを設けない場合は、ゲートソース電圧Ｖｇｓに依存したソースドレイン電圧Ｖｄｓで逆方向に逆電流が流れる。したがって、還流ダイオードを設けない場合は、「ソースドレイン電圧Ｖｄｓ×ソースドレイン電流Ｉｄｓ」という大きな損失が発生する。また、還流ダイオードにはリカバリ特性があり逆耐電圧印加時におけるリカバリ電流による損失及びノイズ発生により、高効率化および低ノイズ化、小型化の阻害要因となっている。
【０００７】
本発明の課題は、双方向に導通可能なスイッチング素子に逆電流が流れた場合であってもスイッチング素子の損失を低減させることができるゲート駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明に係るゲート駆動回路は、双方向に導通可能なスイッチング素子と、スイッチング素子のオンオフを制御する制御部と、スイッチング素子に流れる電流を検出する電流検出部と、電流検出部によってスイッチング素子に逆方向の電流が流れたことが検出された時に、制御部によるオンオフの制御とは独立して、スイッチング素子をオン制御するゲート駆動部とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明に係るゲート駆動回路によれば、スイッチング素子に逆電流が流れるとスイッチング素子をオンさせて逆方向電圧降下を低減させるので、還流ダイオードを使用しなくても高効率化を図ることができる。また、還流ダイオードを設ける必要がないので、低ノイズ化および小型化を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係るゲート駆動回路の構成を概略的に示すブロック図である。
【図２】本発明の実施例１に係るゲート駆動回路の詳細な構成を示す回路図である。
【図３】本発明の実施例２に係るゲート駆動回路の詳細な構成を示す回路図である。
【図４】本発明の実施例３に係るゲート駆動回路が適用されたＤＣ／ＤＣコンバータの構成を示す回路図である。
【図５】本発明の実施例４に係るゲート駆動回路の構成を概略的に示すブロック図である。
【図６】本発明の実施例４に係るゲート駆動回路が適用されたＤＣ／ＤＣコンバータの他の構成を示す回路図である。
【図７】図６に示すゲート駆動回路の主要部の動作を示すタイミングチャートである。
【図８】従来のゲート駆動回路で駆動される、双方向に導通可能なスイッチング素子の特性を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態に係るゲート駆動回路を、図面を参照しながら詳細に説明する。
【実施例１】
【００１２】
本発明の実施例１に係るゲート駆動回路は、電流検出素子としてカレントトランスを用いて逆方向に流れる電流を検出することを特徴とする。図１は、本発明の実施例１に係るゲート駆動回路の構成を概略的に示すブロック図である。ゲート駆動回路は、スイッチング素子ＳＷ、制御部１１、電流検出部１２及びゲート駆動部１３を備えている。
【００１３】
スイッチング素子ＳＷは、双方向に導通可能なゲート駆動型半導体素子から構成されている。本明細書においては、スイッチング素子ＳＷは、窒化ガリウム電界効果トランジスタ（ＧａＮＦＥＴ）によって構成されているものとして説明する。
【００１４】
制御部１１は、スイッチング素子ＳＷのオンオフを制御するための制御信号を生成し、制御信号をゲート駆動部１３に送る。電流検出部１２は、スイッチング素子ＳＷに流れる電流を検出し、その旨を表す信号をゲート駆動部１３に送る。ゲート駆動部１３は、スイッチング素子ＳＷに逆方向の電流が流れた旨の信号が電流検出部１２から送られてきた時に、制御部１１からの信号による指示とは独立に、スイッチング素子ＳＷをオンさせる。
【００１５】
図２は、図１に示したゲート駆動回路の詳細な構成を示す回路図である。制御部１１はパルス発生回路Ｐ１を備え、パルス発生回路Ｐ１は、スイッチング素子ＳＷのオンオフを制御するためのパルス信号を生成し、生成されたパルス信号をゲート駆動部１３に送る。
【００１６】
電流検出部１２では、電流検出素子としてカレントトランスＣＴが採用されている。カレントトランスＣＴの一次巻線Ｎｓの一端はスイッチング素子ＳＷのソースＳに接続され、他端はグランドＧＮＤに接続されている。カレントトランスＣＴの二次巻線Ｎｄの一端はスイッチング素子ＳＷのソースＳに接続されるとともに、ゲート駆動部１３に設けられた抵抗Ｒ３の一端に接続され、二次巻線Ｎｄの他端はゲート駆動部１３に設けられた抵抗Ｒ３の他端に接続されている。
【００１７】
ゲート駆動部１３は、抵抗Ｒ１、コンデンサＣ１、抵抗Ｒ２、抵抗Ｒ３及びダイオードＤ１を備えている。抵抗Ｒ１は、制御部１１とスイッチング素子ＳＷのゲートＧとの間に設けられている。抵抗Ｒ１に並列に、コンデンサＣ１と抵抗Ｒ２とからなる直列回路が接続されている。抵抗Ｒ３は、電流検出部１２のカレントトランスＣＴの二次巻線Ｎｄの両端間に接続されている。
【００１８】
ダイオードＤ１のアノードは、カレントトランスＣＴの二次巻線Ｎｄの他端と抵抗Ｒ３との接続点に接続され、カソードがスイッチング素子ＳＷのゲートＧと抵抗Ｒ１の接続点に接続されている。
【００１９】
このように構成される実施例１に係るゲート駆動回路は、図８に示すようなスイッチング素子ＳＷの特性を生かして逆方向、つまりグランドＧＮＤからスイッチング素子ＳＷのソースＳに向かって流れる電流を検出し、制御部１１からの信号による指示とは独立に、スイッチング素子ＳＷのゲートＧを駆動してオンさせる。
【００２０】
より詳しくは、逆方向に電流が流れると、カレントトランスＣＴの二次巻線Ｎｄの他端（ドットが付されている端）からダイオードＤ１及びスイッチング素子ＳＷのゲートＧという経路で電流が流れてスイッチング素子ＳＷをオンさせる。これにより、スイッチング素子ＳＷに逆電流が流れた場合にスイッチング素子ＳＷのゲートをオン制御できるので、還流ダイオードを付加しなくても損失を低減させた高効率なゲート駆動回路を実現できる。また、還流ダイオードが不要であるので、低コストおよび小型化が可能になる。
【００２１】
なお、上述した実施例１に係るゲート駆動回路では、電流検出素子としてのカレントトランスＣＴは、スイッチング素子ＳＷのソース側に設けたが、ソースードレイン電流を検出するのが目的であるので、ドレイン側に設けるように構成することもできる。
【実施例２】
【００２２】
本発明の実施例２に係るゲート駆動回路は、電流検出素子として抵抗を用いて逆方向に流れる電流を検出することを特徴とする。実施例２に係るゲート駆動回路は、実施例１に係るゲート駆動回路の電流検出部１２ａ及びゲート駆動部１３ａを用いたことを特徴とする。以下、実施例１と異なる部分を説明する。
【００２３】
図３は、実施例２に係るゲート駆動回路の詳細な構成を示す回路図である。電流検出部１２ａでは、電流検出素子として抵抗Ｒｓが用いられている。抵抗Ｒｓの一端はスイッチング素子ＳＷのソースＳに接続され、抵抗Ｒｓの他端はグランドＧＮＤに接続されている。スイッチング素子ＳＷのソースＳと抵抗Ｒｓとの接続点は、ゲート駆動部１３ａのコンパレータＣＯＭの反転入力端子（−）に接続されている。
【００２４】
ゲート駆動部１３ａは、コンパレータＣＯＭ、オア回路３１及びバッファ回路３２を備えている。コンパレータＣＯＭの非反転入力端子（＋）は、グランドＧＮＤに接続されている。コンパレータＣＯＭは、電流検出部１２ａから反転入力端子（−）に入力される信号が、非反転入力端子（＋）に入力されるグランドＧＮＤの電圧より小さくなった場合に、即ち、逆電流が流れた場合に、Ｈレベルの信号を出力し、オア回路３１の一方の入力端子に出力する。
【００２５】
オア回路３１の他方の入力端子には、制御部１１からのパルス信号が入力される。オア回路３１は、制御部１１からの信号とコンパレータＣＯＭからの信号の論理和をとって出力する。オア回路３１からの信号は、バッファ回路３２を介してスイッチング素子ＳＷのゲートＧに出力される。
【００２６】
このように構成される実施例２に係るゲート駆動回路は、実施例１に係るゲート駆動回路と同様に、スイッチング素子ＳＷを逆方向、つまりグランドＧＮＤからスイッチング素子ＳＷのソースＳに向かって流れる電流を検出し、制御部１１からの信号による指示とは独立に、スイッチング素子ＳＷのゲートＧを駆動してオンさせる。
【００２７】
これにより、スイッチング素子ＳＷに逆電流が流れた場合にスイッチング素子ＳＷのゲートをオン制御できるので、還流ダイオードを付加しなくても損失を低減させた高効率なゲート駆動回路を実現できる。また、還流ダイオードが不要であるので、低コストおよび小型化が可能になる。
【実施例３】
【００２８】
本発明の実施例３に係るゲート駆動回路は、電流検出素子としてセンスＭＯＳを用いて逆方向に流れる電流を検出することを特徴とする。図４は、実施例３に係るゲート駆動回路を電流共振型のＤＣ／ＤＣコンバータに適用した例を示す図である。なお、電流共振型のＤＣ／ＤＣコンバータの構成及び動作は周知であるので、ここでは、その説明は省略し、以下においては、本発明に関係するゲート駆動回路のみを説明する。
【００２９】
制御部１１ｂは、制御回路２１及びフォトカプラの受光部ＰＣ１−１を備えている。制御回路２１は、フォトカプラの受光部ＰＣ１−１からの信号に基づきスイッチング素子ＳＷのオンオフを制御するためのパルス信号を生成してゲート駆動部１３ｂに出力する。
【００３０】
電流検出部１２ｂでは、電流検出素子としてトランジスタＱ２の電流センス素子であるトランジスタＱ３が採用されている。電流検出部１２ｂは、トランジスタＱ３、電流検出用の抵抗Ｒｓ、コンダクタンスアンプＯＴＡ１及び直流電源Ｖｃｒを備えている。
【００３１】
スイッチング素子Ｑ２のソース−ドレイン間には、トランジスタＱ３と抵抗Ｒｓとの直列回路が接続されている。コンダクタンスアンプＯＴＡ１の非反転入力端子（＋）はトランジスタＱ３と抵抗Ｒｓとの接続点に接続され、反転入力端子（−）は、スイッチング素子Ｑ２のドレインの電位を負極とする直流電源Ｖｃｒに接続されている。コンダクタンスアンプＯＴＡ１は、逆電流によって非反転入力端子（＋）の電圧が、直流電源Ｖｃｒの電圧より高くなった場合に逆電流が流れた旨を検出し、トランジスタＱ３のドレイン電流に比例した電流信号をゲート駆動部１３ｂに出力する。
【００３２】
ゲート駆動部１３ｂは、抵抗Ｒ１、コンパレータＣＰ１、直流電源Ｖｒ、オア回路３１及びバッファ回路３２を備えている。抵抗Ｒ１は、コンダクタンスアンプＯＴＡ１の出力端子とグランドＧＮＤとの間に設けられている。コンパレータＣＰ１の非反転入力端子（＋）はコンダクタンスアンプＯＴＡ１の出力端子と抵抗Ｒ１の接続点に接続され、反転入力端子（−）は、グランドＧＮＤの電位を負極とする直流電源Ｖｒの正極に接続されている。コンパレータＣＰ１は、逆電流によって非反転入力端子（＋）の電圧が、直流電源Ｖｒの電圧より高くなった場合に逆電流が流れた旨を検出してＨレベルの信号を生成し、オア回路３１の一方の入力端子に出力する。オア回路３１の他方の入力端子には、制御回路２１からのパルス信号が入力される。オア回路３１は、制御回路２１からの信号とコンパレータＣＰ１からの信号の論理和をとって出力する。オア回路３１からの信号は、バッファ回路３２を介してセンスＭＯＳのトランジスタＱ３及びスイッチング素子Ｑ２のゲートに出力される。
【００３３】
このように構成される実施例３に係るゲート駆動回路は、実施例２に係るゲート駆動回路と同様に、スイッチング素子Ｑ２を逆方向、つまりグランドＧＮＤからスイッチング素子Ｑ２に向かって流れる電流を検出し、制御部１１からの信号による指示とは独立に、スイッチング素子Ｑ２のゲートを駆動してオンさせる。これにより、スイッチング素子Ｑ２に逆電流が流れた場合にゲートをオン制御できるので、還流ダイオードを付加しなくても損失を低減させた高効率なゲート駆動回路を実現できる。また、還流ダイオードが不要であるので、低ノイズおよび小型化が可能になる。
【実施例４】
【００３４】
本発明の実施例４に係るゲート駆動回路は、実施例２に係るゲート駆動回路の制御部１１とゲート駆動部１３を一体化して新たな制御部１１ｃを構成し、さらに集積回路（ＩＣ）化したことを特徴とする。以下、実施例２と異なる部分のみを説明する。
【００３５】
図５は、本発明の実施例４に係るゲート駆動回路の構成を概略的に示すブロック図である。このゲート駆動回路は、スイッチング素子ＳＷ、制御部１１ｃ及び電流検出部１２ｃを備えている。
【００３６】
スイッチング素子ＳＷは、実施例１〜実施例３で用いたスイッチング素子と同じものである。制御部１１ｃは、スイッチング素子ＳＷに逆方向の電流が流れた旨の信号が電流検出部１２ｃから送られてきた時に、スイッチング素子ＳＷをオンさせる信号を生成し、スイッチング素子ＳＷのゲートＧに出力する。
【００３７】
図６は、実施例４に係るゲート駆動回路がＤＣ／ＤＣコンバータに適用された例を示す図であり、図７は、実施例４に係るゲート駆動回路の主要部の動作を示すタイミングチチャートである。なお、ＤＣ／ＤＣコンバータの構成及び動作は周知であるので、ここでは、その説明は省略し、以下においては、本発明に関係するゲート駆動回路のみを説明する。
【００３８】
集積回路ＩＣ４１は、実施例２に係るゲート駆動回路の制御部１１ｂ及びゲート駆動部１３ｂに相当する。電流検出部１２は、ＩＣ４１に外付けされる抵抗Ｒｓによって構成されている。
【００３９】
集積回路ＩＣ４１は、内部電源Ｖｃｃ、制御回路２１、フォトカプラの受光部ＰＣ１−１、コンパレータＣＰ１、基準電源Ｖｒｅｆ、オア回路３１、インバータＧ１〜Ｇ３、トランジスタＱ１〜Ｑ４を備えている。
【００４０】
制御回路２１は、フォトカプラの受光部ＰＣ１−１からの信号及び外付けの起動抵抗Ｒｃからの信号に応じて、スイッチング素子ＳＷのオンオフを制御するためのパルス信号を生成し、オア回路３１の一方の入力端子に出力する。
【００４１】
コンパレータＣＰ１の反転入力端子（−）は、スイッチング素子ＳＷのソースと抵抗Ｒｓとの接続点に接続され、非反転入力端子（＋）は、グランドＧＮＤを正極とする基準電源Ｖｒｅｆの負極に接続されている。コンパレータＣＰ１は、反転入力端子（−）に入力される抵抗Ｒｓで検出された電流を示す電圧値が、非反転入力端子（＋）に入力される基準電源Ｖｒｅｆの負極の電位より小さくなった場合に逆電流が流れた旨を検出してＨレベルの信号を生成し、オア回路３１の他方の入力端子に出力する。
【００４２】
オア回路３１は、制御回路２１から送られてくる信号とコンパレータＣＰ１からの信号の論理和をとって出力する。オア回路３１からの信号は、インバータＧ２及びＧ３を経由して、ＮチャンネルＭＯＳＦＥＴから構成されたトランジスタＱ１のゲート及びＰチャンネルＭＯＳＦＥＴから構成されたトランジスタＱ２のゲートに送られる。トランジスタＱ１のソースは内部電源Ｖｃｃの負極に接続され、ドレインはトランジスタＱ２のドレインに接続されている。
【００４３】
トランジスタＱ２のソースは内部電源Ｖｃｃの正極に接続されている。トランジスタＱ１のドレインとトランジスタＱ２のドレインとの接続点は、外部の電源Ｖｅの負極に接続されている。
【００４４】
また、オア回路３１から出力された信号は、インバータＧ１を経由して、Ｎ型のＭＯＳＦＥＴからなるトランジスタＱ３のゲート及びＰ型のＭＯＳＦＥＴからなるトランジスタＱ４のゲートに出力される。トランジスタＱ３のソースは外部の電源Ｖｅの負極に接続され、ドレインはトランジスタＱ４のドレインに接続されている。トランジスタＱ４のソースは内部電源Ｖｃｃの正極に接続されている。トランジスタＱ３のドレインとトランジスタＱ４のドレインとの接続点は、ＩＣ４１に外付けされたスイッチング素子ＳＷのゲートに接続されている。
【００４５】
このように構成される実施例４に係るゲート駆動回路は、実施例２に係るゲート駆動回路と同様に、スイッチング素子ＳＷを逆方向、つまりグランドＧＮＤからスイッチング素子ＳＷに向かって流れる電流を検出し、制御回路２１からの信号による指示とは独立に、スイッチング素子ＳＷのゲートを駆動してオンさせる。これにより、スイッチング素子ＳＷに逆電流が流れた場合にゲートをオン制御できるので、還流ダイオードを付加しなくても損失を低減させた高効率なゲート駆動回路を実現できる。また、還流ダイオードが不要であるので、低コストおよび小型化が可能になる。
【００４６】
なお、上述した各実施例では、スイッチング素子として、窒化ガリウム（ＧａＮ）といった窒化物半導体を用いたが、スイッチング素子としては、炭化ケイ素、ダイヤモンドなどといったワイドギャップ半導体を用いることができる。
【産業上の利用可能性】
【００４７】
本発明は、双方向に導通可能なスイッチング素子のゲート駆動を行うゲート駆動回路として利用できる。
【符号の説明】
【００４８】
１１，１１ｂ，１１ｃ 制御部
１２，１２ａ，１２ｂ，１２ｃ 電流検出部
１３，１３ａ，１３ｂ ゲート駆動部
２１ 制御回路
３１ オア回路
３２ バッファ回路
ＳＷ，Ｑ２ スイッチング素子
Ｑ１〜Ｑ４ トランジスタ
Ｇ１〜Ｇ３ インバータ
Ｔ１，Ｔ２ トランス
ＩＣ４１ 集積回路
ＯＴＡ１ コンダクタンスアンプ
ＣＴ カレントトランス
Ｒｓ 電流検出用の抵抗
Ｒ１〜Ｒ３ 抵抗
Ｃ１ コンデンサ
Ｄ１ ダイオード
ＣＯＭ、ＣＰ１ コンパレータ
ＰＣ１−１ フォトカプラの受光部
【特許請求の範囲】
【請求項１】
双方向に導通可能なスイッチング素子と、
前記スイッチング素子のオンオフを制御する制御部と、
前記スイッチング素子に流れる電流を検出する電流検出部と、
前記電流検出部によって前記スイッチング素子に逆方向の電流が流れたことが検出された時に、前記制御部によるオンオフの制御とは独立に、前記スイッチング素子をオン制御するゲート駆動部と、
を備えることを特徴とするゲート駆動回路。
【請求項２】
ソース−ドレイン間を双方向に導通可能なスイッチング素子と、
前記スイッチング素子に流れる電流を検出する電流検出部と、
前記電流検出部によって前記スイッチング素子のソースからドレインに流れる電流が検出された場合に、前記スイッチング素子をオンさせる制御部と、
を備えることを特徴とするゲート駆動回路。
【請求項３】
前記電流検出部は、カレントトランスで構成されていることを特徴とする請求項１または請求項２記載のゲート駆動回路。
【請求項４】
前記電流検出部は、抵抗で構成されていることを特徴とする請求項１または請求項２記載のゲート駆動回路。
【請求項５】
前記電流検出部は、電流センス素子で構成されていることを特徴とする請求項１または請求項２記載のゲート駆動回路。
【請求項６】
前記スイッチング素子は、還流ダイオードを有しないことを特徴とする請求項１乃至請求項５のいずれか１項記載のゲート駆動回路。
【請求項７】
前記スイッチング素子は、ワイドバンドギャップ半導体からなることを特徴とする請求項１乃至請求項６のいずれか１項記載のゲート駆動回路。
【請求項１】
双方向に導通可能なスイッチング素子と、
前記スイッチング素子のオンオフを制御する制御部と、
前記スイッチング素子に流れる電流を検出する電流検出部と、
前記電流検出部によって前記スイッチング素子に逆方向の電流が流れたことが検出された時に、前記制御部によるオンオフの制御とは独立に、前記スイッチング素子をオン制御するゲート駆動部と、
を備えることを特徴とするゲート駆動回路。
【請求項２】
ソース−ドレイン間を双方向に導通可能なスイッチング素子と、
前記スイッチング素子に流れる電流を検出する電流検出部と、
前記電流検出部によって前記スイッチング素子のソースからドレインに流れる電流が検出された場合に、前記スイッチング素子をオンさせる制御部と、
を備えることを特徴とするゲート駆動回路。
【請求項３】
前記電流検出部は、カレントトランスで構成されていることを特徴とする請求項１または請求項２記載のゲート駆動回路。
【請求項４】
前記電流検出部は、抵抗で構成されていることを特徴とする請求項１または請求項２記載のゲート駆動回路。
【請求項５】
前記電流検出部は、電流センス素子で構成されていることを特徴とする請求項１または請求項２記載のゲート駆動回路。
【請求項６】
前記スイッチング素子は、還流ダイオードを有しないことを特徴とする請求項１乃至請求項５のいずれか１項記載のゲート駆動回路。
【請求項７】
前記スイッチング素子は、ワイドバンドギャップ半導体からなることを特徴とする請求項１乃至請求項６のいずれか１項記載のゲート駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−４２６１３（Ｐ２０１３−４２６１３Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２０１１−１７８７７２（Ｐ２０１１−１７８７７２）
【出願日】平成２３年８月１８日（２０１１．８．１８）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２３年８月１８日（２０１１．８．１８）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]