ゲート駆動装置
【課題】ゲート駆動装置で駆動される複数個のスイッチングデバイスにおけるVth、ミラー電圧のバラツキによるスイッチング速度のバラツキを抑え、かつ損失のバラツキを最小限とすることができるゲート駆動装置を得ることを目的とする。
【解決手段】スイッチングデバイス1へのゲート信号を定電流出力で作成する定電流パルスゲート駆動回路2、ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路3、および定電流パルスゲート駆動回路2の動作と定電圧パルスゲート駆動回路3の動作との切替を行う判定/切替回路4を備えた。
【解決手段】スイッチングデバイス1へのゲート信号を定電流出力で作成する定電流パルスゲート駆動回路2、ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路3、および定電流パルスゲート駆動回路2の動作と定電圧パルスゲート駆動回路3の動作との切替を行う判定/切替回路4を備えた。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、IGBTやFET等の電圧駆動型のスイッチングデバイスにおいて使用する、ゲート駆動回路に関するものである。
【背景技術】
【0002】
従来のスイッチングデバイスにおいては、ゲート電源よりドライブICや、ドライブ回路を通じゲート抵抗を介してスイッチングデバイスのゲートを駆動している(例えば特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平8−33315号公報([0008]〜[0011]図6)
【発明の概要】
【発明が解決しようとする課題】
【0004】
このような従来のゲート駆動装置にあっては、スイッチングデバイスがOFFからONに遷移する時間が素子の個々の特性により大きくばらついてしまうという問題があった。
以下、図27、図28に基づき、このターンON期間におけるON遷移時間のバラツキに関して、IGBTを例にとりその動作とともに詳しく説明する。なお、負荷は、誘導負荷Lであり、電流I(A)が負荷とダイオードでフライホイールしているものとする。図27は、回路構成図、図28は、その動作説明図である。
【0005】
制御信号(ゲート制御信号)からONの指令がなされると、ゲートドライブICは、IGBT1のゲート(G)に対し、ゲート抵抗Rgを通じ制御電源の電圧VDDを印加しゲート入力容量Cgeに充電を行う。このとき、ゲート電圧がゲート閾値電圧(Vth)に至るまではIGBT1はOFFのままである(図28[1])。
Vthを過ぎIGBT1のC−E間に電流が流れ始め、ゲート電圧がVmirrorとなると、IGBT1のコレクタ電流IcはI(A)となる(図28[1]〜[2]の期間)。
【0006】
この電流がOFFからONになるまでの時間は、ゲート電圧がVthを越えVmirror(Vmirror=ミラー電圧と呼ぶ)になるまでの時間に対応し、下式で表される。
【0007】
tI−ON=−CRln(1−Vmirror/VDD)−{−CRln(1−Vth/VDD)}
【0008】
ここで、ミラー電圧およびVthには個々の特性によりバラツキが有り、例えば、ミラー電圧の高いIGBTでは、指数関数的に上記時間が長くなり、即ち、スイッチングが遅くなる(図28[2]’)。
ゲート電圧がミラー電圧となりさらに充電を続けるとIGBT1のVceがON状態に遷移する(図28[2]〜[3]の期間)。
この間の時間は、帰還容量(Cgc)に充電されているミラー電荷(Qgc)を用いて下式で表される。
【0009】
tV−ON=Qgc×Rg/(VDD−Vmirror)
【0010】
そして、この間のゲートへの充電電流Igは次式で表される。
【0011】
Ig=ΔV/Rg=(VDD−Vmirror)/Rg
【0012】
このため、ミラー電圧が高いほどVceのON遷移までの時間が長くなってしまう(図28[2]’〜[3]’の期間)。
また、その後Vceが完全にON状態に遷移するまではさらにミラー電圧での充電が必要であり、その期間はIg電流に依存する(図28[4][4]’)。
【0013】
なお、ミラー電圧は、下式の通り、IGBT1のゲート閾値電圧Vthと電流増幅度gmと出力電流Icとで決まり、Vthに大きく依存する。
【0014】
Vmirror=Vth+√(Ic/gm)
【0015】
従って、Vthのバラツキが、CR充電時間のバラツキとなり、IcON遷移時間(tI−ON)のバラツキとなる。また、Vthとgmのバラツキが、ミラー電圧のバラツキとなり、充電電流のバラツキを生じ、充電時間のバラツキとなることで、VceON遷移時間(tV−ON)のバラツキとなる。
【0016】
ON遷移時間(tON=tI−ON+tV−ON)と損失との関係は次式で表される。
【0017】
Ploss(on)=1/2×Ic×Vce×tI−ON×f
+1/2×Ic×Vce×tV−ON×f
=1/2×Ic×Vce×tON×f
但し、Vce:定常時のVce電圧、Ic:ON後のコレクタ電流、f:スイッチング周波数
【0018】
以上のように、IcON遷移時間のバラツキとVceON遷移時間のバラツキが共にスイッチング損失のバラツキとなってしまう。
なお、ゲート抵抗値Rgをより小さくすることで、バラツキの影響を小さくすることが可能ではあるが、現実に使用するIGBTにおいては、過剰にスイッチング速度を上げ過ぎることの無いよう、ゲート抵抗の接続が必須であることは一般的に示されている。また、EMI対策としてスイッチング時のdV/dtやdI/dtを制限することが一般的な処置である。
そのため、従来では、ミラー最小電圧の条件でON遷移時間ton最小値を設計し、スイッチング速度(max)時のゲート抵抗を決定する。そして、ゲート抵抗が決まった条件でミラー電圧最大時のスイッチング速度を求め、この時間を基にスイッチング損失を設計しなければならない。よって、ミラー電圧のバラツキによる損失のバラツキは大きくなる傾向にある。なお、OFF遷移も同じで、同様の問題点がある。
【0019】
この発明は、上記のような問題点を解決するためになされたものであり、ゲート駆動装置で駆動される複数個のスイッチングデバイスにおけるVth、ミラー電圧のバラツキによるスイッチング速度のバラツキを抑え、かつ損失のバラツキを最小限とすることができるゲート駆動装置を得ることを目的とする。
【課題を解決するための手段】
【0020】
電圧駆動型のスイッチングデバイスのゲートに接続され、オン/オフゲート制御信号に基づきスイッチングデバイスをターンオン/ターンオフさせるゲート信号をゲートに出力するゲート駆動装置において、
ターンオン動作およびターンオフ動作のいずれか一方または双方のためのゲート駆動装置として、
ゲート信号を定電流出力で作成する定電流パルスゲート駆動回路、ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路、および定電流パルスゲート駆動回路の動作と定電圧パルスゲート駆動回路の動作との切替を行う判定切替回路を備え、
判定切替回路は、ゲートの電圧を検出するゲート電圧検出回路、ゲート電圧と所定の第1の設定値との大小を判定する判定回路、ターンオン動作において判定回路によりゲート電圧が第1の設定値を越えたと判定されたとき判定回路の第1の設定値を所定の第2の設定値に変更する設定値変更回路、およびターンオン動作においては、先ず、定電流パルスゲート駆動回路をゲートに接続し、判定回路によりゲート電圧が第1の設定値を越えたと判定されたとき定電流パルスゲート駆動回路に替え定電圧パルスゲート駆動回路をゲートに接続し、ターンオフ動作においては、先ず、定電流パルスゲート駆動回路をゲートに接続し、判定回路によりゲート電圧が第2の設定値未満と判定されたとき定電流パルスゲート駆動回路に替え定電圧パルスゲート駆動回路をゲートに接続する切替回路を備えたものである。
【発明の効果】
【0021】
この発明によれば、ゲート駆動時の遷移期間を定電流出力で駆動することにより、スイッチングデバイスにおけるゲート閾値電圧、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度、スイッチング損失のバラツキを大幅に抑えることができる、さらに、MOS型のゲート構造を有する電圧駆動型のスイッチングデバイスにおいては定電圧駆動に切り替えることにより、スイッチングデバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏するものである。
【図面の簡単な説明】
【0022】
【図1】本発明の実施の形態1によるゲート駆動装置の全体構成図である。
【図2】実施の形態1によるゲート駆動装置の動作を説明する為の波形図である。
【図3】ON定電流パルスゲート駆動回路21の回路図である。
【図4】ON定電流パルスゲート駆動回路21−1の回路図である。
【図5】判定/切替回路4の回路図である。
【図6】ON定電流パルスゲート駆動回路21−2の回路図である。
【図7】ON定電流パルスゲート駆動回路21−3の回路図である。
【図8】OFF定電流パルスゲート駆動回路22の回路図である。
【図9】OFF定電流パルスゲート駆動回路22−1の回路図である。
【図10】OFF定電流パルスゲート駆動回路22−2の回路図である。
【図11】OFF定電流パルスゲート駆動回路22−3の回路図である。
【図12】本発明の実施の形態1によるゲート駆動装置の第2の例を示す全体構成図である。
【図13】ゲート駆動装置の第2の例に使用する判定/切替回路4’の回路図である。
【図14】本発明の実施の形態1によるゲート駆動装置の第3の例を示す全体構成図である。
【図15】ゲート駆動装置の第3の例に使用する判定/切替回路4”の回路図である。
【図16】本発明の実施の形態2によるゲート駆動装置の一部構成図である。
【図17】電圧制限回路5の回路図である。
【図18】本発明の実施の形態2によるゲート駆動装置の全体構成図である。
【図19】本発明の実施の形態3による素子バラツキの改善回路例1である。
【図20】本発明の実施の形態3による素子バラツキの改善回路例2である。
【図21】本発明の実施の形態4による電流切替部211の回路図である。
【図22】本発明の実施の形態4による電流切替部221の回路図である。
【図23】本発明の実施の形態4による動作説明の為の波形図である。
【図24】本発明の実施の形態5による第1の判定回路41の回路図である。
【図25】本発明の実施の形態5による第2の判定回路42の回路図である。
【図26】本発明の実施の形態6による判定回路43の回路図である。
【図27】従来のゲート駆動回路の構成例である。
【図28】従来のゲート駆動回路の動作状態を示す波形図である。
【発明を実施するための形態】
【0023】
実施の形態1.
図1は、本発明の実施の形態1によるゲート駆動装置の全体構成図である。スイッチングデバイス1のゲートに定電流パルスゲート駆動回路2の出力を接続し、さらに定電圧パルスゲート駆動回路3の出力を接続する。
判定/切替回路4は、制御信号(ゲート制御信号)とスイッチングデバイス1のゲート電圧(ゲート電圧検出回路は図示せず)とを入力し、定電流パルスゲート駆動回路2にON定電流/OFF定電流の制御信号を、定電圧パルスゲート駆動回路3にON定電圧/OFF定電圧の制御信号を出力接続する。
ここで、定電流パルスゲート駆動回路2に使用する制御電源の電圧VDD2は定電圧パルスゲート駆動回路3の制御電源の電圧VDD1よりも高く設定する。これは、後段で詳述するように、定電流パルスゲート駆動回路2に使用する部品(半導体デバイス)の固体バラツキによる定電流設定値のバラツキを抑えるためである。
【0024】
次に、図1のゲート駆動装置を使用した回路構成にて誘導負荷Lを駆動する場合を例にとり動作を説明する。図2に、本構成における制御信号、ゲート電圧波形、IGBTのコレクタ電流Icとコレクタ−エミッタ間電圧Vceのチャートを示す。なお、誘導負荷Lは、電流I(A)で負荷とダイオードの閉回路にてフライホイールしているものとする。
図2において、Vmirror(ミラー電圧)のバラツキを考慮し、ミラー電圧がVmirror1の製品の動作を黒で、Vmirror2の製品の動作を灰色で示す。
【0025】
以下、ON動作(ターンオン動作)、従って、制御信号に“H”が入力されIGBT1がONするまでの動作について詳しく説明する。
制御信号に“H”が入力されると、判定/切替回路4の判定により、ON定電流の制御信号が出力される。これにより、ON定電流パルスゲート駆動回路21が動作し、スイッチングデバイス1のゲートに定電流Igが供給されゲート入力容量Cgeに定電流充電を行なう。
このとき、ゲート電圧がゲート閾値電圧(Vth)に至るまでは、IGBT1はOFFのままである(図2[1]、[1]’)。Vthを過ぎIGBT1のC−E間に電流が流れ始め、ゲート電圧がミラー電圧となると、IGBT1のコレクタ電流IcはI(A)となる(図2[1]〜[2]、[1]’〜[2]’の期間)。
なお、ここで、Vth(ゲートしきい値電圧)は、スイッチング素子定格電流比として0.01%の電流がスイッチング素子に流れる時のゲート電圧とする。
【0026】
この電流がOFFからONになるまでの時間に関して、従来の抵抗を介した定電圧−抵抗駆動の場合は、既述した式を変形して以下のように表され、VDDとVthに依存していた。
【0027】
tI−ON旧=−Cge・Rg・ln{1−1/(VDD−Vth)・√(Ic/gm)}
【0028】
これに対し、図1に示すように、定電流で駆動すると、電流がOFFからONになるまでの時間は次式で表され、VDDやVthに依存しなくなる。
【0029】
tI−ON=Cge・1/Ig・√(Ic/gm)
【0030】
これにより、時間tI−ONのバラツキをなくすことが可能となる。
ゲート電圧がミラー電圧となり、さらに充電を続けるとIGBT1のVceがONに遷移する(図2[2]〜[4]、[2]’〜[4]’の期間)。
【0031】
従来の定電圧−抵抗駆動においては、ミラー電圧後のゲートへの充電電流Igは、
Ig旧=ΔV/Rg=(VDD−Vmirror)/Rg
であらわされ、帰還容量(Cgc)に充電されているミラー電荷(Qgc)を用いると、IGBT1のVceがON状態に遷移する時間は、
tV−ON旧=Qgc×Rg/(VDD−Vmirror)
で表されるため、ミラー電圧が高いほどこの時間が長くなってしまっていた。
しかし、図1で示すように、定電流で駆動することにより、IGBT1のVceがON状態に遷移する時間は、
tV−ON=Qgc/Ig
で表され、ミラー電圧の影響を受けず、一定時間でONに遷移する。
【0032】
次に、以下、OFF動作(ターンオフ動作)、従って、制御信号に“L”が入力されIGBT1がOFFするまでの動作について詳しく説明する。制御信号に“L”が入力されると、判定/切替回路4により、OFF定電流の制御信号が出力される。これにより、OFF定電流パルスゲート駆動回路22が動作し、スイッチングデバイス1のゲートから定電流で電荷が放出され、ゲート容量Cge+Cgcが定電流で放電される。このとき、ゲート電圧がミラー電圧となるまではIGBT1はONのままである(図2 [5]〜[6]の期間)。
【0033】
ゲート電圧がミラー電圧まで低下すると、徐々にVce電圧が上昇し始め、OFFに遷移する。このとき、帰還容量(Cgc)に充電すべきミラー電荷(Qgc)の充電時間がVceのOFF時間である。
ミラー電荷(Qgc)の充電時間について、従来の定電圧−抵抗駆動では、
tV−OFF旧=Qgc×Rg/Vmirror
で表されるため、ミラー電圧が高いほどVceのOFF遷移までの時間が短くなってしまっていた。
これに対し、図1で示すように、定電流で駆動することにより、VceのOFF遷移までの時間は、
tV−OFF=Qgc/Ig
で表され、ミラー電圧の影響を受けず、一定時間でOFFに遷移する。(図2[6]〜[8]の期間)。
【0034】
ゲート電圧がミラー電圧より下がると、VceがOFFに遷移しているので、ゲート駆動装置から見た容量は、それまでのCge+CgcからCgeに減少する。
そして、さらに放電を続けると、IGBT1のIcがOFFに遷移する。その初期時では、ゲート電圧がミラー電圧であるため、IGBT1のコレクタ電流IcはI(A)であるが、徐々にゲート電圧が減少し、Vthまで遷移するとIcはほぼ0(A)となりOFFに遷移する(図2[8]〜[9]の期間)。
【0035】
この電流がONからOFFになるまでの時間、従って、ゲート電圧がミラー電圧を下回り、Vthになるまでの期間は、従来の定電圧−抵抗駆動では、
tI−OFF旧 =Cge・Rg・ln(1+1/Vth・√(Ic/gm))
で表され、Vthに依存していた。これに対し、図1に示したように、定電流で駆動することにより、この期間は、
tI−OFF=Cge/Ig×√(Ic/gm)
で表され、Vthに依存しなくなり、一定時間でOFFに遷移する。
以上詳細に説明したように、定電流で駆動することにより、スイッチング速度のバラツキを大幅に抑えることが可能となる。
【0036】
なお、図2で使用したデバイスは、ON動作において、[2]〜[3]までの期間、急激にVceがONに遷移し、[4]までかかり完全にON(Vcesat)に遷移する。また、OFF動作において、[6]〜[7]の期間、緩やかにVceがOFFに遷移し、[7]〜[8]の期間、急激にOFFへ遷移する特性を持つものの例であり、デバイスによっては[2]〜[4]、[6]〜[8]の期間、一定のdV/dtで遷移するデバイスも存在する。
【0037】
次に、図1の各構成要素の具体的な回路例について説明する。前述のとおり、定電流駆動することで、VDDやVth(およびミラー電圧)に依存するスイッチング速度のバラツキをなくすことができるが、これを実現する為には、高速駆動可能で、かつIgのバラツキの小さな高速定電流駆動回路が必要となる。
図3は、ON定電流パルスゲート駆動回路21の具体的構成例を示す。高速に定電流駆動可能なON定電流パルスゲート駆動回路21は、ON定電流動作指令を受けQ1’がOFF、Q2がONし、V0電圧を高速出力する。これにより、Q1のベース電圧はV0電圧となり、下式で分かるように、定電流駆動可能となる。
【0038】
VDD2−R3×(Ib+Ic)−VEB=V0
Ib=Ic/hFE
上2式より、
Ic=(VDD2−VEB−V0)/R3×{hFE/(hFE+1)}
【0039】
また、定電流を停止させる為には、Q2をOFFし、Q1’をONすることでVDD2電圧もしくはVDD2電圧以上を高速出力する。これにより、Q1のベース電流が流れなくなり、Q1がOFFされる。
【0040】
このとき、高速定電流で駆動する為には、「高速にV0電圧を供給すること」と「高速でQ1が応答すること」が必要となりこれらの条件はデバイス単体の性能に依存するが、ディスクリートデバイスを使用する為、低容量の高速スイッチングデバイスを用いることで容易に構成することができる。
【0041】
次に、定電流駆動回路の電源電圧を上げることでIg(図3中ではIcと表示)のバラツキを抑える現象について説明する
ON定電流パルスゲート駆動回路21において、ON定電流の制御信号によりQ2がONするとV0がQ1のベース電圧となり定電流駆動される。Q1の出力電圧がV0以上になると回路は定電流で動作しなくなるため、V0は駆動するスイッチングデバイス1のバラツキを考慮した最大ミラー電圧以上としなければならない。
このとき、定電流動作する領域では、
Ic=(VDD2−VEB−V0)/R3×{hFE/(hFE+1)}
となる。
【0042】
しかし、VEBは、一般的には個体差バラツキをもつため、これが定電流のバラツキの原因となる。VEBのバラツキを考慮して、2個のデバイスのVEBを、VEB1とVEB2とすると、
IC1/IC2=(VDD2−V0−VEB1)/(VDD2−V0−VEB2)
となり、これより、例えば、VDD2=15V、V0=13.5V、VEB=0.8〜1.0Vとした場合、
IC1/IC2=(15V−13.5V−0.8V)/(15V−13.5V−1.0V)=0.7V/0.5V=1.4
となり、約40%の誤差となる。
【0043】
しかし、VDD2を4V高めた19Vとすると、
IC1/IC2=(19V−13.5V−0.8V)/(19V−13.5V−1.0V)=4.7V/4.5V=1.044・・・
と約4.4%の誤差となり、定電流Igのバラツキを大きく改善できる。
以上のように、高速定電流動作と、デバイスのバラツキを含めた、Igのバラツキの少ない高速定電流駆動回路が実現できる。
【0044】
図4は、図3の変形例である、ON定電流パルスゲート駆動回路21−1を示す。図4の回路は、Q2がONするとR1、R2で分圧された値V0がQ1のベース電圧となり、Q2がOFFすることでQ1のベースにVDD2を印加できる。
【0045】
上述したように、VDD2>VDD1とすることで高精度化が可能となり、スイッチング速度バラツキを大幅に低減することが可能となるが、ON定電流パルスゲート駆動回路21のみで駆動し続けると、IGBT1のゲートにVDD2の高電圧が印加され、ゲート酸化膜の信頼性が低下し、最悪、ゲート破壊を誘発する恐れがある。
そのため、ゲート電圧を観測し定電流駆動と定電圧駆動とを切り替え制御する判定/切替回路4により、ONもしくはOFFの遷移期間終了後、ゲート駆動回路を定電流パルスゲート駆動回路2から定電圧パルスゲート駆動回路3に切り替え、過電圧の印加を防止している。なお、定電圧パルスゲート駆動回路3の電源はVDD1とし、ゲート酸化膜の信頼性を低下させることのない電圧を設定する。
【0046】
図5に判定/切替回路4の例を示す。判定/切替回路4は、制御信号(ゲート制御信号)“H”を受けると、OFF信号を非アクティブとし、ON信号を出力する。このときIGBT1のゲート電圧を観測し、第1の判定回路41により、ゲート電圧が第1の設定値であるVH(VHとしては、ミラー電圧のバラツキ最大値以上の値を設定する)以下であればON定電流の信号を出力し、ゲート電圧がVHを越えるとON定電圧の信号に切り替える。
また、制御信号“L”を受けると、ON信号は非アクティブとし、OFF信号を出力する。このときIGBT1のゲート電圧を観測し、第2の判定回路42により、ゲート電圧が第2の設定値であるVL(VLとしては、Vth最小電圧以下の値を設定する)以上であればOFF定電流の信号を出力し、ゲート電圧がVL未満になるとOFF定電圧の信号に切り替える。
これにより、定電流パルスゲート回路2と定電圧パルスゲート駆動回路3との切替駆動制御を行ない、ゲートに過電圧が印加されることを防止している。
【0047】
なお、定電流パルスゲート駆動回路21のIgバラツキを考慮した結果、ミラー電圧が低く、VDD2の電圧が、VDD2<IGBT1のゲート推奨電圧(VDD1)となった場合は、VDD2をVDD1と同じ電圧としても良い。また、後段で具体例を示すように、ON遷移のみもしくはOFF遷移のみに定電流駆動と定電圧駆動を切り替える方式を採用することもできる。
【0048】
なお、以上の定電流駆動回路を追求するにあたって、発明者等が参考までに検討した特許文献(特許第3680722号公報(主として[0025]〜[0027]図8参照)の内容について以下に紹介する。
同特許文献の図8は、定電流での駆動にOPアンプによる定電流回路を使用し、電流や電圧が変化する期間のみゲート電流を抑える動作をさせるものである。
しかし、比較的高速なOPアンプによる定電流回路であっても、指令値に対する定電流の応答特性はそれほど高速ではなく、特に、定電流をOFFするにあたり、発明者等の期待する特性を得ることは困難であった。これは、OPアンプ内部の応答速度と出力スルーレート、駆動の対象であるMOS−FETのゲート特性、OPアンプの電源電圧vs最大出力電圧特性等によるものと推察される。そのため、定電流増大指令に対する応答遅れ、定電流減少指令(0A)に対する応答遅れが発生し、特に、定電流減少指令時の応答遅れはスルーレート不足により、同特許文献図8に記載のQ12のOFF動作に時間がかかる。そして、デバイスをターンOFFかつQ13がONするタイミングにおいて過大な貫通電流がE1、R12、Q12、Q13、R13を通じて流れる状態が発生する可能性と、R12、R13の分圧により、Q12がOFFするまでの期間IGBTがONし続ける可能性がある。
また、Q12のゲート容量および帰還容量は、OPアンプにとってはかなり大きな容量負荷である為、発振の可能性や、出力実効電流の増大による異常発熱の可能性がある。
そのため,本実施の形態の図3に示す高速駆動回路が必要となる。なお、ON定電流パルスゲート駆動回路21のQ1はトランジスタを例にとっているが、FETなどの電流制御可能な素子を使った回路としても良い。
【0049】
さらなる使用状態として、高速にスイッチングデバイス1を遮断シーケンスに移行したいアーム短絡時などの異常事態において、ゲート電流供給を停止させるまでの時間の遅れは致命的な問題となる可能性がある。
以下では、ON定電流パルスゲート駆動回路21において、定電流駆動OFFの高速化が必要となった場合の回路例を、図6、図7を参照して説明する。
【0050】
図6のON定電流パルスゲート駆動回路21−2は、レベル変換可能IC駆動タイプを使用したもので、定電流動作においては“L”を出力し、R1〜R3およびQ1で定電流動作を行なう。定電流を停止するタイミングにおいては、IC1よりVDD2を供給することで、トランジスタQ1を瞬時にOFFさせることが可能となる。そのため、前述のQ1のOFF速度をさらに向上できる。
【0051】
図7のON定電流パルスゲート駆動回路21−3は、定電流動作においては、制御信号を“H”とし、Q1’をOFF、Q2をONし、R1〜R3およびQ1で定電流動作を行なう。定電流を停止するタイミングにおいては、制御信号を”L”とし、Q2をOFF、Q1’をONする。Q1’からの電流により、Q1のベースに対し直接VDD2もしくはVDD2以上の電圧を供給し、トランジスタQ1を瞬時にOFFさせると同時にQ2の出力容量や帰還容量に充電を行うことが可能となる。そのため、前述のQ1のOFF速度がさらに向上する。
なお、Q2やQ1’に使用するスイッチの例として、MOS−FETやトランジスタなどの半導体スイッチングデバイスがあげられる。
【0052】
定電流パルスゲート駆動回路2に使用するOFF定電流パルスゲート駆動回路22もON定電流パルスゲート駆動回路21と同様 高速駆動可能で、かつIgのバラツキの小さな高速定電流駆動回路が必要となる。
図8は、高速に定電流駆動可能なOFF定電流パルスゲート駆動回路22を示す。図において、OFF定電流動作指令を受けると、Q3’がOFF、Q4がONし、V1電圧を高速出力する。これにより、Q3のベース電圧はV1となり、以下に示すように、定電流駆動可能となる。
【0053】
R6×(Ib+Ic)+VBE=V1
Ib=Ic/hFE
上2式より
Ic=(V1−VBE)/R6×{hFE/(hFE+1)}
また、定電流を停止させる為には、Q4をOFFし、Q3’をONすることで共通電位(Vcom)電圧もしくはVcom以下を高速出力する。これにより、Q3のベース電流が流れなくなり、Q3がOFFされる。なお、上式では、共通電位(Vcom)=0Vとしている。
【0054】
このとき、高速定電流で駆動する為には、「高速にV1電圧を供給すること」と、「高速でQ3が応答すること」であるため、デバイス単体の性能に依存するが、ディスクリートデバイスを使用する為、低容量の高速スイッチングデバイスを用い、容易に構成することができる。
【0055】
また、定電流駆動回路のVcomを0V以下に下げることでIg(図8中ではIcで表示)のバラツキを抑えることも可能である。バラツキを抑えることが可能な理由を以下に説明する
OFF定電流パルスゲート駆動回路22において、OFF定電流の制御信号によりQ4がONすると、V1がQ3のベース電圧となり定電流駆動される。Q3の出力電圧がV1以下になると、回路は定電流で動作しなくなるため、V1は駆動するスイッチングデバイス1のバラツキを考慮した最小Vth電圧以下としなければならない。
【0056】
このとき、定電流動作する領域では、
Ic=(V1−Vcom−VBE)/R6×{hFE/(hFE+1)}
で表されるが、ここで、VBEは一般的には個体差バラツキをもつため、これが定電流のバラツキの原因となる。VEBのバラツキを考慮して、2個のデバイスのVEBを、VEB1とVEB2とすると、
IC1/IC2=(V1−Vcom−VBE1)/(V1−VBE2)
となり、これより、例えば、Vcom=0V、V1=4.5V、VBE=0.8〜1.0Vとした場合、
IC1/IC2=(4.5V−0V−0.8V)/(4.5V−0V−1.0V)
=3.7V/3.5V=1.057・・・
となり、約5.7%の誤差となる。
【0057】
しかし、Vcom=を4V低めた−4Vとすると
IC1/IC2={4.5V−(−4V)−0.8V}/{(4.5V−(−4V)−1.0V)
=7.7V/7.5V=1.0266・・・
と約2.7%の誤差となり、定電流Igのバラツキを改善できる。
以上のように、高速定電流動作と、デバイスのバラツキを含めた、Igのバラツキの少ない高速定電流駆動回路が実現できる。
なお、OFF定電流パルスゲート駆動回路22のQ3はトランジスタを例にしているが、FETなどの電流制御可能な素子を使った回路としても良い。
【0058】
図9は、図8の変形例である、OFF定電流パルスゲート駆動回路22−1を示す。図9の回路は、Q4がONするとOFF定電流信号がボルテージフォロアにて電流増幅され、R4、R5で分圧された値V1がQ3のベース電圧となり、Q4がOFFすることでQ3のベースにVcomを印加できる。
なお、この回路例においてもVBEのバラツキを考慮し、Vcomは、定電流のバラツキ低減のため、スイッチングデバイス1のエミッタ電圧ではなく、負電圧を設定するようにしても良い。
【0059】
次に、OFF定電流パルスゲート駆動回路22において、定電流駆動を停止させる際の高速化が必要となった場合の回路例を、図10、図11を参照して説明する。
図10のOFF定電流ゲート駆動回路22−2は、OFF定電流の制御信号をIC1にてバッファし、出力電圧精度と駆動電流を得る構成を採用する。駆動電流としては、R4、R5分圧の為の回路電流とトランジスタQ3のベース電流Ibとが必要である。
【0060】
図11のOFF定電流パルスゲート駆動回路22−3は、定電流動作においては、制御信号を“H”とし、Q3’をOFF、Q4をONし、R4〜R6およびQ3で定電流動作を行なう。定電流を停止するタイミングにおいては、制御信号を“L”とし、Q4をOFF、Q3’をONする。Q3’への電流により、Q3のベースに対し直接VcomもしくはVcom以下の電圧を供給し、トランジスタQ3を瞬時にOFFさせると同時にQ4の出力容量や帰還容量に充電を行なうことが可能となる。そのため、前述のQ3のOFF速度をさらに向上できる。
なお、Q4やQ3’に使用するスイッチの例として、MOS−FETやトランジスタなどの半導体スイッチングデバイスがあげられる。
また、VBEのバラツキを考慮し、VBE+R6×IeがVth最小値より高くなる場合がある。このとき、▽印の共通電位は定電流のバラツキ低減のため、スイッチングデバイス1のエミッタ電圧ではなく負電圧とする。
【0061】
以上のように、ターンONやターンOFFなどの過渡期においては、定電流でゲートを駆動することで、ゲート閾値電圧Vth、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度と、スイッチング損失のバラツキを大幅に低減できる。さらに、定電圧駆動に切り替えることにより、デバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏するものである。
【0062】
なお、以上では、ターンONおよびターンOFFの双方に定電流パルスゲート駆動回路を使用したが、必要に応じターンONのみや、ターンOFFのみで使用することも可能である。以下では、ON遷移のみ定電流駆動と定電圧駆動との切り替えを行う構成例について説明する。
即ち、使用条件によってON時のバラツキが問題になる場合や、OFF時のバラツキが問題になることがある。例えば、昇圧コンバータを不連続モードで動作させる場合、OFF時にハードスイッチングを行なう為、OFF時のバラツキを抑え、スイッチング損失のバラツキを抑える。ON時は、電圧の急変は伴うものの電流は昇圧用のインダクタンスへの充電の為、スイッチングスピードと比較すると非常に遅い為、ON時の定電流駆動回路はなくても問題にならない。
【0063】
また、PFNによるパルス発生器などでは、ON時のバラツキが問題になり、OFF時は、バラツキが出ても損失/性能に影響を与えない為、この場合はOFFの定電流駆動回路は不要となる。
インバータ駆動に関しても、IGBTをライフタイムコントロールし、Vcesatを低減した場合にあっては、OFF定電流駆動した場合でも、テール電流が流れ、定電流駆動の効果が得られない場合もある。こういった場合も、OFFの定電流駆動回路は不要で、OFF時のバラツキで損失がばらつく分、ON定電流駆動回路でバラツキを抑え、損失のバラツキを抑えればよい。
特に、デバイスの直列接続または並列接続をする場合は、ONかOFFどちらかでバラツキが重要となることが多い為、この変形例は有用である。
【0064】
図12は、ターンON時に定電流駆動と定電圧駆動とを切り替えるゲート駆動装置である。定電流パルスゲート回路2’は、ONのみ定電流で駆動するON定電流パルスゲート回路21を使用する。同時に、判定/切替回路4’は、制御信号(ゲート制御信号)とスイッチングデバイス1のゲート電圧とを入力し、ON定電流の制御信号と、ON定電圧の制御信号,OFF定電圧の制御信号を出力する。
ここで、先の説明と同様、電圧VDD2はVDD1よりも高く設定し、定電流駆動回路に使用する部品の固体バラツキによる定電流設定値のバラツキを抑える。
【0065】
判定/切替回路4’の具体例を図13に示す。判定/切替回路4’は、制御信号“H”を受けるとOFF信号を非アクティブとし、ON信号を出力する。このときIGBT1のゲート電圧を観測し、ゲート電圧がVH(ミラー電圧最大値以上の値を設定する)以下であればON定電流の制御信号を出力し、ゲート電圧がVHを越えるとON定電圧の制御信号に切り替える。制御信号“L”を受けるとON信号は非アクティブとし、OFF定電圧の制御信号を出力する。
これにより、定電流パルスゲート駆動回路2’と定電圧パルスゲート駆動回路3の駆動制御を行なう。
【0066】
本構成は、ターンON時のスイッチング速度の安定化や、ターンON時のスイッチング損失のバラツキ低減を重要とする場合に使用できる。本構成により、ターンONの過渡期においてゲートを定電流で駆動することにより、Vth、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度と、スイッチング損失のバラツキを大幅に低減できる。さらに、定電圧駆動に切り替えることにより、デバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏する。
【0067】
図14は、ターンOFF時に定電流駆動と定電圧駆動とを切り替えるゲート駆動装置である。定電流パルスゲート回路2”は、OFF時のみ定電流で駆動するOFF定電流パルスゲート駆動回路22を使用する。同時に、判定/切替回路4”は、制御信号(ゲート制御信号)とスイッチングデバイス1のゲート電圧とを入力し、OFF定電流の制御信号と、ON定電圧の制御信号,OFF定電圧の制御信号を出力する。
ここで、先の説明と同様、定電流パルスゲート駆動回路2”に使用する▽印の共通電位は、定電流のバラツキ低減のため負電圧としても良い。
【0068】
この場合の判定/切替回路4”の具体例を図15に示す。判定/切替回路4”は、制御信号(ゲート制御信号)“H”を受けるとOFF信号を非アクティブとし、ON定電圧の制御信号を出力する。また、制御信号“L”を受けるとON信号は非アクティブとし、OFF信号を出力する。このときIGBT1のゲート電圧を観測し、ゲート電圧がVL(Vth最小電圧以下の値を設定する)以上であればOFF定電流の制御信号を出力し、ゲート電圧がVL未満になるとOFF定電圧の制御信号に切り替える。
これにより、定電流パルスゲート駆動回路2”と定電圧パルスゲート駆動回路3の駆動制御を行なう。
【0069】
本構成は、ターンOFF時のスイッチング速度の安定化や、ターンOFF時のスイッチング損失のバラツキ低減を重要とする場合に使用できる。本構成により、ターンOFFの過渡期においてゲートを定電流で駆動することにより、Vth、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度と、スイッチング損失のバラツキを大幅に低減できる、といった従来にない顕著な効果を奏する。
【0070】
実施の形態2.
実施の形態1において、定電流駆動から定電圧駆動への切り替えを高速に行なう必要がある場合、判定/切替回路4や、定電流パルスゲート駆動回路2の応答遅れの為、VDD2>IGBTのゲート推奨電圧とした場合、IGBT1のゲートに過電圧が印加されゲート酸化膜の信頼性が低下し、最悪、ゲート破壊を誘発する恐れがある。そこで、図16に示す電圧制限回路5をON定電流ゲートパルス駆動回路21とIGBT1のゲート端子との間に取り付ける。
電圧制限回路5は、出力端のゲート信号を観測し、規定電圧以上になると高速遮断素子をOFFさせる。なお、電圧制限回路5は、制御信号と連動させ、OFF動作期間中は遮断状態を継続するように制御しても良い。図17に回路例を示す。
【0071】
図17において、電圧制限回路5に使用するQ5は、高速かつ、Vthの低いFETを使用して構成される。Q5のソース端子をIGBT1のゲート端子に接続することで、Q5のソース電圧はQ5のゲートに印加する電圧以上にならない。したがって、Q5のゲートに繋がる電圧V2を、R7とR8とで分圧される、出力保護したい電圧に設定しておくことで、Q1のOFF遅れや、判定/切替回路4の応答遅れにより、Q1のコレクタ側出力電圧が想定以上に上昇した場合であっても、IGBT1のゲートを保護することができる。
例えば、定電流駆動を13V(第1の判定回路41のVHを13Vに設定)まで行う場合、Q5のゲート電圧として、1.5(Q5のVth)+0.5V(Id/gm相当)を加え15Vとするなどの設計例がある。
なお、Q5のゲート電圧は、Q5のソース端子であるIGBT1のゲート電圧に強く影響される為、C1等でゲート電圧を安定化させておく必要がある。また、VDD1で出力保護する場合は、R7とR8とにより分圧する必要はないが、C1等でゲート電圧を安定化させておく必要がある。
【0072】
以上のように、電圧制限回路5を取り付けることにより、Q1のOFF特性を緩和できることや、判定/切替回路4の応答速度が緩和でき、さらにはON定電流パルスゲート駆動回路21のVDD2の電圧をより高くすることが可能となる為、Q1のVEB電圧のバラツキや、温度特性による定電流設定値のバラツキを抑える電圧設定が可能となり、定電流回路の安定性が向上し、しかもデバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏する。
【0073】
なお、図17において、ON定電流パルスゲート駆動回路の例としてON定電流パルスゲート駆動回路21−1を使用しているが、その他の定電流パルスゲート駆動回路を使用してもよく、さらには、定電圧パルスゲート駆動回路3に使用しても同様の効果が得られ、IGBT1のゲートを保護することができる。また、図16の回路ブロックで示した構成に限らず使用できる。
参考までに、図18に、本実施の形態2を実現したゲート駆動装置の全体回路構成の一例を示す。
【0074】
実施の形態3.
既述したように、実施の形態1に使用する定電流パルスゲート駆動回路21において、例えば、Q1のVEBのバラツキと温度特性が定電流パルスゲート駆動回路2の定電流バラツキの原因となりうる。
この実施の形態3は、定電流パルスゲート駆動回路21を構成するQ1等の半導体デバイス自体の特性変動を抑制するものである。そのため、図19、図20に示すように、同一のICチップ内に同一の条件でQ1と補償用半導体デバイスであるD1(もしくはQ1”)を構成した回路とする。
【0075】
Q1とD1またはQ1”を同一のICもしくはチップ上に同一の条件で製作することで、VEBのバラツキ方向(VEB増加ならばVF増加)の一致したバラツキ特性となり、個体差バラツキに対し、補正が可能であるとともに、温度条件が一致することで温度補償が可能となり、温度変化に対し定電流特性の改善が可能となる。
【0076】
実施の形態4.
この実施の形態4は、先の実施の形態1の定電流パルスゲート駆動回路2による定電流出力を切替可能とすることにより、運転条件に応じてより優れた運転特性を得ることを可能とするものである。
IGBT等のスイッチングデバイスにおいて、モータ等を駆動する場合、運転条件によってはスイッチングにより放射ノイズ量と損失が変化する。即ち、スイッチング速度をあげるとノイズレベルが高くなるが、ターンON損失、ターンOFF損失は減少する。電磁波ノイズ対策のため、スイッチング速度を遅くするとターンON損失、ターンOFF損失が増加する。つまり、ノイズとスイッチング速度はトレードオフの関係にあると言える。
【0077】
しかし、従来のように固定されたスイッチング速度では最もノイズの出やすい運転条件においてスイッチング速度を決定する必要があった。即ち、最もノイズの出やすい運転条件において、EMI(電磁妨害)が問題とならないレベルにまでスイッチング速度を緩め(遅くする)なければならず、結果として、必要以上にスイッチング速度を制限することになり、必要以上に損失を増やす傾向にあった。
【0078】
図21と図22は、この実施の形態4を示すもので、図21は、ON定電流パルスゲート駆動回路21−1において、定電流を設定するR3と並列に、スイッチSW1とR3’の組を少なくとも1組以上取り付け、定電流出力値の切り替え駆動を行なう電流切替回路としての電流切替部211を設けたものである。SW1は、例えば、FETや、トランジスタなどを使用する。
OFF側も同様で、図22は、OFF定電流パルスゲート駆動回路22−1において、定電流を設定するR6と並列に、スイッチSW2とR6’の組を少なくとも1組以上取り付け、定電流出力値の切り替え駆動を行なう電流切替回路としての電流切替部221を設けたものである。
電流切替部211および電流切替部221を取り付けた場合の駆動タイミングチャートを図23に示す。
【0079】
この実施の形態4では、定電流駆動によるスイッチング速度を安定化させたゲート駆動装置でスイッチング速度を可変することにより、ノイズとスイッチング損失のトレードオフ関係を動的に制御することが可能となる。これにより、運転条件に応じたスイッチング速度の制御が可能となり、スイッチングノイズによる放射ノイズ量が大きくなる運転領域/条件においてはスイッチング速度を下げ、ノイズの発生を抑える。また、スイッチングノイズによる放射ノイズ量が小さくなる運転領域/条件においてはスイッチング速度を上げ、損失の低減を行なうといった制御が可能となる。
従来の定電圧−抵抗駆動方式を応用して抵抗を切り替えるようにした場合、スイッチング速度の個体差バラツキにより、充分に効果を発揮できない可能性があったが、この実施の形態4で示した本方式においては個体差バラツキを解消している為、定電流切替に基づくスイッチング速度の切り替えによる効果が充分に発揮できる。
【0080】
なお、以上では、モータ負荷の場合について説明したが、負荷のノイズの出やすい運転条件と出にくい運転条件とにより切り替えることで、モータ負荷だけでなく、インダクタンス負荷や容量負荷、抵抗負荷においても適用可能である。
また、本実施の形態4では、電流切替部211と電流切替部221の双方を具備した例を示したが、各々どちらかを装備することも可能である。
【0081】
また、図21の構成は、Q1による電流OFF動作の遅れによる想定外の電流供給を完全に遮断する構成としても使用できる。以下、この使用要領について説明する。
この場合、定電流パルスゲート駆動回路2は、ゲート駆動時の定電流をR3’で設定し、定電流出力を停止するタイミングにおいてSW1をOFFし、定電流を決めるR3’をR3に瞬時に切り替え、定電流駆動回路のOFF遅れによる電流がゲート回路に対し影響を及ぼさないよう動作させる。
【0082】
具体的には、定電流の停止タイミングと同時に「切替」信号をOFFさせてSW1をOFFし、Q1のOFF遅れを考慮した時間経過後、電流を抑えた状態から元の駆動電流が得られる状態に速やかに復帰させるため、OFF遅れ時間を考慮した後、「切替」信号をONにしてSW1をONさせる。これにより、Q1のOFF遅れを改善できる。
このとき
R3>>R3’
とし、R3はゲートOFF抵抗よりもはるかに大きい値とする。
R3を使用しないことも可能であるが、R3に値を持たせることでQ1のOFF状態を確実なものとし、Q1の帰還容量であるCEBに安定した初期状態を与える。これにより、次にゲートを定電流でONさせるタイミングにおいて、Q1のCEBが不安定な充電状態によって過渡電流特性が悪化することを防止し、定電流パルスゲート駆動回路2の高速定電流特性を安定化することが可能となる。
【0083】
実施の形態5.
ところで、ターンON動作において、スイッチングデバイス1に過電流が流れた場合、制御回路が緊急停止を指示する前に外部に構成した高速保護回路にて強制的にゲートをOFF遷移させる構成などを採用することがある。このとき、先の各実施の形態における判定/切替回路4等では、一旦は定電圧駆動に切り替わるものの、高速保護回路等により、ゲート電圧が低下し、再度定電流駆動となる場合がある。そして、高速保護回路の回路定数と、定電流パルスゲート駆動回路の回路定数によっては再度ゲート電圧が上昇し、高速保護回路の機能を阻害する恐れがある。
この実施の形態5は、以上の不具合を解消するもので、先の判定/切替回路4等で使用する第1の判定回路41および第2の判定回路42に、いわゆるヒステリシス特性を持たせている。
【0084】
即ち、図24は、第1の判定回路41に、第1の設定値変更回路51を設けたものである。ゲート電圧が第1の設定値(VH:ミラー電圧のバラツキ最大値以上の値を設定)を越えて、コンパレータの出力が“L”から“H”に立ち上がると、Q51がONして第1の設定値が所定量低減する。
図25は、第2の判定回路42に、第2の設定値変更回路52を設けたものである。ゲート電圧が第2の設定値(VL:Vth最小電圧以下の値を設定)未満となって、コンパレータの出力が“L”から“H”に立ち上がると、Q52がOFFして第2の設定値が所定量増大する。
【0085】
これにより、定電流から定電圧へ切り替えられるゲート電圧において、ゲート駆動条件切り替え時に前記のような問題や、ゲート電圧のVH判定電圧付近でのふらつきによる異常な定電流駆動、低電圧駆動切り替えバタツキ等を防止できる。
【0086】
実施の形態6.
図26は、実施の形態6における判定回路43を示すもので、設定値変更回路53を設けている。先の実施の形態5でのヒステリシス特性の上限値をVH(ミラー電圧のバラツキ最大値以上の値)、下限値をVL(Vth最小電圧以下の値)に設定することで、1個の判定回路43で、VH判定とVL判定を出力するものである。
即ち、ターンオン動作において、ゲート電圧がVHを越えるとコンパレータの出力が“L”から“H”に立ち上がってVH判定を出力し、定電流駆動から定電圧駆動に切り替える。同時に、Q53がONして設定値がVLに変更される。ターンオフ動作において、ゲート電圧がVL未満となると、コンパレータの出力が“H”から“L”に立ち下がってVL判定を出力し、定電流駆動から定電圧駆動に切り替える。同時に、Q53がOFFして設定値がVHに変更される。
【0087】
これにより、ゲート駆動1パルスあたり1回の定電流駆動に制限することができ、アーム短絡や、過負荷保護動作において、外部のゲート制限回路の動作によるゲート電圧の低下の際、再度定電流パルスゲート駆動回路から電流が供給されるという誤動作を防止できる。
また、実施の形態1では2回路必要であった比較回路(図5参照)を1回路にすることができる。
【0088】
なお、上記の例では、回路の説明上コンパレータの動作をアクティブHで説明したが、当然のことながら、コンパレータの出力をアクティブLとし、その左記のロジック回路を修正することで、同じ効果を得ることができる。
アクティブLで設計する例としては、たとえば、汎用のアナログコンパレータICを使用する場合において、アナログコンパレータICの多くは出力端子がオープンコレクタ形となっている。そのため、アクティブHより、アクティブLのほうが出力信号の遷移が高速となる例がある。こういった場合においては、アクティブL動作を選択し、設計することで動作の遅れが防止される。
【0089】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【0090】
1 スイッチングデバイス、2,2’,2” 定電流パルスゲート駆動回路、
3 定電圧パルスゲート駆動回路、4,4’,4” 判定/切替回路、
5 電圧制限回路、21,21−1〜3 ON定電流パルスゲート駆動回路、
22,22−1〜3 OFF定電流パルスゲート駆動回路、41 第1の判定回路、
42 第2の判定回路、43 判定回路、51 第1の設定値変更回路、
52 第2の設定値変更回路、53 設定値変更回路、211,221 電流切替部。
【技術分野】
【0001】
この発明は、IGBTやFET等の電圧駆動型のスイッチングデバイスにおいて使用する、ゲート駆動回路に関するものである。
【背景技術】
【0002】
従来のスイッチングデバイスにおいては、ゲート電源よりドライブICや、ドライブ回路を通じゲート抵抗を介してスイッチングデバイスのゲートを駆動している(例えば特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平8−33315号公報([0008]〜[0011]図6)
【発明の概要】
【発明が解決しようとする課題】
【0004】
このような従来のゲート駆動装置にあっては、スイッチングデバイスがOFFからONに遷移する時間が素子の個々の特性により大きくばらついてしまうという問題があった。
以下、図27、図28に基づき、このターンON期間におけるON遷移時間のバラツキに関して、IGBTを例にとりその動作とともに詳しく説明する。なお、負荷は、誘導負荷Lであり、電流I(A)が負荷とダイオードでフライホイールしているものとする。図27は、回路構成図、図28は、その動作説明図である。
【0005】
制御信号(ゲート制御信号)からONの指令がなされると、ゲートドライブICは、IGBT1のゲート(G)に対し、ゲート抵抗Rgを通じ制御電源の電圧VDDを印加しゲート入力容量Cgeに充電を行う。このとき、ゲート電圧がゲート閾値電圧(Vth)に至るまではIGBT1はOFFのままである(図28[1])。
Vthを過ぎIGBT1のC−E間に電流が流れ始め、ゲート電圧がVmirrorとなると、IGBT1のコレクタ電流IcはI(A)となる(図28[1]〜[2]の期間)。
【0006】
この電流がOFFからONになるまでの時間は、ゲート電圧がVthを越えVmirror(Vmirror=ミラー電圧と呼ぶ)になるまでの時間に対応し、下式で表される。
【0007】
tI−ON=−CRln(1−Vmirror/VDD)−{−CRln(1−Vth/VDD)}
【0008】
ここで、ミラー電圧およびVthには個々の特性によりバラツキが有り、例えば、ミラー電圧の高いIGBTでは、指数関数的に上記時間が長くなり、即ち、スイッチングが遅くなる(図28[2]’)。
ゲート電圧がミラー電圧となりさらに充電を続けるとIGBT1のVceがON状態に遷移する(図28[2]〜[3]の期間)。
この間の時間は、帰還容量(Cgc)に充電されているミラー電荷(Qgc)を用いて下式で表される。
【0009】
tV−ON=Qgc×Rg/(VDD−Vmirror)
【0010】
そして、この間のゲートへの充電電流Igは次式で表される。
【0011】
Ig=ΔV/Rg=(VDD−Vmirror)/Rg
【0012】
このため、ミラー電圧が高いほどVceのON遷移までの時間が長くなってしまう(図28[2]’〜[3]’の期間)。
また、その後Vceが完全にON状態に遷移するまではさらにミラー電圧での充電が必要であり、その期間はIg電流に依存する(図28[4][4]’)。
【0013】
なお、ミラー電圧は、下式の通り、IGBT1のゲート閾値電圧Vthと電流増幅度gmと出力電流Icとで決まり、Vthに大きく依存する。
【0014】
Vmirror=Vth+√(Ic/gm)
【0015】
従って、Vthのバラツキが、CR充電時間のバラツキとなり、IcON遷移時間(tI−ON)のバラツキとなる。また、Vthとgmのバラツキが、ミラー電圧のバラツキとなり、充電電流のバラツキを生じ、充電時間のバラツキとなることで、VceON遷移時間(tV−ON)のバラツキとなる。
【0016】
ON遷移時間(tON=tI−ON+tV−ON)と損失との関係は次式で表される。
【0017】
Ploss(on)=1/2×Ic×Vce×tI−ON×f
+1/2×Ic×Vce×tV−ON×f
=1/2×Ic×Vce×tON×f
但し、Vce:定常時のVce電圧、Ic:ON後のコレクタ電流、f:スイッチング周波数
【0018】
以上のように、IcON遷移時間のバラツキとVceON遷移時間のバラツキが共にスイッチング損失のバラツキとなってしまう。
なお、ゲート抵抗値Rgをより小さくすることで、バラツキの影響を小さくすることが可能ではあるが、現実に使用するIGBTにおいては、過剰にスイッチング速度を上げ過ぎることの無いよう、ゲート抵抗の接続が必須であることは一般的に示されている。また、EMI対策としてスイッチング時のdV/dtやdI/dtを制限することが一般的な処置である。
そのため、従来では、ミラー最小電圧の条件でON遷移時間ton最小値を設計し、スイッチング速度(max)時のゲート抵抗を決定する。そして、ゲート抵抗が決まった条件でミラー電圧最大時のスイッチング速度を求め、この時間を基にスイッチング損失を設計しなければならない。よって、ミラー電圧のバラツキによる損失のバラツキは大きくなる傾向にある。なお、OFF遷移も同じで、同様の問題点がある。
【0019】
この発明は、上記のような問題点を解決するためになされたものであり、ゲート駆動装置で駆動される複数個のスイッチングデバイスにおけるVth、ミラー電圧のバラツキによるスイッチング速度のバラツキを抑え、かつ損失のバラツキを最小限とすることができるゲート駆動装置を得ることを目的とする。
【課題を解決するための手段】
【0020】
電圧駆動型のスイッチングデバイスのゲートに接続され、オン/オフゲート制御信号に基づきスイッチングデバイスをターンオン/ターンオフさせるゲート信号をゲートに出力するゲート駆動装置において、
ターンオン動作およびターンオフ動作のいずれか一方または双方のためのゲート駆動装置として、
ゲート信号を定電流出力で作成する定電流パルスゲート駆動回路、ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路、および定電流パルスゲート駆動回路の動作と定電圧パルスゲート駆動回路の動作との切替を行う判定切替回路を備え、
判定切替回路は、ゲートの電圧を検出するゲート電圧検出回路、ゲート電圧と所定の第1の設定値との大小を判定する判定回路、ターンオン動作において判定回路によりゲート電圧が第1の設定値を越えたと判定されたとき判定回路の第1の設定値を所定の第2の設定値に変更する設定値変更回路、およびターンオン動作においては、先ず、定電流パルスゲート駆動回路をゲートに接続し、判定回路によりゲート電圧が第1の設定値を越えたと判定されたとき定電流パルスゲート駆動回路に替え定電圧パルスゲート駆動回路をゲートに接続し、ターンオフ動作においては、先ず、定電流パルスゲート駆動回路をゲートに接続し、判定回路によりゲート電圧が第2の設定値未満と判定されたとき定電流パルスゲート駆動回路に替え定電圧パルスゲート駆動回路をゲートに接続する切替回路を備えたものである。
【発明の効果】
【0021】
この発明によれば、ゲート駆動時の遷移期間を定電流出力で駆動することにより、スイッチングデバイスにおけるゲート閾値電圧、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度、スイッチング損失のバラツキを大幅に抑えることができる、さらに、MOS型のゲート構造を有する電圧駆動型のスイッチングデバイスにおいては定電圧駆動に切り替えることにより、スイッチングデバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏するものである。
【図面の簡単な説明】
【0022】
【図1】本発明の実施の形態1によるゲート駆動装置の全体構成図である。
【図2】実施の形態1によるゲート駆動装置の動作を説明する為の波形図である。
【図3】ON定電流パルスゲート駆動回路21の回路図である。
【図4】ON定電流パルスゲート駆動回路21−1の回路図である。
【図5】判定/切替回路4の回路図である。
【図6】ON定電流パルスゲート駆動回路21−2の回路図である。
【図7】ON定電流パルスゲート駆動回路21−3の回路図である。
【図8】OFF定電流パルスゲート駆動回路22の回路図である。
【図9】OFF定電流パルスゲート駆動回路22−1の回路図である。
【図10】OFF定電流パルスゲート駆動回路22−2の回路図である。
【図11】OFF定電流パルスゲート駆動回路22−3の回路図である。
【図12】本発明の実施の形態1によるゲート駆動装置の第2の例を示す全体構成図である。
【図13】ゲート駆動装置の第2の例に使用する判定/切替回路4’の回路図である。
【図14】本発明の実施の形態1によるゲート駆動装置の第3の例を示す全体構成図である。
【図15】ゲート駆動装置の第3の例に使用する判定/切替回路4”の回路図である。
【図16】本発明の実施の形態2によるゲート駆動装置の一部構成図である。
【図17】電圧制限回路5の回路図である。
【図18】本発明の実施の形態2によるゲート駆動装置の全体構成図である。
【図19】本発明の実施の形態3による素子バラツキの改善回路例1である。
【図20】本発明の実施の形態3による素子バラツキの改善回路例2である。
【図21】本発明の実施の形態4による電流切替部211の回路図である。
【図22】本発明の実施の形態4による電流切替部221の回路図である。
【図23】本発明の実施の形態4による動作説明の為の波形図である。
【図24】本発明の実施の形態5による第1の判定回路41の回路図である。
【図25】本発明の実施の形態5による第2の判定回路42の回路図である。
【図26】本発明の実施の形態6による判定回路43の回路図である。
【図27】従来のゲート駆動回路の構成例である。
【図28】従来のゲート駆動回路の動作状態を示す波形図である。
【発明を実施するための形態】
【0023】
実施の形態1.
図1は、本発明の実施の形態1によるゲート駆動装置の全体構成図である。スイッチングデバイス1のゲートに定電流パルスゲート駆動回路2の出力を接続し、さらに定電圧パルスゲート駆動回路3の出力を接続する。
判定/切替回路4は、制御信号(ゲート制御信号)とスイッチングデバイス1のゲート電圧(ゲート電圧検出回路は図示せず)とを入力し、定電流パルスゲート駆動回路2にON定電流/OFF定電流の制御信号を、定電圧パルスゲート駆動回路3にON定電圧/OFF定電圧の制御信号を出力接続する。
ここで、定電流パルスゲート駆動回路2に使用する制御電源の電圧VDD2は定電圧パルスゲート駆動回路3の制御電源の電圧VDD1よりも高く設定する。これは、後段で詳述するように、定電流パルスゲート駆動回路2に使用する部品(半導体デバイス)の固体バラツキによる定電流設定値のバラツキを抑えるためである。
【0024】
次に、図1のゲート駆動装置を使用した回路構成にて誘導負荷Lを駆動する場合を例にとり動作を説明する。図2に、本構成における制御信号、ゲート電圧波形、IGBTのコレクタ電流Icとコレクタ−エミッタ間電圧Vceのチャートを示す。なお、誘導負荷Lは、電流I(A)で負荷とダイオードの閉回路にてフライホイールしているものとする。
図2において、Vmirror(ミラー電圧)のバラツキを考慮し、ミラー電圧がVmirror1の製品の動作を黒で、Vmirror2の製品の動作を灰色で示す。
【0025】
以下、ON動作(ターンオン動作)、従って、制御信号に“H”が入力されIGBT1がONするまでの動作について詳しく説明する。
制御信号に“H”が入力されると、判定/切替回路4の判定により、ON定電流の制御信号が出力される。これにより、ON定電流パルスゲート駆動回路21が動作し、スイッチングデバイス1のゲートに定電流Igが供給されゲート入力容量Cgeに定電流充電を行なう。
このとき、ゲート電圧がゲート閾値電圧(Vth)に至るまでは、IGBT1はOFFのままである(図2[1]、[1]’)。Vthを過ぎIGBT1のC−E間に電流が流れ始め、ゲート電圧がミラー電圧となると、IGBT1のコレクタ電流IcはI(A)となる(図2[1]〜[2]、[1]’〜[2]’の期間)。
なお、ここで、Vth(ゲートしきい値電圧)は、スイッチング素子定格電流比として0.01%の電流がスイッチング素子に流れる時のゲート電圧とする。
【0026】
この電流がOFFからONになるまでの時間に関して、従来の抵抗を介した定電圧−抵抗駆動の場合は、既述した式を変形して以下のように表され、VDDとVthに依存していた。
【0027】
tI−ON旧=−Cge・Rg・ln{1−1/(VDD−Vth)・√(Ic/gm)}
【0028】
これに対し、図1に示すように、定電流で駆動すると、電流がOFFからONになるまでの時間は次式で表され、VDDやVthに依存しなくなる。
【0029】
tI−ON=Cge・1/Ig・√(Ic/gm)
【0030】
これにより、時間tI−ONのバラツキをなくすことが可能となる。
ゲート電圧がミラー電圧となり、さらに充電を続けるとIGBT1のVceがONに遷移する(図2[2]〜[4]、[2]’〜[4]’の期間)。
【0031】
従来の定電圧−抵抗駆動においては、ミラー電圧後のゲートへの充電電流Igは、
Ig旧=ΔV/Rg=(VDD−Vmirror)/Rg
であらわされ、帰還容量(Cgc)に充電されているミラー電荷(Qgc)を用いると、IGBT1のVceがON状態に遷移する時間は、
tV−ON旧=Qgc×Rg/(VDD−Vmirror)
で表されるため、ミラー電圧が高いほどこの時間が長くなってしまっていた。
しかし、図1で示すように、定電流で駆動することにより、IGBT1のVceがON状態に遷移する時間は、
tV−ON=Qgc/Ig
で表され、ミラー電圧の影響を受けず、一定時間でONに遷移する。
【0032】
次に、以下、OFF動作(ターンオフ動作)、従って、制御信号に“L”が入力されIGBT1がOFFするまでの動作について詳しく説明する。制御信号に“L”が入力されると、判定/切替回路4により、OFF定電流の制御信号が出力される。これにより、OFF定電流パルスゲート駆動回路22が動作し、スイッチングデバイス1のゲートから定電流で電荷が放出され、ゲート容量Cge+Cgcが定電流で放電される。このとき、ゲート電圧がミラー電圧となるまではIGBT1はONのままである(図2 [5]〜[6]の期間)。
【0033】
ゲート電圧がミラー電圧まで低下すると、徐々にVce電圧が上昇し始め、OFFに遷移する。このとき、帰還容量(Cgc)に充電すべきミラー電荷(Qgc)の充電時間がVceのOFF時間である。
ミラー電荷(Qgc)の充電時間について、従来の定電圧−抵抗駆動では、
tV−OFF旧=Qgc×Rg/Vmirror
で表されるため、ミラー電圧が高いほどVceのOFF遷移までの時間が短くなってしまっていた。
これに対し、図1で示すように、定電流で駆動することにより、VceのOFF遷移までの時間は、
tV−OFF=Qgc/Ig
で表され、ミラー電圧の影響を受けず、一定時間でOFFに遷移する。(図2[6]〜[8]の期間)。
【0034】
ゲート電圧がミラー電圧より下がると、VceがOFFに遷移しているので、ゲート駆動装置から見た容量は、それまでのCge+CgcからCgeに減少する。
そして、さらに放電を続けると、IGBT1のIcがOFFに遷移する。その初期時では、ゲート電圧がミラー電圧であるため、IGBT1のコレクタ電流IcはI(A)であるが、徐々にゲート電圧が減少し、Vthまで遷移するとIcはほぼ0(A)となりOFFに遷移する(図2[8]〜[9]の期間)。
【0035】
この電流がONからOFFになるまでの時間、従って、ゲート電圧がミラー電圧を下回り、Vthになるまでの期間は、従来の定電圧−抵抗駆動では、
tI−OFF旧 =Cge・Rg・ln(1+1/Vth・√(Ic/gm))
で表され、Vthに依存していた。これに対し、図1に示したように、定電流で駆動することにより、この期間は、
tI−OFF=Cge/Ig×√(Ic/gm)
で表され、Vthに依存しなくなり、一定時間でOFFに遷移する。
以上詳細に説明したように、定電流で駆動することにより、スイッチング速度のバラツキを大幅に抑えることが可能となる。
【0036】
なお、図2で使用したデバイスは、ON動作において、[2]〜[3]までの期間、急激にVceがONに遷移し、[4]までかかり完全にON(Vcesat)に遷移する。また、OFF動作において、[6]〜[7]の期間、緩やかにVceがOFFに遷移し、[7]〜[8]の期間、急激にOFFへ遷移する特性を持つものの例であり、デバイスによっては[2]〜[4]、[6]〜[8]の期間、一定のdV/dtで遷移するデバイスも存在する。
【0037】
次に、図1の各構成要素の具体的な回路例について説明する。前述のとおり、定電流駆動することで、VDDやVth(およびミラー電圧)に依存するスイッチング速度のバラツキをなくすことができるが、これを実現する為には、高速駆動可能で、かつIgのバラツキの小さな高速定電流駆動回路が必要となる。
図3は、ON定電流パルスゲート駆動回路21の具体的構成例を示す。高速に定電流駆動可能なON定電流パルスゲート駆動回路21は、ON定電流動作指令を受けQ1’がOFF、Q2がONし、V0電圧を高速出力する。これにより、Q1のベース電圧はV0電圧となり、下式で分かるように、定電流駆動可能となる。
【0038】
VDD2−R3×(Ib+Ic)−VEB=V0
Ib=Ic/hFE
上2式より、
Ic=(VDD2−VEB−V0)/R3×{hFE/(hFE+1)}
【0039】
また、定電流を停止させる為には、Q2をOFFし、Q1’をONすることでVDD2電圧もしくはVDD2電圧以上を高速出力する。これにより、Q1のベース電流が流れなくなり、Q1がOFFされる。
【0040】
このとき、高速定電流で駆動する為には、「高速にV0電圧を供給すること」と「高速でQ1が応答すること」が必要となりこれらの条件はデバイス単体の性能に依存するが、ディスクリートデバイスを使用する為、低容量の高速スイッチングデバイスを用いることで容易に構成することができる。
【0041】
次に、定電流駆動回路の電源電圧を上げることでIg(図3中ではIcと表示)のバラツキを抑える現象について説明する
ON定電流パルスゲート駆動回路21において、ON定電流の制御信号によりQ2がONするとV0がQ1のベース電圧となり定電流駆動される。Q1の出力電圧がV0以上になると回路は定電流で動作しなくなるため、V0は駆動するスイッチングデバイス1のバラツキを考慮した最大ミラー電圧以上としなければならない。
このとき、定電流動作する領域では、
Ic=(VDD2−VEB−V0)/R3×{hFE/(hFE+1)}
となる。
【0042】
しかし、VEBは、一般的には個体差バラツキをもつため、これが定電流のバラツキの原因となる。VEBのバラツキを考慮して、2個のデバイスのVEBを、VEB1とVEB2とすると、
IC1/IC2=(VDD2−V0−VEB1)/(VDD2−V0−VEB2)
となり、これより、例えば、VDD2=15V、V0=13.5V、VEB=0.8〜1.0Vとした場合、
IC1/IC2=(15V−13.5V−0.8V)/(15V−13.5V−1.0V)=0.7V/0.5V=1.4
となり、約40%の誤差となる。
【0043】
しかし、VDD2を4V高めた19Vとすると、
IC1/IC2=(19V−13.5V−0.8V)/(19V−13.5V−1.0V)=4.7V/4.5V=1.044・・・
と約4.4%の誤差となり、定電流Igのバラツキを大きく改善できる。
以上のように、高速定電流動作と、デバイスのバラツキを含めた、Igのバラツキの少ない高速定電流駆動回路が実現できる。
【0044】
図4は、図3の変形例である、ON定電流パルスゲート駆動回路21−1を示す。図4の回路は、Q2がONするとR1、R2で分圧された値V0がQ1のベース電圧となり、Q2がOFFすることでQ1のベースにVDD2を印加できる。
【0045】
上述したように、VDD2>VDD1とすることで高精度化が可能となり、スイッチング速度バラツキを大幅に低減することが可能となるが、ON定電流パルスゲート駆動回路21のみで駆動し続けると、IGBT1のゲートにVDD2の高電圧が印加され、ゲート酸化膜の信頼性が低下し、最悪、ゲート破壊を誘発する恐れがある。
そのため、ゲート電圧を観測し定電流駆動と定電圧駆動とを切り替え制御する判定/切替回路4により、ONもしくはOFFの遷移期間終了後、ゲート駆動回路を定電流パルスゲート駆動回路2から定電圧パルスゲート駆動回路3に切り替え、過電圧の印加を防止している。なお、定電圧パルスゲート駆動回路3の電源はVDD1とし、ゲート酸化膜の信頼性を低下させることのない電圧を設定する。
【0046】
図5に判定/切替回路4の例を示す。判定/切替回路4は、制御信号(ゲート制御信号)“H”を受けると、OFF信号を非アクティブとし、ON信号を出力する。このときIGBT1のゲート電圧を観測し、第1の判定回路41により、ゲート電圧が第1の設定値であるVH(VHとしては、ミラー電圧のバラツキ最大値以上の値を設定する)以下であればON定電流の信号を出力し、ゲート電圧がVHを越えるとON定電圧の信号に切り替える。
また、制御信号“L”を受けると、ON信号は非アクティブとし、OFF信号を出力する。このときIGBT1のゲート電圧を観測し、第2の判定回路42により、ゲート電圧が第2の設定値であるVL(VLとしては、Vth最小電圧以下の値を設定する)以上であればOFF定電流の信号を出力し、ゲート電圧がVL未満になるとOFF定電圧の信号に切り替える。
これにより、定電流パルスゲート回路2と定電圧パルスゲート駆動回路3との切替駆動制御を行ない、ゲートに過電圧が印加されることを防止している。
【0047】
なお、定電流パルスゲート駆動回路21のIgバラツキを考慮した結果、ミラー電圧が低く、VDD2の電圧が、VDD2<IGBT1のゲート推奨電圧(VDD1)となった場合は、VDD2をVDD1と同じ電圧としても良い。また、後段で具体例を示すように、ON遷移のみもしくはOFF遷移のみに定電流駆動と定電圧駆動を切り替える方式を採用することもできる。
【0048】
なお、以上の定電流駆動回路を追求するにあたって、発明者等が参考までに検討した特許文献(特許第3680722号公報(主として[0025]〜[0027]図8参照)の内容について以下に紹介する。
同特許文献の図8は、定電流での駆動にOPアンプによる定電流回路を使用し、電流や電圧が変化する期間のみゲート電流を抑える動作をさせるものである。
しかし、比較的高速なOPアンプによる定電流回路であっても、指令値に対する定電流の応答特性はそれほど高速ではなく、特に、定電流をOFFするにあたり、発明者等の期待する特性を得ることは困難であった。これは、OPアンプ内部の応答速度と出力スルーレート、駆動の対象であるMOS−FETのゲート特性、OPアンプの電源電圧vs最大出力電圧特性等によるものと推察される。そのため、定電流増大指令に対する応答遅れ、定電流減少指令(0A)に対する応答遅れが発生し、特に、定電流減少指令時の応答遅れはスルーレート不足により、同特許文献図8に記載のQ12のOFF動作に時間がかかる。そして、デバイスをターンOFFかつQ13がONするタイミングにおいて過大な貫通電流がE1、R12、Q12、Q13、R13を通じて流れる状態が発生する可能性と、R12、R13の分圧により、Q12がOFFするまでの期間IGBTがONし続ける可能性がある。
また、Q12のゲート容量および帰還容量は、OPアンプにとってはかなり大きな容量負荷である為、発振の可能性や、出力実効電流の増大による異常発熱の可能性がある。
そのため,本実施の形態の図3に示す高速駆動回路が必要となる。なお、ON定電流パルスゲート駆動回路21のQ1はトランジスタを例にとっているが、FETなどの電流制御可能な素子を使った回路としても良い。
【0049】
さらなる使用状態として、高速にスイッチングデバイス1を遮断シーケンスに移行したいアーム短絡時などの異常事態において、ゲート電流供給を停止させるまでの時間の遅れは致命的な問題となる可能性がある。
以下では、ON定電流パルスゲート駆動回路21において、定電流駆動OFFの高速化が必要となった場合の回路例を、図6、図7を参照して説明する。
【0050】
図6のON定電流パルスゲート駆動回路21−2は、レベル変換可能IC駆動タイプを使用したもので、定電流動作においては“L”を出力し、R1〜R3およびQ1で定電流動作を行なう。定電流を停止するタイミングにおいては、IC1よりVDD2を供給することで、トランジスタQ1を瞬時にOFFさせることが可能となる。そのため、前述のQ1のOFF速度をさらに向上できる。
【0051】
図7のON定電流パルスゲート駆動回路21−3は、定電流動作においては、制御信号を“H”とし、Q1’をOFF、Q2をONし、R1〜R3およびQ1で定電流動作を行なう。定電流を停止するタイミングにおいては、制御信号を”L”とし、Q2をOFF、Q1’をONする。Q1’からの電流により、Q1のベースに対し直接VDD2もしくはVDD2以上の電圧を供給し、トランジスタQ1を瞬時にOFFさせると同時にQ2の出力容量や帰還容量に充電を行うことが可能となる。そのため、前述のQ1のOFF速度がさらに向上する。
なお、Q2やQ1’に使用するスイッチの例として、MOS−FETやトランジスタなどの半導体スイッチングデバイスがあげられる。
【0052】
定電流パルスゲート駆動回路2に使用するOFF定電流パルスゲート駆動回路22もON定電流パルスゲート駆動回路21と同様 高速駆動可能で、かつIgのバラツキの小さな高速定電流駆動回路が必要となる。
図8は、高速に定電流駆動可能なOFF定電流パルスゲート駆動回路22を示す。図において、OFF定電流動作指令を受けると、Q3’がOFF、Q4がONし、V1電圧を高速出力する。これにより、Q3のベース電圧はV1となり、以下に示すように、定電流駆動可能となる。
【0053】
R6×(Ib+Ic)+VBE=V1
Ib=Ic/hFE
上2式より
Ic=(V1−VBE)/R6×{hFE/(hFE+1)}
また、定電流を停止させる為には、Q4をOFFし、Q3’をONすることで共通電位(Vcom)電圧もしくはVcom以下を高速出力する。これにより、Q3のベース電流が流れなくなり、Q3がOFFされる。なお、上式では、共通電位(Vcom)=0Vとしている。
【0054】
このとき、高速定電流で駆動する為には、「高速にV1電圧を供給すること」と、「高速でQ3が応答すること」であるため、デバイス単体の性能に依存するが、ディスクリートデバイスを使用する為、低容量の高速スイッチングデバイスを用い、容易に構成することができる。
【0055】
また、定電流駆動回路のVcomを0V以下に下げることでIg(図8中ではIcで表示)のバラツキを抑えることも可能である。バラツキを抑えることが可能な理由を以下に説明する
OFF定電流パルスゲート駆動回路22において、OFF定電流の制御信号によりQ4がONすると、V1がQ3のベース電圧となり定電流駆動される。Q3の出力電圧がV1以下になると、回路は定電流で動作しなくなるため、V1は駆動するスイッチングデバイス1のバラツキを考慮した最小Vth電圧以下としなければならない。
【0056】
このとき、定電流動作する領域では、
Ic=(V1−Vcom−VBE)/R6×{hFE/(hFE+1)}
で表されるが、ここで、VBEは一般的には個体差バラツキをもつため、これが定電流のバラツキの原因となる。VEBのバラツキを考慮して、2個のデバイスのVEBを、VEB1とVEB2とすると、
IC1/IC2=(V1−Vcom−VBE1)/(V1−VBE2)
となり、これより、例えば、Vcom=0V、V1=4.5V、VBE=0.8〜1.0Vとした場合、
IC1/IC2=(4.5V−0V−0.8V)/(4.5V−0V−1.0V)
=3.7V/3.5V=1.057・・・
となり、約5.7%の誤差となる。
【0057】
しかし、Vcom=を4V低めた−4Vとすると
IC1/IC2={4.5V−(−4V)−0.8V}/{(4.5V−(−4V)−1.0V)
=7.7V/7.5V=1.0266・・・
と約2.7%の誤差となり、定電流Igのバラツキを改善できる。
以上のように、高速定電流動作と、デバイスのバラツキを含めた、Igのバラツキの少ない高速定電流駆動回路が実現できる。
なお、OFF定電流パルスゲート駆動回路22のQ3はトランジスタを例にしているが、FETなどの電流制御可能な素子を使った回路としても良い。
【0058】
図9は、図8の変形例である、OFF定電流パルスゲート駆動回路22−1を示す。図9の回路は、Q4がONするとOFF定電流信号がボルテージフォロアにて電流増幅され、R4、R5で分圧された値V1がQ3のベース電圧となり、Q4がOFFすることでQ3のベースにVcomを印加できる。
なお、この回路例においてもVBEのバラツキを考慮し、Vcomは、定電流のバラツキ低減のため、スイッチングデバイス1のエミッタ電圧ではなく、負電圧を設定するようにしても良い。
【0059】
次に、OFF定電流パルスゲート駆動回路22において、定電流駆動を停止させる際の高速化が必要となった場合の回路例を、図10、図11を参照して説明する。
図10のOFF定電流ゲート駆動回路22−2は、OFF定電流の制御信号をIC1にてバッファし、出力電圧精度と駆動電流を得る構成を採用する。駆動電流としては、R4、R5分圧の為の回路電流とトランジスタQ3のベース電流Ibとが必要である。
【0060】
図11のOFF定電流パルスゲート駆動回路22−3は、定電流動作においては、制御信号を“H”とし、Q3’をOFF、Q4をONし、R4〜R6およびQ3で定電流動作を行なう。定電流を停止するタイミングにおいては、制御信号を“L”とし、Q4をOFF、Q3’をONする。Q3’への電流により、Q3のベースに対し直接VcomもしくはVcom以下の電圧を供給し、トランジスタQ3を瞬時にOFFさせると同時にQ4の出力容量や帰還容量に充電を行なうことが可能となる。そのため、前述のQ3のOFF速度をさらに向上できる。
なお、Q4やQ3’に使用するスイッチの例として、MOS−FETやトランジスタなどの半導体スイッチングデバイスがあげられる。
また、VBEのバラツキを考慮し、VBE+R6×IeがVth最小値より高くなる場合がある。このとき、▽印の共通電位は定電流のバラツキ低減のため、スイッチングデバイス1のエミッタ電圧ではなく負電圧とする。
【0061】
以上のように、ターンONやターンOFFなどの過渡期においては、定電流でゲートを駆動することで、ゲート閾値電圧Vth、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度と、スイッチング損失のバラツキを大幅に低減できる。さらに、定電圧駆動に切り替えることにより、デバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏するものである。
【0062】
なお、以上では、ターンONおよびターンOFFの双方に定電流パルスゲート駆動回路を使用したが、必要に応じターンONのみや、ターンOFFのみで使用することも可能である。以下では、ON遷移のみ定電流駆動と定電圧駆動との切り替えを行う構成例について説明する。
即ち、使用条件によってON時のバラツキが問題になる場合や、OFF時のバラツキが問題になることがある。例えば、昇圧コンバータを不連続モードで動作させる場合、OFF時にハードスイッチングを行なう為、OFF時のバラツキを抑え、スイッチング損失のバラツキを抑える。ON時は、電圧の急変は伴うものの電流は昇圧用のインダクタンスへの充電の為、スイッチングスピードと比較すると非常に遅い為、ON時の定電流駆動回路はなくても問題にならない。
【0063】
また、PFNによるパルス発生器などでは、ON時のバラツキが問題になり、OFF時は、バラツキが出ても損失/性能に影響を与えない為、この場合はOFFの定電流駆動回路は不要となる。
インバータ駆動に関しても、IGBTをライフタイムコントロールし、Vcesatを低減した場合にあっては、OFF定電流駆動した場合でも、テール電流が流れ、定電流駆動の効果が得られない場合もある。こういった場合も、OFFの定電流駆動回路は不要で、OFF時のバラツキで損失がばらつく分、ON定電流駆動回路でバラツキを抑え、損失のバラツキを抑えればよい。
特に、デバイスの直列接続または並列接続をする場合は、ONかOFFどちらかでバラツキが重要となることが多い為、この変形例は有用である。
【0064】
図12は、ターンON時に定電流駆動と定電圧駆動とを切り替えるゲート駆動装置である。定電流パルスゲート回路2’は、ONのみ定電流で駆動するON定電流パルスゲート回路21を使用する。同時に、判定/切替回路4’は、制御信号(ゲート制御信号)とスイッチングデバイス1のゲート電圧とを入力し、ON定電流の制御信号と、ON定電圧の制御信号,OFF定電圧の制御信号を出力する。
ここで、先の説明と同様、電圧VDD2はVDD1よりも高く設定し、定電流駆動回路に使用する部品の固体バラツキによる定電流設定値のバラツキを抑える。
【0065】
判定/切替回路4’の具体例を図13に示す。判定/切替回路4’は、制御信号“H”を受けるとOFF信号を非アクティブとし、ON信号を出力する。このときIGBT1のゲート電圧を観測し、ゲート電圧がVH(ミラー電圧最大値以上の値を設定する)以下であればON定電流の制御信号を出力し、ゲート電圧がVHを越えるとON定電圧の制御信号に切り替える。制御信号“L”を受けるとON信号は非アクティブとし、OFF定電圧の制御信号を出力する。
これにより、定電流パルスゲート駆動回路2’と定電圧パルスゲート駆動回路3の駆動制御を行なう。
【0066】
本構成は、ターンON時のスイッチング速度の安定化や、ターンON時のスイッチング損失のバラツキ低減を重要とする場合に使用できる。本構成により、ターンONの過渡期においてゲートを定電流で駆動することにより、Vth、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度と、スイッチング損失のバラツキを大幅に低減できる。さらに、定電圧駆動に切り替えることにより、デバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏する。
【0067】
図14は、ターンOFF時に定電流駆動と定電圧駆動とを切り替えるゲート駆動装置である。定電流パルスゲート回路2”は、OFF時のみ定電流で駆動するOFF定電流パルスゲート駆動回路22を使用する。同時に、判定/切替回路4”は、制御信号(ゲート制御信号)とスイッチングデバイス1のゲート電圧とを入力し、OFF定電流の制御信号と、ON定電圧の制御信号,OFF定電圧の制御信号を出力する。
ここで、先の説明と同様、定電流パルスゲート駆動回路2”に使用する▽印の共通電位は、定電流のバラツキ低減のため負電圧としても良い。
【0068】
この場合の判定/切替回路4”の具体例を図15に示す。判定/切替回路4”は、制御信号(ゲート制御信号)“H”を受けるとOFF信号を非アクティブとし、ON定電圧の制御信号を出力する。また、制御信号“L”を受けるとON信号は非アクティブとし、OFF信号を出力する。このときIGBT1のゲート電圧を観測し、ゲート電圧がVL(Vth最小電圧以下の値を設定する)以上であればOFF定電流の制御信号を出力し、ゲート電圧がVL未満になるとOFF定電圧の制御信号に切り替える。
これにより、定電流パルスゲート駆動回路2”と定電圧パルスゲート駆動回路3の駆動制御を行なう。
【0069】
本構成は、ターンOFF時のスイッチング速度の安定化や、ターンOFF時のスイッチング損失のバラツキ低減を重要とする場合に使用できる。本構成により、ターンOFFの過渡期においてゲートを定電流で駆動することにより、Vth、ミラー電圧のバラツキによる遷移期間のバラツキを最小限にとどめることができ、スイッチング速度と、スイッチング損失のバラツキを大幅に低減できる、といった従来にない顕著な効果を奏する。
【0070】
実施の形態2.
実施の形態1において、定電流駆動から定電圧駆動への切り替えを高速に行なう必要がある場合、判定/切替回路4や、定電流パルスゲート駆動回路2の応答遅れの為、VDD2>IGBTのゲート推奨電圧とした場合、IGBT1のゲートに過電圧が印加されゲート酸化膜の信頼性が低下し、最悪、ゲート破壊を誘発する恐れがある。そこで、図16に示す電圧制限回路5をON定電流ゲートパルス駆動回路21とIGBT1のゲート端子との間に取り付ける。
電圧制限回路5は、出力端のゲート信号を観測し、規定電圧以上になると高速遮断素子をOFFさせる。なお、電圧制限回路5は、制御信号と連動させ、OFF動作期間中は遮断状態を継続するように制御しても良い。図17に回路例を示す。
【0071】
図17において、電圧制限回路5に使用するQ5は、高速かつ、Vthの低いFETを使用して構成される。Q5のソース端子をIGBT1のゲート端子に接続することで、Q5のソース電圧はQ5のゲートに印加する電圧以上にならない。したがって、Q5のゲートに繋がる電圧V2を、R7とR8とで分圧される、出力保護したい電圧に設定しておくことで、Q1のOFF遅れや、判定/切替回路4の応答遅れにより、Q1のコレクタ側出力電圧が想定以上に上昇した場合であっても、IGBT1のゲートを保護することができる。
例えば、定電流駆動を13V(第1の判定回路41のVHを13Vに設定)まで行う場合、Q5のゲート電圧として、1.5(Q5のVth)+0.5V(Id/gm相当)を加え15Vとするなどの設計例がある。
なお、Q5のゲート電圧は、Q5のソース端子であるIGBT1のゲート電圧に強く影響される為、C1等でゲート電圧を安定化させておく必要がある。また、VDD1で出力保護する場合は、R7とR8とにより分圧する必要はないが、C1等でゲート電圧を安定化させておく必要がある。
【0072】
以上のように、電圧制限回路5を取り付けることにより、Q1のOFF特性を緩和できることや、判定/切替回路4の応答速度が緩和でき、さらにはON定電流パルスゲート駆動回路21のVDD2の電圧をより高くすることが可能となる為、Q1のVEB電圧のバラツキや、温度特性による定電流設定値のバラツキを抑える電圧設定が可能となり、定電流回路の安定性が向上し、しかもデバイスのゲート酸化膜の信頼性を損なうことなく駆動できる、といった従来にない顕著な効果を奏する。
【0073】
なお、図17において、ON定電流パルスゲート駆動回路の例としてON定電流パルスゲート駆動回路21−1を使用しているが、その他の定電流パルスゲート駆動回路を使用してもよく、さらには、定電圧パルスゲート駆動回路3に使用しても同様の効果が得られ、IGBT1のゲートを保護することができる。また、図16の回路ブロックで示した構成に限らず使用できる。
参考までに、図18に、本実施の形態2を実現したゲート駆動装置の全体回路構成の一例を示す。
【0074】
実施の形態3.
既述したように、実施の形態1に使用する定電流パルスゲート駆動回路21において、例えば、Q1のVEBのバラツキと温度特性が定電流パルスゲート駆動回路2の定電流バラツキの原因となりうる。
この実施の形態3は、定電流パルスゲート駆動回路21を構成するQ1等の半導体デバイス自体の特性変動を抑制するものである。そのため、図19、図20に示すように、同一のICチップ内に同一の条件でQ1と補償用半導体デバイスであるD1(もしくはQ1”)を構成した回路とする。
【0075】
Q1とD1またはQ1”を同一のICもしくはチップ上に同一の条件で製作することで、VEBのバラツキ方向(VEB増加ならばVF増加)の一致したバラツキ特性となり、個体差バラツキに対し、補正が可能であるとともに、温度条件が一致することで温度補償が可能となり、温度変化に対し定電流特性の改善が可能となる。
【0076】
実施の形態4.
この実施の形態4は、先の実施の形態1の定電流パルスゲート駆動回路2による定電流出力を切替可能とすることにより、運転条件に応じてより優れた運転特性を得ることを可能とするものである。
IGBT等のスイッチングデバイスにおいて、モータ等を駆動する場合、運転条件によってはスイッチングにより放射ノイズ量と損失が変化する。即ち、スイッチング速度をあげるとノイズレベルが高くなるが、ターンON損失、ターンOFF損失は減少する。電磁波ノイズ対策のため、スイッチング速度を遅くするとターンON損失、ターンOFF損失が増加する。つまり、ノイズとスイッチング速度はトレードオフの関係にあると言える。
【0077】
しかし、従来のように固定されたスイッチング速度では最もノイズの出やすい運転条件においてスイッチング速度を決定する必要があった。即ち、最もノイズの出やすい運転条件において、EMI(電磁妨害)が問題とならないレベルにまでスイッチング速度を緩め(遅くする)なければならず、結果として、必要以上にスイッチング速度を制限することになり、必要以上に損失を増やす傾向にあった。
【0078】
図21と図22は、この実施の形態4を示すもので、図21は、ON定電流パルスゲート駆動回路21−1において、定電流を設定するR3と並列に、スイッチSW1とR3’の組を少なくとも1組以上取り付け、定電流出力値の切り替え駆動を行なう電流切替回路としての電流切替部211を設けたものである。SW1は、例えば、FETや、トランジスタなどを使用する。
OFF側も同様で、図22は、OFF定電流パルスゲート駆動回路22−1において、定電流を設定するR6と並列に、スイッチSW2とR6’の組を少なくとも1組以上取り付け、定電流出力値の切り替え駆動を行なう電流切替回路としての電流切替部221を設けたものである。
電流切替部211および電流切替部221を取り付けた場合の駆動タイミングチャートを図23に示す。
【0079】
この実施の形態4では、定電流駆動によるスイッチング速度を安定化させたゲート駆動装置でスイッチング速度を可変することにより、ノイズとスイッチング損失のトレードオフ関係を動的に制御することが可能となる。これにより、運転条件に応じたスイッチング速度の制御が可能となり、スイッチングノイズによる放射ノイズ量が大きくなる運転領域/条件においてはスイッチング速度を下げ、ノイズの発生を抑える。また、スイッチングノイズによる放射ノイズ量が小さくなる運転領域/条件においてはスイッチング速度を上げ、損失の低減を行なうといった制御が可能となる。
従来の定電圧−抵抗駆動方式を応用して抵抗を切り替えるようにした場合、スイッチング速度の個体差バラツキにより、充分に効果を発揮できない可能性があったが、この実施の形態4で示した本方式においては個体差バラツキを解消している為、定電流切替に基づくスイッチング速度の切り替えによる効果が充分に発揮できる。
【0080】
なお、以上では、モータ負荷の場合について説明したが、負荷のノイズの出やすい運転条件と出にくい運転条件とにより切り替えることで、モータ負荷だけでなく、インダクタンス負荷や容量負荷、抵抗負荷においても適用可能である。
また、本実施の形態4では、電流切替部211と電流切替部221の双方を具備した例を示したが、各々どちらかを装備することも可能である。
【0081】
また、図21の構成は、Q1による電流OFF動作の遅れによる想定外の電流供給を完全に遮断する構成としても使用できる。以下、この使用要領について説明する。
この場合、定電流パルスゲート駆動回路2は、ゲート駆動時の定電流をR3’で設定し、定電流出力を停止するタイミングにおいてSW1をOFFし、定電流を決めるR3’をR3に瞬時に切り替え、定電流駆動回路のOFF遅れによる電流がゲート回路に対し影響を及ぼさないよう動作させる。
【0082】
具体的には、定電流の停止タイミングと同時に「切替」信号をOFFさせてSW1をOFFし、Q1のOFF遅れを考慮した時間経過後、電流を抑えた状態から元の駆動電流が得られる状態に速やかに復帰させるため、OFF遅れ時間を考慮した後、「切替」信号をONにしてSW1をONさせる。これにより、Q1のOFF遅れを改善できる。
このとき
R3>>R3’
とし、R3はゲートOFF抵抗よりもはるかに大きい値とする。
R3を使用しないことも可能であるが、R3に値を持たせることでQ1のOFF状態を確実なものとし、Q1の帰還容量であるCEBに安定した初期状態を与える。これにより、次にゲートを定電流でONさせるタイミングにおいて、Q1のCEBが不安定な充電状態によって過渡電流特性が悪化することを防止し、定電流パルスゲート駆動回路2の高速定電流特性を安定化することが可能となる。
【0083】
実施の形態5.
ところで、ターンON動作において、スイッチングデバイス1に過電流が流れた場合、制御回路が緊急停止を指示する前に外部に構成した高速保護回路にて強制的にゲートをOFF遷移させる構成などを採用することがある。このとき、先の各実施の形態における判定/切替回路4等では、一旦は定電圧駆動に切り替わるものの、高速保護回路等により、ゲート電圧が低下し、再度定電流駆動となる場合がある。そして、高速保護回路の回路定数と、定電流パルスゲート駆動回路の回路定数によっては再度ゲート電圧が上昇し、高速保護回路の機能を阻害する恐れがある。
この実施の形態5は、以上の不具合を解消するもので、先の判定/切替回路4等で使用する第1の判定回路41および第2の判定回路42に、いわゆるヒステリシス特性を持たせている。
【0084】
即ち、図24は、第1の判定回路41に、第1の設定値変更回路51を設けたものである。ゲート電圧が第1の設定値(VH:ミラー電圧のバラツキ最大値以上の値を設定)を越えて、コンパレータの出力が“L”から“H”に立ち上がると、Q51がONして第1の設定値が所定量低減する。
図25は、第2の判定回路42に、第2の設定値変更回路52を設けたものである。ゲート電圧が第2の設定値(VL:Vth最小電圧以下の値を設定)未満となって、コンパレータの出力が“L”から“H”に立ち上がると、Q52がOFFして第2の設定値が所定量増大する。
【0085】
これにより、定電流から定電圧へ切り替えられるゲート電圧において、ゲート駆動条件切り替え時に前記のような問題や、ゲート電圧のVH判定電圧付近でのふらつきによる異常な定電流駆動、低電圧駆動切り替えバタツキ等を防止できる。
【0086】
実施の形態6.
図26は、実施の形態6における判定回路43を示すもので、設定値変更回路53を設けている。先の実施の形態5でのヒステリシス特性の上限値をVH(ミラー電圧のバラツキ最大値以上の値)、下限値をVL(Vth最小電圧以下の値)に設定することで、1個の判定回路43で、VH判定とVL判定を出力するものである。
即ち、ターンオン動作において、ゲート電圧がVHを越えるとコンパレータの出力が“L”から“H”に立ち上がってVH判定を出力し、定電流駆動から定電圧駆動に切り替える。同時に、Q53がONして設定値がVLに変更される。ターンオフ動作において、ゲート電圧がVL未満となると、コンパレータの出力が“H”から“L”に立ち下がってVL判定を出力し、定電流駆動から定電圧駆動に切り替える。同時に、Q53がOFFして設定値がVHに変更される。
【0087】
これにより、ゲート駆動1パルスあたり1回の定電流駆動に制限することができ、アーム短絡や、過負荷保護動作において、外部のゲート制限回路の動作によるゲート電圧の低下の際、再度定電流パルスゲート駆動回路から電流が供給されるという誤動作を防止できる。
また、実施の形態1では2回路必要であった比較回路(図5参照)を1回路にすることができる。
【0088】
なお、上記の例では、回路の説明上コンパレータの動作をアクティブHで説明したが、当然のことながら、コンパレータの出力をアクティブLとし、その左記のロジック回路を修正することで、同じ効果を得ることができる。
アクティブLで設計する例としては、たとえば、汎用のアナログコンパレータICを使用する場合において、アナログコンパレータICの多くは出力端子がオープンコレクタ形となっている。そのため、アクティブHより、アクティブLのほうが出力信号の遷移が高速となる例がある。こういった場合においては、アクティブL動作を選択し、設計することで動作の遅れが防止される。
【0089】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【0090】
1 スイッチングデバイス、2,2’,2” 定電流パルスゲート駆動回路、
3 定電圧パルスゲート駆動回路、4,4’,4” 判定/切替回路、
5 電圧制限回路、21,21−1〜3 ON定電流パルスゲート駆動回路、
22,22−1〜3 OFF定電流パルスゲート駆動回路、41 第1の判定回路、
42 第2の判定回路、43 判定回路、51 第1の設定値変更回路、
52 第2の設定値変更回路、53 設定値変更回路、211,221 電流切替部。
【特許請求の範囲】
【請求項1】
電圧駆動型のスイッチングデバイスのゲートに接続され、オン/オフゲート制御信号に基づき上記スイッチングデバイスをターンオン/ターンオフさせるゲート信号を上記ゲートに出力するゲート駆動装置において、
上記ターンオン動作および上記ターンオフ動作のいずれか一方または双方のための上記ゲート駆動装置として、
上記ゲート信号を定電流出力で作成する定電流パルスゲート駆動回路、上記ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路、および上記定電流パルスゲート駆動回路の動作と上記定電圧パルスゲート駆動回路の動作との切替を行う判定切替回路を備え、
上記判定切替回路は、上記ゲートの電圧を検出するゲート電圧検出回路、上記ゲート電圧と所定の第1の設定値との大小を判定する判定回路、上記ターンオン動作において上記判定回路により上記ゲート電圧が上記第1の設定値を越えたと判定されたとき上記判定回路の上記第1の設定値を所定の第2の設定値に変更する設定値変更回路、および上記ターンオン動作においては、先ず、上記定電流パルスゲート駆動回路を上記ゲートに接続し、上記判定回路により上記ゲート電圧が上記第1の設定値を越えたと判定されたとき上記定電流パルスゲート駆動回路に替え上記定電圧パルスゲート駆動回路を上記ゲートに接続し、上記ターンオフ動作においては、先ず、上記定電流パルスゲート駆動回路を上記ゲートに接続し、上記判定回路により上記ゲート電圧が上記第2の設定値未満と判定されたとき上記定電流パルスゲート駆動回路に替え上記定電圧パルスゲート駆動回路を上記ゲートに接続する切替回路を備えたことを特徴とするゲート駆動装置。
【請求項2】
上記ゲート駆動装置によって駆動される上記スイッチングデバイスが複数個で構成され、上記各スイッチングデバイスのミラー電圧およびゲート閾値電圧がそれぞれ最大値から最小値までのバラツキを有する場合、
上記第1の設定値は、上記ミラー電圧の最大値以上の値に設定し、上記第2の設定値は、上記ゲート閾値電圧の最小値以下の値に設定したことを特徴とする請求項1記載のゲート駆動装置。
【請求項3】
上記定電流パルスゲート駆動回路の制御電源の電圧を、上記定電圧パルスゲート駆動電源の制御電源の電圧より高く設定したことを特徴とする請求項1または2に記載のゲート駆動装置。
【請求項4】
上記定電流パルスゲート駆動回路と上記スイッチングデバイスのゲートとの間に挿入され、上記ゲート電圧を所定の電圧値以下に制限する電圧制限回路を備えたことを特徴とする請求項3記載のゲート駆動装置。
【請求項5】
上記定電流パルスゲート駆動回路を構成する半導体デバイスと同一のチップ上に上記半導体デバイスに接続された補償用半導体デバイスを備え、上記定電流パルスゲート駆動回路の定電流出力の温度変化に伴う変動を抑制するようにしたことを特徴とする請求項1ないし4のいずれか1項に記載のゲート駆動装置。
【請求項6】
上記定電流パルスゲート駆動回路は、その定電流出力の値を切り替える電流切替回路を備えたことを特徴とする請求項1ないし5のいずれか1項に記載のゲート駆動装置。
【請求項1】
電圧駆動型のスイッチングデバイスのゲートに接続され、オン/オフゲート制御信号に基づき上記スイッチングデバイスをターンオン/ターンオフさせるゲート信号を上記ゲートに出力するゲート駆動装置において、
上記ターンオン動作および上記ターンオフ動作のいずれか一方または双方のための上記ゲート駆動装置として、
上記ゲート信号を定電流出力で作成する定電流パルスゲート駆動回路、上記ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路、および上記定電流パルスゲート駆動回路の動作と上記定電圧パルスゲート駆動回路の動作との切替を行う判定切替回路を備え、
上記判定切替回路は、上記ゲートの電圧を検出するゲート電圧検出回路、上記ゲート電圧と所定の第1の設定値との大小を判定する判定回路、上記ターンオン動作において上記判定回路により上記ゲート電圧が上記第1の設定値を越えたと判定されたとき上記判定回路の上記第1の設定値を所定の第2の設定値に変更する設定値変更回路、および上記ターンオン動作においては、先ず、上記定電流パルスゲート駆動回路を上記ゲートに接続し、上記判定回路により上記ゲート電圧が上記第1の設定値を越えたと判定されたとき上記定電流パルスゲート駆動回路に替え上記定電圧パルスゲート駆動回路を上記ゲートに接続し、上記ターンオフ動作においては、先ず、上記定電流パルスゲート駆動回路を上記ゲートに接続し、上記判定回路により上記ゲート電圧が上記第2の設定値未満と判定されたとき上記定電流パルスゲート駆動回路に替え上記定電圧パルスゲート駆動回路を上記ゲートに接続する切替回路を備えたことを特徴とするゲート駆動装置。
【請求項2】
上記ゲート駆動装置によって駆動される上記スイッチングデバイスが複数個で構成され、上記各スイッチングデバイスのミラー電圧およびゲート閾値電圧がそれぞれ最大値から最小値までのバラツキを有する場合、
上記第1の設定値は、上記ミラー電圧の最大値以上の値に設定し、上記第2の設定値は、上記ゲート閾値電圧の最小値以下の値に設定したことを特徴とする請求項1記載のゲート駆動装置。
【請求項3】
上記定電流パルスゲート駆動回路の制御電源の電圧を、上記定電圧パルスゲート駆動電源の制御電源の電圧より高く設定したことを特徴とする請求項1または2に記載のゲート駆動装置。
【請求項4】
上記定電流パルスゲート駆動回路と上記スイッチングデバイスのゲートとの間に挿入され、上記ゲート電圧を所定の電圧値以下に制限する電圧制限回路を備えたことを特徴とする請求項3記載のゲート駆動装置。
【請求項5】
上記定電流パルスゲート駆動回路を構成する半導体デバイスと同一のチップ上に上記半導体デバイスに接続された補償用半導体デバイスを備え、上記定電流パルスゲート駆動回路の定電流出力の温度変化に伴う変動を抑制するようにしたことを特徴とする請求項1ないし4のいずれか1項に記載のゲート駆動装置。
【請求項6】
上記定電流パルスゲート駆動回路は、その定電流出力の値を切り替える電流切替回路を備えたことを特徴とする請求項1ないし5のいずれか1項に記載のゲート駆動装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【公開番号】特開2012−147671(P2012−147671A)
【公開日】平成24年8月2日(2012.8.2)
【国際特許分類】
【出願番号】特願2012−107175(P2012−107175)
【出願日】平成24年5月9日(2012.5.9)
【分割の表示】特願2007−168849(P2007−168849)の分割
【原出願日】平成19年6月27日(2007.6.27)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成24年8月2日(2012.8.2)
【国際特許分類】
【出願日】平成24年5月9日(2012.5.9)
【分割の表示】特願2007−168849(P2007−168849)の分割
【原出願日】平成19年6月27日(2007.6.27)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]