説明

コネクタ用接続端子の表面処理方法

【課題】鉛及びすずを含まない金属を用い、かつはんだぬれ性がよく、安価で信頼性のよいコネクタ用接続端子の表面処理方法を得る。
【解決手段】はんだ付け部にニッケル、パラジウム及び金の3層構造の表面処理がなされたコネクタ用接続端子の表面処理方法において、パラジウム層を電流密度1乃至10A/dmの条件によりニッケル層上に電解めっきした後、金層を電流密度0.05乃至0.1A/dmの条件により電解めっきを行い、パラジウム層の厚さが0.007μm以上0.1μm未満の範囲、金層の厚さが、0.003μm以上0.01μm未満の範囲、かつ金層の厚さ<パラジウム層の厚さの関係を有すると共に、金層がパラジウム層を形成するパラジウムストライク表面を部分的にラップするようにした。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は、コネクタ用接続端子の表面処理方法に関するものである。
【背景技術】
【0002】
環境保護のための鉛の規制に伴い、鉛フリーの製品が望まれ、電子製品に不可欠な接続端子のはんだ付け作業においても、鉛フリーへの要求が高まっている。
従来、コネクタ、リードフレームなどのはんだ付けされる接続端子や、接続端子などを収納する金属筐体(シェル)は、鉛フリーのものとして、はんだぬれ性の良いすずを用いて表面処理されることが多かった。このすずを用いた場合、はんだぬれ性は良くても、すずによるウイスカが発生し易く、このため、電気的に短絡状態が生じやすいという問題があった。
【0003】
この種電子部品の表面処理方法の一例として、例えば特許文献1には、配線基板の配線層のはんだ付け領域に施されるすずを含まない金属による表面処理方法において、平均粒径20nm以上で且つ0.5μm〜5μmのニッケル層、0.005μm〜2μmのパラジウムまたはパラジウム合金層、および0.05〜0.8μmの金層の3層により、配線層上に無電解法によるめっきを行うものが示されている。
【0004】
【特許文献1】特開2002−111188号公報(第3以上5頁、図2)
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、接続端子、金属筐体などのはんだ付けされる電子部品は、鉛フリーで、しかもウイスカの発生がなく、はんだぬれ性がよく、耐腐食性がよく、さらに金使用量が少なく、めっき生産性の良いものが望まれる。
このため、特許文献1の処理方法では、金使用量が多い上、めっき生産性が良くなく、コスト高になる傾向があった。また、金使用量が多いために、最近のファインピッチ製品のはんだ付け時などには、はんだ中の金濃度が濃くなり、はんだ強度が低下するという問題もあった。
【0006】
この発明は、上述のような課題を解決するためになされたものであり、鉛及びすずを含まず、ウィスカの発生が無く、かつはんだぬれ性のよい金属による安価な信頼性のよいコネクタ用接続端子の表面処理方法を得ることを目的にしている。
【課題を解決するための手段】
【0007】
この発明は、はんだ付け部にニッケル、パラジウム及び金の3層構造の表面処理がなされたコネクタ用接続端子の表面処理方法において、上記パラジウム層を電流密度1乃至10A/dmの条件により上記ニッケル層上に電解めっきした後、上記金層を電流密度0.05乃至0.1A/dmの条件により電解めっきを行い、上記パラジウム層の厚さが0.007μm以上0.1μm未満の範囲、上記金層の厚さが、0.003μm以上0.01μm未満の範囲、かつ上記金層の厚さ<上記パラジウム層の厚さの関係を有すると共に、上記金層が上記パラジウム層を形成するパラジウムストライク表面を部分的にラップするようにしたものである。
【発明の効果】
【0008】
この発明によれば、以上説明したように、はんだ付けされるコネクタ用接続端子の金属母材を、順次、ニッケルめっき、パラジウムストライクめっき、金ラップめっきにより表面処理するので、鉛フリーで、ウィスカの発生が無く、かつはんだぬれ性がよく、金使用量を少なくして経済的なコネクタ用接続端子が得られる効果がある。
【発明を実施するための最良の形態】
【0009】
実施の形態1.
図1は、この発明の実施の形態1によるコネクタ用接続端子の表面処理を示す説明図である。
図1において、銅合金などからなる母材1上に、順次、ニッケルめっき2(ニッケル層)、パラジウムストライクめっき3(パラジウム層)、金ラップめっき4(金層)が3層に形成されている。
【0010】
図2は、この発明の実施の形態1による表面処理された接続端子を示す外観図である。
図2において、接続端子5は、はんだ付け部6を有している。
図3は、この発明の実施の形態1による表面処理された接続端子を用いたコネクタを示す外観図である。
図3において、はんだ付け部6を有する接続端子5は、コネクタ7を構成している。
図4は、この発明の実施の形態1による表面処理された金属筐体を示す外観図である。
図4において、はんだ付けされる金属筐体8は、図1のように3層の表面処理が施されている。通電されない金属筐体8は、内側にメモリカード9が挿入されるように構成され、はんだ付け部6により、基板10にはんだ付けされる。
【0011】
図5は、この発明の実施の形態1によるコネクタ用接続端子の表面処理を示す原理図である。
図5において、1以上4は、図1におけるものと同一のものである。図5では、金ラップめっき4は、パラジウムストライクめっき3の表面を部分的にラップするように形成されている。
図6は、この発明の実施の形態1によるコネクタ用接続端子のはんだぬれ性の試験結果を示す図である。
図6において、Ni+Pd−st(ストライク)+Auラップ処理は、本発明の処理方法を示している。
図7は、この発明の実施の形態1によるコネクタ用接続端子の金ラップめっき厚を変化させた場合のはんだぬれ性の試験結果を示す図である。
図7において、Ni+Pd−st(ストライク)+Auラップ処理が、本発明の処理方法を示している。
【0012】
次に、実施の形態1によるコネクタ用接続端子の表面処理について説明する。
図1のニッケルめっき2は、母材配線を被覆するために1乃至3μmの厚さに形成される。パラジウムストライクめっき3は、ニッケルめっき2上にあって、核を形成するように、0.007以上0.1μm未満の厚さに形成される。ストライク被覆が0.007μmより薄ければ、密着性が劣ると共に、0.1μm未満より厚すぎても同様に密着性が悪くなる。このため、密着性が確保される厚さの範囲である0.007以上0.1μm未満に形成される。
【0013】
次いで、金ラップめっき4が、0.003μm以上0.01μm未満の厚さに形成され、金ラップめっき4の厚さ<パラジウムストライクめっき3の厚さの関係にあると、図5に示されるように、パラジウムストライクめっき3の核を覆うようになる。この状態では、はんだぬれ性のよい表面処理が得られる。また、金ラップめっき4の上述の厚さでは、金色を発色しない。
金ラップめっき4は、パラジウムストライクめっき3表面の保護(酸化などによる劣化に対する)を行うものである。このため、金ラップめっき4の厚さは、パラジウムストライクめっき3の核を覆うように、0.003μm以上にする必要がある。一方、はんだ付けを行う場合には、まず、最初にこの保護部分の金ラップめっき4が、はんだ中に拡散していき、清浄なパラジウム表面が顕われてはんだ付けされる。このとき、金ラップめっき4のめっき厚が、厚くなり金色が出る厚さ(約0.03μm以上)になると、金の拡散量が多くなり、最近のファインピッチ製品のはんだ付け時などには、はんだ中の金濃度が濃くなり、はんだ強度が低下する。したがって、金ラップめっき4の厚さを、金色を発色しない0.02μm以下に形成する必要がある。すなわち、金ラップめっき4の厚さを、0.003μm以上0.01μm未満の範囲に形成すれば、パラジウムストライクめっき3の核を覆うと共に、はんだ付け時のはんだ強度の低下も見られない。さらに、この金めっき厚さでは、金の消費量も少なく、また、めっき生産性もよく、経済的である。
【0014】
この表面処理を施す電子部品としては、図2に示すような接続端子、図3の示すような接続端子を用いたコネクタ、図4に示すような金属筐体が挙げられ、それぞれはんだぬれ性の良好なはんだ付けを行うことができる。
【0015】
上記のように表面処理されたコネクタ用接続端子のはんだぬれ性の試験結果は、図6及び図7に示すように良好であった。
図6には、メニスコグラフ法のゼロクロスタイムによる判定で、本発明の処理方法であるNi+Pd−st(ストライク)+Auラップ処理されたものは、はんだぬれ性は、1秒以下で良好であることが示されている。
図7には、メニスコグラフ法のゼロクロスタイムによる判定で、本発明の処理方法であるNi+Pd−st(ストライク)+Auラップ処理されたものは、Auラップめっき厚が30、50、100、200オングストロームで、それぞれはんだぬれ性は、1秒以下で良好であることが示されている。
また、Sn−Ag−Cu及びSn−Ag−Bi−Cuのはんだを用いて、はんだ付けされた場合の接合強度も良好であった。
【0016】
実施の形態1によれば、はんだ付けされるコネクタ用接続端子の金属母材を、順次、ニッケルめっき、パラジウムストライクめっき、金ラップめっきにより表面処理するので、鉛フリーで、かつはんだぬれ性がよく、金使用量を少なくして経済的なコネクタ用接続端子が得られる効果がある。
【0017】
次に上述したコネクタ用接続端子の表面処理方法について具体的に説明する。
上述したように、厚さ1乃至3μmのニッケルめっき2、厚さ0.007μm以上0.1μm未満のパラジウムストライクめっき3(パラジウムストライク)、及び厚さ0.003μm以上0.01μm未満の金ラップめっき4(金めっき)を形成し、かつ金ラップめっき4の厚さ<パラジウムストライクめっき3の厚さの関係になるようにすれば、はんだぬれ性の良好な表面処理を行うことができる。この3層の形成は、次のようにして行われる。
まず、厚さ1以上3μmのニッケルめっき2が形成された母材1を、通常市販されている濃度より薄い濃度に調合されたパラジウム液に漬し、電流密度1乃至10A/dmの条件で、パラジウム電解めっきを行い、厚さ0.007μm以上0.1μm未満のパラジウムストライクめっき3を形成する。
【0018】
次いで、このパラジウムストライクめっき3された母材1を、通常市販されている濃度より薄い濃度に調合された金液に漬し、電流密度0.05乃至0.1A/dmの条件で、金電解めっきを行い、厚さ0.003μm以上0.01μm未満の金ラップめっき4を形成する。
このパラジウムストライクめっき3及び金ラップめっき4は、パラジウム液の収容されたパラジウム槽及び金液の収容された金槽を含むめっきラインを、順次、コネクタ用接続端子を一定速度で連続して移動させることによって、形成することができる。
パラジウム、金の液濃度及び電流密度により、それぞれ析出速度が変化するので、パラジウム、金の液濃度は、使用しているめっきライン(装置)性能に応じて設定される。
【0019】
実施の形態2.
実施の形態1では、はんだぬれ性のよい鉛フリーの表面処理について述べたが、実施の形態2は、金ラップめっきを薄くしたことに起因する耐腐食性の低下に対処し、金ラップめっきの耐腐食性を向上させる耐腐食性処理についてのものである。
図8は、この発明の実施の形態2によるコネクタ用接続端子の耐腐食性処理を示す説明図である。
図8において、防錆剤の保護膜11は、金ラップめっき4上に形成され、金ラップめっきのピンホール12を封孔する。
【0020】
実施の形態2では、金ラップめっき4上に、さらに防錆剤の保護膜11を形成する。この保護膜11は、接続端子のはんだぬれ性が低下せず、接触信頼性も低下しないもので、市販の防錆剤を用いることができる。保護膜11は、金ラップめっき4面に吸着し、金ラップめっき4を薄く形成するために発生するピンホール12を塞ぎ、大気中の腐食性ガスに対して、金ラップめっき4面の保護を行う。
【0021】
実施の形態2によれば、防錆剤の保護膜により、金ラップめっきを薄く形成しても、耐腐食性をよくすることができる。
【図面の簡単な説明】
【0022】
【図1】この発明の実施の形態1によるコネクタ用接続端子の表面処理を示す説明図である。
【図2】この発明の実施の形態1による表面処理された接続端子を示す外観図である。
【図3】この発明の実施の形態1による表面処理された接続端子を用いたコネクタを示す外観図である。
【図4】この発明の実施の形態1による表面処理された金属筐体を示す外観図である。
【図5】この発明の実施の形態1によるコネクタ用接続端子の表面処理を示す原理図である。
【図6】この発明の実施の形態1によるコネクタ用接続端子のはんだぬれ性の試験結果を示す図である。
【図7】この発明の実施の形態1によるコネクタ用接続端子の金ラップめっき厚を変化させた場合のはんだぬれ性の試験結果を示す図である。
【図8】この発明の実施の形態2による表面処理されたコネクタ用接続端子の耐腐食性処理を示す説明図である。
【符号の説明】
【0023】
1 母材
2 ニッケルめっき
3 パラジウムストライクめっき
4 金ラップめっき
5 接続端子
6 はんだ付け部
7 コネクタ
8 金属筐体
9 メモリカード
10 基板
11 保護膜
12 ピンホール

【特許請求の範囲】
【請求項1】
はんだ付け部にニッケル、パラジウム及び金の3層構造の表面処理がなされたコネクタ用接続端子の表面処理方法において、上記パラジウム層を電流密度1乃至10A/dmの条件により上記ニッケル層上に電解めっきした後、上記金層を電流密度0.05乃至0.1A/dmの条件により電解めっきを行い、上記パラジウム層の厚さが0.007μm以上0.1μm未満の範囲、上記金層の厚さが、0.003μm以上0.01μm未満の範囲、かつ上記金層の厚さ<上記パラジウム層の厚さの関係を有すると共に、上記金層が上記パラジウム層を形成するパラジウムストライク表面を部分的にラップするようにしたことを特徴とするコネクタ用接続端子の表面処理方法。
【請求項2】
上記金層の上に耐腐食性の保護膜を形成したことを特徴とする請求項1記載コネクタ用接続端子の表面処理方法。
【請求項3】
上記パラジウム液が収容されたパラジウム槽中及び上記金液が収容された金槽中を、上記コネクタ用接続端子を一定速度で順次移動させることにより、上記パラジウム層及び金層を形成することを特徴とする請求項1記載のコネクタ用接続端子の表面処理方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate


【公開番号】特開2007−217798(P2007−217798A)
【公開日】平成19年8月30日(2007.8.30)
【国際特許分類】
【出願番号】特願2007−136802(P2007−136802)
【出願日】平成19年5月23日(2007.5.23)
【分割の表示】特願2004−134101(P2004−134101)の分割
【原出願日】平成16年4月28日(2004.4.28)
【出願人】(595157640)株式会社シンエイ・ハイテック (4)
【Fターム(参考)】