コンバータ回路、およびこのコンバータ回路を備える電子システム
【課題】 送出される電力が大きく変動し得る電気エネルギー源に接続される、低消費電力のコンバータ回路を提供する。
【解決手段】 このコンバータ回路（２）は、電気エネルギー源（３）に接続可能な、デューティサイクルが可変であるチョッパ回路（１１）と、電気エネルギー源の最大電力点を追尾する制御ループ形成手段（５７）と、制御ループ形成手段からの設定値信号に応じて、所定の時間間隔で、チョッパ回路のデューティサイクルの変更を命令するように構成されている制御ユニット（５３）とを備えている。制御ループ形成手段は、連続する少なくとも３つのデューティサイクルに対する、電気エネルギー源からの出力電圧に対応する情報をアナログ的に記憶する手段（６０）と、アナログ的に記憶された情報に応じて、制御ユニットによるデューティサイクルの増減に用いられる設定値信号を送出するアナログ比較ユニット（６２）とを備えている。
【解決手段】 このコンバータ回路（２）は、電気エネルギー源（３）に接続可能な、デューティサイクルが可変であるチョッパ回路（１１）と、電気エネルギー源の最大電力点を追尾する制御ループ形成手段（５７）と、制御ループ形成手段からの設定値信号に応じて、所定の時間間隔で、チョッパ回路のデューティサイクルの変更を命令するように構成されている制御ユニット（５３）とを備えている。制御ループ形成手段は、連続する少なくとも３つのデューティサイクルに対する、電気エネルギー源からの出力電圧に対応する情報をアナログ的に記憶する手段（６０）と、アナログ的に記憶された情報に応じて、制御ユニットによるデューティサイクルの増減に用いられる設定値信号を送出するアナログ比較ユニット（６２）とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンバータ回路、およびこのコンバータ回路を備える電子システムに関する。
【０００２】
二酸化炭素排出によってもたらされる有害な温室効果を軽減するために、再生可能エネルギー源の使用を継続的に増大させるという目的で、近年、太陽電池パネルの開発が著しく進められている。
【０００３】
このことは、風力や熱電などの再生可能エネルギー源にも当てはまる。
【０００４】
これらの再生可能エネルギー源は、出力される電気エネルギーが、エネルギーを供給する自然現象に応じて、極端に変動するという特殊な性質を有している。また、太陽電池発電装置は、極めて非線形な電流−電圧特性Ｉ＝ｆ（Ｕ）を有する発電装置である。したがって、太陽光照射値が同じであっても、送出される電力は、負荷に応じて変化する。
【０００５】
すなわち、効率、したがって太陽電池から送出される電力は、１日を通じて変化する太陽光線の向きだけではなく、例えば雲または他の気象現象によって生じる日陰による日光の遮蔽状態に依存する。
【０００６】
太陽電池が、例えば電力消費部品などの負荷（例えばセンサまたは再充電されるバッテリ）に接続されている場合に、負荷に伝達される電力は、一般に、太陽電池が送出することができる最大電力に一致しないということがこれまでに明らかになっている。同様の問題が、風力エネルギーの場合にも発生することが知られている。そのため、例えば日光が弱くなると、効率が低下するだけではなく、与えられた動作点が、太陽電池の有する潜在能力を発揮することができる動作点より劣る位置に設定されることによって、効率は悪化する。
【０００７】
このような欠点を克服し、最適動作点に可能な限り近い動作点で電気エネルギーを発生させるために、１９６８年以来開発されてきている最大電力点追尾（ＭＰＰＴ）法として知られている方法を組み込んだ回路が用いられている。これは、非線形な再生可能エネルギー源と任意の負荷との間のより良い接続を提供するための方法である。
【０００８】
このような回路は、発電装置、例えば太陽電池を、その最大電力点において動作させ、それによって、効率を改善させるようになっている。
【０００９】
したがって、ＭＰＰＴコントローラは、負荷（例えばバッテリ）と太陽電池パネルとを接続している静的コンバータを、恒久的に負荷に最大電力を供給するように駆動する。
【背景技術】
【００１０】
最大電力点追尾、すなわちＭＰＰ追尾のために、Ｐ＆Ｏ（Perturbation and Observation）アプローチに基づく方法を適用する手法が公知である。
【００１１】
太陽電池への適用の場合には、この手法は、一定電圧Ｕ１に対して、発電装置から送出される対応する電力値Ｐ１を測定し、次いで、一定期間の後に、電圧Ｕ２＝Ｕ１＋ΔＵを定めて、再度、対応する電力値Ｐ２を測定するアルゴリズムである。その後、電力値Ｐ２がＰ１を超過している場合には、太陽電池の電圧は、電圧Ｕ３＝Ｕ２＋ΔＵとされ、そうでない場合には、電圧Ｕ３＝Ｕ２−ΔＵとされる。
【００１２】
しかし、これは、電流の測定を必ず伴い、また無視できない電気エネルギー量を消費する大規模な計算リソースを必要とする。このために、大型の太陽電池機器においては、太陽電池の１つのサブグループが、ＭＰＰＴ回路を制御するために必要な電気エネルギーの供給に専用に用いられる。
【００１３】
しかし、例えば自律センサなどの電子マイクロシステムにおいては、空間要求と重量に関する制約が大きく、自律性の拡張によって、システムを可能な限り小さくすることが必要であるため、このアプローチを適用することはできない。
【００１４】
さらに、さらなる駆動セルを有する最大電力点追尾回路が公知である。しかし、これは、必ずしも望ましいとは限らない。
【００１５】
一定周波数で、太陽電池パネルと、回路の残りの部分との間の接続を切って、開回路において電圧を測定することによって遂行される、開回路での電圧サンプリングに基づく、駆動セルを用いないＭＰＰＴ回路も存在する。このシステムは、その後、新しく最適化されたパラメータを取り入れたエネルギー収集回路に、太陽電池パネルを再接続する。しかしながら、これによって、エネルギー収集プロセスは、頻繁に中断される。これは、自律的に動作するように作られている電子マイクロシステムにとっては受け入れがたいことである。
【００１６】
最後に、電圧測定に基づいたＭＰＰ追尾法について開示している非特許文献１による公知の方法が存在する。
【００１７】
この非特許文献１は、デューティサイクルに関する、電気エネルギー源の動作電圧の微分係数は、最大電力点（ＭＰＰ）の近傍において最大値を有することを開示している。したがって、動作電圧の微分係数の最大値を追尾することは、最大電力点を追尾することと等価である。
【００１８】
したがって、単純な電圧測定、減算操作および比較操作によって、コンバータを、最大電力点（ＭＰＰ）の近傍で動作させることができる。
【００１９】
このために、デューティサイクルαは、あらかじめ定められた時間間隔で、例えば約１０Ｈｚの周波数で、あらかじめ定められた量Δαだけ変更され、動作電圧の微分係数、すなわちデューティサイクルの変更後に得られる、動作電圧間の電圧差の推移が追尾される。
【先行技術文献】
【非特許文献】
【００２０】
【非特許文献１】「A simple single-sensor MPPT solution（単一のセンサを用いる単純なＭＰＰＴ手法）」、IEEE Transactions on Power Electronics、２００７年３月、第２２巻、第２号
【発明の概要】
【発明が解決しようとする課題】
【００２１】
上述の非特許文献１において、このＭＰＰＴのための制御ループ形成手段は、マイクロコントローラによって構成されている。
【００２２】
利用可能なエネルギー量が少ないということを前提として、本発明は、この制御ループ形成手段における電気エネルギーの消費量を最適にし、さらに、特に、エネルギーの収集を最適化するとともに、このシステムの空間要求の十分な低減を可能にすることを目的としている。
【課題を解決するための手段】
【００２３】
この目的を達成するために、本発明は、送出される電力が大きく変動し得る電気エネルギー源に接続されるように作られ、次のものを備えているコンバータ回路を提供するものである。
− 電気エネルギー源に接続可能な、デューティサイクルが可変であるチョッパ回路。
− チョッパ回路に接続されている少なくとも１つの出力回路。
− 電気エネルギー源の出力端子に接続される、電気エネルギー源の最大電力点を追尾するように動作する制御ループ形成手段。
− 制御ループ形成手段からの設定値信号に応じて、あらかじめ定められた時間間隔で、チョッパ回路のデューティサイクルの変更を命令するように構成されている制御ユニット。
制御ループ形成手段は、連続する少なくとも３つのデューティサイクルに対する、電気エネルギー源からの出力電圧に対応する情報をアナログ的に記憶するためのアナログ情報記憶手段と、アナログ的に記憶されたこの情報に応じて、制御ユニットによるデューティサイクルの増減に用いられる設定値信号を出力から送出するアナログ比較ユニットとを備えている。
【００２４】
このコンバータ回路は、次の特性のうちの１つ以上を、単独でまたは組み合わせて有している。
【００２５】
一態様によれば、アナログ情報記憶手段は、第１の、連続する２つのデューティサイクルに対応する出力電圧間の電圧差を特定するための第１のユニット、および第２の、連続する２つのデューティサイクルに対応する出力電圧間の電圧差を特定するための第２のユニットを有しており、第２の、連続する２つのデューティサイクルのうちの少なくとも１つは、第１の、連続する２つのデューティサイクルに続くデューティサイクルである。
【００２６】
別の一態様によれば、第１および第２のユニットの各々は、並列回路の一部を構成している少なくとも１つの第１のブランチと少なくとも１つの第２のブランチとを備えており、第１および第２のブランチの各々は、それぞれ１つのキャパシタを有しており、かつ少なくとも１つのスイッチを介して、電気エネルギー源の出力端子に接続可能であり、第１のブランチのキャパシタと第２のブランチのキャパシタとは、それらに蓄積される電荷の平衡、および第１または第２の、連続する２つのデューティサイクルに対する電圧差の特定のために互いに並列に接続可能である。
【００２７】
一代替例として、アナログ情報記憶手段は、スイッチを介して、連続する第１および第３のデューティサイクルに対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第１のブランチと、スイッチを介して、連続する第１と第３とのデューティサイクルの間に挿入されている第２のデューティサイクルに対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第２のブランチとを備えており、第１および第２のブランチの各々は、アナログ比較ユニットの対応する入力に接続されており、第２のブランチの重みは、第１のブランチの重みの２倍である。
【００２８】
第１の変形例において、第１のブランチは、分圧ブリッジを介して、電気エネルギー源に接続されるように作られている。
【００２９】
第２の変形例において、第２のブランチは、第２のデューティサイクルに対して、第２のブランチのキャパシタに誘起される電荷を２倍にするスイッチ回路を有している。
【００３０】
さらなる一態様においては、アナログ比較ユニットは、コンパレータとして構成されている演算増幅器である。
【００３１】
制御ループ形成手段は、例えばデューティサイクルの変更に続く、あらかじめ定められた整定時間の後に、電気エネルギー源の出力電圧を特定するように構成されている。
【００３２】
別の一態様においては、制御ユニットは、あらかじめ定められた量だけのデューティサイクルの変更を、制御ループ形成手段からの設定値信号に応じて制御する手段を、さらに備えている。
【００３３】
さらなる別の一態様においては、制御ユニットは、設定値信号が正の極性を有している場合に、あらかじめ定められた量だけのデューティサイクルの増加を命令するように構成されている。
【００３４】
制御ユニットは、設定値信号が負の極性を有している場合に、あらかじめ定められた量だけのデューティサイクルの増加を命令するように構成されている場合もある。
【００３５】
最後に、別の一態様においては、制御ユニットは、論理ブロックだけで構成されている。
【００３６】
本発明は、さらに、送出される電力が大きく変動し得る少なくとも１つの電気エネルギー源と、この少なくとも１つの電気エネルギー源に接続されている少なくとも１つの、上述のコンバータ回路とを備えている電子システムを提供するものである。
【００３７】
一態様においては、電気エネルギー源は、太陽電池、風力発電装置、熱電素子によって構成されているグループのなかの少なくとも１つのものを有している。
【図面の簡単な説明】
【００３８】
【図１】本発明のコンバータ回路を備えている電子システムのブロック図である。
【図２】図１のコンバータ回路の第１の実施形態の部分詳細図である。
【図３】図２のアナログ情報記憶手段の一実施例を示す回路図である。
【図４】図３のスイッチの切り替えのタイミング図である。
【図５】図１のコンバータ回路の第２の実施形態の部分詳細図である。
【図６】図５のアナログ情報記憶手段の一実施例を示す回路図である。
【図７】図６のスイッチの切り替えのタイミング図である。
【図８】図５のアナログ情報記憶手段の別の一実施例を示す回路図である。
【発明を実施するための形態】
【００３９】
添付図面を参照して、以下の説明を読むことによって、本発明の他の特徴および利点が明らかになると思う。
【００４０】
図１は、コンバータ回路２、およびコンバータ回路２に接続されている電気エネルギー源３を備えている電子システム１の一例を示す。
【００４１】
送出される電力に大きな変動を示し得る電気エネルギー源３は、例えば太陽電池または太陽電池パネル、熱電素子、または風力発電装置（特に小型のユニットの）である。
【００４２】
用語「大きな変動」は、図１に示されているような電気エネルギー源３から送出することができる電力が、その最低値と最高値との間で約１００倍だけ変動することを意味している。
【００４３】
電気エネルギー源３の出力端子５は、キャパシタによって形成されているローパスフィルタ７を介して、コンバータ回路２の入力端子９に接続されている。
【００４４】
コンバータ回路２は、デューティサイクルαが可変であるチョッパ回路１１を有しており、チョッパ回路１１の入力端子は、電気エネルギー源３に接続されている、コンバータ回路２の入力端子９を形成している。
【００４５】
チョッパ回路１１は、電気エネルギー蓄積インダクタ１２、および少なくとも１つのチョッパスイッチ１３を備えている。
【００４６】
図１において、電気エネルギー蓄積インダクタ１２およびチョッパスイッチ１３は、昇圧構造に構成されている。すなわち、電気エネルギー蓄積インダクタ１２の入力が電気エネルギー源３に接続されており、かつチョッパスイッチ１３が「オン」状態にあるときに、電気エネルギー蓄積インダクタ１２の出力が接地されて、電気エネルギー蓄積インダクタ１２の周囲に磁界が形成されている。チョッピング周波数は、例えば２００ｋＨｚである。
【００４７】
図示しない一変形例によれば、電気エネルギー蓄積インダクタ１２およびチョッパスイッチ１３は、降圧構造に配置されている場合もある。
【００４８】
コンバータ回路は、さらに、出力回路１４を備えている。
【００４９】
この出力回路１４は、その上流側で、チョッパスイッチ１７を、チョッパ回路１１の出力端子１９に接続されている。
【００５０】
この出力回路１４は、その下流側で、ローパスフィルタ２１を介して、電子システム１に属する電気的な負荷２３に接続されている。
【００５１】
コンバータ回路２は、制御回路５１によって駆動される。
【００５２】
制御回路５１は、第１に、チョッパ回路１１したがってチョッパスイッチ１３のデューティサイクルαを制御し、第２に、チョッパスイッチ１７のスイッチングを制御する制御ユニット５３を備えている。
【００５３】
これらの制御を行うために、制御ユニット５３は、チョッパスイッチ１３および１７を制御する命令発生器（ＤＴＣＬユニット、すなわちデッドタイム制御ロジックユニットとも呼ばれる）５５を制御するために、ＰＷＭ（パルス幅変調）信号を出力する。
【００５４】
チョッパスイッチ１３は、ＮＭＯＳタイプのトランジスタであり、そのベースは、バッファ（遅延線とも呼ばれる）１３Ａを介して、命令発生器５５の対応する出力に接続されていることに注意されたい。
【００５５】
チョッパスイッチ１７は、ＰＭＯＳタイプのトランジスタであり、そのベースは、バッファ１７Ａを介して、命令発生器５５の対応する出力に接続されている。
【００５６】
制御回路５１は、さらに、送出される電力が変動し得る電気エネルギー源３の出力端子５に接続されている、電気エネルギー源３の最大電力点を追尾するように働く制御ループ制御手段５７を備えている。
【００５７】
制御ループ形成手段５７の出力は、制御ユニット５３の１つの入力に接続されている。この制御ユニット５３は、制御ループ形成手段５７からの設定値信号にしたがって、一定時間間隔で、チョッパ回路１１のデューティサイクルαの変更を命令するように構成されており、次に詳細に説明される。
【００５８】
制御ループ形成手段５７が、デューティサイクルαを増減させるために、設定値信号を直接に送出する場合には、制御ユニット５３を、単純な論理ブロックで形成することができる。その結果、コンバータ回路２は、電気エネルギー消費量および空間要求の面から、主要なコスト増大源である、いかなるマイクロプロセッサも備える必要がなくなる。
【００５９】
チョッパスイッチ１７の制御のために、制御回路５１は、電気エネルギー蓄積インダクタ１２を通る電流のキャンセルを特定する電流零点センサ５９を備えている。電流零点センサ５９は、制御ユニット５３の対応する入力に信号を送出する。
【００６０】
図示しない一変形例によれば、電流零点センサを、スイッチに並列に配置された、非常に低い電圧閾値を有するダイオードと置き換えることが可能である。
【００６１】
動作特性として、制御ユニット５３は、次のようになるように、命令発生器５５を制御する。
− チョッパスイッチ１３が閉じられている（オン状態）とき、チョッパスイッチ１７は開かれており（オフ状態）、
− チョッパスイッチ１７が閉じられている（オン状態）とき、チョッパスイッチ１３は開かれている（オフ状態）。
【００６２】
したがって、任意の時点において、チョッパスイッチ１３と１７とのうちのいずれか一方しか閉じられない。
【００６３】
不連続動作モードで、チョッパ回路１１を制御するように、制御回路を構成することができる。すなわち、電気エネルギー蓄積インダクタ１２中の電流は、周期的にキャンセルされる。
【００６４】
次に、制御ループ形成手段５７について、より詳細に説明する。
【００６５】
図２は、図１の電子システムの部分詳細図である。
【００６６】
制御ループ形成手段５７は、連続する少なくとも３つのデューティサイクル（αi-1、αi、αi+1）に対する、電気エネルギー源３の出力電圧に対応する情報をアナログ的に記憶するためのアナログ情報記憶手段６０、およびアナログ的に記憶されたこれらの情報から作られた、制御ユニット５３によるデューティサイクルの増減に用いられる設定値信号を出力から送出するアナログ比較ユニット６２を備えている。
【００６７】
より詳細には、アナログ情報記憶手段６０は、第１の、連続する２つのデューティサイクル（αi-1、αi）に対応する出力電圧間の電圧差を特定するための第１のユニット６４、および第２の、連続する２つのデューティサイクル（αi、αi+1）に対応する出力電圧間の電圧差を特定するための第２のユニット６６を有している。単純化のために、第１のユニット６４と第２のユニット６６には、互いに同一の特性を有するものが選ばれている。
【００６８】
しかしながら、第１のユニット６４は、第１の、連続する２つのデューティサイクル（αi-1、αi）に対応する第１の電圧差を特定するように構成されている。したがって、第１のユニット６４は、次のものを特定する。
ΔＶiS＝｜ＶS（αi）−ＶS（αi-1）｜
【００６９】
一方、第２のユニット６６は、第２の、連続する２つのデューティサイクル（αi、αi+1）に対応する第２の電圧差を特定するように構成されている。第２の、連続する２つのデューティサイクル（αi、αi+1）のうちの少なくとも１つ（αi+1）は、第１の、連続する２つのデューティサイクル（αi-1、αi）に続くデューティサイクルである。
【００７０】
したがって、第２のユニット６６は、次のものを特定する。
ΔＶi+1S＝｜ＶS（αi+1）−ＶS（αi）｜
【００７１】
第１および第２のユニット６４および６６の各出力は、アナログ比較ユニット６２の対応する入力に接続されている。アナログ比較ユニット６２は、例えばコンパレータ６８として構成されている演算増幅器である。このコンパレータ６８は、例えば消費電力を制限することができるラッチコンパレータである。
【００７２】
図３は、第１のユニット６４または第２のユニット６６の一実施例を示している。
【００７３】
図３の回路の一般原理として、この回路は、与えられた時点において、電気エネルギー源３の第１の出力電圧ＶSに対応する第１の電荷量を、第１のキャパシタＣ１に蓄積することができ、次に、デューティサイクルαの変更後の与えられた時点において、電気エネルギー源３の第２の出力電圧ＶSに対応する第２の電荷量を、第２のキャパシタＣ２に蓄積することができる。次いで、相異なる２つのデューティサイクルに対して得られた２つの出力電圧間の電圧差を表わす、２つのキャパシタＣ１およびＣ２に蓄積されている電荷を平衡させるために、２つのキャパシタＣ１とＣ２とは、並列に接続される。
【００７４】
当然ながら、デューティサイクルのそれぞれの変更後、キャパシタに電荷を蓄積させる前に、あらかじめ定められた整定時間だけの待機がなされる。
【００７５】
より詳細には、図３に示すように、第１のユニット６４および第２のユニット６６の各々は、並列回路の一部を構成している少なくとも１つの第１のブランチ７０と少なくとも１つの第２のブランチ７２とを有している。
【００７６】
第１のブランチ７０、第２のブランチ７２は、それぞれ同じ容量値のキャパシタＣ１、Ｃ２を有している。
【００７７】
２つのスイッチＨ１をオン状態にすることによって、これらの２つのスイッチＨ１を介して、キャパシタＣ１を、その一端において電気エネルギー源３の出力電圧ＶSに、他端においてオフセット電圧２×ＶOFFSETに接続することができる。
【００７８】
スイッチＨ２をオン状態にすることによって、このスイッチＨ２を介して、キャパシタＣ２を、その一端において電気エネルギー源３の出力電圧ＶSに接続することができる。キャパシタＣ２の他端は、接地電位ＧＮＤに接続されている。
【００７９】
さらに、２つのスイッチＨ３をオン状態にすることによって、これらの２つのスイッチＨ３を介して、第１のブランチ７０と第２のブランチ７２とを、互いに並列に接続することができる。
【００８０】
キャパシタＣ１の１つの端子に、電気エネルギー源３の出力電圧ＶSが印加され、次に、デューティサイクルの変更後に、キャパシタＣ２の反対側の端子に、出力電圧ＶSが印加される。そうすると、キャパシタＣ１とＣ２との電荷を平衡させることによって、第１のユニット６４または第２のユニット６６の出力に、電圧差ΔＶSが現れることに注意されたい。
【００８１】
実際、Ｃ１＝Ｃ２＝Ｃであると仮定し、さらに、スイッチＨ１、Ｈ２、Ｈ３の制御、およびデューティサイクルの変更〔αi＝αi-1±Δα（ただし、Δα＞０）〕の、図４に示されているタイミング図を考えると、時刻ｔjにおいて、２つのスイッチＨ１が「オン」状態に切り替えられて、電荷Ｑi-1＝Ｃ×（２×ＶOFFSET−Ｖi-1S）がキャパシタＣ１に蓄積され、次いで、時刻ｔj+1において、デューティサイクルが変更される。
【００８２】
整定時間の後、時刻ｔj+2において、スイッチＨ２が閉じられ、電荷Ｑi＝Ｃ×ＶiSが、キャパシタＣ２に蓄積される。
【００８３】
最後に、時刻ｔj+3において、２つのスイッチＨ３が閉じられる。これによって、電荷の平衡がもたらされ、その結果、出力の電圧値として、ΔＶiS＝（Ｑi-1＋Ｑi）／２Ｃ＝ＶOFFSET＋（ＶiS−Ｖi-1S）／２が得られる。
【００８４】
この説明は、第１の、連続する２つのデューティサイクル（αi-1、αi）に対応する第１の電圧差を特定する、例えば第１のユニット６４によって行われるサイクルに対するものである。
【００８５】
第２のユニット６６も同様に動作し、そのスイッチＨ１のオン状態への切り替えを、第１のユニット６４が、そのスイッチＨ２および／またはＨ３を閉じられているときのデューティサイクルαiにおいて行うことができる。
【００８６】
当然ながら、デューティサイクルのリフレッシュ周波数（約１０Ｈｚ）は、チョッピング周波数（約１００Ｈｚ）よりはるかに低いから、適切な周波数分周器を用いることによって、チョッパ回路１１を制御するクロック発生器を、スイッチＨ１、Ｈ２、Ｈ３の制御に利用することができる。
【００８７】
第１のユニット６４および第２のユニット６６の出力は、それぞれコンパレータ６８の対応する入力に接続されている。したがって、コンパレータ６８の出力信号は、ΔＶi+1SとΔＶiSとの差の符号と一致する。
【００８８】
デューティサイクルαを調整するために、制御ユニット５３が、あらかじめ定められた量Δα（ただしΔα＞０）だけの、デューティサイクルαi+2の増減を行うために必要なものは、電気エネルギー源３の出力電圧に対応する情報だけである。すなわち、次のようになる。
ΔＶi+1S−ΔＶiS＞０のとき、αi+2＝αi+1＋Δα：Δα＞０
ΔＶi+1S−ΔＶiS＜０のとき、αi+2＝αi+1−Δα：Δα＞０
【００８９】
したがって、電気エネルギーをほとんど消費しない完全なアナログ回路を用いることによって、ＭＰＰＴのための効率的な制御ループ形成手段を得ることができ、それによって、マイクロコントローラを不要にすることができる。
【００９０】
したがって、コンバータ回路２は、電気エネルギー源３の出力電圧を、最大電力点（ＭＰＰ）の近傍で揺らし、それによって、電気エネルギー源３で利用可能な最高レベルの電力の収集を確実にする。
【００９１】
さらに、Δαの値が小さいほど、この電子システムは、最大電力点のより近傍で動作することができることは理解されるであろう。この場合に、デューティサイクルが、動作状態の変化に、より迅速に順応することができるようにしたい場合には、リフレッシュ周波数は、より高く選ばれる。
【００９２】
次に、第２の実施形態による、図１の制御ループ形成手段５７の詳細を示している図５を参照する。
【００９３】
この実施形態においては、アナログ情報記憶手段６０は、単一ユニット８０で構成されており、その例示的な一構造が、図６に示されている。
【００９４】
図５および図６の回路の一般原理は、連続する３つのデューティサイクルαi-1、αi、αi+1のそれぞれに対して、電気エネルギー源３の出力電圧Ｖi-1S、ＶiS、Ｖi+1Sを測定することができるという考えに基づいている。
【００９５】
デューティサイクルの変更のためには、３つのデューティサイクル間の電圧差の推移の符号、すなわち、次式で定義されるδＶSの符号が分かるだけで十分である。
δＶS=ΔＶi+1S-ΔＶiS=(Ｖi+1S-ＶiS)-(ＶiS-Ｖi-1S)=Ｖi+1S+Ｖi-1S-２ＶiS
【００９６】
この符号の判定は、図６の回路によって行われる。
【００９７】
連続する少なくとも３つのデューティサイクル（αi-1、αi、αi+1）に対して、電気エネルギー源の出力電圧に対応する情報をアナログ的に記憶するアナログ情報記憶手段６０は、スイッチを介して、連続する第１および第３のデューティサイクル（αi-1、αi+1）に対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第１のブランチ８２、およびスイッチを介して、連続する第１と第３とのデューティサイクル（αi-1、αi+1）の間に挿入されている第２のデューティサイクルαiに対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第２のブランチ８４を備えている。
【００９８】
各ブランチは、アナログ比較ユニット６２の対応する入力に接続されている。第２のブランチの重みは、第１のブランチの重みの２倍である。
【００９９】
第１のブランチ８２は、電気エネルギー源３の出力電圧ＶSを２分割するために、例えば同一の抵抗値を有する２つの抵抗Ｒによって形成されている分圧ブリッジを介して、電気エネルギー源３に接続されている。
【０１００】
第１のブランチ８２、第２のブランチ８４は、それぞれ同一の容量値を有するキャパシタＣ１、Ｃ２を有している。
【０１０１】
２つのスイッチＨ１または２つのスイッチＨ３（スイッチＨ３の１つはスイッチＨ１の１つと共通である）をオン状態にすることによって、これらのスイッチおよび抵抗Ｒを介して、キャパシタＣ１を、電気エネルギー源３の出力電圧ＶSおよび接地電位ＧＮＤに接続することができる。
【０１０２】
全てのスイッチＨ１がオン状態にあるときには、キャパシタＣ１の第１の端子に出力電圧ＶSの半分が印加され、一方、全てのスイッチＨ３がオン状態にあるときには、同じキャパシタＣ１の反対側の端子に出力電圧ＶSの半分が印加される。したがって、スイッチＨ１をオン状態にした後で、スイッチＨ３をオン状態にすることによって、相異なる２つの時点において得られた出力電圧ＶSの和の半分が、コンパレータ６８の、第１のブランチ側の入力に現れることに注意されたい。
【０１０３】
スイッチＨ２がオン状態にあるときには、スイッチＨ２を介して、キャパシタＣ２を、その第１の端子において電気エネルギー源３の出力電圧ＶSに、第２の端子において接地電位ＧＮＤに接続することができる。
【０１０４】
動作特性として、Ｃ１＝Ｃ２＝Ｃであると仮定し、さらに、図７に示されている、スイッチＨ１、Ｈ２、Ｈ３の制御、およびデューティサイクルの変更〔αi＝αi-1±Δα（ただし、Δα＞０）〕のタイミング図を考えると、時刻ｔjにおいて、全てのスイッチＨ１が「オン」状態に切り替えられて、電荷Ｑi-1＝Ｃ×Ｖi-1S／２がキャパシタＣ１に蓄積され、次いで、時刻ｔj+1において、デューティサイクルが変更される。
【０１０５】
整定時間の後、時刻ｔj+2において、スイッチＨ２が閉じられて、電荷Ｑi＝Ｃ×ＶiSがキャパシタＣ２に蓄積され、次いで、時刻ｔj+3において、デューティサイクルが変更される。
【０１０６】
最後に、再度の整定時間の後に、時刻ｔj+4において、全てのスイッチＨ３が閉じられる。その結果、コンパレータ６８の、第１のブランチ８２側の入力に、電圧（Ｖi+1S＋Ｖi-1S）／２が現れる。一方、コンパレータ６８の、第２のブランチ８４側の入力には、電圧ＶiSが、時刻ｔj+2から印加されている。
【０１０７】
コンパレータ６８はラッチコンパレータであるから、コンパレータ６８の出力を有効にするために、スイッチＨ３に対する切り替え信号を用いることができる。
【０１０８】
したがって、コンパレータ６８の出力において、ΔＶi+1SとΔＶiSとの差の符号に対応する出力信号が得られる。
【０１０９】
その後、デューティサイクルαの調整が、第１の実施形態に対する上述の説明と同様に行われる。
【０１１０】
図８は、この第２の実施形態の一変形例を示している。この変形例は、第２のブランチ８４が、第２のデューティサイクルαiに対して、キャパシタに誘起される電荷を２倍にするためのスイッチ回路を有しているという点で、図６の実施形態と異なっている。この変形例は、図７のタイミング図と同じタイミング図にしたがって動作する。
【０１１１】
より詳細には、第１のブランチ８２は、電気エネルギー源の出力電圧ＶSに直接接続されており、一方、第２のブランチ８４は、さらなるキャパシタＣ３およびスイッチＨ３を有している。
【０１１２】
第２のブランチ８４の動作特性として、スイッチＨ２を閉じることによって、キャパシタＣ２およびＣ３が帯電し、次に、この第２のブランチ８４のスイッチＨ３を閉じることによって、コンパレータ６８の、第２のブランチ８４側の入力に、電圧２×ＶiSが現れる。一方、コンパレータ６８の、第１のブランチ８２側の入力には、最終的に、第２の実施形態と同様に、しかしながら分圧ブリッジが存在しないために、電圧（Ｖi+1S＋Ｖi-1S）が現れる。
【０１１３】
本発明の範囲を逸脱することなく、種々の変形例を導出することが可能であることは明らかである。
【０１１４】
例えばキャパシタＣ１、Ｃ２、Ｃ３を、それらの容量値が同一ではないように選ぶことができる。さらに、コンパレータ６８の応答特性および／または入力特性を、より効率的にするように、バイアス電圧を適応させる、または加えることができる。
【０１１５】
さらに、コンパレータ６８は、非ラッチ型のコンパレータである場合がある。ラッチコンパレータは、サンプル値の更新の間のみ動作する。これによって、サンプリング間隔が長い（低周波でサンプリングが行われる）場合に、アナログ比較ユニットの電力消費を抑えることができる。
【０１１６】
本明細書に示されているアーキテクチャおよび回路において、ダブラーおよびデバイダーのブロックを、従来の電圧ダブラーシステム（電荷ポンプなど）、または演算増幅器を用いる公知のアーキテクチャに置き換えることが十分に可能である。
【０１１７】
本発明のコンバータ回路は、低コストおよび低消費電力の効率的な、ＭＰＰＴのための制御ループ発生手段を備えているものである。この特徴から、本発明のコンバータ回路は、特に小型の電子システムにおける使用に適している。
【符号の説明】
【０１１８】
１ 電子システム
２ コンバータ回路
３ 電気エネルギー源
５、１９ 出力端子
７、２１ ローパスフィルタ
９ 入力端子
１１ チョッパ回路
１２ 電気エネルギー蓄積インダクタ
１３、１７ チョッパスイッチ
１３Ａ、１７Ａ バッファ
１４ 出力回路
２３ 電気的な負荷
５１ 制御回路
５３ 制御ユニット
５５ 命令発生器
５７ 制御ループ形成手段
５９ 電流零点センサ
６０ アナログ情報記憶手段
６２ アナログ比較ユニット
６４ 第１のユニット
６６ 第２のユニット
６８ コンパレータ
７０、８２ 第１のブランチ
７２、８４ 第２のブランチ
８０ 単一ユニット
【技術分野】
【０００１】
本発明は、コンバータ回路、およびこのコンバータ回路を備える電子システムに関する。
【０００２】
二酸化炭素排出によってもたらされる有害な温室効果を軽減するために、再生可能エネルギー源の使用を継続的に増大させるという目的で、近年、太陽電池パネルの開発が著しく進められている。
【０００３】
このことは、風力や熱電などの再生可能エネルギー源にも当てはまる。
【０００４】
これらの再生可能エネルギー源は、出力される電気エネルギーが、エネルギーを供給する自然現象に応じて、極端に変動するという特殊な性質を有している。また、太陽電池発電装置は、極めて非線形な電流−電圧特性Ｉ＝ｆ（Ｕ）を有する発電装置である。したがって、太陽光照射値が同じであっても、送出される電力は、負荷に応じて変化する。
【０００５】
すなわち、効率、したがって太陽電池から送出される電力は、１日を通じて変化する太陽光線の向きだけではなく、例えば雲または他の気象現象によって生じる日陰による日光の遮蔽状態に依存する。
【０００６】
太陽電池が、例えば電力消費部品などの負荷（例えばセンサまたは再充電されるバッテリ）に接続されている場合に、負荷に伝達される電力は、一般に、太陽電池が送出することができる最大電力に一致しないということがこれまでに明らかになっている。同様の問題が、風力エネルギーの場合にも発生することが知られている。そのため、例えば日光が弱くなると、効率が低下するだけではなく、与えられた動作点が、太陽電池の有する潜在能力を発揮することができる動作点より劣る位置に設定されることによって、効率は悪化する。
【０００７】
このような欠点を克服し、最適動作点に可能な限り近い動作点で電気エネルギーを発生させるために、１９６８年以来開発されてきている最大電力点追尾（ＭＰＰＴ）法として知られている方法を組み込んだ回路が用いられている。これは、非線形な再生可能エネルギー源と任意の負荷との間のより良い接続を提供するための方法である。
【０００８】
このような回路は、発電装置、例えば太陽電池を、その最大電力点において動作させ、それによって、効率を改善させるようになっている。
【０００９】
したがって、ＭＰＰＴコントローラは、負荷（例えばバッテリ）と太陽電池パネルとを接続している静的コンバータを、恒久的に負荷に最大電力を供給するように駆動する。
【背景技術】
【００１０】
最大電力点追尾、すなわちＭＰＰ追尾のために、Ｐ＆Ｏ（Perturbation and Observation）アプローチに基づく方法を適用する手法が公知である。
【００１１】
太陽電池への適用の場合には、この手法は、一定電圧Ｕ１に対して、発電装置から送出される対応する電力値Ｐ１を測定し、次いで、一定期間の後に、電圧Ｕ２＝Ｕ１＋ΔＵを定めて、再度、対応する電力値Ｐ２を測定するアルゴリズムである。その後、電力値Ｐ２がＰ１を超過している場合には、太陽電池の電圧は、電圧Ｕ３＝Ｕ２＋ΔＵとされ、そうでない場合には、電圧Ｕ３＝Ｕ２−ΔＵとされる。
【００１２】
しかし、これは、電流の測定を必ず伴い、また無視できない電気エネルギー量を消費する大規模な計算リソースを必要とする。このために、大型の太陽電池機器においては、太陽電池の１つのサブグループが、ＭＰＰＴ回路を制御するために必要な電気エネルギーの供給に専用に用いられる。
【００１３】
しかし、例えば自律センサなどの電子マイクロシステムにおいては、空間要求と重量に関する制約が大きく、自律性の拡張によって、システムを可能な限り小さくすることが必要であるため、このアプローチを適用することはできない。
【００１４】
さらに、さらなる駆動セルを有する最大電力点追尾回路が公知である。しかし、これは、必ずしも望ましいとは限らない。
【００１５】
一定周波数で、太陽電池パネルと、回路の残りの部分との間の接続を切って、開回路において電圧を測定することによって遂行される、開回路での電圧サンプリングに基づく、駆動セルを用いないＭＰＰＴ回路も存在する。このシステムは、その後、新しく最適化されたパラメータを取り入れたエネルギー収集回路に、太陽電池パネルを再接続する。しかしながら、これによって、エネルギー収集プロセスは、頻繁に中断される。これは、自律的に動作するように作られている電子マイクロシステムにとっては受け入れがたいことである。
【００１６】
最後に、電圧測定に基づいたＭＰＰ追尾法について開示している非特許文献１による公知の方法が存在する。
【００１７】
この非特許文献１は、デューティサイクルに関する、電気エネルギー源の動作電圧の微分係数は、最大電力点（ＭＰＰ）の近傍において最大値を有することを開示している。したがって、動作電圧の微分係数の最大値を追尾することは、最大電力点を追尾することと等価である。
【００１８】
したがって、単純な電圧測定、減算操作および比較操作によって、コンバータを、最大電力点（ＭＰＰ）の近傍で動作させることができる。
【００１９】
このために、デューティサイクルαは、あらかじめ定められた時間間隔で、例えば約１０Ｈｚの周波数で、あらかじめ定められた量Δαだけ変更され、動作電圧の微分係数、すなわちデューティサイクルの変更後に得られる、動作電圧間の電圧差の推移が追尾される。
【先行技術文献】
【非特許文献】
【００２０】
【非特許文献１】「A simple single-sensor MPPT solution（単一のセンサを用いる単純なＭＰＰＴ手法）」、IEEE Transactions on Power Electronics、２００７年３月、第２２巻、第２号
【発明の概要】
【発明が解決しようとする課題】
【００２１】
上述の非特許文献１において、このＭＰＰＴのための制御ループ形成手段は、マイクロコントローラによって構成されている。
【００２２】
利用可能なエネルギー量が少ないということを前提として、本発明は、この制御ループ形成手段における電気エネルギーの消費量を最適にし、さらに、特に、エネルギーの収集を最適化するとともに、このシステムの空間要求の十分な低減を可能にすることを目的としている。
【課題を解決するための手段】
【００２３】
この目的を達成するために、本発明は、送出される電力が大きく変動し得る電気エネルギー源に接続されるように作られ、次のものを備えているコンバータ回路を提供するものである。
− 電気エネルギー源に接続可能な、デューティサイクルが可変であるチョッパ回路。
− チョッパ回路に接続されている少なくとも１つの出力回路。
− 電気エネルギー源の出力端子に接続される、電気エネルギー源の最大電力点を追尾するように動作する制御ループ形成手段。
− 制御ループ形成手段からの設定値信号に応じて、あらかじめ定められた時間間隔で、チョッパ回路のデューティサイクルの変更を命令するように構成されている制御ユニット。
制御ループ形成手段は、連続する少なくとも３つのデューティサイクルに対する、電気エネルギー源からの出力電圧に対応する情報をアナログ的に記憶するためのアナログ情報記憶手段と、アナログ的に記憶されたこの情報に応じて、制御ユニットによるデューティサイクルの増減に用いられる設定値信号を出力から送出するアナログ比較ユニットとを備えている。
【００２４】
このコンバータ回路は、次の特性のうちの１つ以上を、単独でまたは組み合わせて有している。
【００２５】
一態様によれば、アナログ情報記憶手段は、第１の、連続する２つのデューティサイクルに対応する出力電圧間の電圧差を特定するための第１のユニット、および第２の、連続する２つのデューティサイクルに対応する出力電圧間の電圧差を特定するための第２のユニットを有しており、第２の、連続する２つのデューティサイクルのうちの少なくとも１つは、第１の、連続する２つのデューティサイクルに続くデューティサイクルである。
【００２６】
別の一態様によれば、第１および第２のユニットの各々は、並列回路の一部を構成している少なくとも１つの第１のブランチと少なくとも１つの第２のブランチとを備えており、第１および第２のブランチの各々は、それぞれ１つのキャパシタを有しており、かつ少なくとも１つのスイッチを介して、電気エネルギー源の出力端子に接続可能であり、第１のブランチのキャパシタと第２のブランチのキャパシタとは、それらに蓄積される電荷の平衡、および第１または第２の、連続する２つのデューティサイクルに対する電圧差の特定のために互いに並列に接続可能である。
【００２７】
一代替例として、アナログ情報記憶手段は、スイッチを介して、連続する第１および第３のデューティサイクルに対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第１のブランチと、スイッチを介して、連続する第１と第３とのデューティサイクルの間に挿入されている第２のデューティサイクルに対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第２のブランチとを備えており、第１および第２のブランチの各々は、アナログ比較ユニットの対応する入力に接続されており、第２のブランチの重みは、第１のブランチの重みの２倍である。
【００２８】
第１の変形例において、第１のブランチは、分圧ブリッジを介して、電気エネルギー源に接続されるように作られている。
【００２９】
第２の変形例において、第２のブランチは、第２のデューティサイクルに対して、第２のブランチのキャパシタに誘起される電荷を２倍にするスイッチ回路を有している。
【００３０】
さらなる一態様においては、アナログ比較ユニットは、コンパレータとして構成されている演算増幅器である。
【００３１】
制御ループ形成手段は、例えばデューティサイクルの変更に続く、あらかじめ定められた整定時間の後に、電気エネルギー源の出力電圧を特定するように構成されている。
【００３２】
別の一態様においては、制御ユニットは、あらかじめ定められた量だけのデューティサイクルの変更を、制御ループ形成手段からの設定値信号に応じて制御する手段を、さらに備えている。
【００３３】
さらなる別の一態様においては、制御ユニットは、設定値信号が正の極性を有している場合に、あらかじめ定められた量だけのデューティサイクルの増加を命令するように構成されている。
【００３４】
制御ユニットは、設定値信号が負の極性を有している場合に、あらかじめ定められた量だけのデューティサイクルの増加を命令するように構成されている場合もある。
【００３５】
最後に、別の一態様においては、制御ユニットは、論理ブロックだけで構成されている。
【００３６】
本発明は、さらに、送出される電力が大きく変動し得る少なくとも１つの電気エネルギー源と、この少なくとも１つの電気エネルギー源に接続されている少なくとも１つの、上述のコンバータ回路とを備えている電子システムを提供するものである。
【００３７】
一態様においては、電気エネルギー源は、太陽電池、風力発電装置、熱電素子によって構成されているグループのなかの少なくとも１つのものを有している。
【図面の簡単な説明】
【００３８】
【図１】本発明のコンバータ回路を備えている電子システムのブロック図である。
【図２】図１のコンバータ回路の第１の実施形態の部分詳細図である。
【図３】図２のアナログ情報記憶手段の一実施例を示す回路図である。
【図４】図３のスイッチの切り替えのタイミング図である。
【図５】図１のコンバータ回路の第２の実施形態の部分詳細図である。
【図６】図５のアナログ情報記憶手段の一実施例を示す回路図である。
【図７】図６のスイッチの切り替えのタイミング図である。
【図８】図５のアナログ情報記憶手段の別の一実施例を示す回路図である。
【発明を実施するための形態】
【００３９】
添付図面を参照して、以下の説明を読むことによって、本発明の他の特徴および利点が明らかになると思う。
【００４０】
図１は、コンバータ回路２、およびコンバータ回路２に接続されている電気エネルギー源３を備えている電子システム１の一例を示す。
【００４１】
送出される電力に大きな変動を示し得る電気エネルギー源３は、例えば太陽電池または太陽電池パネル、熱電素子、または風力発電装置（特に小型のユニットの）である。
【００４２】
用語「大きな変動」は、図１に示されているような電気エネルギー源３から送出することができる電力が、その最低値と最高値との間で約１００倍だけ変動することを意味している。
【００４３】
電気エネルギー源３の出力端子５は、キャパシタによって形成されているローパスフィルタ７を介して、コンバータ回路２の入力端子９に接続されている。
【００４４】
コンバータ回路２は、デューティサイクルαが可変であるチョッパ回路１１を有しており、チョッパ回路１１の入力端子は、電気エネルギー源３に接続されている、コンバータ回路２の入力端子９を形成している。
【００４５】
チョッパ回路１１は、電気エネルギー蓄積インダクタ１２、および少なくとも１つのチョッパスイッチ１３を備えている。
【００４６】
図１において、電気エネルギー蓄積インダクタ１２およびチョッパスイッチ１３は、昇圧構造に構成されている。すなわち、電気エネルギー蓄積インダクタ１２の入力が電気エネルギー源３に接続されており、かつチョッパスイッチ１３が「オン」状態にあるときに、電気エネルギー蓄積インダクタ１２の出力が接地されて、電気エネルギー蓄積インダクタ１２の周囲に磁界が形成されている。チョッピング周波数は、例えば２００ｋＨｚである。
【００４７】
図示しない一変形例によれば、電気エネルギー蓄積インダクタ１２およびチョッパスイッチ１３は、降圧構造に配置されている場合もある。
【００４８】
コンバータ回路は、さらに、出力回路１４を備えている。
【００４９】
この出力回路１４は、その上流側で、チョッパスイッチ１７を、チョッパ回路１１の出力端子１９に接続されている。
【００５０】
この出力回路１４は、その下流側で、ローパスフィルタ２１を介して、電子システム１に属する電気的な負荷２３に接続されている。
【００５１】
コンバータ回路２は、制御回路５１によって駆動される。
【００５２】
制御回路５１は、第１に、チョッパ回路１１したがってチョッパスイッチ１３のデューティサイクルαを制御し、第２に、チョッパスイッチ１７のスイッチングを制御する制御ユニット５３を備えている。
【００５３】
これらの制御を行うために、制御ユニット５３は、チョッパスイッチ１３および１７を制御する命令発生器（ＤＴＣＬユニット、すなわちデッドタイム制御ロジックユニットとも呼ばれる）５５を制御するために、ＰＷＭ（パルス幅変調）信号を出力する。
【００５４】
チョッパスイッチ１３は、ＮＭＯＳタイプのトランジスタであり、そのベースは、バッファ（遅延線とも呼ばれる）１３Ａを介して、命令発生器５５の対応する出力に接続されていることに注意されたい。
【００５５】
チョッパスイッチ１７は、ＰＭＯＳタイプのトランジスタであり、そのベースは、バッファ１７Ａを介して、命令発生器５５の対応する出力に接続されている。
【００５６】
制御回路５１は、さらに、送出される電力が変動し得る電気エネルギー源３の出力端子５に接続されている、電気エネルギー源３の最大電力点を追尾するように働く制御ループ制御手段５７を備えている。
【００５７】
制御ループ形成手段５７の出力は、制御ユニット５３の１つの入力に接続されている。この制御ユニット５３は、制御ループ形成手段５７からの設定値信号にしたがって、一定時間間隔で、チョッパ回路１１のデューティサイクルαの変更を命令するように構成されており、次に詳細に説明される。
【００５８】
制御ループ形成手段５７が、デューティサイクルαを増減させるために、設定値信号を直接に送出する場合には、制御ユニット５３を、単純な論理ブロックで形成することができる。その結果、コンバータ回路２は、電気エネルギー消費量および空間要求の面から、主要なコスト増大源である、いかなるマイクロプロセッサも備える必要がなくなる。
【００５９】
チョッパスイッチ１７の制御のために、制御回路５１は、電気エネルギー蓄積インダクタ１２を通る電流のキャンセルを特定する電流零点センサ５９を備えている。電流零点センサ５９は、制御ユニット５３の対応する入力に信号を送出する。
【００６０】
図示しない一変形例によれば、電流零点センサを、スイッチに並列に配置された、非常に低い電圧閾値を有するダイオードと置き換えることが可能である。
【００６１】
動作特性として、制御ユニット５３は、次のようになるように、命令発生器５５を制御する。
− チョッパスイッチ１３が閉じられている（オン状態）とき、チョッパスイッチ１７は開かれており（オフ状態）、
− チョッパスイッチ１７が閉じられている（オン状態）とき、チョッパスイッチ１３は開かれている（オフ状態）。
【００６２】
したがって、任意の時点において、チョッパスイッチ１３と１７とのうちのいずれか一方しか閉じられない。
【００６３】
不連続動作モードで、チョッパ回路１１を制御するように、制御回路を構成することができる。すなわち、電気エネルギー蓄積インダクタ１２中の電流は、周期的にキャンセルされる。
【００６４】
次に、制御ループ形成手段５７について、より詳細に説明する。
【００６５】
図２は、図１の電子システムの部分詳細図である。
【００６６】
制御ループ形成手段５７は、連続する少なくとも３つのデューティサイクル（αi-1、αi、αi+1）に対する、電気エネルギー源３の出力電圧に対応する情報をアナログ的に記憶するためのアナログ情報記憶手段６０、およびアナログ的に記憶されたこれらの情報から作られた、制御ユニット５３によるデューティサイクルの増減に用いられる設定値信号を出力から送出するアナログ比較ユニット６２を備えている。
【００６７】
より詳細には、アナログ情報記憶手段６０は、第１の、連続する２つのデューティサイクル（αi-1、αi）に対応する出力電圧間の電圧差を特定するための第１のユニット６４、および第２の、連続する２つのデューティサイクル（αi、αi+1）に対応する出力電圧間の電圧差を特定するための第２のユニット６６を有している。単純化のために、第１のユニット６４と第２のユニット６６には、互いに同一の特性を有するものが選ばれている。
【００６８】
しかしながら、第１のユニット６４は、第１の、連続する２つのデューティサイクル（αi-1、αi）に対応する第１の電圧差を特定するように構成されている。したがって、第１のユニット６４は、次のものを特定する。
ΔＶiS＝｜ＶS（αi）−ＶS（αi-1）｜
【００６９】
一方、第２のユニット６６は、第２の、連続する２つのデューティサイクル（αi、αi+1）に対応する第２の電圧差を特定するように構成されている。第２の、連続する２つのデューティサイクル（αi、αi+1）のうちの少なくとも１つ（αi+1）は、第１の、連続する２つのデューティサイクル（αi-1、αi）に続くデューティサイクルである。
【００７０】
したがって、第２のユニット６６は、次のものを特定する。
ΔＶi+1S＝｜ＶS（αi+1）−ＶS（αi）｜
【００７１】
第１および第２のユニット６４および６６の各出力は、アナログ比較ユニット６２の対応する入力に接続されている。アナログ比較ユニット６２は、例えばコンパレータ６８として構成されている演算増幅器である。このコンパレータ６８は、例えば消費電力を制限することができるラッチコンパレータである。
【００７２】
図３は、第１のユニット６４または第２のユニット６６の一実施例を示している。
【００７３】
図３の回路の一般原理として、この回路は、与えられた時点において、電気エネルギー源３の第１の出力電圧ＶSに対応する第１の電荷量を、第１のキャパシタＣ１に蓄積することができ、次に、デューティサイクルαの変更後の与えられた時点において、電気エネルギー源３の第２の出力電圧ＶSに対応する第２の電荷量を、第２のキャパシタＣ２に蓄積することができる。次いで、相異なる２つのデューティサイクルに対して得られた２つの出力電圧間の電圧差を表わす、２つのキャパシタＣ１およびＣ２に蓄積されている電荷を平衡させるために、２つのキャパシタＣ１とＣ２とは、並列に接続される。
【００７４】
当然ながら、デューティサイクルのそれぞれの変更後、キャパシタに電荷を蓄積させる前に、あらかじめ定められた整定時間だけの待機がなされる。
【００７５】
より詳細には、図３に示すように、第１のユニット６４および第２のユニット６６の各々は、並列回路の一部を構成している少なくとも１つの第１のブランチ７０と少なくとも１つの第２のブランチ７２とを有している。
【００７６】
第１のブランチ７０、第２のブランチ７２は、それぞれ同じ容量値のキャパシタＣ１、Ｃ２を有している。
【００７７】
２つのスイッチＨ１をオン状態にすることによって、これらの２つのスイッチＨ１を介して、キャパシタＣ１を、その一端において電気エネルギー源３の出力電圧ＶSに、他端においてオフセット電圧２×ＶOFFSETに接続することができる。
【００７８】
スイッチＨ２をオン状態にすることによって、このスイッチＨ２を介して、キャパシタＣ２を、その一端において電気エネルギー源３の出力電圧ＶSに接続することができる。キャパシタＣ２の他端は、接地電位ＧＮＤに接続されている。
【００７９】
さらに、２つのスイッチＨ３をオン状態にすることによって、これらの２つのスイッチＨ３を介して、第１のブランチ７０と第２のブランチ７２とを、互いに並列に接続することができる。
【００８０】
キャパシタＣ１の１つの端子に、電気エネルギー源３の出力電圧ＶSが印加され、次に、デューティサイクルの変更後に、キャパシタＣ２の反対側の端子に、出力電圧ＶSが印加される。そうすると、キャパシタＣ１とＣ２との電荷を平衡させることによって、第１のユニット６４または第２のユニット６６の出力に、電圧差ΔＶSが現れることに注意されたい。
【００８１】
実際、Ｃ１＝Ｃ２＝Ｃであると仮定し、さらに、スイッチＨ１、Ｈ２、Ｈ３の制御、およびデューティサイクルの変更〔αi＝αi-1±Δα（ただし、Δα＞０）〕の、図４に示されているタイミング図を考えると、時刻ｔjにおいて、２つのスイッチＨ１が「オン」状態に切り替えられて、電荷Ｑi-1＝Ｃ×（２×ＶOFFSET−Ｖi-1S）がキャパシタＣ１に蓄積され、次いで、時刻ｔj+1において、デューティサイクルが変更される。
【００８２】
整定時間の後、時刻ｔj+2において、スイッチＨ２が閉じられ、電荷Ｑi＝Ｃ×ＶiSが、キャパシタＣ２に蓄積される。
【００８３】
最後に、時刻ｔj+3において、２つのスイッチＨ３が閉じられる。これによって、電荷の平衡がもたらされ、その結果、出力の電圧値として、ΔＶiS＝（Ｑi-1＋Ｑi）／２Ｃ＝ＶOFFSET＋（ＶiS−Ｖi-1S）／２が得られる。
【００８４】
この説明は、第１の、連続する２つのデューティサイクル（αi-1、αi）に対応する第１の電圧差を特定する、例えば第１のユニット６４によって行われるサイクルに対するものである。
【００８５】
第２のユニット６６も同様に動作し、そのスイッチＨ１のオン状態への切り替えを、第１のユニット６４が、そのスイッチＨ２および／またはＨ３を閉じられているときのデューティサイクルαiにおいて行うことができる。
【００８６】
当然ながら、デューティサイクルのリフレッシュ周波数（約１０Ｈｚ）は、チョッピング周波数（約１００Ｈｚ）よりはるかに低いから、適切な周波数分周器を用いることによって、チョッパ回路１１を制御するクロック発生器を、スイッチＨ１、Ｈ２、Ｈ３の制御に利用することができる。
【００８７】
第１のユニット６４および第２のユニット６６の出力は、それぞれコンパレータ６８の対応する入力に接続されている。したがって、コンパレータ６８の出力信号は、ΔＶi+1SとΔＶiSとの差の符号と一致する。
【００８８】
デューティサイクルαを調整するために、制御ユニット５３が、あらかじめ定められた量Δα（ただしΔα＞０）だけの、デューティサイクルαi+2の増減を行うために必要なものは、電気エネルギー源３の出力電圧に対応する情報だけである。すなわち、次のようになる。
ΔＶi+1S−ΔＶiS＞０のとき、αi+2＝αi+1＋Δα：Δα＞０
ΔＶi+1S−ΔＶiS＜０のとき、αi+2＝αi+1−Δα：Δα＞０
【００８９】
したがって、電気エネルギーをほとんど消費しない完全なアナログ回路を用いることによって、ＭＰＰＴのための効率的な制御ループ形成手段を得ることができ、それによって、マイクロコントローラを不要にすることができる。
【００９０】
したがって、コンバータ回路２は、電気エネルギー源３の出力電圧を、最大電力点（ＭＰＰ）の近傍で揺らし、それによって、電気エネルギー源３で利用可能な最高レベルの電力の収集を確実にする。
【００９１】
さらに、Δαの値が小さいほど、この電子システムは、最大電力点のより近傍で動作することができることは理解されるであろう。この場合に、デューティサイクルが、動作状態の変化に、より迅速に順応することができるようにしたい場合には、リフレッシュ周波数は、より高く選ばれる。
【００９２】
次に、第２の実施形態による、図１の制御ループ形成手段５７の詳細を示している図５を参照する。
【００９３】
この実施形態においては、アナログ情報記憶手段６０は、単一ユニット８０で構成されており、その例示的な一構造が、図６に示されている。
【００９４】
図５および図６の回路の一般原理は、連続する３つのデューティサイクルαi-1、αi、αi+1のそれぞれに対して、電気エネルギー源３の出力電圧Ｖi-1S、ＶiS、Ｖi+1Sを測定することができるという考えに基づいている。
【００９５】
デューティサイクルの変更のためには、３つのデューティサイクル間の電圧差の推移の符号、すなわち、次式で定義されるδＶSの符号が分かるだけで十分である。
δＶS=ΔＶi+1S-ΔＶiS=(Ｖi+1S-ＶiS)-(ＶiS-Ｖi-1S)=Ｖi+1S+Ｖi-1S-２ＶiS
【００９６】
この符号の判定は、図６の回路によって行われる。
【００９７】
連続する少なくとも３つのデューティサイクル（αi-1、αi、αi+1）に対して、電気エネルギー源の出力電圧に対応する情報をアナログ的に記憶するアナログ情報記憶手段６０は、スイッチを介して、連続する第１および第３のデューティサイクル（αi-1、αi+1）に対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第１のブランチ８２、およびスイッチを介して、連続する第１と第３とのデューティサイクル（αi-1、αi+1）の間に挿入されている第２のデューティサイクルαiに対して、電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタを有している第２のブランチ８４を備えている。
【００９８】
各ブランチは、アナログ比較ユニット６２の対応する入力に接続されている。第２のブランチの重みは、第１のブランチの重みの２倍である。
【００９９】
第１のブランチ８２は、電気エネルギー源３の出力電圧ＶSを２分割するために、例えば同一の抵抗値を有する２つの抵抗Ｒによって形成されている分圧ブリッジを介して、電気エネルギー源３に接続されている。
【０１００】
第１のブランチ８２、第２のブランチ８４は、それぞれ同一の容量値を有するキャパシタＣ１、Ｃ２を有している。
【０１０１】
２つのスイッチＨ１または２つのスイッチＨ３（スイッチＨ３の１つはスイッチＨ１の１つと共通である）をオン状態にすることによって、これらのスイッチおよび抵抗Ｒを介して、キャパシタＣ１を、電気エネルギー源３の出力電圧ＶSおよび接地電位ＧＮＤに接続することができる。
【０１０２】
全てのスイッチＨ１がオン状態にあるときには、キャパシタＣ１の第１の端子に出力電圧ＶSの半分が印加され、一方、全てのスイッチＨ３がオン状態にあるときには、同じキャパシタＣ１の反対側の端子に出力電圧ＶSの半分が印加される。したがって、スイッチＨ１をオン状態にした後で、スイッチＨ３をオン状態にすることによって、相異なる２つの時点において得られた出力電圧ＶSの和の半分が、コンパレータ６８の、第１のブランチ側の入力に現れることに注意されたい。
【０１０３】
スイッチＨ２がオン状態にあるときには、スイッチＨ２を介して、キャパシタＣ２を、その第１の端子において電気エネルギー源３の出力電圧ＶSに、第２の端子において接地電位ＧＮＤに接続することができる。
【０１０４】
動作特性として、Ｃ１＝Ｃ２＝Ｃであると仮定し、さらに、図７に示されている、スイッチＨ１、Ｈ２、Ｈ３の制御、およびデューティサイクルの変更〔αi＝αi-1±Δα（ただし、Δα＞０）〕のタイミング図を考えると、時刻ｔjにおいて、全てのスイッチＨ１が「オン」状態に切り替えられて、電荷Ｑi-1＝Ｃ×Ｖi-1S／２がキャパシタＣ１に蓄積され、次いで、時刻ｔj+1において、デューティサイクルが変更される。
【０１０５】
整定時間の後、時刻ｔj+2において、スイッチＨ２が閉じられて、電荷Ｑi＝Ｃ×ＶiSがキャパシタＣ２に蓄積され、次いで、時刻ｔj+3において、デューティサイクルが変更される。
【０１０６】
最後に、再度の整定時間の後に、時刻ｔj+4において、全てのスイッチＨ３が閉じられる。その結果、コンパレータ６８の、第１のブランチ８２側の入力に、電圧（Ｖi+1S＋Ｖi-1S）／２が現れる。一方、コンパレータ６８の、第２のブランチ８４側の入力には、電圧ＶiSが、時刻ｔj+2から印加されている。
【０１０７】
コンパレータ６８はラッチコンパレータであるから、コンパレータ６８の出力を有効にするために、スイッチＨ３に対する切り替え信号を用いることができる。
【０１０８】
したがって、コンパレータ６８の出力において、ΔＶi+1SとΔＶiSとの差の符号に対応する出力信号が得られる。
【０１０９】
その後、デューティサイクルαの調整が、第１の実施形態に対する上述の説明と同様に行われる。
【０１１０】
図８は、この第２の実施形態の一変形例を示している。この変形例は、第２のブランチ８４が、第２のデューティサイクルαiに対して、キャパシタに誘起される電荷を２倍にするためのスイッチ回路を有しているという点で、図６の実施形態と異なっている。この変形例は、図７のタイミング図と同じタイミング図にしたがって動作する。
【０１１１】
より詳細には、第１のブランチ８２は、電気エネルギー源の出力電圧ＶSに直接接続されており、一方、第２のブランチ８４は、さらなるキャパシタＣ３およびスイッチＨ３を有している。
【０１１２】
第２のブランチ８４の動作特性として、スイッチＨ２を閉じることによって、キャパシタＣ２およびＣ３が帯電し、次に、この第２のブランチ８４のスイッチＨ３を閉じることによって、コンパレータ６８の、第２のブランチ８４側の入力に、電圧２×ＶiSが現れる。一方、コンパレータ６８の、第１のブランチ８２側の入力には、最終的に、第２の実施形態と同様に、しかしながら分圧ブリッジが存在しないために、電圧（Ｖi+1S＋Ｖi-1S）が現れる。
【０１１３】
本発明の範囲を逸脱することなく、種々の変形例を導出することが可能であることは明らかである。
【０１１４】
例えばキャパシタＣ１、Ｃ２、Ｃ３を、それらの容量値が同一ではないように選ぶことができる。さらに、コンパレータ６８の応答特性および／または入力特性を、より効率的にするように、バイアス電圧を適応させる、または加えることができる。
【０１１５】
さらに、コンパレータ６８は、非ラッチ型のコンパレータである場合がある。ラッチコンパレータは、サンプル値の更新の間のみ動作する。これによって、サンプリング間隔が長い（低周波でサンプリングが行われる）場合に、アナログ比較ユニットの電力消費を抑えることができる。
【０１１６】
本明細書に示されているアーキテクチャおよび回路において、ダブラーおよびデバイダーのブロックを、従来の電圧ダブラーシステム（電荷ポンプなど）、または演算増幅器を用いる公知のアーキテクチャに置き換えることが十分に可能である。
【０１１７】
本発明のコンバータ回路は、低コストおよび低消費電力の効率的な、ＭＰＰＴのための制御ループ発生手段を備えているものである。この特徴から、本発明のコンバータ回路は、特に小型の電子システムにおける使用に適している。
【符号の説明】
【０１１８】
１ 電子システム
２ コンバータ回路
３ 電気エネルギー源
５、１９ 出力端子
７、２１ ローパスフィルタ
９ 入力端子
１１ チョッパ回路
１２ 電気エネルギー蓄積インダクタ
１３、１７ チョッパスイッチ
１３Ａ、１７Ａ バッファ
１４ 出力回路
２３ 電気的な負荷
５１ 制御回路
５３ 制御ユニット
５５ 命令発生器
５７ 制御ループ形成手段
５９ 電流零点センサ
６０ アナログ情報記憶手段
６２ アナログ比較ユニット
６４ 第１のユニット
６６ 第２のユニット
６８ コンパレータ
７０、８２ 第１のブランチ
７２、８４ 第２のブランチ
８０ 単一ユニット
【特許請求の範囲】
【請求項１】
送出される電力が大きく変動し得る電気エネルギー源（３）に接続されるコンバータ回路（２）であって、
前記電気エネルギー源（３）に接続可能な、デューティサイクル（α）が可変であるチョッパ回路（１１）と、
前記チョッパ回路（１１）に接続されている少なくとも１つの出力回路（１４）と、
前記電気エネルギー源の出力端子に接続される、前記電気エネルギー源の最大電力点を追尾するように動作する制御ループ形成手段（５７）と、
前記制御ループ形成手段（５７）からの設定値信号に応じて、あらかじめ定められた時間間隔で、前記チョッパ回路（１１）のデューティサイクル（α）の変更を命令するように構成されている制御ユニット（５３）とを備えているコンバータ回路（２）において、
前記制御ループ形成手段（５７）は、連続する少なくとも３つのデューティサイクル（αi-1、αi、αi+1）に対する、前記電気エネルギー源（３）からの出力電圧に対応する情報をアナログ的に記憶するためのアナログ情報記憶手段（６０）と、アナログ的に記憶された前記情報に応じて、前記制御ユニット（５３）による前記デューティサイクルの増減に用いられる前記設定値信号を出力から送出するアナログ比較ユニット（６２）とを備えているコンバータ回路。
【請求項２】
前記アナログ情報記憶手段（６０）は、第１の、連続する２つのデューティサイクル（αi-1、αi）に対応する前記出力電圧間の電圧差を特定するための第１のユニット（６４）、および第２の、連続する２つのデューティサイクル（αi、αi+1）に対応する前記出力電圧間の電圧差を特定するための第２のユニット（６６）を有しており、前記第２の、連続する２つのデューティサイクル（αi、αi+1）のうちの少なくとも１つ（αi+1）は、前記第１の、連続する２つのデューティサイクル（αi-1、αi）に続くデューティサイクルである、請求項１に記載のコンバータ回路。
【請求項３】
前記第１および第２のユニットの各々は、並列回路の一部を構成している少なくとも１つの第１のブランチ（７０）と少なくとも１つの第２のブランチ（７２）とを備えており、該第１および第２のブランチの各々は、それぞれ１つのキャパシタ（Ｃ１、Ｃ２）を有しており、かつ少なくとも１つのスイッチを介して、前記電気エネルギー源の出力端子に接続可能であり、該第１のブランチのキャパシタ（Ｃ１）と第２のブランチのキャパシタ（Ｃ２）とは、それらに蓄積される電荷の平衡、および前記第１または第２の、連続する２つのデューティサイクルに対する前記電圧差の特定のために互いに並列に接続可能である、請求項２に記載のコンバータ回路。
【請求項４】
前記アナログ情報記憶手段（６０）は、スイッチを介して、連続する第１および第３のデューティサイクル（αi-1、αi+1）に対して、前記電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタ（Ｃ１）を有している第１のブランチ（８２）と、スイッチを介して、連続する前記第１と第３とのデューティサイクル（αi-1、αi+1）の間に挿入されている第２のデューティサイクル（αi）に対して、前記電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタ（Ｃ２）を有している第２のブランチ（８４）とを備えており、該第１および第２のブランチ（８２、８４）の各々は、前記アナログ比較ユニットの対応する入力に接続されており、前記第２のブランチの重みは、前記第１のブランチの重みの２倍である、請求項１に記載のコンバータ回路。
【請求項５】
前記第１のブランチ（８２）は、分圧ブリッジを介して、前記電気エネルギー源に接続される、請求項４に記載のコンバータ回路。
【請求項６】
前記第２のブランチ（８４）は、前記第２のデューティサイクル（αi）に対して、前記第２のブランチ（８４）のキャパシタ（Ｃ２）に誘起される電荷を２倍にするためのスイッチ回路を有している、請求項４に記載のコンバータ回路。
【請求項７】
前記アナログ比較ユニット（６２）は、コンパレータとして構成されている演算増幅器（６８）である、請求項１〜６のいずれか１項に記載のコンバータ回路。
【請求項８】
前記制御ループ形成手段（５７）は、前記デューティサイクルの変更に続く、あらかじめ定められた整定時間の後に、前記電気エネルギー源の出力電圧を特定するように構成されている、請求項１〜７のいずれか１項に記載のコンバータ回路。
【請求項９】
前記制御ユニット（５３）は、あらかじめ定められた量（Δα）だけの前記デューティサイクル（α）の変更を、前記制御ループ形成手段からの設定値信号に応じて制御する手段を、さらに備えている、請求項１〜８のいずれか１項に記載のコンバータ回路。
【請求項１０】
前記制御ユニット（５３）は、前記設定値信号が正の極性を有している場合に、前記あらかじめ定められた量（Δα）だけの前記デューティサイクル（α）の増加を命令するように構成されている、請求項９に記載のコンバータ回路。
【請求項１１】
前記制御ユニット（５３）は、前記設定値信号が負の極性を有している場合に、前記あらかじめ定められた量（Δα）だけの前記デューティサイクル（α）の増加を命令するように構成されている、請求項９に記載のコンバータ回路。
【請求項１２】
前記制御ユニット（５３）は、論理ブロックだけで構成されている、請求項１〜１１のいずれか１項に記載のコンバータ回路。
【請求項１３】
送出される電力が大きく変動し得る少なくとも１つの電気エネルギー源（３）と、該少なくとも１つの電気エネルギー源（３）に接続されている少なくとも１つの、請求項１〜１２のいずれか１項に記載のコンバータ回路（２）とを備えている電子システム（１）。
【請求項１４】
前記電気エネルギー源（３）は、太陽電池、風力発電装置、熱電素子によって構成されているグループのなかの少なくとも１つのものを有している、請求項１３に記載の電子システム。
【請求項１】
送出される電力が大きく変動し得る電気エネルギー源（３）に接続されるコンバータ回路（２）であって、
前記電気エネルギー源（３）に接続可能な、デューティサイクル（α）が可変であるチョッパ回路（１１）と、
前記チョッパ回路（１１）に接続されている少なくとも１つの出力回路（１４）と、
前記電気エネルギー源の出力端子に接続される、前記電気エネルギー源の最大電力点を追尾するように動作する制御ループ形成手段（５７）と、
前記制御ループ形成手段（５７）からの設定値信号に応じて、あらかじめ定められた時間間隔で、前記チョッパ回路（１１）のデューティサイクル（α）の変更を命令するように構成されている制御ユニット（５３）とを備えているコンバータ回路（２）において、
前記制御ループ形成手段（５７）は、連続する少なくとも３つのデューティサイクル（αi-1、αi、αi+1）に対する、前記電気エネルギー源（３）からの出力電圧に対応する情報をアナログ的に記憶するためのアナログ情報記憶手段（６０）と、アナログ的に記憶された前記情報に応じて、前記制御ユニット（５３）による前記デューティサイクルの増減に用いられる前記設定値信号を出力から送出するアナログ比較ユニット（６２）とを備えているコンバータ回路。
【請求項２】
前記アナログ情報記憶手段（６０）は、第１の、連続する２つのデューティサイクル（αi-1、αi）に対応する前記出力電圧間の電圧差を特定するための第１のユニット（６４）、および第２の、連続する２つのデューティサイクル（αi、αi+1）に対応する前記出力電圧間の電圧差を特定するための第２のユニット（６６）を有しており、前記第２の、連続する２つのデューティサイクル（αi、αi+1）のうちの少なくとも１つ（αi+1）は、前記第１の、連続する２つのデューティサイクル（αi-1、αi）に続くデューティサイクルである、請求項１に記載のコンバータ回路。
【請求項３】
前記第１および第２のユニットの各々は、並列回路の一部を構成している少なくとも１つの第１のブランチ（７０）と少なくとも１つの第２のブランチ（７２）とを備えており、該第１および第２のブランチの各々は、それぞれ１つのキャパシタ（Ｃ１、Ｃ２）を有しており、かつ少なくとも１つのスイッチを介して、前記電気エネルギー源の出力端子に接続可能であり、該第１のブランチのキャパシタ（Ｃ１）と第２のブランチのキャパシタ（Ｃ２）とは、それらに蓄積される電荷の平衡、および前記第１または第２の、連続する２つのデューティサイクルに対する前記電圧差の特定のために互いに並列に接続可能である、請求項２に記載のコンバータ回路。
【請求項４】
前記アナログ情報記憶手段（６０）は、スイッチを介して、連続する第１および第３のデューティサイクル（αi-1、αi+1）に対して、前記電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタ（Ｃ１）を有している第１のブランチ（８２）と、スイッチを介して、連続する前記第１と第３とのデューティサイクル（αi-1、αi+1）の間に挿入されている第２のデューティサイクル（αi）に対して、前記電気エネルギー源からの出力電圧に対応する電荷を蓄積するように構成されているキャパシタ（Ｃ２）を有している第２のブランチ（８４）とを備えており、該第１および第２のブランチ（８２、８４）の各々は、前記アナログ比較ユニットの対応する入力に接続されており、前記第２のブランチの重みは、前記第１のブランチの重みの２倍である、請求項１に記載のコンバータ回路。
【請求項５】
前記第１のブランチ（８２）は、分圧ブリッジを介して、前記電気エネルギー源に接続される、請求項４に記載のコンバータ回路。
【請求項６】
前記第２のブランチ（８４）は、前記第２のデューティサイクル（αi）に対して、前記第２のブランチ（８４）のキャパシタ（Ｃ２）に誘起される電荷を２倍にするためのスイッチ回路を有している、請求項４に記載のコンバータ回路。
【請求項７】
前記アナログ比較ユニット（６２）は、コンパレータとして構成されている演算増幅器（６８）である、請求項１〜６のいずれか１項に記載のコンバータ回路。
【請求項８】
前記制御ループ形成手段（５７）は、前記デューティサイクルの変更に続く、あらかじめ定められた整定時間の後に、前記電気エネルギー源の出力電圧を特定するように構成されている、請求項１〜７のいずれか１項に記載のコンバータ回路。
【請求項９】
前記制御ユニット（５３）は、あらかじめ定められた量（Δα）だけの前記デューティサイクル（α）の変更を、前記制御ループ形成手段からの設定値信号に応じて制御する手段を、さらに備えている、請求項１〜８のいずれか１項に記載のコンバータ回路。
【請求項１０】
前記制御ユニット（５３）は、前記設定値信号が正の極性を有している場合に、前記あらかじめ定められた量（Δα）だけの前記デューティサイクル（α）の増加を命令するように構成されている、請求項９に記載のコンバータ回路。
【請求項１１】
前記制御ユニット（５３）は、前記設定値信号が負の極性を有している場合に、前記あらかじめ定められた量（Δα）だけの前記デューティサイクル（α）の増加を命令するように構成されている、請求項９に記載のコンバータ回路。
【請求項１２】
前記制御ユニット（５３）は、論理ブロックだけで構成されている、請求項１〜１１のいずれか１項に記載のコンバータ回路。
【請求項１３】
送出される電力が大きく変動し得る少なくとも１つの電気エネルギー源（３）と、該少なくとも１つの電気エネルギー源（３）に接続されている少なくとも１つの、請求項１〜１２のいずれか１項に記載のコンバータ回路（２）とを備えている電子システム（１）。
【請求項１４】
前記電気エネルギー源（３）は、太陽電池、風力発電装置、熱電素子によって構成されているグループのなかの少なくとも１つのものを有している、請求項１３に記載の電子システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−２５８２０２（Ｐ２０１１−２５８２０２Ａ）
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−１２４７３６（Ｐ２０１１−１２４７３６）
【出願日】平成２３年６月３日（２０１１．６．３）
【出願人】（５１０１３２３４７）コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ (51)
【Ｆターム（参考）】
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願番号】特願２０１１−１２４７３６（Ｐ２０１１−１２４７３６）
【出願日】平成２３年６月３日（２０１１．６．３）
【出願人】（５１０１３２３４７）コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ (51)
【Ｆターム（参考）】
[ Back to top ]