サンプリング周波数変換装置
【課題】必要なサンプル信号のみを算出して分数比で入力信号のサンプリング周波数を変換するサンプリング周波数変換装置を提供する。
【解決手段】サンプリング周波数変換装置は、補間フィルタを備え、前記補間フィルタは、カスケード接続された複数の遅延器と、前記補間フィルタに入力された入力信号及び前記遅延器が出力する信号とタップ係数とを乗算してサンプル信号を得る複数の乗算器と、前記複数の乗算器が出力した前記サンプル信号を加算する複数の加算器と、第２クロック信号のパルス数をカウントするカウンタ回路を有し、前記カウンタ回路のカウント値に応じたタップ係数を前記複数の乗算器に出力することで、前記入力信号の第１サンプリング周波数を第２サンプリング周波数に変換する。
【解決手段】サンプリング周波数変換装置は、補間フィルタを備え、前記補間フィルタは、カスケード接続された複数の遅延器と、前記補間フィルタに入力された入力信号及び前記遅延器が出力する信号とタップ係数とを乗算してサンプル信号を得る複数の乗算器と、前記複数の乗算器が出力した前記サンプル信号を加算する複数の加算器と、第２クロック信号のパルス数をカウントするカウンタ回路を有し、前記カウンタ回路のカウント値に応じたタップ係数を前記複数の乗算器に出力することで、前記入力信号の第１サンプリング周波数を第２サンプリング周波数に変換する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号のサンプリング周波数を分数比で変換することができるサンプリング周波数変換装置に関する。
【背景技術】
【０００２】
下記特許文献１には、入力信号のサンプリング周波数をＭ倍にアップサンプリングしてから、１／Ｎ倍にダウンサンプリングすることで（１／Ｎに間引くことで）、入力信号のサンプリング周波数を、分数比Ｍ／Ｎに変換することが記載されている。
【０００３】
また、下記特許文献２には、アップサンプリングする場合に、各入力信号の各離散データ間に０を挿入することなく、補間処理を行うことができるサンプリングレート変換装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−００４８４８号公報
【特許文献２】特開２００９−２３２０７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１は、入力信号のサンプリング周波数をアップサンプリングからダウンサンプリングするので、実際に必要のないサンプル信号を算出してしまい、計算量が増大する。また、前記特許文献２は、離散データ間に０を挿入することなく、補間処理を行うことができるが、上記特許文献１に記載された手法でしか、入力信号のサンプリング周波数を分数比に変換することができない。
【０００６】
そこで本発明は、かかる従来の問題点に鑑みてなされたものであり、必要なサンプル信号のみを算出して分数比で入力信号のサンプリング周波数を変換するサンプリング周波数変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、第１クロック信号に同期した前記入力信号の幅を変更するＦＩＦＯ回路と、ＦＩＦＯ回路が出力する前記入力信号の第１サンプリング周波数を、前記第１サンプリング周波数のＭ／Ｎ倍の分数比である第２サンプリング周波数に変換する補間フィルタを備え、前記ＦＩＦＯ回路は、前記第２サンプリング周波数と同じ周波数の第２クロック信号を用いて、入力された前記入力信号の幅を変更して、前記補間フィルタに出力し、前記補間フィルタは、カスケード接続された複数の遅延器と、前記補間フィルタに入力された前記入力信号及び前記遅延器が出力する信号とタップ係数とを乗算してサンプル信号を得る複数の乗算器と、前記複数の乗算器が出力した前記サンプル信号を加算する複数の加算器と、前記第２クロック信号のパルス数をカウントするカウンタ回路を有し、該カウンタ回路のカウント値に応じたタップ係数を前記複数の乗算器に出力することで、前記入力信号の前記第１サンプリング周波数を前記第２サンプリング周波数に変換することを特徴とする。
【０００８】
前記ＦＩＦＯ回路は、前記第１サンプリング周波数及び前記第２サンプリング周波数に応じて前記入力信号の幅を変更し、前記カウンタ回路のカウント値に応じたタップ係数は、前記第１サンプリング周波数及び前記第２サンプリング周波数に応じて決められる。
【０００９】
前記カウンタ回路のカウント値に応じたタップ係数は、前記入力信号の前記第１サンプリング周波数を前記第２サンプリング周波数に変換するための前記サンプル信号を算出するのに必要なタップ係数である。
【００１０】
前記ＦＩＦＯ回路は、前記第１サンプリング周波数を前記第２サンプリング周波数に変換するための前記サンプル信号を算出するのに必要な幅に、前記入力信号の幅を変更する。
【発明の効果】
【００１１】
本願発明によれば、必要なサンプルのみを算出して分数比で入力信号のサンプリング周波数を変換することができ、サンプリング周波数の変換に必要な計算量を減少させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態に係る補間フィルタの構成を示す図である。
【図２】サンプリング周波数を８倍の周波数に変換する場合のタイムチャートを示す図である。
【図３】図２において斜線で示したタップ係数のみを用いて、乗算器が出力する信号のタイムチャートを示す図である。
【図４】各乗算器が図３に示すような信号を出力するように、補間フィルタに入力される入力信号Ｉと、マルチプレクサが選択して出力するタップ係数のタイムチャートである。
【図５】サンプリング周波数変換装置の構成を示す図である。
【図６】図５に示すＦＩＦＯ回路に入力される入力信号Ｉ及びＦＩＦＯ回路から出力される入力信号Ｉを示す図である。
【発明を実施するための形態】
【００１３】
本発明に係るサンプリング周波数変換装置について、好適な実施の形態を掲げ、添付の図面を参照しながら以下、詳細に説明する。
【００１４】
図１は、実施の形態に係るサンプリング周波数変換装置の補間フィルタ１０の構成を示す図である。補間フィルタ１０は、Ｍ／Ｎ倍（本実施の形態においては、Ｍ＝８，Ｎ＝３とする。つまり、８／３倍）に入力信号のサンプリング周波数を変換するものであり、入力信号Ｉのサンプリング周波数（第１サンプリング周波数）をｆ１、補間フィルタ１０の出力信号Ｏのサンプリング周波数（第２サンプリング周波数）をｆ２とする。
【００１５】
補間フィルタ１０は、複数の遅延器１２、複数のマルチプレクサ１４、複数の乗算器１６、複数の加算器１８、及びカウンタ回路２０を有する。遅延器１２は、入力された信号を所定時間遅延させて出力する。複数の遅延器１２は、カスケード接続されており、初段の遅延器１２−１には、入力信号Ｉが入力され、２段以降の遅延器１２（１２−２〜１２−７）は、前段の遅延器１２（１２−１〜１２−６）の出力が入力される。この遅延器１２は、信号が入力されるタイミングで、前回入力された信号を出力するものであり、各遅延器１２の出力タイミングは互いに同期している。なお、遅延器１２−１〜１２−７を総称して遅延器１２と呼ぶ。
【００１６】
各マルチプレクサ１４は、８つのタップ係数ｔｎ（ｎ＝００〜６３）が入力され、入力される８つのタップ係数ｔｎのうち、カウンタ回路２０から送られてくるカウント値にしたがって、何れか１つのタップ係数を選択して出力する。詳しくは、マルチプレクサ１４−０には、タップ係数ｔ００〜ｔ０７が入力され、マルチプレクサ１４−１には、タップ係数ｔ０８〜ｔ１５が入力され、マルチプレクサ１４−２には、タップ係数ｔ１６〜ｔ２３が入力され、マルチプレクサ１４−３には、タップ係数ｔ２４〜ｔ３１が入力され、マルチプレクサ１４−４には、タップ係数ｔ３２〜ｔ３９が入力され、マルチプレクサ１４−５には、タップ係数ｔ４０〜ｔ４７が入力され、マルチプレクサ１４−６には、タップ係数ｔ４８〜ｔ５５が入力され、マルチプレクサ１４−７には、タップ係数ｔ５６〜ｔ６３が入力される。このタップ係数ｔｎの「ｔｎ（ｔ００〜ｔ６３）」は、タップ係数の値そのものを示すものではなく、入力されるタップ係数の番号を示す。なお、マルチプレクサ１４−０〜１４−７を総称してマルチプレクサ１４と呼ぶ。
【００１７】
乗算器１６は、入力信号Ｉ又は遅延器１２によって遅延された入力信号Ｉと、マルチプレクサ１４が出力したタップ係数ｔｎを乗算してサンプル信号を得る。詳しくは、乗算器１６−０は、入力信号Ｉとマルチプレクサ１４−０が出力するタップ係数ｔｎとを乗算し、乗算器１６−１は、遅延器１２−１が出力する信号と、マルチプレクサ１４−１が出力するタップ係数ｔｎとを乗算し、乗算器１６−２は、遅延器１２−２が出力する信号と、マルチプレクサ１４−２が出力するタップ係数ｔｎとを乗算し、乗算器１６−３は、遅延器１２−３が出力する信号と、マルチプレクサ１４−３が出力するタップ係数ｔｎとを乗算し、乗算器１６−４は、遅延器１２−４が出力する信号と、マルチプレクサ１４−４が出力するタップ係数ｔｎとを乗算し、乗算器１６−５は、遅延器１２−５が出力する信号と、マルチプレクサ１４−５が出力するタップ係数ｔｎとを乗算し、乗算器１６−６は、遅延器１２−６が出力する信号と、マルチプレクサ１４−６が出力するタップ係数ｔｎとを乗算し、乗算器１６−７は、遅延器１２−７が出力する信号と、マルチプレクサ１４−７が出力するタップ係数ｔｎとを乗算する。
【００１８】
複数の加算器１８は、複数の乗算器１６が出力するサンプル信号を加算して出力する。この全ての加算器１８によって加算されたサンプル信号がサンプリング周波数ｆ２の出力信号Ｏとなる。詳しくは、加算器１８−１は、乗算器１６−０及び乗算器１６−１が出力したサンプル信号を加算し、加算器１８−２は、加算器１８−１が出力した信号と乗算器１６−２が出力したサンプル信号とを加算し、加算器１８−３は、加算器１８−２が出力した信号と乗算器１６−３が出力したサンプル信号とを加算し、加算器１８−４は、加算器１８−３が出力した信号と乗算器１６−４が出力したサンプル信号とを加算し、加算器１８−５は、加算器１８−４が出力した信号と乗算器１６−５が出力したサンプル信号とを加算し、加算器１８−６は、加算器１８−５が出力した信号と乗算器１６−６が出力したサンプル信号とを加算し、加算器１８−７は、加算器１８−６が出力した信号と乗算器１６−７が出力したサンプル信号とを加算する。したがって、この加算器１８−７が出力する信号が、サンプリング周波数ｆ２の出力信号Ｏとなる。これにより、入力信号Ｉのサンプリング周波数ｆ１がサンプリング周波数ｆ２に変換される。
【００１９】
なお、カウンタ回路２０は、入力されたクロック信号をカウントしていき、各マルチプレクサ１４にカウント値を出力する。
【００２０】
次に、８／３倍へのサンプリング周波数ｆ１の変換を説明する前に、図１の補間フィルタ１０を用いて、サンプリング周波数ｆ１を８倍に変換する場合について説明する。図２は、入力信号Ｉのサンプリング周波数ｆ１を８倍の周波数に変換する場合のタイムチャートを示す図である。ここで、入力信号Ｉのサンプリング周波数ｆ１を２３．０４ＭＨｚとし、クロック信号の周波数を２３．０４ＭＨｚの８倍である１８４．３２ＭＨｚとする。
【００２１】
図２に示すクロック信号は、補間フィルタ１０のカウンタ回路２０に入力される信号であり、クロック信号の８パルス分が入力信号Ｉの幅（時間幅）となる。入力信号Ｉは、信号ｄ０、ｄ１、ｄ２、ｄ３、ｄ４、・・・、というように複数の信号を有し、補間フィルタ１０には、信号ｄ０、ｄ１、ｄ２、ｄ３、ｄ４、・・・、が入力信号Ｉとして順次入力される。つまり、信号ｄ１が入力信号Ｉとして入力されると、次に信号ｄ２が入力信号Ｉとして入力され、次に信号ｄ３が入力信号Ｉとして入力される。
【００２２】
また、各遅延器１２は、クロック信号の８パルスに１回だけ、入力された信号を入力信号Ｉの幅（Δｔ）分遅延させるので、補間フィルタ１０に入力信号Ｉとして信号ｄ７が入力される場合は、遅延器１２−１から出力される信号は、Δｔ遅延された入力信号Ｉ、つまり、信号ｄ６であり、遅延器１２−２から出力される信号は、２×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ５であり、遅延器１２−３から出力される信号は、３×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ４であり、遅延器１２−４から出力される信号は、４×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ３であり、遅延器１２−５から出力される信号は、５×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ２であり、遅延器１２−６から出力される信号は、６×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ１であり、遅延器１２−７から出力される信号は、７×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ０である。
【００２３】
カウンタ回路２０は、入力されたクロック信号のパルス数をカウントし、カウントしたカウント値を各マルチプレクサ１４に入力する。各マルチプレクサ１４は、入力されたカウント値に応じて、入力される８つのタップ係数ｔｎのうち、いずれか１つのタップ係数ｔｎを選択して各乗算器１６に出力する。
【００２４】
各マルチプレクサ１４は、カウント値が１の場合は、入力される複数のタップ係数ｔｎのうち、番号が最も小さいタップ係数ｔｎを選択して出力し、カウント値が２の場合は、入力される複数のタップ係数ｔｎのうち、次に（２番目に）番号が小さいタップ係数ｔｎを選択して出力し、カウント値が３の場合は、入力される複数のタップ係数ｔｎのうち、３番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が４の場合は、入力される複数のタップ係数ｔｎのうち、４番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が５の場合は、入力される複数のタップ係数ｔｎのうち、５番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が６の場合は、入力される複数のタップ係数ｔｎのうち、６番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が７の場合は、入力される複数のタップ係数ｔｎのうち、７番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が８の場合は、入力される複数のタップ係数ｔｎのうち、番号が一番大きいタップ係数ｔｎを選択して出力する。なお、説明を簡単にするため、図２では、カウンタ回路２０は、カウント値が８になるとリセットされる。
【００２５】
例えば、入力されたカウント値が１の場合は、マルチプレクサ１４−０は、タップ係数ｔ００を選択して乗算器１６−０に出力し、マルチプレクサ１４−１は、タップ係数ｔ０８を選択して乗算器１６−１に出力し、マルチプレクサ１４−２は、タップ係数ｔ１６を選択して乗算器１６−２に出力し、マルチプレクサ１４−３は、タップ係数ｔ２４を選択して乗算器１６−３に出力し、マルチプレクサ１４−４は、タップ係数ｔ３２を選択して乗算器１６−４に出力し、マルチプレクサ１４−５は、タップ係数ｔ４０を選択して乗算器１６−５に出力し、マルチプレクサ１４−６は、タップ係数ｔ４８を選択して乗算器１６−６に出力し、マルチプレクサ１４−７は、タップ係数ｔ５６を選択して乗算器１６−７に出力する。
【００２６】
また、例えば、入力されたカウント値が５の場合は、マルチプレクサ１４−０は、タップ係数ｔ０４を選択して乗算器１６−０に出力し、マルチプレクサ１４−１は、タップ係数ｔ１２を選択して乗算器１６−１に出力し、マルチプレクサ１４−２は、タップ係数ｔ２０を選択して乗算器１６−２に出力し、マルチプレクサ１４−３は、タップ係数ｔ２８を選択して乗算器１６−３に出力し、マルチプレクサ１４−４は、タップ係数ｔ３６を選択して乗算器１６−４に出力し、マルチプレクサ１４−５は、タップ係数ｔ４４を選択して乗算器１６−５に出力し、マルチプレクサ１４−６は、タップ係数ｔ５２を選択して乗算器１６−６に出力し、マルチプレクサ１４−７は、タップ係数ｔ６０を選択して乗算器１６−７に出力する。
【００２７】
したがって、乗算器１６−０は、補間フィルタ１０に入力信号Ｉとして信号ｄ７が入力されている場合であって、カウント値が１の場合は、信号ｄ７とタップ係数ｔ００とを乗算し、カウント値が２の場合は、信号ｄ７とタップ係数ｔ０１とを乗算し、カウント値が３の場合は、信号ｄ７とタップ係数ｔ０２とを乗算し、カウント値が４の場合は、信号ｄ７とタップ係数ｔ０３とを乗算し、カウント値が５の場合は、信号ｄ７とタップ係数ｔ０４とを乗算し、カウント値が６の場合は、信号ｄ７とタップ係数ｔ０５とを乗算し、カウント値が７の場合は、信号ｄ７とタップ係数ｔ０６とを乗算し、カウント値が８の場合は、信号ｄ７とタップ係数ｔ０７とを乗算する。
【００２８】
また、乗算器１６−１は、補間フィルタ１０に入力信号Ｉとして信号ｄ７が入力されている場合であって、カウント値が１の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ０８とを乗算し、カウント値が２の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ０９とを乗算し、カウント値が３の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１０とを乗算し、カウント値が４の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１１とを乗算し、カウント値が５の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１２とを乗算し、カウント値が６の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１３とを乗算し、カウント値が７の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１４とを乗算し、カウント値が８の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１５とを乗算する。
【００２９】
乗算器１６−２〜１６−７も同様に、前段の遅延器１２が出力した信号とカウント値に応じてマルチプレクサ１４−２〜１４−７が出力したタップ係数ｔｎとを乗算していく。複数の加算器１８は、各乗算器１６が出力した信号を加算して、サンプリング周波数ｆ２の出力信号Ｏを出力する。このときの出力信号Ｏのサンプリング周波数ｆ２は、１８４．３２ＭＨｚとなる。
【００３０】
図２において、マルチプレクサ１４が出力するタップ係数ｔｎのうち、斜線で表しているタップ係数ｔｎは、８倍に変換されたサンプリング周波数を１／３倍に変換した（１／３に間引いた）場合に、入力信号Ｉのサンプリング周波数の変換に用いられるタップ係数ｔｎを示す。図２に示すように、８倍に変換されるサンプリング周波数を１／３倍に間引くため、用いられるタップ係数ｔｎも、１／３に間引かれている。したがって、１／３に間引く場合は、各乗算器１６が出力するサンプル信号は、図３に示すようになる。なお、図３においては、図２に示すタイムチャートを１／３に間引いたものなので、クロック信号の周波数は、１８４．３２ＭＨｚの１／３倍である６１．４４ＭＨｚとなる。このときの、出力信号Ｏのサンプリング周波数ｆ２は、入力信号Ｉのサンプリング周波数ｆ１の８／３倍である、６１．４４ＭＨｚとなる。
【００３１】
したがって、各乗算器１６が図３に示すようなサンプル信号を出力するようにすれば、入力信号Ｉのサンプリング周波数ｆ１を８／３倍の周波数に変換することができる。
【００３２】
図４は、各乗算器１６が図３に示すような信号を出力するように、補間フィルタ１０に入力される入力信号Ｉと、マルチプレクサ１４が選択して出力するタップ係数ｔｎのタイムチャートである。ここで、クロック信号の周波数は、出力信号Ｏのサンプリング周波数ｆ２と同じ、６１．４４ＭＨｚである。
【００３３】
入力信号Ｉは、補間フィルタ１０に入力される信号ｄ７、ｄ８は、クロック信号の３パルス分の幅を有し、信号ｄ９は、クロック信号の２パルス分の幅を有する。この場合も、カウンタ回路２０は、カウント値が８になるとリセットされる。
【００３４】
各遅延器１２は、入力された信号をクロック信号の幅分（クロック信号の３パルス分又は２パルス分）遅延させる。ここで、各遅延器１２は、入力された信号をクロック信号の３パルス分遅延させ、３回に１回は、入力された信号をクロック信号の２パルス分遅延させる。各遅延器１２の出力タイミングは互いに同期している。
【００３５】
補間フィルタ１０に入力信号Ｉとして、クロック信号の３パルス分の幅の信号ｄ７が入力される期間は、遅延器１２−１〜１２−７から信号ｄ６、ｄ５、ｄ４、ｄ３、ｄ２、ｄ１、ｄ０が出力され、補間フィルタ１０に入力信号Ｉとして、クロック信号の３パルス分の幅の信号ｄ８が入力される期間は、遅延器１２−１〜１２−７から信号ｄ７、ｄ６、ｄ５、ｄ４、ｄ３、ｄ２、ｄ１が出力され、補間フィルタ１０に入力信号Ｉとして、クロック信号の２パルス分の幅の信号ｄ９が入力される期間は、遅延器１２−１〜１２−７から信号ｄ８、ｄ７、ｄ６、ｄ５、ｄ４、ｄ３、ｄ２が出力される。
【００３６】
また、各マルチプレクサ１４は、カウント値が１の場合は、入力される複数のタップ係数ｔｎのうち、最も番号が小さいタップ係数ｔｎを選択して出力し、カウント値が２の場合は、入力される複数のタップ係数ｔｎのうち、４番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が３の場合は、入力される複数のタップ係数ｔｎのうち、７番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が４の場合は、入力される複数のタップ係数ｔｎのうち、２番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が５の場合は、入力される複数のタップ係数ｔｎのうち、５番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が６の場合は、入力される複数のタップ係数ｔｎのうち、番号が最も大きいタップ係数ｔｎを選択して出力し、カウント値が７の場合は、入力される複数のタップ係数ｔｎのうち、３番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が８の場合は、入力される複数のタップ係数ｔｎのうち、６番目に番号が小さいタップ係数ｔｎを選択して出力する。
【００３７】
例えば、入力されたカウント値が２の場合は、マルチプレクサ１４−０は、タップ係数ｔ０３を選択して乗算器１６−０に出力し、マルチプレクサ１４−１は、タップ係数ｔ１１を選択して乗算器１６−１に出力し、マルチプレクサ１４−２は、タップ係数ｔ１９を選択して乗算器１６−２に出力し、マルチプレクサ１４−３は、タップ係数ｔ２７を選択して乗算器１６−３に出力し、マルチプレクサ１４−４は、タップ係数ｔ３５を選択して乗算器１６−４に出力し、マルチプレクサ１４−５は、タップ係数ｔ４３を選択して乗算器１６−５に出力し、マルチプレクサ１４−６は、タップ係数ｔ５１を選択して乗算器１６−６に出力し、マルチプレクサ１４−７は、タップ係数ｔ５９を選択して乗算器１６−７に出力する。
【００３８】
また、例えば、入力されたカウント値が６の場合は、マルチプレクサ１４−０は、タップ係数ｔ０７を選択して乗算器１６−０に出力し、マルチプレクサ１４−１は、タップ係数ｔ１５を選択して乗算器１６−１に出力し、マルチプレクサ１４−２は、タップ係数ｔ２３を選択して乗算器１６−２に出力し、マルチプレクサ１４−３は、タップ係数ｔ３１を選択して乗算器１６−３に出力し、マルチプレクサ１４−４は、タップ係数ｔ３９を選択して乗算器１６−４に出力し、マルチプレクサ１４−５は、タップ係数ｔ４７を選択して乗算器１６−５に出力し、マルチプレクサ１４−６は、タップ係数ｔ５５を選択して乗算器１６−６に出力し、マルチプレクサ１４−７は、タップ係数ｔ６３を選択して乗算器１６−７に出力する。
【００３９】
また、例えば、入力されたカウント値が８の場合は、マルチプレクサ１４−０は、タップ係数ｔ０５を選択して乗算器１６−０に出力し、マルチプレクサ１４−１は、タップ係数ｔ１３を選択して乗算器１６−１に出力し、マルチプレクサ１４−２は、タップ係数ｔ２１を選択して乗算器１６−２に出力し、マルチプレクサ１４−３は、タップ係数ｔ２９を選択して乗算器１６−３に出力し、マルチプレクサ１４−４は、タップ係数ｔ３７を選択して乗算器１６−４に出力し、マルチプレクサ１４−５は、タップ係数ｔ４５を選択して乗算器１６−５に出力し、マルチプレクサ１４−６は、タップ係数ｔ５３を選択して乗算器１６−６に出力し、マルチプレクサ１４−７は、タップ係数ｔ６１を選択して乗算器１６−７に出力する。
【００４０】
したがって、カウント値が２の場合は、乗算器１６−０は、信号ｄ７とタップ係数ｔ０３とを乗算し、乗算器１６−１は、信号ｄ６とタップ係数ｔ１１とを乗算し、乗算器１６−２は、信号ｄ５とタップ係数ｔ１９とを乗算し、乗算器１６−３は、信号ｄ４とタップ係数ｔ２７とを乗算し、乗算器１６−４は、信号ｄ３とタップ係数ｔ３５とを乗算し、乗算器１６−５は、信号ｄ２とタップ係数ｔ４３とを乗算し、乗算器１６−６は、信号ｄ１とタップ係数ｔ５１とを乗算し、乗算器１６−７は、信号ｄ０とタップ係数ｔ５９とを乗算する。
【００４１】
また、カウント値が６の場合は、乗算器１６−０は、信号ｄ８とタップ係数ｔ０７とを乗算し、乗算器１６−１は、信号ｄ７とタップ係数ｔ１５とを乗算し、乗算器１６−２は、信号ｄ６とタップ係数ｔ２３とを乗算し、乗算器１６−３は、信号ｄ５とタップ係数ｔ３１とを乗算し、乗算器１６−４は、信号ｄ４とタップ係数ｔ３９とを乗算し、乗算器１６−５は、信号ｄ３とタップ係数ｔ４７とを乗算し、乗算器１６−６は、信号ｄ２とタップ係数ｔ５５とを乗算し、乗算器１６−７は、信号ｄ１とタップ係数ｔ６３とを乗算する。
【００４２】
また、カウント値が８の場合は、乗算器１６−０は、信号ｄ９とタップ係数ｔ０５とを乗算し、乗算器１６−１は、信号ｄ８とタップ係数ｔ１３とを乗算し、乗算器１６−２は、信号ｄ７とタップ係数ｔ２１とを乗算し、乗算器１６−３は、信号ｄ６とタップ係数ｔ２９とを乗算し、乗算器１６−４は、信号ｄ５とタップ係数ｔ３７とを乗算し、乗算器１６−５は、信号ｄ４とタップ係数ｔ４５とを乗算し、乗算器１６−６は、信号ｄ３とタップ係数ｔ５３とを乗算し、乗算器１６−７は、信号ｄ２とタップ係数ｔ６１とを乗算する。
【００４３】
このように、カウンタ回路２０がカウントしたカウント値に応じて各マルチプレクサ１４が出力するタップ係数ｔｎを図４に示すように定めておけば、つまり、各マルチプレクサ１４が、サンプリング周波数ｆ１をサンプリング周波数ｆ２に変換するためのサンプル信号を算出するのに必要なタップ係数を、カウント値に応じて出力するように定めておけば、各乗算器１６が出力する信号は、図３に示すようになり、入力信号Ｉのサンプリング周波数を８／３倍のサンプリング周波数に変換することができる。
【００４４】
次に、補間フィルタ１０に、図４に示すような入力信号Ｉを入力するために、サンプリング周波数変換装置３０は、図５に示すように、補間フィルタ１０と、補間フィルタ１０の前段に設けられたＦＩＦＯ回路３２とを有する。ＦＩＦＯ回路３２には、サンプリング周波数ｆ１（２３．０４ＭＨｚ）の入力信号Ｉと、２３．０４ＭＨｚのクロック信号１（第１クロック信号）と、６１．４４ＭＨｚのクロック信号２（第２クロック信号）とが入力される。なお、出力信号Ｏのサンプリング周波数ｆ２は、６１．４４ＭＨｚとする。
【００４５】
図６に示すように、ＦＩＦＯ回路３２には、クロック信号１と同期して、信号ｄ１、ｄ２、ｄ３、・・・・、の入力信号Ｉが入力される。ＦＩＦＯ回路３２は、クロック信号１に同期して、入力された入力信号Ｉをライトポインタｗｐｎ（ｎ＝００，０１，０２，０３，・・・）に対応する記憶領域に記憶する。例えば、ＦＩＦＯ回路３２は、信号ｄ７が入力されると、ライトポインタｗｐ０７に対応する記憶領域に信号ｄ７を記憶し、信号ｄ８が入力されると、ライトポインタｗｐ０８に対応する記憶領域に信号ｄ８を記憶し、信号ｄ９が入力されると、ライトポインタｗｐ０９に対応する記憶領域に信号ｄ９を記憶させる。
【００４６】
また、ＦＩＦＯ回路３２は、クロック信号２に基づいて、リードポインタｒｐｎ（ｎ＝００，０１，０２，０３，・・・）に対応した記憶領域に記憶した入力信号を出力する。例えば、ＦＩＦＯ回路３２は、信号ｄ７が記憶された後に、リードポインタｒｐ０７に対応する記憶領域に記憶された信号ｄ７を、クロック信号２の３パルス分出力する。そして、信号ｄ８が記憶された後に、リードポインタｒｐ０８に対応する記憶領域に記憶された信号ｄ８を、クロック信号２の３パルス分出力する。そして、信号ｄ９が記憶された後に、リードポインタｒｐ０９に対応する記憶領域に記憶された信号ｄ９を、クロック信号２の２パルス分出力する。つまり、ＦＩＦＯ回路３２は、サンプリング周波数ｆ１をサンプリング周波数ｆ２に変換するためのサンプル信号を算出するのに必要な幅に、入力信号Ｉの幅を変更する。これにより、図４に示すような入力信号Ｉを補間フィルタ１０に出力することができる。なお、ライトポインタｗｐｎ及びリードポインタｒｐｎに対応する記憶領域は同一である。例えば、ライトポインタｗｐ０７及びリードポインタｒｐ０７に対応する記憶領域は同一である。
【００４７】
このように、入力信号Ｉのサンプリング周波数の８／３倍のサンプリング周波数の変換に必要なタップ係数のみを用いてサンプル信号を算出するので、分数比で入力信号のサンプリング周波数を変換することができ、サンプリング周波数の変換に必要な計算量を減少させることができる。また、出力信号Ｏのサンプリング周波数より高周波数のクロック信号が不要となる。つまり、入力信号Ｉのサンプリング周波数ｆ１を８倍にしてから、１／３倍に間引く場合であって、サンプリング周波数ｆ１が２３．０４ＭＨｚの場合、１８４．３２ＭＨｚのクロック信号が必要となるが、出力信号Ｏのサンプリング周波数ｆ２より高周波数になってしまうが、本実施の形態では、出力信号Ｏのサンプリング周波数ｆ２より低周波数である、２３．０４ＭＨｚのクロック信号１と６１．４４ＭＨｚのクロック信号２があれば良い。
【００４８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００４９】
１０…補間フィルタ １２…遅延器
１４…マルチプレクサ １６…乗算器
１８…加算器 ２０…カウンタ回路
３０…サンプリング周波数変換装置 ３２…ＦＩＦＯ回路
【技術分野】
【０００１】
本発明は、入力信号のサンプリング周波数を分数比で変換することができるサンプリング周波数変換装置に関する。
【背景技術】
【０００２】
下記特許文献１には、入力信号のサンプリング周波数をＭ倍にアップサンプリングしてから、１／Ｎ倍にダウンサンプリングすることで（１／Ｎに間引くことで）、入力信号のサンプリング周波数を、分数比Ｍ／Ｎに変換することが記載されている。
【０００３】
また、下記特許文献２には、アップサンプリングする場合に、各入力信号の各離散データ間に０を挿入することなく、補間処理を行うことができるサンプリングレート変換装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−００４８４８号公報
【特許文献２】特開２００９−２３２０７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１は、入力信号のサンプリング周波数をアップサンプリングからダウンサンプリングするので、実際に必要のないサンプル信号を算出してしまい、計算量が増大する。また、前記特許文献２は、離散データ間に０を挿入することなく、補間処理を行うことができるが、上記特許文献１に記載された手法でしか、入力信号のサンプリング周波数を分数比に変換することができない。
【０００６】
そこで本発明は、かかる従来の問題点に鑑みてなされたものであり、必要なサンプル信号のみを算出して分数比で入力信号のサンプリング周波数を変換するサンプリング周波数変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、第１クロック信号に同期した前記入力信号の幅を変更するＦＩＦＯ回路と、ＦＩＦＯ回路が出力する前記入力信号の第１サンプリング周波数を、前記第１サンプリング周波数のＭ／Ｎ倍の分数比である第２サンプリング周波数に変換する補間フィルタを備え、前記ＦＩＦＯ回路は、前記第２サンプリング周波数と同じ周波数の第２クロック信号を用いて、入力された前記入力信号の幅を変更して、前記補間フィルタに出力し、前記補間フィルタは、カスケード接続された複数の遅延器と、前記補間フィルタに入力された前記入力信号及び前記遅延器が出力する信号とタップ係数とを乗算してサンプル信号を得る複数の乗算器と、前記複数の乗算器が出力した前記サンプル信号を加算する複数の加算器と、前記第２クロック信号のパルス数をカウントするカウンタ回路を有し、該カウンタ回路のカウント値に応じたタップ係数を前記複数の乗算器に出力することで、前記入力信号の前記第１サンプリング周波数を前記第２サンプリング周波数に変換することを特徴とする。
【０００８】
前記ＦＩＦＯ回路は、前記第１サンプリング周波数及び前記第２サンプリング周波数に応じて前記入力信号の幅を変更し、前記カウンタ回路のカウント値に応じたタップ係数は、前記第１サンプリング周波数及び前記第２サンプリング周波数に応じて決められる。
【０００９】
前記カウンタ回路のカウント値に応じたタップ係数は、前記入力信号の前記第１サンプリング周波数を前記第２サンプリング周波数に変換するための前記サンプル信号を算出するのに必要なタップ係数である。
【００１０】
前記ＦＩＦＯ回路は、前記第１サンプリング周波数を前記第２サンプリング周波数に変換するための前記サンプル信号を算出するのに必要な幅に、前記入力信号の幅を変更する。
【発明の効果】
【００１１】
本願発明によれば、必要なサンプルのみを算出して分数比で入力信号のサンプリング周波数を変換することができ、サンプリング周波数の変換に必要な計算量を減少させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態に係る補間フィルタの構成を示す図である。
【図２】サンプリング周波数を８倍の周波数に変換する場合のタイムチャートを示す図である。
【図３】図２において斜線で示したタップ係数のみを用いて、乗算器が出力する信号のタイムチャートを示す図である。
【図４】各乗算器が図３に示すような信号を出力するように、補間フィルタに入力される入力信号Ｉと、マルチプレクサが選択して出力するタップ係数のタイムチャートである。
【図５】サンプリング周波数変換装置の構成を示す図である。
【図６】図５に示すＦＩＦＯ回路に入力される入力信号Ｉ及びＦＩＦＯ回路から出力される入力信号Ｉを示す図である。
【発明を実施するための形態】
【００１３】
本発明に係るサンプリング周波数変換装置について、好適な実施の形態を掲げ、添付の図面を参照しながら以下、詳細に説明する。
【００１４】
図１は、実施の形態に係るサンプリング周波数変換装置の補間フィルタ１０の構成を示す図である。補間フィルタ１０は、Ｍ／Ｎ倍（本実施の形態においては、Ｍ＝８，Ｎ＝３とする。つまり、８／３倍）に入力信号のサンプリング周波数を変換するものであり、入力信号Ｉのサンプリング周波数（第１サンプリング周波数）をｆ１、補間フィルタ１０の出力信号Ｏのサンプリング周波数（第２サンプリング周波数）をｆ２とする。
【００１５】
補間フィルタ１０は、複数の遅延器１２、複数のマルチプレクサ１４、複数の乗算器１６、複数の加算器１８、及びカウンタ回路２０を有する。遅延器１２は、入力された信号を所定時間遅延させて出力する。複数の遅延器１２は、カスケード接続されており、初段の遅延器１２−１には、入力信号Ｉが入力され、２段以降の遅延器１２（１２−２〜１２−７）は、前段の遅延器１２（１２−１〜１２−６）の出力が入力される。この遅延器１２は、信号が入力されるタイミングで、前回入力された信号を出力するものであり、各遅延器１２の出力タイミングは互いに同期している。なお、遅延器１２−１〜１２−７を総称して遅延器１２と呼ぶ。
【００１６】
各マルチプレクサ１４は、８つのタップ係数ｔｎ（ｎ＝００〜６３）が入力され、入力される８つのタップ係数ｔｎのうち、カウンタ回路２０から送られてくるカウント値にしたがって、何れか１つのタップ係数を選択して出力する。詳しくは、マルチプレクサ１４−０には、タップ係数ｔ００〜ｔ０７が入力され、マルチプレクサ１４−１には、タップ係数ｔ０８〜ｔ１５が入力され、マルチプレクサ１４−２には、タップ係数ｔ１６〜ｔ２３が入力され、マルチプレクサ１４−３には、タップ係数ｔ２４〜ｔ３１が入力され、マルチプレクサ１４−４には、タップ係数ｔ３２〜ｔ３９が入力され、マルチプレクサ１４−５には、タップ係数ｔ４０〜ｔ４７が入力され、マルチプレクサ１４−６には、タップ係数ｔ４８〜ｔ５５が入力され、マルチプレクサ１４−７には、タップ係数ｔ５６〜ｔ６３が入力される。このタップ係数ｔｎの「ｔｎ（ｔ００〜ｔ６３）」は、タップ係数の値そのものを示すものではなく、入力されるタップ係数の番号を示す。なお、マルチプレクサ１４−０〜１４−７を総称してマルチプレクサ１４と呼ぶ。
【００１７】
乗算器１６は、入力信号Ｉ又は遅延器１２によって遅延された入力信号Ｉと、マルチプレクサ１４が出力したタップ係数ｔｎを乗算してサンプル信号を得る。詳しくは、乗算器１６−０は、入力信号Ｉとマルチプレクサ１４−０が出力するタップ係数ｔｎとを乗算し、乗算器１６−１は、遅延器１２−１が出力する信号と、マルチプレクサ１４−１が出力するタップ係数ｔｎとを乗算し、乗算器１６−２は、遅延器１２−２が出力する信号と、マルチプレクサ１４−２が出力するタップ係数ｔｎとを乗算し、乗算器１６−３は、遅延器１２−３が出力する信号と、マルチプレクサ１４−３が出力するタップ係数ｔｎとを乗算し、乗算器１６−４は、遅延器１２−４が出力する信号と、マルチプレクサ１４−４が出力するタップ係数ｔｎとを乗算し、乗算器１６−５は、遅延器１２−５が出力する信号と、マルチプレクサ１４−５が出力するタップ係数ｔｎとを乗算し、乗算器１６−６は、遅延器１２−６が出力する信号と、マルチプレクサ１４−６が出力するタップ係数ｔｎとを乗算し、乗算器１６−７は、遅延器１２−７が出力する信号と、マルチプレクサ１４−７が出力するタップ係数ｔｎとを乗算する。
【００１８】
複数の加算器１８は、複数の乗算器１６が出力するサンプル信号を加算して出力する。この全ての加算器１８によって加算されたサンプル信号がサンプリング周波数ｆ２の出力信号Ｏとなる。詳しくは、加算器１８−１は、乗算器１６−０及び乗算器１６−１が出力したサンプル信号を加算し、加算器１８−２は、加算器１８−１が出力した信号と乗算器１６−２が出力したサンプル信号とを加算し、加算器１８−３は、加算器１８−２が出力した信号と乗算器１６−３が出力したサンプル信号とを加算し、加算器１８−４は、加算器１８−３が出力した信号と乗算器１６−４が出力したサンプル信号とを加算し、加算器１８−５は、加算器１８−４が出力した信号と乗算器１６−５が出力したサンプル信号とを加算し、加算器１８−６は、加算器１８−５が出力した信号と乗算器１６−６が出力したサンプル信号とを加算し、加算器１８−７は、加算器１８−６が出力した信号と乗算器１６−７が出力したサンプル信号とを加算する。したがって、この加算器１８−７が出力する信号が、サンプリング周波数ｆ２の出力信号Ｏとなる。これにより、入力信号Ｉのサンプリング周波数ｆ１がサンプリング周波数ｆ２に変換される。
【００１９】
なお、カウンタ回路２０は、入力されたクロック信号をカウントしていき、各マルチプレクサ１４にカウント値を出力する。
【００２０】
次に、８／３倍へのサンプリング周波数ｆ１の変換を説明する前に、図１の補間フィルタ１０を用いて、サンプリング周波数ｆ１を８倍に変換する場合について説明する。図２は、入力信号Ｉのサンプリング周波数ｆ１を８倍の周波数に変換する場合のタイムチャートを示す図である。ここで、入力信号Ｉのサンプリング周波数ｆ１を２３．０４ＭＨｚとし、クロック信号の周波数を２３．０４ＭＨｚの８倍である１８４．３２ＭＨｚとする。
【００２１】
図２に示すクロック信号は、補間フィルタ１０のカウンタ回路２０に入力される信号であり、クロック信号の８パルス分が入力信号Ｉの幅（時間幅）となる。入力信号Ｉは、信号ｄ０、ｄ１、ｄ２、ｄ３、ｄ４、・・・、というように複数の信号を有し、補間フィルタ１０には、信号ｄ０、ｄ１、ｄ２、ｄ３、ｄ４、・・・、が入力信号Ｉとして順次入力される。つまり、信号ｄ１が入力信号Ｉとして入力されると、次に信号ｄ２が入力信号Ｉとして入力され、次に信号ｄ３が入力信号Ｉとして入力される。
【００２２】
また、各遅延器１２は、クロック信号の８パルスに１回だけ、入力された信号を入力信号Ｉの幅（Δｔ）分遅延させるので、補間フィルタ１０に入力信号Ｉとして信号ｄ７が入力される場合は、遅延器１２−１から出力される信号は、Δｔ遅延された入力信号Ｉ、つまり、信号ｄ６であり、遅延器１２−２から出力される信号は、２×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ５であり、遅延器１２−３から出力される信号は、３×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ４であり、遅延器１２−４から出力される信号は、４×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ３であり、遅延器１２−５から出力される信号は、５×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ２であり、遅延器１２−６から出力される信号は、６×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ１であり、遅延器１２−７から出力される信号は、７×Δｔ遅延された入力信号Ｉ、つまり、信号ｄ０である。
【００２３】
カウンタ回路２０は、入力されたクロック信号のパルス数をカウントし、カウントしたカウント値を各マルチプレクサ１４に入力する。各マルチプレクサ１４は、入力されたカウント値に応じて、入力される８つのタップ係数ｔｎのうち、いずれか１つのタップ係数ｔｎを選択して各乗算器１６に出力する。
【００２４】
各マルチプレクサ１４は、カウント値が１の場合は、入力される複数のタップ係数ｔｎのうち、番号が最も小さいタップ係数ｔｎを選択して出力し、カウント値が２の場合は、入力される複数のタップ係数ｔｎのうち、次に（２番目に）番号が小さいタップ係数ｔｎを選択して出力し、カウント値が３の場合は、入力される複数のタップ係数ｔｎのうち、３番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が４の場合は、入力される複数のタップ係数ｔｎのうち、４番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が５の場合は、入力される複数のタップ係数ｔｎのうち、５番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が６の場合は、入力される複数のタップ係数ｔｎのうち、６番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が７の場合は、入力される複数のタップ係数ｔｎのうち、７番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が８の場合は、入力される複数のタップ係数ｔｎのうち、番号が一番大きいタップ係数ｔｎを選択して出力する。なお、説明を簡単にするため、図２では、カウンタ回路２０は、カウント値が８になるとリセットされる。
【００２５】
例えば、入力されたカウント値が１の場合は、マルチプレクサ１４−０は、タップ係数ｔ００を選択して乗算器１６−０に出力し、マルチプレクサ１４−１は、タップ係数ｔ０８を選択して乗算器１６−１に出力し、マルチプレクサ１４−２は、タップ係数ｔ１６を選択して乗算器１６−２に出力し、マルチプレクサ１４−３は、タップ係数ｔ２４を選択して乗算器１６−３に出力し、マルチプレクサ１４−４は、タップ係数ｔ３２を選択して乗算器１６−４に出力し、マルチプレクサ１４−５は、タップ係数ｔ４０を選択して乗算器１６−５に出力し、マルチプレクサ１４−６は、タップ係数ｔ４８を選択して乗算器１６−６に出力し、マルチプレクサ１４−７は、タップ係数ｔ５６を選択して乗算器１６−７に出力する。
【００２６】
また、例えば、入力されたカウント値が５の場合は、マルチプレクサ１４−０は、タップ係数ｔ０４を選択して乗算器１６−０に出力し、マルチプレクサ１４−１は、タップ係数ｔ１２を選択して乗算器１６−１に出力し、マルチプレクサ１４−２は、タップ係数ｔ２０を選択して乗算器１６−２に出力し、マルチプレクサ１４−３は、タップ係数ｔ２８を選択して乗算器１６−３に出力し、マルチプレクサ１４−４は、タップ係数ｔ３６を選択して乗算器１６−４に出力し、マルチプレクサ１４−５は、タップ係数ｔ４４を選択して乗算器１６−５に出力し、マルチプレクサ１４−６は、タップ係数ｔ５２を選択して乗算器１６−６に出力し、マルチプレクサ１４−７は、タップ係数ｔ６０を選択して乗算器１６−７に出力する。
【００２７】
したがって、乗算器１６−０は、補間フィルタ１０に入力信号Ｉとして信号ｄ７が入力されている場合であって、カウント値が１の場合は、信号ｄ７とタップ係数ｔ００とを乗算し、カウント値が２の場合は、信号ｄ７とタップ係数ｔ０１とを乗算し、カウント値が３の場合は、信号ｄ７とタップ係数ｔ０２とを乗算し、カウント値が４の場合は、信号ｄ７とタップ係数ｔ０３とを乗算し、カウント値が５の場合は、信号ｄ７とタップ係数ｔ０４とを乗算し、カウント値が６の場合は、信号ｄ７とタップ係数ｔ０５とを乗算し、カウント値が７の場合は、信号ｄ７とタップ係数ｔ０６とを乗算し、カウント値が８の場合は、信号ｄ７とタップ係数ｔ０７とを乗算する。
【００２８】
また、乗算器１６−１は、補間フィルタ１０に入力信号Ｉとして信号ｄ７が入力されている場合であって、カウント値が１の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ０８とを乗算し、カウント値が２の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ０９とを乗算し、カウント値が３の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１０とを乗算し、カウント値が４の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１１とを乗算し、カウント値が５の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１２とを乗算し、カウント値が６の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１３とを乗算し、カウント値が７の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１４とを乗算し、カウント値が８の場合は、遅延器１２−１が出力する信号（つまり、信号ｄ６）とタップ係数ｔ１５とを乗算する。
【００２９】
乗算器１６−２〜１６−７も同様に、前段の遅延器１２が出力した信号とカウント値に応じてマルチプレクサ１４−２〜１４−７が出力したタップ係数ｔｎとを乗算していく。複数の加算器１８は、各乗算器１６が出力した信号を加算して、サンプリング周波数ｆ２の出力信号Ｏを出力する。このときの出力信号Ｏのサンプリング周波数ｆ２は、１８４．３２ＭＨｚとなる。
【００３０】
図２において、マルチプレクサ１４が出力するタップ係数ｔｎのうち、斜線で表しているタップ係数ｔｎは、８倍に変換されたサンプリング周波数を１／３倍に変換した（１／３に間引いた）場合に、入力信号Ｉのサンプリング周波数の変換に用いられるタップ係数ｔｎを示す。図２に示すように、８倍に変換されるサンプリング周波数を１／３倍に間引くため、用いられるタップ係数ｔｎも、１／３に間引かれている。したがって、１／３に間引く場合は、各乗算器１６が出力するサンプル信号は、図３に示すようになる。なお、図３においては、図２に示すタイムチャートを１／３に間引いたものなので、クロック信号の周波数は、１８４．３２ＭＨｚの１／３倍である６１．４４ＭＨｚとなる。このときの、出力信号Ｏのサンプリング周波数ｆ２は、入力信号Ｉのサンプリング周波数ｆ１の８／３倍である、６１．４４ＭＨｚとなる。
【００３１】
したがって、各乗算器１６が図３に示すようなサンプル信号を出力するようにすれば、入力信号Ｉのサンプリング周波数ｆ１を８／３倍の周波数に変換することができる。
【００３２】
図４は、各乗算器１６が図３に示すような信号を出力するように、補間フィルタ１０に入力される入力信号Ｉと、マルチプレクサ１４が選択して出力するタップ係数ｔｎのタイムチャートである。ここで、クロック信号の周波数は、出力信号Ｏのサンプリング周波数ｆ２と同じ、６１．４４ＭＨｚである。
【００３３】
入力信号Ｉは、補間フィルタ１０に入力される信号ｄ７、ｄ８は、クロック信号の３パルス分の幅を有し、信号ｄ９は、クロック信号の２パルス分の幅を有する。この場合も、カウンタ回路２０は、カウント値が８になるとリセットされる。
【００３４】
各遅延器１２は、入力された信号をクロック信号の幅分（クロック信号の３パルス分又は２パルス分）遅延させる。ここで、各遅延器１２は、入力された信号をクロック信号の３パルス分遅延させ、３回に１回は、入力された信号をクロック信号の２パルス分遅延させる。各遅延器１２の出力タイミングは互いに同期している。
【００３５】
補間フィルタ１０に入力信号Ｉとして、クロック信号の３パルス分の幅の信号ｄ７が入力される期間は、遅延器１２−１〜１２−７から信号ｄ６、ｄ５、ｄ４、ｄ３、ｄ２、ｄ１、ｄ０が出力され、補間フィルタ１０に入力信号Ｉとして、クロック信号の３パルス分の幅の信号ｄ８が入力される期間は、遅延器１２−１〜１２−７から信号ｄ７、ｄ６、ｄ５、ｄ４、ｄ３、ｄ２、ｄ１が出力され、補間フィルタ１０に入力信号Ｉとして、クロック信号の２パルス分の幅の信号ｄ９が入力される期間は、遅延器１２−１〜１２−７から信号ｄ８、ｄ７、ｄ６、ｄ５、ｄ４、ｄ３、ｄ２が出力される。
【００３６】
また、各マルチプレクサ１４は、カウント値が１の場合は、入力される複数のタップ係数ｔｎのうち、最も番号が小さいタップ係数ｔｎを選択して出力し、カウント値が２の場合は、入力される複数のタップ係数ｔｎのうち、４番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が３の場合は、入力される複数のタップ係数ｔｎのうち、７番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が４の場合は、入力される複数のタップ係数ｔｎのうち、２番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が５の場合は、入力される複数のタップ係数ｔｎのうち、５番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が６の場合は、入力される複数のタップ係数ｔｎのうち、番号が最も大きいタップ係数ｔｎを選択して出力し、カウント値が７の場合は、入力される複数のタップ係数ｔｎのうち、３番目に番号が小さいタップ係数ｔｎを選択して出力し、カウント値が８の場合は、入力される複数のタップ係数ｔｎのうち、６番目に番号が小さいタップ係数ｔｎを選択して出力する。
【００３７】
例えば、入力されたカウント値が２の場合は、マルチプレクサ１４−０は、タップ係数ｔ０３を選択して乗算器１６−０に出力し、マルチプレクサ１４−１は、タップ係数ｔ１１を選択して乗算器１６−１に出力し、マルチプレクサ１４−２は、タップ係数ｔ１９を選択して乗算器１６−２に出力し、マルチプレクサ１４−３は、タップ係数ｔ２７を選択して乗算器１６−３に出力し、マルチプレクサ１４−４は、タップ係数ｔ３５を選択して乗算器１６−４に出力し、マルチプレクサ１４−５は、タップ係数ｔ４３を選択して乗算器１６−５に出力し、マルチプレクサ１４−６は、タップ係数ｔ５１を選択して乗算器１６−６に出力し、マルチプレクサ１４−７は、タップ係数ｔ５９を選択して乗算器１６−７に出力する。
【００３８】
また、例えば、入力されたカウント値が６の場合は、マルチプレクサ１４−０は、タップ係数ｔ０７を選択して乗算器１６−０に出力し、マルチプレクサ１４−１は、タップ係数ｔ１５を選択して乗算器１６−１に出力し、マルチプレクサ１４−２は、タップ係数ｔ２３を選択して乗算器１６−２に出力し、マルチプレクサ１４−３は、タップ係数ｔ３１を選択して乗算器１６−３に出力し、マルチプレクサ１４−４は、タップ係数ｔ３９を選択して乗算器１６−４に出力し、マルチプレクサ１４−５は、タップ係数ｔ４７を選択して乗算器１６−５に出力し、マルチプレクサ１４−６は、タップ係数ｔ５５を選択して乗算器１６−６に出力し、マルチプレクサ１４−７は、タップ係数ｔ６３を選択して乗算器１６−７に出力する。
【００３９】
また、例えば、入力されたカウント値が８の場合は、マルチプレクサ１４−０は、タップ係数ｔ０５を選択して乗算器１６−０に出力し、マルチプレクサ１４−１は、タップ係数ｔ１３を選択して乗算器１６−１に出力し、マルチプレクサ１４−２は、タップ係数ｔ２１を選択して乗算器１６−２に出力し、マルチプレクサ１４−３は、タップ係数ｔ２９を選択して乗算器１６−３に出力し、マルチプレクサ１４−４は、タップ係数ｔ３７を選択して乗算器１６−４に出力し、マルチプレクサ１４−５は、タップ係数ｔ４５を選択して乗算器１６−５に出力し、マルチプレクサ１４−６は、タップ係数ｔ５３を選択して乗算器１６−６に出力し、マルチプレクサ１４−７は、タップ係数ｔ６１を選択して乗算器１６−７に出力する。
【００４０】
したがって、カウント値が２の場合は、乗算器１６−０は、信号ｄ７とタップ係数ｔ０３とを乗算し、乗算器１６−１は、信号ｄ６とタップ係数ｔ１１とを乗算し、乗算器１６−２は、信号ｄ５とタップ係数ｔ１９とを乗算し、乗算器１６−３は、信号ｄ４とタップ係数ｔ２７とを乗算し、乗算器１６−４は、信号ｄ３とタップ係数ｔ３５とを乗算し、乗算器１６−５は、信号ｄ２とタップ係数ｔ４３とを乗算し、乗算器１６−６は、信号ｄ１とタップ係数ｔ５１とを乗算し、乗算器１６−７は、信号ｄ０とタップ係数ｔ５９とを乗算する。
【００４１】
また、カウント値が６の場合は、乗算器１６−０は、信号ｄ８とタップ係数ｔ０７とを乗算し、乗算器１６−１は、信号ｄ７とタップ係数ｔ１５とを乗算し、乗算器１６−２は、信号ｄ６とタップ係数ｔ２３とを乗算し、乗算器１６−３は、信号ｄ５とタップ係数ｔ３１とを乗算し、乗算器１６−４は、信号ｄ４とタップ係数ｔ３９とを乗算し、乗算器１６−５は、信号ｄ３とタップ係数ｔ４７とを乗算し、乗算器１６−６は、信号ｄ２とタップ係数ｔ５５とを乗算し、乗算器１６−７は、信号ｄ１とタップ係数ｔ６３とを乗算する。
【００４２】
また、カウント値が８の場合は、乗算器１６−０は、信号ｄ９とタップ係数ｔ０５とを乗算し、乗算器１６−１は、信号ｄ８とタップ係数ｔ１３とを乗算し、乗算器１６−２は、信号ｄ７とタップ係数ｔ２１とを乗算し、乗算器１６−３は、信号ｄ６とタップ係数ｔ２９とを乗算し、乗算器１６−４は、信号ｄ５とタップ係数ｔ３７とを乗算し、乗算器１６−５は、信号ｄ４とタップ係数ｔ４５とを乗算し、乗算器１６−６は、信号ｄ３とタップ係数ｔ５３とを乗算し、乗算器１６−７は、信号ｄ２とタップ係数ｔ６１とを乗算する。
【００４３】
このように、カウンタ回路２０がカウントしたカウント値に応じて各マルチプレクサ１４が出力するタップ係数ｔｎを図４に示すように定めておけば、つまり、各マルチプレクサ１４が、サンプリング周波数ｆ１をサンプリング周波数ｆ２に変換するためのサンプル信号を算出するのに必要なタップ係数を、カウント値に応じて出力するように定めておけば、各乗算器１６が出力する信号は、図３に示すようになり、入力信号Ｉのサンプリング周波数を８／３倍のサンプリング周波数に変換することができる。
【００４４】
次に、補間フィルタ１０に、図４に示すような入力信号Ｉを入力するために、サンプリング周波数変換装置３０は、図５に示すように、補間フィルタ１０と、補間フィルタ１０の前段に設けられたＦＩＦＯ回路３２とを有する。ＦＩＦＯ回路３２には、サンプリング周波数ｆ１（２３．０４ＭＨｚ）の入力信号Ｉと、２３．０４ＭＨｚのクロック信号１（第１クロック信号）と、６１．４４ＭＨｚのクロック信号２（第２クロック信号）とが入力される。なお、出力信号Ｏのサンプリング周波数ｆ２は、６１．４４ＭＨｚとする。
【００４５】
図６に示すように、ＦＩＦＯ回路３２には、クロック信号１と同期して、信号ｄ１、ｄ２、ｄ３、・・・・、の入力信号Ｉが入力される。ＦＩＦＯ回路３２は、クロック信号１に同期して、入力された入力信号Ｉをライトポインタｗｐｎ（ｎ＝００，０１，０２，０３，・・・）に対応する記憶領域に記憶する。例えば、ＦＩＦＯ回路３２は、信号ｄ７が入力されると、ライトポインタｗｐ０７に対応する記憶領域に信号ｄ７を記憶し、信号ｄ８が入力されると、ライトポインタｗｐ０８に対応する記憶領域に信号ｄ８を記憶し、信号ｄ９が入力されると、ライトポインタｗｐ０９に対応する記憶領域に信号ｄ９を記憶させる。
【００４６】
また、ＦＩＦＯ回路３２は、クロック信号２に基づいて、リードポインタｒｐｎ（ｎ＝００，０１，０２，０３，・・・）に対応した記憶領域に記憶した入力信号を出力する。例えば、ＦＩＦＯ回路３２は、信号ｄ７が記憶された後に、リードポインタｒｐ０７に対応する記憶領域に記憶された信号ｄ７を、クロック信号２の３パルス分出力する。そして、信号ｄ８が記憶された後に、リードポインタｒｐ０８に対応する記憶領域に記憶された信号ｄ８を、クロック信号２の３パルス分出力する。そして、信号ｄ９が記憶された後に、リードポインタｒｐ０９に対応する記憶領域に記憶された信号ｄ９を、クロック信号２の２パルス分出力する。つまり、ＦＩＦＯ回路３２は、サンプリング周波数ｆ１をサンプリング周波数ｆ２に変換するためのサンプル信号を算出するのに必要な幅に、入力信号Ｉの幅を変更する。これにより、図４に示すような入力信号Ｉを補間フィルタ１０に出力することができる。なお、ライトポインタｗｐｎ及びリードポインタｒｐｎに対応する記憶領域は同一である。例えば、ライトポインタｗｐ０７及びリードポインタｒｐ０７に対応する記憶領域は同一である。
【００４７】
このように、入力信号Ｉのサンプリング周波数の８／３倍のサンプリング周波数の変換に必要なタップ係数のみを用いてサンプル信号を算出するので、分数比で入力信号のサンプリング周波数を変換することができ、サンプリング周波数の変換に必要な計算量を減少させることができる。また、出力信号Ｏのサンプリング周波数より高周波数のクロック信号が不要となる。つまり、入力信号Ｉのサンプリング周波数ｆ１を８倍にしてから、１／３倍に間引く場合であって、サンプリング周波数ｆ１が２３．０４ＭＨｚの場合、１８４．３２ＭＨｚのクロック信号が必要となるが、出力信号Ｏのサンプリング周波数ｆ２より高周波数になってしまうが、本実施の形態では、出力信号Ｏのサンプリング周波数ｆ２より低周波数である、２３．０４ＭＨｚのクロック信号１と６１．４４ＭＨｚのクロック信号２があれば良い。
【００４８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００４９】
１０…補間フィルタ １２…遅延器
１４…マルチプレクサ １６…乗算器
１８…加算器 ２０…カウンタ回路
３０…サンプリング周波数変換装置 ３２…ＦＩＦＯ回路
【特許請求の範囲】
【請求項１】
第１クロック信号に同期した入力信号の幅を変更するＦＩＦＯ回路と、ＦＩＦＯ回路が出力する前記入力信号の第１サンプリング周波数を、前記第１サンプリング周波数のＭ／Ｎ倍の分数比である第２サンプリング周波数に変換する補間フィルタを備え、
前記ＦＩＦＯ回路は、前記第２サンプリング周波数と同じ周波数の第２クロック信号を用いて、入力された前記入力信号の幅を変更して、前記補間フィルタに出力し、
前記補間フィルタは、
カスケード接続された複数の遅延器と、前記補間フィルタに入力された前記入力信号及び前記遅延器が出力する信号とタップ係数とを乗算してサンプル信号を得る複数の乗算器と、前記複数の乗算器が出力した前記サンプル信号を加算する複数の加算器と、前記第２クロック信号のパルス数をカウントするカウンタ回路を有し、前記カウンタ回路のカウント値に応じたタップ係数を前記複数の乗算器に出力することで、前記入力信号の前記第１サンプリング周波数を前記第２サンプリング周波数に変換する
ことを特徴とするサンプリング周波数変換装置。
【請求項２】
請求項１に記載のサンプリング周波数変換装置において、
前記ＦＩＦＯ回路は、前記第１サンプリング周波数及び前記第２サンプリング周波数に応じて前記入力信号の幅を変更し、
前記カウンタ回路のカウント値に応じたタップ係数は、前記第１サンプリング周波数及び前記第２サンプリング周波数に応じて決められる
ことを特徴とするサンプリング周波数変換装置。
【請求項３】
請求項１又は２に記載のサンプリング周波数変換装置において、
前記カウンタ回路のカウント値に応じたタップ係数は、前記入力信号の前記第１サンプリング周波数を前記第２サンプリング周波数に変換するための前記サンプル信号を算出するのに必要なタップ係数である
ことを特徴とするサンプリング周波数変換装置。
【請求項４】
請求項１〜３のいずれか１項に記載のサンプリング周波数変換装置において、
前記ＦＩＦＯ回路は、前記第１サンプリング周波数を前記第２サンプリング周波数に変換するための前記サンプル信号を算出するのに必要な幅に、前記入力信号の幅を変更する
ことを特徴とするサンプリング周波数変換装置。
【請求項１】
第１クロック信号に同期した入力信号の幅を変更するＦＩＦＯ回路と、ＦＩＦＯ回路が出力する前記入力信号の第１サンプリング周波数を、前記第１サンプリング周波数のＭ／Ｎ倍の分数比である第２サンプリング周波数に変換する補間フィルタを備え、
前記ＦＩＦＯ回路は、前記第２サンプリング周波数と同じ周波数の第２クロック信号を用いて、入力された前記入力信号の幅を変更して、前記補間フィルタに出力し、
前記補間フィルタは、
カスケード接続された複数の遅延器と、前記補間フィルタに入力された前記入力信号及び前記遅延器が出力する信号とタップ係数とを乗算してサンプル信号を得る複数の乗算器と、前記複数の乗算器が出力した前記サンプル信号を加算する複数の加算器と、前記第２クロック信号のパルス数をカウントするカウンタ回路を有し、前記カウンタ回路のカウント値に応じたタップ係数を前記複数の乗算器に出力することで、前記入力信号の前記第１サンプリング周波数を前記第２サンプリング周波数に変換する
ことを特徴とするサンプリング周波数変換装置。
【請求項２】
請求項１に記載のサンプリング周波数変換装置において、
前記ＦＩＦＯ回路は、前記第１サンプリング周波数及び前記第２サンプリング周波数に応じて前記入力信号の幅を変更し、
前記カウンタ回路のカウント値に応じたタップ係数は、前記第１サンプリング周波数及び前記第２サンプリング周波数に応じて決められる
ことを特徴とするサンプリング周波数変換装置。
【請求項３】
請求項１又は２に記載のサンプリング周波数変換装置において、
前記カウンタ回路のカウント値に応じたタップ係数は、前記入力信号の前記第１サンプリング周波数を前記第２サンプリング周波数に変換するための前記サンプル信号を算出するのに必要なタップ係数である
ことを特徴とするサンプリング周波数変換装置。
【請求項４】
請求項１〜３のいずれか１項に記載のサンプリング周波数変換装置において、
前記ＦＩＦＯ回路は、前記第１サンプリング周波数を前記第２サンプリング周波数に変換するための前記サンプル信号を算出するのに必要な幅に、前記入力信号の幅を変更する
ことを特徴とするサンプリング周波数変換装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−２３１２５７（Ｐ２０１２−２３１２５７Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１１−９７４７８（Ｐ２０１１−９７４７８）
【出願日】平成２３年４月２５日（２０１１．４．２５）
【出願人】（０００００４３３０）日本無線株式会社 (1,186)
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２３年４月２５日（２０１１．４．２５）
【出願人】（０００００４３３０）日本無線株式会社 (1,186)
[ Back to top ]