サンプルレート変換器
【課題】比較的小さいハードウェア量で、所望信号帯域において平坦な振幅特性と平坦な位相特性が得られ、かつ必要十分な折り返し信号除去能力を得る。
【解決手段】この発明は、周波数fsでサンプリングされた入力信号をフィードバックループによるフィルタリングによってサンプルレートを変換するサンプルレート変換器において、0からfs/N(Nは自然数)までの周波数帯域において少なくとも1より大きい利得で、入力信号とフィードバック信号を合成した合成信号を生成する生成手段(1)と、合成信号をN分の1のサンプルレートfs/Nにダウンサンプリングするダウンサンプラ(2)と、ダウンサンプリングされた合成信号をN倍のサンプルレートfsにアップサンプリングするアップサンプラ(3)と、アップサンプリングされた信号を、フィードバック信号として生成手段に出力する出力手段(3)とを具備して構成するようにしたものである。
【解決手段】この発明は、周波数fsでサンプリングされた入力信号をフィードバックループによるフィルタリングによってサンプルレートを変換するサンプルレート変換器において、0からfs/N(Nは自然数)までの周波数帯域において少なくとも1より大きい利得で、入力信号とフィードバック信号を合成した合成信号を生成する生成手段(1)と、合成信号をN分の1のサンプルレートfs/Nにダウンサンプリングするダウンサンプラ(2)と、ダウンサンプリングされた合成信号をN倍のサンプルレートfsにアップサンプリングするアップサンプラ(3)と、アップサンプリングされた信号を、フィードバック信号として生成手段に出力する出力手段(3)とを具備して構成するようにしたものである。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、サンプルレートを変換するサンプルレート変換器に関する。
【背景技術】
【0002】
例えばオーバーサンプリング型A/D変換器の高速デジタル信号出力をダウンサンプリングする場合、所望信号帯域に量子化ノイズの折り返し成分が発生し、信号劣化を招くことが問題となる。これに対して、従来は、デシメーションフィルタを採用して、折り返し成分の除去を行ったあとに、ダウンサンプルを行うようにしていた。このような構成で用いられるデシメーションフィルタは、位相直線性を有する特性が得られるFinite Impulse Response(FIR)フィルタが多く用いられており、その中でも特にsinc方式のフィルタが用いられてきた(例えば、特許文献1および特許文献2)。
【0003】
しかしながら、sinc方式のフィルタでは、櫛形の周波数特性を有するため、所望信号が広帯域になるに従い、折り返し成分が増加し、折り返しに対する除去能力が減少するだけでなく、信号振幅も劣化する。このため、高い折り返し信号除去比が必要なシステムでは高い次数のデシメーションフィルタが必要となり、ハードウェアが大きくなるという欠点があった。
【0004】
折り返しに対する除去能力を高める手段としては、ローパスフィルタを採用してデシメーションフィルタを構成することが有効であり、特にInfinite Impulse Response(IIR)フィルタによる実現は小さいハードウェアで高次フィルタが設計できる手段として有効な技術である。しかし、この方式では、フィルタの特性から位相直線性が保証されないことが課題となっている。
【特許文献1】特開平10−209815公報。
【特許文献2】米国特許第6501406号明細書。
【発明の開示】
【発明が解決しようとする課題】
【0005】
従来のサンプルレート変換器では、所望信号帯域において平坦な振幅特性と位相直線性を満たしつつ、不要信号に十分な抑圧特性を得ることが困難であり、所望の特性を得るためにはハードウェアが大きくなる問題や、位相特性が非平坦となるという問題があった。
【0006】
この発明は上記の問題を解決すべくなされたもので、比較的小さいハードウェア量で、所望信号帯域において平坦な振幅特性と平坦な位相特性が得られ、かつ必要十分な折り返し信号除去能力が得られるサンプルレート変換器を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記の目的を達成するために、この発明は、周波数fsでサンプリングされた入力信号をフィードバックループによるフィルタリングによってサンプルレートを変換するサンプルレート変換器において、0からfs/N(Nは自然数)までの周波数帯域において少なくとも1より大きい利得で、入力信号とフィードバック信号を合成した合成信号を生成する生成手段と、合成信号をN分の1のサンプルレートfs/Nにダウンサンプリングするダウンサンプラと、ダウンサンプリングされた合成信号をN倍のサンプルレートfsにアップサンプリングするアップサンプラと、アップサンプリングされた信号を、フィードバック信号として生成手段に出力する出力手段とを具備して構成するようにした。
【発明の効果】
【0008】
この発明によれば、比較的小さいハードウェア量で、所望信号帯域において平坦な振幅特性と平坦な位相特性が得られ、かつ必要十分な折り返し信号除去能力が得られるサンプルレート変換器を提供できる。
【発明を実施するための最良の形態】
【0009】
(第1の実施形態)
以下、図面を参照して、この発明の第1の実施形態に係るサンプルレート変換器について説明する。図1は、その構成を示すブロック図である。このサンプルレート変換器は、フィルタ回路1と、ダウンサンプラ回路2と、アップサンプラ回路3とを備え、これらによりフィードバックループ回路を形成している。
【0010】
フィルタ回路1は、周波数fsでサンプルされた入力信号が入力されるとともに、アップサンプラ回路3から出力されたフィードバック信号が入力され、上記入力信号とフィードバック信号の合成信号を出力する線形フィルタ回路である。より具体的には、フィルタ回路1は、所望信号帯域fs/Nにおいて少なくとも1より大きい利得を2つの入力信号に与え、これらの合成信号を周波数fsのサンプルレートで出力する機能を有する。これにより、ダウンサンプル時に所望信号帯域内に折り返す信号帯域において、所望信号帯域の利得よりも少ない利得を与える。したがって、フィルタ回路1からは、周波数fsのサンプルレートの信号列が上記合成信号として出力されることになる。
【0011】
ダウンサンプラ回路2は、フィルタ回路1から出力される周波数fsのサンプルレートの信号列に対して、Nサンプル(Nは2以上の自然数)につきN-1個のデータを間引くダウンサンプルを行うことで、上記合成信号のサンプルレートをfs/Nにダウンサンプルし、これをダウンサンプル信号として、後段の図示しない回路とアップサンプラ回路3に出力する。
【0012】
アップサンプラ回路3は、サンプルレートfs/Nのダウンサンプル信号に対して、サンプル値データ間にN-1個の零値データを挿入するアップサンプルを行うことで、ダウンサンプラ回路2で減少したサンプルレートを再びfsに引き上げ、これをフィードバック信号としてフィルタ回路1に出力する。
【0013】
すなわち、このサンプルレート変換器は、フィルタ回路1と、ダウンサンプラ回路2と、アップサンプラ回路3とを備え、これらによりフィードバックループ回路を形成し、ダウンサンプリングによって得られる所望信号の帯域fs/Nについて、フィルタ回路1が入力信号とフィードバック信号にそれぞれ1より大きい利得を与えて合成し、この合成した信号をダウンサンプラ回路2でダウンサンプリングして出力するようにしている。
【0014】
このため、レート変換後の所望信号として、振幅の劣化がほとんどないほぼフラットな振幅特性と位相線形性が得られる。また上記サンプルレート変換器は、フィードバックの効果により、折り返し成分のみ効果的に削除できる。これにより、ほぼフラットな振幅特性を維持しながら、高次での折り返し成分除去が比較的容易に可能である。
【0015】
ここで、サンプルレート変換の効果について、図2に示す負帰還回路を用いて補足説明する。図2は、図1に示すサンプルレート変換器のフィードバックループ回路の概念を示す図である。負帰還回路における入力信号をX、出力信号をY、利得をA、フィードバックファクタをβ、回路に混入する誤差をEとすると、この負帰還回路は、入力信号Xとフィードバック信号を入力とし、A倍の増幅信号を出力する増幅回路4と、上記増幅信号に誤差Eを足し合わせた加算信号を出力する加算器5と、上記加算信号にフィードバックファクタβを乗算する係数倍器6とを備え、これらでフィードバックループを形成し、上記加算信号をフィードバック信号として出力する。
この回路の場合、入出力の関係は下式(1)のようにあらわされる。
【数1】
【0016】
ここで、増幅回路4の利得Aが1に比べ十分高く、またフィードバックファクタが1であると仮定すると、上式(1)が下式(2)のように変形される。
【数2】
【0017】
この式(2)では、誤差Eの出力への影響は、増幅回路4の利得Aにより1/A倍になることを意味する。このことから、上記負帰還回路は、増幅回路4の利得Aが1に比べ十分高いとすると、増幅回路4の出力に混入される誤差Eの影響をほとんど削除することができ、入力された信号をほとんど劣化なく出力できるというフィードバック効果を有する。
【0018】
図1に示したサンプルレート変換器では、このフィードバック効果を用いる。図2中の誤差Eに相当する成分が図1のダウンサンプル時に発生する折り返し成分に相当する。このため、上記サンプルレート変換器では、線形フィルタの特性を実現するために、フィルタ回路1において所望信号帯域では1に比べ十分高い利得を設定することで、折り返し成分の影響をほとんど受けることなくダウンサンプルされた所望信号を出力できる。
【0019】
したがって、上記サンプルレート変換器を用いることで、レート変換後の所望信号として、振幅の劣化がほとんどないほぼフラットな振幅特性と位相線形性が得られる。また上記サンプルレート変換器は、フィードバックの効果により、折り返し成分のみ効果的に削除できる。これにより、ほぼフラットな振幅特性を維持しながら、高次での折り返し成分除去が比較的容易に可能である。
【0020】
なお、上記サンプルレート変換器は、上記特性を満足するようなフィルタであれば、たとえば、位相ひずみが問題となるが回路が占有する面積が小さく高次フィルタを設計できるIIR型のフィルタを利用することができる。これにより、従来と比べ、回路が占有する面積や消費電力を削減できる。
【0021】
次に、上述した第1の実施形態に係るサンプルレート変換器のより具体的な構成例1について説明する。図3は、構成例1を示すものである。この例では、フィルタ回路1は、加算器7と、加算器8と、遅延器9と、遅延器10とを備える。またダウンサンプラ回路2の分周数を2としたダウンサンプラ回路11を採用するとともに、アップサンプラ回路3の倍数を2としたアップサンプラ回路12を採用している。
【0022】
加算器7は、周波数fsでサンプルされた入力信号から、アップサンプラ回路12からのフィードバック信号が遅延器10で遅延した遅延信号101を減算し、合成信号102として出力する。
【0023】
加算器8は、上記合成信号102と、当該加算器8が出力する合成信号104が遅延器10で遅延した遅延信号103とを加算し、合成信号104として出力する。なお、遅延器9と遅延器10は、入力信号を1サンプルだけ遅延させる。
【0024】
ダウンサンプラ回路11は、フィルタ回路1の出力である合成信号104が入力され、この信号に対して、サンプルレートがfs/2になるように信号列を間引くダウンサンプルを行う。
【0025】
アップサンプラ回路12は、ダウンサンプラ回路11でダウンサンプルされた信号に対して、零値データを挿入して2倍のサンプルレートfsにアップサンプルし、この信号をフィードバック信号として遅延器10に出力する。
【0026】
このようにサンプルレート変換器を構成することにより、ダウンサンプラ回路11でダウンサンプルする際に折り返し成分が出力信号に生じるが、これをフィルタ回路1の特性により抑圧する。図3に示すサンプルレート変換器は、フィルタ回路1の特性として、直流点に極を挿入した1次積分器の特性とすることで、所望信号特性をほぼフラットにしつつ、折り返し成分除去が可能である。
【0027】
図3に示すサンプルレート変換器のフィルタ回路1の伝達関数は、下式(3)で示すことができる。
【数3】
【0028】
この伝達関数は、図4に示すように、直流付近で無限の利得がある周波数特性を有する。図4のフィルタ回路の周波数特性を持つ図3のダウンサンプラ回路の周波数特性を理解するため、ダウンサンプラ回路のフィードバック信号の周波数特性を観測したものを図5に示す。フィードバック信号は、サンプルレートがfsであるため、図5の特性における周波数軸はナイキスト周波数(fs/2)まで表現している。図5の結果が示すように、図4のフィルタ特性を用いることで、所望信号では1、ナイキスト周波数ではほぼ0の振幅特性が得られる。実際には、図6に示すダウンサンプル後の信号が出力される。ダウンサンプル後の信号は、fs/4で周波数特性が所望信号帯域に折り返された特性となる。
【0029】
したがって、図6に示すように、このフィルタ回路1の特性から、フィードバックの効果により所望信号帯域の折り返し成分を抑制でき、所望信号帯域がfsの1%の時、25[dB]の折り返し信号除去比を実現する。
【0030】
次に、上述した第1の実施形態に係るサンプルレート変換器のより具体的な構成例2について説明する。図7は、構成例2を示すものである。この例では、ダウンサンプラ回路2の分周数を4とするとともに、アップサンプラ回路3の倍数を4としている。またフィルタ回路1は、加算器13と、加算器14と、遅延器15と、加算器16と、遅延器17と、除算器18とを備える。
【0031】
加算器13は、周波数fsでサンプルされた入力信号から、アップサンプラ回路3からのフィードバック信号が遅延器17で遅延され、さらに除算器18で信号振幅が割り算された信号105を減算し、合成信号106として出力する。
【0032】
加算器14は、上記合成信号106と、当該加算器14が出力する合成信号107が遅延器15で遅延した遅延信号108とを加算し、合成信号107として出力する。なお、遅延器15と遅延器17は、入力信号を1サンプルだけ遅延させる。
加算器16は、上記合成信号107と、上記遅延信号108とを加算し、合成信号109として出力する。
【0033】
ダウンサンプラ回路2は、フィルタ回路1の出力である合成信号109が入力され、この信号に対して、サンプルレートがfs/4になるように信号列を間引くダウンサンプルを行う。
【0034】
アップサンプラ回路3は、ダウンサンプラ回路2でダウンサンプルされた信号に対して、零値データを挿入して4倍のサンプルレートfsにアップサンプルし、この信号をフィードバック信号として遅延器17に出力する。
【0035】
このサンプルレート変換器は、図3に示したフィルタ回路1に、加算器16を加え、これにより、加算器14が出力する合成信号107に遅延器15で遅延した遅延信号108を加算することで、下式(4)に示す伝達関数を実現している。
【数4】
【0036】
このような構成のフィルタ回路1は、直流点に極、fs/2の周波数で零点を挿入することで、直流付近では無限の利得が得られ、かつ、fs/2の周波数で0となる周波数特性を有する。この線形フィルタの特性から、折り返し成分をあらかじめ減少させながら、フィードバック効果により所望信号帯域の折り返し成分を抑制することができ、図3に示したサンプルレート変換器と同様にほぼフラットな所望信号特性を得ながら、2次の特性で折り返し成分を除去できる。
【0037】
また、フィルタ回路1は、折り返し成分除去能力として2次特性が得られるため、ダウンサンプル比4の時、従来のsinc型フィルタに比べ回路が占有する面積を約半分程度に削減できる。このため、図7に示すようなフィルタ回路1を用いたサンプルレート変換器は、従来の回路規模に若干の追加を行うだけで、図3に示したサンプルレート変換器に比べ折り返し成分除去能力を向上する。
【0038】
図8にシミュレーション結果を示す。図7に示したフィルタ回路1では、所望信号帯域がfsの1%の時、73[dB]の折り返し信号除去比を実現し、図3に示したサンプルレート変換器に比べ折り返し信号除去比を約50[dB]程度向上できる。
【0039】
次に、上述した第1の実施形態に係るサンプルレート変換器のより具体的な構成例3について説明する。図9は、構成例3を示すものである。この例では、フィルタ回路1は、加算器19と、加算器20と、遅延器21と、遅延器22とを備える。またダウンサンプラ回路2の分周数を4とするとともに、アップサンプラ回路3の倍数を4とする。
【0040】
加算器19は、周波数fsでサンプルされた入力信号から、アップサンプラ回路3からのフィードバック信号が遅延器22で遅延した遅延信号110を減算し、合成信号111として出力する。
【0041】
加算器8は、上記合成信号111と、当該加算器8が出力する合成信号113が遅延器10で遅延した遅延信号112とを加算し、合成信号113として出力する。なお、遅延器21と遅延器22は、入力信号を1サンプルだけ遅延させる。
【0042】
ダウンサンプラ回路2は、フィルタ回路1の出力である合成信号113が入力され、この信号に対して、サンプルレートがfs/4になるように信号列を間引くダウンサンプルを行う。
【0043】
アップサンプラ回路3は、ダウンサンプラ回路2でダウンサンプルされた信号に対して、零値データを挿入して4倍のサンプルレートfsにアップサンプルし、この信号をフィードバック信号として遅延器22に出力する。
【0044】
このようにサンプルレート変換器を構成することにより、ダウンサンプラ回路2でダウンサンプルする際に折り返し成分が出力信号に生じるが、これをフィルタ回路1の特性により抑圧する。図9に示すサンプルレート変換器は、フィルタ回路1の特性として、直流点に極を挿入した1次積分器の特性とすることで、所望信号特性をほぼフラットにしつつ、折り返し成分除去が可能である。
【0045】
また、図3に示したサンプルレート変換器と比較して、ダウンサンプルの分周数を2分周から4分周へ増加させているため、周波数が0、すなわち直流成分への折り返し周波数がfs/2、fs/4となり、分周数が2の場合に比べ折り返し成分が増加する。これを避けるため、従来では4分周する場合、fs/2、fs/4の周波数に零点が存在するようにデシメーションフィルタを設計する必要があった。つまり、従来のデシメーションフィルタでは、分周数の増加に伴い、フィルタの設計変更が必要であった。
【0046】
これに対して図9に示したサンプルレート変換器では、ダウンサンプルの分周数を増加させた場合でも、所望信号帯域に折り返してくる信号成分を削減できることから、ダウンサンプル回路の分周数に応じて回路アーキテクチャを変更する必要はなく、回路設計が容易となる。
【0047】
図10に、図9に示したサンプルレート変換器のシミュレーション結果を示す。このサンプルレート変換器では、所望信号帯域がfsの1%の時、24[dB]の折り返し信号除去比を実現し、分周比を増加させた場合でも図3に示したサンプルレート変換器とほぼ同程度の折り返し信号除去比を実現できる。
【0048】
次に、上述した第1の実施形態に係るサンプルレート変換器のより具体的な構成例4について説明する。図11は、構成例4を示すものであって、図3に示したサンプルレート変換器の伝達関数の次数を高めたものである。この例では、フィルタ回路1は、加算器24と、加算器25と、遅延器26と、加算器27と、加算器28と、遅延器29と、遅延器30とを備える。またダウンサンプラ回路2の分周数を2としたダウンサンプラ回路31を採用するとともに、アップサンプラ回路3の倍数を2としたアップサンプラ回路32を採用している。
【0049】
加算器24は、周波数fsでサンプルされた入力信号から、アップサンプラ回路32からのフィードバック信号が遅延器30で遅延した遅延信号114を減算し、合成信号115として出力する。
加算器25は、上記合成信号114と、当該加算器25が出力する合成信号117が遅延器26で遅延した遅延信号116とを加算し、合成信号117として出力する。
【0050】
加算器27は、合成信号117から、遅延器30で遅延した遅延信号114を減算し、合成信号118として出力する。
加算器28は、上記合成信号118と、当該加算器28が出力する合成信号120が遅延器29で遅延した遅延信号119とを加算し、合成信号120として出力する。なお、遅延器26、遅延器29および遅延器30は、入力信号を1サンプルだけ遅延させる。
【0051】
ダウンサンプラ回路31は、フィルタ回路1の出力である合成信号120が入力され、この信号に対して、サンプルレートがfs/2になるように信号列を間引くダウンサンプルを行う。
【0052】
アップサンプラ回路32は、ダウンサンプラ回路31でダウンサンプルされた信号に対して、零値データを挿入して2倍のサンプルレートfsにアップサンプルし、この信号をフィードバック信号として遅延器30に出力する。
【0053】
このようにサンプルレート変換器を構成することにより、ダウンサンプラ回路31でダウンサンプルする際に折り返し成分が出力信号に生じるが、これをフィルタ回路1の特性により抑圧する。図11に示すサンプルレート変換器は、フィルタ回路1の特性として、直流点に極が挿入され次数が1次である積分器の特性とすることで、所望信号特性をほぼフラットにしつつ、折り返し成分除去が可能である。
【0054】
また、図3に示したサンプルレート変換器と比較して、伝達関数の次数を高めているため、図3に示したサンプルレート変換器に比べ折り返し成分除去能力をさらに高めることができ、高い折り返し信号除去比を必要とするシステムに適用できる。なお、図11に示すフィルタ回路1の次数は、説明を簡明にするために2次としたものであって、次数が2次以上の場合も同様に折り返し除去能力の向上効果が得られる。
【0055】
(第2の実施形態)
第2の実施形態に係るサンプルレート変換器について説明する。図12は、その構成を示すブロック図である。このサンプルレート変換器は、フィルタ回路33と、ダウンサンプラ回路34と、アップサンプラ回路35と、補間フィルタ回路36とを備え、これらによりフィードバックループ回路を形成している。
【0056】
フィルタ回路33は、周波数fsでサンプルされた入力信号が入力されるとともに、アップサンプラ回路35から出力されたフィードバック信号が補間フィルタ回路36を介して入力され、上記入力信号とフィードバック信号の合成信号を出力する線形フィルタ回路である。より具体的には、フィルタ回路33は、所望信号帯域において少なくとも1より大きい利得を2つの入力信号に与え、これらの合成信号を周波数fsのサンプルレートで出力する機能を有する。したがって、フィルタ回路33からは、周波数fsのサンプルレートの信号列が上記合成信号として出力されることになる。
【0057】
ダウンサンプラ回路34は、フィルタ回路33から出力される周波数fsのサンプルレートの信号列に対して、Nサンプル(Nは2以上の自然数)につきN-1個のデータを間引くダウンサンプルを行うことで、上記合成信号のサンプルレートをfs/Nにダウンサンプルし、これをダウンサンプル信号として、後段の図示しない回路とアップサンプラ回路35に出力する。
【0058】
アップサンプラ回路35は、サンプルレートfs/Nのダウンサンプル信号に対して、サンプル値データ間にN-1個の零値データを挿入するアップサンプルを行うことで、ダウンサンプラ回路34で減少したサンプルレートを再びfsに引き上げ、これをフィードバック信号として補間フィルタ回路36に出力する。
【0059】
補間フィルタ回路36は、例えばFIRフィルタで構成され、アップサンプラ回路35から出力されるサンプルレートfsの出力に窓関数を掛けることでフィルタリングを行い、この結果をフィードバック信号としてフィルタ回路33に出力する。
【0060】
以上のような構成のサンプルレート変換器でも、図1で示したサンプルレート変換器と同様に、フィルタ回路33において所望信号帯域では1に比べ十分高い利得を設定することで、フィードバック効果によって線形フィルタの特性を実現でき、折り返し成分の影響をほとんど受けることなくダウンサンプルされた所望信号を出力できる。
【0061】
したがって、上記サンプルレート変換器を用いることで、レート変換後の所望信号として、振幅の劣化がほとんどないほぼフラットな振幅特性と位相線形性が得られる。また上記サンプルレート変換器は、フィードバックの効果により、折り返し成分のみ効果的に削除できる。これにより、ほぼフラットな振幅特性を維持しながら、高次での折り返し成分除去が比較的容易に可能である。
【0062】
また図12で示したサンプルレート変換器では、フィードバックループ上に補間フィルタ回路36を設ける。補間フィルタ回路36は、フィードバック信号の振幅特性に窓関数を掛けることで、フィルタ回路33で減少あるいは歪んだ振幅特性を補正する。これにより所望信号の振幅特性をよりフラットに改善できる。
【0063】
なお、上記サンプルレート変換器は、上記特性を満足するようなフィルタであれば、たとえば、位相ひずみが問題となるが回路が占有する面積が小さく高次フィルタを設計できるIIR型のフィルタを利用することができる。これにより、従来と比べ、回路が占有する面積や消費電力を削減できる。
【0064】
次に、上述した第2の実施形態に係るサンプルレート変換器のより具体的な構成例について説明する。図13は、その構成例を示すものである。この例では、フィルタ回路33は、加算器37と、加算器38と、遅延器39と、遅延器40と、加算器41と、遅延器42とを備える。またダウンサンプラ回路34の分周数を2としたダウンサンプラ回路43を採用するとともに、アップサンプラ回路35の倍数を2としたアップサンプラ回路44を採用している。
【0065】
加算器37は、周波数fsでサンプルされた入力信号から、アップサンプラ回路44からのフィードバック信号が補間フィルタ回路36を介して遅延器42で遅延した遅延信号201を減算し、合成信号202として出力する。
加算器38は、上記合成信号202と、当該加算器38が出力する合成信号204が遅延器39で遅延した遅延信号203とを加算し、合成信号204として出力する。
【0066】
加算器41は、合成信号204と、合成信号204が遅延器40で遅延した遅延信号205とを加算し、合成信号206として出力する。なお、遅延器39、遅延器40および遅延器42は、入力信号を1サンプルだけ遅延させる。また、遅延器40を用いずに、遅延器39の出力を遅延信号205として加算器41で用いるようにしてもよい。
【0067】
ダウンサンプラ回路43は、フィルタ回路33の出力である合成信号206が入力され、この信号に対して、サンプルレートがfs/2になるように信号列を間引くダウンサンプルを行う。
アップサンプラ回路44は、ダウンサンプラ回路43でダウンサンプルされた信号に対して、零値データを挿入して2倍のサンプルレートfsにアップサンプルする。
【0068】
補間フィルタ回路36は、加算器45と、遅延器46とを備える。加算器45は、アップサンプラ回路44から出力されるサンプルレートfsの出力に、この出力が遅延器46によって遅延された遅延信号207を加算し、この結果をフィードバック信号として遅延器42に出力する。
【0069】
このようにサンプルレート変換器を構成することにより、ダウンサンプラ回路43でダウンサンプルする際に折り返し成分が出力信号に生じるが、これをフィルタ回路33の特性により抑圧する。フィルタ回路33は、直流付近で極、サンプリング周波数fsのナイキスト周波数で零点を有する双一次の周波数特性を有するフィルタ回路である。したがって、フィルタ回路33の特性として、直流点に極を挿入した1次積分器の特性とすることで、所望信号特性をほぼフラットにしつつ、折り返し成分除去が可能である。
【0070】
また上記構成のサンプルレート変換器では、補間フィルタ回路36をフィードバックループ内に設けているので、高域部における振幅減衰を改善することができる。なお、図13のフィルタ回路33の次数は、説明を簡明にするために2次としたものであって、次数が2次以上の場合も同様に折り返し除去能力の向上効果が得られる。
【0071】
(第3の実施形態)
次に、上述した第3の実施形態に係るサンプルレート変換器について説明する。図14は、その構成を示すブロック図である。このサンプルレート変換器は、フィルタ回路1が、加算器47と、加算器48と、遅延器49と、遅延器50と、加算器51とを備える。またサンプルレート変換器は、ダウンサンプラ回路52を備えるとともに、Dフリップフロップ回路53とを備え、これらによりフィードバックループ回路を形成している。
【0072】
加算器47は、周波数fsでサンプルされた入力信号から、ダウンサンプラ回路52からのフィードバック信号がDフリップフロップ回路53を介して入力される遅延信号301を減算し、合成信号302として出力する。
加算器48は、上記合成信号302と、当該加算器48が出力する合成信号304が遅延器49で遅延した遅延信号303とを加算し、合成信号304として出力する。
【0073】
加算器51は、合成信号304と、合成信号304が遅延器50で遅延した遅延信号305とを加算し、合成信号306として出力する。なお、遅延器49および遅延器50は、入力信号を1サンプルだけ遅延させる。また、遅延器50を用いずに、遅延器49の出力を遅延信号305として加算器51で用いるようにしてもよい。
ダウンサンプラ回路52は、フィルタ回路1の出力である合成信号306が入力され、この信号に対して、サンプルレートがfs/2になるように信号列を間引くダウンサンプルを行う。
【0074】
Dフリップフロップ回路53は、ダウンサンプラ回路52の出力を2/fsのクロックでサンプルすることにより、アップサンプラ回路としての機能と、補間フィルタ回路としての機能とを果たす。またDフリップフロップ回路53は、サンプルエッジを1/fsサンプルレートで1クロック分遅延(ダウンサンプラ回路52のクロックの位相を反転)させることで、フィードバック信号を遅延させる遅延器としての機能も果たす。
【0075】
このようにサンプルレート変換器を構成することにより、ダウンサンプラ回路52でダウンサンプルする際に折り返し成分が出力信号に生じるが、これをフィルタ回路1の特性により抑圧する。したがって、フィルタ回路1の特性として、直流点に極を挿入した1次積分器の特性とすることで、所望信号特性をほぼフラットにしつつ、折り返し成分除去が可能である。
【0076】
また上記構成のサンプルレート変換器では、Dフリップフロップ回路53を補間フィルタ回路としてフィードバックループ内に設けているので、高域部における振幅減衰を改善することができる。なお、図14のフィルタ回路1の次数は、説明を簡明にするために2次としたものであって、次数が2次以上の場合も同様に折り返し除去能力の向上効果が得られる。
【0077】
そしてDフリップフロップ回路53により、図13に示したアップサンプラ回路44と、補間フィルタ回路36と、遅延器42との機能を実現するので、回路構成が簡単になり、回路が占有する面積を小さくすることができる。
【0078】
(第4の実施形態)
次に、上述した第4の実施形態に係るサンプルレート変換器について説明する。このサンプルレート変換器は、図1に示したフィルタ回路1を、図15に示すような二次フィルタ特性を有するように構成したものである。
【0079】
このサンプルレート変換器では、フィルタ回路1が、加算器54と、加算器55と、遅延器56と、加算器57と、加算器58と、遅延器59と、遅延器60と、乗算器61とを備える。またこのサンプルレート変換器は、図1に示したダウンサンプラ回路2と、アップサンプラ回路3とを備える。
【0080】
アップサンプラ回路3からのフィードバック信号が遅延器60で遅延され、遅延信号401として出力される。この遅延信号401は、加算器57に出力されるとともに、乗算器61にて係数k1が乗算され、信号402として加算器54に出力される。
【0081】
加算器54は、周波数fsでサンプルされた入力信号から、信号402を減算し、合成信号403として出力する。
加算器55は、上記合成信号403と、当該加算器55が出力する合成信号405が遅延器56で遅延した遅延信号404とを加算し、合成信号405として出力する。
【0082】
加算器57は、合成信号405から、遅延器60で遅延した遅延信号401を減算し、合成信号406として出力する。
加算器58は、上記合成信号406と、当該加算器58が出力する合成信号408が遅延器59で遅延した遅延信号407とを加算し、合成信号408として出力する。なお、遅延器56、遅延器59および遅延器60は、入力信号を1サンプルだけ遅延させる。
【0083】
ダウンサンプラ回路2は、フィルタ回路1の出力である合成信号408が入力され、この信号に対して、Nサンプル(Nは2以上の自然数)につきN-1個のデータを間引くダウンサンプルを行うことで、上記合成信号のサンプルレートをfs/Nにダウンサンプルし、これをダウンサンプル信号として、後段の図示しない回路とアップサンプラ回路3に出力する。
【0084】
アップサンプラ回路3は、サンプルレートfs/Nのダウンサンプル信号に対して、サンプル値データ間にN-1個の零値データを挿入するアップサンプルを行うことで、ダウンサンプラ回路2で減少したサンプルレートを再びfsに引き上げ、これをフィードバック信号としてフィルタ回路1に出力する。
【0085】
このようにフィルタ回路1は、二次フィルタ特性を実現するために2つのフィードバック信号を用い、そのうち、一方に係数k1を掛け、その出力をフィードバック信号として用いるようにしている。このため、ダウンサンプルおよびアップサンプルのレートNの値と係数k1を適切に設定することで、二次sinc関数と同様のフィルタ特性を得ることができる。
【0086】
したがって、サンプルレート変換器は、二次sinc関数と同様のフィルタ特性を有するフィルタ回路1を備えるため、図3に示したサンプルレート変換器に比べ折り返し成分除去能力をさらに高めることができ、高い折り返し信号除去比を必要とするシステムに適用できる。
【0087】
なお、図15に示すサンプルレート変換器では、フィルタ回路1のフィルタ特性を二次フィルタ特性としたが、三次フィルタ特性とするようにしてもよい。図16にその一例を示す。
【0088】
このサンプルレート変換器では、フィルタ回路1が、加算器54と、加算器55と、遅延器56と、加算器57と、加算器58と、遅延器59と、遅延器60と、乗算器61と、加算器62と、乗算器63と、加算器64と、遅延器65とを備える。またこのサンプルレート変換器は、図1に示したダウンサンプラ回路2と、アップサンプラ回路3とを備える。
【0089】
アップサンプラ回路3からのフィードバック信号が遅延器60で遅延され、遅延信号401として出力される。この遅延信号401は、加算器62に出力されるとともに、乗算器61にて係数k1が乗算され、信号402として加算器54に出力される。同様に、遅延信号401は、乗算器63にて係数k2が乗算され、信号409として加算器57に出力される。
【0090】
加算器54は、周波数fsでサンプルされた入力信号から、信号402を減算し、合成信号403として出力する。
加算器55は、上記合成信号403と、当該加算器55が出力する合成信号405が遅延器56で遅延した遅延信号404とを加算し、合成信号405として出力する。
【0091】
加算器57は、合成信号405から、信号409を減算し、合成信号406として出力する。
加算器58は、上記合成信号406と、当該加算器58が出力する合成信号408が遅延器59で遅延した遅延信号407とを加算し、合成信号408として出力する。
【0092】
加算器62は、上記合成信号408から、遅延信号401を減算し、合成信号410として出力する。
加算器64は、上記合成信号410と、当該加算器64が出力する合成信号412が遅延器65で遅延した遅延信号411とを加算し、合成信号412として出力する。なお、遅延器56、遅延器59、遅延器60および遅延器65は、入力信号を1サンプルだけ遅延させる。
【0093】
ダウンサンプラ回路2は、フィルタ回路1の出力である合成信号412が入力され、この信号に対して、Nサンプル(Nは2以上の自然数)につきN-1個のデータを間引くダウンサンプルを行うことで、上記合成信号のサンプルレートをfs/Nにダウンサンプルし、これをダウンサンプル信号として、後段の図示しない回路とアップサンプラ回路3に出力する。
【0094】
アップサンプラ回路3は、サンプルレートfs/Nのダウンサンプル信号に対して、サンプル値データ間にN-1個の零値データを挿入するアップサンプルを行うことで、ダウンサンプラ回路2で減少したサンプルレートを再びfsに引き上げ、これをフィードバック信号としてフィルタ回路1に出力する。
【0095】
このようにフィルタ回路1は、三次フィルタ特性を実現するために3つのフィードバック信号を用い、そのうち、1つに係数k1を掛け、もう1つに係数k2を掛け、それぞれフィードバック信号として用いるようにしている。このため、ダウンサンプルおよびアップサンプルのレートNの値と係数k1およびk2を適切に設定することで、三次sinc関数と同様のフィルタ特性を得ることができる。
【0096】
したがって、サンプルレート変換器は、三次sinc関数と同様のフィルタ特性を有するフィルタ回路1を備えるため、図3に示したサンプルレート変換器に比べ折り返し成分除去能力をさらに高めることができ、高い折り返し信号除去比を必要とするシステムに適用できる。
【0097】
なお、四次以上の高次のフィルタについても、図15や図16に示した手法と同様の手法により、フィードバック信号にNに応じて適切に係数を掛けることでsinc関数と同様の特性を実現することができる。
【0098】
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また上記実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【0099】
その一例として例えば、上記実施の形態では、1つのサンプルレート変換器を用いる場合について説明したが、複数のサンプルレート変換器を直列に接続して用いるようにしてもよい。
【0100】
例えば図17に示すように、従来より用いられているsinc型フィルタ回路66と、第1乃至第4の実施形態で説明した、いずれかのサンプルレート変換器に相当するサンプルレート変換器67とを直列に接続して用いる。
【0101】
従来のsinc型フィルタ回路では、高いダウンサンプル比を実現する場合、消費電力は増大しないが回路面積が大きくなる問題がある。一方で、本発明のサンプルレート変換器は回路面積を低減できるが、高いダウンサンプル比を実現する場合、消費電力が大きくなる可能性がある。
【0102】
そこで、図17に示すように、前段回路として、消費電力的に有利な従来のsinc型フィルタ回路66を配置し、後段回路として、本発明回路を配置する。このような構成に寄れば、従来のsinc型フィルタのみで高ダウンサンプル比を実現する回路と比べ回路が占有する面積が小さく、また低消費電力の回路を実現できる。なお、前段のsinc型フィルタ回路66と、後段のサンプルレート変換器67の各次数は同一とする。
【0103】
図18に、低消費電力、小面積の効果を示す。図18では、sinc型フィルタ回路66のみ場合と、sinc型フィルタ回路66とサンプルレート変換器67を組み合わせた場合とを比較している。なお、この例では、面積に関しては総ダウンサンプル量16の時のsinc型を1として比較しており、消費電力に関しては、総ダウンサンプル量16の時のsinc型を1として比較している。
【0104】
また上記実施の形態では、オーバーサンプリング型A/D変換器の出力をサンプルレート変換する場合について説明したが、これに限定されるものではなく、広く一般にディジタル信号のサンプルレート変換に適用することができる。
【0105】
また、上記実施形態のフィルタ回路に入力される入力信号は、周波数fsでサンプルされたものとして説明した。この入力信号は、例えば、アナログ信号をデジタル信号に変換するデルタシグマ変調器によってデジタル信号に変換されたものである。そして、上記フィルタ回路の伝達関数の次数は、上記デルタシグマ変調器の次数以上で構成するようにしてもよい。
その他、この発明の要旨を逸脱しない範囲で種々の変形を施しても同様に実施可能であることはいうまでもない。
【図面の簡単な説明】
【0106】
【図1】この発明に係わるサンプルレート変換器の第1の実施形態の構成を示す回路ブロック図。
【図2】負帰還回路の構成を示す回路ブロック図。
【図3】図1に示したサンプルレート変換器の構成例を示す回路ブロック図。
【図4】図1に示したサンプルレート変換器のフィルタ回路の周波数特性を示す図。
【図5】図1に示したサンプルレート変換器のフィルタ回路の周波数特性を示す図。
【図6】図1に示したサンプルレート変換器による所望信号と折り返し成分のパワーレベルを比較する図。
【図7】図1に示したサンプルレート変換器の構成例を示す回路ブロック図。
【図8】図7に示したサンプルレート変換器による所望信号と折り返し成分のパワーレベルを比較する図。
【図9】図1に示したサンプルレート変換器の構成例を示す回路ブロック図。
【図10】図9に示したサンプルレート変換器による所望信号と折り返し成分のパワーレベルを比較する図。
【図11】図1に示したサンプルレート変換器の構成例を示す回路ブロック図。
【図12】この発明に係わるサンプルレート変換器の第2の実施形態の構成を示す回路ブロック図。
【図13】図12に示したサンプルレート変換器の構成例を示す回路ブロック図。
【図14】この発明に係わるサンプルレート変換器の第3の実施形態の構成を示す回路ブロック図。
【図15】この発明に係わるサンプルレート変換器の第4の実施形態の構成を示す回路ブロック図。
【図16】この発明に係わるサンプルレート変換器の第4の実施形態の変形例の構成を示す回路ブロック図。
【図17】この発明に係わるサンプルレート変換器の変形例の構成を示す回路ブロック図。
【図18】図17に示した変形例の効果を説明するための図。
【符号の説明】
【0107】
1,33…フィルタ回路、2,11,31,34,43,52…ダウンサンプラ回路、3,12,32,35,44,53…アップサンプラ回路、4…増幅回路、5,7,8,13,14,16,19,20,24,25,27,28,37,38,41,45,47,48,51,54,55,57,58,62,64…加算器、6…係数倍器、9,10,15,17,21,22,26,29,30,39,40,42,46,49,50,56,59,60,65…遅延器、18…除算器、36…補間フィルタ回路、61,63…乗算器、66…sinc型フィルタ回路、67…サンプルレート変換器。
【技術分野】
【0001】
この発明は、サンプルレートを変換するサンプルレート変換器に関する。
【背景技術】
【0002】
例えばオーバーサンプリング型A/D変換器の高速デジタル信号出力をダウンサンプリングする場合、所望信号帯域に量子化ノイズの折り返し成分が発生し、信号劣化を招くことが問題となる。これに対して、従来は、デシメーションフィルタを採用して、折り返し成分の除去を行ったあとに、ダウンサンプルを行うようにしていた。このような構成で用いられるデシメーションフィルタは、位相直線性を有する特性が得られるFinite Impulse Response(FIR)フィルタが多く用いられており、その中でも特にsinc方式のフィルタが用いられてきた(例えば、特許文献1および特許文献2)。
【0003】
しかしながら、sinc方式のフィルタでは、櫛形の周波数特性を有するため、所望信号が広帯域になるに従い、折り返し成分が増加し、折り返しに対する除去能力が減少するだけでなく、信号振幅も劣化する。このため、高い折り返し信号除去比が必要なシステムでは高い次数のデシメーションフィルタが必要となり、ハードウェアが大きくなるという欠点があった。
【0004】
折り返しに対する除去能力を高める手段としては、ローパスフィルタを採用してデシメーションフィルタを構成することが有効であり、特にInfinite Impulse Response(IIR)フィルタによる実現は小さいハードウェアで高次フィルタが設計できる手段として有効な技術である。しかし、この方式では、フィルタの特性から位相直線性が保証されないことが課題となっている。
【特許文献1】特開平10−209815公報。
【特許文献2】米国特許第6501406号明細書。
【発明の開示】
【発明が解決しようとする課題】
【0005】
従来のサンプルレート変換器では、所望信号帯域において平坦な振幅特性と位相直線性を満たしつつ、不要信号に十分な抑圧特性を得ることが困難であり、所望の特性を得るためにはハードウェアが大きくなる問題や、位相特性が非平坦となるという問題があった。
【0006】
この発明は上記の問題を解決すべくなされたもので、比較的小さいハードウェア量で、所望信号帯域において平坦な振幅特性と平坦な位相特性が得られ、かつ必要十分な折り返し信号除去能力が得られるサンプルレート変換器を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記の目的を達成するために、この発明は、周波数fsでサンプリングされた入力信号をフィードバックループによるフィルタリングによってサンプルレートを変換するサンプルレート変換器において、0からfs/N(Nは自然数)までの周波数帯域において少なくとも1より大きい利得で、入力信号とフィードバック信号を合成した合成信号を生成する生成手段と、合成信号をN分の1のサンプルレートfs/Nにダウンサンプリングするダウンサンプラと、ダウンサンプリングされた合成信号をN倍のサンプルレートfsにアップサンプリングするアップサンプラと、アップサンプリングされた信号を、フィードバック信号として生成手段に出力する出力手段とを具備して構成するようにした。
【発明の効果】
【0008】
この発明によれば、比較的小さいハードウェア量で、所望信号帯域において平坦な振幅特性と平坦な位相特性が得られ、かつ必要十分な折り返し信号除去能力が得られるサンプルレート変換器を提供できる。
【発明を実施するための最良の形態】
【0009】
(第1の実施形態)
以下、図面を参照して、この発明の第1の実施形態に係るサンプルレート変換器について説明する。図1は、その構成を示すブロック図である。このサンプルレート変換器は、フィルタ回路1と、ダウンサンプラ回路2と、アップサンプラ回路3とを備え、これらによりフィードバックループ回路を形成している。
【0010】
フィルタ回路1は、周波数fsでサンプルされた入力信号が入力されるとともに、アップサンプラ回路3から出力されたフィードバック信号が入力され、上記入力信号とフィードバック信号の合成信号を出力する線形フィルタ回路である。より具体的には、フィルタ回路1は、所望信号帯域fs/Nにおいて少なくとも1より大きい利得を2つの入力信号に与え、これらの合成信号を周波数fsのサンプルレートで出力する機能を有する。これにより、ダウンサンプル時に所望信号帯域内に折り返す信号帯域において、所望信号帯域の利得よりも少ない利得を与える。したがって、フィルタ回路1からは、周波数fsのサンプルレートの信号列が上記合成信号として出力されることになる。
【0011】
ダウンサンプラ回路2は、フィルタ回路1から出力される周波数fsのサンプルレートの信号列に対して、Nサンプル(Nは2以上の自然数)につきN-1個のデータを間引くダウンサンプルを行うことで、上記合成信号のサンプルレートをfs/Nにダウンサンプルし、これをダウンサンプル信号として、後段の図示しない回路とアップサンプラ回路3に出力する。
【0012】
アップサンプラ回路3は、サンプルレートfs/Nのダウンサンプル信号に対して、サンプル値データ間にN-1個の零値データを挿入するアップサンプルを行うことで、ダウンサンプラ回路2で減少したサンプルレートを再びfsに引き上げ、これをフィードバック信号としてフィルタ回路1に出力する。
【0013】
すなわち、このサンプルレート変換器は、フィルタ回路1と、ダウンサンプラ回路2と、アップサンプラ回路3とを備え、これらによりフィードバックループ回路を形成し、ダウンサンプリングによって得られる所望信号の帯域fs/Nについて、フィルタ回路1が入力信号とフィードバック信号にそれぞれ1より大きい利得を与えて合成し、この合成した信号をダウンサンプラ回路2でダウンサンプリングして出力するようにしている。
【0014】
このため、レート変換後の所望信号として、振幅の劣化がほとんどないほぼフラットな振幅特性と位相線形性が得られる。また上記サンプルレート変換器は、フィードバックの効果により、折り返し成分のみ効果的に削除できる。これにより、ほぼフラットな振幅特性を維持しながら、高次での折り返し成分除去が比較的容易に可能である。
【0015】
ここで、サンプルレート変換の効果について、図2に示す負帰還回路を用いて補足説明する。図2は、図1に示すサンプルレート変換器のフィードバックループ回路の概念を示す図である。負帰還回路における入力信号をX、出力信号をY、利得をA、フィードバックファクタをβ、回路に混入する誤差をEとすると、この負帰還回路は、入力信号Xとフィードバック信号を入力とし、A倍の増幅信号を出力する増幅回路4と、上記増幅信号に誤差Eを足し合わせた加算信号を出力する加算器5と、上記加算信号にフィードバックファクタβを乗算する係数倍器6とを備え、これらでフィードバックループを形成し、上記加算信号をフィードバック信号として出力する。
この回路の場合、入出力の関係は下式(1)のようにあらわされる。
【数1】
【0016】
ここで、増幅回路4の利得Aが1に比べ十分高く、またフィードバックファクタが1であると仮定すると、上式(1)が下式(2)のように変形される。
【数2】
【0017】
この式(2)では、誤差Eの出力への影響は、増幅回路4の利得Aにより1/A倍になることを意味する。このことから、上記負帰還回路は、増幅回路4の利得Aが1に比べ十分高いとすると、増幅回路4の出力に混入される誤差Eの影響をほとんど削除することができ、入力された信号をほとんど劣化なく出力できるというフィードバック効果を有する。
【0018】
図1に示したサンプルレート変換器では、このフィードバック効果を用いる。図2中の誤差Eに相当する成分が図1のダウンサンプル時に発生する折り返し成分に相当する。このため、上記サンプルレート変換器では、線形フィルタの特性を実現するために、フィルタ回路1において所望信号帯域では1に比べ十分高い利得を設定することで、折り返し成分の影響をほとんど受けることなくダウンサンプルされた所望信号を出力できる。
【0019】
したがって、上記サンプルレート変換器を用いることで、レート変換後の所望信号として、振幅の劣化がほとんどないほぼフラットな振幅特性と位相線形性が得られる。また上記サンプルレート変換器は、フィードバックの効果により、折り返し成分のみ効果的に削除できる。これにより、ほぼフラットな振幅特性を維持しながら、高次での折り返し成分除去が比較的容易に可能である。
【0020】
なお、上記サンプルレート変換器は、上記特性を満足するようなフィルタであれば、たとえば、位相ひずみが問題となるが回路が占有する面積が小さく高次フィルタを設計できるIIR型のフィルタを利用することができる。これにより、従来と比べ、回路が占有する面積や消費電力を削減できる。
【0021】
次に、上述した第1の実施形態に係るサンプルレート変換器のより具体的な構成例1について説明する。図3は、構成例1を示すものである。この例では、フィルタ回路1は、加算器7と、加算器8と、遅延器9と、遅延器10とを備える。またダウンサンプラ回路2の分周数を2としたダウンサンプラ回路11を採用するとともに、アップサンプラ回路3の倍数を2としたアップサンプラ回路12を採用している。
【0022】
加算器7は、周波数fsでサンプルされた入力信号から、アップサンプラ回路12からのフィードバック信号が遅延器10で遅延した遅延信号101を減算し、合成信号102として出力する。
【0023】
加算器8は、上記合成信号102と、当該加算器8が出力する合成信号104が遅延器10で遅延した遅延信号103とを加算し、合成信号104として出力する。なお、遅延器9と遅延器10は、入力信号を1サンプルだけ遅延させる。
【0024】
ダウンサンプラ回路11は、フィルタ回路1の出力である合成信号104が入力され、この信号に対して、サンプルレートがfs/2になるように信号列を間引くダウンサンプルを行う。
【0025】
アップサンプラ回路12は、ダウンサンプラ回路11でダウンサンプルされた信号に対して、零値データを挿入して2倍のサンプルレートfsにアップサンプルし、この信号をフィードバック信号として遅延器10に出力する。
【0026】
このようにサンプルレート変換器を構成することにより、ダウンサンプラ回路11でダウンサンプルする際に折り返し成分が出力信号に生じるが、これをフィルタ回路1の特性により抑圧する。図3に示すサンプルレート変換器は、フィルタ回路1の特性として、直流点に極を挿入した1次積分器の特性とすることで、所望信号特性をほぼフラットにしつつ、折り返し成分除去が可能である。
【0027】
図3に示すサンプルレート変換器のフィルタ回路1の伝達関数は、下式(3)で示すことができる。
【数3】
【0028】
この伝達関数は、図4に示すように、直流付近で無限の利得がある周波数特性を有する。図4のフィルタ回路の周波数特性を持つ図3のダウンサンプラ回路の周波数特性を理解するため、ダウンサンプラ回路のフィードバック信号の周波数特性を観測したものを図5に示す。フィードバック信号は、サンプルレートがfsであるため、図5の特性における周波数軸はナイキスト周波数(fs/2)まで表現している。図5の結果が示すように、図4のフィルタ特性を用いることで、所望信号では1、ナイキスト周波数ではほぼ0の振幅特性が得られる。実際には、図6に示すダウンサンプル後の信号が出力される。ダウンサンプル後の信号は、fs/4で周波数特性が所望信号帯域に折り返された特性となる。
【0029】
したがって、図6に示すように、このフィルタ回路1の特性から、フィードバックの効果により所望信号帯域の折り返し成分を抑制でき、所望信号帯域がfsの1%の時、25[dB]の折り返し信号除去比を実現する。
【0030】
次に、上述した第1の実施形態に係るサンプルレート変換器のより具体的な構成例2について説明する。図7は、構成例2を示すものである。この例では、ダウンサンプラ回路2の分周数を4とするとともに、アップサンプラ回路3の倍数を4としている。またフィルタ回路1は、加算器13と、加算器14と、遅延器15と、加算器16と、遅延器17と、除算器18とを備える。
【0031】
加算器13は、周波数fsでサンプルされた入力信号から、アップサンプラ回路3からのフィードバック信号が遅延器17で遅延され、さらに除算器18で信号振幅が割り算された信号105を減算し、合成信号106として出力する。
【0032】
加算器14は、上記合成信号106と、当該加算器14が出力する合成信号107が遅延器15で遅延した遅延信号108とを加算し、合成信号107として出力する。なお、遅延器15と遅延器17は、入力信号を1サンプルだけ遅延させる。
加算器16は、上記合成信号107と、上記遅延信号108とを加算し、合成信号109として出力する。
【0033】
ダウンサンプラ回路2は、フィルタ回路1の出力である合成信号109が入力され、この信号に対して、サンプルレートがfs/4になるように信号列を間引くダウンサンプルを行う。
【0034】
アップサンプラ回路3は、ダウンサンプラ回路2でダウンサンプルされた信号に対して、零値データを挿入して4倍のサンプルレートfsにアップサンプルし、この信号をフィードバック信号として遅延器17に出力する。
【0035】
このサンプルレート変換器は、図3に示したフィルタ回路1に、加算器16を加え、これにより、加算器14が出力する合成信号107に遅延器15で遅延した遅延信号108を加算することで、下式(4)に示す伝達関数を実現している。
【数4】
【0036】
このような構成のフィルタ回路1は、直流点に極、fs/2の周波数で零点を挿入することで、直流付近では無限の利得が得られ、かつ、fs/2の周波数で0となる周波数特性を有する。この線形フィルタの特性から、折り返し成分をあらかじめ減少させながら、フィードバック効果により所望信号帯域の折り返し成分を抑制することができ、図3に示したサンプルレート変換器と同様にほぼフラットな所望信号特性を得ながら、2次の特性で折り返し成分を除去できる。
【0037】
また、フィルタ回路1は、折り返し成分除去能力として2次特性が得られるため、ダウンサンプル比4の時、従来のsinc型フィルタに比べ回路が占有する面積を約半分程度に削減できる。このため、図7に示すようなフィルタ回路1を用いたサンプルレート変換器は、従来の回路規模に若干の追加を行うだけで、図3に示したサンプルレート変換器に比べ折り返し成分除去能力を向上する。
【0038】
図8にシミュレーション結果を示す。図7に示したフィルタ回路1では、所望信号帯域がfsの1%の時、73[dB]の折り返し信号除去比を実現し、図3に示したサンプルレート変換器に比べ折り返し信号除去比を約50[dB]程度向上できる。
【0039】
次に、上述した第1の実施形態に係るサンプルレート変換器のより具体的な構成例3について説明する。図9は、構成例3を示すものである。この例では、フィルタ回路1は、加算器19と、加算器20と、遅延器21と、遅延器22とを備える。またダウンサンプラ回路2の分周数を4とするとともに、アップサンプラ回路3の倍数を4とする。
【0040】
加算器19は、周波数fsでサンプルされた入力信号から、アップサンプラ回路3からのフィードバック信号が遅延器22で遅延した遅延信号110を減算し、合成信号111として出力する。
【0041】
加算器8は、上記合成信号111と、当該加算器8が出力する合成信号113が遅延器10で遅延した遅延信号112とを加算し、合成信号113として出力する。なお、遅延器21と遅延器22は、入力信号を1サンプルだけ遅延させる。
【0042】
ダウンサンプラ回路2は、フィルタ回路1の出力である合成信号113が入力され、この信号に対して、サンプルレートがfs/4になるように信号列を間引くダウンサンプルを行う。
【0043】
アップサンプラ回路3は、ダウンサンプラ回路2でダウンサンプルされた信号に対して、零値データを挿入して4倍のサンプルレートfsにアップサンプルし、この信号をフィードバック信号として遅延器22に出力する。
【0044】
このようにサンプルレート変換器を構成することにより、ダウンサンプラ回路2でダウンサンプルする際に折り返し成分が出力信号に生じるが、これをフィルタ回路1の特性により抑圧する。図9に示すサンプルレート変換器は、フィルタ回路1の特性として、直流点に極を挿入した1次積分器の特性とすることで、所望信号特性をほぼフラットにしつつ、折り返し成分除去が可能である。
【0045】
また、図3に示したサンプルレート変換器と比較して、ダウンサンプルの分周数を2分周から4分周へ増加させているため、周波数が0、すなわち直流成分への折り返し周波数がfs/2、fs/4となり、分周数が2の場合に比べ折り返し成分が増加する。これを避けるため、従来では4分周する場合、fs/2、fs/4の周波数に零点が存在するようにデシメーションフィルタを設計する必要があった。つまり、従来のデシメーションフィルタでは、分周数の増加に伴い、フィルタの設計変更が必要であった。
【0046】
これに対して図9に示したサンプルレート変換器では、ダウンサンプルの分周数を増加させた場合でも、所望信号帯域に折り返してくる信号成分を削減できることから、ダウンサンプル回路の分周数に応じて回路アーキテクチャを変更する必要はなく、回路設計が容易となる。
【0047】
図10に、図9に示したサンプルレート変換器のシミュレーション結果を示す。このサンプルレート変換器では、所望信号帯域がfsの1%の時、24[dB]の折り返し信号除去比を実現し、分周比を増加させた場合でも図3に示したサンプルレート変換器とほぼ同程度の折り返し信号除去比を実現できる。
【0048】
次に、上述した第1の実施形態に係るサンプルレート変換器のより具体的な構成例4について説明する。図11は、構成例4を示すものであって、図3に示したサンプルレート変換器の伝達関数の次数を高めたものである。この例では、フィルタ回路1は、加算器24と、加算器25と、遅延器26と、加算器27と、加算器28と、遅延器29と、遅延器30とを備える。またダウンサンプラ回路2の分周数を2としたダウンサンプラ回路31を採用するとともに、アップサンプラ回路3の倍数を2としたアップサンプラ回路32を採用している。
【0049】
加算器24は、周波数fsでサンプルされた入力信号から、アップサンプラ回路32からのフィードバック信号が遅延器30で遅延した遅延信号114を減算し、合成信号115として出力する。
加算器25は、上記合成信号114と、当該加算器25が出力する合成信号117が遅延器26で遅延した遅延信号116とを加算し、合成信号117として出力する。
【0050】
加算器27は、合成信号117から、遅延器30で遅延した遅延信号114を減算し、合成信号118として出力する。
加算器28は、上記合成信号118と、当該加算器28が出力する合成信号120が遅延器29で遅延した遅延信号119とを加算し、合成信号120として出力する。なお、遅延器26、遅延器29および遅延器30は、入力信号を1サンプルだけ遅延させる。
【0051】
ダウンサンプラ回路31は、フィルタ回路1の出力である合成信号120が入力され、この信号に対して、サンプルレートがfs/2になるように信号列を間引くダウンサンプルを行う。
【0052】
アップサンプラ回路32は、ダウンサンプラ回路31でダウンサンプルされた信号に対して、零値データを挿入して2倍のサンプルレートfsにアップサンプルし、この信号をフィードバック信号として遅延器30に出力する。
【0053】
このようにサンプルレート変換器を構成することにより、ダウンサンプラ回路31でダウンサンプルする際に折り返し成分が出力信号に生じるが、これをフィルタ回路1の特性により抑圧する。図11に示すサンプルレート変換器は、フィルタ回路1の特性として、直流点に極が挿入され次数が1次である積分器の特性とすることで、所望信号特性をほぼフラットにしつつ、折り返し成分除去が可能である。
【0054】
また、図3に示したサンプルレート変換器と比較して、伝達関数の次数を高めているため、図3に示したサンプルレート変換器に比べ折り返し成分除去能力をさらに高めることができ、高い折り返し信号除去比を必要とするシステムに適用できる。なお、図11に示すフィルタ回路1の次数は、説明を簡明にするために2次としたものであって、次数が2次以上の場合も同様に折り返し除去能力の向上効果が得られる。
【0055】
(第2の実施形態)
第2の実施形態に係るサンプルレート変換器について説明する。図12は、その構成を示すブロック図である。このサンプルレート変換器は、フィルタ回路33と、ダウンサンプラ回路34と、アップサンプラ回路35と、補間フィルタ回路36とを備え、これらによりフィードバックループ回路を形成している。
【0056】
フィルタ回路33は、周波数fsでサンプルされた入力信号が入力されるとともに、アップサンプラ回路35から出力されたフィードバック信号が補間フィルタ回路36を介して入力され、上記入力信号とフィードバック信号の合成信号を出力する線形フィルタ回路である。より具体的には、フィルタ回路33は、所望信号帯域において少なくとも1より大きい利得を2つの入力信号に与え、これらの合成信号を周波数fsのサンプルレートで出力する機能を有する。したがって、フィルタ回路33からは、周波数fsのサンプルレートの信号列が上記合成信号として出力されることになる。
【0057】
ダウンサンプラ回路34は、フィルタ回路33から出力される周波数fsのサンプルレートの信号列に対して、Nサンプル(Nは2以上の自然数)につきN-1個のデータを間引くダウンサンプルを行うことで、上記合成信号のサンプルレートをfs/Nにダウンサンプルし、これをダウンサンプル信号として、後段の図示しない回路とアップサンプラ回路35に出力する。
【0058】
アップサンプラ回路35は、サンプルレートfs/Nのダウンサンプル信号に対して、サンプル値データ間にN-1個の零値データを挿入するアップサンプルを行うことで、ダウンサンプラ回路34で減少したサンプルレートを再びfsに引き上げ、これをフィードバック信号として補間フィルタ回路36に出力する。
【0059】
補間フィルタ回路36は、例えばFIRフィルタで構成され、アップサンプラ回路35から出力されるサンプルレートfsの出力に窓関数を掛けることでフィルタリングを行い、この結果をフィードバック信号としてフィルタ回路33に出力する。
【0060】
以上のような構成のサンプルレート変換器でも、図1で示したサンプルレート変換器と同様に、フィルタ回路33において所望信号帯域では1に比べ十分高い利得を設定することで、フィードバック効果によって線形フィルタの特性を実現でき、折り返し成分の影響をほとんど受けることなくダウンサンプルされた所望信号を出力できる。
【0061】
したがって、上記サンプルレート変換器を用いることで、レート変換後の所望信号として、振幅の劣化がほとんどないほぼフラットな振幅特性と位相線形性が得られる。また上記サンプルレート変換器は、フィードバックの効果により、折り返し成分のみ効果的に削除できる。これにより、ほぼフラットな振幅特性を維持しながら、高次での折り返し成分除去が比較的容易に可能である。
【0062】
また図12で示したサンプルレート変換器では、フィードバックループ上に補間フィルタ回路36を設ける。補間フィルタ回路36は、フィードバック信号の振幅特性に窓関数を掛けることで、フィルタ回路33で減少あるいは歪んだ振幅特性を補正する。これにより所望信号の振幅特性をよりフラットに改善できる。
【0063】
なお、上記サンプルレート変換器は、上記特性を満足するようなフィルタであれば、たとえば、位相ひずみが問題となるが回路が占有する面積が小さく高次フィルタを設計できるIIR型のフィルタを利用することができる。これにより、従来と比べ、回路が占有する面積や消費電力を削減できる。
【0064】
次に、上述した第2の実施形態に係るサンプルレート変換器のより具体的な構成例について説明する。図13は、その構成例を示すものである。この例では、フィルタ回路33は、加算器37と、加算器38と、遅延器39と、遅延器40と、加算器41と、遅延器42とを備える。またダウンサンプラ回路34の分周数を2としたダウンサンプラ回路43を採用するとともに、アップサンプラ回路35の倍数を2としたアップサンプラ回路44を採用している。
【0065】
加算器37は、周波数fsでサンプルされた入力信号から、アップサンプラ回路44からのフィードバック信号が補間フィルタ回路36を介して遅延器42で遅延した遅延信号201を減算し、合成信号202として出力する。
加算器38は、上記合成信号202と、当該加算器38が出力する合成信号204が遅延器39で遅延した遅延信号203とを加算し、合成信号204として出力する。
【0066】
加算器41は、合成信号204と、合成信号204が遅延器40で遅延した遅延信号205とを加算し、合成信号206として出力する。なお、遅延器39、遅延器40および遅延器42は、入力信号を1サンプルだけ遅延させる。また、遅延器40を用いずに、遅延器39の出力を遅延信号205として加算器41で用いるようにしてもよい。
【0067】
ダウンサンプラ回路43は、フィルタ回路33の出力である合成信号206が入力され、この信号に対して、サンプルレートがfs/2になるように信号列を間引くダウンサンプルを行う。
アップサンプラ回路44は、ダウンサンプラ回路43でダウンサンプルされた信号に対して、零値データを挿入して2倍のサンプルレートfsにアップサンプルする。
【0068】
補間フィルタ回路36は、加算器45と、遅延器46とを備える。加算器45は、アップサンプラ回路44から出力されるサンプルレートfsの出力に、この出力が遅延器46によって遅延された遅延信号207を加算し、この結果をフィードバック信号として遅延器42に出力する。
【0069】
このようにサンプルレート変換器を構成することにより、ダウンサンプラ回路43でダウンサンプルする際に折り返し成分が出力信号に生じるが、これをフィルタ回路33の特性により抑圧する。フィルタ回路33は、直流付近で極、サンプリング周波数fsのナイキスト周波数で零点を有する双一次の周波数特性を有するフィルタ回路である。したがって、フィルタ回路33の特性として、直流点に極を挿入した1次積分器の特性とすることで、所望信号特性をほぼフラットにしつつ、折り返し成分除去が可能である。
【0070】
また上記構成のサンプルレート変換器では、補間フィルタ回路36をフィードバックループ内に設けているので、高域部における振幅減衰を改善することができる。なお、図13のフィルタ回路33の次数は、説明を簡明にするために2次としたものであって、次数が2次以上の場合も同様に折り返し除去能力の向上効果が得られる。
【0071】
(第3の実施形態)
次に、上述した第3の実施形態に係るサンプルレート変換器について説明する。図14は、その構成を示すブロック図である。このサンプルレート変換器は、フィルタ回路1が、加算器47と、加算器48と、遅延器49と、遅延器50と、加算器51とを備える。またサンプルレート変換器は、ダウンサンプラ回路52を備えるとともに、Dフリップフロップ回路53とを備え、これらによりフィードバックループ回路を形成している。
【0072】
加算器47は、周波数fsでサンプルされた入力信号から、ダウンサンプラ回路52からのフィードバック信号がDフリップフロップ回路53を介して入力される遅延信号301を減算し、合成信号302として出力する。
加算器48は、上記合成信号302と、当該加算器48が出力する合成信号304が遅延器49で遅延した遅延信号303とを加算し、合成信号304として出力する。
【0073】
加算器51は、合成信号304と、合成信号304が遅延器50で遅延した遅延信号305とを加算し、合成信号306として出力する。なお、遅延器49および遅延器50は、入力信号を1サンプルだけ遅延させる。また、遅延器50を用いずに、遅延器49の出力を遅延信号305として加算器51で用いるようにしてもよい。
ダウンサンプラ回路52は、フィルタ回路1の出力である合成信号306が入力され、この信号に対して、サンプルレートがfs/2になるように信号列を間引くダウンサンプルを行う。
【0074】
Dフリップフロップ回路53は、ダウンサンプラ回路52の出力を2/fsのクロックでサンプルすることにより、アップサンプラ回路としての機能と、補間フィルタ回路としての機能とを果たす。またDフリップフロップ回路53は、サンプルエッジを1/fsサンプルレートで1クロック分遅延(ダウンサンプラ回路52のクロックの位相を反転)させることで、フィードバック信号を遅延させる遅延器としての機能も果たす。
【0075】
このようにサンプルレート変換器を構成することにより、ダウンサンプラ回路52でダウンサンプルする際に折り返し成分が出力信号に生じるが、これをフィルタ回路1の特性により抑圧する。したがって、フィルタ回路1の特性として、直流点に極を挿入した1次積分器の特性とすることで、所望信号特性をほぼフラットにしつつ、折り返し成分除去が可能である。
【0076】
また上記構成のサンプルレート変換器では、Dフリップフロップ回路53を補間フィルタ回路としてフィードバックループ内に設けているので、高域部における振幅減衰を改善することができる。なお、図14のフィルタ回路1の次数は、説明を簡明にするために2次としたものであって、次数が2次以上の場合も同様に折り返し除去能力の向上効果が得られる。
【0077】
そしてDフリップフロップ回路53により、図13に示したアップサンプラ回路44と、補間フィルタ回路36と、遅延器42との機能を実現するので、回路構成が簡単になり、回路が占有する面積を小さくすることができる。
【0078】
(第4の実施形態)
次に、上述した第4の実施形態に係るサンプルレート変換器について説明する。このサンプルレート変換器は、図1に示したフィルタ回路1を、図15に示すような二次フィルタ特性を有するように構成したものである。
【0079】
このサンプルレート変換器では、フィルタ回路1が、加算器54と、加算器55と、遅延器56と、加算器57と、加算器58と、遅延器59と、遅延器60と、乗算器61とを備える。またこのサンプルレート変換器は、図1に示したダウンサンプラ回路2と、アップサンプラ回路3とを備える。
【0080】
アップサンプラ回路3からのフィードバック信号が遅延器60で遅延され、遅延信号401として出力される。この遅延信号401は、加算器57に出力されるとともに、乗算器61にて係数k1が乗算され、信号402として加算器54に出力される。
【0081】
加算器54は、周波数fsでサンプルされた入力信号から、信号402を減算し、合成信号403として出力する。
加算器55は、上記合成信号403と、当該加算器55が出力する合成信号405が遅延器56で遅延した遅延信号404とを加算し、合成信号405として出力する。
【0082】
加算器57は、合成信号405から、遅延器60で遅延した遅延信号401を減算し、合成信号406として出力する。
加算器58は、上記合成信号406と、当該加算器58が出力する合成信号408が遅延器59で遅延した遅延信号407とを加算し、合成信号408として出力する。なお、遅延器56、遅延器59および遅延器60は、入力信号を1サンプルだけ遅延させる。
【0083】
ダウンサンプラ回路2は、フィルタ回路1の出力である合成信号408が入力され、この信号に対して、Nサンプル(Nは2以上の自然数)につきN-1個のデータを間引くダウンサンプルを行うことで、上記合成信号のサンプルレートをfs/Nにダウンサンプルし、これをダウンサンプル信号として、後段の図示しない回路とアップサンプラ回路3に出力する。
【0084】
アップサンプラ回路3は、サンプルレートfs/Nのダウンサンプル信号に対して、サンプル値データ間にN-1個の零値データを挿入するアップサンプルを行うことで、ダウンサンプラ回路2で減少したサンプルレートを再びfsに引き上げ、これをフィードバック信号としてフィルタ回路1に出力する。
【0085】
このようにフィルタ回路1は、二次フィルタ特性を実現するために2つのフィードバック信号を用い、そのうち、一方に係数k1を掛け、その出力をフィードバック信号として用いるようにしている。このため、ダウンサンプルおよびアップサンプルのレートNの値と係数k1を適切に設定することで、二次sinc関数と同様のフィルタ特性を得ることができる。
【0086】
したがって、サンプルレート変換器は、二次sinc関数と同様のフィルタ特性を有するフィルタ回路1を備えるため、図3に示したサンプルレート変換器に比べ折り返し成分除去能力をさらに高めることができ、高い折り返し信号除去比を必要とするシステムに適用できる。
【0087】
なお、図15に示すサンプルレート変換器では、フィルタ回路1のフィルタ特性を二次フィルタ特性としたが、三次フィルタ特性とするようにしてもよい。図16にその一例を示す。
【0088】
このサンプルレート変換器では、フィルタ回路1が、加算器54と、加算器55と、遅延器56と、加算器57と、加算器58と、遅延器59と、遅延器60と、乗算器61と、加算器62と、乗算器63と、加算器64と、遅延器65とを備える。またこのサンプルレート変換器は、図1に示したダウンサンプラ回路2と、アップサンプラ回路3とを備える。
【0089】
アップサンプラ回路3からのフィードバック信号が遅延器60で遅延され、遅延信号401として出力される。この遅延信号401は、加算器62に出力されるとともに、乗算器61にて係数k1が乗算され、信号402として加算器54に出力される。同様に、遅延信号401は、乗算器63にて係数k2が乗算され、信号409として加算器57に出力される。
【0090】
加算器54は、周波数fsでサンプルされた入力信号から、信号402を減算し、合成信号403として出力する。
加算器55は、上記合成信号403と、当該加算器55が出力する合成信号405が遅延器56で遅延した遅延信号404とを加算し、合成信号405として出力する。
【0091】
加算器57は、合成信号405から、信号409を減算し、合成信号406として出力する。
加算器58は、上記合成信号406と、当該加算器58が出力する合成信号408が遅延器59で遅延した遅延信号407とを加算し、合成信号408として出力する。
【0092】
加算器62は、上記合成信号408から、遅延信号401を減算し、合成信号410として出力する。
加算器64は、上記合成信号410と、当該加算器64が出力する合成信号412が遅延器65で遅延した遅延信号411とを加算し、合成信号412として出力する。なお、遅延器56、遅延器59、遅延器60および遅延器65は、入力信号を1サンプルだけ遅延させる。
【0093】
ダウンサンプラ回路2は、フィルタ回路1の出力である合成信号412が入力され、この信号に対して、Nサンプル(Nは2以上の自然数)につきN-1個のデータを間引くダウンサンプルを行うことで、上記合成信号のサンプルレートをfs/Nにダウンサンプルし、これをダウンサンプル信号として、後段の図示しない回路とアップサンプラ回路3に出力する。
【0094】
アップサンプラ回路3は、サンプルレートfs/Nのダウンサンプル信号に対して、サンプル値データ間にN-1個の零値データを挿入するアップサンプルを行うことで、ダウンサンプラ回路2で減少したサンプルレートを再びfsに引き上げ、これをフィードバック信号としてフィルタ回路1に出力する。
【0095】
このようにフィルタ回路1は、三次フィルタ特性を実現するために3つのフィードバック信号を用い、そのうち、1つに係数k1を掛け、もう1つに係数k2を掛け、それぞれフィードバック信号として用いるようにしている。このため、ダウンサンプルおよびアップサンプルのレートNの値と係数k1およびk2を適切に設定することで、三次sinc関数と同様のフィルタ特性を得ることができる。
【0096】
したがって、サンプルレート変換器は、三次sinc関数と同様のフィルタ特性を有するフィルタ回路1を備えるため、図3に示したサンプルレート変換器に比べ折り返し成分除去能力をさらに高めることができ、高い折り返し信号除去比を必要とするシステムに適用できる。
【0097】
なお、四次以上の高次のフィルタについても、図15や図16に示した手法と同様の手法により、フィードバック信号にNに応じて適切に係数を掛けることでsinc関数と同様の特性を実現することができる。
【0098】
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また上記実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【0099】
その一例として例えば、上記実施の形態では、1つのサンプルレート変換器を用いる場合について説明したが、複数のサンプルレート変換器を直列に接続して用いるようにしてもよい。
【0100】
例えば図17に示すように、従来より用いられているsinc型フィルタ回路66と、第1乃至第4の実施形態で説明した、いずれかのサンプルレート変換器に相当するサンプルレート変換器67とを直列に接続して用いる。
【0101】
従来のsinc型フィルタ回路では、高いダウンサンプル比を実現する場合、消費電力は増大しないが回路面積が大きくなる問題がある。一方で、本発明のサンプルレート変換器は回路面積を低減できるが、高いダウンサンプル比を実現する場合、消費電力が大きくなる可能性がある。
【0102】
そこで、図17に示すように、前段回路として、消費電力的に有利な従来のsinc型フィルタ回路66を配置し、後段回路として、本発明回路を配置する。このような構成に寄れば、従来のsinc型フィルタのみで高ダウンサンプル比を実現する回路と比べ回路が占有する面積が小さく、また低消費電力の回路を実現できる。なお、前段のsinc型フィルタ回路66と、後段のサンプルレート変換器67の各次数は同一とする。
【0103】
図18に、低消費電力、小面積の効果を示す。図18では、sinc型フィルタ回路66のみ場合と、sinc型フィルタ回路66とサンプルレート変換器67を組み合わせた場合とを比較している。なお、この例では、面積に関しては総ダウンサンプル量16の時のsinc型を1として比較しており、消費電力に関しては、総ダウンサンプル量16の時のsinc型を1として比較している。
【0104】
また上記実施の形態では、オーバーサンプリング型A/D変換器の出力をサンプルレート変換する場合について説明したが、これに限定されるものではなく、広く一般にディジタル信号のサンプルレート変換に適用することができる。
【0105】
また、上記実施形態のフィルタ回路に入力される入力信号は、周波数fsでサンプルされたものとして説明した。この入力信号は、例えば、アナログ信号をデジタル信号に変換するデルタシグマ変調器によってデジタル信号に変換されたものである。そして、上記フィルタ回路の伝達関数の次数は、上記デルタシグマ変調器の次数以上で構成するようにしてもよい。
その他、この発明の要旨を逸脱しない範囲で種々の変形を施しても同様に実施可能であることはいうまでもない。
【図面の簡単な説明】
【0106】
【図1】この発明に係わるサンプルレート変換器の第1の実施形態の構成を示す回路ブロック図。
【図2】負帰還回路の構成を示す回路ブロック図。
【図3】図1に示したサンプルレート変換器の構成例を示す回路ブロック図。
【図4】図1に示したサンプルレート変換器のフィルタ回路の周波数特性を示す図。
【図5】図1に示したサンプルレート変換器のフィルタ回路の周波数特性を示す図。
【図6】図1に示したサンプルレート変換器による所望信号と折り返し成分のパワーレベルを比較する図。
【図7】図1に示したサンプルレート変換器の構成例を示す回路ブロック図。
【図8】図7に示したサンプルレート変換器による所望信号と折り返し成分のパワーレベルを比較する図。
【図9】図1に示したサンプルレート変換器の構成例を示す回路ブロック図。
【図10】図9に示したサンプルレート変換器による所望信号と折り返し成分のパワーレベルを比較する図。
【図11】図1に示したサンプルレート変換器の構成例を示す回路ブロック図。
【図12】この発明に係わるサンプルレート変換器の第2の実施形態の構成を示す回路ブロック図。
【図13】図12に示したサンプルレート変換器の構成例を示す回路ブロック図。
【図14】この発明に係わるサンプルレート変換器の第3の実施形態の構成を示す回路ブロック図。
【図15】この発明に係わるサンプルレート変換器の第4の実施形態の構成を示す回路ブロック図。
【図16】この発明に係わるサンプルレート変換器の第4の実施形態の変形例の構成を示す回路ブロック図。
【図17】この発明に係わるサンプルレート変換器の変形例の構成を示す回路ブロック図。
【図18】図17に示した変形例の効果を説明するための図。
【符号の説明】
【0107】
1,33…フィルタ回路、2,11,31,34,43,52…ダウンサンプラ回路、3,12,32,35,44,53…アップサンプラ回路、4…増幅回路、5,7,8,13,14,16,19,20,24,25,27,28,37,38,41,45,47,48,51,54,55,57,58,62,64…加算器、6…係数倍器、9,10,15,17,21,22,26,29,30,39,40,42,46,49,50,56,59,60,65…遅延器、18…除算器、36…補間フィルタ回路、61,63…乗算器、66…sinc型フィルタ回路、67…サンプルレート変換器。
【特許請求の範囲】
【請求項1】
周波数fsでサンプリングされた入力信号と周波数fsのフィードバック信号を0からfs/N(Nは自然数)までの周波数帯域において少なくとも1より大きい利得を与えて合成して合成信号を生成する合成部と、
前記合成信号を前記fsのN分の1のサンプルレートfs/Nにダウンサンプリングしてサンプルレートが変換された出力信号を得るダウンサンプラと、
前記出力信号を前記fs/NのN倍のサンプルレートfsにアップサンプリングして前記フィードバック信号を生成するアップサンプラとを具備することを特徴とするサンプルレート変換器。
【請求項2】
前記合成部は、
前記フィードバック信号を遅延させて第1遅延信号を生成する第1遅延器と、
前記入力信号から前記第1遅延信号を減算して減算信号を生成する減算器と、
前記減算信号と第2遅延信号とを加算して前記合成信号を生成する加算器と、
前記合成信号を遅延させて前記第2遅延信号を生成する第2遅延器とを備えることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項3】
前記合成部は、
前記フィードバック信号を遅延させて第1遅延信号を生成する第1遅延器と、
前記第1遅延信号を割り算して割り算信号を生成する割り算器と、
前記入力信号から前記割り算信号を減算して減算信号を生成する減算器と、
前記減算信号と第2遅延信号とを加算して加算信号を生成する第1加算器と、
前記加算信号を遅延させて前記第2遅延信号を生成する第2遅延器と、
前記第加算信号と前記第2遅延信号とを加算して前記合成信号を生成する第2加算器とを備えることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項4】
前記合成部は、
前記フィードバック信号を遅延させて第1遅延信号を生成する第1遅延器と、
前記入力信号から前記第1遅延信号を減算して第1減算信号を生成する第1減算器と、
前記第1減算信号と第2遅延信号とを加算して第1加算信号を生成する第1加算器と、
前記第1加算信号を遅延させて前記第2遅延信号を生成する第2遅延器と、
前記第1加算信号から前記第1遅延信号を減算して第2減算信号を生成する第2減算器と、
前記第2減算信号と第3遅延信号とを加算して前記合成信号を生成する第2加算器と、
前記合成信号を遅延させて前記第3遅延信号を生成する第3遅延器とを備えることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項5】
前記合成部は、
前記フィードバック信号を遅延させて第1遅延信号を生成する第1遅延器と、
前記第1遅延信号に予め設定した係数を乗じる乗算器と、
前記入力信号から前記係数が乗じられた第1遅延信号を減算して第1減算信号を生成する第1減算器と、
前記第1減算信号と第2遅延信号とを加算して第1加算信号を生成する第1加算器と、
前記第1加算信号を遅延させて前記第2遅延信号を生成する第2遅延器と、
前記第1加算信号から前記第1遅延信号を減算して第2減算信号を生成する第2減算器と、
前記第2減算信号と第3遅延信号とを加算して前記合成信号を生成する第2加算器と、
前記合成信号を遅延させて前記第3遅延信号を生成する第3遅延器とを備えることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項6】
前記合成部は、
前記フィードバック信号を遅延させて第1遅延信号を生成する第1遅延器と、
前記第1遅延信号に予め設定した第1係数を乗算する第1乗算器と、
前記入力信号から前記係数が乗じられた第1遅延信号を減算して第1減算信号を生成する第1減算器と、
前記第1減算信号と第2遅延信号とを加算して第1加算信号を生成する第1加算器と、
前記第2加算信号を遅延させて前記第2遅延信号を生成する第2遅延器と、
前記第1遅延信号に予め設定した第2係数を乗算する第2乗算器と、
前記第1加算信号から前記第2係数が乗じられた第1遅延信号を減算して第2減算信号を生成する第2減算器と、
前記第2減算信号と第3遅延信号とを加算して第2加算信号を生成する第2加算器と、
前記第2加算信号を遅延させて前記第3遅延信号を生成する第3遅延器と、
前記第2加算信号から前記第1遅延信号を減算して第3減算信号を生成する第3減算器と、
前記第3減算信号と第4遅延信号とを加算して前記合成信号を生成する第3加算器と、
前記合成信号を遅延させて前記第4遅延信号を生成する第4遅延器とを備えることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項7】
前記Nは、4以上の自然数であることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項8】
さらに、前記入力信号に窓関数を掛けてフィルタリングを行うFIRフィルタを備え、
前記合成部は、フィルタリングされた入力信号と前記フィードバック信号と合成することを特徴とする請求項1に記載のサンプルレート変換器。
【請求項9】
さらに、前記フィードバック信号に対して補間処理を行う補間器を備え、
前記合成部は、前記入力信号と前記補間処理が施されたフィードバック信号を0からfs/N(Nは自然数)までの周波数帯域において少なくとも1より大きい利得を与えて合成して合成信号を生成することを特徴とする請求項1に記載のサンプルレート変換器。
【請求項10】
前記補間器は、前記フィードバック信号に窓関数を掛けるフィルタリングを行うことで前記補間処理を施すことを特徴とする請求項9に記載のサンプルレート変換器。
【請求項11】
前記補間器は、
前記フィードバック信号を遅延させて遅延信号を生成する遅延器と、
前記フィードバック信号と前記遅延信号とを加算して前記補間処理が施されたフィードバック信号を生成する加算器とを備えることを特徴とする請求項9に記載のサンプルレート変換器。
【請求項12】
前記補間器は、周波数N/fsで動作して、前記アップサンプリングされた出力信号から前記補間処理が施されたフィードバック信号を生成するD型フリップフロップであって、
前記合成部は、
前記入力信号から前記補間処理が施されたフィードバック信号を減算して減算信号を生成する減算器と、
前記減算信号と第1遅延信号とを加算して加算信号を生成する第1加算器と、
前記加算信号を遅延させて前記第1遅延信号を生成する第1遅延器と、
前記加算信号を遅延させて第2遅延信号を生成する第2遅延器と、
前記加算信号と前記第2遅延信号とを加算して前記合成信号を生成する第2加算器とを備えることを特徴とする請求項9に記載のサンプルレート変換器。
【請求項13】
前記補間器は、周波数N/fsで動作して、前記アップサンプリングされた出力信号から前記補間処理が施されたフィードバック信号を生成するD型フリップフロップであって、
前記合成部は、
前記入力信号から前記補間処理が施されたフィードバック信号を減算して減算信号を生成する減算器と、
前記減算信号と遅延信号とを加算して加算信号を生成する第1加算器と、
前記加算信号を遅延させて前記遅延信号を生成する遅延器と、
前記加算信号と前記遅延信号とを加算して前記合成信号を生成する第2加算器とを備えることを特徴とする請求項9に記載のサンプルレート変換器。
【請求項14】
さらに、前記入力信号に窓関数を掛けてフィルタリングを行うFIRフィルタを備え、
前記合成部は、フィルタリングされた入力信号と前記補間処理が施されたフィードバック信号と合成することを特徴とする請求項9に記載のサンプルレート変換器。
【請求項15】
請求項1に記載のサンプルレート変換器を複数直列に接続したことを特徴とする直列接続型サンプルレート変換器。
【請求項1】
周波数fsでサンプリングされた入力信号と周波数fsのフィードバック信号を0からfs/N(Nは自然数)までの周波数帯域において少なくとも1より大きい利得を与えて合成して合成信号を生成する合成部と、
前記合成信号を前記fsのN分の1のサンプルレートfs/Nにダウンサンプリングしてサンプルレートが変換された出力信号を得るダウンサンプラと、
前記出力信号を前記fs/NのN倍のサンプルレートfsにアップサンプリングして前記フィードバック信号を生成するアップサンプラとを具備することを特徴とするサンプルレート変換器。
【請求項2】
前記合成部は、
前記フィードバック信号を遅延させて第1遅延信号を生成する第1遅延器と、
前記入力信号から前記第1遅延信号を減算して減算信号を生成する減算器と、
前記減算信号と第2遅延信号とを加算して前記合成信号を生成する加算器と、
前記合成信号を遅延させて前記第2遅延信号を生成する第2遅延器とを備えることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項3】
前記合成部は、
前記フィードバック信号を遅延させて第1遅延信号を生成する第1遅延器と、
前記第1遅延信号を割り算して割り算信号を生成する割り算器と、
前記入力信号から前記割り算信号を減算して減算信号を生成する減算器と、
前記減算信号と第2遅延信号とを加算して加算信号を生成する第1加算器と、
前記加算信号を遅延させて前記第2遅延信号を生成する第2遅延器と、
前記第加算信号と前記第2遅延信号とを加算して前記合成信号を生成する第2加算器とを備えることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項4】
前記合成部は、
前記フィードバック信号を遅延させて第1遅延信号を生成する第1遅延器と、
前記入力信号から前記第1遅延信号を減算して第1減算信号を生成する第1減算器と、
前記第1減算信号と第2遅延信号とを加算して第1加算信号を生成する第1加算器と、
前記第1加算信号を遅延させて前記第2遅延信号を生成する第2遅延器と、
前記第1加算信号から前記第1遅延信号を減算して第2減算信号を生成する第2減算器と、
前記第2減算信号と第3遅延信号とを加算して前記合成信号を生成する第2加算器と、
前記合成信号を遅延させて前記第3遅延信号を生成する第3遅延器とを備えることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項5】
前記合成部は、
前記フィードバック信号を遅延させて第1遅延信号を生成する第1遅延器と、
前記第1遅延信号に予め設定した係数を乗じる乗算器と、
前記入力信号から前記係数が乗じられた第1遅延信号を減算して第1減算信号を生成する第1減算器と、
前記第1減算信号と第2遅延信号とを加算して第1加算信号を生成する第1加算器と、
前記第1加算信号を遅延させて前記第2遅延信号を生成する第2遅延器と、
前記第1加算信号から前記第1遅延信号を減算して第2減算信号を生成する第2減算器と、
前記第2減算信号と第3遅延信号とを加算して前記合成信号を生成する第2加算器と、
前記合成信号を遅延させて前記第3遅延信号を生成する第3遅延器とを備えることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項6】
前記合成部は、
前記フィードバック信号を遅延させて第1遅延信号を生成する第1遅延器と、
前記第1遅延信号に予め設定した第1係数を乗算する第1乗算器と、
前記入力信号から前記係数が乗じられた第1遅延信号を減算して第1減算信号を生成する第1減算器と、
前記第1減算信号と第2遅延信号とを加算して第1加算信号を生成する第1加算器と、
前記第2加算信号を遅延させて前記第2遅延信号を生成する第2遅延器と、
前記第1遅延信号に予め設定した第2係数を乗算する第2乗算器と、
前記第1加算信号から前記第2係数が乗じられた第1遅延信号を減算して第2減算信号を生成する第2減算器と、
前記第2減算信号と第3遅延信号とを加算して第2加算信号を生成する第2加算器と、
前記第2加算信号を遅延させて前記第3遅延信号を生成する第3遅延器と、
前記第2加算信号から前記第1遅延信号を減算して第3減算信号を生成する第3減算器と、
前記第3減算信号と第4遅延信号とを加算して前記合成信号を生成する第3加算器と、
前記合成信号を遅延させて前記第4遅延信号を生成する第4遅延器とを備えることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項7】
前記Nは、4以上の自然数であることを特徴とする請求項1に記載のサンプルレート変換器。
【請求項8】
さらに、前記入力信号に窓関数を掛けてフィルタリングを行うFIRフィルタを備え、
前記合成部は、フィルタリングされた入力信号と前記フィードバック信号と合成することを特徴とする請求項1に記載のサンプルレート変換器。
【請求項9】
さらに、前記フィードバック信号に対して補間処理を行う補間器を備え、
前記合成部は、前記入力信号と前記補間処理が施されたフィードバック信号を0からfs/N(Nは自然数)までの周波数帯域において少なくとも1より大きい利得を与えて合成して合成信号を生成することを特徴とする請求項1に記載のサンプルレート変換器。
【請求項10】
前記補間器は、前記フィードバック信号に窓関数を掛けるフィルタリングを行うことで前記補間処理を施すことを特徴とする請求項9に記載のサンプルレート変換器。
【請求項11】
前記補間器は、
前記フィードバック信号を遅延させて遅延信号を生成する遅延器と、
前記フィードバック信号と前記遅延信号とを加算して前記補間処理が施されたフィードバック信号を生成する加算器とを備えることを特徴とする請求項9に記載のサンプルレート変換器。
【請求項12】
前記補間器は、周波数N/fsで動作して、前記アップサンプリングされた出力信号から前記補間処理が施されたフィードバック信号を生成するD型フリップフロップであって、
前記合成部は、
前記入力信号から前記補間処理が施されたフィードバック信号を減算して減算信号を生成する減算器と、
前記減算信号と第1遅延信号とを加算して加算信号を生成する第1加算器と、
前記加算信号を遅延させて前記第1遅延信号を生成する第1遅延器と、
前記加算信号を遅延させて第2遅延信号を生成する第2遅延器と、
前記加算信号と前記第2遅延信号とを加算して前記合成信号を生成する第2加算器とを備えることを特徴とする請求項9に記載のサンプルレート変換器。
【請求項13】
前記補間器は、周波数N/fsで動作して、前記アップサンプリングされた出力信号から前記補間処理が施されたフィードバック信号を生成するD型フリップフロップであって、
前記合成部は、
前記入力信号から前記補間処理が施されたフィードバック信号を減算して減算信号を生成する減算器と、
前記減算信号と遅延信号とを加算して加算信号を生成する第1加算器と、
前記加算信号を遅延させて前記遅延信号を生成する遅延器と、
前記加算信号と前記遅延信号とを加算して前記合成信号を生成する第2加算器とを備えることを特徴とする請求項9に記載のサンプルレート変換器。
【請求項14】
さらに、前記入力信号に窓関数を掛けてフィルタリングを行うFIRフィルタを備え、
前記合成部は、フィルタリングされた入力信号と前記補間処理が施されたフィードバック信号と合成することを特徴とする請求項9に記載のサンプルレート変換器。
【請求項15】
請求項1に記載のサンプルレート変換器を複数直列に接続したことを特徴とする直列接続型サンプルレート変換器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2009−77165(P2009−77165A)
【公開日】平成21年4月9日(2009.4.9)
【国際特許分類】
【出願番号】特願2007−244322(P2007−244322)
【出願日】平成19年9月20日(2007.9.20)
【出願人】(000003078)株式会社東芝 (54,554)
【公開日】平成21年4月9日(2009.4.9)
【国際特許分類】
【出願日】平成19年9月20日(2007.9.20)
【出願人】(000003078)株式会社東芝 (54,554)
[ Back to top ]