サンプルレート変換器
【課題】従来のサンプルレート変換器では、ＦＩＦＯを制御する時に変換精度が劣化するために、実用的な変換性能が劣化してしまうという課題があった。
【解決手段】入力クロックの周波数検出器と、前記周波数検出器の出力により出力信号を推定する補間フィルタと、前記補間フィルタの出力を一時保持して定められたタイミングで出力するＦＩＦＯメモリを備えるサンプルレート変換器において、周波数検出結果の補間フィルタへの出力更新頻度をＦＩＦＯの状態を基にして決めるように構成する
【解決手段】入力クロックの周波数検出器と、前記周波数検出器の出力により出力信号を推定する補間フィルタと、前記補間フィルタの出力を一時保持して定められたタイミングで出力するＦＩＦＯメモリを備えるサンプルレート変換器において、周波数検出結果の補間フィルタへの出力更新頻度をＦＩＦＯの状態を基にして決めるように構成する
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルオーディオ機器で使用されるサンプルレート変換器に関する。
【背景技術】
【０００２】
近年、ＣＤ／ＤＶＤをはじめとしたデジタルのオーディオを記録再生する機器が増加しており、複数の機器からの出力をミキシングしたり、ＣＤの音をＤＶＤに入れたいといった要望がある。例えばＣＤのサンプリング周波数は４４．１ｋＨｚで、ＤＶＤのサンプリング周波数は４８ｋＨｚなので、これらを相互変換したい場合には、一旦Ｄ／Ａ変換してアナログ状態で処理を行い、それを新しいサンプリング周波数でＡ／Ｄ変換して記録するということも可能であるが、アナログを経由するとノイズや歪が加わってしまうので、これらのサンプリング周波数をデジタル領域で変換するためにサンプルレート変換器が用いられる。
【０００３】
従来のサンプルレート変換器の一例のブロック図を図４に示す。図４において、サンプルレート変換器４０５は、周波数検出回路４０１、補間フィルタ４０２、ＦＩＦＯ（先入れ先出し）メモリ回路４０３、補正回路４０４で構成される。デジタルオーディオインターフェース受信回路（以降、ＤＡＩ受信回路と呼ぶ）４００は、外部機器からの入力信号から転送クロックやデータを生成してそれをサンプルレート変換器４０５へ出力する。周波数検出回路４０１はＤＡＩ受信回路４００で生成されたクロック信号の周波数を検出する。補間フィルタ４０２は周波数検出回路４０１で検出された周波数情報を元にして出力クロック周波数での出力信号を推定する。ＦＩＦＯメモリ回路４０３は補間フィルタ４０２で生成された出力信号を一時的に保持して、正確な出力クロック周波数で順に出力する。補正回路４０４はＦＩＦＯを制御する。
【０００４】
次に、サンプルレート変換器４０５の動作を説明する。
【０００５】
ＤＡＩ受信回路４００では、同軸や光ケーブルなどによる標準的なＡＥＳ／ＥＢＵインターフェース等のシリアル信号を受けとり、その信号からビットクロック、ワードクロック、データの３本の信号を出力する。一般的にはビットクロックはサンプリング周波数ｆｓの６４倍の周波数、ワードクロックはｆｓそのものの周波数で、データはL/R各３２個のサンプルの中に１６ビットから２４ビットのオーディオデータとその他の付加情報などが含まれた信号となっている。
【０００６】
まず、周波数検出回路４０１では、ＤＡＩ受信回路４００の出力のうちのビットクロックを入力として、出力する側のビットクロックの整数倍の信号で一定期間カウントすることにより、入力ビットクロックと出力ビットクロックの比率を求める。例えば入力ｆｓが４４．１ｋＨｚの場合のビットクロックは２．８２２４ＭＨｚで、出力ｆｓが４８ｋＨｚの場合のカウントするクロックをｆｓ＊６４＊８＝５１２倍の２４．５７６ＭＨｚとすると、このカウントは入力１周期に対して出力クロックが８．７０７４８個入ることとなり、この比率を基にしてｆｓの変換が行われる。
【０００７】
補間フィルタ４０２では、まず入力データをオーバーサンプリングして、不要な帯域の信号を除去するローパスフィルタを通し、その後に上記の比信号に基づいてサンプル間の値を、例えば直線補間して８／８．７０７４８＝０．９１８７５毎の値を計算する。この時のオーバーサンプルの比率と直線補間のポイント数により、変換の精度が決まり、５１２ｆｓと２０４８ポイントであれば振幅誤差は２０ビット精度以下となることが知られている。
【０００８】
このようにして求められた変換後の出力データはＦＩＦＯメモリ回路４０３に一旦保持され、一定の出力ワードクロックのタイミングにあわせて読み出されて、出力ビットクロックと共に出力されて、外部での処理に使用される。
【０００９】
一般にＦＩＦＯの処理は、入力データの数と出力データの数が釣り合うように常時メモリ残量をチェックしながら制御が行われる。サンプルレート変換器のＦＩＦＯの場合には出力データのタイミングは変換後の周波数により決められているので、入力側を変化させて制御を行う。つまり、周波数検出時定数で常に中央方向になるように周波数検出結果を補正しながら動作する。
そして、非特許文献１には、再標本化時刻の補正という処理で周波数比の値を補正することでこのＦＩＦＯの制御を行う方法が提案されている。
【００１０】
補正回路４０４では上記のＦＩＦＯの制御を行うためにＦＩＦＯメモリ回路４０３の残量が多くなった時に、周波数検出回路４０１の出力を補正して、ＦＩＦＯメモリ回路４０３へ送るデータの数を変化させることでＦＩＦＯメモリ回路４０３の残量が少なくなるように、例えばＦＩＦＯにデータが貯まり過ぎてきたような場合には、周波数比を上げるほうに補正することで入力データの数が減り、結果としてＦＩＦＯの残量が減るように動作する。
【非特許文献１】ラジオ技術１９９４年５月号ｐ１３３−１４４
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、こうしたＦＩＦＯの制御を行うことは、サンプリング周波数の変換の比率を変えるということになるので、出力データに歪が生じるという課題がある。
【００１２】
元々が２０ビット精度であったものが、再標本化時刻の補正を１ＬＳＢ行った場合には直線補間の値が変わることにより１ビット分少ない精度しか得られなくなってしまう。また、周波数検出回路の出力は電源ノイズ等の影響で微小に変動している場合が多いので、この場合にも同様の精度劣化が発生してしまい、さらにこの変動が常時発生しているために結果として入力オーディオ信号とこの変動分が混変調歪を発生させるということになり、このためサンプルレート変換による音質の劣化が発生していた。
【００１３】
本発明は、かかる課題を解決し、高精度の変換を簡単な回路で実現できるサンプルレート変換器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、入力信号のサンプルレートを変換して出力するサンプルレート変換器であって、入力信号からクロック信号を生成する受信手段と、前記受信回路で生成されたクロック信号の周波数を検出する周波数検出手段と、前記周波数検出器で検出された周波数情報に基づき出力信号を推定する補間フィルタと、前記補間フィルタで生成された出力信号を一時的に保持するとともに、所定の周波数で出力信号を出力するＦＩＦＯと、前記周波数検出器で検出された周波数情報を量子化して保持するとともに、当該周波数情報を前記補間フィルタに出力する保持手段とを備え、前記保持手段は、前記ＦＩＦＯの残量情報に基づき前記補間フィルタへの出力頻度を決定する。
【００１５】
このようにすれば、本発明のサンプルレート変換器は、従来のように周波数検出器の出力を常時そのまま用いるのではなく、一旦量子化した値を保持し、その保持した値で周波数変換を行い、ＦＩＦＯの残量が少なくなった時にだけ新しい周波数情報を与えるように変更頻度を変えているので、通常は全く変化しない周波数検出出力を使用することが出来る。この固定した周波数情報でほとんどの時間にわたって理論どおりの高性能のサンプルレート変換処理が行われて、結果として従来に無い高音質でのサンプルレート変換が可能になるという効果がある。
【００１６】
また好ましくは、前記前記ＦＩＦＯの残量情報が予め設定した上限閾値あるいは下限閾値から外れたときに、前記周波数検出器で検出された周波数を前記補間フィルタに出力する。
【００１７】
このようにすれば、ＦＩＦＯの容量の範囲内で一定の周波数検出結果を補間フィルタへ出力するようにして、補間フィルタの動作を極力を変化させないようにすることで、等価的に時定数の非常に長い周波数検出を行うことが出来、また入力信号に不要に重畳された変動成分に対してもその変動成分を無視することが出来るため、その結果、混変調ノイズの少ない高品質なサンプルレート変換を行うことが可能となる。
【００１８】
また好ましくは、前記周波数検出手段で検出した周波数が所定の範囲にあるか否かを検出するロック検出手段をさらに備え、所定の範囲を外れたときには前記補間フィルタへの周波数検出出力を高速検出値に切換える。
【００１９】
このようにすれば、入力信号周波数がＤＶＤからＣＤに切換わった場合など、急激な周波数変動が発生した場合に、ロック検出が外れることで、その変動に急速に追従することが可能となり、変動が収束して所定の範囲内に入り、ロックが検出された場合に通常動作に復帰することで、高精度のサンプルレート変換が可能なる。
【発明の効果】
【００２０】
すなわち、本発明によれば、混変調ノイズの少ない高品質なサンプルレート変換を行うことできる。
【発明を実施するための最良の形態】
【００２１】
（実施の形態１）
＜１．サンプルレート変換器の構成＞
図１は、本発明の実施の形態１に係るサンプルレート変換器１０５のブロック図を示す。図１において、デジタルオーディオインターフェース受信回路（以降、ＤＡＩ受信回路と呼ぶ）４００、サンプルレート変換器１０５は、周波数検出回路１０１、補間フィルタ１０２、ＦＩＦＯ（先入れ先出し）メモリ回路１０３、保持回路１０４で構成される。
【００２２】
周波数検出回路１０１はＤＡＩ受信回路４００で生成されたクロック信号の周波数を検出する。補間フィルタ１０２は保持回路１０４から出力された周波数情報を基にして出力クロック周波数での出力信号を推定する。ＦＩＦＯ（先入れ先出し）メモリ回路１０３は補間フィルタ１０２で生成された出力信号を一時的に保持して、正確な出力クロック周波数で順に出力する。保持回路１０４は、ＦＩＦＯメモリ回路１０３の残量情報を基にして周波数検出回路１０１の出力を量子化して保持し、その出力を補間フィルタ１０２へ出力する。以下、各構成を具体的に説明する。
【００２３】
周波数検出回路１０１は、一定時間例えば０．１秒間に入力クロック信号の変化回数をカウントするカウンタで構成でき、２．８２２４ＭＨｚを数えると２８２２４個（１６進数で６Ｅ４０ｈ）となるので１５ビットのカウンタがあればよいが、３２ｋＨｚ〜１９２ｋＨｚへと対応範囲を広げるために１７ビットのカウンタを準備しておく。さらに精度を高めるためにこの計測結果を８回平均化した信号を生成しても２０ビットのカウンタがあればよい。これを出力周波数例えば４８ｋHzでのカウント数３０７２０（１６進数で７８００ｈ）と比較して周波数比を求める。
【００２４】
補間フィルタ１０２では、通常の帯域制限フィルタ処理およびオーバーサンプリング処理を行うとともに、上記周波数検出回路１０１で求めた周波数情報を基にして、出力サンプルレートとの比を計算して、出力サンプルのタイミングを計算する。このタイミング情報に基づいて、例えばその値が現在のタイミングから１５３／２０４８だけ後ということであれば、現在のサンプル値と次のサンプル値との直線補間値を計算して出力信号とする。
【００２５】
ＦＩＦＯメモリ回路１０３では、上記の計算結果が出たタイミングで補間フィルタ１０２の出力信号を一旦記憶して、その信号をある程度保持した後、変換後の一定の出力タイミングに合わせて出力する。
【００２６】
保持回路１０４は、ＦＩＦＯメモリ回路１０３の残量情報を監視して、所定の状態になったときに周波数検出回路１０１の出力の周波数情報を保持する。基本的には上記の残量情報が正側または負側に大きく振れて、残量を減らしたい場合に新しい周波数情報を保持して、これを望む方向に合わせて量子化して補間フィルタ１０２へ出力するので、その新しい周波数情報を基にして計算された補間フィルタ１０２出力信号のサンプル数が変化して、これによりＦＩＦＯメモリ回路１０３の残量情報が変化する形になる。
＜２．実施の形態１と本発明の対応関係＞
サンプルレート変換器１０５は、サンプルレート変換器の一例である。ＤＡＩ受信回路４００は、受信手段の一例である。周波数検出回路１０１は、周波数検出手段の一例である。補間フィルタ１０２は、補間フィルタの一例である。ＦＩＦＯメモリ回路１０３は、ＦＩＦＯの一例である。保持回路１０４は、保持手段の一例である。
＜３．サンプルレート変換器の動作＞
サンプルレート変換器１０５の動作には、通常時の動作と入力周波数が変化した時の動作があり、このそれぞれの動作を説明する。
＜３．１ 通常時の動作＞
通常の動作状態では、周波数検出回路１０１の出力を保持回路１０４で量子化して、さらに切り捨て処理して保持した値でサンプルレート変換処理が行われている。実際の入力クロック周波数と保持した値との誤差分でＦＩＦＯ１０３の残量が減っていく状態になっているものとすると、ある程度時間が経過するとＦＩＦＯ１０３がアンダーフローを起こしそうになる。そうなる前のところにしきい値を設けておき、このしきい値に達したら保持回路１０４へ信号を出力する。保持回路１４ではＦＩＦＯ１０３からの信号を受けて周波数検出回路１０１の出力を再取り込みして、今度は量子化の方法を切捨てから切り上げに変えた状態で保持値を決めて、補間フィルタ１０２へ出力する。これにより実際の入力クロック周波数と保持した値の誤差分はそれまでとは逆側に設定され、それによりＦＩＦＯ１０３の残量は増える方向に変化していくように設定される。
【００２７】
このように周波数検出結果を量子化することは、微細な変動の影響を除去するためにも有効で、周波数検出精度が下がる代わりに安定度が高くなり、本発明のＦＩＦＯ部と組み合わせることにより、安定性がより高いサンプルレート変換を実現することが出来る。
【００２８】
この量子化方法の切換の代わりに通常の検出結果に１ＬＳＢを加算・減算する処理でも同様の機能を持たせることが出来るが、この変化量が大きいほどＦＩＦＯ１０３の残量の変化率が大きくなるので、同じ時間だけ固定状態で動かしたい場合にはＦＩＦＯ１０３の容量にもう少し大きいものが必要になる。
【００２９】
図２は、ＦＩＦＯ１０３の残量の時間変化グラフを示す。図２において、１６は従来の補正回路を用いた場合の残量変化、１７は本発明の保持回路１０４を用いた場合の残量変化、１８は残量検出の上側のしきい値、１９は残量検出の下側のしきい値である。
【００３０】
従来の補正回路を用いた場合には、周波数検出回路１０１の出力を直接使用するので、検出出力の量子化誤差などにより１６のように残量が比較的頻繁に変化しているのに対して、保持回路１０４を用いた場合には、固定した周波数情報を用いているので固定した誤差に基づいて１７のように残量が一定の比率で変化していく。残量が上側のしきい値１８に到達した所で、保持回路１０４で新しい周波数情報が設定されて、それにより今度は残量が減少するように変化するようになる。その後残量が下側のしきい値に達すると、また保持回路１０４で新しい周波数情報が設定されて、今度は残量が増える方向に変化していく。このような周波数誤差は通常非常に小さい値なのでＦＩＦＯ１０３のしきい値に到達するまでにの時間が秒ではなく分オーダーとなる場合が多く、そうした場合には聴感上は固定の周波数で動作している場合と同等となり高音質の変換結果が得られる。このようにＦＩＦＯ１０３の容量を有効に使うことにより周波数情報を変化させる間隔を非常に長くすることが出来、それにより上記したような高精度のサンプルレート変換が可能になる。
＜３．２ 入力周波数変更時の動作＞
入力周波数が微小に変化するような時には、補間フィルタ１０２での変換比率が固定されているので、入力変化による周波数検出誤差が大きくなっていく分だけＦＩＦＯの残量の変化率が大きくなる。従ってＦＩＦＯ１０３のしきい値に達する時間が短くなるだけで基本的な動作は通常時と変わらない。ただし変動が一定方向に長時間継続するような場合には、常にしきい値の近傍で周波数検出情報の更新が繰り返し行われることになり、本発明の目的とする固定の値で周波数変換するという状態とは異なった動作になるが、この時にも従来のサンプルレート変換器と同等の性能となってしまうだけで動作自体に問題はない。
【００３１】
（実施の形態２）
＜１．サンプルレート変換器の構成＞
ロック検出回路１０６は、周波数検出回路１０１の検出回路の一部を用いて、入力信号周波数が所定の範囲に入っているかどうかを検出する。
【００３２】
図３は、本発明の実施の形態２に係るサンプルレート変換器３０５のブロック図を示す。図３において、本発明の実施の形態２に係るサンプルレート変換器３０５は、実施の形態１の構成に加え、ロック検出回路１０６で構成される。
【００３３】
ロック検出回路１０６は、入力周波数が所定の範囲にあるかどうかを検出する。
＜２．実施の形態２と本発明の対応関係＞
ロック検出回路１０６は、ロック検出手段の一例である。
＜３．サンプルレート変換器の動作＞
入力のサンプリング周波数が切り換わった場合のように、さらに大きく入力信号周波数が変化するような場合でもサンプルレート変換器単独の動作は変わらないので、ＦＩＦＯ１０３の残量がしきい値に到達するまでは応答できない。従って入力が変化した途中から間違ったサンプリング周波数にあわせた変換出力になってしまうので、ピッチが変わったり異音が出たりする。この場合でも切り換え時間を待てば正常な出力に切り換わるが、効率が良くないので、応答を高速化する為に、ロック検出回路１０６が動作する。周波数検出回路１０１内部のカウンタの値を低い精度で確認していくことで、高速で概略の周波数情報を得ることが出来る。例えば高精度の２０ビットのカウントに必要な時間が１秒だとすると、精度を１／６４に落とせば時間も１／６４で１４ビットのカウントができるので、この途中のカウントデータを用いれば入力周波数が４４．１ｋＨｚから４８ｋＨｚに変化したようだという大まかな情報を得ることが可能で、この検出信号を保持回路１０４とＦＩＦＯ１０３へ出力して、高速に検出した保持データの再取り込みとＦＩＦＯのクリアを実行させることで、高速での新しいサンプリング周波数への変換を開始させることが可能となる。
【００３４】
この例では高速ロック検出を周波数検出回路の内部カウンタの値を流用しているが、これは何らかの外部からの切換信号があればそれを用いてもよい
【産業上の利用可能性】
【００３５】
本発明は、高品質のオーディオ出力が必要となるディジタルオーディオの記録再生システムに適用可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１に係るサンプルレート変換器のブロック図
【図２】本発明の実施の形態１に係るサンプルレート変換器におけるＦＩＦＯ残量図
【図３】本発明の実施の形態２に係るサンプルレート変換器のブロック図
【図４】従来のサンプルレート変換器のブロック図
【符号の説明】
【００３７】
１００ ＤＡＩ受信回路
１０１ 周波数検出回路
１０２ 補間フィルタ
１０３ ＦＩＦＯ
１０４ 保持回路
１０５ サンプルレート変換器
１０６ ロック検出回路
【技術分野】
【０００１】
本発明は、デジタルオーディオ機器で使用されるサンプルレート変換器に関する。
【背景技術】
【０００２】
近年、ＣＤ／ＤＶＤをはじめとしたデジタルのオーディオを記録再生する機器が増加しており、複数の機器からの出力をミキシングしたり、ＣＤの音をＤＶＤに入れたいといった要望がある。例えばＣＤのサンプリング周波数は４４．１ｋＨｚで、ＤＶＤのサンプリング周波数は４８ｋＨｚなので、これらを相互変換したい場合には、一旦Ｄ／Ａ変換してアナログ状態で処理を行い、それを新しいサンプリング周波数でＡ／Ｄ変換して記録するということも可能であるが、アナログを経由するとノイズや歪が加わってしまうので、これらのサンプリング周波数をデジタル領域で変換するためにサンプルレート変換器が用いられる。
【０００３】
従来のサンプルレート変換器の一例のブロック図を図４に示す。図４において、サンプルレート変換器４０５は、周波数検出回路４０１、補間フィルタ４０２、ＦＩＦＯ（先入れ先出し）メモリ回路４０３、補正回路４０４で構成される。デジタルオーディオインターフェース受信回路（以降、ＤＡＩ受信回路と呼ぶ）４００は、外部機器からの入力信号から転送クロックやデータを生成してそれをサンプルレート変換器４０５へ出力する。周波数検出回路４０１はＤＡＩ受信回路４００で生成されたクロック信号の周波数を検出する。補間フィルタ４０２は周波数検出回路４０１で検出された周波数情報を元にして出力クロック周波数での出力信号を推定する。ＦＩＦＯメモリ回路４０３は補間フィルタ４０２で生成された出力信号を一時的に保持して、正確な出力クロック周波数で順に出力する。補正回路４０４はＦＩＦＯを制御する。
【０００４】
次に、サンプルレート変換器４０５の動作を説明する。
【０００５】
ＤＡＩ受信回路４００では、同軸や光ケーブルなどによる標準的なＡＥＳ／ＥＢＵインターフェース等のシリアル信号を受けとり、その信号からビットクロック、ワードクロック、データの３本の信号を出力する。一般的にはビットクロックはサンプリング周波数ｆｓの６４倍の周波数、ワードクロックはｆｓそのものの周波数で、データはL/R各３２個のサンプルの中に１６ビットから２４ビットのオーディオデータとその他の付加情報などが含まれた信号となっている。
【０００６】
まず、周波数検出回路４０１では、ＤＡＩ受信回路４００の出力のうちのビットクロックを入力として、出力する側のビットクロックの整数倍の信号で一定期間カウントすることにより、入力ビットクロックと出力ビットクロックの比率を求める。例えば入力ｆｓが４４．１ｋＨｚの場合のビットクロックは２．８２２４ＭＨｚで、出力ｆｓが４８ｋＨｚの場合のカウントするクロックをｆｓ＊６４＊８＝５１２倍の２４．５７６ＭＨｚとすると、このカウントは入力１周期に対して出力クロックが８．７０７４８個入ることとなり、この比率を基にしてｆｓの変換が行われる。
【０００７】
補間フィルタ４０２では、まず入力データをオーバーサンプリングして、不要な帯域の信号を除去するローパスフィルタを通し、その後に上記の比信号に基づいてサンプル間の値を、例えば直線補間して８／８．７０７４８＝０．９１８７５毎の値を計算する。この時のオーバーサンプルの比率と直線補間のポイント数により、変換の精度が決まり、５１２ｆｓと２０４８ポイントであれば振幅誤差は２０ビット精度以下となることが知られている。
【０００８】
このようにして求められた変換後の出力データはＦＩＦＯメモリ回路４０３に一旦保持され、一定の出力ワードクロックのタイミングにあわせて読み出されて、出力ビットクロックと共に出力されて、外部での処理に使用される。
【０００９】
一般にＦＩＦＯの処理は、入力データの数と出力データの数が釣り合うように常時メモリ残量をチェックしながら制御が行われる。サンプルレート変換器のＦＩＦＯの場合には出力データのタイミングは変換後の周波数により決められているので、入力側を変化させて制御を行う。つまり、周波数検出時定数で常に中央方向になるように周波数検出結果を補正しながら動作する。
そして、非特許文献１には、再標本化時刻の補正という処理で周波数比の値を補正することでこのＦＩＦＯの制御を行う方法が提案されている。
【００１０】
補正回路４０４では上記のＦＩＦＯの制御を行うためにＦＩＦＯメモリ回路４０３の残量が多くなった時に、周波数検出回路４０１の出力を補正して、ＦＩＦＯメモリ回路４０３へ送るデータの数を変化させることでＦＩＦＯメモリ回路４０３の残量が少なくなるように、例えばＦＩＦＯにデータが貯まり過ぎてきたような場合には、周波数比を上げるほうに補正することで入力データの数が減り、結果としてＦＩＦＯの残量が減るように動作する。
【非特許文献１】ラジオ技術１９９４年５月号ｐ１３３−１４４
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、こうしたＦＩＦＯの制御を行うことは、サンプリング周波数の変換の比率を変えるということになるので、出力データに歪が生じるという課題がある。
【００１２】
元々が２０ビット精度であったものが、再標本化時刻の補正を１ＬＳＢ行った場合には直線補間の値が変わることにより１ビット分少ない精度しか得られなくなってしまう。また、周波数検出回路の出力は電源ノイズ等の影響で微小に変動している場合が多いので、この場合にも同様の精度劣化が発生してしまい、さらにこの変動が常時発生しているために結果として入力オーディオ信号とこの変動分が混変調歪を発生させるということになり、このためサンプルレート変換による音質の劣化が発生していた。
【００１３】
本発明は、かかる課題を解決し、高精度の変換を簡単な回路で実現できるサンプルレート変換器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、入力信号のサンプルレートを変換して出力するサンプルレート変換器であって、入力信号からクロック信号を生成する受信手段と、前記受信回路で生成されたクロック信号の周波数を検出する周波数検出手段と、前記周波数検出器で検出された周波数情報に基づき出力信号を推定する補間フィルタと、前記補間フィルタで生成された出力信号を一時的に保持するとともに、所定の周波数で出力信号を出力するＦＩＦＯと、前記周波数検出器で検出された周波数情報を量子化して保持するとともに、当該周波数情報を前記補間フィルタに出力する保持手段とを備え、前記保持手段は、前記ＦＩＦＯの残量情報に基づき前記補間フィルタへの出力頻度を決定する。
【００１５】
このようにすれば、本発明のサンプルレート変換器は、従来のように周波数検出器の出力を常時そのまま用いるのではなく、一旦量子化した値を保持し、その保持した値で周波数変換を行い、ＦＩＦＯの残量が少なくなった時にだけ新しい周波数情報を与えるように変更頻度を変えているので、通常は全く変化しない周波数検出出力を使用することが出来る。この固定した周波数情報でほとんどの時間にわたって理論どおりの高性能のサンプルレート変換処理が行われて、結果として従来に無い高音質でのサンプルレート変換が可能になるという効果がある。
【００１６】
また好ましくは、前記前記ＦＩＦＯの残量情報が予め設定した上限閾値あるいは下限閾値から外れたときに、前記周波数検出器で検出された周波数を前記補間フィルタに出力する。
【００１７】
このようにすれば、ＦＩＦＯの容量の範囲内で一定の周波数検出結果を補間フィルタへ出力するようにして、補間フィルタの動作を極力を変化させないようにすることで、等価的に時定数の非常に長い周波数検出を行うことが出来、また入力信号に不要に重畳された変動成分に対してもその変動成分を無視することが出来るため、その結果、混変調ノイズの少ない高品質なサンプルレート変換を行うことが可能となる。
【００１８】
また好ましくは、前記周波数検出手段で検出した周波数が所定の範囲にあるか否かを検出するロック検出手段をさらに備え、所定の範囲を外れたときには前記補間フィルタへの周波数検出出力を高速検出値に切換える。
【００１９】
このようにすれば、入力信号周波数がＤＶＤからＣＤに切換わった場合など、急激な周波数変動が発生した場合に、ロック検出が外れることで、その変動に急速に追従することが可能となり、変動が収束して所定の範囲内に入り、ロックが検出された場合に通常動作に復帰することで、高精度のサンプルレート変換が可能なる。
【発明の効果】
【００２０】
すなわち、本発明によれば、混変調ノイズの少ない高品質なサンプルレート変換を行うことできる。
【発明を実施するための最良の形態】
【００２１】
（実施の形態１）
＜１．サンプルレート変換器の構成＞
図１は、本発明の実施の形態１に係るサンプルレート変換器１０５のブロック図を示す。図１において、デジタルオーディオインターフェース受信回路（以降、ＤＡＩ受信回路と呼ぶ）４００、サンプルレート変換器１０５は、周波数検出回路１０１、補間フィルタ１０２、ＦＩＦＯ（先入れ先出し）メモリ回路１０３、保持回路１０４で構成される。
【００２２】
周波数検出回路１０１はＤＡＩ受信回路４００で生成されたクロック信号の周波数を検出する。補間フィルタ１０２は保持回路１０４から出力された周波数情報を基にして出力クロック周波数での出力信号を推定する。ＦＩＦＯ（先入れ先出し）メモリ回路１０３は補間フィルタ１０２で生成された出力信号を一時的に保持して、正確な出力クロック周波数で順に出力する。保持回路１０４は、ＦＩＦＯメモリ回路１０３の残量情報を基にして周波数検出回路１０１の出力を量子化して保持し、その出力を補間フィルタ１０２へ出力する。以下、各構成を具体的に説明する。
【００２３】
周波数検出回路１０１は、一定時間例えば０．１秒間に入力クロック信号の変化回数をカウントするカウンタで構成でき、２．８２２４ＭＨｚを数えると２８２２４個（１６進数で６Ｅ４０ｈ）となるので１５ビットのカウンタがあればよいが、３２ｋＨｚ〜１９２ｋＨｚへと対応範囲を広げるために１７ビットのカウンタを準備しておく。さらに精度を高めるためにこの計測結果を８回平均化した信号を生成しても２０ビットのカウンタがあればよい。これを出力周波数例えば４８ｋHzでのカウント数３０７２０（１６進数で７８００ｈ）と比較して周波数比を求める。
【００２４】
補間フィルタ１０２では、通常の帯域制限フィルタ処理およびオーバーサンプリング処理を行うとともに、上記周波数検出回路１０１で求めた周波数情報を基にして、出力サンプルレートとの比を計算して、出力サンプルのタイミングを計算する。このタイミング情報に基づいて、例えばその値が現在のタイミングから１５３／２０４８だけ後ということであれば、現在のサンプル値と次のサンプル値との直線補間値を計算して出力信号とする。
【００２５】
ＦＩＦＯメモリ回路１０３では、上記の計算結果が出たタイミングで補間フィルタ１０２の出力信号を一旦記憶して、その信号をある程度保持した後、変換後の一定の出力タイミングに合わせて出力する。
【００２６】
保持回路１０４は、ＦＩＦＯメモリ回路１０３の残量情報を監視して、所定の状態になったときに周波数検出回路１０１の出力の周波数情報を保持する。基本的には上記の残量情報が正側または負側に大きく振れて、残量を減らしたい場合に新しい周波数情報を保持して、これを望む方向に合わせて量子化して補間フィルタ１０２へ出力するので、その新しい周波数情報を基にして計算された補間フィルタ１０２出力信号のサンプル数が変化して、これによりＦＩＦＯメモリ回路１０３の残量情報が変化する形になる。
＜２．実施の形態１と本発明の対応関係＞
サンプルレート変換器１０５は、サンプルレート変換器の一例である。ＤＡＩ受信回路４００は、受信手段の一例である。周波数検出回路１０１は、周波数検出手段の一例である。補間フィルタ１０２は、補間フィルタの一例である。ＦＩＦＯメモリ回路１０３は、ＦＩＦＯの一例である。保持回路１０４は、保持手段の一例である。
＜３．サンプルレート変換器の動作＞
サンプルレート変換器１０５の動作には、通常時の動作と入力周波数が変化した時の動作があり、このそれぞれの動作を説明する。
＜３．１ 通常時の動作＞
通常の動作状態では、周波数検出回路１０１の出力を保持回路１０４で量子化して、さらに切り捨て処理して保持した値でサンプルレート変換処理が行われている。実際の入力クロック周波数と保持した値との誤差分でＦＩＦＯ１０３の残量が減っていく状態になっているものとすると、ある程度時間が経過するとＦＩＦＯ１０３がアンダーフローを起こしそうになる。そうなる前のところにしきい値を設けておき、このしきい値に達したら保持回路１０４へ信号を出力する。保持回路１４ではＦＩＦＯ１０３からの信号を受けて周波数検出回路１０１の出力を再取り込みして、今度は量子化の方法を切捨てから切り上げに変えた状態で保持値を決めて、補間フィルタ１０２へ出力する。これにより実際の入力クロック周波数と保持した値の誤差分はそれまでとは逆側に設定され、それによりＦＩＦＯ１０３の残量は増える方向に変化していくように設定される。
【００２７】
このように周波数検出結果を量子化することは、微細な変動の影響を除去するためにも有効で、周波数検出精度が下がる代わりに安定度が高くなり、本発明のＦＩＦＯ部と組み合わせることにより、安定性がより高いサンプルレート変換を実現することが出来る。
【００２８】
この量子化方法の切換の代わりに通常の検出結果に１ＬＳＢを加算・減算する処理でも同様の機能を持たせることが出来るが、この変化量が大きいほどＦＩＦＯ１０３の残量の変化率が大きくなるので、同じ時間だけ固定状態で動かしたい場合にはＦＩＦＯ１０３の容量にもう少し大きいものが必要になる。
【００２９】
図２は、ＦＩＦＯ１０３の残量の時間変化グラフを示す。図２において、１６は従来の補正回路を用いた場合の残量変化、１７は本発明の保持回路１０４を用いた場合の残量変化、１８は残量検出の上側のしきい値、１９は残量検出の下側のしきい値である。
【００３０】
従来の補正回路を用いた場合には、周波数検出回路１０１の出力を直接使用するので、検出出力の量子化誤差などにより１６のように残量が比較的頻繁に変化しているのに対して、保持回路１０４を用いた場合には、固定した周波数情報を用いているので固定した誤差に基づいて１７のように残量が一定の比率で変化していく。残量が上側のしきい値１８に到達した所で、保持回路１０４で新しい周波数情報が設定されて、それにより今度は残量が減少するように変化するようになる。その後残量が下側のしきい値に達すると、また保持回路１０４で新しい周波数情報が設定されて、今度は残量が増える方向に変化していく。このような周波数誤差は通常非常に小さい値なのでＦＩＦＯ１０３のしきい値に到達するまでにの時間が秒ではなく分オーダーとなる場合が多く、そうした場合には聴感上は固定の周波数で動作している場合と同等となり高音質の変換結果が得られる。このようにＦＩＦＯ１０３の容量を有効に使うことにより周波数情報を変化させる間隔を非常に長くすることが出来、それにより上記したような高精度のサンプルレート変換が可能になる。
＜３．２ 入力周波数変更時の動作＞
入力周波数が微小に変化するような時には、補間フィルタ１０２での変換比率が固定されているので、入力変化による周波数検出誤差が大きくなっていく分だけＦＩＦＯの残量の変化率が大きくなる。従ってＦＩＦＯ１０３のしきい値に達する時間が短くなるだけで基本的な動作は通常時と変わらない。ただし変動が一定方向に長時間継続するような場合には、常にしきい値の近傍で周波数検出情報の更新が繰り返し行われることになり、本発明の目的とする固定の値で周波数変換するという状態とは異なった動作になるが、この時にも従来のサンプルレート変換器と同等の性能となってしまうだけで動作自体に問題はない。
【００３１】
（実施の形態２）
＜１．サンプルレート変換器の構成＞
ロック検出回路１０６は、周波数検出回路１０１の検出回路の一部を用いて、入力信号周波数が所定の範囲に入っているかどうかを検出する。
【００３２】
図３は、本発明の実施の形態２に係るサンプルレート変換器３０５のブロック図を示す。図３において、本発明の実施の形態２に係るサンプルレート変換器３０５は、実施の形態１の構成に加え、ロック検出回路１０６で構成される。
【００３３】
ロック検出回路１０６は、入力周波数が所定の範囲にあるかどうかを検出する。
＜２．実施の形態２と本発明の対応関係＞
ロック検出回路１０６は、ロック検出手段の一例である。
＜３．サンプルレート変換器の動作＞
入力のサンプリング周波数が切り換わった場合のように、さらに大きく入力信号周波数が変化するような場合でもサンプルレート変換器単独の動作は変わらないので、ＦＩＦＯ１０３の残量がしきい値に到達するまでは応答できない。従って入力が変化した途中から間違ったサンプリング周波数にあわせた変換出力になってしまうので、ピッチが変わったり異音が出たりする。この場合でも切り換え時間を待てば正常な出力に切り換わるが、効率が良くないので、応答を高速化する為に、ロック検出回路１０６が動作する。周波数検出回路１０１内部のカウンタの値を低い精度で確認していくことで、高速で概略の周波数情報を得ることが出来る。例えば高精度の２０ビットのカウントに必要な時間が１秒だとすると、精度を１／６４に落とせば時間も１／６４で１４ビットのカウントができるので、この途中のカウントデータを用いれば入力周波数が４４．１ｋＨｚから４８ｋＨｚに変化したようだという大まかな情報を得ることが可能で、この検出信号を保持回路１０４とＦＩＦＯ１０３へ出力して、高速に検出した保持データの再取り込みとＦＩＦＯのクリアを実行させることで、高速での新しいサンプリング周波数への変換を開始させることが可能となる。
【００３４】
この例では高速ロック検出を周波数検出回路の内部カウンタの値を流用しているが、これは何らかの外部からの切換信号があればそれを用いてもよい
【産業上の利用可能性】
【００３５】
本発明は、高品質のオーディオ出力が必要となるディジタルオーディオの記録再生システムに適用可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１に係るサンプルレート変換器のブロック図
【図２】本発明の実施の形態１に係るサンプルレート変換器におけるＦＩＦＯ残量図
【図３】本発明の実施の形態２に係るサンプルレート変換器のブロック図
【図４】従来のサンプルレート変換器のブロック図
【符号の説明】
【００３７】
１００ ＤＡＩ受信回路
１０１ 周波数検出回路
１０２ 補間フィルタ
１０３ ＦＩＦＯ
１０４ 保持回路
１０５ サンプルレート変換器
１０６ ロック検出回路
【特許請求の範囲】
【請求項１】
入力信号のサンプルレートを変換して出力するサンプルレート変換器であって、
入力信号からクロック信号を生成する受信手段と、
前記受信回路で生成されたクロック信号の周波数を検出する周波数検出手段と、
前記周波数検出器で検出された周波数情報に基づき出力信号を推定する補間フィルタと、
前記補間フィルタで生成された出力信号を一時的に保持するとともに、所定の周波数で出力信号を出力するＦＩＦＯと、
前記周波数検出器で検出された周波数情報を量子化して保持するとともに、当該周波数情報を前記補間フィルタに出力する保持手段とを備え、
前記保持手段は、前記ＦＩＦＯの残量情報に基づき前記補間フィルタへの出力頻度を決定することを特徴とするサンプルレート変換器。
【請求項２】
前記保持手段は、前記前記ＦＩＦＯの残量情報が予め設定した上限閾値あるいは下限閾値から外れたときに、前記周波数検出器で検出された周波数情報を前記補間フィルタに出力することを特徴とする請求項１に記載のサンプルレート変換器。
【請求項３】
前記周波数検出手段で検出した周波数が所定の範囲にあるか否かを検出するロック検出手段をさらに備え、
所定の範囲を外れたときには前記補間フィルタへの周波数検出出力を高速検出値に切換える請求項１または２に記載のサンプルレート変換器。
【請求項１】
入力信号のサンプルレートを変換して出力するサンプルレート変換器であって、
入力信号からクロック信号を生成する受信手段と、
前記受信回路で生成されたクロック信号の周波数を検出する周波数検出手段と、
前記周波数検出器で検出された周波数情報に基づき出力信号を推定する補間フィルタと、
前記補間フィルタで生成された出力信号を一時的に保持するとともに、所定の周波数で出力信号を出力するＦＩＦＯと、
前記周波数検出器で検出された周波数情報を量子化して保持するとともに、当該周波数情報を前記補間フィルタに出力する保持手段とを備え、
前記保持手段は、前記ＦＩＦＯの残量情報に基づき前記補間フィルタへの出力頻度を決定することを特徴とするサンプルレート変換器。
【請求項２】
前記保持手段は、前記前記ＦＩＦＯの残量情報が予め設定した上限閾値あるいは下限閾値から外れたときに、前記周波数検出器で検出された周波数情報を前記補間フィルタに出力することを特徴とする請求項１に記載のサンプルレート変換器。
【請求項３】
前記周波数検出手段で検出した周波数が所定の範囲にあるか否かを検出するロック検出手段をさらに備え、
所定の範囲を外れたときには前記補間フィルタへの周波数検出出力を高速検出値に切換える請求項１または２に記載のサンプルレート変換器。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−１６６１０６（Ｐ２０１０−１６６１０６Ａ）
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願番号】特願２００９−４２１２（Ｐ２００９−４２１２）
【出願日】平成２１年１月１３日（２００９．１．１３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願日】平成２１年１月１３日（２００９．１．１３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
[ Back to top ]