シリコンオンインシュレータ基板を薄化する方法
本発明は、シリコンキャリア基板(2)とシリコン表面層の間に埋め込まれたシリコン酸化物SiO2の層(3)を備える初期シリコンオンインシュレータSOI基板を薄化する方法に関する。この方法は、前記初期基板の熱酸化処理を行うことにより、前記シリコン表面層の一部を酸化するステップと、エッチングの後に洗浄が行われる第1のサイクル、次いで第2のサイクルを実行するステップであって、前記第1のサイクルのエッチングが実行されることによって、形成された熱酸化物が完全に除去され、前記初期基板の縁部の不安定な部分が全て取り除かれ、前記第2のサイクルのエッチングが実行されることによって、前記薄化された基板の表面から、その上に堆積することによって形成された汚染パーティクル(5)が除去され、薄化された表面層(4)によって活性層が形成される、最終的なシリコンオンインシュレータ基板SOI(1’)が得られるステップとを実行することからなる連続するステップを含むという点において注目すべきものである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、当業者には「SOI」という略語で知られる、シリコンオンインシュレータ基板を作製する分野に関する。
【背景技術】
【0002】
SOI基板は、シリコンキャリア基板とシリコン表面層との間に埋め込まれたシリコン酸化物SiO2層を備え、このシリコン表面層は、電子工学、光学、光電子工学、またはマイクロ電子工学の分野で使用するための素子が、この層の上、またはこの層中に作製されるため、「活性層」と呼ばれる。
【0003】
より具体的には、本発明は、SOIタイプの初期基板(initial substrate)を薄化して、薄い、さらには極薄で、表面がパーティクルによって汚染されていない、またはほとんど汚染されていないシリコン表面層を備えるSOI基板を得ることを可能にする方法に関する。
【0004】
マイクロ電子工学においては、ウエハ(つまり基板)にパッケージされるトランジスタの数を増加させることが求められているため、トランジスタの集積の微細化がますます進められている。「22ナノメートルの技術的な壁」を越える、つまり、22ナノメートル以下の大きさのトランジスタを作製するには、当業者に「完全に空乏化された」基板として知られるSOI基板の使用が不可欠な場合がある。
【0005】
前記基板において、シリコン表面層は、可動電荷の濃度が平衡濃度よりもはるかに低い、いわゆる「空乏(depletion)」層を形成する。
【0006】
「完全に空乏化された」トランジスタを作製するには、活性シリコン表面層の厚さを縮小することが必要であり、その意味では、活性シリコン表面層の厚さは、50ナノメートル以下でなければならず、好ましくは10から30ナノメートルの範囲とされる。
【0007】
また、「低電力」タイプまたは「メモリ」タイプで使用される素子を作製するために、このタイプのSOI基板を使用することが求められる場合には、埋込み酸化物層の厚さも、例えば15ナノメートル未満に縮小され得るということにも留意されたい。
【0008】
所望される活性シリコン表面層が薄くなればなるほど、初期SOI基板からより多くの実質的な量の物質を除去する必要がある。
【0009】
特にエッチングによって基板の活性シリコン表面層の薄化が求められる場合には、ウエハの縁部が破損されやすいこと、また、このウエハの縁部が破損してパーティクルとなり、この表面層に再堆積するおそれがあり、その結果、この表面層が汚染されることがわかる。
【0010】
また、SOI基板を作製する従来技術の方法として、急速熱アニール(RTA)と呼ばれる処理を行うことが知られている。この処理には、シリコン表面層の粗さを低減し、これを平滑化する効果があるということが知られている。
【0011】
また、本出願人による特許文献1によれば、RTA処理は、SOI基板の埋込み酸化物層の周辺縁部をオーバーラップして封入するという効果を有することがあり、また、この封入により、その後の基板処理ステップ中に、埋込み酸化物層の縁部が化学腐食されたり、層間剥離するのを防ぐことができるということが知られている。
【0012】
したがって、SOI基板の仕上げステップ中、このRTA処理が決まって実行される。
【0013】
しかしながら、本出願人は、活性シリコン層が大幅に薄化されると、いわゆる「封入」層、つまり埋め込まれた酸化物の周辺縁部に対向する層が損傷され、その保護的な役割を果たせなくなるということを発見した。
【0014】
添付の図1は、従来技術を示し、厚さが少なくとも100ナノメートルの活性シリコン層CAを備える基板SOIの縁部を部分的に封入する封入層CEを示している。この封入層は、RTA処理中に引き起こされたシリコンブリッジPTの発生によって連結される。
【0015】
また、図1Aの斜視図は、ブリッジPTと、各ブリッジPT間の特定部分に見ることができる酸化物層OXとを示している。
【0016】
一方、本出願人によって得られたテスト結果を示す添付の図2に見られるように、基板SOIの活性シリコン層CAを、エッチングステップ前に、熱酸化処理を利用してさらに薄化しようとすると、ブリッジPTが分断されるか、消滅してしまうということが分かる。
【0017】
この場合、前記処理後には、封入層がかなり損傷されるか、消滅してしまっているので、エッチングに使用される化学物質が、埋込み酸化物層とシリコン表面の間の境界面に侵入してしまう。基板の縁部が持ち上がって、シリコンのパーティクルや酸化物の残渣を伴うシリコンが粉砕され、SOI基板の活性表面層に再堆積するおそれがある。これにより、基板の実質的な汚染が観察され、この汚染により、この基板は、継続して素子の作製に使用するには不適当なものとなる。さらに、汚染パーティクルが、SOI基板の表面を傷つけるおそれがある。
【0018】
したがって、当分野の当業者は、SOI基板がRTA処理にかけられたか否かに関わらず、前記基板を薄化するためにエッチングを使用することを嫌う。
【先行技術文献】
【特許文献】
【0019】
【特許文献1】仏国特許第2 852 143号明細書
【非特許文献】
【0020】
【非特許文献1】"Silicon On Insulator Technology : Materials to VLSI - 2nd Edition" by Jean-Pierre Colinge, published by "Kluwer Academic Publisher", pages 50 and 51
【発明の概要】
【発明が解決しようとする課題】
【0021】
本発明の目的は、前述した従来技術の欠点を解消することにある。
【課題を解決するための手段】
【0022】
本発明の具体的な目的の1つは、SOIタイプの初期基板が事前に封入処理および/またはRTAタイプの急速熱アニールにかけられたか否かに関わらず、このSOI基板の活性表面層を薄化しつつ、この薄化によって生じたパーティクルの除去を可能にする方法を提供することである。
【0023】
本発明の具体的な目的の1つは、厚さが50ナノメートル未満である活性シリコン表面層を備え、その後の素子の作製に適した品質であるSOI基板を得ることを可能にする方法を提供することである。
【0024】
この目的のために、本発明は、「初期基板」と呼ばれ、シリコンキャリア基板とシリコン表面層の間に埋め込まれたシリコン酸化物層SiO2を備える、シリコンオンインシュレータ基板SOIを薄化する方法に関する。
【0025】
本発明によれば、この方法は、
−前記初期基板の熱酸化処理を行って、前記シリコン表面層の一部の酸化を引き起こすステップと、
−エッチングの後に洗浄が行われる第1のサイクルを実行するステップと、
−エッチングの後に洗浄が行われる第2のサイクルを実行するステップと、を実行することからなる連続するステップを含み、
第1のサイクルのエッチングが実行されることによって、形成された熱酸化物層が完全に除去され、前記シリコン表面層が薄化され、また、前記初期基板の縁部から不安定な部分が全て取り除かれ、前記第2のサイクルのエッチングが実行されることによって、前記薄化された基板の表面から、前記第1のエッチングサイクル中に形成されて、前記薄化された基板の表面上に堆積した汚染パーティクルが除去され、これにより、薄化された表面層によって活性層が形成される、いわゆる「最終的な」シリコンオンインシュレータ基板SOIが得られる。
【0026】
本発明の、他の、有益だが非限定的な特徴によれば、
−前記熱酸化処理前の初期SOI基板は、前記表面層から生じたいわゆる「封入」層によって、前記埋め込まれたシリコン酸化物層SiO2の周辺縁部をオーバーラップして封入する処理にかけられ、前記初期基板の酸化処理が実行されることで、前記外側の封入層の酸化が、前記埋め込まれたシリコン酸化物SiO2層と同じ深さ全体にわたって生じることと、
−前記オーバーラップして封入する処理は、急速熱アニールRTAを用いて行われることと、
−熱酸化処理は、800℃から1150℃の間の温度で実行されることと、
−別の酸化ステップおよびエッチングステップが実行されて、厚さが50nm以下のいわゆる「極薄」活性シリコン層を備える最終的なシリコンオンインシュレータ基板が得られることと、
−別の酸化ステップおよびエッチングステップが実行されて、厚さが30nm以下のいわゆる「極薄」活性シリコン層を備える最終的なシリコンオンインシュレータ基板が得られることと、
−前記初期シリコンオンインシュレータ基板SOIは、厚さが400nm以下のシリコン表面層を備えることと、
−第1のサイクルおよび/または第2のサイクルのエッチングは、水中の体積濃度が10%から50%の間に希釈された純粋フッ化水素酸HF溶液を用い、20℃から30℃の間の温度で、30秒から500秒間の間実行されることと、
−第1のサイクルのエッチングは、水中の体積濃度が10%に希釈された純粋フッ化水素酸溶液HFを用いて実行され、この溶液が20℃から30℃の間の温度で、100秒から500秒間の間利用されることによって、100nmのシリコン酸化物が除去されることと、
−第1のサイクルおよび/または第2のサイクルの洗浄は、水に浸した後に、水酸化アンモニウム(NH4OH)、過酸化水素(H2O2)、および脱イオン水の混合物を含有する溶液の第1の槽に浸し、その後、塩酸(HCl)、過酸化水素(H2O2)、および脱イオン水の混合物を含有する溶液の第2の槽に浸すことによって行われることと、
の1つまたはこれらの組み合わせが行われる。
【0027】
本発明の他の特徴および利点は、すでに説明がなされた図1、図2、および図1Aを含む添付図面を参照してなされる以下の説明から明らかになるであろう。
【図面の簡単な説明】
【0028】
【図1】走査電子顕微鏡法で観察された、SOI基板の一縁部の写真である。
【図1A】図1におけるSOI基板の略図である。
【図2】走査電子顕微鏡法で観察されたSOI基板の一縁部の写真である。
【図3】本発明による方法の中間段階において、薄化されたSOI基板のシリコン表面層の表面を、走査電子顕微鏡法で観察することによって得た図である。
【図4】本発明による方法の最終段階において、薄化されたSOI基板のシリコン表面層の表面を、走査電子顕微鏡法で観察することによって得た図である。
【図5A】本発明による方法の一ステップを図示する略図である。
【図5B】本発明による方法の別のステップを図示する略図である。
【図5C】本発明による方法の別のステップを図示する略図である。
【図5D】本発明による方法の別のステップを図示する略図である。
【図5E】本発明による方法の別のステップを図示する略図である。
【図5F】本発明による方法の別のステップを図示する略図である。
【発明を実施するための形態】
【0029】
次に、本発明による方法を説明する。
【0030】
図5Aは、SOI基板1を示し、SOI基板1は、シリコンでできたキャリア基板2と、それを覆うシリコン酸化物SiO2の層3と、シリコンでできた表面層4とを備える。したがって、酸化物層3は、層2と層4の2つの層の間に埋め込まれている。シリコン表面層の厚さは、400nm以下であることが好ましい。
【0031】
このSOI基板は、例えば、以下の主なステップ:
−ドナー基板の厚さ中に、弱化させた領域を作るステップと、
−酸化物層を、(好ましくは、弱化させた領域を作る前に)このドナー基板上、またはレシーバ基板上に形成するステップと、
−ドナー基板とレシーバ基板を接合するステップと、
−前記弱化させた領域に沿って分離するステップと、
が用いられる層の転写プロセスを使用することで得てきた可能性がある。
【0032】
前記転写プロセスの例としては、SmartCut(登録商標)プロセスがあり、文献にその説明がある(例えば非特許文献1参照)。
【0033】
分離ステップ中、層転写には、形成された基板の周りに実質的に環状の周辺段部を作製することを伴うことが可能であるということに留意されたい。この段部は「リング」と呼ばれ、参照番号10が付されている。
【0034】
本発明の第1の実施形態によれば、SOI基板1には、1000℃から1230℃の間の温度で、一般的には10分未満の短い間、水素および/またはアルゴン雰囲気中において実行される急速熱アニールRTAが施される。このプロセスは、好適な炉内で行われる。
【0035】
急速熱アニールRTAは、約1200℃の温度で、3分未満の間、実行されるのが好ましい。
【0036】
図5Bに見られるように、このRTA処理には、埋込み酸化物層3の周辺縁部30を、「封入」層と呼ばれ、参照番号40が付された外側の層によってオーバーラップして封入する効果がある。
【0037】
この封入処理は、RTAを利用する代わりに、例えば1000℃から1250℃の間の温度で、5分から数時間の間の時間、長くアニールすることによって行うことも可能であるということも留意されたい。
【0038】
この封入された基板1は、本発明の薄化方法を適用した初期SOI基板を形成する。
【0039】
図5Cに示されるように、この薄化方法は、水平な炉(TELによって販売されている装置)において、800℃から1150℃の間の温度範囲で実行される第1の熱酸化ステップを有する。
【0040】
この熱酸化処理は、外側の封入層40を完全に酸化させることができるような、つまり、埋込み酸化物層3の周辺縁部30と同じ深さ全体にわたる酸化が可能になるような状況下で実行される。
【0041】
酸化された封入層には、参照番号40’が付される。
【0042】
また、この酸化処理にはさらに、シリコン表面層4の上部を酸化させる効果がある。この酸化された部分には、参照番号41が付されている。
【0043】
封入層40’の酸化を埋込み酸化物層3と同じ深さだけ進行させることによって、その後のステップ中に、封入層40’が完全に除去されて、層3の周辺縁部30を露出させることができる。
【0044】
図5Dに示されるように、次に第1の化学エッチングステップが行われて、まず熱酸化物41が除去され、これによってシリコン表面層4が薄化され、続いて前記基板の縁部の不安定な部分の全て、つまり、酸化された封入層40’が完全に取り除かれる。薄化された表面層4には、参照番号4’が付されている。薄化されたSOI基板には、参照番号1’が付されている。
【0045】
シリコン表面層4の酸化は、特定の厚さ(層41)にわたってのみ実行され、これにより、この層41が除去された後には、所望の厚さに薄化された層4’が得られるということが分かる。したがって、当業者は、層4の最初の厚さと薄化後の層4’の所望の厚さとを考慮に入れて、酸化パラメータを調整する(adapt)ことができる。
【0046】
本発明の具体的な応用の1つでは、厚さが50nm以下、さらには30nm以下に薄化された活性シリコン層4’(極薄層4’)を備えるSOI基板が得られる。
【0047】
エッチングステップは、フッ化水素酸HF槽を使用して実行されることが好ましい。しかし、例えば硫酸などの、他の強力な酸を使用して実行することも可能であろう。
【0048】
水中の体積濃度が10%から50%のフッ化水素酸HF溶液が使用されるのが好ましく、好適な水中の体積濃度は10%とされる。この溶液は、20℃から30℃の間の温度で、好ましくは25℃辺りで利用される。この処理は、30秒から500秒の間の時間実行され、好ましくは、100秒から500秒の間、さらに好ましくは、100秒間実行される。
【0049】
典型的には、水中の体積濃度が10%のフッ化水素酸溶液HFが使用され、100秒から500秒間、20℃から30℃の間で利用されることによって、100nmの酸化物が除去される。
【0050】
HF槽での経過時間は、熱酸化処理によって生じた酸化物の厚さに明らかに比例する。しかし、この時間はわずかに延長されて、本発明による酸化物の完全な除去が確実なものとされる。
【0051】
この第1のエッチング槽の後は、RCAという名称で知られる処理を使用する第1の洗浄ステップが行われる。この第1の処理は、SOI基板を:
−水、好ましくは脱イオン水の第1の槽、
−水酸化アンモニウム(NH4OH)、過酸化水素(H2O2)、および脱イオン水の混合物を含有する「SC1」(Standard Clean 1)として知られる溶液の第2の槽、続いて、
−塩酸(HCl)、過酸化水素(H2O2)、および脱イオン水の混合物を含有する「SC2」(Standard Clean 2)として知られる溶液の第3の槽
に、順に浸すことからなる。
【0052】
SC1槽は、70℃の温度で3分間利用され、SC2槽は、30℃の温度で3分間利用されるのが好ましい。
【0053】
この洗浄ステップの後には、シリコンと、シリコン酸化物のパーティクルの両方からなる多数のパーティクルが、薄化された層4’の表面に堆積されてしまうことが観察される。これらのパーティクルには、図5Eにおいて、参照番号5が付されている。
【0054】
本発明の方法の、この段階で得られる、SOI基板の最上層4’の表面の例が図3に示されている。粉砕された外側の封入層40のブリッジが、パーティクルまたは細片となって堆積しているため、このステップで見られる基板1’は比較的汚染された状態、しかも、非常に汚染された状態にある。
【0055】
次に、第2のエッチングステップが、好ましくはフッ化水素酸HF溶液を使用し、前述した状況下で行われる。
【0056】
この第2のエッチングステップには、薄化されたSOI基板1’の表面に蓄積された細片5を取り除く効果がある。
【0057】
第1の洗浄ステップおよび第2のエッチングステップは、連続したステップである。つまり、これらのステップが交互に行われる。
【0058】
最後に、先に述べたようなRCA洗浄が行われて、図5Fに示された最終的な基板1’が得られる。この最終的な基板1’では、シリコン表面層4’は薄化され、この後、上に素子が作製されることになる層を形成する。
【0059】
この洗浄ステップ後に得られた結果の例が図4に示されており、ここでは、大量の汚染細片がなくなっていることを確認することができる。
【0060】
本発明の実施形態の第2の変形によれば、初期基板1が封入ステップにかけられることはない。したがって、酸化処理のみが実行され、これにより酸化物層41が形成される。その後のステップは、第1の実施形態で説明されたステップと同一である。
【0061】
したがって、RTA処理が使用された場合に、この処理によってもたらされる有益な平滑化効果を、本発明による方法を用いて維持することができる。さらに、第1の延長されたエッチングステップによって、封入層のブリッジや弱化された領域を全て破壊することができ、これはシリコン酸化物層が非常に薄いため、極めて容易である。これにより、次の第2のエッチングステップでは、粉砕されるべきブリッジがなく、したがって、汚染パーティクルや汚染細片がさらに生じることはない上に、薄化された基板の表面から、これらのパーティクルを取り除くことができる。
【0062】
この後者の利点は、初期SOI基板が先に封入処理にかけられている場合においてももたらされる。
【技術分野】
【0001】
本発明は、当業者には「SOI」という略語で知られる、シリコンオンインシュレータ基板を作製する分野に関する。
【背景技術】
【0002】
SOI基板は、シリコンキャリア基板とシリコン表面層との間に埋め込まれたシリコン酸化物SiO2層を備え、このシリコン表面層は、電子工学、光学、光電子工学、またはマイクロ電子工学の分野で使用するための素子が、この層の上、またはこの層中に作製されるため、「活性層」と呼ばれる。
【0003】
より具体的には、本発明は、SOIタイプの初期基板(initial substrate)を薄化して、薄い、さらには極薄で、表面がパーティクルによって汚染されていない、またはほとんど汚染されていないシリコン表面層を備えるSOI基板を得ることを可能にする方法に関する。
【0004】
マイクロ電子工学においては、ウエハ(つまり基板)にパッケージされるトランジスタの数を増加させることが求められているため、トランジスタの集積の微細化がますます進められている。「22ナノメートルの技術的な壁」を越える、つまり、22ナノメートル以下の大きさのトランジスタを作製するには、当業者に「完全に空乏化された」基板として知られるSOI基板の使用が不可欠な場合がある。
【0005】
前記基板において、シリコン表面層は、可動電荷の濃度が平衡濃度よりもはるかに低い、いわゆる「空乏(depletion)」層を形成する。
【0006】
「完全に空乏化された」トランジスタを作製するには、活性シリコン表面層の厚さを縮小することが必要であり、その意味では、活性シリコン表面層の厚さは、50ナノメートル以下でなければならず、好ましくは10から30ナノメートルの範囲とされる。
【0007】
また、「低電力」タイプまたは「メモリ」タイプで使用される素子を作製するために、このタイプのSOI基板を使用することが求められる場合には、埋込み酸化物層の厚さも、例えば15ナノメートル未満に縮小され得るということにも留意されたい。
【0008】
所望される活性シリコン表面層が薄くなればなるほど、初期SOI基板からより多くの実質的な量の物質を除去する必要がある。
【0009】
特にエッチングによって基板の活性シリコン表面層の薄化が求められる場合には、ウエハの縁部が破損されやすいこと、また、このウエハの縁部が破損してパーティクルとなり、この表面層に再堆積するおそれがあり、その結果、この表面層が汚染されることがわかる。
【0010】
また、SOI基板を作製する従来技術の方法として、急速熱アニール(RTA)と呼ばれる処理を行うことが知られている。この処理には、シリコン表面層の粗さを低減し、これを平滑化する効果があるということが知られている。
【0011】
また、本出願人による特許文献1によれば、RTA処理は、SOI基板の埋込み酸化物層の周辺縁部をオーバーラップして封入するという効果を有することがあり、また、この封入により、その後の基板処理ステップ中に、埋込み酸化物層の縁部が化学腐食されたり、層間剥離するのを防ぐことができるということが知られている。
【0012】
したがって、SOI基板の仕上げステップ中、このRTA処理が決まって実行される。
【0013】
しかしながら、本出願人は、活性シリコン層が大幅に薄化されると、いわゆる「封入」層、つまり埋め込まれた酸化物の周辺縁部に対向する層が損傷され、その保護的な役割を果たせなくなるということを発見した。
【0014】
添付の図1は、従来技術を示し、厚さが少なくとも100ナノメートルの活性シリコン層CAを備える基板SOIの縁部を部分的に封入する封入層CEを示している。この封入層は、RTA処理中に引き起こされたシリコンブリッジPTの発生によって連結される。
【0015】
また、図1Aの斜視図は、ブリッジPTと、各ブリッジPT間の特定部分に見ることができる酸化物層OXとを示している。
【0016】
一方、本出願人によって得られたテスト結果を示す添付の図2に見られるように、基板SOIの活性シリコン層CAを、エッチングステップ前に、熱酸化処理を利用してさらに薄化しようとすると、ブリッジPTが分断されるか、消滅してしまうということが分かる。
【0017】
この場合、前記処理後には、封入層がかなり損傷されるか、消滅してしまっているので、エッチングに使用される化学物質が、埋込み酸化物層とシリコン表面の間の境界面に侵入してしまう。基板の縁部が持ち上がって、シリコンのパーティクルや酸化物の残渣を伴うシリコンが粉砕され、SOI基板の活性表面層に再堆積するおそれがある。これにより、基板の実質的な汚染が観察され、この汚染により、この基板は、継続して素子の作製に使用するには不適当なものとなる。さらに、汚染パーティクルが、SOI基板の表面を傷つけるおそれがある。
【0018】
したがって、当分野の当業者は、SOI基板がRTA処理にかけられたか否かに関わらず、前記基板を薄化するためにエッチングを使用することを嫌う。
【先行技術文献】
【特許文献】
【0019】
【特許文献1】仏国特許第2 852 143号明細書
【非特許文献】
【0020】
【非特許文献1】"Silicon On Insulator Technology : Materials to VLSI - 2nd Edition" by Jean-Pierre Colinge, published by "Kluwer Academic Publisher", pages 50 and 51
【発明の概要】
【発明が解決しようとする課題】
【0021】
本発明の目的は、前述した従来技術の欠点を解消することにある。
【課題を解決するための手段】
【0022】
本発明の具体的な目的の1つは、SOIタイプの初期基板が事前に封入処理および/またはRTAタイプの急速熱アニールにかけられたか否かに関わらず、このSOI基板の活性表面層を薄化しつつ、この薄化によって生じたパーティクルの除去を可能にする方法を提供することである。
【0023】
本発明の具体的な目的の1つは、厚さが50ナノメートル未満である活性シリコン表面層を備え、その後の素子の作製に適した品質であるSOI基板を得ることを可能にする方法を提供することである。
【0024】
この目的のために、本発明は、「初期基板」と呼ばれ、シリコンキャリア基板とシリコン表面層の間に埋め込まれたシリコン酸化物層SiO2を備える、シリコンオンインシュレータ基板SOIを薄化する方法に関する。
【0025】
本発明によれば、この方法は、
−前記初期基板の熱酸化処理を行って、前記シリコン表面層の一部の酸化を引き起こすステップと、
−エッチングの後に洗浄が行われる第1のサイクルを実行するステップと、
−エッチングの後に洗浄が行われる第2のサイクルを実行するステップと、を実行することからなる連続するステップを含み、
第1のサイクルのエッチングが実行されることによって、形成された熱酸化物層が完全に除去され、前記シリコン表面層が薄化され、また、前記初期基板の縁部から不安定な部分が全て取り除かれ、前記第2のサイクルのエッチングが実行されることによって、前記薄化された基板の表面から、前記第1のエッチングサイクル中に形成されて、前記薄化された基板の表面上に堆積した汚染パーティクルが除去され、これにより、薄化された表面層によって活性層が形成される、いわゆる「最終的な」シリコンオンインシュレータ基板SOIが得られる。
【0026】
本発明の、他の、有益だが非限定的な特徴によれば、
−前記熱酸化処理前の初期SOI基板は、前記表面層から生じたいわゆる「封入」層によって、前記埋め込まれたシリコン酸化物層SiO2の周辺縁部をオーバーラップして封入する処理にかけられ、前記初期基板の酸化処理が実行されることで、前記外側の封入層の酸化が、前記埋め込まれたシリコン酸化物SiO2層と同じ深さ全体にわたって生じることと、
−前記オーバーラップして封入する処理は、急速熱アニールRTAを用いて行われることと、
−熱酸化処理は、800℃から1150℃の間の温度で実行されることと、
−別の酸化ステップおよびエッチングステップが実行されて、厚さが50nm以下のいわゆる「極薄」活性シリコン層を備える最終的なシリコンオンインシュレータ基板が得られることと、
−別の酸化ステップおよびエッチングステップが実行されて、厚さが30nm以下のいわゆる「極薄」活性シリコン層を備える最終的なシリコンオンインシュレータ基板が得られることと、
−前記初期シリコンオンインシュレータ基板SOIは、厚さが400nm以下のシリコン表面層を備えることと、
−第1のサイクルおよび/または第2のサイクルのエッチングは、水中の体積濃度が10%から50%の間に希釈された純粋フッ化水素酸HF溶液を用い、20℃から30℃の間の温度で、30秒から500秒間の間実行されることと、
−第1のサイクルのエッチングは、水中の体積濃度が10%に希釈された純粋フッ化水素酸溶液HFを用いて実行され、この溶液が20℃から30℃の間の温度で、100秒から500秒間の間利用されることによって、100nmのシリコン酸化物が除去されることと、
−第1のサイクルおよび/または第2のサイクルの洗浄は、水に浸した後に、水酸化アンモニウム(NH4OH)、過酸化水素(H2O2)、および脱イオン水の混合物を含有する溶液の第1の槽に浸し、その後、塩酸(HCl)、過酸化水素(H2O2)、および脱イオン水の混合物を含有する溶液の第2の槽に浸すことによって行われることと、
の1つまたはこれらの組み合わせが行われる。
【0027】
本発明の他の特徴および利点は、すでに説明がなされた図1、図2、および図1Aを含む添付図面を参照してなされる以下の説明から明らかになるであろう。
【図面の簡単な説明】
【0028】
【図1】走査電子顕微鏡法で観察された、SOI基板の一縁部の写真である。
【図1A】図1におけるSOI基板の略図である。
【図2】走査電子顕微鏡法で観察されたSOI基板の一縁部の写真である。
【図3】本発明による方法の中間段階において、薄化されたSOI基板のシリコン表面層の表面を、走査電子顕微鏡法で観察することによって得た図である。
【図4】本発明による方法の最終段階において、薄化されたSOI基板のシリコン表面層の表面を、走査電子顕微鏡法で観察することによって得た図である。
【図5A】本発明による方法の一ステップを図示する略図である。
【図5B】本発明による方法の別のステップを図示する略図である。
【図5C】本発明による方法の別のステップを図示する略図である。
【図5D】本発明による方法の別のステップを図示する略図である。
【図5E】本発明による方法の別のステップを図示する略図である。
【図5F】本発明による方法の別のステップを図示する略図である。
【発明を実施するための形態】
【0029】
次に、本発明による方法を説明する。
【0030】
図5Aは、SOI基板1を示し、SOI基板1は、シリコンでできたキャリア基板2と、それを覆うシリコン酸化物SiO2の層3と、シリコンでできた表面層4とを備える。したがって、酸化物層3は、層2と層4の2つの層の間に埋め込まれている。シリコン表面層の厚さは、400nm以下であることが好ましい。
【0031】
このSOI基板は、例えば、以下の主なステップ:
−ドナー基板の厚さ中に、弱化させた領域を作るステップと、
−酸化物層を、(好ましくは、弱化させた領域を作る前に)このドナー基板上、またはレシーバ基板上に形成するステップと、
−ドナー基板とレシーバ基板を接合するステップと、
−前記弱化させた領域に沿って分離するステップと、
が用いられる層の転写プロセスを使用することで得てきた可能性がある。
【0032】
前記転写プロセスの例としては、SmartCut(登録商標)プロセスがあり、文献にその説明がある(例えば非特許文献1参照)。
【0033】
分離ステップ中、層転写には、形成された基板の周りに実質的に環状の周辺段部を作製することを伴うことが可能であるということに留意されたい。この段部は「リング」と呼ばれ、参照番号10が付されている。
【0034】
本発明の第1の実施形態によれば、SOI基板1には、1000℃から1230℃の間の温度で、一般的には10分未満の短い間、水素および/またはアルゴン雰囲気中において実行される急速熱アニールRTAが施される。このプロセスは、好適な炉内で行われる。
【0035】
急速熱アニールRTAは、約1200℃の温度で、3分未満の間、実行されるのが好ましい。
【0036】
図5Bに見られるように、このRTA処理には、埋込み酸化物層3の周辺縁部30を、「封入」層と呼ばれ、参照番号40が付された外側の層によってオーバーラップして封入する効果がある。
【0037】
この封入処理は、RTAを利用する代わりに、例えば1000℃から1250℃の間の温度で、5分から数時間の間の時間、長くアニールすることによって行うことも可能であるということも留意されたい。
【0038】
この封入された基板1は、本発明の薄化方法を適用した初期SOI基板を形成する。
【0039】
図5Cに示されるように、この薄化方法は、水平な炉(TELによって販売されている装置)において、800℃から1150℃の間の温度範囲で実行される第1の熱酸化ステップを有する。
【0040】
この熱酸化処理は、外側の封入層40を完全に酸化させることができるような、つまり、埋込み酸化物層3の周辺縁部30と同じ深さ全体にわたる酸化が可能になるような状況下で実行される。
【0041】
酸化された封入層には、参照番号40’が付される。
【0042】
また、この酸化処理にはさらに、シリコン表面層4の上部を酸化させる効果がある。この酸化された部分には、参照番号41が付されている。
【0043】
封入層40’の酸化を埋込み酸化物層3と同じ深さだけ進行させることによって、その後のステップ中に、封入層40’が完全に除去されて、層3の周辺縁部30を露出させることができる。
【0044】
図5Dに示されるように、次に第1の化学エッチングステップが行われて、まず熱酸化物41が除去され、これによってシリコン表面層4が薄化され、続いて前記基板の縁部の不安定な部分の全て、つまり、酸化された封入層40’が完全に取り除かれる。薄化された表面層4には、参照番号4’が付されている。薄化されたSOI基板には、参照番号1’が付されている。
【0045】
シリコン表面層4の酸化は、特定の厚さ(層41)にわたってのみ実行され、これにより、この層41が除去された後には、所望の厚さに薄化された層4’が得られるということが分かる。したがって、当業者は、層4の最初の厚さと薄化後の層4’の所望の厚さとを考慮に入れて、酸化パラメータを調整する(adapt)ことができる。
【0046】
本発明の具体的な応用の1つでは、厚さが50nm以下、さらには30nm以下に薄化された活性シリコン層4’(極薄層4’)を備えるSOI基板が得られる。
【0047】
エッチングステップは、フッ化水素酸HF槽を使用して実行されることが好ましい。しかし、例えば硫酸などの、他の強力な酸を使用して実行することも可能であろう。
【0048】
水中の体積濃度が10%から50%のフッ化水素酸HF溶液が使用されるのが好ましく、好適な水中の体積濃度は10%とされる。この溶液は、20℃から30℃の間の温度で、好ましくは25℃辺りで利用される。この処理は、30秒から500秒の間の時間実行され、好ましくは、100秒から500秒の間、さらに好ましくは、100秒間実行される。
【0049】
典型的には、水中の体積濃度が10%のフッ化水素酸溶液HFが使用され、100秒から500秒間、20℃から30℃の間で利用されることによって、100nmの酸化物が除去される。
【0050】
HF槽での経過時間は、熱酸化処理によって生じた酸化物の厚さに明らかに比例する。しかし、この時間はわずかに延長されて、本発明による酸化物の完全な除去が確実なものとされる。
【0051】
この第1のエッチング槽の後は、RCAという名称で知られる処理を使用する第1の洗浄ステップが行われる。この第1の処理は、SOI基板を:
−水、好ましくは脱イオン水の第1の槽、
−水酸化アンモニウム(NH4OH)、過酸化水素(H2O2)、および脱イオン水の混合物を含有する「SC1」(Standard Clean 1)として知られる溶液の第2の槽、続いて、
−塩酸(HCl)、過酸化水素(H2O2)、および脱イオン水の混合物を含有する「SC2」(Standard Clean 2)として知られる溶液の第3の槽
に、順に浸すことからなる。
【0052】
SC1槽は、70℃の温度で3分間利用され、SC2槽は、30℃の温度で3分間利用されるのが好ましい。
【0053】
この洗浄ステップの後には、シリコンと、シリコン酸化物のパーティクルの両方からなる多数のパーティクルが、薄化された層4’の表面に堆積されてしまうことが観察される。これらのパーティクルには、図5Eにおいて、参照番号5が付されている。
【0054】
本発明の方法の、この段階で得られる、SOI基板の最上層4’の表面の例が図3に示されている。粉砕された外側の封入層40のブリッジが、パーティクルまたは細片となって堆積しているため、このステップで見られる基板1’は比較的汚染された状態、しかも、非常に汚染された状態にある。
【0055】
次に、第2のエッチングステップが、好ましくはフッ化水素酸HF溶液を使用し、前述した状況下で行われる。
【0056】
この第2のエッチングステップには、薄化されたSOI基板1’の表面に蓄積された細片5を取り除く効果がある。
【0057】
第1の洗浄ステップおよび第2のエッチングステップは、連続したステップである。つまり、これらのステップが交互に行われる。
【0058】
最後に、先に述べたようなRCA洗浄が行われて、図5Fに示された最終的な基板1’が得られる。この最終的な基板1’では、シリコン表面層4’は薄化され、この後、上に素子が作製されることになる層を形成する。
【0059】
この洗浄ステップ後に得られた結果の例が図4に示されており、ここでは、大量の汚染細片がなくなっていることを確認することができる。
【0060】
本発明の実施形態の第2の変形によれば、初期基板1が封入ステップにかけられることはない。したがって、酸化処理のみが実行され、これにより酸化物層41が形成される。その後のステップは、第1の実施形態で説明されたステップと同一である。
【0061】
したがって、RTA処理が使用された場合に、この処理によってもたらされる有益な平滑化効果を、本発明による方法を用いて維持することができる。さらに、第1の延長されたエッチングステップによって、封入層のブリッジや弱化された領域を全て破壊することができ、これはシリコン酸化物層が非常に薄いため、極めて容易である。これにより、次の第2のエッチングステップでは、粉砕されるべきブリッジがなく、したがって、汚染パーティクルや汚染細片がさらに生じることはない上に、薄化された基板の表面から、これらのパーティクルを取り除くことができる。
【0062】
この後者の利点は、初期SOI基板が先に封入処理にかけられている場合においてももたらされる。
【特許請求の範囲】
【請求項1】
シリコンキャリア基板(2)とシリコン表面層(4)との間に埋め込まれたシリコン酸化物層SiO2(3)を備えた「初期基板」と呼ばれるシリコンオンインシュレータ基板SOI(1)を薄化する方法であって、
前記初期基板(1)の熱酸化処理を行って、前記シリコン表面層(4)に酸化部分(41)をもたらすステップと、
エッチングの後に洗浄が行われる第1のサイクルを実行するステップと、
エッチングの後に洗浄が行われる第2のサイクルを実行するステップと、
を実行することからなる連続するステップを含み、
前記第1のサイクルのエッチングが実行されることによって、前記形成された熱酸化物(41)が完全に除去され、前記シリコン表面層(4)を薄化し、前記初期基板(1)の縁部の不安定な部分が全て取り除かれ、前記第2のサイクルのエッチングが実行されることによって、前記薄化された基板の表面から、前記第1のエッチングサイクル中に形成されて、前記薄化された基板の表面上に堆積した汚染パーティクル(5)が除去され、薄化された表面層(4’)によって活性層が形成される、いわゆる「最終的な」シリコンオンインシュレータSOI基板(1’)が得られることを特徴とする方法。
【請求項2】
前記熱酸化処理前の前記初期SOI基板(1)は、前記表面層(4)から生じたいわゆる「封入」層(40)によって、前記埋め込まれたシリコン酸化物SiO2層(3)の前記周辺縁部(30)をオーバーラップして封入する処理にかけられていること、および、前記初期基板(1)の酸化処理が実行されることで、前記外側の封入層(40)の酸化が、前記埋め込まれたシリコン酸化物SiO2層(3)と同じ深さ全体にわたって生じることを特徴とする請求項1に記載の薄化方法。
【請求項3】
前記オーバーラップして封入する処理は、急速熱アニールRTAによって行われることを特徴とする請求項1または2に記載の薄化方法。
【請求項4】
前記熱酸化処理は、800℃から1150℃の間の温度で実行されることを特徴とする請求項1乃至3のいずれかに記載の薄化方法。
【請求項5】
別の酸化ステップおよびエッチングステップが実行されて、厚さが50nm以下のいわゆる「極薄」活性シリコン層(4’)を備える最終的なシリコンオンインシュレータ基板(1’)が得られることを特徴とする請求項1乃至4のいずれかに記載の薄化方法。
【請求項6】
別の酸化ステップおよびエッチングステップが実行されて、厚さが30nm以下のいわゆる「極薄」活性シリコン層(4’)を備える最終的なシリコンオンインシュレータ基板(1’)を得ることを特徴とする請求項5に記載の薄化方法。
【請求項7】
前記初期シリコンオンインシュレータSOI基板(1)は、厚さが400nm以下のシリコン表面層(4)を備えることを特徴とする請求項1乃至6のいずれかに記載の薄化方法。
【請求項8】
前記第1のサイクルおよび/または第2のサイクルの前記エッチングは、水中の体積濃度が10%から50%の間に希釈された純粋フッ化水素酸HF溶液を用い、20℃から30℃の間の温度で、30秒から500秒の間の時間実行されることを特徴とする請求項1乃至7のいずれかに記載の薄化方法。
【請求項9】
前記第1のサイクルの前記エッチングは、水中の体積濃度が10%に希釈された純粋フッ化水素酸HF溶液を用いて実行されること、および、前記溶液が20℃から30℃の間の温度で100秒から500秒間の間利用されることによって、100nmのシリコン酸化物(41)が除去されることを特徴とする請求項8に記載の薄化方法。
【請求項10】
前記第1のサイクルおよび/または第2のサイクルの前記洗浄は、水に浸した後に、水酸化アンモニウム(NH4OH)、過酸化水素(H2O2)、および脱イオン水の混合物を含む溶液の第1の槽に浸し、その後、塩酸(HCl)、過酸化水素(H2O2)、および脱イオン水の混合物を含む溶液の第2の槽に浸すことによって行われることを特徴とする請求項1乃至9のいずれかに記載の薄化方法。
【請求項1】
シリコンキャリア基板(2)とシリコン表面層(4)との間に埋め込まれたシリコン酸化物層SiO2(3)を備えた「初期基板」と呼ばれるシリコンオンインシュレータ基板SOI(1)を薄化する方法であって、
前記初期基板(1)の熱酸化処理を行って、前記シリコン表面層(4)に酸化部分(41)をもたらすステップと、
エッチングの後に洗浄が行われる第1のサイクルを実行するステップと、
エッチングの後に洗浄が行われる第2のサイクルを実行するステップと、
を実行することからなる連続するステップを含み、
前記第1のサイクルのエッチングが実行されることによって、前記形成された熱酸化物(41)が完全に除去され、前記シリコン表面層(4)を薄化し、前記初期基板(1)の縁部の不安定な部分が全て取り除かれ、前記第2のサイクルのエッチングが実行されることによって、前記薄化された基板の表面から、前記第1のエッチングサイクル中に形成されて、前記薄化された基板の表面上に堆積した汚染パーティクル(5)が除去され、薄化された表面層(4’)によって活性層が形成される、いわゆる「最終的な」シリコンオンインシュレータSOI基板(1’)が得られることを特徴とする方法。
【請求項2】
前記熱酸化処理前の前記初期SOI基板(1)は、前記表面層(4)から生じたいわゆる「封入」層(40)によって、前記埋め込まれたシリコン酸化物SiO2層(3)の前記周辺縁部(30)をオーバーラップして封入する処理にかけられていること、および、前記初期基板(1)の酸化処理が実行されることで、前記外側の封入層(40)の酸化が、前記埋め込まれたシリコン酸化物SiO2層(3)と同じ深さ全体にわたって生じることを特徴とする請求項1に記載の薄化方法。
【請求項3】
前記オーバーラップして封入する処理は、急速熱アニールRTAによって行われることを特徴とする請求項1または2に記載の薄化方法。
【請求項4】
前記熱酸化処理は、800℃から1150℃の間の温度で実行されることを特徴とする請求項1乃至3のいずれかに記載の薄化方法。
【請求項5】
別の酸化ステップおよびエッチングステップが実行されて、厚さが50nm以下のいわゆる「極薄」活性シリコン層(4’)を備える最終的なシリコンオンインシュレータ基板(1’)が得られることを特徴とする請求項1乃至4のいずれかに記載の薄化方法。
【請求項6】
別の酸化ステップおよびエッチングステップが実行されて、厚さが30nm以下のいわゆる「極薄」活性シリコン層(4’)を備える最終的なシリコンオンインシュレータ基板(1’)を得ることを特徴とする請求項5に記載の薄化方法。
【請求項7】
前記初期シリコンオンインシュレータSOI基板(1)は、厚さが400nm以下のシリコン表面層(4)を備えることを特徴とする請求項1乃至6のいずれかに記載の薄化方法。
【請求項8】
前記第1のサイクルおよび/または第2のサイクルの前記エッチングは、水中の体積濃度が10%から50%の間に希釈された純粋フッ化水素酸HF溶液を用い、20℃から30℃の間の温度で、30秒から500秒の間の時間実行されることを特徴とする請求項1乃至7のいずれかに記載の薄化方法。
【請求項9】
前記第1のサイクルの前記エッチングは、水中の体積濃度が10%に希釈された純粋フッ化水素酸HF溶液を用いて実行されること、および、前記溶液が20℃から30℃の間の温度で100秒から500秒間の間利用されることによって、100nmのシリコン酸化物(41)が除去されることを特徴とする請求項8に記載の薄化方法。
【請求項10】
前記第1のサイクルおよび/または第2のサイクルの前記洗浄は、水に浸した後に、水酸化アンモニウム(NH4OH)、過酸化水素(H2O2)、および脱イオン水の混合物を含む溶液の第1の槽に浸し、その後、塩酸(HCl)、過酸化水素(H2O2)、および脱イオン水の混合物を含む溶液の第2の槽に浸すことによって行われることを特徴とする請求項1乃至9のいずれかに記載の薄化方法。
【図1A】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図1】
【図2】
【公表番号】特表2012−524420(P2012−524420A)
【公表日】平成24年10月11日(2012.10.11)
【国際特許分類】
【出願番号】特願2012−506470(P2012−506470)
【出願日】平成22年4月20日(2010.4.20)
【国際出願番号】PCT/EP2010/055198
【国際公開番号】WO2010/122023
【国際公開日】平成22年10月28日(2010.10.28)
【出願人】(507088071)ソイテック (93)
【Fターム(参考)】
【公表日】平成24年10月11日(2012.10.11)
【国際特許分類】
【出願日】平成22年4月20日(2010.4.20)
【国際出願番号】PCT/EP2010/055198
【国際公開番号】WO2010/122023
【国際公開日】平成22年10月28日(2010.10.28)
【出願人】(507088071)ソイテック (93)
【Fターム(参考)】
[ Back to top ]