シリコン基板及びその製造方法、並びに、半導体デバイスの製造方法
【課題】デバイス後工程で５０μｍ以下まで薄型化される半導体デバイス用として好適なシリコン基板を提供する。
【解決手段】 デバイス作製されたシリコン基板に対し、所定の条件によるレーザー照射にてデバイス後工程で薄型化させたシリコン基板裏面全面あるいは一部を深さ方向に対してアモルファス化、あるいは基板内部の所定位置に最適化された結晶欠陥を形成させて強力なゲッタリング層を具備させる事が可能なシリコン基板及び製造方法である。
【解決手段】 デバイス作製されたシリコン基板に対し、所定の条件によるレーザー照射にてデバイス後工程で薄型化させたシリコン基板裏面全面あるいは一部を深さ方向に対してアモルファス化、あるいは基板内部の所定位置に最適化された結晶欠陥を形成させて強力なゲッタリング層を具備させる事が可能なシリコン基板及び製造方法である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリコン基板及びその製造方法に関し、特にマルチチップパッケージ（ＭＣＰ）やシステムインパッケージ（ＳｉＰ）などに搭載される半導体デバイス用として好適なシリコン基板及びその製造方法に関する。また、本発明は、ＭＣＰやＳｉＰなどのデバイスチップを積層する構造に好適なシリコン基板及び製造方法、並びに、半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体プロセスにおける問題点の一つとして、シリコン基板中への重金属の混入が挙げられる。シリコン基板の表面側に形成されるデバイス領域へ重金属が拡散した場合、ポーズタイム不良、リテンション不良、接合リーク不良及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。このため、シリコン基板に混入した重金属がデバイス領域に拡散するのを抑制するため、ゲッタリング法を採用するのが一般的である。
【０００３】
前工程でデバイス作製されたシリコン基板は、次にシリコン基板の薄型化、ダイシング、ワイヤーボンディング、樹脂封止など行う後工程へと移る。後工程でも重金属の混入は存在するが、これまで特に重視されていなかった。これは、デバイス後工程の初期段階においてシリコン基板の裏面を研削除去する際に生じたスクラッチ、クラック、非晶質などを含む研削痕が強力なゲッタリング作用をしていたからである。
【０００４】
しかしながら、最終チップ厚みは年々薄型化しており、特にＭＣＰ搭載されるチップは５０μｍ以下に薄型化されることが多く、製品によっては２５μｍ以下まで薄型化され、将来的には１０μｍ以下とも予測されている。しかし、チップの抗折強度は、チップ厚の二乗に反比例するために薄型化の進展はワレやカケ問題を顕在化させることになる。更に裏面研削でのスクラッチ、クラックは裏面近傍に非常に大きな残留応力を生じさせるために薄型化されたシリコン基板の反りを増大させるばかりでなくワレやカケを助長することになる。従って、研削痕を除去させるために研磨工程を新たに追加して残留応力を低減（ストレスリリーフ）させる方法が採用されるようになった。
【０００５】
ところが、研削痕の除去はゲッタリング源を失う事になり且つ薄型化されたシリコン基板はイントリンシック・ゲッタリング（ＩＧ）層の厚みも薄いことから十分なゲッタリング効果が期待できなくなる。すなわち、チップ抗折強度とゲッタリング効率は、トレードオフの関係になっている。
【０００６】
従って、薄型半導体デバイスにおいては、裏面研削の後に研削痕を完全に除去しないような研磨を施して僅かにスクラッチやクラックなどを残す方法や完全研磨後にサイズの小さな砥石にて新たに弱い研削痕を付与させる方法が取られている。しかし、いずれの手法を適用してもゲッタリング効果および残留応力の低減は十分ではない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
半導体シリコン基板にレーザー光を照射してシリコン基板内部にアモルファス領域を含む改質領域を形成させるゲッタリング方法が特開２００３−２６４１９４号に開示されている。また、特開２０１０−９８１０７号と特開２０１０−９８１０６号にも同じ手法でのゲッタリング方法が開示されている。
【０００８】
特開２００３−２６４１９４号によればシリコン基板の一方の面から長波長のレーザー光を照射し基板内部に集光点を合わせて多光子吸収による改質領域を形成させる方法であり、集光点のレーザーパワー密度が１×１０８Ｗ／ｃｍ２以上且つパルス幅が１μｍ以下の条件で多光子吸収を起こさせる。これにより得られた改質領域は、ゲッタリング効果を具備する。一方、特開２０１０−９８１０７号にもシリコン基板に対して長波長のレーザー光を照射して基板内部に同じく多光子吸収による結晶欠陥を形成する方法が開示されている。これら開示されているレーザーパワー密度は、特開２００３−２６４１９４号で１００Ｊ／ｃｍ２、特開２０１０−９８１０７号では最大で５１００Ｊ／ｃｍ２になっている。従って、いずれの手法も欠陥領域が、１００μｍ以上のサイズで巨大化しており必然的に結晶欠陥周辺の応力も非常に大きくなる。これら結晶欠陥は、デバイス作製プロセスによる熱処理で該応力を緩和するために転位を吐き出し、この転位が表面まで貫通してデバイス特性を劣化させる。特に、最近のデバイスプロセスではフラッシュランプアニールやレーザースパイクアニールプロセスが多用されており、これらプロセスはデバイス作製面であるシリコン基板表面近傍に莫大な応力を発生させるため転位は容易にデバイス作製面まで貫通しデバイス特性を劣化させる。従い、チップ厚みが１００μｍ以下の薄型デバイスには全く適用できないことを示唆している。
【０００９】
特開２０１０−９８１０６号記載には、デバイス作製されたシリコン基板の裏面側からレーザー光を照射してデバイス近傍に欠陥を形成させ、更にデバイス後工程でのシリコン基板を薄型化させた後に所定温度にて加熱処理して重金属をゲッタリングさせる方法が開示されている。この手法は、デバイスチップ厚みが５０μｍ以下になることを前提としているが特開２０１０−９８１０７号と同じレーザーパワー密度にて結晶欠陥を形成していること及びシリコン基板厚みバラツキが±１５μｍ程度あるためにデバイス活性層の直下に正確に結晶欠陥を形成することが困難である。将来、デバイス厚みが１０μｍ前後まで薄型化されると予想されているため本手法を量産適用することは非常に厳しい。更に、結晶欠陥を形成させた後に該シリコン基板を裏面研削により薄型化させて、具体的に温度は記載されていないが、熱処理炉での加熱も行うため生産性の低下やシリコン基板のワレやカケによる歩留低下を招く。
【先行技術文献】
【特許文献】
【特許文献１】特開２００３−２６４１９４号公報
【特許文献２】特開２０１０−９８１０７号公報
【特許文献３】特開２０１０−９８１０６号公報
【００１０】
本発明の目的は、薄型デバイスに対して強力なゲッタリング能力を付与させ信頼性の高いデバイス作製を可能とするシリコン基板及びその製造方法を提供することにある。
【００１１】
上記課題を解決するため鋭意検討した結果、第一の発明は、デバイス作製されたシリコン基板に対して薄型加工によりシリコン基板の厚みを一定にしてからレーザー光をシリコン基板内部に集光させるため所定の位置に結晶欠陥を形成する事が可能となり、該欠陥サイズも制御しているためデバイス活性層内に結晶欠陥を形成することもなくデバイス信頼性を高めた薄型デバイス作製が可能、第二の発明は、デバイス作製されたシリコン基板を薄型加工した後にレーザー光をシリコン基板裏面に照射し単結晶シリコンをアモルファス化させることにより強力なゲッタリング能力を備え、更に裏面加工起因による応力も低減可能な薄型デバイスの作製が可能であることを見出し、本発明を完成させるに到った。
【課題を解決するための手段】
【００１２】
請求項１に記載の発明は、デバイス作製後のシリコン基板に対して裏面研削または研磨によりシリコン基板の厚みを一定した後に裏面側から裏面全面あるいは一部にレーザー光を照射させ基板内部に集光するようにして結晶欠陥を形成させる事を特徴とするシリコン基板及び製造方法である。
【００１３】
請求項１に記載の発明によれば、デバイス後工程での裏面研削および研磨は、シリコン基板厚みをモニターリングしながら薄型化しているので厚みバラツキを小さくする事ができる。厚みが一定である為にシリコン基板内部の特定位置に均一にレーザー光を集光できるのでデバイス活性層内への結晶欠陥形成を防止できる。また、欠陥形成後のデバイス作製されたシリコン基板は、それ以降のデバイス作製プロセス、チップ積層後の熱処理や封止樹脂の熱処理、などにより薄型工程で混入した重金属やインターポーザなどの材料から混入する重金属もゲッタリングできるので追加熱処理の必要がなく従来プロセスで実施できる。
【００１４】
また、デバイス後工程での熱処理は、３００℃前後であるために結晶欠陥起因の転位の運動を無視できるため結晶欠陥サイズを大きくすることもでき強力なゲッタリング源として作用できる。結晶欠陥の形成領域は、シリコン基板全面あるいは一部に形成する事が可能である。先ダイシングプロセスの場合には、研削または研磨後に個別化したチップがバックグラインド用保護テープに貼り付いているため本状態でレーザー照射による結晶欠陥の形成を行っても良い。
【００１５】
結晶欠陥形成のためのレーザー照射は、従来技術と同様にシリコン基板内部の微小領域を多光子吸収できる条件とする。すなわち、ナノ秒オーダーからフェムト秒オーダーで繰り返し周波数を１００ＫＨｚオーダーからＭＨｚオーダーにすれば良く、シリコン基板を透過可能な波長域を使用すれば良い。
【００１６】
請求項２に記載の発明は、レーザー光出力が、１μＪ／ｃｍ２から１００μＪ／ｃｍ２の範囲で形成された結晶欠陥であり該欠陥サイズが０．５μｍ以上１０μｍ以下の範囲で密度が１×１０４〜１×１０８個／ｃｍ２の範囲とする請求項１記載のシリコン基板及び製造方法である。
【００１７】
請求項２に記載の発明によれば、厚みが５０μｍ以下となるデバイスチップに対して結晶欠陥サイズが１０μｍ以上であれば結晶欠陥周辺には非常に大きな応力が発生するためチップのワレが生じやすくなる０．５μｍ以下のサイズでは、レーザー装置のビーム径の限界があり更に小さなサイズの欠陥が形成できない。将来、更なにビーム径が絞れれば０．１μｍサイズでもゲッタリング能力があるものと推察する。結晶欠陥を形成する領域は、デバイス活性層に影響を与えない領域であれば如何なる領域でも良く、全面または部分的に結晶欠陥形成を行う。従い、応力の低減およびゲッタリング効果を満足するようにデバイスチップの厚みに依存して適宜結晶欠陥サイズを選択すればよい。
【００１８】
請求項３に記載の発明は、レーザー光出力が１μＪ／ｃｍ２から１００μＪ／ｃｍ２の範囲で形成された結晶変質層から成り層幅が１μｍ以上１０μｍ以下の範囲である請求項１記載のシリコン基板及び製造方法である。
【００１９】
請求項３に記載の発明によれば、レーザー光をシリコン基板面に走査しながら結晶変質層を形成する方法であり請求項２と同様レーザー装置のビーム径の限界によりシリコン基板の厚みに対して０．５μｍ以上１０μｍの厚みにする。面方向に対する結晶欠陥層幅は全面または部分的に形成を行う。これも応力の低減およびゲッタリング効果を満足するようにデバイスチップの厚みに依存して適宜結晶欠陥層幅を選択すればよい。
【００２０】
結晶欠陥サイズに関して、従来技術のレーザーパワー密度は、１００Ｊ／ｃｍ２から５１００Ｊ／ｃｍ２であるが欠陥サイズあるいは結晶欠陥層を制御するためにレーザーパワー密度を低くする、そのためレーザー装置コストも低減出来る。
【００２１】
レーザー照射の工程は、薄型加工後からダイシング工程後までに実施すれば良い。例えば、バックグラインドテープ剥離後、裏面ダイシング用テープ貼り付け前もしくは後、更にはダイシング工程などでも良い。特に、短パルス幅のレーザーを使用しているレーザーダイシング装置であれば、デバイス作製面からレーザー光を入射してダイシングを行っているが光学系の改造や基板反転機構を搭載すれば裏面側からのレーザー照射も可能となる。但し、ダイシング用テープやダイアタッチフイルムが、シリコン基板の裏面に貼り付けられているため上記フイルムを透過するレーザー光であればダイシングと結晶欠陥形成が同一装置で出来る。
【００２２】
従来法の改善として、工程数が増えるがデバイス作製後のシリコン基板の厚みを測定してから本発明のレーザー照射条件を適用すればデバイス活性層直下に結晶欠陥層を形成させることが可能となり薄型デバイスに適用可能であることも記載しておく。
【００２３】
請求項４に記載の発明は、デバイス作製後のシリコン基板に対して裏面研削後または研磨を行った後に裏面側からのレーザー光を照射してシリコン基板裏面をアモルファス化させる事を特徴とするシリコン基板及び製造方法である。
【００２４】
請求項４に記載の発明によれば、デバイス作製されたシリコン基板表面にバックグラインド用保護テープを貼り付けた後に該シリコン基板の裏面を研削または研磨する。その後、所定の条件でシリコン裏面をレーザー光照射させ極表層の単結晶シリコンをアモルファス化させる。アモルファスシリコンは、ゲッタリング能力が高いために以降のデバイス工程で混入した重金属および研削・研磨時に混入した重金属も確実にゲッタリングできる。更に、加工起因により裏面近傍に最大応力を生じさせているが極表層の加工痕をアモルファス化させるため応力の低減ができる利点もある。
【００２５】
レーザー照射条件としては、短波長から長波長まで幅広く使用できる。但し、アモルファス化が起こるためにはパルス幅がフェムト秒オーダー以下での極短時間照射と高い繰り返し周波数が必要であり、レーザー出力は１ｍＪ／ｃｍ２から１０００ｍＪ／ｃｍ２の範囲とする。
【００２６】
請求項５に記載の発明は、アモルファス層の厚みが５ｎｍ以上２００ｎｍ以下の範囲である請求項４記載のシリコン基板及び製造方法である。
【００２７】
請求項５に記載の発明によれば、アモルファス層厚みが５ｎｍ以下ではゲッタリング効果が低く２００ｎｍ以上では単結晶シリコンからアモルファス層への変質に長時間要するため生産性の低下を招く。好ましくは、レーザー光の波長を長波長側にすれば成長速度を速くできるため生産性向上につながる。
【００２８】
本発明をより具体的に説明すると、第一の発明は、デバイス作製されたシリコン基板にバックグラインド用保護テープを貼り付けて裏面研削あるいは研磨を施した後、本発明の製造方法にて裏面側からレーザー光を基板内部に集光させて結晶欠陥を形成させることにより強力なゲッタリング効果を具備させる事が可能となる。従来技術と比較して、研削または研磨後の厚みを均一にした後にレーザー照射するために所定の深さに結晶欠陥を形成できるため薄型化されたデバイスでも活性層内に該欠陥を形成する事が無く、結晶欠陥サイズも最適化しているためデバイス特性の劣化を引き起こさない。更に、追加熱処理も必要としないので製造コストも低減できる。
【００２９】
第二の発明は、デバイス作製されたシリコン基板にバックグラインド用保護テープを貼り付けた状態で裏面研削あるいは研磨を施した後、本発明の製造方法にてレーザー光を裏面にフェムト秒オーダーの極短パルスで繰り返し周波数を高くして照射することによりシリコン裏面をアモルファス化させることが出来るため強力なゲッタリング効果を具備させる事が可能となる。また、裏面加工起因により生じる応力も加工痕領域をアモルファス化させることで低減できるためチップ破損も低減できる。
【発明の効果】
【００３０】
本発明によるシリコン基板及びその製造方法によれば、最終チソプ厚みが１００μｍ以下、更には５０μｍ以下となるデバイス作製されたシリコン基板に対してシリコン裏面表層部または基板内部には強力なゲッタリング源を具備出来るためデバイス後工程での重金属汚染に対するデバイス特性の劣化を抑制でき、デバイス活性層の品質も維持できるため大幅に歩留を改善できる。
【実施例】
【００３１】
［比較例１］
直径２００ｍｍ、厚み６２５μｍ、初期酸素濃度が１．１×１０１８ａｔｏｍｓ／ｃｍ３、比抵抗が１０Ω・ｃｍから２０Ω・ｃｍに調整されたボロンドープのＣＺ基板を準備した。これらサンプルに対して表面にバックグラインドテープを貼り付け裏面側から＃２０００の砥石にて研削を行った。更に、裏面側をＣＭＰにて深さ３μｍ研磨を施し最終厚みを１００μｍとした。（サンプル１）
【００３２】
［比較例２］
比較例１の熱処理前のシリコン基板を用いて７００℃で８時間の析出核形成熱処理を施した後に引き続き１０００℃で８時間の析出物成長熱処理を施した。これらサンプルに対して表面にバックグラインドテープを貼り付け裏面側から＃２０００の砥石にて研削を行った。更に、裏面側をＣＭＰにて深さ３μｍ研磨を施し最終厚みを１００μｍとした。（サンプル２）
【実施例１】
【００３３】
サンプル１を用いて裏面側から２．５ｍｍピッチで井桁形状になるようにレーザー光を照射した。レーザー照射条件は、波長１０６４ｎｍ、出力が５０μＪ／ｃｍ２、パルス幅２０ピコ秒にてシリコン基板表面から深さ１０μｍの位置にレーザー光を集光させた。（サンプル３）
【実施例２】
【００３４】
サンプル１を用いて裏面側から２．５ｍｍピッチで井桁形状になるようにレーザー光を照射した。レーザー照射条件は、波長１０５３ｎｍ、出力が１５０ｍＪ／ｃｍ２、パルス幅１００フェムト秒でシリコン裏面を照射した。（サンプル４）
【００３５】
［評価１］
サンプル２、サンプル３から各１枚抜き出してシリコン基板をヘキ開後に選択エッチング（Ｗｒｉｇｈｔ Ｅｔｃｈｉｎｇ）を施した。サンプル２では表面から３５μｍより下側に酸素析出物が形成されている事を確認、サンプル３では表面から深さ１０μｍ位置に欠陥が観察された。欠陥サイズは、エッチング評価によるもので直接サイズ観察できないがデバイス表面には突き抜けていないので１０μｍより小さい事が確認出来た。
【００３６】
サンプル４を用いてシリコン基板断面を走査型電子顕微鏡にて観察した。結果、裏面側にアモルファスシリコンが、約４５ｎｍ成長している事を確認した。
【００３７】
［評価２］
各サンプルから１枚抜き取り、銅汚染濃度が５．０×１０１１ａｔｏｍｓ／ｃｍ２になるようにシリコン基板裏面側にＣｕ水溶液を塗布させた。得られたサンプルは、ホットプレートにて２５０℃で３０分間サンプル裏面側から加熱してシリコン基板表面まで拡散した銅を全反射蛍光Ｘ線にて評価した。サンプル１とサンプル２に関しては、初期汚染濃度の大半の銅濃度を検出した。しかし、サンプル３では４．２×１０１０ａｔｏｍｓ／ｃｍ２の銅濃度、サンプル４に関しては２．５×１０１０ａｔｏｍｓ／ｃｍ２の銅濃度であった。
【技術分野】
【０００１】
本発明はシリコン基板及びその製造方法に関し、特にマルチチップパッケージ（ＭＣＰ）やシステムインパッケージ（ＳｉＰ）などに搭載される半導体デバイス用として好適なシリコン基板及びその製造方法に関する。また、本発明は、ＭＣＰやＳｉＰなどのデバイスチップを積層する構造に好適なシリコン基板及び製造方法、並びに、半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体プロセスにおける問題点の一つとして、シリコン基板中への重金属の混入が挙げられる。シリコン基板の表面側に形成されるデバイス領域へ重金属が拡散した場合、ポーズタイム不良、リテンション不良、接合リーク不良及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。このため、シリコン基板に混入した重金属がデバイス領域に拡散するのを抑制するため、ゲッタリング法を採用するのが一般的である。
【０００３】
前工程でデバイス作製されたシリコン基板は、次にシリコン基板の薄型化、ダイシング、ワイヤーボンディング、樹脂封止など行う後工程へと移る。後工程でも重金属の混入は存在するが、これまで特に重視されていなかった。これは、デバイス後工程の初期段階においてシリコン基板の裏面を研削除去する際に生じたスクラッチ、クラック、非晶質などを含む研削痕が強力なゲッタリング作用をしていたからである。
【０００４】
しかしながら、最終チップ厚みは年々薄型化しており、特にＭＣＰ搭載されるチップは５０μｍ以下に薄型化されることが多く、製品によっては２５μｍ以下まで薄型化され、将来的には１０μｍ以下とも予測されている。しかし、チップの抗折強度は、チップ厚の二乗に反比例するために薄型化の進展はワレやカケ問題を顕在化させることになる。更に裏面研削でのスクラッチ、クラックは裏面近傍に非常に大きな残留応力を生じさせるために薄型化されたシリコン基板の反りを増大させるばかりでなくワレやカケを助長することになる。従って、研削痕を除去させるために研磨工程を新たに追加して残留応力を低減（ストレスリリーフ）させる方法が採用されるようになった。
【０００５】
ところが、研削痕の除去はゲッタリング源を失う事になり且つ薄型化されたシリコン基板はイントリンシック・ゲッタリング（ＩＧ）層の厚みも薄いことから十分なゲッタリング効果が期待できなくなる。すなわち、チップ抗折強度とゲッタリング効率は、トレードオフの関係になっている。
【０００６】
従って、薄型半導体デバイスにおいては、裏面研削の後に研削痕を完全に除去しないような研磨を施して僅かにスクラッチやクラックなどを残す方法や完全研磨後にサイズの小さな砥石にて新たに弱い研削痕を付与させる方法が取られている。しかし、いずれの手法を適用してもゲッタリング効果および残留応力の低減は十分ではない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
半導体シリコン基板にレーザー光を照射してシリコン基板内部にアモルファス領域を含む改質領域を形成させるゲッタリング方法が特開２００３−２６４１９４号に開示されている。また、特開２０１０−９８１０７号と特開２０１０−９８１０６号にも同じ手法でのゲッタリング方法が開示されている。
【０００８】
特開２００３−２６４１９４号によればシリコン基板の一方の面から長波長のレーザー光を照射し基板内部に集光点を合わせて多光子吸収による改質領域を形成させる方法であり、集光点のレーザーパワー密度が１×１０８Ｗ／ｃｍ２以上且つパルス幅が１μｍ以下の条件で多光子吸収を起こさせる。これにより得られた改質領域は、ゲッタリング効果を具備する。一方、特開２０１０−９８１０７号にもシリコン基板に対して長波長のレーザー光を照射して基板内部に同じく多光子吸収による結晶欠陥を形成する方法が開示されている。これら開示されているレーザーパワー密度は、特開２００３−２６４１９４号で１００Ｊ／ｃｍ２、特開２０１０−９８１０７号では最大で５１００Ｊ／ｃｍ２になっている。従って、いずれの手法も欠陥領域が、１００μｍ以上のサイズで巨大化しており必然的に結晶欠陥周辺の応力も非常に大きくなる。これら結晶欠陥は、デバイス作製プロセスによる熱処理で該応力を緩和するために転位を吐き出し、この転位が表面まで貫通してデバイス特性を劣化させる。特に、最近のデバイスプロセスではフラッシュランプアニールやレーザースパイクアニールプロセスが多用されており、これらプロセスはデバイス作製面であるシリコン基板表面近傍に莫大な応力を発生させるため転位は容易にデバイス作製面まで貫通しデバイス特性を劣化させる。従い、チップ厚みが１００μｍ以下の薄型デバイスには全く適用できないことを示唆している。
【０００９】
特開２０１０−９８１０６号記載には、デバイス作製されたシリコン基板の裏面側からレーザー光を照射してデバイス近傍に欠陥を形成させ、更にデバイス後工程でのシリコン基板を薄型化させた後に所定温度にて加熱処理して重金属をゲッタリングさせる方法が開示されている。この手法は、デバイスチップ厚みが５０μｍ以下になることを前提としているが特開２０１０−９８１０７号と同じレーザーパワー密度にて結晶欠陥を形成していること及びシリコン基板厚みバラツキが±１５μｍ程度あるためにデバイス活性層の直下に正確に結晶欠陥を形成することが困難である。将来、デバイス厚みが１０μｍ前後まで薄型化されると予想されているため本手法を量産適用することは非常に厳しい。更に、結晶欠陥を形成させた後に該シリコン基板を裏面研削により薄型化させて、具体的に温度は記載されていないが、熱処理炉での加熱も行うため生産性の低下やシリコン基板のワレやカケによる歩留低下を招く。
【先行技術文献】
【特許文献】
【特許文献１】特開２００３−２６４１９４号公報
【特許文献２】特開２０１０−９８１０７号公報
【特許文献３】特開２０１０−９８１０６号公報
【００１０】
本発明の目的は、薄型デバイスに対して強力なゲッタリング能力を付与させ信頼性の高いデバイス作製を可能とするシリコン基板及びその製造方法を提供することにある。
【００１１】
上記課題を解決するため鋭意検討した結果、第一の発明は、デバイス作製されたシリコン基板に対して薄型加工によりシリコン基板の厚みを一定にしてからレーザー光をシリコン基板内部に集光させるため所定の位置に結晶欠陥を形成する事が可能となり、該欠陥サイズも制御しているためデバイス活性層内に結晶欠陥を形成することもなくデバイス信頼性を高めた薄型デバイス作製が可能、第二の発明は、デバイス作製されたシリコン基板を薄型加工した後にレーザー光をシリコン基板裏面に照射し単結晶シリコンをアモルファス化させることにより強力なゲッタリング能力を備え、更に裏面加工起因による応力も低減可能な薄型デバイスの作製が可能であることを見出し、本発明を完成させるに到った。
【課題を解決するための手段】
【００１２】
請求項１に記載の発明は、デバイス作製後のシリコン基板に対して裏面研削または研磨によりシリコン基板の厚みを一定した後に裏面側から裏面全面あるいは一部にレーザー光を照射させ基板内部に集光するようにして結晶欠陥を形成させる事を特徴とするシリコン基板及び製造方法である。
【００１３】
請求項１に記載の発明によれば、デバイス後工程での裏面研削および研磨は、シリコン基板厚みをモニターリングしながら薄型化しているので厚みバラツキを小さくする事ができる。厚みが一定である為にシリコン基板内部の特定位置に均一にレーザー光を集光できるのでデバイス活性層内への結晶欠陥形成を防止できる。また、欠陥形成後のデバイス作製されたシリコン基板は、それ以降のデバイス作製プロセス、チップ積層後の熱処理や封止樹脂の熱処理、などにより薄型工程で混入した重金属やインターポーザなどの材料から混入する重金属もゲッタリングできるので追加熱処理の必要がなく従来プロセスで実施できる。
【００１４】
また、デバイス後工程での熱処理は、３００℃前後であるために結晶欠陥起因の転位の運動を無視できるため結晶欠陥サイズを大きくすることもでき強力なゲッタリング源として作用できる。結晶欠陥の形成領域は、シリコン基板全面あるいは一部に形成する事が可能である。先ダイシングプロセスの場合には、研削または研磨後に個別化したチップがバックグラインド用保護テープに貼り付いているため本状態でレーザー照射による結晶欠陥の形成を行っても良い。
【００１５】
結晶欠陥形成のためのレーザー照射は、従来技術と同様にシリコン基板内部の微小領域を多光子吸収できる条件とする。すなわち、ナノ秒オーダーからフェムト秒オーダーで繰り返し周波数を１００ＫＨｚオーダーからＭＨｚオーダーにすれば良く、シリコン基板を透過可能な波長域を使用すれば良い。
【００１６】
請求項２に記載の発明は、レーザー光出力が、１μＪ／ｃｍ２から１００μＪ／ｃｍ２の範囲で形成された結晶欠陥であり該欠陥サイズが０．５μｍ以上１０μｍ以下の範囲で密度が１×１０４〜１×１０８個／ｃｍ２の範囲とする請求項１記載のシリコン基板及び製造方法である。
【００１７】
請求項２に記載の発明によれば、厚みが５０μｍ以下となるデバイスチップに対して結晶欠陥サイズが１０μｍ以上であれば結晶欠陥周辺には非常に大きな応力が発生するためチップのワレが生じやすくなる０．５μｍ以下のサイズでは、レーザー装置のビーム径の限界があり更に小さなサイズの欠陥が形成できない。将来、更なにビーム径が絞れれば０．１μｍサイズでもゲッタリング能力があるものと推察する。結晶欠陥を形成する領域は、デバイス活性層に影響を与えない領域であれば如何なる領域でも良く、全面または部分的に結晶欠陥形成を行う。従い、応力の低減およびゲッタリング効果を満足するようにデバイスチップの厚みに依存して適宜結晶欠陥サイズを選択すればよい。
【００１８】
請求項３に記載の発明は、レーザー光出力が１μＪ／ｃｍ２から１００μＪ／ｃｍ２の範囲で形成された結晶変質層から成り層幅が１μｍ以上１０μｍ以下の範囲である請求項１記載のシリコン基板及び製造方法である。
【００１９】
請求項３に記載の発明によれば、レーザー光をシリコン基板面に走査しながら結晶変質層を形成する方法であり請求項２と同様レーザー装置のビーム径の限界によりシリコン基板の厚みに対して０．５μｍ以上１０μｍの厚みにする。面方向に対する結晶欠陥層幅は全面または部分的に形成を行う。これも応力の低減およびゲッタリング効果を満足するようにデバイスチップの厚みに依存して適宜結晶欠陥層幅を選択すればよい。
【００２０】
結晶欠陥サイズに関して、従来技術のレーザーパワー密度は、１００Ｊ／ｃｍ２から５１００Ｊ／ｃｍ２であるが欠陥サイズあるいは結晶欠陥層を制御するためにレーザーパワー密度を低くする、そのためレーザー装置コストも低減出来る。
【００２１】
レーザー照射の工程は、薄型加工後からダイシング工程後までに実施すれば良い。例えば、バックグラインドテープ剥離後、裏面ダイシング用テープ貼り付け前もしくは後、更にはダイシング工程などでも良い。特に、短パルス幅のレーザーを使用しているレーザーダイシング装置であれば、デバイス作製面からレーザー光を入射してダイシングを行っているが光学系の改造や基板反転機構を搭載すれば裏面側からのレーザー照射も可能となる。但し、ダイシング用テープやダイアタッチフイルムが、シリコン基板の裏面に貼り付けられているため上記フイルムを透過するレーザー光であればダイシングと結晶欠陥形成が同一装置で出来る。
【００２２】
従来法の改善として、工程数が増えるがデバイス作製後のシリコン基板の厚みを測定してから本発明のレーザー照射条件を適用すればデバイス活性層直下に結晶欠陥層を形成させることが可能となり薄型デバイスに適用可能であることも記載しておく。
【００２３】
請求項４に記載の発明は、デバイス作製後のシリコン基板に対して裏面研削後または研磨を行った後に裏面側からのレーザー光を照射してシリコン基板裏面をアモルファス化させる事を特徴とするシリコン基板及び製造方法である。
【００２４】
請求項４に記載の発明によれば、デバイス作製されたシリコン基板表面にバックグラインド用保護テープを貼り付けた後に該シリコン基板の裏面を研削または研磨する。その後、所定の条件でシリコン裏面をレーザー光照射させ極表層の単結晶シリコンをアモルファス化させる。アモルファスシリコンは、ゲッタリング能力が高いために以降のデバイス工程で混入した重金属および研削・研磨時に混入した重金属も確実にゲッタリングできる。更に、加工起因により裏面近傍に最大応力を生じさせているが極表層の加工痕をアモルファス化させるため応力の低減ができる利点もある。
【００２５】
レーザー照射条件としては、短波長から長波長まで幅広く使用できる。但し、アモルファス化が起こるためにはパルス幅がフェムト秒オーダー以下での極短時間照射と高い繰り返し周波数が必要であり、レーザー出力は１ｍＪ／ｃｍ２から１０００ｍＪ／ｃｍ２の範囲とする。
【００２６】
請求項５に記載の発明は、アモルファス層の厚みが５ｎｍ以上２００ｎｍ以下の範囲である請求項４記載のシリコン基板及び製造方法である。
【００２７】
請求項５に記載の発明によれば、アモルファス層厚みが５ｎｍ以下ではゲッタリング効果が低く２００ｎｍ以上では単結晶シリコンからアモルファス層への変質に長時間要するため生産性の低下を招く。好ましくは、レーザー光の波長を長波長側にすれば成長速度を速くできるため生産性向上につながる。
【００２８】
本発明をより具体的に説明すると、第一の発明は、デバイス作製されたシリコン基板にバックグラインド用保護テープを貼り付けて裏面研削あるいは研磨を施した後、本発明の製造方法にて裏面側からレーザー光を基板内部に集光させて結晶欠陥を形成させることにより強力なゲッタリング効果を具備させる事が可能となる。従来技術と比較して、研削または研磨後の厚みを均一にした後にレーザー照射するために所定の深さに結晶欠陥を形成できるため薄型化されたデバイスでも活性層内に該欠陥を形成する事が無く、結晶欠陥サイズも最適化しているためデバイス特性の劣化を引き起こさない。更に、追加熱処理も必要としないので製造コストも低減できる。
【００２９】
第二の発明は、デバイス作製されたシリコン基板にバックグラインド用保護テープを貼り付けた状態で裏面研削あるいは研磨を施した後、本発明の製造方法にてレーザー光を裏面にフェムト秒オーダーの極短パルスで繰り返し周波数を高くして照射することによりシリコン裏面をアモルファス化させることが出来るため強力なゲッタリング効果を具備させる事が可能となる。また、裏面加工起因により生じる応力も加工痕領域をアモルファス化させることで低減できるためチップ破損も低減できる。
【発明の効果】
【００３０】
本発明によるシリコン基板及びその製造方法によれば、最終チソプ厚みが１００μｍ以下、更には５０μｍ以下となるデバイス作製されたシリコン基板に対してシリコン裏面表層部または基板内部には強力なゲッタリング源を具備出来るためデバイス後工程での重金属汚染に対するデバイス特性の劣化を抑制でき、デバイス活性層の品質も維持できるため大幅に歩留を改善できる。
【実施例】
【００３１】
［比較例１］
直径２００ｍｍ、厚み６２５μｍ、初期酸素濃度が１．１×１０１８ａｔｏｍｓ／ｃｍ３、比抵抗が１０Ω・ｃｍから２０Ω・ｃｍに調整されたボロンドープのＣＺ基板を準備した。これらサンプルに対して表面にバックグラインドテープを貼り付け裏面側から＃２０００の砥石にて研削を行った。更に、裏面側をＣＭＰにて深さ３μｍ研磨を施し最終厚みを１００μｍとした。（サンプル１）
【００３２】
［比較例２］
比較例１の熱処理前のシリコン基板を用いて７００℃で８時間の析出核形成熱処理を施した後に引き続き１０００℃で８時間の析出物成長熱処理を施した。これらサンプルに対して表面にバックグラインドテープを貼り付け裏面側から＃２０００の砥石にて研削を行った。更に、裏面側をＣＭＰにて深さ３μｍ研磨を施し最終厚みを１００μｍとした。（サンプル２）
【実施例１】
【００３３】
サンプル１を用いて裏面側から２．５ｍｍピッチで井桁形状になるようにレーザー光を照射した。レーザー照射条件は、波長１０６４ｎｍ、出力が５０μＪ／ｃｍ２、パルス幅２０ピコ秒にてシリコン基板表面から深さ１０μｍの位置にレーザー光を集光させた。（サンプル３）
【実施例２】
【００３４】
サンプル１を用いて裏面側から２．５ｍｍピッチで井桁形状になるようにレーザー光を照射した。レーザー照射条件は、波長１０５３ｎｍ、出力が１５０ｍＪ／ｃｍ２、パルス幅１００フェムト秒でシリコン裏面を照射した。（サンプル４）
【００３５】
［評価１］
サンプル２、サンプル３から各１枚抜き出してシリコン基板をヘキ開後に選択エッチング（Ｗｒｉｇｈｔ Ｅｔｃｈｉｎｇ）を施した。サンプル２では表面から３５μｍより下側に酸素析出物が形成されている事を確認、サンプル３では表面から深さ１０μｍ位置に欠陥が観察された。欠陥サイズは、エッチング評価によるもので直接サイズ観察できないがデバイス表面には突き抜けていないので１０μｍより小さい事が確認出来た。
【００３６】
サンプル４を用いてシリコン基板断面を走査型電子顕微鏡にて観察した。結果、裏面側にアモルファスシリコンが、約４５ｎｍ成長している事を確認した。
【００３７】
［評価２］
各サンプルから１枚抜き取り、銅汚染濃度が５．０×１０１１ａｔｏｍｓ／ｃｍ２になるようにシリコン基板裏面側にＣｕ水溶液を塗布させた。得られたサンプルは、ホットプレートにて２５０℃で３０分間サンプル裏面側から加熱してシリコン基板表面まで拡散した銅を全反射蛍光Ｘ線にて評価した。サンプル１とサンプル２に関しては、初期汚染濃度の大半の銅濃度を検出した。しかし、サンプル３では４．２×１０１０ａｔｏｍｓ／ｃｍ２の銅濃度、サンプル４に関しては２．５×１０１０ａｔｏｍｓ／ｃｍ２の銅濃度であった。
【特許請求の範囲】
【請求項１】
デバイス作製後のシリコン基板に対して裏面研削または研磨によりシリコン基板の厚みを一定した後に裏面側から裏面全面あるいは一部にレーザー光を基板内部に集光して結晶欠陥を形成させる事を特徴とするシリコン基板及び製造方法である。
【請求項２】
レーザー光出力が、１μＪ／ｃｍ２から１００μＪ／ｃｍ２の範囲で形成された結晶欠陥であり該欠陥サイズが０．５μｍ以上１０μｍ以下の範囲で密度が１×１０４〜１×１０８個／ｃｍ２の範囲とする請求項１記載のシリコン基板及び製造方法である。
【請求項３】
レーザー光出力が、１μＪ／ｃｍ２から１００μＪ／ｃｍ２の範囲で形成された結晶変質層から成り層厚が０．５μｍ以上１０μｍ以下の範囲である請求項１記載のシリコン基板及び製造方法である。
【請求項４】
デバイス作製後のシリコン基板に対して裏面研削後または研磨を行いストレスリリーフさせた後に裏面側からのレーザー光を照射してシリコン基板裏面をアモルファス化させる事を特徴とするシリコン基板及び製造方法である。
【請求項５】
アモルファス層の厚みが５ｎｍ以上２００ｎｍ以下の範囲である請求項４記載のシリコン基板及び製造方法である。
【請求項１】
デバイス作製後のシリコン基板に対して裏面研削または研磨によりシリコン基板の厚みを一定した後に裏面側から裏面全面あるいは一部にレーザー光を基板内部に集光して結晶欠陥を形成させる事を特徴とするシリコン基板及び製造方法である。
【請求項２】
レーザー光出力が、１μＪ／ｃｍ２から１００μＪ／ｃｍ２の範囲で形成された結晶欠陥であり該欠陥サイズが０．５μｍ以上１０μｍ以下の範囲で密度が１×１０４〜１×１０８個／ｃｍ２の範囲とする請求項１記載のシリコン基板及び製造方法である。
【請求項３】
レーザー光出力が、１μＪ／ｃｍ２から１００μＪ／ｃｍ２の範囲で形成された結晶変質層から成り層厚が０．５μｍ以上１０μｍ以下の範囲である請求項１記載のシリコン基板及び製造方法である。
【請求項４】
デバイス作製後のシリコン基板に対して裏面研削後または研磨を行いストレスリリーフさせた後に裏面側からのレーザー光を照射してシリコン基板裏面をアモルファス化させる事を特徴とするシリコン基板及び製造方法である。
【請求項５】
アモルファス層の厚みが５ｎｍ以上２００ｎｍ以下の範囲である請求項４記載のシリコン基板及び製造方法である。
【公開番号】特開２０１３−１０６０２４（Ｐ２０１３−１０６０２４Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２６２９２５（Ｐ２０１１−２６２９２５）
【出願日】平成２３年１１月１１日（２０１１．１１．１１）
【出願人】（５１１１０５１４８）
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１１日（２０１１．１１．１１）
【出願人】（５１１１０５１４８）
【Ｆターム（参考）】
[ Back to top ]