ジュウテリウム置換窒化珪素含有材料の作製方法
少なくとも１種のジュウテリウム置換窒素化合物と水素同位体を含まない１または２以上の珪素含有化合物からのジュウテリウム置換窒化珪素含有材料作製方法を提供する。適するジュウテリウム置換窒素化合物として例えばＮＨ２Ｄ、ＮＨＤ２及びＮＤ３を用い、適する珪素含有化合物として例えばＳｉＣｌ４及びＳｉ２Ｃｌ６を用いる。本発明に従って得られるジュウテリウム置換窒化珪素含有材料は例えばトランジスタ装置中へ組み入れることができ、これにより得られたトランジスタ装置をＤＲＡＭセル中に用い、さらに得られたＤＲＡＭセルを電子システム中に用いることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はジュウテリウム置換窒化珪素含有材料の作製方法に関する。
【背景技術】
【０００２】
半導体加工において、ジュウテリウム置換窒化珪素含有材料には多様な用途がある。例えば、ジュウテリウム置換窒化珪素含有材料は、Ｃｌａｒｋ，Ｗ．Ｆ．らの「ジュウテリウム置換バリヤ窒化物処理を用いた高性能多平面金属ＣＭＯＳにおける改良されたホットエレクトロン信頼性」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｓｅ Ｌｅｔｔｅｒｓ、Ｖｏｌ．２０，Ｎｏ．１０，５０１−５０３頁、１９９９年１０月に記載されているように、電子装置珪素／二酸化珪素インタフェース硬化処理におけるジュウテリウム貯蔵源として利用可能である。
【０００３】
ジュウテリウム置換窒化珪素含有材料の作製については種々方法が提案されている。これらの方法では、ジュウテリウム置換珪素含有前駆体（例えばＳｉＤ４等）がジュウテリウム置換されたあるいは置換されていない窒素含有前駆体（ジュウテリウム非置換前駆体の例としてはＮＨ３、及びジュウテリウム置換窒素含有前駆体の例としてはＮＤ３）と組み合わせて用いられる。
【０００４】
上記したジュウテリウム置換窒化珪素含有材料の作製方法は比較的高コストになりがちであるため、ジュウテリウム置換窒化珪素含有材料のより経済的な作製方法の開発が望まれている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、一観点として、少なくとも１種のジュウテリウム置換窒素化合物と水素同位体を含まない（すなわち水素、ジュウテリウム、あるいはトリチウムを含まない）１または２以上の珪素含有化合物からのジュウテリウム置換窒化珪素含有材料の作製方法に関する。前記珪素含有化合物としては例えばＳｉＣｌ４、Ｓｉ２Ｃｌ６及びこれらの混合物から選択されるハロゲン化珪素化合物を用いることができ、また前記少なくとも１種のジュウテリウム置換窒素化合物としては例えばＮＨ２Ｄ、ＮＨＤ２、ＮＨＤ３及びこれらの混合物から選択されるいずれかを用いることができる。
【０００６】
本発明にはさらに、別の一観点として、二酸化珪素の非酸化珪素との界面直近におけるジュウテリウム置換窒化珪素含有材料の作製方法が含まれる。二酸化珪素含有材料は非酸化珪素表面へ直接生成される。ジュウテリウム置換窒化珪素含有材料は二酸化珪素含有材料上へ蒸着される。前記ジュウテリウム置換窒化珪素含有材料の蒸着には少なくとも１種のジュウテリウム置換窒素化合物と水素同位体を含まない１または２以上のハロゲン化珪素化合物が用いられる。
【０００７】
本発明にはさらに、別の一観点として、導電性ラインの側壁に沿った電気絶縁性側壁ライナーの作製方法が含まれる。この導電性ラインは半導体基板上へ形成される。このラインには一対の対向する側壁が含まれている。蒸着により、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から窒化珪素含有材料が前記側壁に沿って及び前記半導体基板上へ生成される。前記ジュウテリウム置換窒化珪素含有材料が異方性エッチングされることにより前記ライン側壁に沿って前記側壁ライナーが形成される。
【発明を実施するための最良の形態】
【０００８】
以下において添付図面を参照しながら本発明の好ましい実施態様を用いて本発明について説明する。
【０００９】
本発明はジュウテリウム置換窒化珪素含有材料の作製方法に関する。本願開示内容及び後続の特許請求の範囲の解釈においては、用語「窒化珪素含有材料」には、例えば窒化珪素（ＳｉｘＮｙ、式中ｘ及びｙは０より大きい数、すなわちｘ及びｙは典型例としてはそれぞれ３及び４）からほぼ成るかあるいは窒化珪素から成る材料、及びオキシ窒化珪素（ＳｉｘＮｙＯｚ、式中ｘ、ｙ及びｚは０より大きい数）を含むか、あるいはそれからほぼ成るか、あるいはそれから成る材料を含めた珪素及び窒素を含むいずれの材料も含まれることが理解されるべきである。従って、用語「ジュウテリウム置換窒化珪素含有材料」にはジュウテリウム置換オキシ窒化珪素含有材料も含まれる。
【００１０】
本発明の一観点は、窒化珪素含有材料の作製に用いられる従来方法に要するコストの大きな部分がジュウテリウム置換窒化珪素含有材料作製のための前駆体としてのジュウテリウム置換珪素含有化合物の使用に基因するとの認識に基づいている。そのため、本発明には、ジュウテリウム置換珪素含有前駆体を用いずにジュウテリウム置換窒化珪素含有材料の作製を可能とする方法論が包含されている。本発明では、前記ジュウテリウム置換珪素含有前駆体の使用に代えて、ジュウテリウム置換窒素含有前駆体が水素または水素同位体を含まない珪素含有前駆体と組み合わせて用いられる。珪素含有前駆体の例としては、例えば珪素と塩素から成る化合物のような水素同位体を含まないハロゲン化珪素化合物を挙げることができる。本発明の例示的観点に従ったジュウテリウム置換窒化珪素含有材料の前駆体としての使用に適する具体的珪素含有化合物はＳｉＣｌ４及びＳｉ２Ｃｌ６である。
【００１１】
本発明の方法論は、ジュウテリウム置換窒化珪素含有材料が望まれるあらゆる用途におけるジュウテリウム置換窒化珪素含有材料の作製に利用可能である。ジュウテリウム置換窒化珪素含有材料がトランジスタ装置中へ組み入れられる本発明の例示的観点について図１〜５を参照しながら説明する。
【００１２】
まず図１において、半導体構造体１０には基板１２が含まれている。基板１２は、例えばバックグラウンドｐ型ドーパントで軽度にドープされた単結晶シリコンから成る。後に述べる特許請求の範囲の解釈を補うため、用語「半導性基板」及び「半導体基板」を、以下に限定されないが、半導性ウェハー（単一材料から成るものまたは他材料を上部に含む組合せ体のいずれか）及び半導性材料層（単一材料から成るものまたは他材料を含む組合せ体のいずれか）等の未加工の半導性材料を含めた半導性材料から成る何らかの構造体と定義する。また用語「基板」は、以下に限定されないが、上記半導性基板を含めたいずれかの支持構造体を意味する。
【００１３】
導電性材料から成る層１４が基板１２上へ形成され、該層は基板１２上面へ直接接して形成されるように図示されている。前記層１４は、例えば二酸化珪素を含むか、あるいはそれからほぼ成るか、あるいはそれから成り、該層をパッド層あるいはパッド酸化物層と呼ぶことも可能である。
【００１４】
前記層１４が二酸化珪素から成る場合は、基板１２上へ二酸化珪素を蒸着（例えば化学蒸着）するか、あるいは基板１２表面を適当な酸化条件へ晒して基板１２中の珪素から二酸化珪素を生成することによって前記層を形成することが可能である。
【００１５】
前記絶縁層１４が基板１２と接合する部分には界面１６が生ずる。具体的適用において、絶縁層が二酸化珪素から成り、及び基板１２が非酸化ケイ素から成ると、界面１６には二酸化珪素が非酸化珪素と接触する界面が含まれる。
【００１６】
この絶縁層１４は単一の均質な層として図示されているが、本発明の種々態様において前記絶縁性材料層を多層に形成された電気絶縁性組成物から構成することも可能なことが理解されるべきである。
【００１７】
絶縁性材料層１４上には導電性材料層１８が形成される。この導電性材料層は、例えば金属、金属化合物及び導電性にドープされた珪素を含めたいずれか適当な導電性組成物から構成可能である。具体的態様においては、導電性材料層１８はｐ型ドープされた珪素から構成され、最終的にＰＭＯＳ電界効果形トランジスタ用のゲートとして組み入れられる。また、他の態様においては、導電性材料層１８はｎ型ドープされた珪素から構成される。導電性材料層１８は単一の均質な層として図示されているが、本発明の種々態様において、該導電性材料層１８は多層に形成された異なる導電性組成物からも構成可能であることが理解されるべきである。
【００１８】
導電性材料層１８上には電気絶縁性材料層２０が形成され、図示された実施態様では、この電気絶縁性層は導電性材料層１８に直接接するように形成されている。電気絶縁性材料層２０は、例えば二酸化珪素、窒化珪素及びオキシ窒化珪素の１または２以上を含めたいずれか適当な材料から構成可能である。本発明の具体的態様においては、電気絶縁性材料層２０はジュウテリウム置換窒化珪素含有材料から成り、また別の態様において前記電気絶縁性材料層２０は、例えばジュウテリウム置換窒化珪素及びジュウテリウム置換オキシ窒化珪素の一方あるいは双方を含み、あるいはそれらからほぼ成り、あるいはそれらから成る。
【００１９】
前記層２０がジュウテリウム置換窒化珪素含有材料から成る場合、該層は少なくとも１種のジュウテリウム置換窒素化合物と水素同位体を含まない１または２以上のハロゲン化珪素化合物から蒸着によって作製可能である。前記少なくとも１種のジュウテリウム置換窒素化合物としては、例えばＮＨ２Ｄ、ＮＨＤ２、ＮＤ３及びこれらの混合物から選択されるいずれかを用いることができる。前記１または２以上のハロゲン化珪素化合物としては、例えば珪素及び塩素から構成可能であり、本発明の具体的態様において前記ハロゲン化珪素化合物をＳｉＣｌ４、Ｓｉ２Ｃｌ６及びこれらの混合物から選択することができる。前記ジュウテリウム置換窒化珪素含有材料の製造に用いられる蒸着は、原子層蒸着（ＡＬＤ）または化学蒸着（ＣＶＤ）により、あるいはＡＬＤとＣＶＤを組み合わせて実施可能である。具体的態様において、前記蒸着を低圧ＣＶＤ（ＬＰＣＶＤ）を用いて実施することが可能である。ＬＰＣＶＤは反応室内で行われ、典型例として、ＬＰＣＶＤは蒸着処理中の反応室内圧力を約５トル以下として実施される。またＬＰＣＶＤの典型例では、反応室内の温度を約５００℃〜約８５０℃に保持しながら蒸着が実施される。前記ハロゲン化珪素化合物がＳｉ２Ｃｌ６からほぼ成るか、あるいはそれから成る場合に使用される典型的温度は約５００℃〜約７００℃の範囲内であり、前記ハロゲン化珪素化合物がＳｉＣｌ４からほぼ成るか、あるいはそれから成る場合に使用される典型的温度は約６００℃〜約８００℃の範囲内である。
【００２０】
化学蒸着中の反応室内におけるジュウテリウム置換窒素化合物のハロゲン化珪素化合物に対する比は、ハロゲン化珪素化合物の容量百分率に対するジュウテリウム置換窒素化合物の容量百分率として表すことが可能である。より明確に言えば、反応室中へ与えられた１または２以上のジュウテリウム置換窒素化合物の全容量はジュウテリウム置換窒素化合物容量として規定でき、また反応室中へ与えられた１または２以上のハロゲン化珪素化合物の全容量はハロゲン化珪素化合物容量として規定することができる。反応室中のジュウテリウム置換窒素前駆体のハロゲン化珪素前駆体に対する比は、ジュウテリウム置換窒素化合物容量のハロゲン化珪素化合物容量に対する容量比として記録することができる。本発明の具体的態様においては、ジュウテリウム窒化珪素含有材料のＣＶＤ処理中におけるジュウテリウム置換窒素化合物容量のハロゲン化珪素化合物容量に対する容量比は約１：１〜約２０：１の範囲内であり、その例としては約１０：１である。窒化珪素含有材料が窒化珪素からほぼ成るか、あるいはそれから成る場合、ジュウテリウム置換窒素化合物及びハロゲン化珪素化合物だけが窒化珪素含有材料の蒸着中に反応室内に存在する反応性成分となることができる。他方ジュウテリウム置換窒化珪素含有材料がジュウテリウム置換オキシ窒化珪素から成る場合は、反応室中へ、ジュウテリウム置換窒素化合物及びハロゲン化珪素化合物に加えて酸素含有前駆体を与えることができる。適する酸素含有前駆体としては、例えば酸素（Ｏ２）及びオゾン（Ｏ３）を挙げることができる。別の処理方法として、ジュウテリウム置換窒化珪素からほぼ成るか、あるいはそれから成る材料を該材料の蒸着後に酸化性雰囲気へ晒すことによりジュウテリウム置換オキシ窒化珪素を生成することが可能である。さらに、特定の観点において、前記材料を酸化性雰囲気へ晒すことにより、ジュウテリウム置換オキシ窒化珪素の酸素含量を増加させることも可能である。
【００２１】
図２に示すように、層１４、１８及び２０がライン中へパターン化される。このラインは図２の断面図では矩形のブロックとして表され、図２の断面図の紙面に対して前後に延びていることを理解されたい。ライン２２は最終的に半導体構造体中のワード線として利用可能である。ライン２２には一対の対向する側壁２４及び２６が設けられる。
【００２２】
前記ライン２２のパターン化には、例えば材料層１４、１８及び２０の一部上へのフォトレジストのパターン化されたマスクの作製（図示せず）、前記マスクによって保護されていない材料層１４、１８及び２０部分を除去するための後続エッチング、及びさらに後続する前記マスクの除去が含まれる。前記フォトレジストマスクはフォトリトグラフィー加工を用いて作製可能である。
【００２３】
図２の断面図中に示されたライン２２の部分は最終的にトランジスタ装置のゲート中へ組み入れられる。それゆえ、前記層１４、１８及び２０の積重ね体をゲート積重ね体と呼ぶことができる。図示された処理によってゲート積重ね体の作製中に層１４、１８及び２０がライン形状にパターン化されるが、本発明にはゲート積重ね体の作製中にパッド層１４がライン形状にパターン化されない別の態様（図示せず）も含まれることが理解されなければならない。
【００２４】
前記ゲート積重ね体のすぐ近くに作製されるソース／ドレイン層２８及び３０は該ゲート積重ね体を用いて配列される。前記ソース／ドレイン層２８及び３０は基板１２中へ延びる導電性にドープされた拡散層から構成される。特定の態様において、前記層２８及び３０はｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタ装置中へ組み入れられる適当なドーパント型であってもよく、また別の態様において前記層２８及び３０はｐ型金属酸化物半導体（ＰＭＯＳ）装置中へ組み入れられる適当なドーパント型であってもよい。前記ソース／ドレイン層２８及び３０の作製は従来方法による加工処理を用いて遂行可能である。本発明の特定の態様においては図示された工程へ付加的工程を含めることが可能である。例えば、ソース／ドレイン層２８及び３０の作製前に、酸化物から成る薄層（図示せず）を導電性材料層１８の側壁２４及び２６に沿って作製することが可能である。
【００２５】
図３において、ライン２２上及び基板１２上には電気絶縁性材料層３２が形成されている。この層３２は側壁２４、２６及びライン２２に沿って延びている。絶縁性材料層３２は、例えば窒化珪素、二酸化珪素及びオキシ窒化珪素の１または２以上を含めたいずれか適当な材料から構成可能である。特定の態様においては、前記層３２は１または２以上のジュウテリウム置換窒化珪素含有材料を含むか、あるいはそれらからほぼ成るか、あるいはそれらから成る。このような態様においては、前記層３２は、前記層２０のためのジュウテリウム置換窒化珪素含有材料の作製に関する前記処理方法を用いて、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から蒸着によって作製可能である。
【００２６】
図４に示すように、前記層３２（図３）が異方性エッチングされてライン２２の側壁２４及び２６に沿って側壁スペーサ（側壁ライナーとも呼ばれる）３４が形成される。
【００２７】
側壁スペーサ３４の作製後、基板１２中へ導電性増大性ドーパントが差し込まれることによりソース／ドレイン拡散部分３６及び３８が作製される。前記部分３６及び３８の作製は従来方法を用いて遂行され、前記部分３６及び３８中に用いられるドーパントは本発明の特定の態様におけるＮＭＯＳトランジスタ装置の作製、及び本発明の他の態様におけるＰＭＯＳトランジスタ装置の作製に適するものである。前記ソース／ドレイン部分３６及び３８はライン２２のゲート積重ね体を通して互いにゲート制御的に接続される。従って、トランジスタ装置３９中にはゲート積重ね体及びソース／ドレイン部分の双方が組み入れられる。
【００２８】
図５に示すように、ライン２２、スペーサ３４及びソース／ドレイン部分上に電気絶縁層４０が形成される。この層４０は、いずれか適する電気絶縁性材料から構成でき、本発明の特定の態様においてはジュウテリウム置換窒化珪素含有材料から構成される。前記層４０がジュウテリウム置換窒化珪素含有材料から成る場合、前記層は、前記層２０のためのジュウテリウム置換窒化珪素含有材料の作製に際して上述した方式の加工処理によって、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から作製可能である。前記層２０もまたジュウテリウム置換窒化珪素含有材料から成る場合、前記バリヤ層４０を、該バリヤ層を前記材料層２０から区別するために、第二ジュウテリウム置換窒化珪素含有材料と呼ぶことも可能である。
【００２９】
上記方法論に従って、図５に示した構造体の材料層３４、２０及び４０の１または２以上をジュウテリウム置換窒化珪素含有材料から構成することが可能である。これら材料層は後続する処理において利点となり得る。例えば、インタフェースが珪素／二酸化珪素インタフェースである場合、ジュウテリウム置換材料からのジュウテリウムは、珪素／二酸化珪素インタフェースへ移動して該インタフェースを硬化させ、及び熱処理工程中に起こる可能性のある該インタフェースのホットキャリヤ劣化に対する感受性を低下させる。前記熱処理工程の例は、基板１２と、従ってインタフェース１６とを約３５０℃〜約４５０℃の温度において約５分〜約２時間加熱することによって遂行されるパッシベーションアニールである。前記パッシベーションアニールは、従来方法から構成することができ、従って水素を約１０容積％含む雰囲気へ構造体１０を晒しながら大気圧下で実施可能である。パッシベーションアニールによって、前記インタフェースのすぐ近くにジュウテリウム置換材料が無い場合、しばしば珪素／二酸化珪素インタフェースのホットキャリヤ劣化がひき起こされる。本発明の方法論によれば前記インタフェースのすぐ近くにジュウテリウム置換材料を与えることができ、従ってホットキャリヤ劣化を緩和し、さらに防止することが可能である。
【００３０】
また、付加的及び／または代替となる観点において、導電性材料１８をｐ型のドープされた珪素から構成することも可能である。田中ら（Ｍ．田中ら、「テトラクロロシラン窒化珪素フィルム処理によるホウ素無透過高性能双ゲートＤＲＡＭの実現」、２００１年ＶＬＳＩ技術論文技術要覧に関するシンポジウム、１２３〜１２４頁）に従って、ＰＭＯＳＦＥＴ構造体中にＳｉＨ基のより少ない窒化珪素含有フィルムを用いることが有利である。本発明の方法論を用いて所謂少ＳｉＨ基窒化珪素含有フィルムを作成することが可能である。
【００３１】
構造体１０中には少なくとも１種のジュウテリウム置換窒化珪素含有材料が組み入れられていることが望ましいが、前記材料層２０、３４及び４０にジュウテリウム置換窒化珪素含有材料以外の組成物を含ませることも可能であり、また前記層２０、３４及び４０以外の層にジュウテリウム置換窒化珪素含有材料が含まれているならばこれら材料層を省略できることが理解されるべきである。例えば、側壁スペーサ３４及び／またはキャップ２０にジュウテリウム置換窒化珪素含有材料が含まれているならば、本発明の種々態様においてバリヤ層４０を省略することが可能である。
【００３２】
トランジスタ装置３９は種々半導体構造体中へ組み入れ可能である。本発明の例示的態様においては、トランジスタ装置３９をＤＲＡＭ構造中へ組み入れることができる。具体的には、ソース／ドレイン部分３６及び３８の一方を記憶装置と電気的に接続し、及び前記ソース／ドレイン部分の他方をビット線へ電気的に接続することができる。図５に図示された構造体においては、ソース／ドレイン部分３６は記憶装置５０へ接続され、またソース／ドレイン部分３８はビット線５２へ接続されている。この記憶装置５０は、例えばコンデンサによって構成することができる。前記ソース／ドレイン部分３６及び３８への電気的接続は、例えば導電性の相互連絡（図示せず）を前記層４０を介してソース／ドレイン部分３６及び３８まで延ばす等の適当な方法を用いて遂行可能である。
【００３３】
本発明の方法論を用いることによって達成されるトランジスタ装置の特性における改良点として、例えばホットエレクトロン耐久性、珪素誘電インタフェース劣化の減少、及びＤＲＡＭ再生の向上等を挙げることができる。
【００３４】
本発明の方法論に従って作製された構造体（上記ワード線及びＤＲＡＭセル等）は例えばコンピュータシステム及び他の電子システム等の種々組立装置に利用可能である。
【００３５】
図６は本発明の一観点に従ったコンピュータシステム４００の一実施態様全体を限定的ではなく一例として示した図である。このコンピュータシステム４００にはモニター４０１あるいは他の通信出力装置、キーボード４０２あるいは他の通信入力装置、及びマザーボード４０４が備えられている。マザーボード４０４にはマイクロプロセッサ４０６あるいは他のデータ処理ユニットと少なくとも１個のメモリ装置４０８が備えられている。メモリ装置４０８は、例えばワード線及びＤＲＡＭセルの１または２以上を含めた前述した本発明の種々態様から構成可能である。メモリ装置４０８はメモリセルの配列から構成することができ、及びこの配列を該配列中の個々のメモリセルへアクセスするためのアドレス指定回路構成と連結することができる。さらに、このメモリセル配列をメモリセルからデータを読み取る読取り回路へ連結することができる。前記アドレス指定及び読取り回路はメモリ装置４０８とプロセッサ４０６間の情報伝達に利用可能である。かかる回路は図７に示したマザーボード４０４のブロック図中に図示されている。このブロック図では、アドレス指定回路は符号４１０で示され、また読み取り回路は符号４１２で示されている。
【００３６】
本発明の特定の態様においては、メモリ装置４０８としてメモリモジュールを用いることが可能である。例えば、本発明による教示の実施においてシングルインラインメモリモジュール（ＳＩＭＭ）及びデュアルインラインメモリモジュール（ＤＩＭＭ）を用いることができる。このようなメモリ装置を多様にデザインされたシステムへ組み入れることにより、メモリ装置のメモリセルからの読み取り及び同セルへの書込みを行うことが可能である。かかる方法の一例としてページモード操作がある。ＤＲＡＭ中におけるページモード操作はメモリセル配列の列へアクセスし及び同配列の行へランダムにアクセスする方法によって限定される。前記列及び行の共通部分に記憶されたデータは該列へのアクセスが行われている間に読み取り及び出力することが可能である。
【００３７】
別の装置として、アドレス指定された行が閉じられた後のメモリ配列アドレスに記憶されたデータの出力としての利用を可能とする拡大データ出力（ＥＤＯ）メモリがある。このメモリは、メモリ出力データのメモリバス上における入手可能時間を減じることなくより短いアクセス信号を可能とすることによって通信速度をある程度速めることができる。その他の別タイプの装置としては、ＳＤＲＡＭ、ＤＤＲ、ＳＤＲＡＭ、ＳＬＤＲＡＭ、ＶＲＡＭ及びダイレクトＲＤＲＡＭがあり、さらにＳＲＡＭあるいはフラッシュメモリ等の他の装置も該当する。
【００３８】
図８は本発明に従った例示的電子システム７００の一例についての種々実施態様のハイレベル構成の略ブロック図である。前記システム７００は、例えばコンピュータシステム、プロセス制御システム、あるいはプロセッサ及び付随メモリを用いる他のシステムであってもよい。電子装置７００には、プロセッサあるいは算術論理演算器（ＡＬＵ）７０２、制御装置７０４、メモリ装置ユニット７０６及び入力／出力（Ｉ／Ｏ）装置７０８が含まれている。一般的に、電子装置７００には、プロセッサ７０２と、プロセッサ７０２、メモリ装置ユニット７０６及びＩ／Ｏ装置７０８間の相互作用によってデータに対して為される操作を特定する生得的な一連の命令が備えられている。前記制御装置ユニット７０４は、メモリ装置７０６から取り出され及び実行される命令を生じさせる一連の操作を継続して循環させることにより、プロセッサ７０２、メモリ装置７０６及びＩ／Ｏ装置７０８のすべての操作を整合させる。種々実施態様において、メモリ装置７０６には、以下に限定されないが、ランダムアクセスメモリ（ＲＡＭ）装置、読出し専用メモリ（ＲＯＭ）装置、及びフロッピィーディスクドライブ及びコンパクトディスクＣＤ−ＲＯＭドライブ等の周辺装置が含まれる。本願における開示を読みかつ理解することにより、本発明の種々観点に従って、図示されたいずれの電子構成部分もＤＲＡＭセル及びワード線を含むように作製可能であることが当業者によって理解されよう。
【００３９】
図８は例示的電子システム８００の種々実施態様のハイレベル構造の略ブロック図である。このシステム８００には、メモリセル８０４の配列をもつメモリ装置８０２、アドレスデコーダ８０６、列アクセス回路８０８、行アクセス回路８１０、操作制御のための読取り／書出し制御回路８１２、及び入力／出力回路８１４が含まれる。メモリ装置８０２にはさらに、電力回路８１６と、メモリセルが低閾値伝導状態にあるか、あるいは高閾値非伝導状態にあるかを測定する電流センサ等のセンサ８２０が含まれる。図示された電力回路８１６には、電力供給回路８８０、基準電圧を与えるための回路構成８８２、第一ワード線へパルスを与えるための回路構成８８４、第二ワード線へパルスを与えるための回路構成８８６、及びビット線へパルスを与えるための回路構成８８８が含まれている。システム８００にはさらに、プロセッサ８２２あるいはメモリアクセスのためのメモリ制御装置が含まれる。
【００４０】
メモリ装置８０２は配線あるいは金属被覆ラインを通してプロセッサ８２２から制御信号８２４を受け取る。メモリ装置８０２を用いてＩ／Ｏラインを介してアクセスされるデータが保存される。付加的回路構成及び制御信号を与えられること、及びメモリ装置８０２は本発明へ焦点をあわせるために簡略されていることは当業者によって認識されるところである。プロセッサ８２２またはメモリ装置８０２の少なくとも一方には本願開示において前述したタイプのＤＲＡＭセルを含ませることが可能である。
【００４１】
本願開示において図示された種々システムは、本発明による回路構成及び構造への種々適用についての全体的理解を与えることを意図しており、本発明の観点に従ったメモリセルを用いる電子システムのすべての構成要素及び特徴について完全に説明することを意図したものではない。プロセッサとメモリ装置間の通信時間を短縮するために、種々電子システムを単一のパッケージ化された処理装置として、さらには単一の半導体チップ上へ作製可能であることは当業者の理解するところである。
【００４２】
メモリセル及びワード線への適用は、メモリモジュール、装置ドライバ、電力モジュール、通信モデム、プロセッサモジュール、及びアプリケーション特定モジュール中に用いられる電子システムにおいても適用可能であり、また多層マルチチップモジュールにおいても適用可能である。かかる回路構成はさらに、時計、テレビ、携帯電話、パーソナルコンピュータ、自動車、工業用制御システム、航空機、その他等の種々電子システムの下位構成部分としても適用可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の予備的処理段階にある半導体ウェハー片の略断面図である。
【図２】図１に示した処理段階に後続する段階にある図１のウェハー片を示した図である。
【図３】図２に示した処理段階に後続する段階にある図１のウェハー片を示した図である。
【図４】図３に示した処理段階に後続する段階にある図１のウェハー片を示した図である。
【図５】図４に示した処理段階に後続する段階にある図１のウェハー片を示した図である。
【図６】本発明の例示的適用を説明するためのコンピュータの概略図である。
【図７】図６に示したコンピュータのマザーボードの特定の特徴を示すブロック図である。
【図８】本発明の例示的観点に従った電子システムのハイレベルブロック図である。
【図９】本発明の一観点に従った例示的電子システムの略ブロック図である。
【技術分野】
【０００１】
本発明はジュウテリウム置換窒化珪素含有材料の作製方法に関する。
【背景技術】
【０００２】
半導体加工において、ジュウテリウム置換窒化珪素含有材料には多様な用途がある。例えば、ジュウテリウム置換窒化珪素含有材料は、Ｃｌａｒｋ，Ｗ．Ｆ．らの「ジュウテリウム置換バリヤ窒化物処理を用いた高性能多平面金属ＣＭＯＳにおける改良されたホットエレクトロン信頼性」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｓｅ Ｌｅｔｔｅｒｓ、Ｖｏｌ．２０，Ｎｏ．１０，５０１−５０３頁、１９９９年１０月に記載されているように、電子装置珪素／二酸化珪素インタフェース硬化処理におけるジュウテリウム貯蔵源として利用可能である。
【０００３】
ジュウテリウム置換窒化珪素含有材料の作製については種々方法が提案されている。これらの方法では、ジュウテリウム置換珪素含有前駆体（例えばＳｉＤ４等）がジュウテリウム置換されたあるいは置換されていない窒素含有前駆体（ジュウテリウム非置換前駆体の例としてはＮＨ３、及びジュウテリウム置換窒素含有前駆体の例としてはＮＤ３）と組み合わせて用いられる。
【０００４】
上記したジュウテリウム置換窒化珪素含有材料の作製方法は比較的高コストになりがちであるため、ジュウテリウム置換窒化珪素含有材料のより経済的な作製方法の開発が望まれている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、一観点として、少なくとも１種のジュウテリウム置換窒素化合物と水素同位体を含まない（すなわち水素、ジュウテリウム、あるいはトリチウムを含まない）１または２以上の珪素含有化合物からのジュウテリウム置換窒化珪素含有材料の作製方法に関する。前記珪素含有化合物としては例えばＳｉＣｌ４、Ｓｉ２Ｃｌ６及びこれらの混合物から選択されるハロゲン化珪素化合物を用いることができ、また前記少なくとも１種のジュウテリウム置換窒素化合物としては例えばＮＨ２Ｄ、ＮＨＤ２、ＮＨＤ３及びこれらの混合物から選択されるいずれかを用いることができる。
【０００６】
本発明にはさらに、別の一観点として、二酸化珪素の非酸化珪素との界面直近におけるジュウテリウム置換窒化珪素含有材料の作製方法が含まれる。二酸化珪素含有材料は非酸化珪素表面へ直接生成される。ジュウテリウム置換窒化珪素含有材料は二酸化珪素含有材料上へ蒸着される。前記ジュウテリウム置換窒化珪素含有材料の蒸着には少なくとも１種のジュウテリウム置換窒素化合物と水素同位体を含まない１または２以上のハロゲン化珪素化合物が用いられる。
【０００７】
本発明にはさらに、別の一観点として、導電性ラインの側壁に沿った電気絶縁性側壁ライナーの作製方法が含まれる。この導電性ラインは半導体基板上へ形成される。このラインには一対の対向する側壁が含まれている。蒸着により、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から窒化珪素含有材料が前記側壁に沿って及び前記半導体基板上へ生成される。前記ジュウテリウム置換窒化珪素含有材料が異方性エッチングされることにより前記ライン側壁に沿って前記側壁ライナーが形成される。
【発明を実施するための最良の形態】
【０００８】
以下において添付図面を参照しながら本発明の好ましい実施態様を用いて本発明について説明する。
【０００９】
本発明はジュウテリウム置換窒化珪素含有材料の作製方法に関する。本願開示内容及び後続の特許請求の範囲の解釈においては、用語「窒化珪素含有材料」には、例えば窒化珪素（ＳｉｘＮｙ、式中ｘ及びｙは０より大きい数、すなわちｘ及びｙは典型例としてはそれぞれ３及び４）からほぼ成るかあるいは窒化珪素から成る材料、及びオキシ窒化珪素（ＳｉｘＮｙＯｚ、式中ｘ、ｙ及びｚは０より大きい数）を含むか、あるいはそれからほぼ成るか、あるいはそれから成る材料を含めた珪素及び窒素を含むいずれの材料も含まれることが理解されるべきである。従って、用語「ジュウテリウム置換窒化珪素含有材料」にはジュウテリウム置換オキシ窒化珪素含有材料も含まれる。
【００１０】
本発明の一観点は、窒化珪素含有材料の作製に用いられる従来方法に要するコストの大きな部分がジュウテリウム置換窒化珪素含有材料作製のための前駆体としてのジュウテリウム置換珪素含有化合物の使用に基因するとの認識に基づいている。そのため、本発明には、ジュウテリウム置換珪素含有前駆体を用いずにジュウテリウム置換窒化珪素含有材料の作製を可能とする方法論が包含されている。本発明では、前記ジュウテリウム置換珪素含有前駆体の使用に代えて、ジュウテリウム置換窒素含有前駆体が水素または水素同位体を含まない珪素含有前駆体と組み合わせて用いられる。珪素含有前駆体の例としては、例えば珪素と塩素から成る化合物のような水素同位体を含まないハロゲン化珪素化合物を挙げることができる。本発明の例示的観点に従ったジュウテリウム置換窒化珪素含有材料の前駆体としての使用に適する具体的珪素含有化合物はＳｉＣｌ４及びＳｉ２Ｃｌ６である。
【００１１】
本発明の方法論は、ジュウテリウム置換窒化珪素含有材料が望まれるあらゆる用途におけるジュウテリウム置換窒化珪素含有材料の作製に利用可能である。ジュウテリウム置換窒化珪素含有材料がトランジスタ装置中へ組み入れられる本発明の例示的観点について図１〜５を参照しながら説明する。
【００１２】
まず図１において、半導体構造体１０には基板１２が含まれている。基板１２は、例えばバックグラウンドｐ型ドーパントで軽度にドープされた単結晶シリコンから成る。後に述べる特許請求の範囲の解釈を補うため、用語「半導性基板」及び「半導体基板」を、以下に限定されないが、半導性ウェハー（単一材料から成るものまたは他材料を上部に含む組合せ体のいずれか）及び半導性材料層（単一材料から成るものまたは他材料を含む組合せ体のいずれか）等の未加工の半導性材料を含めた半導性材料から成る何らかの構造体と定義する。また用語「基板」は、以下に限定されないが、上記半導性基板を含めたいずれかの支持構造体を意味する。
【００１３】
導電性材料から成る層１４が基板１２上へ形成され、該層は基板１２上面へ直接接して形成されるように図示されている。前記層１４は、例えば二酸化珪素を含むか、あるいはそれからほぼ成るか、あるいはそれから成り、該層をパッド層あるいはパッド酸化物層と呼ぶことも可能である。
【００１４】
前記層１４が二酸化珪素から成る場合は、基板１２上へ二酸化珪素を蒸着（例えば化学蒸着）するか、あるいは基板１２表面を適当な酸化条件へ晒して基板１２中の珪素から二酸化珪素を生成することによって前記層を形成することが可能である。
【００１５】
前記絶縁層１４が基板１２と接合する部分には界面１６が生ずる。具体的適用において、絶縁層が二酸化珪素から成り、及び基板１２が非酸化ケイ素から成ると、界面１６には二酸化珪素が非酸化珪素と接触する界面が含まれる。
【００１６】
この絶縁層１４は単一の均質な層として図示されているが、本発明の種々態様において前記絶縁性材料層を多層に形成された電気絶縁性組成物から構成することも可能なことが理解されるべきである。
【００１７】
絶縁性材料層１４上には導電性材料層１８が形成される。この導電性材料層は、例えば金属、金属化合物及び導電性にドープされた珪素を含めたいずれか適当な導電性組成物から構成可能である。具体的態様においては、導電性材料層１８はｐ型ドープされた珪素から構成され、最終的にＰＭＯＳ電界効果形トランジスタ用のゲートとして組み入れられる。また、他の態様においては、導電性材料層１８はｎ型ドープされた珪素から構成される。導電性材料層１８は単一の均質な層として図示されているが、本発明の種々態様において、該導電性材料層１８は多層に形成された異なる導電性組成物からも構成可能であることが理解されるべきである。
【００１８】
導電性材料層１８上には電気絶縁性材料層２０が形成され、図示された実施態様では、この電気絶縁性層は導電性材料層１８に直接接するように形成されている。電気絶縁性材料層２０は、例えば二酸化珪素、窒化珪素及びオキシ窒化珪素の１または２以上を含めたいずれか適当な材料から構成可能である。本発明の具体的態様においては、電気絶縁性材料層２０はジュウテリウム置換窒化珪素含有材料から成り、また別の態様において前記電気絶縁性材料層２０は、例えばジュウテリウム置換窒化珪素及びジュウテリウム置換オキシ窒化珪素の一方あるいは双方を含み、あるいはそれらからほぼ成り、あるいはそれらから成る。
【００１９】
前記層２０がジュウテリウム置換窒化珪素含有材料から成る場合、該層は少なくとも１種のジュウテリウム置換窒素化合物と水素同位体を含まない１または２以上のハロゲン化珪素化合物から蒸着によって作製可能である。前記少なくとも１種のジュウテリウム置換窒素化合物としては、例えばＮＨ２Ｄ、ＮＨＤ２、ＮＤ３及びこれらの混合物から選択されるいずれかを用いることができる。前記１または２以上のハロゲン化珪素化合物としては、例えば珪素及び塩素から構成可能であり、本発明の具体的態様において前記ハロゲン化珪素化合物をＳｉＣｌ４、Ｓｉ２Ｃｌ６及びこれらの混合物から選択することができる。前記ジュウテリウム置換窒化珪素含有材料の製造に用いられる蒸着は、原子層蒸着（ＡＬＤ）または化学蒸着（ＣＶＤ）により、あるいはＡＬＤとＣＶＤを組み合わせて実施可能である。具体的態様において、前記蒸着を低圧ＣＶＤ（ＬＰＣＶＤ）を用いて実施することが可能である。ＬＰＣＶＤは反応室内で行われ、典型例として、ＬＰＣＶＤは蒸着処理中の反応室内圧力を約５トル以下として実施される。またＬＰＣＶＤの典型例では、反応室内の温度を約５００℃〜約８５０℃に保持しながら蒸着が実施される。前記ハロゲン化珪素化合物がＳｉ２Ｃｌ６からほぼ成るか、あるいはそれから成る場合に使用される典型的温度は約５００℃〜約７００℃の範囲内であり、前記ハロゲン化珪素化合物がＳｉＣｌ４からほぼ成るか、あるいはそれから成る場合に使用される典型的温度は約６００℃〜約８００℃の範囲内である。
【００２０】
化学蒸着中の反応室内におけるジュウテリウム置換窒素化合物のハロゲン化珪素化合物に対する比は、ハロゲン化珪素化合物の容量百分率に対するジュウテリウム置換窒素化合物の容量百分率として表すことが可能である。より明確に言えば、反応室中へ与えられた１または２以上のジュウテリウム置換窒素化合物の全容量はジュウテリウム置換窒素化合物容量として規定でき、また反応室中へ与えられた１または２以上のハロゲン化珪素化合物の全容量はハロゲン化珪素化合物容量として規定することができる。反応室中のジュウテリウム置換窒素前駆体のハロゲン化珪素前駆体に対する比は、ジュウテリウム置換窒素化合物容量のハロゲン化珪素化合物容量に対する容量比として記録することができる。本発明の具体的態様においては、ジュウテリウム窒化珪素含有材料のＣＶＤ処理中におけるジュウテリウム置換窒素化合物容量のハロゲン化珪素化合物容量に対する容量比は約１：１〜約２０：１の範囲内であり、その例としては約１０：１である。窒化珪素含有材料が窒化珪素からほぼ成るか、あるいはそれから成る場合、ジュウテリウム置換窒素化合物及びハロゲン化珪素化合物だけが窒化珪素含有材料の蒸着中に反応室内に存在する反応性成分となることができる。他方ジュウテリウム置換窒化珪素含有材料がジュウテリウム置換オキシ窒化珪素から成る場合は、反応室中へ、ジュウテリウム置換窒素化合物及びハロゲン化珪素化合物に加えて酸素含有前駆体を与えることができる。適する酸素含有前駆体としては、例えば酸素（Ｏ２）及びオゾン（Ｏ３）を挙げることができる。別の処理方法として、ジュウテリウム置換窒化珪素からほぼ成るか、あるいはそれから成る材料を該材料の蒸着後に酸化性雰囲気へ晒すことによりジュウテリウム置換オキシ窒化珪素を生成することが可能である。さらに、特定の観点において、前記材料を酸化性雰囲気へ晒すことにより、ジュウテリウム置換オキシ窒化珪素の酸素含量を増加させることも可能である。
【００２１】
図２に示すように、層１４、１８及び２０がライン中へパターン化される。このラインは図２の断面図では矩形のブロックとして表され、図２の断面図の紙面に対して前後に延びていることを理解されたい。ライン２２は最終的に半導体構造体中のワード線として利用可能である。ライン２２には一対の対向する側壁２４及び２６が設けられる。
【００２２】
前記ライン２２のパターン化には、例えば材料層１４、１８及び２０の一部上へのフォトレジストのパターン化されたマスクの作製（図示せず）、前記マスクによって保護されていない材料層１４、１８及び２０部分を除去するための後続エッチング、及びさらに後続する前記マスクの除去が含まれる。前記フォトレジストマスクはフォトリトグラフィー加工を用いて作製可能である。
【００２３】
図２の断面図中に示されたライン２２の部分は最終的にトランジスタ装置のゲート中へ組み入れられる。それゆえ、前記層１４、１８及び２０の積重ね体をゲート積重ね体と呼ぶことができる。図示された処理によってゲート積重ね体の作製中に層１４、１８及び２０がライン形状にパターン化されるが、本発明にはゲート積重ね体の作製中にパッド層１４がライン形状にパターン化されない別の態様（図示せず）も含まれることが理解されなければならない。
【００２４】
前記ゲート積重ね体のすぐ近くに作製されるソース／ドレイン層２８及び３０は該ゲート積重ね体を用いて配列される。前記ソース／ドレイン層２８及び３０は基板１２中へ延びる導電性にドープされた拡散層から構成される。特定の態様において、前記層２８及び３０はｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタ装置中へ組み入れられる適当なドーパント型であってもよく、また別の態様において前記層２８及び３０はｐ型金属酸化物半導体（ＰＭＯＳ）装置中へ組み入れられる適当なドーパント型であってもよい。前記ソース／ドレイン層２８及び３０の作製は従来方法による加工処理を用いて遂行可能である。本発明の特定の態様においては図示された工程へ付加的工程を含めることが可能である。例えば、ソース／ドレイン層２８及び３０の作製前に、酸化物から成る薄層（図示せず）を導電性材料層１８の側壁２４及び２６に沿って作製することが可能である。
【００２５】
図３において、ライン２２上及び基板１２上には電気絶縁性材料層３２が形成されている。この層３２は側壁２４、２６及びライン２２に沿って延びている。絶縁性材料層３２は、例えば窒化珪素、二酸化珪素及びオキシ窒化珪素の１または２以上を含めたいずれか適当な材料から構成可能である。特定の態様においては、前記層３２は１または２以上のジュウテリウム置換窒化珪素含有材料を含むか、あるいはそれらからほぼ成るか、あるいはそれらから成る。このような態様においては、前記層３２は、前記層２０のためのジュウテリウム置換窒化珪素含有材料の作製に関する前記処理方法を用いて、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から蒸着によって作製可能である。
【００２６】
図４に示すように、前記層３２（図３）が異方性エッチングされてライン２２の側壁２４及び２６に沿って側壁スペーサ（側壁ライナーとも呼ばれる）３４が形成される。
【００２７】
側壁スペーサ３４の作製後、基板１２中へ導電性増大性ドーパントが差し込まれることによりソース／ドレイン拡散部分３６及び３８が作製される。前記部分３６及び３８の作製は従来方法を用いて遂行され、前記部分３６及び３８中に用いられるドーパントは本発明の特定の態様におけるＮＭＯＳトランジスタ装置の作製、及び本発明の他の態様におけるＰＭＯＳトランジスタ装置の作製に適するものである。前記ソース／ドレイン部分３６及び３８はライン２２のゲート積重ね体を通して互いにゲート制御的に接続される。従って、トランジスタ装置３９中にはゲート積重ね体及びソース／ドレイン部分の双方が組み入れられる。
【００２８】
図５に示すように、ライン２２、スペーサ３４及びソース／ドレイン部分上に電気絶縁層４０が形成される。この層４０は、いずれか適する電気絶縁性材料から構成でき、本発明の特定の態様においてはジュウテリウム置換窒化珪素含有材料から構成される。前記層４０がジュウテリウム置換窒化珪素含有材料から成る場合、前記層は、前記層２０のためのジュウテリウム置換窒化珪素含有材料の作製に際して上述した方式の加工処理によって、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から作製可能である。前記層２０もまたジュウテリウム置換窒化珪素含有材料から成る場合、前記バリヤ層４０を、該バリヤ層を前記材料層２０から区別するために、第二ジュウテリウム置換窒化珪素含有材料と呼ぶことも可能である。
【００２９】
上記方法論に従って、図５に示した構造体の材料層３４、２０及び４０の１または２以上をジュウテリウム置換窒化珪素含有材料から構成することが可能である。これら材料層は後続する処理において利点となり得る。例えば、インタフェースが珪素／二酸化珪素インタフェースである場合、ジュウテリウム置換材料からのジュウテリウムは、珪素／二酸化珪素インタフェースへ移動して該インタフェースを硬化させ、及び熱処理工程中に起こる可能性のある該インタフェースのホットキャリヤ劣化に対する感受性を低下させる。前記熱処理工程の例は、基板１２と、従ってインタフェース１６とを約３５０℃〜約４５０℃の温度において約５分〜約２時間加熱することによって遂行されるパッシベーションアニールである。前記パッシベーションアニールは、従来方法から構成することができ、従って水素を約１０容積％含む雰囲気へ構造体１０を晒しながら大気圧下で実施可能である。パッシベーションアニールによって、前記インタフェースのすぐ近くにジュウテリウム置換材料が無い場合、しばしば珪素／二酸化珪素インタフェースのホットキャリヤ劣化がひき起こされる。本発明の方法論によれば前記インタフェースのすぐ近くにジュウテリウム置換材料を与えることができ、従ってホットキャリヤ劣化を緩和し、さらに防止することが可能である。
【００３０】
また、付加的及び／または代替となる観点において、導電性材料１８をｐ型のドープされた珪素から構成することも可能である。田中ら（Ｍ．田中ら、「テトラクロロシラン窒化珪素フィルム処理によるホウ素無透過高性能双ゲートＤＲＡＭの実現」、２００１年ＶＬＳＩ技術論文技術要覧に関するシンポジウム、１２３〜１２４頁）に従って、ＰＭＯＳＦＥＴ構造体中にＳｉＨ基のより少ない窒化珪素含有フィルムを用いることが有利である。本発明の方法論を用いて所謂少ＳｉＨ基窒化珪素含有フィルムを作成することが可能である。
【００３１】
構造体１０中には少なくとも１種のジュウテリウム置換窒化珪素含有材料が組み入れられていることが望ましいが、前記材料層２０、３４及び４０にジュウテリウム置換窒化珪素含有材料以外の組成物を含ませることも可能であり、また前記層２０、３４及び４０以外の層にジュウテリウム置換窒化珪素含有材料が含まれているならばこれら材料層を省略できることが理解されるべきである。例えば、側壁スペーサ３４及び／またはキャップ２０にジュウテリウム置換窒化珪素含有材料が含まれているならば、本発明の種々態様においてバリヤ層４０を省略することが可能である。
【００３２】
トランジスタ装置３９は種々半導体構造体中へ組み入れ可能である。本発明の例示的態様においては、トランジスタ装置３９をＤＲＡＭ構造中へ組み入れることができる。具体的には、ソース／ドレイン部分３６及び３８の一方を記憶装置と電気的に接続し、及び前記ソース／ドレイン部分の他方をビット線へ電気的に接続することができる。図５に図示された構造体においては、ソース／ドレイン部分３６は記憶装置５０へ接続され、またソース／ドレイン部分３８はビット線５２へ接続されている。この記憶装置５０は、例えばコンデンサによって構成することができる。前記ソース／ドレイン部分３６及び３８への電気的接続は、例えば導電性の相互連絡（図示せず）を前記層４０を介してソース／ドレイン部分３６及び３８まで延ばす等の適当な方法を用いて遂行可能である。
【００３３】
本発明の方法論を用いることによって達成されるトランジスタ装置の特性における改良点として、例えばホットエレクトロン耐久性、珪素誘電インタフェース劣化の減少、及びＤＲＡＭ再生の向上等を挙げることができる。
【００３４】
本発明の方法論に従って作製された構造体（上記ワード線及びＤＲＡＭセル等）は例えばコンピュータシステム及び他の電子システム等の種々組立装置に利用可能である。
【００３５】
図６は本発明の一観点に従ったコンピュータシステム４００の一実施態様全体を限定的ではなく一例として示した図である。このコンピュータシステム４００にはモニター４０１あるいは他の通信出力装置、キーボード４０２あるいは他の通信入力装置、及びマザーボード４０４が備えられている。マザーボード４０４にはマイクロプロセッサ４０６あるいは他のデータ処理ユニットと少なくとも１個のメモリ装置４０８が備えられている。メモリ装置４０８は、例えばワード線及びＤＲＡＭセルの１または２以上を含めた前述した本発明の種々態様から構成可能である。メモリ装置４０８はメモリセルの配列から構成することができ、及びこの配列を該配列中の個々のメモリセルへアクセスするためのアドレス指定回路構成と連結することができる。さらに、このメモリセル配列をメモリセルからデータを読み取る読取り回路へ連結することができる。前記アドレス指定及び読取り回路はメモリ装置４０８とプロセッサ４０６間の情報伝達に利用可能である。かかる回路は図７に示したマザーボード４０４のブロック図中に図示されている。このブロック図では、アドレス指定回路は符号４１０で示され、また読み取り回路は符号４１２で示されている。
【００３６】
本発明の特定の態様においては、メモリ装置４０８としてメモリモジュールを用いることが可能である。例えば、本発明による教示の実施においてシングルインラインメモリモジュール（ＳＩＭＭ）及びデュアルインラインメモリモジュール（ＤＩＭＭ）を用いることができる。このようなメモリ装置を多様にデザインされたシステムへ組み入れることにより、メモリ装置のメモリセルからの読み取り及び同セルへの書込みを行うことが可能である。かかる方法の一例としてページモード操作がある。ＤＲＡＭ中におけるページモード操作はメモリセル配列の列へアクセスし及び同配列の行へランダムにアクセスする方法によって限定される。前記列及び行の共通部分に記憶されたデータは該列へのアクセスが行われている間に読み取り及び出力することが可能である。
【００３７】
別の装置として、アドレス指定された行が閉じられた後のメモリ配列アドレスに記憶されたデータの出力としての利用を可能とする拡大データ出力（ＥＤＯ）メモリがある。このメモリは、メモリ出力データのメモリバス上における入手可能時間を減じることなくより短いアクセス信号を可能とすることによって通信速度をある程度速めることができる。その他の別タイプの装置としては、ＳＤＲＡＭ、ＤＤＲ、ＳＤＲＡＭ、ＳＬＤＲＡＭ、ＶＲＡＭ及びダイレクトＲＤＲＡＭがあり、さらにＳＲＡＭあるいはフラッシュメモリ等の他の装置も該当する。
【００３８】
図８は本発明に従った例示的電子システム７００の一例についての種々実施態様のハイレベル構成の略ブロック図である。前記システム７００は、例えばコンピュータシステム、プロセス制御システム、あるいはプロセッサ及び付随メモリを用いる他のシステムであってもよい。電子装置７００には、プロセッサあるいは算術論理演算器（ＡＬＵ）７０２、制御装置７０４、メモリ装置ユニット７０６及び入力／出力（Ｉ／Ｏ）装置７０８が含まれている。一般的に、電子装置７００には、プロセッサ７０２と、プロセッサ７０２、メモリ装置ユニット７０６及びＩ／Ｏ装置７０８間の相互作用によってデータに対して為される操作を特定する生得的な一連の命令が備えられている。前記制御装置ユニット７０４は、メモリ装置７０６から取り出され及び実行される命令を生じさせる一連の操作を継続して循環させることにより、プロセッサ７０２、メモリ装置７０６及びＩ／Ｏ装置７０８のすべての操作を整合させる。種々実施態様において、メモリ装置７０６には、以下に限定されないが、ランダムアクセスメモリ（ＲＡＭ）装置、読出し専用メモリ（ＲＯＭ）装置、及びフロッピィーディスクドライブ及びコンパクトディスクＣＤ−ＲＯＭドライブ等の周辺装置が含まれる。本願における開示を読みかつ理解することにより、本発明の種々観点に従って、図示されたいずれの電子構成部分もＤＲＡＭセル及びワード線を含むように作製可能であることが当業者によって理解されよう。
【００３９】
図８は例示的電子システム８００の種々実施態様のハイレベル構造の略ブロック図である。このシステム８００には、メモリセル８０４の配列をもつメモリ装置８０２、アドレスデコーダ８０６、列アクセス回路８０８、行アクセス回路８１０、操作制御のための読取り／書出し制御回路８１２、及び入力／出力回路８１４が含まれる。メモリ装置８０２にはさらに、電力回路８１６と、メモリセルが低閾値伝導状態にあるか、あるいは高閾値非伝導状態にあるかを測定する電流センサ等のセンサ８２０が含まれる。図示された電力回路８１６には、電力供給回路８８０、基準電圧を与えるための回路構成８８２、第一ワード線へパルスを与えるための回路構成８８４、第二ワード線へパルスを与えるための回路構成８８６、及びビット線へパルスを与えるための回路構成８８８が含まれている。システム８００にはさらに、プロセッサ８２２あるいはメモリアクセスのためのメモリ制御装置が含まれる。
【００４０】
メモリ装置８０２は配線あるいは金属被覆ラインを通してプロセッサ８２２から制御信号８２４を受け取る。メモリ装置８０２を用いてＩ／Ｏラインを介してアクセスされるデータが保存される。付加的回路構成及び制御信号を与えられること、及びメモリ装置８０２は本発明へ焦点をあわせるために簡略されていることは当業者によって認識されるところである。プロセッサ８２２またはメモリ装置８０２の少なくとも一方には本願開示において前述したタイプのＤＲＡＭセルを含ませることが可能である。
【００４１】
本願開示において図示された種々システムは、本発明による回路構成及び構造への種々適用についての全体的理解を与えることを意図しており、本発明の観点に従ったメモリセルを用いる電子システムのすべての構成要素及び特徴について完全に説明することを意図したものではない。プロセッサとメモリ装置間の通信時間を短縮するために、種々電子システムを単一のパッケージ化された処理装置として、さらには単一の半導体チップ上へ作製可能であることは当業者の理解するところである。
【００４２】
メモリセル及びワード線への適用は、メモリモジュール、装置ドライバ、電力モジュール、通信モデム、プロセッサモジュール、及びアプリケーション特定モジュール中に用いられる電子システムにおいても適用可能であり、また多層マルチチップモジュールにおいても適用可能である。かかる回路構成はさらに、時計、テレビ、携帯電話、パーソナルコンピュータ、自動車、工業用制御システム、航空機、その他等の種々電子システムの下位構成部分としても適用可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の予備的処理段階にある半導体ウェハー片の略断面図である。
【図２】図１に示した処理段階に後続する段階にある図１のウェハー片を示した図である。
【図３】図２に示した処理段階に後続する段階にある図１のウェハー片を示した図である。
【図４】図３に示した処理段階に後続する段階にある図１のウェハー片を示した図である。
【図５】図４に示した処理段階に後続する段階にある図１のウェハー片を示した図である。
【図６】本発明の例示的適用を説明するためのコンピュータの概略図である。
【図７】図６に示したコンピュータのマザーボードの特定の特徴を示すブロック図である。
【図８】本発明の例示的観点に従った電子システムのハイレベルブロック図である。
【図９】本発明の一観点に従った例示的電子システムの略ブロック図である。
【特許請求の範囲】
【請求項１】
電気絶縁性パッド（１４）、前記パッド上の少なくとも１種の導電性材料（１８）及び前記少なくとも１種の導電性材料上の電気絶縁性キャップ（２０）から成り、かつ少なくとも１または２以上の導電性材料及びキャップに沿って延びる一対の対向する側壁（２４及び２６）を備えるゲート積重ね体（２２）を半導体基板上へ形成し、
前記側壁に沿って電気絶縁性材料層（３２）を形成し、
前記電気絶縁性材料層を異方性エッチングして前記側壁に沿って側壁スペーサ（３４）を形成し、
前記ゲート積重ね体のすぐ近くの基板中へドーパントを差し込んで前記ゲート積重ね体を通して互いにゲート制御的に接続される一対のソース／ドレイン拡散部分（３６及び３８）を形成し、及び
少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物からジュウテリウム置換オキシ窒化珪素含有材料であるジュウテリウム置換窒化珪素含有材料（４０）を前記ゲート積重ね体及び前記側壁スペーサ上へ蒸着する各工程から構成されるトランジスタ装置作製方法。
【請求項２】
前記側壁に沿って形成されかつ前記側壁スペーサを形成するために用いられた電気絶縁性材料が、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から蒸着されたジュウテリウム置換窒化珪素含有材料であることを特徴とする請求項１項記載の方法。
【請求項３】
前記電気絶縁性キャップが、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から蒸着されたジュウテリウム置換窒化珪素含有材料であることを特徴とする請求項１項記載の方法。
【請求項４】
前記側壁に沿って形成されかつ前記側壁スペーサを形成するために用いられた電気絶縁性材料が、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から蒸着された蒸着置換窒化珪素含有材料であることを特徴とする請求項３項記載の方法。
【請求項５】
前記蒸着が、約５トル以下の圧力において実施される化学蒸着であることを特徴とする請求項１項記載の方法。
【請求項６】
前記少なくとも１種のジュウテリウム置換窒素化合物がＮＨ２Ｄ、ＮＨＤ２、ＮＤ３及びこれらの混合物から選択されることを特徴とする請求項１項記載の方法。
【請求項７】
前記１または２以上のハロゲン化珪素化合物が珪素及び塩素から成ることを特徴とする請求項１項記載の方法。
【請求項８】
前記１または２以上のハロゲン化珪素化合物がＳｉＣｌ４、Ｓｉ２Ｃｌ６及びこれらの混合物から選択されることを特徴とする請求項７項記載の方法。
【請求項９】
前記少なくとも１種のジュウテリウム置換窒素化合物がＮＨ２Ｄ、ＮＨＤ２、ＮＤ３及びこれらの混合物から選択されることを特徴とする請求項８項記載の方法。
【請求項１０】
前記ジュウテリウム置換窒化珪素含有材料が窒化珪素からほぼ成ることを特徴とする請求項１項記載の方法。
【請求項１１】
前記ジュウテリウム置換窒化珪素含有材料が窒化珪素から成ることを特徴とする請求項１項記載の方法。
【請求項１２】
パッシベーションアニールが前記ジュウテリウム置換窒化珪素含有材料の作製後に実施され、前記パッシベーションアニールに基板を約３５０℃〜約４５０℃の温度範囲内において約５分〜約２時間加熱する処理が含まれることを特徴とする請求項１項記載の方法。
【請求項１３】
トランジスタ装置をＤＲＡＭセル中へ組み入れる工程がさらに含まれることを特徴とする請求項１項記載の方法。
【請求項１４】
電子システム中へＤＲＡＭセルを組み入れる工程がさらに含まれることを特徴とする請求項１３項記載の方法。
【請求項１】
電気絶縁性パッド（１４）、前記パッド上の少なくとも１種の導電性材料（１８）及び前記少なくとも１種の導電性材料上の電気絶縁性キャップ（２０）から成り、かつ少なくとも１または２以上の導電性材料及びキャップに沿って延びる一対の対向する側壁（２４及び２６）を備えるゲート積重ね体（２２）を半導体基板上へ形成し、
前記側壁に沿って電気絶縁性材料層（３２）を形成し、
前記電気絶縁性材料層を異方性エッチングして前記側壁に沿って側壁スペーサ（３４）を形成し、
前記ゲート積重ね体のすぐ近くの基板中へドーパントを差し込んで前記ゲート積重ね体を通して互いにゲート制御的に接続される一対のソース／ドレイン拡散部分（３６及び３８）を形成し、及び
少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物からジュウテリウム置換オキシ窒化珪素含有材料であるジュウテリウム置換窒化珪素含有材料（４０）を前記ゲート積重ね体及び前記側壁スペーサ上へ蒸着する各工程から構成されるトランジスタ装置作製方法。
【請求項２】
前記側壁に沿って形成されかつ前記側壁スペーサを形成するために用いられた電気絶縁性材料が、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から蒸着されたジュウテリウム置換窒化珪素含有材料であることを特徴とする請求項１項記載の方法。
【請求項３】
前記電気絶縁性キャップが、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から蒸着されたジュウテリウム置換窒化珪素含有材料であることを特徴とする請求項１項記載の方法。
【請求項４】
前記側壁に沿って形成されかつ前記側壁スペーサを形成するために用いられた電気絶縁性材料が、少なくとも１種のジュウテリウム置換窒素化合物及び水素同位体を含まない１または２以上のハロゲン化珪素化合物から蒸着された蒸着置換窒化珪素含有材料であることを特徴とする請求項３項記載の方法。
【請求項５】
前記蒸着が、約５トル以下の圧力において実施される化学蒸着であることを特徴とする請求項１項記載の方法。
【請求項６】
前記少なくとも１種のジュウテリウム置換窒素化合物がＮＨ２Ｄ、ＮＨＤ２、ＮＤ３及びこれらの混合物から選択されることを特徴とする請求項１項記載の方法。
【請求項７】
前記１または２以上のハロゲン化珪素化合物が珪素及び塩素から成ることを特徴とする請求項１項記載の方法。
【請求項８】
前記１または２以上のハロゲン化珪素化合物がＳｉＣｌ４、Ｓｉ２Ｃｌ６及びこれらの混合物から選択されることを特徴とする請求項７項記載の方法。
【請求項９】
前記少なくとも１種のジュウテリウム置換窒素化合物がＮＨ２Ｄ、ＮＨＤ２、ＮＤ３及びこれらの混合物から選択されることを特徴とする請求項８項記載の方法。
【請求項１０】
前記ジュウテリウム置換窒化珪素含有材料が窒化珪素からほぼ成ることを特徴とする請求項１項記載の方法。
【請求項１１】
前記ジュウテリウム置換窒化珪素含有材料が窒化珪素から成ることを特徴とする請求項１項記載の方法。
【請求項１２】
パッシベーションアニールが前記ジュウテリウム置換窒化珪素含有材料の作製後に実施され、前記パッシベーションアニールに基板を約３５０℃〜約４５０℃の温度範囲内において約５分〜約２時間加熱する処理が含まれることを特徴とする請求項１項記載の方法。
【請求項１３】
トランジスタ装置をＤＲＡＭセル中へ組み入れる工程がさらに含まれることを特徴とする請求項１項記載の方法。
【請求項１４】
電子システム中へＤＲＡＭセルを組み入れる工程がさらに含まれることを特徴とする請求項１３項記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公表番号】特表２００７−５２５０１３（Ｐ２００７−５２５０１３Ａ）
【公表日】平成１９年８月３０日（２００７．８．３０）
【国際特許分類】
【出願番号】特願２００６−５１７８１８（Ｐ２００６−５１７８１８）
【出願日】平成１６年６月３０日（２００４．６．３０）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０２１１５７
【国際公開番号】ＷＯ２００５／００８７６３
【国際公開日】平成１７年１月２７日（２００５．１．２７）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
【公表日】平成１９年８月３０日（２００７．８．３０）
【国際特許分類】
【出願日】平成１６年６月３０日（２００４．６．３０）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０２１１５７
【国際公開番号】ＷＯ２００５／００８７６３
【国際公開日】平成１７年１月２７日（２００５．１．２７）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
[ Back to top ]