スイッチトキャパシター積分回路、フィルター回路、多出力フィルター回路、物理量測定装置、及び電子機器
【課題】低周波数帯域の雑音の影響をより一層小さくすることができるスイッチトキャパシター積分回路等を提供する。
【解決手段】スイッチトキャパシター積分回路１０は、第１の容量と第２の容量とを有する電圧電荷変換回路２０と、第１の容量に充電された電荷を積分する電荷積分回路３０とを含む。電圧電荷変換回路２０は、第１の期間において、第１の容量に充電された電荷を転送すると共に入力信号に対応した電荷を第２の容量に充電し、第２の期間において、第２の容量に充電された電荷の一部を第１の容量に充電すると共に入力信号に対応した電荷を第１の容量に充電する。電荷積分回路３０は、第３の期間において、演算増幅器の入力に接続されるオフセットキャンセル容量の他端と第１の容量の一端とを接続し、第４の期間において、オフセットキャンセル容量の他端と接地電位とを接続する。
【解決手段】スイッチトキャパシター積分回路１０は、第１の容量と第２の容量とを有する電圧電荷変換回路２０と、第１の容量に充電された電荷を積分する電荷積分回路３０とを含む。電圧電荷変換回路２０は、第１の期間において、第１の容量に充電された電荷を転送すると共に入力信号に対応した電荷を第２の容量に充電し、第２の期間において、第２の容量に充電された電荷の一部を第１の容量に充電すると共に入力信号に対応した電荷を第１の容量に充電する。電荷積分回路３０は、第３の期間において、演算増幅器の入力に接続されるオフセットキャンセル容量の他端と第１の容量の一端とを接続し、第４の期間において、オフセットキャンセル容量の他端と接地電位とを接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチトキャパシター積分回路、フィルター回路、多出力フィルター回路
、物理量測定装置、及び電子機器等に関する。
【背景技術】
【０００２】
従来より、角速度等の物理量を測定するセンサー回路（広義には、物理量測定装置）は
、カメラ機器の手振れ補正、ナビゲーションやデッドレコニング等の位置情報検出、及び
モーションアナライザー等の身体運動の検出等に用いられる。このようなセンサー回路に
は、例えば極めて低いカットオフ周波数を有するフィルター回路が内蔵される。例えば特
許文献１〜特許文献３には、スイッチトキャパシター（Switched Capacitor：以下、ＳＣ
）回路により構成され、極めて低いカットオフ周波数を有するフィルター回路が開示され
ている。特許文献１〜特許文献３に開示されたフィルター回路によれば、演算増幅器の入
力容量と積分容量の比を大きくすることなく、極めて低いカットオフ周波数のフィルター
回路を高精度に実現することができる。
【０００３】
ところで、この種のセンサー回路の用途が広まり、センサー回路には、速い動きや遅い
動きにも対応することが求められている。そのため、センサー回路には、ゲイン及び検出
範囲が異なる複数の検出信号を出力することが望まれる。そこで、特許文献１〜特許文献
３に開示されたフィルター回路を複数用いて、多出力が可能な構成とすることが考えられ
る。ところが、特許文献１〜特許文献３に開示されたフィルター回路を複数用いた場合、
集積化に伴う面積や消費電流の増大、各フィルター回路を構成する演算増幅器のオフセッ
トのずれという問題を招く。
【０００４】
また、この種のセンサー回路には、更なる高精度化及び高安定化の観点から、特に低周
波数帯域における雑音低減が求められている。例えば非特許文献１及び非特許文献２には
、雑音を低減することができるＳＣ回路が開示されている。非特許文献１には、いわゆる
相関ダブル・サンプリング（Correlated Double-Sampling：以下、ＣＤＳ）積分器が開示
されている。非特許文献２には、いわゆるCapacitive-Reset Gain回路が開示されている
。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２００６１８号公報
【特許文献２】特開２０１０−１７７７３４号公報
【特許文献３】特開２０１０−１７７７９１号公報
【非特許文献】
【０００６】
【非特許文献１】K.NAGARAJ, T.R.VISWANATHAN,K.SINGHAL, and J.VLACH, "Switched-Capacitor Circuits with ReducedSensitivity to Amplifier Gain", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS,VOL.CAS-34, No.5, pp.571-574, May, 1987
【非特許文献２】H.MATSUMOTO, and W.WATANABE, "SPIKE-FREESWITCHED-CAPACITOR CIRCUITS", ELECTRONICS LETTERS, Vol.23, No.8,pp.428-429, 9th April, 1987
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１〜特許文献３に開示されたフィルター回路に、非特許文献１
及び非特許文献２に開示されたＳＣ回路を単純に適用したとしても、低周波数帯域の雑音
の影響を十分に小さくすることができないという問題がある。
【０００８】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態
様によれば、低周波数帯域の雑音の影響をより一層小さくすることができるスイッチトキ
ャパシター積分回路、フィルター回路、多出力フィルター回路、物理量測定装置、及び電
子機器等を提供することができる。
【課題を解決するための手段】
【０００９】
（１）本発明の第１の態様は、スイッチトキャパシター積分回路が、第１の容量と第２
の容量とを有する電圧電荷変換回路と、前記第１の容量に充電された電荷を積分する電荷
積分回路とを含み、前記電圧電荷変換回路は、第１の期間において、前記第１の容量に充
電された電荷を転送すると共に、入力信号に対応した電荷を前記第２の容量に充電し、第
２の期間において、前記第２の容量に充電された電荷の一部を前記第１の容量に充電する
と共に、前記入力信号に対応した電荷を前記第１の容量に充電し、前記電荷積分回路は、
演算増幅器と、一端が前記演算増幅器の第１の入力端子に接続されるオフセットキャンセ
ル容量と、第３の期間において前記オフセットキャンセル容量の他端と前記第１の容量の
一端とを電気的に接続する第１のスイッチと、第４の期間において前記オフセットキャン
セル容量の他端を接地電位に接続する第２のスイッチとを含む。
【００１０】
本態様においては、演算増幅器の第１の入力端子にオフセットキャンセル容量を接続し
、第１のスイッチ及び第２のスイッチにより、オフセットキャンセル容量の他端を第１の
容量の一端に接続したり接地電位と電気的に接続したりするようにしている。即ち、電圧
電荷変換回路からの電荷の非転送期間において電気的に遮断し、オフセットキャンセル容
量の他端を接地電位に接続するように構成される。これにより、オフセットキャンセル容
量の他端を、電荷の非転送期間においても積分動作に寄与させることができ、該非転送期
間においてオフセットキャンセル容量に、目的とする電荷を充電させることができるよう
になる。この結果、低周波成分の雑音を確実にキャンセルする構成を実現でき、低周波数
帯域の雑音の影響をより一層小さくすることができるスイッチトキャパシター積分回路を
提供することができるようになる。
【００１１】
（２）本発明の第２の態様に係るスイッチトキャパシター積分回路では、第１の態様に
おいて、前記電荷積分回路は、一端が前記演算増幅器の出力端子に接続される積分容量と
、前記第３の期間において前記積分容量の他端と前記第１の入力端子とを電気的に接続す
る第３のスイッチと、前記第４の期間において前記積分容量の他端と前記オフセットキャ
ンセル容量の他端とを電気的に接続する第４のスイッチとを含む。
【００１２】
本態様によれば、第３にスイッチ及び第４のスイッチを追加することにより、演算増幅
器及び積分容量を用いた積分動作において、低周波数帯域の雑音の影響をより一層小さく
することができるようになる。
【００１３】
（３）本発明の第３の態様に係るスイッチトキャパシター積分回路では、第１の態様又
は第２の態様において、前記第１の期間及び前記第３の期間は、第１のクロックに基づい
て規定される期間であり、前記第２の期間及び前記第４の期間は、前記第１のクロックと
逆相の第２のクロックに基づいて規定される期間である。
【００１４】
本態様によれば、２相クロックのいずれかによりオンオフ制御されるスイッチを用いた
スイッチトキャパシター積分回路を提供することができる。これにより、非常に簡素な制
御及び構成により、低周波数帯域の雑音の影響をより一層小さくすることができるスイッ
チトキャパシター積分回路を提供することができるようになる。
【００１５】
（４）本発明の第４の態様に係るスイッチトキャパシター積分回路は、第３の態様にお
いて、前記第１の期間において、前記スイッチトキャパシター積分回路の出力として前記
電荷積分回路の出力信号を出力する第５のスイッチを含む。
【００１６】
本態様によれば、第２の期間における電荷積分回路の出力信号の伝搬を抑えることがで
きるので、低周波数帯域の雑音の影響を更に小さくすることができるスイッチトキャパシ
ター積分回路を提供することができるようになる。
【００１７】
（５）本発明の第５の態様は、フィルター回路が、第１のスイッチトキャパシター積分
回路と、前記第１のスイッチトキャパシター積分回路の前段側又は後段側に接続される第
２のスイッチトキャパシター積分回路と、前記第１のスイッチトキャパシター積分回路及
び前記第２のスイッチトキャパシター積分回路のうち後段側のスイッチトキャパシター積
分回路から前段側のスイッチトキャパシター積分回路の帰還経路に挿入される第１の帰還
容量と、前記第２の期間において初期化され、前記第１の期間において前記第１の帰還容
量と並列に設けられる第２の帰還容量とを含み、前記第１のスイッチキャパシター積分回
路及び前記第２のスイッチトキャパシター積分回路の少なくとも一方は、第３の態様に係
るスイッチトキャパシター積分回路である。
【００１８】
本態様によれば、低周波成分の雑音を確実にキャンセルする構成を有するスイッチトキ
ャパシター積分回路を用いて低域通過型フィルターの機能を実現することができる。これ
により、低周波数帯域の雑音の影響をより一層小さくすることができるフィルター回路を
提供することができるようになる。
【００１９】
（６）本発明の第６の態様に係るフィルター回路は、第５の態様において、前記第１の
帰還容量を介した帰還経路に挿入され、前記第１の期間において導通し、前記第２の期間
において遮断される第５のスイッチとを含む。
【００２０】
本態様においては、第１の期間において、後段側のスイッチトキャパシター積分回路の
出力信号を、第１の帰還容量を介して前段側に帰還させることができる。これにより、低
周波数帯域の雑音の影響を更に小さくすることができるフィルター回路を提供することが
できるようになる。
【００２１】
（７）本発明の第７の態様に係るフィルター回路は、第１の態様乃至第４の態様のいず
れか記載のスイッチトキャパシター積分回路を含む。
【００２２】
本態様によれば、低周波数帯域の雑音の影響をより一層小さくすることができるフィル
ター回路を提供することができるようになる。
【００２３】
（８）本発明の第８の態様は、フィルター回路が、第１のスイッチトキャパシター積分
回路と、相関ダブル・サンプリング積分器を有し、前記第１のスイッチトキャパシター積
分回路の後段側に配置され、第１の期間で電荷を積分するスイッチトキャパシター積分回
路と、前記スイッチトキャパシター積分回路の出力と前記第１のスイッチトキャパシター
積分回路の所与のノードとの間に挿入される帰還容量と、前記第１の期間において、前記
スイッチトキャパシター積分回路の出力と前記帰還容量の一端とを電気的に接続するスイ
ッチとを含む。
【００２４】
本態様においては、相関ダブル・サンプリング積分器により低周波成分の雑音をキャン
セルする構成を有するスイッチトキャパシター積分回路を用いて低域通過型フィルターの
機能を実現することができる。また、スイッチにより、雑音成分が小さい出力信号のみを
帰還させることができるので、低周波数帯域の雑音の影響を更に小さくすることができる
ようになる。これにより、低周波数帯域の雑音の影響をより一層小さくすることができる
フィルター回路を提供することができるようになる。
【００２５】
（９）本発明の第９の態様は、フィルター回路が、第１のスイッチトキャパシター積分
回路と、相関ダブル・サンプリング積分器を有し、前記第１のスイッチトキャパシター積
分回路の後段側に配置され、第１の期間で電荷を積分するスイッチトキャパシター積分回
路と、前記スイッチトキャパシター積分回路の出力と前記第１のスイッチトキャパシター
積分回路の所与のノードとの間に挿入される帰還容量と、前記第１の期間において、前記
ノードと前記帰還容量の一端とを電気的に接続するスイッチとを含む。
【００２６】
本態様においては、相関ダブル・サンプリング積分器により低周波成分の雑音をキャン
セルする構成を有するスイッチトキャパシター積分回路を用いて低域通過型フィルターの
機能を実現することができる。また、スイッチにより、雑音成分が小さい出力信号のみを
帰還させることができるので、低周波数帯域の雑音の影響を更に小さくすることができる
ようになる。これにより、低周波数帯域の雑音の影響をより一層小さくすることができる
フィルター回路を提供することができるようになる。
【００２７】
（１０）本発明の第１０の態様に係るフィルター回路は、第５の態様乃至第９の態様の
いずれか記載のフィルター回路を含む高次のフィルター回路である。
【００２８】
本態様によれば、低周波数帯域の雑音の影響をより一層小さくすることができる高次の
フィルター回路を提供することができるようになる。
【００２９】
（１１）本発明の第１１の態様は、多出力フィルター回路が、第５の態様乃至第１０の
態様のいずれか記載のフィルター回路と、前記フィルター回路の出力に接続され、前記フ
ィルター回路の出力を減衰させる減衰回路とを含む。
【００３０】
本態様によれば、フィルター回路により、低周波数帯域の雑音の影響をより一層小さく
、且つゲインが異なる複数の出力が可能な多出力フィルター回路を提供することができる
ようになる。
【００３１】
（１２）本発明の第１２の態様に係る多出力フィルター回路は、第１１の態様において
、前記減衰回路は、演算増幅器と、一端が前記演算増幅器の反転入力端子に電気的に接続
される第１の入力容量と、一端が前記演算増幅器の反転入力端子に電気的に接続される第
１の積分容量と、一端が前記演算増幅器の出力端子に電気的に接続される第２の積分容量
とを含み、前記第１の入力容量は、前記第１の期間において他端が前記フィルター回路の
出力に電気的に接続され、前記第２の期間において他端が接地電位と電気的に接続され、
前記第１の積分容量は、前記第１の期間において他端が接地電位と電気的に接続され、前
記第２の期間において前記演算増幅器の出力端子に電気的に接続され、前記第２の積分容
量は、前記第１の期間において他端が前記反転入力端子に電気的に接続され、前記第２の
期間において他端が接地電位と電気的に接続される。
【００３２】
本態様によれば、減衰回路において、演算増幅器からの雑音伝達を抑え、特に低周波数
帯域において雑音の影響をより一層小さくする出力が可能な多出力フィルター回路を提供
することができるようになる。
【００３３】
（１３）本発明の第１３の態様は、物理量測定装置が、振動子と、前記振動子と発振ル
ープを形成し、該振動子に駆動振動を励振する駆動回路と、第１１の態様又は第１２の態
様に係る多出力フィルター回路を有し、前記振動子に励振される駆動振動及び測定すべき
物理量に応じて第１の検出信号及び第２の検出信号を出力する検出回路とを含み、前記検
出回路は、前記ファイルター回路の出力を前記第１の検出信号として出力し、前記減衰回
路の出力を前記第２の検出信号として出力する。
【００３４】
本態様によれば、低周波数帯域の雑音の影響をより一層小さくしながら、ゲイン及び検
出範囲が異なる複数の検出信号を出力する物理量測定装置を提供することができるように
なる。
【００３５】
（１４）本発明の第１４の態様は、電子機器が、第１の態様乃至第４の態様のいずれか
のスイッチトキャパシター積分回路を含む。
【００３６】
本態様によれば、低周波数帯域の雑音の影響をより一層小さくするスイッチトキャパシ
ター積分回路が適用された電子機器を提供することができるようになる。
【００３７】
（１５）本発明の第１５の態様は、電子機器が、第１３の態様に係る物理量測定装置を
含む。
【００３８】
本態様によれば、低周波数帯域の雑音の影響をより一層小さくしながら、ゲイン及び検
出範囲が異なる複数の検出信号の出力に基づいたセンシングが可能な電子機器を提供する
ことができるようになる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態に係るＳＣ積分回路の構成例の回路図。
【図２】図２（Ａ）は、第１の期間における図１のＳＣ積分回路の動作説明図。図２（Ｂ）は、第２の期間における図１のＳＣ積分回路の動作説明図。
【図３】本実施形態の比較例におけるＳＣ積分回路の構成例の回路図。
【図４】図１のＳＣ積分回路１０と図３のＳＣ積分回路のＮＴＦの計算結果及びシミュレーション結果の一例を示す図。
【図５】本実施形態のＳＣ積分回路を適用した２次のＬＰＦの構成例の回路図。
【図６】本実施形態の比較例における２次のＬＰＦの構成例の回路図。
【図７】図７（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性のシミュレーション結果の一例を示す図。図７（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性のシミュレーション結果の一例を示す図。
【図８】本実施形態における多出力フィルター回路の構成例の回路図。
【図９】図８の減衰回路の構成例の回路図。
【図１０】図１０（Ａ）は、第１の期間における減衰回路の動作説明図。図１０（Ｂ）は、第２の期間における減衰回路の動作説明図。
【図１１】図１１（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性のシミュレーション結果の一例を示す図。図１１（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性のシミュレーション結果の一例を示す図。図１１（Ｃ）は、演算増幅器ＡＭＰ３からの雑音伝達特性のシミュレーション結果の一例を示す図。
【図１２】本実施形態の第１の変形例における２次のＬＰＦの構成例の回路図。
【図１３】本実施形態の第２の変形例における２次のＬＰＦの構成例の回路図。
【図１４】図１４（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性の一例を示す図。図１４（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性の一例を示す図。
【図１５】本実施形態の第３の変形例における２次のＬＰＦの構成例の回路図。
【図１６】本実施形態の第４の変形例における２次のＬＰＦの構成例の回路図。
【図１７】図１７（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性の一例を示す図。図１４（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性の一例を示す図。
【図１８】本実施形態の第５の変形例における２次のＬＰＦの構成例の回路図。
【図１９】図１９（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性の一例を示す図。図１９（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性の一例を示す図。
【図２０】本実施形態の第６の変形例における２次のＬＰＦの構成例の回路図。
【図２１】図２１（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性の一例を示す図。図２１（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性の一例を示す図。
【図２２】本実施形態又はその変形例におけるＬＰＦが適用された多出力フィルター回路を有するセンサー回路の構成例を示す図。
【図２３】本実施形態における電子機器のハードウェア構成例のブロック図。
【発明を実施するための形態】
【００４０】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明す
る実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではな
い。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件
であるとは限らない。
【００４１】
〔ＳＣ積分回路〕
図１に、本発明の一実施形態に係るＳＣ積分回路の構成例の回路図を示す。
本実施形態におけるＳＣ積分回路１０は、電圧電荷変換回路２０と、電荷積分回路３０
とを備えている。また、ＳＣ積分回路１０は、出力スイッチＳＷｚを備えることができる
。電圧電荷変換回路２０には、入力信号としての入力電圧Ｖｉｎが入力され、入力電圧Ｖ
ｉｎに対応した電荷に変換する。電荷積分回路３０は、電圧電荷変換回路２０によって変
換された電荷を積分する。出力スイッチＳＷｚは、オンに制御されたとき電荷積分回路３
０の出力信号をＳＣ積分回路１０の出力である出力電圧Ｖｏｕｔとして出力する。出力ス
イッチＳＷｚは、オフに制御されたとき電荷積分回路３０の出力とＳＣ積分回路１０の出
力とを電気的に遮断する。
【００４２】
電圧電荷変換回路２０は、第１の入力容量Ｃ１（第１の容量）と、第２の入力容量Ｃ２
（第２の容量）とを備えている。電圧電荷変換回路２０は、第１の期間Ｔ１において、第
１の入力容量Ｃ１に充電された電荷を電荷積分回路３０に転送すると共に、入力電圧Ｖｉ
ｎに対応した電荷を第２の入力容量Ｃ２に充電する。また電圧電荷変換回路２０は、第２
の期間Ｔ２において、第２の入力容量Ｃ２に充電された電荷の一部を第１の入力容量Ｃ１
に充電すると共に、入力電圧Ｖｉｎに対応した電荷を第１の入力容量Ｃ１に充電する。こ
こで、第２の期間Ｔ２は、第１の期間Ｔ１に続く期間である。
【００４３】
電荷積分回路３０は、演算増幅器ＡＭＰと、一端が演算増幅器ＡＭＰの反転入力端子（
第１の入力端子）に接続されるオフセットキャンセル容量Ｃｏｆｆと、第１のスイッチＳ
Ｗ１と、第２のスイッチＳＷ２とを備えている。電荷積分回路３０は、第３の期間Ｔ３に
おいて、第１のスイッチＳＷ１が、オフセットキャンセル容量Ｃｏｆｆの他端（ノードＮ
Ｄ）と第１の入力容量Ｃ１の一端とを電気的に接続する。また、第４の期間Ｔ４において
、第２のスイッチＳＷ２が、オフセットキャンセル容量Ｃｏｆｆの他端を接地電位と電気
的に接続する。ここで、第３の期間Ｔ３は、第２の期間Ｔ２に続く期間であり、第４の期
間Ｔ４は、第３の期間Ｔ３に続く期間である。
【００４４】
出力スイッチＳＷｚ（第５のスイッチ）は、演算増幅器ＡＭＰの出力端子とＳＣ積分回
路１０の出力端子との間に挿入される。出力スイッチＳＷｚは、第３の期間Ｔ３において
、演算増幅器ＡＭＰの出力端子をＳＣ積分回路１０の出力端子と電気的に接続する。
【００４５】
このような電圧電荷変換回路２０は、第１の入力容量Ｃ１及び第２の入力容量Ｃ２の他
にスイッチＳＷａ〜ＳＷｆを備えることができる。スイッチＳＷａ〜ＳＷｆは、第１の入
力容量Ｃ１及び第２の入力容量Ｃ２の接続を切り替える。スイッチＳＷａ〜ＳＷｆは、そ
れぞれ２相クロックのいずれか一方によりオンオフ制御される。図１の電圧電荷変換回路
２０を構成する各スイッチには、「１」と表記されるスイッチと、「２」と表記されるス
イッチの２種類がある。「１」と表記されるスイッチは、第１のクロックＣＬＫ１がＨレ
ベルのとき（第１の期間）に動作するスイッチ（第１のフェーズスイッチ）である。「２
」と表記されるスイッチは、第１のクロックＣＬＫ１と逆相の第２のクロックＣＬＫ２が
Ｈレベルのとき（第２の期間）に動作するスイッチ（第２のフェーズスイッチ）である。
【００４６】
図１において、スイッチＳＷａは、入力電圧Ｖｉｎが入力される入力端子と第１の入力
容量Ｃ１の他端との間に挿入される。スイッチＳＷｂは、第１の入力容量Ｃ１の他端と接
地電位（接地点）との間に挿入される。スイッチＳＷｃは、入力端子と第２の入力容量Ｃ
２の一端との間に挿入される。スイッチＳＷｄは、第２の入力容量Ｃ２の一端と接地電位
との間に挿入される。スイッチＳＷｅは、第１の入力容量Ｃ１の一端と第２の入力容量Ｃ
２の他端との間に挿入される。スイッチＳＷｆは、第２の入力容量Ｃ２の他端と接地電位
との間に挿入される。
【００４７】
電荷積分回路３０は、演算増幅器ＡＭＰ、オフセットキャンセル容量Ｃｏｆｆ、第１の
スイッチＳＷ１、及び第２のスイッチＳＷ２の他に、積分容量Ｃｓと、第３のスイッチＳ
Ｗ３と、第４のスイッチＳＷ４とを備えることができる。積分容量Ｃｓの一端は、演算増
幅器ＡＭＰの出力端子に接続される。第３のスイッチＳＷ３は、第３の期間Ｔ３において
積分容量Ｃｓの他端とオフセットキャンセル容量Ｃｏｆｆの他端とを電気的に接続する。
第４のスイッチＳＷ４は、第４の期間Ｔ４において積分容量Ｃｓの他端と演算増幅器ＡＭ
Ｐの反転入力端子とを電気的に接続する。
【００４８】
第１のスイッチＳＷ１〜第４のスイッチＳＷ４は、それぞれ２相クロックのいずれか一
方によりオンオフ制御される。図１の電荷積分回路３０を構成する各スイッチには、「３
」と表記されるスイッチと、「４」と表記されるスイッチの２種類がある。「３」と表記
されるスイッチは、第３のクロックＣＬＫ３がＨレベルのとき（第３の期間）に動作する
スイッチ（第３のフェーズスイッチ）である。「４」と表記されるスイッチは、第３のク
ロックＣＬＫ３と逆相の第４のクロックＣＬＫ４がＨレベルのとき（第４の期間）に動作
するスイッチ（第４のフェーズスイッチ）である。なお、第３の期間Ｔ３が第１のクロッ
クＣＬＫ１がＨレベルの期間、第４の期間Ｔ４が第２のクロックＣＬＫ２がＨレベルの期
間とすることで、第１のクロックＣＬＫ１及び第２のクロックＣＬＫ２のみでＳＣ積分動
作を実現することができる。そのため、以下では、Ｔ１＝Ｔ３、Ｔ２＝Ｔ４として説明す
る。
【００４９】
図２（Ａ）、図２（Ｂ）に、図１のＳＣ積分回路１０の動作説明図を示す。図２（Ａ）
は、第１の期間Ｔ１におけるＳＣ積分回路の構成の概要を表す。図２（Ｂ）は、第２の期
間Ｔ２におけるＳＣ積分回路の構成の概要を表す。図２（Ａ）及び図２（Ｂ）において、
図１と同様の部分には同一符号を付し、適宜説明を省略する。
【００５０】
電圧電荷変換回路２０は、図２（Ａ）に示すように、第１の期間Ｔ１では、その時点に
おいて第１の入力容量Ｃ１に充電された電荷を電荷積分回路３０に転送する。このとき、
第２の入力容量Ｃ２には入力電圧Ｖｉｎが印加され、第２の入力容量Ｃ２に入力電圧Ｖｉ
ｎに対応した電荷が充電される。その後、第２の期間Ｔ２では、図２（Ｂ）に示すように
、第１の入力容量Ｃ１及び第２の入力容量Ｃ２が直列に接続され、第２の入力容量Ｃ２に
充電された電荷の一部が第１の入力容量Ｃ１に充電される。このとき、第１の入力容量Ｃ
１にも、入力電圧Ｖｉｎに対応した電荷が第１の入力容量Ｃ１に充電される。その後、再
び、図２（Ａ）に示す構成となり、第１の入力容量Ｃ１に充電された電荷が電荷積分回路
３０に転送される。
【００５１】
このように、電圧電荷変換回路２０は、入力容量に充電された電荷の一部のみを転送し
、残りの電荷を電圧電荷変換回路２０に留める。これにより、電荷積分回路３０に転送さ
れる電荷量を減少させる。その結果、電圧電荷変換回路２０を通過する電荷量が絞られた
ことに相当し、電圧電荷変換回路２０全体で考えると容量を小さく見せることができる。
そのため、極端に小さなサイズのキャパシターを用いることなく余裕のあるサイズの容量
を用いて、見かけ上、より小さな容量を高精度に実現することができる。従って、ＳＣ積
分回路１０によれば、カットオフ周波数を極めて低くするために、第１の入力容量Ｃ１及
び第２の入力容量Ｃ２と演算増幅器ＡＭＰの積分容量Ｃｓの比（素子係数）を大きくする
ことなく、高精度に実現することができる。
【００５２】
また、電荷積分回路３０では、オフセットキャンセル容量Ｃｏｆｆの両端に印加される
電圧Ｖ１が、第２の期間Ｔ２から第１の期間Ｔ１への遷移時において変化しない。即ち、
電荷積分回路３０は、非特許文献１に開示されたＣＤＳ積分回路と同様に、まず第２の期
間Ｔ２において、演算増幅器ＡＭＰのオフセット電圧や雑音に対応した雑音電荷をオフセ
ットキャンセル容量Ｃｏｆｆに充電する。その後、電荷積分回路３０は、第１の期間Ｔ１
において、積分動作時に該雑音電荷に対応した電圧分をキャンセルする。このように、電
荷積分回路３０による積分動作において、演算増幅器ＡＭＰのオフセット電圧の影響を無
くすことができる。
【００５３】
更に、電荷積分回路３０は、第１のスイッチＳＷ１及び第２のスイッチＳＷ２を設け、
電圧電荷変換回路２０からの電荷の非転送期間において電気的に遮断し、オフセットキャ
ンセル容量Ｃｏｆｆの他端（ノードＮＤ）を接地電位に接続するように構成される。これ
により、非特許文献１に開示されたＣＤＳ積分回路では単純に電荷の転送と接地を繰り返
すためのノードＮＤを電荷の非転送期間においても積分動作に寄与させることができるよ
うになる。更に、該非転送期間においてオフセットキャンセル容量Ｃｏｆｆに、目的とす
る電荷を充電させることができるようになる。この結果、低周波成分の雑音を確実にキャ
ンセルする構成を実現することができる。
【００５４】
ここで、本実施形態の比較例を基準に、図１のＳＣ積分回路１０の伝達関数について説
明する。なお、以下では、説明の便宜上、第２の入力容量Ｃ２の容量値が、第１の入力容
量Ｃ１の容量値と等しいものとする。
【００５５】
図３に、本実施形態の比較例におけるＳＣ積分回路の構成例の回路図を示す。図３は、
図１のＳＣ積分回路１０においてオフセットキャンセル容量Ｃｏｆｆ等が省略された構成
を有するＳＣ積分回路の回路図を表す。なお、図３において、図１と同様の部分には同一
符号を付し、適宜説明を省略する。
【００５６】
本比較例におけるＳＣ積分回路１０ａの構成が図１に示すＳＣ積分回路１０の構成と異
なる点は、スイッチＳＷ１〜ＳＷ４、オフセットキャンセル容量Ｃｏｆｆ、及び出力スイ
ッチＳＷｚが省略され、スイッチＳＷｇが追加された点である。このような構成を有する
ＳＣ積分回路１０ａの入力電圧Ｖｉｎの出力への信号伝達関数（Signal Transfer Functi
on：以下、ＳＴＦ）と、演算増幅器ＡＭＰによる雑音の出力への雑音伝達関数（Noise Tr
ansfer Function：以下、ＮＴＦ）は、次式のように与えられる。
【数１】
【００５７】
これに対して、図１に示すＳＣ積分回路１０の入力電圧Ｖｉｎの出力へのＳＴＦと、演
算増幅器ＡＭＰによる雑音の出力へのＮＴＦは、次式のように与えられる。なお、式（２
）は、第１の期間Ｔ１におけるＳＴＦ及びＮＴＦを表している。上記のように、電荷積分
回路３０は、第２の期間Ｔ２（第４の期間Ｔ４）においてオフセットキャンセル容量Ｃｏ
ｆｆに雑音電荷を充電し、第１の期間Ｔ１（第３の期間Ｔ３）において雑音電荷に対応し
た電圧分のキャンセルを行う。そのため、第１の期間Ｔ１（第３の期間Ｔ３）においての
み、雑音電荷に対応した電圧分をキャンセルすることができることを表している。従って
、式（２）は、第１の期間Ｔ１（第３の期間Ｔ３）のＳＴＦ及びＮＴＦのみを表し、正し
い出力が得られない第２の期間Ｔ２（第４の期間Ｔ４）のＳＴＦ及びＮＴＦについては考
慮していない。
【数２】
【００５８】
式（１）及び式（２）を比較すると、式（２）のＣｏｆｆ／Ｃｓが小さいほど雑音の伝
達量を減少させることができ、（１−ｚ−１／２）は低周波数帯域ほど０に近づくことを
表す。即ち、電荷積分回路３０によれば、演算増幅器ＡＭＰで発生する雑音の低周波成分
を低減することができ、オフセットキャンセル容量Ｃｏｆｆの容量値に対して積分容量Ｃ
ｓの容量値を大きくすることで雑音の影響をより一層小さくすることができる。
【００５９】
図４に、図１のＳＣ積分回路１０と図３のＳＣ積分回路１０ａのＮＴＦの計算結果及び
シミュレーション結果の一例を示す。図４は、横軸に周波数、縦軸に雑音レベルを表す。
図４では、図１のＳＣ積分回路１０のＮＴＦの計算結果（図４のＳ１）を実線で表し、シ
ミュレーション結果をポイントで表している。また、図４では、図３のＳＣ積分回路１０
ａのＮＴＦの計算結果（図４のＳ２）を破線で表し、シミュレーション結果をポイントで
表している。
【００６０】
図４では、図１又は図３における第１の入力容量Ｃ１の容量値を０．１ｐＦ、第２の入
力容量Ｃ２の容量値を０．１ｐＦ、オフセットキャンセル容量Ｃｏｆｆの容量値を０．１
ｐＦ、積分容量Ｃｓの容量値を４．０１４ｐＦとして計算している。図４に示すように、
Ｓ１は、低周波数帯域ほど雑音レベルが小さくなり、図１のＳＣ積分回路１０によれば、
演算増幅器ＡＭＰで発生する雑音の低周波成分を低減することができる。
【００６１】
〔２次の低域通過型フィルター〕
本実施形態のＳＣ積分回路１０を適用することで、特に低周波数帯域の雑音の影響をよ
り一層低減させることができる２次の低域通過型フィルター（Low Pass Filter：以下、
ＬＰＦ）を提供することができる。
【００６２】
図５に、本実施形態のＳＣ積分回路１０を適用した２次のＬＰＦの構成例の回路図を示
す。
ＬＰＦ１００は、第１のＳＣ積分回路１１０と、第２のＳＣ積分回路１２０と、第１の
帰還容量ＣＲ１と、第２の帰還容量ＣＲ２とを備えている。第１のＳＣ積分回路１１０及
び第２のＳＣ積分回路１２０の各々は、図１のＳＣ積分回路１０と同様の構成（但し、出
力スイッチＳＷｚが省略された構成）を有し、第１のＳＣ積分回路１１０は第２のＳＣ積
分回路１２０の逆相で積分動作を行う。即ち、ＬＰＦ１００は、第１のＳＣ積分回路と、
第２のＳＣ積分回路と、帰還容量と、出力スイッチとを備えることができる。ここで、第
２のＳＣ積分回路は、ＣＤＳ積分器を有し、第１のＳＣ積分回路の後段側に配置され第１
の期間で電荷を積分する。帰還容量は、第２のＳＣ積分回路の出力と第１のＳＣ積分回路
の所与のノードとの間に挿入される。出力スイッチは、第１の期間において第２のＳＣ積
分回路の出力と帰還容量の一端とを電気的に接続する。
【００６３】
具体的には、スイッチＳＷａ１，ＳＷａ２は、スイッチＳＷａに対応する。スイッチＳ
Ｗｂ１，ＳＷｂ２は、スイッチＳＷｂに対応する。スイッチＳＷｃ１，ＳＷｃ２は、スイ
ッチＳＷｃに対応する。スイッチＳＷｄ１，ＳＷｄ２は、スイッチＳＷｄに対応する。ス
イッチＳＷｅ１，ＳＷｅ２は、スイッチＳＷｅに対応する。スイッチＳＷｆ１，ＳＷｆ２
は、スイッチＳＷｆに対応する。第１の入力容量Ｃ１１，Ｃ１２は、第１の入力容量Ｃ１
に対応する。第１の入力容量Ｃ１１の容量値は、ｋＧ（ｋはゲイン）である。第１の入力
容量Ｃ１２の容量値は、Ａである。第２の入力容量Ｃ２１，Ｃ２２は、第２の入力容量Ｃ
２に対応する。第２の入力容量Ｃ２１の容量値は、ｋＧである。第２の入力容量Ｃ２２の
容量値は、Ａである。スイッチＳＷ１１，ＳＷ１２は、スイッチＳＷ１に対応する。スイ
ッチＳＷ２１，ＳＷ２２は、スイッチＳＷ２に対応する。スイッチＳＷ３１，ＳＷ３２は
、スイッチＳＷ３に対応する。スイッチＳＷ４１，ＳＷ４２は、スイッチＳＷ４に対応す
る。積分容量Ｃｓ１，Ｃｓ２は、積分容量Ｃｓに対応する。積分容量Ｃｓ１の容量値は、
Ｄである。積分容量Ｃｓ２の容量値は、Ｂである。演算増幅器ＡＭＰ１，ＡＭＰ２は、演
算増幅器ＡＭＰに対応する。
【００６４】
第１の帰還容量ＣＲ１は、容量値がＥであり、一端が出力スイッチＳＷｚ（第５のスイ
ッチ）を介して、第２のＳＣ積分回路１２０を構成する演算増幅器ＡＭＰ２の出力端子に
接続される。第１の帰還容量ＣＲ１の他端は、第１のＳＣ積分回路１１０を構成する積分
容量Ｃｓ１の一端に接続される。出力スイッチＳＷｚは、第１の期間Ｔ１においてオンと
なり、第２の期間Ｔ２においてオフとなる。即ち、出力スイッチＳＷｚは、第１の期間Ｔ
１において、第２のＳＣ積分回路１２０の出力端子と第１の帰還容量ＣＲ１の一端とを電
気的に接続する。また、出力スイッチＳＷｚは、第２の期間Ｔ２において第１の帰還容量
ＣＲ１の一端と第２のＳＣ積分回路１２０の出力端子とを電気的に遮断する。
【００６５】
第２の帰還容量ＣＲ２は、容量値がＣであり、第２の期間Ｔ２において電荷量が初期化
され、第１の期間Ｔ１において第１の帰還容量ＣＲ１と並列に設けられる。そのため、Ｌ
ＰＦ１００には、第１の期間Ｔ１において第２の帰還容量ＣＲ２の一端と演算増幅器ＡＭ
Ｐ２の出力端子とを電気的に接続するスイッチと、第２の期間Ｔ２において第２の帰還容
量ＣＲ２の一端と接地電位とを電気的に接続するスイッチとが設けられる。また、ＬＰＦ
１００には、第１の期間Ｔ１において第２の帰還容量ＣＲ２の他端と積分容量Ｃｓ１の一
端とを電気的に接続するスイッチと、第２の期間Ｔ２において第２の帰還容量ＣＲ２の他
端と接地電位とを電気的に接続するスイッチとが設けられる。
【００６６】
ここで、本実施形態の比較例を基準に、図５のＬＰＦ１００について説明する。
【００６７】
図６に、本実施形態の比較例における２次のＬＰＦの構成例の回路図を示す。図６は、
図５のＬＰＦ１００を構成する第１のＳＣ積分回路１１０及び第２のＳＣ積分回路１２０
の各々が図３のＳＣ積分回路１０ａにより構成されるＬＰＦを表す。なお、図６において
、図５の対応する容量については同一容量値であるものとする。
【００６８】
図６に示す構成を有する本比較例におけるＬＰＦ１９０の入力電圧Ｖｉｎの出力へのＳ
ＴＦは、図５に示すＬＰＦ１００の入力電圧Ｖｉｎの出力へのＳＴＦと同様であり、次式
のように与えられる。
【数３】
【００６９】
これに対し、ＬＰＦを構成する各演算増幅器からの雑音伝達特性は、次のように変化す
る。
【００７０】
図７（Ａ）、図７（Ｂ）に、図５のＬＰＦ１００と図６のＬＰＦ１９０のシミュレーシ
ョン結果の一例を示す。図７（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性のシミュ
レーション結果の一例を表す。図７（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性の
シミュレーション結果の一例を表す。図７（Ａ）、図７（Ｂ）は、横軸に周波数、縦軸に
雑音レベルを表す。図７（Ａ）、図７（Ｂ）において、図５のＬＰＦ１００のシミュレー
ション結果（Ｓ３）を実線で表し、図６のＬＰＦ１９０のシミュレーション結果（Ｓ４）
を破線で表している。なお、図７（Ａ）、図７（Ｂ）では、図５及び図６のＡ＝Ｃ−Ｇ＝
０．１ｐＦ、Ｂ＝Ｄ＝４．０１４ｐＦ、Ｅ＝５．０６７ｐＦ、ｋ＝４．５２（＝１３．１
ｄＢ）、Ｔ＝１／５００００ｓ、カットオフ周波数ｆｃ＝２００Ｈｚ、Ｑ＝２−１／２と
して計算している。
【００７１】
図７（Ａ）に示すように、演算増幅器ＡＭＰ２から帰還される信号や入力電圧Ｖｉｎに
含まれる雑音が入力される演算増幅器ＡＭＰ１からの雑音は、低周波数帯域において減少
している。また、図７（Ｂ）に示すように、演算増幅器ＡＭＰ２からの雑音は、低周波数
帯域において減少している。従って、図５のＬＰＦ１００によれば、２次のＬＰＦを構成
する各演算増幅器で発生する雑音の低周波成分を低減することができるようになる。これ
により、ＬＰＦのより一層の高精度化及び高安定化に寄与することができるようになる。
【００７２】
〔多出力フィルター回路〕
上記のＬＰＦ等のフィルター回路が適用されるセンサー回路では、面積や消費電流の増
大、複数の演算増幅器のオフセットの違い等を招くことなく、ゲイン及び検出範囲が異な
る複数の検出信号を出力することが望まれる。そこで、本実施形態では、上記のフィルタ
ー回路（ＳＣ積分回路）を用いて、次のように多出力フィルター回路を構成することで、
ゲイン及び検出範囲が異なる複数の検出信号を出力する。これにより、面積や消費電流の
増大、複数の演算増幅器のオフセットの違い等を招くことなく、複数の検出信号を出力す
る多出力フィルター回路を提供することができるようになる。なお、以下では、２種類の
検出信号を出力する例を説明するが、３種類以上の検出信号を出力する場合も同様である
。
【００７３】
図８に、本実施形態における多出力フィルター回路の構成例の回路図を示す。図８にお
いて、図５と同様の部分には同一符号を付し、適宜説明を省略する。
【００７４】
本実施形態における多出力フィルター回路２００は、図５のＬＰＦ１００と、減衰回路
３００とを備えている。減衰回路３００の入力は、ＬＰＦ１００の出力端子（ＯＵＴ１）
に接続され、ＬＰＦ１００の出力を減衰させる。この多出力フィルター回路２００は、１
種類の入力信号（Ｖｉｎ）に対して、２種類の第１の検出信号Ｖｏｕｔ１及び第２の検出
信号Ｖｏｕｔ２を出力する。具体的には、多出力フィルター回路２００は、ＬＰＦ１００
の出力電圧を第１の検出信号Ｖｏｕｔ１として出力し、第１の検出信号Ｖｏｕｔ１を入力
とする減衰回路３００の出力電圧を第２の検出信号Ｖｏｕｔ２として出力する。
【００７５】
減衰回路３００を次のようなCapacitive-Reset Gain回路により構成することで、減衰
回路３００を構成する演算増幅器からの雑音伝達を抑えることができる。特に、低周波数
帯域において第２の検出信号Ｖｏｕｔ２として出力される出力端子への雑音伝達を大幅に
抑えることができる。図８では、例えば第２の期間Ｔ２においてCapacitive-Reset Gain
回路が雑音を抑えた出力を行う。そのため、多出力フィルター回路２００は、減衰回路３
００の出力に、第２のフェーズスイッチであるスイッチＳＷｘ１を介して出力容量Ｃｏｕ
ｔの一端が接続されて、第２の検出信号Ｖｏｕｔ２の電位を保持する構成を有している。
【００７６】
図９に、図８の減衰回路３００の構成例の回路図を示す。図９において、スイッチを図
１と同様に表記している。
【００７７】
減衰回路３００は、演算増幅器ＡＭＰ３と、入力容量Ｃｇ１（第１の入力容量）と、積
分容量Ｃｇ２（第１の積分容量），Ｃｇ３（第２の積分容量）とを備えたCapacitive-Res
et Gain回路である。入力容量Ｃｇ１の一端は、演算増幅器ＡＭＰ３の反転入力端子に電
気的に接続される。入力容量Ｃｇ１の他端は、第１の期間Ｔ１においてＬＰＦ１００の出
力に電気的に接続され、第２の期間Ｔ２において接地電位と電気的に接続される。積分容
量Ｃｇ２の一端は、演算増幅器ＡＭＰ３の反転入力端子に電気的に接続される。積分容量
Ｃｇ２の他端は、第１の期間Ｔ１において接地電位と電気的に接続され、第２の期間Ｔ２
において演算増幅器ＡＭＰ３の出力端子に電気的に接続される。積分容量Ｃｇ３の一端は
、演算増幅器ＡＭＰ３の出力端子に電気的に接続される。積分容量Ｃｇ３の他端は、第１
の期間Ｔ１において演算増幅器ＡＭＰ３の反転入力端子に電気的に接続され、第２の期間
Ｔ２において接地電位と電気的に接続される。図９に示す減衰回路３００は、入力容量Ｃ
ｇ１、積分容量Ｃｇ２，Ｃｇ３への電荷の充電及び放電が上記のように行われるようにス
イッチＳＷｒ１〜ＳＷｒ６を備え、各スイッチは図９に示すようなフェーズスイッチとし
て動作する。
【００７８】
図１０（Ａ）、図１０（Ｂ）に、図９の減衰回路３００の動作説明図を示す。図１０（
Ａ）は、第１の期間Ｔ１における減衰回路３００の構成の概要を表す。図１０（Ｂ）は、
第２の期間Ｔ２における減衰回路３００の構成の概要を表す。図１０（Ａ）及び図１０（
Ｂ）では、演算増幅器ＡＭＰ３の雑音電圧Ｖｎを発生する雑音源が演算増幅器ＡＭＰ３の
非反転入力端子に接続されるものとし、図９と同様の部分には同一符号を付し、適宜説明
を省略する。
【００７９】
減衰回路３００では、図１０（Ａ）に示すように、第１の期間Ｔ１において、入力容量
Ｃｇ１に、雑音電圧Ｖｎに対応した電荷が充電される。この入力容量Ｃｇ１に充電された
電荷量は、図１０（Ｂ）に示す第２の期間Ｔ２においても変化しない。従って、一端が入
力容量Ｃｇ１（演算増幅器ＡＭＰ３の反転入力端子）に接続される積分容量Ｃｇ２の他端
の電圧は、雑音電圧Ｖｎだけ低くなる。第２の期間Ｔ２では、積分容量Ｃｇ２の他端が演
算増幅器ＡＭＰ３の出力端子に接続されるため、演算増幅器ＡＭＰ３の出力電圧は雑音電
圧Ｖｎだけ低くなり、雑音電圧の影響が出力に反映されない。
【００８０】
このような減衰回路３００のＳＴＦは、ＬＰＦ１００の出力端子（減衰回路３００の入
力端子）ＯＵＴ１の電圧をＶｏｕｔ１、減衰回路３００の出力端子ＯＵＴ２の電圧をＶｏ
ｕｔ２とすると、次式のようになる。
【数４】
【００８１】
一方、ＮＴＦは、次式のように表される。
【数５】
【００８２】
式（５）において、ｚ−１／２は、低周波数帯域において１に近づくため、低周波数帯
域において減衰回路３００を構成する演算増幅器からの雑音伝達を抑え、出力端子ＯＵＴ
２への雑音伝達を大幅に抑えることができることを示す。
【００８３】
図１１（Ａ）、図１１（Ｂ）、図１１（Ｃ）に、図８の多出力フィルター回路２００の
シミュレーション結果の一例を示す。図１１（Ａ）は、多出力フィルター回路２００を構
成する演算増幅器ＡＭＰ１からの雑音伝達特性のシミュレーション結果の一例を表す。図
１１（Ｂ）は、多出力フィルター回路２００を構成する演算増幅器ＡＭＰ２からの雑音伝
達特性のシミュレーション結果の一例を表す。図１１（Ｃ）は、多出力フィルター回路２
００を構成する演算増幅器ＡＭＰ３からの雑音伝達特性のシミュレーション結果の一例を
表す。図１１（Ａ）〜図１１（Ｃ）は、横軸に周波数、縦軸に雑音レベルを表す。
【００８４】
図１１（Ａ）及び図１１（Ｂ）において、出力端子ＯＵＴ１における雑音伝達特性（Ｓ
５）を実線で表し、出力端子ＯＵＴ２における雑音伝達特性（Ｓ６）を破線で表す。図１
１（Ｃ）において、減衰回路３００を公知の抵抗分割回路で実現したときの出力端子ＯＵ
Ｔ２における雑音伝達特性（Ｓ８）を破線で表し、減衰回路３００を図９の構成で実現し
たときの出力端子ＯＵＴ２における雑音伝達特性（Ｓ７）を実線で表している。また、図
１１（Ａ）〜図１１（Ｃ）では、各素子の値が図７（Ａ）及び図７（Ｂ）と同様であり、
−１３．１ｄＢとなるように減衰回路３００における入力容量Ｃｇ１及び積分容量Ｃｇ３
の値が調整されているものとする。
【００８５】
図１１（Ａ）〜図１１（Ｃ）に示すように、出力端子ＯＵＴ１，ＯＵＴ２から出力され
る第１の検出信号Ｖｏｕｔ１及び第２の検出信号Ｖｏｕｔ２は、低周波数帯域になるほど
少なくとも演算増幅器ＡＭＰ２，ＡＭＰ３からの雑音成分が小さくなる。従って、ゲイン
が異なる複数の検出信号を出力する場合に、面積や消費電流の増大、複数の演算増幅器の
オフセットの違い等を招くことなく、低周波数帯域の雑音の影響をより一層小さくするこ
とができる多出力フィルター回路を提供することができるようになる。
【００８６】
〔第１の変形例〕
本実施形態のＬＰＦ１００及び多出力フィルター回路２００では、図５に示す位置に出
力スイッチＳＷｚが挿入されていたが、本実施形態は、出力スイッチＳＷｚの挿入位置に
限定されるものではない。
【００８７】
図１２に、本実施形態の第１の変形例における２次のＬＰＦの構成例の回路図を示す。
図１２において、図５と同様の部分には同一符号を付し、適宜説明を省略する。
【００８８】
第１の変形例におけるＬＰＦ１００ａが図５に示すＬＰＦ１００と異なる点は、第５の
スイッチとしての出力スイッチの挿入位置である。ＬＰＦ１００ａは、第１の期間Ｔ１に
おいて、第１のＳＣ積分回路１１０を構成する積分容量Ｃｓ１の一端と第１の帰還容量Ｃ
Ｒ１の他端とを、スイッチＳＷ４１と共に電気的に接続する出力スイッチＳＷｚａ（第５
のスイッチ）を備える。出力スイッチＳＷｚａは、第２の期間Ｔ２において第１の帰還容
量ＣＲ１の他端と積分容量Ｃｓ１の一端とを電気的に遮断する。即ち、ＬＰＦ１００ａは
、第１のＳＣ積分回路と、第２のＳＣ積分回路と、帰還容量と、出力スイッチとを備える
ことができる。ここで、第２のＳＣ積分回路は、ＣＤＳ積分器を有し、第１のＳＣ積分回
路の後段側に配置され第１の期間で電荷を積分する。帰還容量は、第２のＳＣ積分回路の
出力と第１のＳＣ積分回路の所与のノードとの間に挿入される。出力スイッチは、第１の
期間において該ノードと帰還容量の一端とを電気的に接続する。
【００８９】
各素子の値をＬＰＦ１００と同様に設定すると、第１の変形例におけるＬＰＦ１００ａ
のシミュレーション結果は、図７（Ａ）及び図７（Ｂ）と同様である。従って、第１の変
形例においても、演算増幅器ＡＭＰ２から帰還される信号や入力電圧Ｖｉｎに含まれる雑
音が入力される演算増幅器ＡＭＰ１からの雑音は、低周波数帯域において減少している。
また、演算増幅器ＡＭＰ２からの雑音は、低周波数帯域において減少している。従って、
第１の変形例におけるＬＰＦ１００ａによれば、２次のＬＰＦを構成する演算増幅器で発
生する雑音の低周波成分を低減することができるようになる。これにより、ＬＰＦのより
一層の高精度化及び高安定化に寄与することができるようになる。
【００９０】
〔第２の変形例〕
本実施形態のＬＰＦ１００又は第２の変形例のＬＰＦ１００ａでは、出力スイッチＳＷ
ｚ又は出力スイッチＳＷｚａを設けて、第１の期間Ｔ１のみ第２のＳＣ積分回路１２０の
出力を第１のＳＣ積分回路１１０に帰還させていた。しかしながら、本実施形態は、これ
に限定されるものではない。
【００９１】
図１３に、本実施形態の第２の変形例における２次のＬＰＦの構成例の回路図を示す。
図１３において、図５と同様の部分には同一符号を付し、適宜説明を省略する。
【００９２】
第２の変形例におけるＬＰＦ１００ｂが図５に示すＬＰＦ１００と異なる点は、第５の
スイッチとしての出力スイッチが省略された点である。即ち、ＬＰＦ１００ｂでは、積分
容量Ｃｓ１の一端と第１の帰還容量ＣＲ１の他端とが電気的に接続され、第１の帰還容量
ＣＲ１の一端と演算増幅器ＡＭＰ２の出力端子とが電気的に接続される。
【００９３】
図１４（Ａ）、図１４（Ｂ）に、第２の変形例におけるＬＰＦ１００ｂのシミュレーシ
ョン結果の一例を示す。図１４（Ａ）は、各素子の値をＬＰＦ１００ａと同様に設定した
ときの演算増幅器ＡＭＰ１からの雑音伝達特性の一例を表す。図１４（Ｂ）は、各素子の
値をＬＰＦ１００ａと同様に設定したときの演算増幅器ＡＭＰ２からの雑音伝達特性の一
例を表す。図１４（Ａ）及び図１４（Ｂ）は、横軸に周波数、縦軸に雑音レベルを表す。
【００９４】
図１４（Ａ）において、ＬＰＦ１００ａにおける演算増幅器ＡＭＰ１からの雑音伝達特
性（Ｓ１０）を破線で表し、ＬＰＦ１００ｂにおける演算増幅器ＡＭＰ１からの雑音伝達
特性（Ｓ９）を実線で表している。また、図１４（Ｂ）において、ＬＰＦ１００ａにおけ
る演算増幅器ＡＭＰ２からの雑音伝達特性を破線で表し、ＬＰＦ１００ｂにおける演算増
幅器ＡＭＰ２からの雑音伝達特性を実線で表している。図１４（Ａ）及び図１４（Ｂ）に
示すように、出力スイッチを省略した構成を採用しても、低周波数帯域において雑音成分
が減少している（図１４（Ｂ）参照）。これは、図１のＳＣ積分回路１０を各ＳＣ積分回
路に適用するのみで得られる効果であることを示し、第２の変形例におけるＬＰＦ１００
ｂによれば、２次のＬＰＦを構成する演算増幅器で発生する雑音の低周波成分を低減する
ことができる。これにより、ＬＰＦのより一層の高精度化及び高安定化に寄与することが
できるようになる。
【００９５】
〔第３の変形例〕
本実施形態のＬＰＦ１００では、第１のＳＣ積分回路１１０及び第２のＳＣ積分回路１
２０の両方に図１のＳＣ積分回路を適用していたが、本実施形態は、これに限定されるも
のではない。
【００９６】
図１５に、本実施形態の第３の変形例における２次のＬＰＦの構成例の回路図を示す。
図１５において、図５と同様の部分には同一符号を付し、適宜説明を省略する。
【００９７】
第３の変形例におけるＬＰＦ１００ｃが本実施形態のＬＰＦ１００と異なる点は、第１
のＳＣ積分回路の構成である。具体的には、ＬＰＦ１００ｃは、第１のＳＣ積分回路１１
０に代えて、図３のＳＣ積分回路１０ａと同様の構成を有する第１のＳＣ積分回路１１０
ａを備えている。即ち、ＬＰＦ１００ｃは、前段側のＳＣ積分回路として図３のＳＣ積分
回路１０ａを備え、後段型のＳＣ積分回路として図１のＳＣ積分回路１０を備え、互いに
逆相で積分動作を行う。なお、ＬＰＦ１００ｃは、ＬＰＦ１００と同様に、第１の帰還容
量ＣＲ１と、第２の帰還容量ＣＲ２とを備えている。
【００９８】
各素子の値をＬＰＦ１００と同様に設定すると、第３の変形例におけるＬＰＦ１００ｃ
のシミュレーション結果は、演算増幅器ＡＭＰ１からの雑音伝達特性は図６のＬＰＦ１９
０と同様であり、演算増幅器ＡＭＰ２からの雑音伝達特性は図７（Ｂ）と同様である。従
って、第３の変形例においても、演算増幅器ＡＭＰ２からの雑音は、低周波数帯域におい
て減少している。従って、第３の変形例におけるＬＰＦ１００ｃによれば、２次のＬＰＦ
を構成する演算増幅器で発生する雑音の低周波成分を低減することができるようになる。
これにより、ＬＰＦのより一層の高精度化及び高安定化に寄与することができるようにな
る。
【００９９】
〔第４の変形例〕
本実施形態の第３の変形例におけるＬＰＦ１００ｃでは、図１５に示す位置に出力スイ
ッチＳＷｚが挿入されていたが、出力スイッチＳＷｚの挿入位置に限定されるものではな
い。
【０１００】
図１６に、本実施形態の第４の変形例における２次のＬＰＦの構成例の回路図を示す。
図１６において、図１５と同様の部分には同一符号を付し、適宜説明を省略する。
【０１０１】
第５の変形例におけるＬＰＦ１００ｄが図１５に示すＬＰＦ１００ｃと異なる点は、第
５のスイッチとしての出力スイッチの挿入位置である。ＬＰＦ１００ｄは、第１の期間Ｔ
１において、第１のＳＣ積分回路１１０ａを構成する積分容量Ｃｓ１の一端と第１の帰還
容量ＣＲ１の他端とを電気的に接続する出力スイッチＳＷｚａ（第５のスイッチ）を備え
る。出力スイッチＳＷｚａは、第２の期間Ｔ２において第１の帰還容量ＣＲ１の他端と積
分容量Ｃｓ１の一端とを電気的に遮断する。
【０１０２】
図１７（Ａ）、図１７（Ｂ）に、第４の変形例におけるＬＰＦ１００ｄのシミュレーシ
ョン結果の一例を示す。図１７（Ａ）は、各素子の値を図６に示すＬＰＦ１９０と同様に
設定したときの演算増幅器ＡＭＰ１からの雑音伝達特性の一例を表す。図１７（Ｂ）は、
各素子の値を図６のＬＰＦ１９０と同様に設定したときの演算増幅器ＡＭＰ２からの雑音
伝達特性の一例を表す。図１７（Ａ）及び図１７（Ｂ）は、横軸に周波数、縦軸に雑音レ
ベルを表す。
【０１０３】
図１７（Ａ）において、ＬＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性
（Ｓ１２）を破線で表し、ＬＰＦ１００ｄにおける演算増幅器ＡＭＰ１からの雑音伝達特
性（Ｓ１１）を実線で表している。このように、ＬＰＦ１９０における演算増幅器ＡＭＰ
１からの雑音伝達特性とＬＰＦ１００ｄにおける演算増幅器ＡＭＰ１からの雑音伝達特性
は一致している。一方、図１７（Ｂ）において、ＬＰＦ１９０における演算増幅器ＡＭＰ
２からの雑音伝達特性を破線で表し、ＬＰＦ１００ｄにおける演算増幅器ＡＭＰ２からの
雑音伝達特性を実線で表している。図１７（Ｂ）に示すように、ＬＰＦ１００ｄによれば
、特に低周波数帯域において雑音成分が減少し、２次のＬＰＦを構成する演算増幅器で発
生する雑音の低周波成分を低減することができる。これにより、ＬＰＦのより一層の高精
度化及び高安定化に寄与することができるようになる。
【０１０４】
なお、本実施形態の他の変形例として、図１５において出力スイッチＳＷｚを省略した
構成又は図１６において出力スイッチＳＷｚａを省略した構成を採用してもよい。
【０１０５】
〔第５の変形例〕
本実施形態の第３の変形例におけるＬＰＦ１００ｃでは、第２のＳＣ積分回路１２０に
図１のＳＣ積分回路を適用していたが、本実施形態は、これに限定されるものではない。
【０１０６】
図１８に、本実施形態の第５の変形例における２次のＬＰＦの構成例の回路図を示す。
図１８において、図５と同様の部分には同一符号を付し、適宜説明を省略する。
【０１０７】
第５の変形例におけるＬＰＦ１００ｅが本実施形態のＬＰＦ１００と異なる点は、第２
のＳＣ積分回路の構成である。具体的には、ＬＰＦ１００ｅは、第２のＳＣ積分回路１２
０に代えて、図３のＳＣ積分回路１０ａと同様の構成を有する第２のＳＣ積分回路１２０
ｅを備えている。即ち、ＬＰＦ１００ｅは、前段側のＳＣ積分回路として図１のＳＣ積分
回路１０を備え、後段型のＳＣ積分回路として図３のＳＣ積分回路１０ａを備え、互いに
逆相で積分動作を行う。なお、ＬＰＦ１００ｅは、ＬＰＦ１００と同様に、第１の帰還容
量ＣＲ１と、第２の帰還容量ＣＲ２とを備えている。
【０１０８】
図１９（Ａ）、図１９（Ｂ）に、第５の変形例におけるＬＰＦ１００ｅのシミュレーシ
ョン結果の一例を示す。図１９（Ａ）は、各素子の値を図６に示すＬＰＦ１９０と同様に
設定したときの演算増幅器ＡＭＰ１からの雑音伝達特性の一例を表す。図１９（Ｂ）は、
各素子の値を図６のＬＰＦ１９０と同様に設定したときの演算増幅器ＡＭＰ２からの雑音
伝達特性の一例を表す。図１９（Ａ）及び図１９（Ｂ）は、横軸に周波数、縦軸に雑音レ
ベルを表す。
【０１０９】
図１９（Ａ）において、ＬＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性
（Ｓ１４）を破線で表し、ＬＰＦ１００ｅにおける演算増幅器ＡＭＰ１からの雑音伝達特
性（Ｓ１３）を実線で表している。このように、ＬＰＦ１９０における演算増幅器ＡＭＰ
１からの雑音伝達特性に対し、ＬＰＦ１００ｅにおける演算増幅器ＡＭＰ１からの雑音伝
達特性は、特に低周波数帯域において雑音成分が減少する。一方、図１９（Ｂ）において
、ＬＰＦ１９０における演算増幅器ＡＭＰ２からの雑音伝達特性を破線で表し、ＬＰＦ１
００ｅにおける演算増幅器ＡＭＰ２からの雑音伝達特性を実線で表している。図１９（Ｂ
）では、ＬＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性が、ＬＰＦ１００
ｅにおける演算増幅器ＡＭＰ１からの雑音伝達特性と一致する。従って、ＬＰＦ１００ｅ
によれば、特に低周波数帯域において雑音成分が減少し、２次のＬＰＦを構成する演算増
幅器で発生する雑音の低周波成分を低減することができる。これにより、ＬＰＦのより一
層の高精度化及び高安定化に寄与することができるようになる。
【０１１０】
〔第６の変形例〕
本実施形態の第５の変形例におけるＬＰＦ１００ｅでは、出力スイッチを挿入していた
が、本実施形態は、これに限定されるものではない。
【０１１１】
図２０に、本実施形態の第６の変形例における２次のＬＰＦの構成例の回路図を示す。
図２０において、図１８と同様の部分には同一符号を付し、適宜説明を省略する。
【０１１２】
第６の変形例におけるＬＰＦ１００ｆが第５の変形例におけるＬＰＦ１００ｅと異なる
点は、出力スイッチＳＷｚが省略された点である。即ち、ＬＰＦ１００ｆでは、積分容量
Ｃｓ１の一端と第１の帰還容量ＣＲ１の他端とが電気的に接続され、第１の帰還容量ＣＲ
１の一端と積分容量Ｃｓ１の一端とが電気的に接続される。
【０１１３】
図２１（Ａ）、図２１（Ｂ）に、第６の変形例におけるＬＰＦ１００ｆのシミュレーシ
ョン結果の一例を示す。図２１（Ａ）は、各素子の値を図６に示すＬＰＦ１９０と同様に
設定したときの演算増幅器ＡＭＰ１からの雑音伝達特性の一例を表す。図２１（Ｂ）は、
各素子の値を図６のＬＰＦ１９０と同様に設定したときの演算増幅器ＡＭＰ２からの雑音
伝達特性の一例を表す。図２１（Ａ）及び図２１（Ｂ）は、横軸に周波数、縦軸に雑音レ
ベルを表す。
【０１１４】
図２１（Ａ）において、ＬＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性
（Ｓ１７）を破線で表し、ＬＰＦ１００ｅにおける演算増幅器ＡＭＰ１からの雑音伝達特
性を一点鎖線（Ｓ１６）で表している。また、図２１（Ａ）において、ＬＰＦ１００ｆに
おける演算増幅器ＡＭＰ１からの雑音伝達特性（Ｓ１５）を実線で表している。このよう
に、ＬＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性に対し、ＬＰＦ１００
ｆにおける演算増幅器ＡＭＰ１からの雑音伝達特性は、特に低周波数帯域において雑音成
分が減少する。一方、図２１（Ｂ）において、ＬＰＦ１９０における演算増幅器ＡＭＰ２
からの雑音伝達特性を破線で表し、ＬＰＦ１００ｅにおける演算増幅器ＡＭＰ２からの雑
音伝達特性を一点鎖線で表している。また、図２１（Ｂ）において、ＬＰＦ１００ｆにお
ける演算増幅器ＡＭＰ２からの雑音伝達特性を実線で表している。図２１（Ｂ）では、Ｌ
ＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性が、ＬＰＦ１００ｆにおける
演算増幅器ＡＭＰ１からの雑音伝達特性と一致する。従って、ＬＰＦ１００ｆによれば、
特に低周波数帯域において雑音成分が減少し、２次のＬＰＦを構成する演算増幅器で発生
する雑音の低周波成分を低減することができる。これにより、ＬＰＦのより一層の高精度
化及び高安定化に寄与することができるようになる。
【０１１５】
以上説明したように、本実施形態又はその変形例におけるフィルター回路としての２次
のＬＰＦは、第１のＳＣ積分回路と、第１のＳＣ積分回路の前段側又は後段側に接続され
る第２のＳＣ積分回路と、第１の帰還容量と、第２の帰還容量とを備えることができる。
第１の帰還容量は、第１のＳＣ積分回路及び第２のＳＣ積分回路のうち後段側のスイッチ
トキャパシター積分回路から前段側のＳＣ積分回路の帰還経路に挿入される。第２の帰還
容量は、第２の期間において初期化され、第１の期間において第１の帰還容量と並列に設
けられる。そして、第１のＳＣ積分回路及び第２のＳＣ積分回路の少なくとも一方は、図
１のＳＣ積分回路１０により構成される。このとき、出力スイッチが、第１の帰還容量を
介した帰還経路に挿入され、第１の期間において導通し、第２の期間において遮断される
ことが望ましい。なお、高次のフィルター回路として、上記の２次のＬＰＦ（フィルター
回路）を含む構成を採用してもよい。
【０１１６】
〔物理量測定装置〕
本実施形態のいずれかの変形例におけるＬＰＦは、図８においてＬＰＦ１００に代えて
多出力フィルター回路２００を構成するＬＰＦ１００として採用することができる。この
ような多出力フィルター回路２００は、センサー回路に適用することにより、高精度にセ
ンシングを行い、ゲイン及び検出範囲が異なる複数の検出信号を出力する物理量測定装置
を提供することができるようになる。
【０１１７】
図２２に、本実施形態又はその変形例におけるＬＰＦが適用された多出力フィルター回
路を有するセンサー回路の構成例を示す。なお、この回路構成は一例であり、例えば回路
の細部の構成が変形される場合もあり得る。
【０１１８】
センサー回路４００は、角速度を測定対象の物理量とする物理量測定装置である。セン
サー回路４００は、駆動回路（駆動装置）５００と、検出回路（検出装置）６００とを備
えている。このセンサー回路４００は、圧電材料で形成され、駆動振動片及び検出振動片
を有する振動片（振動子、広義には圧電素子）５１０を含む。
【０１１９】
駆動回路５００は、駆動振動片に設けられた駆動電極５１２ａ，５１２ｂを介して駆動
振動片を発振ループ内に設け、駆動振動片（広義には振動子）を励振させる。駆動回路５
００は、電流電圧変換器５２０、オートゲインコントロール（Auto Gain Control：以下
、ＡＧＣ）回路５３０、高域通過フィルター（High Pass Filter：以下、ＨＰＦ）５４０
を備えている。更に、駆動回路５００は、ゲインコントロールアンプ（Gain Control Amp
lifier：以下、ＧＣＡ）５５０、２値化回路５６０を備えている。
【０１２０】
駆動振動片の駆動電極５１２ａは、電流電圧変換器５２０の入力に電気的に接続され、
電流電圧変換器５２０の出力は、ＡＧＣ回路５３０及びＨＰＦ５４０に入力される。ＨＰ
Ｆ５４０は、発振ループ内の発振信号の位相調整回路として機能し、ＨＰＦ５４０の出力
は、ＧＣＡ５５０及び２値化回路５６０に入力される。ＡＧＣ回路５３０は、電流電圧変
換器５２０の出力に基づいて、ＧＣＡ５５０のゲインを制御する。ＧＣＡ５５０の出力は
、駆動振動片の駆動電極５１２ｂに電気的に接続される。２値化回路５６０は、発振ルー
プ内の発振信号を２値化し、参照信号として検出回路６００に出力する。なお、図２２で
は、駆動回路５００の内部に振動片５１０の駆動振動片を設けるものとして説明したが、
駆動回路５００の外部に振動片５１０の駆動振動片が設けられていてもよい。
【０１２１】
検出回路６００は、交流増幅回路６１０と、同期検波回路６２０と、直流増幅器６３０
と、多出力フィルター回路２００とを備えている。多出力フィルター回路２００は、図８
の構成、又は図８の構成におけるＬＰＦ１００に代えて本実施形態のいずれかの変形例に
おけるＬＰＦを採用した構成を有する。交流増幅回路６１０は、第１の電流電圧変換器６
１２と、第２の電流電圧変換器６１４と、交流増幅器６１６と、ＨＰＦ６１８とを含む。
【０１２２】
駆動回路５００では、上記の構成の発振ループ内のゲインが「１」より大きい状態で発
振スタートする。この時点では、駆動振動片への入力は雑音のみであるが、この雑音は、
目的とする駆動振動の固有共振周波数を含む幅広い周波数の波動を含む。振動片５１０の
駆動振動片の周波数フィルター作用によって、目的とする固有共振周波数の波動を多く含
む信号が出力され、この信号が電流電圧変換器５２０において電圧値に変換される。ＡＧ
Ｃ回路５３０は、この電圧値に基づいてＧＣＡ５５０のゲインを制御することで発振ルー
プ内の発振振幅を制御する。発振ループ内でこうした操作が繰り返されることにより、目
的とする固有共振周波数の信号の割合が高くなる。そして、ＧＣＡ５５０のゲイン制御に
よって、次第に発振ループを信号が１周する間の利得（ループゲイン）が「１」となり、
この状態で駆動振動片が安定発振する。
【０１２３】
駆動振動片を励振させて安定発振状態になり、振動片５１０を所与の方向に回転させる
と、コリオリ力が振動片５１０に作用し、検出振動片が屈曲振動する。検出振動片には検
出電極５１４ａ，５１４ｂ，５１６ａ，５１６ｂが設けられる。検出電極５１４ｂ，５１
６ｂにはアナログ接地電位が供給され、検出電極５１４ａ，５１６ａは、交流増幅回路６
１０の第１の電流電圧変換器６１２及び第２の電流電圧変換器６１４に接続される。検出
回路６００は、検出電極５１４ａ，５１６ａからの互いに極性が異なる検出信号を交流増
幅した後、駆動回路５００からの参照信号を用いて同期検波して、多出力フィルター回路
２００で、第１の検出信号Ｖｏｕｔ１及び第２の検出信号Ｖｏｕｔ２を出力する。ここで
、第１の検出信号Ｖｏｕｔ１及び第２の検出信号Ｖｏｕｔ２は、互いにゲイン及び検出範
囲が異なる検出信号である。
【０１２４】
以上のように、センサー回路４００は、振動片５１０と、駆動回路５００と、検出回路
６００とを備えることができる。駆動回路５００は、振動片５１０と発振ループを形成し
、該振動片に駆動振動を励振する。検出回路６００は、上記のいずれかのフィルター回路
を有し振動片５１０に励振される駆動振動及び測定すべき物理量に応じて、互いにゲイン
及び検出範囲が異なる複数の検出信号を出力する。
【０１２５】
〔電子機器〕
上記のセンサー回路は、次のような電子機器に搭載することができる。このような電子
機器によれば、低周波数帯域の雑音の影響をより一層小さくし、高精度なセンシングを容
易に実現できるようになる。
【０１２６】
図２３に、本実施形態における電子機器のハードウェア構成例のブロック図を示す。
【０１２７】
電子機器７００は、センサー回路４００と、Ａ／Ｄ変換回路７１０と、クロック生成回
路７２０と、中央演算処理装置等の処理部７３０と、メモリー７４０と、操作部７５０と
、表示部７６０とを備えている。電子機器７００を構成する各部は、バス（ＢＵＳ）によ
って相互に接続されている。なお、Ａ／Ｄ変換回路７１０は、処理部７３０に内蔵されて
いてもよい。
【０１２８】
例えば、処理部７３０は、メモリー７４０から読み込んだプログラムに従って処理を実
行し、センサー回路４００で検出された検出信号の振幅又は感度に応じてＡ／Ｄ変換回路
７１０で変換されたディジタル値を用いて積分を行う。こうすることで、角速度及び回転
角度を算出する。このとき、処理部７３０は、第１の検出信号又は第２の検出信号に応じ
て、速い動きや遅い動きに対応した角速度及び回転角度を高精度に算出することができる
。そして、処理部７３０は、算出した角速度又は回転角度に対応した処理を実行し、該処
理に対応した表示データを生成し、表示部７６０に表示させる処理を行う。
【０１２９】
以上、本発明に係るＳＣ積分回路、フィルター回路、多出力フィルター回路、物理量測
定装置、及び電子機器等を上記の実施形態又はその変形例に基づいて説明したが、本発明
は上記の実施形態又はその変形例に限定されるものではない。本発明は、その要旨を逸脱
しない範囲において種々の態様において実施することが可能であり、例えば次のような変
形も可能である。
【０１３０】
（１）上記の実施形態では、ＳＣ積分回路として図１に示す構成を例に説明したが、本
発明はこれに限定されるものではない。本発明に係るＳＣ積分回路は、例えば３以上の入
力容量を備えた構成であってもよい。
【０１３１】
（２）上記の実施形態又はその変形例では、フィルター回路として図５、図１２、図１
３、図１５、図１６、図１８又は図２０に示す構成を例に説明したが、本発明はこれらに
限定されるものではない。本発明に係るフィルター回路として、ｎ（ｎは３以上の整数）
次のＬＰＦであってもよい。
【０１３２】
（３）上記の実施形態では、多出力フィルター回路として、図８に示すように２出力を
行う構成を例に説明したが、本発明はこれに限定されるものではない。本発明に係る多出
力フィルター回路として、３以上の出力を行うものであってもよい。
【０１３３】
（４）上記の実施形態では、物理量測定装置が多出力フィルター回路を備えた構成を例
に説明したが、本発明はこれに限定されるものではない。本発明に係る物理量測定装置が
、例えば出力毎に、本実施形態又はその変形例におけるＬＰＦが設けられた構成であって
もよい。
【０１３４】
（５）上記の実施形態では、電子機器が、上記の多出力フィルター回路を備えた例を説
明したが、本発明はこれに限定されるものではない。本発明に係る電子機器が、上記のＳ
Ｃ積分回路又はフィルター回路を備えた構成を有していてもよい。
【符号の説明】
【０１３５】
１０，１０ａ…ＳＣ積分回路、 ２０…電圧電荷変換回路、 ３０…電荷積分回路、
１００,１００ａ〜１００ｆ…ＬＰＦ、 １１０，１１０ａ…第１のＳＣ積分回路、
１２０，１２０ｅ…第２のＳＣ積分回路、 ２００…多出力フィルター回路、
３００…減衰回路、 ４００…センサー回路、 ５００…駆動回路、
５１０…振動片（振動子）、 ５１２ａ，５１２ｂ…駆動電極、
５１４ａ，５１４ｂ，５１６ａ，５１６ｂ…検出電極、 ５２０…電流電圧変換器、
５３０…ＡＧＣ回路、 ５４０，６１８…ＨＰＦ、 ５５０…ＧＣＡ、
５６０…２値化回路、 ６００…検出回路、 ６１０…交流増幅回路、
６１２…第１の電流電圧変換器、 ６１４…第２の電流電圧変換器、
６１６…交流増幅器、 ６２０…同期検波回路、 ６３０…直流増幅器、
７００…電子機器、 ７１０…Ａ／Ｄ変換回路、 ７２０…クロック生成回路、
７３０…処理部、 ７４０…メモリー、 ７５０…操作部、 ７６０…表示部、
ＡＭＰ，ＡＭＰ１，ＡＭＰ２…演算増幅器、 Ｃ１…第１の入力容量（第１の容量）、
Ｃ２…第２の入力容量（第２の容量）、 Ｃｇ１…入力容量、
ＣＲ１…第１の帰還容量、 ＣＲ２…第２の帰還容量、
Ｃｏｆｆ…オフセットキャンセル容量、 Ｃｏｕｔ…出力容量、
Ｃｇ２，Ｃｇ３，Ｃｓ，Ｃｓ１，Ｃｓ２…積分容量、
ＳＷ１，ＳＷ１１，ＳＷ１２…スイッチ（第１のスイッチ）、
ＳＷ２，ＳＷ２１，ＳＷ２２…スイッチ（第２のスイッチ）、
ＳＷ３，ＳＷ３１，ＳＷ３２…スイッチ（第３のスイッチ）、
ＳＷ４，ＳＷ４１，ＳＷ４２…スイッチ（第４のスイッチ）、
ＳＷａ〜ＳＷｇ，ＳＷａ１〜ＳＷｇ１，ＳＷａ２〜ＳＷｇ２，ＳＷｒ１〜ＳＷｒ６，ＳＷ
ｘ１…スイッチ、 ＳＷｚ，ＳＷｚａ…出力スイッチ（第５のスイッチ）、
Ｖｉｎ…入力電圧、 Ｖｏｕｔ…出力電圧
【技術分野】
【０００１】
本発明は、スイッチトキャパシター積分回路、フィルター回路、多出力フィルター回路
、物理量測定装置、及び電子機器等に関する。
【背景技術】
【０００２】
従来より、角速度等の物理量を測定するセンサー回路（広義には、物理量測定装置）は
、カメラ機器の手振れ補正、ナビゲーションやデッドレコニング等の位置情報検出、及び
モーションアナライザー等の身体運動の検出等に用いられる。このようなセンサー回路に
は、例えば極めて低いカットオフ周波数を有するフィルター回路が内蔵される。例えば特
許文献１〜特許文献３には、スイッチトキャパシター（Switched Capacitor：以下、ＳＣ
）回路により構成され、極めて低いカットオフ周波数を有するフィルター回路が開示され
ている。特許文献１〜特許文献３に開示されたフィルター回路によれば、演算増幅器の入
力容量と積分容量の比を大きくすることなく、極めて低いカットオフ周波数のフィルター
回路を高精度に実現することができる。
【０００３】
ところで、この種のセンサー回路の用途が広まり、センサー回路には、速い動きや遅い
動きにも対応することが求められている。そのため、センサー回路には、ゲイン及び検出
範囲が異なる複数の検出信号を出力することが望まれる。そこで、特許文献１〜特許文献
３に開示されたフィルター回路を複数用いて、多出力が可能な構成とすることが考えられ
る。ところが、特許文献１〜特許文献３に開示されたフィルター回路を複数用いた場合、
集積化に伴う面積や消費電流の増大、各フィルター回路を構成する演算増幅器のオフセッ
トのずれという問題を招く。
【０００４】
また、この種のセンサー回路には、更なる高精度化及び高安定化の観点から、特に低周
波数帯域における雑音低減が求められている。例えば非特許文献１及び非特許文献２には
、雑音を低減することができるＳＣ回路が開示されている。非特許文献１には、いわゆる
相関ダブル・サンプリング（Correlated Double-Sampling：以下、ＣＤＳ）積分器が開示
されている。非特許文献２には、いわゆるCapacitive-Reset Gain回路が開示されている
。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２００６１８号公報
【特許文献２】特開２０１０−１７７７３４号公報
【特許文献３】特開２０１０−１７７７９１号公報
【非特許文献】
【０００６】
【非特許文献１】K.NAGARAJ, T.R.VISWANATHAN,K.SINGHAL, and J.VLACH, "Switched-Capacitor Circuits with ReducedSensitivity to Amplifier Gain", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS,VOL.CAS-34, No.5, pp.571-574, May, 1987
【非特許文献２】H.MATSUMOTO, and W.WATANABE, "SPIKE-FREESWITCHED-CAPACITOR CIRCUITS", ELECTRONICS LETTERS, Vol.23, No.8,pp.428-429, 9th April, 1987
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１〜特許文献３に開示されたフィルター回路に、非特許文献１
及び非特許文献２に開示されたＳＣ回路を単純に適用したとしても、低周波数帯域の雑音
の影響を十分に小さくすることができないという問題がある。
【０００８】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態
様によれば、低周波数帯域の雑音の影響をより一層小さくすることができるスイッチトキ
ャパシター積分回路、フィルター回路、多出力フィルター回路、物理量測定装置、及び電
子機器等を提供することができる。
【課題を解決するための手段】
【０００９】
（１）本発明の第１の態様は、スイッチトキャパシター積分回路が、第１の容量と第２
の容量とを有する電圧電荷変換回路と、前記第１の容量に充電された電荷を積分する電荷
積分回路とを含み、前記電圧電荷変換回路は、第１の期間において、前記第１の容量に充
電された電荷を転送すると共に、入力信号に対応した電荷を前記第２の容量に充電し、第
２の期間において、前記第２の容量に充電された電荷の一部を前記第１の容量に充電する
と共に、前記入力信号に対応した電荷を前記第１の容量に充電し、前記電荷積分回路は、
演算増幅器と、一端が前記演算増幅器の第１の入力端子に接続されるオフセットキャンセ
ル容量と、第３の期間において前記オフセットキャンセル容量の他端と前記第１の容量の
一端とを電気的に接続する第１のスイッチと、第４の期間において前記オフセットキャン
セル容量の他端を接地電位に接続する第２のスイッチとを含む。
【００１０】
本態様においては、演算増幅器の第１の入力端子にオフセットキャンセル容量を接続し
、第１のスイッチ及び第２のスイッチにより、オフセットキャンセル容量の他端を第１の
容量の一端に接続したり接地電位と電気的に接続したりするようにしている。即ち、電圧
電荷変換回路からの電荷の非転送期間において電気的に遮断し、オフセットキャンセル容
量の他端を接地電位に接続するように構成される。これにより、オフセットキャンセル容
量の他端を、電荷の非転送期間においても積分動作に寄与させることができ、該非転送期
間においてオフセットキャンセル容量に、目的とする電荷を充電させることができるよう
になる。この結果、低周波成分の雑音を確実にキャンセルする構成を実現でき、低周波数
帯域の雑音の影響をより一層小さくすることができるスイッチトキャパシター積分回路を
提供することができるようになる。
【００１１】
（２）本発明の第２の態様に係るスイッチトキャパシター積分回路では、第１の態様に
おいて、前記電荷積分回路は、一端が前記演算増幅器の出力端子に接続される積分容量と
、前記第３の期間において前記積分容量の他端と前記第１の入力端子とを電気的に接続す
る第３のスイッチと、前記第４の期間において前記積分容量の他端と前記オフセットキャ
ンセル容量の他端とを電気的に接続する第４のスイッチとを含む。
【００１２】
本態様によれば、第３にスイッチ及び第４のスイッチを追加することにより、演算増幅
器及び積分容量を用いた積分動作において、低周波数帯域の雑音の影響をより一層小さく
することができるようになる。
【００１３】
（３）本発明の第３の態様に係るスイッチトキャパシター積分回路では、第１の態様又
は第２の態様において、前記第１の期間及び前記第３の期間は、第１のクロックに基づい
て規定される期間であり、前記第２の期間及び前記第４の期間は、前記第１のクロックと
逆相の第２のクロックに基づいて規定される期間である。
【００１４】
本態様によれば、２相クロックのいずれかによりオンオフ制御されるスイッチを用いた
スイッチトキャパシター積分回路を提供することができる。これにより、非常に簡素な制
御及び構成により、低周波数帯域の雑音の影響をより一層小さくすることができるスイッ
チトキャパシター積分回路を提供することができるようになる。
【００１５】
（４）本発明の第４の態様に係るスイッチトキャパシター積分回路は、第３の態様にお
いて、前記第１の期間において、前記スイッチトキャパシター積分回路の出力として前記
電荷積分回路の出力信号を出力する第５のスイッチを含む。
【００１６】
本態様によれば、第２の期間における電荷積分回路の出力信号の伝搬を抑えることがで
きるので、低周波数帯域の雑音の影響を更に小さくすることができるスイッチトキャパシ
ター積分回路を提供することができるようになる。
【００１７】
（５）本発明の第５の態様は、フィルター回路が、第１のスイッチトキャパシター積分
回路と、前記第１のスイッチトキャパシター積分回路の前段側又は後段側に接続される第
２のスイッチトキャパシター積分回路と、前記第１のスイッチトキャパシター積分回路及
び前記第２のスイッチトキャパシター積分回路のうち後段側のスイッチトキャパシター積
分回路から前段側のスイッチトキャパシター積分回路の帰還経路に挿入される第１の帰還
容量と、前記第２の期間において初期化され、前記第１の期間において前記第１の帰還容
量と並列に設けられる第２の帰還容量とを含み、前記第１のスイッチキャパシター積分回
路及び前記第２のスイッチトキャパシター積分回路の少なくとも一方は、第３の態様に係
るスイッチトキャパシター積分回路である。
【００１８】
本態様によれば、低周波成分の雑音を確実にキャンセルする構成を有するスイッチトキ
ャパシター積分回路を用いて低域通過型フィルターの機能を実現することができる。これ
により、低周波数帯域の雑音の影響をより一層小さくすることができるフィルター回路を
提供することができるようになる。
【００１９】
（６）本発明の第６の態様に係るフィルター回路は、第５の態様において、前記第１の
帰還容量を介した帰還経路に挿入され、前記第１の期間において導通し、前記第２の期間
において遮断される第５のスイッチとを含む。
【００２０】
本態様においては、第１の期間において、後段側のスイッチトキャパシター積分回路の
出力信号を、第１の帰還容量を介して前段側に帰還させることができる。これにより、低
周波数帯域の雑音の影響を更に小さくすることができるフィルター回路を提供することが
できるようになる。
【００２１】
（７）本発明の第７の態様に係るフィルター回路は、第１の態様乃至第４の態様のいず
れか記載のスイッチトキャパシター積分回路を含む。
【００２２】
本態様によれば、低周波数帯域の雑音の影響をより一層小さくすることができるフィル
ター回路を提供することができるようになる。
【００２３】
（８）本発明の第８の態様は、フィルター回路が、第１のスイッチトキャパシター積分
回路と、相関ダブル・サンプリング積分器を有し、前記第１のスイッチトキャパシター積
分回路の後段側に配置され、第１の期間で電荷を積分するスイッチトキャパシター積分回
路と、前記スイッチトキャパシター積分回路の出力と前記第１のスイッチトキャパシター
積分回路の所与のノードとの間に挿入される帰還容量と、前記第１の期間において、前記
スイッチトキャパシター積分回路の出力と前記帰還容量の一端とを電気的に接続するスイ
ッチとを含む。
【００２４】
本態様においては、相関ダブル・サンプリング積分器により低周波成分の雑音をキャン
セルする構成を有するスイッチトキャパシター積分回路を用いて低域通過型フィルターの
機能を実現することができる。また、スイッチにより、雑音成分が小さい出力信号のみを
帰還させることができるので、低周波数帯域の雑音の影響を更に小さくすることができる
ようになる。これにより、低周波数帯域の雑音の影響をより一層小さくすることができる
フィルター回路を提供することができるようになる。
【００２５】
（９）本発明の第９の態様は、フィルター回路が、第１のスイッチトキャパシター積分
回路と、相関ダブル・サンプリング積分器を有し、前記第１のスイッチトキャパシター積
分回路の後段側に配置され、第１の期間で電荷を積分するスイッチトキャパシター積分回
路と、前記スイッチトキャパシター積分回路の出力と前記第１のスイッチトキャパシター
積分回路の所与のノードとの間に挿入される帰還容量と、前記第１の期間において、前記
ノードと前記帰還容量の一端とを電気的に接続するスイッチとを含む。
【００２６】
本態様においては、相関ダブル・サンプリング積分器により低周波成分の雑音をキャン
セルする構成を有するスイッチトキャパシター積分回路を用いて低域通過型フィルターの
機能を実現することができる。また、スイッチにより、雑音成分が小さい出力信号のみを
帰還させることができるので、低周波数帯域の雑音の影響を更に小さくすることができる
ようになる。これにより、低周波数帯域の雑音の影響をより一層小さくすることができる
フィルター回路を提供することができるようになる。
【００２７】
（１０）本発明の第１０の態様に係るフィルター回路は、第５の態様乃至第９の態様の
いずれか記載のフィルター回路を含む高次のフィルター回路である。
【００２８】
本態様によれば、低周波数帯域の雑音の影響をより一層小さくすることができる高次の
フィルター回路を提供することができるようになる。
【００２９】
（１１）本発明の第１１の態様は、多出力フィルター回路が、第５の態様乃至第１０の
態様のいずれか記載のフィルター回路と、前記フィルター回路の出力に接続され、前記フ
ィルター回路の出力を減衰させる減衰回路とを含む。
【００３０】
本態様によれば、フィルター回路により、低周波数帯域の雑音の影響をより一層小さく
、且つゲインが異なる複数の出力が可能な多出力フィルター回路を提供することができる
ようになる。
【００３１】
（１２）本発明の第１２の態様に係る多出力フィルター回路は、第１１の態様において
、前記減衰回路は、演算増幅器と、一端が前記演算増幅器の反転入力端子に電気的に接続
される第１の入力容量と、一端が前記演算増幅器の反転入力端子に電気的に接続される第
１の積分容量と、一端が前記演算増幅器の出力端子に電気的に接続される第２の積分容量
とを含み、前記第１の入力容量は、前記第１の期間において他端が前記フィルター回路の
出力に電気的に接続され、前記第２の期間において他端が接地電位と電気的に接続され、
前記第１の積分容量は、前記第１の期間において他端が接地電位と電気的に接続され、前
記第２の期間において前記演算増幅器の出力端子に電気的に接続され、前記第２の積分容
量は、前記第１の期間において他端が前記反転入力端子に電気的に接続され、前記第２の
期間において他端が接地電位と電気的に接続される。
【００３２】
本態様によれば、減衰回路において、演算増幅器からの雑音伝達を抑え、特に低周波数
帯域において雑音の影響をより一層小さくする出力が可能な多出力フィルター回路を提供
することができるようになる。
【００３３】
（１３）本発明の第１３の態様は、物理量測定装置が、振動子と、前記振動子と発振ル
ープを形成し、該振動子に駆動振動を励振する駆動回路と、第１１の態様又は第１２の態
様に係る多出力フィルター回路を有し、前記振動子に励振される駆動振動及び測定すべき
物理量に応じて第１の検出信号及び第２の検出信号を出力する検出回路とを含み、前記検
出回路は、前記ファイルター回路の出力を前記第１の検出信号として出力し、前記減衰回
路の出力を前記第２の検出信号として出力する。
【００３４】
本態様によれば、低周波数帯域の雑音の影響をより一層小さくしながら、ゲイン及び検
出範囲が異なる複数の検出信号を出力する物理量測定装置を提供することができるように
なる。
【００３５】
（１４）本発明の第１４の態様は、電子機器が、第１の態様乃至第４の態様のいずれか
のスイッチトキャパシター積分回路を含む。
【００３６】
本態様によれば、低周波数帯域の雑音の影響をより一層小さくするスイッチトキャパシ
ター積分回路が適用された電子機器を提供することができるようになる。
【００３７】
（１５）本発明の第１５の態様は、電子機器が、第１３の態様に係る物理量測定装置を
含む。
【００３８】
本態様によれば、低周波数帯域の雑音の影響をより一層小さくしながら、ゲイン及び検
出範囲が異なる複数の検出信号の出力に基づいたセンシングが可能な電子機器を提供する
ことができるようになる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態に係るＳＣ積分回路の構成例の回路図。
【図２】図２（Ａ）は、第１の期間における図１のＳＣ積分回路の動作説明図。図２（Ｂ）は、第２の期間における図１のＳＣ積分回路の動作説明図。
【図３】本実施形態の比較例におけるＳＣ積分回路の構成例の回路図。
【図４】図１のＳＣ積分回路１０と図３のＳＣ積分回路のＮＴＦの計算結果及びシミュレーション結果の一例を示す図。
【図５】本実施形態のＳＣ積分回路を適用した２次のＬＰＦの構成例の回路図。
【図６】本実施形態の比較例における２次のＬＰＦの構成例の回路図。
【図７】図７（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性のシミュレーション結果の一例を示す図。図７（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性のシミュレーション結果の一例を示す図。
【図８】本実施形態における多出力フィルター回路の構成例の回路図。
【図９】図８の減衰回路の構成例の回路図。
【図１０】図１０（Ａ）は、第１の期間における減衰回路の動作説明図。図１０（Ｂ）は、第２の期間における減衰回路の動作説明図。
【図１１】図１１（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性のシミュレーション結果の一例を示す図。図１１（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性のシミュレーション結果の一例を示す図。図１１（Ｃ）は、演算増幅器ＡＭＰ３からの雑音伝達特性のシミュレーション結果の一例を示す図。
【図１２】本実施形態の第１の変形例における２次のＬＰＦの構成例の回路図。
【図１３】本実施形態の第２の変形例における２次のＬＰＦの構成例の回路図。
【図１４】図１４（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性の一例を示す図。図１４（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性の一例を示す図。
【図１５】本実施形態の第３の変形例における２次のＬＰＦの構成例の回路図。
【図１６】本実施形態の第４の変形例における２次のＬＰＦの構成例の回路図。
【図１７】図１７（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性の一例を示す図。図１４（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性の一例を示す図。
【図１８】本実施形態の第５の変形例における２次のＬＰＦの構成例の回路図。
【図１９】図１９（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性の一例を示す図。図１９（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性の一例を示す図。
【図２０】本実施形態の第６の変形例における２次のＬＰＦの構成例の回路図。
【図２１】図２１（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性の一例を示す図。図２１（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性の一例を示す図。
【図２２】本実施形態又はその変形例におけるＬＰＦが適用された多出力フィルター回路を有するセンサー回路の構成例を示す図。
【図２３】本実施形態における電子機器のハードウェア構成例のブロック図。
【発明を実施するための形態】
【００４０】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明す
る実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではな
い。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件
であるとは限らない。
【００４１】
〔ＳＣ積分回路〕
図１に、本発明の一実施形態に係るＳＣ積分回路の構成例の回路図を示す。
本実施形態におけるＳＣ積分回路１０は、電圧電荷変換回路２０と、電荷積分回路３０
とを備えている。また、ＳＣ積分回路１０は、出力スイッチＳＷｚを備えることができる
。電圧電荷変換回路２０には、入力信号としての入力電圧Ｖｉｎが入力され、入力電圧Ｖ
ｉｎに対応した電荷に変換する。電荷積分回路３０は、電圧電荷変換回路２０によって変
換された電荷を積分する。出力スイッチＳＷｚは、オンに制御されたとき電荷積分回路３
０の出力信号をＳＣ積分回路１０の出力である出力電圧Ｖｏｕｔとして出力する。出力ス
イッチＳＷｚは、オフに制御されたとき電荷積分回路３０の出力とＳＣ積分回路１０の出
力とを電気的に遮断する。
【００４２】
電圧電荷変換回路２０は、第１の入力容量Ｃ１（第１の容量）と、第２の入力容量Ｃ２
（第２の容量）とを備えている。電圧電荷変換回路２０は、第１の期間Ｔ１において、第
１の入力容量Ｃ１に充電された電荷を電荷積分回路３０に転送すると共に、入力電圧Ｖｉ
ｎに対応した電荷を第２の入力容量Ｃ２に充電する。また電圧電荷変換回路２０は、第２
の期間Ｔ２において、第２の入力容量Ｃ２に充電された電荷の一部を第１の入力容量Ｃ１
に充電すると共に、入力電圧Ｖｉｎに対応した電荷を第１の入力容量Ｃ１に充電する。こ
こで、第２の期間Ｔ２は、第１の期間Ｔ１に続く期間である。
【００４３】
電荷積分回路３０は、演算増幅器ＡＭＰと、一端が演算増幅器ＡＭＰの反転入力端子（
第１の入力端子）に接続されるオフセットキャンセル容量Ｃｏｆｆと、第１のスイッチＳ
Ｗ１と、第２のスイッチＳＷ２とを備えている。電荷積分回路３０は、第３の期間Ｔ３に
おいて、第１のスイッチＳＷ１が、オフセットキャンセル容量Ｃｏｆｆの他端（ノードＮ
Ｄ）と第１の入力容量Ｃ１の一端とを電気的に接続する。また、第４の期間Ｔ４において
、第２のスイッチＳＷ２が、オフセットキャンセル容量Ｃｏｆｆの他端を接地電位と電気
的に接続する。ここで、第３の期間Ｔ３は、第２の期間Ｔ２に続く期間であり、第４の期
間Ｔ４は、第３の期間Ｔ３に続く期間である。
【００４４】
出力スイッチＳＷｚ（第５のスイッチ）は、演算増幅器ＡＭＰの出力端子とＳＣ積分回
路１０の出力端子との間に挿入される。出力スイッチＳＷｚは、第３の期間Ｔ３において
、演算増幅器ＡＭＰの出力端子をＳＣ積分回路１０の出力端子と電気的に接続する。
【００４５】
このような電圧電荷変換回路２０は、第１の入力容量Ｃ１及び第２の入力容量Ｃ２の他
にスイッチＳＷａ〜ＳＷｆを備えることができる。スイッチＳＷａ〜ＳＷｆは、第１の入
力容量Ｃ１及び第２の入力容量Ｃ２の接続を切り替える。スイッチＳＷａ〜ＳＷｆは、そ
れぞれ２相クロックのいずれか一方によりオンオフ制御される。図１の電圧電荷変換回路
２０を構成する各スイッチには、「１」と表記されるスイッチと、「２」と表記されるス
イッチの２種類がある。「１」と表記されるスイッチは、第１のクロックＣＬＫ１がＨレ
ベルのとき（第１の期間）に動作するスイッチ（第１のフェーズスイッチ）である。「２
」と表記されるスイッチは、第１のクロックＣＬＫ１と逆相の第２のクロックＣＬＫ２が
Ｈレベルのとき（第２の期間）に動作するスイッチ（第２のフェーズスイッチ）である。
【００４６】
図１において、スイッチＳＷａは、入力電圧Ｖｉｎが入力される入力端子と第１の入力
容量Ｃ１の他端との間に挿入される。スイッチＳＷｂは、第１の入力容量Ｃ１の他端と接
地電位（接地点）との間に挿入される。スイッチＳＷｃは、入力端子と第２の入力容量Ｃ
２の一端との間に挿入される。スイッチＳＷｄは、第２の入力容量Ｃ２の一端と接地電位
との間に挿入される。スイッチＳＷｅは、第１の入力容量Ｃ１の一端と第２の入力容量Ｃ
２の他端との間に挿入される。スイッチＳＷｆは、第２の入力容量Ｃ２の他端と接地電位
との間に挿入される。
【００４７】
電荷積分回路３０は、演算増幅器ＡＭＰ、オフセットキャンセル容量Ｃｏｆｆ、第１の
スイッチＳＷ１、及び第２のスイッチＳＷ２の他に、積分容量Ｃｓと、第３のスイッチＳ
Ｗ３と、第４のスイッチＳＷ４とを備えることができる。積分容量Ｃｓの一端は、演算増
幅器ＡＭＰの出力端子に接続される。第３のスイッチＳＷ３は、第３の期間Ｔ３において
積分容量Ｃｓの他端とオフセットキャンセル容量Ｃｏｆｆの他端とを電気的に接続する。
第４のスイッチＳＷ４は、第４の期間Ｔ４において積分容量Ｃｓの他端と演算増幅器ＡＭ
Ｐの反転入力端子とを電気的に接続する。
【００４８】
第１のスイッチＳＷ１〜第４のスイッチＳＷ４は、それぞれ２相クロックのいずれか一
方によりオンオフ制御される。図１の電荷積分回路３０を構成する各スイッチには、「３
」と表記されるスイッチと、「４」と表記されるスイッチの２種類がある。「３」と表記
されるスイッチは、第３のクロックＣＬＫ３がＨレベルのとき（第３の期間）に動作する
スイッチ（第３のフェーズスイッチ）である。「４」と表記されるスイッチは、第３のク
ロックＣＬＫ３と逆相の第４のクロックＣＬＫ４がＨレベルのとき（第４の期間）に動作
するスイッチ（第４のフェーズスイッチ）である。なお、第３の期間Ｔ３が第１のクロッ
クＣＬＫ１がＨレベルの期間、第４の期間Ｔ４が第２のクロックＣＬＫ２がＨレベルの期
間とすることで、第１のクロックＣＬＫ１及び第２のクロックＣＬＫ２のみでＳＣ積分動
作を実現することができる。そのため、以下では、Ｔ１＝Ｔ３、Ｔ２＝Ｔ４として説明す
る。
【００４９】
図２（Ａ）、図２（Ｂ）に、図１のＳＣ積分回路１０の動作説明図を示す。図２（Ａ）
は、第１の期間Ｔ１におけるＳＣ積分回路の構成の概要を表す。図２（Ｂ）は、第２の期
間Ｔ２におけるＳＣ積分回路の構成の概要を表す。図２（Ａ）及び図２（Ｂ）において、
図１と同様の部分には同一符号を付し、適宜説明を省略する。
【００５０】
電圧電荷変換回路２０は、図２（Ａ）に示すように、第１の期間Ｔ１では、その時点に
おいて第１の入力容量Ｃ１に充電された電荷を電荷積分回路３０に転送する。このとき、
第２の入力容量Ｃ２には入力電圧Ｖｉｎが印加され、第２の入力容量Ｃ２に入力電圧Ｖｉ
ｎに対応した電荷が充電される。その後、第２の期間Ｔ２では、図２（Ｂ）に示すように
、第１の入力容量Ｃ１及び第２の入力容量Ｃ２が直列に接続され、第２の入力容量Ｃ２に
充電された電荷の一部が第１の入力容量Ｃ１に充電される。このとき、第１の入力容量Ｃ
１にも、入力電圧Ｖｉｎに対応した電荷が第１の入力容量Ｃ１に充電される。その後、再
び、図２（Ａ）に示す構成となり、第１の入力容量Ｃ１に充電された電荷が電荷積分回路
３０に転送される。
【００５１】
このように、電圧電荷変換回路２０は、入力容量に充電された電荷の一部のみを転送し
、残りの電荷を電圧電荷変換回路２０に留める。これにより、電荷積分回路３０に転送さ
れる電荷量を減少させる。その結果、電圧電荷変換回路２０を通過する電荷量が絞られた
ことに相当し、電圧電荷変換回路２０全体で考えると容量を小さく見せることができる。
そのため、極端に小さなサイズのキャパシターを用いることなく余裕のあるサイズの容量
を用いて、見かけ上、より小さな容量を高精度に実現することができる。従って、ＳＣ積
分回路１０によれば、カットオフ周波数を極めて低くするために、第１の入力容量Ｃ１及
び第２の入力容量Ｃ２と演算増幅器ＡＭＰの積分容量Ｃｓの比（素子係数）を大きくする
ことなく、高精度に実現することができる。
【００５２】
また、電荷積分回路３０では、オフセットキャンセル容量Ｃｏｆｆの両端に印加される
電圧Ｖ１が、第２の期間Ｔ２から第１の期間Ｔ１への遷移時において変化しない。即ち、
電荷積分回路３０は、非特許文献１に開示されたＣＤＳ積分回路と同様に、まず第２の期
間Ｔ２において、演算増幅器ＡＭＰのオフセット電圧や雑音に対応した雑音電荷をオフセ
ットキャンセル容量Ｃｏｆｆに充電する。その後、電荷積分回路３０は、第１の期間Ｔ１
において、積分動作時に該雑音電荷に対応した電圧分をキャンセルする。このように、電
荷積分回路３０による積分動作において、演算増幅器ＡＭＰのオフセット電圧の影響を無
くすことができる。
【００５３】
更に、電荷積分回路３０は、第１のスイッチＳＷ１及び第２のスイッチＳＷ２を設け、
電圧電荷変換回路２０からの電荷の非転送期間において電気的に遮断し、オフセットキャ
ンセル容量Ｃｏｆｆの他端（ノードＮＤ）を接地電位に接続するように構成される。これ
により、非特許文献１に開示されたＣＤＳ積分回路では単純に電荷の転送と接地を繰り返
すためのノードＮＤを電荷の非転送期間においても積分動作に寄与させることができるよ
うになる。更に、該非転送期間においてオフセットキャンセル容量Ｃｏｆｆに、目的とす
る電荷を充電させることができるようになる。この結果、低周波成分の雑音を確実にキャ
ンセルする構成を実現することができる。
【００５４】
ここで、本実施形態の比較例を基準に、図１のＳＣ積分回路１０の伝達関数について説
明する。なお、以下では、説明の便宜上、第２の入力容量Ｃ２の容量値が、第１の入力容
量Ｃ１の容量値と等しいものとする。
【００５５】
図３に、本実施形態の比較例におけるＳＣ積分回路の構成例の回路図を示す。図３は、
図１のＳＣ積分回路１０においてオフセットキャンセル容量Ｃｏｆｆ等が省略された構成
を有するＳＣ積分回路の回路図を表す。なお、図３において、図１と同様の部分には同一
符号を付し、適宜説明を省略する。
【００５６】
本比較例におけるＳＣ積分回路１０ａの構成が図１に示すＳＣ積分回路１０の構成と異
なる点は、スイッチＳＷ１〜ＳＷ４、オフセットキャンセル容量Ｃｏｆｆ、及び出力スイ
ッチＳＷｚが省略され、スイッチＳＷｇが追加された点である。このような構成を有する
ＳＣ積分回路１０ａの入力電圧Ｖｉｎの出力への信号伝達関数（Signal Transfer Functi
on：以下、ＳＴＦ）と、演算増幅器ＡＭＰによる雑音の出力への雑音伝達関数（Noise Tr
ansfer Function：以下、ＮＴＦ）は、次式のように与えられる。
【数１】
【００５７】
これに対して、図１に示すＳＣ積分回路１０の入力電圧Ｖｉｎの出力へのＳＴＦと、演
算増幅器ＡＭＰによる雑音の出力へのＮＴＦは、次式のように与えられる。なお、式（２
）は、第１の期間Ｔ１におけるＳＴＦ及びＮＴＦを表している。上記のように、電荷積分
回路３０は、第２の期間Ｔ２（第４の期間Ｔ４）においてオフセットキャンセル容量Ｃｏ
ｆｆに雑音電荷を充電し、第１の期間Ｔ１（第３の期間Ｔ３）において雑音電荷に対応し
た電圧分のキャンセルを行う。そのため、第１の期間Ｔ１（第３の期間Ｔ３）においての
み、雑音電荷に対応した電圧分をキャンセルすることができることを表している。従って
、式（２）は、第１の期間Ｔ１（第３の期間Ｔ３）のＳＴＦ及びＮＴＦのみを表し、正し
い出力が得られない第２の期間Ｔ２（第４の期間Ｔ４）のＳＴＦ及びＮＴＦについては考
慮していない。
【数２】
【００５８】
式（１）及び式（２）を比較すると、式（２）のＣｏｆｆ／Ｃｓが小さいほど雑音の伝
達量を減少させることができ、（１−ｚ−１／２）は低周波数帯域ほど０に近づくことを
表す。即ち、電荷積分回路３０によれば、演算増幅器ＡＭＰで発生する雑音の低周波成分
を低減することができ、オフセットキャンセル容量Ｃｏｆｆの容量値に対して積分容量Ｃ
ｓの容量値を大きくすることで雑音の影響をより一層小さくすることができる。
【００５９】
図４に、図１のＳＣ積分回路１０と図３のＳＣ積分回路１０ａのＮＴＦの計算結果及び
シミュレーション結果の一例を示す。図４は、横軸に周波数、縦軸に雑音レベルを表す。
図４では、図１のＳＣ積分回路１０のＮＴＦの計算結果（図４のＳ１）を実線で表し、シ
ミュレーション結果をポイントで表している。また、図４では、図３のＳＣ積分回路１０
ａのＮＴＦの計算結果（図４のＳ２）を破線で表し、シミュレーション結果をポイントで
表している。
【００６０】
図４では、図１又は図３における第１の入力容量Ｃ１の容量値を０．１ｐＦ、第２の入
力容量Ｃ２の容量値を０．１ｐＦ、オフセットキャンセル容量Ｃｏｆｆの容量値を０．１
ｐＦ、積分容量Ｃｓの容量値を４．０１４ｐＦとして計算している。図４に示すように、
Ｓ１は、低周波数帯域ほど雑音レベルが小さくなり、図１のＳＣ積分回路１０によれば、
演算増幅器ＡＭＰで発生する雑音の低周波成分を低減することができる。
【００６１】
〔２次の低域通過型フィルター〕
本実施形態のＳＣ積分回路１０を適用することで、特に低周波数帯域の雑音の影響をよ
り一層低減させることができる２次の低域通過型フィルター（Low Pass Filter：以下、
ＬＰＦ）を提供することができる。
【００６２】
図５に、本実施形態のＳＣ積分回路１０を適用した２次のＬＰＦの構成例の回路図を示
す。
ＬＰＦ１００は、第１のＳＣ積分回路１１０と、第２のＳＣ積分回路１２０と、第１の
帰還容量ＣＲ１と、第２の帰還容量ＣＲ２とを備えている。第１のＳＣ積分回路１１０及
び第２のＳＣ積分回路１２０の各々は、図１のＳＣ積分回路１０と同様の構成（但し、出
力スイッチＳＷｚが省略された構成）を有し、第１のＳＣ積分回路１１０は第２のＳＣ積
分回路１２０の逆相で積分動作を行う。即ち、ＬＰＦ１００は、第１のＳＣ積分回路と、
第２のＳＣ積分回路と、帰還容量と、出力スイッチとを備えることができる。ここで、第
２のＳＣ積分回路は、ＣＤＳ積分器を有し、第１のＳＣ積分回路の後段側に配置され第１
の期間で電荷を積分する。帰還容量は、第２のＳＣ積分回路の出力と第１のＳＣ積分回路
の所与のノードとの間に挿入される。出力スイッチは、第１の期間において第２のＳＣ積
分回路の出力と帰還容量の一端とを電気的に接続する。
【００６３】
具体的には、スイッチＳＷａ１，ＳＷａ２は、スイッチＳＷａに対応する。スイッチＳ
Ｗｂ１，ＳＷｂ２は、スイッチＳＷｂに対応する。スイッチＳＷｃ１，ＳＷｃ２は、スイ
ッチＳＷｃに対応する。スイッチＳＷｄ１，ＳＷｄ２は、スイッチＳＷｄに対応する。ス
イッチＳＷｅ１，ＳＷｅ２は、スイッチＳＷｅに対応する。スイッチＳＷｆ１，ＳＷｆ２
は、スイッチＳＷｆに対応する。第１の入力容量Ｃ１１，Ｃ１２は、第１の入力容量Ｃ１
に対応する。第１の入力容量Ｃ１１の容量値は、ｋＧ（ｋはゲイン）である。第１の入力
容量Ｃ１２の容量値は、Ａである。第２の入力容量Ｃ２１，Ｃ２２は、第２の入力容量Ｃ
２に対応する。第２の入力容量Ｃ２１の容量値は、ｋＧである。第２の入力容量Ｃ２２の
容量値は、Ａである。スイッチＳＷ１１，ＳＷ１２は、スイッチＳＷ１に対応する。スイ
ッチＳＷ２１，ＳＷ２２は、スイッチＳＷ２に対応する。スイッチＳＷ３１，ＳＷ３２は
、スイッチＳＷ３に対応する。スイッチＳＷ４１，ＳＷ４２は、スイッチＳＷ４に対応す
る。積分容量Ｃｓ１，Ｃｓ２は、積分容量Ｃｓに対応する。積分容量Ｃｓ１の容量値は、
Ｄである。積分容量Ｃｓ２の容量値は、Ｂである。演算増幅器ＡＭＰ１，ＡＭＰ２は、演
算増幅器ＡＭＰに対応する。
【００６４】
第１の帰還容量ＣＲ１は、容量値がＥであり、一端が出力スイッチＳＷｚ（第５のスイ
ッチ）を介して、第２のＳＣ積分回路１２０を構成する演算増幅器ＡＭＰ２の出力端子に
接続される。第１の帰還容量ＣＲ１の他端は、第１のＳＣ積分回路１１０を構成する積分
容量Ｃｓ１の一端に接続される。出力スイッチＳＷｚは、第１の期間Ｔ１においてオンと
なり、第２の期間Ｔ２においてオフとなる。即ち、出力スイッチＳＷｚは、第１の期間Ｔ
１において、第２のＳＣ積分回路１２０の出力端子と第１の帰還容量ＣＲ１の一端とを電
気的に接続する。また、出力スイッチＳＷｚは、第２の期間Ｔ２において第１の帰還容量
ＣＲ１の一端と第２のＳＣ積分回路１２０の出力端子とを電気的に遮断する。
【００６５】
第２の帰還容量ＣＲ２は、容量値がＣであり、第２の期間Ｔ２において電荷量が初期化
され、第１の期間Ｔ１において第１の帰還容量ＣＲ１と並列に設けられる。そのため、Ｌ
ＰＦ１００には、第１の期間Ｔ１において第２の帰還容量ＣＲ２の一端と演算増幅器ＡＭ
Ｐ２の出力端子とを電気的に接続するスイッチと、第２の期間Ｔ２において第２の帰還容
量ＣＲ２の一端と接地電位とを電気的に接続するスイッチとが設けられる。また、ＬＰＦ
１００には、第１の期間Ｔ１において第２の帰還容量ＣＲ２の他端と積分容量Ｃｓ１の一
端とを電気的に接続するスイッチと、第２の期間Ｔ２において第２の帰還容量ＣＲ２の他
端と接地電位とを電気的に接続するスイッチとが設けられる。
【００６６】
ここで、本実施形態の比較例を基準に、図５のＬＰＦ１００について説明する。
【００６７】
図６に、本実施形態の比較例における２次のＬＰＦの構成例の回路図を示す。図６は、
図５のＬＰＦ１００を構成する第１のＳＣ積分回路１１０及び第２のＳＣ積分回路１２０
の各々が図３のＳＣ積分回路１０ａにより構成されるＬＰＦを表す。なお、図６において
、図５の対応する容量については同一容量値であるものとする。
【００６８】
図６に示す構成を有する本比較例におけるＬＰＦ１９０の入力電圧Ｖｉｎの出力へのＳ
ＴＦは、図５に示すＬＰＦ１００の入力電圧Ｖｉｎの出力へのＳＴＦと同様であり、次式
のように与えられる。
【数３】
【００６９】
これに対し、ＬＰＦを構成する各演算増幅器からの雑音伝達特性は、次のように変化す
る。
【００７０】
図７（Ａ）、図７（Ｂ）に、図５のＬＰＦ１００と図６のＬＰＦ１９０のシミュレーシ
ョン結果の一例を示す。図７（Ａ）は、演算増幅器ＡＭＰ１からの雑音伝達特性のシミュ
レーション結果の一例を表す。図７（Ｂ）は、演算増幅器ＡＭＰ２からの雑音伝達特性の
シミュレーション結果の一例を表す。図７（Ａ）、図７（Ｂ）は、横軸に周波数、縦軸に
雑音レベルを表す。図７（Ａ）、図７（Ｂ）において、図５のＬＰＦ１００のシミュレー
ション結果（Ｓ３）を実線で表し、図６のＬＰＦ１９０のシミュレーション結果（Ｓ４）
を破線で表している。なお、図７（Ａ）、図７（Ｂ）では、図５及び図６のＡ＝Ｃ−Ｇ＝
０．１ｐＦ、Ｂ＝Ｄ＝４．０１４ｐＦ、Ｅ＝５．０６７ｐＦ、ｋ＝４．５２（＝１３．１
ｄＢ）、Ｔ＝１／５００００ｓ、カットオフ周波数ｆｃ＝２００Ｈｚ、Ｑ＝２−１／２と
して計算している。
【００７１】
図７（Ａ）に示すように、演算増幅器ＡＭＰ２から帰還される信号や入力電圧Ｖｉｎに
含まれる雑音が入力される演算増幅器ＡＭＰ１からの雑音は、低周波数帯域において減少
している。また、図７（Ｂ）に示すように、演算増幅器ＡＭＰ２からの雑音は、低周波数
帯域において減少している。従って、図５のＬＰＦ１００によれば、２次のＬＰＦを構成
する各演算増幅器で発生する雑音の低周波成分を低減することができるようになる。これ
により、ＬＰＦのより一層の高精度化及び高安定化に寄与することができるようになる。
【００７２】
〔多出力フィルター回路〕
上記のＬＰＦ等のフィルター回路が適用されるセンサー回路では、面積や消費電流の増
大、複数の演算増幅器のオフセットの違い等を招くことなく、ゲイン及び検出範囲が異な
る複数の検出信号を出力することが望まれる。そこで、本実施形態では、上記のフィルタ
ー回路（ＳＣ積分回路）を用いて、次のように多出力フィルター回路を構成することで、
ゲイン及び検出範囲が異なる複数の検出信号を出力する。これにより、面積や消費電流の
増大、複数の演算増幅器のオフセットの違い等を招くことなく、複数の検出信号を出力す
る多出力フィルター回路を提供することができるようになる。なお、以下では、２種類の
検出信号を出力する例を説明するが、３種類以上の検出信号を出力する場合も同様である
。
【００７３】
図８に、本実施形態における多出力フィルター回路の構成例の回路図を示す。図８にお
いて、図５と同様の部分には同一符号を付し、適宜説明を省略する。
【００７４】
本実施形態における多出力フィルター回路２００は、図５のＬＰＦ１００と、減衰回路
３００とを備えている。減衰回路３００の入力は、ＬＰＦ１００の出力端子（ＯＵＴ１）
に接続され、ＬＰＦ１００の出力を減衰させる。この多出力フィルター回路２００は、１
種類の入力信号（Ｖｉｎ）に対して、２種類の第１の検出信号Ｖｏｕｔ１及び第２の検出
信号Ｖｏｕｔ２を出力する。具体的には、多出力フィルター回路２００は、ＬＰＦ１００
の出力電圧を第１の検出信号Ｖｏｕｔ１として出力し、第１の検出信号Ｖｏｕｔ１を入力
とする減衰回路３００の出力電圧を第２の検出信号Ｖｏｕｔ２として出力する。
【００７５】
減衰回路３００を次のようなCapacitive-Reset Gain回路により構成することで、減衰
回路３００を構成する演算増幅器からの雑音伝達を抑えることができる。特に、低周波数
帯域において第２の検出信号Ｖｏｕｔ２として出力される出力端子への雑音伝達を大幅に
抑えることができる。図８では、例えば第２の期間Ｔ２においてCapacitive-Reset Gain
回路が雑音を抑えた出力を行う。そのため、多出力フィルター回路２００は、減衰回路３
００の出力に、第２のフェーズスイッチであるスイッチＳＷｘ１を介して出力容量Ｃｏｕ
ｔの一端が接続されて、第２の検出信号Ｖｏｕｔ２の電位を保持する構成を有している。
【００７６】
図９に、図８の減衰回路３００の構成例の回路図を示す。図９において、スイッチを図
１と同様に表記している。
【００７７】
減衰回路３００は、演算増幅器ＡＭＰ３と、入力容量Ｃｇ１（第１の入力容量）と、積
分容量Ｃｇ２（第１の積分容量），Ｃｇ３（第２の積分容量）とを備えたCapacitive-Res
et Gain回路である。入力容量Ｃｇ１の一端は、演算増幅器ＡＭＰ３の反転入力端子に電
気的に接続される。入力容量Ｃｇ１の他端は、第１の期間Ｔ１においてＬＰＦ１００の出
力に電気的に接続され、第２の期間Ｔ２において接地電位と電気的に接続される。積分容
量Ｃｇ２の一端は、演算増幅器ＡＭＰ３の反転入力端子に電気的に接続される。積分容量
Ｃｇ２の他端は、第１の期間Ｔ１において接地電位と電気的に接続され、第２の期間Ｔ２
において演算増幅器ＡＭＰ３の出力端子に電気的に接続される。積分容量Ｃｇ３の一端は
、演算増幅器ＡＭＰ３の出力端子に電気的に接続される。積分容量Ｃｇ３の他端は、第１
の期間Ｔ１において演算増幅器ＡＭＰ３の反転入力端子に電気的に接続され、第２の期間
Ｔ２において接地電位と電気的に接続される。図９に示す減衰回路３００は、入力容量Ｃ
ｇ１、積分容量Ｃｇ２，Ｃｇ３への電荷の充電及び放電が上記のように行われるようにス
イッチＳＷｒ１〜ＳＷｒ６を備え、各スイッチは図９に示すようなフェーズスイッチとし
て動作する。
【００７８】
図１０（Ａ）、図１０（Ｂ）に、図９の減衰回路３００の動作説明図を示す。図１０（
Ａ）は、第１の期間Ｔ１における減衰回路３００の構成の概要を表す。図１０（Ｂ）は、
第２の期間Ｔ２における減衰回路３００の構成の概要を表す。図１０（Ａ）及び図１０（
Ｂ）では、演算増幅器ＡＭＰ３の雑音電圧Ｖｎを発生する雑音源が演算増幅器ＡＭＰ３の
非反転入力端子に接続されるものとし、図９と同様の部分には同一符号を付し、適宜説明
を省略する。
【００７９】
減衰回路３００では、図１０（Ａ）に示すように、第１の期間Ｔ１において、入力容量
Ｃｇ１に、雑音電圧Ｖｎに対応した電荷が充電される。この入力容量Ｃｇ１に充電された
電荷量は、図１０（Ｂ）に示す第２の期間Ｔ２においても変化しない。従って、一端が入
力容量Ｃｇ１（演算増幅器ＡＭＰ３の反転入力端子）に接続される積分容量Ｃｇ２の他端
の電圧は、雑音電圧Ｖｎだけ低くなる。第２の期間Ｔ２では、積分容量Ｃｇ２の他端が演
算増幅器ＡＭＰ３の出力端子に接続されるため、演算増幅器ＡＭＰ３の出力電圧は雑音電
圧Ｖｎだけ低くなり、雑音電圧の影響が出力に反映されない。
【００８０】
このような減衰回路３００のＳＴＦは、ＬＰＦ１００の出力端子（減衰回路３００の入
力端子）ＯＵＴ１の電圧をＶｏｕｔ１、減衰回路３００の出力端子ＯＵＴ２の電圧をＶｏ
ｕｔ２とすると、次式のようになる。
【数４】
【００８１】
一方、ＮＴＦは、次式のように表される。
【数５】
【００８２】
式（５）において、ｚ−１／２は、低周波数帯域において１に近づくため、低周波数帯
域において減衰回路３００を構成する演算増幅器からの雑音伝達を抑え、出力端子ＯＵＴ
２への雑音伝達を大幅に抑えることができることを示す。
【００８３】
図１１（Ａ）、図１１（Ｂ）、図１１（Ｃ）に、図８の多出力フィルター回路２００の
シミュレーション結果の一例を示す。図１１（Ａ）は、多出力フィルター回路２００を構
成する演算増幅器ＡＭＰ１からの雑音伝達特性のシミュレーション結果の一例を表す。図
１１（Ｂ）は、多出力フィルター回路２００を構成する演算増幅器ＡＭＰ２からの雑音伝
達特性のシミュレーション結果の一例を表す。図１１（Ｃ）は、多出力フィルター回路２
００を構成する演算増幅器ＡＭＰ３からの雑音伝達特性のシミュレーション結果の一例を
表す。図１１（Ａ）〜図１１（Ｃ）は、横軸に周波数、縦軸に雑音レベルを表す。
【００８４】
図１１（Ａ）及び図１１（Ｂ）において、出力端子ＯＵＴ１における雑音伝達特性（Ｓ
５）を実線で表し、出力端子ＯＵＴ２における雑音伝達特性（Ｓ６）を破線で表す。図１
１（Ｃ）において、減衰回路３００を公知の抵抗分割回路で実現したときの出力端子ＯＵ
Ｔ２における雑音伝達特性（Ｓ８）を破線で表し、減衰回路３００を図９の構成で実現し
たときの出力端子ＯＵＴ２における雑音伝達特性（Ｓ７）を実線で表している。また、図
１１（Ａ）〜図１１（Ｃ）では、各素子の値が図７（Ａ）及び図７（Ｂ）と同様であり、
−１３．１ｄＢとなるように減衰回路３００における入力容量Ｃｇ１及び積分容量Ｃｇ３
の値が調整されているものとする。
【００８５】
図１１（Ａ）〜図１１（Ｃ）に示すように、出力端子ＯＵＴ１，ＯＵＴ２から出力され
る第１の検出信号Ｖｏｕｔ１及び第２の検出信号Ｖｏｕｔ２は、低周波数帯域になるほど
少なくとも演算増幅器ＡＭＰ２，ＡＭＰ３からの雑音成分が小さくなる。従って、ゲイン
が異なる複数の検出信号を出力する場合に、面積や消費電流の増大、複数の演算増幅器の
オフセットの違い等を招くことなく、低周波数帯域の雑音の影響をより一層小さくするこ
とができる多出力フィルター回路を提供することができるようになる。
【００８６】
〔第１の変形例〕
本実施形態のＬＰＦ１００及び多出力フィルター回路２００では、図５に示す位置に出
力スイッチＳＷｚが挿入されていたが、本実施形態は、出力スイッチＳＷｚの挿入位置に
限定されるものではない。
【００８７】
図１２に、本実施形態の第１の変形例における２次のＬＰＦの構成例の回路図を示す。
図１２において、図５と同様の部分には同一符号を付し、適宜説明を省略する。
【００８８】
第１の変形例におけるＬＰＦ１００ａが図５に示すＬＰＦ１００と異なる点は、第５の
スイッチとしての出力スイッチの挿入位置である。ＬＰＦ１００ａは、第１の期間Ｔ１に
おいて、第１のＳＣ積分回路１１０を構成する積分容量Ｃｓ１の一端と第１の帰還容量Ｃ
Ｒ１の他端とを、スイッチＳＷ４１と共に電気的に接続する出力スイッチＳＷｚａ（第５
のスイッチ）を備える。出力スイッチＳＷｚａは、第２の期間Ｔ２において第１の帰還容
量ＣＲ１の他端と積分容量Ｃｓ１の一端とを電気的に遮断する。即ち、ＬＰＦ１００ａは
、第１のＳＣ積分回路と、第２のＳＣ積分回路と、帰還容量と、出力スイッチとを備える
ことができる。ここで、第２のＳＣ積分回路は、ＣＤＳ積分器を有し、第１のＳＣ積分回
路の後段側に配置され第１の期間で電荷を積分する。帰還容量は、第２のＳＣ積分回路の
出力と第１のＳＣ積分回路の所与のノードとの間に挿入される。出力スイッチは、第１の
期間において該ノードと帰還容量の一端とを電気的に接続する。
【００８９】
各素子の値をＬＰＦ１００と同様に設定すると、第１の変形例におけるＬＰＦ１００ａ
のシミュレーション結果は、図７（Ａ）及び図７（Ｂ）と同様である。従って、第１の変
形例においても、演算増幅器ＡＭＰ２から帰還される信号や入力電圧Ｖｉｎに含まれる雑
音が入力される演算増幅器ＡＭＰ１からの雑音は、低周波数帯域において減少している。
また、演算増幅器ＡＭＰ２からの雑音は、低周波数帯域において減少している。従って、
第１の変形例におけるＬＰＦ１００ａによれば、２次のＬＰＦを構成する演算増幅器で発
生する雑音の低周波成分を低減することができるようになる。これにより、ＬＰＦのより
一層の高精度化及び高安定化に寄与することができるようになる。
【００９０】
〔第２の変形例〕
本実施形態のＬＰＦ１００又は第２の変形例のＬＰＦ１００ａでは、出力スイッチＳＷ
ｚ又は出力スイッチＳＷｚａを設けて、第１の期間Ｔ１のみ第２のＳＣ積分回路１２０の
出力を第１のＳＣ積分回路１１０に帰還させていた。しかしながら、本実施形態は、これ
に限定されるものではない。
【００９１】
図１３に、本実施形態の第２の変形例における２次のＬＰＦの構成例の回路図を示す。
図１３において、図５と同様の部分には同一符号を付し、適宜説明を省略する。
【００９２】
第２の変形例におけるＬＰＦ１００ｂが図５に示すＬＰＦ１００と異なる点は、第５の
スイッチとしての出力スイッチが省略された点である。即ち、ＬＰＦ１００ｂでは、積分
容量Ｃｓ１の一端と第１の帰還容量ＣＲ１の他端とが電気的に接続され、第１の帰還容量
ＣＲ１の一端と演算増幅器ＡＭＰ２の出力端子とが電気的に接続される。
【００９３】
図１４（Ａ）、図１４（Ｂ）に、第２の変形例におけるＬＰＦ１００ｂのシミュレーシ
ョン結果の一例を示す。図１４（Ａ）は、各素子の値をＬＰＦ１００ａと同様に設定した
ときの演算増幅器ＡＭＰ１からの雑音伝達特性の一例を表す。図１４（Ｂ）は、各素子の
値をＬＰＦ１００ａと同様に設定したときの演算増幅器ＡＭＰ２からの雑音伝達特性の一
例を表す。図１４（Ａ）及び図１４（Ｂ）は、横軸に周波数、縦軸に雑音レベルを表す。
【００９４】
図１４（Ａ）において、ＬＰＦ１００ａにおける演算増幅器ＡＭＰ１からの雑音伝達特
性（Ｓ１０）を破線で表し、ＬＰＦ１００ｂにおける演算増幅器ＡＭＰ１からの雑音伝達
特性（Ｓ９）を実線で表している。また、図１４（Ｂ）において、ＬＰＦ１００ａにおけ
る演算増幅器ＡＭＰ２からの雑音伝達特性を破線で表し、ＬＰＦ１００ｂにおける演算増
幅器ＡＭＰ２からの雑音伝達特性を実線で表している。図１４（Ａ）及び図１４（Ｂ）に
示すように、出力スイッチを省略した構成を採用しても、低周波数帯域において雑音成分
が減少している（図１４（Ｂ）参照）。これは、図１のＳＣ積分回路１０を各ＳＣ積分回
路に適用するのみで得られる効果であることを示し、第２の変形例におけるＬＰＦ１００
ｂによれば、２次のＬＰＦを構成する演算増幅器で発生する雑音の低周波成分を低減する
ことができる。これにより、ＬＰＦのより一層の高精度化及び高安定化に寄与することが
できるようになる。
【００９５】
〔第３の変形例〕
本実施形態のＬＰＦ１００では、第１のＳＣ積分回路１１０及び第２のＳＣ積分回路１
２０の両方に図１のＳＣ積分回路を適用していたが、本実施形態は、これに限定されるも
のではない。
【００９６】
図１５に、本実施形態の第３の変形例における２次のＬＰＦの構成例の回路図を示す。
図１５において、図５と同様の部分には同一符号を付し、適宜説明を省略する。
【００９７】
第３の変形例におけるＬＰＦ１００ｃが本実施形態のＬＰＦ１００と異なる点は、第１
のＳＣ積分回路の構成である。具体的には、ＬＰＦ１００ｃは、第１のＳＣ積分回路１１
０に代えて、図３のＳＣ積分回路１０ａと同様の構成を有する第１のＳＣ積分回路１１０
ａを備えている。即ち、ＬＰＦ１００ｃは、前段側のＳＣ積分回路として図３のＳＣ積分
回路１０ａを備え、後段型のＳＣ積分回路として図１のＳＣ積分回路１０を備え、互いに
逆相で積分動作を行う。なお、ＬＰＦ１００ｃは、ＬＰＦ１００と同様に、第１の帰還容
量ＣＲ１と、第２の帰還容量ＣＲ２とを備えている。
【００９８】
各素子の値をＬＰＦ１００と同様に設定すると、第３の変形例におけるＬＰＦ１００ｃ
のシミュレーション結果は、演算増幅器ＡＭＰ１からの雑音伝達特性は図６のＬＰＦ１９
０と同様であり、演算増幅器ＡＭＰ２からの雑音伝達特性は図７（Ｂ）と同様である。従
って、第３の変形例においても、演算増幅器ＡＭＰ２からの雑音は、低周波数帯域におい
て減少している。従って、第３の変形例におけるＬＰＦ１００ｃによれば、２次のＬＰＦ
を構成する演算増幅器で発生する雑音の低周波成分を低減することができるようになる。
これにより、ＬＰＦのより一層の高精度化及び高安定化に寄与することができるようにな
る。
【００９９】
〔第４の変形例〕
本実施形態の第３の変形例におけるＬＰＦ１００ｃでは、図１５に示す位置に出力スイ
ッチＳＷｚが挿入されていたが、出力スイッチＳＷｚの挿入位置に限定されるものではな
い。
【０１００】
図１６に、本実施形態の第４の変形例における２次のＬＰＦの構成例の回路図を示す。
図１６において、図１５と同様の部分には同一符号を付し、適宜説明を省略する。
【０１０１】
第５の変形例におけるＬＰＦ１００ｄが図１５に示すＬＰＦ１００ｃと異なる点は、第
５のスイッチとしての出力スイッチの挿入位置である。ＬＰＦ１００ｄは、第１の期間Ｔ
１において、第１のＳＣ積分回路１１０ａを構成する積分容量Ｃｓ１の一端と第１の帰還
容量ＣＲ１の他端とを電気的に接続する出力スイッチＳＷｚａ（第５のスイッチ）を備え
る。出力スイッチＳＷｚａは、第２の期間Ｔ２において第１の帰還容量ＣＲ１の他端と積
分容量Ｃｓ１の一端とを電気的に遮断する。
【０１０２】
図１７（Ａ）、図１７（Ｂ）に、第４の変形例におけるＬＰＦ１００ｄのシミュレーシ
ョン結果の一例を示す。図１７（Ａ）は、各素子の値を図６に示すＬＰＦ１９０と同様に
設定したときの演算増幅器ＡＭＰ１からの雑音伝達特性の一例を表す。図１７（Ｂ）は、
各素子の値を図６のＬＰＦ１９０と同様に設定したときの演算増幅器ＡＭＰ２からの雑音
伝達特性の一例を表す。図１７（Ａ）及び図１７（Ｂ）は、横軸に周波数、縦軸に雑音レ
ベルを表す。
【０１０３】
図１７（Ａ）において、ＬＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性
（Ｓ１２）を破線で表し、ＬＰＦ１００ｄにおける演算増幅器ＡＭＰ１からの雑音伝達特
性（Ｓ１１）を実線で表している。このように、ＬＰＦ１９０における演算増幅器ＡＭＰ
１からの雑音伝達特性とＬＰＦ１００ｄにおける演算増幅器ＡＭＰ１からの雑音伝達特性
は一致している。一方、図１７（Ｂ）において、ＬＰＦ１９０における演算増幅器ＡＭＰ
２からの雑音伝達特性を破線で表し、ＬＰＦ１００ｄにおける演算増幅器ＡＭＰ２からの
雑音伝達特性を実線で表している。図１７（Ｂ）に示すように、ＬＰＦ１００ｄによれば
、特に低周波数帯域において雑音成分が減少し、２次のＬＰＦを構成する演算増幅器で発
生する雑音の低周波成分を低減することができる。これにより、ＬＰＦのより一層の高精
度化及び高安定化に寄与することができるようになる。
【０１０４】
なお、本実施形態の他の変形例として、図１５において出力スイッチＳＷｚを省略した
構成又は図１６において出力スイッチＳＷｚａを省略した構成を採用してもよい。
【０１０５】
〔第５の変形例〕
本実施形態の第３の変形例におけるＬＰＦ１００ｃでは、第２のＳＣ積分回路１２０に
図１のＳＣ積分回路を適用していたが、本実施形態は、これに限定されるものではない。
【０１０６】
図１８に、本実施形態の第５の変形例における２次のＬＰＦの構成例の回路図を示す。
図１８において、図５と同様の部分には同一符号を付し、適宜説明を省略する。
【０１０７】
第５の変形例におけるＬＰＦ１００ｅが本実施形態のＬＰＦ１００と異なる点は、第２
のＳＣ積分回路の構成である。具体的には、ＬＰＦ１００ｅは、第２のＳＣ積分回路１２
０に代えて、図３のＳＣ積分回路１０ａと同様の構成を有する第２のＳＣ積分回路１２０
ｅを備えている。即ち、ＬＰＦ１００ｅは、前段側のＳＣ積分回路として図１のＳＣ積分
回路１０を備え、後段型のＳＣ積分回路として図３のＳＣ積分回路１０ａを備え、互いに
逆相で積分動作を行う。なお、ＬＰＦ１００ｅは、ＬＰＦ１００と同様に、第１の帰還容
量ＣＲ１と、第２の帰還容量ＣＲ２とを備えている。
【０１０８】
図１９（Ａ）、図１９（Ｂ）に、第５の変形例におけるＬＰＦ１００ｅのシミュレーシ
ョン結果の一例を示す。図１９（Ａ）は、各素子の値を図６に示すＬＰＦ１９０と同様に
設定したときの演算増幅器ＡＭＰ１からの雑音伝達特性の一例を表す。図１９（Ｂ）は、
各素子の値を図６のＬＰＦ１９０と同様に設定したときの演算増幅器ＡＭＰ２からの雑音
伝達特性の一例を表す。図１９（Ａ）及び図１９（Ｂ）は、横軸に周波数、縦軸に雑音レ
ベルを表す。
【０１０９】
図１９（Ａ）において、ＬＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性
（Ｓ１４）を破線で表し、ＬＰＦ１００ｅにおける演算増幅器ＡＭＰ１からの雑音伝達特
性（Ｓ１３）を実線で表している。このように、ＬＰＦ１９０における演算増幅器ＡＭＰ
１からの雑音伝達特性に対し、ＬＰＦ１００ｅにおける演算増幅器ＡＭＰ１からの雑音伝
達特性は、特に低周波数帯域において雑音成分が減少する。一方、図１９（Ｂ）において
、ＬＰＦ１９０における演算増幅器ＡＭＰ２からの雑音伝達特性を破線で表し、ＬＰＦ１
００ｅにおける演算増幅器ＡＭＰ２からの雑音伝達特性を実線で表している。図１９（Ｂ
）では、ＬＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性が、ＬＰＦ１００
ｅにおける演算増幅器ＡＭＰ１からの雑音伝達特性と一致する。従って、ＬＰＦ１００ｅ
によれば、特に低周波数帯域において雑音成分が減少し、２次のＬＰＦを構成する演算増
幅器で発生する雑音の低周波成分を低減することができる。これにより、ＬＰＦのより一
層の高精度化及び高安定化に寄与することができるようになる。
【０１１０】
〔第６の変形例〕
本実施形態の第５の変形例におけるＬＰＦ１００ｅでは、出力スイッチを挿入していた
が、本実施形態は、これに限定されるものではない。
【０１１１】
図２０に、本実施形態の第６の変形例における２次のＬＰＦの構成例の回路図を示す。
図２０において、図１８と同様の部分には同一符号を付し、適宜説明を省略する。
【０１１２】
第６の変形例におけるＬＰＦ１００ｆが第５の変形例におけるＬＰＦ１００ｅと異なる
点は、出力スイッチＳＷｚが省略された点である。即ち、ＬＰＦ１００ｆでは、積分容量
Ｃｓ１の一端と第１の帰還容量ＣＲ１の他端とが電気的に接続され、第１の帰還容量ＣＲ
１の一端と積分容量Ｃｓ１の一端とが電気的に接続される。
【０１１３】
図２１（Ａ）、図２１（Ｂ）に、第６の変形例におけるＬＰＦ１００ｆのシミュレーシ
ョン結果の一例を示す。図２１（Ａ）は、各素子の値を図６に示すＬＰＦ１９０と同様に
設定したときの演算増幅器ＡＭＰ１からの雑音伝達特性の一例を表す。図２１（Ｂ）は、
各素子の値を図６のＬＰＦ１９０と同様に設定したときの演算増幅器ＡＭＰ２からの雑音
伝達特性の一例を表す。図２１（Ａ）及び図２１（Ｂ）は、横軸に周波数、縦軸に雑音レ
ベルを表す。
【０１１４】
図２１（Ａ）において、ＬＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性
（Ｓ１７）を破線で表し、ＬＰＦ１００ｅにおける演算増幅器ＡＭＰ１からの雑音伝達特
性を一点鎖線（Ｓ１６）で表している。また、図２１（Ａ）において、ＬＰＦ１００ｆに
おける演算増幅器ＡＭＰ１からの雑音伝達特性（Ｓ１５）を実線で表している。このよう
に、ＬＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性に対し、ＬＰＦ１００
ｆにおける演算増幅器ＡＭＰ１からの雑音伝達特性は、特に低周波数帯域において雑音成
分が減少する。一方、図２１（Ｂ）において、ＬＰＦ１９０における演算増幅器ＡＭＰ２
からの雑音伝達特性を破線で表し、ＬＰＦ１００ｅにおける演算増幅器ＡＭＰ２からの雑
音伝達特性を一点鎖線で表している。また、図２１（Ｂ）において、ＬＰＦ１００ｆにお
ける演算増幅器ＡＭＰ２からの雑音伝達特性を実線で表している。図２１（Ｂ）では、Ｌ
ＰＦ１９０における演算増幅器ＡＭＰ１からの雑音伝達特性が、ＬＰＦ１００ｆにおける
演算増幅器ＡＭＰ１からの雑音伝達特性と一致する。従って、ＬＰＦ１００ｆによれば、
特に低周波数帯域において雑音成分が減少し、２次のＬＰＦを構成する演算増幅器で発生
する雑音の低周波成分を低減することができる。これにより、ＬＰＦのより一層の高精度
化及び高安定化に寄与することができるようになる。
【０１１５】
以上説明したように、本実施形態又はその変形例におけるフィルター回路としての２次
のＬＰＦは、第１のＳＣ積分回路と、第１のＳＣ積分回路の前段側又は後段側に接続され
る第２のＳＣ積分回路と、第１の帰還容量と、第２の帰還容量とを備えることができる。
第１の帰還容量は、第１のＳＣ積分回路及び第２のＳＣ積分回路のうち後段側のスイッチ
トキャパシター積分回路から前段側のＳＣ積分回路の帰還経路に挿入される。第２の帰還
容量は、第２の期間において初期化され、第１の期間において第１の帰還容量と並列に設
けられる。そして、第１のＳＣ積分回路及び第２のＳＣ積分回路の少なくとも一方は、図
１のＳＣ積分回路１０により構成される。このとき、出力スイッチが、第１の帰還容量を
介した帰還経路に挿入され、第１の期間において導通し、第２の期間において遮断される
ことが望ましい。なお、高次のフィルター回路として、上記の２次のＬＰＦ（フィルター
回路）を含む構成を採用してもよい。
【０１１６】
〔物理量測定装置〕
本実施形態のいずれかの変形例におけるＬＰＦは、図８においてＬＰＦ１００に代えて
多出力フィルター回路２００を構成するＬＰＦ１００として採用することができる。この
ような多出力フィルター回路２００は、センサー回路に適用することにより、高精度にセ
ンシングを行い、ゲイン及び検出範囲が異なる複数の検出信号を出力する物理量測定装置
を提供することができるようになる。
【０１１７】
図２２に、本実施形態又はその変形例におけるＬＰＦが適用された多出力フィルター回
路を有するセンサー回路の構成例を示す。なお、この回路構成は一例であり、例えば回路
の細部の構成が変形される場合もあり得る。
【０１１８】
センサー回路４００は、角速度を測定対象の物理量とする物理量測定装置である。セン
サー回路４００は、駆動回路（駆動装置）５００と、検出回路（検出装置）６００とを備
えている。このセンサー回路４００は、圧電材料で形成され、駆動振動片及び検出振動片
を有する振動片（振動子、広義には圧電素子）５１０を含む。
【０１１９】
駆動回路５００は、駆動振動片に設けられた駆動電極５１２ａ，５１２ｂを介して駆動
振動片を発振ループ内に設け、駆動振動片（広義には振動子）を励振させる。駆動回路５
００は、電流電圧変換器５２０、オートゲインコントロール（Auto Gain Control：以下
、ＡＧＣ）回路５３０、高域通過フィルター（High Pass Filter：以下、ＨＰＦ）５４０
を備えている。更に、駆動回路５００は、ゲインコントロールアンプ（Gain Control Amp
lifier：以下、ＧＣＡ）５５０、２値化回路５６０を備えている。
【０１２０】
駆動振動片の駆動電極５１２ａは、電流電圧変換器５２０の入力に電気的に接続され、
電流電圧変換器５２０の出力は、ＡＧＣ回路５３０及びＨＰＦ５４０に入力される。ＨＰ
Ｆ５４０は、発振ループ内の発振信号の位相調整回路として機能し、ＨＰＦ５４０の出力
は、ＧＣＡ５５０及び２値化回路５６０に入力される。ＡＧＣ回路５３０は、電流電圧変
換器５２０の出力に基づいて、ＧＣＡ５５０のゲインを制御する。ＧＣＡ５５０の出力は
、駆動振動片の駆動電極５１２ｂに電気的に接続される。２値化回路５６０は、発振ルー
プ内の発振信号を２値化し、参照信号として検出回路６００に出力する。なお、図２２で
は、駆動回路５００の内部に振動片５１０の駆動振動片を設けるものとして説明したが、
駆動回路５００の外部に振動片５１０の駆動振動片が設けられていてもよい。
【０１２１】
検出回路６００は、交流増幅回路６１０と、同期検波回路６２０と、直流増幅器６３０
と、多出力フィルター回路２００とを備えている。多出力フィルター回路２００は、図８
の構成、又は図８の構成におけるＬＰＦ１００に代えて本実施形態のいずれかの変形例に
おけるＬＰＦを採用した構成を有する。交流増幅回路６１０は、第１の電流電圧変換器６
１２と、第２の電流電圧変換器６１４と、交流増幅器６１６と、ＨＰＦ６１８とを含む。
【０１２２】
駆動回路５００では、上記の構成の発振ループ内のゲインが「１」より大きい状態で発
振スタートする。この時点では、駆動振動片への入力は雑音のみであるが、この雑音は、
目的とする駆動振動の固有共振周波数を含む幅広い周波数の波動を含む。振動片５１０の
駆動振動片の周波数フィルター作用によって、目的とする固有共振周波数の波動を多く含
む信号が出力され、この信号が電流電圧変換器５２０において電圧値に変換される。ＡＧ
Ｃ回路５３０は、この電圧値に基づいてＧＣＡ５５０のゲインを制御することで発振ルー
プ内の発振振幅を制御する。発振ループ内でこうした操作が繰り返されることにより、目
的とする固有共振周波数の信号の割合が高くなる。そして、ＧＣＡ５５０のゲイン制御に
よって、次第に発振ループを信号が１周する間の利得（ループゲイン）が「１」となり、
この状態で駆動振動片が安定発振する。
【０１２３】
駆動振動片を励振させて安定発振状態になり、振動片５１０を所与の方向に回転させる
と、コリオリ力が振動片５１０に作用し、検出振動片が屈曲振動する。検出振動片には検
出電極５１４ａ，５１４ｂ，５１６ａ，５１６ｂが設けられる。検出電極５１４ｂ，５１
６ｂにはアナログ接地電位が供給され、検出電極５１４ａ，５１６ａは、交流増幅回路６
１０の第１の電流電圧変換器６１２及び第２の電流電圧変換器６１４に接続される。検出
回路６００は、検出電極５１４ａ，５１６ａからの互いに極性が異なる検出信号を交流増
幅した後、駆動回路５００からの参照信号を用いて同期検波して、多出力フィルター回路
２００で、第１の検出信号Ｖｏｕｔ１及び第２の検出信号Ｖｏｕｔ２を出力する。ここで
、第１の検出信号Ｖｏｕｔ１及び第２の検出信号Ｖｏｕｔ２は、互いにゲイン及び検出範
囲が異なる検出信号である。
【０１２４】
以上のように、センサー回路４００は、振動片５１０と、駆動回路５００と、検出回路
６００とを備えることができる。駆動回路５００は、振動片５１０と発振ループを形成し
、該振動片に駆動振動を励振する。検出回路６００は、上記のいずれかのフィルター回路
を有し振動片５１０に励振される駆動振動及び測定すべき物理量に応じて、互いにゲイン
及び検出範囲が異なる複数の検出信号を出力する。
【０１２５】
〔電子機器〕
上記のセンサー回路は、次のような電子機器に搭載することができる。このような電子
機器によれば、低周波数帯域の雑音の影響をより一層小さくし、高精度なセンシングを容
易に実現できるようになる。
【０１２６】
図２３に、本実施形態における電子機器のハードウェア構成例のブロック図を示す。
【０１２７】
電子機器７００は、センサー回路４００と、Ａ／Ｄ変換回路７１０と、クロック生成回
路７２０と、中央演算処理装置等の処理部７３０と、メモリー７４０と、操作部７５０と
、表示部７６０とを備えている。電子機器７００を構成する各部は、バス（ＢＵＳ）によ
って相互に接続されている。なお、Ａ／Ｄ変換回路７１０は、処理部７３０に内蔵されて
いてもよい。
【０１２８】
例えば、処理部７３０は、メモリー７４０から読み込んだプログラムに従って処理を実
行し、センサー回路４００で検出された検出信号の振幅又は感度に応じてＡ／Ｄ変換回路
７１０で変換されたディジタル値を用いて積分を行う。こうすることで、角速度及び回転
角度を算出する。このとき、処理部７３０は、第１の検出信号又は第２の検出信号に応じ
て、速い動きや遅い動きに対応した角速度及び回転角度を高精度に算出することができる
。そして、処理部７３０は、算出した角速度又は回転角度に対応した処理を実行し、該処
理に対応した表示データを生成し、表示部７６０に表示させる処理を行う。
【０１２９】
以上、本発明に係るＳＣ積分回路、フィルター回路、多出力フィルター回路、物理量測
定装置、及び電子機器等を上記の実施形態又はその変形例に基づいて説明したが、本発明
は上記の実施形態又はその変形例に限定されるものではない。本発明は、その要旨を逸脱
しない範囲において種々の態様において実施することが可能であり、例えば次のような変
形も可能である。
【０１３０】
（１）上記の実施形態では、ＳＣ積分回路として図１に示す構成を例に説明したが、本
発明はこれに限定されるものではない。本発明に係るＳＣ積分回路は、例えば３以上の入
力容量を備えた構成であってもよい。
【０１３１】
（２）上記の実施形態又はその変形例では、フィルター回路として図５、図１２、図１
３、図１５、図１６、図１８又は図２０に示す構成を例に説明したが、本発明はこれらに
限定されるものではない。本発明に係るフィルター回路として、ｎ（ｎは３以上の整数）
次のＬＰＦであってもよい。
【０１３２】
（３）上記の実施形態では、多出力フィルター回路として、図８に示すように２出力を
行う構成を例に説明したが、本発明はこれに限定されるものではない。本発明に係る多出
力フィルター回路として、３以上の出力を行うものであってもよい。
【０１３３】
（４）上記の実施形態では、物理量測定装置が多出力フィルター回路を備えた構成を例
に説明したが、本発明はこれに限定されるものではない。本発明に係る物理量測定装置が
、例えば出力毎に、本実施形態又はその変形例におけるＬＰＦが設けられた構成であって
もよい。
【０１３４】
（５）上記の実施形態では、電子機器が、上記の多出力フィルター回路を備えた例を説
明したが、本発明はこれに限定されるものではない。本発明に係る電子機器が、上記のＳ
Ｃ積分回路又はフィルター回路を備えた構成を有していてもよい。
【符号の説明】
【０１３５】
１０，１０ａ…ＳＣ積分回路、 ２０…電圧電荷変換回路、 ３０…電荷積分回路、
１００,１００ａ〜１００ｆ…ＬＰＦ、 １１０，１１０ａ…第１のＳＣ積分回路、
１２０，１２０ｅ…第２のＳＣ積分回路、 ２００…多出力フィルター回路、
３００…減衰回路、 ４００…センサー回路、 ５００…駆動回路、
５１０…振動片（振動子）、 ５１２ａ，５１２ｂ…駆動電極、
５１４ａ，５１４ｂ，５１６ａ，５１６ｂ…検出電極、 ５２０…電流電圧変換器、
５３０…ＡＧＣ回路、 ５４０，６１８…ＨＰＦ、 ５５０…ＧＣＡ、
５６０…２値化回路、 ６００…検出回路、 ６１０…交流増幅回路、
６１２…第１の電流電圧変換器、 ６１４…第２の電流電圧変換器、
６１６…交流増幅器、 ６２０…同期検波回路、 ６３０…直流増幅器、
７００…電子機器、 ７１０…Ａ／Ｄ変換回路、 ７２０…クロック生成回路、
７３０…処理部、 ７４０…メモリー、 ７５０…操作部、 ７６０…表示部、
ＡＭＰ，ＡＭＰ１，ＡＭＰ２…演算増幅器、 Ｃ１…第１の入力容量（第１の容量）、
Ｃ２…第２の入力容量（第２の容量）、 Ｃｇ１…入力容量、
ＣＲ１…第１の帰還容量、 ＣＲ２…第２の帰還容量、
Ｃｏｆｆ…オフセットキャンセル容量、 Ｃｏｕｔ…出力容量、
Ｃｇ２，Ｃｇ３，Ｃｓ，Ｃｓ１，Ｃｓ２…積分容量、
ＳＷ１，ＳＷ１１，ＳＷ１２…スイッチ（第１のスイッチ）、
ＳＷ２，ＳＷ２１，ＳＷ２２…スイッチ（第２のスイッチ）、
ＳＷ３，ＳＷ３１，ＳＷ３２…スイッチ（第３のスイッチ）、
ＳＷ４，ＳＷ４１，ＳＷ４２…スイッチ（第４のスイッチ）、
ＳＷａ〜ＳＷｇ，ＳＷａ１〜ＳＷｇ１，ＳＷａ２〜ＳＷｇ２，ＳＷｒ１〜ＳＷｒ６，ＳＷ
ｘ１…スイッチ、 ＳＷｚ，ＳＷｚａ…出力スイッチ（第５のスイッチ）、
Ｖｉｎ…入力電圧、 Ｖｏｕｔ…出力電圧
【特許請求の範囲】
【請求項１】
第１の容量と第２の容量とを有する電圧電荷変換回路と、
前記第１の容量に充電された電荷を積分する電荷積分回路とを含み、
前記電圧電荷変換回路は、
第１の期間において、前記第１の容量に充電された電荷を転送すると共に、入力信号に
対応した電荷を前記第２の容量に充電し、
第２の期間において、前記第２の容量に充電された電荷の一部を前記第１の容量に充電
すると共に、前記入力信号に対応した電荷を前記第１の容量に充電し、
前記電荷積分回路は、
演算増幅器と、
一端が前記演算増幅器の第１の入力端子に接続されるオフセットキャンセル容量と、
第３の期間において前記オフセットキャンセル容量の他端と前記第１の容量の一端とを
電気的に接続する第１のスイッチと、
第４の期間において前記オフセットキャンセル容量の他端を接地電位に接続する第２の
スイッチとを含むことを特徴とするスイッチトキャパシター積分回路。
【請求項２】
請求項１において、
前記電荷積分回路は、
一端が前記演算増幅器の出力端子に接続される積分容量と、
前記第３の期間において前記積分容量の他端と前記第１の入力端子とを電気的に接続す
る第３のスイッチと、
前記第４の期間において前記積分容量の他端と前記オフセットキャンセル容量の他端と
を電気的に接続する第４のスイッチとを含むことを特徴とするスイッチトキャパシター積
分回路。
【請求項３】
請求項１又は２において、
前記第１の期間及び前記第３の期間は、第１のクロックに基づいて規定される期間であ
り、
前記第２の期間及び前記第４の期間は、前記第１のクロックと逆相の第２のクロックに
基づいて規定される期間であることを特徴とするスイッチトキャパシター積分回路。
【請求項４】
請求項３において、
前記第１の期間において、前記スイッチトキャパシター積分回路の出力として前記電荷
積分回路の出力信号を出力する第５のスイッチを含むことを特徴とするスイッチトキャパ
シター積分回路。
【請求項５】
第１のスイッチトキャパシター積分回路と、
前記第１のスイッチトキャパシター積分回路の前段側又は後段側に接続される第２のス
イッチトキャパシター積分回路と、
前記第１のスイッチトキャパシター積分回路及び前記第２のスイッチトキャパシター積
分回路のうち後段側のスイッチトキャパシター積分回路から前段側のスイッチトキャパシ
ター積分回路の帰還経路に挿入される第１の帰還容量と、
前記第２の期間において初期化され、前記第１の期間において前記第１の帰還容量と並
列に設けられる第２の帰還容量とを含み、
前記第１のスイッチキャパシター積分回路及び前記第２のスイッチトキャパシター積分
回路の少なくとも一方は、請求項３記載のスイッチトキャパシター積分回路であることを
特徴とするフィルター回路。
【請求項６】
請求項５において、
前記第１の帰還容量を介した帰還経路に挿入され、前記第１の期間において導通し、前
記第２の期間において遮断される第５のスイッチとを含むことを特徴とするフィルター回
路。
【請求項７】
請求項１乃至４のいずれか記載のスイッチトキャパシター積分回路を含むことを特徴と
するフィルター回路。
【請求項８】
第１のスイッチトキャパシター積分回路と、
相関ダブル・サンプリング積分器を有し、前記第１のスイッチトキャパシター積分回路
の後段側に配置され、第１の期間で電荷を積分するスイッチトキャパシター積分回路と、
前記スイッチトキャパシター積分回路の出力と前記第１のスイッチトキャパシター積分
回路の所与のノードとの間に挿入される帰還容量と、
前記第１の期間において、前記スイッチトキャパシター積分回路の出力と前記帰還容量
の一端とを電気的に接続するスイッチとを含むことを特徴とするフィルター回路。
【請求項９】
第１のスイッチトキャパシター積分回路と、
相関ダブル・サンプリング積分器を有し、前記第１のスイッチトキャパシター積分回路
の後段側に配置され、第１の期間で電荷を積分するスイッチトキャパシター積分回路と、
前記スイッチトキャパシター積分回路の出力と前記第１のスイッチトキャパシター積分
回路の所与のノードとの間に挿入される帰還容量と、
前記第１の期間において、前記ノードと前記帰還容量の一端とを電気的に接続するスイ
ッチとを含むことを特徴とするフィルター回路。
【請求項１０】
請求項５乃至９のいずれか記載のフィルター回路を含むことを特徴とする高次のフィル
ター回路。
【請求項１１】
請求項５乃至１０のいずれか記載のフィルター回路と、
前記フィルター回路の出力に接続され、前記フィルター回路の出力を減衰させる減衰回
路とを含むことを特徴とする多出力フィルター回路。
【請求項１２】
請求項１１において、
前記減衰回路は、
演算増幅器と、
一端が前記演算増幅器の反転入力端子に電気的に接続される第１の入力容量と、
一端が前記演算増幅器の反転入力端子に電気的に接続される第１の積分容量と、
一端が前記演算増幅器の出力端子に電気的に接続される第２の積分容量とを含み、
前記第１の入力容量は、前記第１の期間において他端が前記フィルター回路の出力に電
気的に接続され、前記第２の期間において他端が接地電位と電気的に接続され、
前記第１の積分容量は、前記第１の期間において他端が接地電位と電気的に接続され、
前記第２の期間において前記演算増幅器の出力端子に電気的に接続され、
前記第２の積分容量は、前記第１の期間において他端が前記反転入力端子に電気的に接
続され、前記第２の期間において他端が接地電位と電気的に接続されることを特徴とする
多出力フィルター回路。
【請求項１３】
振動子と、
前記振動子と発振ループを形成し、該振動子に駆動振動を励振する駆動回路と、
請求項１１又は１２記載の多出力フィルター回路を有し、前記振動子に励振される駆動
振動及び測定すべき物理量に応じて第１の検出信号及び第２の検出信号を出力する検出回
路とを含み、
前記検出回路は、
前記ファイルター回路の出力を前記第１の検出信号として出力し、前記減衰回路の出力
を前記第２の検出信号として出力することを特徴とする物理量測定装置。
【請求項１４】
請求項１乃至４のいずれか記載のスイッチトキャパシター積分回路を含むことを特徴と
する電子機器。
【請求項１５】
請求項１３記載の物理量測定装置を含むことを特徴とする電子機器。
【請求項１】
第１の容量と第２の容量とを有する電圧電荷変換回路と、
前記第１の容量に充電された電荷を積分する電荷積分回路とを含み、
前記電圧電荷変換回路は、
第１の期間において、前記第１の容量に充電された電荷を転送すると共に、入力信号に
対応した電荷を前記第２の容量に充電し、
第２の期間において、前記第２の容量に充電された電荷の一部を前記第１の容量に充電
すると共に、前記入力信号に対応した電荷を前記第１の容量に充電し、
前記電荷積分回路は、
演算増幅器と、
一端が前記演算増幅器の第１の入力端子に接続されるオフセットキャンセル容量と、
第３の期間において前記オフセットキャンセル容量の他端と前記第１の容量の一端とを
電気的に接続する第１のスイッチと、
第４の期間において前記オフセットキャンセル容量の他端を接地電位に接続する第２の
スイッチとを含むことを特徴とするスイッチトキャパシター積分回路。
【請求項２】
請求項１において、
前記電荷積分回路は、
一端が前記演算増幅器の出力端子に接続される積分容量と、
前記第３の期間において前記積分容量の他端と前記第１の入力端子とを電気的に接続す
る第３のスイッチと、
前記第４の期間において前記積分容量の他端と前記オフセットキャンセル容量の他端と
を電気的に接続する第４のスイッチとを含むことを特徴とするスイッチトキャパシター積
分回路。
【請求項３】
請求項１又は２において、
前記第１の期間及び前記第３の期間は、第１のクロックに基づいて規定される期間であ
り、
前記第２の期間及び前記第４の期間は、前記第１のクロックと逆相の第２のクロックに
基づいて規定される期間であることを特徴とするスイッチトキャパシター積分回路。
【請求項４】
請求項３において、
前記第１の期間において、前記スイッチトキャパシター積分回路の出力として前記電荷
積分回路の出力信号を出力する第５のスイッチを含むことを特徴とするスイッチトキャパ
シター積分回路。
【請求項５】
第１のスイッチトキャパシター積分回路と、
前記第１のスイッチトキャパシター積分回路の前段側又は後段側に接続される第２のス
イッチトキャパシター積分回路と、
前記第１のスイッチトキャパシター積分回路及び前記第２のスイッチトキャパシター積
分回路のうち後段側のスイッチトキャパシター積分回路から前段側のスイッチトキャパシ
ター積分回路の帰還経路に挿入される第１の帰還容量と、
前記第２の期間において初期化され、前記第１の期間において前記第１の帰還容量と並
列に設けられる第２の帰還容量とを含み、
前記第１のスイッチキャパシター積分回路及び前記第２のスイッチトキャパシター積分
回路の少なくとも一方は、請求項３記載のスイッチトキャパシター積分回路であることを
特徴とするフィルター回路。
【請求項６】
請求項５において、
前記第１の帰還容量を介した帰還経路に挿入され、前記第１の期間において導通し、前
記第２の期間において遮断される第５のスイッチとを含むことを特徴とするフィルター回
路。
【請求項７】
請求項１乃至４のいずれか記載のスイッチトキャパシター積分回路を含むことを特徴と
するフィルター回路。
【請求項８】
第１のスイッチトキャパシター積分回路と、
相関ダブル・サンプリング積分器を有し、前記第１のスイッチトキャパシター積分回路
の後段側に配置され、第１の期間で電荷を積分するスイッチトキャパシター積分回路と、
前記スイッチトキャパシター積分回路の出力と前記第１のスイッチトキャパシター積分
回路の所与のノードとの間に挿入される帰還容量と、
前記第１の期間において、前記スイッチトキャパシター積分回路の出力と前記帰還容量
の一端とを電気的に接続するスイッチとを含むことを特徴とするフィルター回路。
【請求項９】
第１のスイッチトキャパシター積分回路と、
相関ダブル・サンプリング積分器を有し、前記第１のスイッチトキャパシター積分回路
の後段側に配置され、第１の期間で電荷を積分するスイッチトキャパシター積分回路と、
前記スイッチトキャパシター積分回路の出力と前記第１のスイッチトキャパシター積分
回路の所与のノードとの間に挿入される帰還容量と、
前記第１の期間において、前記ノードと前記帰還容量の一端とを電気的に接続するスイ
ッチとを含むことを特徴とするフィルター回路。
【請求項１０】
請求項５乃至９のいずれか記載のフィルター回路を含むことを特徴とする高次のフィル
ター回路。
【請求項１１】
請求項５乃至１０のいずれか記載のフィルター回路と、
前記フィルター回路の出力に接続され、前記フィルター回路の出力を減衰させる減衰回
路とを含むことを特徴とする多出力フィルター回路。
【請求項１２】
請求項１１において、
前記減衰回路は、
演算増幅器と、
一端が前記演算増幅器の反転入力端子に電気的に接続される第１の入力容量と、
一端が前記演算増幅器の反転入力端子に電気的に接続される第１の積分容量と、
一端が前記演算増幅器の出力端子に電気的に接続される第２の積分容量とを含み、
前記第１の入力容量は、前記第１の期間において他端が前記フィルター回路の出力に電
気的に接続され、前記第２の期間において他端が接地電位と電気的に接続され、
前記第１の積分容量は、前記第１の期間において他端が接地電位と電気的に接続され、
前記第２の期間において前記演算増幅器の出力端子に電気的に接続され、
前記第２の積分容量は、前記第１の期間において他端が前記反転入力端子に電気的に接
続され、前記第２の期間において他端が接地電位と電気的に接続されることを特徴とする
多出力フィルター回路。
【請求項１３】
振動子と、
前記振動子と発振ループを形成し、該振動子に駆動振動を励振する駆動回路と、
請求項１１又は１２記載の多出力フィルター回路を有し、前記振動子に励振される駆動
振動及び測定すべき物理量に応じて第１の検出信号及び第２の検出信号を出力する検出回
路とを含み、
前記検出回路は、
前記ファイルター回路の出力を前記第１の検出信号として出力し、前記減衰回路の出力
を前記第２の検出信号として出力することを特徴とする物理量測定装置。
【請求項１４】
請求項１乃至４のいずれか記載のスイッチトキャパシター積分回路を含むことを特徴と
する電子機器。
【請求項１５】
請求項１３記載の物理量測定装置を含むことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１３−５１４７０（Ｐ２０１３−５１４７０Ａ）
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１１−１８６９５５（Ｐ２０１１−１８６９５５）
【出願日】平成２３年８月３０日（２０１１．８．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【出願人】（３０４０２１４１７）国立大学法人東京工業大学 (1,821)
【Ｆターム（参考）】
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願日】平成２３年８月３０日（２０１１．８．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【出願人】（３０４０２１４１７）国立大学法人東京工業大学 (1,821)
【Ｆターム（参考）】
[ Back to top ]