説明

スイッチングコンバータ回路及び半導体集積回路

【課題】定常状態の特性を変えることなく急峻な出力変動や基準電圧変更時に高速応答を行うことができるスイッチングコンバータ回路及び半導体集積回路を提供する。
【解決手段】基準電圧を負帰還電圧との誤差電圧を誤差増幅器により発生し、前記誤差電圧に基づいて定電圧を発生させるスイッチングコンバータ回路において、前記負帰還電圧が、前記基準電圧のよりも所定電圧だけ低い所定の別の基準電圧以上となること、もしくは、前記基準電圧のよりも所定電圧だけ高い所定のさらに別の基準電圧以上となることを検出して検出信号を出力する少なくとも1つの誤差比較器と、上記検出信号に基づいて、前記誤差増幅器を含む回路の応答速度を切り替える切り替え手段とを備える。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング動作により所定の定電圧を出力するスイッチングコンバータ回路、及びそれを用いた半導体集積回路に関する。
【背景技術】
【0002】
図1は従来例に係るスイッチングコンバータ回路の構成を示すブロック図であり、図2は図1のスイッチングコンバータ回路の動作を示す各電圧のタイミングチャートである。
【0003】
図1において、従来例に係るスイッチングコンバータ回路は、基準電圧VR1を生成して出力する基準電圧生成回路10と、出力電圧Voutを分圧させて負帰還電圧VFBとして帰還して出力する帰還回路11と、非反転入力電圧VR1及び負帰還電圧VFBである反転入力電圧に基づいてそれらの誤差電圧を検出して増幅する誤差増幅器20と、誤差増幅器20の出力電圧に基づいて出力ドライバ回路33の各スイッチ素子34,35へのオン/オフ制御信号SG1,SG2を発生するドライバ制御部30と、制御信号SG1,SG2に基づいて制御される1対のスイッチ素子34,35を有し入力電圧Vinから出力電圧を発生する出力ドライバ回路33とを備え、ドライバ制御部30は出力ドライバ回路33に対する制御を行うことにより定電圧の出力電圧を出力することを特徴としている。ここで、帰還回路11は出力電圧Voutを例えば2個の抵抗を用いて抵抗分圧して帰還電圧VFBを発生して出力する。また、出力ドライバ回路33は、入力電圧Vinの電圧源と接地との間に1対のスイッチ素子34,35の直列回路が挿入されて構成され、また、出力ドライバ回路33の出力端子には、コイル40及びコンデンサ41にてなる平滑回路を介して負荷42が接続されている。
【0004】
以上のように構成されたスイッチングコンバータ回路においては、負荷42の変動で負帰還電圧VFBが変化した場合や、起動時や出力電圧の切り替え時に基準電圧VR1が変化した場合において負帰還電圧VFBと基準電圧VR1の誤差電圧を検出する誤差増幅器20が負帰還により出力電圧Voutを定電圧に保持するように制御される。当該回路は負帰還回路となっており、例えば図2に示すように、基準電圧VR1が急峻に変化した場合、出力電圧Voutは誤差増幅器20などの回路の応答速度により基準電圧VR1の変化よりも遅れて変化をする。回路の応答速度を決める1つの要因として誤差増幅器20の周波数特性があり、誤差増幅器20の応答速度が速いほど高速応答が可能であるが誤差増幅器20の特性を向上させるために消費電流増加や、周波数特性を向上させることによる位相余裕の減少による安定性の悪化などのトレードオフ項目がある。
【0005】
ところで、例えば特許文献1において、生成する基準電圧値を変える場合においても、正確に所望の基準電圧を生成することができると共に、回路面積と消費電流の増加を抑制することができる基準電圧発生回路及びその基準電圧発生回路を備えたDC−DCコンバータが開示されている。このDC−DCコンバータは、第2定電圧回路の出力トランジスタであるNMOSトランジスタM11をソースフォロア回路にし、NMOSトランジスタM11の電源を、内部抵抗の小さい直流電源BATから直接供給するようにしたことから、D/Aコンバータにおけるアップダウンカウンタの出力コード信号が変更されて基準電圧生成回路の出力電流である電流iccdが大きく変動した場合においても、基準電圧生成回路で生成される第2基準電圧Vrtの変動をなくすようにしたことを特徴としている。
【0006】
また、例えば特許文献2において、基準電圧の変更に出力電圧がすばやく追従できるDC−DCコンバータが開示されている。このDC−DCコンバータは、電圧設定信号に応じた電圧を出力するDAコンバータの出力電圧を誤差増幅回路の基準電圧に用いる出力電圧可変のDC−DCコンバータにおいて、クロック信号を出力する発振回路と、クロック信号を入力し、クロック信号に対し所定の遅延時間だけ遅れた第2クロック信号を出力する遅延回路と、誤差増幅回路の出力とインダクタに流れる電流を電圧変換した出力が与えられるPMWコンパレータと、遅延回路の第2クロック信号出力とPMWコンパレータとの出力が与えられDC−DCコンバータのスイッチングトランジスタの制御を行う制御手段とを備え、DAコンバータの制御に、クロック信号を用い、DC−DCコンバータのスイッチングトランジスタの制御に、第2クロック信号を用いることを特徴としている。
【発明の概要】
【発明が解決しようとする課題】
【0007】
携帯電話などで使用されるデバイスについてスイッチングコンバータに求められる特性に出力電圧精度があり、負荷応答や出力電圧切り替え時などの変化に対して出力電圧精度を保つために回路として高速応答が必要である。
【0008】
しかしながら、上述のように、高速応答を達成するために消費電流の増加や位相余裕度の減少などのトレードオフ項目がある。
【0009】
そこで、本発明の目的は以上の問題点を解決し、定常状態の特性を変えることなく急峻な出力変動や基準電圧変更時に高速応答を行うことができるスイッチングコンバータ回路及び半導体集積回路を提供することにある。
【課題を解決するための手段】
【0010】
第1の発明に係るスイッチングコンバータ回路は、基準電圧を負帰還電圧との誤差電圧を誤差増幅器により発生し、前記誤差電圧に基づいて定電圧を発生させるスイッチングコンバータ回路において、
前記負帰還電圧が、前記基準電圧のよりも所定電圧だけ低い所定の別の基準電圧以上となること、もしくは、前記基準電圧のよりも所定電圧だけ高い所定のさらに別の基準電圧以上となることを検出して検出信号を出力する少なくとも1つの誤差比較器と、
上記検出信号に基づいて、前記誤差増幅器を含む回路の応答速度を切り替える切り替え手段とを備えたことを特徴とする。
【0011】
また、第2の発明に係る半導体集積回路は、上記スイッチングコンバータ回路を備えたことを特徴とする。
【発明の効果】
【0012】
従って、本発明によれば、前記負帰還電圧が、前記基準電圧のよりも所定電圧だけ低い所定の別の基準電圧以上となること、もしくは、前記基準電圧のよりも所定電圧だけ高い所定のさらに別の基準電圧以上となることを検出し、これに応答して、前記誤差増幅器を含む回路の応答速度を切り替えるので、例えば、出力電圧の変動時、もしくは基準電圧が変化したときに上記回路の動作速度を切り替えることにより、定常状態の特性を変えることなく急峻な出力変動や基準電圧変更時に高速応答を行うことができる。
【図面の簡単な説明】
【0013】
【図1】従来例に係るスイッチングコンバータ回路の構成を示すブロック図である。
【図2】図1のスイッチングコンバータ回路の動作を示す各電圧のタイミングチャートである。
【図3】本発明の第1の実施形態に係るスイッチングコンバータ回路の構成を示すブロック図である。
【図4】図3のスイッチングコンバータ回路の動作を示す各電圧のタイミングチャートである。
【図5】本発明の第2の実施形態に係るスイッチングコンバータ回路の構成を示すブロック図である。
【図6】図5のスイッチングコンバータ回路の動作を示す各電圧のタイミングチャートである。
【発明を実施するための形態】
【0014】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【0015】
第1の実施形態.
図3は本発明の第1の実施形態に係るスイッチングコンバータ回路の構成を示すブロック図であり、図4は図3のスイッチングコンバータ回路の動作を示す各電圧のタイミングチャートである。第1の実施形態に係るスイッチングコンバータ回路は、負帰還を有する降圧型スイッチングレギュレータであり、図1の従来例に係るスイッチングコンバータ回路に比較して、基準電圧生成回路10及び帰還回路11と、誤差増幅器20との間に、2個の誤差比較器22,23をさらに備えたことを特徴としている。図1と同様の構成要素についてはそれらの詳細説明を省略する。
【0016】
図3のスイッチングコンバータ回路において、基準電圧生成回路10は基準電圧VR1を生成して出力し、当該基準電圧VR1は誤差増幅器20の非反転入力端子に入力される。誤差増幅器20は基準電圧VR1と負帰還電圧VFBとの間の誤差電圧に応じた出力電圧をドライバ制御部30に出力する。ドライバ制御部30は、誤差増幅器20からの出力電圧に基づいて、スイッチ素子34,35のためのオン/オフ制御信号SG1,SG2を発生してそれぞれスイッチ素子34,35に出力する。当該回路の制御系では、基準電圧VR1と負帰還電圧VFBとが同じ電圧になるように、スイッチ素子34,35に対するスイッチング制御を行う。ここで、ドライバ制御部30は、内蔵する発振器により所定周期Tでスイッチングを行っており、基本的には、以下のようにスイッチング制御する。オン/オフ制御信号SG1によりスイッチ素子34をオンし、オン/オフ制御信号SG2によりスイッチ素子34をオフし、このとき、入力電圧Vinの電圧源とコイル40との間が接続され、入力電圧Vinが出力される。一方、オン/オフ制御信号SG1によりスイッチ素子34をオフし、オン/オフ制御信号SG2によりスイッチ素子34をオンし、このとき、接地とコイル40との間が接続され、コイル40の一端が接地される。
【0017】
ここで、スイッチ素子34,35のオン抵抗値や各配線の寄生抵抗を無視すれば、スイッチ素子34の一周期あたりのオン時間TonはVout/Vin×Tとなる。定常状態では、帰還電圧VFBと基準電圧VR1の値は誤差増幅器20から負帰還されているため、VFB=VR1となるように制御されている。しかし、急峻な負荷により出力電圧Voutの変動があったり、もしくは出力電圧Voutを変化させるために基準電圧VR1の切り替えた場合などにより誤差増幅器20の入力電圧に変化があった場合、誤差増幅器20の出力電圧が入力電圧の誤差に応じて変化することで、ドライバ制御部30がスイッチ素子34,35のオン時間の制御を行い、基準電圧VR1と負帰還電圧VFBが同じになるようにスイッチ素子34,35のスイッチング制御を行う。誤差増幅器20の入力電圧に対して出力電圧Voutが変化する場合、誤差増幅器20には応答速度があるためドライバ制御部30がスイッチ素子34,35のスイッチング制御を行い、出力電圧Voutが変化するまでに所定の時間がかかる。
【0018】
そこで、誤差増幅器20の入力電圧の変化に対して速く出力を変化させるためには、誤差増幅器20の応答速度を上げる必要がある。誤差増幅器20の応答速度はバイアス電流や位相補償回路21により決まっている。誤差増幅器20の応答速度を上げるには、バイアス電流の増加や回路の安定性の悪化となる。
【0019】
本実施形態に係る回路では、2個の誤差比較器22,23をさらに備え、負帰還電圧VFBを誤差比較器22の非反転入力端子及び誤差比較器23の反転入力端子に入力し、基準電圧回路10により生成されかつ任意に決められた基準電圧VR2(VR2>VR1)(すなわち、基準電圧VR2は基準電圧VR1よりも所定電圧だけ高い電圧である。)を誤差比較器22の反転入力端子に入力し、基準電圧回路10により生成されかつ任意に決められた基準電圧VR3(VR3<VR1)(すなわち、基準電圧VR3は基準電圧VR1よりも所定電圧だけ低い電圧である。)を誤差比較器23の非反転入力端子に入力する。各誤差比較器22、23からの各出力電圧V22,V23は誤差増幅器20に入力される。
【0020】
以上のように構成された図3の回路において、通常は負帰還によりVFB=VR1になっているため、誤差比較器22と23はそれぞれ出力電圧がLレベルとなっている。ここで、急峻な負荷42の変動により出力電圧Voutの変動があったり、もしくは出力電圧Voutを変化させるために基準電圧VR1の切り替えた場合などにより誤差増幅器20の入力に変化があった場合に、VFB>VR2もしくはVFB<VR3となり誤差比較器22もしくは誤差比較器23の出力電圧がHレベルになった場合には、誤差比較器22又は23からのHレベルの出力電圧V22又はV23により誤差増幅器20のバイアス電流を増大させる回路となっており、負帰還電圧VFBと基準電圧VR1に対して任意に設定した電圧VR2,VR3との誤差が発生した場合のみ切り替えて、誤差増幅器20のバイアス電流、すなわち消費電流を増大させることができる。ここで、誤差増幅器20のバイアス電流又は消費電流を増大させるためには、例えば、誤差増幅器20の各入力端子に接続されるバイアス回路の素子値(例えば、抵抗値)を小さくし、又はバイアス電圧を大きくする。
【0021】
図3の回路において、本発明はこれに限らず、誤差増幅器22,23の入力極性を反転させ誤差増幅器22,23がLレベルの出力電圧を出力しているときのみ切り替えて、バイアス電流を増大させてもよいし、どちらか片方の誤差増幅器22又は23のみを備えるように構成してもよい。
【0022】
図3の回路において、図4に示すように、基準電圧VR1を急峻に変化させた場合、図1の従来例の回路であれば、図2のように出力電圧Voutは入力の変動に対して応答速度により遅れをとるが、本実施形態に係る回路によれば、基準電圧VR2を、基準電圧VR1に比例した電圧(VR1×α)(α<1)に設定した場合、VFB>VR2となった場合、誤差比較器22がHレベルの出力電圧を出力し、誤差増幅器20のバイアス電流を増大させることで、当該回路の応答速度を上げて、従来例に係る回路より回路の応答速度を上げることができる。また、VFB<VR2になれば、誤差比較器22の出力電圧は再びLレベルの電圧となり、誤差増幅器20のバイアス電流が下がり、通常動作に復帰する。さらに、基準電圧VR1が急峻に下がった場合も、基準電圧VR3をVR1×α(α>1)に設定することで、VFB<VR3となった場合に前記同様に誤差増幅器20のバイアス電流を増やして回路の応答速度を上げることができる。
【0023】
第2の実施形態.
図5は本発明の第2の実施形態に係るスイッチングコンバータ回路の構成を示すブロック図であり、図6は図5のスイッチングコンバータ回路の動作を示す各電圧のタイミングチャートである。第2の実施形態に係るスイッチングコンバータ回路は、図1の実施形態に係るスイッチングコンバータ回路に比較して、誤差比較器22,23からの出力電圧V22,V23を直接に誤差増幅器20に入力してそのバイアス電流を変化させることに代えて、誤差比較器22,23からの出力電圧V22,V23に基づいて、位相補償回路21内のそれぞれ位相補償定数が互いに異なる複数の位相補償回路部を選択的に切り換え、特に、応答速度が速い位相補償定数を有する位相補償回路部を選択することにより、誤差増幅器20の応答速度を上げることで、前記図3の回路と同様に急峻な変化があった場合のみ回路の応答速度を上げることができる。
【0024】
また、図5の回路において、図6に示すように、誤差比較器22,23からの出力遅延を発生させる遅延回路を設け、もしくは、クロックカウンタを用いて所定期間だけ検出時刻又はその解除を遅延させる回路を設け、誤差比較器22,23の検出時間、もしくは解除時間に任意の遅延時間を設けることで、VR1=VFBとなるまで回路の応答速度を上げるような調整が可能となる。
【0025】
変形例.
以上の各実施形態に係るスイッチングコンバータ回路及びその周辺回路を半導体集積回路で構成してもよい。すなわち、スイッチングコンバータ回路を備えた半導体集積回路を形成してもよい。
【産業上の利用可能性】
【0026】
以上説明したように、本発明によれば、定常状態の特性を変えることなく急峻な出力変動や基準電圧変更時に高速応答を行うスイッチングコンバータ回路の提供が可能となる。
【符号の説明】
【0027】
10…基準電圧生成回路、
11…帰還回路、
20…誤差増幅器、
21…位相補償回路、
22,23…誤差比較器、
30…ドライバ制御部、
33…出力ドライバ回路、
34,35…スイッチ素子、
40…コイル、
41…コンデンサ、
42…負荷。
【先行技術文献】
【特許文献】
【0028】
【特許文献1】特開2009−261048号公報
【特許文献2】特開2009−303317号公報

【特許請求の範囲】
【請求項1】
基準電圧を負帰還電圧との誤差電圧を誤差増幅器により発生し、前記誤差電圧に基づいて定電圧を発生させるスイッチングコンバータ回路において、
前記負帰還電圧が、前記基準電圧のよりも所定電圧だけ低い所定の別の基準電圧以上となること、もしくは、前記基準電圧のよりも所定電圧だけ高い所定のさらに別の基準電圧以上となることを検出して検出信号を出力する少なくとも1つの誤差比較器と、
上記検出信号に基づいて、前記誤差増幅器を含む回路の応答速度を切り替える切り替え手段とを備えたことを特徴とするスイッチングコンバータ回路。
【請求項2】
前記切り替え手段は、前記検出信号に基づいて、前記誤差増幅器の消費電流を変化させて前記回路の応答速度を切り替えることを特徴とする請求項1記載のスイッチングコンバータ回路。
【請求項3】
前記切り替え手段は、前記検出信号に基づいて、前記誤差増幅器の位相補償回路の位相補償定数を変化させて前記回路の応答速度を切り替えることを特徴とする請求項1記載のスイッチングコンバータ回路。
【請求項4】
前記切り替え手段は、前記検出信号に基づいて、前記誤差増幅器を含む回路の応答速度を上げるように制御することを特徴とする請求項1〜3のうちのいずれか1つに記載のスイッチングコンバータ回路。
【請求項5】
前記誤差比較器からの検出信号を遅延させる遅延手段をさらに備えたことを特徴とする請求項1〜4のうちのいずれか1つに記載のスイッチングコンバータ回路。
【請求項6】
請求項1〜5のうちのいずれか1つに記載のスイッチングコンバータ回路を備えたことを特徴とする半導体集積回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate


【公開番号】特開2013−115918(P2013−115918A)
【公開日】平成25年6月10日(2013.6.10)
【国際特許分類】
【出願番号】特願2011−259680(P2011−259680)
【出願日】平成23年11月29日(2011.11.29)
【出願人】(000006747)株式会社リコー (37,907)
【Fターム(参考)】