スイッチング装置
【課題】簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができるスイッチング装置を提供する。
【解決手段】モータ制御装置を構成するインバータ回路は、平滑コンデンサと、FETと、スナバ回路とを備えている。スナバ回路は、コンデンサによって構成されている。スナバ回路102を構成するコンデンサ102aの一方の接続点a1から平滑コンデンサ100を経てコンデンサ102aの他方の接続点a2に至る経路r1のインダクタンスLr1が、直列接続されたFET101a、101d、及び、コンデンサ102aによって形成される経路r2のインダクタンスLr2の10倍となるような位置に、コンデンサ102aが接続されている。これにより、従来のように、リカバリー電流を抑える回路を別途設ける必要がなく、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【解決手段】モータ制御装置を構成するインバータ回路は、平滑コンデンサと、FETと、スナバ回路とを備えている。スナバ回路は、コンデンサによって構成されている。スナバ回路102を構成するコンデンサ102aの一方の接続点a1から平滑コンデンサ100を経てコンデンサ102aの他方の接続点a2に至る経路r1のインダクタンスLr1が、直列接続されたFET101a、101d、及び、コンデンサ102aによって形成される経路r2のインダクタンスLr2の10倍となるような位置に、コンデンサ102aが接続されている。これにより、従来のように、リカバリー電流を抑える回路を別途設ける必要がなく、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、直列接続された半導体スイッチング素子を備えたスイッチング装置に関する。
【背景技術】
【0002】
従来、直列接続された半導体スイッチング素子を備えたスイッチング装置として、例えば特許文献1に開示されている電力変換装置がある。図17に示すように、この電力変換装置は、直列接続された2つのトランジスタTr1、Tr2を備えている。一方のトランジスタTr1のコレクタは直流電源VDCの正極端子に、他方のトランジスタTr2のエミッタは直流電源VDCの負極端子にそれぞれ接続されている。また、この電力変換装置は、トランジスタTr1、Tr2がオフする際に、配線の浮遊インダクタンスL1によって発生し、トランジスタTr1、Tr2に加わるサージ電圧を抑えるため、スナバ回路を備えている。スナバ回路は、定電圧ダイオードZD1、ZD2と、充放電スナバ用コンデンサC1、C2と、クランプスナバ用コンデンサC3とから構成されている。定電圧ダイオードZD1、ZD2と充放電スナバ用コンデンサC1、C2は、それぞれ直列接続されている。直列接続された定電圧ダイオードZD1、ZD2と充放電スナバ用コンデンサC1、C2は、トランジスタTr1、Tr2にそれぞれ並列接続されている。クランプスナバ用コンデンサC3の一端は、高電位側のトランジスタTr1に接続された、定電圧ダイオードZD1と充放電スナバ用コンデンサC1の直列接続点に接続されている。また、他端は、低電位側のトランジスタTr2のエミッタに接続されている。これにより、トランジスタTr1、Tr2に加わるサージ電圧を抑えることができる。
【0003】
ところで、トランジスタTr1、Tr2は、コレクタとエミッタの間に逆並列接続されるフリーホイールダイオードD1、D2をそれぞれ備えている。ダイオードD1、D2は、逆方向電圧が印加された直後に逆方向電流であるリカバリー電流が流れるという特性を有している。そのため、高電位側のトランジスタTr1がオンする際、低電位側のトランジスタTr2に接続されたフリーホイールダイオードD2のリカバリー電流が、高電位側のトランジスタTr1に流れることとなる。また、低電位側のトランジスタTr2がオンする際も、高電位側のトランジスタTr1に接続されたフリーホイールダイオードD1のリカバリー電流が、低電位側のトランジスタTr2に流れることとなる。従って、トランジスタTr1、Tr2において、リカバリー電流に伴う損失が発生してしまうという問題があった。
【0004】
従来、リカバリー電流を抑えることができる回路として、例えば特許文献2に開示されている回路がある。図18に示すように、この回路は、可飽和リアクトルLと、コンデンサCと、抵抗Rとによって構成されている。可飽和リアクトルLは、ダイオードDに直列接続されている。コンデンサCと抵抗Rは、直列接続されている。直列接続されたコンデンサCと抵抗Rは、直列接続されたダイオードDと可飽和リアクトルLに並列接続されている。これにより、ダイオードDのリカバリー電流を吸収して抑えることができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第2754411号公報
【特許文献2】特開平10−262371号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
リカバリー電流に伴う損失を抑える目的で、前述した電力変換装置に、前述したリカバリー電流を抑えることができる回路を適用した場合、フリーホイールダイオードに、可飽和リアクトル、コンデンサ及び抵抗からなる回路をそれぞれ設けなければならず、構成が複雑になる。そのため、コストが上昇してしまうという問題があった。
【0007】
本発明はこのような事情に鑑みてなされたものであり、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができるスイッチング装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
そこで、本発明者は、この課題を解決すべく鋭意研究し試行錯誤を重ねた結果、簡素なスナバ回路とその接続位置を調整することで、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えられることを思いつき、本発明を完成するに至った。
【0009】
すなわち、請求項1に記載のスイッチング装置は、フリーホイールダイオードを有し、直列接続された半導体スイッチング素子と、直流電源に並列接続されるとともに、直列接続された半導体スイッチング素子に並列接続され、直流電源の出力を平滑して直列接続された半導体スイッチング素子に供給する平滑コンデンサと、直列接続された半導体スイッチング素子に並列接続されるスナバ回路と、を備えたスイッチング装置において、スナバ回路の一方の接続点から平滑コンデンサを経てスナバ回路の他方の接続点に至る第1経路のインダクタンスが、直列接続された半導体スイッチング素子及びスナバ回路によって形成される第2経路のインダクタンスの10倍以上であることを特徴とする。
【0010】
この構成によれば、スナバ回路によってサージ電圧を抑えることができる。また、スナバ回路の接続位置を調整することにより、リカバリー電流を抑えることができる。そのため、従来のように、リカバリー電流を抑える回路を別途設ける必要がなく、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【0011】
請求項2に記載のスイッチング装置は、第1経路のインダクタンスは、平滑コンデンサ及び配線の浮遊インダクタンスであり、第2経路のインダクタンスは、直列接続された半導体スイッチング素子、スナバ回路及び配線の浮遊インダクタンスであることを特徴とする。この構成によれば、浮遊インダクタンスを利用することにより、より簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【0012】
請求項3に記載のスイッチング装置は、第1経路にコイルを有し、第1経路のインダクタンスは、平滑コンデンサ及び配線の浮遊インダクタンス、並びに、コイルのインダクタンスであり、第2経路のインダクタンスは、直列接続された半導体スイッチング素子、スナバ回路及び配線の浮遊インダクタンスであることを特徴とする。この構成によれば、第1経路のインダクタンスを、確実に、第2経路のインダクタンスの10倍以上にすることができる。
【0013】
請求項4に記載のスイッチング装置は、スナバ回路は、コンデンサ、又は、直列接続されたコンデンサ及び抵抗であることを特徴とする。この構成によれば、サージ電圧を確実に抑えつつ、半導体スイッチング素子の損失の一部を、スナバ回路を構成する抵抗に負担させることで、半導体スイッチング素子の損失をさらに抑えることができる。
【0014】
請求項5に記載のスイッチング装置は、スナバ回路は、直列接続される整流素子及びコンデンサと、整流素子に並列接続される抵抗と、からなることを特徴とする。この構成によれば、スナバ回路に加わる電圧が上昇する際には、整流素子がオンしてスナバ回路の抵抗値が小さくなる。そのため、サージ電圧を低減することができる。従って、半導体スイッチング素子のスイッチング速度を高速化することができ、損失を低減できる。また、スナバ回路に加わる電圧が低下する際には、整流素子がオンしないため、スナバ回路の抵抗値が大きくなる。そのため、第1経路のインダクタンスが存在することで、ターンオン中の電圧を低減できる。従って、半導体スイッチング素子のスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。
【0015】
請求項6に記載のスイッチング装置は、スナバ回路は、直列接続される第1抵抗、整流素子及びコンデンサと、整流素子に並列接続される第2抵抗と、からなることを特徴とする。この構成によれば、半導体スイッチング素子のスイッチング速度を高速化することができ、損失を低減できる。また、半導体スイッチング素子のスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。さらに、直流電圧の共振が問題となる場合においても対応することができる。
【0016】
請求項7に記載のスイッチング装置は、スナバ回路は、直列接続される第1抵抗、整流素子及びコンデンサと、直列接続された第1抵抗及び整流素子に並列接続される第2抵抗と、からなることを特徴とする。この構成によれば、半導体スイッチング素子のスイッチング速度を高速化することができ、損失を低減できる。また、半導体スイッチング素子のスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。さらに、直流電圧の共振が問題となる場合においても対応することができる。
【0017】
請求項8に記載のスイッチング装置は、第1抵抗は、整流素子の内部抵抗であることを特徴とする。この構成によれば、構成を簡素化することができる。
【0018】
請求項9に記載のスイッチング装置は、整流素子は、ダイオードであることを特徴とする。この構成によれば、整流機能を確実に果たすことができる。
【0019】
請求項10に記載のスイッチング装置は、整流素子は、シリコンカーバイドのショットキーバリアダイオードであることを特徴とする。この構成によれば、サージ電圧とリカバリー電流に伴う損失をさらに低減することができる。
【0020】
請求項11に記載のスイッチング装置は、整流素子は、シリコンカーバイドの接合障壁型ショットキーバリアダイオードであることを特徴とする。この構成によれば、サージ電圧とリカバリー電流に伴う損失をさらに低減することができる。
【0021】
請求項12に記載のスイッチング装置は、 第2経路のインダクタンスは、10nH以下であることを特徴とする。この構成によれば、サージ電圧は、第2経路のインダクタンスの大きさに依存する。第2経路のインダクタンスを10nH以下に抑えることで、サージ電圧を確実に抑えることができる。
【0022】
請求項13に記載のスイッチング装置は、車両に搭載され、直流電源の電力を変換する電力変換装置に用いられることを特徴とする。この構成によれば、車両に搭載され、直流電源の電力を変換する電力変換装置において、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【0023】
なお、第1及び第2経路、並びに、第1及び第2抵抗は、経路及び抵抗を区別するために便宜的に導入したものである。
【図面の簡単な説明】
【0024】
【図1】第1実施形態におけるモータ制御装置の回路図である。
【図2】図1におけるスナバ回路の接続について説明するための説明図である。
【図3】比較例としてのFETの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図4】第1実施形態におけるFETの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図5】経路r1のインダクタンスLr1と経路r2のインダクタンスLr2の比とリカバリー電流に伴うFET損失の関係に関するシミュレーション結果のグラフである。
【図6】第2実施形態におけるモータ制御装置の回路図である。
【図7】図6におけるスナバ回路の接続について説明するための説明図である。
【図8】第2実施形態におけるFETの電圧、電流、並びに、FET及び抵抗の損失を示すシミュレーション結果のグラフである。
【図9】第3実施形態におけるモータ制御装置の回路図である。
【図10】図9におけるスナバ回路の接続について説明するための説明図である。
【図11】比較例としてのFETの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図12】第3実施形態におけるFETの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図13】第4実施形態におけるモータ制御装置の回路図である。
【図14】図13におけるスナバ回路の接続について説明するための説明図である。
【図15】第5実施形態におけるモータ制御装置の回路図である。
【図16】図15におけるスナバ回路の接続について説明するための説明図である。
【図17】従来の電力変換回路の回路図である。
【図18】従来のリカバリー電流を抑えることができる回路の回路図である。
【発明を実施するための形態】
【0025】
次に実施形態を挙げ、本発明をより詳しく説明する。本実施形態では、本発明に係るスイッチング装置を、車両に搭載されたモータ制御装置に適用した例を示す。
【0026】
(第1実施形態)
まず、図1及び図2を参照してモータ制御装置の構成について説明する。ここで、図1は、第1実施形態におけるモータ制御装置の回路図である。図2は、図1におけるスナバ回路の接続について説明するための説明図である。
【0027】
図1に示す3相交流モータM1は、車両に搭載され、3相交流電圧が供給されることで駆動力を発生する機器である。
【0028】
モータ制御装置1(電力変換装置)は、車両に搭載され、バッテリB1(直流電源)の出力する直流電圧を3相交流電圧に変換して、3相交流モータM1に供給する装置である。つまり、直流電力を交流電力に変換して3相交流モータに供給する装置である。モータ制御装置1は、インバータ回路10と、駆動回路11と、制御回路12とを備えている。
【0029】
インバータ回路10(スイッチング装置)は、バッテリB1の出力する直流電圧を3相交流電圧に変換する回路である。インバータ回路10は、平滑コンデンサ100と、FET101a〜101f(半導体スイッチング素子)と、スナバ回路102とを備えている。
【0030】
平滑コンデンサ100は、バッテリB1の出力する直流電圧を平滑するための、容量が100μF〜2000μFの素子である。平滑コンデンサ100の一端はバッテリB1の正極端子に、他端はバッテリB1の負極端子にそれぞれ接続されている。
【0031】
FET101a〜101fは、オン、オフすることで直流電圧を3相交流電圧に変換するための素子である。FET101a〜101fは、ドレインとソースの間に逆並列接続されるフリーホイールダイオード101g〜101lを備えている。具体的には、フリーホイールダイオード101g〜101lのカソードがFET101a〜101fのソースに、アノードがドレインにそれぞれ接続されている。FET101a、101d、FET101b、101e及びFET101c、101fは、それぞれ直列接続されている。具体的には、FET101a〜101cのソースが、FET101d〜101fのドレインにそれぞれ接続されている。直列接続された3組のFET101a、101d、FET101b、101e及びFET101c、101fは、並列接続されている。FET101a〜101cのドレインは平滑コンデンサ100の一端に、FET101d〜101fのソースは平滑コンデンサ100の他端にそれぞれ接続されている。FET101a〜101fのゲートは、駆動回路11に接続されている。また、直列接続されたFET101a、101d、FET101b、101e及びFET101c、101fの直列接続点は、3相交流モータM1にそれぞれ接続されている。
【0032】
スナバ回路102は、FET101a〜101fがオフする際に、配線の浮遊インダクタンスによって発生し、FET101a〜101fに加わるサージ電圧を抑えるための回路である。スナバ回路102は、容量が0.01μF〜5μFのコンデンサ102a〜102cによって構成されている。
【0033】
コンデンサ102aは、直列接続されたFET101a、101dに並列接続されている。具体的には、図2に示すように、コンデンサ102aの一方の接続点a1から平滑コンデンサ100を経てコンデンサ102aの他方の接続点a2に至る経路r1(第1経路)のインダクタンスLr1が、直列接続されたFET101a、101d、及び、コンデンサ102aによって形成される経路r2(第2経路)のインダクタンスLr2の10倍となるような位置に接続されている。具体的には、経路r1のインダクタンスLr1が20nH〜200nH、経路r2のインダクタンスLr2が2nH〜10nH(10nH以下)であり、経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2の10倍となるような位置に接続されている。ここで、インダクタンスLr1とは、平滑コンデンサ100及び配線の浮遊インダクタンスを含む、経路r1の全インダクタンスのことである。また、経路r2のインダクタンスLr2とは、FET101a、101d、コンデンサ102a及び配線の浮遊インダクタンスを含む、経路r2の全インダクタンスのことである。
【0034】
図1に示すように、コンデンサ102bは、直列接続されたFET101b、101eに並列接続されている。具体的には、コンデンサ102bの一方の接続点から平滑コンデンサ100を経てコンデンサ102bの他方の接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET101b、101e、及び、コンデンサ102bによって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0035】
コンデンサ102cは、直列接続されたFET101c、101fに、並列接続されている。具体的には、コンデンサ102cの一方の接続点から平滑コンデンサ100を経てコンデンサ102cの他方の接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET101c、101f、及び、コンデンサ102cによって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0036】
駆動回路11は、制御回路12から入力される駆動信号に基づいてFET101a〜101fをオン、オフする回路である。駆動回路11は、FET101a〜101fのゲートにそれぞれ接続されている。
【0037】
制御回路12は、外部から入力される指令に基づいて、FET101a〜101fのオン、オフを制御するための駆動信号を出力する回路である。制御回路12は、駆動回路11に接続されている。
【0038】
次に、図1〜図4を参照してモータ制御装置の動作について説明する。ここで、図3は、比較例としてのFETをオンする際の電圧、電流及び損失を示すシミュレーション結果のグラフである。図4は、第1実施形態におけるFETをオンする際の電圧、電流及び損失を示すシミュレーション結果のグラフである。なお、FETの損失とは、FETのドレイン−ソース間電圧×ドレイン電流のことである。
【0039】
図1において、制御回路12は、外部から入力される指令に基づいてFET101a〜101fのオン、オフを制御するための駆動信号を出力する。駆動回路11は、制御回路12から入力される駆動信号に基づいてFET101a〜101fをオン、オフする。これにより、平滑コンデンサ100によって平滑されたバッテリB1の出力する直流電圧が、3相交流電圧に変換され、3相交流モータM1に供給される。
【0040】
ところで、FET101aがオンする際、FET101dに接続されたフリーホイールダイオード101jのリカバリー電流が、FET101aに流れることとなる。例えば、図2に示す経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2と同一となるような位置に、スナバ回路102が接続されていた場合、図3(a)及び(b)に示すようなリカバリー電流、及び、リカバリー電流に伴う損失を発生する。しかし、図2に示すように、モータ制御装置1のスナバ回路102は、経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2の10倍となるような位置に接続されている。そのため、図4(a)に示すように、図3(a)に比べ、リカバリー電流を抑えることができる。それに伴って、図4(b)に示すように、図3(b)に比べ、リカバリー電流に伴う損失を抑えることができる。
【0041】
次に、効果について説明する。第1実施形態によれば、スナバ回路102によってサージ電圧を抑えることができる。また、スナバ回路102の接続位置を調整することにより、リカバリー電流を抑えることができる。そのため、従来のように、リカバリー電流を抑える回路を別途設ける必要がなく、車両に搭載され、バッテリB1の電力を変換して3相交流モータM1に供給するモータ制御装置1において、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【0042】
また、第1実施形態によれば、経路r1のインダクタンスLr1は、平滑コンデンサ100及び配線の浮遊インダクタンスであり、経路r2のインダクタンスLr2は、直列接続されたFET101a、101d、スナバ回路102を構成するコンデンサ102a及び配線の浮遊インダクタンスである。つまり、浮遊インダクタンスを利用するため、各経路のインダクタンスを調整するコイルを別途設ける必要がない。そのため、より簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【0043】
さらに、第1実施形態によれば、コンデンサ102a〜102cによって構成されるスナバ回路102によってサージ電圧を確実に抑えることができる。
【0044】
加えて、第1実施形態によれば、サージ電圧は、経路r2のインダクタンスLr2の大きさに依存する。例えば、半導体スイッチング装置の浮遊インダクタンスは、YAMAHA MOTOR TECHNICAL REVIEW 2003−4 No.37や、特許第3519227号公報に記載されているように、数十nH程度である。スナバ回路の接続位置を工夫し、経路r2のインダクタンスLr2を10nH以下に抑えることで、サージ電圧を確実に抑えることができる。
【0045】
なお、第1実施形態では、経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2の10倍となるような位置に、スナバ回路102が接続されている例を挙げているが、これに限られるものではない。図5は、経路r1のインダクタンスLr1と経路r2のインダクタンスLr2の比とリカバリー電流に伴うFET損失の関係に関するシミュレーション結果のグラフである。具体的には、負荷電流が20Aと40A、Lr2が5nH、Lr1が5nH〜300nHの場合における、Lr1とLr2の比に対するリカバリー電流に伴うFETの損失特性を示すシミュレーション結果のグラフである。なお、FETの損失とは、FETのドレイン−ソース間電圧×ドレイン電流の時間平均値のことである。
【0046】
図5に示すように、経路r1のインダクタンスLr1が経路r2のインダクタンスLr2の5倍になると、リカバリー電流に伴うFET損失の減少の仕方が変化を始め、10倍になると、FET損失の減少の仕方が緩やかになり、15倍以上になると、FET損失の減少がほぼ飽和する。このことから明らかなように、経路r1のインダクタンスLr1が経路r2のインダクタンスLr2の10倍以上となるような位置にスナバ回路102が接続されていれば、リカバリー電流に伴うFET損失を充分に抑えることができる。さらに、15倍以上となるような位置にスナバ回路102が接続されていれば、リカバリー電流に伴うFET損失をより確実に抑えることができる。
【0047】
また、第1実施形態では、経路r1のインダクタンスLr1が、平滑コンデンサ100及び配線の浮遊インダクタンスである例を挙げているが、これに限られるものではない。経路r1にコイルを設けてもよい。この場合、経路r1のインダクタンスLr1は、平滑コンデンサ100及び配線の浮遊インダクタンス、並びに、コイルのインダクタンスとなる。経路r1のインダクタンスLr1が経路r2のインダクタンスLr2の10倍以上となるように、経路r1に設けられるコイルのインダクタンスが設定されていればよい。経路r1のインダクタンスLr1を、確実に、経路r2のインダクタンスLr2の10倍以上にすることができる。
【0048】
さらに、第1実施形態では、直列接続されたFETを3組並列接続して構成されるインバータ回路の例を挙げているが、これに限られるものではない。直列接続されたFETを1組備えるコンバータ回路、2組備えるHブリッジ回路に適用してもよい。また、FETに限らず、フリーホイールダイオードを有するバイポーラトランジスタやIGBTによって構成される回路に適用してもよい。この場合においても、サージ電圧を抑えつつ、フリーホイールダイオードのリカバリー電流に伴う損失を抑えることができる。
【0049】
(第2実施形態)
次に、第2実施形態のモータ制御装置について説明する。第2実施形態のモータ制御装置は、第1実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【0050】
図6及び図7を参照してモータ制御装置の構成について説明する。ここで、図6は第2実施形態におけるモータ制御装置の回路図である。図7は、図6におけるスナバ回路の接続について説明するための説明図である。ここでは、第1実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【0051】
図6に示すように、モータ制御装置2は、インバータ回路20(スイッチング装置)と、駆動回路21と、制御回路22とを備えている。駆動回路21及び制御回路22は、第1実施形態の駆動回路11及び制御回路12と同一構成である。
【0052】
インバータ回路20は、平滑コンデンサ200と、FET201a〜201f(半導体スイッチング素子)と、スナバ回路202とを備えている。平滑コンデンサ200及びFET201a〜201fは、第1実施形態の平滑コンデンサ100及びFET101a〜101fと同一構成である。
【0053】
スナバ回路202は、コンデンサ202a〜202cと、抵抗202d〜202fとを備えている。コンデンサ202a〜202cと抵抗202d〜202fは、直列接続されている。
【0054】
直列接続されたコンデンサ202a及び抵抗202dは、直列接続されたFET201a、201dに並列接続されている。具体的には、図7に示すように、コンデンサ202aの接続点a21から平滑コンデンサ200を経て抵抗202dの接続点a22に至る経路r21(第1経路)のインダクタンスLr21が、直列接続されたFET201a、201d、並びに、直列接続されたコンデンサ202a及び抵抗202dによって形成される経路r22(第2経路)のインダクタンスLr22の10倍となるような位置に接続されている。
【0055】
図6に示すように、直列接続されたコンデンサ202b及び抵抗202eは、直列接続されたFET201b、201eに並列接続されている。具体的には、コンデンサ202bの接続点から平滑コンデンサ200を経て抵抗202eの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET201b、201e、並びに、直列接続されたコンデンサ202b及び抵抗202eによって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0056】
直列接続されたコンデンサ202c及び抵抗202fは、直列接続されたFET201c、201fに並列接続されている。具体的には、コンデンサ202cの接続点から平滑コンデンサ200を経て抵抗202fの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET201c、201f、並びに、直列接続されたコンデンサ202c及び抵抗202fによって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0057】
動作については、第1実施形態のモータ制御装置1と同一であるため説明を省略する。図8を参照してFET等の損失について説明する。ここで、図8は、第2実施形態におけるFETをオンする際の電圧、電流、並びに、FET及び抵抗の損失を示すシミュレーション結果である。なお、FETの損失とは、FETのドレイン−ソース間電圧×ドレイン電流のことである。
第1実施形態のモータ制御装置1に対して、スナバ回路の抵抗にて損失が発生することとなるが、これにより、FETの損失の一部を抵抗に負担させ、FETで発生する損失を軽減する効果を得ることができる。そのため、図8に示すように、第1実施形態と同様に、リカバリー電流に伴う損失を抑えることができる。
【0058】
次に、効果について説明する。第2実施形態によれば、スナバ回路202を構成する部品点数は増加するものの、第1実施形態と同様に、サージ電圧とリカバリー電流に伴う損失を抑えることができる。また、スナバ回路202を構成する抵抗202d〜202fに、FETの損失の一部を負担させることで、FETの損失を抑えることができる。そのため、安価なFETを用いることができるようになり、モータ制御装置のコストを低減できる。
【0059】
(第3実施形態)
次に、第3実施形態のモータ制御装置について説明する。第3実施形態のモータ制御装置は、第1実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【0060】
図9及び図10を参照してモータ制御装置の構成について説明する。ここで、図9は第3実施形態におけるモータ制御装置の回路図である。図10は、図9におけるスナバ回路の接続について説明するための説明図である。ここでは、第1実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【0061】
図9に示すように、モータ制御装置3は、インバータ回路30と、駆動回路31と、制御回路32とを備えている。駆動回路31及び制御回路32は、第1実施形態の駆動回路11及び制御回路12と同一構成である。
【0062】
インバータ回路30は、平滑コンデンサ300と、FET301a〜301f(半導体スイッチング素子)と、スナバ回路302とを備えている。平滑コンデンサ300及びFET301a〜301fは、第1実施形態の平滑コンデンサ100及びFET101a〜101fと同一構成である。
【0063】
スナバ回路302は、ダイオード302a〜302c(整流素子)と、コンデンサ302d〜302fと、抵抗302g〜302iとを備えている。ダイオード302a〜302cは、シリコンカーバイド(SiC)のショットキーバリアダイオード、又は、シリコンカーバイド(SiC)の接合障壁型ショットキーバリアダイオードである。ダイオード302a〜302cとコンデンサ302d〜302fは直列接続されている。抵抗302g〜302iは、ダイオード302a〜302cに並列接続されている。
【0064】
直列接続されたダイオード302a及びコンデンサ302dと、ダイオード302aに並列接続された抵抗302gとからなるスナバ回路302は、直列接続されたFET301a、301dに並列接続されている。具体的には、図10に示すように、ダイオード302aの接続点a31から平滑コンデンサ300を経てコンデンサ302dの接続点a32に至る経路r31(第1経路)のインダクタンスLr31が、直列接続されたFET301a、301d、並びに、直列接続されたダイオード302a及びコンデンサ302dと、ダイオード302aに並列接続される抵抗302gとからなるスナバ回路302によって形成される経路r32(第2経路)のインダクタンスLr32の10倍となるような位置に接続されている。
【0065】
図9に示すように、直列接続されたダイオード302b及びコンデンサ302eと、ダイオード302bに並列接続された抵抗302hとからなるスナバ回路302は、直列接続されたFET301b、301eに並列接続されている。具体的には、ダイオード302bの接続点から平滑コンデンサ300を経てコンデンサ302eの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET301b、301e、並びに、直列接続されたダイオード302b及びコンデンサ302eと、ダイオード302bに並列接続される抵抗302hとからなるスナバ回路302によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0066】
直列接続されたダイオード302c及びコンデンサ302fと、ダイオード302cに並列接続された抵抗302iとからなるスナバ回路302は、直列接続されたFET301c、301fに並列接続されている。具体的には、ダイオード302cの接続点から平滑コンデンサ300を経てコンデンサ302fの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET301c、301f、並びに、直列接続されたダイオード302c及びコンデンサ302fと、ダイオード302cに並列接続される抵抗302iとからなるスナバ回路302によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0067】
動作については、第1実施形態のモータ制御装置1と同一であるため説明を省略する。図9〜図12を参照してFET等の損失について説明する。ここで、図11は、比較例としてのFETの電圧、電流及び損失を示すシミュレーション結果のグラフである。図12は、第3実施形態におけるFETをオンする際の電圧、電流及び損失を示すシミュレーション結果のグラフである。なお、FETの損失とは、FETのドレイン−ソース間電圧×ドレイン電流のことである。
【0068】
図9においてFET301aがオンする際、FET301dに接続されたフリーホイールダイオード301jのリカバリー電流が、FET301aに流れることとなる。例えば、図10に示す経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2と同一となるような位置に、スナバ回路302が接続されていた場合、図11(a)及び(b)に示すようなリカバリー電流、及び、リカバリー電流に伴う損失を発生する。しかし、図10に示すように、モータ制御装置1のスナバ回路102は、経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2の10倍となるような位置に接続されている。そのため、図12(a)に示すように、図11(a)に比べ、リカバリー電流を抑えることができる。それに伴って、図12(b)に示すように、図11(b)に比べ、リカバリー電流に伴う損失を抑えることができる。
【0069】
次に、効果について説明する。第3実施形態によれば、スナバ回路302に加わる電圧が上昇する際には、ダイオード302a〜302cがオンしてスナバ回路302の抵抗値が小さくなる。そのため、サージ電圧を低減することができる。従って、FET301a〜301fのスイッチング速度を高速化することができ、損失を低減できる。また、スナバ回路302に加わる電圧が低下する際には、ダイオード302a〜302cがオンしないため、スナバ回路302の抵抗値が大きくなる。そのため、経路r1のインダクタンスLr1が存在することで、ターンオン中の電圧を低減できる。従って、FET301a〜301fのスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。
【0070】
第3実施形態によれば、ダイオード302a〜302cは、シリコンカーバイド(SiC)のショットキーバリアダイオード、又は、シリコンカーバイド(SiC)の接合障壁型ショットキーバリアダイオードである。そのため、サージ電圧とリカバリー電流に伴う損失をさらに低減することができる。
【0071】
(第4実施形態)
次に、第4実施形態のモータ制御装置について説明する。第4実施形態のモータ制御装置は、第1実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【0072】
図13及び図14を参照してモータ制御装置の構成について説明する。ここで、図13は第4実施形態におけるモータ制御装置の回路図である。図14は、図13におけるスナバ回路の接続について説明するための説明図である。ここでは、第1実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【0073】
図13に示すように、モータ制御装置4は、インバータ回路40と、駆動回路41と、
制御回路42とを備えている。駆動回路41及び制御回路42は、第1実施形態の駆動回路11及び制御回路12と同一構成である。
【0074】
インバータ回路40は、平滑コンデンサ400と、FET401a〜401f(半導体スイッチング素子)と、スナバ回路402とを備えている。平滑コンデンサ400及びFET401a〜401fは、第1実施形態の平滑コンデンサ100及びFET101a〜101fと同一構成である。
【0075】
スナバ回路402は、抵抗と402a〜402c(第1抵抗)、ダイオード402d〜402f(整流素子)と、コンデンサ402g〜402iと、抵抗402j〜402l(第2抵抗)とを備えている。ダイオード402d〜402fは、シリコンカーバイド(SiC)のショットキーバリアダイオード、又は、シリコンカーバイド(SiC)の接合障壁型ショットキーバリアダイオードである。抵抗402a〜402cとダイオード402d〜402fとコンデンサ402g〜402iは直列接続されている。抵抗402j〜402lは、ダイオード402d〜402fに並列接続されている。
【0076】
直列接続された抵抗402a、ダイオード402d及びコンデンサ402gと、ダイオード402dに並列接続された抵抗402jとからなるスナバ回路402は、直列接続されたFET401a、401dに並列接続されている。具体的には、図14に示すように、抵抗402aの接続点a41から平滑コンデンサ400を経てコンデンサ402gの接続点a42に至る経路r41(第1経路)のインダクタンスLr41が、直列接続されたFET401a、401d、並びに、直列接続された抵抗402a、ダイオード402d及びコンデンサ402gと、ダイオード402dに並列接続される抵抗402jとからなるスナバ回路402によって形成される経路r42(第2経路)のインダクタンスLr42の10倍となるような位置に接続されている。
【0077】
図13に示すように、直列接続された抵抗402b、ダイオード402e及びコンデンサ402hと、ダイオード402eに並列接続された抵抗402kとからなるスナバ回路402は、直列接続されたFET401b、401eに並列接続されている。具体的には、抵抗402bの接続点から平滑コンデンサ400を経てコンデンサ402hの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET401b、401e、並びに、直列接続された抵抗402b、ダイオード402e及びコンデンサ402hと、ダイオード402eに並列接続される抵抗402kとからなるスナバ回路402によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0078】
直列接続された抵抗402c、ダイオード402f及びコンデンサ402iと、ダイオード402fに並列接続された抵抗402lとからなるスナバ回路402は、直列接続されたFET401c、401fに並列接続されている。具体的には、抵抗402cの接続点から平滑コンデンサ400を経てコンデンサ402iの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET401c、401f、並びに、直列接続された抵抗402c、ダイオード402f及びコンデンサ402iと、ダイオード402fに並列接続される抵抗402lとからなるスナバ回路402によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0079】
動作については、第1実施形態のモータ制御装置1と同一であるため説明を省略する。
【0080】
次に、効果について説明する。第4実施形態によれば、第3実施形態と同様の効果を得ることができる。また、直流電圧の共振が問題となる場合においても対応することができる。
【0081】
(第5実施形態)
次に、第5実施形態のモータ制御装置について説明する。第5実施形態のモータ制御装置は、第1実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【0082】
図15及び図16を参照してモータ制御装置の構成について説明する。ここで、図15は第5実施形態におけるモータ制御装置の回路図である。図16は、図15におけるスナバ回路の接続について説明するための説明図である。ここでは、第1実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【0083】
図15に示すように、モータ制御装置5は、インバータ回路50と、駆動回路51と、制御回路52とを備えている。駆動回路51及び制御回路52は、第1実施形態の駆動回路11及び制御回路12と同一構成である。
【0084】
インバータ回路50は、平滑コンデンサ500と、FET501a〜501f(半導体スイッチング素子)と、スナバ回路502とを備えている。平滑コンデンサ500及びFET501a〜501fは、第1実施形態の平滑コンデンサ100及びFET101a〜101fと同一構成である。
【0085】
スナバ回路502は、抵抗502a〜502c(第1抵抗)と、ダイオード502d〜502f(整流素子)と、コンデンサ502g〜502iと、抵抗502j〜502l(第2抵抗)とを備えている。抵抗502a〜520cは、ダイオード502d〜502fの内部抵抗である。ダイオード502d〜502fは、シリコンカーバイド(SiC)のショットキーバリアダイオード、又は、シリコンカーバイド(SiC)の接合障壁型ショットキーバリアダイオードである。抵抗502a〜502cとダイオード502d〜502fとコンデンサ502g〜502iは直列接続されている。抵抗502j〜502lは、直列接続された抵抗502a〜502c及びダイオード502d〜502fに並列接続されている。
【0086】
直列接続された抵抗502a、ダイオード502d及びコンデンサ502gと、直列接続された抵抗502a及びダイオード502dに並列接続される抵抗502jとからなるスナバ回路502は、直列接続されたFET501a、501dに並列接続されている。具体的には、図16に示すように、抵抗502aの接続点a51から平滑コンデンサ500を経てコンデンサ502gの接続点a52に至る経路r51(第1経路)のインダクタンスLr51が、直列接続されたFET501a、501d、並びに、直列接続された抵抗502a、ダイオード502d及びコンデンサ502gと、直列接続された抵抗502a及びダイオード502dに並列接続される抵抗502jとからなるスナバ回路502によって形成される経路r52(第2経路)のインダクタンスLr52の10倍となるような位置に接続されている。
【0087】
図15に示すように、直列接続された抵抗502b、ダイオード502e及びコンデンサ502hと、直列接続された抵抗502b及びダイオード502eに並列接続される抵抗502kとからなるスナバ回路502は、直列接続されたFET501b、501eに並列接続されている。具体的には、抵抗502bの接続点から平滑コンデンサ500を経てコンデンサ502hの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET501b、501e、並びに、直列接続された抵抗502b、ダイオード502e及びコンデンサ502hと、直列接続された抵抗502b及びダイオード502eに並列接続される抵抗502kとからなるスナバ回路502によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0088】
直列接続された抵抗502c、ダイオード502f及びコンデンサ502iと、直列接続された抵抗502c及びダイオード502fに並列接続される抵抗502lとからなるスナバ回路502は、直列接続されたFET501c、501fに並列接続されている。具体的には、抵抗502cの接続点から平滑コンデンサ500を経てコンデンサ502iの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET501c、501f、並びに、直列接続された抵抗502c、ダイオード502f及びコンデンサ502iと、直列接続された抵抗502c及びダイオード502fに並列接続される抵抗502lとからなるスナバ回路502によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0089】
動作については、第1実施形態のモータ制御装置1と同一であるため説明を省略する。
【0090】
次に、効果について説明する。第5実施形態によれば、第3実施形態と同様の効果を得ることができる。また、直流電圧の共振が問題となる場合においても対応することができる。
【0091】
第5実施形態によれば、抵抗502a〜520cは、ダイオード502d〜502fの内部抵抗である。そのため、構成を簡素化することができる。
【符号の説明】
【0092】
1〜5・・・モータ制御装置(電力変換装置)、10、20、30、40、50・・・インバータ回路(スイッチング装置)、100、200、300、400、500・・・平滑コンデンサ、101a〜101f、201a〜201f、301a〜301f、401a〜401f、501a〜501f・・・FET(半導体スイッチング素子)、101g〜101l、201g〜201l、301g〜301l、401g〜401l、501g〜501l・・・フリーホイールダイオード、102、202、302、402、502・・・スナバ回路、102a〜102c、202a〜202c、302d〜302f、402g〜402i、502g〜502i・・・コンデンサ、202d〜202f、302g〜302i・・・抵抗、302a〜302c、402d〜402f、502d〜502f・・・ダイオード(整流素子)、402a〜402c、502a〜502c・・・抵抗(第1抵抗)、402j〜402l、502j〜502l・・・抵抗(第2抵抗)、11、21、31、41、51・・・駆動回路、12、22、32、42、52・・・制御回路、B1〜B5・・・バッテリ、M1〜M5・・・3相交流モータ
【技術分野】
【0001】
本発明は、直列接続された半導体スイッチング素子を備えたスイッチング装置に関する。
【背景技術】
【0002】
従来、直列接続された半導体スイッチング素子を備えたスイッチング装置として、例えば特許文献1に開示されている電力変換装置がある。図17に示すように、この電力変換装置は、直列接続された2つのトランジスタTr1、Tr2を備えている。一方のトランジスタTr1のコレクタは直流電源VDCの正極端子に、他方のトランジスタTr2のエミッタは直流電源VDCの負極端子にそれぞれ接続されている。また、この電力変換装置は、トランジスタTr1、Tr2がオフする際に、配線の浮遊インダクタンスL1によって発生し、トランジスタTr1、Tr2に加わるサージ電圧を抑えるため、スナバ回路を備えている。スナバ回路は、定電圧ダイオードZD1、ZD2と、充放電スナバ用コンデンサC1、C2と、クランプスナバ用コンデンサC3とから構成されている。定電圧ダイオードZD1、ZD2と充放電スナバ用コンデンサC1、C2は、それぞれ直列接続されている。直列接続された定電圧ダイオードZD1、ZD2と充放電スナバ用コンデンサC1、C2は、トランジスタTr1、Tr2にそれぞれ並列接続されている。クランプスナバ用コンデンサC3の一端は、高電位側のトランジスタTr1に接続された、定電圧ダイオードZD1と充放電スナバ用コンデンサC1の直列接続点に接続されている。また、他端は、低電位側のトランジスタTr2のエミッタに接続されている。これにより、トランジスタTr1、Tr2に加わるサージ電圧を抑えることができる。
【0003】
ところで、トランジスタTr1、Tr2は、コレクタとエミッタの間に逆並列接続されるフリーホイールダイオードD1、D2をそれぞれ備えている。ダイオードD1、D2は、逆方向電圧が印加された直後に逆方向電流であるリカバリー電流が流れるという特性を有している。そのため、高電位側のトランジスタTr1がオンする際、低電位側のトランジスタTr2に接続されたフリーホイールダイオードD2のリカバリー電流が、高電位側のトランジスタTr1に流れることとなる。また、低電位側のトランジスタTr2がオンする際も、高電位側のトランジスタTr1に接続されたフリーホイールダイオードD1のリカバリー電流が、低電位側のトランジスタTr2に流れることとなる。従って、トランジスタTr1、Tr2において、リカバリー電流に伴う損失が発生してしまうという問題があった。
【0004】
従来、リカバリー電流を抑えることができる回路として、例えば特許文献2に開示されている回路がある。図18に示すように、この回路は、可飽和リアクトルLと、コンデンサCと、抵抗Rとによって構成されている。可飽和リアクトルLは、ダイオードDに直列接続されている。コンデンサCと抵抗Rは、直列接続されている。直列接続されたコンデンサCと抵抗Rは、直列接続されたダイオードDと可飽和リアクトルLに並列接続されている。これにより、ダイオードDのリカバリー電流を吸収して抑えることができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第2754411号公報
【特許文献2】特開平10−262371号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
リカバリー電流に伴う損失を抑える目的で、前述した電力変換装置に、前述したリカバリー電流を抑えることができる回路を適用した場合、フリーホイールダイオードに、可飽和リアクトル、コンデンサ及び抵抗からなる回路をそれぞれ設けなければならず、構成が複雑になる。そのため、コストが上昇してしまうという問題があった。
【0007】
本発明はこのような事情に鑑みてなされたものであり、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができるスイッチング装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
そこで、本発明者は、この課題を解決すべく鋭意研究し試行錯誤を重ねた結果、簡素なスナバ回路とその接続位置を調整することで、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えられることを思いつき、本発明を完成するに至った。
【0009】
すなわち、請求項1に記載のスイッチング装置は、フリーホイールダイオードを有し、直列接続された半導体スイッチング素子と、直流電源に並列接続されるとともに、直列接続された半導体スイッチング素子に並列接続され、直流電源の出力を平滑して直列接続された半導体スイッチング素子に供給する平滑コンデンサと、直列接続された半導体スイッチング素子に並列接続されるスナバ回路と、を備えたスイッチング装置において、スナバ回路の一方の接続点から平滑コンデンサを経てスナバ回路の他方の接続点に至る第1経路のインダクタンスが、直列接続された半導体スイッチング素子及びスナバ回路によって形成される第2経路のインダクタンスの10倍以上であることを特徴とする。
【0010】
この構成によれば、スナバ回路によってサージ電圧を抑えることができる。また、スナバ回路の接続位置を調整することにより、リカバリー電流を抑えることができる。そのため、従来のように、リカバリー電流を抑える回路を別途設ける必要がなく、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【0011】
請求項2に記載のスイッチング装置は、第1経路のインダクタンスは、平滑コンデンサ及び配線の浮遊インダクタンスであり、第2経路のインダクタンスは、直列接続された半導体スイッチング素子、スナバ回路及び配線の浮遊インダクタンスであることを特徴とする。この構成によれば、浮遊インダクタンスを利用することにより、より簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【0012】
請求項3に記載のスイッチング装置は、第1経路にコイルを有し、第1経路のインダクタンスは、平滑コンデンサ及び配線の浮遊インダクタンス、並びに、コイルのインダクタンスであり、第2経路のインダクタンスは、直列接続された半導体スイッチング素子、スナバ回路及び配線の浮遊インダクタンスであることを特徴とする。この構成によれば、第1経路のインダクタンスを、確実に、第2経路のインダクタンスの10倍以上にすることができる。
【0013】
請求項4に記載のスイッチング装置は、スナバ回路は、コンデンサ、又は、直列接続されたコンデンサ及び抵抗であることを特徴とする。この構成によれば、サージ電圧を確実に抑えつつ、半導体スイッチング素子の損失の一部を、スナバ回路を構成する抵抗に負担させることで、半導体スイッチング素子の損失をさらに抑えることができる。
【0014】
請求項5に記載のスイッチング装置は、スナバ回路は、直列接続される整流素子及びコンデンサと、整流素子に並列接続される抵抗と、からなることを特徴とする。この構成によれば、スナバ回路に加わる電圧が上昇する際には、整流素子がオンしてスナバ回路の抵抗値が小さくなる。そのため、サージ電圧を低減することができる。従って、半導体スイッチング素子のスイッチング速度を高速化することができ、損失を低減できる。また、スナバ回路に加わる電圧が低下する際には、整流素子がオンしないため、スナバ回路の抵抗値が大きくなる。そのため、第1経路のインダクタンスが存在することで、ターンオン中の電圧を低減できる。従って、半導体スイッチング素子のスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。
【0015】
請求項6に記載のスイッチング装置は、スナバ回路は、直列接続される第1抵抗、整流素子及びコンデンサと、整流素子に並列接続される第2抵抗と、からなることを特徴とする。この構成によれば、半導体スイッチング素子のスイッチング速度を高速化することができ、損失を低減できる。また、半導体スイッチング素子のスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。さらに、直流電圧の共振が問題となる場合においても対応することができる。
【0016】
請求項7に記載のスイッチング装置は、スナバ回路は、直列接続される第1抵抗、整流素子及びコンデンサと、直列接続された第1抵抗及び整流素子に並列接続される第2抵抗と、からなることを特徴とする。この構成によれば、半導体スイッチング素子のスイッチング速度を高速化することができ、損失を低減できる。また、半導体スイッチング素子のスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。さらに、直流電圧の共振が問題となる場合においても対応することができる。
【0017】
請求項8に記載のスイッチング装置は、第1抵抗は、整流素子の内部抵抗であることを特徴とする。この構成によれば、構成を簡素化することができる。
【0018】
請求項9に記載のスイッチング装置は、整流素子は、ダイオードであることを特徴とする。この構成によれば、整流機能を確実に果たすことができる。
【0019】
請求項10に記載のスイッチング装置は、整流素子は、シリコンカーバイドのショットキーバリアダイオードであることを特徴とする。この構成によれば、サージ電圧とリカバリー電流に伴う損失をさらに低減することができる。
【0020】
請求項11に記載のスイッチング装置は、整流素子は、シリコンカーバイドの接合障壁型ショットキーバリアダイオードであることを特徴とする。この構成によれば、サージ電圧とリカバリー電流に伴う損失をさらに低減することができる。
【0021】
請求項12に記載のスイッチング装置は、 第2経路のインダクタンスは、10nH以下であることを特徴とする。この構成によれば、サージ電圧は、第2経路のインダクタンスの大きさに依存する。第2経路のインダクタンスを10nH以下に抑えることで、サージ電圧を確実に抑えることができる。
【0022】
請求項13に記載のスイッチング装置は、車両に搭載され、直流電源の電力を変換する電力変換装置に用いられることを特徴とする。この構成によれば、車両に搭載され、直流電源の電力を変換する電力変換装置において、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【0023】
なお、第1及び第2経路、並びに、第1及び第2抵抗は、経路及び抵抗を区別するために便宜的に導入したものである。
【図面の簡単な説明】
【0024】
【図1】第1実施形態におけるモータ制御装置の回路図である。
【図2】図1におけるスナバ回路の接続について説明するための説明図である。
【図3】比較例としてのFETの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図4】第1実施形態におけるFETの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図5】経路r1のインダクタンスLr1と経路r2のインダクタンスLr2の比とリカバリー電流に伴うFET損失の関係に関するシミュレーション結果のグラフである。
【図6】第2実施形態におけるモータ制御装置の回路図である。
【図7】図6におけるスナバ回路の接続について説明するための説明図である。
【図8】第2実施形態におけるFETの電圧、電流、並びに、FET及び抵抗の損失を示すシミュレーション結果のグラフである。
【図9】第3実施形態におけるモータ制御装置の回路図である。
【図10】図9におけるスナバ回路の接続について説明するための説明図である。
【図11】比較例としてのFETの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図12】第3実施形態におけるFETの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図13】第4実施形態におけるモータ制御装置の回路図である。
【図14】図13におけるスナバ回路の接続について説明するための説明図である。
【図15】第5実施形態におけるモータ制御装置の回路図である。
【図16】図15におけるスナバ回路の接続について説明するための説明図である。
【図17】従来の電力変換回路の回路図である。
【図18】従来のリカバリー電流を抑えることができる回路の回路図である。
【発明を実施するための形態】
【0025】
次に実施形態を挙げ、本発明をより詳しく説明する。本実施形態では、本発明に係るスイッチング装置を、車両に搭載されたモータ制御装置に適用した例を示す。
【0026】
(第1実施形態)
まず、図1及び図2を参照してモータ制御装置の構成について説明する。ここで、図1は、第1実施形態におけるモータ制御装置の回路図である。図2は、図1におけるスナバ回路の接続について説明するための説明図である。
【0027】
図1に示す3相交流モータM1は、車両に搭載され、3相交流電圧が供給されることで駆動力を発生する機器である。
【0028】
モータ制御装置1(電力変換装置)は、車両に搭載され、バッテリB1(直流電源)の出力する直流電圧を3相交流電圧に変換して、3相交流モータM1に供給する装置である。つまり、直流電力を交流電力に変換して3相交流モータに供給する装置である。モータ制御装置1は、インバータ回路10と、駆動回路11と、制御回路12とを備えている。
【0029】
インバータ回路10(スイッチング装置)は、バッテリB1の出力する直流電圧を3相交流電圧に変換する回路である。インバータ回路10は、平滑コンデンサ100と、FET101a〜101f(半導体スイッチング素子)と、スナバ回路102とを備えている。
【0030】
平滑コンデンサ100は、バッテリB1の出力する直流電圧を平滑するための、容量が100μF〜2000μFの素子である。平滑コンデンサ100の一端はバッテリB1の正極端子に、他端はバッテリB1の負極端子にそれぞれ接続されている。
【0031】
FET101a〜101fは、オン、オフすることで直流電圧を3相交流電圧に変換するための素子である。FET101a〜101fは、ドレインとソースの間に逆並列接続されるフリーホイールダイオード101g〜101lを備えている。具体的には、フリーホイールダイオード101g〜101lのカソードがFET101a〜101fのソースに、アノードがドレインにそれぞれ接続されている。FET101a、101d、FET101b、101e及びFET101c、101fは、それぞれ直列接続されている。具体的には、FET101a〜101cのソースが、FET101d〜101fのドレインにそれぞれ接続されている。直列接続された3組のFET101a、101d、FET101b、101e及びFET101c、101fは、並列接続されている。FET101a〜101cのドレインは平滑コンデンサ100の一端に、FET101d〜101fのソースは平滑コンデンサ100の他端にそれぞれ接続されている。FET101a〜101fのゲートは、駆動回路11に接続されている。また、直列接続されたFET101a、101d、FET101b、101e及びFET101c、101fの直列接続点は、3相交流モータM1にそれぞれ接続されている。
【0032】
スナバ回路102は、FET101a〜101fがオフする際に、配線の浮遊インダクタンスによって発生し、FET101a〜101fに加わるサージ電圧を抑えるための回路である。スナバ回路102は、容量が0.01μF〜5μFのコンデンサ102a〜102cによって構成されている。
【0033】
コンデンサ102aは、直列接続されたFET101a、101dに並列接続されている。具体的には、図2に示すように、コンデンサ102aの一方の接続点a1から平滑コンデンサ100を経てコンデンサ102aの他方の接続点a2に至る経路r1(第1経路)のインダクタンスLr1が、直列接続されたFET101a、101d、及び、コンデンサ102aによって形成される経路r2(第2経路)のインダクタンスLr2の10倍となるような位置に接続されている。具体的には、経路r1のインダクタンスLr1が20nH〜200nH、経路r2のインダクタンスLr2が2nH〜10nH(10nH以下)であり、経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2の10倍となるような位置に接続されている。ここで、インダクタンスLr1とは、平滑コンデンサ100及び配線の浮遊インダクタンスを含む、経路r1の全インダクタンスのことである。また、経路r2のインダクタンスLr2とは、FET101a、101d、コンデンサ102a及び配線の浮遊インダクタンスを含む、経路r2の全インダクタンスのことである。
【0034】
図1に示すように、コンデンサ102bは、直列接続されたFET101b、101eに並列接続されている。具体的には、コンデンサ102bの一方の接続点から平滑コンデンサ100を経てコンデンサ102bの他方の接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET101b、101e、及び、コンデンサ102bによって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0035】
コンデンサ102cは、直列接続されたFET101c、101fに、並列接続されている。具体的には、コンデンサ102cの一方の接続点から平滑コンデンサ100を経てコンデンサ102cの他方の接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET101c、101f、及び、コンデンサ102cによって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0036】
駆動回路11は、制御回路12から入力される駆動信号に基づいてFET101a〜101fをオン、オフする回路である。駆動回路11は、FET101a〜101fのゲートにそれぞれ接続されている。
【0037】
制御回路12は、外部から入力される指令に基づいて、FET101a〜101fのオン、オフを制御するための駆動信号を出力する回路である。制御回路12は、駆動回路11に接続されている。
【0038】
次に、図1〜図4を参照してモータ制御装置の動作について説明する。ここで、図3は、比較例としてのFETをオンする際の電圧、電流及び損失を示すシミュレーション結果のグラフである。図4は、第1実施形態におけるFETをオンする際の電圧、電流及び損失を示すシミュレーション結果のグラフである。なお、FETの損失とは、FETのドレイン−ソース間電圧×ドレイン電流のことである。
【0039】
図1において、制御回路12は、外部から入力される指令に基づいてFET101a〜101fのオン、オフを制御するための駆動信号を出力する。駆動回路11は、制御回路12から入力される駆動信号に基づいてFET101a〜101fをオン、オフする。これにより、平滑コンデンサ100によって平滑されたバッテリB1の出力する直流電圧が、3相交流電圧に変換され、3相交流モータM1に供給される。
【0040】
ところで、FET101aがオンする際、FET101dに接続されたフリーホイールダイオード101jのリカバリー電流が、FET101aに流れることとなる。例えば、図2に示す経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2と同一となるような位置に、スナバ回路102が接続されていた場合、図3(a)及び(b)に示すようなリカバリー電流、及び、リカバリー電流に伴う損失を発生する。しかし、図2に示すように、モータ制御装置1のスナバ回路102は、経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2の10倍となるような位置に接続されている。そのため、図4(a)に示すように、図3(a)に比べ、リカバリー電流を抑えることができる。それに伴って、図4(b)に示すように、図3(b)に比べ、リカバリー電流に伴う損失を抑えることができる。
【0041】
次に、効果について説明する。第1実施形態によれば、スナバ回路102によってサージ電圧を抑えることができる。また、スナバ回路102の接続位置を調整することにより、リカバリー電流を抑えることができる。そのため、従来のように、リカバリー電流を抑える回路を別途設ける必要がなく、車両に搭載され、バッテリB1の電力を変換して3相交流モータM1に供給するモータ制御装置1において、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【0042】
また、第1実施形態によれば、経路r1のインダクタンスLr1は、平滑コンデンサ100及び配線の浮遊インダクタンスであり、経路r2のインダクタンスLr2は、直列接続されたFET101a、101d、スナバ回路102を構成するコンデンサ102a及び配線の浮遊インダクタンスである。つまり、浮遊インダクタンスを利用するため、各経路のインダクタンスを調整するコイルを別途設ける必要がない。そのため、より簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【0043】
さらに、第1実施形態によれば、コンデンサ102a〜102cによって構成されるスナバ回路102によってサージ電圧を確実に抑えることができる。
【0044】
加えて、第1実施形態によれば、サージ電圧は、経路r2のインダクタンスLr2の大きさに依存する。例えば、半導体スイッチング装置の浮遊インダクタンスは、YAMAHA MOTOR TECHNICAL REVIEW 2003−4 No.37や、特許第3519227号公報に記載されているように、数十nH程度である。スナバ回路の接続位置を工夫し、経路r2のインダクタンスLr2を10nH以下に抑えることで、サージ電圧を確実に抑えることができる。
【0045】
なお、第1実施形態では、経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2の10倍となるような位置に、スナバ回路102が接続されている例を挙げているが、これに限られるものではない。図5は、経路r1のインダクタンスLr1と経路r2のインダクタンスLr2の比とリカバリー電流に伴うFET損失の関係に関するシミュレーション結果のグラフである。具体的には、負荷電流が20Aと40A、Lr2が5nH、Lr1が5nH〜300nHの場合における、Lr1とLr2の比に対するリカバリー電流に伴うFETの損失特性を示すシミュレーション結果のグラフである。なお、FETの損失とは、FETのドレイン−ソース間電圧×ドレイン電流の時間平均値のことである。
【0046】
図5に示すように、経路r1のインダクタンスLr1が経路r2のインダクタンスLr2の5倍になると、リカバリー電流に伴うFET損失の減少の仕方が変化を始め、10倍になると、FET損失の減少の仕方が緩やかになり、15倍以上になると、FET損失の減少がほぼ飽和する。このことから明らかなように、経路r1のインダクタンスLr1が経路r2のインダクタンスLr2の10倍以上となるような位置にスナバ回路102が接続されていれば、リカバリー電流に伴うFET損失を充分に抑えることができる。さらに、15倍以上となるような位置にスナバ回路102が接続されていれば、リカバリー電流に伴うFET損失をより確実に抑えることができる。
【0047】
また、第1実施形態では、経路r1のインダクタンスLr1が、平滑コンデンサ100及び配線の浮遊インダクタンスである例を挙げているが、これに限られるものではない。経路r1にコイルを設けてもよい。この場合、経路r1のインダクタンスLr1は、平滑コンデンサ100及び配線の浮遊インダクタンス、並びに、コイルのインダクタンスとなる。経路r1のインダクタンスLr1が経路r2のインダクタンスLr2の10倍以上となるように、経路r1に設けられるコイルのインダクタンスが設定されていればよい。経路r1のインダクタンスLr1を、確実に、経路r2のインダクタンスLr2の10倍以上にすることができる。
【0048】
さらに、第1実施形態では、直列接続されたFETを3組並列接続して構成されるインバータ回路の例を挙げているが、これに限られるものではない。直列接続されたFETを1組備えるコンバータ回路、2組備えるHブリッジ回路に適用してもよい。また、FETに限らず、フリーホイールダイオードを有するバイポーラトランジスタやIGBTによって構成される回路に適用してもよい。この場合においても、サージ電圧を抑えつつ、フリーホイールダイオードのリカバリー電流に伴う損失を抑えることができる。
【0049】
(第2実施形態)
次に、第2実施形態のモータ制御装置について説明する。第2実施形態のモータ制御装置は、第1実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【0050】
図6及び図7を参照してモータ制御装置の構成について説明する。ここで、図6は第2実施形態におけるモータ制御装置の回路図である。図7は、図6におけるスナバ回路の接続について説明するための説明図である。ここでは、第1実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【0051】
図6に示すように、モータ制御装置2は、インバータ回路20(スイッチング装置)と、駆動回路21と、制御回路22とを備えている。駆動回路21及び制御回路22は、第1実施形態の駆動回路11及び制御回路12と同一構成である。
【0052】
インバータ回路20は、平滑コンデンサ200と、FET201a〜201f(半導体スイッチング素子)と、スナバ回路202とを備えている。平滑コンデンサ200及びFET201a〜201fは、第1実施形態の平滑コンデンサ100及びFET101a〜101fと同一構成である。
【0053】
スナバ回路202は、コンデンサ202a〜202cと、抵抗202d〜202fとを備えている。コンデンサ202a〜202cと抵抗202d〜202fは、直列接続されている。
【0054】
直列接続されたコンデンサ202a及び抵抗202dは、直列接続されたFET201a、201dに並列接続されている。具体的には、図7に示すように、コンデンサ202aの接続点a21から平滑コンデンサ200を経て抵抗202dの接続点a22に至る経路r21(第1経路)のインダクタンスLr21が、直列接続されたFET201a、201d、並びに、直列接続されたコンデンサ202a及び抵抗202dによって形成される経路r22(第2経路)のインダクタンスLr22の10倍となるような位置に接続されている。
【0055】
図6に示すように、直列接続されたコンデンサ202b及び抵抗202eは、直列接続されたFET201b、201eに並列接続されている。具体的には、コンデンサ202bの接続点から平滑コンデンサ200を経て抵抗202eの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET201b、201e、並びに、直列接続されたコンデンサ202b及び抵抗202eによって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0056】
直列接続されたコンデンサ202c及び抵抗202fは、直列接続されたFET201c、201fに並列接続されている。具体的には、コンデンサ202cの接続点から平滑コンデンサ200を経て抵抗202fの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET201c、201f、並びに、直列接続されたコンデンサ202c及び抵抗202fによって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0057】
動作については、第1実施形態のモータ制御装置1と同一であるため説明を省略する。図8を参照してFET等の損失について説明する。ここで、図8は、第2実施形態におけるFETをオンする際の電圧、電流、並びに、FET及び抵抗の損失を示すシミュレーション結果である。なお、FETの損失とは、FETのドレイン−ソース間電圧×ドレイン電流のことである。
第1実施形態のモータ制御装置1に対して、スナバ回路の抵抗にて損失が発生することとなるが、これにより、FETの損失の一部を抵抗に負担させ、FETで発生する損失を軽減する効果を得ることができる。そのため、図8に示すように、第1実施形態と同様に、リカバリー電流に伴う損失を抑えることができる。
【0058】
次に、効果について説明する。第2実施形態によれば、スナバ回路202を構成する部品点数は増加するものの、第1実施形態と同様に、サージ電圧とリカバリー電流に伴う損失を抑えることができる。また、スナバ回路202を構成する抵抗202d〜202fに、FETの損失の一部を負担させることで、FETの損失を抑えることができる。そのため、安価なFETを用いることができるようになり、モータ制御装置のコストを低減できる。
【0059】
(第3実施形態)
次に、第3実施形態のモータ制御装置について説明する。第3実施形態のモータ制御装置は、第1実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【0060】
図9及び図10を参照してモータ制御装置の構成について説明する。ここで、図9は第3実施形態におけるモータ制御装置の回路図である。図10は、図9におけるスナバ回路の接続について説明するための説明図である。ここでは、第1実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【0061】
図9に示すように、モータ制御装置3は、インバータ回路30と、駆動回路31と、制御回路32とを備えている。駆動回路31及び制御回路32は、第1実施形態の駆動回路11及び制御回路12と同一構成である。
【0062】
インバータ回路30は、平滑コンデンサ300と、FET301a〜301f(半導体スイッチング素子)と、スナバ回路302とを備えている。平滑コンデンサ300及びFET301a〜301fは、第1実施形態の平滑コンデンサ100及びFET101a〜101fと同一構成である。
【0063】
スナバ回路302は、ダイオード302a〜302c(整流素子)と、コンデンサ302d〜302fと、抵抗302g〜302iとを備えている。ダイオード302a〜302cは、シリコンカーバイド(SiC)のショットキーバリアダイオード、又は、シリコンカーバイド(SiC)の接合障壁型ショットキーバリアダイオードである。ダイオード302a〜302cとコンデンサ302d〜302fは直列接続されている。抵抗302g〜302iは、ダイオード302a〜302cに並列接続されている。
【0064】
直列接続されたダイオード302a及びコンデンサ302dと、ダイオード302aに並列接続された抵抗302gとからなるスナバ回路302は、直列接続されたFET301a、301dに並列接続されている。具体的には、図10に示すように、ダイオード302aの接続点a31から平滑コンデンサ300を経てコンデンサ302dの接続点a32に至る経路r31(第1経路)のインダクタンスLr31が、直列接続されたFET301a、301d、並びに、直列接続されたダイオード302a及びコンデンサ302dと、ダイオード302aに並列接続される抵抗302gとからなるスナバ回路302によって形成される経路r32(第2経路)のインダクタンスLr32の10倍となるような位置に接続されている。
【0065】
図9に示すように、直列接続されたダイオード302b及びコンデンサ302eと、ダイオード302bに並列接続された抵抗302hとからなるスナバ回路302は、直列接続されたFET301b、301eに並列接続されている。具体的には、ダイオード302bの接続点から平滑コンデンサ300を経てコンデンサ302eの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET301b、301e、並びに、直列接続されたダイオード302b及びコンデンサ302eと、ダイオード302bに並列接続される抵抗302hとからなるスナバ回路302によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0066】
直列接続されたダイオード302c及びコンデンサ302fと、ダイオード302cに並列接続された抵抗302iとからなるスナバ回路302は、直列接続されたFET301c、301fに並列接続されている。具体的には、ダイオード302cの接続点から平滑コンデンサ300を経てコンデンサ302fの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET301c、301f、並びに、直列接続されたダイオード302c及びコンデンサ302fと、ダイオード302cに並列接続される抵抗302iとからなるスナバ回路302によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0067】
動作については、第1実施形態のモータ制御装置1と同一であるため説明を省略する。図9〜図12を参照してFET等の損失について説明する。ここで、図11は、比較例としてのFETの電圧、電流及び損失を示すシミュレーション結果のグラフである。図12は、第3実施形態におけるFETをオンする際の電圧、電流及び損失を示すシミュレーション結果のグラフである。なお、FETの損失とは、FETのドレイン−ソース間電圧×ドレイン電流のことである。
【0068】
図9においてFET301aがオンする際、FET301dに接続されたフリーホイールダイオード301jのリカバリー電流が、FET301aに流れることとなる。例えば、図10に示す経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2と同一となるような位置に、スナバ回路302が接続されていた場合、図11(a)及び(b)に示すようなリカバリー電流、及び、リカバリー電流に伴う損失を発生する。しかし、図10に示すように、モータ制御装置1のスナバ回路102は、経路r1のインダクタンスLr1が、経路r2のインダクタンスLr2の10倍となるような位置に接続されている。そのため、図12(a)に示すように、図11(a)に比べ、リカバリー電流を抑えることができる。それに伴って、図12(b)に示すように、図11(b)に比べ、リカバリー電流に伴う損失を抑えることができる。
【0069】
次に、効果について説明する。第3実施形態によれば、スナバ回路302に加わる電圧が上昇する際には、ダイオード302a〜302cがオンしてスナバ回路302の抵抗値が小さくなる。そのため、サージ電圧を低減することができる。従って、FET301a〜301fのスイッチング速度を高速化することができ、損失を低減できる。また、スナバ回路302に加わる電圧が低下する際には、ダイオード302a〜302cがオンしないため、スナバ回路302の抵抗値が大きくなる。そのため、経路r1のインダクタンスLr1が存在することで、ターンオン中の電圧を低減できる。従って、FET301a〜301fのスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。
【0070】
第3実施形態によれば、ダイオード302a〜302cは、シリコンカーバイド(SiC)のショットキーバリアダイオード、又は、シリコンカーバイド(SiC)の接合障壁型ショットキーバリアダイオードである。そのため、サージ電圧とリカバリー電流に伴う損失をさらに低減することができる。
【0071】
(第4実施形態)
次に、第4実施形態のモータ制御装置について説明する。第4実施形態のモータ制御装置は、第1実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【0072】
図13及び図14を参照してモータ制御装置の構成について説明する。ここで、図13は第4実施形態におけるモータ制御装置の回路図である。図14は、図13におけるスナバ回路の接続について説明するための説明図である。ここでは、第1実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【0073】
図13に示すように、モータ制御装置4は、インバータ回路40と、駆動回路41と、
制御回路42とを備えている。駆動回路41及び制御回路42は、第1実施形態の駆動回路11及び制御回路12と同一構成である。
【0074】
インバータ回路40は、平滑コンデンサ400と、FET401a〜401f(半導体スイッチング素子)と、スナバ回路402とを備えている。平滑コンデンサ400及びFET401a〜401fは、第1実施形態の平滑コンデンサ100及びFET101a〜101fと同一構成である。
【0075】
スナバ回路402は、抵抗と402a〜402c(第1抵抗)、ダイオード402d〜402f(整流素子)と、コンデンサ402g〜402iと、抵抗402j〜402l(第2抵抗)とを備えている。ダイオード402d〜402fは、シリコンカーバイド(SiC)のショットキーバリアダイオード、又は、シリコンカーバイド(SiC)の接合障壁型ショットキーバリアダイオードである。抵抗402a〜402cとダイオード402d〜402fとコンデンサ402g〜402iは直列接続されている。抵抗402j〜402lは、ダイオード402d〜402fに並列接続されている。
【0076】
直列接続された抵抗402a、ダイオード402d及びコンデンサ402gと、ダイオード402dに並列接続された抵抗402jとからなるスナバ回路402は、直列接続されたFET401a、401dに並列接続されている。具体的には、図14に示すように、抵抗402aの接続点a41から平滑コンデンサ400を経てコンデンサ402gの接続点a42に至る経路r41(第1経路)のインダクタンスLr41が、直列接続されたFET401a、401d、並びに、直列接続された抵抗402a、ダイオード402d及びコンデンサ402gと、ダイオード402dに並列接続される抵抗402jとからなるスナバ回路402によって形成される経路r42(第2経路)のインダクタンスLr42の10倍となるような位置に接続されている。
【0077】
図13に示すように、直列接続された抵抗402b、ダイオード402e及びコンデンサ402hと、ダイオード402eに並列接続された抵抗402kとからなるスナバ回路402は、直列接続されたFET401b、401eに並列接続されている。具体的には、抵抗402bの接続点から平滑コンデンサ400を経てコンデンサ402hの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET401b、401e、並びに、直列接続された抵抗402b、ダイオード402e及びコンデンサ402hと、ダイオード402eに並列接続される抵抗402kとからなるスナバ回路402によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0078】
直列接続された抵抗402c、ダイオード402f及びコンデンサ402iと、ダイオード402fに並列接続された抵抗402lとからなるスナバ回路402は、直列接続されたFET401c、401fに並列接続されている。具体的には、抵抗402cの接続点から平滑コンデンサ400を経てコンデンサ402iの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET401c、401f、並びに、直列接続された抵抗402c、ダイオード402f及びコンデンサ402iと、ダイオード402fに並列接続される抵抗402lとからなるスナバ回路402によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0079】
動作については、第1実施形態のモータ制御装置1と同一であるため説明を省略する。
【0080】
次に、効果について説明する。第4実施形態によれば、第3実施形態と同様の効果を得ることができる。また、直流電圧の共振が問題となる場合においても対応することができる。
【0081】
(第5実施形態)
次に、第5実施形態のモータ制御装置について説明する。第5実施形態のモータ制御装置は、第1実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【0082】
図15及び図16を参照してモータ制御装置の構成について説明する。ここで、図15は第5実施形態におけるモータ制御装置の回路図である。図16は、図15におけるスナバ回路の接続について説明するための説明図である。ここでは、第1実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【0083】
図15に示すように、モータ制御装置5は、インバータ回路50と、駆動回路51と、制御回路52とを備えている。駆動回路51及び制御回路52は、第1実施形態の駆動回路11及び制御回路12と同一構成である。
【0084】
インバータ回路50は、平滑コンデンサ500と、FET501a〜501f(半導体スイッチング素子)と、スナバ回路502とを備えている。平滑コンデンサ500及びFET501a〜501fは、第1実施形態の平滑コンデンサ100及びFET101a〜101fと同一構成である。
【0085】
スナバ回路502は、抵抗502a〜502c(第1抵抗)と、ダイオード502d〜502f(整流素子)と、コンデンサ502g〜502iと、抵抗502j〜502l(第2抵抗)とを備えている。抵抗502a〜520cは、ダイオード502d〜502fの内部抵抗である。ダイオード502d〜502fは、シリコンカーバイド(SiC)のショットキーバリアダイオード、又は、シリコンカーバイド(SiC)の接合障壁型ショットキーバリアダイオードである。抵抗502a〜502cとダイオード502d〜502fとコンデンサ502g〜502iは直列接続されている。抵抗502j〜502lは、直列接続された抵抗502a〜502c及びダイオード502d〜502fに並列接続されている。
【0086】
直列接続された抵抗502a、ダイオード502d及びコンデンサ502gと、直列接続された抵抗502a及びダイオード502dに並列接続される抵抗502jとからなるスナバ回路502は、直列接続されたFET501a、501dに並列接続されている。具体的には、図16に示すように、抵抗502aの接続点a51から平滑コンデンサ500を経てコンデンサ502gの接続点a52に至る経路r51(第1経路)のインダクタンスLr51が、直列接続されたFET501a、501d、並びに、直列接続された抵抗502a、ダイオード502d及びコンデンサ502gと、直列接続された抵抗502a及びダイオード502dに並列接続される抵抗502jとからなるスナバ回路502によって形成される経路r52(第2経路)のインダクタンスLr52の10倍となるような位置に接続されている。
【0087】
図15に示すように、直列接続された抵抗502b、ダイオード502e及びコンデンサ502hと、直列接続された抵抗502b及びダイオード502eに並列接続される抵抗502kとからなるスナバ回路502は、直列接続されたFET501b、501eに並列接続されている。具体的には、抵抗502bの接続点から平滑コンデンサ500を経てコンデンサ502hの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET501b、501e、並びに、直列接続された抵抗502b、ダイオード502e及びコンデンサ502hと、直列接続された抵抗502b及びダイオード502eに並列接続される抵抗502kとからなるスナバ回路502によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0088】
直列接続された抵抗502c、ダイオード502f及びコンデンサ502iと、直列接続された抵抗502c及びダイオード502fに並列接続される抵抗502lとからなるスナバ回路502は、直列接続されたFET501c、501fに並列接続されている。具体的には、抵抗502cの接続点から平滑コンデンサ500を経てコンデンサ502iの接続点に至る経路(第1経路)のインダクタンスが、直列接続されたFET501c、501f、並びに、直列接続された抵抗502c、ダイオード502f及びコンデンサ502iと、直列接続された抵抗502c及びダイオード502fに並列接続される抵抗502lとからなるスナバ回路502によって形成される経路(第2経路)のインダクタンスの10倍となるような位置に接続されている。
【0089】
動作については、第1実施形態のモータ制御装置1と同一であるため説明を省略する。
【0090】
次に、効果について説明する。第5実施形態によれば、第3実施形態と同様の効果を得ることができる。また、直流電圧の共振が問題となる場合においても対応することができる。
【0091】
第5実施形態によれば、抵抗502a〜520cは、ダイオード502d〜502fの内部抵抗である。そのため、構成を簡素化することができる。
【符号の説明】
【0092】
1〜5・・・モータ制御装置(電力変換装置)、10、20、30、40、50・・・インバータ回路(スイッチング装置)、100、200、300、400、500・・・平滑コンデンサ、101a〜101f、201a〜201f、301a〜301f、401a〜401f、501a〜501f・・・FET(半導体スイッチング素子)、101g〜101l、201g〜201l、301g〜301l、401g〜401l、501g〜501l・・・フリーホイールダイオード、102、202、302、402、502・・・スナバ回路、102a〜102c、202a〜202c、302d〜302f、402g〜402i、502g〜502i・・・コンデンサ、202d〜202f、302g〜302i・・・抵抗、302a〜302c、402d〜402f、502d〜502f・・・ダイオード(整流素子)、402a〜402c、502a〜502c・・・抵抗(第1抵抗)、402j〜402l、502j〜502l・・・抵抗(第2抵抗)、11、21、31、41、51・・・駆動回路、12、22、32、42、52・・・制御回路、B1〜B5・・・バッテリ、M1〜M5・・・3相交流モータ
【特許請求の範囲】
【請求項1】
フリーホイールダイオードを有し、直列接続された半導体スイッチング素子と、
直流電源に並列接続されるとともに、直列接続された前記半導体スイッチング素子に並列接続され、前記直流電源の出力を平滑して直列接続された前記半導体スイッチング素子に供給する平滑コンデンサと、
直列接続された前記半導体スイッチング素子に並列接続されるスナバ回路と、
を備えたスイッチング装置において、
前記スナバ回路の一方の接続点から前記平滑コンデンサを経て前記スナバ回路の他方の接続点に至る第1経路のインダクタンスが、直列接続された前記半導体スイッチング素子及び前記スナバ回路によって形成される第2経路のインダクタンスの10倍以上であることを特徴とするスイッチング装置。
【請求項2】
前記第1経路のインダクタンスは、前記平滑コンデンサ及び配線の浮遊インダクタンスであり、
前記第2経路のインダクタンスは、直列接続された前記半導体スイッチング素子、前記スナバ回路及び配線の浮遊インダクタンスであることを特徴とする請求項1に記載のスイッチング装置。
【請求項3】
前記第1経路にコイルを有し、
前記第1経路のインダクタンスは、前記平滑コンデンサ及び配線の浮遊インダクタンス、並びに、前記コイルのインダクタンスであり、
前記第2経路のインダクタンスは、直列接続された前記半導体スイッチング素子、前記スナバ回路及び配線の浮遊インダクタンスであることを特徴とする請求項1に記載のスイッチング装置。
【請求項4】
前記スナバ回路は、コンデンサ、又は、直列接続されたコンデンサ及び抵抗であることを特徴とする請求項1〜3のいずれか1項に記載のスイッチング装置。
【請求項5】
前記スナバ回路は、直列接続される整流素子及びコンデンサと、
前記整流素子に並列接続される抵抗と、
からなることを特徴とする請求項1〜3のいずれか1項に記載のスイッチング装置。
【請求項6】
前記スナバ回路は、直列接続される第1抵抗、整流素子及びコンデンサと、
前記整流素子に並列接続される第2抵抗と、
からなることを特徴とする請求項1〜3のいずれか1項に記載のスイッチング装置。
【請求項7】
前記スナバ回路は、直列接続される第1抵抗、整流素子及びコンデンサと、
直列接続された前記第1抵抗及び前記整流素子に並列接続される第2抵抗と、
からなることを特徴とする請求項1〜3のいずれか1項に記載のスイッチング装置。
【請求項8】
前記第1抵抗は、前記整流素子の内部抵抗であることを特徴とする請求項7に記載のスイッチング装置。
【請求項9】
前記整流素子は、ダイオードであることを特徴とする請求項5〜8のいずれか1項に記載のスイッチング装置。
【請求項10】
前記整流素子は、シリコンカーバイドのショットキーバリアダイオードであることを特徴とする請求項9に記載のスイッチング装置。
【請求項11】
前記整流素子は、シリコンカーバイドの接合障壁型ショットキーバリアダイオードであることを特徴とする請求項9に記載のスイッチング装置。
【請求項12】
前記第2経路のインダクタンスは、10nH以下であることを特徴とする請求項1〜11のいずれか1項に記載のスイッチング装置。
【請求項13】
車両に搭載され、前記直流電源の電力を変換する電力変換装置に用いられることを特徴とする請求項1〜12のいずれか1項に記載のスイッチング装置。
【請求項1】
フリーホイールダイオードを有し、直列接続された半導体スイッチング素子と、
直流電源に並列接続されるとともに、直列接続された前記半導体スイッチング素子に並列接続され、前記直流電源の出力を平滑して直列接続された前記半導体スイッチング素子に供給する平滑コンデンサと、
直列接続された前記半導体スイッチング素子に並列接続されるスナバ回路と、
を備えたスイッチング装置において、
前記スナバ回路の一方の接続点から前記平滑コンデンサを経て前記スナバ回路の他方の接続点に至る第1経路のインダクタンスが、直列接続された前記半導体スイッチング素子及び前記スナバ回路によって形成される第2経路のインダクタンスの10倍以上であることを特徴とするスイッチング装置。
【請求項2】
前記第1経路のインダクタンスは、前記平滑コンデンサ及び配線の浮遊インダクタンスであり、
前記第2経路のインダクタンスは、直列接続された前記半導体スイッチング素子、前記スナバ回路及び配線の浮遊インダクタンスであることを特徴とする請求項1に記載のスイッチング装置。
【請求項3】
前記第1経路にコイルを有し、
前記第1経路のインダクタンスは、前記平滑コンデンサ及び配線の浮遊インダクタンス、並びに、前記コイルのインダクタンスであり、
前記第2経路のインダクタンスは、直列接続された前記半導体スイッチング素子、前記スナバ回路及び配線の浮遊インダクタンスであることを特徴とする請求項1に記載のスイッチング装置。
【請求項4】
前記スナバ回路は、コンデンサ、又は、直列接続されたコンデンサ及び抵抗であることを特徴とする請求項1〜3のいずれか1項に記載のスイッチング装置。
【請求項5】
前記スナバ回路は、直列接続される整流素子及びコンデンサと、
前記整流素子に並列接続される抵抗と、
からなることを特徴とする請求項1〜3のいずれか1項に記載のスイッチング装置。
【請求項6】
前記スナバ回路は、直列接続される第1抵抗、整流素子及びコンデンサと、
前記整流素子に並列接続される第2抵抗と、
からなることを特徴とする請求項1〜3のいずれか1項に記載のスイッチング装置。
【請求項7】
前記スナバ回路は、直列接続される第1抵抗、整流素子及びコンデンサと、
直列接続された前記第1抵抗及び前記整流素子に並列接続される第2抵抗と、
からなることを特徴とする請求項1〜3のいずれか1項に記載のスイッチング装置。
【請求項8】
前記第1抵抗は、前記整流素子の内部抵抗であることを特徴とする請求項7に記載のスイッチング装置。
【請求項9】
前記整流素子は、ダイオードであることを特徴とする請求項5〜8のいずれか1項に記載のスイッチング装置。
【請求項10】
前記整流素子は、シリコンカーバイドのショットキーバリアダイオードであることを特徴とする請求項9に記載のスイッチング装置。
【請求項11】
前記整流素子は、シリコンカーバイドの接合障壁型ショットキーバリアダイオードであることを特徴とする請求項9に記載のスイッチング装置。
【請求項12】
前記第2経路のインダクタンスは、10nH以下であることを特徴とする請求項1〜11のいずれか1項に記載のスイッチング装置。
【請求項13】
車両に搭載され、前記直流電源の電力を変換する電力変換装置に用いられることを特徴とする請求項1〜12のいずれか1項に記載のスイッチング装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2011−177005(P2011−177005A)
【公開日】平成23年9月8日(2011.9.8)
【国際特許分類】
【出願番号】特願2010−261114(P2010−261114)
【出願日】平成22年11月24日(2010.11.24)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
【公開日】平成23年9月8日(2011.9.8)
【国際特許分類】
【出願日】平成22年11月24日(2010.11.24)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
[ Back to top ]