スイッチング電源用の信号伝達トランス及びスイッチング電源装置
【課題】インダクタンス及び結合度の調整が容易なスイッチング電源装置用の信号伝達トランス、及びそれを用いた安全性の高いスイッチング電源装置を提供する。
【解決手段】信号伝達トランス２２は、回路素子を実装してスイッチング電源回路が構成される多層基板５０内の導体層５２に形成された同心状のコイルパターン５２（３）〜５２（６）を備える。コイルパターン５２（３）〜５２（６）を挟む外側の導体層５２に設けられ、少なくともコイルパターン５２（３）〜５２（６）の最内周の１ターン及びその内側領域を閉鎖するよう形成された一対の閉鎖パターン５２（２），５２（７）を備える。コイルパターン５２（３）〜５２（６）の何れかに電流が流れると、最内周の１ターンの内側領域に発生する磁束の一部が、閉鎖パターンに吸収される。閉鎖パターン５２（２），５２（７）は、安定電位に接続されている。
【解決手段】信号伝達トランス２２は、回路素子を実装してスイッチング電源回路が構成される多層基板５０内の導体層５２に形成された同心状のコイルパターン５２（３）〜５２（６）を備える。コイルパターン５２（３）〜５２（６）を挟む外側の導体層５２に設けられ、少なくともコイルパターン５２（３）〜５２（６）の最内周の１ターン及びその内側領域を閉鎖するよう形成された一対の閉鎖パターン５２（２），５２（７）を備える。コイルパターン５２（３）〜５２（６）の何れかに電流が流れると、最内周の１ターンの内側領域に発生する磁束の一部が、閉鎖パターンに吸収される。閉鎖パターン５２（２），５２（７）は、安定電位に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、回路素子を実装してスイッチング電源回路が構成される多層基板内に形成されたコイルパターンを使用したスイッチング電源用の信号伝達トランス、及びスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置では、電力伝送用の主トランスの他に、スイッチング用のトランジスタ素子の駆動パルスや各種の交流信号を伝達する信号伝達トランスが用いられている。近年、電源回路の高密度実装の要請により、絶縁用のボビンを省略することによって小型化を図ったトランスが用いられるようになった。
【０００３】
従来、この種のトランスとして、例えば特許文献１に開示されているように、多層基板内に外部から絶縁された複数のコイルパターンを同心状に積層形成し、コイルパターンの最内周の内側を貫通する挿入穴に磁心を挿入して成るプリントコイル形トランスがある。このプリントコイル形トランスは、発生電圧の低い補助コイルが２分割され、補助コイル以外のコイルパターンを挟み込むように外側の層に配置され、その一端が一次側に接地されており、この構造により、補助コイルが静電ノイズを低減するシールド層としての役割も果たす。
【０００４】
また、特許文献２に開示されているスイッチング電源装置は、表面に回路素子が実装される多層基板内に外部から絶縁されたコイルパターンが積層して形成されたシートコイルトランスが設けられ、各層の間を絶縁する絶縁シートとして、コイルのインダクタンスを高くするための磁性粉が混合された絶縁シートが用いられている。このシートコイルトランスは、磁性コアの取り付けを省略することができるので、スイッチング電源装置の組み立てが容易で、他の回路素子の実装スペースも確保しやすい。
【０００５】
その他、特許文献３に開示されているように、信号伝達トランスを使用した絶縁型ＤＣ−ＤＣコンバータであって、入力及び出力巻線を有するメイントランス、入力巻線に接続された主スイッチ素子、主スイッチ素子を駆動するＰＷＭ制御回路、出力巻線に接続されたトランス巻線駆動方式の同期整流回路、及び同期整流回路が出力する整流電圧を平滑する平滑回路を備えたシングルエンディッドフォワード方式の絶縁型ＤＣ−ＤＣコンバータがある。この絶縁型ＤＣ−ＤＣコンバータは、信号伝達トランス（ドライブトランス）の一次巻線が、ＰＷＭ制御回路のパルス出力端子と主スイッチ素子の駆動端子との接続点に直列に挿入され、同じく二次巻線が、転流側の同期整流素子の駆動端子を短絡可能な駆動スイッチ素子の駆動端子に接続されている。この構成により、ＰＷＭ制御回路から主スイッチ素子をターンオンさせる駆動パルスが出力されると、主スイッチ素子がターンオンする前に、信号伝達トランスを通じてタイミング信号が駆動スイッチ素子に伝達され、駆動スイッチ素子がターンオンすることによって転流側の同期整流素子がターンオフする。この動作により、主スイッチ素子、整流側及び転流側の同期整流素子が同時にオンして短絡電流が流れる不具合を回避することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−１４２２６９号公報
【特許文献２】特開平９−１８２４３２号公報
【特許文献３】特開２０００−２６２０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１の磁気デバイスは、多層基板に磁性コアを組み付ける作業が煩雑で手間がかかる。特許文献２のシートコイルトランスは、磁性粉が混合された絶縁シートを用いた特殊な多層基板を使用しなければならない。従って、いずれの場合もコストが高くなるという問題があった。
【０００８】
また、特許文献１，２の構造は、コイルのインダクタンスや各コイル間の結合度を高くするのに適した構造である。しかし、スイッチング電源装置に使用される信号伝達トランスは、回路動作上の役割や伝達する信号の種類によっては、高いインダクタンスや高い結合度が必要なく、かえって低い方がよい場合も少なくない。従って、特許文献１，２の磁気デバイス及びシートコイルトランスの構造は、インダクタンスや結合度の調整可能な範囲が狭く、信号伝達トランスとして使いにくいものである。
【０００９】
特許文献３のスイッチング電源装置に使用される信号伝達トランスの構造は、磁性コアを備え、インダクタンスを低くするために巻数を少なくすることが望ましい旨が記載されている。従って、この信号伝達トランスも、インダクタンスや結合度の調整可能な範囲が狭く、最適化のための調整が容易ではない。
【００１０】
この発明は、上記背景技術に鑑みて成されたものであり、インダクタンス及び結合度の調整が容易で安価なスイッチング電源装置用の信号伝達トランス、及び当該信号伝達トランスを使用した安全性の高いスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明は、回路素子を実装してスイッチング電源回路が構成される多層基板内の導体層に形成された同心状の複数のコイルパターンと、前記複数のコイルパターンを挟む外側の導体層により形成され、少なくとも前記コイルパターンの最内周の１ターン及びその内側領域を閉鎖するよう形成された一対の閉鎖パターンとを備え、前記コイルパターンに電流が流れたとき、前記最内周の１ターンの内側領域に発生する磁束の一部が、前記閉鎖パターンに吸収されるスイッチング電源装置用の信号伝達トランスである。
【００１２】
前記閉鎖パターンは、複数の小パターンの集合体であってもよい。また、前記閉鎖パターンが安定電位に接続されていることが好ましい。また、前記閉鎖パターンが、回路素子が実装される最外層を除く内側の層に形成されていてもよい。
【００１３】
またこの発明は、上記の信号伝達トランスを備え、入力電源に直列接続され、入力電圧を所定のスイッチング周期で断続する主スイッチング素子と、パルス出力端子が前記主スイッチング素子の駆動端子に接続され、前記パルス出力端子ら出力する矩形波状の駆動パルスによって前記主スイッチング素子のオン・オフを制御する主スイッチング素子制御回路とを備え、前記信号伝達トランスの前記一次巻線が、前記主スイッチング素子制御回路の前記パルス出力端子と前記主スイッチング素子の前記駆動端子との接続点に直列に挿入され、前記信号伝達トランスは、前記一次巻線側に前記駆動パルスが入力されることによって前記二次巻線にタイミング信号パルスを発生し、前記主スイッチング素子制御回路とグランド電位の異なる制御回路に伝達し、前記制御回路は、前記タイミング信号パルスを利用した同期制御を行うスイッチング電源装置である。
【００１４】
さらに、この発明は、入力電源に直列接続され、入力電圧を所定のスイッチング周期で断続する主スイッチング素子と、パルス出力端子が前記主スイッチング素子の駆動端子に接続され、前記パルス出力端子から出力する矩形波状の駆動パルスによって前記主スイッチング素子のオン・オフを制御する主スイッチング素子制御回路と、前記主スイッチング素子と直列に接続され前記主スイッチング素子の断続によって発生する断続電圧が両端に印加される入力巻線と、前記断続電圧を変圧した交流電圧が発生する出力巻線とを有する主トランスと、前記出力巻線に接続され、前記出力巻線に発生する電圧を整流する一又は二以上の同期整流ＦＥＴを有し、各ゲート端子が前記トランスの前記出力巻線又はその他の巻線を用いたトランス巻線駆動方式により駆動される同期整流回路と、前記同期整流回路の出力に接続され、整流された電圧を平滑して直流の出力電圧を出力する平滑回路と、前記同期整流ＦＥＴごとに設けられ、当該ゲート・ソース端子間を短絡・開放可能な補助ＦＥＴと、対応する前記補助ＦＥＴのゲート閾値電圧よりも高い電源電圧を出力する一又は二以上の直流電源と、前記直流電源と対応する前記補助ＦＥＴのゲート端子との間に接続され、当該補助ＦＥＴのゲート・ソース端子間を当該電源電圧にプルアップするプルアップ抵抗と、前記プルアップ抵抗ごとに設けられ、当該プルアップ抵抗が接続されている前記補助ＦＥＴのゲート・ソース端子間を短絡・開放可能なタイミングトランジスタ素子と、前記信号トランスとを備え、前記信号伝達トランスは一又は二以上の前記二次巻線を有し、前記一次巻線が、前記主スイッチング素子制御回路の前記パルス出力端子と前記主スイッチング素子の前記駆動端子との接続点に直列に挿入され、前記タイミングトランジスタ素子の駆動端子に、対応する前記二次巻線が接続され、前記タイミングトランジスタ素子は、前記信号伝達トランスの前記一次巻線側に前記駆動パルスが入力されることにより、当該駆動端子に接続された前記二次巻線に発生するタイミング信号パルスを受けてオン・オフし、前記タイミングトランジスタ素子のオフの期間、前記補助ＦＥＴのゲート・ソース間の入力容量が前記プルアップ抵抗を介して流れ込む前記直流電源からの電流によって充電され、前記プルアップ抵抗は、前記タイミングトランジスタ素子のオフが前記スイッチング周期よりも長い所定の時間を超えて継続したとき、前記補助ＦＥＴのゲート・ソース端子間の電圧が前記ゲート閾値電圧を超えるように、前記充電電流を制限するスイッチング電源装置である。
【発明の効果】
【００１５】
この発明のスイッチング電源装置用の信号伝達トランスは、多層基板内に形成され、磁性コアを取り付けることなく安価に構成することができる。また、コイルパターンのレイアウト（巻数、渦巻きの形状など）を変更する以外にも、各コイルパターン間の絶縁部材の厚み、及びコイルパターンと閉鎖パターンとの間の絶縁部材の厚み等を適宜調節することにより、インダクタンス及び各コイルパターン同士の結合度を広範囲に変更、調整することができる。しかも、多層基板は、金型や数値制御された各種装置を用いて高い寸法精度で製作されるので、最適化されたインダクタンス及び結合度をばらつきなく実現することができる。閉鎖パターンは、コイルパターンの最内周の内側領域を通る磁束が多層基板の外部に漏洩するのを防止すると共に、外来の磁束が信号伝達トランスに鎖交して干渉するのを防止する磁気シールドとしても働く。さらに、閉鎖パターンを安定電位に接地することによって、静電シールドとしての効果も得られる。
【００１６】
また、この発明のスイッチング電源装置は、信号伝達トランスの一次巻線が、主スイッチング素子制御回路のパルス出力端子と主スイッチング素子の駆動端子との接続点に直列に挿入され、二次巻線からごく短いパルス幅のタイミング信号を出力する動作を行うので、上記の構造を備えた信号伝達トランスを使用することによって、主スイッチング素子と同期整流素子とのオン・オフのタイミング制御を容易に行うことができる。しかも、インダクタンス及び結合度のバランス設計により、主スイッチング素子の駆動端子電圧の立ち上がり又は立ち下がりスピードを急峻にすることができるので、主スイッチング素子のクロス損失を最小限に抑えることができる。
【図面の簡単な説明】
【００１７】
【図１】この発明のスイッチング電源装置の第一実施形態を示すブロック図である。
【図２】第一実施形態のスイッチング電源装置の具体的な構成を示す回路図である。
【図３】この発明の第一実施形態の信号伝達トランスの構造を示す断面図（ａ）、コイルパターンのレイアウトを示す模式図（ｂ）である。
【図４】信号伝達トランスの第二実施形態の構造を示す断面図（ａ）、コイルパターンのレイアウトを示す模式図（ｂ）である。
【図５】信号伝達トランスの第三実施形態の構造を示す断面図（ａ）、コイルパターンのレイアウトを示す模式図（ｂ）である。
【図６】第一実施形態のスイッチング電源装置の変形例を説明する回路図（ａ），（ｂ）である。
【発明を実施するための形態】
【００１８】
以下、この発明のスイッチング電源装置用の信号伝達トランス及びスイッチング電源装置の第一実施形態態について、図１〜図３に基づいて説明する。第一実施形態のスイッチング電源装置１０は、図１のブロック図に示すように、主スイッチング素子１２、主スイッチング素子制御回路１４、主トランス１６、同期整流回路１８、平滑回路２０及び信号伝達トランス２２を備えている。ブロックで記載した同期整流回路１８及び平滑回路２０を具体的な回路で表わすと、図２のようになる。以下、図２の回路図を用いてスイッチング電源装置１０の構成と動作を説明する。
【００１９】
主スイッチング素子１２は、ＮチャネルのＭＯＳ形ＦＥＴであり、入力電源２４に直列接続され、入力電圧を所定のスイッチング周期Ｔで断続する。主スイッチング素子制御回路１４は、パルス出力端子１４ａが主スイッチング素子１２のゲート端子１２ｇに接続され、パルス出力端子１４ａから矩形波状の駆動パルスV14aを出力し、主スイッチング素子１２のオン・オフを制御する。
【００２０】
主トランス１６は、入力巻線１６ａ、出力巻線１６ｂ及び補助巻線１６ｃを備え、互いに密に結合している。入力巻線１６ａは、主スイッチング素子１２と直列に接続され、両端に主スイッチング素子１２のオン・オフによって発生する断続電圧が印加される。そして、出力巻線１６ｂと補助巻線１６ｃに、入力巻線１６ａに印加された断続電圧と略相似形の電圧が発生する。ここで、図２のトランス１６に付したドットは、各巻線の極性を示している。
【００２１】
同期整流回路１８は、２つの同期整流ＦＥＴである整流側ＦＥＴ２６及び転流側ＦＥＴ２８を備えている。整流側ＦＥＴ２６はＮチャネルのＭＯＳ型ＦＥＴであり、ドレイン端子が出力巻線１６ｂのドットのない一端に接続され、ゲート端子が駆動コンデンサ３０を介して出力巻線１６ｂのドットのある一端に接続されている。整流側ＦＥＴ２６のゲート・ソース端子間に接続されている抵抗３２は、図示しないゲート入力容量の放電抵抗である。
【００２２】
転流側ＦＥＴ２８もＮチャネルのＭＯＳ型ＦＥＴであり、ドレイン端子が出力巻線１６ｂのドットのある一端に接続され、ソース端子が整流側ＦＥＴ２６のソース端子に接続されている。転流側ＦＥＴ２８のゲート・ソース端子間に接続されている抵抗３４は、図示しないゲート入力容量の放電抵抗である。転流側ＦＥＴ２８のゲート端子は駆動コンデンサ３５ａを介して駆動ツェナーダイオード３５ｂのカソード端子に接続され、駆動ツェナーダイオード３５ｂのアノード端子が補助巻線１６ｃのドットのない一端に接続され、さらに、補助巻線１６ｃのドットのある一端が転流側ＦＥＴ２８のソース端子に接続されている。
【００２３】
同期整流回路１８は、以上の構成により、整流側及び転流側ＦＥＴ２６，２８のゲート端子が、出力巻線１６ｂ及び補助巻線１６ｃを用いたトランス巻線駆動方式によって駆動され、整流側ＦＥＴ２６が主スイッチング素子１２と同位相で、転流側ＦＥＴ２８が主スイッチング素子１２と相補的にそれぞれがオン・オフし、出力巻線１６ｂの発生電圧を適正に整流することができる。
【００２４】
さらに、この同期整流回路１８には、後述する異常発振の不具合を回避するための異常発振防止回路３６が付加されている。異常発振防止回路３６は、整流側及び転流側ＦＥＴ２６，２８のゲート・ソース端子間を短絡・開放可能に自己のドレイン及びソース端子がそれぞれ接続された第一及び第二補助ＦＥＴ３８，４０を備えている。第一及び第二補助ＦＥＴ３８，４０のゲート端子は互いに接続され、プルアップ抵抗４２を介して直流電源４４にプルアップされている。直流電源４４は、例えば、出力巻線１６ｂ又は補助巻線１６ｃに発生する電圧を利用して直流の電源電圧を生成する簡易式の電圧源であり、第一及び第二補助ＦＥＴ３８，４０のゲート閾値電圧よりも高い電源電圧を出力する。さらに、第一及び第二補助ＦＥＴ３８，４０のゲート・ソース端子間を短絡・開放可能に自己のドレイン及びソース端子が接続されたタイミングＦＥＴ４６が設けられている。タイミングＦＥＴ４６はタイミングトランジスタ素子であり、ここではＮチャネルのＭＯＳ型ＦＥＴが使用されているが、バイポーラトランジスタに置き換えることも可能である。
【００２５】
第一及び第二補助ＦＥＴ３８，４０のゲート端子電圧V38gは、タイミングＦＥＴ４６がターンオフした時から上昇し始める。プルアップ抵抗４２は、直流電源４４が第一及び第二補助ＦＥＴ３８，４０の図示しないゲート入力容量を充電する電流を制限する働きをし、ゲート入力容量との時定数により、電圧V38gの上昇速度を決定する。プルアップ抵抗４２の抵抗値は、スイッチング周期Ｔよりも長い時間（例えば、スイッチング周期Ｔの2〜5倍程度の時間）が経過した後で、電圧V38gがゲート閾値電圧に達するように、比較的大きな値に設定されている。異常発振防止回路３６の詳細な動作は、後で説明する。
【００２６】
平滑回路２０は、平滑インダクタ２０ａ及び平滑コンデンサ２０ｂで成るローパスフィルタであり、同期整流回路１８が出力する整流電圧を平滑して直流の出力電圧を生成し、後段の負荷４８に電力を供給する。
【００２７】
信号伝達トランス２２は、一次巻線２２ａと二次巻線２２ｂを備えている。図２のドットは各巻線の極性を示しており、一次巻線２２ａが、主スイッチング素子制御回路１４のパルス出力端子１４ａと主スイッチング素子１２のゲート端子１２ｇとの接続点に直列に挿入され、ドットのある一端がパルス出力端子１４ａに接続されている。二次巻線２２ｂは、ドットのある一端が異常発振防止回路３６のタイミングＦＥＴ４６のゲート端子に接続され、ドットのない一端がソース端子に接続されている。
【００２８】
信号伝達トランス２２は、図３に示すように、主スイッチング素子１２やその他の回路素子が実装された多層基板５０内に設けられ、異なる導体層に一次巻線２２ａと二次巻線２２ｂが形成され、それらが積層されて互いに磁気結合した空芯トランスの構造になっている。ここでは、一次及び二次巻線２２ａ，２２ｂの巻数が同じであり、インダクタンスが50〜100nH、結合度が約0.2〜0.3程度に設定されている。信号伝達トランス２２の詳細な構造については、後で詳しく説明する。
【００２９】
次に、スイッチング電源装置１０の動作について説明する。スイッチング電源装置１０は、異常発振防止回路３６及び信号伝達トランス２２が設けられていないとすれば、トランス巻線駆動方式の同期整流回路を備えたシングルエンディッドフォワード型の一般的なスイッチング電源装置である。そして、スイッチング電源装置１０に入力電源２４が投入され、出力電圧及び出力電流を負荷４８に安定供給する動作（以下、定常動作と称する。）を行うときは、異常発振防止回路３６は動作しない。従って、定常動作中の電力変換動作は従来と同様であり、ここでは説明を省略する。
【００３０】
異常発振防止回路３６及び信号伝達トランス２２は、入力電源２４が停止したとき等に生じる異常発振の不具合を回避するための回路であり、定常動作中は異常発振の不具合が発生し得ないので、異常発振防止回路３６の機能を停止させている。具体的には、以下の動作により、第一及び第二補助ＦＥＴ３８，４０がオフ状態に保持される。
【００３１】
主スイッチング素子制御回路１４が出力する駆動パルスV14aがローレベルからハイレベルに転じた時、主スイッチング素子１２の図示しないゲート入力容量を充電する電流が、一次巻線２２ａを通じて流れる。これにより一次巻線２２ａ側に所定の信号が入力され、二次巻線２２ｂから出力されるタイミング信号がタイミングＦＥＴ４６のゲート・ソース端子間に伝達される。二次巻線２２ｂはドットのある端子が高電位となるので、ゲート端子電圧V46gが瞬時にゲート閾値電圧を超え、タイミングＦＥＴ４６がオンし、第一及び第二補助ＦＥＴのゲート入力容量が急速放電され、ゲート端子電圧V38gがリセットされる。
【００３２】
その後、主スイッチング素子１２のゲート端子電圧V12gが駆動パルスＶ14aのハイレベル電圧に向かって上昇する。信号伝達トランス２２は、一次巻線２２ａのインダクタンスが非常に小さく、二次巻線２２ｂとの結合度もさほど高くないことから、主スイッチング素子１２のゲート入力容量の充電電流がほとんど制限されず、ゲート端子電圧V12gは、駆動パルスＶ14aが上昇する傾きにほぼ近い急峻な傾きで上昇し、ゲート閾値電圧を超えて主スイッチング素子１２がオンする。また、ゲート端子電圧V12gが短時間のうちに駆動パルス電圧V14aに達し、二次巻線２２ｂから出力されるタイミング信号もなくなり、タイミングＦＥＴ４６がオフに転じる。すると、第一及び第二補助ＦＥＴ３８，４０のゲート入力容量が開放され、直流電源４４からプルアップ抵抗４２を通じて充電電流が流れ込み、ゲート端子電圧V38gが上昇し始める。ゲート端子電圧V38gの上昇速度は当該ゲート入力容量とプルアップ抵抗４２の時定数によって制限され、非常に緩やかに上昇する。
【００３３】
その後、主スイッチング素子駆動回路１４の駆動パルスV14aがハイレベルからローレベルに転じた時、主スイッチング素子１２のゲート入力容量を放電する電流が、一次巻線２２ａを通じて流れる。これにより、一次巻線２２ａの側に所定の信号が入力され、二次巻線２２ｂから出力されるタイミング信号がタイミングＦＥＴ４６のゲート・ソース端子間に伝達される。二次巻線２２ｂは、ドットのない端子が高電位となるので、ゲート端子電圧V46gが負方向に低下する。しかし、タイミングＦＥＴ４６は、当該タイミング信号を受ける前から既にオフしており、ゲート端子電圧V38gの上昇に対して影響しない。
【００３４】
その後、先に駆動パルスV14aがハイレベルに転じてからスイッチング周期Ｔが経過した時点で、駆動パルスV14aが再度ハイレベルに転じ、ゲート端子電圧V38gがリセットされる。
【００３５】
ゲート端子電圧V38gの上昇速度はプルアップ抵抗４２等の時定数によって規定され、ゲート端子電圧V38gがリセットされた後、スイッチング周期Ｔよりも長い時間（例えば、スイッチング周期Ｔの2〜5倍程度の時間）が経過しないとゲート閾値電圧を超えない。従って、上記の動作を繰り返す定常動作中は、第一及び第二補助ＦＥＴ３８，４０がオフ状態に保持され、異常発振防止回路３６は動作しない。
【００３６】
次に、スイッチング電源装置１０が定常動作している最中に入力電源２４が遮断される等し、主スイッチング素子駆動回路１４の駆動パルスV14aが停止したときの動作（以下、電源停止動作と称する）について説明する。まず、図２に示すスイッチング電源装置１０の構成から異常発振防止回路３６が設けられていない場合に生じる異常発振の不具合について説明する。
【００３７】
スイッチング電源装置１０の定常動作中に、主スイッチング素子１２がオン、整流側ＦＥＴ２６がオン、転流側ＦＥＴ２８がオフの状態で駆動パルスV14aが停止した場合を考える。駆動パルスV14aが停止（ローレベルに転じてローレベルを保持）すると、主スイッチング素子１２がオンからオフに転じ、一次巻線１６ａが開放される。すると、主スイッチング素子１２のオンの間に主トランス１６に蓄積された励磁エネルギーの放出が始まり、出力巻線１６ｂと補助巻線１６ｃの両端に、ドットのない一端が高電位となる方向にフライバック電圧が発生する。このフライバック電圧により、整流側ＦＥＴ２６がオフに転じ、転流側ＦＥＴ２８がオンに転じる。転流側ＦＥＴ２８がオンすると、平滑コンデンサ２０ｂの蓄積電荷を放出する電流が、平滑コンデンサ２０ｂ、転流側ＦＥＴ２８、平滑インダクタ２０ａの経路に流れ、平滑インダクタ２０ａに励磁エネルギーが蓄積される。
【００３８】
主トランス１６の励磁エネルギーの放出が終了すると、出力巻線１６ｂと補助巻線１６ｃの電圧は低下するが、整流側ＦＥＴ２６のオフと転流側ＦＥＴ２８のオンが継続する。その後、転流側ＦＥＴ２８のゲート入力容量の蓄積電荷が抵抗３４によって徐々に放電され、ゲート端子電圧V28gがゲート閾値電圧に低下したところで、転流側ＦＥＴ２８がオフし始める。すると、転流側ＦＥＴ２８のオンの間に平滑インダクタ２０ａに蓄積された励磁エネルギーの放出が始まり、平滑インダクタ２０ａの両端に、平滑コンデンサ２０ｂ側の一端が高電位となる方向にフライバック電圧が発生する。このフライバック電圧により、出力巻線１６ｂと補助巻線１６ｃの両端に、ドットのある一端が高電位となる方向に電圧が発生し、整流側ＦＥＴ２６がオンに転じると共に転流側ＦＥＴ２８も完全にオフする。整流側ＦＥＴ２６がオンすると、平滑コンデンサ２０ａの蓄積電荷と平滑インダクタの励磁エネルギーを放出する電流が、平滑コンデンサ２０ｂ、出力巻線１６ｂ、整流側ＦＥＴ２６、平滑インダクタ２０ａの経路に流れ、主トランス１６に励磁エネルギーが蓄積される。この電流は、出力巻線１６ｂと密に結合している入力巻線１６ａから、入力電源２４（又は、図示しない入力コンデンサ）、主スイッチング素子１２の内部に寄生する図示しないドレイン・ソース間ダイオード、という経路にも流れる。
【００３９】
その後、整流側ＦＥＴ２６のゲート入力容量の蓄積電荷が抵抗３２によって徐々に放電され、ゲート端子電圧V26gがゲート閾値電圧まで低下したところで整流側ＦＥＴ２６がオフし始める。すると、整流側ＦＥＴ２６のオンの間に主トランス１６に蓄積された励磁エネルギーの放出が始まり、出力巻線１６ｂと補助巻線１６ｃの両端に、ドットのない一端が高電位となる方向にフライバック電圧が発生し、転流側ＦＥＴ２８がオンに転じると共に整流側ＦＥＴ２６も完全にオフする。以下、整流側ＦＥＴ２６と転流側ＦＥＴ２８が相補的にオン・オフする自励式の異常発振が発生する。
【００４０】
異常発振の周期は、スイッチング周期Ｔよりも長くなるのが一般的である（例えば、スイッチング周期Ｔの5倍〜10倍程度）。また、主トランス１６と平滑インダクタ２０ａに流れる電流の大きさを制限する回路素子もない。従って、異常発振が発生すると、この電流により主トランス１６や平滑インダクタ２０ａが磁気飽和し、それによってさらに大きな電流が発生し、整流側及び転流側ＦＥＴ２６，２８に過大な電気ストレスが加わって破損するおそれがある。
【００４１】
スイッチング電源回路１０は、異常発振防止回路３６を設けることによって異常発振の不具合が回避されている。スイッチング電源装置１０の定常動作中、駆動パルスV14aが停止すると、信号伝達トランス２２の二次巻線２２ｂからタイミング信号が出力されないので、タイミングＦＥＴ４６がオフを継続し、第一及び第二補助ＦＥＴ３８，４０のゲート電圧V38gがリセットされることなく、直流電源４４からの充電によって上昇し続ける。そして、スイッチング周期Ｔの2〜5倍程度の時間（異常発振の周期よりも短い時間）が経過したところでゲート電圧V38gがゲート閾値電圧を超え、第一及び第二補助ＦＥＴ３８，４０がオンに転じてそのまま保持される。そして、整流側及び転流側ＦＥＴ２６，２８は、ゲート・ソース端子間が共に短絡されるので、オフに固定されることになる。従って、整流側及び転流側ＦＥＴ２６，２８は、主トランス１６や平滑インダクタ２０ａの動作によらず、確実にオフに固定されるので、上記のような自励式の異常発振が発生することがない。
【００４２】
なお、異常発振防止回路３６は、駆動パルスV14aがハイレベルに転じる時のタイミング信号を利用してゲート電圧V38gのリセットを行っているが、駆動パルスV14aがローレベルに転じる時のタイミング信号を利用する構成に変更しても、同様の作用効果を得ることができる。後者の構成を選択するときは、二次巻線２２ｂがタイミングＦＥＴ４６のゲート・ソース端子間に接続される極性を反対にすればよい。従って、各回路素子の部品配置や回路パターンのレイアウトを検討する際に、前者と後者のうちの都合のよい方を選択することができる。
【００４３】
スイッチング電源装置１０が上記の理想的な動作を行うためには、信号伝達トランス２２の特性が重要である。定常動作中は、主スイッチング素子１２のゲート端子電圧V12gを急峻に上昇させ、ターンオン時のクロス損失を小さく抑えなくてはならないので、信号伝達トランス２２は、インダクタンスを低くすることが好ましい。その一方で、定常動作中、スイッチング周期ＴごとにタイミングＦＥＴ４６をオンさせて異常発振防止回路３６の機能を停止させるため、タイミングＦＥＴ４６がオンするのに十分なタイミング信号を二次巻線２２ｂに発生させなくてはならないので、一定以上の結合が必要である。
【００４４】
この信号伝達トランス２２は、一次及び二次巻線２２ａ，２２ｂを同じ巻数とし、各インダクタンスを50〜100nH、結合度を約0.2〜0.3に設定することによって、上記２つの条件を両立させている。ただし、これらの数値は一例にすぎず、駆動パルスV14aのハイレベルの電圧値、主スイッチング素子１２のゲート入力容量及びゲート閾値電圧、タイミングＦＥＴ４６のゲート入力容量及びゲート閾値電圧、スイッチング周期Ｔなどが異なると、信号伝達トランス２２のインダクタンスと結合度の最適値も異なってくる。従って、信号伝達トランス２２は、インダクタンスと結合度の調整、変更が容易な構造であることが望ましい。
【００４５】
信号伝達トランス２２の構造は、図３に示すように、表面にスイッチング素子１２等の回路素子が実装される多層基板５０の中に形成されている。多層基板５０は、銅などで成る導体層５２と、樹脂やガラス繊維等の絶縁部材で成る絶縁層５４とを備え、８つの導体層５２の間に７つの絶縁層５４（図３の上側から順番に５４（１）〜５４（７））を交互に挟んで積層された一般的なプリント基板である。
【００４６】
図３の上側から数えて３番目と４番目の導体層５２には、コイルパターン５２（３），５２（４）が形成され、５番目と６番目の導体層５２に、コイルパターン５２（５），５２（６）が形成され、２番目と７番目の導体層５２には、閉鎖パターン５２（２），５２（７）が形成され、１番目と８番目の導体層５２に、回路素子の実装及び配線を行う配線パターン５２（１），５２（８）が形成されている。
【００４７】
コイルパターン５２（３），５２（４）は、渦巻き状に形成された平面コイルであり、図３（ｂ）に示すように、最内周の１ターンの端部同士が絶縁層５４（３）に設けたスルーホールを通じて一体に接続され、一次巻線２２ａとなる。また、コイルパターン５２（３），５２（４）も、渦巻き状に形成された平面コイルであり、図３（ｂ）に示すように、最内周の１ターンの端部同士が絶縁層５４（５）に設けたスルーホールを通じて一体に接続され、二次巻線２２ｂとなる。４つのコイルパターン５２（３）〜５２（６）は、最内周の１ターンの内側領域の形状が等しく、最外周の１ターンの外周縁の形状もほぼ等しく、互いに重なり合うように同心状に配置されている。
【００４８】
閉鎖パターン５２（２），５２（７）は、少なくともコイルパターン５２（３），５２（６）の最内周の１ターン及びその内側領域を閉鎖する導体パターンであり、ここでは、最外周の外周縁の内側領域を覆う大きさに形成されている。従って、一次巻線２２ａであるコイルパターン５２（３），５２（４）に電流が流れ最内周の１ターンの内側領域を通る磁束が発生すると、その磁束の一部が閉鎖パターン５２（２），５２（７）を厚み方向に通過し、渦電流損失となって吸収される。
【００４９】
配線パターン５２（１），５２（８）は、閉鎖パターン５２（２），５２（７）と重なる領域にも自由に形成することができる。また、閉鎖パターン５２（２）は、絶縁層５４（１）に設けた図示しないスルーホールを通して配線パターン５２（１）の安定電位の部分に接続されている。同様に、閉鎖パターン５２（７）も、絶縁層５４（７）に設けた図示しないスルーホールを通して配線パターン５２（８）の安定電位の部分に接続されている。安定電位とは交流的に安定な電位のことであり、例えば、図２における主スイッチング素子１２のソース端子の電位や、主トランス１６の入力巻線１６ａのドットのある一端の電位である。
【００５０】
信号伝達トランス２２のインダクタンスは、一次及び二次巻線２２ａ，２２ｂの巻数によって調整することができ、巻数を少なくすればインダクタンスが小さくなる。しかし、あまり少なくすると、２つの巻線間の結合度が確保できない。この信号伝達トランス２２は、巻数以外のパラメータを変更することによって、インダクタンスと結合度を容易に調整することができる。
【００５１】
閉鎖パターン５２（２），５２（７）は、コイルパターン５２（３），５２（４）に電流が流れたとき、その内側領域に発生する磁束の一部を吸収すると共に、コイルパターン５２（５），５２（６）に鎖交する磁束の量を減らす働きをする。すなわち、閉鎖パターン５２（２），５２（７）が存在すると、インダクタンスが低下すると共に、結合度も低下することになる。閉鎖パターン５２（２），５２（７）による磁束の吸収量は、閉鎖パターン５２（２），５２（７）の厚みを変更することによって調整できる。また、閉鎖パターン５２（２）とコイルパターン５２（３）との間の絶縁層５４（２）の厚みを変更することによって、絶縁層５４（２）の内部を面方向に通過する磁束の量、すなわち閉鎖パターン５２（２），５２（７）に吸収されない磁束の量を調整できる。閉鎖パターン５２（７）とコイルパターン５２（６）との間の絶縁層５４（６）の厚みについても同様である。このように、上記の各パラメータを変化させることによって、インダクタンスと結合度を広範囲に調整、変更することができる。
【００５２】
インダクタンスと結合度を調整する手段は他にもあり、例えば、絶縁層５４（３），５４（４），５４（５），５４（６）の厚みを変更したり、平面コイル内の１ターン毎の間隔を変更したり、各コイルパターンの最内周の内側領域の面積を増減したりすることによって、ある程度の調整が可能である。
【００５３】
以上説明したように、第一実施形態のスイッチング電源装置１０は、電源停止時に異常発振防止回路３６が動作することによって、異常発振による不具合を確実に回避することができ、安全である。さらに、定常動作時、信号伝達トランス２２は、一次巻線２２ａが主スイッチング素子制御回路１４のパルス出力端子１４ａと主スイッチング素子１２のゲート端子１２ｇとの接続点に直列に挿入され、ごく短いパルス幅のタイミング信号を二次巻線２２ｂに伝達する動作を行う。従って、信号伝達トランス２２のインダクタンスと結合度を最適化することにより、主スイッチング素子１２のゲート端子電圧V12gの立ち上がりを急峻にし、主スイッチング素子のクロス損失の最小限に抑えることができる。
【００５４】
また、信号伝達トランス２２は、多層基板５０の内部に形成され、磁性コアが不要なので安価に構成することができ、信号伝達トランス２２と重なる位置に他の回路素子を配置することにより、スイッチング電源装置の小型化にも寄与できる。さらに、コイルパターン５２（３）〜５２（６）の巻数などを変更する以外に、各コイルパターン間の絶縁層５４（３）〜５４（５）の厚み、及びコイルパターン５２（３），５２（６）と閉鎖パターン５２（２），５２（７）の間の絶縁層５４（２），５４（６）の厚み等のパラメータを調節することにより、インダクタンスと結合度を広範囲に変化させることができるので、最適化が容易である。しかも、多層基板５０は、金型や数値制御された各種装置を用いて高い寸法精度で製作されるので、最適化されたインダクタンス及び結合度をばらつきなく実現することができる。従って、スイッチング電源装置１０の信号伝達トランス２２等の用途に非常に適している。
【００５５】
閉鎖パターン５２（２），５２（７）は、コイルパターン５２（３）〜５２（６）の最内周の内側領域を通過する磁束が多層基板５０の外部に漏洩するのを防止すると共に、外来の磁束が信号伝達トランス２２に鎖交して干渉するのを防止する磁気シールドの働きをする。さらに、閉鎖パターンが安定電位に接地されているので静電シールドとしても働く。
【００５６】
次に、この発明の信号伝達トランスの第二実施形態について、図４に基づいて説明する。この実施形態の信号伝達トランス５８は、一次及び二次巻線５８ａ，５８ｂを備え、上記スイッチング電源装置１０の信号伝達トランス２２と同様に使用可能なトランスである。
【００５７】
多層基板６０は、銅などから成る導体層６２と、樹脂やガラス繊維等の絶縁部材で成る絶縁層６４とを備え、６つの導体層５２の間に５つの絶縁層６４（図４の上側から順番に６４（１）〜６４（５））を交互に挟んで積層された一般的なプリント基板である。
【００５８】
図４の上側から数えて３番目の導体層６２に一次巻線５８ａであるコイルパターン６２（３−１）及び二次巻線５８ｂであるコイルパターン６２（３−２）が形成され、４番目の導体層６２に、引出パターン６２（４−１），６２（４−２）が形成され、２番目と５番目の導体層６２に閉鎖パターン６２（２），６２（５）が形成され、さらに、１番目と６番目の導体層６２に回路素子の実装及び配線を行う配線パターン６２（１），６２（６）が形成されている。
【００５９】
コイルパターン６２（３−１），６２（３−２）は、図４（ｂ）に示すように、互いに平行に渦巻き状に形成された平面コイルであり、最内周の１ターンの端部が絶縁層６４（３）に設けたスルーホールを通じて引出パターン６２（４−１），６２（４−２）に接続され、外側に引き出されている。
【００６０】
閉鎖パターン６２（２），６２（５）は、少なくともコイルパターン６２（３−１），６２（３−２）の最内周の１ターン及びその内側領域を閉鎖する導体パターンであり、ここでは、最外周の外周縁の内側領域を覆う大きさに形成されている。従って、一次巻線５８ａであるコイルパターン６２（３−１）に電流が流れて最内周の１ターンの内側領域を通る磁束が発生すると、その磁束の一部が閉鎖パターン６２（２），６２（５）を厚み方向に通過し、渦電流損失となって吸収される。
【００６１】
このように、第二実施形態の信号伝達トランス５８は、一次及び二次巻線５８ａ，５８ｂを２つの導体層６２で構成したという点で、上記の信号伝達トランス２２と異なり、その他の構成は同様である。この信号伝達トランス５８は上記の信号伝達トランス２２と同様の作用効果を得ることができ、特に、信号伝達トランス２２が４つの導体層５２で一次及び二次巻線２２ａ，２２ｂを構成しているのに比べると、層数の少ない安価な多層基板を使用できるという利点がある。
【００６２】
この発明の第三実施形態の信号伝達トランス６６は、図５に示すように、さらに層数の少ない多層基板に構成されている。信号伝達トランス６６は、一次及び二次巻線６６ａ，６６ｂを備え、上記の信号伝達トランス２２，５８と同様に使用可能なトランスである。
【００６３】
多層基板６８は、銅などで成る導体層７０と、樹脂やガラス繊維等の絶縁部材で成る絶縁層７２とを備え、４つの導体層７０の間に３つの絶縁層７２（図５の上側から順番に７２（１）〜７２（３））を交互に挟んで積層された一般的なプリント基板である。
【００６４】
図５の上側から数えて１番目の導体層７０に回路素子の実装及び配線を行う配線パターン７０（１）が形成され、３番目の導体層７０に、一次巻線６６ａであるコイルパターン７０（３−１）と二次巻線６６ｂであるコイルパターン７０（３−２）が形成され、４番目の導体層７０に、引出パターン７０（４−１），７０（４−２）、閉鎖パターン７０（４−３）、及び図示しない配線パターンが形成されている。
【００６５】
コイルパターン７０（３−１），７０（３−２）は、図５（ｂ）に示すように、互いに平行に渦巻き状に形成された平面コイルであり、最内周の１ターンの端部が絶縁層７２（３）に設けたスルーホールを通じて引出パターン７０（４−１），７０（４−２）に接続され、外側に引き出されている。閉鎖パターン７０（４−３）は、少なくともコイルパターン７０（３−１），７０（３−２）の最内周の１ターン及びその内側領域を閉鎖する一又は二以上に分離した導体パターンであり、引出パターン７０（４−１），７０（４−２）を避けて設けられている。
【００６６】
第三実施形態の信号伝達トランス６６は、一次及び二次巻線６６ａ，６６ｂを２つの導体層７０で構成したという点で、上記の信号伝達トランス２２と異なる。さらに、一方の閉鎖パターン７０（４−３）、引出パターン７０（４−１），７０（４−２）、及び配線パターンを同じの導体層７０に設けたという点で、上記の信号伝達トランス６０と異なる。その他の構成は同様である。
【００６７】
この信号伝達トランス６６は、上記の信号伝達トランス２２，５８と同様の作用効果を得ることができ、特に、上記の信号伝達トランス２２が４つの導体層５２で一次及び二次巻線２２ａ，２２ｂを構成しているのに比べると、格段に層数の少ない安価な多層基板を使用できるという利点がある。
【００６８】
なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。図２のスイッチング電源装置１０は、トランス巻線駆動方式の同期整流回路を備えたシングルエンディッドフォワード型のスイッチング電源装置であるが、インバータ型式がシングルエンディッドフォワード型と異なるスイッチング電源装置にも適用することができる。シングルエンディッドフォワード型のスイッチング電源装置１０の場合、同期整流素子が２つ（整流側及び転流側ＦＥＴ２６，２８）なので、異常発振防止回路３６は、同期整流素子ごとに１つずつ（補助ＦＥＴ３８，４０）設けられている。例えば、インバータ型式がフライバック型の場合、同期整流素子が１つなので補助ＦＥＴは１つで足りる。また、インバータ型式がブリッジ型で主トランスの出力巻線電圧を全波整流する場合、同期整流素子が４つなので、補助ＦＥＴを４つ設ければよい。何れの場合も、スイッチング電源１０と同様に、電源停止時の異常動作の不具合を容易かつ確実に回避することができる。
【００６９】
また、図２のスイッチング電源装置１０の場合、信号伝達トランス２２の二次巻線２２ｂから出力されるタイミング信号が、異常発振防止回路３６をリセットする同期制御に使用されているが、その他の様々な同期制御に使用することができる。例えば、背景技術の特許文献３に記載された絶縁型ＤＣ−ＤＣコンバータのように、トランス巻線駆動方式で駆動される転流側ＦＥＴのターンオフのタイミングを制御し、転流側ＦＥＴと主スイッチング素子とが同時にオンするのを防止する同期制御に、このタイミング信号を使用することができる。また、主トランスの一次巻線と並列にアクティブクランプ用コンデンサを断続する直列スイッチング素子を備えたスイッチング電源装置において、直列スイッチング素子のターンオフ又はターンオフのタイミングを制御し、直列スイッチング素子と主スイッチング素子が同時にオンするのを防止する同期制御に、このタイミング信号を使用することも可能である。ここで例示した何れの同期制御においても、信号伝達トランスのインダクタンスと結合度を最適化する必要があり、この発明の信号伝達トランスを使用すれば最適化が容易であり、量産時のばらつきも非常に小さく抑えることができる。
【００７０】
また、図６（ａ），（ｂ）に示すように、一次巻線２２ａと並列にダイオード７４を接続することによって、タイミング信号の選択が可能になる。例えば、図６（ａ）のように、ダイオード７４のカソードを主スイッチング素子１２側にして並列接続した場合、駆動パルスV14aがローレベルに転じた時のタイミング信号のみ二次巻線２２ｂから出力される。反対に、図６（ｂ）のように、ダイオード７４のアノードを主スイッチング素子１２側にして並列接続した場合は、駆動パルスV14aがハイレベルに転じた時のタイミング信号のみ出力される。また、ダイオード７４を接続しない場合は、駆動パルスV14aがローレベルに転じた時とハイレベルに転じた時の両方のタイミング信号が出力される。何れのタイミング信号を使用するかは自由であり、タイミング信号を受ける制御回路の目的や回路構成によって選択すればよい。例えば、図２のスイッチング電源装置１０の場合を考えると、異常発振防止回路３６をリセットする動作に必要なのは、駆動パルスV14aがハイレベルに転じた時のタイミング信号であり、ローレベルに転じた時のタイミング信号は使用していない。そればかりか、タイミングＦＥＴ４６のゲート・ソース端子間に逆電圧ストレスを加えるおそれのある不要な信号と言える。従って、図６（ｂ）のように、ダイオード７４のアノードを主スイッチング素子１２の側に接続することによって、不要なタイミング信号の発生を防止することができる。
【００７１】
また、この発明の信号伝達トランスも上記実施形態に限定されるものではない。上記の信号伝達トランス２２，５８，６６の閉鎖パターンは、何れもコイルパターンの最外周の１ターン及びその内側の領域を覆うように設けられているが、少なくとも、最内周の１ターン及びその内側領域を覆うものであればよい。閉鎖パターンが小さいと、その外側にあるコイル部分からの磁束が漏れ出すのでシールド効果がやや低下するものの、インダクタンスと結合度の変更、調整には支障がない。また、閉鎖パターンの領域内を引出パターンや他の配線パターンが横切って閉鎖パターンが二以上の小パターンに分離している場合、閉鎖パターンを静電シールドとして使用するに際し、全ての小パターンを同一の安定電位に接続してもよいし、小パターンごとに異なる安定電位に接続しても構わない。
【００７２】
また、コイルパターンは渦巻き状の平面コイルであればよく、巻き形状は、円形、四角形、楕円形など自由であり、巻数、パターン幅、パターン間隔等も特に限定されない。また、複数の二次巻線を設け、多出力型の信号伝達トランスを構成することも可能である。
【符号の説明】
【００７３】
１０ スイッチング電源装置
１２ 主スイッチング素子
１４ 主スイッチング素子制御回路
１４ａ パルス出力端子
１６ 主トランス
１６ａ 入力巻線
１６ｂ 出力巻線
１６ｃ 補助巻線
１８ 同期整流回路
２０ 平滑回路
２２，５８，６６ 信号伝達トランス
２２ａ，５８ａ，６６ａ 一次巻線
２２ｂ，５８ｂ，６６ｂ 二次巻線
２６ 整流側ＦＥＴ
２８ 転流側ＦＥＴ
３６ 異常発振防止回路
３８ 第一補助ＦＥＴ
４０ 第二補助ＦＥＴ
４２ プルアップ抵抗
４４ 直流電源
４６ タイミングＦＥＴ
５０ 多層基板
５２ 導体層
５２（１），５２（８） 配線パターン
５２（２），５２（７） 閉鎖パターン
５２（３），５２（４），５２（５），５２（６）， コイルパターン
５４，５４（１）〜５４（７） 絶縁層
６０ 多層基板
６２ 導体層
６２（１），６２（６） 配線パターン
６２（２），６２（５） 閉鎖パターン
６２（３−１），６２（３−２） コイルパターン
６２（４−１），６２（４−２） 引出パターン
６４，６４（１）〜６４（５） 絶縁層
６８ 多層基板
７０ 導体層
７０（１） 配線パターン
７０（２），７０（４−３） 閉鎖パターン
７０（３−１），７０（３−２） コイルパターン
７０（４−１），７０（４−２） 引出パターン
７２，７２（１）〜７２（３） 絶縁層
【技術分野】
【０００１】
この発明は、回路素子を実装してスイッチング電源回路が構成される多層基板内に形成されたコイルパターンを使用したスイッチング電源用の信号伝達トランス、及びスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置では、電力伝送用の主トランスの他に、スイッチング用のトランジスタ素子の駆動パルスや各種の交流信号を伝達する信号伝達トランスが用いられている。近年、電源回路の高密度実装の要請により、絶縁用のボビンを省略することによって小型化を図ったトランスが用いられるようになった。
【０００３】
従来、この種のトランスとして、例えば特許文献１に開示されているように、多層基板内に外部から絶縁された複数のコイルパターンを同心状に積層形成し、コイルパターンの最内周の内側を貫通する挿入穴に磁心を挿入して成るプリントコイル形トランスがある。このプリントコイル形トランスは、発生電圧の低い補助コイルが２分割され、補助コイル以外のコイルパターンを挟み込むように外側の層に配置され、その一端が一次側に接地されており、この構造により、補助コイルが静電ノイズを低減するシールド層としての役割も果たす。
【０００４】
また、特許文献２に開示されているスイッチング電源装置は、表面に回路素子が実装される多層基板内に外部から絶縁されたコイルパターンが積層して形成されたシートコイルトランスが設けられ、各層の間を絶縁する絶縁シートとして、コイルのインダクタンスを高くするための磁性粉が混合された絶縁シートが用いられている。このシートコイルトランスは、磁性コアの取り付けを省略することができるので、スイッチング電源装置の組み立てが容易で、他の回路素子の実装スペースも確保しやすい。
【０００５】
その他、特許文献３に開示されているように、信号伝達トランスを使用した絶縁型ＤＣ−ＤＣコンバータであって、入力及び出力巻線を有するメイントランス、入力巻線に接続された主スイッチ素子、主スイッチ素子を駆動するＰＷＭ制御回路、出力巻線に接続されたトランス巻線駆動方式の同期整流回路、及び同期整流回路が出力する整流電圧を平滑する平滑回路を備えたシングルエンディッドフォワード方式の絶縁型ＤＣ−ＤＣコンバータがある。この絶縁型ＤＣ−ＤＣコンバータは、信号伝達トランス（ドライブトランス）の一次巻線が、ＰＷＭ制御回路のパルス出力端子と主スイッチ素子の駆動端子との接続点に直列に挿入され、同じく二次巻線が、転流側の同期整流素子の駆動端子を短絡可能な駆動スイッチ素子の駆動端子に接続されている。この構成により、ＰＷＭ制御回路から主スイッチ素子をターンオンさせる駆動パルスが出力されると、主スイッチ素子がターンオンする前に、信号伝達トランスを通じてタイミング信号が駆動スイッチ素子に伝達され、駆動スイッチ素子がターンオンすることによって転流側の同期整流素子がターンオフする。この動作により、主スイッチ素子、整流側及び転流側の同期整流素子が同時にオンして短絡電流が流れる不具合を回避することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−１４２２６９号公報
【特許文献２】特開平９−１８２４３２号公報
【特許文献３】特開２０００−２６２０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１の磁気デバイスは、多層基板に磁性コアを組み付ける作業が煩雑で手間がかかる。特許文献２のシートコイルトランスは、磁性粉が混合された絶縁シートを用いた特殊な多層基板を使用しなければならない。従って、いずれの場合もコストが高くなるという問題があった。
【０００８】
また、特許文献１，２の構造は、コイルのインダクタンスや各コイル間の結合度を高くするのに適した構造である。しかし、スイッチング電源装置に使用される信号伝達トランスは、回路動作上の役割や伝達する信号の種類によっては、高いインダクタンスや高い結合度が必要なく、かえって低い方がよい場合も少なくない。従って、特許文献１，２の磁気デバイス及びシートコイルトランスの構造は、インダクタンスや結合度の調整可能な範囲が狭く、信号伝達トランスとして使いにくいものである。
【０００９】
特許文献３のスイッチング電源装置に使用される信号伝達トランスの構造は、磁性コアを備え、インダクタンスを低くするために巻数を少なくすることが望ましい旨が記載されている。従って、この信号伝達トランスも、インダクタンスや結合度の調整可能な範囲が狭く、最適化のための調整が容易ではない。
【００１０】
この発明は、上記背景技術に鑑みて成されたものであり、インダクタンス及び結合度の調整が容易で安価なスイッチング電源装置用の信号伝達トランス、及び当該信号伝達トランスを使用した安全性の高いスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明は、回路素子を実装してスイッチング電源回路が構成される多層基板内の導体層に形成された同心状の複数のコイルパターンと、前記複数のコイルパターンを挟む外側の導体層により形成され、少なくとも前記コイルパターンの最内周の１ターン及びその内側領域を閉鎖するよう形成された一対の閉鎖パターンとを備え、前記コイルパターンに電流が流れたとき、前記最内周の１ターンの内側領域に発生する磁束の一部が、前記閉鎖パターンに吸収されるスイッチング電源装置用の信号伝達トランスである。
【００１２】
前記閉鎖パターンは、複数の小パターンの集合体であってもよい。また、前記閉鎖パターンが安定電位に接続されていることが好ましい。また、前記閉鎖パターンが、回路素子が実装される最外層を除く内側の層に形成されていてもよい。
【００１３】
またこの発明は、上記の信号伝達トランスを備え、入力電源に直列接続され、入力電圧を所定のスイッチング周期で断続する主スイッチング素子と、パルス出力端子が前記主スイッチング素子の駆動端子に接続され、前記パルス出力端子ら出力する矩形波状の駆動パルスによって前記主スイッチング素子のオン・オフを制御する主スイッチング素子制御回路とを備え、前記信号伝達トランスの前記一次巻線が、前記主スイッチング素子制御回路の前記パルス出力端子と前記主スイッチング素子の前記駆動端子との接続点に直列に挿入され、前記信号伝達トランスは、前記一次巻線側に前記駆動パルスが入力されることによって前記二次巻線にタイミング信号パルスを発生し、前記主スイッチング素子制御回路とグランド電位の異なる制御回路に伝達し、前記制御回路は、前記タイミング信号パルスを利用した同期制御を行うスイッチング電源装置である。
【００１４】
さらに、この発明は、入力電源に直列接続され、入力電圧を所定のスイッチング周期で断続する主スイッチング素子と、パルス出力端子が前記主スイッチング素子の駆動端子に接続され、前記パルス出力端子から出力する矩形波状の駆動パルスによって前記主スイッチング素子のオン・オフを制御する主スイッチング素子制御回路と、前記主スイッチング素子と直列に接続され前記主スイッチング素子の断続によって発生する断続電圧が両端に印加される入力巻線と、前記断続電圧を変圧した交流電圧が発生する出力巻線とを有する主トランスと、前記出力巻線に接続され、前記出力巻線に発生する電圧を整流する一又は二以上の同期整流ＦＥＴを有し、各ゲート端子が前記トランスの前記出力巻線又はその他の巻線を用いたトランス巻線駆動方式により駆動される同期整流回路と、前記同期整流回路の出力に接続され、整流された電圧を平滑して直流の出力電圧を出力する平滑回路と、前記同期整流ＦＥＴごとに設けられ、当該ゲート・ソース端子間を短絡・開放可能な補助ＦＥＴと、対応する前記補助ＦＥＴのゲート閾値電圧よりも高い電源電圧を出力する一又は二以上の直流電源と、前記直流電源と対応する前記補助ＦＥＴのゲート端子との間に接続され、当該補助ＦＥＴのゲート・ソース端子間を当該電源電圧にプルアップするプルアップ抵抗と、前記プルアップ抵抗ごとに設けられ、当該プルアップ抵抗が接続されている前記補助ＦＥＴのゲート・ソース端子間を短絡・開放可能なタイミングトランジスタ素子と、前記信号トランスとを備え、前記信号伝達トランスは一又は二以上の前記二次巻線を有し、前記一次巻線が、前記主スイッチング素子制御回路の前記パルス出力端子と前記主スイッチング素子の前記駆動端子との接続点に直列に挿入され、前記タイミングトランジスタ素子の駆動端子に、対応する前記二次巻線が接続され、前記タイミングトランジスタ素子は、前記信号伝達トランスの前記一次巻線側に前記駆動パルスが入力されることにより、当該駆動端子に接続された前記二次巻線に発生するタイミング信号パルスを受けてオン・オフし、前記タイミングトランジスタ素子のオフの期間、前記補助ＦＥＴのゲート・ソース間の入力容量が前記プルアップ抵抗を介して流れ込む前記直流電源からの電流によって充電され、前記プルアップ抵抗は、前記タイミングトランジスタ素子のオフが前記スイッチング周期よりも長い所定の時間を超えて継続したとき、前記補助ＦＥＴのゲート・ソース端子間の電圧が前記ゲート閾値電圧を超えるように、前記充電電流を制限するスイッチング電源装置である。
【発明の効果】
【００１５】
この発明のスイッチング電源装置用の信号伝達トランスは、多層基板内に形成され、磁性コアを取り付けることなく安価に構成することができる。また、コイルパターンのレイアウト（巻数、渦巻きの形状など）を変更する以外にも、各コイルパターン間の絶縁部材の厚み、及びコイルパターンと閉鎖パターンとの間の絶縁部材の厚み等を適宜調節することにより、インダクタンス及び各コイルパターン同士の結合度を広範囲に変更、調整することができる。しかも、多層基板は、金型や数値制御された各種装置を用いて高い寸法精度で製作されるので、最適化されたインダクタンス及び結合度をばらつきなく実現することができる。閉鎖パターンは、コイルパターンの最内周の内側領域を通る磁束が多層基板の外部に漏洩するのを防止すると共に、外来の磁束が信号伝達トランスに鎖交して干渉するのを防止する磁気シールドとしても働く。さらに、閉鎖パターンを安定電位に接地することによって、静電シールドとしての効果も得られる。
【００１６】
また、この発明のスイッチング電源装置は、信号伝達トランスの一次巻線が、主スイッチング素子制御回路のパルス出力端子と主スイッチング素子の駆動端子との接続点に直列に挿入され、二次巻線からごく短いパルス幅のタイミング信号を出力する動作を行うので、上記の構造を備えた信号伝達トランスを使用することによって、主スイッチング素子と同期整流素子とのオン・オフのタイミング制御を容易に行うことができる。しかも、インダクタンス及び結合度のバランス設計により、主スイッチング素子の駆動端子電圧の立ち上がり又は立ち下がりスピードを急峻にすることができるので、主スイッチング素子のクロス損失を最小限に抑えることができる。
【図面の簡単な説明】
【００１７】
【図１】この発明のスイッチング電源装置の第一実施形態を示すブロック図である。
【図２】第一実施形態のスイッチング電源装置の具体的な構成を示す回路図である。
【図３】この発明の第一実施形態の信号伝達トランスの構造を示す断面図（ａ）、コイルパターンのレイアウトを示す模式図（ｂ）である。
【図４】信号伝達トランスの第二実施形態の構造を示す断面図（ａ）、コイルパターンのレイアウトを示す模式図（ｂ）である。
【図５】信号伝達トランスの第三実施形態の構造を示す断面図（ａ）、コイルパターンのレイアウトを示す模式図（ｂ）である。
【図６】第一実施形態のスイッチング電源装置の変形例を説明する回路図（ａ），（ｂ）である。
【発明を実施するための形態】
【００１８】
以下、この発明のスイッチング電源装置用の信号伝達トランス及びスイッチング電源装置の第一実施形態態について、図１〜図３に基づいて説明する。第一実施形態のスイッチング電源装置１０は、図１のブロック図に示すように、主スイッチング素子１２、主スイッチング素子制御回路１４、主トランス１６、同期整流回路１８、平滑回路２０及び信号伝達トランス２２を備えている。ブロックで記載した同期整流回路１８及び平滑回路２０を具体的な回路で表わすと、図２のようになる。以下、図２の回路図を用いてスイッチング電源装置１０の構成と動作を説明する。
【００１９】
主スイッチング素子１２は、ＮチャネルのＭＯＳ形ＦＥＴであり、入力電源２４に直列接続され、入力電圧を所定のスイッチング周期Ｔで断続する。主スイッチング素子制御回路１４は、パルス出力端子１４ａが主スイッチング素子１２のゲート端子１２ｇに接続され、パルス出力端子１４ａから矩形波状の駆動パルスV14aを出力し、主スイッチング素子１２のオン・オフを制御する。
【００２０】
主トランス１６は、入力巻線１６ａ、出力巻線１６ｂ及び補助巻線１６ｃを備え、互いに密に結合している。入力巻線１６ａは、主スイッチング素子１２と直列に接続され、両端に主スイッチング素子１２のオン・オフによって発生する断続電圧が印加される。そして、出力巻線１６ｂと補助巻線１６ｃに、入力巻線１６ａに印加された断続電圧と略相似形の電圧が発生する。ここで、図２のトランス１６に付したドットは、各巻線の極性を示している。
【００２１】
同期整流回路１８は、２つの同期整流ＦＥＴである整流側ＦＥＴ２６及び転流側ＦＥＴ２８を備えている。整流側ＦＥＴ２６はＮチャネルのＭＯＳ型ＦＥＴであり、ドレイン端子が出力巻線１６ｂのドットのない一端に接続され、ゲート端子が駆動コンデンサ３０を介して出力巻線１６ｂのドットのある一端に接続されている。整流側ＦＥＴ２６のゲート・ソース端子間に接続されている抵抗３２は、図示しないゲート入力容量の放電抵抗である。
【００２２】
転流側ＦＥＴ２８もＮチャネルのＭＯＳ型ＦＥＴであり、ドレイン端子が出力巻線１６ｂのドットのある一端に接続され、ソース端子が整流側ＦＥＴ２６のソース端子に接続されている。転流側ＦＥＴ２８のゲート・ソース端子間に接続されている抵抗３４は、図示しないゲート入力容量の放電抵抗である。転流側ＦＥＴ２８のゲート端子は駆動コンデンサ３５ａを介して駆動ツェナーダイオード３５ｂのカソード端子に接続され、駆動ツェナーダイオード３５ｂのアノード端子が補助巻線１６ｃのドットのない一端に接続され、さらに、補助巻線１６ｃのドットのある一端が転流側ＦＥＴ２８のソース端子に接続されている。
【００２３】
同期整流回路１８は、以上の構成により、整流側及び転流側ＦＥＴ２６，２８のゲート端子が、出力巻線１６ｂ及び補助巻線１６ｃを用いたトランス巻線駆動方式によって駆動され、整流側ＦＥＴ２６が主スイッチング素子１２と同位相で、転流側ＦＥＴ２８が主スイッチング素子１２と相補的にそれぞれがオン・オフし、出力巻線１６ｂの発生電圧を適正に整流することができる。
【００２４】
さらに、この同期整流回路１８には、後述する異常発振の不具合を回避するための異常発振防止回路３６が付加されている。異常発振防止回路３６は、整流側及び転流側ＦＥＴ２６，２８のゲート・ソース端子間を短絡・開放可能に自己のドレイン及びソース端子がそれぞれ接続された第一及び第二補助ＦＥＴ３８，４０を備えている。第一及び第二補助ＦＥＴ３８，４０のゲート端子は互いに接続され、プルアップ抵抗４２を介して直流電源４４にプルアップされている。直流電源４４は、例えば、出力巻線１６ｂ又は補助巻線１６ｃに発生する電圧を利用して直流の電源電圧を生成する簡易式の電圧源であり、第一及び第二補助ＦＥＴ３８，４０のゲート閾値電圧よりも高い電源電圧を出力する。さらに、第一及び第二補助ＦＥＴ３８，４０のゲート・ソース端子間を短絡・開放可能に自己のドレイン及びソース端子が接続されたタイミングＦＥＴ４６が設けられている。タイミングＦＥＴ４６はタイミングトランジスタ素子であり、ここではＮチャネルのＭＯＳ型ＦＥＴが使用されているが、バイポーラトランジスタに置き換えることも可能である。
【００２５】
第一及び第二補助ＦＥＴ３８，４０のゲート端子電圧V38gは、タイミングＦＥＴ４６がターンオフした時から上昇し始める。プルアップ抵抗４２は、直流電源４４が第一及び第二補助ＦＥＴ３８，４０の図示しないゲート入力容量を充電する電流を制限する働きをし、ゲート入力容量との時定数により、電圧V38gの上昇速度を決定する。プルアップ抵抗４２の抵抗値は、スイッチング周期Ｔよりも長い時間（例えば、スイッチング周期Ｔの2〜5倍程度の時間）が経過した後で、電圧V38gがゲート閾値電圧に達するように、比較的大きな値に設定されている。異常発振防止回路３６の詳細な動作は、後で説明する。
【００２６】
平滑回路２０は、平滑インダクタ２０ａ及び平滑コンデンサ２０ｂで成るローパスフィルタであり、同期整流回路１８が出力する整流電圧を平滑して直流の出力電圧を生成し、後段の負荷４８に電力を供給する。
【００２７】
信号伝達トランス２２は、一次巻線２２ａと二次巻線２２ｂを備えている。図２のドットは各巻線の極性を示しており、一次巻線２２ａが、主スイッチング素子制御回路１４のパルス出力端子１４ａと主スイッチング素子１２のゲート端子１２ｇとの接続点に直列に挿入され、ドットのある一端がパルス出力端子１４ａに接続されている。二次巻線２２ｂは、ドットのある一端が異常発振防止回路３６のタイミングＦＥＴ４６のゲート端子に接続され、ドットのない一端がソース端子に接続されている。
【００２８】
信号伝達トランス２２は、図３に示すように、主スイッチング素子１２やその他の回路素子が実装された多層基板５０内に設けられ、異なる導体層に一次巻線２２ａと二次巻線２２ｂが形成され、それらが積層されて互いに磁気結合した空芯トランスの構造になっている。ここでは、一次及び二次巻線２２ａ，２２ｂの巻数が同じであり、インダクタンスが50〜100nH、結合度が約0.2〜0.3程度に設定されている。信号伝達トランス２２の詳細な構造については、後で詳しく説明する。
【００２９】
次に、スイッチング電源装置１０の動作について説明する。スイッチング電源装置１０は、異常発振防止回路３６及び信号伝達トランス２２が設けられていないとすれば、トランス巻線駆動方式の同期整流回路を備えたシングルエンディッドフォワード型の一般的なスイッチング電源装置である。そして、スイッチング電源装置１０に入力電源２４が投入され、出力電圧及び出力電流を負荷４８に安定供給する動作（以下、定常動作と称する。）を行うときは、異常発振防止回路３６は動作しない。従って、定常動作中の電力変換動作は従来と同様であり、ここでは説明を省略する。
【００３０】
異常発振防止回路３６及び信号伝達トランス２２は、入力電源２４が停止したとき等に生じる異常発振の不具合を回避するための回路であり、定常動作中は異常発振の不具合が発生し得ないので、異常発振防止回路３６の機能を停止させている。具体的には、以下の動作により、第一及び第二補助ＦＥＴ３８，４０がオフ状態に保持される。
【００３１】
主スイッチング素子制御回路１４が出力する駆動パルスV14aがローレベルからハイレベルに転じた時、主スイッチング素子１２の図示しないゲート入力容量を充電する電流が、一次巻線２２ａを通じて流れる。これにより一次巻線２２ａ側に所定の信号が入力され、二次巻線２２ｂから出力されるタイミング信号がタイミングＦＥＴ４６のゲート・ソース端子間に伝達される。二次巻線２２ｂはドットのある端子が高電位となるので、ゲート端子電圧V46gが瞬時にゲート閾値電圧を超え、タイミングＦＥＴ４６がオンし、第一及び第二補助ＦＥＴのゲート入力容量が急速放電され、ゲート端子電圧V38gがリセットされる。
【００３２】
その後、主スイッチング素子１２のゲート端子電圧V12gが駆動パルスＶ14aのハイレベル電圧に向かって上昇する。信号伝達トランス２２は、一次巻線２２ａのインダクタンスが非常に小さく、二次巻線２２ｂとの結合度もさほど高くないことから、主スイッチング素子１２のゲート入力容量の充電電流がほとんど制限されず、ゲート端子電圧V12gは、駆動パルスＶ14aが上昇する傾きにほぼ近い急峻な傾きで上昇し、ゲート閾値電圧を超えて主スイッチング素子１２がオンする。また、ゲート端子電圧V12gが短時間のうちに駆動パルス電圧V14aに達し、二次巻線２２ｂから出力されるタイミング信号もなくなり、タイミングＦＥＴ４６がオフに転じる。すると、第一及び第二補助ＦＥＴ３８，４０のゲート入力容量が開放され、直流電源４４からプルアップ抵抗４２を通じて充電電流が流れ込み、ゲート端子電圧V38gが上昇し始める。ゲート端子電圧V38gの上昇速度は当該ゲート入力容量とプルアップ抵抗４２の時定数によって制限され、非常に緩やかに上昇する。
【００３３】
その後、主スイッチング素子駆動回路１４の駆動パルスV14aがハイレベルからローレベルに転じた時、主スイッチング素子１２のゲート入力容量を放電する電流が、一次巻線２２ａを通じて流れる。これにより、一次巻線２２ａの側に所定の信号が入力され、二次巻線２２ｂから出力されるタイミング信号がタイミングＦＥＴ４６のゲート・ソース端子間に伝達される。二次巻線２２ｂは、ドットのない端子が高電位となるので、ゲート端子電圧V46gが負方向に低下する。しかし、タイミングＦＥＴ４６は、当該タイミング信号を受ける前から既にオフしており、ゲート端子電圧V38gの上昇に対して影響しない。
【００３４】
その後、先に駆動パルスV14aがハイレベルに転じてからスイッチング周期Ｔが経過した時点で、駆動パルスV14aが再度ハイレベルに転じ、ゲート端子電圧V38gがリセットされる。
【００３５】
ゲート端子電圧V38gの上昇速度はプルアップ抵抗４２等の時定数によって規定され、ゲート端子電圧V38gがリセットされた後、スイッチング周期Ｔよりも長い時間（例えば、スイッチング周期Ｔの2〜5倍程度の時間）が経過しないとゲート閾値電圧を超えない。従って、上記の動作を繰り返す定常動作中は、第一及び第二補助ＦＥＴ３８，４０がオフ状態に保持され、異常発振防止回路３６は動作しない。
【００３６】
次に、スイッチング電源装置１０が定常動作している最中に入力電源２４が遮断される等し、主スイッチング素子駆動回路１４の駆動パルスV14aが停止したときの動作（以下、電源停止動作と称する）について説明する。まず、図２に示すスイッチング電源装置１０の構成から異常発振防止回路３６が設けられていない場合に生じる異常発振の不具合について説明する。
【００３７】
スイッチング電源装置１０の定常動作中に、主スイッチング素子１２がオン、整流側ＦＥＴ２６がオン、転流側ＦＥＴ２８がオフの状態で駆動パルスV14aが停止した場合を考える。駆動パルスV14aが停止（ローレベルに転じてローレベルを保持）すると、主スイッチング素子１２がオンからオフに転じ、一次巻線１６ａが開放される。すると、主スイッチング素子１２のオンの間に主トランス１６に蓄積された励磁エネルギーの放出が始まり、出力巻線１６ｂと補助巻線１６ｃの両端に、ドットのない一端が高電位となる方向にフライバック電圧が発生する。このフライバック電圧により、整流側ＦＥＴ２６がオフに転じ、転流側ＦＥＴ２８がオンに転じる。転流側ＦＥＴ２８がオンすると、平滑コンデンサ２０ｂの蓄積電荷を放出する電流が、平滑コンデンサ２０ｂ、転流側ＦＥＴ２８、平滑インダクタ２０ａの経路に流れ、平滑インダクタ２０ａに励磁エネルギーが蓄積される。
【００３８】
主トランス１６の励磁エネルギーの放出が終了すると、出力巻線１６ｂと補助巻線１６ｃの電圧は低下するが、整流側ＦＥＴ２６のオフと転流側ＦＥＴ２８のオンが継続する。その後、転流側ＦＥＴ２８のゲート入力容量の蓄積電荷が抵抗３４によって徐々に放電され、ゲート端子電圧V28gがゲート閾値電圧に低下したところで、転流側ＦＥＴ２８がオフし始める。すると、転流側ＦＥＴ２８のオンの間に平滑インダクタ２０ａに蓄積された励磁エネルギーの放出が始まり、平滑インダクタ２０ａの両端に、平滑コンデンサ２０ｂ側の一端が高電位となる方向にフライバック電圧が発生する。このフライバック電圧により、出力巻線１６ｂと補助巻線１６ｃの両端に、ドットのある一端が高電位となる方向に電圧が発生し、整流側ＦＥＴ２６がオンに転じると共に転流側ＦＥＴ２８も完全にオフする。整流側ＦＥＴ２６がオンすると、平滑コンデンサ２０ａの蓄積電荷と平滑インダクタの励磁エネルギーを放出する電流が、平滑コンデンサ２０ｂ、出力巻線１６ｂ、整流側ＦＥＴ２６、平滑インダクタ２０ａの経路に流れ、主トランス１６に励磁エネルギーが蓄積される。この電流は、出力巻線１６ｂと密に結合している入力巻線１６ａから、入力電源２４（又は、図示しない入力コンデンサ）、主スイッチング素子１２の内部に寄生する図示しないドレイン・ソース間ダイオード、という経路にも流れる。
【００３９】
その後、整流側ＦＥＴ２６のゲート入力容量の蓄積電荷が抵抗３２によって徐々に放電され、ゲート端子電圧V26gがゲート閾値電圧まで低下したところで整流側ＦＥＴ２６がオフし始める。すると、整流側ＦＥＴ２６のオンの間に主トランス１６に蓄積された励磁エネルギーの放出が始まり、出力巻線１６ｂと補助巻線１６ｃの両端に、ドットのない一端が高電位となる方向にフライバック電圧が発生し、転流側ＦＥＴ２８がオンに転じると共に整流側ＦＥＴ２６も完全にオフする。以下、整流側ＦＥＴ２６と転流側ＦＥＴ２８が相補的にオン・オフする自励式の異常発振が発生する。
【００４０】
異常発振の周期は、スイッチング周期Ｔよりも長くなるのが一般的である（例えば、スイッチング周期Ｔの5倍〜10倍程度）。また、主トランス１６と平滑インダクタ２０ａに流れる電流の大きさを制限する回路素子もない。従って、異常発振が発生すると、この電流により主トランス１６や平滑インダクタ２０ａが磁気飽和し、それによってさらに大きな電流が発生し、整流側及び転流側ＦＥＴ２６，２８に過大な電気ストレスが加わって破損するおそれがある。
【００４１】
スイッチング電源回路１０は、異常発振防止回路３６を設けることによって異常発振の不具合が回避されている。スイッチング電源装置１０の定常動作中、駆動パルスV14aが停止すると、信号伝達トランス２２の二次巻線２２ｂからタイミング信号が出力されないので、タイミングＦＥＴ４６がオフを継続し、第一及び第二補助ＦＥＴ３８，４０のゲート電圧V38gがリセットされることなく、直流電源４４からの充電によって上昇し続ける。そして、スイッチング周期Ｔの2〜5倍程度の時間（異常発振の周期よりも短い時間）が経過したところでゲート電圧V38gがゲート閾値電圧を超え、第一及び第二補助ＦＥＴ３８，４０がオンに転じてそのまま保持される。そして、整流側及び転流側ＦＥＴ２６，２８は、ゲート・ソース端子間が共に短絡されるので、オフに固定されることになる。従って、整流側及び転流側ＦＥＴ２６，２８は、主トランス１６や平滑インダクタ２０ａの動作によらず、確実にオフに固定されるので、上記のような自励式の異常発振が発生することがない。
【００４２】
なお、異常発振防止回路３６は、駆動パルスV14aがハイレベルに転じる時のタイミング信号を利用してゲート電圧V38gのリセットを行っているが、駆動パルスV14aがローレベルに転じる時のタイミング信号を利用する構成に変更しても、同様の作用効果を得ることができる。後者の構成を選択するときは、二次巻線２２ｂがタイミングＦＥＴ４６のゲート・ソース端子間に接続される極性を反対にすればよい。従って、各回路素子の部品配置や回路パターンのレイアウトを検討する際に、前者と後者のうちの都合のよい方を選択することができる。
【００４３】
スイッチング電源装置１０が上記の理想的な動作を行うためには、信号伝達トランス２２の特性が重要である。定常動作中は、主スイッチング素子１２のゲート端子電圧V12gを急峻に上昇させ、ターンオン時のクロス損失を小さく抑えなくてはならないので、信号伝達トランス２２は、インダクタンスを低くすることが好ましい。その一方で、定常動作中、スイッチング周期ＴごとにタイミングＦＥＴ４６をオンさせて異常発振防止回路３６の機能を停止させるため、タイミングＦＥＴ４６がオンするのに十分なタイミング信号を二次巻線２２ｂに発生させなくてはならないので、一定以上の結合が必要である。
【００４４】
この信号伝達トランス２２は、一次及び二次巻線２２ａ，２２ｂを同じ巻数とし、各インダクタンスを50〜100nH、結合度を約0.2〜0.3に設定することによって、上記２つの条件を両立させている。ただし、これらの数値は一例にすぎず、駆動パルスV14aのハイレベルの電圧値、主スイッチング素子１２のゲート入力容量及びゲート閾値電圧、タイミングＦＥＴ４６のゲート入力容量及びゲート閾値電圧、スイッチング周期Ｔなどが異なると、信号伝達トランス２２のインダクタンスと結合度の最適値も異なってくる。従って、信号伝達トランス２２は、インダクタンスと結合度の調整、変更が容易な構造であることが望ましい。
【００４５】
信号伝達トランス２２の構造は、図３に示すように、表面にスイッチング素子１２等の回路素子が実装される多層基板５０の中に形成されている。多層基板５０は、銅などで成る導体層５２と、樹脂やガラス繊維等の絶縁部材で成る絶縁層５４とを備え、８つの導体層５２の間に７つの絶縁層５４（図３の上側から順番に５４（１）〜５４（７））を交互に挟んで積層された一般的なプリント基板である。
【００４６】
図３の上側から数えて３番目と４番目の導体層５２には、コイルパターン５２（３），５２（４）が形成され、５番目と６番目の導体層５２に、コイルパターン５２（５），５２（６）が形成され、２番目と７番目の導体層５２には、閉鎖パターン５２（２），５２（７）が形成され、１番目と８番目の導体層５２に、回路素子の実装及び配線を行う配線パターン５２（１），５２（８）が形成されている。
【００４７】
コイルパターン５２（３），５２（４）は、渦巻き状に形成された平面コイルであり、図３（ｂ）に示すように、最内周の１ターンの端部同士が絶縁層５４（３）に設けたスルーホールを通じて一体に接続され、一次巻線２２ａとなる。また、コイルパターン５２（３），５２（４）も、渦巻き状に形成された平面コイルであり、図３（ｂ）に示すように、最内周の１ターンの端部同士が絶縁層５４（５）に設けたスルーホールを通じて一体に接続され、二次巻線２２ｂとなる。４つのコイルパターン５２（３）〜５２（６）は、最内周の１ターンの内側領域の形状が等しく、最外周の１ターンの外周縁の形状もほぼ等しく、互いに重なり合うように同心状に配置されている。
【００４８】
閉鎖パターン５２（２），５２（７）は、少なくともコイルパターン５２（３），５２（６）の最内周の１ターン及びその内側領域を閉鎖する導体パターンであり、ここでは、最外周の外周縁の内側領域を覆う大きさに形成されている。従って、一次巻線２２ａであるコイルパターン５２（３），５２（４）に電流が流れ最内周の１ターンの内側領域を通る磁束が発生すると、その磁束の一部が閉鎖パターン５２（２），５２（７）を厚み方向に通過し、渦電流損失となって吸収される。
【００４９】
配線パターン５２（１），５２（８）は、閉鎖パターン５２（２），５２（７）と重なる領域にも自由に形成することができる。また、閉鎖パターン５２（２）は、絶縁層５４（１）に設けた図示しないスルーホールを通して配線パターン５２（１）の安定電位の部分に接続されている。同様に、閉鎖パターン５２（７）も、絶縁層５４（７）に設けた図示しないスルーホールを通して配線パターン５２（８）の安定電位の部分に接続されている。安定電位とは交流的に安定な電位のことであり、例えば、図２における主スイッチング素子１２のソース端子の電位や、主トランス１６の入力巻線１６ａのドットのある一端の電位である。
【００５０】
信号伝達トランス２２のインダクタンスは、一次及び二次巻線２２ａ，２２ｂの巻数によって調整することができ、巻数を少なくすればインダクタンスが小さくなる。しかし、あまり少なくすると、２つの巻線間の結合度が確保できない。この信号伝達トランス２２は、巻数以外のパラメータを変更することによって、インダクタンスと結合度を容易に調整することができる。
【００５１】
閉鎖パターン５２（２），５２（７）は、コイルパターン５２（３），５２（４）に電流が流れたとき、その内側領域に発生する磁束の一部を吸収すると共に、コイルパターン５２（５），５２（６）に鎖交する磁束の量を減らす働きをする。すなわち、閉鎖パターン５２（２），５２（７）が存在すると、インダクタンスが低下すると共に、結合度も低下することになる。閉鎖パターン５２（２），５２（７）による磁束の吸収量は、閉鎖パターン５２（２），５２（７）の厚みを変更することによって調整できる。また、閉鎖パターン５２（２）とコイルパターン５２（３）との間の絶縁層５４（２）の厚みを変更することによって、絶縁層５４（２）の内部を面方向に通過する磁束の量、すなわち閉鎖パターン５２（２），５２（７）に吸収されない磁束の量を調整できる。閉鎖パターン５２（７）とコイルパターン５２（６）との間の絶縁層５４（６）の厚みについても同様である。このように、上記の各パラメータを変化させることによって、インダクタンスと結合度を広範囲に調整、変更することができる。
【００５２】
インダクタンスと結合度を調整する手段は他にもあり、例えば、絶縁層５４（３），５４（４），５４（５），５４（６）の厚みを変更したり、平面コイル内の１ターン毎の間隔を変更したり、各コイルパターンの最内周の内側領域の面積を増減したりすることによって、ある程度の調整が可能である。
【００５３】
以上説明したように、第一実施形態のスイッチング電源装置１０は、電源停止時に異常発振防止回路３６が動作することによって、異常発振による不具合を確実に回避することができ、安全である。さらに、定常動作時、信号伝達トランス２２は、一次巻線２２ａが主スイッチング素子制御回路１４のパルス出力端子１４ａと主スイッチング素子１２のゲート端子１２ｇとの接続点に直列に挿入され、ごく短いパルス幅のタイミング信号を二次巻線２２ｂに伝達する動作を行う。従って、信号伝達トランス２２のインダクタンスと結合度を最適化することにより、主スイッチング素子１２のゲート端子電圧V12gの立ち上がりを急峻にし、主スイッチング素子のクロス損失の最小限に抑えることができる。
【００５４】
また、信号伝達トランス２２は、多層基板５０の内部に形成され、磁性コアが不要なので安価に構成することができ、信号伝達トランス２２と重なる位置に他の回路素子を配置することにより、スイッチング電源装置の小型化にも寄与できる。さらに、コイルパターン５２（３）〜５２（６）の巻数などを変更する以外に、各コイルパターン間の絶縁層５４（３）〜５４（５）の厚み、及びコイルパターン５２（３），５２（６）と閉鎖パターン５２（２），５２（７）の間の絶縁層５４（２），５４（６）の厚み等のパラメータを調節することにより、インダクタンスと結合度を広範囲に変化させることができるので、最適化が容易である。しかも、多層基板５０は、金型や数値制御された各種装置を用いて高い寸法精度で製作されるので、最適化されたインダクタンス及び結合度をばらつきなく実現することができる。従って、スイッチング電源装置１０の信号伝達トランス２２等の用途に非常に適している。
【００５５】
閉鎖パターン５２（２），５２（７）は、コイルパターン５２（３）〜５２（６）の最内周の内側領域を通過する磁束が多層基板５０の外部に漏洩するのを防止すると共に、外来の磁束が信号伝達トランス２２に鎖交して干渉するのを防止する磁気シールドの働きをする。さらに、閉鎖パターンが安定電位に接地されているので静電シールドとしても働く。
【００５６】
次に、この発明の信号伝達トランスの第二実施形態について、図４に基づいて説明する。この実施形態の信号伝達トランス５８は、一次及び二次巻線５８ａ，５８ｂを備え、上記スイッチング電源装置１０の信号伝達トランス２２と同様に使用可能なトランスである。
【００５７】
多層基板６０は、銅などから成る導体層６２と、樹脂やガラス繊維等の絶縁部材で成る絶縁層６４とを備え、６つの導体層５２の間に５つの絶縁層６４（図４の上側から順番に６４（１）〜６４（５））を交互に挟んで積層された一般的なプリント基板である。
【００５８】
図４の上側から数えて３番目の導体層６２に一次巻線５８ａであるコイルパターン６２（３−１）及び二次巻線５８ｂであるコイルパターン６２（３−２）が形成され、４番目の導体層６２に、引出パターン６２（４−１），６２（４−２）が形成され、２番目と５番目の導体層６２に閉鎖パターン６２（２），６２（５）が形成され、さらに、１番目と６番目の導体層６２に回路素子の実装及び配線を行う配線パターン６２（１），６２（６）が形成されている。
【００５９】
コイルパターン６２（３−１），６２（３−２）は、図４（ｂ）に示すように、互いに平行に渦巻き状に形成された平面コイルであり、最内周の１ターンの端部が絶縁層６４（３）に設けたスルーホールを通じて引出パターン６２（４−１），６２（４−２）に接続され、外側に引き出されている。
【００６０】
閉鎖パターン６２（２），６２（５）は、少なくともコイルパターン６２（３−１），６２（３−２）の最内周の１ターン及びその内側領域を閉鎖する導体パターンであり、ここでは、最外周の外周縁の内側領域を覆う大きさに形成されている。従って、一次巻線５８ａであるコイルパターン６２（３−１）に電流が流れて最内周の１ターンの内側領域を通る磁束が発生すると、その磁束の一部が閉鎖パターン６２（２），６２（５）を厚み方向に通過し、渦電流損失となって吸収される。
【００６１】
このように、第二実施形態の信号伝達トランス５８は、一次及び二次巻線５８ａ，５８ｂを２つの導体層６２で構成したという点で、上記の信号伝達トランス２２と異なり、その他の構成は同様である。この信号伝達トランス５８は上記の信号伝達トランス２２と同様の作用効果を得ることができ、特に、信号伝達トランス２２が４つの導体層５２で一次及び二次巻線２２ａ，２２ｂを構成しているのに比べると、層数の少ない安価な多層基板を使用できるという利点がある。
【００６２】
この発明の第三実施形態の信号伝達トランス６６は、図５に示すように、さらに層数の少ない多層基板に構成されている。信号伝達トランス６６は、一次及び二次巻線６６ａ，６６ｂを備え、上記の信号伝達トランス２２，５８と同様に使用可能なトランスである。
【００６３】
多層基板６８は、銅などで成る導体層７０と、樹脂やガラス繊維等の絶縁部材で成る絶縁層７２とを備え、４つの導体層７０の間に３つの絶縁層７２（図５の上側から順番に７２（１）〜７２（３））を交互に挟んで積層された一般的なプリント基板である。
【００６４】
図５の上側から数えて１番目の導体層７０に回路素子の実装及び配線を行う配線パターン７０（１）が形成され、３番目の導体層７０に、一次巻線６６ａであるコイルパターン７０（３−１）と二次巻線６６ｂであるコイルパターン７０（３−２）が形成され、４番目の導体層７０に、引出パターン７０（４−１），７０（４−２）、閉鎖パターン７０（４−３）、及び図示しない配線パターンが形成されている。
【００６５】
コイルパターン７０（３−１），７０（３−２）は、図５（ｂ）に示すように、互いに平行に渦巻き状に形成された平面コイルであり、最内周の１ターンの端部が絶縁層７２（３）に設けたスルーホールを通じて引出パターン７０（４−１），７０（４−２）に接続され、外側に引き出されている。閉鎖パターン７０（４−３）は、少なくともコイルパターン７０（３−１），７０（３−２）の最内周の１ターン及びその内側領域を閉鎖する一又は二以上に分離した導体パターンであり、引出パターン７０（４−１），７０（４−２）を避けて設けられている。
【００６６】
第三実施形態の信号伝達トランス６６は、一次及び二次巻線６６ａ，６６ｂを２つの導体層７０で構成したという点で、上記の信号伝達トランス２２と異なる。さらに、一方の閉鎖パターン７０（４−３）、引出パターン７０（４−１），７０（４−２）、及び配線パターンを同じの導体層７０に設けたという点で、上記の信号伝達トランス６０と異なる。その他の構成は同様である。
【００６７】
この信号伝達トランス６６は、上記の信号伝達トランス２２，５８と同様の作用効果を得ることができ、特に、上記の信号伝達トランス２２が４つの導体層５２で一次及び二次巻線２２ａ，２２ｂを構成しているのに比べると、格段に層数の少ない安価な多層基板を使用できるという利点がある。
【００６８】
なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。図２のスイッチング電源装置１０は、トランス巻線駆動方式の同期整流回路を備えたシングルエンディッドフォワード型のスイッチング電源装置であるが、インバータ型式がシングルエンディッドフォワード型と異なるスイッチング電源装置にも適用することができる。シングルエンディッドフォワード型のスイッチング電源装置１０の場合、同期整流素子が２つ（整流側及び転流側ＦＥＴ２６，２８）なので、異常発振防止回路３６は、同期整流素子ごとに１つずつ（補助ＦＥＴ３８，４０）設けられている。例えば、インバータ型式がフライバック型の場合、同期整流素子が１つなので補助ＦＥＴは１つで足りる。また、インバータ型式がブリッジ型で主トランスの出力巻線電圧を全波整流する場合、同期整流素子が４つなので、補助ＦＥＴを４つ設ければよい。何れの場合も、スイッチング電源１０と同様に、電源停止時の異常動作の不具合を容易かつ確実に回避することができる。
【００６９】
また、図２のスイッチング電源装置１０の場合、信号伝達トランス２２の二次巻線２２ｂから出力されるタイミング信号が、異常発振防止回路３６をリセットする同期制御に使用されているが、その他の様々な同期制御に使用することができる。例えば、背景技術の特許文献３に記載された絶縁型ＤＣ−ＤＣコンバータのように、トランス巻線駆動方式で駆動される転流側ＦＥＴのターンオフのタイミングを制御し、転流側ＦＥＴと主スイッチング素子とが同時にオンするのを防止する同期制御に、このタイミング信号を使用することができる。また、主トランスの一次巻線と並列にアクティブクランプ用コンデンサを断続する直列スイッチング素子を備えたスイッチング電源装置において、直列スイッチング素子のターンオフ又はターンオフのタイミングを制御し、直列スイッチング素子と主スイッチング素子が同時にオンするのを防止する同期制御に、このタイミング信号を使用することも可能である。ここで例示した何れの同期制御においても、信号伝達トランスのインダクタンスと結合度を最適化する必要があり、この発明の信号伝達トランスを使用すれば最適化が容易であり、量産時のばらつきも非常に小さく抑えることができる。
【００７０】
また、図６（ａ），（ｂ）に示すように、一次巻線２２ａと並列にダイオード７４を接続することによって、タイミング信号の選択が可能になる。例えば、図６（ａ）のように、ダイオード７４のカソードを主スイッチング素子１２側にして並列接続した場合、駆動パルスV14aがローレベルに転じた時のタイミング信号のみ二次巻線２２ｂから出力される。反対に、図６（ｂ）のように、ダイオード７４のアノードを主スイッチング素子１２側にして並列接続した場合は、駆動パルスV14aがハイレベルに転じた時のタイミング信号のみ出力される。また、ダイオード７４を接続しない場合は、駆動パルスV14aがローレベルに転じた時とハイレベルに転じた時の両方のタイミング信号が出力される。何れのタイミング信号を使用するかは自由であり、タイミング信号を受ける制御回路の目的や回路構成によって選択すればよい。例えば、図２のスイッチング電源装置１０の場合を考えると、異常発振防止回路３６をリセットする動作に必要なのは、駆動パルスV14aがハイレベルに転じた時のタイミング信号であり、ローレベルに転じた時のタイミング信号は使用していない。そればかりか、タイミングＦＥＴ４６のゲート・ソース端子間に逆電圧ストレスを加えるおそれのある不要な信号と言える。従って、図６（ｂ）のように、ダイオード７４のアノードを主スイッチング素子１２の側に接続することによって、不要なタイミング信号の発生を防止することができる。
【００７１】
また、この発明の信号伝達トランスも上記実施形態に限定されるものではない。上記の信号伝達トランス２２，５８，６６の閉鎖パターンは、何れもコイルパターンの最外周の１ターン及びその内側の領域を覆うように設けられているが、少なくとも、最内周の１ターン及びその内側領域を覆うものであればよい。閉鎖パターンが小さいと、その外側にあるコイル部分からの磁束が漏れ出すのでシールド効果がやや低下するものの、インダクタンスと結合度の変更、調整には支障がない。また、閉鎖パターンの領域内を引出パターンや他の配線パターンが横切って閉鎖パターンが二以上の小パターンに分離している場合、閉鎖パターンを静電シールドとして使用するに際し、全ての小パターンを同一の安定電位に接続してもよいし、小パターンごとに異なる安定電位に接続しても構わない。
【００７２】
また、コイルパターンは渦巻き状の平面コイルであればよく、巻き形状は、円形、四角形、楕円形など自由であり、巻数、パターン幅、パターン間隔等も特に限定されない。また、複数の二次巻線を設け、多出力型の信号伝達トランスを構成することも可能である。
【符号の説明】
【００７３】
１０ スイッチング電源装置
１２ 主スイッチング素子
１４ 主スイッチング素子制御回路
１４ａ パルス出力端子
１６ 主トランス
１６ａ 入力巻線
１６ｂ 出力巻線
１６ｃ 補助巻線
１８ 同期整流回路
２０ 平滑回路
２２，５８，６６ 信号伝達トランス
２２ａ，５８ａ，６６ａ 一次巻線
２２ｂ，５８ｂ，６６ｂ 二次巻線
２６ 整流側ＦＥＴ
２８ 転流側ＦＥＴ
３６ 異常発振防止回路
３８ 第一補助ＦＥＴ
４０ 第二補助ＦＥＴ
４２ プルアップ抵抗
４４ 直流電源
４６ タイミングＦＥＴ
５０ 多層基板
５２ 導体層
５２（１），５２（８） 配線パターン
５２（２），５２（７） 閉鎖パターン
５２（３），５２（４），５２（５），５２（６）， コイルパターン
５４，５４（１）〜５４（７） 絶縁層
６０ 多層基板
６２ 導体層
６２（１），６２（６） 配線パターン
６２（２），６２（５） 閉鎖パターン
６２（３−１），６２（３−２） コイルパターン
６２（４−１），６２（４−２） 引出パターン
６４，６４（１）〜６４（５） 絶縁層
６８ 多層基板
７０ 導体層
７０（１） 配線パターン
７０（２），７０（４−３） 閉鎖パターン
７０（３−１），７０（３−２） コイルパターン
７０（４−１），７０（４−２） 引出パターン
７２，７２（１）〜７２（３） 絶縁層
【特許請求の範囲】
【請求項１】
回路素子を実装してスイッチング電源回路が構成される多層基板内の導体層に形成された同心状の複数のコイルパターンと、
前記複数のコイルパターンを挟む外側の導体層により形成され、少なくとも前記コイルパターンの最内周の１ターン及びその内側領域を閉鎖するよう形成された一対の閉鎖パターンとを備え、
前記コイルパターンに電流が流れたとき、前記最内周の１ターンの内側領域に発生する磁束の一部が、前記閉鎖パターンに吸収されること特徴とするスイッチング電源装置用の信号伝達トランス。
【請求項２】
前記閉鎖パターンは、複数の小パターンが集合して成る請求項１記載のスイッチング電源装置用の信号伝達トランス。
【請求項３】
前記閉鎖パターンが安定電位に接続されている請求項１又は２記載のスイッチング電源装置用の信号伝達トランス。
【請求項４】
前記閉鎖パターンは、回路素子が実装される最外層を除く内側の層に形成されている請求項１又は２記載のスイッチング電源用の信号伝達トランス。
【請求項５】
請求項１乃至４のいずれか記載の信号伝達トランスと、
入力電源に直列接続され、入力電圧を所定のスイッチング周期で断続する主スイッチング素子と、
パルス出力端子が前記主スイッチング素子の駆動端子に接続され、前記パルス出力端子から出力する矩形波状の駆動パルスによって前記主スイッチング素子のオン・オフを制御する主スイッチング素子制御回路とを備え、
前記信号伝達トランスの前記一次巻線が、前記主スイッチング素子制御回路の前記パルス出力端子と前記主スイッチング素子の前記駆動端子との接続点に直列に挿入され、
前記信号伝達トランスは、前記一次巻線側に前記駆動パルスが入力されることによって前記二次巻線にタイミング信号パルスを発生し、前記主スイッチング素子制御回路とグランド電位の異なる制御回路に伝達し、
前記制御回路は、前記タイミング信号パルスを利用した同期制御を行うことを特徴とするスイッチング電源装置。
【請求項６】
請求項１乃至４のいずれか記載の信号伝達トランスと、
入力電源に直列接続され、入力電圧を所定のスイッチング周期で断続する主スイッチング素子と、
パルス出力端子が前記主スイッチング素子の駆動端子に接続され、前記パルス出力端子から出力する矩形波状の駆動パルスによって前記主スイッチング素子のオン・オフを制御する主スイッチング素子制御回路と、
前記主スイッチング素子と直列に接続され前記主スイッチング素子の断続によって発生する断続電圧が両端に印加される入力巻線と、前記断続電圧を変圧した交流電圧が発生する出力巻線とを有する主トランスと、
前記出力巻線に接続され、前記出力巻線に発生する電圧を整流する一又は二以上の同期整流ＦＥＴを有し、各ゲート端子が前記トランスの前記出力巻線又はその他の巻線を用いたトランス巻線駆動方式により駆動される同期整流回路と、
前記同期整流回路の出力に接続され、整流された電圧を平滑して直流の出力電圧を出力する平滑回路と、
前記同期整流ＦＥＴごとに設けられ、当該ゲート・ソース端子間を短絡・開放可能な補助ＦＥＴと、
対応する前記補助ＦＥＴのゲート閾値電圧よりも高い電源電圧を出力する直流電源と、
前記直流電源と対応する前記補助ＦＥＴのゲート端子との間に接続され、当該補助ＦＥＴのゲート・ソース端子間を当該電源電圧にプルアップするプルアップ抵抗と、
前記プルアップ抵抗ごとに設けられ、当該プルアップ抵抗が接続されている前記補助ＦＥＴのゲート・ソース端子間を短絡・開放可能なタイミングトランジスタ素子とを備え、
前記信号伝達トランスは一又は二以上の二次巻線を有し、前記一次巻線が、前記主スイッチング素子制御回路の前記パルス出力端子と前記主スイッチング素子の前記駆動端子との接続点に直列に挿入され、前記タイミングトランジスタ素子の駆動端子に、対応する前記二次巻線が接続され、
前記タイミングトランジスタ素子は、前記信号伝達トランスの前記一次巻線側に前記駆動パルスが入力されることにより前記二次巻線に発生するタイミング信号パルスを受けてオン・オフし、
前記タイミングトランジスタ素子のオフの期間、前記補助ＦＥＴのゲート・ソース間の入力容量が前記プルアップ抵抗を介して流れ込む前記直流電源からの電流によって充電され、
前記プルアップ抵抗は、前記タイミングトランジスタ素子のオフが前記スイッチング周期よりも長い所定の時間を超えて継続したとき、前記補助ＦＥＴのゲート・ソース端子間の電圧が前記ゲート閾値電圧を超えるように、前記充電電流を制限することを特徴とするスイッチング電源装置。
【請求項１】
回路素子を実装してスイッチング電源回路が構成される多層基板内の導体層に形成された同心状の複数のコイルパターンと、
前記複数のコイルパターンを挟む外側の導体層により形成され、少なくとも前記コイルパターンの最内周の１ターン及びその内側領域を閉鎖するよう形成された一対の閉鎖パターンとを備え、
前記コイルパターンに電流が流れたとき、前記最内周の１ターンの内側領域に発生する磁束の一部が、前記閉鎖パターンに吸収されること特徴とするスイッチング電源装置用の信号伝達トランス。
【請求項２】
前記閉鎖パターンは、複数の小パターンが集合して成る請求項１記載のスイッチング電源装置用の信号伝達トランス。
【請求項３】
前記閉鎖パターンが安定電位に接続されている請求項１又は２記載のスイッチング電源装置用の信号伝達トランス。
【請求項４】
前記閉鎖パターンは、回路素子が実装される最外層を除く内側の層に形成されている請求項１又は２記載のスイッチング電源用の信号伝達トランス。
【請求項５】
請求項１乃至４のいずれか記載の信号伝達トランスと、
入力電源に直列接続され、入力電圧を所定のスイッチング周期で断続する主スイッチング素子と、
パルス出力端子が前記主スイッチング素子の駆動端子に接続され、前記パルス出力端子から出力する矩形波状の駆動パルスによって前記主スイッチング素子のオン・オフを制御する主スイッチング素子制御回路とを備え、
前記信号伝達トランスの前記一次巻線が、前記主スイッチング素子制御回路の前記パルス出力端子と前記主スイッチング素子の前記駆動端子との接続点に直列に挿入され、
前記信号伝達トランスは、前記一次巻線側に前記駆動パルスが入力されることによって前記二次巻線にタイミング信号パルスを発生し、前記主スイッチング素子制御回路とグランド電位の異なる制御回路に伝達し、
前記制御回路は、前記タイミング信号パルスを利用した同期制御を行うことを特徴とするスイッチング電源装置。
【請求項６】
請求項１乃至４のいずれか記載の信号伝達トランスと、
入力電源に直列接続され、入力電圧を所定のスイッチング周期で断続する主スイッチング素子と、
パルス出力端子が前記主スイッチング素子の駆動端子に接続され、前記パルス出力端子から出力する矩形波状の駆動パルスによって前記主スイッチング素子のオン・オフを制御する主スイッチング素子制御回路と、
前記主スイッチング素子と直列に接続され前記主スイッチング素子の断続によって発生する断続電圧が両端に印加される入力巻線と、前記断続電圧を変圧した交流電圧が発生する出力巻線とを有する主トランスと、
前記出力巻線に接続され、前記出力巻線に発生する電圧を整流する一又は二以上の同期整流ＦＥＴを有し、各ゲート端子が前記トランスの前記出力巻線又はその他の巻線を用いたトランス巻線駆動方式により駆動される同期整流回路と、
前記同期整流回路の出力に接続され、整流された電圧を平滑して直流の出力電圧を出力する平滑回路と、
前記同期整流ＦＥＴごとに設けられ、当該ゲート・ソース端子間を短絡・開放可能な補助ＦＥＴと、
対応する前記補助ＦＥＴのゲート閾値電圧よりも高い電源電圧を出力する直流電源と、
前記直流電源と対応する前記補助ＦＥＴのゲート端子との間に接続され、当該補助ＦＥＴのゲート・ソース端子間を当該電源電圧にプルアップするプルアップ抵抗と、
前記プルアップ抵抗ごとに設けられ、当該プルアップ抵抗が接続されている前記補助ＦＥＴのゲート・ソース端子間を短絡・開放可能なタイミングトランジスタ素子とを備え、
前記信号伝達トランスは一又は二以上の二次巻線を有し、前記一次巻線が、前記主スイッチング素子制御回路の前記パルス出力端子と前記主スイッチング素子の前記駆動端子との接続点に直列に挿入され、前記タイミングトランジスタ素子の駆動端子に、対応する前記二次巻線が接続され、
前記タイミングトランジスタ素子は、前記信号伝達トランスの前記一次巻線側に前記駆動パルスが入力されることにより前記二次巻線に発生するタイミング信号パルスを受けてオン・オフし、
前記タイミングトランジスタ素子のオフの期間、前記補助ＦＥＴのゲート・ソース間の入力容量が前記プルアップ抵抗を介して流れ込む前記直流電源からの電流によって充電され、
前記プルアップ抵抗は、前記タイミングトランジスタ素子のオフが前記スイッチング周期よりも長い所定の時間を超えて継続したとき、前記補助ＦＥＴのゲート・ソース端子間の電圧が前記ゲート閾値電圧を超えるように、前記充電電流を制限することを特徴とするスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−８１２８３（Ｐ２０１３−８１２８３Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１１−２１９２１３（Ｐ２０１１−２１９２１３）
【出願日】平成２３年１０月３日（２０１１．１０．３）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２３年１０月３日（２０１１．１０．３）
【出願人】（０００１０３２０８）コーセル株式会社 (80)
【Ｆターム（参考）】
[ Back to top ]