スイッチング駆動回路とスイッチング回路
【課題】 高調波ノイズを低減するとともにスイッチング損失の増大も抑制する技術を提供すること。
【解決手段】 スイッチング駆動回路11は、トランジスタTr10のゲート電圧Vgを切り換えることによってトランジスタTr10のドレイン電極とソース電極間を導通状態と非導通状態の間で時間的に切り換える。スイッチング駆動回路11は、トランジスタTr10のドレイン電極Dとゲート電極Gの間に接続される可変容量素子14を備えている。その可変容量素子14の容量は、トランジスタTr10のドレイン電極Dとゲート電極Gの間の電位差が増加すると低下することを特徴としている。
【解決手段】 スイッチング駆動回路11は、トランジスタTr10のゲート電圧Vgを切り換えることによってトランジスタTr10のドレイン電極とソース電極間を導通状態と非導通状態の間で時間的に切り換える。スイッチング駆動回路11は、トランジスタTr10のドレイン電極Dとゲート電極Gの間に接続される可変容量素子14を備えている。その可変容量素子14の容量は、トランジスタTr10のドレイン電極Dとゲート電極Gの間の電位差が増加すると低下することを特徴としている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、トランジスタのゲート電圧を切り換えることによってトランジスタの主電極間を導通状態と非導通状態の間で時間的に切り換えるスイッチング駆動回路に関する。本発明はまた、そのスイッチング駆動回路を有するスイッチング回路にも関する。
【背景技術】
【0002】
図7に、従来のDC−DCコンバータ回路100の回路図の概略を示す。DC−DCコンバータ回路100は、直流電源V100と、インダクタンス素子L100と、ダイオードD100と、コンデンサC100と、負荷素子R100と、トランジスタTr100と、スイッチング駆動回路101を備えている。
【0003】
インダクタンス素子L100とトランジスタTr100は、直流電源V100に直列に接続されている。負荷素子R100は、トランジスタTr100に並列に接続されている。ダイオードD100は電流の逆流防止用に設けられており、コンデンサC100は電荷チャージ用に設けられている。スイッチング駆動回路101は、トランジスタTr100のゲート電圧Vgを切換えることによって、トランジスタTr100のドレイン電極Dとソース電極Sの間を導通状態と非導通状態の間で時間的に切換える。スイッチング駆動回路101は、制御回路102とゲート抵抗103を備えている。スイッチング駆動回路101は、制御回路102が生成する制御電圧Vinからゲート電圧Vgを生成し、トランジスタTr100のゲート電極Gに印加する。
【0004】
図8に示すように、DC−DCコンバータ回路100では、トランジスタTr100がオンしているときに、インダクタンス素子L100には電流の変化を妨げる向きに電圧が発生する。次に、トランジスタTr100がオフすると、トランジスタTr100のインピーダンスが高くなり、インダクタンス素子L100に流れる電流が減ろうとする。この時、インダクタンス素子L100には、図9に示す向きの電圧が発生する。これにより、負荷素子R100に印加される負荷電圧は、直流電源V100の電圧とインダクタンス素子L100に発生する電圧の合計となり、昇圧する。DC−DCコンバータ回路100は、直流電源V100の電圧を昇圧して負荷電圧を生成し、負荷素子R100に印加する。
【0005】
このようなDC−DCコンバータ回路100では、トランジスタTr100のスイッチングにより高調波ノイズが発生する。この高調波ノイズを抑制するためには、ドレイン電圧Vdのスイッチング時の変化時間を長くする必要がある。
【0006】
従来のDC−DCコンバータ回路100では、ゲート抵抗103の抵抗値Rgを高く設定することによってゲート電圧Vgの変化時間を長くし、これにより、ドレイン電圧Vdのスイッチング時の変化時間を長くしている。図10に、ドレイン電圧Vdの変化の様子を示す。「T」はドレイン電圧Vdの一周期の時間を示す。「τ」は、パルス幅を示しており、トランジスタTr100がオフしている時間を示す。図10に示すように、ゲート抵抗103の抵抗値Rgの高く設定すると、ゲート電圧Vgの立ち上がり及び立ち下がりが緩慢に変化し、ゲート電圧Vgの変化時間Δtが長くなる。
【0007】
図11は、図10のスイッチング波形の高調波ノイズの周波数と振幅(ノイズレベル)の関係を示す。図11の高調波ノイズは、スイッチング波形から自動的に決まる。この高調波ノイズは、3つの領域に分けられる。第1の領域Iは、低次の高調波からなる領域であり、周波数によらず高調波の振幅は一定である。第2の領域は、比較的低次の高調波からなる領域であり、周波数が増加すると−20dB/decの傾きで減衰する。第3の領域は、高次の高調波からなる領域であり、周波数が増加すると−40dB/decの傾きで減衰する。3つの領域を分ける周波数f1,f2は、ドレイン電圧Vdのパルス幅τ、ドレイン電圧Vdの立ち上がり又は立ち下がりの変化時間Δtによって決定され、次式で表すことができる。
【0008】
【数1】
【0009】
【数2】
【0010】
数2に示すように、高次の高調波ノイズを低減するためには、ドレイン電圧Vdの変化時間Δtを長くすることが有効である。ドレイン電圧Vdの変化時間Δtを長くすると、図11に示す第2の領域IIと第3の領域IIIの境界(f2)が左にシフトし、第3の領域IIIの高調波ノイズが低減される。
【0011】
【特許文献1】特開2004−187463号公報
【特許文献2】特開2004−242484号公報
【特許文献3】特開2007−228447号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
従来技術では、ドレイン電圧Vdの変化時間Δtを長くするために、ゲート抵抗の抵抗値を増加させていた。しかし、ゲート抵抗の抵抗値を増加させると、ドレイン電圧Vdとドレイン電流Idの双方が緩慢に変化し、スイッチング損失が増大してしまう。
本発明は、高調波ノイズを低減するとともにスイッチング損失の増大も抑制する技術を提供することを目的としている。
【課題を解決するための手段】
【0013】
本発明者らは、ドレイン電圧Vdの変化時間Δtを長くするために、ゲート抵抗の抵抗値を大きくするのではなく、ゲート・ドレイン間容量を大きくすることに着目した。ゲート・ドレイン間容量を大きくすると、ドレイン電圧Vdの変化時間だけを長くし、ドレイン電流Idの変化時間は変化しない。即ち、本明細書で開示される技術は、ゲート・ドレイン間容量を大きくすることによって、ドレイン電圧Vdの変化時間のみを長くし、電圧変化に起因する高調波ノイズを低減する。一方、本明細書で開示される技術では、ゲート抵抗の抵抗値を小さくすることができるので、ドレイン電流Idの変化時間は短くなる。このため、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失を低減することができる。さらに、本明細書で開示される技術では、ゲート・ドレイン間容量がドレイン電圧Vdの増大に伴って低下する可変容量で構成されることを特徴としている。これにより、ドレイン電圧Vdの変化は、最初はゆっくりと変化して後半で急峻に変化する(凹状の変化)。このようにドレイン電圧Vdを変化させると、ドレイン電圧Vdの変化時間を長く維持しながら、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失を低減することができる。本明細書で開示される技術を整理すると、(1)ゲート抵抗の抵抗値を小さくすることができるので、ドレイン電流Idが急峻に変化し、スイッチング損失を低下させることができる、(2)ゲート・ドレイン間容量を可変容量にすることでドレイン電圧Vdの変化時間をゲート抵抗が大きい場合と同等の値に維持しながらもスイッチング損失を低下させることができる。この結果、本明細書で開示される技術は、高調波ノイズを低減するとともにスイッチング損失の増大を抑制することができる。
【0014】
即ち、上記技術を具現化したスイッチング駆動回路は、トランジスタの高圧側電極とゲート電極の間に接続される可変容量素子を備えている。その可変容量素子の容量は、トランジスタの高圧側電極とゲート電極の間の電位差が増加すると低下することを特徴としている。スイッチング駆動回路で駆動されるトランジスタには、絶縁ゲート型トランジスタが用いられる。絶縁ゲート型トランジスタには、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)が含まれる。トランジスタがMOSFETの場合、高圧側電極がドレイン電極である。トランジスタがIGBTの場合、高圧側電極がコレクタ電極である。
【0015】
可変容量素子は、トランジスタの高圧側電極とゲート電極の間に接続されるダイオードを有しているのが好ましい。そのダイオードは、アノードがトランジスタのゲート電極に電気的に接続し、カソードがトランジスタの高圧側電極に電気的に接続することを特徴としている。
ダイオードは、アノードとカソードの間の電位差が増大すると、pn接合の空乏層幅が増大し、接合容量が低下する特性を有している。ダイオードは、本明細書で開示される可変容量素子に適した素子である。
【0016】
可変容量素子に用いられるダイオードは、PINダイオードであることが好ましい。PINダイオードの接合容量の電圧依存性は、I層の効果でPNダイオードよりも大きい。PINダイオードの接合容量は、アノードとカソードの間の電位差が増大すると、急激に低下する。このため、可変容量素子にPINダイオードを用いると、スイッチング損失を大幅に低減することができる。
【0017】
本明細書で開示されるスイッチング駆動回路は、トランジスタの高圧側電極とゲート電極の間に接続されるとともに、前記ダイオードに直列に接続されている第2のダイオードをさらに有しているのが好ましい。その第2のダイオードは、アノードがトランジスタの高圧側電極に電気的に接続し、カソードがトランジスタのゲート電極に電気的に接続することを特徴としている。
第2のダイオードが設けられていると、トランジスタのゲート電極から高圧側電極に電流が流れるのを防止し、トランジスタのオン・オフ制御を安定化する。
【発明の効果】
【0018】
本明細書で開示されるスイッチング駆動回路は、高調波ノイズを低減するとともにスイッチング損失の増大も抑制する。
【発明を実施するための最良の形態】
【0019】
(第1実施形態)
図1に、DC−DCコンバータ回路10の回路図の概略を示す。DC−DCコンバータ回路10は、直流電源V10と、インダクタンス素子L10と、ダイオードD10と、コンデンサC10と、負荷素子R10と、トランジスタTr10と、スイッチング駆動回路11を備えている。
【0020】
インダクタンス素子L10とトランジスタTr10は、直流電源V10に直列に接続されている。負荷素子R10は、トランジスタTr10に並列に接続されている。ダイオードD10は電流の逆流防止用に設けられており、コンデンサC10は電荷チャージ用に設けられている。スイッチング駆動回路11は、トランジスタTr10のドレイン電極Dとソース電極Sの間を導通状態と非導通状態の間で時間的に切り換えるためのものであり、制御回路12とゲート抵抗13と可変容量素子14を備えている。制御回路12は、制御電圧Vinを生成する。スイッチング駆動回路11は、制御電圧Vinからゲート電圧Vgを生成し、トランジスタTr10のゲート電極Gに印加する。
【0021】
DC−DCコンバータ回路10では、トランジスタTr10がオンしているときに、インダクタンス素子L10には電流の変化を妨げる向きに電圧が発生する(直流電源V10側からトランジスタTr10側に向けて電圧が降下する)。次に、トランジスタTr10がオフすると、トランジスタTr10のインピーダンスが高くなり、インダクタンス素子L10に流れる電流が減ろうとする。この時、インダクタンス素子L10には、上記と逆向きの電圧が発生する(直流電源V10側からトランジスタTr10側に向けて電圧が上昇する)。これにより、負荷素子R10に印加される負荷電圧は、直流電源V10の電圧とインダクタンス素子L10に発生する電圧の合計となり、昇圧する。DC−DCコンバータ回路10は、直流電源V10の電圧を昇圧して負荷電圧を生成し、負荷素子R10に印加する。
【0022】
スイッチング駆動回路11は、可変容量素子14を備えていることを特徴としている。可変容量素子14は、トランジスタTr10のドレイン電極Dとゲート電極Gの間に接続されている。図2に、可変容量素子14の容量と電圧の関係を示す。図2に示すように、可変容量素子14は、両端の電位差が増加するとその容量Cgdが低下することを特徴としている。この例では、可変容量素子14の容量は、ゲート・ドレイン間電圧が増加すると低下する。可変容量素子14の初期容量(ゲート・ドレイン間電圧が0のときの容量)は、トランジスタTr10のゲート・ドレイン間の内蔵容量(ゲート絶縁膜に起因する容量とドレイン側に広がる空乏層容量との直列容量)よりも極めて大きい。
【0023】
図3に、トランジスタTr10がオンからオフに切換わるとき(ターンオフ)のドレイン電流Idとドレイン電圧Vdの変化の様子を示す。なお、図1に示すDC−DCコンバータ回路の場合、スイッチング損失は、主にトランジスタTr10がターンオフするときに発生する。したがって、スイッチング損失に係る本実施形態の特徴に関しては、トランジスタTr10がターンオフするときのドレイン電流Idとドレイン電圧Vdの変化の様子を用いて説明する。また、図3に示す破線は、従来構造の場合のドレイン電流Idとドレイン電圧Vdであり、比較のために併せて表示する。なお、従来のスイッチング駆動回路は、高周波ノイズを低減するために、ゲート抵抗の抵抗値を大きく調整した例である。
【0024】
まず、本実施形態のスイッチング駆動回路11では、ゲート・ドレイン間容量の初期容量が大きく設定されているので、ドレイン電圧Vdの変化時間Δtが従来構造と略同等である。このため、本実施形態と従来構造では、高調波ノイズが略同等である。
換言すると、本実施形態のスイッチング駆動回路11は、ゲート電圧Vgの変化時間を長くするために、従来構造のようにゲート抵抗13の抵抗値Rgを大きくするのではなく、ゲート・ドレイン間容量Cgdを大きくしている。本実施形態のスイッチング駆動回路11は、ゲート・ドレイン間容量Cgdを大きくすることによって、ゲート電圧Vgの変化時間を長くするとともにドレイン電圧Vdの変化時間Δtも長くし、この結果、高調波ノイズを低減している。
【0025】
このため、スイッチング駆動回路11では、従来構造よりもゲート抵抗13の抵抗値Rgが小さく設定されている。これにより、スイッチング駆動回路11で駆動されるトランジスタTr10では、ドレイン電流Idの変化が従来構造よりも急峻になり、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失が低減される。
【0026】
さらに、スイッチング駆動回路11では、ゲート・ドレイン間容量Cgdがドレイン電圧Vdの上昇に伴って低下する可変容量である。これにより、スイッチング駆動回路11で駆動されるトランジスタTr10では、ドレイン電圧Vdが下に凹む。この結果、スイッチング駆動回路11は、ドレイン電圧Vdの変化時間を長く維持しながらも、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失を低減することができる。
【0027】
(第2実施形態)
図4に、DC−DCコンバータ回路20の回路図の概略を示す。DC−DCコンバータ回路20は、スイッチング駆動回路21の可変容量素子がダイオード24で構成されていることを特徴としている。ダイオード24は、アノードがトランジスタTr10のゲート電極Gに電気的に接続されており、カソードがトランジスタTr10のドレイン電極Dに後述する阻止用ダイオード25を介して電気的に接続されている。
【0028】
ダイオード24は、ドレイン電極Dの電位が増大すると、空乏層の幅が増大し、接合容量が低下する特性を有している。このため、ダイオード24は、本明細書で開示される可変容量素子に適した素子である。また、ダイオード24は、簡単な形態で構成されているので、トランジスタTr10が形成されている半導体基板内に内蔵することができる。この他、複合ICやデスクリートパワーMOSに内蔵することもできる。
【0029】
スイッチング駆動回路21はさらに、トランジスタTr10のゲート電極Gとドレイン電極Dの間に接続されている阻止用ダイオード25を備えていることを特徴としている。阻止用ダイオード25は、ダイオード24に直列に接続されており、アノードがトランジスタTr10のドレイン電極Dに電気的に接続されており、カソードがトランジスタTr10のゲート電極Gにダイオード24を介して電気的に接続されている。阻止用ダイオード25の接合容量は、ダイオード24の接合容量よりも大きい。
【0030】
阻止用ダイオード25は、トランジスタTr10のゲート電極Gからドレイン電極Dに電流が流れるのを阻止する。例えば、阻止用ダイオード25が設けられていない場合を仮定する。この場合、制御電圧Vinがハイのときに、トランジスタTr10のゲート電極Gとドレイン電極Dの間が導通することによってゲート電圧Vgが分圧されてしまうので、トランジスタTr10がオン・オフを繰返してしまう。トランジスタTr10の動作が不安定になってしまう。
【0031】
一方、阻止用ダイオード25が設けられていると、トランジスタTr10のゲート電極Gからドレイン電極Dに電流が流れるのを防止することができるので、トランジスタTr10のオン・オフ制御を安定化することができる。
【0032】
図5に、可変容量素子にダイオードを用いた場合の効果を検討した結果を示す。図5(A)は従来例であり、可変容量素子が設けられていないとともにゲート抵抗Rgが1kΩという大きな値に設定されている。トランジスタのゲート・ドレイン間の内蔵容量は0.14nFである。図5(B)は比較例であり、固定容量のコンデンサがドレイン電極とゲート電極の間に設けられている例である。コンデンサの容量は3nFに設定されており、ゲート抵抗Rgは10Ωに設定されている。図5(C)は本実施形態であり、ダイオード24にpnダイオードが用いられている例である。ダイオード24の接合容量の初期容量は13nFであり、ゲート抵抗Rgは10Ωである。なお、阻止用ダイオード25の接合容量は50nFである。図5(D)も本実施形態であり、ダイオード24にPINダイオードが用いられている例である。ダイオード24の接合容量の初期容量は13nFであり、ゲート抵抗Rgは10Ωである。なお、阻止用ダイオード25の接合容量は50nFである。図6に、PNダイオードとPINダイオードの接合容量の電圧依存性を示す。図6に示すように、PINダイオードの接合容量は、PNダイオードの接合容量よりも電圧依存性が大きい。
【0033】
図5(B)の比較例では、図5(A)の従来例よりもゲート抵抗Rgが小さく設定されているので、ドレイン電流Idの変化が急峻になっている。また、図5(B)の比較例では、ゲート・ドレイン間容量が大きいので、ドレイン電圧Vdの変化時間Δtが図5(A)の従来例と同等に維持されている。このため、図5(B)の高調波ノイズのレベルは、図5(A)の高調波ノイズのレベルと同等である。しかしながら、図5(B)の容量は固定なので、ドレイン電圧Vdの変化が直線的に変化している。図5(B)の比較例では、ドレイン電流Idの変化が急峻になることによるスイッチング損失の低下分よりも、ドレイン電圧Vdの変化が直線的になることによるスイッチング損失の増加分が大きく、全体ではスイッチング損失が増加してしまう。図5(A)の従来例のスイッチング損失を「1」とすると、図5(B)の比較例のスイッチング損失は「1.06」に増加することが確認されている。
【0034】
図5(C)の比較例では、図5(A)の従来例よりもゲート抵抗Rgが小さく設定されているので、ドレイン電流Idの変化が急峻になっている。さらに、ゲート・ドレイン間容量が可変なので、ドレイン電圧Vdの変化が下に凹んでいる。図5(C)のドレイン電圧Vdの変化は、図5(A)の従来例よりも下に凹んでいる。図5(C)の実施形態では、ドレイン電流Idの変化が急峻になることによるスイッチング損失の低下分と、ドレイン電圧Vdの変化が下に凹むことによるスイッチング損失の低下分によって、スイッチング損失が低下する。図5(A)の従来例のスイッチング損失を「1」とすると、図5(C)の比較例のスイッチング損失は「0.90」に低下することが確認されている。
【0035】
図5(D)の実施形態では、ダイオード24にPINダイオードが用いられているので、ドレイン電圧Vdの変化は図5(C)の実施形態よりもさらに下に凹む。このため、図5(D)の実施形態では、スイッチング損失の低下分が図5(C)の実施形態よりも大きい。この結果、図5(A)の従来例のスイッチング損失を「1」とすると、図5(D)の比較例のスイッチング損失は「0.83」に低下することが確認されている。
【0036】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【0037】
【図1】第1実施形態のDC−DCコンバータ回路の回路図を示す。
【図2】可変容量素子の容量の電圧依存性を示す。
【図3】第1実施形態のトランジスタがオンからオフに切換わるときのドレイン電流及びドレイン電圧の変化の様子を示す。
【図4】第2実施形態のDC−DCコンバータ回路の回路図を示す。
【図5】(A)従来例の構成、及びドレイン電流及びドレイン電圧の変化の様子を示す。(B)比較例の構成、及びドレイン電流及びドレイン電圧の変化の様子を示す。(C)ダイオードがPNダイオードの場合の実施形態の構成、及びドレイン電流及びドレイン電圧の変化の様子を示す。(D)ダイオードがPINダイオードの場合の実施形態の構成、及びドレイン電流及びドレイン電圧の変化の様子を示す。
【図6】PNダイオードとPINダイオードの容量の電圧依存性を示す。
【図7】従来のDC−DCコンバータ回路の回路図を示す。
【図8】従来のDC−DCコンバータ回路において、トランジスタがオンしているときの等価回路図を示す。
【図9】従来のDC−DCコンバータ回路において、トランジスタがオフしているときの等価回路図を示す。
【図10】ゲート電圧の変化の様子を示す。
【図11】スイッチング時の高調波ノイズの周波数と振幅の関係を示す。
【符号の説明】
【0038】
10,20:コンバータ回路
11,21:スイッチング駆動回路
12:制御回路
13:ゲート抵抗
14:可変容量素子
24:ダイオード
25:阻止用ダイオード
【技術分野】
【0001】
本発明は、トランジスタのゲート電圧を切り換えることによってトランジスタの主電極間を導通状態と非導通状態の間で時間的に切り換えるスイッチング駆動回路に関する。本発明はまた、そのスイッチング駆動回路を有するスイッチング回路にも関する。
【背景技術】
【0002】
図7に、従来のDC−DCコンバータ回路100の回路図の概略を示す。DC−DCコンバータ回路100は、直流電源V100と、インダクタンス素子L100と、ダイオードD100と、コンデンサC100と、負荷素子R100と、トランジスタTr100と、スイッチング駆動回路101を備えている。
【0003】
インダクタンス素子L100とトランジスタTr100は、直流電源V100に直列に接続されている。負荷素子R100は、トランジスタTr100に並列に接続されている。ダイオードD100は電流の逆流防止用に設けられており、コンデンサC100は電荷チャージ用に設けられている。スイッチング駆動回路101は、トランジスタTr100のゲート電圧Vgを切換えることによって、トランジスタTr100のドレイン電極Dとソース電極Sの間を導通状態と非導通状態の間で時間的に切換える。スイッチング駆動回路101は、制御回路102とゲート抵抗103を備えている。スイッチング駆動回路101は、制御回路102が生成する制御電圧Vinからゲート電圧Vgを生成し、トランジスタTr100のゲート電極Gに印加する。
【0004】
図8に示すように、DC−DCコンバータ回路100では、トランジスタTr100がオンしているときに、インダクタンス素子L100には電流の変化を妨げる向きに電圧が発生する。次に、トランジスタTr100がオフすると、トランジスタTr100のインピーダンスが高くなり、インダクタンス素子L100に流れる電流が減ろうとする。この時、インダクタンス素子L100には、図9に示す向きの電圧が発生する。これにより、負荷素子R100に印加される負荷電圧は、直流電源V100の電圧とインダクタンス素子L100に発生する電圧の合計となり、昇圧する。DC−DCコンバータ回路100は、直流電源V100の電圧を昇圧して負荷電圧を生成し、負荷素子R100に印加する。
【0005】
このようなDC−DCコンバータ回路100では、トランジスタTr100のスイッチングにより高調波ノイズが発生する。この高調波ノイズを抑制するためには、ドレイン電圧Vdのスイッチング時の変化時間を長くする必要がある。
【0006】
従来のDC−DCコンバータ回路100では、ゲート抵抗103の抵抗値Rgを高く設定することによってゲート電圧Vgの変化時間を長くし、これにより、ドレイン電圧Vdのスイッチング時の変化時間を長くしている。図10に、ドレイン電圧Vdの変化の様子を示す。「T」はドレイン電圧Vdの一周期の時間を示す。「τ」は、パルス幅を示しており、トランジスタTr100がオフしている時間を示す。図10に示すように、ゲート抵抗103の抵抗値Rgの高く設定すると、ゲート電圧Vgの立ち上がり及び立ち下がりが緩慢に変化し、ゲート電圧Vgの変化時間Δtが長くなる。
【0007】
図11は、図10のスイッチング波形の高調波ノイズの周波数と振幅(ノイズレベル)の関係を示す。図11の高調波ノイズは、スイッチング波形から自動的に決まる。この高調波ノイズは、3つの領域に分けられる。第1の領域Iは、低次の高調波からなる領域であり、周波数によらず高調波の振幅は一定である。第2の領域は、比較的低次の高調波からなる領域であり、周波数が増加すると−20dB/decの傾きで減衰する。第3の領域は、高次の高調波からなる領域であり、周波数が増加すると−40dB/decの傾きで減衰する。3つの領域を分ける周波数f1,f2は、ドレイン電圧Vdのパルス幅τ、ドレイン電圧Vdの立ち上がり又は立ち下がりの変化時間Δtによって決定され、次式で表すことができる。
【0008】
【数1】
【0009】
【数2】
【0010】
数2に示すように、高次の高調波ノイズを低減するためには、ドレイン電圧Vdの変化時間Δtを長くすることが有効である。ドレイン電圧Vdの変化時間Δtを長くすると、図11に示す第2の領域IIと第3の領域IIIの境界(f2)が左にシフトし、第3の領域IIIの高調波ノイズが低減される。
【0011】
【特許文献1】特開2004−187463号公報
【特許文献2】特開2004−242484号公報
【特許文献3】特開2007−228447号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
従来技術では、ドレイン電圧Vdの変化時間Δtを長くするために、ゲート抵抗の抵抗値を増加させていた。しかし、ゲート抵抗の抵抗値を増加させると、ドレイン電圧Vdとドレイン電流Idの双方が緩慢に変化し、スイッチング損失が増大してしまう。
本発明は、高調波ノイズを低減するとともにスイッチング損失の増大も抑制する技術を提供することを目的としている。
【課題を解決するための手段】
【0013】
本発明者らは、ドレイン電圧Vdの変化時間Δtを長くするために、ゲート抵抗の抵抗値を大きくするのではなく、ゲート・ドレイン間容量を大きくすることに着目した。ゲート・ドレイン間容量を大きくすると、ドレイン電圧Vdの変化時間だけを長くし、ドレイン電流Idの変化時間は変化しない。即ち、本明細書で開示される技術は、ゲート・ドレイン間容量を大きくすることによって、ドレイン電圧Vdの変化時間のみを長くし、電圧変化に起因する高調波ノイズを低減する。一方、本明細書で開示される技術では、ゲート抵抗の抵抗値を小さくすることができるので、ドレイン電流Idの変化時間は短くなる。このため、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失を低減することができる。さらに、本明細書で開示される技術では、ゲート・ドレイン間容量がドレイン電圧Vdの増大に伴って低下する可変容量で構成されることを特徴としている。これにより、ドレイン電圧Vdの変化は、最初はゆっくりと変化して後半で急峻に変化する(凹状の変化)。このようにドレイン電圧Vdを変化させると、ドレイン電圧Vdの変化時間を長く維持しながら、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失を低減することができる。本明細書で開示される技術を整理すると、(1)ゲート抵抗の抵抗値を小さくすることができるので、ドレイン電流Idが急峻に変化し、スイッチング損失を低下させることができる、(2)ゲート・ドレイン間容量を可変容量にすることでドレイン電圧Vdの変化時間をゲート抵抗が大きい場合と同等の値に維持しながらもスイッチング損失を低下させることができる。この結果、本明細書で開示される技術は、高調波ノイズを低減するとともにスイッチング損失の増大を抑制することができる。
【0014】
即ち、上記技術を具現化したスイッチング駆動回路は、トランジスタの高圧側電極とゲート電極の間に接続される可変容量素子を備えている。その可変容量素子の容量は、トランジスタの高圧側電極とゲート電極の間の電位差が増加すると低下することを特徴としている。スイッチング駆動回路で駆動されるトランジスタには、絶縁ゲート型トランジスタが用いられる。絶縁ゲート型トランジスタには、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)が含まれる。トランジスタがMOSFETの場合、高圧側電極がドレイン電極である。トランジスタがIGBTの場合、高圧側電極がコレクタ電極である。
【0015】
可変容量素子は、トランジスタの高圧側電極とゲート電極の間に接続されるダイオードを有しているのが好ましい。そのダイオードは、アノードがトランジスタのゲート電極に電気的に接続し、カソードがトランジスタの高圧側電極に電気的に接続することを特徴としている。
ダイオードは、アノードとカソードの間の電位差が増大すると、pn接合の空乏層幅が増大し、接合容量が低下する特性を有している。ダイオードは、本明細書で開示される可変容量素子に適した素子である。
【0016】
可変容量素子に用いられるダイオードは、PINダイオードであることが好ましい。PINダイオードの接合容量の電圧依存性は、I層の効果でPNダイオードよりも大きい。PINダイオードの接合容量は、アノードとカソードの間の電位差が増大すると、急激に低下する。このため、可変容量素子にPINダイオードを用いると、スイッチング損失を大幅に低減することができる。
【0017】
本明細書で開示されるスイッチング駆動回路は、トランジスタの高圧側電極とゲート電極の間に接続されるとともに、前記ダイオードに直列に接続されている第2のダイオードをさらに有しているのが好ましい。その第2のダイオードは、アノードがトランジスタの高圧側電極に電気的に接続し、カソードがトランジスタのゲート電極に電気的に接続することを特徴としている。
第2のダイオードが設けられていると、トランジスタのゲート電極から高圧側電極に電流が流れるのを防止し、トランジスタのオン・オフ制御を安定化する。
【発明の効果】
【0018】
本明細書で開示されるスイッチング駆動回路は、高調波ノイズを低減するとともにスイッチング損失の増大も抑制する。
【発明を実施するための最良の形態】
【0019】
(第1実施形態)
図1に、DC−DCコンバータ回路10の回路図の概略を示す。DC−DCコンバータ回路10は、直流電源V10と、インダクタンス素子L10と、ダイオードD10と、コンデンサC10と、負荷素子R10と、トランジスタTr10と、スイッチング駆動回路11を備えている。
【0020】
インダクタンス素子L10とトランジスタTr10は、直流電源V10に直列に接続されている。負荷素子R10は、トランジスタTr10に並列に接続されている。ダイオードD10は電流の逆流防止用に設けられており、コンデンサC10は電荷チャージ用に設けられている。スイッチング駆動回路11は、トランジスタTr10のドレイン電極Dとソース電極Sの間を導通状態と非導通状態の間で時間的に切り換えるためのものであり、制御回路12とゲート抵抗13と可変容量素子14を備えている。制御回路12は、制御電圧Vinを生成する。スイッチング駆動回路11は、制御電圧Vinからゲート電圧Vgを生成し、トランジスタTr10のゲート電極Gに印加する。
【0021】
DC−DCコンバータ回路10では、トランジスタTr10がオンしているときに、インダクタンス素子L10には電流の変化を妨げる向きに電圧が発生する(直流電源V10側からトランジスタTr10側に向けて電圧が降下する)。次に、トランジスタTr10がオフすると、トランジスタTr10のインピーダンスが高くなり、インダクタンス素子L10に流れる電流が減ろうとする。この時、インダクタンス素子L10には、上記と逆向きの電圧が発生する(直流電源V10側からトランジスタTr10側に向けて電圧が上昇する)。これにより、負荷素子R10に印加される負荷電圧は、直流電源V10の電圧とインダクタンス素子L10に発生する電圧の合計となり、昇圧する。DC−DCコンバータ回路10は、直流電源V10の電圧を昇圧して負荷電圧を生成し、負荷素子R10に印加する。
【0022】
スイッチング駆動回路11は、可変容量素子14を備えていることを特徴としている。可変容量素子14は、トランジスタTr10のドレイン電極Dとゲート電極Gの間に接続されている。図2に、可変容量素子14の容量と電圧の関係を示す。図2に示すように、可変容量素子14は、両端の電位差が増加するとその容量Cgdが低下することを特徴としている。この例では、可変容量素子14の容量は、ゲート・ドレイン間電圧が増加すると低下する。可変容量素子14の初期容量(ゲート・ドレイン間電圧が0のときの容量)は、トランジスタTr10のゲート・ドレイン間の内蔵容量(ゲート絶縁膜に起因する容量とドレイン側に広がる空乏層容量との直列容量)よりも極めて大きい。
【0023】
図3に、トランジスタTr10がオンからオフに切換わるとき(ターンオフ)のドレイン電流Idとドレイン電圧Vdの変化の様子を示す。なお、図1に示すDC−DCコンバータ回路の場合、スイッチング損失は、主にトランジスタTr10がターンオフするときに発生する。したがって、スイッチング損失に係る本実施形態の特徴に関しては、トランジスタTr10がターンオフするときのドレイン電流Idとドレイン電圧Vdの変化の様子を用いて説明する。また、図3に示す破線は、従来構造の場合のドレイン電流Idとドレイン電圧Vdであり、比較のために併せて表示する。なお、従来のスイッチング駆動回路は、高周波ノイズを低減するために、ゲート抵抗の抵抗値を大きく調整した例である。
【0024】
まず、本実施形態のスイッチング駆動回路11では、ゲート・ドレイン間容量の初期容量が大きく設定されているので、ドレイン電圧Vdの変化時間Δtが従来構造と略同等である。このため、本実施形態と従来構造では、高調波ノイズが略同等である。
換言すると、本実施形態のスイッチング駆動回路11は、ゲート電圧Vgの変化時間を長くするために、従来構造のようにゲート抵抗13の抵抗値Rgを大きくするのではなく、ゲート・ドレイン間容量Cgdを大きくしている。本実施形態のスイッチング駆動回路11は、ゲート・ドレイン間容量Cgdを大きくすることによって、ゲート電圧Vgの変化時間を長くするとともにドレイン電圧Vdの変化時間Δtも長くし、この結果、高調波ノイズを低減している。
【0025】
このため、スイッチング駆動回路11では、従来構造よりもゲート抵抗13の抵抗値Rgが小さく設定されている。これにより、スイッチング駆動回路11で駆動されるトランジスタTr10では、ドレイン電流Idの変化が従来構造よりも急峻になり、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失が低減される。
【0026】
さらに、スイッチング駆動回路11では、ゲート・ドレイン間容量Cgdがドレイン電圧Vdの上昇に伴って低下する可変容量である。これにより、スイッチング駆動回路11で駆動されるトランジスタTr10では、ドレイン電圧Vdが下に凹む。この結果、スイッチング駆動回路11は、ドレイン電圧Vdの変化時間を長く維持しながらも、ドレイン電圧Vdとドレイン電流Idの積で決まるスイッチング損失を低減することができる。
【0027】
(第2実施形態)
図4に、DC−DCコンバータ回路20の回路図の概略を示す。DC−DCコンバータ回路20は、スイッチング駆動回路21の可変容量素子がダイオード24で構成されていることを特徴としている。ダイオード24は、アノードがトランジスタTr10のゲート電極Gに電気的に接続されており、カソードがトランジスタTr10のドレイン電極Dに後述する阻止用ダイオード25を介して電気的に接続されている。
【0028】
ダイオード24は、ドレイン電極Dの電位が増大すると、空乏層の幅が増大し、接合容量が低下する特性を有している。このため、ダイオード24は、本明細書で開示される可変容量素子に適した素子である。また、ダイオード24は、簡単な形態で構成されているので、トランジスタTr10が形成されている半導体基板内に内蔵することができる。この他、複合ICやデスクリートパワーMOSに内蔵することもできる。
【0029】
スイッチング駆動回路21はさらに、トランジスタTr10のゲート電極Gとドレイン電極Dの間に接続されている阻止用ダイオード25を備えていることを特徴としている。阻止用ダイオード25は、ダイオード24に直列に接続されており、アノードがトランジスタTr10のドレイン電極Dに電気的に接続されており、カソードがトランジスタTr10のゲート電極Gにダイオード24を介して電気的に接続されている。阻止用ダイオード25の接合容量は、ダイオード24の接合容量よりも大きい。
【0030】
阻止用ダイオード25は、トランジスタTr10のゲート電極Gからドレイン電極Dに電流が流れるのを阻止する。例えば、阻止用ダイオード25が設けられていない場合を仮定する。この場合、制御電圧Vinがハイのときに、トランジスタTr10のゲート電極Gとドレイン電極Dの間が導通することによってゲート電圧Vgが分圧されてしまうので、トランジスタTr10がオン・オフを繰返してしまう。トランジスタTr10の動作が不安定になってしまう。
【0031】
一方、阻止用ダイオード25が設けられていると、トランジスタTr10のゲート電極Gからドレイン電極Dに電流が流れるのを防止することができるので、トランジスタTr10のオン・オフ制御を安定化することができる。
【0032】
図5に、可変容量素子にダイオードを用いた場合の効果を検討した結果を示す。図5(A)は従来例であり、可変容量素子が設けられていないとともにゲート抵抗Rgが1kΩという大きな値に設定されている。トランジスタのゲート・ドレイン間の内蔵容量は0.14nFである。図5(B)は比較例であり、固定容量のコンデンサがドレイン電極とゲート電極の間に設けられている例である。コンデンサの容量は3nFに設定されており、ゲート抵抗Rgは10Ωに設定されている。図5(C)は本実施形態であり、ダイオード24にpnダイオードが用いられている例である。ダイオード24の接合容量の初期容量は13nFであり、ゲート抵抗Rgは10Ωである。なお、阻止用ダイオード25の接合容量は50nFである。図5(D)も本実施形態であり、ダイオード24にPINダイオードが用いられている例である。ダイオード24の接合容量の初期容量は13nFであり、ゲート抵抗Rgは10Ωである。なお、阻止用ダイオード25の接合容量は50nFである。図6に、PNダイオードとPINダイオードの接合容量の電圧依存性を示す。図6に示すように、PINダイオードの接合容量は、PNダイオードの接合容量よりも電圧依存性が大きい。
【0033】
図5(B)の比較例では、図5(A)の従来例よりもゲート抵抗Rgが小さく設定されているので、ドレイン電流Idの変化が急峻になっている。また、図5(B)の比較例では、ゲート・ドレイン間容量が大きいので、ドレイン電圧Vdの変化時間Δtが図5(A)の従来例と同等に維持されている。このため、図5(B)の高調波ノイズのレベルは、図5(A)の高調波ノイズのレベルと同等である。しかしながら、図5(B)の容量は固定なので、ドレイン電圧Vdの変化が直線的に変化している。図5(B)の比較例では、ドレイン電流Idの変化が急峻になることによるスイッチング損失の低下分よりも、ドレイン電圧Vdの変化が直線的になることによるスイッチング損失の増加分が大きく、全体ではスイッチング損失が増加してしまう。図5(A)の従来例のスイッチング損失を「1」とすると、図5(B)の比較例のスイッチング損失は「1.06」に増加することが確認されている。
【0034】
図5(C)の比較例では、図5(A)の従来例よりもゲート抵抗Rgが小さく設定されているので、ドレイン電流Idの変化が急峻になっている。さらに、ゲート・ドレイン間容量が可変なので、ドレイン電圧Vdの変化が下に凹んでいる。図5(C)のドレイン電圧Vdの変化は、図5(A)の従来例よりも下に凹んでいる。図5(C)の実施形態では、ドレイン電流Idの変化が急峻になることによるスイッチング損失の低下分と、ドレイン電圧Vdの変化が下に凹むことによるスイッチング損失の低下分によって、スイッチング損失が低下する。図5(A)の従来例のスイッチング損失を「1」とすると、図5(C)の比較例のスイッチング損失は「0.90」に低下することが確認されている。
【0035】
図5(D)の実施形態では、ダイオード24にPINダイオードが用いられているので、ドレイン電圧Vdの変化は図5(C)の実施形態よりもさらに下に凹む。このため、図5(D)の実施形態では、スイッチング損失の低下分が図5(C)の実施形態よりも大きい。この結果、図5(A)の従来例のスイッチング損失を「1」とすると、図5(D)の比較例のスイッチング損失は「0.83」に低下することが確認されている。
【0036】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【0037】
【図1】第1実施形態のDC−DCコンバータ回路の回路図を示す。
【図2】可変容量素子の容量の電圧依存性を示す。
【図3】第1実施形態のトランジスタがオンからオフに切換わるときのドレイン電流及びドレイン電圧の変化の様子を示す。
【図4】第2実施形態のDC−DCコンバータ回路の回路図を示す。
【図5】(A)従来例の構成、及びドレイン電流及びドレイン電圧の変化の様子を示す。(B)比較例の構成、及びドレイン電流及びドレイン電圧の変化の様子を示す。(C)ダイオードがPNダイオードの場合の実施形態の構成、及びドレイン電流及びドレイン電圧の変化の様子を示す。(D)ダイオードがPINダイオードの場合の実施形態の構成、及びドレイン電流及びドレイン電圧の変化の様子を示す。
【図6】PNダイオードとPINダイオードの容量の電圧依存性を示す。
【図7】従来のDC−DCコンバータ回路の回路図を示す。
【図8】従来のDC−DCコンバータ回路において、トランジスタがオンしているときの等価回路図を示す。
【図9】従来のDC−DCコンバータ回路において、トランジスタがオフしているときの等価回路図を示す。
【図10】ゲート電圧の変化の様子を示す。
【図11】スイッチング時の高調波ノイズの周波数と振幅の関係を示す。
【符号の説明】
【0038】
10,20:コンバータ回路
11,21:スイッチング駆動回路
12:制御回路
13:ゲート抵抗
14:可変容量素子
24:ダイオード
25:阻止用ダイオード
【特許請求の範囲】
【請求項1】
トランジスタのゲート電圧を切換えることによってトランジスタの主電極間を導通状態と非導通状態の間で時間的に切換えるスイッチング駆動回路であり、
前記トランジスタの高圧側電極とゲート電極の間に接続される可変容量素子を備えており、
その可変容量素子の容量は、前記トランジスタの高圧側電極とゲート電極の間の電位差が増加すると低下することを特徴とするスイッチング駆動回路。
【請求項2】
前記可変容量素子は、前記トランジスタの高圧側電極とゲート電極の間に接続されるダイオードを有しており、
そのダイオードは、アノードが前記トランジスタのゲート電極に電気的に接続し、カソードが前記トランジスタの高圧側電極に電気的に接続することを特徴とする請求項1に記載のスイッチング駆動回路。
【請求項3】
前記ダイオードがPINダイオードであることを特徴とする請求項2に記載のスイッチング駆動回路。
【請求項4】
前記トランジスタの高圧側電極とゲート電極の間に接続されるとともに、前記ダイオードに直列に接続されている第2のダイオードをさらに有しており、
その第2のダイオードは、アノードが前記トランジスタの高圧側電極に電気的に接続し、カソードが前記トランジスタのゲート電極に電気的に接続することを特徴とする請求項2又は3に記載のスイッチング駆動回路。
【請求項5】
請求項1〜4のいずれか一項に記載のスイッチング駆動回路と、そのスイッチング駆動回路で駆動されるトランジスタと、を有するスイッチング回路。
【請求項1】
トランジスタのゲート電圧を切換えることによってトランジスタの主電極間を導通状態と非導通状態の間で時間的に切換えるスイッチング駆動回路であり、
前記トランジスタの高圧側電極とゲート電極の間に接続される可変容量素子を備えており、
その可変容量素子の容量は、前記トランジスタの高圧側電極とゲート電極の間の電位差が増加すると低下することを特徴とするスイッチング駆動回路。
【請求項2】
前記可変容量素子は、前記トランジスタの高圧側電極とゲート電極の間に接続されるダイオードを有しており、
そのダイオードは、アノードが前記トランジスタのゲート電極に電気的に接続し、カソードが前記トランジスタの高圧側電極に電気的に接続することを特徴とする請求項1に記載のスイッチング駆動回路。
【請求項3】
前記ダイオードがPINダイオードであることを特徴とする請求項2に記載のスイッチング駆動回路。
【請求項4】
前記トランジスタの高圧側電極とゲート電極の間に接続されるとともに、前記ダイオードに直列に接続されている第2のダイオードをさらに有しており、
その第2のダイオードは、アノードが前記トランジスタの高圧側電極に電気的に接続し、カソードが前記トランジスタのゲート電極に電気的に接続することを特徴とする請求項2又は3に記載のスイッチング駆動回路。
【請求項5】
請求項1〜4のいずれか一項に記載のスイッチング駆動回路と、そのスイッチング駆動回路で駆動されるトランジスタと、を有するスイッチング回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2009−296216(P2009−296216A)
【公開日】平成21年12月17日(2009.12.17)
【国際特許分類】
【出願番号】特願2008−146779(P2008−146779)
【出願日】平成20年6月4日(2008.6.4)
【出願人】(000003609)株式会社豊田中央研究所 (4,200)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
【公開日】平成21年12月17日(2009.12.17)
【国際特許分類】
【出願日】平成20年6月4日(2008.6.4)
【出願人】(000003609)株式会社豊田中央研究所 (4,200)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
[ Back to top ]