説明

ストレージデバイスにおける制御されたウェッジスペーシングのためのシステム及び方法

【課題】ストレージ媒体から効率の良い再生データ処理を可能とするクロック生成システムを提供する。
【解決手段】端数データウェッジスペーシング回路300は、第1のクロック乗算器回路361、第2のクロック乗算器回路381、モジュラス累算器回路389、及びデータクロック位相制御回路397を備える。第1のクロック乗算器回路は、基準クロックを第1の乗数と乗算して第1のドメインクロックをもたらすように動作可能であり、第2のクロック乗算器回路は、基準クロックを第2の乗数と乗算して第2のドメインクロックをもたらすように動作可能である。モジュラス累算器回路は、第2のドメインクロックのエッジがトリガー信号からオフセットしている該第2のドメインクロックの端数量を示す値をもたらすように動作可能であり、データクロック位相制御回路は、第2のドメインクロックを、端数量に対応する位相量だけ位相シフトするように動作可能である。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ストレージ媒体にデータを格納し、ストレージ媒体からのデータにアクセスするシステム及び方法に関する。
【背景技術】
【0002】
通常のストレージデバイスは情報を格納する磁気ストレージ媒体を備え、該情報は該ストレージ媒体上で磁気的に表される。磁気的に表された情報を感知し、該磁気的に表された情報に対応する電気信号を提供するヘッドがストレージ媒体に対して配置される。ストレージ媒体に元々書き込まれた情報を復元するために、この電気信号は、最終的に1つ又は複数のデータ検出プロセスを実行するデータ検出回路に渡される。ストレージ媒体上に維持される情報は通常、ユーザーデータ及び同期データの双方を含む。ユーザーデータはランダムなパターンとみなすことができる一方、同期データは概して、ストレージ媒体上のデータの位相を同期させ、ストレージ媒体から取り出されたデータに適用される適切な利得を設定するのに用いることができる規定のパターンである。データ転送システムは多くの場合に、同期データが点在するユーザーデータのランダム領域とみなすことができるものを転送する類似したデータ転送手法を用いる。ここでも、同期データは概して、ストレージ媒体上のデータの位相を同期させ、ストレージ媒体から取り出されたデータに適用される適切な利得を設定するのに用いることができる規定のパターンである。同期データに同期させるのに位相ロックループを利用するのが一般的である。そのような手法は概して効率的であるが、適切に処理するのに十分な長さのパターンを必要とする可能性がある。そのようなパターン長はストレージ媒体上の空間を浪費し、かつ/又は送信帯域幅を低減する。
【発明の概要】
【発明が解決しようとする課題】
【0003】
このため、少なくとも上記の理由で、当該技術分野においてデータ処理のための進化したシステム及び方法が必要とされている。
【課題を解決するための手段】
【0004】
本発明は、ストレージ媒体にデータを格納し、ストレージ媒体からのデータにアクセスするシステム及び方法に関する。
【0005】
本発明の様々な実施の形態が、第1のクロック乗算器回路、第2のクロック乗算器回路、モジュラス累算器回路、及びデータクロック位相制御回路を備えるクロック生成システムを提供する。第1のクロック乗算器回路は、基準クロックを第1の乗数と乗算して第1のドメインクロックをもたらすように動作可能であり、第2のクロック乗算器回路は、該基準クロックを第2の乗数と乗算して第2のドメインクロックをもたらすように動作可能である。モジュラス累算器回路は、該第2のドメインクロックのエッジがトリガー信号からオフセットしている該第2のドメインクロックの端数量を示す値をもたらすように動作可能である。データクロック位相制御回路は、第2のドメインクロックを、端数量に対応する位相量だけ位相シフトするように動作可能である。上述した実施の形態のいくつかの例では、システムはストレージデバイスの一部として実装される。いくつかの場合、そのようなストレージデバイスはハードディスクドライブである。上述した実施の形態の1つ又は複数の例では、システムは集積回路として実装される。
【0006】
上述した実施の形態のいくつかの例では、システムは、サーボウェッジ及びユーザーデータ領域を含むストレージ媒体を更に備える。そのような場合、第1のドメインクロックはサーボウェッジ内のデータの周波数に対応し、第2のドメインクロックはユーザーデータ領域内のデータの周波数に対応する。いくつかの場合、サーボウェッジはセクターアドレスマークを含み、トリガー信号はセクターアドレスマークの特定に少なくとも部分的に基づいてアサートされる。
【0007】
上述した実施の形態のいくつかの例では、トリガー信号は第1のドメインクロックに同期してアサートされる。上述した実施の形態のいくつかの例では、本システムは、丸め及びスケーリング回路を更に備える。丸め及びスケーリング回路は、端数量を示す値を、データクロック位相制御回路によって実施可能なステップサイズに合わせるように変更し、端数量に対応する位相量をもたらすように動作可能である。上述した実施の形態の様々な例では、位相量は第1の位相量であり、データクロック位相制御回路は、第2のドメインクロックを第2の位相量だけ位相シフトし、続いて第2のドメインクロックを第3の位相量だけ位相シフトするように動作可能である。第2の位相量及び第3の位相量を結合すると第1の位相量がもたらされる。
【0008】
本発明の他の実施の形態は、マルチドメインクロックを生成する方法であって、トリガー信号を受信すること、トリガー信号に少なくとも部分的に基づき、期待カウントと実際のカウントとの間の差に基づいて周波数誤差を計算すること、基準クロックを、第1の乗数及び周波数誤差から導出された誤差率と乗算することであって、第1のドメインクロックをもたらす、乗算すること、基準クロックを第2の乗数及び誤差率と乗算することであって、第2のドメインクロックをもたらす、乗算すること、第2のドメインクロックのエッジがトリガー信号からオフセットしている該第2のドメインクロックの端数量を求めること、並びに第2のドメインクロックを、端数量に対応する位相量だけ位相シフトすること、を含む、マルチドメインクロックを生成する方法を提供する。
【0009】
上述した実施の形態のいくつかの例では、本方法は、ストレージ媒体からのデータにアクセスすることを更に含む。そのような場合、ストレージ媒体はサーボウェッジ及びユーザーデータ領域を含み、第1のドメインクロックはサーボウェッジ内のデータの周波数に対応し、第2のドメインクロックはユーザーデータ領域内のデータの周波数に対応する。トリガー信号はサーボウェッジからアクセスされたデータに基づいて受信される。いくつかの場合、サーボウェッジはセクターアドレスマークを含み、トリガー信号は、セクターアドレスマークの特定に少なくとも部分的に基づいてアサートされる。特定の場合、トリガー信号は、第1のドメインクロックに同期して受信される。
【0010】
上述した実施の形態のいくつかの例では、本方法は、端数量を、位相シフトを適用するデータクロック位相制御回路によって実施可能なステップサイズに合わせるように変更することであって、端数量に対応する位相量をもたらす、変更すること、を更に含む。様々な場合において、位相量は第1の位相量であり、位相シフトを実行するデータクロック位相制御回路は、第2のドメインクロックを第2の位相量だけ位相シフトし、続いて第2のドメインクロックを第3の位相量だけ位相シフトするように動作可能である。第2の位相量及び第3の位相量を結合すると第1の位相量がもたらされる。
【0011】
本発明の更に他の実施の形態は、サーボウェッジ及びユーザーデータ領域を含むストレージ媒体と、該ストレージ媒体に対して配置され、該ストレージ媒体からの情報を感知するように動作可能な読取りヘッドと、読み取りチャネル回路と備えるデータストレージデバイスを提供する。読取りチャネル回路は、第1のクロック乗算器回路と、第2のクロック乗算器回路と、モジュラス累算器回路と、データクロック位相制御回路とを備える。第1のクロック乗算器回路は、基準クロックを第1の乗数と乗算して第1のドメインクロックをもたらすように動作可能である。第1のドメインクロックはサーボウェッジからの情報の周波数に対応する。第2のクロック乗算器回路は、基準クロックを第2の乗数と乗算して第2のドメインクロックをもたらすように動作可能である。第2のドメインクロックはユーザーデータ領域からの情報の周波数に対応する。モジュラス累算器回路は、第2のドメインクロックのエッジがトリガー信号からオフセットしている該第2のドメインクロックの端数量を示す値をもたらすように動作可能である。データクロック位相制御回路は、第2のドメインクロックを、端数量に対応する位相量だけ位相シフトするように動作可能である。
【0012】
この概要は、本発明のいくつかの実施の形態の概略のみを提供するものである。本発明の多くの他の目的、特徴、利点、及び他の実施の形態は、以下の詳細な説明、添付の特許請求の範囲、及び添付の図面からより完全に明らかとなるであろう。
【0013】
図面を参照することにより、本発明の様々な実施の形態の更なる理解を実現することができ、これらの実施の形態については明細書の残りの部分で説明する。図面において、同様の参照符号がいくつかの図面の全てにわたって類似の構成要素を指すのに用いられる。いくつかの例では、下付き文字からなるサブラベルが、複数の類似の構成要素のうちの1つを表すように参照符号に関連付けられる。存在するサブレベルを指定することなく参照符号が参照されるとき、そのような複数の類似の構成要素全てを指すことが意図される。
【図面の簡単な説明】
【0014】
【図1a】既存のストレージ媒体を格納された情報とともに示す図である。
【図1b】既存のストレージ媒体を格納された情報とともに示す図である。
【図1c】既存のストレージ媒体を格納された情報とともに示す図である。
【図2】本発明のいくつかの実施形態による、端数データウェッジスペーシング回路部(fractional data wedge spacing circuitry)を有する読取りチャネル回路を備えるストレージデバイスを示す図である。
【図3】本発明の様々な実施形態による端数データウェッジスペーシング回路を示す図である。
【図4】図3の端数データウェッジスペーシング回路の動作例を示すタイミング図である。
【図5】本発明のいくつかの実施形態による端数データウェッジスペーシングの方法を示す流れ図である。
【符号の説明】
【0015】
図1
102 preamble プリアンブル
104 Encoded Servo Address Mark 符号化サーボアドレスマーク
106 Encoded Gray Data 符号化グレイデータ
108 Burst Demodulation Field バースト復調フィールド
Servo AddressMark(SAM) サーボアドレスマーク(SAM)
User GrayData ユーザーグレイデータ

図1b
DifferentSectors 様々なセクター
DifferentTracks 様々なトラック
Prior Art 従来技術

図1c
Prior Art 従来技術

図2
281 Write Data 書込みデータ
283 Read Data 読取りデータ
285 Interface Controller インターフェースコントローラー
287 Read Channel Including Fractional Data Wedge Spacing Circuitry 端数データウェッジスペーシング回路部を備える読取りチャネル回路
289 Hard Disk Controller Circuit ハードディスクコントローラー回路
291 Preamp 前置増幅器
293 Read/Write Head 読取り/書込みヘッド
295 Disk Platter ディスクプラッター
297 Spindle Motor スピンドルモーター
299 Motor Controller モーターコントローラー

図3
303 Expected SAM to SAM Count SAM間期待カウント
304 Data to Servo Clock Ratio データ対サーボクロック比
311 Counter Circuit カウンター回路
313 Servo Clock サーボクロック
321 Register Circuit レジスター回路
340 Comparator Circuit 比較器回路
351 Frequency Error 周波数誤差
355 Divider Circuit 除算器回路
359 Frequency Error Percentage 周波数誤差率
361、381 Clock Multiplier Circuit クロック乗算器回路
363 Ref Clock 基準クロック
383 Raw Data Clock 未加工データクロック
385 Numerator 分子
386 Denominator 分母
389 Programmable Modulus Accumulator Circuit プログラム可能なモジュラス累算器回路
393 Rounding and Scaling Circuit 丸め及びスケーリング回路
397 Data Clock Phase Control Circuit データクロック位相制御回路
399 Phase Adjusted Data Clock 位相調整済みデータクロック

図4
313 Servo Clock サーボクロック
315 SAMFOUND Signal SAMFOUND信号
383 Raw Data Clock 未加工データクロック

図5
510 Compare a Clock Count Output with an Expected SAM to SAM Count toYield a Frequency Error クロックカウント出力をSAM間期待カウントと比較して周波数誤差をもたらす
515 Calculate a Frequency Error Percentage from the Frequency Error 周波数誤差から周波数誤差率を計算する
520 Generate Both a Servo Clock and a Raw Data Clock from a ReferenceClock Based Upon the Frequency Error Percentage 周波数誤差率に基づいて基準クロックからサーボクロック及び未加工データクロックの双方を生成する
540 Update Modulus Output モジュラス出力を更新する
545 Round the Modulus Output to Yield a Modified Output モジュラス出力を丸めて変更された出力をもたらす
550 Phase Shift the Raw Data Clock by an Amount Corresponding to the ModifiedOutput to Yield a Phase Adjusted Data Clock 変更された出力に対応する量だけ未加工データクロックを位相シフトして位相調整済みデータクロックをもたらす
【発明を実施するための形態】
【0016】
本発明は、ストレージ媒体にデータを格納し、ストレージ媒体からのデータにアクセスするシステム及び方法に関する。
【0017】
本発明の様々な実施形態は、端数データウェッジスペーシング回路部を備えるデータ処理回路を提供する。そのようなデータ処理回路は、ユーザーデータ領域内のデータを処理するのに用いられるクロックを、サーボウェッジ内のデータを処理するのに用いられるクロックでロックする(すなわちディスク媒体の回転速度にロックする)ように動作可能なディスクロッククロック回路部を備えることができる。本明細書で用いられるとき、「サーボデータセクター」又は「サーボウェッジ」というフレーズは、ストレージ媒体の、同期情報を含む領域を意味するように、それらの最も広い意味で用いられる。また、本明細書で用いられるとき、「ユーザーデータ領域」というフレーズは、書き込むか又は読み取ることができる1つ又は複数のサーボウェッジに対して配置された領域を意味するようにその最も広い意味で用いられる。クロックあたり1回の端数位相アライメントが実行され、ユーザーデータ領域内のデータを処理するのに用いられるクロックを、該クロックが少なくとも最初に、サーボウェッジからのデータを処理するのに用いられるクロックと既知の位相関係に配置されるように部分的にオフセットする。言い換えれば、そのような端数位相アライメントによって、サーボデータ領域において用いられるクロック及びユーザーデータ領域において用いられるクロックが異なる周波数で動作するように任意にプログラミングされる場合があるにもかかわらず、サーボクロックドメイン及びユーザーデータクロックドメインの双方において使用可能なクロックが可能になる。いくつかの場合、クロックアーキテクチャは、1つのサーボウェッジをサーボウェッジ間隔に適合させることが所望されるデータクロックの正確な端数の期間の知識を用いて設計される。
【0018】
図1aを見ると、例示的なサーボウェッジからの同期情報の例が示され、本明細書において包括的にサーボウェッジ100と呼ばれる。図示されるように、サーボウェッジ100は、システムが、書き込まれたサーボデータのタイミング及び利得を回復することを可能にするプリアンブルパターン102を含むことができる。当該技術分野において既知であるように、プリアンブル102を用いて、サーボウェッジ100からのデータを処理するのに有用な位相及び周波数においてクロックを生成することができる。通常、プリアンブルパターン102には、全てのサーボウェッジについて同じであるサーボアドレスマーク(SAM)104が続く。そして、SAM104には符号化サーボグレイデータ106が続き、グレイデータ106には1つ又は複数のバースト復調フィールド108が続く。グレイデータ106は、トラック番号/シリンダー情報を表すことができ、磁気ストレージ媒体をトラバースする読取りヘッドの粗い位置決め情報を提供する。バースト復調フィールド108は磁気ストレージ媒体をトラバースする読取りヘッドの精密な位置決め情報を提供する。図1bを見ると、上述したサーボウェッジ100が、磁気ストレージ媒体150の周囲に放射状パターンで延在する複数のトラック160にわたって分散したデータセクター170の一部として組み込まれて示されている。セクター170は、サーボウェッジ及び介在するユーザーデータ領域の双方を有する。
【0019】
理想的な場合、読取り/書込みヘッド機構は交互のサーボウェッジ100及び介在するユーザーデータ領域にわたって個々のトラック160をトラバースする。読取り/書込みヘッド機構がサーボウェッジ100をトラバースするとき、磁気ストレージ媒体150に対する読取り/書込みヘッド機構のロケーションの表示を提供するSAMFOUND信号が生成される。SAMFOUND信号が生成されると、最後のSAMFOUND信号からの時間間隔を用いて、ディスクロッククロックがストレージ媒体150上のサーボウェッジ100の配置に同期されているか否かが判断される。ディスクロッククロックが適切にロックされていない場合、該ディスクロッククロックは、連続するSAMFOUND信号間の予期されるタイミングと、実際のタイミングとの間の差異により示される誤差量分だけ増減される。このクロック調整は、サーボウェッジ100ごとに1回実行される。
【0020】
図1cを見ると、破線として示された2つの例示的なトラック160a、160eを有するストレージ媒体190が示されている。これらのトラックは、ウェッジ101a、101b内に書き込まれたサーボデータによって分離される。これらのウェッジは、例示的なサーボウェッジ100に関連して上記で検討した同期データに類似した同期データを含む。同期データは、ストレージ媒体190上の所望のロケーションの上部の読取り/書込みヘッド機構の制御及び同期に用いられる。図1aに関連して上記で検討したように、サーボデータは概して、プリアンブルパターン102、それに続くセクターアドレスマーク104(SAM)を含む。セクターアドレスマーク104にはグレイコード106が続き、グレイコード106にはバースト情報108が続く。2つのトラック及び2つのウェッジが示されているが、通常それぞれ数百個が所与のストレージ媒体上に含まれることに留意すべきである。また、サーボデータセットはバースト情報の2つ以上のフィールドを有することができることに留意すべきである。またさらに、バースト情報108の後に現れる場合がある、例えば反復可能な振れ情報(run-out information)等の異なる情報をサーボフィールドに含めることができることに留意すべきである。ウェッジ101aと101bとの間にユーザーデータ領域171が設けられる。
【0021】
動作時に、ストレージ媒体190が、該ストレージ媒体190から情報を感知するセンサー(例えば読取り/書込みヘッド機構(図示せず))に対して回転される。読取り動作において、センサーはウェッジ100bから(すなわちサーボデータ期間中)サーボデータを感知し、続いてウェッジ101bとウェッジ101aとの間のユーザーデータ領域から(すなわちユーザーデータ期間中)ユーザデータを感知し、次にウェッジ101aからのサーボデータを感知する。書込み動作において、センサーはウェッジ101bからサーボデータを感知し、次にウェッジ101bとウェッジ101aとの間のユーザーデータ領域にデータを書き込む。次に、センサーは、ユーザーデータ領域の残りの部分、続いてウェッジ101aからサーボデータを感知するように切り換えられる。
【0022】
図2を見ると、本発明のいくつかの実施形態による、端数データウェッジスペーシング回路部を有する読取りチャネル回路287を備えるストレージシステム200が示されている。ストレージシステム200は、例えばハードディスクドライブとすることができる。ストレージシステム200は、前置増幅器291、インターフェースコントローラー285、ハードディスクコントローラー289、モーターコントローラー299、スピンドルモーター297、ディスクプラッター295、及び読取り/書込みヘッド293も備える。インターフェースコントローラー285は、ディスクプラッター295への/からのデータのアドレス指定及びタイミングを制御する。ディスクプラッター295上のデータは、読取り/書込みヘッド機構293がディスクプラッター295の上方に適切に位置決めされているときに該機構によって検出することができる磁気信号の群からなる。1つの実施形態では、ディスクプラッター295は、長手記録方式又は垂直記録方式のいずれかに従って記録される磁気信号を含む。
【0023】
通常の読取り動作では、読取り/書込みヘッド機構293はモーターコントローラー299によって、ディスクプラッター295上の所望のデータトラックの上方に正確に位置決めされる。モーターコントローラー299は、ハードディスクコントローラー289の指示の下で読取り/書込みヘッド機構をディスクプラッター295上の適切なデータトラックに移動させることによって、ディスクプラッター295に対して読取り/書込みヘッド機構293を位置決めし、かつスピンドルモーター297を駆動する。スピンドルモーター297は定められたスピンレート(RPM)でディスクプラッター295をスピンさせる。読取り/書込みヘッド機構293が適切なデータトラックに近接して位置決めされると、ディスクプラッター295がスピンドルモーター297によって回転するのに応じてディスクプラッター295上のデータを表す磁気信号が読取り/書込みヘッド機構293によって感知される。感知された磁気信号は、ディスクプラッター295上の磁気データを表す連続した微小アナログ信号として与えられる。この微小アナログ信号は、読取り/書込みヘッド機構293から、前置増幅器291を介して、読取りチャネル回路287に転送される。前置増幅器291は、ディスクプラッター295からアクセスされた微小アナログ信号を増幅するように動作可能である。そして、読取りチャネル回路287は受信したアナログ信号を復号及びデジタル化し、ディスクプラッター295に元々書き込まれた情報を再生する。このデータは、読取りデータ283として受信回路に与えられる。受信情報の復号の一部として、読取りチャネル回路287は、複雑度を低減したタイミングループを有するデータ処理回路を用いてデータの検出及び同期プロセスを実行する。そのようなデータ処理回路は、図3に関連して以下で検討されるものに類似した端数データウェッジスペーシング回路部を含むことができかつ/又は図4に関連して以下で検討される方法と整合するように動作することができる。書込み動作は、先行する読取り動作と実質的に反対であり、書き込みデータ281が読取りチャネル回路287に提供される。次に、このデータは符号化され、ディスクプラッター295に書き込まれる。
【0024】
ストレージシステム200は、例えばRAID(低価格ディスク冗長アレイ又は独立ディスク冗長アレイ)ベースのストレージシステム等のより大きなストレージシステムに統合することができることに留意すべきである。ストレージシステム200の様々な機能又はブロックをソフトウェア又はファームウェアのいずれかに実装することができる一方、他の機能又はブロックはハードウェアに実装されることにも留意すべきである。
【0025】
図3は、本発明の様々な実施形態による端数データウェッジスペーシング回路300を示している。端数データウェッジスペーシング回路300は、サーボクロック313の各立ち上がりエッジにおいてインクリメントされ、SAMFOUND信号315がアサートされるたびにリセットされるカウンター回路311を備える。上記で提案されるように、SAMFOUND信号315は、サーボウェッジ100においてサーボアドレスマーク104が特定されるときはいつでもアサートされる。加えて、SAMFOUND信号315がアサートされるたびに、カウンター回路311からのカウント値314がレジスター回路321に格納される。レジスター回路321は、カウント出力324としてカウント値314を比較器回路340に提供する。
【0026】
SAMFOUND信号315の連続したアサート間の距離は既知であり、クロックサイクル数として表すことができる。この既知のクロックサイクル数は、SAM間期待カウント(expected SAM to SAM count)303と呼ばれる。SAM間期待カウント303は比較器回路340に提供され、比較器回路340はSAM間期待カウント303とカウント出力324との間の差を求め、該差を周波数誤差351として提供するように動作可能である。言い換えれば、SAM間期待カウント303とSAMFOUND信号315の連続アサート間のクロックサイクルの実際の数との間のいかなる差も周波数誤差に起因したものである。
【0027】
周波数誤差351は除算器回路355に提供され、該除算器回路355は、以下の式に従って周波数誤差351をSAM間期待カウント303に対応する数で除算し、周波数誤差率359を与える。
周波数誤差率359=周波数誤差351/SAM間期待カウント303
クロック乗算器回路361は、以下の式に従って基準クロック363と、周波数誤差率359に対応する値とを乗算し、サーボクロック313を与える。
サーボクロック313=サーボクロック乗数*[基準クロック363*(1+周波数誤差率359)]
基準クロック363は、サーボウェッジからの情報を用いて生成されたクロックと位相及び周波数がアライメントされる。サーボクロック乗数は、サーボクロック313をもたらす基準クロック363の周波数の規定の倍数である。いくつかの場合、サーボクロック乗数はプログラムを通じて可変とすることもできるし、固定とすることもできる。例えば、サーボクロック313について1.02GHzクロックが所望され、基準クロック363が30MHzクロックである場合、サーボクロック乗数は34(すなわち1.02GHz/30MHz)である。サーボクロック乗数は整数値である必要はなく、小数成分も同様に含むことができることに留意すべきである。小数値が含まれる場合、クロック乗算器回路361内のレジスターのサイズは、小数部を表すビットを収容するように増大される。
【0028】
クロック乗算器回路381は、基準クロック363と、周波数誤差率359に対応する値と、データ対サーボクロック比304とを乗算して未加工データクロック383をもたらす。データ対サーボクロック比304は連続サーボウェッジ間のデータ領域内のデータの周波数と、サーボデータ領域の情報の周波数との期待される比であり、以下の式によって表される。
データ対サーボクロック比304=データ領域の周波数/サーボデータセクターの周波数
以下の式は未加工データクロック383をもたらす。
未加工データクロック383=データクロック乗数*[基準クロック363*(1+周波数誤差率359)*データ対サーボクロック比304]
サーボクロック313及び未加工データクロック383は基準クロック363から生成されるので、ディスククロックロックが達成される。データクロック乗数は、未加工データクロック383をもたらす基準クロック363の周波数の規定の倍数である。例えば、未加工データクロック383について1.38GHzクロックが所望され、基準クロック363が30MHzクロックである場合、データクロック乗数は46(すなわち1.38GHz/30MHz)である。データクロック乗数は整数値である必要はなく、小数成分も同様に含むことができることに留意すべきである。小数値が含まれる場合、クロック乗算器回路381内のレジスターのサイズは、小数部を表すビットを収容するように増大される。
【0029】
そのようなディスククロックロッキングは、未加工データクロック383の周波数をサーボクロック313の周波数に比例した周波数にロックする。特に、連続サーボウェッジ間に延在するユーザーデータ領域がより少ない周波数変動で書き込まれるような内部読取りチャネルクロックとスピニングディスクとの間の周波数関連付け。周波数変動のこの低減によって、ユーザーデータ書込みを管轄するタイミング回復ループ回路が動作しなくてはならない範囲量が低減する。
【0030】
データウェッジスペーシング回路300の上述した部分は、サーボウェッジ内の情報の周波数に対応するサーボクロック313、及び連続サーボウェッジ間に介在するユーザーデータ領域に格納されたデータの周波数に対応する未加工データクロック383を提供する。サーボクロック313及び未加工データクロック383の双方が同じ基準クロック363から導出され、同じ周波数誤差率359によって調整される。しかしながら、未加工データクロック383及びサーボクロック313は、サーボウェッジについて位相ロックが達成されている場合であっても異なる周波数で稼働する可能性があるので、未加工データクロック383は、ディスクの或る回転から次の回転へと移る際にサーボクロック313にぶつかると、依然として経時的に同相でドリフトする場合がある。以下で説明される端数データウェッジスペーシング回路300の回路部は、サーボクロック313及び未加工データクロック383を任意に異なる周波数を有するようにプログラムすることができる場合であっても、それらの2つのクロックの双方のドメインにおいて規定の点における位相ロックを達成するように動作可能である。本発明のいくつかの実施形態では、サーボウェッジあたり1回、未加工データクロック383に対し、予測され制御された位相調整が行われる。この位相調整はタイミング回復ループリードバック波形に基づくのではなく、未加工データクロック383とサーボクロック313との間の周波数比のシステム知識に基づく。
【0031】
位相調整回路301は、位相調整済みデータクロック399の第1のエッジがサーボクロック313の対応するエッジと位相アライメントされることを保証する。位相調整回路301は、端数位相オフセット(すなわちサーボクロック313の部分期間)を未加工データクロック383に適用し、それによって位相調整済みデータクロック399をサーボクロック313にアライメントするように動作可能である。未加工データクロック383は、クロック乗算器回路381によってサーボクロック313に周波数整合される(すなわちサーボクロック313の周波数に比例する周波数に整合される)ことに留意されたい。このため、位相調整済みデータクロック399は、サーボウェッジの終了時及びユーザーデータ領域の開始時に位相及び周波数の双方がアライメントされている。
【0032】
位相調整回路301は、分子値385及び分母値386を受信するプログラム可能なモジュラス累算器回路389を含む。分母値386は乗算器回路361によって用いられるサーボクロック乗数に等しくなるように設定される。分子値385は、以下の式に従って設定される。
分子値385=剰余[距離*データクロック乗数/サーボクロック乗数]
ここで、距離は1つのサーボウェッジから後続のサーボウェッジまでのサーボクロック313の期間数である。
【0033】
プログラム可能なモジュラス累算器回路389は、分母値386を法として未加工データクロック383の期間数を計算し、モジュラス出力391をもたらす。このため、例えば分母値が8で、未加工データクロック383の期間数のカウントが9である場合、モジュラス出力は1と1/8である。モジュラス出力391はSAMFOUND315がアサートされるごとに更新される。本発明の1つの実施形態では、プログラム可能なモジュラス累算器回路389は以下の疑似コードに従って動作する。
仮の値=古い累算器+分子値385
仮に(SAMFOUND315がアサートされる)なら

古い累算器=モジュラス出力391;
仮に(仮の値<分母値386)なら

モジュラス出力391=仮の値

その他

モジュラス出力391=仮の値−分母値386


上述したサーボクロック乗数及びデータクロック乗数と同様に、分母値386は整数値である必要はなく、小数成分も同様に含むことができることに留意されたい。そのような場合、累算器のサイズは小数ビットを収容するように拡張される。
【0034】
上述した疑似コードにおいて提案したように、モジュラス出力391は、SAMFOUND信号315がアサートされると更新される。モジュラス出力391は丸め及びスケーリング回路393に提供され、該丸め及びスケーリング回路393は、モジュラス出力を、データクロック位相制御回路397によって達成可能なステップサイズに丸める。丸め及びスケーリング回路393は、変更された出力395として変更されたモジュラス出力391を与える。データクロック位相制御回路397は、変更された出力395に対応する未加工データクロック383に位相シフトを適用し、位相調整済みデータクロック399をもたらす。データクロック位相制御回路397は、クロック信号に位相シフトを適用して出力として位相シフトされたクロック信号をもたらすことが可能な当該技術分野において既知の任意の回路とすることができる。本明細書において提供された開示に基づいて、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々の位相シフト回路を認識するであろう。SAMFOUND信号315がサーボクロック313に同期している場合、SAMFOUND信号315をアサートした後の位相調整済みデータクロック399の第1の立ち上がりエッジは、サーボクロック313と位相アライメントされている。いくつかの場合、位相アライメントは正確である一方、他の場合、サーボクロック313の立ち上がりエッジと位相調整済みデータクロック399との間には既知の遅延が存在する。この遅延は、既知であるので補償することができる。他の実施形態では、同じくサーボクロック313に同期したSAMFOUND信号315以外のトリガーを用いることができる。いずれの場合も、トリガーのアサート後の位相調整済みデータクロック399の初期エッジは、データクロック位相制御信号回路397によって強制的にサーボクロック313と規定の位相アライメントをされる。
【0035】
端数データウェッジスペーシング回路300と類似した回路を用いることにより達成することができる単に1つの利点として、未加工データクロック383の位相を制御することが可能であることにより、サーボウェッジ及び介在するデータ領域の相対位置におけるいくらかの不確実性を取り除くことによってフォーマット効率を改善する(ビットのフォーマット量を低減する)ことを可能にすることができる。端数データウェッジスペーシング回路300に類似した回路を用いることにより達成することができる利点の別の例として、隣接するデータトラックのクロック位相が常に既知であり制御されている場合、シングル記録アプリケーション(shingled recording application)に対する有益性を達成することができる。端数データウェッジスペーシング回路300に類似した回路を用いることにより達成することができる利点の別の例として、本発明の様々な実施形態を、ビットパターン化された媒体(Bit Patterned Media)に関連して用いることができる。ビットパターン化された媒体では、サーボウェッジ間の端数データ期間を収容する一方で、これらのデータアイランドに対する位相ロックを達成することが必要とされる場合がある。本明細書において提供された開示に基づいて、当業者であれば、上述した利点に加えて、又はそれに代えて、図3に関連して検討した回路に類似した回路を用いることにより達成することができる種々の他の利点を認識するであろう。
【0036】
端数データウェッジスペーシング回路300の動作の一例として、サーボクロック乗数は34であり、データクロック乗数は46である。クロック乗算器回路361及びクロック乗算器回路381を用いてサーボクロック313の位相及び周波数をロックして、SAM間期間あたりのサーボクロック313の期間が正確に10,000個になる(すなわちSAM間期待カウントが10,000である)ように強制する。このディスクロックは、ユーザーデータ領域のいずれの側においてもサーボウェッジに対する未加工データクロック383の位相ドリフトを回避するために間隔を強制する。これを行うために、未加工データクロック383はSAM間期間あたり正確に13,529と14/34個の期間(すなわち、10,000*46/34=13,529.4118)を有する。
【0037】
これは、未加工データクロック383に対し+14/34倍の位相調整を実行して、SAMFOUND信号315がアサートされるたびに位相調整済みデータクロック399をもたらすことによって達成することができる。位相調整済みデータクロック399を用いることによって、読取りチャネル回路の一部として含まれるデータ処理回路はデータビットカウンターを用いることができる。データビットカウンターは、毎13529クロック期間を循環して、前のサーボウェッジに対する現在のデータクロック期間の位置を監視する。
【0038】
データクロック位相制御回路397は通常、2の累乗(すなわち、1、2、4、8、16、32、64、128...)にアライメントされた分解能を有するように設計される。一例示の実施形態では、データクロック位相制御回路397の分解能はT/64である(すなわち、位相調整済みデータクロック399は、未加工データクロック383の期間の1/64のインクリメントで調整することができる)。そのような場合、14/34倍の位相シフトはnT/64のインクリメントで表されなくてはならない。この場合、14/34倍は26T/64に最も近い。いくつかの場合、サーボウェッジごとの平均に対し行われる必要がある14/34T調整を追跡するように単純なデジタル回路を設計することができ、位相調整済みデータクロック399に適用される実際の位相調整量はこの値から丸められることに留意されたい。
【0039】
複数の連続サーボウェッジによる上述した例に従って、以下の表は、各連続サーボウェッジの終了時に適用される位相オフセットの進行を示している。
【0040】
【表1】

Servo Wedge:サーボウェッジ数
Modulus Output:モジュラス出力391
Modified Out put:変更された出力395
Cumulative Data Clock Phase Adjustment Applied to Phase Adjusted Data Clock 399:位相調整済みデータクロック399に適用された累積データクロック位相調整
Wrapped Around:循環
【0041】
そのような端数ロックを用いることによって、位相調整済みデータクロック399及びサーボクロック313について位相ロックを達成することができる。このためのコスト
【0042】
図4を見ると、タイミング図400が端数データウェッジスペーシング回路300の一例示の動作を示している。タイミング図400によれば、未加工データクロック383及びサーボクロック313は異なる周波数で動作している。セクターアドレスマークが見つかると、SAMFOUND信号315がアサートされる。サーボクロック313のクロックエッジ410に同期してSAMFOUND信号315がアサートされると、データクロック位相制御回路397は位相調整済みデータクロック399を位相量420だけ位相シフトする。位相量420は変更された出力395によって示される量に対応する。
【0043】
図5を見ると、流れ図500が本発明のいくつかの実施形態による端数データウェッジスペーシングの方法を示している。流れ図500によれば、セクターアドレスマークが特定されているか否かが判断される(ブロック505)。セクターアドレスマークを特定するための当該技術分野において既知の任意の手法を用いることができる。セクターアドレスマークが特定されている場合(ブロック505)、サーボウェッジ間で生じているクロック数を示すクロックカウント出力が、SAM間期待カウントと比較され、周波数誤差が求められる(ブロック510)。周波数誤差率が、周波数誤差に基づいて計算される(ブロック515)。周波数誤差率は、以下の式に従って計算することができる。
周波数誤差率=周波数誤差351/SAM間期待カウント
周波数誤差率に基づいて、基準クロックからサーボクロック及び未加工データクロックの双方が生成される(ブロック520)。サーボクロックは、以下の式で示すように、基準クロックと、周波数誤差率に対応する値とを乗算することによって生成することができる。
サーボクロック=サーボクロック乗数*[基準クロック*(1+周波数誤差率)]
基準クロックは、サーボウェッジからの情報を用いて生成されたクロックと位相及び周波数がアライメントされる。サーボクロック乗数は、サーボクロックをもたらす基準クロックの周波数の規定の倍数である。いくつかの場合、サーボクロック乗数はプログラムを通じて可変とすることもできるし、固定とすることもできる。例えば、サーボクロック313について1.02GHzクロックが所望され、基準クロック363が30MHzクロックである場合、サーボクロック乗数は34(すなわち1.02GHz/30MHz)である。サーボクロック乗数は整数値である必要はなく、小数成分も同様に含むことができることに留意すべきである。
【0044】
未加工データクロックは、基準クロックを、周波数誤差率に対応する値と乗算し、データ対サーボクロック比と乗算することによって生成することができる。データ対サーボクロック比は連続サーボウェッジ間のデータ領域内のデータの周波数と、サーボデータ領域の情報の周波数との期待される比であり、以下の式によって表される。
データ対サーボクロック比=データ領域の周波数/サーボデータセクターの周波数
以下の式は未加工データクロックをもたらす。
未加工データクロック=データクロック乗数*[基準クロック*(1+周波数誤差率)*データ対サーボクロック比]
サーボクロック及び未加工データクロックの双方は基準クロックから生成されるので、ディスククロックロックが達成される。
【0045】
加えて、モジュラス出力が更新される(ブロック540)。モジュラス出力は、未加工データクロックがセクターアドレスマーク信号のアサートからオフセットしている未加工データクロックの期間の端数値を示す。モジュラス出力は、位相シフト回路が収容することができるのと同じステップサイズにするように丸めることができる(ブロック545)。丸め値は変更された出力として位相シフト回路に提供される。次に、未加工データクロックは変更された出力に対応する量だけ位相シフトされ、位相調整済みデータクロックがもたらされる(ブロック550)。
【0046】
上記のアプリケーションにおいて検討された様々なブロックは、他の機能とともに集積回路において実施することができることに留意すべきである。そのような集積回路は、所与のブロック、システム、若しくは回路の機能のすべて、又はブロック、システム、若しくは回路のサブセットのみを含むことができる。また、ブロック、システム、又は回路の要素を複数の集積回路にわたって実装することができる。そのような集積回路は、限定ではないが、モノリシック集積回路、フリップチップ集積回路、マルチチップモジュール集積回路、及び/又は混合信号集積回路を含む、当該技術分野において既知の任意のタイプの集積回路とすることができる。本明細書において検討されたブロック、システム、又は回路の様々な機能を、ソフトウェア又はファームウェアのいずれでも実施することができることにも留意すべきである。いくつかのそのような場合、システム、ブロック、又は回路全体を、そのソフトウェア等価物又はファームウェア等価物を用いて実施することができる。他の場合、所与のシステム、ブロック、又は回路の一部分をソフトウェア又はファームウェアに実装することもできる一方、他の部分はハードウェアに実装される。
【0047】
結論として、本発明はデータ処理のための新規なシステム、デバイス、方法、及び構成を提供する。本発明の1つ又は複数の実施形態の詳細な説明が上記で与えられたが、本発明の趣旨を変えることなく、様々な代替形態、変更形態、及び均等物が当業者には明らかとなろう。したがって、上記の説明は本発明の範囲を限定するものとして解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって規定される。

【特許請求の範囲】
【請求項1】
クロック生成システムであって、
基準クロックを第1の乗数と乗算して第1のドメインクロックをもたらすように動作可能な第1のクロック乗算器回路と、
該基準クロックを第2の乗数と乗算して第2のドメインクロックをもたらすように動作可能な第2のクロック乗算器回路と、
該第2のドメインクロックのエッジがトリガー信号からオフセットしている該第2のドメインクロックの端数量を示す値をもたらすように動作可能なモジュラス累算器回路と、
該第2のドメインクロックを、該端数量に対応する位相量だけ位相シフトするように動作可能なデータクロック位相制御回路と、
を備える、クロック生成システム。
【請求項2】
サーボウェッジ及びユーザーデータ領域を含むストレージ媒体を更に備え、
該第1のドメインクロックは該サーボウェッジ内のデータの周波数に対応し、該第2のドメインクロックは該ユーザーデータ領域内のデータの周波数に対応する、請求項1に記載のクロック生成システム。
【請求項3】
サーボウェッジはセクターアドレスマークを含み、該トリガー信号は該セクターアドレスマークの特定に少なくとも部分的に基づいてアサートされる、請求項2に記載のクロック生成システム。
【請求項4】
トリガー信号は、該第1のドメインクロックに同期してアサートされる、請求項1に記載のクロック生成システム。
【請求項5】
端数量を示す該値を、該データクロック位相制御回路によって実施可能なステップサイズに合わせるように変更し、該端数量に対応する該位相量をもたらすように動作可能な丸め及びスケーリング回路を更に備える、請求項1に記載のクロック生成システム。
【請求項6】
位相量は第1の位相量であり、該データクロック位相制御回路は、該第2のドメインクロックを第2の位相量だけ位相シフトし、続いて該第2のドメインクロックを第3の位相量だけ位相シフトするように動作可能であり、該第2の位相量及び該第3の位相量を結合すると該第1の位相量がもたらされる、請求項1に記載のクロック生成システム。
【請求項7】
システムはストレージデバイスの一部として実装される、請求項1に記載のクロック生成システム。
【請求項8】
ストレージデバイスはハードディスクドライブである、請求項7に記載のクロック生成システム。
【請求項9】
システムは集積回路として実装される、請求項1に記載のクロック生成システム。
【請求項10】
マルチドメインクロックを生成する方法であって、
トリガー信号を受信すること、
該トリガー信号に少なくとも部分的に基づき、期待カウントと実際のカウントとの間の差に基づいて周波数誤差を計算すること、
基準クロックを、第1の乗数及び該周波数誤差から導出された誤差率と乗算することであって、第1のドメインクロックをもたらす、乗算すること、
該基準クロックを第2の乗数及び該誤差率と乗算することであって、第2のドメインクロックをもたらす、乗算すること、
該第2のドメインクロックのエッジが該トリガー信号からオフセットしている該第2のドメインクロックの端数量を求めること、並びに
該第2のドメインクロックを、該端数量に対応する位相量だけ位相シフトすること、
を含む、マルチドメインクロックを生成する方法。
【請求項11】
ストレージ媒体からのデータにアクセスすることであって、該ストレージ媒体はサーボウェッジ及びユーザーデータ領域を含み、該第1のドメインクロックは該サーボウェッジ内のデータの周波数に対応し、該第2のドメインクロックは該ユーザーデータ領域内のデータの周波数に対応する、アクセスすることを更に含み、
該トリガー信号は該サーボウェッジからアクセスされたデータに基づいて受信される、請求項10に記載の方法。
【請求項12】
サーボウェッジはセクターアドレスマークを含み、該トリガー信号は、該セクターアドレスマークの特定に少なくとも部分的に基づいてアサートされる、請求項11に記載の方法。
【請求項13】
トリガー信号は、該第1のドメインクロックに同期して受信される、請求項10に記載の方法。
【請求項14】
端数量を、該位相シフトを適用するデータクロック位相制御回路によって実施可能なステップサイズに合わせるように変更することであって、該端数量に対応する該位相量をもたらす、変更すること、
を更に含む、請求項10に記載の方法。
【請求項15】
位相量は第1の位相量であり、該位相シフトを実行するデータクロック位相制御回路は、該第2のドメインクロックを第2の位相量だけ位相シフトし、続いて該第2のドメインクロックを第3の位相量だけ位相シフトするように動作可能であり、該第2の位相量及び該第3の位相量を結合すると該第1の位相量がもたらされる、請求項10〜14のいずれか一に記載の方法。
【請求項16】
データストレージデバイスであって、
サーボウェッジ及びユーザーデータ領域を含むストレージ媒体と、
該ストレージ媒体に対して配置され、該ストレージ媒体からの情報を感知するように動作可能な読取りヘッドと、
読取りチャネル回路であって、
基準クロックを第1の乗数と乗算して第1のドメインクロックをもたらすように動作可能な第1のクロック乗算器回路であって、該第1のドメインクロックは該サーボウェッジからの該情報の周波数に対応する、第1のクロック乗算器回路と、
該基準クロックを第2の乗数と乗算して第2のドメインクロックをもたらすように動作可能な第2のクロック乗算器回路であって、該第2のドメインクロックは該ユーザーデータ領域からの該情報の周波数に対応する、第2のクロック乗算器回路と、
該第2のドメインクロックのエッジがトリガー信号からオフセットしている該第2のドメインクロックの端数量を示す値をもたらすように動作可能なモジュラス累算器回路と、
該第2のドメインクロックを、該端数量に対応する位相量だけ位相シフトするように動作可能なデータクロック位相制御回路と、
を備える読取りチャネル回路と、
を備える、データストレージデバイス。
【請求項17】
サーボウェッジはセクターアドレスマークを含み、該トリガー信号は、該セクターアドレスマークの特定に少なくとも部分的に基づいてアサートされる、請求項16に記載のストレージデバイス。
【請求項18】
トリガー信号は、該第1のドメインクロックに同期してアサートされる、請求項17に記載のストレージデバイス。
【請求項19】
端数量を示す該値を、該データクロック位相制御回路によって実施可能なステップサイズに合わせるように変更し、該端数量に対応する該位相量をもたらすように動作可能な丸め及びスケーリング回路を更に備える、請求項16に記載のストレージデバイス。
【請求項20】
位相量は第1の位相量であり、該データクロック位相制御回路は、該第2のドメインクロックを第2の位相量だけ位相シフトし、続いて該第2のドメインクロックを第3の位相量だけ位相シフトするように動作可能であり、該第2の位相量及び該第3の位相量を結合すると該第1の位相量がもたらされる、請求項16に記載のストレージデバイス。

【図1a】
image rotate

【図1b】
image rotate

【図1c】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate


【公開番号】特開2013−69398(P2013−69398A)
【公開日】平成25年4月18日(2013.4.18)
【国際特許分類】
【出願番号】特願2012−68651(P2012−68651)
【出願日】平成24年3月26日(2012.3.26)
【出願人】(508243639)エルエスアイ コーポレーション (124)
【Fターム(参考)】