スパッタリング装置および半導体装置製造方法
【課題】半導体装置基板のスパッタリングプロセスで特に周辺部に付着するパーティクルを抑制できるスパッタリング装置および半導体装置製造方法を提供する。
【解決手段】スパッタリング装置は、真空処理室1内に、ステージ2と、ターゲット4と、デポリング8と、カバーリング7とを備える。またプラズマ発生手段と、ステージ2に静電チャック作用を発生させる直流電源3と、ターゲット4のコンディショニング時にステージ2全体をプラズマから遮蔽して保護するシャッターディスク9と、クリーニング時にステージ2の基板設置面のみを覆ってプラズマから保護する保護ディスク12とを備える。保護ディスク12が上記サイズであることにより、ステージ2の側壁とデポリング8との間の余剰な成膜物も除去が可能となる。
【解決手段】スパッタリング装置は、真空処理室1内に、ステージ2と、ターゲット4と、デポリング8と、カバーリング7とを備える。またプラズマ発生手段と、ステージ2に静電チャック作用を発生させる直流電源3と、ターゲット4のコンディショニング時にステージ2全体をプラズマから遮蔽して保護するシャッターディスク9と、クリーニング時にステージ2の基板設置面のみを覆ってプラズマから保護する保護ディスク12とを備える。保護ディスク12が上記サイズであることにより、ステージ2の側壁とデポリング8との間の余剰な成膜物も除去が可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置基板に金属膜を堆積させるスパッタリング装置および半導体装置製造方法に関する。
【背景技術】
【０００２】
半導体装置を製造するスパッタリングプロセスでは、超高真空状態に保たれた真空室にて、半導体装置基板（以下、単に基板ともいう）をステージに載せ、この基板に対向する形で金属ターゲットを設置し、Ａｒのような不活性ガスを供給しながら、基板と金属ターゲット間で、直流もしくは高周波プラズマ放電させることで、金属ターゲットのスパッタリングを行い、基板上に金属膜を堆積させる。
【０００３】
近年、半導体装置の微細化に伴い、スパッタリング処理を施す基板の表面形状も、段差の大きい（アスペクト比の高い）形状となってきており、かかる表面への均一な膜の堆積が求められている。この要求に対し、ステージ側でも高周波を印加して、基板近傍に垂直な電界を形成することで、金属ターゲットからスパッタリングされた金属イオン成分を、半導体装置基板に引き込む技術が主流となっている。
【０００４】
基板をステージに固定するためには、従来は基板周辺を物理的にステージに押さえる保持具（クランプ）を用いていたが、近年は、基板に造り込んだ半導体装置の取れ数を出来るだけ多くするために、クランプを用いずに静電気によって基板の裏面を吸着する静電チャック方式を用いることが主流である。
【０００５】
一般的なスパッタリング装置の構成を図４に示す。真空処理室１に、静電チャック機能を備えたステージ２とターゲット４とを備えている。ステージ２には高周波バイアスが印加可能としている。またターゲット４からのスパッタ膜が真空処理室１に付着しないよう保護するためのカバーリング７およびデポリング８を備えている。
【０００６】
さらに、ターゲット４表面の変質層のスパッタリング除去を前処理として行う際にステージ２表面を保護するシャッターディスク９を備えている。このシャッターディスク９は水平方向に駆動可能であり、ステージ２の上下動と連動してステージ２表面上に基板同様な搭載が可能である。場合によっては、段差被覆性を向上するためにプラズマ密度を制御するRF・DC印加が可能なコイル１０が備えられる。
【０００７】
真空処理室１内には、上述のカバーリング７およびデポリング８を備えていても基板周辺に金属材料からなる膜が堆積することになるが、成膜処理を重ねる事で膜が剥がれてパーティクル源となることから、処理後の半導体装置基板１１を真空処理室１から搬出した後に、真空処理室１内に余剰に堆積した膜を除去する手法が提案されている。たとえば特許文献１に、静電チャック面を保護するためにダミー基板を載せて膜を除去する手法が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−２１２７２４公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年の半導体装置の微細化に伴い、処理中に半導体装置基板に付着するパーティクルサイズについても、より微細なパーティクルの抑制が求められている。上述した従来のスパッタリングプロセスにおいても、基板周辺に微細なパーティクルが発生しており、これが半導体装置の出来栄えに影響し、歩留まり低下の要因となっている。
【００１０】
本発明は、上記問題に鑑み、半導体装置基板のスパッタリングプロセスにおいて特に周辺部に付着するパーティクルを抑制できるスパッタリング装置および半導体装置製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明のスパッタリング装置は、真空処理室内に、半導体装置基板を保持する静電チャック機能を備えるステージと、前記ステージと対向に設置された金属ターゲットと、前記ステージの側壁に沿って設置された第１のカバーリングと、前記第１のカバーリングと前記真空処理室の内面との隙間を覆う第２のカバーリングとを備えるとともに、前記ステージと前記金属ターゲットとの間にプラズマを発生させるプラズマ発生手段と、前記ステージに静電チャック作用を発生させるための直流電源と、前記金属ターゲットのコンディショニング時に前記ステージ全体をプラズマから遮蔽して保護するシャッターディスクと、前記真空処理室内のクリーニング時に前記ステージの基板設置面のみを覆ってプラズマから保護する保護ディスクとを備えたことを特徴とする。
【００１２】
本発明者らが、基板周辺のパーティクルについて発生原因を調べたところ、ステージ側壁に膜残りが認められ、これが成膜処理を繰り返すことで膜剥がれを起こし、パーティクル源になっていることがわかった。これは従来、処理室内の余剰な膜を除去する過程で、ステージ表面（静電チャック面）を保護する目的で用いるダミー基板が半導体装置基板と同一サイズであることに起因している。
【００１３】
一般的にステージは、成膜処理時に膜が付着しないように半導体装置基板よりも小さいサイズにて設計している。このため、半導体装置基板と同一サイズのダミー基板を用いると、ステージの側壁はダミー基板の影となり、プラズマの回り込みが弱く、膜除去が困難な状況になり、膜が残ってしまう。これが徐々に堆積していくことで膜はがれとなり、パーティクル源になっていると推測される。
【００１４】
上記の本発明のスパッタリング装置では、真空処理室内のクリーニング時に用いる保護ディスク（従来のダミー基板に相当する）を、ステージの基板設置面（静電チャック面）のみを覆うサイズとしたことにより、ステージの側壁、つまり第１のカバーリングとの境界部分が保護ディスクの影となることを回避することができ、この部分を十分にプラズマに晒して、付着物を効果的に除去することが可能となる。よって、付着物が堆積してなる膜のはがれ、それにより半導体装置基板の周辺に発生する微細なパーティクルの抑制が可能になる。
【００１５】
前記真空処理室に、前記シャッターディスクおよび保護ディスクを互いに上下に格納する格納部と、前記シャッターディスクおよび保護ディスクを前記ステージに対して搬送する機構とを有することが好ましい。
【００１６】
前記保護ディスクは不導体材料で形成されていることを特徴とする。不導体材料とは、プラズマに晒されてもパーティクル源や汚染源になりにくいセラミック等の不導体材料を言う。
【００１７】
本発明の半導体装置製造方法は、上記のスパッタリング装置を用いて、半導体装置基板に金属膜を堆積させることを特徴とする。具体的には、半導体装置基板に対し所定の成膜処理を施す成膜処理工程間で、保護ディスクをステージ上に設置し、真空処理室内のクリーニングを行う。
【発明の効果】
【００１８】
本発明のスパッタリング装置によれば、保護ディスクでステージの基板設置面のみを保護した状態で真空処理室内のクリーニングを行うことにより、ステージの側壁を十分にプラズマに晒して、付着物を効果的に除去することが可能となる。
【００１９】
これにより、付着物が堆積してなる膜の形成、膜はがれ、半導体装置基板の周辺に発生する微細なパーティクルの抑制が可能になるほか、半導体装置基板の成膜時に静電チャック不良による温度制御の不具合が発生することや、絶縁破壊の原因となる異常放電の発生を抑制することができる。よって、このスパッタリング装置を用いて半導体装置基板に堆積させる金属膜を安定に成膜できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態におけるスパッタリング装置の構成図
【図２】図１のスパッタリング装置における処理フローを示す図
【図３】図２の処理フローにおけるスパッタリング装置およびその一部を示す図
【図４】従来のスパッタリング装置の構成図
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図面を用いて説明する。
図１に示すスパッタリング装置において、１は真空処理室、２は静電チャック機能を発揮するステージ、３はステージ２に静電チャックを発生させるための直流電源、４はターゲット、５はターゲット４に印加する高周波電源、６はステージ２にバイアスを印加する高周波電源である。７はカバーリング、８はデポリング、９はシャッターディスク、１０はコイル、１１は半導体装置基板、１２は保護ディスクである。
【００２２】
以下、詳細に説明する。真空処理室１内には、ステージ２と、このステージ２と対向するターゲット４と備えている。ターゲット４は、半導体装置基板１１に堆積させる堆積物、例えば配線材となるＣｏ、Ｎｉ、Ａｌ、Ｃｕを表面に予め堆積している。
【００２３】
ステージ２は、上下方向に移動自在に構成されており、バイアス印加できる高周波電源６（あるいは直流電源）と、ステージ２に静電チャックを発生させるための直流電源３とを備えている。ステージ２は、基板設置部２ａが他の部分よりも小径をなす段差形状をしている。特許請求の範囲に記載したステージ２はここでは基板設置部２ａに該当する。基板設置部２ａの直径は処理対象の半導体装置基板１１の直径よりもやや小さい。
【００２４】
ステージ２の周囲には、ターゲット４からの金属材料が真空処理室１の内壁等の目的外の部分に付着しないように保護するためのカバーリング７およびデポリング８を備えている。デポリング８は、ステージ２の基板設置部２ａの側壁に沿うように段差部に取り付けられている。カバーリング７はデポリング３の周辺部を覆って取り付けられており、真空処理室１の内面に周方向に沿って形成されたリング状の凸部１ａに係合してデポリング８・凸部１ａ間の隙間を覆い得る。
【００２５】
半導体装置基板１１は、水平方向に駆動可能であって（搬送機構は図示せず）、ステージ２の上下動と連動してステージ２の表面上に搭載が可能であるとともに、格納部Ｄ１を介して装置外との間で搬入搬出されるようになっている。
【００２６】
シャッターディスク９は、ターゲット４表面の変質層のスパッタリング除去を前処理として行う際にステージ２の表面を保護するために用いるものであって、通常は格納部Ｄ２に格納されているが、水平方向に駆動可能であり（搬送機構は図示せず）、ステージ２の上下動と連動してステージ２の表面上に半導体装置基板１１と同様に搭載が可能である。シャッターディスク９の直径は、半導体装置基板１１の直径と同じ、あるいは、カバーリング７の内径と同じとされる。シャッターディスク９の材料には、一般的には、真空処理室と同じアルミニウムを用いる。
【００２７】
格納部Ｄ２には、真空処理室１のクリーニング時にステージ２の表面を保護するために用いる専用の保護ディスク１２も格納されており、この保護ディスク１２もシャッターディスク９と同様に水平方向に駆動可能である。従来のダミー基板と同じ役割を担う専用の保護ディスク１２を装置内に保有させ、併せてこの保護ディスク１２のための搬送機構を備えたものである。
【００２８】
図示したように、格納部Ｄ２は、シャッターディスク９と保護ディスク１２とを二段にして格納するように構成されており、これにより装置設置面積の縮小化が図られている。
搬送機構としては、シャッターディスク９もしくは保護ディスク１２を、格納部Ｄ２から引き出しもしくは格納するために、上下駆動、回転機構、水平方向への伸縮機構を備えた搬送ロボットを備える。ステージ２も、上下駆動の機構を備え、前記搬送ロボットにより搬送もしくは搬出がなされるシャッターディスク９もしくは保護ディスク１２を受け渡し可能な位置まで下降する。保護ディスク１２のサイズ等については後述する。
【００２９】
その他、ターゲット４に印加する高周波電源５（あるいは直流電源）、段差被覆性を向上するためにプラズマ密度を制御する高周波あるいは直流印加が可能なコイル１０を備えている。
【００３０】
上記のスパッタリング装置の動作を図２を用いて説明する。
図２（ａ）に示すように、基板処理に先立つ前処理を行うべく、ステージ２を一旦下げて、シャッターディスク９をステージ２の上方に搬送し、ステージ２を上昇させて、シャッターディスク９をステージ２表面に設置する。
【００３１】
次に、図２（ｂ）に示すように、真空度、Ａｒ流量、ターゲット４の電力値を所定の条件に調整して、プラズマＰを発生させ、シャッターディスク９に対してスパッタリングを行うことで、ターゲット４表面の変質層を除去する。
【００３２】
スパッタリング終了後、図２（ｃ）に示すように、ステージ２の位置を下げ、シャッターディスク９を格納部に格納する。一方で半導体装置基板１１を格納部に搬入する。
その後、図２（ｄ）に示すように、半導体装置基板１１をステージ２の上方に搬送し、ステージ２を上昇させて、半導体装置基板１１をステージ２表面に設置する。そして、ステージ２に所定の電圧を印加して半導体装置基板１１を静電チャックによりステージ２に固定する。この固定は半導体装置基板１１の温度を安定に制御するためである。
【００３３】
次に、真空度、Ａｒ流量、ターゲット４の電流値、バイアス電力、コイル電流を所定の条件に調整して、プラズマＰを発生させ、スパッタリングすることで、半導体装置基板１１にターゲット４の金属材料を堆積する成膜処理を行う。
【００３４】
成膜処理の終了後、図２（ｅ）に示すように、真空処理室１内を一旦排気し、半導体装置基板１１を格納部Ｄ１を通じて搬出搬入する。
その後、図２（ｄ）、図２（ｅ）に示す動作を繰り返して、複数枚の半導体装置基板１１を処理していく。
【００３５】
一定枚数の半導体装置基板１１の処理の終了後、図２（ｆ）に示すように、保護ディスク１２をシャッターディスク９と同様にしてステージ２表面に搬送、設置する。その後、Ａｒのような不活性ガスを導入し、真空度を調整した後、高周波電源６（図１参照）より所定の電力を印加してステージ２近傍にプラズマＰを発生させる。この時、ターゲット４には電力を印加しない。
【００３６】
この図２（ｆ）に示す処理は、上記のように複数枚の成膜処理が終了する毎に行ってもよいし、１枚毎、あるいはロット終了毎でもよく、任意に選択が可能である。図２（ｆ）に示す処理の後は図２（ｄ）、図２（ｅ）に示す動作に戻る。
【００３７】
図３（ａ）は図２（ｄ）と同じ段階のスパッタリング装置を示し、図３（ｂ）は同装置におけるステージ２の外周部を拡大して示している。
半導体装置基板１１の処理を継続する間に、カバーリング７とデポリング８の各上面、および、デポリング８とステージ２との隙間に、スパッタリングに伴う堆積膜１３が付着する。
【００３８】
この堆積物１３の付着、蓄積は、処理を繰り返すほど多くなり、ある程度多くなると半導体装置基板１１とステージ２との間に入り込み、静電チャックできなくなる。半導体装置基板１１がステージ２から浮き上がるほどに堆積物１３が蓄積する前であっても、スパッタ粒子が反射などにより半導体装置基板１１とステージとの間に回りこみやすくなり、静電吸着力が弱まり、静電チャックできなくなる。このように静電チャックできなくなることが、温度制御の不具合、あるいは、被堆積物１３が剥がれてパーティクル溌塵の要因になることがある。
【００３９】
加えて、ステージ２とカバーリング７との絶縁の役割を果たすデポリング８の表面に、金属材料からなる堆積膜１３が継続的に形成されることにより、絶縁破壊の原因となり、異常放電が発生するトラブルも発生する。
【００４０】
図３（ｃ）は図２（ｆ）と同じ段階のスパッタリング装置を示し、図３（ｄ）は同装置におけるステージ２の外周部を拡大して示している。
この段階のプラズマ処理は、上述のように、保護ディスク１２をステージ２表面に設置した後、Ａｒ（あるいはＨｅ）のような不活性ガス雰囲気において、ステージ２に印加する高周波電源６を用いてプラズマ放電をたてるというものである。
【００４１】
保護ディスク１２を設置するのは、ステージ２の表面がプラズマに晒されないようにカバーするためである。ステージ２表面は静電チャックできるように絶縁膜で覆われているのであるが、この絶縁膜がプラズマによりピンホール発生などのダメージを受けることがあり、通常のスパッタリング処理時、つまりステージ２上に半導体装置基板１１を設置してのスパッタリング処理時にこの部分から電子が流れ込むと、半導体装置基板１１を正常に静電チャックしなくなるため、ステージ２表面のダメージを防ぐためにカバーしている。
【００４２】
保護ディスク１２のサイズは、ステージ２における直接接触する部分、つまり、基板設置部２ａの表面の直径と同一としている。これにより、ステージ１の基板設置部２ａの側壁は保護ディスク１２でカバーされることなく、集中してプラズマに晒されることになり、図示するように、ステージ２とデポリング８との間の隙間に堆積した堆積物１３も十分にスパッタリング除去することができる。
【００４３】
保護ディスク１２は、アルミナやイットリアのような不導体材料を用いるのが好ましい。従来のダミー基板のようなＳｉ基板を用いると、プラズマによりＳｉ表面がスパッタリングされ、新たなパーティクルの発生源となるおそれがあるためである。
【００４４】
また保護ディスク１２はメンテナンス時に洗浄するのが好ましい。さらに、保護ディスク１２は、図１に示した格納部Ｄ２において上段に格納するのが好ましい。パーティクル等による影響を小さくできるからである。シャッターディスク９との間に仕切り板等を設置すれば上下どちらに設置しても構わない。
【００４５】
以上説明したように、本発明のスパッタリング装置によれば、半導体装置基板１１の処理を繰り返す間にステージ２の側壁に付着し堆積した不要な膜を十分に除去することができ、静電チャック不良による温度制御の不具合、パーティクル発生を抑えることが可能であり、かつ、絶縁破壊の原因となり異常放電が発生するトラブルも解消できる。
【００４６】
このため、本発明のスパッタリング装置において、半導体装置基板に所定の膜を堆積する処理工程間で、保護ディスクをステージ上に設置して真空処理室内のクリーニングを行うことにより；より詳細には、上述のように、シャッターディスクでステージをプラズマから保護しながら金属ターゲットをコンディショニングする工程と、ステージ上に設置した半導体装置基板に前記金属ターゲットからの金属を堆積する工程と、保護ディスクでステージをプラズマから保護しながら真空処理室内をクリーニングする工程とを行うことにより、半導体装置基板に配線となるＣｏ、Ｎｉ、Ａｌ、Ｃｕ等の金属を安定に堆積して、半導体装置を製造することができる。
【産業上の利用可能性】
【００４７】
本発明にかかるスパッタリング装置および半導体装置製造方法は、パーティクル改善等に有効であるため、半導体装置基板を静電チャックするステージの側壁に成膜材料が堆積するような半導体製造設備で有用である。
【符号の説明】
【００４８】
１ 真空処理室
２ ステージ
３ 直流電源
４ ターゲット
７ カバーリング
８ デポリング
９ シャッターディスク
１１ 半導体装置基板
１２ 保護ディスク
【技術分野】
【０００１】
本発明は、半導体装置基板に金属膜を堆積させるスパッタリング装置および半導体装置製造方法に関する。
【背景技術】
【０００２】
半導体装置を製造するスパッタリングプロセスでは、超高真空状態に保たれた真空室にて、半導体装置基板（以下、単に基板ともいう）をステージに載せ、この基板に対向する形で金属ターゲットを設置し、Ａｒのような不活性ガスを供給しながら、基板と金属ターゲット間で、直流もしくは高周波プラズマ放電させることで、金属ターゲットのスパッタリングを行い、基板上に金属膜を堆積させる。
【０００３】
近年、半導体装置の微細化に伴い、スパッタリング処理を施す基板の表面形状も、段差の大きい（アスペクト比の高い）形状となってきており、かかる表面への均一な膜の堆積が求められている。この要求に対し、ステージ側でも高周波を印加して、基板近傍に垂直な電界を形成することで、金属ターゲットからスパッタリングされた金属イオン成分を、半導体装置基板に引き込む技術が主流となっている。
【０００４】
基板をステージに固定するためには、従来は基板周辺を物理的にステージに押さえる保持具（クランプ）を用いていたが、近年は、基板に造り込んだ半導体装置の取れ数を出来るだけ多くするために、クランプを用いずに静電気によって基板の裏面を吸着する静電チャック方式を用いることが主流である。
【０００５】
一般的なスパッタリング装置の構成を図４に示す。真空処理室１に、静電チャック機能を備えたステージ２とターゲット４とを備えている。ステージ２には高周波バイアスが印加可能としている。またターゲット４からのスパッタ膜が真空処理室１に付着しないよう保護するためのカバーリング７およびデポリング８を備えている。
【０００６】
さらに、ターゲット４表面の変質層のスパッタリング除去を前処理として行う際にステージ２表面を保護するシャッターディスク９を備えている。このシャッターディスク９は水平方向に駆動可能であり、ステージ２の上下動と連動してステージ２表面上に基板同様な搭載が可能である。場合によっては、段差被覆性を向上するためにプラズマ密度を制御するRF・DC印加が可能なコイル１０が備えられる。
【０００７】
真空処理室１内には、上述のカバーリング７およびデポリング８を備えていても基板周辺に金属材料からなる膜が堆積することになるが、成膜処理を重ねる事で膜が剥がれてパーティクル源となることから、処理後の半導体装置基板１１を真空処理室１から搬出した後に、真空処理室１内に余剰に堆積した膜を除去する手法が提案されている。たとえば特許文献１に、静電チャック面を保護するためにダミー基板を載せて膜を除去する手法が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−２１２７２４公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年の半導体装置の微細化に伴い、処理中に半導体装置基板に付着するパーティクルサイズについても、より微細なパーティクルの抑制が求められている。上述した従来のスパッタリングプロセスにおいても、基板周辺に微細なパーティクルが発生しており、これが半導体装置の出来栄えに影響し、歩留まり低下の要因となっている。
【００１０】
本発明は、上記問題に鑑み、半導体装置基板のスパッタリングプロセスにおいて特に周辺部に付着するパーティクルを抑制できるスパッタリング装置および半導体装置製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明のスパッタリング装置は、真空処理室内に、半導体装置基板を保持する静電チャック機能を備えるステージと、前記ステージと対向に設置された金属ターゲットと、前記ステージの側壁に沿って設置された第１のカバーリングと、前記第１のカバーリングと前記真空処理室の内面との隙間を覆う第２のカバーリングとを備えるとともに、前記ステージと前記金属ターゲットとの間にプラズマを発生させるプラズマ発生手段と、前記ステージに静電チャック作用を発生させるための直流電源と、前記金属ターゲットのコンディショニング時に前記ステージ全体をプラズマから遮蔽して保護するシャッターディスクと、前記真空処理室内のクリーニング時に前記ステージの基板設置面のみを覆ってプラズマから保護する保護ディスクとを備えたことを特徴とする。
【００１２】
本発明者らが、基板周辺のパーティクルについて発生原因を調べたところ、ステージ側壁に膜残りが認められ、これが成膜処理を繰り返すことで膜剥がれを起こし、パーティクル源になっていることがわかった。これは従来、処理室内の余剰な膜を除去する過程で、ステージ表面（静電チャック面）を保護する目的で用いるダミー基板が半導体装置基板と同一サイズであることに起因している。
【００１３】
一般的にステージは、成膜処理時に膜が付着しないように半導体装置基板よりも小さいサイズにて設計している。このため、半導体装置基板と同一サイズのダミー基板を用いると、ステージの側壁はダミー基板の影となり、プラズマの回り込みが弱く、膜除去が困難な状況になり、膜が残ってしまう。これが徐々に堆積していくことで膜はがれとなり、パーティクル源になっていると推測される。
【００１４】
上記の本発明のスパッタリング装置では、真空処理室内のクリーニング時に用いる保護ディスク（従来のダミー基板に相当する）を、ステージの基板設置面（静電チャック面）のみを覆うサイズとしたことにより、ステージの側壁、つまり第１のカバーリングとの境界部分が保護ディスクの影となることを回避することができ、この部分を十分にプラズマに晒して、付着物を効果的に除去することが可能となる。よって、付着物が堆積してなる膜のはがれ、それにより半導体装置基板の周辺に発生する微細なパーティクルの抑制が可能になる。
【００１５】
前記真空処理室に、前記シャッターディスクおよび保護ディスクを互いに上下に格納する格納部と、前記シャッターディスクおよび保護ディスクを前記ステージに対して搬送する機構とを有することが好ましい。
【００１６】
前記保護ディスクは不導体材料で形成されていることを特徴とする。不導体材料とは、プラズマに晒されてもパーティクル源や汚染源になりにくいセラミック等の不導体材料を言う。
【００１７】
本発明の半導体装置製造方法は、上記のスパッタリング装置を用いて、半導体装置基板に金属膜を堆積させることを特徴とする。具体的には、半導体装置基板に対し所定の成膜処理を施す成膜処理工程間で、保護ディスクをステージ上に設置し、真空処理室内のクリーニングを行う。
【発明の効果】
【００１８】
本発明のスパッタリング装置によれば、保護ディスクでステージの基板設置面のみを保護した状態で真空処理室内のクリーニングを行うことにより、ステージの側壁を十分にプラズマに晒して、付着物を効果的に除去することが可能となる。
【００１９】
これにより、付着物が堆積してなる膜の形成、膜はがれ、半導体装置基板の周辺に発生する微細なパーティクルの抑制が可能になるほか、半導体装置基板の成膜時に静電チャック不良による温度制御の不具合が発生することや、絶縁破壊の原因となる異常放電の発生を抑制することができる。よって、このスパッタリング装置を用いて半導体装置基板に堆積させる金属膜を安定に成膜できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態におけるスパッタリング装置の構成図
【図２】図１のスパッタリング装置における処理フローを示す図
【図３】図２の処理フローにおけるスパッタリング装置およびその一部を示す図
【図４】従来のスパッタリング装置の構成図
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図面を用いて説明する。
図１に示すスパッタリング装置において、１は真空処理室、２は静電チャック機能を発揮するステージ、３はステージ２に静電チャックを発生させるための直流電源、４はターゲット、５はターゲット４に印加する高周波電源、６はステージ２にバイアスを印加する高周波電源である。７はカバーリング、８はデポリング、９はシャッターディスク、１０はコイル、１１は半導体装置基板、１２は保護ディスクである。
【００２２】
以下、詳細に説明する。真空処理室１内には、ステージ２と、このステージ２と対向するターゲット４と備えている。ターゲット４は、半導体装置基板１１に堆積させる堆積物、例えば配線材となるＣｏ、Ｎｉ、Ａｌ、Ｃｕを表面に予め堆積している。
【００２３】
ステージ２は、上下方向に移動自在に構成されており、バイアス印加できる高周波電源６（あるいは直流電源）と、ステージ２に静電チャックを発生させるための直流電源３とを備えている。ステージ２は、基板設置部２ａが他の部分よりも小径をなす段差形状をしている。特許請求の範囲に記載したステージ２はここでは基板設置部２ａに該当する。基板設置部２ａの直径は処理対象の半導体装置基板１１の直径よりもやや小さい。
【００２４】
ステージ２の周囲には、ターゲット４からの金属材料が真空処理室１の内壁等の目的外の部分に付着しないように保護するためのカバーリング７およびデポリング８を備えている。デポリング８は、ステージ２の基板設置部２ａの側壁に沿うように段差部に取り付けられている。カバーリング７はデポリング３の周辺部を覆って取り付けられており、真空処理室１の内面に周方向に沿って形成されたリング状の凸部１ａに係合してデポリング８・凸部１ａ間の隙間を覆い得る。
【００２５】
半導体装置基板１１は、水平方向に駆動可能であって（搬送機構は図示せず）、ステージ２の上下動と連動してステージ２の表面上に搭載が可能であるとともに、格納部Ｄ１を介して装置外との間で搬入搬出されるようになっている。
【００２６】
シャッターディスク９は、ターゲット４表面の変質層のスパッタリング除去を前処理として行う際にステージ２の表面を保護するために用いるものであって、通常は格納部Ｄ２に格納されているが、水平方向に駆動可能であり（搬送機構は図示せず）、ステージ２の上下動と連動してステージ２の表面上に半導体装置基板１１と同様に搭載が可能である。シャッターディスク９の直径は、半導体装置基板１１の直径と同じ、あるいは、カバーリング７の内径と同じとされる。シャッターディスク９の材料には、一般的には、真空処理室と同じアルミニウムを用いる。
【００２７】
格納部Ｄ２には、真空処理室１のクリーニング時にステージ２の表面を保護するために用いる専用の保護ディスク１２も格納されており、この保護ディスク１２もシャッターディスク９と同様に水平方向に駆動可能である。従来のダミー基板と同じ役割を担う専用の保護ディスク１２を装置内に保有させ、併せてこの保護ディスク１２のための搬送機構を備えたものである。
【００２８】
図示したように、格納部Ｄ２は、シャッターディスク９と保護ディスク１２とを二段にして格納するように構成されており、これにより装置設置面積の縮小化が図られている。
搬送機構としては、シャッターディスク９もしくは保護ディスク１２を、格納部Ｄ２から引き出しもしくは格納するために、上下駆動、回転機構、水平方向への伸縮機構を備えた搬送ロボットを備える。ステージ２も、上下駆動の機構を備え、前記搬送ロボットにより搬送もしくは搬出がなされるシャッターディスク９もしくは保護ディスク１２を受け渡し可能な位置まで下降する。保護ディスク１２のサイズ等については後述する。
【００２９】
その他、ターゲット４に印加する高周波電源５（あるいは直流電源）、段差被覆性を向上するためにプラズマ密度を制御する高周波あるいは直流印加が可能なコイル１０を備えている。
【００３０】
上記のスパッタリング装置の動作を図２を用いて説明する。
図２（ａ）に示すように、基板処理に先立つ前処理を行うべく、ステージ２を一旦下げて、シャッターディスク９をステージ２の上方に搬送し、ステージ２を上昇させて、シャッターディスク９をステージ２表面に設置する。
【００３１】
次に、図２（ｂ）に示すように、真空度、Ａｒ流量、ターゲット４の電力値を所定の条件に調整して、プラズマＰを発生させ、シャッターディスク９に対してスパッタリングを行うことで、ターゲット４表面の変質層を除去する。
【００３２】
スパッタリング終了後、図２（ｃ）に示すように、ステージ２の位置を下げ、シャッターディスク９を格納部に格納する。一方で半導体装置基板１１を格納部に搬入する。
その後、図２（ｄ）に示すように、半導体装置基板１１をステージ２の上方に搬送し、ステージ２を上昇させて、半導体装置基板１１をステージ２表面に設置する。そして、ステージ２に所定の電圧を印加して半導体装置基板１１を静電チャックによりステージ２に固定する。この固定は半導体装置基板１１の温度を安定に制御するためである。
【００３３】
次に、真空度、Ａｒ流量、ターゲット４の電流値、バイアス電力、コイル電流を所定の条件に調整して、プラズマＰを発生させ、スパッタリングすることで、半導体装置基板１１にターゲット４の金属材料を堆積する成膜処理を行う。
【００３４】
成膜処理の終了後、図２（ｅ）に示すように、真空処理室１内を一旦排気し、半導体装置基板１１を格納部Ｄ１を通じて搬出搬入する。
その後、図２（ｄ）、図２（ｅ）に示す動作を繰り返して、複数枚の半導体装置基板１１を処理していく。
【００３５】
一定枚数の半導体装置基板１１の処理の終了後、図２（ｆ）に示すように、保護ディスク１２をシャッターディスク９と同様にしてステージ２表面に搬送、設置する。その後、Ａｒのような不活性ガスを導入し、真空度を調整した後、高周波電源６（図１参照）より所定の電力を印加してステージ２近傍にプラズマＰを発生させる。この時、ターゲット４には電力を印加しない。
【００３６】
この図２（ｆ）に示す処理は、上記のように複数枚の成膜処理が終了する毎に行ってもよいし、１枚毎、あるいはロット終了毎でもよく、任意に選択が可能である。図２（ｆ）に示す処理の後は図２（ｄ）、図２（ｅ）に示す動作に戻る。
【００３７】
図３（ａ）は図２（ｄ）と同じ段階のスパッタリング装置を示し、図３（ｂ）は同装置におけるステージ２の外周部を拡大して示している。
半導体装置基板１１の処理を継続する間に、カバーリング７とデポリング８の各上面、および、デポリング８とステージ２との隙間に、スパッタリングに伴う堆積膜１３が付着する。
【００３８】
この堆積物１３の付着、蓄積は、処理を繰り返すほど多くなり、ある程度多くなると半導体装置基板１１とステージ２との間に入り込み、静電チャックできなくなる。半導体装置基板１１がステージ２から浮き上がるほどに堆積物１３が蓄積する前であっても、スパッタ粒子が反射などにより半導体装置基板１１とステージとの間に回りこみやすくなり、静電吸着力が弱まり、静電チャックできなくなる。このように静電チャックできなくなることが、温度制御の不具合、あるいは、被堆積物１３が剥がれてパーティクル溌塵の要因になることがある。
【００３９】
加えて、ステージ２とカバーリング７との絶縁の役割を果たすデポリング８の表面に、金属材料からなる堆積膜１３が継続的に形成されることにより、絶縁破壊の原因となり、異常放電が発生するトラブルも発生する。
【００４０】
図３（ｃ）は図２（ｆ）と同じ段階のスパッタリング装置を示し、図３（ｄ）は同装置におけるステージ２の外周部を拡大して示している。
この段階のプラズマ処理は、上述のように、保護ディスク１２をステージ２表面に設置した後、Ａｒ（あるいはＨｅ）のような不活性ガス雰囲気において、ステージ２に印加する高周波電源６を用いてプラズマ放電をたてるというものである。
【００４１】
保護ディスク１２を設置するのは、ステージ２の表面がプラズマに晒されないようにカバーするためである。ステージ２表面は静電チャックできるように絶縁膜で覆われているのであるが、この絶縁膜がプラズマによりピンホール発生などのダメージを受けることがあり、通常のスパッタリング処理時、つまりステージ２上に半導体装置基板１１を設置してのスパッタリング処理時にこの部分から電子が流れ込むと、半導体装置基板１１を正常に静電チャックしなくなるため、ステージ２表面のダメージを防ぐためにカバーしている。
【００４２】
保護ディスク１２のサイズは、ステージ２における直接接触する部分、つまり、基板設置部２ａの表面の直径と同一としている。これにより、ステージ１の基板設置部２ａの側壁は保護ディスク１２でカバーされることなく、集中してプラズマに晒されることになり、図示するように、ステージ２とデポリング８との間の隙間に堆積した堆積物１３も十分にスパッタリング除去することができる。
【００４３】
保護ディスク１２は、アルミナやイットリアのような不導体材料を用いるのが好ましい。従来のダミー基板のようなＳｉ基板を用いると、プラズマによりＳｉ表面がスパッタリングされ、新たなパーティクルの発生源となるおそれがあるためである。
【００４４】
また保護ディスク１２はメンテナンス時に洗浄するのが好ましい。さらに、保護ディスク１２は、図１に示した格納部Ｄ２において上段に格納するのが好ましい。パーティクル等による影響を小さくできるからである。シャッターディスク９との間に仕切り板等を設置すれば上下どちらに設置しても構わない。
【００４５】
以上説明したように、本発明のスパッタリング装置によれば、半導体装置基板１１の処理を繰り返す間にステージ２の側壁に付着し堆積した不要な膜を十分に除去することができ、静電チャック不良による温度制御の不具合、パーティクル発生を抑えることが可能であり、かつ、絶縁破壊の原因となり異常放電が発生するトラブルも解消できる。
【００４６】
このため、本発明のスパッタリング装置において、半導体装置基板に所定の膜を堆積する処理工程間で、保護ディスクをステージ上に設置して真空処理室内のクリーニングを行うことにより；より詳細には、上述のように、シャッターディスクでステージをプラズマから保護しながら金属ターゲットをコンディショニングする工程と、ステージ上に設置した半導体装置基板に前記金属ターゲットからの金属を堆積する工程と、保護ディスクでステージをプラズマから保護しながら真空処理室内をクリーニングする工程とを行うことにより、半導体装置基板に配線となるＣｏ、Ｎｉ、Ａｌ、Ｃｕ等の金属を安定に堆積して、半導体装置を製造することができる。
【産業上の利用可能性】
【００４７】
本発明にかかるスパッタリング装置および半導体装置製造方法は、パーティクル改善等に有効であるため、半導体装置基板を静電チャックするステージの側壁に成膜材料が堆積するような半導体製造設備で有用である。
【符号の説明】
【００４８】
１ 真空処理室
２ ステージ
３ 直流電源
４ ターゲット
７ カバーリング
８ デポリング
９ シャッターディスク
１１ 半導体装置基板
１２ 保護ディスク
【特許請求の範囲】
【請求項１】
真空処理室内に、
半導体装置基板を保持する静電チャック機能を備えるステージと、
前記ステージと対向に設置された金属ターゲットと、
前記ステージの側壁に沿って設置された第１のカバーリングと、
前記第１のカバーリングと前記真空処理室の内面との隙間を覆う第２のカバーリングとを備えるとともに、
前記ステージと前記金属ターゲットとの間にプラズマを発生させるプラズマ発生手段と、
前記ステージに静電チャック作用を発生させるための直流電源と、
前記金属ターゲットのコンディショニング時に前記ステージ全体をプラズマから遮蔽して保護するシャッターディスクと、
前記真空処理室内のクリーニング時に前記ステージの基板設置面のみを覆ってプラズマから保護する保護ディスクと
を備えたことを特徴とするスパッタリング装置。
【請求項２】
前記真空処理室に、前記シャッターディスクおよび保護ディスクを互いに上下に格納する格納部と、前記シャッターディスクおよび保護ディスクを前記ステージに対して搬送する機構とを有することを特徴とする請求項１に記載のスパッタリング装置。
【請求項３】
前記保護ディスクは不導体材料で形成されていることを特徴とする請求項１に記載のスパッタリング装置。
【請求項４】
請求項１記載のスパッタリング装置を用いて、半導体装置基板に金属膜を堆積させる
ことを特徴とする半導体装置製造方法。
【請求項１】
真空処理室内に、
半導体装置基板を保持する静電チャック機能を備えるステージと、
前記ステージと対向に設置された金属ターゲットと、
前記ステージの側壁に沿って設置された第１のカバーリングと、
前記第１のカバーリングと前記真空処理室の内面との隙間を覆う第２のカバーリングとを備えるとともに、
前記ステージと前記金属ターゲットとの間にプラズマを発生させるプラズマ発生手段と、
前記ステージに静電チャック作用を発生させるための直流電源と、
前記金属ターゲットのコンディショニング時に前記ステージ全体をプラズマから遮蔽して保護するシャッターディスクと、
前記真空処理室内のクリーニング時に前記ステージの基板設置面のみを覆ってプラズマから保護する保護ディスクと
を備えたことを特徴とするスパッタリング装置。
【請求項２】
前記真空処理室に、前記シャッターディスクおよび保護ディスクを互いに上下に格納する格納部と、前記シャッターディスクおよび保護ディスクを前記ステージに対して搬送する機構とを有することを特徴とする請求項１に記載のスパッタリング装置。
【請求項３】
前記保護ディスクは不導体材料で形成されていることを特徴とする請求項１に記載のスパッタリング装置。
【請求項４】
請求項１記載のスパッタリング装置を用いて、半導体装置基板に金属膜を堆積させる
ことを特徴とする半導体装置製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−２７５５７４（Ｐ２０１０−２７５５７４Ａ）
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願番号】特願２００９−１２７０９４（Ｐ２００９−１２７０９４）
【出願日】平成２１年５月２７日（２００９．５．２７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願日】平成２１年５月２７日（２００９．５．２７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]