説明

スパッタリング装置及びスパッタリング方法、ならびにその方法で作製された電子デバイス

【課題】主材料のみからなる薄膜と該主材料に1%以下(ppmオーダー)の副材料を添加した薄膜、およびそれらの多層や積層膜を制御性よく高品質かつ安全・安価に提供することを目的としたスパッタリング装置、スパッタリング方法および該薄膜を用いて作成された電子デバイスを提供すること。
【解決手段】形成する薄膜の主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mの間に、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cを配置し、マグネトロンスパッタリングカソード3mおよびコンベンショナルスパッタリングカソード3cに投入するスパッタリング電力を独立に制御することを特徴とする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、主材料のみからなる薄膜と該主材料に1%以下(ppmオーダー)の副材料を添加した薄膜、およびそれらの多層膜や積層膜、例えば、より具体的には、真性(intrinsic)シリコン薄膜およびp型(B:ボロン等をドープ)シリコン薄膜やn型(P:リン等をドープ)シリコン薄膜を制御性よく、高品質かつ安全・安価に提供することを目的としたスパッタリング装置、スパッタリング方法および該薄膜を用いて作成された太陽電池や液晶表示装置(LCD)等の電子デバイスに関するものである。
【背景技術】
【0002】
一般的にシリコン系薄膜の形成方法としては、モノシラン(SiH4)等の原料ガスとなる気体を化学的に反応させて薄膜を形成するプラズマCVD法等のCVD(Chemical Vapor Deposition)法と、固体原料のシリコン(Si)を電子ビーム等で加熱して蒸発させる真空蒸着法、プラズマにより発生したArイオン等を該シリコン(ターゲット)に衝突させて飛び出したシリコン粒子により薄膜を形成するスパッタリング法等のPVD(Physical Vapor Deposition)法に大別される。
【0003】
このうちプラズマCVD法は、現在、LCDや薄膜太陽電池の分野で広く一般的に使用されているシリコン薄膜の形成技術であるが、成膜速度が遅い(〜10nm/min程度)ことに加え、毒性や爆発性等の危険ガスを使用することによる安全対策用付帯設備コスト、メンテナンスとしてのチャンバ内クリーニング用ガス(NF3等)のランニングコスト等の高額化が問題となっている。
【0004】
また、真空蒸着法は、高真空化で薄膜形成を行なうため、高純度の薄膜が高速(〜1μm/min)で形成できるという反面、加熱蒸発によるエネルギーによる薄膜形成のため、膜付着強度が弱いことに加え、緻密な薄膜の形成が困難である。更に、近年の基板の大型化に対し、膜厚の制御性や再現性を考慮すると量産設備化に課題を有する。
【0005】
一方、スパッタリング法は真空蒸着法に比べ、形成される膜厚の制御性が良く、また、化合物の薄膜も比較的容易に形成できる薄膜形成技術ということで、広く半導体やディスプレイ、電子部品等の工業分野にて普及している。特に永久磁石や電磁石等を磁気回路として用いるマグネトロンスパッタリング法は薄膜の形成速度が真空蒸着法に比べ約1〜2桁遅いというスパッタリング法の欠点を解決し、スパッタリング法による量産化を可能にしている。
【0006】
以下、従来の一般的なマグネトロンスパッタリングカソードとそのカソードを搭載したスパッタリング装置およびスパッタリング方法について、図7から図18を参照しながら説明する。
【0007】
図7は従来の平板ターゲットを有するマグネトロンスパッタリングカソードの平面概略図、図8は図7のA−A断面概略図、及び、図9はマグネトロンスパッタリングカソードの斜視図である。
【0008】
図7において、1は平板ターゲット(スパッタリングターゲット)であり、インジウム等のハンダ剤によりバッキングプレート2に接着され、スパッタリングカソード3に設置される。スパッタリングターゲット1の裏側にはマグネトロン放電用の磁気回路4が、閉じた磁力線5を形成し、かつ、少なくともその磁力線5の一部がターゲット表面で平行になるように配置される。このため、ターゲット表面には、図9に示すようにトロイダル型の閉じたトンネル状の磁場6(網掛部)が形成される。
【0009】
以上のように構成されたマグネトロンスパッタリングカソードと該カソードを搭載したマグネトロンスパッタリング装置について、その動作原理を説明する。
【0010】
図10は、前述したスパッタリングカソードを設置したスパッタリング装置の概略図である。スパッタリングカソード103は、通常、真空チャンバ107に絶縁材108を介して設置される。マグネトロンスパッタリング法による薄膜形成を行なうには、真空チャンバ107を真空ポンプ109等の真空排気系にて高真空(10-4〜10-5Pa程度)まで排気し、Ar等の放電ガスを、ガス流量調整器110を通して真空チャンバ107に導入し、圧力調整バルブ111を調整して真空チャンバ内を10-1〜10-2Pa程度の圧力に保つ。
【0011】
ここで、スパッタリングターゲット1を取付けたスパッタリングカソード103に接続した直流若しくは交流のスパッタリング電源120により負の電圧を印加することで、電場と磁気回路によるトロイダル型トンネル状磁場との周辺で、マグネトロン放電が起こり、スパッタリングターゲット1がスパッタされる。その結果、スパッタ粒子が基板ホルダ7に設置した基板8に堆積され薄膜が形成される。
【0012】
しかしながら、マグネトロンスパッタリング法にて比較的容易に副材料を添加した化合物薄膜を形成するためには、所望の化合物薄膜と同組成を有するスパッタリングターゲットを使用する必要がある。このため、一般的には多層膜や積層膜を形成するには、必要とされる層数と同種類のターゲットを準備することが必須となり、成膜材料費の高騰はもちろん、スパッタリング装置の大型化や薄膜形成用真空チャンバの複数化が避けられない。
【0013】
また、形成される化合物薄膜の組成比と使用するターゲットの組成比は必ずしも一致しない(各元素のスパッタリング率の違いによる)ため、所望の化合物薄膜を得るためには、事前に予備実験を行ない、ターゲットの材料組成比を決定する必要がある。更には、マグネトロンスパッタリングの特徴である環状エロージョン形状の影響により、使用するターゲット材料の消耗に伴なう経時的な薄膜組成のバラツキが避けられないため、歩留等の品質面においても課題を有している。
【0014】
以上のような理由により、成膜コスト削減はもちろん、形成される化合物薄膜の組成の高精度化や経時的安定性といった高品質化が求められている。
【0015】
これらの解決方法として、まず従来から取り組まれている方法について図11から図14を参照しながら説明する。なお、図11から図14において、図7から図10と同じ構成要素については同じ符号を用い、説明を省略する。また、その動作方法も前述の従来の一般的なスパッタリング装置と大略同一であるので、その説明は省略する。
【0016】
図11は、異なる2種類のターゲット材料を有するマグネトロンスパッタリング装置のスパッタリングカソードと基板との位置関係を示す平面概略図、図12は図11のA−A断面概略図である。
【0017】
この方式におけるスパッタリング装置によるスパッタリング成膜の特徴は、それぞれ異なる材料からなるスパッタリングターゲット1aおよび1bを有する2基のマグネトロンスパッタリングカソード3aおよび3bに印加するスパッタリング電力を独立に制御することである。その結果、一方のスパッタリングターゲット1aから成る材料と他方のスパッタリングターゲット1bから成る材料との化合物を所望の組成比に制御できる。
【0018】
しかし、この方式のスパッタリング装置で制御できる範囲は、一方のスパッタリングターゲット1aの材料と他方のスパッタリングターゲット1bの材料の組成比(割合)がそれぞれ数十%程度を制御するものであり、主材料に対して添加(副)材料を1%以下(ppmオーダー)で制御することは不可能である。
【0019】
図13は、化合物作成を目的に、主成分材料となるスパッタリングターゲット1aの表面に副材料となる小片のスパッタリングターゲット1cを設置した構成のマグネトロンスパッタリングカソードを有するマグネトロンスパッタリング装置のスパッタリングカソードと基板との位置関係を示す平面概略図、図14は図13のA−A断面概略図である。
【0020】
この方式におけるスパッタリング装置によるスパッタリング成膜の特徴は、主成分材料となるスパッタリングターゲット1aの表面に配置する副材料となる小片のスパッタリングターゲット1cの大きさと個数を調整することで、スパッタリングターゲット1c材料を数%程度(所望の量)含むスパッタリングターゲット1a材料を主成分とする化合物薄膜を比較的容易に形成できることである。
【0021】
しかし、この方式のスパッタリング装置では、所望の組成比を有する化合物薄膜を得るためには都度、副材料となるスパッタリングターゲット1cの個数と大きさを変更する必要があることやターゲット材料の経時変化、さらには放電の安定性等を考慮した場合、生産レベルでの使用には問題を有している。
【0022】
そこで、これらの問題を解決するため、新たなスパッタリング方式による化合物薄膜の組成制御に関する取り組みが行なわれている。
【0023】
以下、これらの取り組みについて、図15から図18を参照しながら説明する。なお、図15から図18においても、図7から図10と同じ構成要素については同じ符号を用い、説明を省略する。また、その動作方法も前述の従来の一般的なスパッタリング装置と大略同一であるので、その説明は省略する。
【0024】
図15は、組成制御材料をスパッタリングターゲットのスパッタリング面から所定距離を隔てて配置したスパッタリング装置のターゲットと基板との位置関係を示す平面概略図、図16は図15のA−A断面概略図である。
【0025】
この方式におけるスパッタリング装置によるスパッタリング成膜の特徴は、形成する化合物薄膜の組成を制御するための組成制御材料1dをスパッタリングターゲット1aのスパッタリング面から所定距離(例えば、1〜20mm)隔てて配置した状態でスパッタリングを行なうことである。
【0026】
より具体的には、スパッタリングターゲット1aの材料として、Pt(白金)45‐Mn(マンガン)55合金を用いると共に、組成制御材料1dとして棒状のPtを用いることにより、化合物薄膜としてPt50−Mn50を歩留りよく形成でき、スパッタリングターゲット1aの消費量の増大に伴なって組成制御材料1dの本数を増大させると、Pt濃度の低下を防止し、かつ基板面内のPt濃度のバラツキを低減することが可能である(例えば、特許文献1参照)。
【0027】
また、図17は、主ターゲット上に、添加材料と該添加材料を主ターゲットから離間させるための離間手段とを備えた補助ターゲットを載置したスパッタリングターゲットの平面概略図、図18は図17のA−A断面概略図である。
【0028】
この方式におけるスパッタリング装置によるスパッタリング成膜の特徴は、主材料となるスパッタリングターゲット1a上に、添加材料となる副材料1eを、スパッタリングターゲット1aから離間させるための離間手段11を介して載置すること、および該載置を前記ターゲット材料が設置された薄膜形成のための真空チャンバ内の真空を維持したまま行なうための移載機構(図示せず)を有していることにある。
【0029】
その結果、同一の薄膜形成用真空チャンバ内において、複数の異なる組成を有する化合物薄膜や多層膜および積層膜を組成制御性良く形成出来るとともに、添加材料の交換時においてもターゲットを汚染することなく実施可能である(例えば、特許文献2参照)。
【先行技術文献】
【特許文献】
【0030】
【特許文献1】特開2003−013213号公報
【特許文献2】特開2008−045198号公報
【発明の概要】
【発明が解決しようとする課題】
【0031】
しかしながら、図15および図16に示す従来の構成では、1%以下(ppmオーダー)の副材料を添加した化合物の組成制御が可能としても、主材料であるターゲットと薄膜を形成するための基板との間に添加材料を配置するため、スパッタリング中の放電空間(プラズマ中)に該添加材料が曝されてしまい、主材料のみの高純度な薄膜形成が困難である。
【0032】
また、長期的な使用を考慮すると、添加材料表面に主材料ターゲットからのスパッタ粒子が付着することによるダストの発生(薄膜中への混入)や放電の不安定化等、生産性に関する課題を有している。
【0033】
また、図17および図18に示す従来の構成では、所望の組成を有する化合物薄膜を形成する毎に、添加材料となる副材料を主ターゲット上に搬送、載置する必要があるため、薄膜を形成するまでの準備に時間がかかるとともに、主ターゲット上に立体形状の構造体を配置することから、ダスト発生に対する懸念や放電の不安定化等、やはり生産性に関する課題を有している。
【0034】
本発明は、上記従来の課題を解決するもので、主材料のみからなる薄膜と該主材料に1%以下(ppmオーダー)の副材料を添加した薄膜、及び、それらの多層膜や積層膜、例えば、より具体的には、真性(intrinsic)シリコン薄膜およびp型(B:ボロン等をドープ)シリコン薄膜やn型(P:リン等をドープ)シリコン薄膜を制御性よく高品質かつ安全・安価に提供することを目的としている。
【課題を解決するための手段】
【0035】
上記目的を達成するために、本発明のスパッタリング装置は、真空チャンバと、前記真空チャンバ内に設置され、かつターゲットを有するスパッタリングカソードと、基板を載置する基板ホルダと、前記スパッタリングカソードに接続されたスパッタリング用電源と、を備えるスパッタリング装置において、前記スパッタリングカソードは、複数のマグネトロンスパッタリングカソードと、コンベンショナルスパッタリングカソードとから構成され、前記コンベンショナルスパッタリングカソードは、第1のマグネトロンスパッタリングカソードと第2のマグネトロンスパッタリングカソードとの間に配置されてなることを特徴としている。
【0036】
本構成によれば、マグネトロンスパッタリングカソード(高成膜速度用)と、コンベンショナルスパッタリングカソード(低成膜速度用)のと差、及び、両者のターゲット総面積の差(主材料>副材料)により、主材料に1%以下(ppmオーダー)の副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜の形成が可能となる。
【0037】
更に、主材料となるターゲットを有する複数のマグネトロンスパッタリングカソード、および、添加材料となる成分を含む副材料からなるターゲットを有するコンベンショナルスパッタリングカソードに投入するスパッタリング電力を、それぞれ独立に制御することで、より高精度に、主材料に1%以下(ppmオーダー)の副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜の形成が可能となる。
【発明の効果】
【0038】
以上のように、本発明のスパッタリング装置およびスパッタリング方法によれば、主材料のみからなる薄膜と該主材料に1%以下(ppmオーダー)の副材料を添加した化合物薄膜、及び、それらの多層膜や積層膜、例えば、より具体的には、真性(intrinsic)シリコン薄膜およびp型(B:ボロン等をドープ)シリコン薄膜やn型(P:リン等をドープ)シリコン薄膜を制御性よく高品質かつ安全・安価に提供することが可能となる。
【図面の簡単な説明】
【0039】
【図1】本発明の実施の形態1におけるスパッタリング装置のターゲットと基板との位置関係を示す平面概略図
【図2】同じく図1のA−A断面概略図
【図3】同じくスパッタリング装置のターゲットと基板との位置関係を示す斜視概略図
【図4】本発明の実施の形態2におけるスパッタリング装置のターゲットを示す平面概略図
【図5】同じく図4のA−A断面概略図
【図6】本発明の実施の形態2におけるスパッタリング装置のアースシールド部分を示す断面詳細図
【図7】従来のマグネトロンスパッタリングカソードの平面概略図
【図8】同じく図7のA−A断面概略図
【図9】同じくマグネトロンスパッタリングカソードの斜視概略図
【図10】同じくマグネトロンスパッタリングカソードを搭載した一般的スパッタリング装置の概略図
【図11】異なる2種類のターゲット材料を有するマグネトロンスパッタリング装置のスパッタリングカソードと基板との位置関係を示す平面概略図
【図12】同じく図11のA−A断面概略図
【図13】主成分材料となるターゲット表面に副材料となる小片ターゲットを設置した構成のマグネトロンスパッタリングカソードを有するマグネトロンスパッタリング装置のスパッタリングカソードと基板との位置関係を示す平面概略図
【図14】同じく図13のA−A断面概略図
【図15】組成制御材料をスパッタリングターゲットのスパッタリング面から所定距離を隔てて配置したスパッタリング装置のターゲットと基板との位置関係を示す平面概略図
【図16】同じく図15のA−A断面概略図
【図17】主ターゲット上に、添加材料と該添加材料を主ターゲットから離間させるための離間手段とを備えた補助ターゲットを載置したスパッタリングターゲットの平面概略図
【図18】同じく図17のA−A断面概略図
【発明を実施するための形態】
【0040】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【0041】
(実施の形態1)
図1は、本発明の実施の形態1におけるスパッタリング装置のターゲットと基板との位置関係を示す平面概略図、図2は図1のA−A断面概略図、及び、図3は同じくスパッタリング装置のターゲットと基板との位置関係を示す斜視概略図である。
【0042】
図1〜図3において、図7〜図14と同じ構成要素については同じ符号を用い、説明を省略する。また、その動作方法も従来のスパッタリング装置と大略同一であるので、その説明は省略する。
【0043】
本実施の形態に係るスパッタリング装置およびスパッタリング方法の特徴は、図1、図2および図3において、形成する薄膜の主材料となる主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mの間に、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cを配置し、それぞれのスパッタリングカソードに印加するスパッタリング電力を独立に制御することにある。
【0044】
すなわち、この構成により、ひとつの真空プロセスチャンバにおいて、主材料のみからなる薄膜と該主材料に1%以下(ppmオーダー)の副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜を形成することが可能となる。より具体的には、例えば、主材料薄膜を形成するための4基のマグネトロンスパッタリングカソード3mに設置する主材料ターゲット1iには、真性(intrinsic)シリコン(「p型」或いは「n型」の不純物濃度が10-15以下)を設置し、一方、副(添加)材料となる4基のコンベンショナルスパッタリングカソード3cに設置するスパッタリングターゲットには、2基に副材料ターゲット1p(p型半導体材料)(例えば、B:ボロンあるいはボロンとシリコンの合金)を、他の2基には副材料ターゲット1n(n型半導体材料)(例えば、P:リンあるいはリンとシリコンの合金)を設置する。
【0045】
ここで、主材料ターゲット(真性シリコンターゲット)1iを設置した4基のマグネトロンスパッタリングカソード3m(同電位)に整合器113と電力制御装置114を介してRF電源112を接続する。
【0046】
一方、添加材料となる副材料ターゲット1p(p型半導体材料)を設置した2基のコンベンショナルスパッタリングカソード3c(同電位)と、副材料ターゲット1n(n型半導体材料)を設置した2基のコンベンショナルスパッタリングカソード3c(同電位)とには、それぞれ電力切替器115、整合器113および電力制御装置114を介してRF電源112を接続する。
【0047】
本実施の形態においてスパッタリング成膜を行なう場合、まず、真性(intrinsic)シリコン薄膜を形成するためには、薄膜を形成するための基板8を設置した基板ホルダ7rを自転させ、4基のマグネトロンスパッタリングカソード3mにのみRF電力を印加することで真性シリコン(i−Si)薄膜が形成される。
【0048】
次に、p型シリコン薄膜を形成するためには、真性シリコン薄膜形成時と同様に基板ホルダ7rを自転させ、電力切替器115を、副材料ターゲット1p(p型半導体材料)を設置したコンベンショナルスパッタリングカソード3c側に接続する。ここで、主材料ターゲット(真性シリコンターゲット)1iを設置した4基のマグネトロンスパッタリングカソード3mと、副材料ターゲット1p(p型半導体材料)を設置したコンベンショナルスパッタリングカソード3cにRF電源112によりスパッタリング電力を投入し、電力制御装置114によりそれぞれのスパッタリングカソード(3mおよび3c)への投入電力比を最適化することで、所望の添加量を有するp型シリコン薄膜(p−Si)を精度良く形成することが可能となる。
【0049】
また、n型シリコン薄膜(n−Si)を形成するためには、電力切替器115を、副材料ターゲット1p(p型半導体材料)を設置した2基のコンベンショナルスパッタリングカソード3cから、副材料ターゲット(n型半導体用材料)1nを設置した2基のコンベンショナルスパッタリングカソード3cに切替えることで可能となる。
【0050】
具体的な一例として、薄膜シリコン太陽電池に使用される代表的なp−i−n構造を有するシリコン薄膜の形成に関しても、本実施の形態によれば、ひとつの薄膜形成用真空チャンバにおいて、主材料ターゲット1i、副材料ターゲット1p,1nを設置したスパッタリングカソード3m,3cへの投入電力の制御のみで形成可能となる。
【0051】
なお、本実施の形態において、主材料ターゲット1iの総面積を、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nの総面積の5倍以上10倍以下にするとより好適で、ppmオーダーでの添加材料の制御性がより向上する。これは、5倍以下では小さすぎて主材料への充分な添加効果が得られず、10倍以上では、1%以下(ppmオーダー)での高精度な制御が困難となるためである。
【0052】
さらに、本実施の形態において、主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mのアースシールド9が、マグネトロンスパッタリングカソード3mの間に配置される、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cのアースシールドを兼ねた構成をとることで、主材料ターゲット1iと添加用の副材料ターゲット1p,1nとの距離の短縮化が達成できる。その結果、形成される化合物の基板面内および深さ方向の組成分布がより向上するとともに、スパッタリング装置自体の小型化をも達成できる。
【0053】
なお、実施の形態1においては、主材料薄膜を形成するためのマグネトロンスパッタリングカソード3m、及び添加用副材料のためのコンベンショナルスパッタリングカソード3cをそれぞれ4基ずつとしたが、装置の大きさおよび構成上可能であれば何基であっても構わない。また、主材料ターゲット1iの種類を1種類(真性シリコン)、添加用の副材料ターゲット1p,1nの種類を2種類(p型およびn型半導体材料)としたが、装置の大きさおよび構成上可能であれば何種類であっても構わない。
【0054】
更に、主材料薄膜を形成するためのマグネトロンスパッタリングカソード3m、および添加用副材料のためのコンベンショナルスパッタリングカソード3cへの投入電力比の制御を電力制御装置114にて実施したが、それぞれに独立のRF電源112を接続しても構わない。
【0055】
(実施の形態2)
図4は、本発明の実施の形態2におけるスパッタリング装置のターゲットと基板との位置関係を示す平面概略図、図5は図4のA−A断面概略図、および図6は本発明におけるスパッタリング装置のアースシールド部分を示す断面詳細図ある。
【0056】
なお、図4から図6において、図7〜図14と同じ構成要素については同じ符号を用い、説明を省略する。また、その動作方法も従来のスパッタリング装置と大略同一であるので、その説明は省略する。
【0057】
本実施の形態に係るスパッタリング装置およびスパッタリング方法の特徴は、以下の3つの特徴を有する。
【0058】
第1の特徴:図4および図5において、形成する薄膜の主材料となる主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mを一列に配置し、両端に配置された該マグネトロンスパッタリングカソード3mと、隣接する該マグネトロンスパッタリングカソード3mとの間に、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cを少なくとも1基配置する点。
【0059】
第2の特徴:それぞれのスパッタリングカソード3m,3cに印加するスパッタリング電力を独立に制御する点。
【0060】
第3の特徴:一列に設置したスパッタリングカソード3m,3cの列に沿って、薄膜を形成するための基板8を設置した基板移載機構7sを平行に移動させながら化合物薄膜を形成する点。
【0061】
本実施の形態に係るスパッタリング装置は大版基板への多層膜の連続形成を考慮した構成である。より具体的な例として、実施の形態1と同様、p−i−n構造を有するシリコン薄膜の形成方法について説明する。
【0062】
実施の形態2において、図4および図5に示すように一列に配置した各スパッタリングカソード(3mおよび3c)を、P群、I群、N群(同図に記載)に分割する。
【0063】
ここで、まず、P群を構成するスパッタリングカソード(3mおよび3c)のうち、マグネトロンスパッタリングカソード3mの主材料ターゲット1iに真性(intrinsic)シリコン(p型あるいはn型の不純物濃度が10-15以下)を設置し、左右に隣接するコンベンショナルスパッタリングカソード3cにはp型半導体材料(例えば、B:ボロンあるいはボロンとシリコンの合金)からなる副材料ターゲット1pを設置し、それぞれ独立にスパッタ電力が制御できるよう電力制御装置114、整合器113およびRF電源112を接続する。
【0064】
次に、I群を構成する4基のマグネトロンスパッタリングカソード3m(同電位)にも主材料ターゲット(真性シリコンターゲット)1iを設置し、整合器113を介してRF電源112を接続する。
【0065】
最後に、N群としてP群と同様に、マグネトロンスパッタリングカソード3mの主材料ターゲット1iに真性シリコンを設置し、左右に隣接するコンベンショナルスパッタリングカソード3cにはn型半導体材料(例えば、P:リンあるいはリンとシリコンの合金)からなる副材料ターゲット1nを設置し、それぞれ独立にスパッタ電力が制御できるよう電力制御装置114、整合器113およびRF電源112を接続する。
【0066】
本実施の形態においてスパッタリング成膜を行なう場合、まず、基板8を設置した基板移載機構7sの移動速度を調整するとともに、P群、I群およびN群の各スパッタリングカソード(3mおよび3c)に投入する電力を、それぞれ独立に制御することで、所望の組成を有するp−i−n構造のシリコン薄膜の形成が可能となる。
【0067】
なお、実施の形態2においても、主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mのアースシールド9が、該マグネトロンスパッタリングカソード3mの間に配置される、添加材料となる成分を含む副材料からなる副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cのアースシールドを兼ねた構成をとることで、主材料ターゲット1iと添加用の副材料ターゲット1p,1nとの距離の短縮化が達成でき、結果、形成される化合物の基板面内および深さ方向の組成分布がより向上するとともに、スパッタリング装置自体の小型化をも達成できる。
【0068】
更に、図6に示すように、主材料ターゲット1iを有する複数のマグネトロンスパッタリングカソード3mの間に配置された添加材料となる成分を含む副材料ターゲット1p,1nを有するコンベンショナルスパッタリングカソード3cを使用しない場合は、マグネトロンスパッタリングカソード3mのアースシールドの少なくとも一辺と、他のマグネトロンスパッタリングカソード3mのアースシールド9の一辺との間に、該アースシールドと同電位となる板状カバー10を設置することで、両者の間に配置されるコンベンショナルスパッタリングカソード3cあるいはコンベンショナルスパッタリングカソード3cに設置される副材料ターゲット1p,1nからの形成膜中への不純物混入防止や、逆にコンベンショナルスパッタリングカソード3cや副材料ターゲット1p,1nの汚染防止に繋がり、より高品質な薄膜の形成が可能となる。
【0069】
なお、本実施の形態においては、主材料薄膜を形成するためのマグネトロンスパッタリングカソード3m、および添加用副材料のためのコンベンショナルスパッタリングカソード3cをそれぞれ6基および4基としたが、装置の大きさおよび構成上可能であれば何基であっても構わない。また、主材料ターゲット1iの種類を1種類(真性シリコン)、添加用の副材料ターゲット1p,1nの種類を2種類(p型およびn型半導体材料)としたが、装置の大きさおよび構成上可能であれば何種類であっても構わない。
【0070】
更に、主材料薄膜を形成するためのマグネトロンスパッタリングカソード3m、および添加用副材料のためのコンベンショナルスパッタリングカソード3cへの投入電力比の制御を電力制御装置114にて実施したが、それぞれに独立のRF電源112を接続しても構わない。
【産業上の利用可能性】
【0071】
本発明のスパッタリング装置およびスパッタリング方法は、主材料のみからなる薄膜と該主材料に1%以下(ppmオーダー)の副材料を添加した化合物薄膜、およびそれらの多層膜や積層膜、例えば、より具体的には、真性(intrinsic)シリコン薄膜およびp型(B:ボロン等をドープ)シリコン薄膜やn型(P:リン等をドープ)シリコン薄膜を制御性よく高品質かつ安全・安価に形成することが可能である。そのため、太陽電池や液晶表示装置(LCD)等の電子デバイスに使用される低コストで高品質に生産することができる。
【符号の説明】
【0072】
1 スパッタリングターゲット
1a,1b,1c スパッタリングターゲット
1e 副材料
1i 主材料ターゲット
1p 副材料ターゲット
1n 副材料ターゲット
3,103 スパッタリングカソード
3a,3b,3m マグネトロンスパッタリングカソード
3c コンベンショナルスパッタリングカソード
7,7r 基板ホルダ
8 基板
9 アースシールド

【特許請求の範囲】
【請求項1】
真空チャンバと、前記真空チャンバ内に設置され、かつターゲットを有するスパッタリングカソードと、基板を載置する基板ホルダと、前記スパッタリングカソードに接続されたスパッタリング用電源と、を備えるスパッタリング装置において、
前記スパッタリングカソードは、複数のマグネトロンスパッタリングカソードと、コンベンショナルスパッタリングカソードとから構成され、
前記コンベンショナルスパッタリングカソードは、第1のマグネトロンスパッタリングカソードと第2のマグネトロンスパッタリングカソードとの間に配置されてなること、
を特徴とする、スパッタリング装置。
【請求項2】
前記マグネトロンスパッタリングカソードは、形成する薄膜の主材料からなり、前記コンベンショナルスパッタリングカソードは、添加材料となる成分を含む副材料からなる、請求項1記載のスパッタリング装置。
【請求項3】
前記マグネトロンスパッタリングカソードと前記コンベンショナルスパッタリングカソードとに接続されるスパッタリング電源は、それぞれスパッタリング電力を独立に制御する、請求項1又は2に記載のスパッタリング装置。
【請求項4】
前記基板ホルダはスパッタリングカソードと対向して配置されると共に、全てのスパッタリングカソードに跨って設けられ、かつ、
前記基板ホルダの中心軸を中心に自転する、請求項1〜3の何れか一項に記載のスパッタリング装置。
【請求項5】
前記スパッタリングカソードは、一方向に複数個配置されてなり、前記基板ホルダを前記スパッタリングカソードが配置される方向に平行移動させる基板移載機構を備える、請求項1〜3の何れか一項に記載のスパッタリング装置。
【請求項6】
複数個配置されたスパッタリングカソードのうち、コンベンショナルスパッタリングカソードが最外に配置されてなる、請求項5に記載のスパッタリング装置。
【請求項7】
前記コンベンショナルスパッタリングカソードは、前記基板ホルダが平行移動される最上流部に配置されてなる、請求項6記載のスパッタリング装置。
【請求項8】
前記マグネトロンスパッタリングカソードの総ターゲット面積は、前記コンベンショナルスパッタリングカソードの総ターゲット面積より大きい、請求項1〜7の何れか一項に記載のスパッタリング装置。
【請求項9】
前記マグネトロンスパッタリングカソードの総ターゲット面積は、前記コンベンショナルスパッタリングカソードの総ターゲット面積の5倍以上10倍以下である、請求項8記載のスパッタリング装置。
【請求項10】
前記マグネトロンスパッタリングカソードのアースシールドが、前記コンベンショナルスパッタリングカソードのアースシールドを兼ねている、請求項1〜9の何れか一項に記載のスパッタリング装置。
【請求項11】
複数のマグネトロンスパッタリングカソードのうち、第1のマグネトロンスパッタリングカソードのアースシールドの少なくとも一辺と、第2のマグネトロンスパッタカソードのアースシールドの一辺との間に該アースシールドと同電位となる板状カバーを設置し、
前記板状カバーによって、前記第1及び第2のマグネトロンスパッタリングカソードとの間に配置されるコンベンショナルスパッタリングカソードを覆う、請求項1〜10の何れか一項に記載のスパッタリング装置。
【請求項12】
真空チャンバにガスを供給しながら排気し、前記真空チャンバ内に設置され、かつターゲットを有するスパッタリングカソードにスパッタリング電力を印加することで、基板の表面に前記ターゲットの材料を形成するスパッタリング方法において、
前記スパッタリングカソードは、複数のマグネトロンスパッタリングカソードと、コンベンショナルスパッタリングカソードとから構成され、前記コンベンショナルスパッタリングカソードは、第1のマグネトロンスパッタリングカソードと第2のマグネトロンスパッタリングカソードとの間に配置され、
かつ、前記マグネトロンスパッタリングカソードと前記コンベンショナルスパッタリングカソードとは、それぞれスパッタリング電力を独立に制御しながら前記基板に薄膜を形成すること、
を特徴とするスパッタリング方法。
【請求項13】
請求項12に記載のスパッタリング方法により作製した薄膜を用いることを特徴とする電子デバイス。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate


【公開番号】特開2012−219338(P2012−219338A)
【公開日】平成24年11月12日(2012.11.12)
【国際特許分類】
【出願番号】特願2011−87024(P2011−87024)
【出願日】平成23年4月11日(2011.4.11)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】