スプレッドスペクトルクロック発生器及びそれを含む電子装置
【課題】新しい変調率及び変調周波数を有するスプレッドスペクトルクロック信号を生成することができるスプレッドスペクトルクロック発生器を提供する。
【解決手段】スプレッドスペクトルクロック発生器は、第1スプレッドスペクトルクロック信号を受信して第1スプレッドスペクトルクロック信号の平均周波数に対応する周波数信号を出力する発振回路と、周波数信号を受信して第2スプレッドスペクトルクロック信号を発生する位相固定ループと、第1及び第2スプレッドスペクトルクロック信号を受信して、第2スプレッドスペクトルクロック信号の平均周波数が第1スプレッドスペクトルクロック信号の平均周波数と近接するように位相固定ループを制御する制御回路を含む。このようなスプレッドスペクトルクロック発生器は、スプレッドスペクトルクロック信号を受信して、希望する変調率及び変調周波数を有する新しいスプレッドスペクトルクロック信号を発生する。
【解決手段】スプレッドスペクトルクロック発生器は、第1スプレッドスペクトルクロック信号を受信して第1スプレッドスペクトルクロック信号の平均周波数に対応する周波数信号を出力する発振回路と、周波数信号を受信して第2スプレッドスペクトルクロック信号を発生する位相固定ループと、第1及び第2スプレッドスペクトルクロック信号を受信して、第2スプレッドスペクトルクロック信号の平均周波数が第1スプレッドスペクトルクロック信号の平均周波数と近接するように位相固定ループを制御する制御回路を含む。このようなスプレッドスペクトルクロック発生器は、スプレッドスペクトルクロック信号を受信して、希望する変調率及び変調周波数を有する新しいスプレッドスペクトルクロック信号を発生する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はスプレッドスペクトルクロック発生器に関する。
【背景技術】
【0002】
最近LCDディスプレイの解像度が高くなり、データの入力ビット数が増加することによって、タイミングコントローラと駆動ドライバとの間のバスライン数が増加し、それによる深刻なデータの渋滞現象と電磁気干渉現象とが発生している。このような電磁気干渉の問題を解決するためにRSDS(Reduced Signal Differential Signaling)、LVDS(Low Voltage Differential Signaling)、PPDS(Point−to Point Differential Signaling)等の様々なインタフェース方式に対する研究とともに種々の信号処理方法が研究されている。その中で一番効果的な方法としてよく知られているスプレッドスペクトルクロック発生器(Spread Spectrum Clock Generator:SSCG)に対する研究は最近活発化している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第2009−0146979号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的は、スプレッドスペクトルクロック信号を受信して新しい変調率及び変調周波数を有するスプレッドスペクトルクロック信号を発生することができるスプレッドスペクトルクロック発生器及びそれを含む電子装置を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明のスプレッドスペクトルクロック発生器は、第1スプレッドスペクトルクロック信号を受信して、第1スプレッドスペクトルクロック信号に対応する第1周波数を有する周波数信号を出力する発振回路と、周波数信号を受信して、第2スプレッドスペクトルクロック信号を発生する位相固定ループと、第1及び第2スプレッドスペクトルクロック信号を受信して、第2スプレッドスペクトルクロック信号に対応する第2周波数が第1スプレッドスペクトルクロック信号の第1周波数と近接するように位相固定ループを制御する制御回路とを含む。
【0006】
本発明の実施形態において、発振回路は周波数信号を出力する発振器と、第1スプレッドスペクトルクロック信号を受信して、第1カウント信号を出力する第1カウンタと、周波数信号を受信して、第2カウント信号を出力する第2カウンタと、第1及び第2カウント信号に応じて発振器を制御するための第1制御信号を出力する第1コントローラとを含む。発振器は、第1制御信号に対応する周波数を有する平均周波数信号を出力する。
本発明の実施形態において、第1カウンタは、第1スプレッドスペクトルクロック信号に応じてカウント動作を行って第1カウント信号を出力し、第2カウンタは、第2スプレッドスペクトルクロック信号に応じてカウント動作を行って第2カウント信号を出力する。
【0007】
本発明の実施形態において、第1コントローラは、第1カウント信号が第2カウント信号より先に予め設定された値になったとき、第1制御信号の信号レベルを増加させ、第2カウント信号が第1カウント信号より先に予め設定された値になったとき、第1制御信号の信号レベルを減少させる。
本発明の実施形態において、第1コントローラは、第1及び第2カウント信号に応じて二進検索方式を利用して第1制御信号を変更する。
【0008】
本発明の実施形態において、制御回路は、第1スプレッドスペクトルクロック信号を受信して、第3カウント信号を出力する第3カウンタと、位相固定ループから出力される第2スプレッドスペクトルクロック信号を受信して、第4カウント信号を出力する第4カウンタと、第3及び第4カウント信号に応じて位相固定ループを制御するための第2制御信号を出力する第2コントローラを含む。位相固定ループは、第2制御信号に応じて第2スプレッドスペクトルクロック信号の周波数を調節する。
【0009】
本発明の実施形態において、第3カウンタは、第1スプレッドスペクトルクロック信号に応じてカウント動作を行って第3カウント信号を出力し、第4カウンタは、周波数信号に応じてカウント動作を行って第4カウント信号を出力する。
本発明の実施形態において、発振回路は第1スプレッドスペクトルクロック信号の平均周波数の小数分周比を有する平均周波数信号を出力し、制御回路は第2スプレッドスペクトルクロック信号の平均周波数が第1スプレッドスペクトルクロック信号の平均周波数の小数分周比に近接するように位相固定ループを制御する。
【0010】
本発明の実施形態において、第1スプレッドスペクトルクロック信号を受信して、第1スプレッドスペクトルクロック信号の平均周波数に対応する基準平均周波数信号を出力する基準発振回路をさらに含む。位相固定ループは発振回路から平均周波数信号を受信して、基準平均周波数信号を基準クロック信号に使用して第2スプレッドスペクトルクロック信号を発生する。
【0011】
本発明の異なる特徴による電子装置は、メモリと、第1スプレッドスペクトルクロック信号及びメモリをアクセスするための第1アドレスを出力する第1回路ブロックと、第2スプレッドスペクトルクロック信号に応じて動作し、メモリをアクセスするための第2アドレスを出力する第2回路ブロックと、第1スプレッドスペクトルクロック信号を受信して、第2スプレッドスペクトルクロック信号を発生するスプレッドスペクトルクロック信号発生器とを含む。メモリは、第1及び第2アドレスを比較し、第1及び第2アドレスの差に対応する制御信号を出力し、スプレッドスペクトルクロック信号発生器は、制御信号に応じて第2スプレッドスペクトルクロック信号を発生する。
【発明の効果】
【0012】
本発明によると、入力信号が様々な変調率及び変調周波数を有するスプレッドスペクトルクロック信号であっても、新しい変調率及び変調周波数を有するスプレッドスペクトルクロック信号を生成することができるスプレッドスペクトルクロック発生器が構成される。
【図面の簡単な説明】
【0013】
【図1】本発明の実施形態によるスプレッドスペクトルクロック発生器を含む電子回路を示す図。
【図2】図1に示すスプレッドスペクトルクロック発生器から入力及び出力されるスプレッドスペクトルクロックを例示する図。
【図3】本発明の実施形態によるスプレッドスペクトルクロック発生器の具体例を示すブロック図。
【図4】図3に示す発振器から出力される周波数信号の周波数変化を例示する図。
【図5】図3に示す位相固定ループから出力される第2スプレッドスペクトルクロック信号の変化を例示する図。
【図6】図3に示すスプレッドスペクトルクロック発生器から出力される第2スプレッドスペクトルクロック信号のスペクトルを例示する図。
【図7】図3に示すスプレッドスペクトルクロック発生器の動作のとき発生する信号の変化を例示する図。
【図8】本発明の他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図。
【図9】本発明のその他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図。
【図10】本発明の実施形態によるスプレッドスペクトルクロック発生器を含むディスプレイ装置を示す図。
【図11A】図10に示す回路ブロックからSRAMに提供するアドレスの差を示す図。
【図11B】図10に示す回路ブロックからSRAMに提供するアドレスの差を示す図。
【図12】図10に示すスプレッドスペクトルクロック発生器の具体例を示す図。
【図13】図10に示すスプレッドスペクトルクロック発生器の他の実施形態を示す図。
【図14】本発明のその他の実施形態によるスプレッドスペクトルクロック発生器の構成を示す図。
【発明を実施するための形態】
【0014】
以下に、本発明の好ましい実施形態を添付された図面等を参照して詳しく説明する。
【0015】
図1は本発明の実施形態によるスプレッドスペクトルクロック発生器を含む電子回路を示す図である。
図1を参照すると、スプレッドスペクトルクロック発生器120は二つの回路ブロック110、130の間に設置される。回路ブロック110は第1変調率及び第1変調周波数を有する第1スプレッドスペクトルクロックSSC1を出力する。スプレッドスペクトルクロック発生器120は第1スプレッドスペクトルクロックSSC1が入力され、第2変調率及び第2変調周波数を有する第2スプレッドスペクトルクロックSSC2を発生する。スプレッドスペクトルクロック発生器120で発生した第2スプレッドスペクトルクロックSSC2は回路ブロック130に伝送される。
【0016】
図2は図1に示すスプレッドスペクトルクロック発生器から入力及び出力されるスプレッドスペクトルクロックを例示する図である。
図2を参照すると、スプレッドスペクトルクロック発生器120に入力される第1スプレッドスペクトルクロックSSC1は第1変調率MR1と第1変調周波数MF1とを有する。スプレッドスペクトルクロック発生器120は第2変調率MR2と第2変調周波数MF2とを有する第2スプレッドスペクトルクロックSSC2を出力する。
【0017】
このように、本発明のスプレッドスペクトルクロック発生器120は第1スプレッドスペクトルクロックSSC1を受信して新しい変調率及び変調周波数を有する第2スプレッドスペクトルクロックSSC2を出力する。特に、スプレッドスペクトルクロック発生器120は固定された変調率及び変調周波数を有するクロックだけではなく様々な変調率及び変調周波数を有するスプレッドスペクトルクロック信号を受信して希望する変調率及び変調周波数を有するスプレッドスペクトルクロックを出力する。
【0018】
図3は本発明の実施形態によるスプレッドスペクトルクロック発生器の具体例を示すブロック図である。
図3を参照すると、スプレッドスペクトルクロック発生器300は発振回路310、位相固定ループ(Phase Lock Loop)320、そして制御回路330を含む。発振回路310は第1スプレッドスペクトルクロック信号SSC1を受信し、第1スプレッドスペクトルクロック信号SSC1の平均周波数に対応する周波数信号DCO_OUTを出力する。位相固定ループ320は周波数信号DCO_OUTを受信し、第2スプレッドスペクトルクロック信号SSC2を出力する。制御回路330は第1スプレッドスペクトルクロック信号SSC1と第2スプレッドスペクトルクロック信号SSC2とを受信し、位相固定ループ320を制御するためのPLL制御信号PLL_CODEを出力する。
【0019】
図2で説明したように、スプレッドスペクトルクロック発生器300に入力される第1スプレッドスペクトルクロック信号SSC1は、第1変調率MR1と第1変調周波数MF1とを有する信号である。このような第1スプレッドスペクトルクロック信号SSC1を位相固定ループ320に直接入力すれば、希望する変調率と変調周波数とを有する第2スプレッドスペクトルクロック信号SSC2を得ることは難しい。本発明の実施形態において、発振回路310は第1スプレッドスペクトルクロック信号SSC1の算術平均周波数に対応する周波数信号DCO_OUTを生成し、位相固定ループ320が周波数信号DCO_OUTを利用して第2スプレッドスペクトルクロック信号SSC2を生成する。
【0020】
発振回路310は発振器(Digital Controlled Oscillator:DCO)311、カウンタ312、313、そしてDCOコントローラ314を含む。発振器311はデジタル信号であるDCO制御信号DCO_CODEに対応する周波数を有する周波数信号DCO_OUTを出力する。発振器311から出力される周波数信号DCO_OUTの初期周波数は任意のレベルに設定される。例えば、周波数信号DCO_OUTの初期周波数は最大周波数、最小周波数及び中間周波数の中の一つに設定される。
【0021】
カウンタ312は第1スプレッドスペクトルクロック信号SSC1に応じてカウント動作を行い、カウント信号CNT1を出力する。カウンタ313は発振器311から出力される周波数信号DCO_OUTに応じてカウント動作を行い、カウント信号CNT2を出力する。夫々のカウンタ312、313は多数のフリップフロップを含む非応答式カウンタから構成される。DCOコントローラ314はカウンタ312、313から出力されるカウント信号CNT1、CNT2に応じてDCO制御信号DCO_CODEを出力する。DCOコントローラ314は二つのカウンタ312、313の中の一つが予め設定された値になったか否かによってDCO制御信号DCO_OUTのデジタル値を高くしたり低くしたりする。
【0022】
例えば、カウンタ312から出力されるカウント信号CNT1がカウンタ313から出力されるカウント信号CNT1より先に予め設定された値になると、DCOコントローラ314はDCO制御信号DCO_OUTのデジタル値を増加させる。例えば、DCO制御信号DCO_OUTが10ビットであり、DCOコントローラ314の検索アルゴリズムが単方向検索(uni−dierectional search)であれば、発振器311が第1スプレッドスペクトルクロック信号SSC1の平均周波数と一致する周波数信号DCO_OUTを出力するように制御するために最大1024回のDCO制御信号DCO_OUTの変化動作が必要である。本実施形態においては、スプレッドスペクトルクロック発生器300の動作速度の向上のために、DCOコントローラ314が二進検索(binary search)アルゴリズムによってDCO制御信号DCO_OUTを出力する。
【0023】
図4は図3に示す発振器から出力される周波数信号の周波数変化を例示する図である。
図4を参照すると、目標周波数420は第1スプレッドスペクトルクロック信号SCC1の算術計算による平均周波数である。発振器311から出力される周波数信号DCO_OUTの周波数410はDCO制御信号DCO_CODEによって変化する。図3に示すDCOコントローラ314は二進検索アルゴリズムによってDCO制御信号DCO_CODEを発生する。
【0024】
説明の便宜のために、DCO制御信号DCO_CODEは5ビットと仮定して、図3に示している発振回路310の動作を説明する。図4に示すように、初期に発振器311から出力される周波数信号DCO_OUTの周波数410が目標周波数420より高いと、カウンタ313から出力されるカウント信号CNT2がカウンタ312から出力されるカウント信号CNT1より先に予め設定された値に達する。初期のDCOコントローラ314は‘00000’のDCO制御信号DCO_CODEを出力し、カウント信号CNT2が予め設定された値になると、DCO制御信号DCO_CODEの最上位ビットを‘1’に設定する。
【0025】
従って、DCO制御信号DCO_CODEは‘10000’に設定され、発振器311はDCO制御信号DCO_CODEに対応する周波数の周波数信号DCO_OUTを出力する。このような方法を利用してDCOコントローラ314はDCO制御信号DCO_CODEを‘01000’、‘00100’、‘00110’及び‘00101’の順に変化させる。その結果、周波数信号DCO_OUTの周波数が第1スプレッドスペクトルクロック信号SSC1の平均周波数と一致、または、近接する。
【0026】
二進検索アルゴリズムによると、DCO制御信号DCO_CODEは最大に5回変更され、単方向検索アルゴリズムに比べてDCO制御信号DCO_CODEの設定時間が短縮される。しかし、DCO制御信号DCO_CODEの分解能(resolution)によって目標周波数420と周波数信号DCO_OUTの周波数410とは誤差が発生する。周波数信号DCO_OUTの周波数と第1スプレッドスペクトルクロック信号SSC1の平均周波数との誤差は、後に説明する制御回路330によって補償される。
【0027】
発振器311から出力される周波数信号DCO_OUTは位相固定ループ320に入力される。位相固定ループ320は周波数信号DCO_OUTが入力され、所定の分周率及び分周周波数を有する第2スプレッドスペクトルクロック信号SSC2を発生する。
例えば、発振器311から出力される周波数信号DCO_OUTの周波数が第1スプレッドスペクトルクロック信号SSC1の平均周波数と一致すれば、位相固定ループ320から出力される第2スプレッドスペクトルクロック信号SSC2は使用者が設計したものと同じ分周率及び分周周波数を有する。しかし、先に説明したように、発振器311から出力される周波数信号DCO_OUTの周波数と第1スプレッドスペクトルクロック信号SSC1の平均周波数とは誤差が発生するので制御回路330がその誤差を補償する。
【0028】
制御回路330はカウンタ331、332とPLLコントローラ333とを含む。カウンタ331は、第1プレッドスペクトルクロック信号SSC1に応じてカウント動作を行い、カウント信号CNT3を出力する。カウンタ332は位相固定ループ320から出力される第2スプレッドスペクトルクロック信号SSC2に応じてカウント動作を行い、カウント信号CNT4を出力する。カウンタ331、332は夫々多数のフリップフロップを含む非応答式カウンタから構成される。PLLコントローラ333はカウンタ331、332から出力されるカウント信号CNT1、CNT2に応じてPLL制御信号PLL_CODEを出力する。
【0029】
PLLコントローラ333はカウンタ331、又は、カウンタ332が予め設定された値になったか否かによってPLL制御信号PLL_CODEのデジタル値を高くしたり低くしたりする。例えば、カウンタ331から出力されるカウント信号CNT3がカウンタ332から出力されるカウント信号CNT4より先に予め設定された値になると、PLLコントローラ333はPLL制御信号PLL_CODEのデジタル値を増加させる。カウンタ332から出力されるカウント信号CNT4がカウンタ331から出力されるカウント信号CNT1より先に予め設定された値になると、PLLコントローラ333はPLL制御信号PLL_CODEのデジタル値を減少させる。
【0030】
一方、位相固定ループ320から出力される第2スプレッドスペクトルクロック信号SSC2は、発振器311から出力される周波数信号DCO_OUTと位相固定ループ320内の逓倍率とによって決定されるので、最初の第1スプレッドスペクトルクロック信号SSC1と比べて誤差が発生する。従って、第1スプレッドスペクトルクロック信号SSC1の平均周波数と位相固定ループ320の逓倍率との乗算による第2スプレッドスペクトルクロック信号SSC2が出力されるように位相固定ループ320から出力される第2スプレッドスペクトルクロック信号SSC2に対する微細調整が必要である。PLLコントローラ333はデジタルロジック回路から具現することができ、単方向検索(uni−directional searching)方式を利用してPLL制御信号PLL_CODEを調整する。
【0031】
図5は図3に示す位相固定ループから出力される第2スプレッドスペクトルクロック信号の変化を例示する図である。
図5を参照すると、位相固定ループ(図3の320)から出力される第2スプレッドスペクトルクロック信号SSC2の平均周波数510はPLL制御信号PLL_CODEの変化によって調節される。このような方法を利用して第2スプレッドスペクトルクロック信号SSC2の平均周波数510を調整することによって、第2スプレッドスペクトルクロック信号SSC2の平均周波数が第1スプレッドスペクトルクロック信号SSC1の平均周波数にさらに近接する。
位相固定ループ320はPLL制御信号PLL_CODEに応じて内部からフィードバックされる信号の位相を調節することによって第2スプレッドスペクトルクロック信号SSC2の平均周波数を調節する。
【0032】
図6は図3に示すスプレッドスペクトルクロック発生器から出力される第2スプレッドスペクトルクロック信号のスペクトルを例示する図である。
図6を参照すると、一定周期で周波数が変化する第2スプレッドスペクトルクロック信号(図3のSSC2)は拡散周波数帯域で均一電力密度を有することが分かる。このような第2スプレッドスペクトルクロック信号SSC2は、電子回路の電磁気干渉現象を最小化する。
【0033】
図7は図3に示すスプレッドスペクトルクロック発生器の動作のとき発生する信号の変化を例示する図である。
図7を参照すると、先に発振器(図3の311)がDCO制御信号DCO_CODEに応じて所定周波数の周波数信号DCO_OUTを出力する。位相固定ループ320は周波数信号DCO_OUTを受信し、位相固定の動作を行う。PLLコントローラ333から出力されるPLL制御信号PLL_CODEに応じて、位相固定ループ320は第2変調率及び第2変調周波数を有する第2スプレッドスペクトルクロック信号SSC2を発生する。
【0034】
図3に示すスプレッドスペクトルクロック発生器300は回路の構成を変更せず、フラクショナルN位相固定ループのような小数分周比を有するスプレッドスペクトルクロック信号SSC2を発生する。
また、図3を参照すると、カウンタ312は第1スプレッドスペクトルクロック信号SSC1に応じてカウント動作を行って、カウント信号CNT1を出力する。カウンタ313は平均周波数信号DCO_OUTに応じてカウント動作を行って、カウント信号CNT2を出力する。
【0035】
例えば、最終信号である第2スプレッドスペクトルクロック信号SSC2の周波数が第1スプレッドスペクトルクロック信号SSC1の周波数に対する整数倍ではなく小数倍である場合、発振器311から出力される平均周波数信号DCO_OUTの周波数が第1スプレッドスペクトルクロック信号SSC1の周波数に対する小数倍になるように設定する。従って、カウンタ313のオフセットをカウンタ312と比べて希望する小数倍に設定し、カウンタ332のオフセットをカウンタ331と比べて希望する小数倍に設定する。
【0036】
例えば、第1スプレッドスペクトルクロック信号SSC1の周波数より11.1%速い第2スプレッドスペクトルクロック信号SSC2を出力する場合、カウンタ313のオフセットをカウンタ312と比べて11.1%大きく設定し、同様にカウンタ332のオフセットをカウンタ331と比べて11.1%大きく設定する。
【0037】
カウンタ313、332のオフセットの調節はカウンタ313、332のそれぞれに乗算器を接続し、カウンタ313、332からそれぞれ出力されるカウント値とオフセット値とを乗算することによって可能になる。例えば、カウンタ313から出力されるカウント値CNT2に11.1%をかけると発振器311から出力される平均周波数信号DCO_OUTの平均周波数は第1スプレッドスペクトルクロック信号SSC1の平均周波数より約11.1%速くなる。このように本発明によると、位相固定ループ320を修正しなくても小数分周が可能になる。
【0038】
図8は本発明の他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図である。
図8を参照すると、スプレッドスペクトルクロック発生器800は発振回路810、制御回路820、そして位相固定ループ回路(Phase Lock Loop)830を含む。発振回路810は図3に示す発振回路310と同じ回路構成を持ち、同様に動作する。制御回路820は図3に示す制御回路330と異なって、分周器821をさらに含む。分周器821は所定の分周比Pで第1スプレッドスペクトルクロック信号SSC1を分周し、分周された信号をカウンタ822に伝送する。
【0039】
位相固定ループ回路830は分周器831、位相周波数検出器(Phase Frequency Detector:PFD)832、チャージポンプ(Charge Pump:CP)833、ローパスフィルタ(Low Pass Filter:LPF)834、電圧制御発振器(Voltage Controlled Oscillator:VCO)835、位相選択器836、分周器837、そしてDSM(Delta−Sigma Modulator)838を含む。
【0040】
分周器831の分周比Pは制御回路820内の分周器821の分周比と同じである。位相周波数検出器832は分周器831から出力される信号の周波数と分周器837から出力される信号の周波数とを比較し、その差に対するパルス信号を出力する。チャージポンプ833は位相周波数検出器832から出力されるパルス信号のパルス幅に比例する電流を出力する。ローパスフィルタ834はチャージポンプ833から出力される電流の雑音を除去する。
【0041】
電圧制御発振器835はローパスフィルタ834から出力される電圧に対応する周波数の信号、即ち、第2スプレッドスペクトルクロック信号SSC2を出力する。位相選択器836は第2スプレッドスペクトルクロック信号SSC2が入力され、DSM838からの位相選択信号PHSELに応じて第2スプレッドスペクトルクロック信号SSC2の位相を調節する。分周器837は位相選択器836から出力される信号を所定の分周比Mで分周して位相周波数検出器832に伝送する。DSM838は制御回路820から出力されるPLL制御信号PLL_CODEに対応する位相選択信号PHSELを出力する。
【0042】
このように、位相固定ループ回路330は制御回路820から出力されるPLL制御信号PLL_CODEに応じて内部からフィードバックされる信号の位相を調節することによって第2スプレッドスペクトルクロック信号SSC2の平均周波数を調節することができる。
【0043】
図8に示す制御回路820内のカウンタ822は、第1スプレッドスペクトルクロック信号SSC1が所定の分周比Pで分周された信号を受信し、カウンタ823は第2スプレッドスペクトルクロック信号SSC2が位相選択器836と分周器837を通じてフィードバックされた信号を受信する。これは第2スプレッドスペクトルクロック信号SSC2の周波数が非常に高いので、フリップフロップからなるカウンタ822、823が動作不能になることを防止する。
【0044】
図9は本発明の他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図である。
図9に示しているスプレッドスペクトルクロック発生器900は図3に示すスプレッドスペクトルクロック発生器300と同様の構成を有するが、加算器940と選択器950とをさらに含む。選択器950は選択信号SELに応じてPLLコントローラ933から出力されるPLL制御信号PLL_CODEを加算器940と位相固定ループ920の中の一つとに選択的に送信する。
【0045】
例えば、選択器950がPLLコントローラ933から出力されるPLL制御信号PLL_CODEを位相固定ループ920に送信すると、スプレッドスペクトルクロック発生器900は図3に示しているスプレッドスペクトルクロック発生器300と同様に動作する。選択器950がPLLコントローラ933から出力されるPLL制御信号PLL_CODEを加算器940に送信すると、加算器940はDCO制御信号DCO_CODEとPLL制御信号PLL_CODEとを加算した後、発振器911に送信する。
【0046】
この実施形態によると、第2スプレッドスペクトルクロック信号SSC2の平均周波数と第1スプレッドスペクトルクロック信号SSC1の算術平均周波数との誤差を補償するためのPLL制御信号PLL_CODEは発振器911に送信される。その結果、位相固定ループ920が動作する間に発振器911から出力される周波数信号DCO_OUTの周波数が調整され、位相固定ループ920には周波数が調整された周波数信号DCO_OUTが入力される。
【0047】
図10は本発明の実施形態によるスプレッドスペクトルクロック発生器を含むディスプレイ装置を示す図である。
図10を参照すると、ディスプレイ装置1000は回路ブロック1010、1030、スプレッドスペクトルクロック発生器1020、そしてSRAM1040を含む。この実施形態において、ディスプレイ装置1000を一例として説明しているが、異なる周波数を有するクロック信号に同期して動作する回路ブロックを含む電子装置に本発明を適用することができる。
【0048】
スプレッドスペクトルクロック発生器1020は二つの回路ブロック1010、1030の間に接続される。回路ブロック1010は第1変調率及び第1変調周波数を有する第1スプレッドスペクトルクロックSSC1を出力する。スプレッドスペクトルクロック発生器1020は第1スプレッドスペクトルクロックSSC1が入力され、第2変調率及び第2変調周波数を有する第2スプレッドスペクトルクロックSSC2を発生する。スプレッドスペクトルクロック発生器1020で発生した第2スプレッドスペクトルクロックSSC2は回路ブロック1030に送信される。
【0049】
SRAM1040は二つの回路ブロック1010、1030によって同時にアクセス可能であるデュアルポートメモリからなる。SRAM1040は回路ブロック1010から第1スプレッドスペクトルクロック信号SSC1、読み出しコマンドCMD1、アドレスADDR1及びデータDATA1が入力され、スプレッドスペクトルクロック発生器1020から第2スプレッドスペクトルクロック信号SSC2と、回路ブロック1030から記入コマンドCMD2及びアドレスAADR2が入力され、データDATA2を出力する。この実施形態において、SRAM1040は異なる周波数のクロックによって動作する回路ブロック1010、1030の間のバッファとして動作する。
【0050】
回路ブロック1010は第1スプレッドスペクトルクロック信号SSC1に同期してデータDATA1をSRAM1040に記入し、回路ブロック1030は第2スプレッドスペクトルクロック信号SSC2に同期してSRAM1040からデータDATA2を読み出す。回路ブロック1010によってSRAM1040に貯蔵されるデータDATA1はRGBデータであり、SRAM1040の大きさは、例えば、1フレームのデータの大きさと同じである。
【0051】
回路ブロック1010からデータDATA1がSRAM1040に記入された後、回路ブロック1030によってデータDATA2が読み出しできるようにSRAM1040の記入及び読み出し位置を指定するアドレスADDR1、ADDR2の中のアドレスADDR1がアドレスADDR2より数サイクル先に発生するように設計する。
【0052】
例えば、第1スプレッドスペクトルクロック信号SSC1の平均周波数が第2スプレッドスペクトルクロック信号SSC2の平均周波数より速すぎると、回路ブロック1010がK番目のフレームのデータを全てSRAM1040に記入した後K+1番目のフレームのデータを記入しようとするが、回路ブロック1030はK番目のフレームのデータを全て読み出しすることができないオーバーフロー現像が発生する。逆に、第1スプレッドスペクトルクロック信号SSC1の周波数が第2スプレッドスペクトルクロック信号SSC2の周波数より遅すぎる場合、回路ブロック1010がK番目のフレームのデータを全てSRAM1040に記入する前に、回路ブロック1010がSRAM1040からK番目のフレームのデータを読み出ししようとするアンダーフロー現像が発生する。この場合、回路ブロック1010はK−1番目のフレームのデータをK番目のフレームのデータとして読み出す。
【0053】
本発明の実施形態によるSRAM1040は回路ブロック1010、1030からアドレスADDR1、ADDR2を比較し、アドレスの差が予め設定された値より大きいか小さいと、それに対応する制御信号CTRLを出力する。スプレッドスペクトルクロック発生器1020は制御信号CTRLに応じて第2スプレッドスペクトルクロック信号SSC2の周波数を変更する。
【0054】
図11A及び図11Bは図10に示す回路ブロックからSRAMに提供するアドレスの差を示す図である。
図11Aを参照すると、SRAM1040は図10に示す回路ブロック1010、1030によってアクセスするn個のメモリ領域を含む。複数のメモリ領域のそれぞれは、回路ブロック1010、1030からのアドレスAADR1、ADDR2によって指定され、アドレスAADR1、ADDR2の比較により第1及び第2スプレッドスペクトルクロック信号SSC1、SSC2の周波数を比較する。
【0055】
例えば、回路ブロック1010からのアドレスAADR1の値が回路ブロック1030からのアドレスADDR2の値より大きいとともに、その差が第1基準値REF1より大きいと、第2スプレッドスペクトルクロック信号SSC2の周波数を高くする。逆に、図11Bに示すように、回路ブロック1010からのアドレスAADR1の値が回路ブロック1030からのアドレスADDR2の値より大きいとともに、その差が第2基準値REF2より小さいと、第2スプレッドスペクトルクロック信号SSC2の周波数を低くする。
【0056】
回路ブロック1030からアドレスADDR2の値が回路ブロック1010からアドレスAADR1の値より大きい場合にも、第2スプレッドスペクトルクロック信号SSC2の周波数を低くする。図10に示すSRAM1040はアドレスADDR1、ADDR2を比較し、その結果によって制御信号CTRLを出力する。
【0057】
図12は図10に示すスプレッドスペクトルクロック発生器の具体例を示す図である。
図12に示すスプレッドスペクトルクロック発生器1220は図3に示すスプレッドスペクトルクロック発生器300と類似し、DCOコントローラ1314及びPLLコントローラ1233がSRAM1040からの制御信号CTRLを受信する。DCOコントローラ1214はカウンタ1212、1213からのカウント信号CNT1、CNT2と、SRAM1040からの制御信号CTRLの中の何れか一つに応じてDCO制御信号CDO_CODEを発生するように設定する。同様に、PLLコントローラ1233はカウンタ1231、1232からのカウント信号CNT3、CNT4と、SRAM1040からの制御信号CTRLの中の何れか一つに応じてPLL制御信号PLL_CODEを発生するように設定する。
【0058】
例えば、DCOコントローラ1314とPLLコントローラ1233の全部がSRAM1040からの制御信号CTRLに応じて動作するように設定された場合、制御信号CTRL信号が第2スプレッドスペクトルクロック信号SSC2の周波数を高くすることを示すとDCOコントローラ1314はDCO制御信号DCO_CODEのデジタル値を増加させ、PLLコントローラ1233もPLL制御信号PLL_CODEのデジタル値を増加させる。
【0059】
逆に、制御信号CTRL信号が第2スプレッドスペクトルクロック信号SSC2の周波数を低くすることを示すとDCOコントローラ1314はDCO制御信号DCO_CODEのデジタル値を減少させ、PLLコントローラ1233もPLL制御信号PLL_CODEのデジタル値を減少させる。
DCOコントローラ1314とPLLコントローラ1233の全部がカウンタ1212、1213、1231、1232からカウント信号CNT1、CNT2、CNT3、CNT3に応じて動作するように設定される場合、スプレッドスペクトルクロック発生器1220は図3に示すスプレッドスペクトルクロック発生器300と同様に動作する。
【0060】
図13は図10に示すスプレッドスペクトルクロック発生器の他の実施形態を示す図である。
図13に示すスプレッドスペクトルクロック発生器1300は図12に示すスプレッドスペクトルクロック発生器1220とは異なって、図10に示すSRAM1040から制御信号CTRLに応じて第2スプレッドスペクトルクロック信号SSC2を発生する構成を示す。
【0061】
スプレッドスペクトルクロック発生器1300は発振器1310、PLL1320、DCOコントローラ1330、そしてPLLコントローラ1340を含む。発振器1310はDCOコントローラ1330からのDCO制御信号DCO_CODEに応じて所定周波数の平均周波数信号DCO_OUTを発生する。PLL1320はPLLコントローラ1340からPLL制御信号PLL_CODEに応じて第2スプレッドスペクトルクロック信号SSC2を発生する。DCOコントローラ1330とPLLコントローラ1340とは図10に示すSRAM1040からの制御信号CTRLに応じてDCO制御信号DCO_CODEとPLL制御信号PLL_CODEとを夫々発生する。
【0062】
図10に示すSRAM1040からの制御信号CTRL信号が第2スプレッドスペクトルクロック信号SSC2の周波数を高くすることを示すと、DCOコントローラ1330はDCO制御信号DCO_CODEのデジタル値を増加させ、PLLコントローラ1340もPLL制御信号PLL_CODEのデジタル値を増加させる。
【0063】
逆に、制御信号CTRL信号が第2スプレッドスペクトルクロック信号SSC2の周波数を低くすることを示すと、DCOコントローラ1330はDCO制御信号DCO_CODEのデジタル値を減少させ、PLLコントローラ1240もPLL制御信号PLL_CODEのデジタル値を減少させる。このような方法を利用して平均周波数信号DCO_OUTの周波数及び第2スプレッドスペクトルクロック信号SSC2の平均周波数を調節することができる。
【0064】
図14は本発明のその他の実施形態によるスプレッドスペクトルクロック発生器の構成を示す図である。
図14を参照すると、スプレッドスペクトルクロック発生器1400は発振回路1410、1440、制御回路1420、そして位相固定ループ回路1430を含む。即ち、図14に示すスプレッドスペクトルクロック発生器1400は図8に示すスプレッドスペクトルクロック発生器800と同様の構成を有し、発振回路1440をさらに含む。
【0065】
先ず、発振回路1410は発振器1441、カウンタ1412、1413、そしてDCOコントローラ1414を含む。発振器1411は平均周波数信号DCO_OUT1を発生する。カウンタ1412は第1スプレッドスペクトルクロック信号SSC1に応じてカウント動作を行って、カウント信号CNT1を出力する。カウンタ1413は発振器1411から出力される平均周波数信号DCO_OUT1に応じてカウント動作を行って、カウント信号CNT2を出力する。DCOコントローラ1414はカウンタ1412、1413から出力されるカウント信号CNT1、CNT2に応じてDCO制御信号DCO_CODE1を出力する。
【0066】
発振回路1440は発振回路1410と同一な構成を含む。発振回路1440は発振器1441、カウンタ1442、1443、そしてDCOコントローラ1444を含む。発振器1441は平均周波数信号DCO_OUT2を発生する。カウンタ1442は第1スプレッドスペクトルクロック信号SSC1に応じてカウント動作を行って、カウント信号CNT5を出力する。カウンタ1443は発振器1441から出力される平均周波数信号DCO_OUTに応じてカウント動作を行って、カウント信号CNT6を出力する。DCOコントローラ1444はカウンタ1442、1443から出力されるカウント信号CNT5、CNT6に応じてDCO制御信号DCO_CODE2を出力する。発振器1441から出力される基準平均周波数信号DCO_OUT2は位相固定ループ1430のDSM1438に送信される。DSM1438は基準平均周波数信号DCO_OUT2を基準クロック信号に使用する。
【0067】
位相固定ループ回路1430から出力される第2スプレッドスペクトルクロック信号SSC2の特性はDSM1438によって決められる。第2スプレッドスペクトルクロック信号SSC2の特性の中の変調周波数の特性を一定に維持するためには基準クロック信号が必要である。一般に、イントラパネルインタフェース(Intra−Panel Interface)に使用される回路ブロックは基準クロック信号を発生するための素子を備えていないので入力クロック信号である第1スプレッドスペクトルクロック信号SSC1を利用して基準クロック信号を生成する。このとき、スプレッドスペクトルクロック発生器1400は第1スプレッドスペクトルクロック信号SSC1の周波数を認識することができない。
【0068】
従って、スプレッドスペクトルクロック発生器1400はDSM1438の内部にEEPROMのようなメモリを備え、入力クロック信号である第1スプレッドスペクトルクロック信号SSC1の周波数コード値がメモリに貯蔵される。この方法によるとメモリに貯蔵される周波数コードを利用してスプレッドスペクトルクロック発生器1400は基準クロック信号を生成することができる。しかし、使用者がディスプレイ装置のプラグを抜き挿ししたり、セッティングデータの変更等様々な原因によって第1スプレッドスペクトルクロック信号SSC1の周波数が変わる。このように、第1スプレッドスペクトルクロック信号SSC1の周波数が変わってもメモリに貯蔵される基準クロック信号の周波数コードは同じ値に維持されるので第2スプレッドスペクトルクロック信号SSC2の特性が変わる。
【0069】
本発明はこのような問題が生じないように発振回路1440をさらに含む。初期に発振回路1411は第1スプレッドスペクトルクロック信号SSC1に対応する平均周波数信号DCO_OUT1を出力し、発振回路1440は基準平均周波数信号DCO_OUT2を出力し、信号DCO_OUT1、DCO_OUT2の平均周波数は同じである。発振回路1440内のDCOコントローラ1444はカウンタ値CNT5、CNT6を比較してDCO制御信号DCO_CODE2を出力し、DCO制御信号DCO_CODE2が所定時間の間に変わらないとDCO制御信号DCO_CODE2を固定する。従って、発振器1441は固定された基準平均周波数信号DCO_OUT2を出力することができる。
【0070】
基準平均周波数信号DCO_OUT2はDSM1438の基準クロック信号に送信される。
スプレッドスペクトルクロック発生器1400が動作状態になっている間に基準平均周波数信号DCO_OUT2は一定に維持されるので安定された特性を有する第2スプレッドスペクトルクロック信号SSC2が発生する。
【符号の説明】
【0071】
300 スプレッドスペクトルクロック発生器
310 発振回路
311 発振器
312、313、331、332 カウンタ
314、1214、1330、1414、1444 DCOコントローラ
320 位相固定ループ
330 制御回路
333、1233、1340、1424 PLLコントローラ
1010、1030 回路ブロック
1436 位相選択器
【技術分野】
【0001】
本発明はスプレッドスペクトルクロック発生器に関する。
【背景技術】
【0002】
最近LCDディスプレイの解像度が高くなり、データの入力ビット数が増加することによって、タイミングコントローラと駆動ドライバとの間のバスライン数が増加し、それによる深刻なデータの渋滞現象と電磁気干渉現象とが発生している。このような電磁気干渉の問題を解決するためにRSDS(Reduced Signal Differential Signaling)、LVDS(Low Voltage Differential Signaling)、PPDS(Point−to Point Differential Signaling)等の様々なインタフェース方式に対する研究とともに種々の信号処理方法が研究されている。その中で一番効果的な方法としてよく知られているスプレッドスペクトルクロック発生器(Spread Spectrum Clock Generator:SSCG)に対する研究は最近活発化している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願公開第2009−0146979号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的は、スプレッドスペクトルクロック信号を受信して新しい変調率及び変調周波数を有するスプレッドスペクトルクロック信号を発生することができるスプレッドスペクトルクロック発生器及びそれを含む電子装置を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明のスプレッドスペクトルクロック発生器は、第1スプレッドスペクトルクロック信号を受信して、第1スプレッドスペクトルクロック信号に対応する第1周波数を有する周波数信号を出力する発振回路と、周波数信号を受信して、第2スプレッドスペクトルクロック信号を発生する位相固定ループと、第1及び第2スプレッドスペクトルクロック信号を受信して、第2スプレッドスペクトルクロック信号に対応する第2周波数が第1スプレッドスペクトルクロック信号の第1周波数と近接するように位相固定ループを制御する制御回路とを含む。
【0006】
本発明の実施形態において、発振回路は周波数信号を出力する発振器と、第1スプレッドスペクトルクロック信号を受信して、第1カウント信号を出力する第1カウンタと、周波数信号を受信して、第2カウント信号を出力する第2カウンタと、第1及び第2カウント信号に応じて発振器を制御するための第1制御信号を出力する第1コントローラとを含む。発振器は、第1制御信号に対応する周波数を有する平均周波数信号を出力する。
本発明の実施形態において、第1カウンタは、第1スプレッドスペクトルクロック信号に応じてカウント動作を行って第1カウント信号を出力し、第2カウンタは、第2スプレッドスペクトルクロック信号に応じてカウント動作を行って第2カウント信号を出力する。
【0007】
本発明の実施形態において、第1コントローラは、第1カウント信号が第2カウント信号より先に予め設定された値になったとき、第1制御信号の信号レベルを増加させ、第2カウント信号が第1カウント信号より先に予め設定された値になったとき、第1制御信号の信号レベルを減少させる。
本発明の実施形態において、第1コントローラは、第1及び第2カウント信号に応じて二進検索方式を利用して第1制御信号を変更する。
【0008】
本発明の実施形態において、制御回路は、第1スプレッドスペクトルクロック信号を受信して、第3カウント信号を出力する第3カウンタと、位相固定ループから出力される第2スプレッドスペクトルクロック信号を受信して、第4カウント信号を出力する第4カウンタと、第3及び第4カウント信号に応じて位相固定ループを制御するための第2制御信号を出力する第2コントローラを含む。位相固定ループは、第2制御信号に応じて第2スプレッドスペクトルクロック信号の周波数を調節する。
【0009】
本発明の実施形態において、第3カウンタは、第1スプレッドスペクトルクロック信号に応じてカウント動作を行って第3カウント信号を出力し、第4カウンタは、周波数信号に応じてカウント動作を行って第4カウント信号を出力する。
本発明の実施形態において、発振回路は第1スプレッドスペクトルクロック信号の平均周波数の小数分周比を有する平均周波数信号を出力し、制御回路は第2スプレッドスペクトルクロック信号の平均周波数が第1スプレッドスペクトルクロック信号の平均周波数の小数分周比に近接するように位相固定ループを制御する。
【0010】
本発明の実施形態において、第1スプレッドスペクトルクロック信号を受信して、第1スプレッドスペクトルクロック信号の平均周波数に対応する基準平均周波数信号を出力する基準発振回路をさらに含む。位相固定ループは発振回路から平均周波数信号を受信して、基準平均周波数信号を基準クロック信号に使用して第2スプレッドスペクトルクロック信号を発生する。
【0011】
本発明の異なる特徴による電子装置は、メモリと、第1スプレッドスペクトルクロック信号及びメモリをアクセスするための第1アドレスを出力する第1回路ブロックと、第2スプレッドスペクトルクロック信号に応じて動作し、メモリをアクセスするための第2アドレスを出力する第2回路ブロックと、第1スプレッドスペクトルクロック信号を受信して、第2スプレッドスペクトルクロック信号を発生するスプレッドスペクトルクロック信号発生器とを含む。メモリは、第1及び第2アドレスを比較し、第1及び第2アドレスの差に対応する制御信号を出力し、スプレッドスペクトルクロック信号発生器は、制御信号に応じて第2スプレッドスペクトルクロック信号を発生する。
【発明の効果】
【0012】
本発明によると、入力信号が様々な変調率及び変調周波数を有するスプレッドスペクトルクロック信号であっても、新しい変調率及び変調周波数を有するスプレッドスペクトルクロック信号を生成することができるスプレッドスペクトルクロック発生器が構成される。
【図面の簡単な説明】
【0013】
【図1】本発明の実施形態によるスプレッドスペクトルクロック発生器を含む電子回路を示す図。
【図2】図1に示すスプレッドスペクトルクロック発生器から入力及び出力されるスプレッドスペクトルクロックを例示する図。
【図3】本発明の実施形態によるスプレッドスペクトルクロック発生器の具体例を示すブロック図。
【図4】図3に示す発振器から出力される周波数信号の周波数変化を例示する図。
【図5】図3に示す位相固定ループから出力される第2スプレッドスペクトルクロック信号の変化を例示する図。
【図6】図3に示すスプレッドスペクトルクロック発生器から出力される第2スプレッドスペクトルクロック信号のスペクトルを例示する図。
【図7】図3に示すスプレッドスペクトルクロック発生器の動作のとき発生する信号の変化を例示する図。
【図8】本発明の他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図。
【図9】本発明のその他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図。
【図10】本発明の実施形態によるスプレッドスペクトルクロック発生器を含むディスプレイ装置を示す図。
【図11A】図10に示す回路ブロックからSRAMに提供するアドレスの差を示す図。
【図11B】図10に示す回路ブロックからSRAMに提供するアドレスの差を示す図。
【図12】図10に示すスプレッドスペクトルクロック発生器の具体例を示す図。
【図13】図10に示すスプレッドスペクトルクロック発生器の他の実施形態を示す図。
【図14】本発明のその他の実施形態によるスプレッドスペクトルクロック発生器の構成を示す図。
【発明を実施するための形態】
【0014】
以下に、本発明の好ましい実施形態を添付された図面等を参照して詳しく説明する。
【0015】
図1は本発明の実施形態によるスプレッドスペクトルクロック発生器を含む電子回路を示す図である。
図1を参照すると、スプレッドスペクトルクロック発生器120は二つの回路ブロック110、130の間に設置される。回路ブロック110は第1変調率及び第1変調周波数を有する第1スプレッドスペクトルクロックSSC1を出力する。スプレッドスペクトルクロック発生器120は第1スプレッドスペクトルクロックSSC1が入力され、第2変調率及び第2変調周波数を有する第2スプレッドスペクトルクロックSSC2を発生する。スプレッドスペクトルクロック発生器120で発生した第2スプレッドスペクトルクロックSSC2は回路ブロック130に伝送される。
【0016】
図2は図1に示すスプレッドスペクトルクロック発生器から入力及び出力されるスプレッドスペクトルクロックを例示する図である。
図2を参照すると、スプレッドスペクトルクロック発生器120に入力される第1スプレッドスペクトルクロックSSC1は第1変調率MR1と第1変調周波数MF1とを有する。スプレッドスペクトルクロック発生器120は第2変調率MR2と第2変調周波数MF2とを有する第2スプレッドスペクトルクロックSSC2を出力する。
【0017】
このように、本発明のスプレッドスペクトルクロック発生器120は第1スプレッドスペクトルクロックSSC1を受信して新しい変調率及び変調周波数を有する第2スプレッドスペクトルクロックSSC2を出力する。特に、スプレッドスペクトルクロック発生器120は固定された変調率及び変調周波数を有するクロックだけではなく様々な変調率及び変調周波数を有するスプレッドスペクトルクロック信号を受信して希望する変調率及び変調周波数を有するスプレッドスペクトルクロックを出力する。
【0018】
図3は本発明の実施形態によるスプレッドスペクトルクロック発生器の具体例を示すブロック図である。
図3を参照すると、スプレッドスペクトルクロック発生器300は発振回路310、位相固定ループ(Phase Lock Loop)320、そして制御回路330を含む。発振回路310は第1スプレッドスペクトルクロック信号SSC1を受信し、第1スプレッドスペクトルクロック信号SSC1の平均周波数に対応する周波数信号DCO_OUTを出力する。位相固定ループ320は周波数信号DCO_OUTを受信し、第2スプレッドスペクトルクロック信号SSC2を出力する。制御回路330は第1スプレッドスペクトルクロック信号SSC1と第2スプレッドスペクトルクロック信号SSC2とを受信し、位相固定ループ320を制御するためのPLL制御信号PLL_CODEを出力する。
【0019】
図2で説明したように、スプレッドスペクトルクロック発生器300に入力される第1スプレッドスペクトルクロック信号SSC1は、第1変調率MR1と第1変調周波数MF1とを有する信号である。このような第1スプレッドスペクトルクロック信号SSC1を位相固定ループ320に直接入力すれば、希望する変調率と変調周波数とを有する第2スプレッドスペクトルクロック信号SSC2を得ることは難しい。本発明の実施形態において、発振回路310は第1スプレッドスペクトルクロック信号SSC1の算術平均周波数に対応する周波数信号DCO_OUTを生成し、位相固定ループ320が周波数信号DCO_OUTを利用して第2スプレッドスペクトルクロック信号SSC2を生成する。
【0020】
発振回路310は発振器(Digital Controlled Oscillator:DCO)311、カウンタ312、313、そしてDCOコントローラ314を含む。発振器311はデジタル信号であるDCO制御信号DCO_CODEに対応する周波数を有する周波数信号DCO_OUTを出力する。発振器311から出力される周波数信号DCO_OUTの初期周波数は任意のレベルに設定される。例えば、周波数信号DCO_OUTの初期周波数は最大周波数、最小周波数及び中間周波数の中の一つに設定される。
【0021】
カウンタ312は第1スプレッドスペクトルクロック信号SSC1に応じてカウント動作を行い、カウント信号CNT1を出力する。カウンタ313は発振器311から出力される周波数信号DCO_OUTに応じてカウント動作を行い、カウント信号CNT2を出力する。夫々のカウンタ312、313は多数のフリップフロップを含む非応答式カウンタから構成される。DCOコントローラ314はカウンタ312、313から出力されるカウント信号CNT1、CNT2に応じてDCO制御信号DCO_CODEを出力する。DCOコントローラ314は二つのカウンタ312、313の中の一つが予め設定された値になったか否かによってDCO制御信号DCO_OUTのデジタル値を高くしたり低くしたりする。
【0022】
例えば、カウンタ312から出力されるカウント信号CNT1がカウンタ313から出力されるカウント信号CNT1より先に予め設定された値になると、DCOコントローラ314はDCO制御信号DCO_OUTのデジタル値を増加させる。例えば、DCO制御信号DCO_OUTが10ビットであり、DCOコントローラ314の検索アルゴリズムが単方向検索(uni−dierectional search)であれば、発振器311が第1スプレッドスペクトルクロック信号SSC1の平均周波数と一致する周波数信号DCO_OUTを出力するように制御するために最大1024回のDCO制御信号DCO_OUTの変化動作が必要である。本実施形態においては、スプレッドスペクトルクロック発生器300の動作速度の向上のために、DCOコントローラ314が二進検索(binary search)アルゴリズムによってDCO制御信号DCO_OUTを出力する。
【0023】
図4は図3に示す発振器から出力される周波数信号の周波数変化を例示する図である。
図4を参照すると、目標周波数420は第1スプレッドスペクトルクロック信号SCC1の算術計算による平均周波数である。発振器311から出力される周波数信号DCO_OUTの周波数410はDCO制御信号DCO_CODEによって変化する。図3に示すDCOコントローラ314は二進検索アルゴリズムによってDCO制御信号DCO_CODEを発生する。
【0024】
説明の便宜のために、DCO制御信号DCO_CODEは5ビットと仮定して、図3に示している発振回路310の動作を説明する。図4に示すように、初期に発振器311から出力される周波数信号DCO_OUTの周波数410が目標周波数420より高いと、カウンタ313から出力されるカウント信号CNT2がカウンタ312から出力されるカウント信号CNT1より先に予め設定された値に達する。初期のDCOコントローラ314は‘00000’のDCO制御信号DCO_CODEを出力し、カウント信号CNT2が予め設定された値になると、DCO制御信号DCO_CODEの最上位ビットを‘1’に設定する。
【0025】
従って、DCO制御信号DCO_CODEは‘10000’に設定され、発振器311はDCO制御信号DCO_CODEに対応する周波数の周波数信号DCO_OUTを出力する。このような方法を利用してDCOコントローラ314はDCO制御信号DCO_CODEを‘01000’、‘00100’、‘00110’及び‘00101’の順に変化させる。その結果、周波数信号DCO_OUTの周波数が第1スプレッドスペクトルクロック信号SSC1の平均周波数と一致、または、近接する。
【0026】
二進検索アルゴリズムによると、DCO制御信号DCO_CODEは最大に5回変更され、単方向検索アルゴリズムに比べてDCO制御信号DCO_CODEの設定時間が短縮される。しかし、DCO制御信号DCO_CODEの分解能(resolution)によって目標周波数420と周波数信号DCO_OUTの周波数410とは誤差が発生する。周波数信号DCO_OUTの周波数と第1スプレッドスペクトルクロック信号SSC1の平均周波数との誤差は、後に説明する制御回路330によって補償される。
【0027】
発振器311から出力される周波数信号DCO_OUTは位相固定ループ320に入力される。位相固定ループ320は周波数信号DCO_OUTが入力され、所定の分周率及び分周周波数を有する第2スプレッドスペクトルクロック信号SSC2を発生する。
例えば、発振器311から出力される周波数信号DCO_OUTの周波数が第1スプレッドスペクトルクロック信号SSC1の平均周波数と一致すれば、位相固定ループ320から出力される第2スプレッドスペクトルクロック信号SSC2は使用者が設計したものと同じ分周率及び分周周波数を有する。しかし、先に説明したように、発振器311から出力される周波数信号DCO_OUTの周波数と第1スプレッドスペクトルクロック信号SSC1の平均周波数とは誤差が発生するので制御回路330がその誤差を補償する。
【0028】
制御回路330はカウンタ331、332とPLLコントローラ333とを含む。カウンタ331は、第1プレッドスペクトルクロック信号SSC1に応じてカウント動作を行い、カウント信号CNT3を出力する。カウンタ332は位相固定ループ320から出力される第2スプレッドスペクトルクロック信号SSC2に応じてカウント動作を行い、カウント信号CNT4を出力する。カウンタ331、332は夫々多数のフリップフロップを含む非応答式カウンタから構成される。PLLコントローラ333はカウンタ331、332から出力されるカウント信号CNT1、CNT2に応じてPLL制御信号PLL_CODEを出力する。
【0029】
PLLコントローラ333はカウンタ331、又は、カウンタ332が予め設定された値になったか否かによってPLL制御信号PLL_CODEのデジタル値を高くしたり低くしたりする。例えば、カウンタ331から出力されるカウント信号CNT3がカウンタ332から出力されるカウント信号CNT4より先に予め設定された値になると、PLLコントローラ333はPLL制御信号PLL_CODEのデジタル値を増加させる。カウンタ332から出力されるカウント信号CNT4がカウンタ331から出力されるカウント信号CNT1より先に予め設定された値になると、PLLコントローラ333はPLL制御信号PLL_CODEのデジタル値を減少させる。
【0030】
一方、位相固定ループ320から出力される第2スプレッドスペクトルクロック信号SSC2は、発振器311から出力される周波数信号DCO_OUTと位相固定ループ320内の逓倍率とによって決定されるので、最初の第1スプレッドスペクトルクロック信号SSC1と比べて誤差が発生する。従って、第1スプレッドスペクトルクロック信号SSC1の平均周波数と位相固定ループ320の逓倍率との乗算による第2スプレッドスペクトルクロック信号SSC2が出力されるように位相固定ループ320から出力される第2スプレッドスペクトルクロック信号SSC2に対する微細調整が必要である。PLLコントローラ333はデジタルロジック回路から具現することができ、単方向検索(uni−directional searching)方式を利用してPLL制御信号PLL_CODEを調整する。
【0031】
図5は図3に示す位相固定ループから出力される第2スプレッドスペクトルクロック信号の変化を例示する図である。
図5を参照すると、位相固定ループ(図3の320)から出力される第2スプレッドスペクトルクロック信号SSC2の平均周波数510はPLL制御信号PLL_CODEの変化によって調節される。このような方法を利用して第2スプレッドスペクトルクロック信号SSC2の平均周波数510を調整することによって、第2スプレッドスペクトルクロック信号SSC2の平均周波数が第1スプレッドスペクトルクロック信号SSC1の平均周波数にさらに近接する。
位相固定ループ320はPLL制御信号PLL_CODEに応じて内部からフィードバックされる信号の位相を調節することによって第2スプレッドスペクトルクロック信号SSC2の平均周波数を調節する。
【0032】
図6は図3に示すスプレッドスペクトルクロック発生器から出力される第2スプレッドスペクトルクロック信号のスペクトルを例示する図である。
図6を参照すると、一定周期で周波数が変化する第2スプレッドスペクトルクロック信号(図3のSSC2)は拡散周波数帯域で均一電力密度を有することが分かる。このような第2スプレッドスペクトルクロック信号SSC2は、電子回路の電磁気干渉現象を最小化する。
【0033】
図7は図3に示すスプレッドスペクトルクロック発生器の動作のとき発生する信号の変化を例示する図である。
図7を参照すると、先に発振器(図3の311)がDCO制御信号DCO_CODEに応じて所定周波数の周波数信号DCO_OUTを出力する。位相固定ループ320は周波数信号DCO_OUTを受信し、位相固定の動作を行う。PLLコントローラ333から出力されるPLL制御信号PLL_CODEに応じて、位相固定ループ320は第2変調率及び第2変調周波数を有する第2スプレッドスペクトルクロック信号SSC2を発生する。
【0034】
図3に示すスプレッドスペクトルクロック発生器300は回路の構成を変更せず、フラクショナルN位相固定ループのような小数分周比を有するスプレッドスペクトルクロック信号SSC2を発生する。
また、図3を参照すると、カウンタ312は第1スプレッドスペクトルクロック信号SSC1に応じてカウント動作を行って、カウント信号CNT1を出力する。カウンタ313は平均周波数信号DCO_OUTに応じてカウント動作を行って、カウント信号CNT2を出力する。
【0035】
例えば、最終信号である第2スプレッドスペクトルクロック信号SSC2の周波数が第1スプレッドスペクトルクロック信号SSC1の周波数に対する整数倍ではなく小数倍である場合、発振器311から出力される平均周波数信号DCO_OUTの周波数が第1スプレッドスペクトルクロック信号SSC1の周波数に対する小数倍になるように設定する。従って、カウンタ313のオフセットをカウンタ312と比べて希望する小数倍に設定し、カウンタ332のオフセットをカウンタ331と比べて希望する小数倍に設定する。
【0036】
例えば、第1スプレッドスペクトルクロック信号SSC1の周波数より11.1%速い第2スプレッドスペクトルクロック信号SSC2を出力する場合、カウンタ313のオフセットをカウンタ312と比べて11.1%大きく設定し、同様にカウンタ332のオフセットをカウンタ331と比べて11.1%大きく設定する。
【0037】
カウンタ313、332のオフセットの調節はカウンタ313、332のそれぞれに乗算器を接続し、カウンタ313、332からそれぞれ出力されるカウント値とオフセット値とを乗算することによって可能になる。例えば、カウンタ313から出力されるカウント値CNT2に11.1%をかけると発振器311から出力される平均周波数信号DCO_OUTの平均周波数は第1スプレッドスペクトルクロック信号SSC1の平均周波数より約11.1%速くなる。このように本発明によると、位相固定ループ320を修正しなくても小数分周が可能になる。
【0038】
図8は本発明の他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図である。
図8を参照すると、スプレッドスペクトルクロック発生器800は発振回路810、制御回路820、そして位相固定ループ回路(Phase Lock Loop)830を含む。発振回路810は図3に示す発振回路310と同じ回路構成を持ち、同様に動作する。制御回路820は図3に示す制御回路330と異なって、分周器821をさらに含む。分周器821は所定の分周比Pで第1スプレッドスペクトルクロック信号SSC1を分周し、分周された信号をカウンタ822に伝送する。
【0039】
位相固定ループ回路830は分周器831、位相周波数検出器(Phase Frequency Detector:PFD)832、チャージポンプ(Charge Pump:CP)833、ローパスフィルタ(Low Pass Filter:LPF)834、電圧制御発振器(Voltage Controlled Oscillator:VCO)835、位相選択器836、分周器837、そしてDSM(Delta−Sigma Modulator)838を含む。
【0040】
分周器831の分周比Pは制御回路820内の分周器821の分周比と同じである。位相周波数検出器832は分周器831から出力される信号の周波数と分周器837から出力される信号の周波数とを比較し、その差に対するパルス信号を出力する。チャージポンプ833は位相周波数検出器832から出力されるパルス信号のパルス幅に比例する電流を出力する。ローパスフィルタ834はチャージポンプ833から出力される電流の雑音を除去する。
【0041】
電圧制御発振器835はローパスフィルタ834から出力される電圧に対応する周波数の信号、即ち、第2スプレッドスペクトルクロック信号SSC2を出力する。位相選択器836は第2スプレッドスペクトルクロック信号SSC2が入力され、DSM838からの位相選択信号PHSELに応じて第2スプレッドスペクトルクロック信号SSC2の位相を調節する。分周器837は位相選択器836から出力される信号を所定の分周比Mで分周して位相周波数検出器832に伝送する。DSM838は制御回路820から出力されるPLL制御信号PLL_CODEに対応する位相選択信号PHSELを出力する。
【0042】
このように、位相固定ループ回路330は制御回路820から出力されるPLL制御信号PLL_CODEに応じて内部からフィードバックされる信号の位相を調節することによって第2スプレッドスペクトルクロック信号SSC2の平均周波数を調節することができる。
【0043】
図8に示す制御回路820内のカウンタ822は、第1スプレッドスペクトルクロック信号SSC1が所定の分周比Pで分周された信号を受信し、カウンタ823は第2スプレッドスペクトルクロック信号SSC2が位相選択器836と分周器837を通じてフィードバックされた信号を受信する。これは第2スプレッドスペクトルクロック信号SSC2の周波数が非常に高いので、フリップフロップからなるカウンタ822、823が動作不能になることを防止する。
【0044】
図9は本発明の他の実施形態によるスプレッドスペクトルクロック発生器を示すブロック図である。
図9に示しているスプレッドスペクトルクロック発生器900は図3に示すスプレッドスペクトルクロック発生器300と同様の構成を有するが、加算器940と選択器950とをさらに含む。選択器950は選択信号SELに応じてPLLコントローラ933から出力されるPLL制御信号PLL_CODEを加算器940と位相固定ループ920の中の一つとに選択的に送信する。
【0045】
例えば、選択器950がPLLコントローラ933から出力されるPLL制御信号PLL_CODEを位相固定ループ920に送信すると、スプレッドスペクトルクロック発生器900は図3に示しているスプレッドスペクトルクロック発生器300と同様に動作する。選択器950がPLLコントローラ933から出力されるPLL制御信号PLL_CODEを加算器940に送信すると、加算器940はDCO制御信号DCO_CODEとPLL制御信号PLL_CODEとを加算した後、発振器911に送信する。
【0046】
この実施形態によると、第2スプレッドスペクトルクロック信号SSC2の平均周波数と第1スプレッドスペクトルクロック信号SSC1の算術平均周波数との誤差を補償するためのPLL制御信号PLL_CODEは発振器911に送信される。その結果、位相固定ループ920が動作する間に発振器911から出力される周波数信号DCO_OUTの周波数が調整され、位相固定ループ920には周波数が調整された周波数信号DCO_OUTが入力される。
【0047】
図10は本発明の実施形態によるスプレッドスペクトルクロック発生器を含むディスプレイ装置を示す図である。
図10を参照すると、ディスプレイ装置1000は回路ブロック1010、1030、スプレッドスペクトルクロック発生器1020、そしてSRAM1040を含む。この実施形態において、ディスプレイ装置1000を一例として説明しているが、異なる周波数を有するクロック信号に同期して動作する回路ブロックを含む電子装置に本発明を適用することができる。
【0048】
スプレッドスペクトルクロック発生器1020は二つの回路ブロック1010、1030の間に接続される。回路ブロック1010は第1変調率及び第1変調周波数を有する第1スプレッドスペクトルクロックSSC1を出力する。スプレッドスペクトルクロック発生器1020は第1スプレッドスペクトルクロックSSC1が入力され、第2変調率及び第2変調周波数を有する第2スプレッドスペクトルクロックSSC2を発生する。スプレッドスペクトルクロック発生器1020で発生した第2スプレッドスペクトルクロックSSC2は回路ブロック1030に送信される。
【0049】
SRAM1040は二つの回路ブロック1010、1030によって同時にアクセス可能であるデュアルポートメモリからなる。SRAM1040は回路ブロック1010から第1スプレッドスペクトルクロック信号SSC1、読み出しコマンドCMD1、アドレスADDR1及びデータDATA1が入力され、スプレッドスペクトルクロック発生器1020から第2スプレッドスペクトルクロック信号SSC2と、回路ブロック1030から記入コマンドCMD2及びアドレスAADR2が入力され、データDATA2を出力する。この実施形態において、SRAM1040は異なる周波数のクロックによって動作する回路ブロック1010、1030の間のバッファとして動作する。
【0050】
回路ブロック1010は第1スプレッドスペクトルクロック信号SSC1に同期してデータDATA1をSRAM1040に記入し、回路ブロック1030は第2スプレッドスペクトルクロック信号SSC2に同期してSRAM1040からデータDATA2を読み出す。回路ブロック1010によってSRAM1040に貯蔵されるデータDATA1はRGBデータであり、SRAM1040の大きさは、例えば、1フレームのデータの大きさと同じである。
【0051】
回路ブロック1010からデータDATA1がSRAM1040に記入された後、回路ブロック1030によってデータDATA2が読み出しできるようにSRAM1040の記入及び読み出し位置を指定するアドレスADDR1、ADDR2の中のアドレスADDR1がアドレスADDR2より数サイクル先に発生するように設計する。
【0052】
例えば、第1スプレッドスペクトルクロック信号SSC1の平均周波数が第2スプレッドスペクトルクロック信号SSC2の平均周波数より速すぎると、回路ブロック1010がK番目のフレームのデータを全てSRAM1040に記入した後K+1番目のフレームのデータを記入しようとするが、回路ブロック1030はK番目のフレームのデータを全て読み出しすることができないオーバーフロー現像が発生する。逆に、第1スプレッドスペクトルクロック信号SSC1の周波数が第2スプレッドスペクトルクロック信号SSC2の周波数より遅すぎる場合、回路ブロック1010がK番目のフレームのデータを全てSRAM1040に記入する前に、回路ブロック1010がSRAM1040からK番目のフレームのデータを読み出ししようとするアンダーフロー現像が発生する。この場合、回路ブロック1010はK−1番目のフレームのデータをK番目のフレームのデータとして読み出す。
【0053】
本発明の実施形態によるSRAM1040は回路ブロック1010、1030からアドレスADDR1、ADDR2を比較し、アドレスの差が予め設定された値より大きいか小さいと、それに対応する制御信号CTRLを出力する。スプレッドスペクトルクロック発生器1020は制御信号CTRLに応じて第2スプレッドスペクトルクロック信号SSC2の周波数を変更する。
【0054】
図11A及び図11Bは図10に示す回路ブロックからSRAMに提供するアドレスの差を示す図である。
図11Aを参照すると、SRAM1040は図10に示す回路ブロック1010、1030によってアクセスするn個のメモリ領域を含む。複数のメモリ領域のそれぞれは、回路ブロック1010、1030からのアドレスAADR1、ADDR2によって指定され、アドレスAADR1、ADDR2の比較により第1及び第2スプレッドスペクトルクロック信号SSC1、SSC2の周波数を比較する。
【0055】
例えば、回路ブロック1010からのアドレスAADR1の値が回路ブロック1030からのアドレスADDR2の値より大きいとともに、その差が第1基準値REF1より大きいと、第2スプレッドスペクトルクロック信号SSC2の周波数を高くする。逆に、図11Bに示すように、回路ブロック1010からのアドレスAADR1の値が回路ブロック1030からのアドレスADDR2の値より大きいとともに、その差が第2基準値REF2より小さいと、第2スプレッドスペクトルクロック信号SSC2の周波数を低くする。
【0056】
回路ブロック1030からアドレスADDR2の値が回路ブロック1010からアドレスAADR1の値より大きい場合にも、第2スプレッドスペクトルクロック信号SSC2の周波数を低くする。図10に示すSRAM1040はアドレスADDR1、ADDR2を比較し、その結果によって制御信号CTRLを出力する。
【0057】
図12は図10に示すスプレッドスペクトルクロック発生器の具体例を示す図である。
図12に示すスプレッドスペクトルクロック発生器1220は図3に示すスプレッドスペクトルクロック発生器300と類似し、DCOコントローラ1314及びPLLコントローラ1233がSRAM1040からの制御信号CTRLを受信する。DCOコントローラ1214はカウンタ1212、1213からのカウント信号CNT1、CNT2と、SRAM1040からの制御信号CTRLの中の何れか一つに応じてDCO制御信号CDO_CODEを発生するように設定する。同様に、PLLコントローラ1233はカウンタ1231、1232からのカウント信号CNT3、CNT4と、SRAM1040からの制御信号CTRLの中の何れか一つに応じてPLL制御信号PLL_CODEを発生するように設定する。
【0058】
例えば、DCOコントローラ1314とPLLコントローラ1233の全部がSRAM1040からの制御信号CTRLに応じて動作するように設定された場合、制御信号CTRL信号が第2スプレッドスペクトルクロック信号SSC2の周波数を高くすることを示すとDCOコントローラ1314はDCO制御信号DCO_CODEのデジタル値を増加させ、PLLコントローラ1233もPLL制御信号PLL_CODEのデジタル値を増加させる。
【0059】
逆に、制御信号CTRL信号が第2スプレッドスペクトルクロック信号SSC2の周波数を低くすることを示すとDCOコントローラ1314はDCO制御信号DCO_CODEのデジタル値を減少させ、PLLコントローラ1233もPLL制御信号PLL_CODEのデジタル値を減少させる。
DCOコントローラ1314とPLLコントローラ1233の全部がカウンタ1212、1213、1231、1232からカウント信号CNT1、CNT2、CNT3、CNT3に応じて動作するように設定される場合、スプレッドスペクトルクロック発生器1220は図3に示すスプレッドスペクトルクロック発生器300と同様に動作する。
【0060】
図13は図10に示すスプレッドスペクトルクロック発生器の他の実施形態を示す図である。
図13に示すスプレッドスペクトルクロック発生器1300は図12に示すスプレッドスペクトルクロック発生器1220とは異なって、図10に示すSRAM1040から制御信号CTRLに応じて第2スプレッドスペクトルクロック信号SSC2を発生する構成を示す。
【0061】
スプレッドスペクトルクロック発生器1300は発振器1310、PLL1320、DCOコントローラ1330、そしてPLLコントローラ1340を含む。発振器1310はDCOコントローラ1330からのDCO制御信号DCO_CODEに応じて所定周波数の平均周波数信号DCO_OUTを発生する。PLL1320はPLLコントローラ1340からPLL制御信号PLL_CODEに応じて第2スプレッドスペクトルクロック信号SSC2を発生する。DCOコントローラ1330とPLLコントローラ1340とは図10に示すSRAM1040からの制御信号CTRLに応じてDCO制御信号DCO_CODEとPLL制御信号PLL_CODEとを夫々発生する。
【0062】
図10に示すSRAM1040からの制御信号CTRL信号が第2スプレッドスペクトルクロック信号SSC2の周波数を高くすることを示すと、DCOコントローラ1330はDCO制御信号DCO_CODEのデジタル値を増加させ、PLLコントローラ1340もPLL制御信号PLL_CODEのデジタル値を増加させる。
【0063】
逆に、制御信号CTRL信号が第2スプレッドスペクトルクロック信号SSC2の周波数を低くすることを示すと、DCOコントローラ1330はDCO制御信号DCO_CODEのデジタル値を減少させ、PLLコントローラ1240もPLL制御信号PLL_CODEのデジタル値を減少させる。このような方法を利用して平均周波数信号DCO_OUTの周波数及び第2スプレッドスペクトルクロック信号SSC2の平均周波数を調節することができる。
【0064】
図14は本発明のその他の実施形態によるスプレッドスペクトルクロック発生器の構成を示す図である。
図14を参照すると、スプレッドスペクトルクロック発生器1400は発振回路1410、1440、制御回路1420、そして位相固定ループ回路1430を含む。即ち、図14に示すスプレッドスペクトルクロック発生器1400は図8に示すスプレッドスペクトルクロック発生器800と同様の構成を有し、発振回路1440をさらに含む。
【0065】
先ず、発振回路1410は発振器1441、カウンタ1412、1413、そしてDCOコントローラ1414を含む。発振器1411は平均周波数信号DCO_OUT1を発生する。カウンタ1412は第1スプレッドスペクトルクロック信号SSC1に応じてカウント動作を行って、カウント信号CNT1を出力する。カウンタ1413は発振器1411から出力される平均周波数信号DCO_OUT1に応じてカウント動作を行って、カウント信号CNT2を出力する。DCOコントローラ1414はカウンタ1412、1413から出力されるカウント信号CNT1、CNT2に応じてDCO制御信号DCO_CODE1を出力する。
【0066】
発振回路1440は発振回路1410と同一な構成を含む。発振回路1440は発振器1441、カウンタ1442、1443、そしてDCOコントローラ1444を含む。発振器1441は平均周波数信号DCO_OUT2を発生する。カウンタ1442は第1スプレッドスペクトルクロック信号SSC1に応じてカウント動作を行って、カウント信号CNT5を出力する。カウンタ1443は発振器1441から出力される平均周波数信号DCO_OUTに応じてカウント動作を行って、カウント信号CNT6を出力する。DCOコントローラ1444はカウンタ1442、1443から出力されるカウント信号CNT5、CNT6に応じてDCO制御信号DCO_CODE2を出力する。発振器1441から出力される基準平均周波数信号DCO_OUT2は位相固定ループ1430のDSM1438に送信される。DSM1438は基準平均周波数信号DCO_OUT2を基準クロック信号に使用する。
【0067】
位相固定ループ回路1430から出力される第2スプレッドスペクトルクロック信号SSC2の特性はDSM1438によって決められる。第2スプレッドスペクトルクロック信号SSC2の特性の中の変調周波数の特性を一定に維持するためには基準クロック信号が必要である。一般に、イントラパネルインタフェース(Intra−Panel Interface)に使用される回路ブロックは基準クロック信号を発生するための素子を備えていないので入力クロック信号である第1スプレッドスペクトルクロック信号SSC1を利用して基準クロック信号を生成する。このとき、スプレッドスペクトルクロック発生器1400は第1スプレッドスペクトルクロック信号SSC1の周波数を認識することができない。
【0068】
従って、スプレッドスペクトルクロック発生器1400はDSM1438の内部にEEPROMのようなメモリを備え、入力クロック信号である第1スプレッドスペクトルクロック信号SSC1の周波数コード値がメモリに貯蔵される。この方法によるとメモリに貯蔵される周波数コードを利用してスプレッドスペクトルクロック発生器1400は基準クロック信号を生成することができる。しかし、使用者がディスプレイ装置のプラグを抜き挿ししたり、セッティングデータの変更等様々な原因によって第1スプレッドスペクトルクロック信号SSC1の周波数が変わる。このように、第1スプレッドスペクトルクロック信号SSC1の周波数が変わってもメモリに貯蔵される基準クロック信号の周波数コードは同じ値に維持されるので第2スプレッドスペクトルクロック信号SSC2の特性が変わる。
【0069】
本発明はこのような問題が生じないように発振回路1440をさらに含む。初期に発振回路1411は第1スプレッドスペクトルクロック信号SSC1に対応する平均周波数信号DCO_OUT1を出力し、発振回路1440は基準平均周波数信号DCO_OUT2を出力し、信号DCO_OUT1、DCO_OUT2の平均周波数は同じである。発振回路1440内のDCOコントローラ1444はカウンタ値CNT5、CNT6を比較してDCO制御信号DCO_CODE2を出力し、DCO制御信号DCO_CODE2が所定時間の間に変わらないとDCO制御信号DCO_CODE2を固定する。従って、発振器1441は固定された基準平均周波数信号DCO_OUT2を出力することができる。
【0070】
基準平均周波数信号DCO_OUT2はDSM1438の基準クロック信号に送信される。
スプレッドスペクトルクロック発生器1400が動作状態になっている間に基準平均周波数信号DCO_OUT2は一定に維持されるので安定された特性を有する第2スプレッドスペクトルクロック信号SSC2が発生する。
【符号の説明】
【0071】
300 スプレッドスペクトルクロック発生器
310 発振回路
311 発振器
312、313、331、332 カウンタ
314、1214、1330、1414、1444 DCOコントローラ
320 位相固定ループ
330 制御回路
333、1233、1340、1424 PLLコントローラ
1010、1030 回路ブロック
1436 位相選択器
【特許請求の範囲】
【請求項1】
第1スプレッドスペクトルクロック信号を受信して、前記第1スプレッドスペクトルクロック信号に対応する第1周波数を有する周波数信号を出力する発振回路と、
前記周波数信号を受信して、第2スプレッドスペクトルクロック信号を発生する位相固定ループと、
前記第1及び第2スプレッドスペクトルクロック信号を受信して、前記第2スプレッドスペクトルクロック信号に対応する第2周波数が前記第1スプレッドスペクトルクロック信号の前記第1周波数と近接するように前記位相固定ループを制御する制御回路とを含むことを特徴とするスプレッドスペクトルクロック発生器。
【請求項2】
前記発振回路は、
前記周波数信号を出力する発振器と、
前記第1スプレッドスペクトルクロック信号を受信して、第1カウント信号を出力する第1カウンタと、
前記周波数信号を受信して、第2カウント信号を出力する第2カウンタと、
前記第1及び第2カウント信号に応じて前記発振器を制御するための第1制御信号を出力する第1コントローラとを含み、
前記発振器は、前記第1制御信号に対応する周波数を有する前記平均周波数信号を出力することを特徴とする請求項1に記載のスプレッドスペクトルクロック発生器。
【請求項3】
前記第1カウンタは、前記第1スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第1カウント信号を出力し、
前記第2カウンタは、前記第2スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第2カウント信号を出力することを特徴とする請求項2に記載のスプレッドスペクトルクロック発生器。
【請求項4】
前記第1コントローラは、
前記第1カウント信号が前記第2カウント信号より先に予め設定された値になったとき、前記第1制御信号の信号レベルを増加させ、前記第2カウント信号が前記第1カウント信号より先に予め設定された値になったとき、前記第1制御信号の信号レベルを減少させることを特徴とする請求項3に記載のスプレッドスペクトルクロック発生器。
【請求項5】
前記第1コントローラは、
前記第1及び第2カウント信号に応じて二進検索方式を利用して前記第1制御信号を変更することを特徴とする請求項4に記載のスプレッドスペクトルクロック発生器。
【請求項6】
前記制御回路は、
前記第1スプレッドスペクトルクロック信号を受信して、第3カウント信号を出力する第3カウンタと、
前記位相固定ループから出力される前記第2スプレッドスペクトルクロック信号を受信して、第4カウント信号を出力する第4カウンタと、
前記第3及び第4カウント信号に応じて前記位相固定ループを制御するための第2制御信号を出力する第2コントローラとを含み、
前記位相固定ループは、前記第2制御信号に応じて前記第2スプレッドスペクトルクロック信号の周波数を調節することを特徴とする請求項2に記載のスプレッドスペクトルクロック発生器。
【請求項7】
前記第3カウンタは、前記第1スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第3カウント信号を出力し、
前記第4カウンタは、前記周波数信号に応じてカウント動作を行って前記第4カウント信号を出力することを特徴とする請求項6に記載のスプレッドスペクトルクロック発生器。
【請求項8】
前記発振回路は前記第1スプレッドスペクトルクロック信号の平均周波数の小数分周比を有する前記平均周波数信号を出力し、前記制御回路は前記第2スプレッドスペクトルクロック信号の平均周波数が前記第1スプレッドスペクトルクロック信号の平均周波数の前記小数分周比に近接するように前記位相固定ループを制御することを特徴とする請求項1に記載のスプレッドスペクトルクロック発生器。
【請求項9】
前記第1スプレッドスペクトルクロック信号を受信して、前記第1スプレッドスペクトルクロック信号の前記平均周波数に対応する基準平均周波数信号を出力する基準発振回路をさらに含み、前記位相固定ループは前記発振回路から平均周波数信号を受信して、前記基準平均周波数信号を基準クロック信号に使用して前記第2スプレッドスペクトルクロック信号を発生することを特徴とする請求項1に記載のスプレッドスペクトルクロック発生器。
【請求項10】
メモリと、
第1スプレッドスペクトルクロック信号及び前記メモリをアクセスするための第1アドレスを出力する第1回路ブロックと、
第2スプレッドスペクトルクロック信号に応じて動作し、前記メモリをアクセスするための第2アドレスを出力する第2回路ブロックと、
前記第1スプレッドスペクトルクロック信号を受信して、前記第2スプレッドスペクトルクロック信号を発生するスプレッドスペクトルクロック信号発生器とを含み、
前記メモリは、前記第1及び第2アドレスを比較し、前記第1及び第2アドレスの差に対応する制御信号を出力し、
前記スプレッドスペクトルクロック信号発生器は、前記制御信号に応じて前記第2スプレッドスペクトルクロック信号を発生することを特徴とする電子装置。
【請求項1】
第1スプレッドスペクトルクロック信号を受信して、前記第1スプレッドスペクトルクロック信号に対応する第1周波数を有する周波数信号を出力する発振回路と、
前記周波数信号を受信して、第2スプレッドスペクトルクロック信号を発生する位相固定ループと、
前記第1及び第2スプレッドスペクトルクロック信号を受信して、前記第2スプレッドスペクトルクロック信号に対応する第2周波数が前記第1スプレッドスペクトルクロック信号の前記第1周波数と近接するように前記位相固定ループを制御する制御回路とを含むことを特徴とするスプレッドスペクトルクロック発生器。
【請求項2】
前記発振回路は、
前記周波数信号を出力する発振器と、
前記第1スプレッドスペクトルクロック信号を受信して、第1カウント信号を出力する第1カウンタと、
前記周波数信号を受信して、第2カウント信号を出力する第2カウンタと、
前記第1及び第2カウント信号に応じて前記発振器を制御するための第1制御信号を出力する第1コントローラとを含み、
前記発振器は、前記第1制御信号に対応する周波数を有する前記平均周波数信号を出力することを特徴とする請求項1に記載のスプレッドスペクトルクロック発生器。
【請求項3】
前記第1カウンタは、前記第1スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第1カウント信号を出力し、
前記第2カウンタは、前記第2スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第2カウント信号を出力することを特徴とする請求項2に記載のスプレッドスペクトルクロック発生器。
【請求項4】
前記第1コントローラは、
前記第1カウント信号が前記第2カウント信号より先に予め設定された値になったとき、前記第1制御信号の信号レベルを増加させ、前記第2カウント信号が前記第1カウント信号より先に予め設定された値になったとき、前記第1制御信号の信号レベルを減少させることを特徴とする請求項3に記載のスプレッドスペクトルクロック発生器。
【請求項5】
前記第1コントローラは、
前記第1及び第2カウント信号に応じて二進検索方式を利用して前記第1制御信号を変更することを特徴とする請求項4に記載のスプレッドスペクトルクロック発生器。
【請求項6】
前記制御回路は、
前記第1スプレッドスペクトルクロック信号を受信して、第3カウント信号を出力する第3カウンタと、
前記位相固定ループから出力される前記第2スプレッドスペクトルクロック信号を受信して、第4カウント信号を出力する第4カウンタと、
前記第3及び第4カウント信号に応じて前記位相固定ループを制御するための第2制御信号を出力する第2コントローラとを含み、
前記位相固定ループは、前記第2制御信号に応じて前記第2スプレッドスペクトルクロック信号の周波数を調節することを特徴とする請求項2に記載のスプレッドスペクトルクロック発生器。
【請求項7】
前記第3カウンタは、前記第1スプレッドスペクトルクロック信号に応じてカウント動作を行って前記第3カウント信号を出力し、
前記第4カウンタは、前記周波数信号に応じてカウント動作を行って前記第4カウント信号を出力することを特徴とする請求項6に記載のスプレッドスペクトルクロック発生器。
【請求項8】
前記発振回路は前記第1スプレッドスペクトルクロック信号の平均周波数の小数分周比を有する前記平均周波数信号を出力し、前記制御回路は前記第2スプレッドスペクトルクロック信号の平均周波数が前記第1スプレッドスペクトルクロック信号の平均周波数の前記小数分周比に近接するように前記位相固定ループを制御することを特徴とする請求項1に記載のスプレッドスペクトルクロック発生器。
【請求項9】
前記第1スプレッドスペクトルクロック信号を受信して、前記第1スプレッドスペクトルクロック信号の前記平均周波数に対応する基準平均周波数信号を出力する基準発振回路をさらに含み、前記位相固定ループは前記発振回路から平均周波数信号を受信して、前記基準平均周波数信号を基準クロック信号に使用して前記第2スプレッドスペクトルクロック信号を発生することを特徴とする請求項1に記載のスプレッドスペクトルクロック発生器。
【請求項10】
メモリと、
第1スプレッドスペクトルクロック信号及び前記メモリをアクセスするための第1アドレスを出力する第1回路ブロックと、
第2スプレッドスペクトルクロック信号に応じて動作し、前記メモリをアクセスするための第2アドレスを出力する第2回路ブロックと、
前記第1スプレッドスペクトルクロック信号を受信して、前記第2スプレッドスペクトルクロック信号を発生するスプレッドスペクトルクロック信号発生器とを含み、
前記メモリは、前記第1及び第2アドレスを比較し、前記第1及び第2アドレスの差に対応する制御信号を出力し、
前記スプレッドスペクトルクロック信号発生器は、前記制御信号に応じて前記第2スプレッドスペクトルクロック信号を発生することを特徴とする電子装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14】
【公開番号】特開2011−147122(P2011−147122A)
【公開日】平成23年7月28日(2011.7.28)
【国際特許分類】
【出願番号】特願2010−279472(P2010−279472)
【出願日】平成22年12月15日(2010.12.15)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si,Gyeonggi−do,Republic of Korea
【Fターム(参考)】
【公開日】平成23年7月28日(2011.7.28)
【国際特許分類】
【出願日】平成22年12月15日(2010.12.15)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si,Gyeonggi−do,Republic of Korea
【Fターム(参考)】
[ Back to top ]