スペクトラム拡散通信装置
【課題】 スペクトラム拡散通信装置を短期間で開発する。
【解決手段】 複数ビットのＩ，Ｑを夫々保持するデータレジスタと、１ビットのＩ，Ｑを夫々保持するコードレジスタと、データレジスタとコードレジスタの出力を複素乗算する複素乗算器と、からなるタップＭ個と、Ｍ個のタップ出力を加算する加算器と、加算器出力を格納する出力レジスタと、からなる同一構成の信号合成手段をＮ＋１個（ＮはＭ以下）備え、１個の信号合成手段に他の信号合成手段の出力を入力する２段構成とする。
初段の信号合成手段には、データレジスタに送信電力ゲインを入力し、コードレジスタのにシンボルデータをチャネライゼーション・コードで拡散したデータを入力する。各初段の信号合成手段には、同一のスクランブリング・コードを用いるチャネルを纏めて割当て、後段の信号合成手段のコードレジスタにはそのスクランブリング・コードを入力する。
【解決手段】 複数ビットのＩ，Ｑを夫々保持するデータレジスタと、１ビットのＩ，Ｑを夫々保持するコードレジスタと、データレジスタとコードレジスタの出力を複素乗算する複素乗算器と、からなるタップＭ個と、Ｍ個のタップ出力を加算する加算器と、加算器出力を格納する出力レジスタと、からなる同一構成の信号合成手段をＮ＋１個（ＮはＭ以下）備え、１個の信号合成手段に他の信号合成手段の出力を入力する２段構成とする。
初段の信号合成手段には、データレジスタに送信電力ゲインを入力し、コードレジスタのにシンボルデータをチャネライゼーション・コードで拡散したデータを入力する。各初段の信号合成手段には、同一のスクランブリング・コードを用いるチャネルを纏めて割当て、後段の信号合成手段のコードレジスタにはそのスクランブリング・コードを入力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信や無線ＬＡＮ等のようなスペクトラム拡散に用いられるスペクトラム拡散通信装置に係り、特に、簡単且つ小規模な構成が可能な、スペクトラム拡散通信装置に関する。
【背景技術】
【０００２】
一般に移動体通信又は無線ＬＡＮ（Local Area Network）等に用いられるスペクトラム拡散（Spread Spectrum:ＳＳ）通信システムでは、送信側で送信データに対して狭帯域変調（１次変調）を行い、更に拡散変調（２次変調）を行う、２段階の変調を行ってデータを送信し、受信側では、受信データに対して逆拡散を行って１次変調に戻してから、通常の検波回路でベースバンド信号の再生を行うようになっている。
【０００３】
送信データの拡散方法について、以下に説明する。送信データは連続するシンボルデータの各ペアがまずシリアル−パラレル変換され、それぞれ同相成分、直交成分とに分類される。ここで同相成分をＴｉ、直交成分をＴｑ、拡散符号の同相成分をＣｉ、直交成分をＣｑとすると、拡散することで得られる拡散信号Ｄは
Ｄ＝（Ｔｉ＋ｊＴｑ）×（Ｃｉ＋ｊＣｑ） （式１）
＝（Ｔｉ×Ｃｉ−Ｔｑ×Ｃｑ）＋ｊ（Ｔｉ×Ｃｑ＋Ｔｑ×Ｃｉ） （式２）
と表される。（式２）より、拡散信号の同相成分Ｄｉと直交成分Ｄｑはそれぞれ
Ｄｉ＝Ｔｉ×Ｃｉ−Ｔｑ×Ｃｑ （式３）
Ｄｑ＝Ｔｉ×Ｃｑ＋Ｔｑ×Ｃｉ （式４）
と表される。
【０００４】
上述した送信データの拡散方法を実現する拡散装置の構成及び動作について、図３を用いて説明する。図３は従来のスペクトラム拡散通信用拡散回路のブロック図である。送信データであるシンボルデータ１(I,Q)が、拡散器３Ａに入力される。コード生成器３２Ａからは、各Ch（チャネル）用のChannelization Codeと共通Scrambling Code(I,Q)とを乗算（排他的ＯＲ演算）した拡散コードが出力され、複素乗算器３３Ａにて（式３）及び（式４）の演算が行わる。また、複素乗算器３４Ａにて各Ch用の送信ゲインが乗算されて、拡散器３Ａの出力となる。各Chの拡散器３Ｂ〜Ｎも同様の処理を行い、加算器３５にて加算し、多重された拡散信号として出力される。多重された拡散信号はその後、各Ch共通にＤ／Ａ変換、直交変調、周波数変換及び増幅されアンテナから送信される。
【０００５】
また、送信用に複数のチャネル信号を重み付け加算する合成器と、受信用の逆拡散器とを、共通に使用できる同一構成とすることで、開発期間を短縮したものが知られる（例えば、特許文献１参照。）。
また、ＱＡＭ（直交振幅変調）信号を高効率で電力増幅するために、ＱＰＳＫ（直交位相変調）の状態で増幅したあとで合成するものが知られる（例えば、特許文献２参照。）。
【０００６】
【特許文献１】特開２００３−２３４６７４号公報
【特許文献２】特開平０９−２００２７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら特許文献１の技術では、回路モジュールの一部の構成を送信と受信で共通化できるものの、タップ数を受信用のマッチトフィルタに要求される数にあわせると、送信用のCh数に比べ必要以上に大きい値（例えば５１２）に固定され、柔軟性に欠くという問題があった。また例えば収容能力の異なる携帯電話基地局を開発する場合に、夫々の収容能力に適合した回路モジュールを個別に設計、検証すると開発効率が悪く、収容能力の大きいほうにあわせるとオーバースペックのためコスト高になるという問題があった。
【０００８】
本発明は上記実情に鑑みて為されたもので、異なる仕様に対しても、簡単且つ小規模な構成のまま短期間で開発可能なスペクトラム拡散通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のスペクトラム拡散通信装置は、夫々複数ビットからなるＩ，Ｑを夫々保持するデータレジスタと、夫々１ビットからなるＩ，Ｑを夫々保持するコードレジスタと、前記データレジスタと前記コードレジスタの出力を複素乗算する複素乗算器と、からなるタップＭ個（Ｍは２以上の自然数）と、前記Ｍ個のタップの出力を加算する加算器と、前記加算器の出力を格納する出力レジスタと、から構成される同一構成の信号合成手段（合成拡散信号発生回路）をＮ＋１個（ＮはＭ以下の自然数）有し、前記Ｎ個の信号合成手段の夫々には、夫々の前記データレジスタのＩ、Ｑどちらか一方に送信電力ゲインを入力し、夫々の前記コードレジスタのＩ、Ｑ夫々にシンボルデータをチャネライゼーション・コードで拡散したデータを入力し、前記１個の信号合成手段には、夫々の前記データレジスタのＩ，Ｑに前記Ｎ個の信号合成手段の出力を入力し、夫々の前記コードレジスタには同じタップのデータレジスタに入力を与えた信号合成手段で処理されたチャネルに共通なスクランブリング・コードを入力し、前記Ｎ＋１個の信号合成手段が、複数のチャネルの拡散信号を合成することを特徴とする。
【００１０】
また、前記Ｎ個の信号合成手段のうち少なくとも１つにおいて、複数の前記コードレジスタに、Ｉ、Ｑ夫々が複数ビットからなるシンボルデータをチャネライゼーション・コードで拡散したデータの各ビットを夫々入力し、対応する複数の前記データレジスタに、前記各ビットに対応する重みを与える２のべき数の比を有する送信電力ゲインを入力することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、合成拡散信号発生回路を２段構成にすることで、複数Chの拡散処理を一度に処理することが可能である。また、同一モジュールを使用して、拡散データと送信ゲインの乗算処理部と、Scrambling Code拡散処理部の両機能部に適用することが可能であり開発効率の向上につながる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の最良の形態を要約すると、複数ビットのＩ，Ｑを夫々保持するデータレジスタと、１ビットのＩ，Ｑを夫々保持するコードレジスタと、データレジスタとコードレジスタの出力を複素乗算する複素乗算器と、からなるタップＭ個と、Ｍ個のタップ出力を加算する加算器と、加算器出力を格納する出力レジスタと、からなる同一構成の信号合成手段をＮ＋１個（ＮはＭ以下）備え、１個の信号合成手段に他の信号合成手段の出力を入力する２段構成とする。
初段の信号合成手段には、データレジスタに送信電力ゲインを入力し、コードレジスタのにシンボルデータをチャネライゼーション・コードで拡散したデータを入力する。各初段の信号合成手段には、同一のスクランブリング・コードを用いるチャネルを纏めて割当て、後段の信号合成手段のコードレジスタにはそのスクランブリング・コードを入力する。
【００１３】
以下実施例を通じて、図面を参照しながら説明するが、各実施例で説明する機能実現手段は、当該機能を実現する手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を共通の回路で実現してもよい。
また各実施例の任意の組み合わせ、特許文献１のような従来技術との組み合わせも本発明に含まれうる。
【実施例１】
【００１４】
図１は本実施例の合成拡散信号発生回路の構成図である。合成係数レジスタ１１、コードレジスタ１２、複素乗算器１３それぞれ１つずつのセットを１タップとすると、４タップ構成の合成拡散信号発生回路１を例示してある。
４個の合成係数レジスタ１１Ａ〜Ｄはそれぞれ、ＲｉとＲｑのデータを８bitずつ計１６bit格納する。また４個のコードレジスタ１２Ａ〜Ｄはそれぞれ、ＣｉとＣｑのコードを１bitずつ計２bit格納する。
【００１５】
複素乗算器１３Ａは、前記合成係数レジスタ１１Ａと前記コードレジスタ１２Ａからの入力を複素乗算する。すなわち、合成係数レジスタ１１ＡのデータをＲｉ＋ｊＲｑ、コードレジスタ１２ＡのコードをＣｉ＋ｊＣｑとすると、複素乗算器１３Ａの出力Ｄは、
Ｄ＝（Ｒｉ＋ｊＲｑ）×（Ｃｉ＋ｊＣｑ） （式５）
＝（Ｒｉ×Ｃｉ−Ｒｑ×Ｃｑ）＋ｊ（Ｒｉ×Ｃｑ＋Ｒｑ×Ｃｉ） （式６）
と表される。出力Ｄの実部、虚部はそれぞれ、
Ｄｉ＝Ｒｉ×Ｃｉ−Ｒｑ×Ｃｑ （式７）
Ｄｑ＝Ｒｉ×Ｃｑ＋Ｒｑ×Ｃｉ （式８）
と表される。但し、上記計算式の中でコード１bitは、”０”の時は”１”として、”１”の時は”−１”として計算される。上記式６乃至８における×演算は、符号反転に過ぎず、負数の内部表現形式として例えば符号ビットと絶対値の組み合わせによるsigned intを用いる場合、Ｒｉ、Ｒｑそれぞれの符号ビットとＣｉ、ＣｑのExORにより実現できる。コードと複素乗算器１３Ｂ〜Ｄにおいても同様に、それぞれに対応する合成係数レジスタ１１Ｂ〜Ｄとコードレジスタ１２Ｂ〜Ｄを用いて演算された結果を出力する。
【００１６】
最後に加算器１４が、前記複素乗算器１３Ａ〜Ｄの出力Ｄｉ，Ｄｑそれぞれを４個分加算し、Ａｉ：１１bit，Ａｑ：１１bitとして出力する。
上記で説明した複素相関器の各レジスタのbit数は、必ずしも図示するようなbit幅である必要は無く、実現しようとする機能を達成できるbit幅、もしくはbit幅を可変できる合成拡散信号発生回路として構成する。
【００１７】
次に、上述の合成拡散信号発生回路１を用いた拡散装置について図２を用いて説明する。図２は１６Ch分のデータを拡散し出力する拡散装置の構成図である。図示してはいないが、予め制御部にて処理するChをScrambling Code毎に振り分ける。図２の場合、４Ch毎に１つのScrambling Codeを設定することが可能で、合成拡散信号発生回路１Ａにて処理されるCh１〜４（Symbol Data１〜４）に対応する共通Scrambling Codeは、Scrambling Code生成器（Scr.Code生成器）２Ａに設定される。同様に合成拡散信号発生回路１Ｂ〜Ｄに対応する共通Scrambling Codeは、Scrambling Code生成器２Ｂ〜Ｄにそれぞれ設定される。それにより４Ch×４Scrambling Code＝１６Ch分の拡散処理が可能になる。１つのScrambling Codeに対して３Ch分以下（４Chに満たない）の場合でも、空きChに対しては設定されるGainを０に設定することで問題なく処理することができる。
【００１８】
合成拡散信号発生回路１Ａのコードレジスタ１２Ａ〜Ｄには、Channelization Code生成器４ａ〜ｄより出力される各ChのChannelization Codeと、各ChのSymbol Dataを乗算器５Ａ〜Ｄにて乗算（ExOR）したものを設定する。各Symbol DataはＱＰＳＫ（Quadrature Phase Shift Keying）にて一次変調されているものとする。合成係数レジスタ１１Ａ〜Ｄには各Chの送信電力Gain（有効語調５bit／８bit）をそれぞれ設定する。設定はＲｉ側に設定値を入力、Ｒｑ側には０を入力する。このように設定することで、複素乗算器１３Ａ〜Ｄにて行われる前記導出式（式７）及び（式８）の演算結果のＲｑの項が０になり、コードレジスタ１２Ａ〜Ｄ設定値に対しＲｉ設定値がそのまま乗算されることとなる。
セットされた合成係数レジスタ１１Ａ〜Ｄとコードレジスタ１２Ａ〜Ｄはそれぞれ対応する複素乗算器１３Ａ〜Ｄにて導出式（式７）及び（式８）の演算が行われ、更に累加算器１４で４Ch分の同相成分と直交成分をそれぞれ加算した値を、Ａｉ及びＡｑとして出力（７bit／１１bit）する。
他の合成拡散信号発生回路１Ｂ〜Ｄも同様に各Chの[Channelization Code] ExOR [Symbol Data]をコードレジスタ１２Ａ〜Ｄの入力、各Chの送信電力Gainを合成係数レジスタ１１Ａ〜Ｄに入力し、それぞれＡｉ及びＡｑとして出力（７bit/１１bit）する。
【００１９】
次に各合成拡散信号発生回路１Ａ〜Ｄの出力（下位８bit）を、合成拡散信号発生回路１Ｅの合成係数レジスタ１１Ａに入力する。合成拡散信号発生回路１Ｅのコードレジスタ１２Ａには、合成拡散信号発生回路１Ａで処理された４Chに共通なScrambling Codeを、Scrambling Code生成器２Ａより入力する。同様に各合成拡散信号発生回路１Ｂ〜Ｄの出力を、合成拡散信号発生回路１Ｅの合成係数レジスタ１１Ｂ〜Ｄに入力する。合成拡散信号発生回路１Ｅのコードレジスタ１２Ｂ〜Ｄには、合成拡散信号発生回路１Ｂ〜Ｄで処理されている４Ch毎に共通なScrambling Codeを、Scrambling Code生成器２Ｂ〜Ｄより入力する。設定された合成係数レジスタ１１Ａ〜Ｄとコードレジスタ１２Ａ〜Ｄはそれぞれ対応する複素乗算器１３Ａ〜Ｄにて導出式（式７）及び（式８）の演算が行われ、更に累加算器１４で４セット（１６Ch）分の同相成分と直交成分をそれぞれ加算した値を、拡散データI_Out及びQ_Outとして出力（１１bit）する。
【００２０】
各Scrambling Code生成器２Ａ〜Ｄの生成するScrambling Codeとして、その基地局のPrimary Scrambling Code、Secondary Scrambling Codeの他、コンプレスモードにおけるScrambling Code Changeにより異なるScrambling Codeをとる可能性があるが、通常その数は多くなく、Scrambling Code生成器２Ａ〜Ｄが同一のScrambling Codeとなることもある。各Scrambling Code生成器２Ａ〜ＤやChannelization Code生成器４ａ〜pはリアルタイムでこれらのCodeを個別に生成する必要はなく、取り得る可能性のあるCodeを予め全て共通のメモリに展開しておき、必要に応じて選択するようにしてもよい。
【００２１】
本実施例では、合成拡散信号発生回路のタップ数と合成拡散信号発生回路１Ｅに入力される合成拡散信号発生回路１Ａ〜１Ｄの数とを等しく設定したが、タップ数よりも合成拡散信号発生回路数を減らしてもよく、それにより要求されるCh数に柔軟に応じることができる。また合成拡散信号発生回路は２段構成に限らず３段以上の多段構成にすることもありうる。
本実施例によれば、合成拡散信号発生回路という再利用性の高い汎用機能ブロックを組み合わせて拡散装置を構成したことで、送信出力Gainを設定するために複素乗算器を用いている点などで個別設計に比べ規模が若干増大するように思われるが、設計資産の再利用率が高まるので、規模増大を抑えつつ開発工数を大幅に削減できる。
【実施例２】
【００２２】
本実施例では、実施例１がＷ−ＣＤＭＡ携帯電話方式におけるＨＳＤＰＡ（High Speed Downlink Packet Access）に適用できることを説明する。ＨＳＤＰＡでは基地局からの送信に、伝送路状態が悪い時は低速なＱＰＳＫ（Quadrature Phase Shift Keying）が用いられ、伝送路状態が良い時は高速な１６ＱＡＭ（16 Quadrature Amplitude Modulation）が用いられるので、両方の変調方式に対応する必要がある。
【００２３】
各変調方式について更に説明すると、ＱＰＳＫではSymbol Dataのデータストリームを、先頭を右とするとデータを２bitごとに区切った、
…Ｉ｜Ｑ Ｉ｜Ｑ Ｉ｜Ｑ Ｉ｜Ｑ Ｉ｜…
…０｜０ ０｜１ １｜０ １｜１ ０｜…
という内部形式で扱う。そして、ビットシフトによりＩとＱの２相により分け、各ビットを０→−１、１→１にプロットすることで２ビットを１シンボルとしてマッピングを行っている。図４にシンボル間距離が８ａのＱＰＳＫシンボルマッピングを示す。図中の横軸は直交位相変調方式の同相成分Ｉ、縦軸は直交成分Ｑである。
【００２４】
１６ＱＡＭではSymbol Dataのデータストリームを４bitごとに区切った、
…Ｉ｜Q2 I2 Ｑ Ｉ｜Q2 I2 Ｑ Ｉ｜…
…０｜０ ０ １ １｜０ １ １ ０｜…
という内部形式で扱う。そして、図４、図５に示すようにＩ，Ｑ及びI2、Q2ごとにI2、Q2の振幅がＩ，Ｑの振幅の２分の１になるようなＱＰＳＫシンボルマッピングを行う。その後、各シンボルの同相成分Ｉ、I2、直交成分Ｑ、Q2ごとに加算してベクトル合成することで、図６のように１６ＱＡＭシンボルマッピングが完成する。図６中、○で示すものはＩ，Ｑのみによるマッピングであり、この各々の○について図５に示すI2、Q2によるマッピングを施す。
【００２５】
本実施例では、１６ＱＡＭを用いる場合、Symbol Dataのデータストリームを２ビットシフトなどによりＩ，ＱとI2、Q2とに切り分けて２つのＱＰＳＫシンボル形式にし、夫々を共通のChannelization Codeと乗算した上で例えばコードレジスタ１２Ａ、１２Ｂに入力する。また合成係数レジスタ１１Ａ、１１Ｂには送信電力Gainとして、例えばＱＰＳＫで同様の送信電力を得る振幅の２／√５、１／√５の振幅をそれぞれ設定する。
また、６４ＱＡＭを用いる場合、同様に振幅比が４：２：１のＱＰＳＫ信号を生成して合成すればよく、それ以上の多値変調についても同様である。図７にＱＰＳＫ，１６ＱＡＭ，６４ＱＡＭに対応したシンボルマッピング処理のフローチャートを示す。
【００２６】
本実施例によれば、ＱＰＳＫ用の任意の複数チャネルを用いて１６ＱＡＭのような多値変調についても同一の回路モジュールで拡散装置を実現することができ、伝送路状態に応じた変調方式の変更にも容易に対応できる。またＱＰＳＫ用と１６ＱＡＭ用とを別個の回路モジュールで構成する場合に比べ、ハードウェアの利用効率を極めて高くすることができる。
【実施例３】
【００２７】
図８には、本実施例に係るスペクトラム拡散通信用の拡散装置に設けられた複素相関器の構成例を示してある。
本例の複素相関器は、合成拡散信号発生回路４１と、出力レジスタ４２と、共通Scrambling Codeレジスタ４３と、複素乗算器４４と、出力レジスタ４５を有している。
合成拡散信号発生回路４１は、４個の合成係数レジスタ５１Ａ〜Ｄと、４個のコードレジスタ５２Ａ〜Ｄと、２個のスイッチ５３Ａ、Ｂと、１個の複素乗算器５４と、１個の加算器５５と、１個の遅延レジスタ５６を備えている。
【００２８】
本例の合成拡散信号発生回路４１としては、合成係数レジスタ５１及びコードレジスタ５２それぞれ１つずつのセットを１タップとすると、４タップ時の例について示してある。
４タップの合成係数レジスタ５１Ａ〜Ｄには、それぞれ、ＲｉとＲｑのデータが８bitずつ計１６bit格納されている。また、４タップのコードレジスタ５２Ａ〜Ｄには、それぞれ、ＣｉとＣｑのコードが１bitずつ計２bit格納されている。
本例では、合成係数レジスタ５１Ａ〜Ｄからの出力をスイッチ５３Ａにて順番に切り換えて共通の複素乗算器５４へ入力する。同様に、コードレジスタ５２Ａ〜Ｄからの出力をスイッチ５３Ｂにて順番に切り換えて共通の複素乗算器５４へ入力する。
【００２９】
ここで、合成係数レジスタ５１Ａ〜Ｄには各Chの送信電力Ｇａｉｎをそれぞれ設定する。設定としては、Ｒｉ側に設定値を入力し、Ｒｑ側には０を入力する。コードレジスタ５２Ａ〜Ｄには、あらかじめシンボルデータＩ，ＱとChannelization Codeとを乗算（EOR）したものを設定する。このように設定することで、複素乗算器５４にて行われる前記導出式（式７）及び（式８）の演算結果のＲｑの項が０になり、コードレジスタ５２Ａ〜Ｄの設定値に対してＲｉの設定値がそのまま乗算されることとなる。但し、前記計算式の中でコード１bitは、“０”の時は１として、“１”の時は−１として計算される。
【００３０】
複素乗算器５４にて演算された結果は、Ａ〜Ｄの順番に時分割に出力され、加算器５５に入力される。そして、加算器５５と遅延レジスタ５６によって４Ｃｈ分の同相成分と直交成分をそれぞれ加算した値を、出力レジスタ４２へＡｉ：１１bit，Ａｑ：１１bitとして出力する。加算器５５及び遅延レジスタ５６による累加算の際には、まず遅延レジスタ５６をレジスタクリア信号によってクリアしてから、時分割に入力される４Ch分のデータを累積加算し、そして、その結果を出力レジスタ４２へ出力した後に、再びレジスタクリア信号にて遅延レジスタ５６をクリアして累加算するという一連の動作を繰り返す。
出力レジスタ４２からの出力データＡｉ，Ａｑは、複素乗算器４４にて共通Scrambling Codeで拡散され、その結果が出力レジスタ４５へ出力データＢｉ，Ｂｑとして出力される。複素乗算器４４には、レジスタ４３に記憶された共通Scrambling CodeのＩ，Ｑ成分が入力される。
【００３１】
以上のように、本実施例に係る複素相関器では、Ｉ，Ｑそれぞれ多ビットの合成係数レジスタ５１Ａ〜Ｄを複数持ち、前記複数の合成係数レジスタ５１Ａ〜Ｄの入力を時分割に切り換えるスイッチ５３Ａを持ち、Ｉ，Ｑそれぞれ１ビットのコードレジスタ５２Ａ〜Ｄを複数持ち、前記複数のコードレジスタ５２Ａ〜Ｄの入力を時分割に切り換えるスイッチ５３Ｂを持ち、前記二つのスイッチ５３Ａ、Ｂからの出力を入力として複素乗算する複素乗算器５４を持ち、前記複素乗算器５４の出力を累加算する加算器５５及び遅延レジスタ５６を持ち、更に、出力を格納する出力レジスタ４２などを持つ。
【００３２】
本実施例に係る拡散装置では、上記のような複素相関器において、前記Ｉ，Ｑそれぞれ多ビットの合成係数レジスタ（データレジスタ）５１Ａ〜ＤのＩ側に送信電力Gainを入力するとともにＱ側に０を入力し、前記Ｉ，Ｑそれぞれ１ビットのコードレジスタ５２Ａ〜ＤにシンボルデータをChannelization Codeで拡散（EOR）したデータを入力し、前記複数の合成係数レジスタ５１Ａ〜Ｄやコードレジスタ５２Ａ〜Ｄに複数チャネルの設定をそれぞれ行い、前記複素乗算器５４などから得られる演算結果を共通Scrambling Codeで複素相関演算して、拡散出力を得る。
【００３３】
従って、本実施例では、４Ch分のデータを拡散して出力するに際して、合成拡散信号発生回路４１の複素乗算器５４を時分割で使用することにより、回路規模の低減が可能となる。
例えば、スペクトラム拡散通信システムの送信機で用いられるスペクトラム拡散通信用の相関回路や、変復調回路や、送信装置において、簡単且つ小規模な構成を可能とすることができる。
【００３４】
なお、本実施例に係る合成拡散信号発生回路４１では、例えば、図１０に示される合成拡散信号発生回路８１と同様な処理を実行することができる。
図１０には、スペクトラム拡散通信用の拡散装置の構成例を示してある。
本例の拡散装置では、次のような構成及び動作により、送信データの拡散方法を実現する。
本例では、４Ch分のデータを拡散して出力する。４タップの合成係数レジスタ５１Ａ〜Ｄや４タップのコードレジスタ５２Ａ〜Ｄやそれぞれの設定値については、図８に示されるものと同様である。
【００３５】
本例では、Ａ〜Ｄのそれぞれについて、セットされた合成係数レジスタ５１Ａ〜Ｄの値とコードレジスタ５２Ａ〜Ｄの値に対して、対応する複素乗算器９１Ａ〜Ｄにて導出式（式７）及び（式８）の演算が行われる。そして、加算器９２で４Ch分の同相成分と直交成分をそれぞれ加算した値を、出力レジスタ４２へＡｉ：１１bit，Ａｑ：１１bitとして出力する。
この出力データＡｉ，Ａｑは、複素乗算器４４にて共通Scrambling Codeで拡散され、出力レジスタ４５へ出力データＢｉ，Ｂｑとして出力される。
【実施例４】
【００３６】
図９には、本実施例に係るスペクトラム拡散通信用の拡散装置に設けられた複素相関器の構成例を示してある。
本例の複素相関器は、合成拡散信号発生回路６１と、出力レジスタ６２を有している。
合成拡散信号発生回路６１は、４個の合成係数レジスタ７１Ａ〜Ｄと、４個のコードレジスタ７２Ａ〜Ｄと、２個のスイッチ７３Ａ、Ｂと、１個の複素乗算器７４と、１個の加算器７５と、１個の遅延レジスタ７６を備えている。本例の合成拡散信号発生回路６１は、図８に示される合成拡散信号発生回路４１と同様な構成を有しており同様な動作を行う。
【００３７】
ここで、各合成係数レジスタ７１Ａ〜Ｄには、あらかじめ各Chの送信電力Gainをそれぞれ共通Scrambling Codeに乗算したものを設定する。また、各コードレジスタ７２Ａ〜Ｄには、あらかじめシンボルデータＩ，ＱとChannelization Codeを乗算（EOR）したものを設定する。セットされた合成係数レジスタ７１Ａ〜Ｄの値とコードレジスタ７２Ａ〜Ｄの値についてはそれぞれ複素乗算器７４にて導出式（式７）及び（式８）の演算が行われる。更に、加算器７５及び遅延レジスタ７６から成る累加算器で４Ｃｈ分の同相成分と直交成分をそれぞれ累加算した値を、出力レジスタ６２へＡｉ：１１bit，Ａｑ：１１bitとして出力して拡散データとする。但し、前記計算式の中でコード１bitは、“０”の時は１として、“１”の時は−１として計算される。
【００３８】
以上のように、本実施例に係る拡散装置では、複素相関器において、Ｉ，Ｑそれぞれ多ビットの合成係数レジスタ（データレジスタ）７１Ａ〜Ｄに送信電力GainとScrambling Codeを乗算したものを入力し、前記Ｉ，Ｑそれぞれ１ビットのコードレジスタ７２Ａ〜ＤにシンボルデータをChannelization Codeで拡散したデータを入力し、前記複数の合成係数レジスタ７１Ａ〜Ｄ及びコードレジスタ７２Ａ〜Ｄに複数チャネルの設定をそれぞれ行い、これにより、拡散出力を得る。
【００３９】
従って、本実施例では、４Ch分のデータを拡散して出力するに際して、合成拡散信号発生回路６１の複素乗算器７４を時分割で使用することにより、回路規模の低減が可能となる。
例えば、スペクトラム拡散通信システムの送信機で用いられるスペクトラム拡散通信用の相関回路や、変復調回路や、送信装置において、簡単且つ小規模な構成を可能とすることができる。
【００４０】
なお、本実施例に係る合成拡散信号発生回路６１では、例えば、図１１に示される合成拡散信号発生回路１０１と同様な処理を実行することができる。
図１１には、スペクトラム拡散通信用の拡散装置の構成例を示してある。
本例の拡散装置では、次のような構成及び動作により、送信データの拡散方法を実現する。
本例では、４Ch分のデータを拡散して出力する。４タップの合成係数レジスタ７１Ａ〜Ｄや４タップのコードレジスタ７２Ａ〜Ｄやそれぞれの設定値については、図９に示されるものと同様である。
【００４１】
本例では、Ａ〜Ｄのそれぞれについて、セットされた合成係数レジスタ７１Ａ〜Ｄの値とコードレジスタ７２Ａ〜Ｄの値に対して、対応する複素乗算器１１１Ａ〜Ｄにて導出式（式７）及び（式８）の演算が行われる。そして、加算器１１２で４Ch分の同相成分と直交成分をそれぞれ加算した値を、出力レジスタ６２へＡｉ：１１bit，Ａｑ：１１bitとして出力して拡散データとする。
【実施例５】
【００４２】
本実施例では、図９に示されるような構成において、次のような設定をする。
すなわち、各合成係数レジスタ７１Ａ〜Ｄには、あらかじめ各Chの送信電力GainとChannelization Codeを乗算して更に当該乗算結果を共通Scrambling Codeに乗算したものを設定する。また、各コードレジスタ７２Ａ〜Ｄには、あらかじめシンボルデータＩ，Ｑを設定する。このような設定によっても、上記した実施例４と同様の処理が可能である。
【００４３】
以上のように、本実施例に係る拡散装置では、複素相関器において、Ｉ，Ｑそれぞれ多ビットの合成係数レジスタ（データレジスタ）７１Ａ〜Ｄに送信電力GainとChannelization Codeを乗算して更にScrambling Codeを乗算したものを入力し、前記Ｉ，Ｑそれぞれ１ビットのコードレジスタ７２Ａ〜Ｄにシンボルデータを入力し、前記複数の合成係数レジスタ７１Ａ〜Ｄ及びコードレジスタ７２Ａ〜Ｄに複数チャネルの設定をそれぞれ行い、これにより、拡散出力を得る。
【００４４】
なお、上記の各実施例で説明した複素相関器の各レジスタのビット数としては、必ずしも例示したビット幅である必要はなく、例えば、実現しようとする機能を達成することができるビット幅を有する合成拡散信号発生回路や、若しくは、ビット幅を可変することができる合成拡散信号発生回路を構成することが可能である。
【図面の簡単な説明】
【００４５】
【図１】実施例１及び２の合成拡散信号発生回路の構成図である。
【図２】実施例１及び２の拡散装置の構成図である。
【図３】従来の拡散装置の構成図である。
【図４】実施例２のＩ、Ｑシンボルマッピング図である。
【図５】実施例２のI2、Q2シンボルマッピング図である。
【図６】実施例２の１６ＱＡＭシンボルマッピング図である。
【図７】実施例２のシンボルマッピング処理のフローチャートである。
【図８】実施例３の合成拡散信号発生回路の構成図である。
【図９】実施例４及び５の合成拡散信号発生回路の構成図である。
【図１０】合成拡散信号発生回路の構成図である。
【図１１】合成拡散信号発生回路の構成図である。
【符号の説明】
【００４６】
１Ａ〜１Ｅ、４１、６１、８１、１０１：合成拡散信号発生回路
１１Ａ〜１１Ｄ、５１Ａ〜５１Ｄ、７１Ａ〜７１Ｄ：合成係数レジスタ
１２Ａ〜１２Ｄ、５２Ａ〜５２Ｄ、７２Ａ〜７２Ｄ：コードレジスタ
１３Ａ〜１３Ｄ、４４、５４、７４、９１Ａ〜９１Ｄ、１１１Ａ〜１１１Ｄ：複素乗算器
１４、５５、７５、９２、１１２：加算器
２Ａ〜２Ｄ：Scrambling Code生成器
３：拡散器（従来）
４ａ〜４ｐ：Channelization Code生成器
５ａ〜５ｐ：複素乗算器
４２、４３、４５、５６、６２、７６：レジスタ
５３Ａ、５３Ｂ、７３Ａ、７３Ｂ：スイッチ
【技術分野】
【０００１】
本発明は、移動体通信や無線ＬＡＮ等のようなスペクトラム拡散に用いられるスペクトラム拡散通信装置に係り、特に、簡単且つ小規模な構成が可能な、スペクトラム拡散通信装置に関する。
【背景技術】
【０００２】
一般に移動体通信又は無線ＬＡＮ（Local Area Network）等に用いられるスペクトラム拡散（Spread Spectrum:ＳＳ）通信システムでは、送信側で送信データに対して狭帯域変調（１次変調）を行い、更に拡散変調（２次変調）を行う、２段階の変調を行ってデータを送信し、受信側では、受信データに対して逆拡散を行って１次変調に戻してから、通常の検波回路でベースバンド信号の再生を行うようになっている。
【０００３】
送信データの拡散方法について、以下に説明する。送信データは連続するシンボルデータの各ペアがまずシリアル−パラレル変換され、それぞれ同相成分、直交成分とに分類される。ここで同相成分をＴｉ、直交成分をＴｑ、拡散符号の同相成分をＣｉ、直交成分をＣｑとすると、拡散することで得られる拡散信号Ｄは
Ｄ＝（Ｔｉ＋ｊＴｑ）×（Ｃｉ＋ｊＣｑ） （式１）
＝（Ｔｉ×Ｃｉ−Ｔｑ×Ｃｑ）＋ｊ（Ｔｉ×Ｃｑ＋Ｔｑ×Ｃｉ） （式２）
と表される。（式２）より、拡散信号の同相成分Ｄｉと直交成分Ｄｑはそれぞれ
Ｄｉ＝Ｔｉ×Ｃｉ−Ｔｑ×Ｃｑ （式３）
Ｄｑ＝Ｔｉ×Ｃｑ＋Ｔｑ×Ｃｉ （式４）
と表される。
【０００４】
上述した送信データの拡散方法を実現する拡散装置の構成及び動作について、図３を用いて説明する。図３は従来のスペクトラム拡散通信用拡散回路のブロック図である。送信データであるシンボルデータ１(I,Q)が、拡散器３Ａに入力される。コード生成器３２Ａからは、各Ch（チャネル）用のChannelization Codeと共通Scrambling Code(I,Q)とを乗算（排他的ＯＲ演算）した拡散コードが出力され、複素乗算器３３Ａにて（式３）及び（式４）の演算が行わる。また、複素乗算器３４Ａにて各Ch用の送信ゲインが乗算されて、拡散器３Ａの出力となる。各Chの拡散器３Ｂ〜Ｎも同様の処理を行い、加算器３５にて加算し、多重された拡散信号として出力される。多重された拡散信号はその後、各Ch共通にＤ／Ａ変換、直交変調、周波数変換及び増幅されアンテナから送信される。
【０００５】
また、送信用に複数のチャネル信号を重み付け加算する合成器と、受信用の逆拡散器とを、共通に使用できる同一構成とすることで、開発期間を短縮したものが知られる（例えば、特許文献１参照。）。
また、ＱＡＭ（直交振幅変調）信号を高効率で電力増幅するために、ＱＰＳＫ（直交位相変調）の状態で増幅したあとで合成するものが知られる（例えば、特許文献２参照。）。
【０００６】
【特許文献１】特開２００３−２３４６７４号公報
【特許文献２】特開平０９−２００２７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら特許文献１の技術では、回路モジュールの一部の構成を送信と受信で共通化できるものの、タップ数を受信用のマッチトフィルタに要求される数にあわせると、送信用のCh数に比べ必要以上に大きい値（例えば５１２）に固定され、柔軟性に欠くという問題があった。また例えば収容能力の異なる携帯電話基地局を開発する場合に、夫々の収容能力に適合した回路モジュールを個別に設計、検証すると開発効率が悪く、収容能力の大きいほうにあわせるとオーバースペックのためコスト高になるという問題があった。
【０００８】
本発明は上記実情に鑑みて為されたもので、異なる仕様に対しても、簡単且つ小規模な構成のまま短期間で開発可能なスペクトラム拡散通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のスペクトラム拡散通信装置は、夫々複数ビットからなるＩ，Ｑを夫々保持するデータレジスタと、夫々１ビットからなるＩ，Ｑを夫々保持するコードレジスタと、前記データレジスタと前記コードレジスタの出力を複素乗算する複素乗算器と、からなるタップＭ個（Ｍは２以上の自然数）と、前記Ｍ個のタップの出力を加算する加算器と、前記加算器の出力を格納する出力レジスタと、から構成される同一構成の信号合成手段（合成拡散信号発生回路）をＮ＋１個（ＮはＭ以下の自然数）有し、前記Ｎ個の信号合成手段の夫々には、夫々の前記データレジスタのＩ、Ｑどちらか一方に送信電力ゲインを入力し、夫々の前記コードレジスタのＩ、Ｑ夫々にシンボルデータをチャネライゼーション・コードで拡散したデータを入力し、前記１個の信号合成手段には、夫々の前記データレジスタのＩ，Ｑに前記Ｎ個の信号合成手段の出力を入力し、夫々の前記コードレジスタには同じタップのデータレジスタに入力を与えた信号合成手段で処理されたチャネルに共通なスクランブリング・コードを入力し、前記Ｎ＋１個の信号合成手段が、複数のチャネルの拡散信号を合成することを特徴とする。
【００１０】
また、前記Ｎ個の信号合成手段のうち少なくとも１つにおいて、複数の前記コードレジスタに、Ｉ、Ｑ夫々が複数ビットからなるシンボルデータをチャネライゼーション・コードで拡散したデータの各ビットを夫々入力し、対応する複数の前記データレジスタに、前記各ビットに対応する重みを与える２のべき数の比を有する送信電力ゲインを入力することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、合成拡散信号発生回路を２段構成にすることで、複数Chの拡散処理を一度に処理することが可能である。また、同一モジュールを使用して、拡散データと送信ゲインの乗算処理部と、Scrambling Code拡散処理部の両機能部に適用することが可能であり開発効率の向上につながる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の最良の形態を要約すると、複数ビットのＩ，Ｑを夫々保持するデータレジスタと、１ビットのＩ，Ｑを夫々保持するコードレジスタと、データレジスタとコードレジスタの出力を複素乗算する複素乗算器と、からなるタップＭ個と、Ｍ個のタップ出力を加算する加算器と、加算器出力を格納する出力レジスタと、からなる同一構成の信号合成手段をＮ＋１個（ＮはＭ以下）備え、１個の信号合成手段に他の信号合成手段の出力を入力する２段構成とする。
初段の信号合成手段には、データレジスタに送信電力ゲインを入力し、コードレジスタのにシンボルデータをチャネライゼーション・コードで拡散したデータを入力する。各初段の信号合成手段には、同一のスクランブリング・コードを用いるチャネルを纏めて割当て、後段の信号合成手段のコードレジスタにはそのスクランブリング・コードを入力する。
【００１３】
以下実施例を通じて、図面を参照しながら説明するが、各実施例で説明する機能実現手段は、当該機能を実現する手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を共通の回路で実現してもよい。
また各実施例の任意の組み合わせ、特許文献１のような従来技術との組み合わせも本発明に含まれうる。
【実施例１】
【００１４】
図１は本実施例の合成拡散信号発生回路の構成図である。合成係数レジスタ１１、コードレジスタ１２、複素乗算器１３それぞれ１つずつのセットを１タップとすると、４タップ構成の合成拡散信号発生回路１を例示してある。
４個の合成係数レジスタ１１Ａ〜Ｄはそれぞれ、ＲｉとＲｑのデータを８bitずつ計１６bit格納する。また４個のコードレジスタ１２Ａ〜Ｄはそれぞれ、ＣｉとＣｑのコードを１bitずつ計２bit格納する。
【００１５】
複素乗算器１３Ａは、前記合成係数レジスタ１１Ａと前記コードレジスタ１２Ａからの入力を複素乗算する。すなわち、合成係数レジスタ１１ＡのデータをＲｉ＋ｊＲｑ、コードレジスタ１２ＡのコードをＣｉ＋ｊＣｑとすると、複素乗算器１３Ａの出力Ｄは、
Ｄ＝（Ｒｉ＋ｊＲｑ）×（Ｃｉ＋ｊＣｑ） （式５）
＝（Ｒｉ×Ｃｉ−Ｒｑ×Ｃｑ）＋ｊ（Ｒｉ×Ｃｑ＋Ｒｑ×Ｃｉ） （式６）
と表される。出力Ｄの実部、虚部はそれぞれ、
Ｄｉ＝Ｒｉ×Ｃｉ−Ｒｑ×Ｃｑ （式７）
Ｄｑ＝Ｒｉ×Ｃｑ＋Ｒｑ×Ｃｉ （式８）
と表される。但し、上記計算式の中でコード１bitは、”０”の時は”１”として、”１”の時は”−１”として計算される。上記式６乃至８における×演算は、符号反転に過ぎず、負数の内部表現形式として例えば符号ビットと絶対値の組み合わせによるsigned intを用いる場合、Ｒｉ、Ｒｑそれぞれの符号ビットとＣｉ、ＣｑのExORにより実現できる。コードと複素乗算器１３Ｂ〜Ｄにおいても同様に、それぞれに対応する合成係数レジスタ１１Ｂ〜Ｄとコードレジスタ１２Ｂ〜Ｄを用いて演算された結果を出力する。
【００１６】
最後に加算器１４が、前記複素乗算器１３Ａ〜Ｄの出力Ｄｉ，Ｄｑそれぞれを４個分加算し、Ａｉ：１１bit，Ａｑ：１１bitとして出力する。
上記で説明した複素相関器の各レジスタのbit数は、必ずしも図示するようなbit幅である必要は無く、実現しようとする機能を達成できるbit幅、もしくはbit幅を可変できる合成拡散信号発生回路として構成する。
【００１７】
次に、上述の合成拡散信号発生回路１を用いた拡散装置について図２を用いて説明する。図２は１６Ch分のデータを拡散し出力する拡散装置の構成図である。図示してはいないが、予め制御部にて処理するChをScrambling Code毎に振り分ける。図２の場合、４Ch毎に１つのScrambling Codeを設定することが可能で、合成拡散信号発生回路１Ａにて処理されるCh１〜４（Symbol Data１〜４）に対応する共通Scrambling Codeは、Scrambling Code生成器（Scr.Code生成器）２Ａに設定される。同様に合成拡散信号発生回路１Ｂ〜Ｄに対応する共通Scrambling Codeは、Scrambling Code生成器２Ｂ〜Ｄにそれぞれ設定される。それにより４Ch×４Scrambling Code＝１６Ch分の拡散処理が可能になる。１つのScrambling Codeに対して３Ch分以下（４Chに満たない）の場合でも、空きChに対しては設定されるGainを０に設定することで問題なく処理することができる。
【００１８】
合成拡散信号発生回路１Ａのコードレジスタ１２Ａ〜Ｄには、Channelization Code生成器４ａ〜ｄより出力される各ChのChannelization Codeと、各ChのSymbol Dataを乗算器５Ａ〜Ｄにて乗算（ExOR）したものを設定する。各Symbol DataはＱＰＳＫ（Quadrature Phase Shift Keying）にて一次変調されているものとする。合成係数レジスタ１１Ａ〜Ｄには各Chの送信電力Gain（有効語調５bit／８bit）をそれぞれ設定する。設定はＲｉ側に設定値を入力、Ｒｑ側には０を入力する。このように設定することで、複素乗算器１３Ａ〜Ｄにて行われる前記導出式（式７）及び（式８）の演算結果のＲｑの項が０になり、コードレジスタ１２Ａ〜Ｄ設定値に対しＲｉ設定値がそのまま乗算されることとなる。
セットされた合成係数レジスタ１１Ａ〜Ｄとコードレジスタ１２Ａ〜Ｄはそれぞれ対応する複素乗算器１３Ａ〜Ｄにて導出式（式７）及び（式８）の演算が行われ、更に累加算器１４で４Ch分の同相成分と直交成分をそれぞれ加算した値を、Ａｉ及びＡｑとして出力（７bit／１１bit）する。
他の合成拡散信号発生回路１Ｂ〜Ｄも同様に各Chの[Channelization Code] ExOR [Symbol Data]をコードレジスタ１２Ａ〜Ｄの入力、各Chの送信電力Gainを合成係数レジスタ１１Ａ〜Ｄに入力し、それぞれＡｉ及びＡｑとして出力（７bit/１１bit）する。
【００１９】
次に各合成拡散信号発生回路１Ａ〜Ｄの出力（下位８bit）を、合成拡散信号発生回路１Ｅの合成係数レジスタ１１Ａに入力する。合成拡散信号発生回路１Ｅのコードレジスタ１２Ａには、合成拡散信号発生回路１Ａで処理された４Chに共通なScrambling Codeを、Scrambling Code生成器２Ａより入力する。同様に各合成拡散信号発生回路１Ｂ〜Ｄの出力を、合成拡散信号発生回路１Ｅの合成係数レジスタ１１Ｂ〜Ｄに入力する。合成拡散信号発生回路１Ｅのコードレジスタ１２Ｂ〜Ｄには、合成拡散信号発生回路１Ｂ〜Ｄで処理されている４Ch毎に共通なScrambling Codeを、Scrambling Code生成器２Ｂ〜Ｄより入力する。設定された合成係数レジスタ１１Ａ〜Ｄとコードレジスタ１２Ａ〜Ｄはそれぞれ対応する複素乗算器１３Ａ〜Ｄにて導出式（式７）及び（式８）の演算が行われ、更に累加算器１４で４セット（１６Ch）分の同相成分と直交成分をそれぞれ加算した値を、拡散データI_Out及びQ_Outとして出力（１１bit）する。
【００２０】
各Scrambling Code生成器２Ａ〜Ｄの生成するScrambling Codeとして、その基地局のPrimary Scrambling Code、Secondary Scrambling Codeの他、コンプレスモードにおけるScrambling Code Changeにより異なるScrambling Codeをとる可能性があるが、通常その数は多くなく、Scrambling Code生成器２Ａ〜Ｄが同一のScrambling Codeとなることもある。各Scrambling Code生成器２Ａ〜ＤやChannelization Code生成器４ａ〜pはリアルタイムでこれらのCodeを個別に生成する必要はなく、取り得る可能性のあるCodeを予め全て共通のメモリに展開しておき、必要に応じて選択するようにしてもよい。
【００２１】
本実施例では、合成拡散信号発生回路のタップ数と合成拡散信号発生回路１Ｅに入力される合成拡散信号発生回路１Ａ〜１Ｄの数とを等しく設定したが、タップ数よりも合成拡散信号発生回路数を減らしてもよく、それにより要求されるCh数に柔軟に応じることができる。また合成拡散信号発生回路は２段構成に限らず３段以上の多段構成にすることもありうる。
本実施例によれば、合成拡散信号発生回路という再利用性の高い汎用機能ブロックを組み合わせて拡散装置を構成したことで、送信出力Gainを設定するために複素乗算器を用いている点などで個別設計に比べ規模が若干増大するように思われるが、設計資産の再利用率が高まるので、規模増大を抑えつつ開発工数を大幅に削減できる。
【実施例２】
【００２２】
本実施例では、実施例１がＷ−ＣＤＭＡ携帯電話方式におけるＨＳＤＰＡ（High Speed Downlink Packet Access）に適用できることを説明する。ＨＳＤＰＡでは基地局からの送信に、伝送路状態が悪い時は低速なＱＰＳＫ（Quadrature Phase Shift Keying）が用いられ、伝送路状態が良い時は高速な１６ＱＡＭ（16 Quadrature Amplitude Modulation）が用いられるので、両方の変調方式に対応する必要がある。
【００２３】
各変調方式について更に説明すると、ＱＰＳＫではSymbol Dataのデータストリームを、先頭を右とするとデータを２bitごとに区切った、
…Ｉ｜Ｑ Ｉ｜Ｑ Ｉ｜Ｑ Ｉ｜Ｑ Ｉ｜…
…０｜０ ０｜１ １｜０ １｜１ ０｜…
という内部形式で扱う。そして、ビットシフトによりＩとＱの２相により分け、各ビットを０→−１、１→１にプロットすることで２ビットを１シンボルとしてマッピングを行っている。図４にシンボル間距離が８ａのＱＰＳＫシンボルマッピングを示す。図中の横軸は直交位相変調方式の同相成分Ｉ、縦軸は直交成分Ｑである。
【００２４】
１６ＱＡＭではSymbol Dataのデータストリームを４bitごとに区切った、
…Ｉ｜Q2 I2 Ｑ Ｉ｜Q2 I2 Ｑ Ｉ｜…
…０｜０ ０ １ １｜０ １ １ ０｜…
という内部形式で扱う。そして、図４、図５に示すようにＩ，Ｑ及びI2、Q2ごとにI2、Q2の振幅がＩ，Ｑの振幅の２分の１になるようなＱＰＳＫシンボルマッピングを行う。その後、各シンボルの同相成分Ｉ、I2、直交成分Ｑ、Q2ごとに加算してベクトル合成することで、図６のように１６ＱＡＭシンボルマッピングが完成する。図６中、○で示すものはＩ，Ｑのみによるマッピングであり、この各々の○について図５に示すI2、Q2によるマッピングを施す。
【００２５】
本実施例では、１６ＱＡＭを用いる場合、Symbol Dataのデータストリームを２ビットシフトなどによりＩ，ＱとI2、Q2とに切り分けて２つのＱＰＳＫシンボル形式にし、夫々を共通のChannelization Codeと乗算した上で例えばコードレジスタ１２Ａ、１２Ｂに入力する。また合成係数レジスタ１１Ａ、１１Ｂには送信電力Gainとして、例えばＱＰＳＫで同様の送信電力を得る振幅の２／√５、１／√５の振幅をそれぞれ設定する。
また、６４ＱＡＭを用いる場合、同様に振幅比が４：２：１のＱＰＳＫ信号を生成して合成すればよく、それ以上の多値変調についても同様である。図７にＱＰＳＫ，１６ＱＡＭ，６４ＱＡＭに対応したシンボルマッピング処理のフローチャートを示す。
【００２６】
本実施例によれば、ＱＰＳＫ用の任意の複数チャネルを用いて１６ＱＡＭのような多値変調についても同一の回路モジュールで拡散装置を実現することができ、伝送路状態に応じた変調方式の変更にも容易に対応できる。またＱＰＳＫ用と１６ＱＡＭ用とを別個の回路モジュールで構成する場合に比べ、ハードウェアの利用効率を極めて高くすることができる。
【実施例３】
【００２７】
図８には、本実施例に係るスペクトラム拡散通信用の拡散装置に設けられた複素相関器の構成例を示してある。
本例の複素相関器は、合成拡散信号発生回路４１と、出力レジスタ４２と、共通Scrambling Codeレジスタ４３と、複素乗算器４４と、出力レジスタ４５を有している。
合成拡散信号発生回路４１は、４個の合成係数レジスタ５１Ａ〜Ｄと、４個のコードレジスタ５２Ａ〜Ｄと、２個のスイッチ５３Ａ、Ｂと、１個の複素乗算器５４と、１個の加算器５５と、１個の遅延レジスタ５６を備えている。
【００２８】
本例の合成拡散信号発生回路４１としては、合成係数レジスタ５１及びコードレジスタ５２それぞれ１つずつのセットを１タップとすると、４タップ時の例について示してある。
４タップの合成係数レジスタ５１Ａ〜Ｄには、それぞれ、ＲｉとＲｑのデータが８bitずつ計１６bit格納されている。また、４タップのコードレジスタ５２Ａ〜Ｄには、それぞれ、ＣｉとＣｑのコードが１bitずつ計２bit格納されている。
本例では、合成係数レジスタ５１Ａ〜Ｄからの出力をスイッチ５３Ａにて順番に切り換えて共通の複素乗算器５４へ入力する。同様に、コードレジスタ５２Ａ〜Ｄからの出力をスイッチ５３Ｂにて順番に切り換えて共通の複素乗算器５４へ入力する。
【００２９】
ここで、合成係数レジスタ５１Ａ〜Ｄには各Chの送信電力Ｇａｉｎをそれぞれ設定する。設定としては、Ｒｉ側に設定値を入力し、Ｒｑ側には０を入力する。コードレジスタ５２Ａ〜Ｄには、あらかじめシンボルデータＩ，ＱとChannelization Codeとを乗算（EOR）したものを設定する。このように設定することで、複素乗算器５４にて行われる前記導出式（式７）及び（式８）の演算結果のＲｑの項が０になり、コードレジスタ５２Ａ〜Ｄの設定値に対してＲｉの設定値がそのまま乗算されることとなる。但し、前記計算式の中でコード１bitは、“０”の時は１として、“１”の時は−１として計算される。
【００３０】
複素乗算器５４にて演算された結果は、Ａ〜Ｄの順番に時分割に出力され、加算器５５に入力される。そして、加算器５５と遅延レジスタ５６によって４Ｃｈ分の同相成分と直交成分をそれぞれ加算した値を、出力レジスタ４２へＡｉ：１１bit，Ａｑ：１１bitとして出力する。加算器５５及び遅延レジスタ５６による累加算の際には、まず遅延レジスタ５６をレジスタクリア信号によってクリアしてから、時分割に入力される４Ch分のデータを累積加算し、そして、その結果を出力レジスタ４２へ出力した後に、再びレジスタクリア信号にて遅延レジスタ５６をクリアして累加算するという一連の動作を繰り返す。
出力レジスタ４２からの出力データＡｉ，Ａｑは、複素乗算器４４にて共通Scrambling Codeで拡散され、その結果が出力レジスタ４５へ出力データＢｉ，Ｂｑとして出力される。複素乗算器４４には、レジスタ４３に記憶された共通Scrambling CodeのＩ，Ｑ成分が入力される。
【００３１】
以上のように、本実施例に係る複素相関器では、Ｉ，Ｑそれぞれ多ビットの合成係数レジスタ５１Ａ〜Ｄを複数持ち、前記複数の合成係数レジスタ５１Ａ〜Ｄの入力を時分割に切り換えるスイッチ５３Ａを持ち、Ｉ，Ｑそれぞれ１ビットのコードレジスタ５２Ａ〜Ｄを複数持ち、前記複数のコードレジスタ５２Ａ〜Ｄの入力を時分割に切り換えるスイッチ５３Ｂを持ち、前記二つのスイッチ５３Ａ、Ｂからの出力を入力として複素乗算する複素乗算器５４を持ち、前記複素乗算器５４の出力を累加算する加算器５５及び遅延レジスタ５６を持ち、更に、出力を格納する出力レジスタ４２などを持つ。
【００３２】
本実施例に係る拡散装置では、上記のような複素相関器において、前記Ｉ，Ｑそれぞれ多ビットの合成係数レジスタ（データレジスタ）５１Ａ〜ＤのＩ側に送信電力Gainを入力するとともにＱ側に０を入力し、前記Ｉ，Ｑそれぞれ１ビットのコードレジスタ５２Ａ〜ＤにシンボルデータをChannelization Codeで拡散（EOR）したデータを入力し、前記複数の合成係数レジスタ５１Ａ〜Ｄやコードレジスタ５２Ａ〜Ｄに複数チャネルの設定をそれぞれ行い、前記複素乗算器５４などから得られる演算結果を共通Scrambling Codeで複素相関演算して、拡散出力を得る。
【００３３】
従って、本実施例では、４Ch分のデータを拡散して出力するに際して、合成拡散信号発生回路４１の複素乗算器５４を時分割で使用することにより、回路規模の低減が可能となる。
例えば、スペクトラム拡散通信システムの送信機で用いられるスペクトラム拡散通信用の相関回路や、変復調回路や、送信装置において、簡単且つ小規模な構成を可能とすることができる。
【００３４】
なお、本実施例に係る合成拡散信号発生回路４１では、例えば、図１０に示される合成拡散信号発生回路８１と同様な処理を実行することができる。
図１０には、スペクトラム拡散通信用の拡散装置の構成例を示してある。
本例の拡散装置では、次のような構成及び動作により、送信データの拡散方法を実現する。
本例では、４Ch分のデータを拡散して出力する。４タップの合成係数レジスタ５１Ａ〜Ｄや４タップのコードレジスタ５２Ａ〜Ｄやそれぞれの設定値については、図８に示されるものと同様である。
【００３５】
本例では、Ａ〜Ｄのそれぞれについて、セットされた合成係数レジスタ５１Ａ〜Ｄの値とコードレジスタ５２Ａ〜Ｄの値に対して、対応する複素乗算器９１Ａ〜Ｄにて導出式（式７）及び（式８）の演算が行われる。そして、加算器９２で４Ch分の同相成分と直交成分をそれぞれ加算した値を、出力レジスタ４２へＡｉ：１１bit，Ａｑ：１１bitとして出力する。
この出力データＡｉ，Ａｑは、複素乗算器４４にて共通Scrambling Codeで拡散され、出力レジスタ４５へ出力データＢｉ，Ｂｑとして出力される。
【実施例４】
【００３６】
図９には、本実施例に係るスペクトラム拡散通信用の拡散装置に設けられた複素相関器の構成例を示してある。
本例の複素相関器は、合成拡散信号発生回路６１と、出力レジスタ６２を有している。
合成拡散信号発生回路６１は、４個の合成係数レジスタ７１Ａ〜Ｄと、４個のコードレジスタ７２Ａ〜Ｄと、２個のスイッチ７３Ａ、Ｂと、１個の複素乗算器７４と、１個の加算器７５と、１個の遅延レジスタ７６を備えている。本例の合成拡散信号発生回路６１は、図８に示される合成拡散信号発生回路４１と同様な構成を有しており同様な動作を行う。
【００３７】
ここで、各合成係数レジスタ７１Ａ〜Ｄには、あらかじめ各Chの送信電力Gainをそれぞれ共通Scrambling Codeに乗算したものを設定する。また、各コードレジスタ７２Ａ〜Ｄには、あらかじめシンボルデータＩ，ＱとChannelization Codeを乗算（EOR）したものを設定する。セットされた合成係数レジスタ７１Ａ〜Ｄの値とコードレジスタ７２Ａ〜Ｄの値についてはそれぞれ複素乗算器７４にて導出式（式７）及び（式８）の演算が行われる。更に、加算器７５及び遅延レジスタ７６から成る累加算器で４Ｃｈ分の同相成分と直交成分をそれぞれ累加算した値を、出力レジスタ６２へＡｉ：１１bit，Ａｑ：１１bitとして出力して拡散データとする。但し、前記計算式の中でコード１bitは、“０”の時は１として、“１”の時は−１として計算される。
【００３８】
以上のように、本実施例に係る拡散装置では、複素相関器において、Ｉ，Ｑそれぞれ多ビットの合成係数レジスタ（データレジスタ）７１Ａ〜Ｄに送信電力GainとScrambling Codeを乗算したものを入力し、前記Ｉ，Ｑそれぞれ１ビットのコードレジスタ７２Ａ〜ＤにシンボルデータをChannelization Codeで拡散したデータを入力し、前記複数の合成係数レジスタ７１Ａ〜Ｄ及びコードレジスタ７２Ａ〜Ｄに複数チャネルの設定をそれぞれ行い、これにより、拡散出力を得る。
【００３９】
従って、本実施例では、４Ch分のデータを拡散して出力するに際して、合成拡散信号発生回路６１の複素乗算器７４を時分割で使用することにより、回路規模の低減が可能となる。
例えば、スペクトラム拡散通信システムの送信機で用いられるスペクトラム拡散通信用の相関回路や、変復調回路や、送信装置において、簡単且つ小規模な構成を可能とすることができる。
【００４０】
なお、本実施例に係る合成拡散信号発生回路６１では、例えば、図１１に示される合成拡散信号発生回路１０１と同様な処理を実行することができる。
図１１には、スペクトラム拡散通信用の拡散装置の構成例を示してある。
本例の拡散装置では、次のような構成及び動作により、送信データの拡散方法を実現する。
本例では、４Ch分のデータを拡散して出力する。４タップの合成係数レジスタ７１Ａ〜Ｄや４タップのコードレジスタ７２Ａ〜Ｄやそれぞれの設定値については、図９に示されるものと同様である。
【００４１】
本例では、Ａ〜Ｄのそれぞれについて、セットされた合成係数レジスタ７１Ａ〜Ｄの値とコードレジスタ７２Ａ〜Ｄの値に対して、対応する複素乗算器１１１Ａ〜Ｄにて導出式（式７）及び（式８）の演算が行われる。そして、加算器１１２で４Ch分の同相成分と直交成分をそれぞれ加算した値を、出力レジスタ６２へＡｉ：１１bit，Ａｑ：１１bitとして出力して拡散データとする。
【実施例５】
【００４２】
本実施例では、図９に示されるような構成において、次のような設定をする。
すなわち、各合成係数レジスタ７１Ａ〜Ｄには、あらかじめ各Chの送信電力GainとChannelization Codeを乗算して更に当該乗算結果を共通Scrambling Codeに乗算したものを設定する。また、各コードレジスタ７２Ａ〜Ｄには、あらかじめシンボルデータＩ，Ｑを設定する。このような設定によっても、上記した実施例４と同様の処理が可能である。
【００４３】
以上のように、本実施例に係る拡散装置では、複素相関器において、Ｉ，Ｑそれぞれ多ビットの合成係数レジスタ（データレジスタ）７１Ａ〜Ｄに送信電力GainとChannelization Codeを乗算して更にScrambling Codeを乗算したものを入力し、前記Ｉ，Ｑそれぞれ１ビットのコードレジスタ７２Ａ〜Ｄにシンボルデータを入力し、前記複数の合成係数レジスタ７１Ａ〜Ｄ及びコードレジスタ７２Ａ〜Ｄに複数チャネルの設定をそれぞれ行い、これにより、拡散出力を得る。
【００４４】
なお、上記の各実施例で説明した複素相関器の各レジスタのビット数としては、必ずしも例示したビット幅である必要はなく、例えば、実現しようとする機能を達成することができるビット幅を有する合成拡散信号発生回路や、若しくは、ビット幅を可変することができる合成拡散信号発生回路を構成することが可能である。
【図面の簡単な説明】
【００４５】
【図１】実施例１及び２の合成拡散信号発生回路の構成図である。
【図２】実施例１及び２の拡散装置の構成図である。
【図３】従来の拡散装置の構成図である。
【図４】実施例２のＩ、Ｑシンボルマッピング図である。
【図５】実施例２のI2、Q2シンボルマッピング図である。
【図６】実施例２の１６ＱＡＭシンボルマッピング図である。
【図７】実施例２のシンボルマッピング処理のフローチャートである。
【図８】実施例３の合成拡散信号発生回路の構成図である。
【図９】実施例４及び５の合成拡散信号発生回路の構成図である。
【図１０】合成拡散信号発生回路の構成図である。
【図１１】合成拡散信号発生回路の構成図である。
【符号の説明】
【００４６】
１Ａ〜１Ｅ、４１、６１、８１、１０１：合成拡散信号発生回路
１１Ａ〜１１Ｄ、５１Ａ〜５１Ｄ、７１Ａ〜７１Ｄ：合成係数レジスタ
１２Ａ〜１２Ｄ、５２Ａ〜５２Ｄ、７２Ａ〜７２Ｄ：コードレジスタ
１３Ａ〜１３Ｄ、４４、５４、７４、９１Ａ〜９１Ｄ、１１１Ａ〜１１１Ｄ：複素乗算器
１４、５５、７５、９２、１１２：加算器
２Ａ〜２Ｄ：Scrambling Code生成器
３：拡散器（従来）
４ａ〜４ｐ：Channelization Code生成器
５ａ〜５ｐ：複素乗算器
４２、４３、４５、５６、６２、７６：レジスタ
５３Ａ、５３Ｂ、７３Ａ、７３Ｂ：スイッチ
【特許請求の範囲】
【請求項１】
夫々複数ビットからなるＩ，Ｑを夫々保持するデータレジスタと、夫々１ビットからなるＩ，Ｑを夫々保持するコードレジスタと、前記データレジスタと前記コードレジスタの出力を複素乗算する複素乗算器と、からなるタップＭ個（Ｍは２以上の自然数）と、
前記Ｍ個のタップの出力を加算する加算器と、
前記加算器の出力を格納する出力レジスタと、から構成される同一構成の信号合成手段をＮ＋１個（ＮはＭ以下の自然数）有し、
前記Ｎ個の信号合成手段の夫々には、夫々の前記データレジスタのＩ、Ｑどちらか一方に送信電力ゲインを入力し、夫々の前記コードレジスタのＩ、Ｑ夫々にシンボルデータをチャネライゼーション・コードで拡散したデータを入力し、
前記１個の信号合成手段には、夫々の前記データレジスタのＩ，Ｑに前記Ｎ個の信号合成手段の出力を入力し、夫々の前記コードレジスタには同じタップのデータレジスタに入力を与えた信号合成手段で処理されたチャネルに共通なスクランブリング・コードを入力し、
前記Ｎ＋１個の信号合成手段が、複数のチャネルの拡散信号を合成することを特徴とするスペクトラム拡散通信装置。
【請求項２】
前記Ｎ個の信号合成手段のうち少なくとも１つにおいて、
複数の前記コードレジスタに、Ｉ、Ｑ夫々が複数ビットからなるシンボルデータをチャネライゼーション・コードで拡散したデータの各ビットを夫々入力し、
対応する複数の前記データレジスタに、前記各ビットに対応する重みを与える２のべき数の比を有する送信電力ゲインを入力することを特徴とする請求項１記載のスペクトラム拡散通信装置。
【請求項１】
夫々複数ビットからなるＩ，Ｑを夫々保持するデータレジスタと、夫々１ビットからなるＩ，Ｑを夫々保持するコードレジスタと、前記データレジスタと前記コードレジスタの出力を複素乗算する複素乗算器と、からなるタップＭ個（Ｍは２以上の自然数）と、
前記Ｍ個のタップの出力を加算する加算器と、
前記加算器の出力を格納する出力レジスタと、から構成される同一構成の信号合成手段をＮ＋１個（ＮはＭ以下の自然数）有し、
前記Ｎ個の信号合成手段の夫々には、夫々の前記データレジスタのＩ、Ｑどちらか一方に送信電力ゲインを入力し、夫々の前記コードレジスタのＩ、Ｑ夫々にシンボルデータをチャネライゼーション・コードで拡散したデータを入力し、
前記１個の信号合成手段には、夫々の前記データレジスタのＩ，Ｑに前記Ｎ個の信号合成手段の出力を入力し、夫々の前記コードレジスタには同じタップのデータレジスタに入力を与えた信号合成手段で処理されたチャネルに共通なスクランブリング・コードを入力し、
前記Ｎ＋１個の信号合成手段が、複数のチャネルの拡散信号を合成することを特徴とするスペクトラム拡散通信装置。
【請求項２】
前記Ｎ個の信号合成手段のうち少なくとも１つにおいて、
複数の前記コードレジスタに、Ｉ、Ｑ夫々が複数ビットからなるシンボルデータをチャネライゼーション・コードで拡散したデータの各ビットを夫々入力し、
対応する複数の前記データレジスタに、前記各ビットに対応する重みを与える２のべき数の比を有する送信電力ゲインを入力することを特徴とする請求項１記載のスペクトラム拡散通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００６−１４２９０（Ｐ２００６−１４２９０Ａ）
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願番号】特願２００５−１５０５２５（Ｐ２００５−１５０５２５）
【出願日】平成１７年５月２４日（２００５．５．２４）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願日】平成１７年５月２４日（２００５．５．２４）
【出願人】（０００００１１２２）株式会社日立国際電気 (5,007)
【Ｆターム（参考）】
[ Back to top ]