ターゲット材料の包装方法、及びターゲットの取り付け方法

【課題】水素原子を含む化合物等、大気に由来する不純物による汚染が少ない薄膜を成膜するターゲット材料の包装方法を提供することを課題の一とする。また、該不純物による汚染が少ない薄膜を成膜するターゲットの取り付け方法を提供することを課題の一とする。
【解決手段】上記目的を達成するために、ターゲットの製造後から当該ターゲットを取り付けた成膜装置を排気するまでの間、当該ターゲット中のターゲット材料を大気にさらすことなく密封状態を保つ。

【発明の詳細な説明】
【技術分野】
【０００１】
ターゲット材料の包装方法、及び装置へのターゲットの取り付け方法に関する。具体的には、成膜材料を含むスパッタリング用ターゲット材料の包装方法、及び成膜装置へのターゲットの取り付け方法に関する。
【背景技術】
【０００２】
ターゲットを用いた物理的蒸着法は幅広い材料の薄膜を成形できる特徴を有する。ターゲットを用いた物理的蒸着法としては、スパッタリング法やパルスレーザー蒸着法が挙げられる。特に、スパッタリング法は大面積基板への成膜が容易である上、例えば、融点が高く蒸気圧が低い材料であっても成膜が可能であるという利点を備える。また、反応性ガスを成膜室に導入することにより、金属酸化物や金属窒化物等を基板上に成膜することが可能である。また、基板へのダメージが比較的小さいことなどの特長があり、薄膜形成技術における重要な技術の一つである。
【０００３】
スパッタリング法はターゲット材料（スパッタリングに用いる）を原材料とするため、成膜された薄膜の特性はターゲット材料に付着したゴミや不純物の影響を受ける。そのため、ターゲット材料の汚染を防ぐための種々の技術が開示されており、例えばターゲット材料の表面を保護する包装技術が特許文献１に開示されている。
【０００４】
また、ガラス基板などの基板に酸化物半導体膜を形成し、それを用いて作製したトランジスタを電子デバイスや光デバイスに応用する技術が注目されている。例えば、半導体材料として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いてトランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献２及び特許文献３で開示されている。
【０００５】
酸化物半導体膜はスパッタリング法などによって比較的低温で膜形成が可能であり、薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒともいう）に好適である。酸化物半導体膜を用いたＴＦＴは多結晶シリコン膜を用いたＴＦＴよりも製造工程が簡単である。また、酸化物半導体にチャネル形成領域（チャネル領域ともいう）を設けたＴＦＴは、アモルファスシリコンを用いたＴＦＴよりも高い電界効果移動度が得られている。
【０００６】
酸化物半導体を用いたトランジスタは、ガラス基板だけでなく、プラスチック基板上にも形成できるため、液晶ディスプレイ、エレクトロルミネセンスディスプレイ（ＥＬディスプレイともいう）または電子ペーパーなどの表示装置への応用が期待されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平４−２３１４６１号公報
【特許文献２】特開２００７−１２３８６１号公報
【特許文献３】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、酸化物半導体膜を用いて作製した半導体素子の特性は未だ充分なものとは言えない。例えば、酸化物半導体膜を用いたトランジスタには、制御された閾値電圧、速い動作速度、製造工程が比較的簡単であること、そして十分な信頼性が求められている。
【０００９】
特に、酸化物半導体膜を用いたトランジスタの閾値電圧は、酸化物半導体膜に含まれるキャリア濃度に影響される。また、酸化物半導体膜に含まれるキャリアは、酸化物半導体膜に含まれる不純物により発生する。例えば、成膜された酸化物半導体膜に含まれるＨ_２Ｏに代表される水素原子を含む化合物、もしくは水素原子等の不純物は、酸化物半導体膜のキャリア濃度を高める効果を有する。
【００１０】
従って、酸化物半導体膜を用いて、閾値電圧が制御されたトランジスタを提供するには、Ｈ_２Ｏに代表される水素原子を含む化合物、もしくは水素原子等の不純物を可能な限り減らす必要がある。
【００１１】
しかし、酸化物半導体膜の成膜用ターゲット材料は、金属酸化物等に代表される極性が強い物質を含むため、大気中の不純物（例えば、水分等）を吸着または吸収し易い。そして、不純物を吸着または吸収したターゲット材料を用いて成膜した酸化物半導体膜は、不純物に汚染されてしまうという問題が生じる。
【００１２】
また、金属膜の成膜用に金属を含むターゲット材料も同様であり、大気中の不純物（例えば、水分等）を吸着または吸収し易い。不純物を吸着または吸収した金属を含むターゲット材料を用いて成膜した金属膜は、不純物に汚染されてしまう。
【００１３】
なお、大気中の不純物に汚染された金属膜を酸化物半導体膜に接して成膜すると、水分等の水素原子を含む不純物等が金属膜から酸化物半導体膜へ拡散してしまうという問題が生じる。本発明は、このような技術的背景のもとでなされたものである。
【００１４】
本発明の一態様の目的は、大気に由来する不純物（例えば水素原子を含む化合物等）による汚染が少ない薄膜を成膜することができるターゲット材料の、包装方法を提供することを課題の一とする。また、該不純物による汚染が少ない薄膜を成膜することができるターゲットの取り付け方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、ターゲット材料（例えば焼結体）の製造後、当該ターゲット材料を取り付けた成膜装置の成膜室を排気するまでの間、ターゲット材料を大気にさらすことなく密封状態を保てばよい。
【００１６】
すなわち、本発明の一態様は、被装着部への取り付け部を有するバッキングプレートと、バッキングプレートに固定された焼結体と、取り付け部を覆うことなく焼結体を内包するようにバッキングプレートに装着される包装体とを有する。また、包装体の内側は乾燥気体が充填されていることを特徴とする包装されたスパッタリング用ターゲットである。
【００１７】
また、本発明の一態様は、包装体の内側が露点−４０℃以下の気体で満たされた、上記の包装されたスパッタリング用ターゲットである。
【００１８】
また、本発明の一態様は、焼結体が金属酸化物を含む、上記の包装されたスパッタリング用ターゲットである。
【００１９】
また、本発明の一態様は、金属酸化物がインジウムと、ガリウムと、亜鉛を含む、上記の包装されたスパッタリング用ターゲットである。
【００２０】
また、本発明の一態様は、焼結体が金属を含む上記の包装されたスパッタリング用ターゲットである。
【００２１】
また、本発明の一態様は、金属がＡｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、またはＷの少なくとも一つを含む、上記の包装されたスパッタリング用ターゲットである。
【００２２】
また、本発明の一態様は、露点−４０℃以下の乾燥した雰囲気下で、被装着部への取り付け部を有するバッキングプレートに焼結体を固定し、取り付け部を覆うことなく焼結体を内包するように前記バッキングプレートに包装体を装着することを特徴とするスパッタリング用ターゲットの包装方法である。
【００２３】
また、本発明の一態様は、露点−４０℃以下の乾燥した雰囲気下で、被装着部への取り付け部を覆うことなく、ターゲット材料を包装体に収納し、包装体に収納されたターゲット材料を、バッキングプレートを介して成膜装置の成膜室の装着部に取り付け、成膜室を排気し、排気された成膜室内で包装体を開封する包装されたスパッタリング用ターゲットの取り付け方法である。
【００２４】
なお、本明細書において、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００２５】
また、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質のことを指す。例えば、酸化窒化シリコン膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄＳｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０％以上７０原子％以下、窒素が０．５％以上１５原子％以下、シリコンが２５％以上３５原子％以下、水素が０．１％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５％以上３０原子％以下、窒素が２０％以上５５原子％以下、シリコンが２５％以上３５原子％以下、水素が１０％以上３０原子％以下の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２６】
なお、本明細書において、ＥＬ層とは発光素子の一対の電極間に設けられた層を示すものとする。従って、電極間に挟まれた発光物質である有機化合物を含む発光層はＥＬ層の一態様である。
【００２７】
なお、本明細書中において、発光装置とは画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または発光素子が形成された基板にＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。
【発明の効果】
【００２８】
本発明によれば、例えば水素原子を含む化合物等、大気に含まれる不純物による汚染が少ない薄膜を成膜するターゲット材料の包装方法を提供できる。また、該不純物による汚染が少ない薄膜を成膜するターゲットの取り付け方法を提供できる。
【図面の簡単な説明】
【００２９】
【図１】実施の形態に係わるターゲットの製造から開封工程を説明する図。
【図２】実施の形態に係わるターゲットの取り付け工程を説明する図。
【図３】実施の形態に係わるターゲット材料の密封方法を説明する図。
【図４】実施の形態に係わる半導体装置を説明する図。
【図５】実施の形態に係わる半導体装置の作製方法を説明する図。
【図６】実施の形態に係わる表示装置のブロック図。
【図７】実施の形態に係わる信号線駆動回路の構成を説明する図。
【図８】シフトレジスタの構成を示す回路図。
【図９】シフトレジスタの動作を説明する回路およびタイミングチャート。
【図１０】実施の形態に係わる半導体装置を説明する図。
【図１１】実施の形態に係わる半導体装置を説明する図。
【図１２】実施の形態に係わる半導体装置を説明する図。
【図１３】実施の形態に係わる半導体装置を説明する図。
【図１４】実施の形態に係わる半導体装置を説明する図。
【図１５】実施の形態に係わる半導体装置を説明する図。
【図１６】電子ペーパーの使用形態の例を説明する図
【図１７】電子書籍の一例を示す外観図。
【図１８】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図１９】遊技機の例を示す外観図。
【図２０】携帯電話機の一例を示す外観図。
【図２１】酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図。
【図２２】図２１に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。
【図２３】図２１におけるＢ−Ｂ’間におけるエネルギーバンド図。
【図２４】図２１に示すＢ−Ｂ’間における（Ａ）ゲート（ＧＥ１）に正の電位（Ｖ_Ｇ＞０）が印加された状態を示し、（Ｂ）ゲート（ＧＥ１）に負の電位（Ｖ_Ｇ＜０）が印加された状態示す図。
【図２５】図２１に示すＢ−Ｂ’間における真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。
【発明を実施するための形態】
【００３０】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３１】
（実施の形態１）
本実施の形態では、被装着部への取り付け部を有するバッキングプレートと、バッキングプレートに固定されたターゲット材料と、取り付け部を覆うことなくターゲット材料を内包するようにバッキングプレートに装着される包装体とを有し、乾燥気体が包装体の内側に充填されているスパッタリング用ターゲットの製造から該ターゲットを開封するまでの工程について図１を用いて説明する。なお、当該工程は、「（Ａ）加工、（Ｂ）熱処理、（Ｃ）貼り合わせ、（Ｄ）密封、（Ｅ）配送、（Ｆ）取り付け、（Ｇ）排気、（Ｈ）開封」、の８つの工程からなる。また、焼結体はターゲット材料の一態様である。
【００３２】
はじめに、焼成により作製した原材料を焼結体３００の形状に加工する。ターゲットを使用する成膜装置に合わせて、原材料の外形寸法や、表面の凹凸を機械加工により整える。なお、この工程は図１に示す「（Ａ）加工」に相当する。また、鍛造等により原材料を所望の形状に加工してもよい。
【００３３】
酸化物半導体膜を成膜するターゲット材料の一例は、原材料として酸化マグネシウム（ＭｇＯ）、酸化亜鉛（ＺｎＯ）、アルミナ（Ａｌ_２Ｏ_３）、酸化ガリウム（Ｇａ_２Ｏ_３）、酸化インジウム（Ｉｎ_２Ｏ_３）、または酸化スズ（ＳｎＯ_２）等を適宜混合し、焼成して焼結体に加工すればよい。
【００３４】
また、原材料はＳｉＯ_２を２重量％以上１０重量％以下添加し、ＳｉＯｘ（Ｘ＞０）を上記焼結体に含ませたものであってもよい。焼結体にＳｉＯｘ（Ｘ＞０）を含ませることにより、酸化物半導体膜の結晶化を阻害できる。特に、脱水化または脱水素化のための加熱処理を行う場合、過度の結晶化を抑制できるため好ましい。
【００３５】
このような組成を含むターゲット材料をスパッタリングすることで、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を成膜できる。また、上記酸化物半導体膜は酸化珪素を含ませてもよい。酸化物半導体膜に結晶化を阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））を含ませることで、結晶化してしまうのを抑制することができる。
【００３６】
また、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を成膜することができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ膜ともよぶこととする。
【００３７】
また、酸化物半導体膜を成膜するターゲット材料として用いる焼結体は充填率が９０％以上１００％以下、好ましくは９５％以上９９．９％以下のものを用いる。充填率の高い酸化物半導体ターゲットの焼結体を用いることにより、水分等の不純物が吸着する空隙を取り除くことができるだけでなく、ノジュールの発生を防止し、均一な放電が可能になり、パーティクルの発生を抑制できる。また、成膜した酸化物半導体膜は緻密な膜となる。その結果、不純物濃度が抑制され、均質な品質の酸化物半導体膜を得ることができる。
【００３８】
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜するターゲット材料として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体の焼結体（具体的な組成比として、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔ．％］）を例示する。
【００３９】
また、ターゲット材料の一例として、例えば導電性の金属酸化物膜を形成するターゲットの場合は、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【００４０】
また、ターゲット材料の一例として、例えば金属膜を形成するターゲットの場合は、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの金属材料、または該金属材料を成分とする合金材料をその例に挙げることができる。また、Ａｌに、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素を添加して用いると、金属膜の耐熱性を向上できる。
【００４１】
なお、酸化物半導体膜と接し、トランジスタのソース電極層及びドレイン電極層となる導電膜を成膜する場合は、水素原子等の不純物が酸化物半導体層に拡散しないように、不純物の含有量を極力減らした金属を原材料に用いる。また、酸素親和性の高い金属を含む材料、例えば、チタン（Ｔｉ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料が好ましい。
【００４２】
原材料を焼結体３００の形状に加工後、必要であればパーティクルの発生源とならないよう、クリーンルーム内で洗浄を行う。
【００４３】
次いで、成膜装置に適合すべく加工した焼結体３００を高純度の不活性ガス中で加熱処理し、不純物を除去する。加熱処理の温度は焼結体３００の変性、変形が起こらない範囲であればよい。なお、この工程は図１に示す「（Ｂ）加熱処理」に相当する。
【００４４】
また、大気中の不純物が焼結体３００に吸着しないように、工程「（Ｂ）加熱処理」から、工程「（Ｄ）密封」までの間は乾燥室等の清浄化された雰囲気で焼結体３００を取り扱う。具体的には、グローブボックス、ドライルーム等を用いて、不純物を含まない雰囲気下（例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下）で取り扱う。
【００４５】
露点の測定方法としては、多孔質な絶縁体部分に水分子が吸着することによっておこる静電容量の変化を捉える方法や、冷却した鏡面に水分が結露することによって起こる光の反射率の変化を捉える方法を用いればよい。
【００４６】
なお、加熱処理において、窒素は焼結体３００が窒化されない場合にのみ用いることができる。また、焼結体３００が酸化物であれば、高純度に精製した酸素を添加した雰囲気下で加熱処理を行い、酸素欠損が生じないようにしてもよい。また、焼結体３００を構成する主成分の組成に変化を生じない範囲で減圧しながら加熱処理を行ってもよい。
【００４７】
次いで、焼結体３００をバッキングプレート３２０に固定する。バッキングプレート３２０は成膜装置の気密を保つ形態と成膜装置への取り付け部３２１を有し、成膜装置へ取り付けることができる。
【００４８】
バッキングプレートを介してターゲットの焼結体３００の温度を調整する場合は、バッキングプレートは銅など熱伝導性の高い材料が好適である。
【００４９】
また、焼結体３００とバッキングプレート３２０はろう材を用いて貼り合わせることができる。ろう材としては、インジウム（Ｉｎ）を主に用いる。なお、この工程は図１に示す「（Ｃ）貼り合わせ」に相当する。
【００５０】
なお、ろう材の融点より高い温度で焼結体３００を加熱しながら成膜を行う場合はろう材を用いず、フランジで焼結体３００をバッキングプレートに固定すればよい。また、ろう材の種類によりろう材が使える温度範囲は異なるが、焼結体３００を加熱する温度が１５０℃から３００℃を越える場合は、フランジを用いて焼結体３００をバッキングプレート３２０に固定すればよい。
【００５１】
次いで、ガスバリア性を有する包装体３４０で焼結体３００を覆って密封する。本実施の形態で用いる包装体３４０は、バッキングプレート３２０の成膜装置への取り付け部３２１を覆うことなく、焼結体３００と大気の接触を防ぐ。焼結体３００を含む空間は水分等の水素原子を含む不純物が取り除かれ、具体的には露点−４０℃以下、好ましくは露点−５０℃以下とする。なお、この工程は図１に示す「（Ｄ）密封」に相当する。
【００５２】
ガスバリア性を有する包装体３４０としては、金属板、金属箔、無機薄膜を蒸着した高分子フィルムなどを用いることができる。具体的には、ＳＵＳ板、アルミ板、アルミ箔、アルミ蒸着フィルム、窒化珪素蒸着フィルム、酸化珪素蒸着フィルム等をその例に挙げることができる。
【００５３】
包装体３４０で仕切られた焼結体３００を含む空間を高純度の不活性ガスで満たしてもよい。さらに、内部の圧力を外部の圧力より高くしてもよい。圧力を高めることで、外気が焼結体３００を含む空間に侵入し難くなる。また、包装体３４０にガスの導入口を設け、大気圧より高い高純度な不活性ガスを蓄えた容器を接続してもよい。また、レギュレーターを介して該容器を接続すると内圧を一定に保てるため、外気が内部に浸入しがたくなる。
【００５４】
包装体３４０で仕切られた焼結体３００を含む空間を満たす不活性ガスとしては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスを用いることができる。また、不活性ガスは、不純物（例えば、水、水素など水素原子を含む物質）を含んでいないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００５５】
また、包装体３４０で仕切られた焼結体３００を含む空間を減圧してもよい。減圧することで包装体３４０とバッキングプレート３２０の密着がよくなり、外気の浸入を防ぐことができる。また、包装体３４０に排気口を設け、排気装置で内部を真空に保っても良い。内部を真空に保つことで、外気がターゲット材料に触れることがない。
【００５６】
さらに、焼結体３００、バッキングプレート３２０、及び包装体３４０を、ガスバリア性を有する袋で梱包してもよい。多重に梱包することで、不純物が焼結体３００に吸着することを防ぐだけでなく、焼結体３００と共にパーティクルをクリーンルームに持ち込むことを防止できる。
【００５７】
次いで、梱包された焼結体３００を成膜装置に配送する。なお、この工程は図１に示す「（Ｅ）配送」に相当する。
【００５８】
次いで、焼結体３００はバッキングプレート３２０の取り付け部３２１を介して成膜装置の成膜室４００に取り付ける。なお、この工程は図１に示す「（Ｆ）取り付け」に相当する。ターゲット材料は包装体で覆われた状態で取り付けられるため、大気と接触することはない。
【００５９】
次いで、焼結体３００が取り付けられた成膜室４００を排気する。成膜室４００の内壁、バッキングプレート３２０、及び包装体３４０に吸着した大気中の水分等の不純物が排気される。排気は少なくとも露点−４０℃以下、好ましくは−５０℃以下の雰囲気になるまで行う。また、必要に応じて成膜室４００を加熱して、成膜室４００内に吸着した物質の脱離を促してもよい。なお、この工程は図１に示す「（Ｇ）排気」に相当する。
【００６０】
なお、成膜室４００の圧力低下に伴って相対的に高まる包装体３４０内の圧力を低下するため、包装体３４０にガス抜き用の弁を設けることが好ましい。
【００６１】
次いで、焼結体３００を覆う包装体３４０を開封し、取り外す。なお、この工程は図１に示す「（Ｈ）開封」に相当する。
【００６２】
減圧された成膜室４００内で包装体３４０を開封、及び取り外す場合は、成膜室４００に開封機構を設けて、包装体３４０を開封、及び取り外せばよい。また、成膜室４００内の大気を排気し、成膜室４００を大気圧の高純度な不活性ガスで満たした後、成膜室４００内で包装体３４０を開封する場合は、成膜室４００に設けたグローブを使って包装体３４０を開封してもよい。
【００６３】
以上の方法によれば、大気に由来する不純物（例えば水素原子を含む化合物等）の吸着、及び含有量が少ないターゲット材料を製造できる。また、不純物の少ないターゲット材料を大気にさらすことなく成膜室に取り付け、使用することができる。その結果、不純物による汚染が少ない薄膜を成膜できる。
【００６４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００６５】
（実施の形態２）
本実施の形態では、実施の形態１で説明したターゲットの製造から該ターゲットを開封するまでの工程の中で、ターゲットを成膜装置に取り付け、成膜室内を排気した後、ターゲットから包装体を外してターゲットを開封する方法について、図２、及び図３を用いてさらに詳細に説明する。
【００６６】
図２（Ａ）に示す成膜室４００ａには、バッキングプレート３２０を介して焼結体３００が取り付けられている。また、成膜室を囲う壁面の一つにはグローブ４０１が取り付けられ、成膜室の内部を大気に曝すことなく作業できる。なお、図示していないが、成膜用基板の搬送機構、成膜用基板の支持機構、及び成膜室内を排気する排気装置が取り付けられている。
【００６７】
なお、成膜室内の不純物（例えば、水、水素など水素原子を含む物質）を排気するために、排気装置としてはクライオポンプ、またはターボポンプにコールドトラップを加えたものが望ましい。
【００６８】
実施の形態１の説明に従い、バッキングプレート３２０を介して焼結体３００を成膜室４００ａに取り付けた後、成膜室内を排気する。排気後、成膜室４００ａを大気圧の高純度な不活性ガスで満たし、グローブ４０１を用いて包装体３４０を開封する。
【００６９】
ターゲット材料を密封する包装体の構成について、一例をあげて説明する。図２（Ａ）に例示する包装体の場合、例えば図３（Ａ）の如くバッキングプレート３２０ａに勘合用ピン３２５ａを設け、また、包装体３４０ａに勘合用切り込み部３４５ａ、及び圧力調整弁３３５を設ければよい。
【００７０】
嵌合用切り込み部３４５ａに勘合用ピン３２５ａを挿入し、互いに勘合するように回転すれば、包装体３４０ａは焼結体３００を密封できる。なお、包装体３４０ａとバッキングプレート３２０ａが接する部分には気密性を高めるパッキング等を挟むと好ましい。さらに、シール性を高める接着剤等を用いてもよいが、不純物や、ゴミの発生源となるため、勘合により物理的に圧着して気密を確保する方法が好ましい。
【００７１】
また、バッキングプレートと包装体をネジ式とし、ターゲット材料を密封してもよい。
【００７２】
なお、圧力調整弁３３５は、包装体で密封されたターゲット材料を含む空間の圧力が外部の圧力よりも例えば１気圧以上高くなると弁を開き、内圧がそれ以上高まらないよう機能する。
【００７３】
図２（Ａ）とは異なる開封方法を次に説明する。図２（Ｂ）に示す成膜室４００ｂには、バッキングプレート３２０を介して焼結体３００が取り付けられている。また、焼結体３００を覆う包装体３４０を移動するターゲットの開封機構４０５を有している。なお、図２（Ａ）と同様、成膜室４００ｂには図示していない成膜用基板の搬送機構、成膜用基板の支持機構、及び成膜室内を排気する排気装置が取り付けられている。
【００７４】
実施の形態１の説明に従い、バッキングプレート３２０を介して焼結体３００を成膜室４００ｂに取り付けた後、成膜室内を排気する。排気後、ターゲットの開封機構４０５を用いて包装体３４０を移動して開封する。
【００７５】
ターゲットの開封機構４０５に適した構成について、一例をあげて説明する。図３（Ｂ−１）、及び（Ｂ−２）に例示する包装体は、一方向への移動によりターゲットを開封できる。
【００７６】
図３（Ｂ−１）は焼結体３００、及びバッキングプレート３２０ｂと、包装体３４０ｂの側面図である。また、図３（Ｂ−２）は、図３（Ｂ−１）の矢印方向から観察した焼結体３００、及びバッキングプレート３２０ｂに、包装体３４０ｂを脱着する構成の側面図である。
【００７７】
バッキングプレート３２０ｂは勘合用レール３２５ｂと、気密部材３３０と、圧力調整弁３３５を有し、包装体３４０ｂは摺動部材３４５ｂを有する。摺動部材３４５ｂは勘合用レール３２５ｂと勘合し、気密部材３３０に突き当たるまで図３（Ｂ−２）の矢印方向に自在に移動する。
【００７８】
摺動部材３４５ｂと勘合用レール３２５ｂを勘合し、気密部材３３０に突き当て、包装体３４０ｂで焼結体３００を密封する。なお、包装体３４０ｂとバッキングプレート３２０ｂが接する部分には気密性を高めるパッキング等を挟むと好ましい。
【００７９】
図３（Ｂ−１）に示す方法によれば、包装体３４０ｂを一方向に移動するだけでターゲットを開封できるため、ターゲットの開封機構４０５を簡便にできる。
【００８０】
また、ターゲットの開封機構４０５に適した別の構成について説明する。図３（Ｃ−１）、及び（Ｃ−２）に例示する包装体は、二方向への移動によりターゲットを開封できる。
【００８１】
図３（Ｃ−１）は焼結体３００、及びバッキングプレート３２０ｃと、包装体３４０ｃの側面図である。また、図３（Ｃ−２）は、図３（Ｃ−１）の矢印方向から観察した焼結体３００、及びバッキングプレート３２０ｃに、包装体３４０ｃを脱着する構成の側面図である。
【００８２】
バッキングプレート３２０ｃは複数に分断された勘合用レール３２５ｃと、気密部材３３０と、圧力調整弁３３５を有する。包装体３４０ｃは複数に分断された摺動部材３４５ｃを有する。なお、分断された摺動部材３４５ｃの長さは、分断された勘合用レール３２５ｃの間隔より短い。
【００８３】
摺動部材３４５ｃは勘合用レール３２５ｃと勘合し、気密部材３３０に突き当たるまで図３（Ｃ−２）の矢印方向に自在に移動する。分断された勘合用レール３２５ｃの間に、分断された摺動部材３４５ｃを通して、バッキングプレート３２０ｃと包装体３４０ｃを接した後、包装体３４０ｃを気密部材３３０に突き当て、包装体３４０ｃで焼結体３００を密封する。なお、包装体３４０ｃとバッキングプレート３２０ｃが接する部分には気密性を高めるパッキング等を挟むと好ましい
【００８４】
図３（Ｃ−１）に示す方法によれば、包装体３４０ｃが摺動する距離が分断された勘合用レール３２５ｃの間隔より短く、ターゲットの開封が容易である。
【００８５】
また、ターゲットの開封機構４０５に適した別の構成について説明する。図３（Ｄ−１）、及び（Ｄ−２）に例示する包装体は、一方向への移動によりターゲットを開封できる。
【００８６】
図３（Ｄ−１）は焼結体３００、及びバッキングプレート３２０ｄと、包装体３４０ｄの側面図である。また、図３（Ｄ−２）は、図３（Ｄ−１）の矢印方向から観察した焼結体３００、及びバッキングプレート３２０ｄに、包装体３４０ｄを脱着する構成の側面図である。
【００８７】
バッキングプレート３２０ｄは勘合用レール３２５ｄと、気密部材３３０と、圧力調整弁３３５を有し、包装体３４０ｄは摺動部材３４５ｄを有する。摺動部材３４５ｄは勘合用レール３２５ｄと勘合し、気密部材３３０に突き当たるまで図３（Ｄ−２）の矢印方向に自在に移動する。
【００８８】
摺動部材３４５ｄと勘合用レール３２５ｄを勘合し、気密部材３３０に突き当て、包装体３４０ｄで焼結体３００を密封する。なお、包装体３４０ｄとバッキングプレート３２０ｄが接する部分には気密性を高めるパッキング等を挟むと好ましい。
【００８９】
図３（Ｄ−１）に示すバッキングプレート３２０ｄは加工が容易である。
【００９０】
以上の方法によれば、不純物の少ないターゲット材料を大気にさらすことなく成膜室に取り付け、使用することができる。その結果、不純物による汚染が少ない薄膜を成膜できる。
【００９１】
また、本実施の形態で例示した、勘合用レールを有するバッキングプレートと、摺動部材を有する包装体を用いてターゲット材料を密封すれば、ターゲットの開封機構を搭載した成膜室に適用できるため、包装体の開封が容易であり、生産性が向上する。
【００９２】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００９３】
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２で説明した包装方法を適用したターゲットを用いて、半導体素子を作製する方法について説明する。なお、本実施の形態では、該半導体素子の一例として、図４に示す薄膜トランジスタの構成とその作製方法を説明する。
【００９４】
本実施の形態の薄膜トランジスタ１５１の断面図を図４に示す。薄膜トランジスタ１５１は、基板１００上にゲート電極１１１ａ、及びゲート配線層１１１ｂを有し、ゲート電極１１１ａ、及びゲート配線層１１１ｂ上にゲート絶縁層１０２が形成されている。ゲート絶縁層１０２は第１のゲート絶縁層１０２ａ、及び第２のゲート絶縁層１０２ｂを積層して形成されている。ゲート絶縁層１０２を介してゲート電極１１１ａ上に酸化物半導体層１２３が形成されている。ゲート電極１１１ａに端部を重畳してソース電極層、及びドレイン電極層（１１５ａ、１１５ｂ）が形成されている。また、ゲート電極１１１ａ上のソース電極層、及びドレイン電極層（１１５ａ、１１５ｂ）に挟まれた酸化物半導体層１２３に接して酸化物絶縁膜１０７が、設けられ、酸化物絶縁膜１０７上に保護絶縁層１０８が設けられている。
【００９５】
また、ゲート配線層１１１ｂに到達するコンタクトホール１２８がゲート絶縁層１０２に形成され、コンタクトホール１２８を介してゲート配線層１１１ｂと第２配線層１１５ｃが接続している。
【００９６】
本実施の形態の薄膜トランジスタ１５１の作製方法について図５（Ａ）、図５（Ｂ）、図５（Ｃ）、及び図５（Ｄ）を用いて説明する。図５は本実施の形態における薄膜トランジスタの作製方法を示す断面図である。
【００９７】
基板１００に用いるガラス基板としては、加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００９８】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体からなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
【００９９】
また、下地膜となる絶縁膜を基板１００と、次に説明するゲート電極１１１ａ、及びゲート配線層１１１ｂの間に設けてもよい。下地膜は、基板１００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、または酸化窒化珪素膜から選ばれた一または複数の膜による積層構造により形成することができる。
【０１００】
絶縁表面を有する基板１００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極１１１ａ、及びゲート配線層１１１ｂを含む第１配線層を形成する。なお、形成されたゲート電極の端部はテーパ形状であることが好ましい。
【０１０１】
なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１０２】
ゲート電極１１１ａ、及びゲート配線層１１１ｂを形成する導電膜としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、上述した金属に加え、銅、ネオジム、またはスカンジウムなどの金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することもできる。なお、透光性を有する導電膜を用いてゲート電極を形成することもできる。透光性を有する導電膜としては、透明導電性酸化物等をその例に挙げることができる。
【０１０３】
次いで、ゲート絶縁層１０２を成膜する。ゲート絶縁層１０２は酸化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、窒化シリコン層、酸化アルミニウム層、酸化タンタル層などの単層膜または積層膜を用いることができる。また、膜厚を５０ｎｍ以上２５０ｎｍ以下とし、ＣＶＤ法やスパッタ法などで形成する。また、膜中にリン（Ｐ）や硼素（Ｂ）がドープされていても良い。
【０１０４】
ゲート絶縁層１０２は酸化物半導体層と接する側に酸化物絶縁層を有する構成が好ましい。本実施の形態では第１のゲート絶縁層１０２ａとして窒化珪素、第２のゲート絶縁層１０２ｂとして酸化珪素を用いる。また、本実施の形態で用いる、不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、絶縁膜との界面は重要である。そのため高純度化された酸化物半導体に接する絶縁膜は、高品質化が要求される。
【０１０５】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０１０６】
また、高密度プラズマＣＶＤ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマＣＶＤ装置により得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。
【０１０７】
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０１０８】
ゲート絶縁層１０２の形成は、高密度プラズマＣＶＤ装置により行う。ここでは、高密度プラズマＣＶＤ装置は、１×１０^１１／ｃｍ^３以上のプラズマ密度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。
【０１０９】
チャンバーに材料ガスとしてモノシランガス（ＳｉＨ_４）と亜酸化窒素（Ｎ_２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ_２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ_２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である。
【０１１０】
ゲート絶縁層１０２の形成の際、チャンバーに導入するモノシランガス（ＳｉＨ_４）と亜酸化窒素（Ｎ_２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０１１１】
また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。
【０１１２】
上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
【０１１３】
また、ゲート絶縁層１０２として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。
【０１１４】
なお、ゲート絶縁層１０２として、アルミニウム、イットリウム、またはハフニウムの酸化物、窒化物、酸化窒化物、または窒化酸化物の一種または少なくとも２種以上含む化合物を用いることもできる。
【０１１５】
また、ゲート絶縁層１０２と酸化物半導体層１０３を連続成膜してもよい。例えば、珪素もしくは酸化珪素（人工石英）からなるターゲット材料と、酸化物半導体膜用のターゲット材料を備えたマルチチャンバー型のスパッタリング装置を用いれば、成膜後のゲート絶縁層１０２を大気にさらすことなく連続成膜できる。
【０１１６】
次いで、酸化物半導体膜をゲート絶縁層１０２上に形成する。酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体膜にＳｉＯ_２を含んでもよい。
【０１１７】
また、酸化物半導体膜は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ膜ともよぶこととする。
【０１１８】
酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１１９】
酸化物半導体膜は実施の形態１、または実施の形態２で説明した方法を適用して製造したターゲットを用いて、スパッタリング法により成膜する。当該ターゲットを用いて成膜した酸化物半導体膜は大気に由来する不純物（例えば水素原子を含む化合物等）の含有量が少なく、例えば、水素は５×１０^１９ｃｍ^−３以下、好ましくは５×１０^１８ｃｍ^−３以下、さらに好ましくは５×１０^１７ｃｍ^−３以下、または１×１０^１６ｃｍ^−３未満となる。
【０１２０】
本実施の形態では、ターゲット材料に、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体（組成比として、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔ．％］）を用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。また、基板とターゲット材料の間の距離は、例えば１００ｍｍとする。
【０１２１】
なお、酸化物半導体膜を成膜する成膜室は、排気手段としてクライオポンプを備えている。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。
【０１２２】
成膜室を、クライオポンプ、またはターボポンプにコールドトラップを加えて排気すると、例えば、Ｈ_２Ｏに代表される水素原子を含む化合物や炭素原子を含む化合物を排気できる。本実施の形態においては、加熱によりターゲット材料から脱離する不純物を排気できるため特に有効である。
【０１２３】
また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において、スパッタ法により成膜する。本実施の形態では、スパッタリングガスとして、酸素（酸素流量比率１００％）を用い、圧力０．６Ｐａで成膜を行う。
【０１２４】
本発明の一態様のターゲットに適用可能なスパッタ法としては、例えば、スパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属導電膜を成膜する場合に用いられる。
【０１２５】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いる装置がある。
【０１２６】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット材料とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【０１２７】
また、材料の異なるターゲット材料を複数設置する多元スパッタ法もある。多元スパッタ法は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時にスパッタリングして混合物を成膜することもできる。
【０１２８】
本実施の形態では、電源として、直流（ＤＣ）電源０．５ｋＷを用いる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
【０１２９】
実施の形態１または実施の形態２で説明した方法で包装したターゲットを用いて成膜した酸化物半導体膜は、Ｈ_２Ｏに代表される水素原子を含む化合物や炭素原子を含む化合物、もしくは水素原子や炭素原子等の不純物の含有量が少ない。例えば水素濃度を本発明の技術思想的には、ゼロまたはゼロに近いことを理想とした酸化物半導体膜が成膜できる。
【０１３０】
なお、酸化物半導体層を形成した後、酸化物半導体層に第１の加熱処理を施してもよい。第１の加熱処理の詳細については、一連の薄膜トランジスタの作製工程の説明のあとに説明する。
【０１３１】
なお、酸化物半導体膜を成膜する前に、スパッタ装置にアルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０１３２】
次いで、酸化物半導体層１０３を第２のフォトリソグラフィ工程により島状に加工し、酸化物半導体層１１３を形成する。
【０１３３】
なお、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１３４】
次いで、コンタクトホール１２８を第３のフォトリソグラフィ工程によりゲート絶縁層１０２に形成する。なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層及びゲート絶縁層１０２の表面に付着しているレジスト残渣などを除去することが好ましい。また、この段階での断面図を図５（Ｂ）に示す。
【０１３５】
なお、本実施の形態では、第３のフォトリソグラフィ工程によりゲート絶縁層を選択的にエッチングしてゲート配線層１１１ｂに達するコンタクトホール１２８を形成するが、この方法に限定されない。酸化物半導体膜を成膜した後、酸化物半導体膜上にレジストマスクを形成し、ゲート電極１１１ａに達するコンタクトホールを形成してもよい。コンタクトホールを形成した後、レジストマスクを除去し、別のフォトマスクを用いて酸化物半導体膜上にレジストマスクを形成し、酸化物半導体膜を選択的にエッチングして島状の酸化物半導体層に加工する工程としてもよい。
【０１３６】
次いで、薄膜トランジスタのソース電極層及びドレイン電極層となる導電膜をゲート絶縁層１０２、酸化物半導体層１１３、及びコンタクトホール１２８を介してゲート配線層１１１ｂ上に成膜する。
【０１３７】
ソース電極層及びドレイン電極層となる導電膜は、実施の形態１、または実施の形態２で説明した方法を適用して包装したターゲットを用いて、スパッタリング法により成膜する。
【０１３８】
ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）を形成する導電膜としては、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの金属材料、または該金属材料を成分とする合金材料で形成する。また、Ａｌ、Ｃｕなどの金属膜の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属膜を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
【０１３９】
ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）は導電性の金属酸化物膜で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０１４０】
酸化物半導体層１１３に接する導電膜は酸素親和性の高い金属を含む材料が好ましい。酸素親和性の高い金属としては、チタン（Ｔｉ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料であることが好ましい。本実施の形態では、チタン膜（膜厚１００ｎｍ）とアルミニウム膜（膜厚２００ｎｍ）とチタン膜（膜厚１００ｎｍ）の３層構造の導電膜を形成する。また、Ｔｉ膜に変えて窒化チタン膜を用いてもよい。
【０１４１】
なお、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。例えばヒロック防止元素が添加されたアルミニウム合金や、耐熱性導電膜と積層した導電膜を用いることが好ましい。なお、導電膜の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法などを用いて吐出し焼成して形成しても良い。
【０１４２】
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、導電膜を選択的にエッチング除去してソース電極層、ドレイン電極層を含む第２配線層（１１５ａ、１１５ｂ、１１５ｃ）を形成する（図５（Ｃ）参照。）。また、図５（Ｃ）に示すように、コンタクトホール１２８を介してゲート配線層１１１ｂに第２配線層１１５ｃが直接接続する。
【０１４３】
また、第４のフォトリソグラフィ工程においては、酸化物半導体層上に接する導電膜のみを選択的に除去する部分がある。酸化物半導体層上に接する導電膜のみを選択的に除去するため、アルカリ性のエッチャントとしてアンモニア過水（組成の重量比として、過酸化水素：アンモニア：水＝５：２：２）などを用いると、導電膜を選択的に除去し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体からなる酸化物半導体層を残存させることができる。
【０１４４】
また、エッチング条件にもよるが第４のフォトリソグラフィ工程において酸化物半導体層の露出領域がエッチングされる場合がある。その場合、ソース電極層とドレイン電極層に挟まれる領域（１１５ａと１１５ｂに挟まれる領域）の酸化物半導体層の厚みは、ゲート電極１１１ａ上でソース電極層が重なる領域の酸化物半導体層の厚み、またはドレイン電極層が重なる領域の酸化物半導体層の厚みに比べ、薄くなる。（図５（Ｃ）参照）。
【０１４５】
なお、ソース電極層及びドレイン電極層を含む第２配線層（１１５ａ、１１５ｂ、及び１１５ｃ）を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１４６】
次いで、酸化物絶縁膜１０７を、ゲート絶縁層１０２、酸化物半導体層１１３上に形成する。この段階で、酸化物半導体層と酸化物絶縁膜１０７が接する領域が形成される。なお、ゲート電極１１１ａに重畳し、酸化物絶縁膜１０７とゲート絶縁層１０２に接して挟まれる酸化物半導体層の領域がチャネル形成領域となる。
【０１４７】
Ｈ_２Ｏに代表される水素原子を含む化合物や炭素原子を含む化合物、もしくは水素原子や炭素原子等の不純物の含有量が少ない酸化物半導体層に接する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入することをブロックする。代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。また、酸化物絶縁膜１０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁膜１０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
【０１４８】
本実施の形態では、スパッタリング法を用いて酸化物絶縁膜１０７として酸化珪素膜を成膜する。成膜時の基板温度は室温以上６００℃以下、好ましくは２００℃以上４００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。なお、スパッタ法で形成した酸化物絶縁膜は特に緻密であり、接する層へ不純物が拡散する現象を抑制する保護膜として単層であっても利用することができる。また、リン（Ｐ）や硼素（Ｂ）をドープしたターゲット材料を用い、酸化物絶縁膜にリン（Ｐ）や硼素（Ｂ）を添加することもできる。
【０１４９】
また、スパッタ法に用いるターゲット材料としては、酸化珪素または珪素を用いることができ、特に珪素が好ましい。珪素を用いて、酸素、及び希ガス雰囲気下でスパッタリング法により成膜した酸化珪素膜は、珪素原子または酸素原子の不対結合手（ダングリングボンド）を多く含んでいる。
【０１５０】
酸化物絶縁膜１０７は不対結合手を多く含むため、酸化物半導体層１１３に残存する不純物は、酸化物半導体層１１３と酸化物絶縁膜１０７が接する界面を介して、酸化物絶縁膜１０７に拡散し易くなる。具体的には、酸化物半導体層１１３に含まれる水素原子や、Ｈ_２Ｏなど水素原子を含む化合物が酸化物絶縁膜１０７に拡散移動し易くなる。
【０１５１】
本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット材料（抵抗率０．０１Ωｃｍ）を用い、基板とターゲット材料の間の距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。
【０１５２】
なお、酸化物絶縁膜１０７は酸化物半導体層のチャネル形成領域となる領域上に接して設けられ、チャネル保護層として機能する。
【０１５３】
次いで、保護絶縁層１０８を酸化物絶縁膜１０７上に形成する（図５（Ｄ）参照。）。保護絶縁層１０８としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウム膜などを用いる。本実施の形態では、ＲＦスパッタ法を用いて窒化珪素膜の保護絶縁層１０８を形成する。
【０１５４】
酸化物絶縁膜１０７の形成後、第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を不活性ガス雰囲気下、または窒素ガス雰囲気下で行ってもよい。
【０１５５】
例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層１１３の一部が酸化物絶縁膜１０７と接した状態で加熱され、また、酸化物半導体層１１３の他の一部が第２配線層（１１５ａ、及び１１５ｂ）と接した状態で加熱される。
【０１５６】
酸化物半導体層１１３が、酸化物絶縁膜１０７と接した状態で第２の加熱処理が施されると、酸化物半導体層１１３の酸化物絶縁膜１０７が接する領域は高抵抗化（Ｉ型化）する。
【０１５７】
薄膜トランジスタ１５１はチャネル形成領域に高抵抗化（Ｉ型化）された酸化物半導体層が形成されているため、閾値電圧が正の値を示し、エンハンスメント型の挙動を示す。
【０１５８】
また、酸化物半導体に酸素親和性の強い金属導電膜が接する場合、加熱処理を行うと該金属導電膜側に酸素が移動しやすくなり、該酸化物半導体層はＮ型化する。従って、第２の加熱処理を行うと、酸化物半導体層１１３とチタンなど酸素親和性の強い金属導電膜からなるソース電極層、及びドレイン電極層（１１５ａ、及び１１５ｂ）が接する領域はＮ型化する。
【０１５９】
なお、第２の加熱処理を行うタイミングは、第４のフォトリソグラフィ工程の終了直後に限定されず、第４のフォトリソグラフィ工程よりも後の工程であれば特に限定されない。
【０１６０】
以上の工程により、薄膜トランジスタ１５１を作製することができる。
【０１６１】
なお、本実施の形態では、第３のフォトリソグラフィ工程によりゲート絶縁層を選択的にエッチングしてゲート配線層１１１ｂに達するコンタクトホール１２８を形成するが、この方法に限定されない。例えば、ゲート絶縁層１０２を形成した後、ゲート絶縁層上にレジストマスクを形成し、ゲート配線層１１１ｂに達するコンタクトホールを形成してもよい。
【０１６２】
酸化物半導体層を形成した後、酸化物半導体層に残存する不純物濃度、代表的には水素濃度を本発明の技術思想的には、ゼロまたはゼロに近いことを理想として、酸化物半導体層に残留する水素濃度をさらに低減する必要があれば、第１の加熱処理を施して脱水化または脱水素化を行ってもよい。
【０１６３】
脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上であって７５０℃未満、好ましくは４２５℃以上とする。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。第１の加熱処理では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、脱水化または脱水素化された酸化物半導体層を得る。酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等下において脱水化または脱水素化を行う。
【０１６４】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、上記のランプから発する光による熱輻射、およびランプから発する光で気体を加熱し、加熱された気体からの熱伝導によって、被処理物を加熱する装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。また、ＬＲＴＡ装置、ＧＲＴＡ装置には、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。
【０１６５】
また、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１６６】
なお、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。
【０１６７】
第１の加熱処理後に、酸化物半導体層は酸素欠乏型となり、低抵抗化する。第１の加熱処理後の酸化物半導体層は、成膜直後の酸化物半導体膜よりもキャリア濃度が高まり、１×１０^１８／ｃｍ^３以上のキャリア濃度を有する酸化物半導体層となる。そのため、第１の加熱処理を施した場合は、第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を不活性ガス雰囲気下、または窒素ガス雰囲気下で行う。
【０１６８】
なお、ゲート電極１１１ａ、及びゲート配線層１１１ｂは、第１の加熱処理の条件、またはその材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、ゲート電極１１１ａ、及びゲート配線層１１１ｂとして、酸化インジウム酸化スズ合金膜を用いる場合は４５０℃１時間の第１の熱処理で結晶化し、ゲート電極１１１ａ、及びゲート配線層１１１ｂとして、酸化珪素を含む酸化インジウム酸化スズ合金膜を用いる場合は結晶化しない。
【０１６９】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、第４のフォトリソグラフィ工程を行う。
【０１７０】
図２１は、酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図を示す。ゲート電極（ＧＥ１）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。さらに、その上に絶縁層を介してバックゲート（ＧＥ２）が設けられている。
【０１７１】
図２２は、図２１に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図２２（Ａ）はソースとドレインの間の電圧を等電位（Ｖ_Ｄ＝０Ｖ）とした場合を示し、図２２（Ｂ）はソースに対しドレインに正の電位（Ｖ_Ｄ＞０）を加えた場合を示す。
【０１７２】
図２３、図２４は、図２１におけるＢ−Ｂ’間におけるエネルギーバンド図（模式図）を表す。図２３はゲート電圧が０Ｖの場合の状態を示す。図２４（Ａ）はゲート（ＧＥ１）に正の電位（Ｖ_Ｇ＞０）が印加された状態であり、ソースとドレイン間にキャリア（電子）が流れるオン状態を示している。また、図２４（Ｂ）は、ゲート（ＧＥ１）に負の電位（Ｖ_Ｇ＜０）が印加された状態であり、オフ状態（少数キャリアは流れない）である場合を示す。酸化物半導体の厚さが５０ｎｍ程度であり、酸化物半導体が高純度化されたことによりドナー濃度が１×１０^１８／ｃｍ^３以下であれば、オフ状態において空乏層は酸化物半導体の全体に渡って広がる。すなわち完全空乏型の状態とみなすことができる。
【０１７３】
図２５は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
【０１７４】
金属は縮退しており、フェルミ準位は伝導帯内に位置する。一方、従来の酸化物半導体はｎ型であり、そのフェルミ準位（Ｅ_Ｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において含有される水素の一部はドナーとなりＮ型化する一つの要因であることが知られている。
【０１７５】
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（Ｉ型）とし、又は真性型にしようとしたものである。すなわち、不純物を添加してＩ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたＩ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅ_Ｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
【０１７６】
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
【０１７７】
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両者が接触すると図２２（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
【０１７８】
図２２（Ｂ）において黒丸（●）は電子を示し、図２２（Ｂ）において、ドレインに正の電圧（Ｖ_Ｄ＞０）を印加した上で、ゲートに電圧を印加しない場合（Ｖ_Ｇ＝０）を破線で示し、ゲートに正の電圧（Ｖ_Ｇ＞０）を印加した場合を実線で示す。ゲートに正の電圧（Ｖ_Ｇ＞０）を印加した場合、ドレインに正の電位が印加されると、電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、ゲートに正の電圧（Ｖ_Ｇ＞０）を印加し正のドレイン電圧が印加された場合には、電圧印加のない図２２（Ａ）のバリアの高さすなわちバンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。ゲートに電圧を印加しない場合は、高いポテンシャル障壁のために、電極から酸化物半導体側へキャリア（電子）が注入されず、電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加すると、ポテンシャル障壁が低下し、電流を流すオン状態を示す。
【０１７９】
このとき酸化物半導体に注入された電子は、図２４（Ａ）で示すように酸化物半導体中を流れる。
【０１８０】
また、図２４（Ｂ）において、ゲート電極（ＧＥ１）に負の電位が印加されると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
【０１８１】
このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（Ｉ型）とし、又は実質的に真性型とすることで、ゲート絶縁膜との界面特性顕在化し、バルクの特性と分離して考える必要がある。そのためゲート絶縁膜は、酸化物半導体と良好な界面を形成できるものが必要となる。例えば、ＶＨＦ帯〜マイクロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁膜、又はスパッタリング法で作製される絶縁膜を用いることが好ましい。
【０１８２】
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁膜との界面を良好なものとすることにより、薄膜トランジスタの特性としてチャネル幅Ｗが１×１０^４μｍでチャネル長が３μｍの素子であっても、常温オフ電流が１０^−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）が十分に期待される。
【０１８３】
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、薄膜トランジスタの動作を良好なものとすることができる。
【０１８４】
本実施の形態で例示された半導体素子は、製造からスパッタリング装置に取り付けるまで間に、大気にさらされることなく取り扱われたターゲット材料を用いて成膜した酸化物半導体膜を有している。大気にさらされることなく取り扱われたターゲット材料を用いて成膜した酸化物半導体膜に含まれる不純物は少なく、例えば水素濃度を本発明の技術思想的には、ゼロまたはゼロに近いことが理想とした酸化物半導体膜が成膜できる。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。
【０１８５】
また、大気にさらされることなく取り扱われたターゲット材料を用いて成膜した、本実施の形態で例示された半導体素子が有する酸化物半導体膜のキャリア濃度は、１×１０^１２ｃｍ^−３、好ましくは１×１０^１１ｃｍ^−３の測定限界以下である。
【０１８６】
酸化物半導体のエネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上のものを用い、酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された酸化物半導体層を用いる。キャリア濃度を、限りなくゼロに近づけた酸化物半導体層をチャネル形成領域に適用して、薄膜トランジスタを構成する。キャリア濃度が限りなくゼロに近い酸化物半導体層を薄膜トランジスタのチャネル形成領域に用いることで、オフ電流値が極めて小さい薄膜トランジスタを提供できる。
【０１８７】
例えば、高純度化された酸化物半導体層を用いた薄膜トランジスタのチャネル長が３μｍ、チャネル幅が１０ｍｍの場合であっても、ドレイン電圧が１Ｖ及び１０Ｖの場合において、ゲート電圧が−５Ｖから−２０Ｖの範囲（オフ状態）において、ドレイン電流は１×１０^−１３Ａ以下となるように作用する。
【０１８８】
本実施の形態で例示する半導体素子は、不純物濃度が少ない酸化物半導体膜をチャネル形成領域に用いているため優れた電気特性と高い信頼性を有する。具体的には、オフ電流が極めて低く、閾値電圧が制御された薄膜トランジスタを提供できる。また、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性を有する、酸化物半導体を用いた薄膜トランジスタを提供できる。
【０１８９】
また、ＢＴストレス試験（バイアス・温度ストレス試験）を行った際のしきい値電圧のシフト量を低減することができ、信頼性の高い薄膜トランジスタを得ることができる。なお、本明細書中で、ＢＴストレス試験（バイアス・温度ストレス試験）とは、薄膜トランジスタに高温雰囲気下で、高ゲート電圧を印加する試験のことを指す。
【０１９０】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１９１】
（実施の形態４）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
【０１９２】
画素部に配置する薄膜トランジスタは、実施の形態３に従って形成する。また、実施の形態３に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【０１９３】
アクティブマトリクス型表示装置のブロック図の一例を図６（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。
【０１９４】
図６（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【０１９５】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
【０１９６】
図６（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構成により、基板５３００に形成する薄膜トランジスタよりも電界効果移動度が大きい単結晶半導体を用いたトランジスタによって、信号線駆動回路５３０４を構成することができる。したがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることができる。
【０１９７】
また、実施の形態４に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図７（Ａ）、図７（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作について一例を示し説明する。
【０１９８】
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、Ｎチャネル型ＴＦＴである例を説明する。
【０１９９】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と接続される。
【０２００】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
【０２０１】
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１は、セレクタとしの機能を有する。また薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
【０２０２】
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナログ信号である場合が多い。
【０２０３】
次に、図７（Ａ）の信号線駆動回路の動作について、図７（Ｂ）のタイミングチャートを参照して説明する。図７（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
【０２０４】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる。
【０２０５】
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
【０２０６】
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態３に示す薄膜トランジスタで構成される回路を用いることが可能である。この場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、又はＰチャネル型のいずれかの極性のみで構成することができる。
【０２０７】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０２０８】
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態について図８及び図９を用いて説明する。
【０２０９】
走査線駆動回路、信号線駆動回路のシフトレジスタについて、図８及び図９を参照して説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎ≧３の自然数）を有している（図８（Ａ）参照）。図８（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２≦ｎ≦Ｎの自然数）では、一段前段のパルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎ≧２の自然数）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力回路に入力するための第１の出力信号ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の配線等に電気的に接続される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図８（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないが、一例としては、別途第６の配線１６より第２のスタートパルスＳＰ２、第７の配線１７より第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。または、別途シフトレジスタの内部で生成された信号であってもよい。例えば、画素部へのパルス出力に寄与しない第（ｎ＋１）のパルス出力回路１０＿（ｎ＋１）、第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）を設け（ダミー段ともいう）、当該ダミー段より第２のスタートパルス（ＳＰ２）及び第３のスタートパルス（ＳＰ３）に相当する信号を生成する構成としてもよい。
【０２１０】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
【０２１１】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図８（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
【０２１２】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図８（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０２１３】
次に、パルス出力回路の具体的な回路構成の一例について、図８（Ｃ）で説明する。
【０２１４】
第１のパルス出力回路１０＿１は、第１のトランジスタ３１〜第１１のトランジスタ４１を有している（図８（Ｃ）参照）。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１１のトランジスタ４１に信号、または電源電位が供給される。ここで図８（Ｃ）における各電源線の電源電位の大小関係は、第１の高電源電位ＶＤＤは第２の高電源電位ＶＣＣ以上の電位とし、第２の高電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。
【０２１５】
図８（Ｃ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。
【０２１６】
図８（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする（図９（Ａ）参照）。
【０２１７】
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
【０２１８】
ここで、図９（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図９（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場合、図９（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
【０２１９】
なお、図９（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。
【０２２０】
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。
【０２２１】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減する利点がある。
【０２２２】
なお第１のトランジスタ３１乃至第１１のトランジスタ４１の半導体層として、酸化物半導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
【０２２３】
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給されるクロック信号は、第７のトランジスタのゲート電極に第２の入力端子２２によって供給されるクロック信号、第８のトランジスタのゲート電極に第３の入力端子２３によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。なお、図９（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。一方、図９（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極に第３の入力端子２３からクロック信号ＣＫ３、第８のトランジスタ３８のゲート電極に第２の入力端子２２からクロック信号ＣＫ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が減少され、ノイズを低減することが出来るため好適である。
【０２２４】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。
【０２２５】
（実施の形態５）
実施の形態３に示す薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、実施の形態３に示す薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０２２６】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２２７】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０２２８】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２２９】
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１０を用いて説明する。図１０（Ａ１）（Ａ２）は、第１の基板４００１上に形成された実施の形態３で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１０（Ｂ）は、図１０（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０２３０】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０２３１】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法、或いはＴＡＢ法などを用いることができる。図１０（Ａ１）は、ＣＯＧ法により信号線駆動回路４００３を実装する例であり、図１０（Ａ２）は、ＴＡＢ法により信号線駆動回路４００３を実装する例である。
【０２３２】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１０（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【０２３３】
薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高い実施の形態３に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０２３４】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。なお、図示はしていないが、カラーフィルタは第１の基板４００１または第２の基板４００６のどちら側に設けても良い。
【０２３５】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２３６】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０２３７】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２３８】
なお本実施の形態は透過型液晶表示装置の例であるが、本発明は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０２３９】
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０２４０】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態３で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
【０２４１】
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
【０２４２】
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０２４３】
また、保護膜を形成した後に、酸化物半導体層のアニール（３００℃以上４００℃以下）を行ってもよい。
【０２４４】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【０２４５】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０２４６】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、酸化物半導体層のアニール（３００℃以上４００℃以下）を行ってもよい。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０２４７】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２４８】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０２４９】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２５０】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２５１】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０２５２】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０２５３】
また図１０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０２５４】
図１１は、実施の形態３に示すＴＦＴを適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
【０２５５】
図１１は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０２５６】
液晶表示モジュールには、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モードなどを用いることができる。
【０２５７】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。
【０２５８】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０２５９】
（実施の形態６）
本実施の形態では、実施の形態３に示す薄膜トランジスタを適用した半導体装置として電子ペーパーの例を示す。
【０２６０】
図１２は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態３で示す薄膜トランジスタを適用することができる。
【０２６１】
図１２の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
【０２６２】
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層は、第１の電極層５８７と、絶縁層５８３、および５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１２参照。）。本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。基板５８０と５９６の間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０２６３】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ以上２００μｍ以下程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０２６４】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
【０２６５】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０２６６】
（実施の形態７）
本実施の形態では、実施の形態３に示す薄膜トランジスタを適用した半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２６７】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２６８】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２６９】
図１３は、本発明を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２７０】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは、実施の形態３で示した、酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを、１つの画素に２つ用いる例を示す。
【０２７１】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。その接続部分を共通接続部とすればよい。
【０２７２】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２７３】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２７４】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２７５】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合も信号の入力を異ならせることで、図１３と同じ画素構成を用いることができる。
【０２７６】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２７７】
なお、図１３に示す画素構成は、これに限定されない。例えば、図１３に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２７８】
次に、発光素子の構成について、図１４を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１４（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態３で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタである。
【０２７９】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。
【０２８０】
下面射出構造の発光素子について図１４（Ａ）を用いて説明する。
【０２８１】
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極７０１３側に射出する場合の、画素の断面図を示す。図１４（Ａ）では、駆動用ＴＦＴ７０１１のドレイン電極層と電気的に接続された可視光に対する透光性を有する導電膜７０１７上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の電極７０１３上にＥＬ層７０１４、第２の電極７０１５が順に積層されている。
【０２８２】
可視光に対する透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの可視光に対する透光性を有する導電膜を用いることができる。
【０２８３】
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。図１４（Ａ）では、第１の電極７０１３の膜厚は、可視光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、第１の電極７０１３として用いる。
【０２８４】
なお、可視光に対する透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして可視光に対する透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同じマスクを用いてエッチングすることができるため、好ましい。
【０２８５】
また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０２８６】
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極として機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０２８７】
また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能させ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため好ましい。
【０２８８】
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いることができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材料（具体的には４．０ｅＶ以上）、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
【０２８９】
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１４（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
【０２９０】
なお、図１４（Ａ）において、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、絶縁層７０３２ｂ、酸化物絶縁層７０３２ａ、ゲート絶縁層７０３１、及び基板７０３０を通過して射出させる。
【０２９１】
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０２９２】
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁層７０３５によって覆う。なお、図１４（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示したが、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料を用い、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
【０２９３】
また、保護絶縁層７０３５及び絶縁層７０３２に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
【０２９４】
次に、両面射出構造の発光素子について、図１４（Ｂ）を用いて説明する。
【０２９５】
図１４（Ｂ）では、基板７０４０上に設けられた駆動用ＴＦＴ７０２１のドレイン電極層と電気的に接続された可視光に対する透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極７０２３が形成されており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が順に積層されている。
【０２９６】
可視光に対する透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの可視光に対する透光性を有する導電性導電膜を用いることができる。
【０２９７】
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、可視光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、第１の電極７０２３として用いる。
【０２９８】
なお、可視光に対する透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして可視光に対する透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。
【０２９９】
また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極７０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３００】
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０３０１】
また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。
【０３０２】
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いることができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができる。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜を形成する。
【０３０３】
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでいる領域が発光素子７０２２に相当する。図１４（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２３側の両方に射出する。
【０３０４】
なお、図１４（Ｂ）において、発光素子７０２２から第１の電極７０２３側に発せられる一方の光は、カラーフィルタ層７０４３を通過し、絶縁層７０４２ｂ、酸化物絶縁層７０４２ａ、ゲート絶縁層７０４１、及び基板７０４０を通過して射出させる。
【０３０５】
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
【０３０６】
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁層７０４５によって覆う。
【０３０７】
また、保護絶縁層７０４５及び絶縁層７０４２に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０２９と重なる位置に配置する。
【０３０８】
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
【０３０９】
次に、上面射出構造の発光素子について、図１４（Ｃ）を用いて説明する。
【０３１０】
図１４（Ｃ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。図１４（Ｃ）では、駆動用ＴＦＴ７００１のドレイン電極層と電気的に接続された発光素子７００２の第１の電極７００３が形成されており、第１の電極７００３上にＥＬ層７００４、第２の電極７００５が順に積層されている。
【０３１１】
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７００３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
【０３１２】
また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３１３】
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極として用いる第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
【０３１４】
また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
【０３１５】
図１４（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ合金薄膜とＩＴＯとの積層を形成する。
【０３１６】
ただし、駆動用ＴＦＴ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
【０３１７】
第２の電極７００５は可視光に対する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの可視光に対する透光性を有する導電性導電膜を用いても良い。
【０３１８】
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる領域が発光素子７００２に相当する。図１４（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
【０３１９】
また、図１４（Ｃ）において、駆動用ＴＦＴ７００１のドレイン電極層は、酸化物絶縁層７０５２ａ、保護絶縁層７０５２ｂ及び平坦化絶縁層７０５３に設けられたコンタクトホールを介して第１の電極７００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０３２０】
また、第１の電極７００３と、隣り合う画素の第１の電極７００８とを絶縁するために隔壁７００９を設ける。
【０３２１】
また、図１４（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
【０３２２】
また、図１４（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。
【０３２３】
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
【０３２４】
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
【０３２５】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０３２６】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０３２７】
なお本実施の形態で示す半導体装置は、図１４に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０３２８】
次に、実施の形態３に示す薄膜トランジスタを適用した半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１５を用いて説明する。図１５（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１５（Ｂ）は、図１５（Ａ）のＨ−Ｉにおける断面図に相当する。
【０３２９】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０３３０】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１５（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０３３１】
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高い実施の形態３に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０３３２】
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０３３３】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０３３４】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０３３５】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０３３６】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０３３７】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０３３８】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０３３９】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０３４０】
発光素子４５１１からの光の取り出し方向に位置する第２の基板は可視光に対し透光性を有していなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような可視光に対する透光性を有する材料を用いる。
【０３４１】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。
【０３４２】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３４３】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１５の構成に限定されない。
【０３４４】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０３４５】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０３４６】
（実施の形態８）
実施の形態３に示す薄膜トランジスタを適用した半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１６、図１７に示す。
【０３４７】
図１６（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０３４８】
また、図１６（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０３４９】
また、図１７は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１及び筐体２７０３の２つの筐体で構成されている。筐体２７０１及び筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０３５０】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１７では表示部２７０５）に文章を表示し、左側の表示部（図１７では表示部２７０７）に画像を表示することができる。
【０３５１】
また、図１７では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０３５２】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０３５３】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０３５４】
（実施の形態９）
実施の形態３に示す薄膜トランジスタを用いた半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３５５】
図１８（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３５６】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３５７】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３５８】
図１８（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３５９】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３６０】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３６１】
図１９（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図１９（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図１９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１９（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３６２】
図１９（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０３６３】
図２０（Ａ）は、携帯電話機の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０３６４】
図２０（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０３６５】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３６６】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３６７】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０３６８】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３６９】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３７０】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３７１】
図２０（Ｂ）も携帯電話機の一例である。図２０（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
【０３７２】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【符号の説明】
【０３７３】
１０パルス出力回路
１１配線
１２配線
１３配線
１４配線
１５配線
１６配線
１７配線
２１入力端子
２２入力端子
２３入力端子
２４入力端子
２５入力端子
２６出力端子
２７出力端子
３１トランジスタ
３２トランジスタ
３３トランジスタ
３４トランジスタ
３５トランジスタ
３６トランジスタ
３７トランジスタ
３８トランジスタ
３９トランジスタ
４０トランジスタ
４１トランジスタ
５１電源線
５２電源線
５３電源線
６１期間
６２期間
１００基板
１０２ゲート絶縁層
１０２ａゲート絶縁層
１０２ｂゲート絶縁層
１０３酸化物半導体層
１０７酸化物絶縁膜
１０８保護絶縁層
１１１ａゲート電極
１１１ｂゲート配線層
１１３酸化物半導体層
１１５ｃ配線層
１２３酸化物半導体層
１２８コンタクトホール
１５１薄膜トランジスタ
３００焼結体
３２０バッキングプレート
３２０ａバッキングプレート
３２０ｂバッキングプレート
３２０ｃバッキングプレート
３２０ｄバッキングプレート
３２１取り付け部
３２５ａ勘合用ピン
３２５ｂ勘合用レール
３２５ｃ勘合用レール
３２５ｄ勘合用レール
３３０気密部材
３３５圧力調整弁
３４０包装体
３４０ａ包装体
３４０ｂ包装体
３４０ｃ包装体
３４０ｄ包装体
３４５ａ部
３４５ｂ摺動部材
３４５ｃ摺動部材
３４５ｄ摺動部材
４００成膜室
４００ａ成膜室
４００ｂ成膜室
４０１グローブ
４０５開封機構
５８０基板
５８１薄膜トランジスタ
５８３絶縁層
５８５絶縁層
５８７電極層
５８８電極層
５８９球形粒子
５９０ａ黒色領域
５９０ｂ白色領域
５９４キャビティ
５９５充填材
５９６基板
１０００携帯電話機
１００１筐体
１００２表示部
１００３操作ボタン
１００４外部接続ポート
１００５スピーカ
１００６マイク
２６００ＴＦＴ基板
２６０１対向基板
２６０２シール材
２６０３画素部
２６０４表示素子
２６０５着色層
２６０６偏光板
２６０７偏光板
２６０８配線回路部
２６０９フレキシブル配線基板
２６１０冷陰極管
２６１１反射板
２６１２回路基板
２６１３拡散板
２６３１ポスター
２６３２車内広告
２７００電子書籍
２７０１筐体
２７０３筐体
２７０５表示部
２７０７表示部
２７１１軸部
２７２１電源
２７２３操作キー
２７２５スピーカ
４００１基板
４００２画素部
４００３信号線駆動回路
４００４走査線駆動回路
４００５シール材
４００６基板
４００８液晶層
４０１０薄膜トランジスタ
４０１１薄膜トランジスタ
４０１３液晶素子
４０１５接続端子電極
４０１６端子電極
４０１８ＦＰＣ
４０１９異方性導電膜
４０２０絶縁層
４０２１絶縁層
４０３０画素電極層
４０３１対向電極層
４０３２絶縁層
４５０１基板
４５０２画素部
４５０３ａ信号線駆動回路
４５０４ａ走査線駆動回路
４５０５シール材
４５０６基板
４５０７充填材
４５０９薄膜トランジスタ
４５１０薄膜トランジスタ
４５１１発光素子
４５１２電界発光層
４５１３電極層
４５１５接続端子電極
４５１６端子電極
４５１７電極層
４５１８ａＦＰＣ
４５１９異方性導電膜
４５２０隔壁
４５４０導電層
４５４４絶縁層
５３００基板
５３０１画素部
５３０２走査線駆動回路
５３０３走査線駆動回路
５３０４信号線駆動回路
５３０５タイミング制御回路
５６０１シフトレジスタ
５６０２スイッチング回路
５６０３薄膜トランジスタ
５６０４配線
５６０５配線
６４００画素
６４０１スイッチング用トランジスタ
６４０２駆動用トランジスタ
６４０３容量素子
６４０４発光素子
６４０５信号線
６４０６走査線
６４０７電源線
６４０８共通電極
７００１駆動用ＴＦＴ
７００２発光素子
７００３電極
７００４ＥＬ層
７００５電極
７００８電極
７００９隔壁
７０１１駆動用ＴＦＴ
７０１２発光素子
７０１３電極
７０１４ＥＬ層
７０１５電極
７０１６遮蔽膜
７０１７導電膜
７０１９隔壁
７０２１駆動用ＴＦＴ
７０２２発光素子
７０２３電極
７０２４ＥＬ層
７０２５電極
７０２７導電膜
７０２９隔壁
７０３０基板
７０３１ゲート絶縁層
７０３２絶縁層
７０３２ａ酸化物絶縁層
７０３２ｂ絶縁層
７０３３カラーフィルタ層
７０３４オーバーコート層
７０３５保護絶縁層
７０４０基板
７０４１ゲート絶縁層
７０４２絶縁層
７０４２ａ酸化物絶縁層
７０４２ｂ絶縁層
７０４３カラーフィルタ層
７０４４オーバーコート層
７０４５保護絶縁層
７０５２ａ酸化物絶縁層
７０５２ｂ保護絶縁層
７０５３平坦化絶縁層
９４００通信装置
９４０１筐体
９４０２操作ボタン
９４０３外部入力端子
９４０４マイク
９４０５スピーカ
９４０６発光部
９４１０表示装置
９４１１筐体
９４１２表示部
９４１３操作ボタン
９６００テレビジョン装置
９６０１筐体
９６０３表示部
９６０５スタンド
９６０７表示部
９６０９操作キー
９６１０リモコン操作機
９７００デジタルフォトフレーム
９７０１筐体
９７０３表示部
９８８１筐体
９８８２表示部
９８８３表示部
９８８４スピーカ部
９８８５操作キー
９８８６記録媒体挿入部
９８８７接続端子
９８８８センサ
９８８９マイクロフォン
９８９０ＬＥＤランプ
９８９１筐体
９８９３連結部
９９００スロットマシン
９９０１筐体
９９０３表示部

【特許請求の範囲】
【請求項１】
被装着部への取り付け部を有するバッキングプレートと、
前記バッキングプレートに固定された焼結体と、
前記取り付け部を覆うことなく前記焼結体を内包するように前記バッキングプレートに装着される包装体とを有し、
前記包装体の内側は乾燥気体が充填されていることを特徴とする包装されたスパッタリング用ターゲット。
【請求項２】
前記包装体の内側が露点−４０℃以下の気体で満たされた請求項１記載の包装されたスパッタリング用ターゲット。
【請求項３】
前記焼結体が金属酸化物を含む請求項１、または請求項２記載の包装されたスパッタリング用ターゲット。
【請求項４】
前記金属酸化物がインジウムと、ガリウムと、亜鉛を含む請求項３記載の包装されたスパッタリング用ターゲット。
【請求項５】
前記焼結体が金属を含む請求項１、または請求項２記載の包装されたスパッタリング用ターゲット。
【請求項６】
前記金属がＡｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、またはＷの少なくとも一つを含む請求項５記載の包装されたスパッタリング用ターゲット。
【請求項７】
露点−４０℃以下の乾燥した雰囲気下で、被装着部への取り付け部を有するバッキングプレートに焼結体を固定し、
前記取り付け部を覆うことなく前記焼結体を内包するように前記バッキングプレートに包装体を装着することを特徴とするスパッタリング用ターゲットの包装方法。
【請求項８】
露点−４０℃以下の乾燥した雰囲気下で、被装着部への取り付け部を覆うことなく、ターゲットをケースに収納し、
前記ケースに収納されたターゲットを成膜装置の成膜室の装着部に取り付け、
前記成膜室を排気し、
排気された前記成膜室内で前記ケースを開封する包装されたスパッタリング用ターゲットの取り付け方法。

【図１】